WO2006082785A1

WO2006082785A1 - 多層プリント配線板

Info

Publication number: WO2006082785A1
Application number: PCT/JP2006/301455
Authority: WO
Inventors: Youhong Wu
Original assignee: Ibiden Co., Ltd.
Priority date: 2005-02-02
Filing date: 2006-01-30
Publication date: 2006-08-10
Also published as: TW200635471A; CN101112141B; EP1845762A1; EP1845762A4; US8003896B2; US8800143B2; US20080053693A1; US20110232086A1; CN101112141A; KR20100099351A; KR20070089887A; JP2006216713A; KR20090104142A; TWI331889B; EP1845762B1

Abstract

　　【課題】　小径のフィルドビアの直上にフィルドビアを形成して接続信頼性を低下させない多層プリント配線板を提供する。　　【解決手段】　蓋めっき層３６ａ、３６ｄの上に形成されるフィルドビア６０は、第２の層間樹脂絶縁層１５０に形成されるフィルドビア１６０よりヒートサイクル時に加わる応力が大きい。このため、フィルドビア６０の底径ｄ１を、直上に形成されるフィルドビア１６０の底径ｄ２よりも大きくする。

Description

多層プリント配線板

技術分野

[0001] この発明は、多層プリント配線板に係り、特に ICチップ実装用のパッケージ基板に好適に用い得るビルドアップ多層プリント配線板に関する。

背景技術

[0002] ICチップ用のパッケージを構成するビルドアップ式の多層プリント配線板では、ドリルによりスルーホールが形成されたコア基板の両面もしくは片面に、層間絶縁榭脂を形成し、層間導通のためのバイァホールをレーザもしくはフォトエッチングにより開口させて、層間榭脂絶縁層を形成させる。そのバイァホール内壁にめっきなどにより導体層を形成し、エッチングなどを経て、パターンを形成し、導体回路を作り出させる。さら〖こ、層間絶縁層と導体層を繰り返し形成させることにより、ビルドアップ多層プリント配線板が得られる。最新のビルドアップ多層配線板では、スルーホール及びビルドアップ層の配線密度を高めるために、スルーホール表面を覆う導体層（蓋めつき層）を設け、その蓋めつき上にバイァホールを形成することが行われている。同様に、ノィァホールを導体で充填するフィルドビアを形成し、更に、該フィルドビアの直上にフィルドビアを設ける所謂スタックドビア構造が配線長の短縮のために用いられて、る。

[0003] 蓋めつき層を設けたスルーホールを有する従来技術のビルドアップ多層配線板やフィルドビアを有する従来技術のビルドアップ多層配線板としては、特許文献 1、特許文献 2などがある。

特許文献 1 :特開 2001— 127435公報

特許文献 2 :特開平 11— 251749号公報

発明の開示

発明が解決しょうとする課題

[0004] 上述した配線長の短縮のためにスタックドビア構造を取ると、バイァホールの信頼性が下がり易ぐバイァホール径を小さくすることが困難であって。一般的に、バイァホールの底径が小さくなると、ノィァホールに形成した導体と下層の導体 (ランド）間の接続面積が小さくなるので、バイァホールとランドとの接合力が低下し、ヒートサイクル試験等を施すと、両者間で接続抵抗が増大する傾向が見られた。

[0005] ここで、ビルドアップ多層配線板にぉ、て、バイァホールは、無電解めつき膜を形成してカゝら電解めつき膜を形成することにより成る。先に形成する無電解めつき膜は、有機物、水素分子、水素原子等を含み脆いために、該無電解めつき膜において、クラックが発生し易いと考えられる。また、無電解めつき膜は延性が低いため、 ICチップ等の実装時にプリント配線板に反りが発生した場合、無電解めつき膜は、その反りに追従できな!/、ため、ランドから剥離しやす!/、ためと考えられる。

[0006] 本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、小径のフィルドビアの直上にフィルドビアを形成して接続信頼性を低下させない多層プリント配線板を提供することにある。

課題を解決するための手段

[0007] 発明者が鋭意研究した結果、多層プリント配線板にぉ、て特定の部位でバイァホールの信頼性が低下する傾向があることが明らかになつた。

ここで、第 1の層間絶縁層のフィルドビア（以下、第 1フィルドビアと言う）の直上に形成される第 2の層間絶縁層のフィルドビア（以下、第 2フィルドビアと言う）の底部には、当該第 1フィルドビアの底部よりヒートサイクル時に加わる応力が小さいことがシミュレーシヨンにより分かった。

[0008] 請求項 1では、第 1の層間絶縁層のフィルドビアの直上に形成される第 2の層間絶縁層のフィルドビアの底径を、当該第 1の層間絶縁層のフィルドビアの底径よりも小さくすることで、小径のバイァホールを用いて集積率を高めながら、スタックドビアの接続信頼性を低下させないことを可能にした。ここで、本発明では、図 19 (A)に示すように凹み量 (上端面力もの窪み量) P1が 7 m以下のビア、及び、図 19 (B)に示すように凸量 (上部平坦面力もの突出量) P2が 7 m以下のビアをフィルドビアと定義する

[0009] さらに、第 1フィルドビアを蓋状導体層（蓋めつき層）の上に形成することができる。

蓋状導体層上に形成した場合、スルーホールとコアをなす絶縁性基板では物性が異なるため、蓋状導体層は、大きく複雑に変形するので、第 1フィルドビアの底部には大きな応力が掛かりやすい。

発明を実施するための最良の形態

[0010] [第 1実施例]

先ず、本発明の第 1実施例に係る多層プリント配線板 10の構成について、図 1〜図 8を参照して説明する。図 7は、該多層プリント配線板 10の断面図を、図 8は、図 7に示す多層プリント配線板 10に ICチップ 90を取り付け、ドータボード 94へ載置した状態を示している。図 7に示すように、多層プリント配線板 10では、コア基板 30の表面に導体回路 34が形成されてヽる。コア基板 30の表面と裏面とはスルーホール 36を介して接続されている。スルーホール 36は、スルーホールランドを構成する蓋めつき層 36a、 36dと、側壁導体層 36bとから成り、側壁導体層 36bの内部には榭脂充填材 37が充填されている。蓋めつき層（スルーホールランド） 36a、 36dの上にフィルドビア 60及び導体回路 58の形成された層間榭脂絶縁層 50と、フィルドビア 160及び導体回路 158の形成された層間榭脂絶縁層 150とが配設されて、る。該フィルドビア 160 及び導体回路 158の上層にはソルダーレジスト層 70が形成されており、該ソルダーレジスト層 70の開口部 71を介して、フィルドビア 160及び導体回路 158にバンプ 78 U、 78Dが形成されている。

[0011] 図 8中に示すように、多層プリント配線板 10の上面側のハンダバンプ 78Uは、 IC チップ 90のランド 92へ接続される。一方、下側のハンダバンプ 78Dは、ドータボード 94のランド 96へ接続されて!、る。

[0012] 図 9 (A)は、蓋めつき層（スルーホールランド） 36aの平面図である。スルーホール用の開口はドリルにより 0. 08mm〜0. 25mmで形成されている。蓋めつき層 36aは、円形に形成され、該蓋めっき層 36a上のフィルドビア 60の底部は、側壁導体層 36b の内側に形成されている。ここで、フィルドビア 60の底部は直径 dl (60) mに形成されている。一方、図 6中に示すフィルドビア 60の上層の層間絶縁層 150に形成されるフィルドビア 160は、底部の直径 d2 (45 μ m)に形成されている。

[0013] 図 9 (B)は、蓋めつき層（スルーホールランド） 36dの平面図である。蓋めつき層 36d は、半円を 2つ合わせたダルマ型に形成され、該蓋めっき層 36d上のフィルドビア 60 の底部は、スルーホールの上側ではない部分に形成されている。ここで、フィルドビァ 60の底部は直径 dl (60) /z mに形成されている。一方、図 6中に示すフィルドビア 60の直上に形成されるフィルドビア 160は、底部の直径 d2 (45 μ m)に形成されている。図 9 (E) ,図 9 (F)に示すように蓋めつき層は円の一部でなくても良い。これらの例のように、蓋めつき層がフィルドビアを形成する部分のみスルーホールより平面方向に突出させるとスルーホールを狭ピッチに配置することが可能となる。また、スルーホール内部に充填材を充填せず、側壁導体層と同一な材質で充填してもよい。

[0014] ここで、蓋めつき層 36dの上のフィルドビア 60と、該フィルドビアの直上に形成されるフィルドビア 160にヒートサイクル時にカ卩わる応力をシミュレーションした結果について説明する。

ここでは、有限要素法 (FEM)による 3D熱応力シミュレーションを行った。半田等のような塑性'クリープ特性の顕著な材料が解析構造体に含まれている場合には、塑性' クリープ特性を考慮した非線形熱応力シミュレーションが必要なため、まず基板全体を含むモデルを粗、メッシュで解析し、そこ力も計算された変位を細カ^、メッシュで分割されたサブモデルの境界条件とし、問題視する部分の精密な解析をするマルチスケ—リング (サブモデリング)手法を用い、高多層'高密度有機パッケージのマイクロビァに力かる熱衝撃試験時の熱応力を解析した。即ち、ノッケージの Coarseモデルを解析し、その変位をサブモデルの境界条件として設定し、半田の塑性を考慮して、 -5 5°C〜125°Cの熱衝撃試験条件で非線形熱応力解析を行った。

[0015] この結果、蓋めつき層 36dのフィルドビア 60の底部には 130MPaが、該フィルドビァ 60の上層に形成されるフィルドビア 160の底部には lOOMPa加わることが分かつた。

[0016] 即ち、第 2の層間榭脂絶縁層 150に形成されるフィルドビア 160の底部は、蓋状導体層（蓋めつき層） 36dの上に形成されるフィルドビア 60の底部よりヒートサイクル時に加わる応力が小さい。

[0017] このため、第 1実施例では、フィルドビア 160の底径 d2を、蓋状導体層（蓋めつき層 ) 36a、 36d上に形成されるフィルドビア 60の底径 dlよりも小さくする。これにより、接続信頼性を低下させな、ように、それぞれの部位で最小径のフィルドビアを用いて、集積率を高めることを可能にした。 [0018] 図 9 (C)、図 9 (D)は、別例の蓋めつき層の形状を示している。図 9 (C)では、円形の蓋めつき層 36aにおいて、側壁導体層 36b上にフィルドビア 60が形成されている。図 9 (D)では、ダルマ型の蓋めつき層 36dにおいて、側壁導体層 36bの上側にフィルドビア 60が形成されている。図 9 (G)は、ランド 36e上のフィルドビアの形態を示しており、フィルドビアのランド 36eと蓋めつき層 36a、スルーホール側壁導体層 36bとを配線 12で接続している。係る場合にも、フィルビア 60は、フィルドビア 160の径よりも大きくすることが接続信頼性の上力も望まし、。

[0019] 引き続き、図 8を参照して上述した多層プリント配線板 10の製造方法について図 1 〜図 6を参照して説明する。

( 1)厚さ 0. 2〜0. 8mmのガラスエポキシ榭脂または BT (ビスマレイミドトリアジン)榭脂からなる絶縁性基板 30の両面に 5〜250 μ mの銅箔 32がラミネートされて、る銅張積層板 30Aを出発材料とした（図 1 (A) )。まず、この銅張積層板をドリル削孔して通孔 16を穿設し（図 1 (B) )、無電解めつき処理および電解めつき処理 (後述するめつき液と条件（工程（13)、（15) )参照）を施し、スルーホール 36の側壁導体層 36bを形成した（図 1 (C) )。通孔 16の開口径は、ドリルの選択により 0. 1〜0. 25πιπιΦで形成し、そのピッチは 0. 15〜0. 575mmとした。

[0020] (2)スルーホール 36を形成した基板 30を水洗いし、乾燥した後、 NaOH ( 10g/l)、 NaCIO (40gZD、Na PO

2 3 4 (6gZDを含む水溶液を黒化浴 (酸化浴）とする黒ィ匕処理、および、 NaOH (lOgZD、 NaBH (6g/l)を含む水溶液を還元浴とする還

4

元処理を行い、スルーホール 36の側壁導体層 36b及び表面に粗化面 36 aを形成する（図 1 (D) )。

[0021] (3)次に、平均粒径 10 μ mの銅粒子を含む充填剤 37 (タッタ電線製の非導電性穴埋め銅ペースト、商品名： DDペースト）を、スルーホール 36ヘスクリーン印刷によつて充填し、乾燥、硬化させる（図 2 (A) )。これは、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填させ、充填後、乾燥、硬化させる。

[0022] 引き続き、そして、スルーホール 36からはみ出した充填剤 37を、 # 600のベルト研磨紙 (三共理ィ匕学製)を用、たベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのパフ研磨を行い、基板 30の表面を平坦化する（図 2 (B)参照)。このようにして、スルーホール 36の側壁導体層 36bと榭脂充填剤 37 とが粗ィ匕層 36 aを介して強固に密着した基板 30を得る。

[0023] (4)前記（3)で平坦ィ匕した基板 30表面に、パラジウム触媒 (アトテック製)を付与し、無電解銅めつきを施すことにより、厚さ 0. 6 mの無電解銅めつき膜 23を形成する（図 2 (C)参照)。

[0024] (5)ついで、以下の条件で電解銅めつきを施し、厚さ 15 mの電解銅めつき膜 24を形成し、導体回路 34となる部分の厚付け、およびスルーホール 36に充填された充填剤 37を覆う蓋めつき層（スルーホールランド）となる部分を形成する（図 2 (D) )。

〔電解めつき水溶液〕

硫酸 180 g/1

硫酸銅 80 g/1

添加剤 (アトテックジャパン製、商品名：カノラシド GL)

1 ml/1

〔電解めつき条件〕

電流密度 lAZdm²

時間 30分

温度室温

[0025] (6)導体回路および蓋めつき層となる部分を形成した基板 30の両面に、市販の感光性ドライフィルムを張り付け、パターンを有するマスクを載置して、 lOOmjZcm²で露光、 0. 8%炭酸ナトリウムで現像処理し、厚さ 15 mのエッチングレジスト 25を形成する（図 2 (E)参照)。マスクに形成してあるパターンを調整することで、フィルドビアのランド形状を、図 9 (A)〜図 9 (F)のいずれか 1形状にしたり、各フィルドビアごと、それらの中から選択することも可能である。また、他の形状とすることもできる。図 9 (A) の場合にぉ、て、側壁導体層 36bがある場合はフィルドビア 60は側壁導体層 36bの内壁内にある必要があり、スルーホール内が同一の材質で充填されている場合は開口 16内にある必要がある。図 9 (C)、図 9 (D)おいて、スルーホール内が同一の材質 (例えば銅 (無電解銅と電解銅の組み合わせでも可)や導電性ペースト)で充填されている場合は、フィルドビア 60が開口 16上にある。

[0026] (7)そして、エッチングレジスト 25を形成してない部分のめっき膜 23, 24と銅箔 32を、塩ィ匕第 2銅を主成分とするエッチング液にて溶解除去し、さらに、エッチングレジスト 25を 5%KOHで剥離除去して、独立した導体回路 34、および、充填剤 37を覆う蓋めっき層 36a、 36dを形成する（図 3 (A)参照)。所謂テンティング法である。

[0027] (8)次に、導体回路 34および充填剤 27を覆う蓋めつき層 36a、 36dの表面に Cu— N i—P合金力もなる厚さ 2. 5 mの粗ィ匕層（凹凸層） 34 18を形成し、さらにこの粗化層 34 j8の表面に厚さ 0. 3 mの Sn層を形成した（図 3 (B)参照、但し、 Sn層については図示しない)。

[0028] (9)基板の両面に、基板より少し大きめの層間榭脂絶縁層用榭脂フィルム（味の素社製：商品名； ABF— 45SH) 50 yを基板上に載置し、圧力 0. 45MPa、温度 80°C、圧着時間 10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネ一ター装置を用いて貼り付けることにより層間榭脂絶縁層 50を形成した (図 3 (C) )。すなわち、層間榭脂絶縁層用榭脂フィルムを基板上に、真空度 67Pa、圧力 0. 47M Pa、温度 85°C、圧着時間 60秒の条件で本圧着し、その後、 170°Cで 40分間熱硬化させた。

[0029] ( 10)次に、波長 10. 4 μ mの C02ガスレーザにて、ビーム径 4. Omm、トップハットモード、パルス幅 3〜30 秒、マスクの貫通孔の径 1. 0〜5. Omm、 1〜3ショットの条件で層間榭脂絶縁層 50にバイァホール用開口 51を形成した（図 3 (D) )。ここで、層間榭脂絶縁層 50には、ノィァホールの底の直径が φ 60 mになるように、上記レ一ザ条件を調整した。この結果、蓋めつき層 36a, 36d上に形成されたバイァホールの底径は Φ 60 mとなった。

[0030] ( 11)フィルドビア用開口 51を形成した基板を、 60gZlの過マンガン酸を含む 80°C の溶液に 10分間浸漬し、層間榭脂絶縁層 2の表面に存在するエポキシ榭脂粒子を溶解除去することにより、フィルドビア用開口 51の内壁を含む層間榭脂絶縁層 50の表面に粗ィ匕面 50 aを形成した（図 4 (A) )。

[0031] (12)次に、上記処理を終えた基板を、中和溶液 (シプレイ社製）に浸漬してカゝら水洗いした。さらに、粗面化処理 (粗ィ匕深さ 3 m)した該基板の表面に、パラジウム触媒を付与することにより、層間榭脂絶縁層の表面およびフィルドビア用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム (PbC )と塩化第一スズ (SnC )

12 12 とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。

[0032] (13)次に、上村工業社製の無電解銅めつき水溶液 (スルカップ PEA)中に、触媒を付与した基板を浸漬して、粗面全体に厚さ 0. 3〜3. 0 mの無電解銅めつき膜を形成し、バイァホール用開口 51の内壁を含む層間榭脂絶縁層 50の表面に無電解銅めっき膜 52が形成された基板を得た (図 4 (B) )。

〔無電解めつき条件〕

34度の液温度で 45分

[0033] (14)無電解銅めつき膜 52が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、 l lOmjZcm²で露光し、 0. 8%炭酸ナトリウム水溶液で現像処理することにより、厚さ 25 μ mのめつきレジスト 54を設けた（図 4 (C) )。

[0034] (15)ついで、基板 30を 50°Cの水で洗浄して脱脂し、 25°Cの水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めつきを施し電解めつき膜 56を形成した（図 5 (A) )。

〔電解めつき液〕

硫酸 2. 24 mol/1

硫酸銅 0. 26 mol/1

添加剤 19. 5 ml/1

レべリング剤 50 mg/1

光沢剤 50 mg/1

〔電解めつき条件〕

電流密度 A/dm

時間 70 分

温度 22± 2 °C

[0035] (16)さらに、めっきレジスト 54を 5%KOHで剥離除去した後、そのめつきレジスト下の無電解めつき膜を硫酸と過酸ィ匕水素との混合液でエッチング処理して溶解除去し、独立の導体回路 58及びフィルドビア 60とした（図 5 (B) )。

[0036] (17)ついで、上記（4)と同様の処理を行い、導体回路 58及びフィルドビア 60の表面に粗ィ匕面 58 αを形成した。上層の導体回路 58の厚みは 15 mの厚みであった（図 5 (C) )。ただし、上層の導体回路の厚みは、 5〜25 /ζ πιの間で形成してもよい。

[0037] (18)上記（9)〜（17)の工程を繰り返すことにより、さらに上層の導体回路 158及びフィルドビア 160を有する層間絶縁層 150を形成し、多層配線板を得た（図 5 (D) )。ここで、フィルドビア 160は、底面の直径力 5 μ mになるように調整した。

[0038] (19)次に、多層配線基板の両面に、市販のソルダーレジスト組成物 70を 20 μ mの厚さで塗布し、 70°Cで 20分間、 70°Cで 30分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ 5mmのフォトマスクをソルダーレジスト層 70に密着させて 1000miZcm2の紫外線で露光し、 DMTG溶液で現像処理し、 200 mの直径の開口 71を形成した（図 6 (A) )。

そして、さらに、 80°Cで 1時間、 100°Cで 1時間、 120°Cで 1時間、 150°Cで 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが 15〜25 μ mのソルダーレジストパターン層を形成した。

[0039] (20)次に、ソルダーレジスト層 70を形成した基板を、塩化ニッケル (2. 3 X lO' mol ZD、次亜リン酸ナトリウム（2. 8 X 10— imolZD、タエン酸ナトリウム（1. 6 X 10^_1mol ZDを含む ρΗ=4. 5の無電解ニッケルめっき液に 20分間浸漬して、開口部 71に厚さ 5 mのニッケルめっき層 72を形成した。さらに、その基板をシアンィ匕金カリウム（7 . 6 X 10— ³molZD、塩化アンモ-ゥム（1. 9 X 10— imolZD、タエン酸ナトリウム（1. 2 X 10^_1mol/1)、次亜リン酸ナトリウム（1. 7 X 10— imol/l)を含む無電解金めつき液に 80°Cの条件で 7. 5分間浸漬して、ニッケルめっき層 72上に、厚さ 0. 03 mの金めっき層 74を形成した（図 6 (B) )。ニッケル金層以外にも、スズ、貴金属層（金、銀、ノ《ラジウム、白金など）の単層を形成してもよい。

[0040] (21)この後、基板の ICチップを載置する面のソルダーレジスト層 70の開口 71に、スズー鉛を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ—アンチモンを含有するはんだペーストを印刷した後、 200°Cでリフローすることによりはんだバンプ（はんだ体）を形成し、はんだバンプ 78U、 78Dを有する多層プリント配線板を製造した（図 7)。

[0041] 半田バンプ 78Uを介して ICチップ 90を取り付ける。そして、半田バンプ 78Dを介してドータボード 94へ取り付ける（図 8)。

[0042] 以下に、第 1実施例の多層プリント配線板 10の効果を実証するための実施例について説明する。まず、第 1フィルドビアの底の直径、第 2フィルドビアの底の直径、第 1 フィルドビアのランド形状（図 9参照）を変え、更に、第 1フィルドビアの形成位置（(i) 蓋めつき層上であってスルーホール直上（図 9 (Α)参照）または (ii)ランド 36e上（図 9 (G)参照）または (iii)蓋めつき層上であってスルーホール直上以外の蓋めつき層上（図 9 (B)参照)または (iv)蓋めつき層上であって側壁導体層上（図 9 (C)、 (D)参照) ) を変えた多層プリント配線板を加熱'冷却を繰り返した後の電気抵抗の変化率について説明する。ここでは、図 10〜図 13中に示す実施例 1〜120、比較例 1〜6の多層プリント配線板を上述した第 1実施例に準じて作製した。具体的には、図 1 (B)を参照して上述した（1)工程において、穴あけに用いるドリルの径を変化させて開口 16の径を変化させ、そのピッチは穴あけ機に孔あけ位置データを入力して変化させた。また、第 1及び第 2フィルドビアの底の直径は、上記（10)工程中で示したレーザ条件を調整し、その形成位置は、フィルドビアのランド形状やランド上の形成位置に合わせてレーザ加工機にノィァホール開口形成位置データを入力することで行った。第 1フィルドビアのランド形状は、図 2 (E)を参照し (6)工程中で説明したようにマスクのバターンを調整して行った。このように作製した各実施例、比較例の多層プリント配線板に ICチップを実装し、その後 ICチップと多層プリント配線板との間に封止榭脂を充填 UC搭載基板とした。そして、 ICチップを介した特定回路の電気抵抗 (IC搭載基板の ICチップ搭載面とは反対側の面に露出し ICチップと導通している一対の電極間の電気抵抗)を測定し、その値を初期値とした。その後、それらの IC搭載基板に、 - 55 度 X 5分、 125度 X 5分を 1サイクルとし、これを 2500回繰り返すヒートサイクル試験を行った。このヒートサイクノレ試験【こおヽて、 500、 1000、 1250、 1500、 1750、 20 00、 2500サイクル目の電気抵抗を測定し、初期値との変化率（100 X (測定値一初期値) Z初期値 (％；) )を求めた。その結果を図 10〜図 13に示す。図中、電気抵抗の変化率が ± 5%以内のものを「良好」（〇）、 ± 5〜10%のものを「ふつう」（△)、 ± 10 をこえたものを「不良」 ( X )とした。なお、目標スペックは 1000サイクル目の変化率が ± 10%以内（つまり評価で「良好」か「ふつう」）である。また、 ± 10%以内のものを「合格」とした。

[0043] また、各実施例 1〜 120に対応して、スルーホール内を側壁導体層と同一な材質で全て充填した多層プリント配線板を作製し実施例 121〜240とした。同様に ICを実装した後、ヒートサイクル試験を行なった。この場合、開口内の電解銅めつき条件を 0. 1 AZdm²とした。実施例 120〜240の評価結果を図 14〜図 17中に示す。

[0044] さらに、各実施例 3、 7、 11 · · · ·、 115、 119 (実施例 1〜120内における第 1フィルドビアのランド形状が（iii)に相当する実施例）において、 IC直下のスルーホールにおける第 1フィルドビアのランド形状を (i)とした第 2実施例 1〜30を作製した。第 2実施例 1〜30においても、 ICを実装した後ヒートサイクル試験を施した。その後の評価では、（i)と (iii)を共に含む特定回路の接続抵抗を測定した。第 2実施例 1〜30のフィルドビアの底径等の形態と評価結果を図 18中に示す。

[0045] この評価結果より、第 1フィルドビアの底径を第 2フィルドより大きくした実施例 1〜1 20は、少なくとも目標スペックをクリア一し、さらに 1250サイクル目にても合格であつた。それに対して、第 1フィルドビアの底径が第 2フィルドの底径以下の比較例 1〜比較例 6は、目標スペックのサイクルにおいて、「ふつう」か「不良」であって、 1250サイクル目では全て「不良」であった。比較例 1〜比較例 6では、第 2フィルドビアの底径が第 1フィルドビアの底径以上なため、第 2フィルドビアと第 1フィルドビア表面間での接合が強固となる。そのため、第 2フィルドビアやその周りの榭脂絶縁層等が応力を緩和するよう変形し難くなるので、加熱 ·冷却時の応力が第 1フィルドビアのランド (ランド形状が (i)、 (iii) , (iv)の時は蓋状導体層）と第 1フィルドビア底部に集中してしまい、第 1フィルドビア底部とランド間の接合が弱くなつて接続抵抗が増カロしたのではないかと推察している。

[0046] また、比較例 1〜比較例 4と比較例 5、比較例 6の比較から、第 1フィルドビアの底径が第 2フィルドビアの底径以下であっても、スルーホール径とそのピッチが低密度な場合においては、目標スペックをクリア一している力スルーホールの半径が 100 m以下でそのピッチが 385 μ m以下となると 1000サイクノレ目において不良であった。この違いは、後者の方が発生する応力が大きいからと推察している。その理由は、比較例 5、比較例 6では、絶縁性基板 30に絶縁性基板 (熱膨張係数： 50〜60ppm) とは熱膨張係数が大きく異なるスルーホール導体 (銅： 16ppm)が高密度に設けられるため、多層プリント配線板の変形が大きくなるからと推察している。従って、スルーホールの半径が 100 μ m以下でそのピッチが 385 μ m以下の多層プリント配線板に本願発明を適用する意義が大きいことが分力る。

[0047] 実施 f列 1〜120における 1500、 1750、 2000サイクノレ目の結果より、第 1フイノレドビァの底径が第 2フィルドビアの底径ょり大きくても、第 1フィルドビアのランド形状で耐ヒートサイクル性が異なることが分かる。 (iv)→ (ii)→ (iii)→ (i)の順で長期信頼性に優れている。絶縁性基板 30には、絶縁性基板とはヤング率、ポアソン比、熱膨張係数等の物性値が異なるスルーホールが形成されて、るので、第 1フィルドビアのランド形状や第 1フィルドビアの位置、ランドとスルーホール間の配線の有無等により、第 1 フィルドビアの底部とランド間に掛カる応力が変化するためではないかと推察している。スルーホールと絶縁性基板は物性値が異なるので、絶縁性基板とスルーホールは異なった変形をする。（iv)の場合、第 1フィルドビアの底部が両方に掛カつているため、第 1フィルドビアの底部における応力は、（i)〜(iii)より大きいと推察される。それに対して、（i)〜（iii)では、第 1フィルドビアがスルーホール上または絶縁性基板上であるので耐ヒートサイクル性に優れると推察して、る。（i)に対して (iii)が劣る理由は、スルーホール内壁には、スルーホール側壁導体として、変形し難い銅 (絶縁性基板に対して、ヤング率大、熱膨張係数小）が形成されているので、スルーホール内部は絶縁性基材部に比べて変動量が小さくなる。内壁の粗ィ匕層 36 α (図 1 (D)参照）の影響もあると考えられる。それ故、第 1フィルドビアの底部とランド (蓋状導体層）間に掛力る応力が小さくなると推察している。そして、（m)は (ii)に対して、第 1フィルドビァのランドがスルーホール近くにあるため、スルーホール側壁導体の影響により、 (iii) の第 1フィルドビアの変動量が少なくなると推察している。

[0048] さらに、 2500サイクル目の結果より、第 1フィルドビアの底径 Z第 2のフィルドビアの底径が、 1. 3〜1. 7が好ましいことが分かる。これは、このような範囲であれば、第 2 フィルドビア底部と第 1フィルドビアの表面との間の接合力力第 1フィルドビアのランド（(i)、（m)、（iv)の場合は蓋状導体層）と第 1フィルドビア底部との間の接合力（単位面積当たりの密着力 X接合面積)より低くても、両者間における応力に差があるため、接合力 Z応力がほぼ同等となるためと推察している（両者に差があると弱い方に応力が集中し、その部分で剥離等の問題が発生しやす!、)。

[0049] また、実施例 120〜240の結果は、実施例 1〜120と同等であった。

第 2実施例 1〜30の結果と実施例 1、 5、 · ' · 113、 117 (実施例 1〜120における第 1フィルドビアのランドが (i)の場合)を比較すると、結果が同等であった。従って、少なくとも IC直下の第 1フィルドビアをスルーホール直上に形成し、その底径を第 2フィルドビアより大きくすればよいことが分かる。これは、 ICと絶縁性基板の熱膨張係数の差により IC直下では応力が大き、ためと推察して、る。

図面の簡単な説明

[0050] [図 1]本発明の第 1実施例の多層プリント配線板を製造方法を示す工程図である。

[図 2]第 1実施例の多層プリント配線板を製造方法を示す工程図である。

[図 3]第 1実施例の多層プリント配線板を製造方法を示す工程図である。

[図 4]第 1実施例の多層プリント配線板を製造方法を示す工程図である。

[図 5]第 1実施例の多層プリント配線板を製造方法を示す工程図である。

[図 6]第 1実施例の多層プリント配線板を製造方法を示す工程図である。

[図 7]第 1実施例に係る多層プリント配線板の断面図である。

[図 8]第 1実施例に係る多層プリント配線板に ICチップを載置した状態を示す断面図である。

[図 9]スルーホールの蓋めつき層の平面図である。

[図 10]実施例の評価結果を示す図表である。

[図 11]実施例の評価結果を示す図表である。

[図 12]実施例の評価結果を示す図表である。

[図 13]実施例及び比較例の評価結果を示す図表である。

[図 14]実施例の評価結果を示す図表である。

[図 15]実施例の評価結果を示す図表である。

[図 16]実施例の評価結果を示す図表である。 [図 17]実施例の評価結果を示す図表である。

[図 18]第 2実施例の評価結果を示す図表である。

[図 19]本発明でのフィルドビアを示す説明図である符号の説明

30 基板

34 導体回路

36 スノレーホ一ノレ

36a 蓋めつき層（スルーホールランド）

36b 側壁導体層

36d 蓋めつき層（スルーホールランド）

40 榭脂充填層

50 層間榭脂絶縁層

58 導体回路

60 フイノレド、ビア

70 ソノレダーレジスト層

71 開口

78U、 78D 半田ノンプ

160 フィルドビア

Claims

請求の範囲

[1] スルーホールを有するコア基板に、第 1の層間榭脂絶縁層と無電解めつき膜及び電解めつき膜からなるフィルドビア、導体回路とを積層し、該第 1の層間榭脂絶縁層の上に第 2の層間榭脂絶縁層と無電解めつき膜及び電解めつき膜からなるフィルドビア、導体回路とを積層してなる多層プリント配線板であって、

第 1の層間絶縁層のフィルドビアの直上に形成される第 2の層間絶縁層のフィルドビアの底の直径を、当該第 1の層間絶縁層のフィルドビアの底の直径よりも小さくしたことを特徴とする多層プリント配線板。

[2] 請求項 1に記載の多層プリント配線板であって、前記スルーホールの端には、該端を閉塞する蓋状導体層が形成され、第 1の層間絶縁層のフィルドビアが前記蓋状導体層の上に形成されていることを特徴とする多層プリント配線板。