WO2006025409A1 - シリコンエピタキシャルウェーハ及びその製造方法 - Google Patents

シリコンエピタキシャルウェーハ及びその製造方法 Download PDF

Info

Publication number
WO2006025409A1
WO2006025409A1 PCT/JP2005/015801 JP2005015801W WO2006025409A1 WO 2006025409 A1 WO2006025409 A1 WO 2006025409A1 JP 2005015801 W JP2005015801 W JP 2005015801W WO 2006025409 A1 WO2006025409 A1 WO 2006025409A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
silicon
single crystal
silicon single
epitaxial
Prior art date
Application number
PCT/JP2005/015801
Other languages
English (en)
French (fr)
Inventor
Shinsuke Sadamitsu
Masataka Hourai
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to US11/661,724 priority Critical patent/US20090017291A1/en
Priority to EP05781511A priority patent/EP1801863A4/en
Publication of WO2006025409A1 publication Critical patent/WO2006025409A1/ja
Priority to US13/051,909 priority patent/US20110171814A1/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Definitions

  • the present invention relates to a silicon epitaxial wafer (hereinafter referred to as an epoxy wafer) suitable for uses such as CCD (Charge Coupled Device) and CMOS (Complementally MetaFoxide Semiconductor).
  • CCD Charge Coupled Device
  • CMOS Complementally MetaFoxide Semiconductor
  • CMOS image sensors which are image sensors
  • the image sensor has a problem of a white spot defect that prevents an image from being taken at a certain part of the device, which causes a decrease in device yield.
  • White spot defects are known to be caused by heavy metal contamination of silicon wafers.
  • DZ-IG Denuded Zone-Intrinsic Gettering
  • DZ—Silicon single crystal is epitaxially grown on the surface of the IG wafer to form a silicon epitaxial layer.
  • -IG Epepiwa has been used.
  • the imaging board must have a strong gettering effect to remove heavy metal contamination.
  • DZ—IG Wafer is a DZ heat treatment in which oxygen on the surface of the wafer is diffused outward at a temperature of about 1100 ° C to 1200 ° C to make the wafer surface a defect-free layer, and 600 ° C to 900 ° C. It is produced by performing two stages of IG heat treatment, which forms oxygen precipitation nuclei inside the wafer at a temperature of C. DZ—IG heat treatment usually requires a treatment time of 10 hours or more, which increases the cost of manufacturing the wafer.
  • the wafer may be contaminated with heavy metals during the heat treatment.
  • DZ-IG wafers manufactured using DZ-IG wafers there were problems of high manufacturing costs and heavy metal contamination during heat treatment.
  • Patent Document 1 Japanese Patent Laid-Open No. 10-229093
  • the oxygen concentration is 12 to 18 X 10 17 atoms / cm 3 (ASTM F121—1979)
  • the carbon concentration is 0.3 to 2.5 X 10 15 atoms.
  • the silicon single crystal is pulled up by the CZ (Chiochralski) method while controlling to each range of / cm 3 (ASTM F123- 1981).
  • annealing treatment is performed at a temperature of 600 ° C or higher and 900 ° C or lower for 15 minutes or longer and 4 hours or shorter, and the EG (Extrinsic Gettering) effect is obtained.
  • EG Extransic Gettering
  • the carbon concentration is set to 0.1 to 2.5 X 10 15 atoms / cm 3 (ASTM F123-198 l).
  • the silicon wafer for semiconductor devices is cut out from the silicon single crystal pulled by the CZ method or MCZ method by controlling the oxygen concentration in the range of 10 to 18 X 10 17 atomsZcm 3 (ASTM F121—1979) .
  • One or both surfaces of this wafer are mirror-polished and a silicon epitaxial film is formed on the surface, followed by heat treatment for forming microdefects in the silicon crystal.
  • Patent Document 3 Japanese Patent Laid-Open No. 2001-2372407 discloses a method for manufacturing an epitaxial wafer in which epitaxial growth is performed on a CZ silicon wafer doped with carbon at a temperature lower than 1000 ° C. According to the methods disclosed in Patent Documents 1 to 3, an epoxy wafer that can exhibit a sufficient IG effect in a low-temperature device process can be obtained.
  • a method for manufacturing a semiconductor device comprising: a step of forming an EG layer on a back surface of a semiconductor wafer; and a step of injecting an element serving as an oxygen precipitation nucleus between the EG layer and an element formation region of the semiconductor wafer.
  • Patent Document 4 Japanese Patent No. 3203740.
  • a highly sustainable gettering capability can be imparted to the semiconductor device, and the device yield is greatly improved.
  • Patent Document 5 Patent No. 3173106
  • an impurity contamination prevention film is formed on the surface of the semiconductor substrate, and the back side of the semiconductor substrate is formed.
  • a gettering layer composed of a high-concentration impurity diffusion layer is formed by introducing impurities into the surface layer. Remove impurity prevention film, semiconductor After cleaning the substrate, an epitaxial layer is deposited on the surface of the semiconductor substrate.
  • the gettering layer is formed of a high-concentration impurity diffusion layer, so that gettering is performed strongly.
  • Epi wafers obtained by the methods disclosed in Patent Documents 1 to 3 described above have the same density as that of the conventionally used DZ-IG wafers in experiments in which simulated heat treatment corresponding to the CCD manufacturing process is performed. An oxygen precipitate was formed.
  • the above-mentioned epoxy wafer had a lower oxygen precipitate density at the initial stage of the device manufacturing process than the conventional DZ-IG epoxy wafer. This indicates that the above-mentioned Epi wafer has an IG effect equivalent to that of the DZ-IG Ephew wafer after the intermediate stage of the device manufacturing process, but is inferior to the DZ-IG Ep wafer at the initial stage.
  • An object of the present invention is to provide a silicon epitaxial wafer that can be produced at a lower production cost than DZ-IG epoxy wafers, has an excellent gettering effect, and is free from heavy metal contamination, and a method for producing the same. There is.
  • Another object of the present invention is to provide a silicon epitaxial wafer and a method for manufacturing the same, in which a powerful gettering effect can be expected in the initial stage of the imaging device manufacturing process.
  • the present inventors formed a polycrystalline silicon layer for the purpose of the EG effect on the back surface of the carbon-doped wafer. After the formation of the polycrystalline silicon layer, an epitaxial layer was formed on the wafer surface by epitaxial growth, thereby producing the silicon epitaxial wafer of the present invention.
  • the first aspect of the invention is that silicon cut from a CZ silicon ingot doped with carbon in a concentration range of 5 ⁇ 10 15 atomsZcm 3 or more and 5 ⁇ 10 17 atomsZcm 3 or less (ASTM F123-1981).
  • a polycrystalline silicon layer having a thickness of 0.5 111 or more and 1.5 ⁇ m or less is formed on the back surface of the silicon single crystal wafer.
  • the silicon epitaxial wafer according to the first aspect has a sufficient IG effect because oxygen precipitates of 5 ⁇ 10 9 pieces / cm 3 or more are formed at the initial stage of the imaging device manufacturing process, and more The EG effect of the crystalline silicon layer is added, making it ideal for the production of imaging devices that are sensitive to heavy metal contamination, and can contribute to yield improvement.
  • carbon is cut out from a CZ silicon ingot doped with carbon in a concentration range of 5 x 10 15 atoms / cm 3 or more and 5 x 10 17 atoms / cm 3 or less (ASTM F123-1981).
  • a polycrystalline silicon layer having a thickness of not less than 0.1 and not more than 1.5 / zm is formed on the back surface of the silicon single crystal wafer, and oxygen precipitate nuclei are formed inside the silicon single crystal wafer.
  • an epitaxial wafer can be manufactured at a lower manufacturing cost than the DZ-IG epoxy wafer by going through the above steps in this order.
  • Epoxytaxic wafers which are free from heavy metal contamination in the wafer manufacturing process, can be expected to have a strong gettering effect from the initial stage of the imaging device manufacturing process.
  • the epitaxy wafer of the present invention has a sufficient IG effect because oxygen precipitates of 5 ⁇ 10 9 pieces Zcm 3 or more are formed in the initial stage of the imaging device manufacturing process, and further, due to the polycrystalline silicon layer. Because the EG effect is added, it is optimal for manufacturing imaging devices that are sensitive to heavy metal contamination, and can contribute to yield improvement.
  • the manufacturing method of the epitaxy woofer of the present invention is a heavy Epitaki Shar- ueha can be manufactured at a lower manufacturing cost than DZ—IG Epiwaha, which is highly likely to be contaminated with the genus.
  • a strong gettering effect can be expected from the initial stage of the imaging device manufacturing process where heavy metal contamination does not occur in the wafer manufacturing process.
  • FIGS. 1A to 1D are process diagrams showing a method of manufacturing a silicon epitaxial wafer according to the present invention.
  • FIG. 2 is a diagram showing a temperature profile of DZ-IG two-stage heat treatment in Comparative Example 1.
  • FIG. 3 is a diagram showing the oxygen precipitate density for each device process step in Comparative Test 1.
  • FIG. 4 is a diagram showing a non-defective product rate in an oxide film pressure resistance evaluation test by TZDB in Comparative Test 2.
  • the silicon epitaxial wafer of the present invention shown in FIG. 1C is doped with carbon in a concentration range of 5 ⁇ 10 15 at oms / cm 3 or more and 5 ⁇ 10 17 atoms / cm 3 or less (ASTM F123-1981).
  • This is an improvement of the silicon epitaxial wafer 10 in which an epitaxial layer 13 having a silicon single crystal force is formed by epitaxial growth on the surface of the silicon single crystal wafer 11 cut from the formed CZ silicon ingot.
  • a polycrystalline silicon layer 12 having a thickness of not less than 0 and not more than 1.5 / zm is formed.
  • a polycrystalline silicon layer 12 By forming a polycrystalline silicon layer 12 on the back surface of the silicon single crystal wafer 11, a multi-crystal structure is formed.
  • the crystalline silicon layer 12 In addition to the EG effect that the crystalline silicon layer 12 has, if the vacancies are supplied from the polycrystalline silicon layer 12 into the silicon single crystal wafer 11 and the oxygen precipitation inside the wafer is promoted! Fruit can also be obtained. Therefore, many oxygen precipitation nuclei are formed inside the silicon single crystal wafer 11.
  • oxygen precipitates ib of 5 ⁇ 10 9 pieces / cm 3 or more are formed in the initial stage of the imaging device manufacturing process as shown in FIG. 1D.
  • the oxygen precipitate l ib provides a sufficient IG effect, and the addition of the EG effect by the polycrystalline silicon layer 12 makes the above epitaxial wafer ideal for the production of imaging devices sensitive to heavy metal contamination. Yes, it can contribute to yield improvement.
  • carbon is cut out from a CZ silicon ingot doped with a concentration range of 5 ⁇ 10 15 atoms / cm 3 or more and 5 ⁇ 10 17 atoms / cm 3 or less (ASTM F123-1981).
  • Carbon concentration is less than 5 X 10 15 a tomsZ cm 3 , it Generating an 5 X 10 9 atoms / cm 3 or more oxygen precipitate density in the device process becomes difficult instrument also insufficient gettering.
  • the carbon concentration exceeds 5 ⁇ 10 17 at O msZcm 3 , crystal dislocation occurs and single crystal cannot be grown.
  • the carbon doping concentration is specified in the range of 5 ⁇ 10 15 atoms / cm 3 or more and 5 ⁇ 10 17 atoms / cm 3 or less (ASTM F12 3-1981).
  • a preferable carbon dope concentration is 5 ⁇ 10 15 to 5 ⁇ 10 16 atoms / cm 3.
  • the oxygen concentration range of the silicon single crystal wafer 11 is preferably 14 to 18 ⁇ 10 17 atoms Zcm 3 (ASTM F121-1979). If the oxygen concentration is less than 14 ⁇ 10 17 atoms / cm 3 , it is difficult to generate an oxygen precipitate density of 5 ⁇ 10 9 atoms / cm 3 or more in the device process, and gettering is insufficient. When the oxygen concentration exceeds 18 ⁇ 10 17 atoms / cm 3 , epi-defects due to oxygen precipitation tend to occur. A preferable oxygen concentration is 14 to 16 ⁇ 10 17 atoms / cm 3 .
  • the specific resistance value of the silicon single crystal wafer 11 is not particularly limited, but the low-resistance substrate of about 0.1 ⁇ 'cm or a high-resistance substrate exceeding 100 ⁇ ⁇ cm can be used for the epitaxial wafer of the present invention.
  • Can adapt to The silicon single crystal wafer 11 to be used is preferably a silicon wafer having at least a main surface subjected to mirror polishing.
  • the thickness of the silicon single crystal wafer 11 on the back surface is not less than 0.5 111
  • a polycrystalline silicon layer 12 of 5 / zm or less is formed, and oxygen precipitation nuclei 11a are formed inside the silicon single crystal wafer 11.
  • oxygen precipitation nuclei are formed in a very short time. Oxygen precipitation nuclei are formed inside the silicon single crystal wafer 11 due to the thermal history in the process.
  • the thickness of the polycrystalline silicon layer 12 is specified to be 0.5 ⁇ m or more and 1.5 m or less.
  • a preferable thickness of the polycrystalline silicon layer 12 is 0.8 to 1.2 ⁇ m.
  • an epitaxial layer 13 made of silicon single crystal is formed on the surface of the silicon single crystal wafer 11 by epitaxial growth.
  • the thickness of the epitaxial layer 13 is preferably in the range of 5 to 20 m.
  • the silicon epitaxial wafer 10 of the present invention is obtained.
  • This Epitaxial wafer can be manufactured at a lower manufacturing cost than the DZ-IG EP wafer, and does not require high-temperature heat treatment, so there is no heavy metal contamination in the wafer manufacturing process, and imaging device manufacturing Initial stage power A powerful gettering effect can be expected.
  • P is doped at a concentration of 4.4 ⁇ 10 14 atoms / cm 3
  • carbon is doped at a concentration of 1 ⁇ 10 16 atoms / cm 3 (ASTM F123—1981), and the oxygen concentration is 15 ⁇ 10 17 atoms.
  • a silicon ingot with a low efficiency of 10 ⁇ 'cm was grown by CZ method / cm 3 (ASTM F121—1979).
  • An n-type silicon single crystal wafer having a diameter of 8 inches was cut from the ingot.
  • a 1 m thick polycrystalline silicon layer was formed on the back side of the silicon single crystal wafer.
  • an epitaxial layer having a silicon single crystal force of 10 ⁇ m with an n-type resistivity of 10 ⁇ 'cm was formed on the surface of the silicon single crystal wafer by epitaxy growth to obtain an epitaxial wafer.
  • P is doped at a concentration of 4.4 ⁇ 10 14 atoms / cm 3 , and a silicon ingot having an oxygen concentration of 15 ⁇ 10 17 atom s / cm 3 (ASTM F121—1979) and a resistivity of 10 ⁇ ′cm. It was trained by the CZ method. An n-type silicon single crystal wafer having a diameter of 8 inches was cut from the ingot. Next, this silicon single crystal wafer was subjected to a DZ-IG two-stage heat treatment consisting of a first-stage heat treatment and a second-stage heat treatment shown in FIG. 2 to form a DZ-IG wafer. This DZ-IG heat treatment was performed in an N gas atmosphere containing 3% 0. Next, on the surface of the DZ—IG wafer
  • An epitaxial layer made of a silicon single crystal having an n-type resistivity of 10 ⁇ 'cm is formed on the surface of the n-type silicon single crystal wafer cut out from the ingot of Example 1 by epitaxy, and 10 / zm is formed.
  • a polycrystalline silicon layer was formed on the back surface of the wafer, and it was strong.
  • Example 1 and Comparative Examples 1 to 3 were used as samples, respectively, and subjected to thermal simulation heat treatment simulating a CCD manufacturing process.
  • This thermal simulation heat treatment simulates the initial, intermediate and final stages of the device process. Wafers that had completed the initial, intermediate, and final stages of the device process were extracted for each process, and samples were obtained. The sample was cleaved into strips, and the cleaved wafer was etched by 2 ⁇ m using chemical selective etching (Wright etching) to reveal oxygen precipitates. Using these samples, the oxygen precipitate density at the woofer cross section was measured with an optical microscope. The results are shown in Fig. 3. “As Epi” in Fig.
  • FIG. 3 shows the measurement results of the oxygen precipitate density of each epi-woofer immediately after the formation of the epitaxy layer before the thermal simulation heat treatment.
  • the downward arrow in FIG. 3 indicates that the oxygen precipitate density of as Epi and the oxygen precipitate density in the initial stage of the comparative examples 2 and 3 have reached the lower limit of measurement.
  • Ni having a concentration of 1 ⁇ 10 12 atoms / cm 2 was forcibly contaminated on the surface of the epoxy wafer obtained in Example 1 and Comparative Examples 1 to 3, respectively.
  • thermal simulation heat treatment simulating the CCD manufacturing process performed in the comparative test 1 was applied to each epi-wafer that had been forcibly contaminated with Ni until the final stage.
  • the epoxy film pressure evaluation test by TZDB Time Zero Dielectric Breakdown was conducted on the Epoxy wafer after the thermal simulation heat treatment under the conditions of a gate oxide film thickness of 10 nm and a judgment voltage of 8 MVZcm.
  • Figure 4 shows the results of the yield rate in this evaluation test. As is clear from FIG.
  • pZp- and pZp + epi wafers with a polycrystalline silicon layer formed on a carbon-doped p-type wafer are prepared, and thermal simulation heat treatment simulating the CMOS image sensor process is performed on these epi wafers to the final stage. gave.
  • Thermal simulation After the heat treatment an epoxide oxide pressure resistance test using TZDB was conducted under the same conditions as the above test conditions. As a result, all chips are non-defective and 100% non-defective, and even for p-type wafer-based wafers, a polycrystalline silicon layer is formed on the back surface of the carbon-doped wafer, and the wafer surface is epitaxial. It was confirmed that the epitaxial wafer of the present invention in which the layer was formed can obtain a high yield.
  • the epitaxy wafer of the present invention provides a sufficient IG effect due to the formation of oxygen precipitates in the initial stage of the imaging device manufacturing process, and further adds the EG effect due to the polycrystalline silicon layer. It is ideal for the production of sensitive imaging devices and can contribute to the improvement of device manufacturing yield.
  • the manufacturing method of the epitaxy wafer of the present invention can produce the epitaxy silicon wafer at a lower production cost than the DZ-IG epoxy wafer, which has a high production cost and is likely to be contaminated with heavy metals during production.
  • a strong gettering effect can be expected from the initial stage of the imaging device manufacturing process where heavy metal contamination does not occur in the wafer manufacturing process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　本発明のシリコンエピタキシャルウェーハは、炭素が５×１０15から５×１０17ａｔｏｍｓ／ｃｍ3の濃度範囲でドープされたＣＺシリコンインゴットから切り出されたシリコン単結晶ウェーハ表面に、エピタキシャル成長によってシリコン単結晶からなるエピタキシャル層が形成されたシリコンエピタキシャルウェーハである。前記シリコン単結晶ウェーハ裏面に厚さ０．５μｍ以上１．５μｍ以下の多結晶シリコン層が形成されている。        

Description

明 細 書
シリコンェピタキシャルゥエーハ及びその製造方法 技術分野
[0001] 本発明は、 CCD (Charge Coupled Device)や CMOS (Complementally MetaFOxid e Semiconductor)等の用途に適したシリコンェピタキシャルゥエーノ、（以下、ェピウェ ーハという。 )に関するものである。
本願は、 2004年 8月 31日に出願された特願 2004— 251837号に基づき優先権 を主張し、その内容をここに援用する。
背景技術
[0002] 近年、デジタルカメラ等の普及により撮像素子である CCDデバイス及び CMOSィメ ージセンサの生産が急増している。撮像素子には、デバイスのある箇所で画像がと れなくなる白点欠陥の問題があり、デバイスの歩留まり低下の原因となっている。 白点欠陥はシリコンゥ ーハの重金属汚染が原因であることが判っている。従来、 D Z-IG (Denuded Zone - Intrinsic Gettering)処理をした DZ— IGゥエーハ表面にシリ コン単結晶をェピタキシャル成長させてシリコンェピタキシャル層を形成した、非常に 内部ゲッタリング効果の高 、DZ - IGェピウエーハが用 ヽられてきた。撮像基板では 重金属汚染を取除くために強いゲッタリング効果を有している必要がある。 IGゥ ー ハを撮像基板を作製するために使用する場合、 5 X 109個 /cm3以上の高密度の酸 素析出物が必要であることが判っている。 DZ— IGゥエーハは、 1100°C〜1200°C程 度の温度でゥ ーハ表層の酸素を外方拡散させてゥ ーハ表層を無欠陥層とする D Z熱処理と、 600°C〜900°Cの温度でゥエーハ内部に酸素析出核を形成する IG熱 処理の 2段階の処理を施すことで作製される。 DZ— IG熱処理は通常 10時間以上の 処理時間を要するために、ゥ ーハの製造コストが高くなる。また、高温で熱処理する DZ熱処理では、熱処理中にゥエーハが重金属で汚染されるおそれがあった。 DZ- IGゥエーハを用いて作製された DZ—IGェピウエーハでも、製造コストが高ぐまた熱 処理中に重金属汚染を生じる問題があった。
[0003] 上記問題点を解決する方策として、例えば、特許文献 1 (特開平 10— 229093号 公報）に開示されているシリコンゥエーハの製造方法では、酸素濃度を 12〜18 X 10 17atoms/cm3 (ASTM F121— 1979)、炭素濃度を 0. 3〜2. 5 X 1015atoms/c m3 (ASTM F123- 1981)の各範囲に制御して CZ (チヨクラルスキー； Czochralski )法にてシリコン単結晶を引き上げる。シリコン単結晶から、シリコンゥエーハを切り出 した後、 600°C以上、 900°C以下の温度で 15分以上、 4時間以下の条件にてァニー ル処理を行い、 EG (Extrinsic Gettering)効果が期待できる処理を施すことなぐゥェ ーハの片面又は両面を鏡面研磨仕上げし、更にその表面にェピタキシャル膜を成膜 する。
[0004] 例えば特許文献 2 (特開平 11— 204534号公報）に開示されているェピウエーハの 製造方法では、炭素濃度を 0. 1〜2. 5 X 1015atoms/cm3 (ASTM F123— 198 l)、酸素濃度を10〜18 X 1017atomsZcm3 (ASTM F121— 1979)の範囲に制 御して CZ法もしくは MCZ法にて引き上げられたシリコン単結晶から、半導体デバイ ス用シリコンゥエーハを切り出す。このゥエーハの片面又は両面を鏡面研磨仕上げし 、その表面にシリコンのェピタキシャル膜を成膜した後、前記シリコン結晶の内部に 微小欠陥を形成する熱処理を行う。
例えば、特許文献 3 (特開 2001— 237247号公報）には、炭素がドープされた CZ シリコンゥエーハに 1000°C未満の温度でェピタキシャル成長を行うェピウエーハの 製造方法が開示されている。特許文献 1〜3に示される方法では、低温のデバイスプ ロセスにおいて十分な IG効果が発揮できるェピウ ーハが得られる。
[0005] 半導体ゥエーハの裏面に EG層を形成する工程と、この EG層と半導体ゥ ーハの 素子形成領域との間に酸素析出核となる元素を注入する工程とを備える半導体装置 の製造方法が開示されて!、る (例えば、特許文献 4参照：特許第 3203740号公報） 。特許文献 4に示される方法では、持続性の高いゲッタリング能力を半導体装置に付 与することができ、デバイスの歩留まりが大きく向上する。
また特許文献 5 (特許第 3173106号公報）に開示されているェピタキシャルウェハ の製造方法では、半導体基板を洗浄した後、この半導体基板の表面に不純物汚染 防止膜を形成し、半導体基板の裏面側の表層に不純物を導入することによって高濃 度不純物拡散層よりなるゲッタリング層を形成する。不純物防止膜を除去し、半導体 基板を洗浄した後、半導体基板の表面にェピタキシャル層を堆積する。特許文献 5 に示される方法ではゲッタリング層を高濃度不純物拡散層で形成するので、ゲッタリ ングが強力に行われる。
発明の開示
発明が解決しょうとする課題
[0006] 上記特許文献 1〜3に示される方法により得られるェピウエーハは、 CCD製造プロ セスに対応する擬似熱処理を施した実験では、従来使用されてきた DZ—IGェピウェ ーハと同様の密度を有する酸素析出物を形成した。し力 上記ェピウ ーハは、従 来の DZ— IGェピウエーハに比べ、デバイス製造プロセスの初期段階での酸素析出 物密度が少なかった。これは、上記ェピウエーハは、デバイス製造プロセスの中間段 階以降は DZ— IGェピウエーハと同等の IG効果を有するが、初期段階では DZ-IG ェピウエーハよりも IG効果が劣ることを示して 、る。
[0007] 特許文献 4に示される方法では、イオン注入にコスト及び時間が力かるため経済的 ではなぐ酸素析出領域はイオン注入を行った非常に狭い深さの領域に限定される ため十分なゲッタリング効果が得られない。特許文献 5に示される方法でも、酸素析 出領域は基板裏面側に形成したゲッタリング層に限定されるため十分なゲッタリング 効果が得られない。
[0008] 本発明の目的は、 DZ—IGェピウエーハに比べて低い製造コストで製造することが でき、ゲッタリング効果に優れ、重金属汚染のないシリコンェピタキシャルゥヱーハ及 びその製造方法を提供することにある。
本発明の別の目的は、撮像デバイス製造プロセス初期段階力も強力なゲッタリング 効果が期待できる、シリコンェピタキシャルゥエーハ及びその製造方法を提供するこ とにある
課題を解決するための手段
[0009] 本発明者らは上記諸問題を解決するため、炭素ドープゥエーハの裏面に EG効果 を目的とする多結晶シリコン層を形成した。この多結晶シリコン層の形成後に、ゥエー ハ表面にェピタキシャル成長によってェピタキシャル層を形成することにより、本発明 のシリコンェピタキシャルゥエーハを製造した。 [0010] 発明の第一の態様は、炭素が 5 X 1015atomsZcm3以上 5 X 1017atomsZcm3以 下（ASTM F123— 1981)の濃度範囲でドープされた CZシリコンインゴットから切り 出されたシリコン単結晶ゥエーハ表面にェピタキシャノレ成長によってシリコン単結晶 力 なるェピタキシャル層を形成したシリコンェピタキシャルゥエーハを改良したもの である。本態様では、上記のシリコン単結晶ゥエーハ裏面に厚さ 0. 5 111以上1. 5 μ m以下の多結晶シリコン層が形成される。
第一の態様に係るシリコンェピタキシャルゥエーハは、撮像デバイス製造プロセス初 期段階で, 5 X 109個 /cm3以上の酸素析出物が形成されるため十分な IG効果を有 し、更に多結晶シリコン層による EG効果が付加されるため、重金属汚染に敏感な撮 像デバイスの製造に最適であり、歩留まり向上に寄与することができる。
[0011] 本発明の第二の態様は、炭素が 5 X 1015atoms/cm3以上 5 X 1017atoms/cm3 以下（ASTM F123— 1981)の濃度範囲でドープされた CZシリコンインゴットから 切り出されたシリコン単結晶ゥヱーハを準備する工程と、シリコン単結晶ゥヱーハ裏面 に厚さ 0. 以上 1. 5 /z m以下の多結晶シリコン層を形成するとともに、シリコン 単結晶ゥ ーハ内部に酸素析出核を形成する工程と、シリコン単結晶ゥ ーハ表面 にェピタキシャル成長によってシリコン単結晶からなるェピタキシャル層を形成するェ 程とを上記の順にそれぞれ含むシリコンェピタキシャルゥエーハの製造方法である。 第 2の態様の製造方法では、上記工程をこの順にそれぞれ経ることにより、 DZ -I Gェピウエーハに比べて低 、製造コストでェピタキシャルゥエーハを製造することがで きる。また高温熱処理を施す必要がないため、ゥ ーハ製造工程での重金属汚染が なぐェピタキシャルゥエーハには、撮像デバイス製造プロセス初期段階から強力な ゲッタリング効果が期待できる。
発明の効果
[0012] 本発明のェピタキシャルゥエーハは、撮像デバイス製造プロセス初期段階で 5 X 10 9個 Zcm3以上の酸素析出物が形成されるため十分な IG効果が得られ、更に多結晶 シリコン層による EG効果が付加されるため、重金属汚染に敏感な撮像デバイスの製 造に最適であり、歩留まり向上に寄与することができる。
本発明のェピタキシャルゥヱーハの製造方法は、製造コストが高ぐ製造時に重金 属汚染する可能性が高い DZ— IGェピウエーハに比べて低い製造コストでェピタキ シャルゥエーハを製造することができる。また高温熱処理を施す必要がないため、ゥ エーハ製造工程での重金属汚染がなぐ撮像デバイス製造プロセスの初期段階から 強力なゲッタリング効果が期待できる。
図面の簡単な説明
[0013] [図 1]図 1A〜Dは、本発明のシリコンェピタキシャルゥヱーハの製造方法を示す工程 図である。
[図 2]比較例 1の DZ— IG2段熱処理の温度プロファイルを示す図である。
[図 3]比較試験 1における各デバイスプロセス工程ごとの酸素析出物密度を示す図で ある。
[図 4]比較試験 2における TZDBによる酸化膜耐圧評価試験での良品率を示す図で ある。
符号の説明
[0014] 10 シリコンェピタキシャルゥエーハ
11 シリコン単結晶ゥエーハ
11a 酸素析出核
l ib 酸素析出物
12 多結晶シリコン層
13 ェピタキシャル層
発明を実施するための最良の形態
[0015] 次に本発明を実施するための最良の形態を図面に基づいて説明する。
図 1の Cに示される、本発明のシリコンェピタキシャルゥエーハは、炭素が 5 X 1015at oms/cm3以上 5 X 1017atoms/cm3以下（ASTM F123— 1981)の濃度範囲で ドープされた CZシリコンインゴットから切り出されたシリコン単結晶ゥエーハ 11表面に ェピタキシャル成長によってシリコン単結晶力もなるェピタキシャル層 13を形成した シリコンェピタキシャルゥエーハ 10を改良したものである。シリコン単結晶ゥエーハ 11 裏面には、厚さ 0. 以上 1. 5 /z m以下の多結晶シリコン層 12が形成される。
[0016] シリコン単結晶ゥエーハ 11裏面に多結晶シリコン層 12を形成することにより、多結 晶シリコン層 12が有する EG効果以外にも、多結晶シリコン層 12から空孔がシリコン 単結晶ゥ ーハ 11内部に供給され、ゥ ーハ内部の酸素析出が促進されると!/、う効 果も得られる。そのためシリコン単結晶ゥエーハ 11内部には多くの酸素析出核が形 成される。このェピタキシャルゥエーハを用いることにより、図 1の Dに示すように、撮 像デバイス製造プロセス初期段階で 5 X 109個 /cm3以上の酸素析出物 l ibが形成 される。酸素析出物 l ibにより、十分な IG効果が得られ、更に多結晶シリコン層 12に よる EG効果が付加されるため、上記ェピタキシャルゥエーハは、重金属汚染に敏感 な撮像デバイスの製造に最適であり、歩留まり向上に寄与することができる。
[0017] 次に、本発明のシリコンェピタキシャルゥエーハの製造方法について説明する。
先ず、図 1の Aに示すように、炭素が 5 X 1015atoms/cm3以上 5 X 1017atoms/c m3以下（ASTM F123— 1981)の濃度範囲でドープされた CZシリコンインゴットか ら切り出されたシリコン単結晶ゥエーハ 11を準備する。炭素濃度が 5 X 1015 atomsZ cm3未満では、デバイスプロセスで 5 X 109atoms/cm3以上の酸素析出物密度を発 生させることが難しぐまたゲッタリング不足となる。炭素濃度が 5 X 1017atOmsZcm3 を越えると、結晶の有転位ィ匕が起こり、単結晶の育成ができなくなる。このため、炭素 ドープ濃度を、 5 X 1015atoms/cm3以上 5 X 1017atoms/cm3以下（ASTM F12 3— 1981)の範囲に規定した。好ましい炭素ドープ濃度は 5 X 1015〜5 X 1016atoms / cm (？める。
[0018] シリコン単結晶ゥエーハ 11の酸素濃度範囲は 14〜18 X 1017atomsZcm3 (AST M F121— 1979)が望ましい。酸素濃度が 14 X 1017atoms/cm3未満では、デバイ スプロセスで 5 X 109atoms/cm3以上の酸素析出物密度を発生させることが難しぐ また、ゲッタリング不足となる。酸素濃度が 18 X 1017atoms/cm3を越えると、酸素析 出に起因したェピ欠陥が発生し易くなる。好ましい酸素濃度は 14〜16 X 1017atoms /cm3である。シリコン単結晶ゥエーハ 11の比抵抗値については特に限定しないが、 0. 1 Ω ' cm程度以下の低抵抗基板でも、 100 Ω · cmを越える高抵抗基板でも本発 明のェピタキシャルゥヱーハに適応できる。使用するシリコン単結晶ゥヱーハ 11は、 少なくとも主表面が鏡面研磨カ卩ェされたシリコンゥエーハが好ましい。
[0019] 次に、図 1の Bに示すように、シリコン単結晶ゥエーハ 11裏面に厚さ 0. 5 111以上1 . 5 /z m以下の多結晶シリコン層 12を形成するとともに、シリコン単結晶ゥエーハ 11内 部に酸素析出核 11aを形成する。シリコン単結晶ゥエーハ裏面に多結晶シリコン層を 形成するには、一般的に 650°C前後で数時間程度かかる。しかし、炭素がドープさ れたシリコン単結晶ゥ ーハ 1 1は 650°C程度の熱処理が施されると、非常に短時間 で酸素析出核が形成されるため、多結晶シリコン層 12の形成工程での熱履歴により シリコン単結晶ゥエーハ 11内部には酸素析出核が形成される。また、シリコン単結晶 ゥエーハ 11裏面に多結晶シリコン層 12を形成することで、多結晶シリコン層 12から 空孔がシリコン単結晶ゥ ーハ 11内部に供給され、ゥ ーハ内部の酸素析出が促進 されるという効果も併せて得られる。このため、シリコン単結晶ゥエーハ 11裏面に多結 晶シリコン層 12を形成することにより、シリコン単結晶ゥエーハ 11内部には多くの酸 素析出核が形成される。なお、シリコン単結晶ゥ ーハ裏面に多結晶シリコン層を形 成することで、多結晶シリコン層から空孔がゥエーハ内部に供給されることは、 Appl. P hys. Lett. , Vol.54, No.18, 1 Mayl989, p.1748- 1750にも開示されている。
多結晶シリコン層 12の厚さが 0. 未満では、十分な EG効果を得ることができ ず、厚さが 1. を越えると、十分な EG効果を得ることはできるが製造コストがか かり、またゥエーハに反りが発生する。このため、多結晶シリコン層 12の厚さは 0. 5 μ m以上 1. 5 m以下に規定した。好ましい多結晶シリコン層 12の厚さは 0. 8〜1. 2 μ mであ 。
[0020] 次に、図 1の Cに示すように、シリコン単結晶ゥヱーハ 11表面にェピタキシャル成長 によってシリコン単結晶からなるェピタキシャル層 13を形成する。ェピタキシャル層 1 3の厚さは、 5〜20 mの範囲が好ましい。
上記工程をそれぞれこの順に施すことにより、本発明のシリコンェピタキシャルゥェ ーハ 10が得られる。このェピタキシャルゥエーハは、 DZ—IGェピウエーハに比べて 低い製造コストで製造することができ、また高温熱処理を施す必要がないため、ゥェ ーハ製造工程での重金属汚染がなく、撮像デバイス製造プロセス初期段階力 強力 なゲッタリング効果が期待できる。
実施例
[0021] 次に本発明の実施例を比較例とともに詳しく説明する。 <実施例 1 >
先ず、 Pを 4. 4 X 1014atoms/cm3の濃度でドープし、炭素を 1 X 1016atoms/cm 3 (ASTM F123— 1981)の濃度でドープし、酸素濃度が 15 X 1017atoms/cm3 ( ASTM F121— 1979)、低効率が 10 Ω 'cmのシリコンインゴットを CZ法により育成 した。このインゴットから直径 8インチの n型シリコン単結晶ゥエーハを切り出した。次い で、シリコン単結晶ゥエーハ裏面に厚さ 1 mの多結晶シリコン層を形成した。次に、 シリコン単結晶ゥエーハ表面にェピタキシャル成長によって n型で抵抗率 10 Ω 'cm のシリコン単結晶力 なるェピタキシャル層を 10 μ m形成して、ェピタキシャルゥエー ハを得た。
<比較例 1 >
先ず、 Pを 4. 4 X 1014atoms/cm3の濃度でドープし、酸素濃度が 15 X 1017atom s/cm3 (ASTM F121— 1979)及び抵抗率が 10 Ω 'cmのシリコンインゴットを CZ 法により育成した。このインゴットから直径 8インチの n型シリコン単結晶ゥエーハを切 り出した。次いで、このシリコン単結晶ゥエーハに図 2に示す第 1段熱処理及び第 2段 熱処理からなる DZ— IG2段熱処理を施して、 DZ— IGゥエーハを形成した。この DZ —IG熱処理は 3%0含有 Nガス雰囲気下で行った。次に、 DZ—IGゥエーハ表面に
2 2
ェピタキシャル成長によって n型で抵抗率 10 Ω 'cmのシリコン単結晶力もなるェピタ キシャル層を 10 μ m形成して、 DZ— IGェピウエーハを得た。
<比較例 2>
実施例 1のインゴットから切り出した n型シリコン単結晶ゥエーハ表面にェピタキシャ ル成長によって n型で抵抗率 10 Ω 'cmのシリコン単結晶からなるェピタキシャル層を 10 /z m形成して、ェピタキシャルゥエーハを得た。実施例 1のェピウエーハとは異なり 、ゥエーハ裏面には多結晶シリコン層を形成しな力つた。
<比較例 3 >
比較例 1のインゴットから切り出した n型シリコン単結晶ゥエーハ表面にェピタキシャ ル成長によって n型で抵抗率 10 Ω 'cmのシリコン単結晶からなるェピタキシャル層を 10 μ m形成して、ェピタキシャルゥエーハを得た。比較例 1で得た DZ—IGェピウェ 一ハとは異なり、 DZ—IG2段熱処理を施さな力つた。 [0023] <比較試験 1 >
実施例 1及び比較例 1〜3でそれぞれ得られたェピウエーハをサンプルとし、 CCD 製造プロセスを模擬した熱シミュレーション熱処理をそれぞれ施した。この熱シミュレ ーシヨン熱処理では、デバイスプロセス初期段階、中間段階及び最終段階の各工程 を模している。デバイスプロセス初期段階、中間段階及び最終段階をそれぞれ終え たゥエーハを工程ごとに抜き取り、サンプルを得た。サンプルを短冊状に劈開し、劈 開したゥエーハに対して化学的選択エッチング（Wrightエッチング）にて 2 μ mのエツ チングを施し、酸素析出物を顕在化させた。これらのサンプルを用い、光学顕微鏡で ゥ ーハ断面での酸素析出物密度を計測した。その結果を図 3に示す。図 3中の「as Epi」とは、熱シミュレーション熱処理を施す前の、ェピタキシャル層を形成した直後 における各ェピウ ーハの酸素析出物密度の計測結果を示す。図 3中の下方向矢 印は as Epiの酸素析出物密度、及び比較例 2及び 3のプロセス初期段階の酸素析 出物密度がそれぞれ計測下限に達して 、な 、ことを示す。
[0024] 図 3より明らかなように、比較例 2のェピウヱーハではデバイスプロセス初期段階で は酸素析出物は観察されな力つたが、デバイスプロセス中間段階では十分なゲッタリ ング効果が得られる酸素析出物密度が観察された。比較例 3のェピウ ーハは、デ バイスプロセス最終段階になっても十分なゲッタリング効果が得られる酸素析出物密 度に達しな力つた。一方、比較例 1の DZ— IGェピウエーハ及び実施例 1のェピウェ ーハでは、デバイスプロセス初期段階力 十分なゲッタリング効果が得られる 5 X 109 個 Zcm3以上の酸素析出物密度が観察された。
[0025] <比較試験 2 >
実施例 1及び比較例 1〜3でそれぞれ得られたェピウエーハ表面に濃度が 1 X 1012 atoms/cm2の Niを強制汚染させた。続!、て Niを強制汚染させた各ェピウエーハに 対して上記比較試験 1で行った CCD製造プロセスを模擬した熱シミュレーション熱処 理を最終段階まで施した。熱シミュレーション熱処理を終えたェピウエーハについて TZDB (Time Zero Dielectric Breakdown)による酸化膜而圧評価試験をゲート酸化 膜厚 10nm、判定電圧 8MVZcmの条件で行った。この評価試験での良品率の結 果を図 4にそれぞれ示す。 [0026] 図 4より明らかなように、比較例 2及び 3のェピウエーハでは全てのチップが絶縁破 壊し、良品率は 0%であった。一方、実施例 1及び比較例 1のェピウエーハでは、全 てのチップが良品で良品率 100%であった。実施例 1及び比較例 1のェピウエーハ はデバイスプロセス初期段階に十分なゲッタリング効果があり、表面に欠陥が形成さ れな力つたと解釈される。他方、比較例 2及び 3のェピウエーハはゲッタリング不足で 、表面に Niシリサイドが形成され、酸化膜耐圧特性が劣化したと解釈される。
[0027] 炭素ドープした p型ゥエーハに多結晶シリコン層を形成した pZp—、 pZp +ェピウ エーハをそれぞれ用意し、これらのェピウエーハに対して CMOSイメージセンサプロ セスを模擬した熱シミュレーション熱処理を最終段階まで施した。熱シミュレーション 熱処理を終えたェピウヱーハについて上記試験条件と同様の条件で TZDBによる酸 化膜耐圧評価試験を行った。その結果、全てのチップが良品で良品率が 100%であ り、 p型ゥエーハをベースとしたェピウエーハであっても、炭素ドープしたゥエーハ裏面 に多結晶シリコン層を形成し、ゥエーハ表面にェピタキシャル層を形成した本発明の ェピウエーハは、高い歩留まりが得られることを確認した。
産業上の利用可能性
[0028] 本発明のェピタキシャルゥエーハは、撮像デバイス製造プロセス初期段階で、酸素 析出物の形成による十分な IG効果が得られ、更に多結晶シリコン層による EG効果 が付加されるため、重金属汚染に敏感な撮像デバイスの製造に最適であり、デバイ ス製造の歩留まり向上に寄与することができる。
本発明のェピタキシャルゥヱーハの製造方法は、製造コストが高ぐ製造時に重金 属汚染する可能性が高い DZ—IGェピウエーハに比べて低い製造コストでェピタキ シャルゥエーハを製造することができる。また高温熱処理を施す必要がないため、ゥ エーハ製造工程での重金属汚染がなぐ撮像デバイス製造プロセスの初期段階から 強力なゲッタリング効果が期待できる。

Claims

請求の範囲
[1] ASTM F123— 1981による分析で、炭素が 5 X 1015atoms/cm3以上 5 X 1017a toms/cm3以下の濃度範囲でドープされた CZシリコンインゴットから切り出されたシ リコン単結晶ゥエーハ表面にェピタキシャル成長によってシリコン単結晶力もなるェピ タキシャル層を形成したシリコンェピタキシャルゥエーハにおいて、
前記シリコン単結晶ゥヱーハ裏面に厚さ 0. 5 111以上1. 5 m以下の多結晶シリコ ン層が形成されたシリコンェピタキシャルゥエーハ。
[2] シリコンェピタキシャルゥエーハの製造方法であって、
ASTM F123— 1981による分析で炭素力 X 1015atomsZcm3以上 5 X 1017at oms/cm3以下の濃度範囲でドープされた CZシリコンインゴットから切り出されたシリ コン単結晶ゥヱーハを準備する工程と、
前記シリコン単結晶ゥヱーハ裏面に厚さ 0. 5 111以上1. 5 m以下の多結晶シリコ ン層を形成するとともに、前記シリコン単結晶ゥ ーハ内部に酸素析出核を形成する 工程と、
前記シリコン単結晶ゥエーハ表面にェピタキシャノレ成長によってシリコン単結晶から なるェピタキシャル層を形成する工程と
をこの順に含むシリコンェピタキシャルゥエーハの製造方法。
PCT/JP2005/015801 2004-08-31 2005-08-30 シリコンエピタキシャルウェーハ及びその製造方法 WO2006025409A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/661,724 US20090017291A1 (en) 2004-08-31 2005-08-30 Silicon epitaxial wafer and production method for same
EP05781511A EP1801863A4 (en) 2004-08-31 2005-08-30 SILICON EPITAXIAL WAFERS AND METHOD FOR THE PRODUCTION THEREOF
US13/051,909 US20110171814A1 (en) 2004-08-31 2011-03-18 Silicon epitaxial wafer and production method for same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004251837A JP2006073580A (ja) 2004-08-31 2004-08-31 シリコンエピタキシャルウェーハ及びその製造方法
JP2004-251837 2004-08-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/051,909 Division US20110171814A1 (en) 2004-08-31 2011-03-18 Silicon epitaxial wafer and production method for same

Publications (1)

Publication Number Publication Date
WO2006025409A1 true WO2006025409A1 (ja) 2006-03-09

Family

ID=36000059

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/015801 WO2006025409A1 (ja) 2004-08-31 2005-08-30 シリコンエピタキシャルウェーハ及びその製造方法

Country Status (6)

Country Link
US (2) US20090017291A1 (ja)
EP (1) EP1801863A4 (ja)
JP (1) JP2006073580A (ja)
KR (1) KR100877772B1 (ja)
TW (1) TWI278040B (ja)
WO (1) WO2006025409A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008029918A1 (fr) * 2006-09-07 2008-03-13 Sumco Corporation Substrat à semi-conducteurs pour dispositif de formation d'image à semi-conducteurs, dispositif de formation d'image à semi-conducteurs et procédé pour les fabriquer
JP2009212352A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009212353A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009212351A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2010232420A (ja) * 2009-03-27 2010-10-14 Sumco Corp 裏面照射型固体撮像素子用ウェーハおよびその製造方法ならびに裏面照射型固体撮像素子
WO2010131412A1 (ja) * 2009-05-15 2010-11-18 株式会社Sumco シリコンウェーハおよびその製造方法
CN107532325A (zh) * 2015-05-08 2018-01-02 胜高股份有限公司 硅外延晶圆及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法
TW200936825A (en) * 2007-12-11 2009-09-01 Sumco Corp Silicon substrate and manufacturing method thereof
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
EP2112254A3 (en) * 2008-03-05 2011-06-01 Sumco Corporation Silicon substrate and manufacturing method thereof
JP2010040609A (ja) * 2008-07-31 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
JP2010050249A (ja) * 2008-08-21 2010-03-04 Sumco Corp 裏面照射型固体撮像素子用ウェーハの製造方法
JP2010114211A (ja) * 2008-11-05 2010-05-20 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウェーハの製造方法
KR101507360B1 (ko) * 2009-03-25 2015-03-31 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5609025B2 (ja) * 2009-06-29 2014-10-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5544859B2 (ja) 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
CN103779372A (zh) * 2014-02-10 2014-05-07 中国电子科技集团公司第四十四研究所 基于非本征吸杂技术的ccd制作工艺
JP2015008314A (ja) * 2014-08-14 2015-01-15 株式会社Sumco エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers
US10170312B2 (en) * 2017-04-20 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor substrate and manufacturing method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204534A (ja) * 1998-01-14 1999-07-30 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハの製造方法
JP2001156074A (ja) * 1999-11-26 2001-06-08 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0120830B1 (en) * 1983-02-14 1992-07-15 MEMC Electronic Materials, Inc. Semiconductor substrate materials having enhanced gettering ability
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JP2874618B2 (ja) * 1995-11-22 1999-03-24 日本電気株式会社 シリコン半導体基板及びその製造方法
JP4013276B2 (ja) * 1997-02-17 2007-11-28 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
DE69736900T2 (de) * 1996-07-29 2007-09-06 Sumco Corp. Verfahren zur herstellung einer epitaxialscheibe aus silizium
KR100253392B1 (ko) * 1997-12-29 2000-05-01 김영환 반도체 소자의 배선 형성 방법
US6491752B1 (en) * 1999-07-16 2002-12-10 Sumco Oregon Corporation Enhanced n-type silicon material for epitaxial wafer substrate and method of making same
JP2001102386A (ja) * 1999-10-01 2001-04-13 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JP2001237247A (ja) * 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ
US20020179003A1 (en) * 2000-04-14 2002-12-05 Makoto Iida Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
CN1260405C (zh) * 2000-09-19 2006-06-21 Memc电子材料有限公司 基本上没有氧化诱生堆垛层错的掺氮硅
JP2002164512A (ja) * 2000-11-28 2002-06-07 Fujitsu Ltd 半導体装置及びその製造方法
KR20030035152A (ko) * 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
JP4656788B2 (ja) * 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
KR20040054015A (ko) * 2002-12-16 2004-06-25 주식회사 실트론 실리콘웨이퍼 및 실리콘웨이퍼의 비저항 증가 방법
JP4288406B2 (ja) * 2003-01-17 2009-07-01 株式会社ニコン 固体撮像装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204534A (ja) * 1998-01-14 1999-07-30 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハの製造方法
JP2001156074A (ja) * 1999-11-26 2001-06-08 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1801863A4 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001124B1 (ko) * 2006-09-07 2010-12-14 가부시키가이샤 사무코 고체 촬상 디바이스용 반도체 기판 및 고체 촬상 디바이스 그리고 그것들의 제조 방법
EP2061082A1 (en) * 2006-09-07 2009-05-20 Sumco Corporation Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
US8492193B2 (en) 2006-09-07 2013-07-23 Sumco Corporation Semiconductor substrate for solid-state imaging sensing device as well as solid-state image sensing device and method for producing the same
EP2061082A4 (en) * 2006-09-07 2013-04-24 Sumco Corp SEMICONDUCTOR SUBSTRATE FOR SEMICONDUCTOR IMAGE FORMING DEVICE, SEMICONDUCTOR IMAGE FORMING DEVICE, AND METHOD FOR MANUFACTURING SAME
WO2008029918A1 (fr) * 2006-09-07 2008-03-13 Sumco Corporation Substrat à semi-conducteurs pour dispositif de formation d'image à semi-conducteurs, dispositif de formation d'image à semi-conducteurs et procédé pour les fabriquer
JPWO2008029918A1 (ja) * 2006-09-07 2010-01-21 株式会社Sumco 固体撮像素子用半導体基板および固体撮像素子ならびにそれらの製造方法
JP2010109382A (ja) * 2006-09-07 2010-05-13 Sumco Corp 固体撮像素子およびその製造方法
US8063466B2 (en) 2006-09-07 2011-11-22 Sumco Corporation Semiconductor substrate for solid-state image sensing device as well as solid-state image sensing device and method for producing the same
JP4650493B2 (ja) * 2006-09-07 2011-03-16 株式会社Ｓｕｍｃｏ 固体撮像素子用半導体基板およびその製造方法
JP2009212351A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009212353A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009212352A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
US8864907B2 (en) 2008-03-05 2014-10-21 Sumco Corporation Silicon substrate and manufacturing method of the same
JP2010232420A (ja) * 2009-03-27 2010-10-14 Sumco Corp 裏面照射型固体撮像素子用ウェーハおよびその製造方法ならびに裏面照射型固体撮像素子
WO2010131412A1 (ja) * 2009-05-15 2010-11-18 株式会社Sumco シリコンウェーハおよびその製造方法
CN107532325A (zh) * 2015-05-08 2018-01-02 胜高股份有限公司 硅外延晶圆及其制造方法
CN107532325B (zh) * 2015-05-08 2019-01-11 胜高股份有限公司 硅外延晶圆及其制造方法
US10211066B2 (en) 2015-05-08 2019-02-19 Sumco Corporation Silicon epitaxial wafer and method of producing same

Also Published As

Publication number Publication date
US20110171814A1 (en) 2011-07-14
KR20070036801A (ko) 2007-04-03
TWI278040B (en) 2007-04-01
JP2006073580A (ja) 2006-03-16
TW200614379A (en) 2006-05-01
EP1801863A1 (en) 2007-06-27
EP1801863A4 (en) 2008-09-24
KR100877772B1 (ko) 2009-01-08
US20090017291A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
WO2006025409A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP4605876B2 (ja) シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
TW200821417A (en) Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
WO2005117122A1 (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP5103745B2 (ja) 高周波ダイオードおよびその製造方法
JP3381816B2 (ja) 半導体基板の製造方法
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JPH1050715A (ja) シリコンウェーハとその製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
WO2002049091A1 (fr) Procede de fabrication d&#39;une tranche de recuit et tranche obtenue
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
KR20120023056A (ko) 실리콘 웨이퍼 및 그 제조 방법
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
EP1195804A1 (en) Method for producing silicon epitaxial wafer
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
JP3903643B2 (ja) エピタキシャルウェーハの製造方法
JP2652346B2 (ja) シリコンウエーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077004460

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005781511

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020077004460

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005781511

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11661724

Country of ref document: US