WO2005104362A1

WO2005104362A1 - 可変整合回路

Info

Publication number: WO2005104362A1
Application number: PCT/JP2005/007446
Authority: WO
Inventors: Michiaki Matsuo
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2004-04-22
Filing date: 2005-04-19
Publication date: 2005-11-03
Also published as: CN1965475A; CN100511987C; JP2005311762A; US20080238569A1; US7633355B2; EP1729412A1

Abstract

キャパシタ（１０）とバラクタダイオード（１１）を接続してなる可変キャパシタンス回路を端子（７０）、（７１）間に接続し、複数のインダクタ（２０）、（２１）と可変キャパシタンス回路（３０）、（３１）を並列接続した共振型回路（５０）を端子（７１）にシャントに接続してＬ型整合回路を構成し、バラクタダイオード（１１）、（３１）のバイアスを変化させると共に、ＦＥＴ（４０）によって共振型回路（５０）のインダクタンスを複数の値に切り替える。これにより、広範な周波数帯域において調整自由度が高く、電気的にインピーダンス変換の制御が可能な可変整合回路を構成することができる。

Description

明細書

可変整合回路

技術分野

[0001] 本発明は、 UHF帯以上の複数の無線周波数帯を利用する無線装置において、電気的にインピーダンス変換の制御が可能な整合回路に関する。

背景技術

[0002] 近年、個人が利用する無線システムとしては、セルラと呼ばれる携帯電話や、無線 LANと呼ばれるパーソナルコンピュータなどで利用するデータ通信システムが普及している。また、地上波のディジタルテレビ放送なども個人の携帯する無線端末で受信できるように検討が進められて、る。このように様々な無線システムの社会基盤が整備される中、携帯電話に代表される個人向けの情報端末には、利便性向上のために複数かつ異種の無線システムを 1つの情報端末で利用可能とするような構成が求められている。また、 1つのセルラシステムにおいても、広い範囲の無線周波数帯域を使用してサービスを提供するものがあり、例えば GSM方式では 850MHz帯、 900 MHz帯の他に 1. 8GHz帯、 1. 9GHz帯というようなおよそ 2倍となる周波数帯域や、 450MHz帯というようなおよそ半分の周波数帯域も利用しょうとするマルチバンド化がなされている。さらに、近年ではソフトウェア無線と呼ばれる、周波数、空中線電力値、電波型式等の無線装置の特性をソフトウェアによって変更可能な技術についても検討されている。

[0003] このように、情報端末を異種無線ネットワークやマルチバンドィ匕する無線システムに適応させていくためには、 UHF帯力マイクロ波帯にかけた広範な周波数帯域を信号処理することのできる無線部を備えた無線装置が必要となる。し力しながら、無線周波数の高周波信号に対して増幅や選択、周波数変換などの信号処理を適切に行うためには、回路素子間の整合が良好な状態となるように設定されなければ十分な性能を発揮することができない。このため従来技術では、利用する無線周波数帯域によって回路定数などを最適化した信号処理系を複数備えておき、利用する無線周波数を大きく変更する際に、使用する信号処理系を切り替えて対処する構成が一般的に用いられている。例えば特開 2001— 186042号公報では、 GSM方式をターゲットとして、 900MHz帯、 1. 8GHz帯、 450MHz帯を 3つの無線周波数帯域に対応した無線装置を構成した例が開示されている。この従来の無線装置は、 3つの周波数帯域の信号を選択、増幅するための処理系を並列に備えた構成となっている。

[0004] これに対して特開 2002— 208871号公報に開示されているように、 1つの処理系で複数の周波数帯域の無線周波数信号を信号処理しょうとするものも考案されている。図 9は、特開 2002— 208871号公報に記載された無線装置と同様の構成を示すものである。図 9において、アンテナ 1と送受信回路 2との間の整合は、固定インダクタ 4及び可変キャパシタ 3によって実現されており、チョークコイル 5、容量 6、および電圧発生回路 7は無線周波数信号に影響を与えることなく可変キャパシタ 3の容量を変化させるためのバイアス回路を形成して、る。この従来の無線装置は 800MHz帯と 1. 5GHz帯を利用する無線装置をターゲットとしており、可変キャパシタ 3の容量値を変化させて前記 2つの帯域で整合するように調整される。

[0005] 異種の無線ネットワークやマルチバンドィ匕する無線システムに適応可能な無線装置を構成する場合、上記特開 2001— 186042号公報の無線装置の構成では、周波数帯に適応した信号処理系が複数必要となってしまう。このため、利用可能としたい無線周波数帯域が増えると、並列に実装する信号処理系の数が増大するので、無線装置の無線部実装面積や、半導体に集積化する際のチップ面積が大きくなり、コストが高くなるという課題があった。

[0006] また、上記特開 2002— 208871号公報の無線装置の構成では、可変リアクタンス素子がバラクタダイオードのみであることから、インピーダンスの可変範囲に制限があり、広範な周波数帯域に適応させることは困難であった。

発明の開示

[0007] 本発明の可変整合回路は、異種の無線ネットワークやマルチバンドィ匕する無線システムに適応可能な無線装置に用いられ、 UHF帯力マイクロ波帯にかけた広範な周波数帯域を信号処理する高周波無線部において、適切なインピーダンス整合を実現するものである。

[0008] このために、本発明の可変整合回路は、複数のインダクタカもなるインダクタンス回路と素子値が可変な第 1のキャパシタンス回路を並列に接続してなる共振型回路と、素子値が可変な第 2のキャパシタンス回路とを具備し、整合回路の入力または出力となる第 1の端子と第 2の端子の間に第 2のキャパシタンス回路を接続し、第 1の端子と接地の間に共振型回路を接続した回路として整合回路を構成し、インダクタンス回路のインダクタンス値を複数のインダクタとスィッチの組み合わせた構成によって複数の値に切り替わるように制御するものである。

[0009] また、この可変整合回路は第 2のキャパシタンス回路や共振型回路と直列に分布定数線路を接続して構成するものである。

[0010] 本発明の可変整合回路の構成によって、 L型もしくはパイ型の整合回路において、シリーズに接続したリアクタンス回路のキャパシタンス値と、シャントに接続したリアクタンス回路のインダクタンス値を共に変化させることができ、広範な周波数帯域にぉヽて調整自由度の高い可変整合回路が実現可能となる。

[0011] また、高、周波数帯にお!、て可変リアクタンス素子の自己共振などの影響によって所望のインピーダンス変換が不可能となるような場合においても、内包した分布定数線路のインピーダンス変換機能によって所望のインピーダンス変換が可能となる。図面の簡単な説明

[0012] [図 1]図 1は本発明の実施の形態 1における可変整合回路の構成を示す図である。

[図 2A]図 2Aは本発明の実施の形態 1における可変整合回路の共振型回路 50の構成を示す図である。

[図 2B]図 2Bは本発明の実施の形態 1における共振型回路のインダクタンス値の周波数特性を示す図である。

[図 2C]図 2Cは本発明の実施の形態 1における共振型回路のインダクタンス値の周波数特性を示す図である。

[図 3A]図 3Aは本発明の実施の形態 1における FETとインダクタを直列接続した回路図である。

[図 3B]図 3Bは本発明の実施の形態 1における FETとインダクタを直列接続した回路図である。

[図 3C]図 3Cは本発明の実施の形態 1における FETとインダクタを直列接続した回路のインダクタンス値の周波数特性を示す図である。

[図 4A]図 4Aは本発明の実施の形態 1における可変整合回路の可変インダクタンス部分の構成を示す図である。

[図 4B]図 4Bは本発明の実施の形態 1における可変整合回路の可変インダクタンス部分の構成を示す図である。

圆 5A]図 5Aは本発明の実施の形態 1における可変整合回路の構成を示す図である圆 5B]図 5Bは本発明の実施の形態 1における可変整合回路によるインピーダンス変換領域と共振型回路内のインダクタ成分の関係を示す図である。

圆 5C]図 5Cは本発明の実施の形態 1における可変整合回路によるインピーダンス変換を示すスミスチャートである。

[図 5D]図 5Dは本発明の実施の形態 1における可変整合回路によるインピーダンス変換を示すスミスチャートである。

圆 6]図 6は本発明の実施の形態 2における可変整合回路の構成を示す図である。圆 7A]図 7Aは本発明の実施の形態 2における可変整合回路の構成を示す図である圆 7B]図 7Bは本発明の実施の形態 2における可変整合回路によるインピーダンス変換領域と共振型回路内のインダクタ成分の関係を示す図である。

[図 7C]図 7Cは本発明の実施の形態 2における可変整合回路によるインピーダンス変換を示すスミスチャートである。

[図 7D]図 7Dは本発明の実施の形態 2における可変整合回路によるインピーダンス変換を示すスミスチャートである。

圆 7E]図 7Eは本発明の実施の形態 2における可変整合回路によるインピーダンス変換を示すスミスチャートである。

圆 8A]図 8Aは本発明の実施の形態 3における可変整合回路の構成を示す図である圆 8B]図 8Bは本発明の実施の形態 3における可変整合回路の構成を示す図である [図 8C]図 8Cは本発明の実施の形態 3における分布定数線路と共振型回路との構成を示す図である。

[図 9]図 9は従来の技術における可変整合回路の構成を示す図である。

符号の説明

[0013] 10, 30 キャパシタ

11, 31, 32 ノラクタダイオード

20, 21, 22, 80 インダクタ

40, 41 FET

50, 51, 52, 53, 54, 55 共振型回路

60, 61 分布定数線路

70, 71 端子

81, 82, 83 抵抗素子

100, 101, 102, 110 可変整合回路

200 インピーダンス制御部

300 アンテナ

400 低雑音増幅器

発明を実施するための最良の形態

[0014] 以下、本発明の実施の形態について、図面を用いて説明する。

[0015] (実施の形態 1)

図 1は実施の形態 1における可変整合回路の構成を示す図である。

[0016] 図 1において、端子 70および 71は本実施の形態の可変整合回路 100において入出力となるものである。キャパシタ 10およびバラクタダイオード 11は端子間に接続した容量値が可変なキャパシタンス回路であり、本発明に力かる第 2のキャパシタンス回路を構成する。共振型回路 50は端子 71から対接地に接続されたものであり、キヤパシタ 30およびバラクタダイオード 31からなる、本発明に力かる第 1のキャパシタンス回路に相当するキャパシタンス回路と、 2つのインダクタ 20および 21を直列接続したインダクタンス回路を並列に接続して構成されている。インダクタ 20と 21の接続箇所には対接地に FET (電界効果トランジスタ) 40が接続されている。また、可変整合回路 100の外部にはバラクタダイオード 11、 31と FET40のバイアスを電圧制御するィンピーダンス制御部 200と、無線装置のアンテナ 300と、受信系の低雑音増幅器 40 0が表記されている。抵抗素子 81、 82、 83はバラクタダイオード 11、 31や FET40とインピーダンス制御部 200とを接続するバイアス抵抗である。このノィァス抵抗の代わりにチョークインダクタなどを用いてもょ、。

[0017] 図 1は本実施の形態の可変整合回路 100を含む受信フロントエンドの一部を図示したものである。無線装置の受信フロントエンドでは、アンテナ 300で受信した無線周波数信号を低雑音増幅器 400で増幅する処理を行うが、アンテナのインピーダンスと増幅器の入力インピーダンスとが整合するようにインピーダンス変換する回路を介在させて、効率よく高周波信号が伝達するように構成されるのが一般的である。無線装置に用いる高周波回路の入出力インピーダンスは 50 Ωに設定して設計されるのが通例であり、アンテナ 300につ、ては給電点位置や構造などを工夫してインピーダンスが 50 Ωとなるように設計される。

[0018] 一方、増幅器につ!、ては増幅素子となるトランジスタの入力インピーダンスを 50 Ω に変換する整合回路が増幅器の入力側に付加される構成が一般的であり、可変整合回路 100はその整合回路の役割を担う。また、低雑音増幅器 400においては、最大利得を得る利得整合点と最小雑音指数を得る雑音整合点のインピーダンスが異なつている。このため、増幅器の入力インピーダンスをおよそ 50 Ωとして入力信号の反射量を所定量以下とする制限の下で、雑音が最小となるインピーダンス点に変換する必要がある。そのためには、精度の良いインピーダンス調整が必要となる。さらに、使用周波数によって前述のインピーダンスの最適点は変化するから、固定の素子値を有する回路素子で構成した整合回路では広範な周波数帯域には適応できない。このため、電気的な調整が可能な可変整合回路が求められている。

[0019] 以下に、本実施の形態における可変整合回路 100の動作，作用を説明する。

[0020] 端子 70、 71の間に接続されたキャパシタ 10とバラクタダイオード 11はキャパシタンス回路を構成し、その容量値力 Sインピーダンス制御部 200による電圧制御によって電気的に可変となっている。ノクタダイオード 11のアノード端子は、インダクタ 20、 21 を介して直流的に接地されており、力ソード側の電圧を高くするとバラクタダイオード 1 1の容量値が小さくなるように動作する。キャパシタ 10は直流遮断用であると同時に可変キャパシタンス素子全体の容量値変化幅を調整するために用いられる。

[0021] 端子 71から対接地に接続された共振型回路 50は、インダクタ 20および 21によるィンダクタンス成分と、キャパシタ 30およびバラクタダイオード 31によるキャパシタンス成分が並列に接続された並列共振回路となるように構成されている。そして、共振型回路 50はそのインダクタンス成分とそのキャパシタンス成分力計算される並列共振周波数より低い周波数では誘導性、高い周波数では容量性のリアクタンス値を有する対接地の素子として動作する。このキャパシタンス成分の値はバラクタダイオード 3 1によって連続的に可変であり、インダクタンス成分は FET40によるスィッチを開閉することにより 2通りの値に変化する。インダクタ 20の素子値を Ll、インダクタ 21の素子値を L2とした場合、そのインダクタンス成分は、 FETスィッチが開いている場合には L1と L2の和となり、閉じた場合には L1となる。このように、スィッチの開閉によって短絡接地される箇所が変化し、インダクタンス回路の素子値をステップ状に変化させることがでさる。

[0022] 共振型回路 50は、基本的にリアクタンスが誘導性となる領域、すなわちインダクタンス値が得られる領域で動作させる。

[0023] 図 2は共振型回路 50のリアクタンスを解析した結果を示した図である。図 2Aは、図 1の共振型回路 50の構成を示す図である。解析例として、素子値 L1が 1ηΗ、素子値 L2が 5nHであり、バラクタダイオード 31とキャパシタ 30によるキャパシタンス成分が 1 pFから 6pFまで変化するものとする。図 2Bは FET40を閉じてインダクタンス成分を 1 nHとした場合の共振型回路 50のインダクタンス値の周波数特性を示し、図 2Cは FE T40を開いてインダクタンス成分を L1と L2の和の 6nHとした場合の周波数特性を示している。図 2Bに示すインダクタンス成分が小さい場合には、並列共振周波数が高くなるので、高い周波数まで誘導性素子として使用することが可能である。図 2Cに示すインダクタンス成分が大きい場合には、並列共振周波数が低くなるため動作可能な周波数は低域に限られる。し力しながら、低域で有効な高いインダクタンス値に設定することが容易となる。

[0024] 共振型回路 50内のキャパシタンス成分となるバラクタダイオード 31とキャパシタ 30 は、得ようとするインダクタンス値が離散的な 2値のみの場合には不要だ力インダクタンス値を連続的に可変させるために機能する。これについて、図 2Bでキャパシタンス成分が 6pFの場合を例として説明する。インダクタンス成分は InHであり 2GHz近傍で並列共振するため、これより低域で誘導性となるが、共振周波数近傍の 1GHz 力も 2GHzの間ではインダクタンス値が急激に変化する。

[0025] ここで、バラクタダイオード 31の容量を微少に変化させて並列共振周波数を動かすと、特性曲線の傾きの急な部分が移動して、 1GHzから 2GHzの間の 1点でみたインダクタンス値は変化する。例えば、 1. 5GHzの点で見た場合、キャパシタンス成分を lpFから 6pFまで変化させることで、全体のインダクタンス値を InHから 2nHに変化させることができる。変化の方向は、ノラクタダイオード 31の制御電圧を高くして容量を小さくすると共振周波数が高域側に移動してインダクタンス値が低くなり、その制御電圧を低くして容量を大きくすると共振周波数が低域側に移動してインダクタンス値が高くなる。

[0026] この変化は図 2Cに示すインダクタンス値を大きくした場合でも同様である。また、キャパシタンス成分の容量変化幅に制限がある場合でも、インダクタンス値を大きく切り替える構成とすることで広い範囲の周波数帯でインダクタンス値の調整が可能となる

[0027] 図 2の例においても、図 2Bに示した場合では 1GHz以下の周波数帯でインダクタンスを変化させることはできな、が、図 2Cに示したインダクタンス値を切り替えた場合では 1GHz以下の帯域でのインダクタンス値の調整が可能となっている。

[0028] 以上のように、共振型回路 50は使用周波数よりも少し高めに並列共振周波数を設定して、ノクタダイオードの容量を変化させることにより、インダクタンス値を変化させることが可能となり、インダクタンス値が可変なリアクタンス素子として動作する。

[0029] ここで、 FET40はスィッチの機能を有し、インダクタンス成分を切り替える役割がある。低、周波数では高、周波数よりも比較的大きなインダクタンス値が有効となることから、この切り替え機能によって低い周波数でも高い周波数でも適当なインダクタンス値に設定可能となる。また、前述のように、広い周波数範囲でインダクタンス値の可変機能を実現するという作用もある。なお、共振型回路 50では FET40のソース端が接地となるようにインダクタと接続する。

[0030] 図 3Cに FETとインダクタを直列接続した回路のインダクタンス値を解析した例を示す。図 3Aは FET41のソース端を接地してドレイン端にインダクタ 22を接続した回路であり、図 3Bは接続順序を入れ替えて FET41のソース端にインダクタ 22を接続した回路である。 FETを閉じた場合において、両回路のインダクタンス値の周波数特性を測定した結果を図 3Cに示す。図 3Cの特性例におけるインダクタ 22はおよそ 4nHである。 FETのソース端を接地した図 3Aの回路のインピーダンスは、高い周波数領域まで誘導性として動作するが、図 3Bの回路は 3GHz帯で共振しており誘導性の周波数範囲が狭くなつている。

[0031] この不要共振は FET41の寄生リアクタンス成分によって生じており、誘導性の周波数領域を狭めるほか、インダクタンス値の調整を困難とするなど悪影響を及ぼす。しかし、 FETの端子を接地することによって該寄生リアクタンス成分の影響を軽減することができ、この不要共振をなくすることができる。

[0032] 図 4A、 Bに可変インダクタンス素子となる共振型回路の他の構成を示す。図 4Aは、インダクタ 24と、インダクタ 23にソース端を接地した FET41を直列に接続した回路を並列に接続したものである。この共振型回路 51では、 FET41を閉じると、インダクタ 24にインダクタ 23が並列に付加され、全体のインダクタンス成分が小さくなるように変化する。このように、スィッチの開閉によって短絡、接地されるインダクタの数が変化し、全体としてインダクタンス回路の素子値をステップ状に変化させることができる。

[0033] 図 4Bの共振型回路 52は、図 4Aの共振型回路 51におけるキャパシタ 30をバラクタダイオード 32に替えたものであり、ノラクタダイオード 31、 32の力ソード端子どうしを接続した構成である。ノラクタダイオード 32のアノード端子はインダクタ 24を介して直流的に接地されている。そして、共通となっている力ソード端子側の 1箇所にバイアス電圧制御を施すことより 2つのバラクタダイオードの容量を同時に変化させることができる。この図 4Bの回路例は図 4Aの共振型回路 51のキャパシタ 30をバラクタダイォードに替えたものだ力同様に図 2Aの共振型回路 50におけるキャパシタ 30をバラクタダイオードに替えてもよい。いずれの構成も共振型回路 50を例にして説明したものと同様に動作し、可変インダクタンス素子として機能させることができる。 [0034] 以上のように、図 1における可変整合回路 100は、端子 70、 71を入出力端子とする 2端子回路であり、 2つの端子間に接続された容量が可変なキャパシタンス回路と、端子 71から対接地に接続されたインダクタンス値が可変な共振型回路によって動作する L型の整合回路となって、る。

[0035] この可変整合回路 100の作用を、図 5A乃至図 5Dを用いて説明する。

[0036] 図 5Aは本実施の形態における可変整合回路の構成を示すものである。図 5C、図 5Dは、端子 71に 50 Ωの抵抗を接続し、可変整合回路 100によって端子 70側から見たインピーダンスがどのように変換されるかを 50 Ωで規格ィ匕したスミスチャート上に示している。なお、図 5Aに示した回路は簡単ィ匕のために模式的に示している力実際の回路は図 1に示した構成と同じである。

[0037] ここで、可変整合回路 100におけるキャパシタンス回路は IpFから 6pFまで変化し、共振型回路 50内のインダクタ及びスィッチからなるインダクタンス成分は InHと 6n Hの 2値に切り替えられるものとする。また、共振型回路 50内のキャパシタンス成分は IpFから 6pFまでそのキャパシタンス回路と独立に可変であるものとする。図 5Cは 90 OMHzにおいてインピーダンスが変換される領域を示すスミスチャートであり、図 5D は 2GHzにお!/、てインピーダンスが変換される領域を示すスミスチャートである。なお、図 5Bは、スミスチャート上に示したインピーダンス変換領域と、共振型回路 50内のインダクタ成分の関係を示すものである。

[0038] 900MHzのインピーダンス変換領域を示した図 5Cは、インダクタンス成分をより大きな 6nHとした場合に、キャパシタンス回路を変化させることで領域 Bに示した広い面的範囲にインピーダンスを変換できることを示してヽる。インダクタンス成分を InHとした場合には、端子 71に 6 Ω程度の低インピーダンス素子が対接地に付加されることになるため、変換されるインピーダンス領域も領域 Aに示したように低インピーダンスとなり、変化幅も小さくなる。 2GHzのインピーダンス変換領域を示した図 5Dは、ィンダクタンス成分を InHとした場合に、変換後のインピーダンスを領域 Cで図示した誘導性領域にすることができ、インダクタンス成分を 6nHとした場合には、領域 Dで図示した容量性領域に変換できることを示してヽる。仮にインダクタンス成分が切り替えられず 6nHに固定である場合には、より高い 2GHzで容量性のインピーダンスにしか変換できな、こと〖こなる。

[0039] また、仮にインダクタンス成分が InHに固定である場合には、 900MHzで変換可能なインピーダンス領域が領域 Aのように限られてしまう。よって本実施の形態のように、可変インダクタンス素子となる共振型回路にぉヽて、インダクタンス成分をスイツチによって切り替える構成は、広範な周波数帯域に対するインピーダンス変として有効であるといえる。

[0040] 以上のように、本実施の形態の可変整合回路は、 FETスィッチによってインダクタンス値が切り替え可能なインダクタンス回路とバラクタダイオードによる可変キャパシタンス回路を並列に接続してなる共振型回路と、 2つの端子間に接続したバラクタダィオードからなるキャパシタンス回路を具備し、その共振型回路を一方の端子より対接地に接続することによって L型の整合回路を構成している。このように、共振型回路のインピーダンスを、共振型回路のキャパシタンス回路の容量変化およびインダクタンス回路のインダクタンス値の変化によって連続的かつ大きく変化させ、 2つの端子間に接続した容量が可変のキャパシタンス回路と組み合わせることによって、広範な周波数帯域において自由度の高いインピーダンス変換が可能な可変整合回路が実現できる。

[0041] また、本実施の形態における可変整合回路は、複数の素子値に切り替え可能なィンダクタンス回路を構成するスィッチの一端が接地された構成となることから、スイツチを実現する FETやダイオードなどの素子に存在する寄生素子の影響を軽減することがでさる。

[0042] なお、本実施の形態を説明した図 1ではアンテナ 300と低雑音増幅器 400との間の整合調整に可変整合回路 100を適用した例を示したが、用途はこの部分に限られない。

[0043] また、本実施の形態ではインダクタンス値をステップ状に変化させるために FET40 によるスィッチを用いた例を示した力スイッチングダイオードなどの電気的に開閉可能なデバイスであれば FETに換えて適用することが可能である。

[0044] さらにまた、本実施の形態における共振型回路 50では、 FETによるスィッチを 1つと、インダクタを 2つ用いてインダクタンス回路を構成した例を示した力スィッチゃィンダクタの数をより多くして、 3通り以上の値にインダクタンス値が切り替え可能となるようにインダクタンス回路を構成してちょ!、。

[0045] (実施の形態 2)

図 6は本実施の形態における可変整合回路を示す構成図である。図 1と異なる点は、端子 70、 71の両方に、本発明にかかる第 1の共振回路である共振型回路 53と、本発明にかかる第 2の共振回路である共振型回路 54を設けた点である。図 6に示した共振型回路 53、 54は簡単ィ匕のために模式的に示しているが、実際の回路は図 2 Aの共振型回路 50や図 4A、図 4Bに示した共振器型回路 51又は 52と同じ構成である。

[0046] 以下に、その動作，作用を説明する。なお、基本動作は実施の形態 1で説明した可変整合回路と同じである。

[0047] 図 6において、直列キャパシタとシャントインダクタで構成した L型構成の整合回路では、変換可能なインピーダンスの範囲が限られてしまう。このため、本実施の形態では、可変インダクタンス素子として機能する共振型回路を入出力の両方の端子に設けて動作させ、より自由度の高いインピーダンス変換を実現している。

[0048] ここで、端子 71に付加されたインピーダンスが端子 70にお、て所望のインピーダンスとなるように変換する場合を考える。なお、端子 71に付加されたインピーダンスのレジスタンスは正であるとする。このとき、素子値の変化幅に制限がないと仮定すると、理論上は、キャパシタ 10、およびバラクタダイオード 11からなる、本発明にかかる第 3 のキャパシタンス回路である直列キャパシタと、共振型回路 53または共振型回路 54 のどちらか一方のシャントインダクタを用いれば、レジスタンス成分が正のあらゆるィンピーダンスに変換可能である。

[0049] よって、変換前と変換後のインピーダンスが決まると、共振型回路 53または共振型回路 54のどちらか一方が冗長となる。両方の共振型回路を同時に制御するのは、パラメータが増すため複雑となることや、冗長な共振型回路が意図するインピーダンス変化と異なる方向に変化させてしまう場合も考えられることから、冗長な共振型回路のインピーダンス変換に対する影響を極力小さくすることが望ましい。このための、本実施の形態の可変整合回路 110では、 2つの端子 70、 71に設けた共振型回路 53、 54のうち、所望のインピーダンスに変換する際に冗長となる共振型回路を使用周波数において並列共振するように調整する。共振型回路は LCの並列共振回路の構成であることから、容量値を連続可変させて使用周波数で並列共振するように制御することは容易である。並列共振時の共振型回路のインピーダンスは非常に高くなるため、該共振型回路のインピーダンス変換に与える影響は小さくなる。

[0050] 可変整合回路 110の動作 '作用について、端子 71に 50 Ωの抵抗を接続した場合における、端子 70側力も見たインピーダンス変換を例として説明する。

[0051] 実施の形態 1において図 5C、図 5Dを用いて説明した可変整合回路の作用と同様の条件で、可変整合回路 110におけるキャパシタンス回路は lpF力も 6pFまで変化し、共振型回路 53、 54内のインダクタ及びスィッチ力もなるインダクタンス成分は In Hと 6nHの 2通りの値に切り替えられるものとする。

[0052] また、共振型回路 53、 54内のキャパシタンス成分は lpFから 6pFまでおのおの独立に可変であるとする。そうすると、共振型回路 53を使用周波数で並列共振させた場合には、図 5Aと同じ回路となることから、 900MHzと 2GHzにおけるインピーダンス変換の領域は図 5Cおよび図 5Dとなる。一方、共振型回路 54を使用周波数で並列共振させた場合は図 7A乃至図 7Eに示したように作用する。

[0053] 図 7Aは可変整合回路 110の共振型回路 54を並列共振させた場合と等価となる回路であり、図 7Cは 900MHzにおいてインピーダンスが変換される領域、図 7D、図 7 Eは 2GHzにおいてインピーダンスが変換される領域を示したものである。図 7Bは、スミスチャート上に示したインピーダンス変換領域と、共振型回路 53内のインダクタ値の関係を示すものである。

[0054] また、共振型回路 53を並列共振させた回路と等価な図 5Aに示した回路の構成では、概ねレジスタンス値が 50 Ωよりも大きなインピーダンスに変換できるのに対して、共振型回路 54を並列共振させた回路と等価な図 7Aに示した回路の構成では、概ねレジスタンス値が 50 Ωよりも小さなインピーダンスに変換することが可能となっている。よって、変換したいインピーダンスのレジスタンス値に応じて、並列共振させる共振型回路を選択して、他方の共振型回路と可変キャパシタンス回路を調整することで、所望の変換が可能である。 [0055] 以上のように、本実施の形態によれば、 FETスィッチによってインダクタンス値が切り替え可能なインダクタンス回路とバラクタダイオードによる可変キャパシタンス回路を並列に接続してなる 2つの共振型回路と、 2つの端子間に接続したバラクタダイォードからなるキャパシタンス回路とを具備し、その共振型回路を両方の端子より対接地に接続することによってパイ型の整合回路を構成することにより、広範な周波数帯域においてさらに自由度の高いインピーダンス変換が可能な可変整合回路を実現することが可能となる。

[0056] また、 2つの共振型回路の一方を使用周波数にぉ、て並列共振させることで、該共振型回路力 Sインピーダンス変換に与える影響を小さくして、所望のインピーダンス変換が得られるように可変整合回路を容易に調整することができる。

[0057] さらにまた、共振型回路は対接地に並列接続されており、並列共振する共振型回路のインピーダンスは非常に高いことから、例えばインピーダンス変換の際に並列接続した 2つの共振型回路の一方が所望のインピーダンス変化と異なる方向にしか変化しないような場合にも、該共振型回路のインピーダンス変換に与える影響を小さくし、所望のインピーダンスへの変換を容易に制御することが可能である。

[0058] また、本実施の形態における可変整合回路は、複数の素子値に切り替え可能なィンダクタンス回路を構成するスィッチの一端が接地された構成となることから、スイツチを実現する FETやダイオードなどの素子に存在する寄生素子の影響を軽減することがでさる。

[0059] なお、本実施の形態では 2つの共振型回路の一方を使用周波数において並列共振させて動作させた例を説明したが、 2つの共振型回路を同時に制御してインピーダンス変換することも可能である。また、両方の共振型回路を並列共振させて、直列キャパシタのみによるインピーダンス変換を行うように動作させてもよ、。

[0060] (実施の形態 3)

図 8Aは本実施の形態における可変整合回路を示す構成図であり、図 1と異なる点は、端子 71と共振型回路 55の間に分布定数線路 60を接続し、端子 71とバラクタダィオード 11の間に分布定数線路 61を接続した点である。図 8 Aに示した共振型回路 55は簡単ィ匕のために模式的に示しているが、実際の回路は図 2Aに示した共振型回路 50や図 4Aに示した共振器型回路 51や、図 4Bに示した共振型回路 52と同じ構成である。基本動作は第 1の実施の形態で説明した可変整合回路と同じである。

[0061] 可変整合回路ではバラクタダイオード 11を用いて容量が連続的に変化しうる、本発明に力かる第 2のキャパシタンス回路に相当するキャパシタンス回路を用いて、るが、実際に使用するバラクタダイオードやチップコンデンサなどの部品には寄生リアクタンス成分が存在し、この影響で自己共振を生じることがある。このため、キャパシタ 10 とバラクタダイオード 11を直列に接続した可変キャパシタンス回路では、高い周波数帯域で自己共振によってインピーダンスがゼロの直列共振を生じ、より高い周波数においても低いインピーダンスしカゝ得られなくなることがある。本実施の形態は、分布定数線路 60、 61を設けることによって、キャパシタンス回路の自己共振周波数近傍、もしくはそれより高、周波数帯にぉ、てもインピーダンス変換が可能となって!/、る。

[0062] 図 8Aの可変整合回路 102は、キャパシタンス回路が直列共振する場合には図 8B の回路と等価となる。よって、キャパシタンス回路の自己共振周波数近傍、もしくはそれより高い周波数に対しては、分布定数線路 60、 61を用いて所望のインピーダンス変換を得ることができる。

[0063] インピーダンス変換に有効な分布定数線路の電気長はおよそ 90度程度までの長さであり、キャパシタンス回路の自己共振の影響がない低い周波数では、その分布定数線路の影響は小さい。そのため、このリアクタンス分を見込んで設計する必要はあるものの、実施の形態 1で説明したものと同様の動作をさせることは可能である。

[0064] また、可変整合回路 102は、図 8Bに示す分布定数回路でインピーダンス変換する高い周波数帯では可変機能を得ることはできす固定のインピーダンス変換となるが、低、周波数帯では前述のようにインピーダンス変換を変化、調整することは可能である。

[0065] 分布定数線路 60は接地スタブに見えるが、電気長が 90度よりも小さい場合にはィンダクタと等価となる。このことから、分布定数線路 60と共振型回路 55の部分は、図 8Cのように比較的小さい値のインダクタ 80を共振型回路 55に接続した構成に置き換えることも可會である。

[0066] 以上のように、本実施の形態によれば、容量値が可変なキャパシタンス回路が自己共振を生じる場合に、自己共振周波数近傍、もしくはそれより高い周波数帯においては、分布定数線路によるインピーダンス変換を可能とし、低い周波数帯では自由度の高いインピーダンス変換が調整可能な可変整合回路を実現することが可能となる。

[0067] また、本実施の形態における可変整合回路は、共振型回路を構成する素子の自己共振などの影響により、並列接続した共振型回路のインピーダンスが小さくなつてしまうような場合にも、分布定数線路によって低インピーダンスを適当なリアクタンス値に変換させて、所望のインピーダンスへの変換を可能にすることができ、特に高い周波数帯域において有効に機能する。

[0068] なお、本実施の形態では、 2つの分布定数回路を付加した例を示したが、所望インピーダンスに変換されるならばどちらか一方のみとしてもよい。また、分布定数線路 6 1は端子 71側に付加したが、端子 70側に付加してもよい。また、共振型回路が端子 71側にある例を示した力端子 70側に設けてられていてもよい。

[0069] さらに、実施の形態 2で示したパイ型の整合回路にも同様に、分布定数回路を付カロすることが可能である。その場合は、分布定数回路を共振型回路 53あるいは共振型回路 54と、キャパシタ 10とバラクタダイオード 11からなるキャパシタンス回路との間に付加するものとする。これ〖こより、同様の効果を得ることが可能である。

産業上の利用可能性

[0070] 本発明は、 UHF帯力マイクロ波帯にわたる広範な周波数帯域においてインピーダンス変換の電気的調整を行う可変整合回路に有用であり、特に複数の無線周波数帯を利用するような異種の無線ネットワークやマルチバンドィ匕する無線システムに適応可能な無線装置を構成するのに適している。

[0071] 但し、この用途に限定されるものではない。

Claims

請求の範囲

[1] 一端が接地されたインダクタンス値が可変なインダクタンス回路及び、前記インダクタンス回路に並列に接続された容量が可変な第 1のキャパシタンス回路を有する共振型回路と、

前記インダクタンス回路の他端に接続された容量が可変な第 2のキャパシタンス回路と

を具備する可変整合回路。

[2] 前記インダクタンス回路は、直列に接続された複数のインダクタと、前記複数のインダクタの少なくともいずれか一つのインダクタと並列に接続されたスィッチとを有する請求項 1記載の可変整合回路。

[3] 前記インダクタンス回路は、一端が接地されたスィッチと、前記スィッチの他端に直列に接続されたインダクタと、前記スィッチ及び前記インダクタの全体に並列に接続されたインダクタを有する請求項 1記載の可変整合回路。

[4] 前記共振型回路と第 2のキャパシタンス回路の間に分布定数線路を有する請求項 1 な!、し 3の、ずれかに記載の可変整合回路。

[5] 一端が接地されたインダクタンス値が可変な第 1のインダクタンス回路及び、前記第 1 のインダクタンス回路に並列に接続された容量が可変な第 1のキャパシタンス回路を有する第 1の共振型回路と、

一端が接地されたインダクタンス値が可変な第 2のインダクタンス回路及び、前記第 2 のインダクタンス回路に並列に接続された容量が可変な第 2のキャパシタンス回路を有する第 2の共振型回路と、

前記第 1のインダクタンス回路の他端と前記第 2のインダクタンス回路の他端の間に接続された容量が可変な第 3のキャパシタンス回路と

を具備する可変整合回路。

[6] 第 1のインダクタンス回路又は第 2のインダクタンス回路は、直列に接続された複数のインダクタと、前記複数のインダクタの少なくともいずれか一つのインダクタと並列に接続されたスィッチとを有する請求項 5記載の可変整合回路。

[7] 第 1又は第 2のインダクタンス回路は、一端が接地されたスィッチと、前記スィッチの他端に直列に接続されたインダクタと、前記スィッチ及び前記インダクタの全体に並列に接続されたインダクタを有する請求項 5記載の可変整合回路。

[8] 所定の周波数で並列共振するように第 1の共振型回路又は第 2の共振型回路の素子値が設定されて、る請求項 5な、し 7の、ずれかに記載の可変整合回路。

[9] 第 3のキャパシタンス回路と第 1の共振型回路又は第 2の共振型回路との間に分布定数線路を有する請求項 5なヽし 8のヽずれかに記載の可変整合回路。