WO2004079819A1 - トレンチ・アイソレーション構造の形成方法 - Google Patents

トレンチ・アイソレーション構造の形成方法 Download PDF

Info

Publication number
WO2004079819A1
WO2004079819A1 PCT/JP2004/002638 JP2004002638W WO2004079819A1 WO 2004079819 A1 WO2004079819 A1 WO 2004079819A1 JP 2004002638 W JP2004002638 W JP 2004002638W WO 2004079819 A1 WO2004079819 A1 WO 2004079819A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
temperature
polysilazane
polishing
silicon dioxide
Prior art date
Application number
PCT/JP2004/002638
Other languages
English (en)
French (fr)
Inventor
Masaaki Ichiyama
Teruno Nagura
Tomonori Ishikawa
Takaaki Sakurai
Yasuo Shimizu
Original Assignee
Az Electronic Materials (Japan) K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Az Electronic Materials (Japan) K.K. filed Critical Az Electronic Materials (Japan) K.K.
Priority to EP04716765A priority Critical patent/EP1608012A1/en
Priority to US10/548,222 priority patent/US20060160321A1/en
Publication of WO2004079819A1 publication Critical patent/WO2004079819A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Definitions

  • Patent application title Method of forming trench isolation structure
  • the present invention relates to a method for forming a trench isolation structure in an electronic device. More specifically, the present invention relates to a method for forming a trench isolation structure formed for insulation in an electronic device using polysilazane in the manufacture of an electronic device such as a semiconductor device.
  • Background art
  • an electronic device such as a semiconductor device
  • semiconductor elements for example, a transistor, a resistor, and others are arranged on a substrate, but they need to be electrically insulated. Therefore, a region for isolating the devices is required between these devices, and this region is called an isolation region.
  • this isolation region is generally formed by selectively forming an insulating film on the surface of a semiconductor substrate.
  • a fine isolation structure that meets the required integration, and a new isolation that meets such needs.
  • Structure is required.
  • One such example is a trench 'isolation structure.
  • a fine groove is formed on the surface of a semiconductor substrate, an insulator is filled in the groove, and elements formed on both sides of the groove are electrically separated.
  • Such a structure for device isolation is an effective device isolation structure for achieving the recently required high degree of integration because the isolation region can be narrowed as compared with the conventional method.
  • Examples include a CVD method and a high-density plasma CVD method (see, for example, paragraphs 02005 to 0016 of Japanese Patent No. 3178412).
  • CVD method a high-density plasma CVD method
  • voids were formed in the grooves or the shape of the grooves formed in the substrate changed. These structural defects can impair the physical strength and insulation properties of the substrate.
  • the present invention provides a trench having no structural defects, for example, has a very small volume shrinkage even when the trench width is extremely narrow, and preferably has no volume shrinkage. ⁇ It is intended to provide a method of forming an isolation structure.
  • a first method for forming a trench isolation structure according to the present invention includes: a groove forming step of forming a trench / isolation groove on a silicon substrate; and applying a polysilazane solution in which polysilazane is dissolved in an organic solvent to the substrate. To form a polysilazane coating,
  • Pre-bake process which is controlled to rise over time in a temperature range of 50 ° ( ⁇ 400 ° C)
  • the pre-baked substrate is treated in an atmosphere of inert gas or oxygen with a water vapor concentration of 1% or more and at a temperature of not less than the maximum pre-bake temperature and not more than 1000 ° C to convert the polysilazane film to a silicon dioxide film.
  • a second method for forming a trench 'isolation structure includes: a trench forming step of forming a trench / isolation trench on a silicon substrate; and a polysilazane solution in which polysilazane is dissolved in an organic solvent. Coating process to form a polysilazane film, coating process,
  • a pre-baking process which is controlled to rise over time in a temperature range of 50 ° C to 400 ° C,
  • the pre-baked substrate is treated in an atmosphere of inert gas or oxygen with a water vapor concentration of 1% or more and at a temperature of not less than the maximum pre-bake temperature and not more than 100 ° C to convert the polysilazane film to a silicon dioxide film.
  • One embodiment of the method according to the invention comprises the steps of: This is to form an isolation structure.
  • a trench / isolation groove is formed in a silicon substrate.
  • An arbitrary method can be used for forming the groove, and is described in, for example, Japanese Patent Application No. 3178412 or Japanese Patent Application Laid-Open No. 2001-308090. The specific method is as shown below.
  • a silicon dioxide film is formed on the surface of a silicon substrate by, for example, a thermal oxidation method.
  • the thickness of the silicon dioxide film formed here is generally 5 to 30 nm.
  • a silicon nitride film is formed on the formed silicon dioxide film by, for example, a low pressure CVD method. This silicon nitride film can function as a mask in a later etching step or a stop layer in a polishing step described later. When formed, the silicon nitride film is generally formed to a thickness of 100 to 400 nm.
  • a photoresist is applied on the silicon dioxide film or silicon nitride film thus formed. After the photoresist film is dried or cured as required, it is exposed and developed with a desired pattern to form a pattern. Exposure can be performed by any method such as mask exposure and scanning exposure. Also, any photoresist can be selected and used from the viewpoint of resolution and the like.
  • the silicon nitride film and the underlying silicon dioxide film are sequentially etched. By this operation, a desired pattern is formed on the silicon nitride film and the silicon dioxide film.
  • the width of the formed trench / isolation groove is determined by the pattern for exposing the photoresist film.
  • Trench in semiconductor device The isolation groove varies depending on the target semiconductor device, but generally has a width of 0.02 to 10 m, preferably 0.05 to 5 m, and a depth of 200 to: L 000 nm, preferably 300-700 nm. Since the method according to the present invention can be buried even more narrowly and deeper than the conventional method of forming a trench isolation structure, a narrower and deeper trench isolation can be achieved. It is suitable for forming a structure.
  • a polysilicon film can be further formed on the surface of the substrate having the groove by a CVD method or the like.
  • This polysilicon film is converted into a silicon dioxide film during (a) a hardening process or an annealing process (details described later), and the volume expansion generated at that time causes stress generated between the trenches when polysilazane is converted to silicon dioxide. And has the function of improving the adhesion between the polysilazane film and the substrate.
  • the thickness of the polysilicon film to be formed is usually 1 to 50 nm, preferably 3 to 20 nm when it is formed.
  • a polysilazane coating film is formed on the silicon substrate having a groove formed on the surface by the above-described groove forming step.
  • the polysilazane that can be used in the method of the present invention is not particularly limited, and those described in Japanese Patent No. 3178412 or Japanese Patent Application Laid-Open No. 2001-308090 can be used.
  • An example of a method for preparing a polysilazane solution that can be used is as follows.
  • the temperature is adjusted to a temperature of 20 to 20 ° C, and ammonia with a purity of 99% or more is injected with stirring.
  • the reaction solution contains crude polysilazane and by-products. Ammonia chloride is formed.
  • the ammonium chloride produced by the reaction is removed by filtration.
  • the filtrate is heated to 30 to 150 ° C and the molecular weight of polysilazane is adjusted to be in the range of 150 to 1500 by removing the remaining ammonia. Do.
  • Organic solvents that can be used include (ii) aromatic conjugates such as benzene, toluene, xylene, ethylbenzene, getylbenzene, trimethylbenzene, triethylbenzene, and decahydronaphthylene, (mouth) linear saturated hydrocarbons, For example, n-pentane, i-pentane, n-hexane, i-hexane, n-heppu, i_heppu, n-year, i-one, n-nonan, i- Nonane, n-decane, and i-decane; (c) cyclic saturated hydrocarbons such as cyclohexane, ethylcyclohexane, methylcyclohexane, and P-ment
  • the pyridine is removed by distillation under reduced pressure, and the organic solvent is also removed at the same time, so that the polysilazane concentration is generally adjusted within the range of 5 to 30% by weight.
  • the obtained polysilazane solution is circulated and filtered using a filter having a filtration accuracy of 0.1 zm or less to reduce coarse particles having a particle size of 0.2 ⁇ m or more to 50 particles / cc or less.
  • the above-described method for preparing the polysilazane solution is merely an example, and is not particularly limited to this method.
  • Polysilazane in a solid state can be obtained and used by dissolving or dispersing it in the above-mentioned appropriate solvent at a concentration of generally 5 to 30% by weight.
  • concentration of the solution should be appropriately adjusted according to the thickness of the polysilazane coating film to be finally formed.
  • the prepared polysilazane solution can be applied on a substrate by any method.
  • Specific examples include spin coating, force coating, deep coating, and others. Of these, spin coating is particularly preferred from the viewpoint of uniformity of the coating surface.
  • the thickness of the applied polysilazane coating film is determined by the thickness of the entire trench and isolation groove formed in the groove forming step in order to achieve both the trench groove burying property after the polysilazane solution application and the flatness of the polysilazane coating film surface. That is, it is preferable that the thickness be in the range of 0.8 to 2 times the total thickness of the silicon substrate, the silicon dioxide film, and the silicon nitride film.
  • the application conditions vary depending on the concentration of the polysilazane solution, the solvent, the application method, and the like.
  • the following is an example of spin coating.
  • a polysilazane solution of 0.5 to 20 cc per silicon substrate is generally placed at the center of the silicon substrate or at a few places including the center where a coating film is evenly formed on the entire surface of the substrate.
  • the coating film is rotated (main spin) at a relatively high speed, for example, at a rotation speed of 500 to 450 rpm for 0.5 to 800 seconds to obtain a desired thickness of the coating film.
  • the rotation speed is at least 500 rpm higher than the main spin rotation speed. Then, for example, rotate at a rotation speed of 100 to 500 rpm for 5 to 300 seconds (final spin).
  • the substrate coated with the polysilazane solution is subsequently transferred to a pre-bake step.
  • the purpose of this step is to completely remove the solvent contained in the polysilazane coating film and to pre-cure the polysilazane coating film.
  • the prebake process is performed while controlling the temperature in the prebake process and increasing the temperature over time.
  • the temperature in the pre-bake step is usually in the range of 50 ° C to 400 ° C; preferably 100 to 300 ° C.
  • the time required for the pre-bake step is generally 10 seconds to 30 minutes, preferably 3 seconds to 10 minutes.
  • the maximum prebaking temperature in the prebaking step is generally set to a temperature higher than the boiling point of the solvent used for the polysilazane solution from the viewpoint of removing the solvent from the film.
  • the temperature of the substrate is set at a specific constant temperature, for example, a few minutes at a temperature T1 and a few minutes at a temperature T2 higher than T1. Hold for a certain time, and then hold at a higher temperature for a certain time.
  • the temperature difference between each stage is generally 30 to 150 ° C, and the time for keeping the temperature constant is generally 10 seconds to 3 minutes at each temperature.
  • the first pre-baking temperature is defined as A (° C) when the second pre-baking temperature (maximum pre-baking temperature) is A (° C). , (14) A to (3/4) A (° C.).
  • the third pre-baking temperature (maximum pre-baking temperature) is A (° C)
  • the first pre-baking is performed.
  • the temperature is preferably in the range of (1/4) A to (5/8) A (° C)
  • the pre-baking temperature of the second stage is (5/8) A to (7/8) A (° C.).
  • the first stage prebaking temperature is 50 ⁇ 150
  • the pre-baking temperature for the first stage is 50 to 125 ° C
  • the pre-baking for the second stage is performed.
  • the work temperature is preferably in the range of 125 to 175 ° C.
  • the temperature is set at a plurality of stages so that the target temperature can be reached with a gentle temperature increase in the pre-baking process as a whole. is there.
  • the temperature difference may be zero for any earlier point in time, but must not be negative.
  • the slope of the temperature curve does not become negative when plotting the pre-baking temperature against time.
  • the heating rate is generally 0 to 500.
  • the substrate temperature is increased so as to be in the range of C / min, preferably 10 to 300 ° C./min. The higher the heating rate, the shorter the process time. The slower the heating rate, the better from the viewpoint of removing the solvent inside the groove structure and sufficiently polymerizing the polysilazane.
  • the temperature in the prebaking step is controlled so as to increase with time means, for example, that a low-temperature substrate is moved to a high-temperature condition and the substrate temperature is rapidly increased. This does not include the case where the substrate is prebaked while maintaining the same temperature after setting the same temperature. In this case, the temperature of the substrate increases with time, but the temperature increase is not controlled, and in such a case, the effect of the present invention will not be obtained.
  • Such temperature control in the pre-baking process prevents the temperature of the coating film from rising sharply in the pre-baking process, and raises the temperature at a slower rate than the usual pre-baking by one-step heating.
  • the purpose is to let. It is not clear why the method according to the invention reduces voids inside the trench, for example, but if the substrate temperature rises rapidly, the surface may become excessive before the solvent is completely removed from the trench's isolation trench. Presumed to be due to curing and solvent vapor remaining inside the groove Is done.
  • the present invention solves such a problem by controlling the temperature in the prebaking process.
  • the polysilazane coating is heated to convert the polysilazane coating to a silicon dioxide film and to cure it.
  • it is sufficient to heat only the polysilazane coating film.
  • the entire substrate is put into a curing furnace or the like and heated.
  • the substrate heated to a high temperature by the pre-baking is heated before the temperature falls to less than 50 ° C.
  • the substrate is subjected to a curing step. By subjecting the substrate to a curing step before the temperature is lowered, energy and time for raising the temperature again can be saved.
  • Curing is generally performed using a curing furnace and a hot plate in an inert gas or oxygen atmosphere having a water vapor concentration of 1% or more.
  • Water vapor is essential to sufficiently convert polysilazane to silicon dioxide, and is usually at least 1%, preferably at least 5%.
  • an inert gas is used as the atmosphere gas, use nitrogen, argon, helium, or the like.
  • the curing is carried out in one stage, from the maximum prebaking temperature to 100 ° C, preferably from the maximum prebaking temperature to 800 ° C.
  • the maximum prebaking temperature refers to the highest temperature in the prebaking process.
  • the temperature in the prebaking process increases with time, and thus is equal to the final temperature in the prebaking process. .
  • the temperature rise time to the target temperature is generally 1 to 10 o ° c / min
  • the curing time after reaching the target temperature is generally 1 minute to 10 hours, preferably 15 minutes to 3 hours. Time, If necessary, the curing temperature or the composition of the curing atmosphere can be changed stepwise.
  • polishing is performed by Chemical Mechanical Polishing (CMP). Polishing by this CMP can be performed by a general abrasive and a polishing apparatus. Specifically, an aqueous solution in which an abrasive such as silica, alumina, or ceria, and other additives are dispersed as necessary can be used as the abrasive, and a commercially available polishing apparatus can be used. A general CMP device can be used.
  • CMP Chemical Mechanical Polishing
  • the silicon dioxide film derived from polysilazane on the substrate surface is almost completely removed, but an etching process is further performed to remove the remaining silicon dioxide film.
  • the etching treatment generally uses an etching solution, and the etching solution is not particularly limited as long as it can remove the silicon dioxide film.
  • a hydrofluoric acid aqueous solution containing ammonium fluoride is used.
  • the concentration of ammonium fluoride in this aqueous solution is preferably 5% or more, more preferably 30% or more.
  • the silicon nitride film is also removed by etching following the etching step (F).
  • An etching solution is generally used for this etching treatment, and the etching solution is not particularly limited as long as the silicon nitride film can be removed.
  • a phosphoric acid having a concentration of 70% or more is used.
  • the target trench / isolation structure can be formed by performing the processing in the above-described order, but further steps can be combined as necessary.
  • the (B) coating step to (D) curing step are repeated two or more times, that is, after the (D) curing step, a second (B) coating step, (C) pre-baking step, and ( D) performing a curing step.
  • a CVD method preferably a high-density plasma CVD method
  • the (B) coating step to (D) curing step for forming a silicon dioxide film.
  • the thickness of the silicon dioxide film formed in (B) the coating step to (D) the curing step is made smaller than a desired thickness, and then a further silicon dioxide film is formed by the CVD method.
  • the trench isolation structure is to be formed only by the CVD method, voids are easily formed in the groove as described above, but before that, silicon dioxide is buried deep in the groove structure by the method according to the present invention. By doing so, it is possible to prevent the occurrence of voids in the trench due to the CVD method.
  • an inert gas or oxygen atmosphere having a water vapor concentration of 1% or more is used between the (E) polishing step and the (F) etching step. Further, a treatment of re-curing by heating can be performed.
  • (D) the degree of freedom in the polishing conditions is increased and the distance from the deepest part of the groove to the surface is increased by completely hardening after polishing, without completely curing in the curing step. By shortening the length and sufficiently curing, the organic solvent remaining in the deep part of the groove can be easily removed.
  • the heating conditions for such re-curing vary depending on the purpose and the like, but are generally at 400 to 1000 ° C, preferably 600 to 800 ° C.
  • the heating time at that time is generally 10 seconds to 3 hours, preferably 1 minute to 1 hour.
  • the formed silicon dioxide film can be annealed to densify the silicon dioxide film.
  • the temperature condition for the densification is generally 400 to 1200 ° C, preferably 600 to 1000 ° C.
  • the heating time at that time is generally 10 seconds to 3 hours, preferably 1 minute to 1 hour. Unlike the re-hardening process described above, there is no need for steam in the atmosphere.
  • the present invention also includes a second embodiment in which the order of the steps is changed from the first embodiment described above.
  • this second aspect (A) Groove forming process
  • a trench isolation structure is formed.
  • Each step can be performed under the conditions described above.o
  • step (F) is a film derived from polysilazane (which has not been completely converted to silicon dioxide), and is intended to remove an unnecessary portion for forming a trench isolation structure. is there.
  • the reason that the concave portion is formed on the surface of the narrow trench groove is that when the polysilazane embedded in the trench groove shrinks in the curing process, the internal stress is generated as the width of the trench groove becomes narrower, and the density increases. Is considered to be smaller.
  • the polysilazane buried in the trench is etched to a necessary portion in advance before contraction due to the curing step to form a trench / isolation structure, followed by curing. It is considered that the conversion to silicon dioxide can prevent the occurrence of concave portions on the substrate surface.
  • a polysilazane solution A was prepared in the following manner.
  • the obtained polymer solution was purified by circulating filtration using a filter having a filtration accuracy of 0.1 ⁇ m.
  • the number of particles having a particle size of 0.2 zm or more contained in the obtained polymer solution was measured by a particle counter (KS40-BF, manufactured by Rion Co., Ltd.) and found to be 3 / cc.
  • step (5) the amount of pyridine removed was adjusted to prepare a polysilazane solution B having a polymer concentration of 10% by weight.
  • the number of particles of the polysilazane solution B was measured in the same manner as the polysilazane solution A.
  • Polysilazane solution C was prepared as described below according to the description in Example 1 of Japanese Patent No. 1474685.
  • the obtained polysilazane was dissolved in xylene to make a 20% by weight solution, and purified by circulating filtration using a filter having a filtration accuracy of 0.1 Adm.
  • trench-isolation grooves were formed in a silicon substrate as described below.
  • a silicon dioxide film was formed on the surface of a silicon substrate by a thermal oxidation method, and a silicon nitride film was formed thereon by a CVD method.
  • a photoresist was applied on the formed silicon nitride film, and exposed and developed by photolithography to form a pattern.
  • the pattern was such that the resulting pattern was a linear groove of l / m, 0.5 zm, 0.2 zm, 0.1zm, and 0.1 ⁇ .
  • the silicon nitride film and the silicon dioxide film were sequentially dry-etched. A hole penetrating the silicon nitride film and the silicon dioxide film was formed by this dry etching, and the silicon substrate was linearly exposed.
  • the photoresist was removed, exposing the silicon nitride film.
  • a silicon substrate was etched to form a groove structure in the silicon substrate.
  • a silicon dioxide film was formed inside the trench by a thermal oxidation method.
  • a silicon nitride film was also formed inside the trench by the CVD method to form a trench isolation trench. This silicon nitride film has a function of suppressing oxidation of silicon when the polysilazane is cured in a later step.
  • a trench isolation structure was formed on the silicon substrate having the trench isolation trench formed by the method described above by the following method.
  • the polysilazane solution described above was applied to a silicon substrate by spin coating.
  • the application conditions were a rotation speed of 1000 rpm and a rotation time of 30 seconds.
  • the film thickness was 600 nm.
  • the coated substrate was prebaked by heating at 100 ° C; 150 ° C and 200 ° C for 2 minutes each.
  • the silicon dioxide film was etched to the vicinity of the silicon substrate with an aqueous solution containing 30% by weight of ammonium fluoride and 1% of hydrofluoric acid to form a trench isolation structure.
  • Example 1 was repeated, except that the polysilazane solution was changed to B. However, the application and curing of the polysilazane solution were divided into three times, and steps (1) to (3) were repeated three times.
  • Example 3
  • Example 1 was repeated, except that the polysilazane solution was changed to B. However, after step (3), a silicon dioxide film was formed to a thickness of 30 Onm by HDP-CVD.
  • Example 4
  • a trench / isolation structure was formed in the same manner as in Example 1 except that a 10 nm thick polysilicon film was formed on a silicon substrate by a CVD method, and then a polysilazane solution was applied.
  • Example 1 After the step (4) of Example 1, the temperature was again raised to 200 ° C, and the mixture was cured and introduced into a furnace under a pure oxygen atmosphere. A trench isolation structure was formed in the same manner as in Example 1, except that a heating step was performed while increasing the temperature at a rate of temperature increase.
  • the substrate was annealed in a nitrogen atmosphere at 1000 ° C. to densify the silicon dioxide.
  • An isolation structure was formed.
  • step (3) The steps up to the pre-bake step of step (2) are performed in the same manner as in Example 1, and the step of polishing by the CMP method in step (4) and etching the silicon dioxide film derived from polysilazane to the vicinity of the substrate is performed in step (3).
  • a trench isolation structure was formed in the same manner as in Example 1.
  • an aqueous solution containing 30% by weight of ammonium fluoride and 1% of hydrofluoric acid was used for the etching performed before the step (3).
  • a trench isolation structure was formed as follows.
  • a polysilazane solution C was applied to a silicon substrate by a spin coating method.
  • the silicon dioxide film was etched to the vicinity of the silicon substrate with an aqueous solution containing 30% by weight of ammonium fluoride and 1% of hydrofluoric acid to form a trench isolation structure.
  • a polysilazane solution A was applied to a silicon substrate by spin coating.
  • the coated silicon substrate was left in an inert atmosphere at 300 ° C for 2 minutes and prebaked.
  • the silicon dioxide film was etched to the vicinity of the silicon substrate with an aqueous solution containing 30% by weight of ammonium fluoride and 1% of hydrofluoric acid, thereby forming a trench isolation structure.
  • Width 1.0 ⁇ m Relative height from top of trench Void trench width 0.5 m O.Zum Ol ⁇ m 0.05 ⁇ m 0.05 m
  • Example 1 0.-0.03 / m -0.05 zm-0.08 zm None
  • Example 2 0.000 m 0.000 / m-0.02jum -0.04 m None
  • Example 3 -0.Oljum -0.02 zm -0. -0. 04j m None
  • Example 5 -0. 01 zm -0. 01 zm -0.
  • Example 6 0.OOj m -0.01 / m -0.0.01 / zm -0.01 zm None
  • Example 7 -0. Oljum -0. Ol ⁇ m -0.03 / m-0 ., 05 zm None Comparative Example 1 -0. .03 ⁇ m -0. .09 / m -0, .24 ⁇ 1 -0, .41 zm Lower Bottom Comparative Example 2-0. .05 zm -0.. Sjum -0. .18 / zm-0, 22 m None
  • a minus sign indicates that the top of the trench is lower than the top of the 1.0 zm trench.
  • the trench / isolation structure formed by the method of the present invention has no planar defects such as voids, and has a high flatness at the top of the trench.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明は、溝の内部にボイドやクラックのない、トレンチ・アイソレーション構造の形成方法を提供するものである。本発明の方法は、シリコン基板の表面に、溝を形成させ、ポリシラザン溶液を塗布し、５０℃～４００℃の温度範囲で経時で上昇するように制御されたプリベーク温度でプリベークし、最高プリベーク温度以上の温度で硬化させ、研磨およびエッチングする、トレンチ・アイソレーション構造の形成方法である。プリベークは、２段階以上の温度で段階的に、あるいは単調増加的に温度上昇させながら行う。

Description

トレンチ ·アイソレーション構造の形成方法 発明の背景
発明の分野
本発明は、 電子デバイスにおけるトレンチ ·アイソレーション構造の形成方法 に関するものである。 さらに詳しくは、 本発明は、 半導体装置などの電子デバィ スの製造において、 電子デバイスに絶縁のために形成されるトレンチ ·アイソレ ーシヨン構造を、 ポリシラザンを用いて形成させる方法に関するものである。 背景技術
一般に、 半導体装置の様な電子デバイスにおいては、 半導体素子、 例えばトラ ンジス夕、 抵抗、 およびその他、 が基板上に配置されているが、 これらは電気的 に絶縁されている必要がある。 したがって、 これら素子の間には、 素子を分離す るための領域が必要であり、 これをアイソレーション領域と呼ぶ。 従来は、 この アイソレ一ション領域を半導体基板の表面に選択的に絶縁膜を形成させることに より行うことが一般的であった。
一方、 電子デバイスの分野においては、 近年、 高密度化、 およぴ高集積化が進 んでいる。 このような高密度および高集積度化が進むと、 必要な集積度に見合つ た、 微細なアイソレーション構造を形成させることが困難となり、 そのような二 —ズに合致した新たなアイソレ一シヨン構造が要求される。 そのようなものとし て、 トレンチ 'アイソレーション構造が挙げられる。 この構造は、 半導体基板の 表面に微細な溝を形成させ、 その溝の内部に絶縁物を充填して、 溝の両側に形成 される素子の間を電気的に分離する構造である。 このような素子分離のための構 造は、 従来の方法に比べてアイソレーション領域を狭くできるため、 昨今要求さ れる高集積度を達成するために有効な素子分離構造である。
このようなトレンチ ·アイソレーション構造を形成させるための方法として、
C V D法や高密度プラズマ C V D法が挙げられる （例えば、 特許第 3 1 7 8 4 1 2号公報段落 0 0 0 5〜0 0 1 6参照） 。 しかしながら、 これらの方法によると、 溝内にボイ ドが形成されたり、 基板に形成された溝の形状が変わってしまうこと があった。 これらの構造欠陥は、 基板の物理的強度や絶縁特性を損なう原因とな る。
また、 一方で、 トレンチ溝の埋設性を改良するために、 水酸化シリコンを溶液 として塗布した後、 形成された塗膜を熱処理して二酸化シリコンに転換させる方 法も検討されている （例えば、 特許第 3 1 7 8 4 1 2号公報段落 0 0◦ 5〜0 0 1 6参照） 。 しかし、 この方法では、 水酸化シリコンが二酸化シリコンに転換す る際に体積収縮が起きてクラックが発生することがあった。
そのようなクラヅクを抑制するための方法として、 水酸化シリコンの代わりに ポリシラザンを用いる方法も検討されている （例えば、 特許第 3 1 7 8 4 1 2号 公報および特開平 2 0 0 1— 3 0 8 0 9 0号公報） 。 これらの方法では、 二酸化 シリコンに転換される際の体積収縮がより小さいポリシラザンを用いることによ つて、 体積収縮に起因するクラックを防止しょうとするものである。 しかしなが ら、 本発明者らの検討によれば、 これらの方法にも改善の余地が残っていること がわかった。 発明の概要 本発明は、 このような問題点に鑑みて、 構造欠陥の発生がない、 例えばトレン チ幅が極めて狭い場合であっても体積収縮が極めて小さい、 好ましくは体積収縮 が全くない、 トレンチ ·アイソレーション構造の形成方法を提供するものである。 本発明による、 第一のトレンチ ·アイソレーション構造の形成方法は、 シリコン基板上に、 トレンチ ·アイソレーション溝を形成させる溝形成工程、 ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布し てポリシラザン被膜を形成させる、 塗布工程、
塗布済み基板をプリべークする工程であって、 プリべーク工程における温度が
5 0 ° (〜 4 0 0 °Cの温度範囲で経時で上昇するように制御されている、 プリべ一 ク工程、 プリべーク済み基板を、 水蒸気濃度 1 %以上の不活性ガスまたは酸素雰囲気下、 最高プリべーク温度以上 1 0 0 0 °C以下の温度で処理してポリシラザン被膜を二 酸化シリコン膜に転換させる硬化工程、
前記二酸化シリコン膜を C M P研磨により選択的に研磨する研磨工程、 および 研磨工程後に残つた二酸化シリコン膜をェヅチングにより選択的に除去するェ ツチング工程
を含んでなることを特徴とするものである。
また、 本発明による、 第二のトレンチ 'アイソレーション構造の形成方法は、 シリコン基板上に、 トレンチ ·アイソレーション溝を形成させる溝形成工程、 ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布し てポリシラザン被膜を形成させる、 塗布工程、
塗布済み基板をプリべ一クする工程であって、 プリべ一ク工程における温度が
5 0 °C〜4 0 0 °Cの温度範囲で経時で上昇するように制御されている、 プリべ一 ク工程、
前記二酸化シリコン膜を C M P研磨により選択的に研磨する研磨工程、 研磨工程後に残つた二酸化シリコン膜をエッチングにより選択的に除去するェ ツチング工程、 および
プリべ一ク済み基板を水蒸気濃度 1 %以上の不活性ガスまたは酸素雰囲気下、 最高プリべーク温度以上 1 0 0 o °c以下の温度で処理してポリシラザン被膜を二 酸化シリコン膜に転換させる硬化工程、
を含んでなることを特徴とするものである。
これらの本発明によるトレンチ ·アイソレーション構造の形成方法によれば、 溝の内部にボイ ドゃクラックのない、 すなわち半導体素子の性能劣化がなく、 機 械強度に優れた半導体基板を製造することができる。 発明の具体的説明 本発明の第一の態様
本発明による方法のひとつの態様は、 下記の順序で処理を行って、 トレンチ - アイソレ一シヨン構造を形成させるものである。
(A) 溝形成工程 ,
(B) 塗布工程
(C) プリべ一ク工程
(D) 硬化工程
(E) 研磨工程
(F) エッチング工程
各工程を詳細に説明すると以下の通りである。
(A) 溝形成工程
本発明による方法において、 まず、 シリコン基板にトレンチ ·ァイソレーショ ン溝を形成させる。 この溝形成には、 任意の方法を用いることができ、 例えば特 許第 3178412号公報または特開平 2001-308090号公報にも記載 されている。 具体的な方法は、 以下に示すとおりである。
まず、 シリコン基板表面に、 例えば熱酸化法により、 二酸化シリコン膜を形成 させる。 ここで形成させる二酸化シリコン膜の厚さは一般に 5〜 30 nmである。 必要に応じて、 形成された二酸化シリコン膜上に、 例えば減圧 CVD法により、 窒化シリコン膜を形成させる。 この窒化シリコン膜は、 後のエッチング工程にお けるマスク、 あるいは後述する研磨工程におけるストップ層として機能させるこ とのできるものである。 窒化シリコン膜は、 形成させる場合には、 一般に 100 -400 nmの厚さで形成させる。
このように形成させた二酸化シリコン膜または窒化シリコン膜の上に、 フォト レジストを塗布する。 必要に応じてフォトレジスト膜を乾燥または硬化させた後、 所望のパターンで露光および現像してパターンを形成させる。 露光の方法はマス ク露光、 走査露光など、 任意の方法で行うことができる。 また、 フォトレジスト も解像度などの観点から任意のものを選択して用いることができる。
形成されたフォトレジスト膜をマスクとして、 窒化シリコン膜およびその下に ある二酸化シリコン膜を順次エッチングする。 この操作によって、 窒化シリコン 膜および二酸化シリコン膜に所望のパターンが形成される。
パターンが形成された窒化シリコン膜および二酸化シリコン膜をマスクとして、 シリコン基板をドライエッチングして、 トレンチ 'アイソレーション溝を形成さ せる。
形成されるトレンチ 'アイソレーション溝の幅は、 フォトレジスト膜を露光す るパターンにより決定される。 半導体素子におけるトレンチ .アイソレ一シヨン 溝は、 目的とする半導体素子により異なるが、 幅は一般に 0. 02~ 10 m、 好ましくは 0. 05〜5〃m、 であり、 深さは 200〜： L 000 nm、 好ましく は 300〜700 nmである。 本発明による方法は、 従来のトレンチ ·ァイソレ —シヨン構造の形成方法に比べて、 より狭く、 より深い部分まで、 均一に埋設す ることが可能であるため、 より狭く、 より深いトレンチ ·アイソレーション構造 を形成させる場合に適しているものである。
なお、 必要に応じて、 溝が形成された基板表面に、 さらに CVD法などにより ポリシリコン膜を形成させることができる。 このポリシリコン膜は、 (ィ） 硬化 行程またはァニール行程 （詳細後記） 時に二酸化シリコン膜に転化させて、 その ときに生じる体積膨張によって、 ポリシラザンが二酸化シリコンに転換するとき にトレンチ間に発生する応力を緩和させたり、 (口） ポリシラザン膜と基板との 密着性を改善する、 という機能を有するものである。 形成させるポリシリコン膜 の厚さは、 形成させる場合には通常 1〜50 nm、 好ましくは 3〜20 nm、 で める。
(B) 塗布工程
次に、 前記した溝形成工程により表面に溝が形成されたシリコン基板上にポリ シラザン塗膜を形成させる。
本発明による方法に用いることのできるポリシラザンは、 特に限定されず、 特 許第 3 1784 12号公報または特開平 200 1 -308090号公報に記載さ れたものを用いることができる。 用いることのできるポリシラザン溶液の調製方 法の一例を挙げると以下の通りである。
純度 99%以上のジクロロシランを、 ー20〜20°Cの範囲に調温した脱水ピ リジンに撹拌しながら注入する。
引き続き、 一 20〜20°Cの温度に調温して、 純度 99%以上のアンモニアを 撹拌しながら注入する。 ここで反応液中に、 粗製ポリシラザンと副生成物である 塩化アンモニゥムが生成する。
反応により生成した塩化アンモニゥムを濾過により除去する。
濾液を 3 0〜 1 5 0 °Cに加熱し、 残留しているアンモニアを除去しながら、 ポ リシラザンの分子量を重量平均分子量 1 5 0 0〜 1 5 0 0 0の範囲になるように 調整を行う。
有機溶媒を 3 0〜5 0 °Cに加熱し、 5 O mmH g以下の減圧蒸留により、 残存 しているピリジンを除去する。 用いることのできる有機溶媒は、 （ィ） 芳香族ィ匕 合物、 例えばベンゼン、 トルエン、 キシレン、 ェチルベンゼン、 ジェチルベンゼ ン、 トリメチルベンゼン、 トリエチルベンゼン、 およびデカヒドロナフ夕レン、 (口） 鎖状飽和炭化水素、 例えば n—ペン夕ン、 i—ペンタン、 n—へキサン、 i一へキサン、 n—ヘプ夕ン、 i _ヘプ夕ン、 n—才ク夕ン、 i一才クタン、 n ーノナン、 i —ノナン、 n—デカン、 および i—デカン、 (ハ） 環状飽和炭化水 素、 例えばシクロへキサン、 ェチルシクロへキサン、 メチルシクロへキサン、 お よび P—メンタン、 (二） 環状不飽和炭化水素、 例えばシクロへキセン、 および ジペンテン （リモネン） 、 （ホ） エーテル、 例えばジプロピルエーテル、 ジブチ ルェ一テル、 およびァニソ一ル、 （へ） エステル、 例えば酢酸 n—ブチル、 酢酸 i—プチル、 酢酸 ΙΊ—ァミル、 および酢酸 i—ァミル、 （ト） ケトン、 例えばメ チル i—プチルケトン、 である。
前記減圧蒸留によりピリジンを除去するが、 同時に有機溶媒の除去も行って、 ポリシラザン濃度を一般に 5〜3 0重量％の範囲に調整する。
得られたポリシラザン溶液を、 濾過精度 0 . 1 z m以下のフィルターを用いて 循環濾過し、 粒径が 0 . 2〃m以上の粗大粒子を 5 0個/ c c以下まで低減させ る。
前記したポリシラザン溶液の調製方法は一例であって、 特にこの方法に限定さ れるものではない。 固体状態のポリシラザンを入手し、 前記した適切な溶媒に、 一般に 5 ~ 3 0重量％の濃度で溶解または分散させて用いることもできる。 溶液 の濃度は最終的に形成させるポリシラザン塗膜の厚さなどにより適切に調整する べきである。
準備されたポリシラザン溶液は、 任意の方法で基板上に塗布することができる。 具体的には、 スピンコート、 力一テンコート、 ディヅプコート、 およびその他が 挙げられる。 これらのうち、 塗膜面の均一性などの観点からスピンコートが特に 好ましい。
ポリシラザン溶液塗布後のトレンチ溝埋設性およびポリシラザン塗膜表面の平 坦性を両立させるために、 塗布されるポリシラザン塗膜の厚さは、 前記溝形成ェ 程において形成させたトレンチ ·アイソレーション溝全体、 すなわち、 シリコン 基板と二酸化シリコン膜と窒化シリコン膜との厚さの合計に対して、 0 . 8〜2 倍の範囲にすることが好ましい。
塗布の条件は、 ポリシラザン溶液の濃度、 溶媒、 または塗布方法などによって 変化するが、 スピンコートを例に挙げると以下の通りである。
最近は製造の歩留まりを改善するために、 大型の基板に素子を形成させること が多いが、 8ィンチ以上のシリコン基板に均一にポリシラザン塗膜を形成させる ためには、 複数の段階を組み合わせたスピンコ一トが有効である。
まず、 シリコン基板の中心部に、 または基板全面に平均的に塗膜が形成される ような、 中心部を含む数力所に、 一般にシリコン基板 1枚あたり 0 . 5〜2 0 c cのポリシラザン溶液を滴下する o
次いで、 滴下したポリシラザン溶液をシリコン基板全面に広げるために、 比較 的低速かつ短時間、 例えば回転速度 5 0〜 5 0 0 r p mで 0 . 5〜： L 0秒、 回転 させる (プレスピン) o
次いで、 塗膜を所望の厚さにするために、 比較的高速、 例えば回転速度 5 0 0 〜4 5 0 0 r p mで 0 . 5〜 8 0 0秒、 回転させる (メインスピン) 。
さらに、 シリコン基板の周辺部でのポリシラザン塗膜の盛り上がりを低減させ、 かつポリシラザン塗膜中の溶剤を可能な限り乾燥させるために、 前記メインスピ ン回転速度に対して 5 0 0 r p m以上速い回転速度で、 例えば回転速度 1 0 0 0 〜5 0 0 0 r p mで 5〜3 0 0秒、 回転させる （ファイナルスピン） 。
これらの塗布条件は、 用いる基板の大きさや、 目的とする半導体素子の性能な どに応じて、 適宜調整される。
( C ) プリべーク工程
ポリシラザン溶液が塗布された基板は、 引き続きプリべーク工程に移される。 この工程では、 ポリシラザン塗膜中に含まれる溶媒の完全除去と、 ポリシラザン 塗膜の予備硬化を目的とするものである。
従来の方法では、 実質的に一定温度で加熱する方法がとられていたが、 そのよ うな方法では、 硬化の際に塗膜が収縮し、 トレンチ 'アイソレーション溝部がへ こみになったり、 溝内部にボイ ドが生じたりした。
本発明の特徴の一つは、 プリべーク工程における温度を制御し、 経時で上昇さ せながらプリべークを行うことにある。 このとき、 プリべーク工程における温度 は通常 50°C〜400°C；、 好ましくは 100〜300°C、 の範囲内である。 プリ ベーク工程の所要時間は一般に 10秒〜 30分、 好ましくは 3◦秒〜 10分、 で ある。
プリべーク工程における温度を経時で上昇させるには、 基板が置かれている雰 囲気の温度を段階的に上昇させる方法、 あるいは温度を単調増加的に上昇させる 方法が挙げられる。 ここで、 プリべ一ク工程における最高プリべーク温度は、 被 膜からの溶媒を除去するという観点から、 ポリシラザン溶液に用いる溶媒の沸点 よりも高い温度に設定するのが一般的である。
プリべ一ク工程における温度を段階的に上げる方法では、 例えば温度 T 1で数 分、 さらに T 1よりも高い温度 T 2で数分、 というように、 基板の温度を特定の —定温度で一定時間保持し、 さらにそれよりも高い一定温度で一定時間保持する ことを繰り返す。 各段階の温度差は一般に 30〜 150°Cであり、 一定に保持す る時間は、 各温度において一般に 10秒〜 3分である。 このような条件でプリべ ークを行うことにより、 本発明の効果が顕著に発現する。
例えば、 2段階の温度でプリべ一クする場合、 一段目のプリべーク温度は二段 目のプリべーク温度 （最高プリべ一ク温度） を A (°C) とした場合に、 （1 4) A~ (3/4) A (°C) の範囲であることが好ましい。
また、 例えば 3段階の温度でプリべ一クする場合、 三段目のプリべーク温度 (最高プリべ一ク温度） を A (°C) とした場合に、 一段目のプリべ一ク温度は ( 1/4) A〜 （5/8) A (°C) の範囲であることが好ましく、 二段目のプリ ベ一ク温度は （5/8) A~ (7/8) A (°C) の範囲であることが好ましい。 例えば、 ポリシラザン溶液に、 キシレンなどの沸点が 150°C程度の溶媒を用 い、 最高プリべ一ク温度として 2 0 0 °Cを選択した場合、 （a ) 2段階の温度で プリべ—クする場合、 1段目のプリべ一ク温度は 5 0〜1 5 0 °Cの範囲であるこ とが好ましく、 （b ) 3段階の温度でプリべ一クする場合、 1段目のプリべ一ク 温度は 5 0〜 1 2 5 °C、 2段目のプリべーク温度は 1 2 5〜1 7 5 °Cの範囲であ ることが好ましい。
すなわち、 段階的に昇温させる方法においても、 プリべ一ク工程全体として見 た場合に、 穏やかな温度上昇で目標とする温度に到達するように、 その複数の段 階の温度設定を行うのである。
また、 温度を単調増加的に上昇させる方法では、 温度がそれよりも前の時点に 対して温度が 0 °C以上上昇していることが必須である。 このとき、 それよりも前 のいずれかの時点に対して、 温度差が 0であってもよいが負になってはいけない。 言い換えれば、 時間に対してプリべ一ク温度をプロットしたとき、 その温度曲線 の勾配が負にならないことが必須である。 ここで、 昇温速度が一般に 0〜5 0 0 。C/分、 好ましくは 1 0〜3 0 0 °C/分、 の範囲内になるように基板温度を上昇 させる。 昇温速度は、 速いほど工程時間の短縮に結びつくが、 溝構造内部にある 溶媒の除去およびポリシラザンの重合を十分にするという観点から遅い昇温速度 が好ましい。
ここで、 本発明において 「プリべ一ク工程における温度が経時で上昇するよう に制御される」 とは、 例えば低温の基板を高温の条件下に移し、 基板の温度を急 激に上昇させて雰囲気温度と同じにした後、 その温度に維持したまま基板をプリ ベ一クする場合を含まない。 この場合、 基板の温度は経時で上昇しているが、 そ の温度上昇は制御されておらず、 そのような場合には本発明の効果は得られない であろう。
このようなプリべ一ク工程における温度制御は、 プリべ一ク工程における塗膜 の急激な温度上昇を防ぎ、 通常行われている一段加熱によるプリべークよりも穏 やかな速度で温度上昇させることを目的としている。 本発明による方法によって、 例えば溝内部のボイドが減少する理由は明確ではないが、 基板が急激に温度上昇 すると、 トレンチ 'アイソレーション溝の内部から溶媒が完全に除去する前に表 面が過度に硬化してしまい、 溶媒蒸気が溝内部に残ってしまうことが理由と推測 される。 本発明は、 プリべ一ク工程における温度を制御することによって、 その ような問題を解決しているのである。
( D ) 硬化工程
プリべ一ク後、 ポリシラザン塗膜を二酸化シリコン膜に転化させ、 硬化させる るために、 ポリシラザン塗膜を加熱する。 ポリシラザン塗膜を硬化させるために は、 ポリシラザン塗膜のみを加熱すれば十分であるが、 基板全体を硬化炉などに 投入して加熱するのが一般的である。
本発明による方法では、 プリべ一クにより高温となった基板を、 温度が 5 0 °C 未満に下がる前に、 すなわち、 5 0 °C以上、 プリべ一ク時の最高温度以下の温度 の基板を硬化工程に付す。 温度が下がる前の基板を硬化工程に付すことで、 再度 温度を上昇させるエネルギーと時間とを節約することができる。
硬化は、 一般に硬化炉ゃホットプレートを用いて、 水蒸気濃度 1 %以上の不活 性ガスまたは酸素雰囲気下で行う。 水蒸気は、 ポリシラザンをニ酸化シリコンに 十分に転化させるのに必須であり、 通常 1 %以上、 好ましくは 5 %以上とする。 雰囲気ガスとして不活性ガスを用いる場合には、 窒素、 アルゴン、 またはへリウ ムなどを用いる。
硬化させるための温度条件は、 用いるポリシラザンの種類や、 工程の組み合わ せ方 （詳細後述） によって変化する。 本発明による方法では、 硬化は最高プリべ —ク温度以上 1 0 0 0 °C以下、 好ましくは最高プリべ一ク温度以上 8 0 0 °C以下、 の一段階で行う。 ここで、 最高プリべ一ク温度とは、 プリべ一ク工程における最 高温度をいい、 本願発明においてはプリベーク工程における温度は経時で上昇す るので、 プリべ一ク工程における最終温度に等しい。 このとき、 目標温度までの 昇温時間は一般に 1〜 1 0 o °c/分であり、 目標温度に到達してからの硬化時間 は一般に 1分〜 1 0時間、 好ましくは 1 5分〜 3時間、 である。 必要に応じて硬 化温度または硬化雰囲気の組成を段階的に変化させることもできる。
( E ) 研磨工程
ポリシラザン塗膜を硬化させた後、 硬化した二酸化シリコン膜の不要な部分は 除去される。 そのために、 まず研磨工程により、 基板表面にあるポリシラザン塗 膜を研磨により除去する。 この工程が研磨工程である。 研磨は化学的機械的研磨 (Chemical Mechanical Polishing, 以下 C M Pとい う） により行う。 この C M Pによる研磨は、 一般的な研磨剤および研磨装置によ り行うことができる。 具体的には、 研磨剤としてはシリカ、 アルミナ、 またはセ リアなどの研磨材と、 必要に応じてその他の添加剤とを分散させた水溶液などを 用いることができる、 研磨装置としては、 市販の一般的な C M P装置を用いるこ とができる。
( F ) エッチング工程
前記の研磨工程において、 基板表面の、 ポリシラザンに由来する二酸化シリコ ン膜はほとんど除去されるが、 残存している二酸化シリコン膜を除去するために、 さらにエツチング処理を行う。 エツチング処理はェヅチング液を用いるのが一般 的であり、 エッチング液としては、 二酸化シリコン膜を除去できるものであれば 特に限定されないが、 通常はフヅ化アンモニゥムを含有するフッ酸水溶液を用い る。 この水溶液のフッ化アンモニゥム濃度は 5 %以上であることが好ましく、 3 0 %以上であることがより好ましい。
基板表面に直接隣接する二酸化シリコン膜上に窒化シリコン膜を形成させた場 合には、 エッチング工程 ( F ) に引き続いてエッチングにより窒化シリコン膜も 除去する。 このエッチング処理にもエッチング液を用いるのが一般的であり、 ェ ヅチング液としては、 窒化シリコン膜を除去できるものであれば特に限定されな いが、 通常は 7 0 %以上の濃度のリン酸水溶液を用い、 温度は一般に 8 0 °C程度 に調整する。
本発明による第一の態様においては、 前記した順序にしたがって処理すること で、 目的とするトレンチ ·アイソレーション構造を形成させることができるが、 必要に応じて、 さらなる工程を組み合わせることができる。
例えば、 （B ) 塗布工程〜 （D ) 硬化工程を 2回以上繰り返す、 すなわち、 ( D ) 硬化工程の後に、 さらに第 2の （B ) 塗布工程、 （C ) プリべーク工程、 および （D ) 硬化工程を行う、 ことができる。。このような処理を行う場合には、 最初の塗布工程において形成させるポリシラザン塗膜の厚さを薄くして行うこと が好ましい。 1連の （B ) 塗布工程〜 （D ) 工程で形成される、 ポリシラザン塗 膜に由来する二酸化シリコン膜の厚さを薄くすることによって、 溝内の深部に残 存する溶媒を低減させることができるために、 溝内に発生するボイ ドを、 より低 減させることができるためである。
また、 二酸化シリコン膜を形成させる （B) 塗布工程〜 （D) 硬化工程に、 C VD法、 好ましくは高密度プラズマ CVD法、 を組み合わせることもできる。 具 体的には、 （B) 塗布工程〜 （D) 硬化工程で形成される二酸化シリコン膜の厚 さを所望の厚さよりも薄く形成させ、 その後に CVD法によって、 さらなる二酸 化シリコン膜を堆積させる。 CVD法だけでトレンチ ·アイソレーション構造を 形成させようとすると、 前記したように溝内にボイドが形成されやすいが、 それ に先だって、 本発明による方法で溝構造の深部に二酸化シリコンを埋設しておく ことによって、 CVD法に起因する溝内のボイ ド発生を防止することができる。 また、 (E) 研磨工程と (F) エッチング工程との間に、 形成された二酸化シ リコン膜をさらに十分に硬化させるために、 水蒸気濃度 1 %以上の不活性ガスま たは酸素雰囲気下、 さらに加熱して再硬化させる処理を行うこともできる。 すな わち、 (D) 硬化工程における硬化を完全に行わず、 研磨を行ってから十分に硬 化させることによって、 研磨条件の自由度をあげたり、 溝の最深部から表面まで の距離を短くしてから硬化を十分に行うことによって、 溝の深部に残存している 有機溶媒の除去を容易にすることができる。 このような再硬化の加熱条件は、 そ の目的などによって変化するが、 一般に 400〜 1000°C、 好ましくは 600 〜800°C、 で行う。 その際の加熱時間は一般に 10秒〜 3時間、 好ましくは 1 分〜 1時間、 である。
さらに、 (E)研磨工程と (F) エッチング工程との間に、 形成された二酸化 シリコン膜をァニール処理を行って、 二酸化シリコン膜を緻密化させることもで きる。 この緻密化の温度条件は、 行う場合には一般に 400°C〜 1200°C、 好 ましくは 600〜 1000°C、 で行う。 その際の加熱時間は一般に 10秒〜 3時 間、 好ましくは 1分〜 1時間、 である。 前記した再硬化工程とは異なり、 雰囲気 に水蒸気は必要がない。
本発明の第二の態様
本発明は、 前記した第一の態様に対して、 工程の順序を入れ替えた第二の態様 をも包含する。 この第二の態様では (A) 溝形成工程
(B) 塗布工程 '
(C) プリべーク工程
(E) 研磨工程
(F) エッチング工程
(D) 硬化工程
の順序でトレンチ ·アイソレーション構造を形成させる。 各工程は前記したとお りの条件で行うことができる o
ここで、 工程 （F) はポリシラザン由来の被膜 （これは完全に二酸化シリコン に転換されていない) であって、 トレンチ ·アイソレーション構造の形成に余分 な部分を除去することを目的とするものである。
従来の方法において、 幅の狭いトレンチ溝部の表面に凹部が発生する原因は、 トレンチ溝部に埋設されたポリシラザンが硬化工程で収縮した際に、 トレンチ溝 の幅が狭いほど内部応力が生じて、 密度が小さくなるためと考えられる。 本発明 による第二の態様の方法は、 トレンチ溝部に埋設されたポリシラザンを硬化工程 による収縮が起こる前に、 予め必要な部分までエッチングして、 トレンチ ·アイ ソレーション構造を形成させた後に硬化し、 二酸化シリコンに転換させることに よつて基板表面の凹部発生を防ぐことができるものと考えられる。 実 施 例 ポリシラザン溶液の調製
(A) ポリシラザン溶液 A
下記の通りの方法でポリシラザン溶液 Aを調製した。
( 1 ) 純度 99 %以上のジクロロシラン 48gを 0 °Cの脱水ピリジン 500 gに 撹拌しながら注入する。
(2) 引き続き、 液温を 0°Cに保持しながら、 純度 99. 9%のアンモニア 27 gを撹拌 ながら 3時間かけて注入する。
(3) アンモニアの注入が完了したら、 生成した塩化アンモニゥムを濾過により 除去する。
(4) 塩化アンモニゥムが除去された濾液を 50°Cに加熱し、 残留するアンモニ ァを除去した。 濾液中には重量平均分子量 2000のポリシラザンが形成されて いた。
(5) アンモニアが除去された濾液にキシレンを混合し、 20mmHgの減圧下 に 50°Cで蒸留し、 ピリジンを除去して、 ポリマー濃度を 20重量％とした。
(6) 得られたポリマー溶液を、 濾過精度 0. 1〃mのフィル夕一を用いて循環 濾過により精製した。 得られたポリマー溶液中に含まれる 0. 2 zm以上のパー ティクル数をリオン株式会社製パーティクルカウンタ一 KS 40— BFにより測 定したところ、 3個/ c cであった。
(B) ポリシラザン溶液 B
また、 工程 （5) において、 ピリジンの除去量を調製し、 ポリマ一濃度が 10 重量％であるポリシラザン溶液 Bを調製した。 ポリシラザン溶液 Bについても、 ポリシラザン溶液 Aと同様にパーティクル数を測定したところ、 3個 Zc cであ つ 1こ。
(C) ポリシラザン溶液 C
特許第 1474685号公報の実施例 1の記載に準じて、 下記の通りにポリシ ラザン溶液 Cを調製した。
( 1) 脱気した乾燥ピリジン 15 Omlを氷冷し、 これにジクロロシラン 16.
1 gを 50分間かけて加えた。
(2) 反応液を氷冷し、 激しく撹拌しながらアンモニア 10. 9 gを 1時間かけ て吹き込んだ。
( 3 ).反応液から遠心分離および濾過により固体生成物を除去し、 残った濾液か ら減圧下、 溶媒を除去し、 ガラス状固体ポリシラザンを得た。
(4) 得られたポリシラザンをキシレンに溶解して 20重量％の溶液とし、 濾過 精度 0. 1 Admのフィルターを用いて循環濾過により精製した。
トレンチ ·アイソレーシヨン溝の形成
特許第 3 1784 12号公報の 「第二の実施形態」 に準じて、 下記の通りにシ リコン基板にトレンチ -アイソレーション溝を形成させた。 (1) シリコン基板の表面に、 熱酸化法により二酸化シリコン膜を形成させ、 そ の上に CVD法により窒化シリコン膜を形成させた。
(2) 形成された窒化シリコン膜上にフォトレジストを塗布し、 フォトリソグラ フィ法により露光、 現像してパターン化した。 パターンは最終的に得られるパタ —ンが、 l/ m、 0. 5 zm、 0. 2 zm、 0. l zm、 および 0. Ο δ ζπιの 線状の溝となるようにした。
(3) パターン化されたフォトレジスト膜をマスクとして、 窒化シリコン膜と二 酸化シリコン膜とを順次ドライエッチングした。 このドライエッチングにより窒 化シリコン膜および二酸化シリコン膜を貫通した穴が形成され、 シリコン基板が 線状に露出した。
(4) フォトレジストを除去し、 窒化シリコン膜を露出させた。 この窒化シリコ ン膜をマスクとしてシリコン基板をェツチングし、 シリコン基板に溝構造を形成 させた。 さらに、 熱酸化法により溝内部にも二酸化シリコン膜を形成させた。 さ らに、 C V D法により窒化シリコン膜を溝内部にも形成させ、 トレンチ 'ァイソ レ一シヨン溝とした。 この窒化シリコン膜は、 後の工程でポリシラザンを硬化さ せる際に、 シリコンが酸化されるのを抑制する機能を果たすものである。
実施例 1
前記した方法により形成された、 トレンチ ·アイソレーション溝を有するシリ コン基板に、 下記の通りの方法でトレンチ ·アイソレーション構造を形成させた。
( 1) シリコン基板に前記したポリシラザン溶液 Αをスピンコート法により塗布 した。 塗布条件は回転速度 1000 rpm、 回転時間 30秒間とした。 同一条件 でべァシリコン基板上に塗布を行ったとき、 その膜厚は 600 nmであった。
(2) 塗布された基板を、 100°C；、 150°C、 および 200°Cで、 順次 2分間 ずつ加熱することによりプリべ一クした。
(3) プリべ一ク後、 200°Cに保持したまま、 純酸素雰囲気下でキュア一炉に 導入し、 水蒸気濃度 70%を含む酸素雰囲気下、 800°Cまで 10°0ノ分の昇温 速度で温度を昇温させながら加熱し、 さらに 30分間同温度で加熱して硬化させ た。 - なお、 ベアシリコン上に同一条件でポリシラザン溶液を塗布し、 硬化させた膜 について、 化学構造を FT I I こより調べたところ、 波数 1080 cm— 1に帰属 される S i— O結合の吸収のみが確認され、 各々波数 3380 cm— 1および 22 00 cm— 1に帰属される N— H結合および S—H結合の吸収は認めらず、 この 条件で原料ポリシラザンはすべて二酸化シリコンに変化していることがわかった。
(4) シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまで C MP法により研磨した。
(5) 表面に露出した窒化シリコン膜を 80 °Cのリン酸水溶液によりエッチング して除去した。
( 6 ) フッ化アンモニゥム 30重量％およびフッ化水素酸 1 %を含有する水溶液 で二酸化シリコン膜をシリコン基板近傍までエッチングし、 トレンチ 'アイソレ —シヨン構造を形成させた。
実施例 2
ポリシラザン溶液を Bに代え、 実施例 1を繰り返した。 ただし、 ポリシラザン 溶液の塗布および硬化を 3回に分け、 工程 （1) 〜 (3) を 3回繰り返した。 実施例 3
ポリシラザン溶液を Bに代え、 実施例 1を繰り返した。 ただし、 工程 （3) の 後に、 HDP— CVD法により二酸化シリコン膜を 30 Onmの厚さで成膜した。 実施例 4
シリコン基板に C V D法により厚さ 10 n mのポリシリコン膜を形成してから ポリシラザン溶液を塗布するほかは、 実施例 1と同じ方法により トレンチ ·アイ ソレーシヨン構造を形成させた。
実施例 5
実施例 1の工程 （4) の後、 再び温度 200°Cにして純酸素雰囲気下、 キュア —炉に導入し、 水蒸気濃度 70%を含む酸素雰囲気下、 800°Cまで 10°C/分 の昇温速度で温度を昇温させながら加熱する工程を加えたほかは、 実施例 1と同 じ方法により トレンチ ·アイソレーション構造を形成させた。
実施例 6
実施例 1の工程 （5) の後、 基板を窒素雰囲気下、 1000°Cでァニールして 二酸化シリコンを緻密化させたほかは、 実施例 1と同じ方法により トレンチ ·ァ ィソレーシヨン構造を形成させた。
実施例 7
実施例 1と同様に工程 （2) のプリべ一ク工程までを行い、 さらに工程 (4) の C M P法による研磨およびポリシラザン由来の二酸化シリコン膜を基板近傍ま でエッチングする工程を、 工程 （3) の前に行ったほかは、 実施例 1と同じ方法 により トレンチ ·アイソレーション構造を形成させた。 ここで、 工程 （3) の前 に行うエッチングには、 フヅ化アンモニゥム 30重量％およびフヅ化水素酸 1 % を含有する水溶液を用いた。
比較例 1
特許第 3178412号公報に記載された 「第二の実施形態」 に準じて、 以下 の通りにトレンチ 'アイソレーション構造を形成させた。
( 1) シリコン基板にスピンコ一ティング法によりポリシラザン溶液 Cを塗布し た。
(2) 塗布済みのシリコン基板を、 不活性雰囲気中、 200°Cで 3分間放置し、 プリべ一クした。
(3) 電気炉に導入し、 水蒸気雰囲気下、 400°Cで 60分間加熱し、 さらに温 度を 900°Cに上昇させ、 60分間放置した。
(4) シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまで C MP法により研磨した。
(5) 表面に露出した窒化シリコン膜を 80 °Cのリン酸水溶液によりエッチング して除去した。
( 6 ) フッ化アンモニゥム 30重量％およびフッ化水素酸 1 %を含有する水溶液 で二酸化シリコン膜をシリコン基板近傍までエッチングし、 トレンチ ·アイソレ —シヨン構造を形成させた。
比較例 2
特許第 3178412号公報に記載された 「第二の実施形態」 に準じて、 以下 の通りにトレンチ 'アイソレ一シヨン構造を形成させた。
( 1 ) シリコン基板にスピンコーティング法によりポリシラザン溶液 Aを塗布し た。 (2) 塗布済みのシリコン基板を、 不活性雰囲気中、 300°Cで 2分間放置し、 プリべークした。
(3) 雰囲気ガスとして純酸素を流しながら 200°Cで電気炉に導入し、 水蒸気 濃度 70%の酸素雰囲気下、 昇温速度 10°CZ分で温度 800°Cまで加熱して被 膜を硬化させた。
(4) シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまで C MP法により研磨した。
( 5 ) 表面に露出した窒化シリコン膜を 80 °Cのリン酸水溶液によりェツチング して除去した。
( 6 ) フッ化アンモニゥム 30重量％およびフッ化水素酸 1 %を含有する水溶液 で二酸化シリコン膜をシリコン基板近傍までェッチングし、 トレンチ 'アイソレ ーシヨン構造を形成させた。
なお、 実施例 2〜 7ならびに比較例 1および 2と同一条件で、 それそれべァシ リコン上にポリシラザン溶液を塗布し、 硬化させた膜について、 化学構造を F T I Rにより調べたところ、 いずれの場合にもで原料ポリシラザンはすべて二酸化 シリコンに変化していることがわかった。
評価
各例のシリコン基板について、 トレンチ断面を SEM観察して、 以下の点を評 価した。
( 1 ) 幅 1 mのトレンチ ·アイソレーション構造の上端部に対して、 幅 0. 5 /m、 0. 2 zm、 0. 1 zm、 および 0. 05 mのトレンチ ·アイソレーシ ョン構造のそれぞれについて、 トレンチ溝部の充填物表面がどの程度低くなつて いるか。
(2) 幅 0. 05 zmのトレンチ ·アイソレーション構造にボイドなどの不均質 な部分の有無。
得られた結果は表 1に示すとおりであった。
表 1
幅 1.0〃mトレンチ上端部からの相対高さ ボイ ド トレンチ幅 0.5 m O.Zum O.l^m 0.05^m 0.05 m 実施例 1 0. -0.03 /m -0.05 zm - 0.08 zm なし 実施例 2 0. 00 m 0. 00 /m - 0. 02jum -0. 04 m なし 実施例 3 -0. Oljum -0. 02 zm - 0. -0. 04j m なし 実施例 4 - 0. Οΐμ,τη - 0. -0. Qljum -0. なし 実施例 5 -0. 01 zm -0. 01 zm -0. ■ 03 m -0. 04 zm なし 実施例 6 0. OOj m -0. 01 /m -0. 01/zm -0. 01 zm なし 実施例 7 -0. Oljum -0. Ol^m -0. 03 /m - 0. , 05 zm なし 比較例 1 -0. .03^m -0. .09 /m -0, .24 Π1 -0, .41 zm 下端部 比較例 2 - 0. .05 zm -0. . Sjum -0. .18/zm - 0, ,22 m なし 表中、 マイナスは当該トレンチ部上端が 1.0 zmトレンチ上端よりも低くなつ ていることを示す。
この結果から明らかなように、 本発明による方法で形成されたトレンチ■アイ ソレーシヨン構造は、 ボイ ドなどの構造欠陥がなく、 トレンチ上端部の高さが揃 つた、 平面性に優れた基板が得られる。 一方で、 従来の方法により形成されたト レンチ ·アイソレーション構造では、 トレンチ幅が狭いほど、 トレンチ溝内部の 充填物の相対的高さが低く、 基板平面から凹入しており、 さらにポイドも発生し ていることがわかる。

Claims

1 . シリコン基板上に、 トレンチ 'アイソレーション溝を形成させる溝形成 工程、
ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布し てポリシラザン被膜を形成させる、 塗布工程、
き B賓
塗布済み基板をプリべ一クする工程であって、 プリべ一ク工程における温度が
5 0 °C〜4 0 0 °Cの温度範囲で経時で上昇するように制御されている、 プリべ一 の
ク工程、
プリべ一ク済み基板を、 水蒸気濃度 1 %以上の不活性ガスまたは酸素雰囲気下、 囲
最高プリべ一ク温度以上 1 0 0 o °c以下の温度で処理してポリシラザン被膜を二 酸化シリコン膜に転換させる硬化工程、
前記二酸化シリコン膜を C M P研磨により選択的に研磨する研磨工程、 および 研磨工程後に残つた二酸化シリコン膜をェヅチングにより選択的に除去するェ ヅチング工程
を含んでなることを特徴とする、 トレンチ 'アイソレーション構造の形成方法。
2 . 塗布工程から硬化工程までの工程を 2回以上繰り返してから研磨を行う、 請求項 1に記載のトレンチ 'アイソレーション構造の形成方法。
3 . 硬化工程の後、 高密度プラズマ C V D法により二酸化シリコン膜を形成 させてから研磨を行う、 請求項 1または 2に記載のトレンチ ·アイソレ一シヨン 構造の形成方法。
4 . 塗布工程の前に、 C V D法によりシリコン基板の表面にポリシリコン膜 を形成させる、 請求項 1〜3のいずれか 1項に記載のトレンチ ·アイソレーショ ン構造の形成方法。
5 . 研磨工程とエッチング工程の間に、 水蒸気濃度 1 %以上の不活性ガスま たは酸素雰囲気下、 さらに加熱して二酸化シリコン膜を硬化させる再硬化工程を さらに含んでなる、 請求項 1〜4のいずれか 1項に記載のトレンチ ·アイソレ一 シヨン構造の形成方法。
6 . 研磨工程後、 4◦ 0 °C〜 1 2 0 0 °C以下の温度でァニールして、 二酸化 シリコン膜を緻密化させる緻密化工程をさらに含んでなる、 請求項 1〜 5のいず れか 1項に記載のトレンチ ·アイソレーション構造の形成方法。
7 . シリコン基板上に、 トレンチ 'アイソレーション溝を形成させる溝形成 工程、
ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布し てポリシラザン被膜を形成させる、 塗布工程、
塗布済み基板をプリベ一クする工程であって、 プリベーク工程における温度が 5 0 °C〜4 0 0 °Cの温度範囲で経時で上昇するように制御されている、 プリべ一 ク工程、
前記二酸化シリコン膜を C M P研磨により選択的に研磨する研磨工程、 研磨工程後に残つた二酸化シリコン膜をエツチングにより選択的に除去するェ ッチング工程、 および
プリべ一ク済み基板を水蒸気濃度 1 %以上の不活性ガスまたは酸素雰囲気下、 最高プリべーク温度以上 1 0 0 o °c以下の温度で処理してポリシラザン被膜を二 酸化シリコン膜に転換させる硬化工程、
を含んでなることを特徴とする、 トレンチ ·アイソレーション構造の形成方法。
PCT/JP2004/002638 2003-03-05 2004-03-03 トレンチ・アイソレーション構造の形成方法 WO2004079819A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04716765A EP1608012A1 (en) 2003-03-05 2004-03-03 Method of forming trench isolation structure
US10/548,222 US20060160321A1 (en) 2003-03-05 2004-03-03 Method of forming trench isolation structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003058365A JP2004273519A (ja) 2003-03-05 2003-03-05 トレンチ・アイソレーション構造の形成方法
JP2003-058365 2003-03-05

Publications (1)

Publication Number Publication Date
WO2004079819A1 true WO2004079819A1 (ja) 2004-09-16

Family

ID=32958792

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/002638 WO2004079819A1 (ja) 2003-03-05 2004-03-03 トレンチ・アイソレーション構造の形成方法

Country Status (7)

Country Link
US (1) US20060160321A1 (ja)
EP (1) EP1608012A1 (ja)
JP (1) JP2004273519A (ja)
KR (1) KR20060002786A (ja)
CN (1) CN1315176C (ja)
TW (1) TW200503101A (ja)
WO (1) WO2004079819A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1768175A1 (en) * 2004-06-04 2007-03-28 AZ Electronic Materials (Japan) K.K. Method for forming trench isolation structure

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4594648B2 (ja) * 2004-05-26 2010-12-08 株式会社東芝 半導体装置およびその製造方法
JP5091428B2 (ja) * 2005-06-14 2012-12-05 株式会社東芝 半導体装置の製造方法
US7892942B2 (en) * 2007-07-09 2011-02-22 Micron Technology Inc. Methods of forming semiconductor constructions, and methods of forming isolation regions
JP5329825B2 (ja) 2008-02-25 2013-10-30 株式会社東芝 半導体装置の製造方法
JP5306669B2 (ja) * 2008-02-29 2013-10-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP5405031B2 (ja) * 2008-03-06 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
US7999355B2 (en) 2008-07-11 2011-08-16 Air Products And Chemicals, Inc. Aminosilanes for shallow trench isolation films
JP5535583B2 (ja) * 2009-05-25 2014-07-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 トレンチ・アイソレーション構造の形成方法
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
US9082612B2 (en) * 2010-12-22 2015-07-14 Cheil Industries, Inc. Composition for forming a silica layer, method of manufacturing the composition, silica layer prepared using the composition, and method of manufacturing the silica layer
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5634366B2 (ja) * 2011-09-26 2014-12-03 株式会社東芝 成膜装置及び半導体装置の製造方法
CN103257523B (zh) * 2012-02-17 2016-01-06 中国科学院微电子研究所 曝光电子束正性抗蚀剂的方法
US8796105B2 (en) * 2012-07-25 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for preparing polysilazane on a semiconductor wafer
KR101361454B1 (ko) * 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
CN103871951B (zh) * 2012-12-18 2016-07-06 中芯国际集成电路制造(上海)有限公司 沟槽填充方法
CN103910885A (zh) 2012-12-31 2014-07-09 第一毛织株式会社 制备间隙填充剂的方法、用其制备的间隙填充剂和使用间隙填充剂制造半导体电容器的方法
US11450526B2 (en) * 2018-05-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic spin-on coating process for forming dielectric material
CN110890314A (zh) * 2018-09-11 2020-03-17 长鑫存储技术有限公司 一种半导体器件的绝缘层的制备方法
CN110517984A (zh) * 2019-08-29 2019-11-29 上海华力微电子有限公司 浅沟槽隔离结构的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265437A (ja) * 1985-09-18 1987-03-24 Sony Corp 半導体装置の製造方法
JPH03101148A (ja) * 1989-09-13 1991-04-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0497542A (ja) * 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
JP2000114362A (ja) * 1998-10-02 2000-04-21 Nec Corp 半導体装置の製造方法
JP2001203264A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置の製造方法
JP2001308090A (ja) * 2000-04-25 2001-11-02 Tonengeneral Sekiyu Kk 微細溝をシリカ質材料で埋封する方法及びシリカ質膜付き基材
JP2002170877A (ja) * 2000-12-01 2002-06-14 Sharp Corp 半導体装置の製造方法
JP2003507887A (ja) * 1999-08-18 2003-02-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路分離構造の製造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145903A (ja) * 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
US5821160A (en) * 1996-06-06 1998-10-13 Motorola, Inc. Method for forming a laser alterable fuse area of a memory cell using an etch stop layer
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
KR100354442B1 (ko) * 2000-12-11 2002-09-28 삼성전자 주식회사 반도체 장치의 스핀 온 글래스 절연막 형성 방법
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
KR100512167B1 (ko) * 2001-03-12 2005-09-02 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
KR20030003906A (ko) * 2001-07-04 2003-01-14 삼성전자 주식회사 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
JP2003031650A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265437A (ja) * 1985-09-18 1987-03-24 Sony Corp 半導体装置の製造方法
JPH03101148A (ja) * 1989-09-13 1991-04-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0497542A (ja) * 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
JP2000114362A (ja) * 1998-10-02 2000-04-21 Nec Corp 半導体装置の製造方法
JP2003507887A (ja) * 1999-08-18 2003-02-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路分離構造の製造
JP2001203264A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置の製造方法
JP2001308090A (ja) * 2000-04-25 2001-11-02 Tonengeneral Sekiyu Kk 微細溝をシリカ質材料で埋封する方法及びシリカ質膜付き基材
JP2002170877A (ja) * 2000-12-01 2002-06-14 Sharp Corp 半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHOI J-S, ET AL: "A shallow trench isolation using novel polysilazane-based SOG for deep-submicron technologies and beyond", 2003 IEEE INTERNATIONAL SYMPOSIUM ON SEMICONDUCTOR MANUFACTURING, October 2003 (2003-10-01), pages 419 - 422, XP010667486 *
HEO J-H, ET AL: "The P-SOG filling shallow trench isolation technology for sub-70nm device", 2003 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS, June 2003 (2003-06-01), pages 155 - 156, XP002980514 *
HEO J-H, ET AL: "Void free and low stress shallow trench isolation technology using P-SOG for sub 0.1 mum device", 2002 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS, June 2002 (2002-06-01), pages 132 - 133, XP001109849 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1768175A1 (en) * 2004-06-04 2007-03-28 AZ Electronic Materials (Japan) K.K. Method for forming trench isolation structure
EP1768175A4 (en) * 2004-06-04 2011-07-27 Az Electronic Materials Usa Method for forming a trench isolation structure

Also Published As

Publication number Publication date
CN1315176C (zh) 2007-05-09
CN1757105A (zh) 2006-04-05
TW200503101A (en) 2005-01-16
US20060160321A1 (en) 2006-07-20
JP2004273519A (ja) 2004-09-30
KR20060002786A (ko) 2006-01-09
EP1608012A1 (en) 2005-12-21

Similar Documents

Publication Publication Date Title
WO2004079819A1 (ja) トレンチ・アイソレーション構造の形成方法
EP1768175B1 (en) Method for forming trench isolation structure
JP5710308B2 (ja) 二酸化ケイ素膜の製造方法
EP1978548B1 (en) Process for producing siliceous film
JP5172867B2 (ja) ポリシラザンを含むコーティング組成物
WO2008029834A1 (fr) Composition pour former un film siliceux et procédé de production de film siliceux à partir de celle-ci
JP5535583B2 (ja) トレンチ・アイソレーション構造の形成方法
TWI436450B (zh) 淺溝槽隔離構造之形成方法
JP5405437B2 (ja) アイソレーション構造の形成方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006160321

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10548222

Country of ref document: US

Ref document number: 20048057038

Country of ref document: CN

Ref document number: 1020057016283

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004716765

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004716765

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057016283

Country of ref document: KR

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWP Wipo information: published in national office

Ref document number: 10548222

Country of ref document: US

WWW Wipo information: withdrawn in national office

Ref document number: 2004716765

Country of ref document: EP