WO2003077318A1 - Detecteur - Google Patents

Detecteur Download PDF

Info

Publication number
WO2003077318A1
WO2003077318A1 PCT/JP2003/002803 JP0302803W WO03077318A1 WO 2003077318 A1 WO2003077318 A1 WO 2003077318A1 JP 0302803 W JP0302803 W JP 0302803W WO 03077318 A1 WO03077318 A1 WO 03077318A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
circuit board
detector
input
connection means
Prior art date
Application number
PCT/JP2003/002803
Other languages
English (en)
French (fr)
Inventor
Katsumi Shibayama
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to KR1020047008801A priority Critical patent/KR100969123B1/ko
Priority to AU2003213437A priority patent/AU2003213437A1/en
Priority to EP03708524.8A priority patent/EP1492168B1/en
Publication of WO2003077318A1 publication Critical patent/WO2003077318A1/ja
Priority to IL163944A priority patent/IL163944A/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20183—Arrangements for preventing or correcting crosstalk, e.g. optical or electrical arrangements for correcting crosstalk
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20188—Auxiliary details, e.g. casings or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Definitions

  • the present invention relates to a detector used for an X-ray imaging device or the like.
  • This publication discloses a mounting structure of a photodetector.
  • the back-illuminated photodiode array is connected to the signal processing unit via a bump. Since the extraction electrode for the optical signal is provided on the back side of the light receiving substrate, most of the front side can be used as the light receiving surface, and the aperture ratio is said to be dramatically improved as compared with the conventional case.
  • the light-receiving section uses a PIN-type photodiode, and the light incident on the I layer is absorbed with high efficiency, and the presence of the I layer can reduce the junction capacitance. It is said that the carrier's travel time in the depletion layer can be shortened and the mechanical strength increases.
  • the signal charge extracted for each pixel is input to the signal processing circuit board.
  • This publication discloses a radiation detection device having a laminated structure of a photodetector, a wiring board, a drive integrated circuit, and a signal processing integrated circuit so as to protect the integrated circuit from radiation.
  • Koizumi Pama discloses the X Spring CT (Computed Tomography) device.
  • This X-ray CT system outputs the output of the photodiode array via bumps formed on the side opposite to the X-ray incidence side, without reducing the detection sensitivity of each radiation detection element.
  • Each radiation detection element is two-dimensional PT / JP03 / 02803
  • This publication discloses a detector in which the outputs of the H g C d T e -photodiode array are read out by S i -C C D and which are bump-connected.
  • the drive voltage from the DC power supply that drives the photodiode array is applied via wiring on Si-CCD. That is, the Si—CCD side surface has a double wiring structure, and the first wiring outputs the output for each photodiode to each pixel (readout area) of the CCD via bumps.
  • the wiring is used to supply the voltage from the DC power supply to the photodiode array.
  • the support substrate of each of the detectors is larger than the semiconductor chip, it is impossible to arrange a plurality of detectors adjacent to each other without any gap.
  • the detector can be placed up to the matrix of 2 rows and 2 columns, but for example, in the case of 3 rows and 3 columns, the center There is no space to take out the output of the detector.
  • the present invention has been made in view of such a problem, and it is an object of the present invention to provide a detector in which, when a plurality of detectors are arranged, respective semiconductor chips can be extremely close to or in contact with each other. With the goal.
  • a detector includes: a semiconductor chip having a plurality of photodetectors formed thereon and having a plurality of output terminals of the photodetectors on a surface; and a signal from the output terminal. And a connection means for connecting each of the output terminals to each of the input terminals, wherein the interval between the input terminals is as described above. The distance between the output terminals is set smaller than the distance between the output terminals.
  • a signal reading circuit for reading a signal from the input terminal is provided in a region outside the region where the child is formed.
  • the interval between the input terminals on the circuit board is set smaller than the interval between the output terminals on the semiconductor chip, and the signal readout circuit can be formed outside the input terminal formation region. Therefore, the size of the circuit board can be made smaller than that of the semiconductor chip. Therefore, when a plurality of detectors are arranged, the semiconductor chips can be arranged close to or in contact with each other. Since the gap between the pixel located at the outermost periphery of the semiconductor chip and the pixel (photodiode) located at the outermost periphery of the adjacent semiconductor chip is extremely small, it is possible to suppress a dead area and easily take a large area image. Becomes possible.
  • connection means may further mediate the output of the circuit board to the external lead or mediate the input to the circuit board from the external lead, in which case the circuit configuration is simplified. can do.
  • the connecting means may constitute a support substrate of the semiconductor chip. That is, if the connecting means supports the semiconductor chip, the mechanical strength of the detector can be increased.
  • the support substrate may have a concave portion for accommodating the circuit board.
  • the circuit board is protected by the support substrate.
  • connection means may be configured by embedding metal wiring in a ceramic base, and the metal wiring may electrically connect an output terminal of the semiconductor chip and an input terminal of the circuit board. Since ceramic has excellent insulating properties, metal wiring can be electrically separated by a ceramic base, and a multilayer wiring structure can be formed inside the base.
  • the detector of the present invention may include a scintillator formed on the light receiving surface side of the semiconductor chip. Scintillator is used for radiation such as X-rays Generates fluorescence in response to incident light. This fluorescence can be detected by the semiconductor chip.
  • the connecting means comprises a multilayer wiring board, wherein the output terminal of the semiconductor chip and one side of the multilayer wiring board are connected via a bump, and the other side of the multilayer wiring board and the input terminal of the circuit board are connected to a bump. It may be connected via a.
  • the semiconductor chip, the multilayer wiring board, and the circuit board can be formed independently, the production yield can be improved, and the overall thickness can be reduced by using a relatively thin multilayer wiring board. Can be.
  • connection means is a thin-film multilayer wiring formed on one surface side of the semiconductor chip, and terminals provided on the circuit board side of the thin-film multilayer wiring and input terminals of the circuit board are connected via bumps. It may be said that. Since the thickness of thin-film multilayer wiring is very thin, the overall thickness can be significantly reduced.
  • a detector according to the present invention includes a semiconductor chip on which a plurality of photodetectors are formed, a circuit board to which an output signal from the semiconductor chip is input, and a support substrate that supports the semiconductor chip and the circuit board. Wherein the dimension in the direction perpendicular to the thickness direction of the support substrate is not more than the dimension in the direction perpendicular to the thickness direction of the semiconductor chip.
  • the circuit board is a board on which a signal readout circuit is formed.
  • the support substrate forms a part of a package that houses the circuit board
  • the package protects the circuit board.
  • the dimension in the direction perpendicular to the thickness direction of the circuit board is a semiconductor It is smaller than the dimension in the direction perpendicular to the thickness direction of the chip.
  • a detector of the present invention includes: a semiconductor chip on which a plurality of photodetectors are formed; and a circuit board to which all output signals from the semiconductor chip are input, and a direction perpendicular to a thickness direction of the circuit board. Is characterized by being smaller than the dimension in the direction perpendicular to the thickness direction of the semiconductor chip. Since the circuit board to which all the output signals from the semiconductor chips are input is small, a plurality of semiconductor chips can be arranged very close to or in contact with each other.
  • FIG. 1 is a block diagram showing a side configuration of a detector D according to an embodiment.
  • C FIG. 2 is an explanatory diagram of a side cross section of the detector.
  • FIG. 3 is a plan view of an imaging device including a plurality of detectors.
  • FIG. 4 is a side view of the imaging device.
  • FIG. 5 is a longitudinal sectional view of a detector D as a preferred example of the detector D shown in FIG.
  • FIG. 6 is a cross-sectional view of the detector D near the PN junction.
  • FIG. 7 is a longitudinal sectional view of a detector D as another preferred example of the detector D shown in FIG.
  • FIG. 8 is a longitudinal sectional view of a detector D as still another preferred example of the detector D shown in FIG.
  • FIG. 9 is a diagram showing a side configuration of a detector D having a thin semiconductor chip.
  • FIG. 10 is a diagram showing a side configuration of a detector D provided with a semiconductor chip having an uneven portion on the light incident side.
  • FIG. 11 is a diagram showing a side configuration of a detector D provided with a semiconductor chip having an uneven portion on the circuit board side.
  • FIG. 12 is a diagram showing a side configuration of a detector D provided with a semiconductor chip having uneven portions on the light incident side and the circuit board side.
  • FIG. 13 is a longitudinal sectional view of a detector D as another preferred example of the detector D shown in FIG.
  • FIG. 1 is a block diagram showing a side configuration of a detector D according to the embodiment
  • FIG. 2 is an explanatory diagram of a side cross section of the detector.
  • the detector D includes a semiconductor chip S, a circuit board C, and connection means CM for connecting these.
  • CM connection means for connecting these.
  • On the semiconductor chip S a plurality of photodetectors (photodiodes) PD are formed in a one-dimensional or two-dimensional shape, and a plurality of output terminals T of the photodetectors PD are provided on the surface.
  • the output terminal T directly faces the circuit board C, but the structure differs depending on the type of the photodetector.
  • the output terminal T is originally provided on the circuit board C side of the semiconductor chip S, so that it may be connected to the circuit board C as it is.
  • the output terminal T is originally on the light incident surface side, that is, on the surface of the semiconductor chip S on the side opposite to the circuit board C.
  • the output terminal T is extended to the back side by forming a through hole inside the chip S and connected to the circuit board c.
  • the circuit board C has a plurality of input terminals I to which a signal from the output terminal T of the semiconductor chip S is input.
  • connection means CM electrically connects each output terminal T to each input terminal I.
  • the circuit board C can include the signal reading circuit A that reads a signal from the input terminal I in a region outside the formation region of the input terminal I.
  • the formation area R of the input terminal I on the circuit board C is set smaller than the formation area of the output terminal T on the semiconductor chip S, and the signal readout circuit A is formed outside the input terminal formation area. Therefore, the size of the circuit board C can be made smaller than that of the semiconductor chip S. Therefore, when a plurality of detectors D are arranged, the semiconductor chips S are arranged close to or in contact with each other. Since the gap between the pixel located at the outermost periphery of the semiconductor chip and the photodetector PD located at the outermost periphery of the adjacent semiconductor chip is extremely small, the dead area can be suppressed, and large area imaging can be performed. Can be easily performed.
  • connection means CM further mediates the output of the electric signal of the circuit board C to the external lead L or the input of the electric signal from the external lead L 'to the circuit board C. In this case, it is not necessary to newly route electrical wiring other than the connection means CM, so that the circuit configuration can be simplified.
  • the signal readout circuit A of this example is a circuit having a single or composite configuration such as a scanning circuit such as a switch and a shift register, and a charge amplifier and an integrating circuit. If necessary, a correlated double sampling (CDS) circuit and an A / D converter can be provided. Signal reading may be serial or parallel.
  • CDS correlated double sampling
  • the detector D of this example has a scintillator on the surface of the semiconductor chip S as necessary, and in this case, it is applied to a detector for an X-ray imaging device such as an X-ray CT device. can do.
  • the X-ray CT apparatus captures an X-ray transmitted through an object from an X-ray source, and a plurality of detectors D are used side by side.
  • FIG. 3 is a plan view of the imaging device when viewed from a light incident surface including a plurality of detectors
  • FIG. 4 is a side view of the imaging device.
  • a rectangular semiconductor chip S is adjacent to the front side without any gap.
  • an imaging device including a detector group of 4 rows and 5 columns is shown.
  • the detectors D constituting the imaging device are arranged along one axial direction so that the distances from the X-ray source are equal. This does not preclude the arrangement of the detector D along the two orthogonal axes at equal distances from the X-ray source. Further, the detector D may be arranged so that the imaging surface of the imaging element is flat.
  • FIG. 5 is a longitudinal sectional view of the detector D as a preferred example of the detector D shown in FIG.
  • the semiconductor chip S forms a front-illuminated type photodetector (photodiode) array, and each photodetector PD has a PN junction.
  • the P-type semiconductor (P) as an anode constituting one of the PN junctions is located on the surface side of the semiconductor chip, and has a metal wiring ML embedded in a through hole penetrating the semiconductor chip in the thickness direction. It is connected to the output terminal T provided on the back side via.
  • the metal wiring ML is not limited to metal, but may be a low-resistance semiconductor doped with impurities.
  • the P-type semiconductor (P) has a high P-type impurity concentration. Note that the photodetector PD located at the right end of the drawing is connected to the output terminal on the back side like other photodetectors PD via a metal wiring ML extending toward the back of the drawing. Above is not represented.
  • N-type high-concentration impurity diffusion for separating elements may be performed.
  • the electrode of the force source is not shown in the figure, the separation layer and the N-type high-concentration impurity region on the surface are provided at appropriate positions to form the force source, and the electrode is formed on the circuit board side through the through hole similarly to the anode. Can be provided.
  • the force sword electrode is also connected to the connection means CM via the bump.
  • connection means CM constitutes a support substrate for the semiconductor chip S, and the mechanical strength of the detector D is increased.
  • the support substrate CM has a concave portion DP for accommodating the circuit substrate C, and the circuit substrate C is protected by the support substrate CM as a package.
  • the support substrate CM has a metal wiring ML2 embedded in a ceramic base CR, and the metal wiring ML2 connects the output terminal T and the input terminal I. Since the ceramic has excellent insulating properties, the metal wiring ML2 can be electrically separated by the ceramic base CR, and a multilayer wiring structure is formed inside the base.
  • the output terminal T of the semiconductor chip S is connected to one side of the support substrate CM via a bump B1, and the other side of the support substrate CM is connected to the input terminal I of the circuit board C via a bump B2. Have been.
  • the metal wiring M L3 embedded inside the support substrate C M is a bump B
  • the external leads KL, L 'and the circuit board C are connected via 3.
  • the external lead L ′ may be a wiring film (flexible substrate) using a metal pin, a metal pole, an organic film such as polyimide as a base material, or a TAB tape.
  • a connector or the like may be provided at the end of the wiring film opposite to the connection means CM.
  • the detector D includes a semiconductor chip S on which a plurality of photodetectors PD are formed, a circuit board C to which an output signal from the semiconductor chip S is input, and a support for supporting the semiconductor chip S and the circuit board C. It has a substrate CM (described later: SB), and the dimension (X, Y direction) perpendicular to the thickness direction (Z direction) of the supporting substrate is the direction (X, Y) perpendicular to the thickness direction (Z direction) of the semiconductor chip. Dimension in the Y direction). This means that the supporting substrate is small in both the X and Y directions.
  • the circuit board C is a board on which a circuit is formed. Since the support substrate CM forms a part of the package that houses the circuit board C, the circuit board C is protected by the package. In this case, the thickness is perpendicular to the thickness direction (Z direction) of the circuit board C. The dimension in the appropriate direction (X, Y direction) is smaller than the dimension in the direction (X, Y direction) perpendicular to the thickness direction (Z direction) of the semiconductor chip S. This means that circuit board C is small in both the X and Y directions.
  • the present detector includes a semiconductor chip S on which a plurality of photodetectors PD are formed, and a circuit board C to which all output signals from the semiconductor chip S are input.
  • the dimension in the vertical direction is smaller than the dimension in the direction perpendicular to the thickness direction of the semiconductor chip. Since the circuit board C to which all of the output signals from the semiconductor chip S are input is small, the plurality of semiconductor chips S can be arranged very close to or in contact with each other.
  • an insulating film IF is formed on the side wall of the through hole and on the front surface and the back surface of the semiconductor chip S, so that the metal wiring ML does not come into electrical contact with anything other than the P-type semiconductor (P).
  • the insulating film IF may be a single-layer film or a laminated film.
  • a scintillator SC is provided on the surface of the semiconductor chip S via an adhesive AD. SC is half a night SC Three
  • G d 2 0 to 2 S may be added to activator element (E u). Concentration by optimally adjusting the crystal (G d 2 0 2 S) in the activator element added (E u), the X-ray, it is possible to emit light with three primary colors of red, green and blue, The dynamic range can be changed.
  • a scintillator can be made to correspond to a CCD image sensor having a photodetector as a constituent pixel as a semiconductor chip. Tb or the like can be used as an additive.
  • the scintillator SC covers the plurality of photoelectric conversion elements PD, and may cover the plurality of semiconductor chips S.
  • FIG. 6 is a cross-sectional view of the detector D near the PN junction.
  • the metal wiring ML includes a surface electrode portion ML (A) that contacts the P-type semiconductor (P) and a through electrode portion ML (B) that passes through the through hole.
  • FIG. 13 is a longitudinal sectional view of a detector D as another preferred example of the detector D shown in FIG.
  • This detector D is only partially different from that shown in Fig. 5. That is, the configuration is such that the concave portion DP of the connecting means CM is eliminated.
  • film wiring flexible wiring board
  • the film wiring is formed by forming electric wiring on or inside an organic film such as polyimide. Wiring electrodes are exposed at the end of the connection means CM, and the metal wiring of the connection means CM is formed. Are connected by a conductive member C ′.
  • the conductive connecting member C ′ is made of a material such as a solder, or a thread formed of a material used for the bump and the bump and an anisotropic conductive film ACF, an anisotropic conductive resin ACP, and a non-conductive resin NCP. It may be a combination.
  • FIG. 7 is a longitudinal sectional view of a detector D as another preferred example of the detector D shown in FIG. This detector D is only partially different from that shown in Fig. 5. You.
  • connection means CM is formed of a multilayer wiring board, and the output terminal T of the semiconductor chip S is connected to one side of the multilayer wiring board CM via the bump B1, and the other side of the multilayer wiring board CM is connected to the circuit board. It is connected to input terminal I of C via bump B2.
  • the circuit board C is accommodated in a support board SB having a concave portion.
  • the support board SB forms a package, and the bumps B4 provided on the opening end surfaces of the circuit board C correspond to the multilayer wiring board CM and the bumps B3.
  • the output of the circuit board C is a metal wiring formed inside a support board SB composed of a bump B3, a multilayer wiring board CM, a bump B4, and a ceramic base.
  • the input from the external lead L ' is transmitted to the circuit board C via the metal wiring ML3, the bump B4, the multilayer wiring board CM, and the bump B4.
  • the semiconductor chip S, the multilayer wiring board CM, and the circuit board C can be formed independently, the manufacturing yield can be improved, and the multilayer wiring thinner than the ceramic base can be obtained. There is an advantage that the overall thickness can be reduced by using the substrate CM.
  • the circuit board C and the support board SB are in contact with each other.
  • a heat radiating material a heat sink of gold or a copper-based alloy (CuBe, CuW)
  • CuBe, CuW copper-based alloy
  • the bumps B2, B3, and B4 are mounted on the circuit board C after the circuit board C is attached to the support board SB during the manufacture of the device. Attached CM through the connection means, The semiconductor chip S can be mounted on the connection means CM via the bump B1. That is, the number of mounting steps using bumps is two.
  • connection means CM is mounted on the circuit board C via the bumps B 2 and B 3, and then the semiconductor chip S is mounted on the other surface of the connection means CM via the bump B 1.
  • one surface of the connection means CM is attached to the support substrate SB via the bumps B4. In this case, since the circuit board C is suspended in the air, it is not necessary to adjust the height of the circuit board C in the concave portion of the support board SB.
  • FIG. 8 shows a detector as still another preferred example of the detector D shown in FIG.
  • connection means CM is a thin-film multilayer wiring formed on the back surface side of the semiconductor chip S, and the thin-film multilayer wiring CM and the input terminal I of the circuit board C are connected via the bump B2.
  • the output terminal T of the semiconductor chip S is located at the boundary between the thin-film multilayer wiring CM and the semiconductor chip S. As described above, the interval between the input terminals I is Is set narrower than the interval.
  • the circuit board C and the support board SB are in contact.
  • a heat dissipation material a heat sink made of gold or a copper alloy (CuBe, CuW)
  • CuBe, CuW copper alloy
  • connection means CM is simply mounted on the circuit board C via bumps B2, B3 and B4, and the semiconductor chip S is electrically connected to the circuit board C. Can be connected. That is, the number of mounting steps using bumps is one.
  • connection means CM is mounted on the circuit board C via the bumps B2 and B3, and then one side of the connection means CM is mounted on the support substrate SB via the bump B4.
  • the signal processing circuit A can be formed in an area outside the input terminal formation area R: t on the circuit board C. The dimension can be made smaller than that of the semiconductor chip S.
  • the semiconductor chips can be arranged close to or in contact with each other, and the outermost periphery of the semiconductor chip S can be arranged. Since the gap between the pixel located at the center and the pixel located at the outermost periphery of the adjacent semiconductor chip S is extremely small, the dead area can be suppressed, and large-area imaging can be easily performed.
  • an organic material such as glass, polyimide-epoxy, or a composite material thereof can be used in addition to a ceramic-based material.
  • the melting point of the bump B 1 connecting the semiconductor chip S and the melting point of the bump B 2, B 3 or B 4 be different.
  • the material of the bump include Ni that can be formed by a wire, Ni that can be plated, lamination of Ni and Au, solder, and resin containing a conductive filler. The melting point of solder can be changed by adjusting the metal material and composition used.
  • PbSn-based, SnAg-based, and AuSn-based solders are typical, and their compositions can be changed and Cu, Ag, Bi, I By adding n or the like, the melting point can be changed, and a solder material suitable for mounting can be selected. These solders may or may not be eutectic. In addition, it is preferable that the melting points of the bumps B2, B3, and B4 be higher in this order. Become.
  • mounting using a flip-chip is performed by thermocompression bonding or flip chip bonding using ultrasonic waves.
  • the bumps are directly connected to the semiconductor chip S, the connecting means, and the circuit board.
  • the mounting form is not limited to this, and the bump and the anisotropic conductive film ACF are used.
  • a method using an isotropic conductive paste ACP, a nonconductive paste NCP, or the like may be used. When these methods are used, there is no need to perform an underfill resin filling operation after bump connection (for reinforcing the mounting strength, not shown).
  • the above-mentioned photodetector is not limited to a front-illuminated element, but has a PN junction on the connection means side (rear side) of the semiconductor substrate, and is a thinned back-illuminated element (photodiode array). Can also be used.
  • FIG. 9 is a diagram showing a side configuration of a detector D having a thin semiconductor chip S.
  • the semiconductor chip S has output terminals T for taking out the outputs of the plurality of photodetectors, respectively. These output terminals T are connected to the input of the circuit board C via any of the above connection means CM. Connected to terminal I.
  • the semiconductor chip S of this example is provided with a high-concentration impurity layer 1 n ′ as an accumulation layer on the light-incident side of a thin n-type semiconductor substrate 1 n made of Si.
  • Means A plurality of p-type semiconductor regions lp (boron diffusion) are provided on the CM side.
  • n-type semiconductor substrate I n! The semiconductor region 1 p forms a pn junction (photodetector: photodiode). This] pn junction photodetector generates an electron Z hole pair (carrier) in response to light incident from the back side of the semiconductor chip S.
  • a reverse bias may be applied to the photodetector.
  • the depletion layer is widened, and the detection sensitivity can be improved and the light response can be speeded up.
  • an anode electrode wiring electrode 1 E 2 ′ that makes ohmic contact with the p-type semiconductor region lp is provided and connected to the anode electrode 1 E 2.
  • a bump electrode B is formed on the electrode 1E1 and the anode electrode 1E2, and a reverse bias is applied via the bump electrode B.
  • Each pn junction functions as a pixel, and an n-type isolation region 1 n ⁇ for separating pixels is formed between pixels.
  • One of the carriers generated by the pn junction is a pn junction (
  • Each pixel is input to the input terminal I of the circuit board C through the electrode on the connection means CM side.
  • Electrode 1 E 2 of semiconductor chip S is connected to connection means CM via bump electrode B.
  • an insulating film 1 I 1 serving as a protective film and an anti-reflection film (AR) is formed on the back surface of the semiconductor substrate 1 n, and the insulating film 1 I 1 is formed of a thermal oxide film (SiO 2 ) or , S i N, S i 0 N It consists of a layer film. Also, only the insulating film 1 I 2 ′ for protecting the surface of the substrate 1 n where 1 n ′′ and 1 p are diffused, and the locations where the force electrode 1 E 1 and the anode electrode 1 E 2 are to be formed are opened. The formed insulating film 1 I 2 is formed, and the insulating film may be SiO 2 or a single layer or a laminated film of SiO, SiO 2 , or polyimide.
  • the specific resistance of the semiconductor substrate 1 n is about 50 ⁇ cm to 10 k ⁇ cm.
  • the depth of the high-concentration impurity layer 1 n ′ on the back side is about 0.1 to several ⁇ m, and is formed by thermal diffusion of phosphorus or arsenic or ion implantation. having 7 c m 3 or more calibration Li a concentration.
  • the back side is thinned by polishing or etching, and accumulating, for example, several 10 uii!
  • a semiconductor chip S having a thickness of about 250 ⁇ m can be obtained.
  • the thickness is about 50 ⁇ m to 100 ⁇ m.
  • the semiconductor substrate 1 n since the semiconductor substrate 1 n is thin, that is, since the distance from the incident surface on the back surface to the n-junction surface is short, the traveling distance of the carrier generated by light incidence is short. Therefore, it is characterized by low sensitivity, high-speed response, and low crosstalk between pixels.
  • the pixel (P-type semiconductor region 1 P) located at the right end of the drawing is connected to another pixel (1) -type semiconductor region 1 P via an anode electrode wiring 1 E 2 ′ extending toward the back of the drawing. Like P), it is connected to the anode electrode 1 E 2 (T), but is not shown in the drawing.
  • FIG. 10 is a diagram showing a side configuration of a detector D provided with a semiconductor chip S having an uneven portion on the light incident side.
  • a scintillator can be arranged on the light incident surface of the semiconductor chip S.
  • the difference between this semiconductor chip S and the semiconductor chip S shown in FIG. 9 is as follows: 1) The maximum thickness of the semiconductor substrate 1 n is about 150 to 600 u Hi, The point that the substrate thickness of the element part (photodiode) is thin; (2) that an n-type high-concentration impurity region 1 N is provided in the thick part on the back side of the substrate; and (3) separation of each photodiode. This is the point where the anode electrode 1E2 (output terminal: T) is arranged on the region 1n "via the insulating film 1I2 '. However, this arrangement is not necessarily limited to 1n". Not something.
  • the thickness of the thin portion TN of the semiconductor substrate 1 n is about 50 um to 300 ura, the thickness of the thick section 1 is about 150 to 600 11111, and the thin section TN is thin. It is set thinner than the thick part TK.
  • the plurality of thin portions T N constitute an uneven portion together with the plurality of thick portions ⁇ K, and the thick portions T K are set in a lattice shape.
  • the high-concentration impurity region 1N has an impurity concentration of 1 ⁇ 10 15 to 1 ⁇ 10 2 cm 3 and a depth of about 2 to 200 ⁇ m.
  • the high-concentration impurity layer 1 n ′ functioning as an accumulation layer is formed on the entire back surface of the substrate, and has a depth of 0.1 to several ⁇ m.
  • An insulating film 1 I 1 is formed on the back surface of the substrate, and an insulating layer 1 I 2 ′ is formed on the front surface of the substrate.
  • a wiring electrode 1 E 1 ′ for a force source electrode and a wiring electrode 1 E 2 ′ for an anode electrode are formed on the insulating film 1 I 2 ′.
  • Each wiring electrode 1 E 1 'and 1 E 2' is an insulating film 1
  • An anode electrode 1 E 2 (output terminal: T) is arranged on the isolation region of each photodiode: L n ⁇ via an insulating film]. I '2'.
  • the anode electrode 1E2 and the separation area 1n are set corresponding to the thick portion TK.
  • the anode electrode 1E2 is pressed against the connection means CM via the bump electrode B.
  • the anode electrode 1 E 2 is located on the thick portion TK, it is possible to suppress the substrate from being broken at the time of pressing.
  • An insulating film 1 I 2 is formed on the wiring electrodes 1 E 1 ′ and 1 E 2 ′, and through the contact holes provided in the insulating film 1 I 2, the force source electrode 1 E 1 and the anode respectively. It is electrically connected to electrode 1E2.
  • the semiconductor substrate 1 is thin, that is, the distance from the incident surface on the back surface to the p ⁇ junction surface is short, the traveling distance of the carrier generated by light incidence is small. Because of this, it is characterized by high sensitivity, high-speed response and low crosstalk between pixels. In addition, since the high-concentration semiconductor region 1 is formed in the thick portion, crosstalk between pixels can be further suppressed.
  • the thin portion ⁇ can be formed by forming a mask on the lattice on the back surface of the substrate and etching the substrate using the mask.
  • FIG. 11 is a diagram showing a side configuration of a detector D provided with a semiconductor chip S having an uneven portion on the circuit board side.
  • the configuration other than the semiconductor chip S is the same as that of the above-described embodiment. Therefore, only the configuration of the semiconductor chip S will be described below.
  • a scintillator can be arranged on the light incident surface of the semiconductor chip S.
  • this semiconductor chip S and the semiconductor chip S shown in FIG. 10 is that the light incident surface of the substrate is flat, and that the surface on the side of the connection means CM is concave and convex. That is, the p-type semiconductor region 1P is located on the bottom surface of the thin portion TN, and the isolation region 1n "is formed in the thick portion TK.
  • the thin portion T N of this example can be formed by forming a lattice-shaped mask on the substrate surface (the connection means CM side) and etching the substrate using this mask. Also in this semiconductor chip S, since the photodiode is formed in a thin portion, the traveling distance of the carrier generated by light incidence becomes short, so that high sensitivity and high speed are achieved. It is characterized by low response and small crosstalk between pixels.
  • FIG. 12 is a diagram showing a side configuration of a detector D provided with a semiconductor chip S having an uneven portion on the light incident side and the circuit board side.
  • the configuration other than the semiconductor chip S is the same as that of the above-described embodiment. Therefore, only the configuration of the semiconductor chip S will be described below. Note that also in the detector D described in the following example, a scintillator can be arranged on the light incident surface of the semiconductor chip S.
  • the difference between this semiconductor chip S and the semiconductor chip S shown in FIG. 11 is that, as shown in FIG. 10, the light incident surface of the substrate also has irregularities, and That is, the high-concentration impurity region 1N is formed in the thick portion T.
  • a grid-like mask is formed on both sides of the substrate, and the substrate is etched using this mask. It can be formed by ching.
  • the center of the mask opening is aligned with the line extending in the thickness direction of the substrate.
  • the recess formed by the etching is tapered. Therefore, when etching is performed from both sides of the substrate, there is an advantage that the area of the bottom of the recess can be increased as compared with the case where etching is performed from only one side. Also, in this semiconductor chip S, since a photodiode is formed in a thin portion, the traveling distance of a carrier generated by light incidence becomes short, so that high sensitivity and high-speed response are achieved. And the crosstalk between pixels is small.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

明糸田書
検出
技術分野
本発明は、 X線撮像装置等に用いられる検出器に関する。
背景技術
従来の X線撮像装置に適用可能な検出器は以下の文献に記載されてい る。
①特開平 4 - 2 5 4 3 7 7号公報
この公報は光検出装置の実装構造を開示している。この実装構造では、 裏面入射型ホトダイオードアレイを、 バンプを介して信号処理部に接続 している。 光信号の取出電極を受光基板裏面側に設けたので、 表面側の 殆どを受光面とすることができ、 開口率が従来に比べて飛躍的に向上す るとされている。 また、 受光部は P I N型のホ トダイォードを採用して おり、 I層により入射した光は高効率で吸収され、 I層の存在により接 合容量を小さくすることができ、 高電圧を印加してキャリ アの空乏層走 行時問を短くでき、 且つ、 機械的強度が高まるとされている。 画素毎に 取り出された信号電荷は信号処理回路基板に入力される。
②特開平 9 一 2 8 8 1 8 4号公報
この公報は、 集積回路を放射線から保護するよう、 光検出部、 配線基 板、 駆動集積回路及び信号処理集積回路を積層構造と した放射線検出装 置を開示している。
③特開平 7 - 3 3 3 3 4 8号公報
この公幸民 ίま、 X泉 C T ( Computed Tomography )装置を開示して ヽる。 この X線 C T装置は、 ホトダイォードアレイの出力を X線入射側とは逆 側に形成されたバンプを介して出力するもので、 各放射線検出素子の検 出感度を低下させることなく、 これら各放射線検出素子を 2次元方向に P T/JP03/02803
高密度で配列することができ、 これによって 1回の X線照射で広い範囲 の X線データを得ることができるとされている。
④特開平 5 - 9 0 5 5 4号公報
この公報は、 H g C d T e —ホトダイォードアレイの出力を S i 一 C C Dで読み出すために、 これらをバンプ接続した検出器を開示している。 ホ トダイォードアレイを駆動する直流電源からの駆動電圧は S i — C C D上の配線を介して印加される。 すなわち、 S i —C C D側表面は 2重 配線構造になっており、 第 1の配線はホトダイォード毎の出力をバンプ を介して C C Dの各画素 （読み出し領域） に出力するものであり、 第 2 の配線は直流電源からの電圧をホトダイォードアレイに供給するための 配線を成している。
発明の開示
しかしながら、 いずれの検出器も、 支持基板が半導体チップより も大 きいため、 隙間無く隣接して複数の検出器を配置することはできなかつ た。 もちろん、 支持基板を小さく して、 回路を側方に配置すれば、 2行 2列のマ トリ ッタスまでは検出器を配置することができるが、 例えば、 3行 3列の場合には、 中央の検出器の出力を取り出すスペースがない。 本発明は、 このよ うな課題に鑑みてなされたものであり、 複数の検出 器を並べた場合に、 それぞれの半導体チップ同士が極めて近接し又は接 触することが可能な検出器を提供することを目的とする。
上述の目的を解決するため、 本発明に係る検出器は、 複数の光検出素 子が形成され前記光検出素子の複数の出力端子を表面に備える半導体チ ップと、 前記出力端子からの信号が入力される複数の入力端子を備える 回路基板と、 それぞれの前記出力端子をそれぞれの前記入力端子に接続 する接続手段とを備えた検出器であって、 前記入力端子間の間隔は、 前 記出力端子間の間隔よりも狭く設定され、 前記回路基板は、 前記入力端 子の形成領域の外側の領域に、 前記入力端子からの信号を読み出す信号 読出回路を備えていることを特徴とする。
この検出器によれば、 回路基板における入力端子間の間隔が半導体チ ップにおける出力端子の間隔よりも狭く設定しており、 入力端子形成領 域の外側領域に信号読出回路を形成することができるため、 回路基板の 寸法を半導体チップより も小さくすることができ、 したがって、 複数の 検出器を並べる場合には、 半導体チップ同士を近接させ又は接触させて 配置することができる。 半導体チップの最外周に位置する画素と隣接す る半導体チップの最外周に位置する画素 （ホトダイオード） との隙間が 極めて少なくなることから不感領域を抑制することができ、 大面積の撮 像が容易に可能となる。
また、 接続手段は、 回路基板の出力の外部リードへの仲介又は外部リ ードからの回路基板への入力の仲介を更に行うことと してもよく、 この 場合には、 回路構成を単純化することができる。
また、 接続手段は、 半導体チップの支持基板を構成していることと し てもよい。すなわち、接続手段が半導体チップを支持することとすれば、 検出器の機械的強度を增加させることができる。
また、 支持基板は、 回路基板を収容する凹部を有していることと して もよく、 この場合には、 支持基板によって回路基板が保護される。
また、 接続手段は、 セラミック基体内に金属配線を埋め込んでなり、 金属配線は半導体チップの出力端子と回路基板の入力端子とを電気的に 接続することと してもよい。 セラミックは絶縁性に優れているため、 金 属配線間がセラミ ック基体によって電気的に分離でき、 多層配線構造を 基体内部に形成することができる。
また、 本発明の検出器は、 半導体チップの受光面側に形成されたシン チレータを備えることと してもよい。 シンチレータは X線等の放射線の 入射に応じて蛍光を発生する。 この蛍光は半導体チップによって検出す ることができる。
また、 接続手段が、 多層配線基板からなり、 半導体チップの出力端子 と多層配線基板の一方面側とはバンプを介して接続され、 多層配線基板 の他方面側と回路基板の入力端子とはバンプを介して接続されているこ とと してもよい。 この場合、 半導体チップ、 多層配線基板、 回路基板を 独立して形成することができるので製造歩留まりを向上させることがで きると共に、 比較的薄い多層配線基板を用いることで全体の厚みを薄く することができる。
また、 接続手段は、 半導体チップの一方面側に形成された薄膜多層配 線であり、 薄膜多層配線の回路基板側に設けられている端子と回路基板 の入力端子とはバンプを介して接続されていることと してもよい。 薄膜 多層配線の厚みは非常に薄いため、 全体の厚みを格段に薄くすることが できる。
また、 本発明の検出器は、 複数の光検出素子が形成された半導体チッ プと、 前記半導体チップからの出力信号が入力される回路基板と、 前記 半導体チップ及び前記回路基板を支持する支持基板とを備え、 前記支持 基板の厚み方向に垂直な方向の寸法は、 前記半導体チップの厚み方向に 垂直な方向の寸法以下であることを特徴とする。
すなわち、 本検出器では、 厚み方向に垂直な方向における支持基板の 寸法が半導体チップの寸法以下であるため、 複数の半導体チップ同士を 極めて近接させ又は接触させて並べることができる。なお、回路基板は、 信号読出回路が形成された基板である。
また、 この支持基板が、 回路基板を収容するパッケージの一部分を構 成する場合には、 パッケージによって回路基板が保護される。
また、 この場合、 回路基板の厚み方向に垂直な方向の寸法は、 半導体 チップの厚み方向に垂直な方向の寸法未満となる。
すなわち、 本発明の検出器は、 複数の光検出素子が形成された半導体 チップと、 前記半導体チップからの出力信号が全て入力される回路基板 とを備え、 前記回路基板の厚み方向に垂直な方向の寸法は、 前記半導体 チップの厚み方向に垂直な方向の寸法未満であることを 徴とする。 半 導体チップからの出力信号の全てが入力される回路基板が小さいため、 複数の半導体チップ同士を極めて近接させ又は接触させて並べることが できる。
図面の簡単な説明
図 1は実施の形態に係る検出器 Dの側面構成を示すプロック図である c 図 2は検出器の側断面の説明図である。
図 3は複数の検出器からなる撮像装置の平面図である。
図 4は撮像装置の側面図である。
図 5は図 1に示した検出器 Dの好適な一例としての検出器 Dの縦断面 図である。
図 6は P N接合近傍の検出器 Dの断面図である。
図 7は図 1に示した検出器 Dの好適な別の一例と しての検出器 Dの縦 断面図である。
図 8は図 1に示した検出器 Dの好適な更に別の一例と しての検出器 D の縦断面図である。
図 9は薄型の半導体チップを有する検出器 Dの側面構成を示す図であ る。
図 1 0は光入射側に凹凸部を有する半導体チップを備えた検出器 Dの 側面構成を示す図である。
図 1 1は回路基板側に凹凸部を有する半導体チップを備えた検出器 D の側面構成を示す図である。 図 1 2は光入射側及び回路基板側に凹凸部を有する半導体チップを備 えた検出器 Dの側面構成を示す図である。
図 1 3は、 図 1に示した検出器 Dの好適な別の一例と しての検出器 D の縦断面図である。
発明を実施するための最良の形態
以下、 実施の形態に係る検出器について説明する。 なお、 同一要素に は同一符号を用い、 重複する説明は省略する。
図 1は実施の形態に係る検出器 Dの側面構成を示すプロック図、 図 2 は検出器の側断面の説明図である。 本検出器 Dは、 半導体チップ Sと、 回路基板 Cと、 これらを接続する接続手段 C Mとを備えている。 半導体 チップ Sには、 複数の光検出素子 （ホトダイオード） P Dがー次元又は 二次元状に形成されており、 光検出素子 P Dの複数の出力端子 Tを表面 に備えている。 この出力端子 Tは、 回路基板 C側に直接対向するが、 光 検出素子の種類によって構造が異なる。
半導体チップ Sが裏面照射型のホトダイオードである場合には、 出力 端子 Tは半導体チップ Sの回路基板 C側に元々あるため、 そのまま、 回 路基板 Cに接続すればよい。 半導体チップ Sが表面照射型のホ トダイォ ードである場合には、 出力端子 Tは光入射面側、 すなわち、 半導体チッ プ Sの回路基板 Cとは反対側の面に元々はあるため、 半導体チップ Sの 内部にスルーホールを形成するなどして、 出力端子 Tを裏面側にまで延 ばし、 回路基板 cに接続する。
回路基板 Cは、 半導体チップ Sの出力端子 Tからの信号が入力される 複数の入力端子 I を備えている。
接続手段 C Mは、 それぞれの出力端子 Tをそれぞれの入力端子 I に電 気的に接続している。
ここで、 入力端子 I間の間隔は、 出力端子 T間の間隔より も狭く設定 されている。 したがって、 回路基板 Cは、 入力端子 I の形成領域 の 外側の領域に、 入力端子 Iからの信号を読み出す信号読出回路 Aを備え ることができる。
この検出器では、 回路基板 Cにおける入力端子 Iの形成領域 R が半 導体チップ Sにおける出力端子 Tの形成領域より も小さく設定しており、 入力端子形成領域 の外側領域に信号読出回路 Aを形成することがで きるため、 回路基板 Cの寸法を半導体チップ Sより も小さくすることが でき、 したがって、 複数の検出器 Dを並べる場合には、 半導体チップ S 同士を近接させ又は接触させて配置することができ、 半導体チップの最 外周に位置する画素と隣接する半導体チップの最外周に位置する光検出 素子 P Dとの隙間が極めて少なくなることから不感領域を抑制すること ができ、 大面積の撮像が容易に可能となる。
接続手段 C Mは、 回路基板 Cの電気信号出力の外部リ一ド Lへの仲介 又は外部リード L ' からの回路基板 Cへの電気信号入力の仲介を更に行 つている。 この場合には、 接続手段 C M以外に新たに電気配線を引き回 す必要がないため、 回路構成を単純化することができる。
外部リード L ' を介して回路基板 Cに与えられた電圧の一部は、 接続 手段 C Mを介して半導体チップ Sに伝達され、 光検出素子 P Dの駆動に 用いられ、 他の一部は信号読出回路 Aの駆動に用いられる。 一方、 それ ぞれの光検出素子 P Dからの出力信号は、 出力端子 T、 入力端子 I を介 して信号読出回路 Αにより処理され、 リ一ド Lを介して外部に取り出さ れる。 なお、 本例の信号読出回路 Aは、 スィ ッチ、 シフ ト レジスタなど の走査回路、 チャージアンプや積分回路などの単あるいは複合構成から なる回路である。 更に必要に応じて、 相関二重サンプリング （C D S ) 回路や、 A / D変換器を備えることができる。 信号の読出はシリアルで あってもパラレルであってもよレヽ。 なお、 本例の検出器 Dは、 必要に応じて、 半導体チップ Sの表面にシ ンチレータを備えており、 この場合には、 X線 C T装置等の X線撮像装 置用の検出器に適用することができる。 X線 C T装置は、 X.線源からの X線の被検体透過像を撮像するものであり、 複数の検出器 Dが並べられ て用いられる。
図 3は複数の検出器からなる光入射面から見た場合の撮像装置の平面 図、 図 4は撮像装置の側面図である。 表面側には矩形の半導体チップ S が隙間無く隣接している。 本例では、 4行 5列の検出器群からなる撮像 装置を示す。 ここで、 撮像装置を構成する検出器 Dは X線源からの距離 が等しくなるように 1軸方向に沿って並べられている。 これは、 検出器 Dを直交 2軸の方向に沿って X線源からの距離が等しくなるように配置 することを排するものではない。 また、 撮像素子の撮像面が平坦となる ように検出器 Dを配置してもよい。
図 5は、 図 1 に示した検出器 Dの好適な一例としての検出器 Dの縦断 面図である。 半導体チップ Sは表面入射型の光検出素子 （ホトダイォー ド）アレイを構成しており、各光検出素子 P Dは P N接合を有している。
P N接合の一方を構成するアノードと しての P型半導体 （P ) は、 半 導体チップの表面側に位置し、 半導体チップを厚み方向に貫通するスル 一ホール内に埋め込まれた金属配線 M Lを介して裏面に設けられた出力 端子 Tに接続されている。金属配線 M Lは、金属に限ったものではなく、 不純物をドープした低抵抗半導体であっても良い。 この P型半導体 （P ) の P型不純物濃度は高濃度である。 なお、 図面の右端に位置する光検出 素子 P Dは、 紙面の奥に向かって延びる金属配線 M Lを介し、 他の光検 出素子 P Dと同様に裏面側の出力端子に接続されているが、 図面上は表 現されていない。
また、 図示していないが、 半導体チップ Sの各検出素子 P D間には画 素を分離するための N型の高濃度不純物拡散（分離層）を行ってもよい。 また、 図には力ソードの電極を示していないが、 表面にある前記分離層 や N型高濃度不純物領域を適当な位置に設けて力ソードとし、 アノード 同様にスルーホールを通して回路基板側に電極を設けることが可能であ る。 あるいは、 半導体チップ Sの回路基板側面の適当な位置に N型の高 濃度不純物拡散を行った構造にし、 回路基板側面からカソ一ド電極を取 り出すことも可能である。 いずれにしても力ソード電極もバンプを介し て接続手段 C Mに接続される。
本例においては、 接続手段 C Mは、 半導体チップ Sの支持基板を構成 しており、検出器 Dの機械的強度が増加している。この支持基板 C Mは、 回路基板 Cを収容する凹部 D Pを有しており、 パッケージとしての支持 基板 C Mによって回路基板 Cが保護されている。 支持基板 C Mは、 セラ ミック基体 C R内に金属配線 M L 2を埋め込んでなり、 金属配線 M L 2 は出力端子 Tと入力端子 I とを接続している。 セラミ ックは絶縁性に優 れているため、 金属配線 M L 2間がセラミック基体 C Rによって電気的 に分離でき、 多層配線構造が基体内部に形成されている。
半導体チップ Sの出力端子 Tと支持基板 C Mの一方面側とはバンプ B 1 を介して接続され、 支持基板 C Mの他方面側と回路基板 Cの入力端子 I とはバンプ B 2を介して接続されている。
また、 支持基板 C M内部に埋め込まれた金属配線 M L 3は、 バンプ B
3を介して、外部リー K L、 L ' と回路基板 Cとを接続している。 なお、 外部リードし、 L 'は、 金属ピンあるいは金属ポールあるいはポリイ ミ ドなどの有機フィルムを基材に用いた配線フィルム（フレキシブル基板） や T A Bテープなどからなる物であって良い。 配線フィルムを用いる場 合には、 配線フィルムの接続手段 C Mと反対側端は接続コネクタなどを 設けていても良い。 P T/JP03/02803
本検出器 Dは、複数の光検出素子 P Dが形成された半導体チップ Sと、 半導体チップ Sからの出力信号が入力される回路基板 Cと、 半導体チッ プ S及ぴ回路基板 Cを支持する支持基板 C M (後述 ： S B ) とを備え、 支持基板の厚み方向 （Z方向） に垂直な方向 （X， Y方向） の寸法は、 半導体チップの厚み方向 （Z方向） に垂直な方向 （X , Y方向） の寸法 以下である。 支持基板は X方向も、 Y方向も小さいという ことである。 本検出器では、 支持基板 C Mの寸法が半導体チップ Sの寸法以下であ るため、 複数の半導体チップ Sを極めて近接させ又は接触させて並べる ことができる。 なお、 回路基板 Cは、 回路が形成された基板である。 こ の支持基板 C Mは、 回路基板 Cを収容するパッケージの一部分を構成し ているので、 パッケージによって回路基板 Cが保護されているが、 この 場合、 回路基板 Cの厚み方向 （Z方向） に垂直な方向 （X , Y方向） の 寸法は、 半導体チップ Sの厚み方向 （Z方向） に垂直な方向 （X , Y方 向） の寸法未満となる。 回路基板 Cは X方向も、 Y方向も小さいという ことである。
すなわち、 本検出器は、 複数の光検出素子 P Dが形成された半導体チ ップ Sと、 半導体チップ Sからの出力信号が全て入力される回路基板 C とを備え、 回路基板 Cの厚み方向に垂直な方向の寸法は、 半導体チップ の厚み方向に垂直な方向の寸法未満である。 半導体チップ Sからの出力 信号の全てが入力される回路基板 Cが小さいため、 複数の半導体チップ Sを極めて近接させ又は接触させて並べることができる。
また、 上記スルーホールの側壁と半導体チップ Sの表面及び裏面上に は絶縁膜 I Fが形成されており、 金属配線 M Lが P型半導体 （P ) 以外 に電気的に接触しない構成とされている。 なお、 絶縁膜 I Fは単層膜で あっても積層膜であっても良い。 半導体チップ Sの表面上には接着剤 A Dを介してシンチレ ^~タ S Cが設けられている。 シンチレ一夕 S Cは半 3
導体チップ sの受光面側に光学的に結合している。 シンチレータ s Cに
'X線等の放射線が入射すると、 蛍光が発生する。 この蛍光は半導体チッ プ Sに設けられた複数の光検出素子 PDによって検出することができる ( この蛍光は、 X線像と同様であるため、 この撮像装置では X線像が撮像 されたことなる。 本例におけるシンチレータ S Cの材料は C W〇 ： C d WO 4 (タングステン酸力 ドミ ゥム） 又は G d 2〇 2 Sであるが、 他の材 料も用いることができる。
G d 202 Sには賦活剤元素 （E u) を添加してもよい。 結晶 （G d2 02 S ) に添加する賦活剤元素 （E u ) の濃度を最適に調整することで、 X線に対して、 赤 · 緑 · 青の 3原色で発光させることができ、 ダイナミ ック レンジを可変することができる。 かかるシンチレータに、 半導体チ ップと して、 光検出素子を構成画素とする C CDィメージセンサを対応 させることもできる。 添加材と しては T b等を用いることもできる。 な お、 シンチレータ S Cは複数の光電変換素子 P Dを覆うものであり、 ま た、 複数の半導体チップ Sを覆うものであってもよい。
ここで、 ホトダイォードとしての光検出素子 P Dの機能について若干 の説明をしておく。
図 6は、 P N接合近傍の検出器 Dの断面図である。 X線がシンチレ一 タ S Cに入射すると、 シンチレータ S Cから蛍光が発生し、 この蛍光が PN接合に入射すると、 半導体空乏層内でキャリアが発生し、 キャ リ ア の一方は金属配線 MLを介して外部に取り出される。 金属配線 MLは、 P型半導体 （P) に接触する表面電極部 ML (A) と、 スルーホール内 を通過する貫通電極部 ML (B) とからなる。
表面電極部 ML (A) は A 1からなり、 貫通電極部 ML (B) は多結 晶 S i からなる。 S i からなる半導体チップ Sにスルーホールを形成し た後、 熱酸化を行うことによって、 半導体チップ S及びスルーホールの 露出面に熱酸化膜 （S i o 2 ) を形成することができる。 形成された酸 化膜は適当なホトリ ソグラフィ技術を用いて加工することができ、また、 必要に応じて C D (化学的気相成長） 法やスパッタ リ ング法による絶 縁膜を形成することができる。
図 1 3は、 図 1に示した検出器 Dの好適な別の一例と しての検出器 D の縦断面図である。 この検出器 Dは図 5に示したものと一部分のみが異 なる。すなわち、接続手段 C Mの凹部 D Pを排除した構成を取っている。 本実施例によれば、 凹部を形成する必要がないために安価に接続手段 C Mを作ることができるとともに、 接続手段 C Mの回路基板 Cを実装する 面の平坦精度を凹部を設けた場合に比較して向上させることができるた めに、 回路基板 Cのバンプ B 2、 B 3の接続不良を減少させることがで きる。
また、 本実施例では外部リード L、 L 'にフィルム配線 （フレキシブ ル配線基板） を用いた例を示している。 フィルム配線は、 ポリイ ミ ドな どの有機フィルム上もしく は内部に電気配線を形成したものであり、 接 続手段 C M側端には配線電極が露出しており、 接続手段 C Mの金属配線 M L 3の端子に導電性部材 C 'により接続される。 導電性接続部材 C 'は、 半田などが用いられる他、 バンプに用いられる材料やバンプと異方性導 電性フィルム A C F、 異方性導電性樹脂 A C P、 非導電性樹脂 N C Pと の糸且み合わせであっても良い。 外部リード L、 L 'であるフィルム配線 の他端には、外部機器に接続するためのコネクタ C Cが設けられている。 外部リードし、 L 'にフィルム配線を用いることで、 外部機器との接続 する位置関係が柔軟に対応ができる。 外部リード L、 L 'は、 この他に 口ゥ付けした金属ピンや金属ボール、 T A Bテープなどであっても良い。 図 7は、 図 1に示した検出器 Dの好適な別の一例と しての検出器 Dの 縦断面図である。 この検出器 Dは図 5に示したものと一部分のみが異な る。
すなわち、 接続手段 CMが多層配線基板からなり、 半導体チップ Sの 出力端子 Tと多層配線基板 CMの一方面側とはバンプ B 1を介して接続 され、 多層配線基板 CMの他方面側と回路基板 Cの入力端子 I とはバン プ B 2を介して接続されている。
また、 回路基板 Cは凹部を有する支持基板 S B内に収納されるが、 支 持基板 S Bはパッケージを構成し、 その開口端面に設けられたバンプ B 4は多層配線基板 CM及ぴバンプ B 3を介して回路基板 Cに接続されて おり、 回路基板 Cの出力は、 バンプ B 3、 多層配線基板 CM、 バンプ B 4及びセラミ ック基体からなる支持基板 S B内部に形成された金属配線
ML 3を順次介して外部リー ド Lから取り出される。 また、 外部リ一ド L ' からの入力は、 金属配線 ML 3、 バンプ B 4、 多層配線基板 CM及 ぴバンプ B 4を介して回路基板 Cに伝達される。
他の構成は図 5に示したものと同一である。
本例の構造の場合、 半導体チップ S、 多層配線基板 CM、 回路基板 C を独立して形成することができるので、 製造歩留まりを向上させること ができると共に、 セラミック基体に比較して、 薄い多層配線基板 CMを 用いることで全体の厚みを薄くすることができるという利点がある。
ここで、 回路基板 Cと支持基板 S Bとは接触している。 この場合、 回 路基板 Cにおいて発生した熱が支持基板 S Bに直接伝達されるので、 支 持基板 S Bに放熱材料 （金や銅系合金 （C u B e、 C uW) のヒー トシ ンク） を用いれば、 回路基板 Cの冷却効率を向上させることができ、 回 路の誤動作や雑音を抑えることが可能となる。
また、 回路基板 Cと支持基板 S Bをと接触させる場合、 この素子の製 造時において、 回路基板 Cを支持基板 S Bに取り付けた後、 回路基板 C 上にバンプ B 2、 B 3 , B 4を介して接続手段 C Mを取り付けた、更に、 接続手段 C M上にバンプ B 1を介して半導体チップ Sを取り付けること ができる。 すなわち、 バンプを用いた取付工程数は 2回である。
また、 回路基板 Cと支持基板 S Bとを離隔させることも可能である。 この場合、 回路基板 Cにバンプ B 2 , B 3を介して接続手段 C Mの一方 面を取り付け、 しかる後、 接続手段 C Mの他方面にバンプ B 1を介して 半導体チップ Sを取り付ける。 次に、 支持基板 S Bにバンプ B 4を介し て接続手段 C Mの一方面を取り付ける。 この場合、 回路基板 Cは宙に浮 いた状態となるため、 支持基板 S Bの凹部を回路基板 Cの高さ調整が不 要となる。
図 8は、 図 1に示した検出器 Dの好適な更に別の一例と しての検出器
Dの縦断面図である。 この検出器 Dは図 7に示したものと一部分のみが 異なる。 すなわち.、 接続手段 C Mは、 半導体チップ Sの裏面側に形成さ れた薄膜多層配線であり、 薄膜多層配線 C Mと回路基板 Cの入力端子 I とはバンプ B 2を介して接続されている。
他の構成は図 7のものと同一である。
薄膜多層配線の厚みは非常に薄いため （ 2 m m以下）、 全体の厚みを格 段に薄くすることができる。 なお、 本例の場合の半導体チップ Sの出力 端子 Tは、薄膜多層配線 C Mと半導体チップ S との境界に位置しており、 上述のように、 入力端子 I間の間隔は、 出力端子 T間の間隔より も狭く 設定されている。
本例においても、 回路基板 Cと支持基板 S Bとは接触している。 この 場合、 回路基板 Cにおいて発生した熱が支持基板 S Bに直接伝達される ので、 支持基板 S Bに放熱材料 （金や銅系合金 （C u B e、 C u W ) の ヒートシンク） を用いれば、 回路基板 Cの冷却効率を向上させることが でき、 回路の誤動作や雑音を抑えることが可能となる。
また、 回路基板 Cと支持基板 S Bとを接触させる場合、 この素子の製 造時において、 回路基板 Cを支持基板 S Bに取り付けた後、 回路基板 C 上にバンプ B 2， B 3 , B 4を介して接続手段 C Mを取り付けるだけで、 半導体チップ Sを回路基板 Cに電気的に接続することができる。 すなわ ち、 バンプを用いた取付工程数は 1回である。
また、 回路基板 Cを支持基板 S Bとを離隔させることも可能である。 この場合、 回路基板 Cにバンプ B 2， B 3を介して接続手段 C Mの一方 面を取り付け、 しかる後、 支持基板 S Bにバンプ B 4を介して接続手段 C Mの一方面を取り付ける。 この場合、 回路基板 Cは宙に浮いた状態と なるため、 支持基板 S Bの凹部を回路基板 Cの高さ調整が不要となる。 以上、 説明したように、 上述のそれぞれの検出器 Dによれば、 回路基 板 Cにおける入力端子形成領域 R :t の外側領域に信号処理回路 Aを形成 することができるため、 回路基板 Cの寸法を半導体チップ Sより も小さ くすることができ、 したがって、 複数の検出器 Dを並べる場合には、 半 導体チップ同士を近接させ又は接触させて配置することができ、 半導体 チップ Sの最外周に位置する画素と隣接する半導体チップ Sの最外周に 位置する画素との隙間が極めて少なく なることから不感領域を抑制する ことができ、 大面積の撮像が容易に可能となる。
なお、 上述の接続手段 C Mは、 セラミ ックを母体と したものの他、 ガ ラス、 ポリイミ ドゃエポキシ等の有機材料やこれらの複合材料を用いる ことができる。 また、 半導体チップ Sを接続するバンプ B 1 と、 バンプ B 2、 B 3又は B 4の融点は異なることが好ましい。 バンプの材料と し てはワイヤにより形成可能である A uゃメツキ可能な N iや N i と A u の積層、 あるいは半田、 導電性フィラーが含まれる榭脂などが挙げられ る。 半田は、 使用する金属材料と組成を調整することで融点を変えるこ とができる。 例えば P b S n系、 S n A g系、 A u S n系などのはんだ が代表的なものであり、 それぞれの組成の変更や C u， A g , B i， I nなどを添加することによ り融点を変更が可能となり、 実装に好適な半 田材料を選択できる。 これらの半田は共晶であっても共晶でなく ても良 い。 また、 バンプ: バンプ B 2、 バンプ B 3、 バンプ B 4の融点は かかる順番で高いことが好ましく、 この場合には、 融点の高い順番に組 み立てを行うことができるので、 組み立てが容易となる。
ンプを用いた実装には、 熱圧着や超音波によるフリ ップチップボン ディングによる方法が一般的である。
本実施例では、 バンプをダイレク トに半導体チップ Sや接続手段、 回 路基板に接続しているが、 実装形態はこれに限ったものではなく、 パン プと異方性導電性フィルム A C F、 異方性導電性ペース ト A C P、 非導 電性ペース ト N C Pなどを用いた方法であっても良い。 これら方法を用 いる場合、 バンプ接続後のアンダーフィル樹脂充填作業 （実装強度補強 用、 図示せず） を行う必要がなくなる。
また、 上述の光検出素子は表面入射型の素子に限らず、 半導体基板の 接続手段側 （裏面側） に P N接合を有し、 薄板化された裏面入射型の素 子 （ホ トダイオードアレイ） を用いることも可能である。
図 9 は薄型の半導体チップ S を有する検出器 Dの側面構成を示 す図である。
こ の半導体チップ S は、 複数の光検出素子の出力をそれぞれ取 り 出す出力端子 Tを備えており 、 これらの出力端子 Tは上述のい ずれかの接続手段 C Mを介して回路基板 Cの入力端子 I に接続さ れる。
以下の例で説明される検出器 Dにおいては、 半導体チップ S以 外の構成は、上述の実施形態のものと同一であるので、以下では、 半導体チップ Sの構成についてのみ説明する。 なお、 以下の例で 説明される検出器 Dにおいても、 半導体チップ Sの光入射面上に シンチレータを配置する こ とができる。
本例の半導体チップ Sは、 S i からなる薄型の n型半導体基板 1 n の光入射側の表面にアキュム レーショ ン層と しての高濃度不 純物層 1 n 'を備えており、接続手段 C M側に複数の； p型の半導体 領域 l p (硼素拡散） を備えている。 n型の半導体基板 I n と ！ 型の半導体領域 1 p とは、 p n接合 （光検出素子 ： ホ トダイォー ド） を構成している。 この ] p n接合からなる光検出素子は、 半導 体チップ Sの裏面側から入射する光に応じて電子 Z正孔対 （キヤ リ ア） を発生する。 必要に応じて、 光検出素子に逆バイアスを印 力 Pして良い。 これによ り 、 空乏層が広が り 、 検出感度向上、 光応 答の高速化を可能とする。
半導体基板 1 n の表面側に形成されている、 n型分離領域 1 n " にォーミ ック接触する力 ソー ド電極用配線電極 1 E 1 'が設け ら れカ ソー ド電極 1 E 1 に接続され、 また、 p型の半導体領域 l p にォーミ ック接触するア ノー ド電極用配線電極 1 E 2 'が設け ら れァノ ー ド電極 1 E 2 に接続されている。 これらのカ ソー ド電極 1 E 1及びアノー ド電極 1 E 2 にはバンプ電極 Bが形成され、 バ ンプ電極 B を介して逆バイ アスが印加される。
各 p n接合は画素と して機能し、 画素間には画素を分離するた めの n型分離領域 1 n〃を構成しており 、 p n接合で発生したキヤ リ アの一方は、 p n接合 （画素） 毎に接続手段 C M側の電極を通 つて回路基板 Cの入力端子 I に入力される。 半導体チップ S の電 極 1 E 2 は、 バンプ電極 Bを介して接続手段 C Mに接続される。
なお、 半導体基板 1 n の裏面には保護膜と反射防止膜 （ A R ) を兼ねた絶縁膜 1 I 1 が形成されており 、 この絶縁膜 1 I 1 は熱 酸化膜 （ S i O 2 ) または、 S i N、 S i 0 Nの単層あるいは積 層膜からなる。 また、 1 n "と 1 p を拡散した基板 1 n表面を保護 するための絶縁膜 1 I 2 'と、力 ソー ド電極 1 E 1 とアノ ー ド電極 1 E 2 を形成する場所のみを開口 させた絶縁膜 1 I 2 を形成して レヽる。 絶縁膜は、 S i O 2または S i N、 S i O 2、 ポリ イ ミ ドの 単層も しく は積層膜でよい。
また、 半導体基板 1 n の比抵抗は 5 0 Ω c m〜 1 0 k Ω c m程 度である。 裏面側の高濃度不純物層 1 n 'の深さは 0 . 1 〜数 u m 程度であって、 燐または砒素の熱拡散も しく はイオン注入によつ て形成され、 少なく と も 1 X 1 0 7 c m 3以上のキャ リ ア濃度を 有する。
半導体基板 1 11 の表面側に 1 P、 1 II〃を形成した後、 裏面側を 研磨やエッチングで薄く し、 アキュムレーシヨ ン処理するこ とで 例えば数 1 0 u ii！〜 2 5 0 u m程度の厚みの半導体チップ S を得 る こ とができる。 好適には 5 0 u m〜 l 0 0 u m程度の厚みであ る。 この半導体チップ Sは、 半導体基板 1 nが薄いため、 すなわ ち裏面の入射面から ： n接合面までの距離が短いために、 光入射 によ り 生成されたキャ リ アの走行距離が短く なる こ とから、 髙感 度、 高速応答で且つ画素間のク ロス トークが小さいとい う特徴が ある。
なお、 図面の右端に位置する画素 （ P型の半導体領域 1 P ) は、 紙面の奥に向かって延びるァノー ド電極用配線 1 E 2 'を介し、他 の画素 （ 1)型の半導体領域 1 P ) と同様にアノー ド電極 1 E 2 ( T ) に接続されるが、 図面上は表現されていない。
図 1 0 は光入射側に凹凸部を有する半導体チップ S を備えた検 出器 D の側面構成を示す図である。
この例で説明される検出器 Dにおいても、 半導体チップ S以外 の構成は、 上述の実施形態のものと同一であるので、 以下では、 半導体チップ sの構成についてのみ説明する。 なお、 以下の例で 説明される検出器 Dにおいても、 半導体チップ S の光入射面上に シンチレータを配置する こ とができる。
この半導体チップ Sの図 9 に示した半導体チップ S との相違点 は、 ①半導体基板 1 n の厚みの最大値が 1 5 0〜 6 0 0 u Hi程度 であり 、 P 11接合からなる光検出素子部分 （ホ トダイオー ド） の 基板の厚みが薄い点と、 ②基板裏面側の肉厚部に n型の高濃度不 純物領域 1 Nを設けたという点と、 ③各ホ トダイォー ドの分離領 域 1 n "上に絶緣膜 1 I 2 'を介してアノー ド電極 1 E 2 (出力端 子 ： T ) を配置した点である。 伹し、 この配置は、 必ずしも 1 n " 上に限ったものではない。
半導体基板 1 nの肉薄部 T Nの厚みは 5 0 u m〜 3 0 0 u ra程 度、 肉厚部丁 1 の厚みは 1 5 0〜 6 0 0 11 111程度でぁり 、 肉薄部 T Nは肉厚部 T Kよ り も薄く設定される。 複数の肉薄部 T Nは複 数の肉厚部 τ Kと共に凹凸部を構成し、 肉厚部 T Kは格子状に設 定される。
また、 高濃度不純物領域 1 Nの不純物濃度は、 1 X 1 015〜 1 X 1 02 c m 3、 深さは 2〜 2 0 0 u m程度である。 なお、 アキ ュム レーシ ョ ン層 と して機能する高濃度不純物層 1 n 'は基板裏 面の全面に形成されており 、 その深さは 0 . 1 〜数 u mである。 基板裏面上には絶縁膜 1 I 1 が形成されており 、 基板表面上には 絶縁層 1 I 2 'が形成されている。 絶縁膜 1 I 2 '上には力ソー ド 電極用配線電極 1 E 1 ' とアノー ド電極用配線電極 1 E 2 'が形 成されている。 それぞれの配線電極 1 E 1 ' と 1 E 2 'は絶縁膜 1
I 2 'に形成されたコ ンタク トホールを通 り 、 1 n と 1 p に電気 的に接続されている。
各ホ トダイオー ドの分離領域 ： L n〃上には、 絶縁膜 ]. I' 2 'を介 してアノー ド電極 1 E 2 (出力端子 ： T ) が配置されている。 ァ ノー ド電極 1 E 2及ぴ分離領域 1 n "は、肉厚部 T Kに対応して設 定されている。 アノー ド電極 1 E 2 はバンプ電極 Bを介して接続 手段 C Mに対して押し付け られるが、 ァノー ド電極 1 E 2は肉厚 部 T K上に位置するので、 押し付け時の基板破壊を抑制するこ と ができる。
配線電極 1 E 1 ' と 1 E 2 'の上には絶縁膜 1 I 2 が形成され ており、 絶縁膜 1 I 2 に設けられたコンタク トホールを通して、 それぞれ力ソー ド電極 1 E 1 とアノー ド電極 1 E 2 に電気的に接 続される。
この半導体チップ S では、 肉薄部 T Nでは、 半導体基板 1 が 薄いため、 すなわち裏面の入射面から p η接合面までの距離が短 いために、 光入射によ り 生成されたキャ リ アの走行距離が短く な る こ とから、 高感度、 高速応答で且つ画素間のク ロス トークが小 さいとい う特徴がある。 また、 高濃度の半導体領域 1 Νが肉厚部 Τ Κに形成されているので、 画素間のク ロ ス トーク を更に抑制す る こ とができる。 なお、 肉薄部 Τ Νは、 基板裏面上に格子上のマ スク を形成し、 このマス ク を用いて基板をエッチングするこ と に よ って形成する こ と ができ る。
図 1 1 は回路基板側に凹凸部を有する半導体チップ S を備えた 検出器 Dの側面構成を示す図である。
この例で説明される検出器 Dにおいても、 半導体チップ S以外 の構成は、 上述の実施形態のものと同一であるので、 以下では、 半導体チップ S の構成についてのみ説明する。 なお、 以下の例で 説明される検出器 Dにおいても、 半導体チップ Sの光入射面にシ ンチレータ を配置する こ とができる。
この半導体チップ S の図 1 0 に示した半導体チップ S との相違 点は、 基板の光入射面が平坦であ り 、 接続手段 C M側の表面に凹 凸が形成されている点である。 すなわち、 肉薄部 T Nの底面に p 型の半導体領域 1 Pが位置し、肉厚部 T Kに分離領域 1 n "が形成 されている。
なお、 本例の肉薄部 T Nは、 基板表面 （接続手段 C M側） 上に 格子状のマス クを形成し、 このマス ク を用いて基板をエッチング する こ と によって形成する こ とができる。 こ の半導体チップ S に おいても、 肉薄部にホ トダイオー ドを形成しているために、 光入 射によ り 生成されたキヤ リ ァの走行距離が短く なる こ とから、 高 感度、 高速応答で且つ画素間のク ロ ス トークが小さいとい う特徴 がある。
, 図 1 2 は光入射側及び回路基板側に凹凸部を有する半導体チッ プ S を備えた検出器 Dの側面構成を示す図である。
この例で説明される検出器 D においても、 半導体チップ S以外 の構成は、 上述の実施形態のものと同一であるので、 以下では、 半導体チップ Sの構成についてのみ説明する。 なお、 以下の例で 説明される検出器 Dにおいても、 半導体チップ Sの光入射面上に シンチレータを配置する こ とができる。
こ の半導体チップ S の図 1 1 に示した半導体チップ S と の相違 点は、 図 1 0 に示したよ う に、 基板の光入射面も凹凸を有してお り 、 ク ロ ス トーク抑制用の高濃度不純物領域 1 Nが肉厚部 T に 形成されている とい う点である。 本例の肉薄部 T Nは、 基板の両 面上に格子状のマスク を形成し、 このマスク を用いて基板をエツ チングする ことによって形成する こ とができ る。
基板の厚み方向に延びた線上にマスク の開口 中心は整列する。 エッチングによって形成される凹部は、 先細り となる。 したがつ て、 基板両面からエッチングを行う と、 片面のみからエッチング を行った場合を比較して、 凹部の底部の面積を大き く できる とい う利点がある。 なお、 こ の半導体チップ S においても、 肉薄部に ホ トダイオー ドを形成しているために、 光入射によ り生成された キャ リ アの走行距離が短く なる こ とから、 高感度、 高速応答で且 つ画素間のク ロ ス トークが小さいという特徴がある。
産業上の利用可能性
本発明は、 X線撮像装置等に用いられる検出器に利用することができ る。

Claims

請求の範囲
1 . 複数の光検出素子が形成され前記光検出素子の複数の出力 端子を表面に備える半導体チップと、 前記出力端子からの信号が入力さ れる複数の入力端子を備える回路基板と、 それぞれの前記出力端子をそ れぞれの前記入力端子に接続する接続手段とを備えた検出器であって、 前記入力端子間の間隔は、 前記出力端子間の間隔より も狭く設定され、 前記回路基板は、 前記入力端子の形成領域の外側の領域に、 前記入力 端子からの信号を読み出す信号読出回路を備えていることを特徴とする 検出^ 5：。
2 . 前記接続手段は、 前記回路基板の出力の外部リードへの仲 介又は外部リ一ドからの前記回路基板への入力の仲介を更に行う ことを 特徴とする請求の範囲第 1項に記載の検出器。
3 . 前記接続手段は、 前記半導体チップの支持基板を構成して いることを特徴とする請求の範囲第 1項に記載の検出器。
4 . 前記支持基板は、 前記回路基板を収容する凹部を有してい ることを特徴とする請求の範囲第 3項に記載の検出器。
5 . 前記接続手段は、 セラミ ック基体内に金属配線を埋め込ん でなり、 前記金属配線は前記出力端子と前記入力端子とを接続すること を特徴とする請求の範囲第 3項に記載の検出器。
6 . 前記半導体チップの受光面側に形成されたシンチレータを 備えることを特徴とする請求の範囲第 1項に記載の検出器。
7 . 前記接続手段は、 多層配線基板からなり、 前記半導体チッ プの前記出力端子と前記多層配線基板の一方面側とはバンプを介して接 続され、 前記多層配線基板の他方面側と前記回路基板の前記入力端子と はバンプを介して接続されていることを特徴とする請求の範囲第 1項に 記載の検出器。
8 . 前記接続手段は、 前記半導体チップの一方面側に形成され た薄膜多層配線であり、 前記薄膜多層配線と前記回路基板の前記入力端 子とはバンプを介して接銃されていることを特徴とする請求の範囲第 1 項に記載の検出器。
9 . 複数の光検出素子が形成された半導体チップと、 前記半導 体チップからの出力信号が入力される回路基板と、 前記半導体チップ及 び前記回路基板を支持する支持基板とを備え、 前記支持基板の厚み方向 に垂直な方向の寸法は、 前記半導体チップの厚み方向に垂直な方向の寸 法以下であることを特徴とする検出器。
1 0 . 前記支持基板は、 前記回路基板を収容するパッケージの 一部分を構成することを特徴とする請求の範囲第 9項に記載の検出器。
1 1 . 前記回路基板の厚み方向に垂直な方向の寸法は、 前記半 導体チップの厚み方向に垂直な方向の寸法未満であることを特徴とする 請求の範囲第 1 0項に記載の検出器。
1 2 . 複数の光検出素子が形成された半導体チップと、 前記半 導体チップからの出力信号が全て入力される回路基板とを備え、 前記回 路基板の厚み方向に垂直な方向の寸法は、 前記半導体チップの厚み方向 に垂直な方向の寸法未満であることを特徴とする検出器。
PCT/JP2003/002803 2002-03-08 2003-03-10 Detecteur WO2003077318A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020047008801A KR100969123B1 (ko) 2002-03-08 2003-03-10 검출기
AU2003213437A AU2003213437A1 (en) 2002-03-08 2003-03-10 Sensor
EP03708524.8A EP1492168B1 (en) 2002-03-08 2003-03-10 Sensor
IL163944A IL163944A (en) 2002-03-08 2004-09-07 Detector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002064227A JP4237966B2 (ja) 2002-03-08 2002-03-08 検出器
JP2002-64227 2002-03-08

Publications (1)

Publication Number Publication Date
WO2003077318A1 true WO2003077318A1 (fr) 2003-09-18

Family

ID=27800211

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/002803 WO2003077318A1 (fr) 2002-03-08 2003-03-10 Detecteur

Country Status (7)

Country Link
EP (1) EP1492168B1 (ja)
JP (1) JP4237966B2 (ja)
KR (1) KR100969123B1 (ja)
CN (1) CN100385673C (ja)
AU (1) AU2003213437A1 (ja)
IL (2) IL163944A0 (ja)
WO (1) WO2003077318A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105137A1 (ja) * 2003-05-23 2004-12-02 Hamamatsu Photonics K.K. 光検出装置
EP1492168A1 (en) * 2002-03-08 2004-12-29 Hamamatsu Photonics K.K. Sensor
EP1536478A2 (en) * 2003-11-25 2005-06-01 Fuji Photo Film Co., Ltd. Solid state imaging device and producing method thereof
EP1653515A1 (en) * 2004-10-26 2006-05-03 Sony Corporation Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
US7230247B2 (en) 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
US9322939B2 (en) 2009-09-08 2016-04-26 Koninklijke Philips N.V. Imaging measurement system with a printed photodetector array
WO2019063473A1 (en) * 2017-09-29 2019-04-04 Detection Technology Oy INTEGRATED RADIATION DETECTOR DEVICE
CN112930486A (zh) * 2018-10-26 2021-06-08 大日本印刷株式会社 放射线检测元件
US11405569B2 (en) 2017-07-25 2022-08-02 Sony Semiconductor Solutions Corporation Solid-state imaging device

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4414646B2 (ja) 2002-11-18 2010-02-10 浜松ホトニクス株式会社 光検出装置
JP4365108B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP3935091B2 (ja) * 2003-02-27 2007-06-20 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP4138529B2 (ja) 2003-02-24 2008-08-27 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP4364514B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP4133429B2 (ja) * 2003-02-24 2008-08-13 浜松ホトニクス株式会社 半導体装置
US7075091B2 (en) * 2004-01-29 2006-07-11 Ge Medical Systems Global Technology Company, Llc Apparatus for detecting ionizing radiation
JP4765506B2 (ja) * 2005-09-16 2011-09-07 大日本印刷株式会社 放射線検出パネルの製造方法、放射線検出パネル
JP4934826B2 (ja) * 2005-12-07 2012-05-23 株式会社アクロラド 放射線画像検出モジュールおよび放射線画像検出装置
JP5070637B2 (ja) * 2005-12-07 2012-11-14 株式会社アクロラド 放射線画像検出モジュール
WO2007117799A2 (en) * 2006-03-30 2007-10-18 Koninklijke Philips Electronics, N.V. Radiation detector array
JP4866656B2 (ja) * 2006-05-18 2012-02-01 富士フイルム株式会社 光電変換膜積層型カラー固体撮像装置
JP4289377B2 (ja) 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
US20080068815A1 (en) * 2006-09-18 2008-03-20 Oliver Richard Astley Interface Assembly And Method for Integrating A Data Acquisition System on a Sensor Array
EP2088451B1 (en) * 2008-02-05 2016-01-06 PANalytical B.V. Imaging detector
JP5773379B2 (ja) * 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5281484B2 (ja) * 2009-05-28 2013-09-04 浜松ホトニクス株式会社 放射線検出ユニット
GB0917401D0 (en) * 2009-10-05 2009-11-18 Selex Sensors & Airborne Sys Large format arrays and methods
JP5450188B2 (ja) 2010-03-16 2014-03-26 株式会社東芝 放射線検出装置、放射線検出装置の製造方法および画像撮影装置
JP2011226902A (ja) * 2010-04-20 2011-11-10 Nec Tohoku Ltd Ｘ線データ取得装置
JP5349410B2 (ja) 2010-06-17 2013-11-20 浜松ホトニクス株式会社 半導体集積回路装置の検査方法及び半導体集積回路装置
JP4644307B2 (ja) * 2010-07-09 2011-03-02 浜松ホトニクス株式会社 放射線イメージセンサ
US8659148B2 (en) * 2010-11-30 2014-02-25 General Electric Company Tileable sensor array
JP5703730B2 (ja) * 2010-12-13 2015-04-22 富士通株式会社 赤外線撮像装置
JP5792472B2 (ja) 2011-01-25 2015-10-14 浜松ホトニクス株式会社 放射線画像取得装置
DE102011012989B4 (de) 2011-03-03 2019-05-02 Ketek Gmbh Sensorkopf für einen Röntgendetektor
KR101761817B1 (ko) * 2011-03-04 2017-07-26 삼성전자주식회사 대면적 엑스선 검출기
DE102011081100A1 (de) * 2011-08-17 2013-02-21 Siemens Aktiengesellschaft Anordnung mit Photozellen
JP5832852B2 (ja) 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5791461B2 (ja) 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
JP2013235934A (ja) * 2012-05-08 2013-11-21 Canon Inc 検出装置、検出システム、及び、検出装置の製造方法
JP5944254B2 (ja) 2012-07-20 2016-07-05 浜松ホトニクス株式会社 放射線画像取得装置
JP6528376B2 (ja) * 2014-08-27 2019-06-12 富士通株式会社 撮像装置及びその製造方法
US9526468B2 (en) 2014-09-09 2016-12-27 General Electric Company Multiple frame acquisition for exposure control in X-ray medical imagers
CN107003417B (zh) * 2014-10-20 2019-06-21 模拟技术公司 用于辐射成像模态装置的探测器阵列的探测器单元
EP3120383B1 (en) * 2015-01-15 2017-11-29 Koninklijke Philips N.V. Imaging detector module assembly
JP6559977B2 (ja) * 2015-03-05 2019-08-14 キヤノンメディカルシステムズ株式会社 検出器パック、ｘ線ｃｔ装置
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
WO2017014798A1 (en) 2015-07-17 2017-01-26 Analogic Corporation Detector unit for detector array of radiation imaging modality
ES2962649T3 (es) 2015-09-30 2024-03-20 Hamamatsu Photonics Kk Sistema de adquisición de imágenes radiográficas y método de adquisición de imágenes radiográficas
JP6345720B2 (ja) * 2016-02-29 2018-06-20 浜松ホトニクス株式会社 放射線画像取得装置および放射線画像取得装置の調整方法
US9704907B1 (en) * 2016-04-08 2017-07-11 Raytheon Company Direct read pixel alignment
CN106324648B (zh) * 2016-08-31 2023-08-01 同方威视技术股份有限公司 半导体探测器及其封装方法
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール
JP6282368B2 (ja) * 2017-04-25 2018-02-21 浜松ホトニクス株式会社 光検出装置
DE102017217327B4 (de) * 2017-09-28 2021-04-22 Siemens Healthcare Gmbh Röntgendetektor aufweisend ein Trägerelement mit Schutzelement entlang der Seitenflächen
CN112189260A (zh) * 2018-05-28 2021-01-05 索尼半导体解决方案公司 成像装置
JP6747487B2 (ja) * 2018-10-26 2020-08-26 大日本印刷株式会社 放射線検出装置
JP2022040579A (ja) * 2020-08-31 2022-03-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法
US20230378229A1 (en) * 2020-10-06 2023-11-23 National University Corporation Shizuoka University Radiographic device
CN116250085A (zh) * 2020-11-13 2023-06-09 Ams-欧司朗有限公司 用于检测x射线辐射的模块组件
CN117042694A (zh) * 2021-03-11 2023-11-10 国立大学法人静冈大学 放射线拍摄装置
WO2022196188A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像装置の製造方法、および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435474A (ja) * 1990-05-30 1992-02-06 Olympus Optical Co Ltd 固体撮像装置
JPH05268535A (ja) * 1992-03-24 1993-10-15 Toshiba Corp 視覚センサー
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043582A (en) * 1985-12-11 1991-08-27 General Imagining Corporation X-ray imaging system and solid state detector therefor
US5464984A (en) * 1985-12-11 1995-11-07 General Imaging Corporation X-ray imaging system and solid state detector therefor
US5315147A (en) * 1989-09-25 1994-05-24 Grumman Aerospace Corporation Monolithic focal plane array
JP2809908B2 (ja) * 1991-09-30 1998-10-15 三菱電機株式会社 固体撮像素子
US5245191A (en) * 1992-04-14 1993-09-14 The Board Of Regents Of The University Of Arizona Semiconductor sensor for gamma-ray tomographic imaging system
JPH07333348A (ja) * 1994-06-03 1995-12-22 Toshiba Corp 放射線検出器およびこれを用いたｘ線ｃｔ装置
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US6194726B1 (en) * 1994-12-23 2001-02-27 Digirad Corporation Semiconductor radiation detector with downconversion element
JPH08330469A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置用配線基板およびその製造方法
JP3957803B2 (ja) * 1996-02-22 2007-08-15 キヤノン株式会社 光電変換装置
JP3629348B2 (ja) * 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
WO2000005748A2 (en) * 1998-07-22 2000-02-03 Digirad Corporation Blind pin placement on circuit boards
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
JP4365108B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435474A (ja) * 1990-05-30 1992-02-06 Olympus Optical Co Ltd 固体撮像装置
JPH05268535A (ja) * 1992-03-24 1993-10-15 Toshiba Corp 視覚センサー
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1492168A4 *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1492168A1 (en) * 2002-03-08 2004-12-29 Hamamatsu Photonics K.K. Sensor
EP1492168A4 (en) * 2002-03-08 2007-03-28 Hamamatsu Photonics Kk DETECTOR
US7230247B2 (en) 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
EP1628348A4 (en) * 2003-05-23 2007-07-18 Hamamatsu Photonics Kk PHOTO DETECTION DEVICE
US7470893B2 (en) 2003-05-23 2008-12-30 Hamamatsu Photonics K.K. Photo-detection device
EP1628348A1 (en) * 2003-05-23 2006-02-22 Hamamatsu Photonics K.K. Photo-detection device
WO2004105137A1 (ja) * 2003-05-23 2004-12-02 Hamamatsu Photonics K.K. 光検出装置
EP1536478A3 (en) * 2003-11-25 2008-07-23 FUJIFILM Corporation Solid state imaging device and producing method thereof
EP1536478A2 (en) * 2003-11-25 2005-06-01 Fuji Photo Film Co., Ltd. Solid state imaging device and producing method thereof
US7527990B2 (en) 2003-11-25 2009-05-05 Fujifilm Corporation Solid state imaging device and producing method thereof
US9269736B2 (en) 2004-10-26 2016-02-23 Sony Corporation Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
EP1653515A1 (en) * 2004-10-26 2006-05-03 Sony Corporation Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
CN100399573C (zh) * 2004-10-26 2008-07-02 索尼株式会社 半导体图像传感器模块及制备方法、相机及其制备方法
US7626155B2 (en) 2004-10-26 2009-12-01 Sony Corporation Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
US7319217B2 (en) 2004-10-26 2008-01-15 Sony Corporation Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
US10319772B2 (en) 2004-10-26 2019-06-11 Sony Corporation Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
US10930694B2 (en) 2004-10-26 2021-02-23 Sony Corporation Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
US9322939B2 (en) 2009-09-08 2016-04-26 Koninklijke Philips N.V. Imaging measurement system with a printed photodetector array
US11405569B2 (en) 2017-07-25 2022-08-02 Sony Semiconductor Solutions Corporation Solid-state imaging device
US11671726B2 (en) 2017-07-25 2023-06-06 Sony Semiconductor Solutions Corporation Solid-state imaging device
WO2019063473A1 (en) * 2017-09-29 2019-04-04 Detection Technology Oy INTEGRATED RADIATION DETECTOR DEVICE
US11362132B2 (en) 2017-09-29 2022-06-14 Detection Technology Oy Integrated radiation detector device
CN112930486A (zh) * 2018-10-26 2021-06-08 大日本印刷株式会社 放射线检测元件

Also Published As

Publication number Publication date
CN100385673C (zh) 2008-04-30
AU2003213437A1 (en) 2003-09-22
CN1606808A (zh) 2005-04-13
IL163944A0 (en) 2005-12-18
JP2003264280A (ja) 2003-09-19
IL163944A (en) 2009-09-01
EP1492168A4 (en) 2007-03-28
EP1492168A1 (en) 2004-12-29
EP1492168B1 (en) 2018-07-18
KR100969123B1 (ko) 2010-07-09
JP4237966B2 (ja) 2009-03-11
KR20040089086A (ko) 2004-10-20

Similar Documents

Publication Publication Date Title
WO2003077318A1 (fr) Detecteur
US7230247B2 (en) Detector
US10908302B2 (en) Semiconductor photo-detection device and radiation detection apparatus
US9196650B2 (en) Method of forming a low profile image sensor package
US8389322B2 (en) Photodiode array, method of manufacturing the same, and radiation detector
US7189971B2 (en) Radiation imaging device and system
US7301214B2 (en) Component of a radiation detector comprising a substrate with positioning structure for a photoelectric element array
US8497483B2 (en) Circuit substrate and method
JP5085122B2 (ja) 半導体光検出素子及び放射線検出装置
JP2005520346A (ja) 画素センサーのアレーとその製造方法
US10868074B2 (en) Detector module, detector, imaging apparatus and method of manufacturing a detector module
JP2015037117A (ja) 固体撮像装置およびその製造方法、ならびに撮像装置
KR100652955B1 (ko) 이미지 센서 패키지 제조방법
JP4799746B2 (ja) 放射線検出器モジュール
JP2022084094A (ja) 赤外線検出器、及び撮像システム
JP2014211383A (ja) 放射線検出器
JPH07321367A (ja) 赤外線検知装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SK SL TJ TM TN TR TT TZ UA UG UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020047008801

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038017555

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 163944

Country of ref document: IL

WWE Wipo information: entry into national phase

Ref document number: 2003708524

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003708524

Country of ref document: EP