KR20040089086A - 검출기 - Google Patents

검출기 Download PDF

Info

Publication number
KR20040089086A
KR20040089086A KR10-2004-7008801A KR20047008801A KR20040089086A KR 20040089086 A KR20040089086 A KR 20040089086A KR 20047008801 A KR20047008801 A KR 20047008801A KR 20040089086 A KR20040089086 A KR 20040089086A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
detector
input
output
Prior art date
Application number
KR10-2004-7008801A
Other languages
English (en)
Other versions
KR100969123B1 (ko
Inventor
시바야마가쓰미
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20040089086A publication Critical patent/KR20040089086A/ko
Application granted granted Critical
Publication of KR100969123B1 publication Critical patent/KR100969123B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20183—Arrangements for preventing or correcting crosstalk, e.g. optical or electrical arrangements for correcting crosstalk
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20188—Auxiliary details, e.g. casings or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

반도체 칩(S)은 복수의 포토 다이오드(PD)가 형성되어 광 검출 소자의 복수의 출력 단자(T)를 표면에 구비하고 있다. 회로 기판(C)은 반도체 칩(S)의 출력 단자(T)로부터의 신호가 입력되는 복수의 입력 단자(I)를 구비하고 있다. 접속 수단(CM)은 각각의 출력 단자(T)를 각각의 입력 단자(I)에 접속하고 있지만, 입력 단자(I)간의 간격은 출력 단자(T)간의 간격보다도 좁게 설정되어 있다. 이 검출기에서는, 회로 기판(C)에 있어서의 입력 단자 형성 영역(RI)의 외측 영역에 신호 판독 회로(A)를 형성할 수 있기 때문에, 회로 기판(C)의 치수를 반도체 칩(S)보다도 작게 할 수 있으며, 따라서, 복수의 검출기(D)를 나열할 경우에는, 반도체 칩(S)끼리를 근접시키거나 또는 접촉시켜 배치할 수 있어, 검출기 접속 부분의 해상도 저하를 억제할 수 있다.

Description

검출기{Sensor}
종래의 X선 촬상 장치에 적용 가능한 검출기는 이하의 문헌에 기재되어 있다.
① 일본 특개평 4-254377호 공보
이 공보는 광 검출 장치의 실장 구조를 개시하고 있다. 이 실장 구조에서는, 이면 입사형 포토 다이오드 어레이를 범프를 통해 신호 처리부에 접속하고 있다. 광 신호의 추출 전극을 수광 기판 이면 측에 설치하였기 때문에, 표면 측 거의를 수광면으로 할 수 있어, 개구율이 종래에 비하여 비약적으로 향상한다고 되어 있다. 또한, 수광부는 PIN형 포토 다이오드를 채용하고 있어, I층에 의해 입사한 광은 고효율로 흡수되고, I층의 존재에 의해 접합 용량을 작게 할 수 있어, 고전압을 인가하여 캐리어의 공핍층 주행 시간을 짧게 할 수 있고, 또한, 기계적 강도가 높아진다고 되어 있다. 화소마다 추출된 신호 전하는 신호 처리 회로 기판에 입력된다.
② 일본 특개평 9-288184호 공보
이 공보는 집적 회로를 방사선으로부터 보호하도록 광 검출부, 배선 기판,구동 집적 회로 및 신호 처리 집적 회로를 적층 구조로 한 방사선 검출 장치를 개시하고 있다.
③ 일본 특개평 7-333348호 공보
이 공보는 X선 CT(Computed Tomography) 장치를 개시하고 있다. 이 X선 CT 장치는 포토 다이오드 어레이의 출력을 X선 입사 측과는 반대 측에 형성된 범프를 통해 출력하는 것으로, 각 방사선 검출 소자의 검출 감도를 저하시키지 않고, 이들 각 방사선 검출 소자를 2차원 방향으로 고밀도로 배열할 수 있어, 이로써 1회의 X선 조사로 넓은 범위의 X선 데이터를 얻을 수 있다고 되어 있다.
④ 일본 특개평 5-90554호 공보
이 공보는 HgCdTe-포토 다이오드 어레이의 출력을 Si-CCD에서 판독하기 위해, 이들을 범프 접속한 검출기를 개시하고 있다. 포토 다이오드 어레이를 구동하는 직류 전원으로부터의 구동 전압은 Si-CCD 상의 배선을 통해 인가된다. 즉, Si-CCD 측 표면은 2중 배선 구조로 되어 있어, 제 1 배선은 포토 다이오드마다의 출력을 범프를 통해 CCD의 각 화소(판독 영역)에 출력하는 것이고, 제 2 배선은 직류 전원으로부터의 전압을 포토 다이오드 어레이에 공급하기 위한 배선을 구성하고 있다.
본 발명은 X선 촬상 장치 등에 사용되는 검출기에 관한 것이다.
도 1은 실시형태에 관련되는 검출기(D)의 측면 구성을 도시하는 블록도.
도 2는 검출기의 측단면 설명도.
도 3은 복수의 검출기로 이루어지는 촬상 장치의 평면도.
도 4는 촬상 장치의 측면도.
도 5는 도 1에 도시한 검출기(D)의 적합한 일례로서의 검출기(D)의 종단면도.
도 6은 PN 접합 근방의 검출기(D)의 단면도.
도 7은 도 1에 도시한 검출기(D)의 적합한 다른 일례로서의 검출기(D)의 종단면도.
도 8은 도 1에 도시한 검출기(D)의 적합한 또 다른 일례로서의 검출기(D)의 종단면도.
도 9는 박형 반도체 칩을 갖는 검출기(D)의 측면 구성을 도시하는 도면.
도 10은 광 입사 측에 요철부를 갖는 반도체 칩을 구비한 검출기(D)의 측면구성을 도시하는 도면.
도 11은 회로 기판 측에 요철부를 갖는 반도체 칩을 구비한 검출기(D)의 측면 구성을 도시하는 도면.
도 12는 광 입사 측 및 회로 기판 측에 요철부를 갖는 반도체 칩을 구비한 검출기(D)의 측면 구성을 도시하는 도면.
도 13은 도 1에 도시한 검출기(D)의 적합한 다른 일례로서의 검출기(D)의 종단면도.
그러나, 어느 검출기도 지지 기판이 반도체 칩보다도 크기 때문에, 갭 없이 인접하여 복수의 검출기를 배치할 수는 없었다. 물론, 지지 기판을 작게 하여, 회로를 옆쪽에 배치하면, 2행 2열의 매트릭스까지는 검출기를 배치할 수 있지만, 예를 들면, 3행 3열인 경우에는, 중앙의 검출기 출력을 추출하는 스페이스가 없다.
본 발명은 이러한 과제를 감안하여 이루어진 것으로, 복수의 검출기를 나열한 경우에, 각각의 반도체 칩끼리가 극히 근접하거나 또는 접촉하는 것이 가능한 검출기를 제공하는 것을 목적으로 한다.
상술한 목적을 해결하기 위해, 본 발명에 관련되는 검출기는 복수의 광 검출 소자가 형성되어 상기 광 검출 소자의 복수의 출력 단자를 표면에 구비하는 반도체 칩과, 상기 출력 단자로부터의 신호가 입력되는 복수의 입력 단자를 구비하는 회로 기판과, 각각의 상기 출력 단자를 각각의 상기 입력 단자에 접속하는 접속 수단을 구비한 검출기로, 상기 입력 단자간의 간격은 상기 출력 단자간의 간격보다도 좁게 설정되어, 상기 회로 기판은 상기 입력 단자의 형성 영역 외측 영역에 상기 입력 단자로부터의 신호를 판독하는 신호 판독 회로를 구비하고 있는 것을 특징으로 한다.
이 검출기에 의하면, 회로 기판에 있어서의 입력 단자간의 간격이 반도체 칩에 있어서의 출력 단자의 간격보다도 좁게 설정되어 있어, 입력 단자 형성 영역의 외측 영역에 신호 판독 회로를 형성할 수 있기 때문에, 회로 기판의 치수를 반도체 칩보다도 작게 할 수 있으며, 따라서, 복수의 검출기를 나열할 경우에는, 반도체 칩끼리를 근접시키거나 또는 접촉시켜 배치할 수 있다. 반도체 칩의 최외주에 위치하는 화소와 인접하는 반도체 칩의 최외주에 위치하는 화소(포토 다이오드)와의 갭이 극히 적어지기 때문에 불감 영역을 억제할 수 있어, 대면적의 촬상이 용이하게 가능해진다.
또한, 접속 수단은 회로 기판의 출력의 외부 리드로의 중개 또는 외부 리드에서 회로 기판으로의 입력 중개를 더욱 행하는 것으로 하여도 되며, 이 경우에는, 회로 구성을 단순화할 수 있다.
또한, 접속 수단은 반도체 칩의 지지 기판을 구성하고 있는 것으로 하여도 된다. 즉, 접속 수단이 반도체 칩을 지지하는 것으로 하면, 검출기의 기계적 강도를 증가시킬 수 있다.
또한, 지지 기판은 회로 기판을 수용하는 오목부를 갖고 있는 것으로 하여도 되며, 이 경우에는, 지지 기판에 의해 회로 기판이 보호된다.
또한, 접속 수단은 세라믹 기체 내에 금속 배선을 매입하여 이루어지며, 금속 배선은 반도체 칩의 출력 단자와 회로 기판의 입력 단자를 전기적으로 접속하는 것으로 하여도 된다. 세라믹은 절연성에 뛰어나기 때문에, 금속 배선 사이가 세라믹 기체에 의해 전기적으로 분리할 수 있어, 다층 배선 구조를 기체 내부에 형성할 수 있다.
또한, 본 발명의 검출기는 반도체 칩의 수광면 측에 형성된 신틸레이터(scintillator)를 구비하는 것으로 하여도 된다. 신틸레이터는 X선 등의 방사선의 입사에 따라서 형광을 발생한다. 이 형광은 반도체 칩에 의해 검출할 수 있다.
또한, 접속 수단이 다층 배선 기판으로 이루어지며, 반도체 칩의 출력 단자와 다층 배선 기판의 한쪽 면 측과는 범프를 통해 접속되고, 다층 배선 기판의 다른쪽 면 측과 회로 기판의 입력 단자는 범프를 통해 접속되어 있는 것으로 하여도된다. 이 경우, 반도체 칩, 다층 배선 기판, 회로 기판을 독립하여 형성할 수 있기 때문에 제조 수율을 향상시킬 수 있음과 동시에, 비교적 얇은 다층 배선 기판을 사용함으로써 전체 두께를 얇게 할 수 있다.
또한, 접속 수단은 반도체 칩의 한쪽 면 측에 형성된 박막 다층 배선으로, 박막 다층 배선의 회로 기판 측에 설치되어 있는 단자와 회로 기판의 입력 단자는 범프를 통해 접속되어 있는 것으로 하여도 된다. 박막 다층 배선의 두께는 대단히 얇기 때문에, 전체 두께를 각별히 얇게 할 수 있다.
또한, 본 발명의 검출기는 복수의 광 검출 소자가 형성된 반도체 칩과, 상기 반도체 칩으로부터의 출력 신호가 입력되는 회로 기판과, 상기 반도체 칩 및 상기 회로 기판을 지지하는 지지 기판을 구비하고, 상기 지지 기판의 두께 방향에 수직인 방향의 치수는 상기 반도체 칩의 두께 방향에 수직인 방향의 치수 이하인 것을 특징으로 한다.
즉, 본 검출기에서는, 두께 방향에 수직인 방향에 있어서의 지지 기판의 치수가 반도체 칩의 치수 이하이기 때문에, 복수의 반도체 칩끼리를 극히 근접시키거나 또는 접촉시켜 나열할 수 있다. 또한, 회로 기판은 신호 판독 회로가 형성된 기판이다.
또한, 이 지지 기판이 회로 기판을 수용하는 패키지의 일부분을 구성할 경우에는, 패키지에 의해 회로 기판이 보호된다.
또한, 이 경우, 회로 기판의 두께 방향에 수직인 방향의 치수는 반도체 칩의 두께 방향에 수직인 방향의 치수 미만이 된다.
즉, 본 발명의 검출기는 복수의 광 검출 소자가 형성된 반도체 칩과, 상기 반도체 칩으로부터의 출력 신호가 모두 입력되는 회로 기판을 구비하고, 상기 회로 기판의 두께 방향에 수직인 방향의 치수는 상기 반도체 칩의 두께 방향에 수직인 방향의 치수 미만인 것을 특징으로 한다. 반도체 칩으로부터의 출력 신호 모두가 입력되는 회로 기판이 작기 때문에, 복수의 반도체 칩끼리를 극히 근접시키거나 또는 접촉시켜 나열할 수 있다.
이하, 실시형태에 관련되는 검출기에 대해서 설명한다. 또한, 동일 요소에는 동일 부호를 사용하여, 중복하는 설명은 생략한다.
도 1은 실시형태에 관련되는 검출기(D)의 측면 구성을 도시하는 블록도, 도 2는 검출기의 측단면 설명도이다. 본 검출기(D)는 반도체 칩(S)과, 회로 기판(C)과, 이들을 접속하는 접속 수단(CM)을 구비하고 있다. 반도체 칩(S)에는 복수의 광 검출 소자(포토 다이오드; PD)가 1차원 또는 2차원형으로 형성되어 있고, 광 검출 소자(PD)의 복수의 출력 단자(T)를 표면에 구비하고 있다. 이 출력 단자(T)는 회로 기판(C) 측에 직접 대향하지만, 광 검출 소자의 종류에 따라 구조가 다르다.
반도체 칩(S)이 이면 조사형 포토 다이오드인 경우에는, 출력 단자(T)는 반도체 칩(S)의 회로 기판(C) 측에 원래 있기 때문에, 그대로 회로 기판(C)에 접속하면 된다. 반도체 칩(S)이 표면 조사형 포토 다이오드인 경우에는, 출력 단자(T)는 광 입사면 측, 즉, 반도체 칩(S)의 회로 기판(C)과는 반대 측 면에 원래는 있기 때문에, 반도체 칩(S)의 내부에 스루 홀(through hole)을 형성하는 등 하여, 출력 단자(T)를 이면 측에까지 연장하여, 회로 기판(C)에 접속한다.
회로 기판(C)은 반도체 칩(S)의 출력 단자(T)로부터의 신호가 입력되는 복수의 입력 단자(I)를 구비하고 있다.
접속 수단(CM)은 각각의 출력 단자(T)를 각각의 입력 단자(I)에 전기적으로 접속하고 있다.
여기서, 입력 단자(I)간의 간격은 출력 단자(T)간의 간격보다도 좁게 설정되어 있다. 따라서, 회로 기판(C)은 입력 단자(I)의 형성 영역(RI)의 외측 영역에 입력 단자(I)로부터의 신호를 판독하는 신호 판독 회로(A)를 구비할 수 있다.
이 검출기에서는, 회로 기판(C)에 있어서의 입력 단자(I)의 형성 영역(RI)이 반도체 칩(S)에 있어서의 출력 단자(T)의 형성 영역보다도 작게 설정되어 있어, 입력 단자 형성 영역(RI)의 외측 영역에 신호 판독 회로(A)를 형성할 수 있기 때문에, 회로 기판(C)의 치수를 반도체 칩(S)보다도 작게 할 수 있으며, 따라서, 복수의 검출기(D)를 나열할 경우에는, 반도체 칩(S)끼리를 근접시키거나 또는 접촉시켜 배치할 수 있어, 반도체 칩의 최외주에 위치하는 화소와 인접하는 반도체 칩의 최외주에 위치하는 광 검출 소자(PD)와의 갭이 극히 적어지기 때문에 불감 영역을 억제할 수 있어, 대면적의 촬상이 용이하게 가능해진다.
접속 수단(CM)은 회로 기판(C)의 전기 신호 출력의 외부 리드(L)로의 중개 또는 외부 리드(L')에서 회로 기판(C)으로의 전기 신호 입력 중개를 더욱 행하고있다. 이 경우에는, 접속 수단(CM) 이외에 새롭게 전기 배선을 배치할 필요가 없기 때문에, 회로 구성을 단순화할 수 있다.
외부 리드(L')를 통해 회로 기판(C)에 주어진 전압의 일부는 접속 수단(CM)을 통해 반도체 칩(S)에 전달되어, 광 검출 소자(PD)의 구동에 사용되고, 다른 일부는 신호 판독 회로(A) 구동에 사용된다. 한편, 각각의 광 검출 소자(PD)로부터의 출력 신호는 출력 단자(T), 입력 단자(I)를 통해 신호 판독 회로(A)에 의해 처리되어, 리드(L)를 통해 외부로 추출된다. 또한, 본 예의 신호 판독 회로(A)는 스위치, 시프트 레지스터 등의 주사 회로, 차지 앰플리파이어나 적분 회로 등의 단순 혹은 복합 구성으로 이루어지는 회로이다. 더욱이 필요에 따라서, 상관 2중 샘플링(CDS) 회로나 A/D 변환기를 구비할 수 있다. 신호 판독은 시리얼이어도 패럴렐이어도 된다.
또한, 본 예의 검출기(D)는 필요에 따라서, 반도체 칩(S)의 표면에 신틸레이터를 구비하고 있어, 이 경우에는, X선 CT 장치 등의 X선 촬상 장치용 검출기에 적용할 수 있다. X선 CT 장치는 X선원으로부터의 X선의 피검체 투과상을 촬상하는 것으로, 복수의 검출기(D)가 나열되어 사용된다.
도 3은 복수의 검출기로 이루어지는 광 입사면에서 본 경우의 촬상 장치의 평면도, 도 4는 촬상 장치의 측면도이다. 표면 측에는 구형 반도체 칩(S)이 갭 없이 인접하고 있다. 본 예에서는, 4행 5열의 검출기군으로 이루어지는 촬상 장치를 나타낸다. 여기서, 촬상 장치를 구성하는 검출기(D)는 X선원으로부터의 거리가 같아지도록 1축 방향을 따라 나열되어 있다. 이것은 검출기(D)를 직교 2축의 방향을따라 X선원으로부터의 거리가 같아지도록 배치하는 것을 배척하는 것은 아니다. 또한, 촬상 소자의 촬상면이 평탄해지도록 검출기(D)를 배치하여도 된다.
도 5는 도 1에 도시한 검출기(D)가 적합한 일례로서의 검출기(D)의 종단면도이다. 반도체 칩(S)은 표면 입사형 광 검출 소자(포토 다이오드) 어레이를 구성하고 있어, 각 광 검출 소자(PD)는 PN 접합을 갖고 있다.
PN 접합의 한쪽을 구성하는 어노이드로서의 P형 반도체(P)는 반도체 칩의 표면 측에 위치하여, 반도체 칩을 두께 방향으로 관통하는 스루 홀 내에 매입된 금속 배선(ML)을 통해 이면에 설치된 출력 단자(T)에 접속되어 있다. 금속 배선(ML)은 금속에 한정된 것이 아니라, 불순물을 도프한 저저항 반도체여도 된다. 이 P형 반도체(P)의 P형 불순물 농도는 고농도이다. 또한, 도면의 우단에 위치하는 광 검출 소자(PD)는 지면 속을 향하여 연장되는 금속 배선(ML)을 통해, 다른 광 검출 소자(PD)와 마찬가지로 이면 측의 출력 단자에 접속되어 있지만, 도면 상은 표현되어 있지 않다.
또한, 도시하고 있지 않지만, 반도체 칩(S)의 각 검출 소자(PD) 사이에는 화소를 분리하기 위한 N형 고농도 불순물 확산(분리층)을 하여도 된다. 또한, 도면에는 캐소드의 전극을 도시하고 있지 않지만, 표면에 있는 상기 분리층이나 N형 고농도 불순물 영역을 적당한 위치에 설치하여 캐소드로 하여, 어노이드와 마찬가지로 스루 홀을 통해 회로 기판 측에 전극을 설치하는 것이 가능하다. 혹은, 반도체 칩(S)의 회로 기판 측면의 적당한 위치에 N형 고농도 불순물 확산을 한 구조로 하여, 회로 기판 측면으로부터 캐소드 전극을 추출하는 것도 가능하다. 어떻든 간에캐소드 전극도 범프를 통해 접속 수단(CM)에 접속된다.
본 예에 있어서는, 접속 수단(CM)은 반도체 칩(S)의 지지 기판을 구성하고 있어, 검출기(D)의 기계적 강도가 증가하고 있다. 이 지지 기판(CM)은 회로 기판(C)을 수용하는 오목부(DP)를 갖고 있어, 패키지로서의 지지 기판(CM)에 의해 회로 기판(C)이 보호되고 있다. 지지 기판(CM)은 세라믹 기체(CR) 내에 금속 배선(ML2)을 매립하여 이루어지며, 금속 배선(ML2)은 출력 단자(T)와 입력 단자(I)를 접속하고 있다. 세라믹은 절연성에 뛰어나기 때문에, 금속 배선(ML2)간이 세라믹 기체(CR)에 의해 전기적으로 분리할 수 있어, 다층 배선 구조가 기체 내부에 형성되어 있다.
반도체 칩(S)의 출력 단자(T)와 지지 기판(CM)의 한쪽 면 측과는 범프(B1)를 통해 접속되고, 지지 기판(CM)의 다른쪽 면 측과 회로 기판(C)의 입력 단자(I)는 범프(B2)를 통해 접속되어 있다.
또한, 지지 기판(CM) 내부에 매립된 금속 배선(ML3)은 범프(B3)를 통해 외부 리드(L, L')와 회로 기판(C)을 접속하고 있다. 또한, 외부 리드(L, L')는 금속 핀 혹은 금속 볼 혹은 폴리이미드 등의 유기 필름을 기재로 사용한 배선 필름(플렉시블 기판)이나 TAB 테이프 등으로 이루어지는 것이면 된다. 배선 필름을 사용할 경우에는, 배선 필름의 접속 수단(CM)과 반대 측 끝은 접속 커넥터 등을 설치하고 있어도 된다.
본 검출기(D)는 복수의 광 검출 소자(PD)가 형성된 반도체 칩(S)과, 반도체 칩(S)으로부터의 출력 신호가 입력되는 회로 기판(C)과, 반도체 칩(S) 및 회로 기판(C)을 지지하는 지지 기판(CM)(후술: SB)을 구비하고, 지지 기판의 두께 방향(Z방향)에 수직인 방향(X, Y방향)의 치수는 반도체 칩의 두께 방향(Z방향)에 수직인 방향(X, Y방향)의 치수 이하이다. 지지 기판은 X방향도 Y방향도 작다는 것이다.
본 검출기에서는, 지지 기판(CM)의 치수가 반도체 칩(S)의 치수 이하이기 때문에, 복수의 반도체 칩(S)을 극히 근접시키거나 또는 접촉시켜 나열할 수 있다. 또한, 회로 기판(C)은 회로가 형성된 기판이다. 이 지지 기판(CM)은 회로 기판(C)을 수용하는 패키지의 일부분을 구성하고 있기 때문에, 패키지에 의해 회로 기판(C)이 보호되고 있지만, 이 경우, 회로 기판(C)의 두께 방향(Z방향)에 수직인 방향(X, Y방향)의 치수는 반도체 칩(S)의 두께 방향(Z방향)에 수직인 방향(X, Y방향)의 치수 미만이 된다. 회로 기판(C)은 X방향도 Y방향도 작다는 것이다.
즉, 본 검출기는 복수의 광 검출 소자(PD)가 형성된 반도체 칩(S)과, 반도체 칩(S)으로부터의 출력 신호가 모두 입력되는 회로 기판(C)을 구비하고, 회로 기판(C)의 두께 방향에 수직인 방향의 치수는 반도체 칩의 두께 방향에 수직인 방향의 치수 미만이다. 반도체 칩(S)으로부터의 출력 신호 모두가 입력되는 회로 기판(C)이 작기 때문에, 복수의 반도체 칩(S)을 극히 근접시키거나 또는 접촉시켜 나열할 수 있다.
또한, 상기 스루 홀의 측벽과 반도체 칩(S)의 표면 및 이면 상에는 절연막(IF)이 형성되어 있고, 금속 배선(ML)이 P형 반도체(P) 이외에 전기적으로 접촉하지 않는 구성으로 되어 있다. 또한, 절연막(IF)은 단층막이어도 적층막이어도 된다. 반도체 칩(S)의 표면 상에는 접착제(AD)를 통해 신틸레이터(SC)가 설치되어 있다. 신틸레이터(SC)는 반도체 칩(S)의 수광면 측에 광학적으로 결합하고 있다. 신틸레이터(SC)에 X선 등의 방사선이 입사하면, 형광이 발생한다. 이 형광은 반도체 칩(S)에 설치된 복수의 광 검출 소자(PD)에 의해 검출할 수 있다. 이 형광은 X선상과 같기 때문에, 이 촬상 장치에서는 X선상이 촬상된 것이 된다. 본 예에 있어서의 신틸레이터(SC)의 재료는 CWO:CdWO4(텅스텐산카드뮴) 또는 Gd2O2S이지만, 다른 재료도 사용할 수 있다.
Gd2O2S에는 부활제(賦活劑) 원소(Eu)를 첨가하여도 된다. 결정(Gd2O2S)에 첨가하는 부활제 원소(Eu)의 농도를 최적으로 조정함으로써, X선에 대하여, 적·녹·청의 3원색으로 발광시킬 수 있어, 다이나믹 레인지를 가변할 수 있다. 이러한 신틸레이터에 반도체 칩으로서 광 검출 소자를 구성 화소로 하는 CCD 이미지 센서를 대응시킬 수도 있다. 첨가재로서는 Tb 등을 사용할 수도 있다. 또한, 신틸레이터(SC)는 복수의 광전 변환 소자(PD)를 덮는 것이고, 또한, 복수의 반도체 칩(S)을 덮는 것이어도 된다.
여기서, 포토 다이오드로서의 광 검출 소자(PD)의 기능에 대해서 약간의 설명을 해 둔다.
도 6은 PN 접합 근방의 검출기(D)의 단면도이다. X선이 신틸레이터(SC)에 입사하면, 신틸레이터(SC)로부터 형광이 발생하고, 이 형광이 PN 접합에 입사하면, 반도체 공핍층 내에서 캐리어가 발생하여, 캐리어의 한쪽은 금속 배선(ML)을 통해 외부로 추출된다. 금속 배선(ML)은 P형 반도체(P)에 접촉하는 표면 전극부(ML(A))와, 스루 홀 내를 통과하는 관통 전극부(ML(B))로 이루어진다.
표면 전극부(ML(A))는 Al으로 이루어지고, 관통 전극부(ML(B))는 다결정 Si으로 이루어진다. Si으로 이루어지는 반도체 칩(S)에 스루 홀을 형성한 후, 열 산화를 행함으로써, 반도체 칩(S) 및 스루 홀의 노출면에 열 산화막(SiO2)을 형성할 수 있다. 형성된 산화막은 적당한 포토리소그래피 기술을 사용하여 가공할 수 있고, 또한, 필요에 따라서 CVD(화학적 기상 성장)법이나 스퍼터링법에 의한 절연막을 형성할 수 있다.
도 13은 도 1에 도시한 검출기(D)의 적합한 다른 일례로서의 검출기(D)의 종단면도이다. 이 검출기(D)는 도 5에 도시한 것과 일부분만이 다르다. 즉, 접속 수단(CM)의 오목부(DP)를 배제한 구성을 취하고 있다. 본 실시예에 의하면, 오목부를 형성할 필요가 없기 때문에 염가로 접속 수단(CM)을 만들 수 있음과 동시에, 접속 수단(CM)의 회로 기판(C)을 실장하는 면의 평탄 정밀도를 오목부를 설치한 경우에 비하여 향상시킬 수 있기 때문에, 회로 기판(C)의 범프(B2, B3)의 접속 불량을 감소시킬 수 있다.
또한, 본 실시예에서는 외부 리드(L, L')에 필름 배선(플렉시블 배선 기판)을 사용한 예를 도시하고 있다. 필름 배선은 폴리이미드 등의 유기 필름 상 또는 내부에 전기 배선을 형성한 것으로, 접속 수단(CM) 옆 끝에는 배선 전극이 노출되어 있고, 접속 수단(CM)의 금속 배선(ML3)의 단자에 도전성 부재(C')에 의해 접속된다. 도전성 접속 부재(C')는 땜납 등이 사용되는 것 외에, 범프에 사용되는 재료나 범프와 이방성 도전성 필름(ACF), 이방성 도전성 수지(ACP), 비도전성 수지(NCP)와의 조합이어도 된다. 외부 리드(L, L')인 필름 배선의 다른쪽 끝에는 외부 기기에 접속하기 위한 커넥터(CC)가 설치되어 있다. 외부 리드(L, L')에 필름 배선을 사용함으로써, 외부 기기와의 접속하는 위치 관계를 유연하게 대응할 수 있다. 외부 리드(L, L')는 이 밖에 납땜한 금속 핀이나 금속 볼, TAB 테이프 등이어도 된다.
도 7은 도 1에 도시한 검출기(D)의 적합한 다른 일례로서의 검출기(D)의 종단면도이다. 이 검출기(D)는 도 5에 도시한 것과 일부분만이 다르다.
즉, 접속 수단(CM)이 다층 배선 기판으로 이루어지며, 반도체 칩(S)의 출력 단자(T)와 다층 배선 기판(CM)의 한쪽 면 측과는 범프(B1)를 통해 접속되고, 다층 배선 기판(CM)의 다른쪽 면 측과 회로 기판(C)의 입력 단자(I)는 범프(B2)를 통해 접속되어 있다.
또한, 회로 기판(C)은 오목부를 갖는 지지 기판(SB) 내에 수납되지만, 지지 기판(SB)은 패키지를 구성하여, 그 개구 단면에 설치된 범프(B4)는 다층 배선 기판(CM) 및 범프(B3)를 통해 회로 기판(C)에 접속되어 있고, 회로 기판(C)의 출력은 범프(B3), 다층 배선 기판(CM), 범프(B4) 및 세라믹 기체로 이루어지는 지지 기판(SB) 내부에 형성된 금속 배선(ML3)을 순차 통해 외부 리드(L)로부터 추출된다. 또한, 외부 리드(L')로부터의 입력은 금속 배선(ML3), 범프(B4), 다층 배선 기판(CM) 및 범프(B4)를 통해 회로 기판(C)에 전달된다.
다른 구성은 도 5에 도시한 것과 동일하다.
본 예의 구조인 경우, 반도체 칩(S), 다층 배선 기판(CM), 회로 기판(C)을 독립하여 형성할 수 있기 때문에, 제조 수율을 향상시킬 수 있음과 동시에, 세라믹 기체와 비교하여, 얇은 다층 배선 기판(CM)을 사용함으로써 전체 두께를 얇게 할 수 있다는 이점이 있다.
여기서, 회로 기판(C)과 지지 기판(SB)은 접촉하고 있다. 이 경우, 회로 기판(C)에 있어서 발생한 열이 지지 기판(SB)에 직접 전달되기 때문에, 지지 기판(SB)에 방열 재료(금이나 구리계 합금(CuBe, CuW)의 히트 싱크)를 사용하면, 회로 기판(C)의 냉각 효율을 향상시킬 수 있어, 회로의 오동작이나 잡음을 억제하는 것이 가능해진다.
또한, 회로 기판(C)과 지지 기판(SB)을 접촉시키는 경우, 이 소자의 제조 시에 있어서, 회로 기판(C)을 지지 기판(SB)에 설치한 후, 회로 기판(C) 상에 범프(B2, B3, B4)를 통해 접속 수단(CM)을 설치하였다, 더욱이, 접속 수단(CM) 상에 범프(B1)를 통해 반도체 칩(S)을 설치할 수 있다. 즉, 범프를 사용한 설치 공정수는 2회이다.
또한, 회로 기판(C)과 지지 기판(SB)을 격리시키는 것도 가능하다. 이 경우, 회로 기판(C)에 범프(B2, B3)를 통해 접속 수단(CM)의 한쪽 면을 설치하고, 이러한 후, 접속 수단(CM)의 다른쪽 면에 범프(B1)를 통해 반도체 칩(S)을 설치한다. 다음으로, 지지 기판(SB)에 범프(B4)를 통해 접속 수단(CM)의 한쪽 면을 설치한다. 이 경우, 회로 기판(C)은 허공에 뜬 상태가 되기 때문에, 지지 기판(SB)의 오목부를 회로 기판(C)의 높이 조정이 불필요해진다.
도 8은 도 1에 도시한 검출기(D)의 적합한 또 다른 일례로서의 검출기(D)의 종단면도이다. 이 검출기(D)는 도 7에 도시한 것과 일부분만이 다르다. 즉, 접속 수단(CM)은 반도체 칩(S)의 이면 측에 형성된 박막 다층 배선으로, 박막 다층 배선(CM)과 회로 기판(C)의 입력 단자(I)는 범프(B2)를 통해 접속되어 있다.
다른 구성은 도 7의 것과 동일하다.
박막 다층 배선의 두께는 대단히 얇기 때문에(2mm 이하), 전체 두께를 각별히 얇게 할 수 있다. 또한, 본 예의 경우의 반도체 칩(S)의 출력 단자(T)는 박막 다층 배선(CM)과 반도체 칩(S)의 경계에 위치하고 있어, 상술한 바와 같이, 입력 단자(I)간의 간격은 출력 단자(T)간의 간격보다도 좁게 설정되어 있다.
본 예에 있어서도, 회로 기판(C)과 지지 기판(SB)은 접촉하고 있다. 이 경우, 회로 기판(C)에 있어서 발생한 열이 지지 기판(SB)에 직접 전달되기 때문에, 지지 기판(SB)에 방열 재료(금이나 구리계 합금(CuBe, CuW)의 히트 싱크)를 사용하면, 회로 기판(C)의 냉각 효율을 향상시킬 수 있어, 회로의 오동작이나 잡음을 억제하는 것이 가능해진다.
또한, 회로 기판(C)과 지지 기판(SB)을 접촉시킬 경우, 이 소자의 제조 시에 있어서, 회로 기판(C)을 지지 기판(SB)에 설치한 후, 회로 기판(C) 상에 범프(B2, B3, B4)를 통해 접속 수단(CM)을 설치하는 것 만으로 반도체 칩(S)을 회로 기판(C)에 전기적으로 접속할 수 있다. 즉, 범프를 사용한 설치 공정수는 1회이다.
또한, 회로 기판(C)을 지지 기판(SB)을 격리시키는 것도 가능하다. 이 경우, 회로 기판(C)에 범프(B2, B3)를 통해 접속 수단(CM)의 한쪽 면을 설치하고, 이러한 후, 지지 기판(SB)에 범프(B4)를 통해 접속 수단(CM)의 한쪽 면을 설치한다. 이 경우, 회로 기판(C)은 허공에 뜬 상태가 되기 때문에, 지지 기판(SB)의 오목부를 회로 기판(C)의 높이 조정이 불필요해진다.
이상, 설명한 바와 같이, 상술한 각각의 검출기(D)에 의하면, 회로 기판(C)에 있어서의 입력 단자 형성 영역(RI)의 외측 영역에 신호 처리 회로(A)를 형성할 수 있기 때문에, 회로 기판(C)의 치수를 반도체 칩(S)보다도 작게 할 수 있으며, 따라서, 복수의 검출기(D)를 나열할 경우에는, 반도체 칩끼리를 근접시키거나 또는 접촉시켜 배치할 수 있고, 반도체 칩(S)의 최외주에 위치하는 화소와 인접하는 반도체 칩(S)의 최외주에 위치하는 화소와의 갭이 극히 적어지기 때문에 불감 영역을 억제할 수 있어, 대면적의 촬상이 용이하게 가능해진다.
또한, 상술한 접속 수단(CM)은 세라믹을 모체로 한 것 외에, 유리, 폴리이미드나 에폭시 등의 유기 재료나 이들 복합 재료를 사용할 수 있다. 또한, 반도체 칩(S)을 접속하는 범프(B1)와, 범프(B2, B3 또는 B4)의 융점은 다른 것이 바람직하다. 범프의 재료로서는 와이어에 의해 형성 가능한 Au이나 도금 가능한 Ni이나 Ni과 Au의 적층 혹은 땜납, 도전성 필러가 포함되는 수지 등을 들 수 있다. 땜납은 사용하는 금속 재료와 조성을 조정함으로써 융점을 바꿀 수 있다. 예를 들면 PbSn계, SnAg계, AuSn계 등의 땜납이 대표적인 것으로, 각각의 조성 변경이나 Cu, Ag, Bi, In 등을 첨가함으로써 융점을 변경이 가능해져, 실장에 적합한 땜납 재료를 선택할 수 있다. 이들 땜납은 공정(共晶)이어도 공정이 아니어도 된다. 또한,범프(B1, B2, B3, B4)의 융점은 이러한 순서로 높은 것이 바람직하고, 이 경우에는, 융점이 높은 순서로 조립을 할 수 있기 때문에, 조립이 용이해진다.
범프를 사용한 실장에는, 열 압착이나 초음파에 의한 플립 칩 본딩에 의한 방법이 일반적이다.
본 실시예에서는, 범프를 다이렉트로 반도체 칩(S)이나 접속 수단, 회로 기판에 접속하고 있지만, 실장 형태는 이것에 한정된 것이 아니라, 범프와 이방성 도전성 필름(ACF), 이방성 도전성 페이스트(ACP), 비도전성 페이스트(NCP) 등을 사용한 방법이어도 된다. 이들 방법을 사용할 경우, 범프 접속 후의 언더 필 수지 충전 작업(실장 강도 보강용, 도시하지 않음)을 할 필요가 없어진다.
또한, 상술한 광 검출 소자는 표면 입사형 소자에 한정되지 않고, 반도체 기판의 접속 수단 측(이면 측)에 PN 접합을 가지고, 박판화된 이면 입사형 소자(포토 다이오드 어레이)를 사용하는 것도 가능하다.
도 9는 박형 반도체 칩(S)을 갖는 검출기(D)의 측면 구성을 도시하는 도면이다.
이 반도체 칩(S)은 복수의 광 검출 소자의 출력을 각각 추출하는 출력 단자(T)를 구비하고 있고, 이들 출력 단자(T)는 상술한 것 중 어느 한 접속 수단(CM)을 통해 회로 기판(C)의 입력 단자(I)에 접속된다.
이하의 예에서 설명되는 검출기(D)에 있어서는, 반도체 칩(S) 이외의 구성은 상술한 실시형태의 것과 동일하기 때문에, 이하에서는, 반도체 칩(S)의 구성에 대해서만 설명한다. 또한, 이하의 예에서 설명되는 검출기(D)에 있어서도, 반도체칩(S)의 광 입사면 상에 신틸레이터를 배치할 수 있다.
본 예의 반도체 칩(S)은 Si으로 이루어지는 박형의 n형 반도체 기판(1n)의 광 입사 측의 표면에 어큐뮬레이션층으로서의 고농도 불순물층(1n')을 구비하고 있고, 접속 수단(CM) 측에 복수의 p형의 반도체 영역(1p; 붕소 확산)을 구비하고 있다. n형의 반도체 기판(1n)과 p형의 반도체 영역(1p)은 pn 접합(광 검출 소자: 포토 다이오드)을 구성하고 있다. 이 pn 접합으로 이루어지는 광 검출 소자는 반도체 칩(S)의 이면 측으로부터 입사하는 광에 따라서 전자/정공 쌍(캐리어)을 발생시킨다. 필요에 따라서, 광 검출 소자에 역바이어스를 인가하여도 된다. 이로써, 공핍층이 넓어져, 검출 감도 향상, 광 응답의 고속화를 가능하게 한다.
반도체 기판(1n)의 표면 측에 형성되어 있는 n형 분리 영역(1n'')에 오믹 접촉하는 캐소드 전극용 배선 전극(1E1')이 설치되어 캐소드 전극(1E1)에 접속되고, 또한, p형의 반도체 영역(1p)에 오믹 접촉하는 어노이드 전극용 배선 전극(1E2')이 설치되어 어노이드 전극(1E2)에 접속되어 있다. 이들 캐소드 전극(1E1) 및 어노이드 전극(1E2)에는 범프 전극(B)이 형성되어, 범프 전극(B)을 통해 역바이어스가 인가된다.
각 pn 접합은 화소로서 기능하여, 화소간에는 화소를 분리하기 위한 n형 분리 영역(1n'')을 구성하고 있고, pn 접합으로 발생한 캐리어의 한쪽은 pn 접합(화소)마다 접속 수단(CM) 측의 전극을 통해 회로 기판(C)의 입력 단자(I)에 입력된다. 반도체 칩(S)의 전극(1E2)은 범프 전극(B)을 통해 접속 수단(CM)에 접속된다.
또한, 반도체 기판(1n)의 이면에는 보호막과 반사 방지막(AR)을 겸한절연막(1I1)이 형성되어 있고, 이 절연막(1I1)은 열 산화막(SiO2) 또는 SiN, SiON의 단층 혹은 적층막으로 이루어진다. 또한, 1n''와 1p를 확산한 기판(1n) 표면을 보호하기 위한 절연막(1I2')과, 캐소드 전극(1E1)과 어노이드 전극(1E2)을 형성하는 장소만을 개구시킨 절연막(1I2)을 형성하고 있다. 절연막은 SiO2또는 SiN, SiO2, 폴리이미드의 단층 또는 적층막이면 된다.
또한, 반도체 기판(1n)의 비저항은 50Ωcm 내지 10kΩcm 정도이다. 이면 측의 고농도 불순물층(1n')의 깊이는 0.1 내지 수um 정도로, 인 또는 비소의 열 확산 또는 이온 주입에 의해 형성되어, 적어도 1×107cm-3이상의 캐리어 농도를 갖는다.
반도체 기판(1n)의 표면 측에 1p, 1n''를 형성한 후, 이면 측을 연마나 에칭으로 얇게 하여, 어큐뮬레이션 처리함으로써 예를 들면 수10um 내지 250um 정도 두께의 반도체 칩(S)을 얻을 수 있다. 적합하게는 50um 내지 100um 정도의 두께이다. 이 반도체 칩(S)은 반도체 기판(1n)이 얇기 때문에, 즉 이면의 입사면에서 pn 접합면까지의 거리가 짧기 때문에, 광 입사에 의해 생성된 캐리어의 주행 거리가 짧아지기 때문에, 고감도, 고속 응답이고 또한 화소간의 크로스 토크가 작다는 특징이 있다.
또한, 도면의 우측 끝에 위치하는 화소(p형 반도체 영역; 1p)는 지면 속을 향하여 연장되는 어노이드 전극용 배선(1E2')을 통해 다른 화소(p형 반도체 영역; 1p)와 마찬가지로 어노이드 전극(1E2(T))에 접속되지만, 도면 상에는 표현되어 있지 않다.
도 10은 광 입사 측에 요철부를 갖는 반도체 칩(S)을 구비한 검출기(D)의 측면 구성을 도시하는 도면이다.
이 예에서 설명되는 검출기(D)에 있어서도, 반도체 칩(S) 이외의 구성은 상술한 실시형태의 것과 동일하기 때문에, 이하에서는, 반도체 칩(S)의 구성에 대해서만 설명한다. 또한, 이하의 예에서 설명되는 검출기(D)에 있어서도, 반도체 칩(S)의 광 입사면 상에 신틸레이터를 배치할 수 있다.
이 반도체 칩(S)의 도 9에 도시한 반도체 칩(S)과의 상위점은 ① 반도체 기판(1n)의 두께의 최대치가 150 내지 600um 정도로, pn 접합으로 이루어지는 광 검출 소자 부분(포토 다이오드)의 기판 두께가 얇은 점과, ② 기판 이면 측의 두께부에 n형의 고농도 불순물 영역(1N)을 설치하였다는 점과, ③ 각 포토 다이오드의 분리 영역(1n'') 상에 절연막(1I2')을 통해 어노이드 전극(1E2)(출력 단자: T)을 배치한 점이다. 단, 이 배치는 반드시 1n'' 상에 한정되는 것은 아니다.
반도체 기판(1n)의 두께가 얇은 부분(TN)의 두께는 50um 내지 300um 정도, 두께가 두꺼운 부분(Tk)의 두께는 150 내지 600um 정도이고, 두께가 얇은 부분(TN)은 두께가 두꺼운 부분(TK)보다도 얇게 설정된다. 복수의 두께가 얇은 부분(TN)은 복수의 두께가 두꺼운 부분(TK)과 함께 요철부를 구성하고, 두께가 두꺼운 부분(TK)은 격자형으로 설정된다.
또한, 고농도 불순물 영역(1N)의 불순물 농도는 1×1015내지 1×1020cm-3, 깊이는 2 내지 200um 정도이다. 또한, 어큐뮬레이션층으로서 기능하는 고농도 불순물층(1n')은 기판 이면의 전체면에 형성되어 있고, 그 깊이는 0.1 내지 수um이다. 기판 이면 상에는 절연막(1I1)이 형성되어 있고, 기판 표면 상에는 절연층(1I2')이 형성되어 있다. 절연막(1I2') 상에는 캐소드 전극용 배선 전극(1E1')과 어노이드 전극용 배선 전극(1E2')이 형성되어 있다. 각각의 배선 전극(1E1'와 1E2')은 절연막(1I2')에 형성된 콘택트 홀을 통과하여 1n''와 1p에 전기적으로 접속되어 있다.
각 포토 다이오드의 분리 영역(1n'') 상에는 절연막(1I2')을 통해 어노이드 전극(1E2)(출력 단자: T)이 배치되어 있다. 어노이드 전극(1E2) 및 분리 영역(1n'')은 두께가 두꺼운 부분(TK)에 대응하여 설정되어 있다. 어노이드 전극(1E2)은 범프 전극(B)을 통해 접속 수단(CM)에 대하여 가압되지만, 어노이드 전극(1E2)은 두께가 두꺼운 부분(TK) 상에 위치하기 때문에, 가압 시의 기판 파괴를 억제할 수 있다.
배선 전극(1E1'와 1E2') 상에는 절연막(1I2)이 형성되어 있고, 절연막(1I2)에 설치된 콘택트 홀을 통과하여 각각 캐소드 전극(1E1)과 어노이드 전극(1E2)에 전기적으로 접속된다.
이 반도체 칩(S)에서는, 두께가 얇은 부분(TN)에서는, 반도체 기판(1n)이 얇기 때문에, 즉 이면의 입사면에서 pn 접합면까지의 거리가 짧기 때문에, 광 입사에 의해 생성된 캐리어의 주행 거리가 짧아지기 때문에, 고감도, 고속 응답이고 또한 화소간의 크로스 토크가 작다는 특징이 있다. 또한, 고농도의 반도체 영역(1N)이 두께가 두꺼운 부분(TK)에 형성되어 있기 때문에, 화소간의 크로스 토크를 더욱 억제할 수 있다. 또한, 두께가 얇은 부분(TN)은 기판 이면 상에 격자형 마스크를 형성하여, 이 마스크를 사용하여 기판을 에칭함으로써 형성할 수 있다.
도 11은 회로 기판 측에 요철부를 갖는 반도체 칩(S)을 구비한 검출기(D)의 측면 구성을 도시하는 도면이다.
이 예에서 설명되는 검출기(D)에 있어서도, 반도체 칩(S) 이외의 구성은 상술한 실시형태의 것과 동일하기 때문에, 이하에서는, 반도체 칩(S)의 구성에 대해서만 설명한다. 또한, 이하의 예에서 설명되는 검출기(D)에 있어서도, 반도체 칩(S)의 광 입사면에 신틸레이터를 배치할 수 있다.
이 반도체 칩(S)의 도 10에 도시한 반도체 칩(S)과의 상위점은 기판의 광 입사면이 평탄하고, 접속 수단(CM) 측의 표면에 요철이 형성되어 있는 점이다. 즉, 두께가 얇은 부분(TN)의 바닥면에 p형의 반도체 영역(1p)이 위치하고, 두께가 두꺼운 부분(TK)에 분리 영역(1n'')이 형성되어 있다.
또한, 본 예의 두께가 얇은 부분(TN)은 기판 표면(접속 수단(CM) 측) 상에 격자형 마스크를 형성하여, 이 마스크를 사용하여 기판을 에칭함으로써 형성할 수 있다. 이 반도체 칩(S)에 있어서도, 두께가 얇은 부분에 포토 다이오드를 형성하고 있기 때문에, 광 입사에 의해 생성된 캐리어의 주행 거리가 짧아지기 때문에, 고감도, 고속 응답이고 또한 화소간의 크로스 토크가 작다는 특징이 있다.
도 12는 광 입사 측 및 회로 기판 측에 요철부를 갖는 반도체 칩(S)을 구비한 검출기(D)의 측면 구성을 도시하는 도면이다.
이 예에서 설명되는 검출기(D)에 있어서도, 반도체 칩(S) 이외의 구성은 상술한 실시형태의 것과 동일하기 때문에, 이하에서는, 반도체 칩(S)의 구성에 대해서만 설명한다. 또한, 이하의 예에서 설명되는 검출기(D)에 있어서도, 반도체 칩(S)의 광 입사면 상에 신틸레이터를 배치할 수 있다.
이 반도체 칩(S)의 도 11에 도시한 반도체 칩(S)과의 상위점은 도 10에 도시한 바와 같이, 기판의 광 입사면도 요철을 갖고 있고, 크로스 토크 억제용 고농도 불순물 영역(1N)이 두께가 두꺼운 부분(TK)에 형성되어 있다는 점이다. 본 예의 두께가 얇은 부분(TN)은 기판의 양면 상에 격자형 마스크를 형성하여, 이 마스크를 사용하여 기판을 에칭함으로써 형성할 수 있다.
기판의 두께 방향으로 연장된 선 상에 마스크의 개구 중심은 정렬된다. 에칭에 의해 형성되는 오목부는 앞이 가늘어진다. 따라서, 기판 양면부터 에칭을 하면, 한쪽 면부터 에칭을 한 경우와 비교하여, 오목부의 바닥부 면적을 크게 할 수 있다는 이점이 있다. 또한, 이 반도체 칩(S)에 있어서도, 두께가 얇은 부분에 포토 다이오드를 형성하고 있기 때문에, 광 입사에 의해 생성된 캐리어의 주행 거리가 짧아지기 때문에, 고감도, 고속 응답이고 또한 화소간의 크로스 토크가 작다는 특징이 있다.
본 발명은 X선 촬상 장치 등에 사용되는 검출기에 이용할 수 있다.

Claims (12)

  1. 복수의 광 검출 소자가 형성되어 상기 광 검출 소자의 복수의 출력 단자를 표면에 구비하는 반도체 칩과, 상기 출력 단자로부터의 신호가 입력되는 복수의 입력 단자를 구비하는 회로 기판과, 각각의 상기 출력 단자를 각각의 상기 입력 단자에 접속하는 접속 수단을 구비한 검출기에 있어서,
    상기 입력 단자간의 간격은 상기 출력 단자간의 간격보다도 좁게 설정되고,
    상기 회로 기판은 상기 입력 단자의 형성 영역의 외측 영역에 상기 입력 단자로부터의 신호를 판독하는 신호 판독 회로를 구비하고 있는 것을 특징으로 하는 검출기.
  2. 제 1 항에 있어서, 상기 접속 수단은 상기 회로 기판의 출력의 외부 리드로의 중개 또는 외부 리드에서 상기 회로 기판으로의 입력 중개를 추가로 수행하는 것을 특징으로 하는 검출기.
  3. 제 1 항에 있어서, 상기 접속 수단은 상기 반도체 칩의 지지 기판을 구성하는 것을 특징으로 하는 검출기.
  4. 제 3 항에 있어서, 상기 지지 기판은 상기 회로 기판을 수용하는 오목부를 갖는 것을 특징으로 하는 검출기.
  5. 제 3 항에 있어서, 상기 접속 수단은 세라믹 기체 내에 금속 배선을 매립하여 구성되며, 상기 금속 배선은 상기 출력 단자와 상기 입력 단자를 접속하는 것을 특징으로 하는 검출기.
  6. 제 1 항에 있어서, 상기 반도체 칩의 수광면 측에 형성된 신틸레이터를 구비하는 것을 특징으로 하는 검출기.
  7. 제 1 항에 있어서, 상기 접속 수단은 다층 배선 기판으로 이루어지며, 상기 반도체 칩의 출력 단자와 상기 다층 배선 기판의 한쪽 면 측과는 범프를 통해 접속되고, 상기 다층 배선 기판의 다른쪽 면 측과 상기 회로 기판의 입력 단자는 범프를 통해 접속되는 것을 특징으로 하는 검출기.
  8. 제 1 항에 있어서, 상기 접속 수단은 상기 반도체 칩의 한쪽 면 측에 형성된 박막 다층 배선이며, 상기 박막 다층 배선과 상기 회로 기판의 입력 단자는 범프를 통해 접속되는 것을 특징으로 하는 검출기.
  9. 복수의 광 검출 소자가 형성된 반도체 칩과, 상기 반도체 칩으로부터의 출력 신호가 입력되는 회로 기판과, 상기 반도체 칩 및 상기 회로 기판을 지지하는 지지 기판을 구비하고,
    상기 지지 기판의 두께 방향에 수직인 방향의 치수는 상기 반도체 칩의 두께 방향에 수직인 방향의 치수 이하인 것을 특징으로 하는 검출기.
  10. 제 9 항에 있어서, 상기 지지 기판은 상기 회로 기판을 수용하는 패키지의 일부분을 구성하는 것을 특징으로 하는 검출기.
  11. 제 10 항에 있어서, 상기 회로 기판의 두께 방향에 수직인 방향의 치수는 상기 반도체 칩의 두께 방향에 수직인 방향의 치수 미만인 것을 특징으로 하는 검출기.
  12. 복수의 광 검출 소자가 형성된 반도체 칩과, 상기 반도체 칩으로부터의 출력 신호가 모두 입력되는 회로 기판을 구비하고,
    상기 회로 기판의 두께 방향에 수직인 방향의 치수는 상기 반도체 칩의 두께 방향에 수직인 방향의 치수 미만인 것을 특징으로 하는 검출기.
KR1020047008801A 2002-03-08 2003-03-10 검출기 KR100969123B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00064227 2002-03-08
JP2002064227A JP4237966B2 (ja) 2002-03-08 2002-03-08 検出器
PCT/JP2003/002803 WO2003077318A1 (fr) 2002-03-08 2003-03-10 Detecteur

Publications (2)

Publication Number Publication Date
KR20040089086A true KR20040089086A (ko) 2004-10-20
KR100969123B1 KR100969123B1 (ko) 2010-07-09

Family

ID=27800211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047008801A KR100969123B1 (ko) 2002-03-08 2003-03-10 검출기

Country Status (7)

Country Link
EP (1) EP1492168B1 (ko)
JP (1) JP4237966B2 (ko)
KR (1) KR100969123B1 (ko)
CN (1) CN100385673C (ko)
AU (1) AU2003213437A1 (ko)
IL (2) IL163944A0 (ko)
WO (1) WO2003077318A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962449B1 (ko) * 2006-05-18 2010-06-14 후지필름 가부시키가이샤 광전 변환층 스택 타입 칼라 고상 이미징 장치
KR101122344B1 (ko) * 2004-10-26 2012-03-27 소니 주식회사 반도체 이미지 센서 모듈, 반도체 이미지 센서 모듈의 제조방법, 카메라 및 카메라의 제조 방법

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
US7230247B2 (en) 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
JP4414646B2 (ja) * 2002-11-18 2010-02-10 浜松ホトニクス株式会社 光検出装置
JP3935091B2 (ja) 2003-02-27 2007-06-20 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP4133429B2 (ja) * 2003-02-24 2008-08-13 浜松ホトニクス株式会社 半導体装置
JP4365108B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP4138529B2 (ja) * 2003-02-24 2008-08-27 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP4364514B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
WO2004105137A1 (ja) * 2003-05-23 2004-12-02 Hamamatsu Photonics K.K. 光検出装置
JP4542768B2 (ja) * 2003-11-25 2010-09-15 富士フイルム株式会社 固体撮像装置及びその製造方法
US7075091B2 (en) * 2004-01-29 2006-07-11 Ge Medical Systems Global Technology Company, Llc Apparatus for detecting ionizing radiation
JP4765506B2 (ja) * 2005-09-16 2011-09-07 大日本印刷株式会社 放射線検出パネルの製造方法、放射線検出パネル
JP4934826B2 (ja) * 2005-12-07 2012-05-23 株式会社アクロラド 放射線画像検出モジュールおよび放射線画像検出装置
JP5070637B2 (ja) * 2005-12-07 2012-11-14 株式会社アクロラド 放射線画像検出モジュール
EP2005475A2 (en) * 2006-03-30 2008-12-24 Koninklijke Philips Electronics N.V. Radiation detector array
JP4289377B2 (ja) 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
US20080068815A1 (en) * 2006-09-18 2008-03-20 Oliver Richard Astley Interface Assembly And Method for Integrating A Data Acquisition System on a Sensor Array
EP2088451B1 (en) * 2008-02-05 2016-01-06 PANalytical B.V. Imaging detector
JP5773379B2 (ja) * 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5281484B2 (ja) * 2009-05-28 2013-09-04 浜松ホトニクス株式会社 放射線検出ユニット
EP2476016B1 (en) * 2009-09-08 2017-06-14 Koninklijke Philips N.V. Imaging measurement system with a printed photodetector array
GB0917401D0 (en) * 2009-10-05 2009-11-18 Selex Sensors & Airborne Sys Large format arrays and methods
JP5450188B2 (ja) * 2010-03-16 2014-03-26 株式会社東芝 放射線検出装置、放射線検出装置の製造方法および画像撮影装置
JP2011226902A (ja) * 2010-04-20 2011-11-10 Nec Tohoku Ltd Ｘ線データ取得装置
JP5349410B2 (ja) * 2010-06-17 2013-11-20 浜松ホトニクス株式会社 半導体集積回路装置の検査方法及び半導体集積回路装置
JP4644307B2 (ja) * 2010-07-09 2011-03-02 浜松ホトニクス株式会社 放射線イメージセンサ
US8659148B2 (en) * 2010-11-30 2014-02-25 General Electric Company Tileable sensor array
JP5703730B2 (ja) * 2010-12-13 2015-04-22 富士通株式会社 赤外線撮像装置
JP5792472B2 (ja) 2011-01-25 2015-10-14 浜松ホトニクス株式会社 放射線画像取得装置
DE102011012989B4 (de) 2011-03-03 2019-05-02 Ketek Gmbh Sensorkopf für einen Röntgendetektor
KR101761817B1 (ko) * 2011-03-04 2017-07-26 삼성전자주식회사 대면적 엑스선 검출기
DE102011081100A1 (de) * 2011-08-17 2013-02-21 Siemens Aktiengesellschaft Anordnung mit Photozellen
JP5832852B2 (ja) 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5791461B2 (ja) 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
JP2013235934A (ja) * 2012-05-08 2013-11-21 Canon Inc 検出装置、検出システム、及び、検出装置の製造方法
JP5944254B2 (ja) 2012-07-20 2016-07-05 浜松ホトニクス株式会社 放射線画像取得装置
JP6528376B2 (ja) * 2014-08-27 2019-06-12 富士通株式会社 撮像装置及びその製造方法
US9526468B2 (en) 2014-09-09 2016-12-27 General Electric Company Multiple frame acquisition for exposure control in X-ray medical imagers
US10488532B2 (en) 2014-10-20 2019-11-26 Analogic Corporation Detector unit for detector array of radiation imaging modality
CN106463520B (zh) * 2015-01-15 2018-06-19 皇家飞利浦有限公司 成像探测器模块组件
JP6559977B2 (ja) * 2015-03-05 2019-08-14 キヤノンメディカルシステムズ株式会社 検出器パック、ｘ線ｃｔ装置
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
WO2017014798A1 (en) * 2015-07-17 2017-01-26 Analogic Corporation Detector unit for detector array of radiation imaging modality
ES2962649T3 (es) 2015-09-30 2024-03-20 Hamamatsu Photonics Kk Sistema de adquisición de imágenes radiográficas y método de adquisición de imágenes radiográficas
JP6345720B2 (ja) * 2016-02-29 2018-06-20 浜松ホトニクス株式会社 放射線画像取得装置および放射線画像取得装置の調整方法
US9704907B1 (en) * 2016-04-08 2017-07-11 Raytheon Company Direct read pixel alignment
CN106324648B (zh) * 2016-08-31 2023-08-01 同方威视技术股份有限公司 半导体探测器及其封装方法
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール
JP6282368B2 (ja) * 2017-04-25 2018-02-21 浜松ホトニクス株式会社 光検出装置
WO2019021705A1 (ja) * 2017-07-25 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
DE102017217327B4 (de) * 2017-09-28 2021-04-22 Siemens Healthcare Gmbh Röntgendetektor aufweisend ein Trägerelement mit Schutzelement entlang der Seitenflächen
EP3462494B1 (en) 2017-09-29 2021-03-24 Detection Technology OY Integrated radiation detector device
WO2019230243A1 (ja) * 2018-05-28 2019-12-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP6747487B2 (ja) * 2018-10-26 2020-08-26 大日本印刷株式会社 放射線検出装置
JP6737316B2 (ja) * 2018-10-26 2020-08-05 大日本印刷株式会社 放射線検出素子
JP2022040579A (ja) * 2020-08-31 2022-03-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法
KR20230058713A (ko) * 2020-10-06 2023-05-03 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 방사선 촬상 장치
KR20230093501A (ko) * 2020-11-13 2023-06-27 에이엠에스-오스람 아게 엑스레이 방사선 검출을 위한 모듈 어셈블리
CN117042694A (zh) * 2021-03-11 2023-11-10 国立大学法人静冈大学 放射线拍摄装置
WO2022196188A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像装置の製造方法、および電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043582A (en) * 1985-12-11 1991-08-27 General Imagining Corporation X-ray imaging system and solid state detector therefor
US5464984A (en) * 1985-12-11 1995-11-07 General Imaging Corporation X-ray imaging system and solid state detector therefor
US5315147A (en) * 1989-09-25 1994-05-24 Grumman Aerospace Corporation Monolithic focal plane array
JP2828116B2 (ja) * 1990-05-30 1998-11-25 オリンパス光学工業株式会社 固体撮像装置
JP2809908B2 (ja) * 1991-09-30 1998-10-15 三菱電機株式会社 固体撮像素子
JPH05268535A (ja) * 1992-03-24 1993-10-15 Toshiba Corp 視覚センサー
US5245191A (en) * 1992-04-14 1993-09-14 The Board Of Regents Of The University Of Arizona Semiconductor sensor for gamma-ray tomographic imaging system
JPH07333348A (ja) * 1994-06-03 1995-12-22 Toshiba Corp 放射線検出器およびこれを用いたｘ線ｃｔ装置
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US6194726B1 (en) * 1994-12-23 2001-02-27 Digirad Corporation Semiconductor radiation detector with downconversion element
JPH08330469A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置用配線基板およびその製造方法
JP3957803B2 (ja) * 1996-02-22 2007-08-15 キヤノン株式会社 光電変換装置
JP3629348B2 (ja) * 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
WO2000005748A2 (en) * 1998-07-22 2000-02-03 Digirad Corporation Blind pin placement on circuit boards
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
JP4365108B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122344B1 (ko) * 2004-10-26 2012-03-27 소니 주식회사 반도체 이미지 센서 모듈, 반도체 이미지 센서 모듈의 제조방법, 카메라 및 카메라의 제조 방법
KR100962449B1 (ko) * 2006-05-18 2010-06-14 후지필름 가부시키가이샤 광전 변환층 스택 타입 칼라 고상 이미징 장치

Also Published As

Publication number Publication date
IL163944A0 (en) 2005-12-18
IL163944A (en) 2009-09-01
EP1492168B1 (en) 2018-07-18
CN1606808A (zh) 2005-04-13
JP4237966B2 (ja) 2009-03-11
AU2003213437A1 (en) 2003-09-22
WO2003077318A1 (fr) 2003-09-18
CN100385673C (zh) 2008-04-30
EP1492168A1 (en) 2004-12-29
JP2003264280A (ja) 2003-09-19
KR100969123B1 (ko) 2010-07-09
EP1492168A4 (en) 2007-03-28

Similar Documents

Publication Publication Date Title
KR100969123B1 (ko) 검출기
US7230247B2 (en) Detector
US8389322B2 (en) Photodiode array, method of manufacturing the same, and radiation detector
US10908302B2 (en) Semiconductor photo-detection device and radiation detection apparatus
KR101019807B1 (ko) 포토 다이오드 어레이, 그 제조 방법, 및 방사선 검출기
US7301214B2 (en) Component of a radiation detector comprising a substrate with positioning structure for a photoelectric element array
US8497483B2 (en) Circuit substrate and method
EP1605514A1 (en) Photodiode array, method for manufacturing same, and radiation detector
EP1483790B1 (en) Pixel sensor array and method of manufacture thereof
US7388185B2 (en) Pixel detector and method of manufacture and assembly thereof
KR101047671B1 (ko) 광다이오드 어레이와 그 제조 방법 및 방사선 검출기
EP3614433B1 (en) Image sensor, image sensor arrangement and computed tomography apparatus including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 10