WO2003043065A1 - Masque et procédé de fabrication associé, et procédé de fabrication d'un dispositif semi-conducteur - Google Patents

Masque et procédé de fabrication associé, et procédé de fabrication d'un dispositif semi-conducteur Download PDF

Info

Publication number
WO2003043065A1
WO2003043065A1 PCT/JP2002/011939 JP0211939W WO03043065A1 WO 2003043065 A1 WO2003043065 A1 WO 2003043065A1 JP 0211939 W JP0211939 W JP 0211939W WO 03043065 A1 WO03043065 A1 WO 03043065A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
thin film
mask
support layer
hole
Prior art date
Application number
PCT/JP2002/011939
Other languages
English (en)
French (fr)
Inventor
Masaki Yoshizawa
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to KR10-2003-7008897A priority Critical patent/KR20040052454A/ko
Priority to DE10295694T priority patent/DE10295694T1/de
Priority to US10/250,555 priority patent/US7022607B2/en
Publication of WO2003043065A1 publication Critical patent/WO2003043065A1/ja
Priority to US11/284,902 priority patent/US20060079091A1/en
Priority to US11/347,205 priority patent/US20060269850A1/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31793—Problems associated with lithography
    • H01J2237/31794—Problems associated with lithography affecting masks

Definitions

  • the present invention relates to a mask, a method of manufacturing the same, and a method of manufacturing a semiconductor device.
  • the present invention relates to a charged particle transfer type lithography mask and a method of manufacturing the same, and a method of manufacturing a semiconductor device including a charged particle transfer type lithography step.
  • EPL electron beam projection lithography
  • LEEPL technology low energy electron-beam proximity projection lithography
  • Ripple and Tokyo Seimitsu Sony The LEEPL technology is described, for example, in the document T. Utsumi, Journal of Vacuum Science and Technology B17 p.2897 (1999).
  • Stencil masks have been proposed as masks for PREVA IL and LEE PL.
  • the stencil mask has a thin film that scatters, reflects or absorbs an exposure beam such as an electron beam ion beam, and holes formed in a predetermined pattern so as to penetrate the thin film.
  • the exposure beam passes through the portion of the hole penetrating the thin film, and is scattered, reflected, or absorbed by the thin film other than the hole, so that a predetermined pattern is exposed.
  • a thin film in which such holes are formed is called a membrane.
  • PREVAIL is usually a 4x reduction projection system, and an electron beam of about 100 keV is used.
  • L E E P L is an equal magnification projection system, for example, an electron beam of 2 keV is used.
  • the mask strength is reduced.
  • the stencil mask for LEE PL has a thin membrane and forms a fine pattern that is the same size as the pattern to be transferred, a reduction in mask strength tends to be a problem.
  • the reduction in mask strength is more remarkable than when diamond is used. If the mask strength is insufficient, the pattern is likely to be destroyed, for example, when cleaning the mask or loading the mask into an exposure machine.
  • An object of the present invention is to provide a mask that can maintain the strength of the mask and a method of manufacturing the mask.
  • Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of forming a fine pattern with high precision.
  • a mask of the present invention includes a thin film, a hole formed in the thin film through which a charged particle beam passes, and a support layer formed on one surface of the thin film.
  • the support layer in the hole portion has an opening formed with a larger diameter than the hole.
  • the charged particle beam includes an electron beam.
  • the thin film (membrane) of the mask is thinned, the thin layer is reinforced by the support layer, and damage to the membrane is prevented.
  • the thin film other than the holes through which the charged particle beams pass is uniformly reinforced by the support layer. Further, since the thickness of the thin film can be reduced, workability in forming the holes is improved. Therefore, holes corresponding to the mask pattern are formed with high precision in the thin film.
  • a method of manufacturing a mask according to the present invention includes the steps of: forming a support layer on one surface of a substrate via an auxiliary layer; forming a thin film on the support layer; Removing a part of the substrate from the other side of the substrate to expose a part of the auxiliary layer, and forming a support frame composed of a part of the substrate around the exposed part of the auxiliary layer. Forming a hole through which a charged particle beam penetrates in a part of the thin film excluding the support frame, and supplying isotropic etching gas or gas to the support layer through the hole to perform isotropic etching. Performing a step of forming an opening with at least a large diameter in the support layer of the hole portion and a step of removing the auxiliary layer except for the support frame portion. I do.
  • the method of manufacturing a mask according to the present invention includes a step of forming a thin film on one surface of the substrate, a step of forming a support layer on the thin film, and a method of forming the substrate from the other surface side of the substrate. Removing a portion to expose a part of the thin film, forming a support frame comprising a part of the substrate around the exposed portion of the thin film, and forming a trapping layer on the support layer Forming a hole through which the charged particle beam passes in a part of the thin film except for the support frame, supplying an etching liquid or an etching gas to the support layer through the hole, and the like.
  • the thin film other than the holes can be reinforced with the support layer. Further, since the opening of the support layer is formed in a self-aligned manner with the hole and has a diameter larger than that of the hole, the charged particle beam is not hindered by the support layer.
  • a method of manufacturing a semiconductor device includes irradiating a photosensitive surface with a charged particle beam through a mask having a predetermined mask pattern formed thereon, and transferring the mask pattern to the photosensitive surface.
  • a method of manufacturing a semiconductor device comprising: forming a thin film as the mask, a hole through which the charged particle beam is formed in the thin film with the mask pattern, and a mask formed on one surface of the thin film.
  • a mask having a support frame for supporting the thin film and the auxiliary layer having resistance to an etching solution or an etching gas for forming the opening in the support layer may be used. And features.
  • the method of manufacturing a semiconductor device includes a semiconductor device including a step of irradiating a charged surface with a charged particle beam through a mask having a predetermined mask pattern formed thereon and transferring the mask pattern to the photosensitive surface.
  • a method for manufacturing a device comprising: as a mask, a thin film; a hole formed in the thin film by the mask pattern; a hole through which a charged particle beam passes; and a support layer formed on one surface of the thin film. At least the support layer at the hole portion, an opening formed with a larger diameter than the hole, a support frame formed at least in part on the thin film excluding the hole, and supporting the thin film; Mask with Is used.
  • FIG. 1 is a sectional view of a stencil mask according to Embodiment 1 of the present invention.
  • FIGS. 2A to 2D are cross-sectional views illustrating manufacturing steps of a method for manufacturing a stencil mask according to Embodiment 1 of the present invention.
  • FIG. 3A is a cross-sectional view of a stencil mask according to Embodiment 2 of the present invention
  • FIGS. 3B to 3H show manufacturing steps of a method of manufacturing a stencil mask according to Embodiment 2 of the present invention. It is sectional drawing.
  • FIG. 4 is a schematic diagram showing an example of an electron beam projection optical system according to Embodiment 3 of the present invention.
  • FIG. 5 is a schematic view showing another example of the electron beam projection optical system according to the fourth embodiment of the present invention.
  • FIG. 1 is a cross-sectional view of the mask of the present embodiment.
  • the stencil mask 1 of the present embodiment is suitably used for LEEPL.
  • the stencil mask 1 has a membrane 2, and the membrane 2 has, for example, a hole 3 in a part of a silicon layer 2a. Hole 3 penetrates membrane 2 and corresponds to the mask pattern It is formed in a shape.
  • the size of the membrane 2 is several mm square to several 10 mm square, which is almost the same as the chip size.
  • a material of the membrane 2 diamond or the like is used in addition to silicon.
  • the thickness of the membrane 2 is, for example, 500 nm, but can be appropriately changed according to the energy of the electron beam used for EPL, the material or thickness of the support layer 4, and the like.
  • a silicon oxide film having a thickness of, for example, 301 m is formed as the support layer 4.
  • the portion of the support layer 4 in contact with the hole 3 is removed in a self-aligned manner with the hole 3.
  • an opening 5 having a larger diameter than the hole 3 is formed in the support layer 4.
  • the material of the support layer 4 can be changed to another material as long as it is resistant to an etchant used for etching for forming the holes 3 in the membrane 2 and can support the membrane 2.
  • a silicon nitride film, a silicon oxynitride film, diamond, diamond-like carbon (DLC; Diamond Like Carbon) or a metal can be used as the material of the support layer 4.
  • a silicon nitride film having a thickness of, for example, 100 nm is formed as the auxiliary layer 6.
  • the silicon nitride film of the auxiliary layer 6 is used as, for example, an etching stopper as described later.
  • the auxiliary layer 6 in the present embodiment is used as one etching stopper, but the auxiliary layer 6 is not limited to one etching stopper.
  • a layer for forming the membrane 2 (the silicon layer 2a in the example of FIG. 1) or a layer laminated with the support layer 4 is an auxiliary layer. As shown in FIG. 1, the etching stopper layer 6 in the portion of the membrane 2 has been removed.
  • the stencil / mask 1 has a support frame 7 surrounding the membrane 2.
  • the frame 7 is provided to reinforce the mechanical strength of the membrane 2 and to prevent damage to the membrane 2 during manufacture and use of the stencil mask 1.
  • Frame 7 is based on the pattern of membrane 2 on a silicon wafer, for example. It is formed by performing etching with the above-mentioned frame pattern. That is, a part of the silicon wafer can be used as the frame 7.
  • the membrane 2 except for the vicinity of the hole 3 is reinforced by the support layer 4, so that the membrane 2 is prevented from being damaged.
  • the support layer 4 since the support layer 4 has the opening 5 larger than the hole 3 in a self-aligned manner with the hole 3, the support layer 4 does not affect the transfer of the pattern.
  • the membrane 2 since the membrane 2 is reinforced by the support layer 4, the membrane 2 can be made thinner. Therefore, the workability of the membrane 2 is improved, and it becomes easy to form a fine pattern on the membrane 2 with high accuracy.
  • a silicon nitride film for example, is formed as an etching stopper layer 6 on a silicon wafer 7a by chemical vapor deposition (CVD).
  • CVD chemical vapor deposition
  • a silicon oxide film for example, is formed as a support layer 4 thereon by CVD. Further, a single-crystal silicon layer 2a to be the membrane 2 is formed on the support layer 4 by, for example, epitaxy. Alternatively, a polycrystalline silicon layer or an amorphous silicon layer may be formed by CVD instead of a single crystal silicon layer. However, a single crystal silicon layer is desirable from the viewpoint of mechanical strength.
  • a silicon oxide film is formed as a protective layer 8 by CVD.
  • a layer other than a silicon oxide film may be used as long as it has resistance to an etchant used for etching the silicon wafer 7a.
  • a resist 9 is formed on the back surface of the silicon wafer 7a with a frame pattern based on the pattern of the membrane 2 (see FIG. 1).
  • the silicon wafer 7a is subjected to wet etching using the resist 9 as a mask to form a frame 7.
  • Etchants for this wet etching include: For example, potassium hydroxide (K OH) or tetramethylammonium hydroxide ( ⁇ ; tetrametyllammomum hydroxide) can be used.
  • the resist 9 and the protective layer 8 are removed.
  • the protective layer 8 can be removed by wet etching using, for example, a buffer solution (BHF solution) containing hydrofluoric acid and ammonium fluoride.
  • the frame 7 can be formed by performing dry etching on the silicon wafer 7a.
  • a fluorine-based gas such as SF 6 or NF 3 can be used as an etchant.
  • the etching of the resist also easily proceeds, and the resist may be lost before the etching for the thickness of the silicon wafer 7a is completed.
  • a thermal oxide film or the like may be formed in advance on the back surface of the silicon wafer 7a as an etching mask layer.
  • etching is performed in a predetermined pattern for the thickness of the silicon wafer 7a to form a frame 7. be able to.
  • a resist 10 is formed on the silicon layer 2a in a pattern of holes 3 (see FIG. 1).
  • dry etching is performed on the silicon layer 2 a to form holes 3.
  • the resist 10 is removed.
  • an isotropic etching is performed on the support layer 4 by supplying an etchant or an etching gas from the silicon layer 2a side through the hole 3.
  • a silicon oxide film is formed as the support layer 4
  • an opening 5 having a larger diameter than the hole 3 is formed in the hole 3 in a self-aligning manner by using, for example, a BHF solution as an etching solution.
  • the etching proceeds in the support layer 4 due to the formation of the etching stopper layer 6.
  • the etching stopper layer 6 is etched using the frame 7 as a mask, and the etching stopper layer 6 in the membrane 2 is removed. I do.
  • a silicon nitride film is formed as the etching stopper layer 6, for example, by etching using heated phosphoric acid, the silicon nitride film of the support layer 4 is etched with respect to the silicon layer of the membrane 2. Only selective removal is possible.
  • the stencil mask 1 of the present embodiment is formed.
  • the method for manufacturing a semiconductor device of the present embodiment includes the LEEPL process using the stencil mask 1 of the present embodiment.
  • An arm is placed on the membrane 2 side of the stencil mask 1 in FIG. 1, and the electron beam is irradiated from the frame 7 side. The electron beam passes through the hole 3 and the mask pattern is transferred to the resist on the wafer.
  • the membrane 2 is reinforced, and the membrane 2 is prevented from bending, so that pattern displacement and distortion are prevented. Therefore, a fine pattern can be transferred with high precision in electron beam exposure. (Embodiment 2)
  • FIG. 3A is a cross-sectional view of the mask of the present embodiment.
  • the stencil mask 11 of the present embodiment is suitably used for LEEPL.
  • the stencil mask 11 has a membrane 12, and the membrane 12 is, for example, a part of the silicon layer 12a. Holes 13 corresponding to the mask pattern are formed in the membrane 12.
  • the size of the membrane 12 is several mm square to several 10 mm square, which is almost the same as the chip size.
  • Diamond is used as the material of the membrane 12 in addition to silicon.
  • the thickness of the membrane 12 is, for example, 300 nm, but can be appropriately changed according to the energy of the electrons used for the EPL, the material or thickness of the support layer 14, and the like.
  • a silicon nitride film having a thickness of 500 nm is formed as the support layer 14.
  • the portion of the support layer 14 in contact with the hole 13 is removed in a self-aligned manner with the hole 13. As a result, the support layer 14 has a larger diameter than the hole 13. A large opening 15 is formed.
  • the material of the support layer 14 may be any other material as long as it is resistant to etchants used for etching to form the holes 13 in the membrane 12 and can support the membrane 12. You can change it.
  • a metal such as a silicon oxide film, a silicon oxynitride film, diamond, and DLC may be used as the material of the support layer 14.
  • a frame 16 is formed on the stencil mask 11 so as to surround the membrane 12.
  • the frame 16 is provided for the purpose of reinforcing the mechanical strength of the membrane 12 and preventing the membrane 12 from being damaged during production and use of the stencil mask 11.
  • the frame 16 is formed, for example, by etching a silicon wafer with a frame pattern based on the pattern of the membrane 12. Between the silicon layer 12a and the frame 16, for example, a 100 nm thick silicon oxide film 17 is formed.
  • the silicon oxide film 17 is used as an etching stopper layer when forming a frame 16 by etching a silicon wafer.
  • Silicon oxide B 17 can be changed to an auxiliary layer made of another material. If the silicon oxide B 17 is between the silicon layer 12a and the frame 16, the frame 16 and the membrane are used. 12 can be made from SOI substrate.
  • the membrane 12 except for the vicinity of the hole 13 is reinforced by the support layer 14, the damage of the membrane 12 is prevented. Further, since the opening 15 larger than the hole 13 is formed in the support layer 14 in a self-aligned manner with the hole 13, the support layer 14 does not affect the transfer of the pattern. . Further, since the membrane 12 is reinforced by the support layer 14, the membrane 12 can be made thinner. Therefore, the workability of the membrane 12 is improved, and it becomes easy to form a fine pattern on the membrane 12 with high accuracy.
  • a silicon oxide film 17 On the SOI substrate 18 on which the layer 12a is formed for example, a silicon nitride film is formed as a support layer 14 by CVD.
  • a resist 19 is formed on the back surface of the silicon wafer 16a with a frame pattern based on the pattern of the membrane 12 (see FIG. 3A). Subsequently, the silicon wafer 16a is etched using the resist 19 as a mask to form a frame 16.
  • This etching is performed by wet etching or dry etching as in the first embodiment.
  • the silicon oxide film 17 becomes an etching stopper layer.
  • the etch duster layer is an example of an auxiliary layer, but the silicon oxide layer is not limited to silicon oxide as an etch stopper layer.
  • etching is performed on the silicon oxide film 17 using the frame 16 as a mask, and the silicon oxide film 17 on the membrane 12 (see FIG. 3A) is removed.
  • This etching is, for example, wet etching using a BHF solution.
  • a silicon oxide film having a thickness of, for example, 100 nm is formed on the support layer 14 as an etching stopper layer 2 ° by CVD. If the material of the etch stopper layer 20 is resistant to the etchant used for etching to form the opening 15 (see FIG. 3A) in the support layer 14, change to another material. Is also good.
  • a resist m 21 a is formed on the surface of the membrane 12 on the frame 16 side.
  • the resist coating surface is surrounded by the frame 16, if the resist is spin-coated, the resists 1 and 6 accumulate near the frame 16 and the resist cannot be applied with a uniform thickness. There is.
  • a method for applying a resist to a surface having such irregularities is described in, for example, Japanese Patent No. 3084339, Japanese Patent Application Laid-Open No. H10-321493, and Japanese Patent Application Laid-Open No. H08-306. 6 1 No. 4, No. 11-32-99-38, or in the 61st Annual Meeting of the Japan Society of Applied Physics (2000) No.2 p.593 4a-X_l.
  • a resist coating solution is placed on a substrate, the coating solution is spread thinly on the substrate with a scanner plate, and a slit that follows immediately after the scan nabrate The coating is evenly pressed onto the substrate by the air pressure blown out of the nozzle.
  • the method of forming a resist film described in Japanese Patent Application Laid-Open No. H10-3211493 includes a step of applying a resist on a substrate surface and, for example, heating the lower surface of the substrate and cooling the upper surface to form a resist coating film.
  • the method includes a step of forming a deteriorated layer and a non-transformed layer by partially transforming, and a step of removing the non-transformed layer.
  • the resist is applied to the entire surface of the substrate by moving the substrate or the nozzle and spraying the resist in a mist form from the nozzle.
  • nozzles are provided at a plurality of positions separated by a predetermined distance, and while the nozzles and the substrate to be processed are relatively moved, A processing agent such as a resist coating solution is supplied from a nozzle.
  • the resist coating film 21a is exposed and developed to form a resist 21 to which the mask pattern has been transferred.
  • dry etching is performed on the membrane 12 from the frame 16 side using the resist 21 as a mask, Form 1 3
  • a fluorine-based gas such as SF 6 or NF 3 can be used as an etchant.
  • the etching of the membrane 12 is performed from the frame 16 side. Therefore, during the etching, the entire surface of the etching stopper layer 20 is in contact with the stage of the etching apparatus, and the etched surface is stably supported. Therefore, deformation of the membrane 1′2 due to, for example, heat generation during etching or the like is prevented, and the processing accuracy of the pattern can be improved. After forming the holes 13, the resist 21 is removed.
  • an isotropic etching is performed by supplying an etching solution or an etching gas from the side of the membrane 12 to the support layer 14 through the hole 13.
  • an opening 15 having a larger diameter than the hole 13 is self-aligned with the hole 13 by, for example, wet etching using heated phosphoric acid. It is formed.
  • the etching proceeds in the support layer 14 due to the formation of the etching stopper layer 20.
  • the etching stopper layer 20 is removed by, for example, wet etching using a BHF solution.
  • the stencil mask 11 of the present embodiment is formed.
  • the method for manufacturing a semiconductor device of the present embodiment includes the LEEPL process using the stencil mask 1 of the present embodiment.
  • a wafer is placed on the support layer 14 side of the stencil mask 11 in FIG. 3A, and an electron beam is irradiated from the frame 16 side. The electron beam passes through the hole 13 and the mask pattern is transferred to the resist on the wafer.
  • the membrane 12 is reinforced and the deflection of the membrane 12 is prevented, so that the displacement and distortion of the pattern are prevented. Therefore, a fine pattern can be transferred with high accuracy in electron beam exposure.
  • FIG. 4 is a schematic view of an exposure apparatus used for LEEPL, and shows an electron beam projection optical system.
  • the stencil mask of Embodiment 1 or 2 can be suitably used for electron beam exposure using an exposure apparatus as shown in FIG.
  • the exposure device 111 shown in Fig. 4 includes an electron gun 111 that generates the electron beam 112, an aperture 114, a condenser lens 115, and a pair of main deflectors 116, 1 17 and a pair of fine adjustment deflectors 1 18 and 1 19 are provided.
  • the aperture 1 1 4 restricts the electron beam 1 1 2.
  • the condenser lens 115 converts the electron beam 112 into a parallel beam.
  • the cross-sectional shape of the electron beam 112 condensed by the condenser lens 115 is usually circular, but may be another cross-sectional shape.
  • the main deflectors 1 16 and 1 17 and the fine adjustment deflectors 1 18 and 1 19 are deflection coils, and the main deflectors 1 16 and 1 17 are electron beams 1 1 and 2 are stencil masks 1 2
  • the electron beam 1 1 2 is deflected so that it is basically perpendicularly incident on the 0 surface.
  • the fine adjustment deflectors 1 1 8 and 1 1 9 are set so that the electron beam 1 1 2 is incident on the surface of the stencil mask 1 20 vertically or slightly inclined from the vertical direction. To deflect.
  • the incident angle of the electron beam 112 is optimally adjusted according to the pattern position on the stencil mask 120, but the incident angle of the electron beam 112 is at most about 1 O mrad. 1 2 enters the stencil mask 1 20 almost perpendicularly.
  • the electron beams 1 12 a to c in FIG. 4 indicate that the electron beams 1 1 2 a to c are almost perpendicularly incident on each position on the stencil mask. This does not indicate that light is simultaneously incident on the stencil mask 120.
  • the scanning of the electron beam 112 can be either raster scanning or vector scanning.
  • the resist 123 on the wafer 122 is exposed by the electron beam transmitted through the hole 122 of the stencil mask 120.
  • a 1: 1 mask is used for LEEPL, and the stencil mask 120 and the wafer 122 are arranged close to each other. 1939
  • a stencil mask as shown in the first or second embodiment of the present invention is used as the stencil mask 120.
  • the membrane is strengthened by the support layer, deflection of the membrane is prevented, and displacement of the transfer pattern in electron beam exposure is reduced.
  • the opening of the support layer is formed in a self-aligned manner with the hole of the membrane, the electron beam transmitted through the hole is not blocked by the support layer. If the opening of the support layer is not formed in the hole of the membrane in a self-aligning manner, the resist patterning for forming the opening in the support layer is performed by patterning the resist for forming the hole in the membrane. Independently of Jung, an opening is formed in the support layer by etching using a resist as a mask.
  • the opening of the support layer by such a method, but in this case, the alignment accuracy of the patterning of the resist 1 on the support layer and the patterning of the resist on the membrane is sufficient.
  • the electron beam that passes through the hole may be blocked by a part of the support layer. Therefore, when a fine pattern having a small alignment margin is formed, it is particularly preferable to form the opening of the support layer in a self-aligned manner with the hole of the membrane as described in the first or second embodiment.
  • FIG. 5 is a schematic view showing an example of a projection optical system of another electron beam exposure apparatus to which the mask of the present invention can be applied.
  • the pattern of the mask 201 is reduced and transferred at a predetermined magnification to a sample 202 such as a wafer using an electron beam.
  • the trajectory of the electron beam is determined by the condenser lens 203, the first projection lens 204, the second 'projection lens 205, the crossover aperture 206, the sample bottom lens 207, and the plurality of deflectors 208. Controlled.
  • a plurality of deflectors are used so that the electron beam transmitted through the mask 201 passes through the crossover aperture 206 and is perpendicularly incident on the sample 202. 2 0 8 force Generates a deflection magnetic field. It is also possible to apply the mask of the present invention to the above-described projection optical system, another charged particle beam device using a laser, or the like.
  • Embodiments of the mask, the method for manufacturing the same, and the method for manufacturing a semiconductor device of the present invention are not limited to the above description.
  • the mask of the present invention and the method of manufacturing the same can be applied to charged particle transfer lithography other than LEEPL.
  • the present invention can also be applied to a PREVAIL, a variable-shaped electron beam direct lithography machine, a stencil mask for ion beam lithography, and a method of manufacturing the same.
  • the present invention can be applied to a mask for X-ray lithography and a method for manufacturing the same.
  • various changes can be made without departing from the gist of the present invention.
  • a pattern can be formed on the membrane with high accuracy, and damage to the membrane during mask manufacturing can be prevented.
  • a fine pattern can be transferred with high accuracy in charged particle transfer lithography.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

明 細 書 マスクおよびその製造方法と半導体装置の製造方法 技術分野
本発明は、 荷電粒子転写型リソグラフィ用のマスクおよびその製造方法と、 荷 電粒子転写型リソグラフィ工程を含む半導体装置の製造方法に関する。 背景技術
LS Iの微細化に伴い、 電子線転写型リソグラフィ （EPL ; Electron beam Projection Lithography) の実用化が期待されている。 実用化が進められている EPLとしては、 I BMと-コンが共同で発表している PREVA I L技術 (projection exposure with variable axis immersion lenses)力挙けられる。 P R EVA I L技術は、 例えば文献 Η· C. Pfeiffer他 Journal of Vacuum Science and Technology B17 p.2840 (1999)に記載されて！/ヽる。
また、 他の EPLとしてリープル、 東京精密おょぴソニーが共同で発表してい る L E E P L技術 (low energy electron-beam proximity projection lithography) が挙げられる。 L E E P L技術は、 例えば文献 T. Utsumi, Journal of Vacuum Science and Technology B17 p.2897 (1999)に記載されている。
PREVA I L用マスクおよび LEE P L用マスクとして、 ステンシルマスク が提案されている。 ステンシルマスクは電子線ゃィオンビームといった露光用の ビームを散乱、 反射または吸収する薄膜と、 この薄膜を貫通するように所定のパ ターンで形成された孔とを有する。 露光用のビームは薄膜を貫通する孔の部分を 透過し、 孔以外の薄膜では散乱、 反射または吸収されるため、 所定のパターンが 露光される。 ステンシルマスクにおいて、 このような孔が形成された薄膜はメン プレンと呼ばれる。 PREVAI Lは通常、 4倍の縮小投影系であり、 100 k e V程度の電子線 が用いられる。 PREVA I L用ステンシルマスクを用いて露光を行う場合、 電 子線が孔の開いた部分のみ無散乱で透過し、 レジスト上に結像されて、 パターン が転写される。 PREVA I L用マスクとしては、 シリコンからなる 2 μπι厚の メンブレンを有するステンシルマスクが提案されている。
一方、 L E E P Lは等倍投影系であり、例えば 2 k e Vの電子線が用いられる。
LEEP L用ステンシルマスクを用いて露光を行う場合、 電子線が孔の開いた部 分のみ透過し、 パターンが等倍で転写される。 L EE PL用マスクとしては、 シ リコンまたはダイヤモンドからなる 500 nm厚のメンプレンを有するステンシ ルマスクが提案されている。
しかしながら、 上記の従来のステンシルマスクによれば、 マスクの加工性を向 上させ、 微細パターンを形成する目的でメンプレン厚を薄くすると、 マスク強度 が低下する。 特に、 LEE PL用ステンシルマスクは、 メンプレン厚が薄く、 転 写されるパターンと等倍の微細パターンが形成されるため、 マスク強度の低下が 問題となりやすい。
メンプレン材料としてシリコンを用いた場合は、 ダイヤモンドを用いる場合に 比較して、 マスク強度の低下がより顕著となる。 マスク強度が不足した場合、 例 えばマスクの洗浄時や、 マスクを露光機に装填する際に、 パターンが破壊しやす くなる。
また、 メンプレンの面積が大きい場合には、 メンブレン厚を薄くするとメンブ レンがたわみやすくなる。 メンプレンがたわむと、 パターンの位置精度が低下し たり、 パターンに歪みが生じたりする。 半導体装置に微細パターンを形成するに は、 メンブレンのたわみや歪みを防止する必要がある。 発明の開示
本発明は上記の問題点に鑑みてなされたものであり、 メンブレンの薄膜ィ匕と、 マスク強度の維持を両立させることができるマスクおょぴその製造方法を提供す ることを目的とする。
また、 本発明は、 微細パターンを高精度に形成できる半導体装置の製造方法を 提供することを目的とする。
上記の目的を達成するため、 本発明のマスクは、 薄膜と、 前記薄膜に形成され た荷電粒子線が透過する孔と、 前記薄膜の一方の面に形成された支持層と、 少な くとも前記孔部分の前記支持層に、 前記孔よりも広い径で形成された開口部とを 有することを特徴とする。 好適には、 前記荷電粒子線は電子線を含む。
これにより、 マスクの薄膜 （メンプレン） を薄くしても、 支持層によって薄月莫 が補強され、 メンブレンの破損が防止される。 本発明のマスクによれば、 荷電粒 子線が透過する孔以外の部分の薄膜が、 支持層により均一に補強される。 また、 薄膜の厚さを薄くできることから、 孔を形成するときの加工性が向上する。 した がって、 マスクパターンに対応する孔が薄膜に高精度に形成される。
上記の目的を達成するため、 本発明のマスクの製造方法は、 基板の一方の面に 補助層を介して支持層を形成する工程と、前記支持層上に薄膜を形成する工程と、 前記基板の他方の面側から前記基板の一部を除去して前記補助層の一部を露出さ せ、 前記補助層の露出部分の周囲に前記基板の一部からなる支持枠を形成するェ 程と、 前記支持枠部分を除く前記薄膜の一部に、 荷電粒子線が透過する孔を形成 する工程と、 前記支持層に前記孔を介してェツチング液またはェツチングガスを 供給することにより等方性エッチングを行って、 少なくとも前記孔部分の前記支 持層に前記孔ょりも広い径で開口部を形成する工程と、 前記支持枠部分を除く前 記補助層を除去する工程とを有することを特徴とする。
あるいは、 本発明のマスクの製造方法は、 基板の一方の面に薄膜を形成するェ 程と、 前記薄膜上に支持層を形成する工程と、 前記基板の他方の面側から前記基 板の一部を除去して前記薄膜の一部を露出させ、 前記薄膜の露出部分の周囲に前 記基板の一部からなる支持枠を形成する工程と、 前記支持層上に捕助層を形成す る工程と、 前記支持枠部分を除く前記薄膜の一部に、 荷電粒子線が透過する孔を 形成する工程と、 前記支持層に前記孔を介してエツチング液またはェッチングガ スを供給することにより等方性エッチングを行って、 少なくとも前記孔部分の前 記支持層に前記孔よりも広い径で開口^を形成する工程と、 前記補助層を除去す る工程とを有することを特徴とする。
これにより、 孔部分に接する支持層を、 孔に自己整合的に除去することが可能 となる。 したがって、 孔以外の部分の薄膜を支持層で補強できる。 また、 支持層 の開口部が孔に自己整合的に、 孔よりも広い径で形成されることから、 支持層に よつて荷電粒子線が妨げられることはない。
上記の目的を達成するため、 本発明の半導体装置の製造方法は、 所定のマスク パターンが形成されたマスクを介して、 感光面に荷電粒子線を照射し、 前記感光 面に前記マスクパターンを転写する工程を有する半導体装置の製造方法であって、 前記マスクとして、 薄膜と、 前記薄膜に前記マスクパターンで形成された、 荷電 粒子線が透過する孔と、 前記薄膜の一方の面に形成された支持層と、 少なくとも 前記孔部分の前記支持層に、 前記孔よりも広い径で形成された開口部と、 前記開 口部を除く前記支持層上の少なくとも一部に補助層を介して形成された、 前記薄 膜を支持する支持枠と、 前記支持層に前記開口部を形成するためのエツチング液 またはエッチングガスに対して耐性を有する前記補助層とを有するマスクを用い ることを特徴とする。
あるいは、 本発明の半導体装置の製造方法は、 所定のマスクパターンが形成さ れたマスクを介して、 感光面に荷電粒子線を照射し、 前記感光面に前記マスクパ ターンを転写する工程を有する半導体装置の製造方法であって、 前記マスクとし て、 薄膜と、 前記薄膜に前記マスクパターンで形成された、 荷電粒子線が透過す る孔と、 前記薄膜の一方の面に形成された支持層と、 少なくとも前記孔部分の前 記支持層に、 前記孔よりも広い径で形成された開口部と、 前記孔を除く前記薄膜 上の少なくとも一部に形成された、 前記薄膜を支持する支持枠とを有するマスク を用いることを特徴とする。
これにより、 マスクの使用時、 運搬時あるいは洗浄時のマスクの破損が防止さ れる。 また、 マスクの薄膜が支持層によって補強されることから、 薄膜のたわみ が防止され、 薄膜のたわみに由来するパターンの位置ずれや歪みが低減される。 したがって、 荷電粒子転写型リソグラフィにおいて微細パターンを高精度に転写 できる。
図面の簡単な説明
図 1は、 本発明の実施形態 1に係るステンシルマスクの断面図である。
図 2 Aから図 2 Dは、 本発明の実施形態 1に係るステンシルマスクの製造方法 の製造工程を示す断面図である。
図 3 Aは、 本発明の実施形態 2に係るステンシノレマスクの断面図であり、 図 3 Bから図 3 Hは、 本発明の実施形態 2に係るステンシルマスクの製造方法の製造 工程を示す断面図である。
図 4は、 本発明の実施形態 3に係り、 電子線の投影光学系の一例を示す概略図 である。
図 5は、 本発明の実施形態 4に係り、 電子線の投影光学系の他の一例を示す概 略図である。 発明を実施するための最良の形態
以下に、 本発明のマスクおよびその製造方法と半導体装置の製造方法の実施の 形態について、 図面を参照して説明する。
(実施形態 1 )
図 1は本実施形態のマスクの断面図である。 本実施形態のステンシルマスク 1 は、 L E E P Lに好適に用いられる。 図 1に示すように、 ステンシルマスク 1は メンプレン 2を有し、 メンブレン 2は例えばシリコン層 2 aの一部に孔 3が設け られたものである。 孔 3はメンブレン 2を貫通し、 マスクパターンに対応した形 状で形成される。
等倍投影系の L E E P L用ステンシルマスクの場合、メンブレン 2の大きさは、 チップの大きさとほぼ同程度の数 mm角〜数 1 O mm角となる。 メンブレン 2の 材料としては、 シリコン以外にダイヤモンド等も用いられる。 メンブレン 2の厚 さは例えば 5 0 0 n mであるが、 E P Lに用いる電子線のエネルギーや支持層 4 の材料または厚さ等に応じて適宜変更することもできる。
メンブレン 2の一方の面には、 支持層 4として例えば厚さ 3 0 0 11 mのシリコ ン酸ィ匕膜が形成されている。 孔 3に接する部分の支持層 4は、 孔 3に自己整合的 に除去されている。 これにより、 支持層 4には孔 3よりも口径の大きい開口部 5 が形成されている。
支持層 4の材料は、 メンプレン 2に孔 3を形成するためのェツチングに用いら れるエツチャントに対して耐性があり、 かつメンブレン 2を支持できる材料であ れば、他の材料に変更してもよい。例えばシリコン窒化膜、シリコン酸化窒化膜、 ダイャモンド、 ダイャモンドライクカーボン （D L C； Diamond Like Carbon) あるいは金属等を、 支持層 4の材科とすることもできる。
支持層 4のメンプレン 2と反対側の面には、 補助層 6として例えば厚さ 1 0 0 n mのシリコン窒化膜が形成されている。 補助層 6のシリコン窒化膜は、 後述す るように例えばエッチングストッパ一層として用いられる。 以下、 本実施形態に おける補助層 6をエッチングストッパ一層とするが、 補助層 6はエッチングスト ッパ一層に限定されない。 メンプレン 2を形成するための層 （図 1の例ではシリ コン層 2 a ) または支持層 4と積層される層を、 補助層とする。 図 1に示すよう に、 メンブレン 2部分のエッチングストッパー層 6は除去されている。
ステンシ^/マスク 1には、 メンプレン 2を囲むように支持枠 （フレーム） 7が 形成されている。 フレーム 7はメンブレン 2の機械的強度を補強し、 ステンシル マスク 1の製造時および使用時におけるメンブレン 2の破損を防丘する目的で設 けられる。 フレーム 7は、 例えばシリコンウェハにメンブレン 2のパターンを元 にしたフレーム用パターンでエッチングを行うことにより形成される。すなわち、 シリコンウェハの一部をフレーム 7として用いることができる。
上記の本実施形態のステンシルマスク 1によれば、 孔 3の近傍を除くメンブレ ン 2が支持層 4によつて補強されているため、メンプレン 2の破損が防止される。 また、 支持層 4には孔 3に自己整合的に孔 3よりも大きい開口部 5が形成されて いるため、 支持層 4がパターンの転写に影響を及ぼすことはない。 さらに、 支持 層 4によりメンブレン 2が補強されるため、メンプレン 2の薄膜化が可能となる。 したがって、 メンプレン 2の加工性が向上し、 メンブレン 2に微細パターンを高 精度に形成するのが容易となる。
次に、 上記の本実施形態のマスクの製造方法について説明する。 まず、 図 2 A に示すように、 シリコンウェハ 7 a上にエッチングストッパー層 6として例えば シリコン窒化膜を、 化学気相成長 ( C VD； Chemical Vapor Deposition)により 形成する。
その上層に、 支持層 4として例えばシリコン酸化膜を C VDにより形成する。 さらに、 支持層 4の上層にメンプレン 2となる単結晶シリコン層 2 aを、 例えば ェピタキシャル成長により形成する。 あるいは、 単結晶シリコン層のかわりに多 結晶シリコン層やアモルファスシリコン層を C VDにより形成してもよレ、。但し、 機械的強度からは単結晶シリコン層が望ましレ、。
シリコン層 2 aの上層に、 保護層 8として例えばシリコン酸化膜を C VDによ り形成する。 保護層 8としては、 シリコンウェハ 7 aのエッチングに用いられる エツチャントに対して耐性があれば、 シリコン酸化膜以外の層を用いることもで さる。
次に、 図 2 Bに示すように、 シリコンウェハ 7 aの裏面に、 メンブレン 2 (図 1参照) のパターンを元にしたフレーム用パターンでレジスト 9を形成する。 続 いて、 レジスト 9をマスクとしてシリコンウェハ 7 aにゥエツトエッチングを行 レ、、 フレーム 7を开成する。 このウエットエッチングのエツチャントとしては、 例えば水酸化カリウム （K OH) またはテトラメチルアンモニゥムヒドロキシド 、 ΓΜΑΗ； tetramet ylammomum hydroxide)を用レヽること力 （？さる。
その後、 レジスト 9および保護層 8を除去する。 保護層 8としてシリコン酸ィ匕 膜を形成した場合、 例えばフッ酸とフッ化アンモニゥムを含む緩衝液 （B H F溶 液） を用いたウエットエッチングにより保護層 8を除去できる。
あるいは、 シリコンウェハ 7 aにドライエッチングを行って、 フレーム 7を开 成することもできる。このドライエッチングにはエツチャントとして例えば S F6 や N F 3等のフッ素系ガスを用いることができる。 但し、 ドライエッチングの場 合、 レジストのエッチングも進行しやすく、 シリコンウェハ 7 aの厚さ分のエツ チングが完了する前に、 レジストがなくなることがある。
これを防ぐため、 予めシリコンウェハ 7 aの裏面に、 エッチングマスク層とし て例えば熱酸化膜等を形成してもよい。 レジストをマスクとしてェッチングマス ク層にエッチングを行ってから、 シリコンウェハ 7 aにエッチングを行うことに より、 所定のパターンでシリコンウェハ 7 aの厚さ分のエッチングを行い、 フレ ーム 7を形成することができる。
次に、 図 2 Cに示すように、 シリコン層 2 a上に孔 3 (図 1参照） のパターン でレジスト 1 0を形成する。 レジスト 1 0をマスクとしてシリコン層 2 aに例え ばドライエッチングを行レ、、孔 3を形成する。その後、レジスト 1 0を除去する。 次に、 図 2 Dに示すように、 シリコン層 2 a側から孔 3を介してエッチング液 またはエッチングガスを供給して支持層 4に等方性エッチングを行う。 支持層 4 としてシリコン酸化膜を形成した場合、 エッチング液として例えば B H F溶液を 用いることにより、 孔 3に自己整合的に孔 3よりも口径の広い開口部 5が形成さ れる。 ここでエッチングストッパー層 6が形成されていることにより、 エツチン グは支持層 4内で進行する。
その後、 図 1に示すように、 フレーム 7をマスクとしてエッチングストッパー 層 6にエッチングを行い、 メンプレン 2部分のエッチングストッパ一層 6を除去 する。 エッチングストッパー層 6としてシリコン窒化膜を形成しだ場合、 例えば 加温したリン酸を用いたゥエツトエッチングにより、 支持層 4のシリコン酵ィ匕膜 ゃメンブレン 2のシリコン層に対してエッチングストッパー層 6のみ選択的に除 去できる。 以上の工程により、 上記の本実施形態のステンシルマスク 1が形成さ れる。
本実施形態の半導体装置の製造方法は、 上記の本実施形態のステンシルマスク 1を用いた L E E P L工程を含む。 図 1のステンシルマスク 1のメンプレン 2側 にゥヱハを配置し、 フレーム 7側から電子線を照射する。 電子線が孔 3を透過し て、 ウェハ上のレジストにマスクパターンが転写される。
上記の本実施形態のステンシルマスク 1によれば、 メンプレン 2が補強され、 メンブレン 2のたわみが防止されるため、 パターンの位置ずれや歪みが防止され る。 したがって、 電子線露光において、 高精度に微細パターンを転写できる。 (実施形態 2 )
図 3 Aは本実施形態のマスクの断面図である。 本実施形態のステンシルマスク 1 1は、 L E E P Lに好適に用いられる。 図 3 Aに示すように、 ステンシルマス ク 1 1はメンブレン 1 2を有し、 メンブレン 1 2は例えばシリコン層 1 2 aの一 部である。 メンブレン 1 2にはマスクパターンに対応した孔 1 3が形成されてい る。
等倍投影系の L E E P L用ステンシルマスクの場合、 メンブレン 1 2の大きさ は、 チップの大きさとほぼ同程度の数 mm角〜数 1 0 mm角となる。 メンプレン 1 2の材料としては、 シリコン以外にダイヤモンドも用いられる。 メンブレン 1 2の厚さは例えば 3 0 0 n mであるが、 E P Lに用いる電子 ϋのエネルギーや支 持層 1 4の材料または厚さ等に応じて適宜変更することもできる。
メンプレン 1 2の一方の面には、 支持層 1 4として例えば厚さ 5 0 0 n mのシ リコン窒化膜が形成されている。 孔 1 3に接する部分の支持層 1 4は、 孔 1 3に 自己整合的に除去されている。 これにより、 支持層 1 4には孔 1 3よりも口径の 大きい開口部 1 5が形成されている。
支持層 1 4の材料は、 メンブレン 1 2に孔 1 3を形成するためのエッチングに 用いられるエツチャントに対して耐寸生があり、 かつメンブレン 1 2を支持できる 材料であれば、 他の材料に変更してもよレ、。 例えばシリコン酸化膜、 シリコン酸 化窒化膜、 ダイヤモンド、 D L Cあるレヽは金属等を、 支持層 1 4の材料とするこ ともできる。
ステンシルマスク 1 1には、 メンブレン 1 2を囲むようにフレーム 1 6が形成 されている。 フレーム 1 6はメンプレン 1 2の機械的強度を補強し、 ステンシル マスク 1 1の製造時および使用時におけるメンプレン 1 2の破損を防止する目的 で設けられる。 フレーム 1 6は、 例えばシリコンウェハにメンプレン 1 2のパタ ーンを元にしたフレーム用パターンでエッチングを行うことにより形成される。 シリコン層 1 2 aとフレーム 1 6との間には、 例えば厚さ 1 0 0 n mのシリコ ン酸化膜 1 7が形成されている。 シリコン酸化膜 1 7はシリコンウェハにエッチ ングを行ってフレーム 1 6を形成する際に、 エッチングストッパー層として用い られる。 シリコン酸化 B莫 1 7を他の材料からなる補助層に変更することもできる 、 シリコン層 1 2 aとフレーム 1 6との間がシリコン酸化 B莫 1 7であれば、 フ レーム 1 6とメンブレン 1 2を S O I基板から作製できる。
上記の本実施形態のステンシルマスク 1 1によれば、 孔 1 3の近傍を除くメン プレン 1 2が支持層 1 4によって補強されているため、 メンブレン 1 2の破損が 防止される。 また、 支持層 1 4には孔 1 3に自己整合的に孔 1 3よりも大きい開 口部 1 5が形成されているため、 支持層 1 4がパターンの転写に影響を及ぼすこ とはない。 さらに、 支持層 1 4によりメンプレン 1 2が補強されるため、 メンブ レン 1 2の薄膜化が可能となる。したがって、メンブレン 1 2の加工性が向上し、 メンプレン 1 2に微細パターンを高精度に形成するのが容易となる。
次に、 上記の本実施形態のマスクの製造方法について説明する。 まず、 図 3 B に示すように、 シリコンウェハ 1 6 a上にシリコン酸化膜 1 7を介してシリコン 層 1 2 aが形成された S O I基板 1 8上に、 支持層 1 4として例えばシリコン窒 化膜を C VDにより形成する。
次に、 図 3 Cに示すように、 シリコンウェハ 1 6 aの裏面に、 メンブレン 1 2 (図 3 A参照） のパターンを元にしたフレーム用パターンでレジスト 1 9を形成 する。 続いて、 レジスト 1 9をマスクとしてシリコンウェハ 1 6 aにエッチング を行い、 フレーム 1 6を形成する。
このエッチングは実施形態 1と同様に、 ゥエツトエッチングまたはドライエツ チングにより行う。 このとき、 シリコン酸ィ匕膜 1 7がエッチングストッパー層と なる。 実施形態 1と同様に、 エツチンダストッパー層は補助層の一例であるが、 ネ翁助層はェッチンダストッパー層としてのシリコン酸化 B莫 1 7に限定されなレ、。 フレーム 1 6の形成後、 レジスト 1 9を除去する。
次に、 図 3 Dに示すように、 フレーム 1 6をマスクとしてシリコン酸化膜 1 7 にェツチングを行レ、、 メンブレン 1 2部分 (図 3 A参照） のシリコン酸化膜 1 7 を除去する。 このエッチングは、 例えば B H F溶液を用いたウエットエッチング とする。
次に、 図 3 Eに示すように、 支持層 1 4上にエッチングストッパ一層 2◦とし て、 例えば厚さ 1 0 0 n mのシリコン酸化膜を C VDにより形成する。 エツチン ダストッパ一層 2 0の材料は、 支持層 1 4に開口部 1 5 (図 3 A参照） を形成す るためのエッチングに用いられるエツチャントに対して耐性があれば、 他の材料 に変更してもよい。
次に、 図 3 Fに示すように、 メンブレン 1 2のフレーム 1 6側の面にレジスト m 2 1 aを形成する。 このとき、 レジスト塗布面はフレーム 1 6によって囲ま れているため、 レジストのスピンコートを行うと、 フレーム 1 6近傍にレジス 1、 が溜まつて均一な厚さでレジストを塗布できなレ、場合がある。
このような凹凸が存在する面にレジストを塗布できる方法は、 例えば特許第 3 0 8 4 3 3 9号公報、 特開平 1 0— 3 2 1 4 9 3号公報、 特開平 8— 3 0 6 6 1 4号公報、 特開平 1 1一 3 2 9 9 3 8号公報または第 6 1回応用物理学会学術講 演会講演予稿集 (2000) No.2 p.593 4a-X_l に記載されている。
特許第 3 0 8 4 3 3 9号公報記載の方法によれば、 基板上にレジスト塗布液を 載せ、 塗布液を基板に対してスキャナプレートで薄く押し拡げると共に、 スキヤ ナブレートの直後に追従するスリット状ノズルから吹き出すエア圧で塗膜を基板 上に均等に押圧する。
特開平 1 0— 3 2 1 4 9 3号公報記載のレジスト膜形成方法は、 基板表面にレ ジストを塗布する工程と、 例えば基板の下面を加熱すると共に上面を冷却し、 レ ジスト塗布膜の一部を変質させて変質層と非変質層とを形成する工程と、 非変質 層を除去する工程とを有する。
特開平 8— 3 0 6 6 1 4号公報記載のレジスト塗布方法によれば、 基板または ノズルを移動させてノズルからミスト状にレジストを吹き付けることにより、 基 板全面にレジストを塗布する。
特開平 1 1— 3 2 9 9 3 8号公報記載の塗布方法によれば、 所定間隔を隔てた 複数の位置にノズルを設け、 それらのノズルと被処理基板とを相対的に移動させ ながら、 ノズルからレジスト塗布液等の処理剤を供給する。
また、第 6 1回応用物理学会学術講演会講演予稿集 (2000) No.2 p.593 4a-X-l には、 レジストを滴下する極細ノズノレを y方向に往復運動させ、 同時に基板を X 方向に定速移動させるノズルスキャン塗布法において、 レジストの塗布をシンナ 一雰囲気下で行った結果が記載されている。 通常の塗布ではエッジ部で膜厚が增 大するのに対し、 シンナー雰囲気下でレジストを塗布すると、 膜厚の局所的な増 大が抑制される。 例えば以上のような方法により、 フレーム 1 6で囲まれたメン プレン 1 2に、 均一な膜厚でレジスト塗膜 2 1 aを形成できる。
次に、 図 3 Gに示すように、 レジスト塗膜 2 1 aに露光おょぴ現像を行って、 マスクパターンが転写されたレジスト 2 1を形成する。 続いて、 レジスト 2 1を マスクとしてフレーム 1 6側からメンプレン 1 2にドライエッチングを行い、 孔 1 3を形成する。 このドライエッチングにはエツチャントとして例えば S F 6や N F 3等のフッ素系ガスを用いることができる。
本実施形態のマスクの製造方法によれば、 メンブレン 1 2のエッチングがフレ ーム 1 6側から行われる。 したがって、 エッチングが行われる間、 エッチングス トッパー層 2 0の全面がエッチング装置のステージと接し、 エッチング面が安定 に支持される。 したがって、 例えばエッチング時の発熱等によるメンブレン 1 '2 の変形が防止され、 パターンの加工精度を向上させることができる。 孔 1 3の形 成後、 レジスト 2 1を除去する。
次に、 図 3 Hに示すように、 メンプレン 1 2側から孔 1 3を介して支持層 1 4 にエッチング液またはエッチングガスを供給し、 等方性エッチングを行う。 支持 層 1 4としてシリコン窒ィヒ膜を形成した場合、 例えば加温したリン酸を用いたゥ エツトエッチングにより、 孔 1 3に自己整合的に孔 1 3よりも口径の広い開口部 1 5が形成される。 ここでエッチングストッパー層 2 0が形成されていることに より、 エッチングは支持層 1 4内で進行する。
その後、 図 3 Aに示すように、 例えば B H F溶液を用いたウエットエッチング により、 エッチングストッパー層 2 0を除去する。 以上の工程により、 本実施形 態のステンシルマスク 1 1が形成される。
本実施形態の半導体装置の製造方法は、 上記の本実施形態のステンシルマスク 1を用いた L E E P L工程を含む。 図 3 Aのステンシルマスク 1 1の支持層 1 4 側にウェハを配置し、 フレーム 1 6側から電子線を照射する。 電子線が孔 1 3を 透過して、 ウェハ上のレジストにマスクパターンが転写される。
上記の本実施形態のステンシルマスク 1 1によれば、 メンブレン 1 2が補強さ れ、 メンブレン 1 2のたわみが防止されるため、 パターンの位置ずれや歪みが防 止される。 したがって、 電子線露光において、 高精度に微細パターンを転写でき る。
(実施形態 3 ) 図 4は、 L E E P Lに用いられる露光装置の概略図であり、 電子線の投影光学 系を示す。 実施形態 1または 2のステンシルマスクは、 図 4に示すような露光装 置による電子線露光に好適に用いることができる。
図 4の露光装置 1 1 1は、 電子線 1 1 2を生成する電子銃 1 1 3の他、 ァパー チヤ一 1 1 4、 コンデンサレンズ 1 1 5、 1対のメインデフレクタ一 1 1 6、 1 1 7および 1対の微調整用デフレクタ一 1 1 8、 1 1 9を有する。
アパーチャ一 1 1 4は電子線 1 1 2を制限する。 コンデンサレンズ 1 1 5は電 子線 1 1 2を平行なビームにする。 コンデンサレンズ 1 1 5により集光される電 子線 1 1 2の断面形状は通常、 円形であるが、 他の断面形状であってもよい。 メ ィンデフレクター 1 1 6、 1 1 7および微調整用デフレクター 1 1 8、 1 1 9は 偏向コイルであり、 メインデフレクタ一 1 1 6、 1 1 7は電子線 1 1 2がステン シルマスク 1 2 0の表面に対して基本的に垂直に入射するように、 電子線 1 1 2 を偏向させる。
微調整用デフレクタ一 1 1 8、 1 1 9は電子線 1 1 2がステンシルマスク 1 2 0の表面に対して垂直に、 または垂直方向からわずかに傾いて入射するように、 電子線 1 1 2を偏向させる。 電子線 1 1 2の入射角は、 ステンシルマスク 1 2 0 上のパターン位置等に応じて最適ィ匕するが、 電子線 1 1 2の入射角は最大でも 1 O m r a d程度であり、 電子線 1 1 2はステンシルマスク 1 2 0にほぼ垂直に入 射する。
図 4の電子線 1 1 2 a〜 cは、 ステンシルマスクを走查する電子線 1 1 2力 ステンシルマスク上の各位置にほぼ垂直に入射する様子を示し、 電子線 1 1 2 a 〜cがステンシノレマスク 1 2 0に同時に入射することを示すものではない。 電子 線 1 1 2の走查はラスタ走査とベクタ走査のいずれも可能である。
図 4において、 ステンシルマスク 1 2 0の孔 1 2 1部分を透過した電子線によ り、 ウェハ 1 2 2上のレジスト 1 2 3が露光される。 L E E P Lには等倍マスク が用いられ、 ステンシルマスク 1 2 0とウェハ 1 2 2は近接して配置される。 1939
上記の露光装置 1 1 1で電子線露光を行う際に、 ステンシルマスク 1 2 0とし て本発明の実施形態 1または 2に示すようなステンシルマスクを用いる。 実施形 態 1または 2に係るステンシルマスクでは、 メンブレンが支持層によって: ¾強さ れていることから、 メンプレンのたわみが防止され、 電子線露光での転写パター ンの位置ずれが低減される。
また、 支持層の開口部がメンブレンの孔に自己整合的に形成されていることか ら、 孔部分を透過する電子線が支持層によって遮られることがない。 支持層の開 口部をメンプレンの孔に自己整合的に形成しない場合には、 支持層に開口部を形 成.するためのレジストのパターニングを、 メンブレンに孔を形成するためのレジ ストのパターユングと別に独立して行い、 レジストをマスクとするエッチングに よって支持層に開口部を形成する。
支持層の開口部をこのような方法で形成することも可能であるが、 この場合に は、 支持層上のレジス 1、のパターユングとメンブレン上のレジストのパターニン グの位置合わせ精度が十分でなレ、と、 孔部分を透過する電子線が支持層の一部に よって遮られる可能性がある。 したがって、 位置合わせのマージンが小さい微細 パターンを形成する場合には、 上記の実施形態 1または 2に示すように、 支持層 の開口部をメンプレンの孔に自己整合的に形成することが特に好ましい。
(実施形態 4 )
図 5は本発明のマスクを適用できる他の電子線露光装置の投影光学系の例を示 す概略図である。 図 5に示す投影光学系によれば、 マスク 2 0 1のパターンが電 子線を用いてウェハ等の試料 2 0 2に、 所定の倍率で縮小転写される。 電子線の 軌道はコンデンサレンズ 2 0 3、第 1投影レンズ 2 0 4、第 2'投影レンズ 2 0 5、 クロスオーバアパーチャ 2 0 6、 試料下レンズ 2 0 7および複数の偏向器 2 0 8 によって制御される。
図 5に示す投影光学系では、 マスク 2 0 1を透過した電子線が、 クロスオーバ アパーチャ 2 0 6を通過して試料 2 0 2に垂直に入射するように、 複数の偏向器 2 0 8力 偏向磁界を発生させる。 上記のような投影光学系や、 クが用いられる他の荷電粒子線装置などに本発明のマスクを適用することも可能 である。
本発明のマスクおよびその製造方法と半導体装置の製造方法の実施形態は、 上 記の説明に限定されない。 例えば、 本発明のマスクおよびその製造方法を L E E P L以外の荷電粒子転写型リソグラフィに適用することもできる。 具体的には、 P R E VA I Lや可変成形型電子線直接描画機、 あるいはィオンビームリソダラ フィ用のステンシルマスクおよびその製造方法に、 本発明を適用することもでき る。 また、 本発明を X線リソグラフィ用マスクおよびその製造方法に適用するこ とも可能である。 その他、 本発明の要旨を逸脱しない範囲で、 種々の変更が可能 である。
本発明のマスクによれば、 メンブレンの薄膜化と、 マスク強度の維持を両立さ せることができる。
本発明のマスクの製造方法によれば、 メンブレンに高精度にパターンを形成す ることができ、 マスク製造中のメンプレンの破損も防止される。
本発明の半導体装置の製造方法によれば、 荷電粒子転写型リソグラフィにおレヽ て微細パターンを高精度に転写できる。

Claims

請 求 の 範 囲
1 . 薄膜と、
前記薄膜に形成された荷電粒子線が透過する孔と、
前記薄膜の一方の面に形成された支持層と、
少なくとも前記孔部分の前記支持層に、 前記孔ょりも広い径で形成された 開口部とを有する
マスク。
2 . 前記開口部は前記孔に自己整合的に形成されている
請求項 1記載のマスク。
3 . 前記開口部を除く前記支持層上の少なくとも一部に補助層を介して形成さ れた、 前記薄膜を支持する支持枠をさらに有する
請求項 1記載のマスク。
4. 前記補助層は、 前記支持層に前記開口部を形成するためのエツチング液ま たはェッチングガスに対して耐性を有するエツチンダストッパー層を含む
請求項 3記載のマスク。
5 . 前記孔を除く前記薄膜上の少なくとも一部に形成された、 前記薄膜を支持 する支持枠をさらに有する
請求項 1記載のマスク。
6 . 前記荷電粒子線は電子線を含む
請求項 1記載のマスク。
7 . 前記薄膜は単結晶シリコン層、 多結晶シリコン層、 アモルファスシリコン 層またはダイヤモンド層である
請求項 1記載のマスク。
8 . 前記支持層はシリコン酸ィ匕膜、 シリコン窒化膜、 シリコン酸ィ匕窒ィ匕膜、 ダ ィャモンド層、 ダイヤモンドライクカーボン （D L C) 膜または金属層である 請求項 1記載のマスク。
9 . 基板の一方の面に捕助層を介して支持層を形成する工程と、
前記支持層上に薄膜を形成する工程と、
前記基板の他方の面側から前記基板の一部を除去して前記補助層の一部を 露出させ、 前記補助層の露出部分の周囲に前記基板の一部からなる支持枠を形成 する工程と、
前記支持枠部分を除く前記薄膜の一部に、 荷電粒子線が透過する孔を形成 する工程と、
前記支持層に前記孔を介してェツチング液またはェツチングガスを供給す ることにより等方性ェツチングを行って、 少なくとも前記孔部分の前記支持層に 前記孔ょりも広い径で開口部を形成する工程と、
前記支持枠部分を除く前記補助層を除去する工程とを有する
マスクの製造方法。
1» 0. 基板の一方の面に薄膜を形成する工程と、
前記薄膜上に支持層を形成する工程と、
前記基板の他方の面側から前記基板の一部を除去して前記薄膜の一部を露 出させ、 前記薄膜の露出部分の周囲に前記基板の一部からなる支持枠を形成する 工程と、
前記支持層上に補助層を形成する工程と、
前記支持枠部分を除く前記薄膜の一部に、 荷電粒子線が透過する孔を形成 する工程と、
前記支持層に前記孔を介してェツチング液またはェツチングガスを供給 することにより等方性エッチングを行って、 少なくとも前記孔部分の前記支持層 に前記孔ょりも広い径で開口部を形成する工程と、
前記補助層を除去する工程とを有する
)製造方法。
1 1 . 所定のマスクパターンが形成されたマスクを介して、 感光面に荷電粒子線 を照射し、 前記感光面に前記マスクパターンを転写する工程を有する半導体装置 の製造方法であって、
前記マスクとして、 薄膜と、
前記薄膜に前記マスクパターンで形成された、 荷電粒子線が透過する孔と、 前記薄膜の一方の面に形成された支持層と、
少なくとも前記孔部分の前記支持層に、 前記孔よりも広い径で形成された 開口部と、
前記開口部を除く前記支持層上の少なくとも一部に補助層を介して形成 された、 前記薄膜を支持する支持枠と、
前記支持層に前記開口部を形成するためのエッチング液またはエツチン グガスに対して耐性を有する前記補助層とを有するマスクを用いる
半導体装置の製造方法。
1 2 . 所定のマスクパターンが形成されたマスクを介して、 感光面に荷電粒子線 を照射し、 前記感光面に前記マスクパターンを転写する工程を有する半導体装置 の製造方法であって、
前記マスクとして、 薄膜と、
前記薄膜に前記マスクパターンで形成された、 荷電粒子線が透過する孔と、 ' 前記薄膜の一方の面に形成された支持層と、
少なくとも前記孔部分の前記支持層に、 前記孔ょりも広い径で形成された 開口部と、
前記孔を除く前記薄膜上の少なくとも一部に形成された、 前記薄膜を支持 する支持枠とを有するマスクを用いる
半導体装置の製造方法。
PCT/JP2002/011939 2001-11-16 2002-11-15 Masque et procédé de fabrication associé, et procédé de fabrication d'un dispositif semi-conducteur WO2003043065A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-7008897A KR20040052454A (ko) 2001-11-16 2002-11-15 마스크 및 그 제조방법과 반도체장치의 제조방법
DE10295694T DE10295694T1 (de) 2001-11-16 2002-11-15 Maske, Verfahren zum Herstellen dieser Maske und Verfahren zum Herstellen eines Halbleiterbauelements
US10/250,555 US7022607B2 (en) 2001-11-16 2002-11-15 Mask and its manufacturing method, and method for manufacturing semiconductor device
US11/284,902 US20060079091A1 (en) 2001-11-16 2005-11-23 Mask, method of producing the same, and method of producing semiconductor device
US11/347,205 US20060269850A1 (en) 2001-11-16 2006-08-04 Mask, method of producing the same, and method of producing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-352014 2001-11-16
JP2001352014A JP3900901B2 (ja) 2001-11-16 2001-11-16 マスクおよびその製造方法と半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/284,902 Division US20060079091A1 (en) 2001-11-16 2005-11-23 Mask, method of producing the same, and method of producing semiconductor device
US11/347,205 Continuation US20060269850A1 (en) 2001-11-16 2006-08-04 Mask, method of producing the same, and method of producing semiconductor device

Publications (1)

Publication Number Publication Date
WO2003043065A1 true WO2003043065A1 (fr) 2003-05-22

Family

ID=19164246

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/011939 WO2003043065A1 (fr) 2001-11-16 2002-11-15 Masque et procédé de fabrication associé, et procédé de fabrication d'un dispositif semi-conducteur

Country Status (6)

Country Link
US (3) US7022607B2 (ja)
JP (1) JP3900901B2 (ja)
KR (1) KR20040052454A (ja)
DE (1) DE10295694T1 (ja)
TW (1) TW591343B (ja)
WO (1) WO2003043065A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3900901B2 (ja) * 2001-11-16 2007-04-04 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
JP4346063B2 (ja) * 2002-12-03 2009-10-14 大日本印刷株式会社 転写マスクブランク、転写マスク並びにその転写マスクを用いた転写方法
JP3842727B2 (ja) 2002-12-26 2006-11-08 株式会社東芝 ステンシルマスク及びその製造方法
JP2004207572A (ja) * 2002-12-26 2004-07-22 Toshiba Corp ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法
KR100555503B1 (ko) * 2003-06-27 2006-03-03 삼성전자주식회사 메인 스트럿과 보조 스트럿을 가지는 스텐실 마스크 및 그제조 방법
JP2005042147A (ja) 2003-07-25 2005-02-17 Dainippon Screen Mfg Co Ltd 蒸着用マスクの製造方法および蒸着用マスク
JP4362350B2 (ja) * 2003-11-12 2009-11-11 ソニー株式会社 ステンシルマスクの製造方法
DE102004012240B4 (de) * 2004-03-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung einer Lochmaske zur lithographischen Strukturierung mittels geladener Teilchen
JP2006295009A (ja) * 2005-04-13 2006-10-26 Dainippon Printing Co Ltd 荷電粒子線用転写マスクの作製方法及び荷電粒子線用転写マスク
US8881399B2 (en) * 2006-08-31 2014-11-11 Konica Minolta Holdings, Inc. Method of manufacturing a nozzle plate for a liquid ejection head
US10416147B2 (en) * 2016-03-18 2019-09-17 Hitachi, Ltd. Method of manufacturing membrane device, membrane device, and nanopore device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216216A (ja) * 1992-02-07 1993-08-27 Matsushita Electric Ind Co Ltd ステンシルマスク形成方法
JP2000243692A (ja) * 1999-02-23 2000-09-08 Nikon Corp 転写マスク用ブランクスの製造方法
JP2000323379A (ja) * 1999-05-07 2000-11-24 Dainippon Printing Co Ltd 電子線露光用ステンシルマスク
JP2001044103A (ja) * 1999-07-28 2001-02-16 Nec Corp 電子線露光用マスク及びその製造方法
JP2001291482A (ja) * 2000-04-10 2001-10-19 Nikon Corp ホロービームアパーチャ、荷電粒子線露光装置、及び半導体デバイスの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2922416A1 (de) * 1979-06-01 1980-12-11 Ibm Deutschland Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung
US5234781A (en) * 1988-11-07 1993-08-10 Fujitsu Limited Mask for lithographic patterning and a method of manufacturing the same
US5326426A (en) * 1991-11-14 1994-07-05 Tam Andrew C Undercut membrane mask for high energy photon patterning
JP3084339B2 (ja) 1993-05-31 2000-09-04 東京エレクトロン株式会社 塗布方法及びその装置
US5529862A (en) * 1993-09-01 1996-06-25 Texas Instruments Incorporated Method of forming a low distortion stencil mask
JPH08306614A (ja) 1995-05-09 1996-11-22 Matsushita Electron Corp レジスト塗布装置および塗布方法
JP3193863B2 (ja) * 1996-01-31 2001-07-30 ホーヤ株式会社 転写マスクの製造方法
JP3917237B2 (ja) 1997-05-20 2007-05-23 東京エレクトロン株式会社 レジスト膜形成方法
JP3672715B2 (ja) * 1997-11-26 2005-07-20 Ｈｏｙａ株式会社 マスクホルダー付き転写マスク及び転写マスク用ホルダー
JP3335904B2 (ja) 1998-05-19 2002-10-21 東京エレクトロン株式会社 塗布装置および塗布方法
JP2000299266A (ja) * 1999-04-12 2000-10-24 Canon Inc Ｘ線マスク、およびｘ線マスク作製方法
JP3674573B2 (ja) * 2001-06-08 2005-07-20 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
US6749968B2 (en) * 2001-08-09 2004-06-15 Freescale Semiconductor, Inc. Method for fabricating a thin-membrane stencil mask and method for making a semiconductor device using the same
JP3900901B2 (ja) * 2001-11-16 2007-04-04 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
JP2004207572A (ja) * 2002-12-26 2004-07-22 Toshiba Corp ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216216A (ja) * 1992-02-07 1993-08-27 Matsushita Electric Ind Co Ltd ステンシルマスク形成方法
JP2000243692A (ja) * 1999-02-23 2000-09-08 Nikon Corp 転写マスク用ブランクスの製造方法
JP2000323379A (ja) * 1999-05-07 2000-11-24 Dainippon Printing Co Ltd 電子線露光用ステンシルマスク
JP2001044103A (ja) * 1999-07-28 2001-02-16 Nec Corp 電子線露光用マスク及びその製造方法
JP2001291482A (ja) * 2000-04-10 2001-10-19 Nikon Corp ホロービームアパーチャ、荷電粒子線露光装置、及び半導体デバイスの製造方法

Also Published As

Publication number Publication date
KR20040052454A (ko) 2004-06-23
US20060079091A1 (en) 2006-04-13
US20060269850A1 (en) 2006-11-30
DE10295694T1 (de) 2003-12-18
TW591343B (en) 2004-06-11
US20040045929A1 (en) 2004-03-11
JP3900901B2 (ja) 2007-04-04
US7022607B2 (en) 2006-04-04
JP2003151890A (ja) 2003-05-23
TW200305064A (en) 2003-10-16

Similar Documents

Publication Publication Date Title
US20060269850A1 (en) Mask, method of producing the same, and method of producing semiconductor device
US4919749A (en) Method for making high resolution silicon shadow masks
US6835508B2 (en) Large-area membrane mask and method for fabricating the mask
JP2003059819A (ja) マスクおよびその製造方法と半導体装置の製造方法
KR20100102067A (ko) 기판 처리 방법
US5857885A (en) Methods of forming field emission devices with self-aligned gate structure
JP4655411B2 (ja) マスクおよびその製造方法と半導体装置の製造方法
US6638666B2 (en) Substrate for a transfer mask, transfer mask, and method of manufacturing the transfer mask
US20090022946A1 (en) Membrane Structure and Method for Manufacturing the Same
JP5343378B2 (ja) ステンシルマスクおよびその製造方法
JP2003100583A (ja) マスクおよびその製造方法と半導体装置の製造方法
US6296925B1 (en) Aperture for charged beam drawing machine and method for forming the same
JP4228441B2 (ja) 転写マスクの製造方法
JP2005108938A (ja) ステンシルマスクおよびその製造方法、露光装置および露光方法、並びに電子装置の製造方法
JP2000331905A (ja) 荷電粒子線露光用転写マスクブランクスの製造方法
US6080513A (en) Mask and method for modification of a surface
JPH0778748A (ja) アパーチャマスク及びその製造方法
JP2000021729A (ja) 荷電ビーム一括露光用透過マスクおよびその製造方法
WO2023223640A1 (ja) 電子源及び当該電子源の製造方法
JP2005039055A (ja) 露光用マスクとその製造方法及び露光方法、並びに半導体装置の製造方法
JP2002231599A (ja) マスク原盤、マスク、マスクの製造方法および半導体装置の製造方法
JP7238623B2 (ja) 荷電粒子線露光用マスク，荷電粒子線露光用マスクの製造方法
JP5428318B2 (ja) イオン注入用ステンシルマスク及びその製造方法
US6355384B1 (en) Mask, its method of formation, and a semiconductor device made thereby
JP2000243692A (ja) 転写マスク用ブランクスの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE KR US

WWE Wipo information: entry into national phase

Ref document number: 1020037008897

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10250555

Country of ref document: US

RET De translation (de og part 6b)

Ref document number: 10295694

Country of ref document: DE

Date of ref document: 20031218

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 10295694

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 1020037008897

Country of ref document: KR