WO2002087296A1 - Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere - Google Patents

Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere Download PDF

Info

Publication number
WO2002087296A1
WO2002087296A1 PCT/JP2002/003526 JP0203526W WO02087296A1 WO 2002087296 A1 WO2002087296 A1 WO 2002087296A1 JP 0203526 W JP0203526 W JP 0203526W WO 02087296 A1 WO02087296 A1 WO 02087296A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
electrode pad
solder
mounting
surface mount
Prior art date
Application number
PCT/JP2002/003526
Other languages
English (en)
French (fr)
Inventor
Yuki Momokawa
Eiichi Kono
Masaru Saitou
Kazuhiko Tanabe
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to US10/474,427 priority Critical patent/US20040238211A1/en
Publication of WO2002087296A1 publication Critical patent/WO2002087296A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/062Means for thermal insulation, e.g. for protection of parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09572Solder filled plated through-hole in the final product
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/10886Other details
    • H05K2201/10909Materials of terminal, e.g. of leads or electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/047Soldering with different solders, e.g. two different solders on two sides of the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/081Blowing of gas, e.g. for cooling or for providing heat during solder reflowing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121Cooling, e.g. specific areas of a PCB being cooled during reflow soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1394Covering open PTHs, e.g. by dry film resist or by metal disc
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/304Protecting a component during manufacturing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

回路基板及び該回路基板の実装方法並びに該回路基板を用いた電子機器 技術分野
本発明は、 回路基板及び該回路基板の実装方法並びに該回路基板を用いた電子 機器に関し'、 特に、 無鉛はんだを用いて表面実装型電子部品及び挿入型電子部品 を複合実装する回路基板及び該回路基板の実装方法並びに該回路基板を用いた電 子機器に関する。 背景技術
従来、 実装基板は、 回路基板に表面実装型電子部品および揷入型電子部品が実 装されているものが多い。 従来の回路基板を用いた実装基板の構造および製造方 法について、 第 1図乃至第 4図を用いて詳述する。 第 1図はスルーホール 2力形 成された回路基板 1上に表面実装部品 6が実装された状態を示す上面図であリ、 第 2図は第 1図の C部の拡大平面図、 第 3図は C一 C ' 断面図であり、 第 4図は 多層配線基板を用いた場合の C一 C ' 断面図である。
第 1図乃至第 4図に示すように、 紙基材及びガラス基材、 ポリエステル繊維基 材等にエポキシ樹脂、 フエノール樹脂などを染み込ませた絶縁シート上に、 銅箔 を加圧加熱処理して貼リ付けた銅張積層基板を形成した後、 該銅張積層基板の所 望の箇所に貫通孔を形成し、 貫通孔の側面に触媒付与後、 無電解銅めつきにより 下地めつきを行い、 その上に電解銅めつきして導電体を形成し、 この導電体と銅 張積層基板表面の銅膜とを接合してスルーホール 2を形成する。 その後、 銅張積 層基板表面の銅からなる導電膜をエッチングすることにより、 ランド 3、 配線 4 、 パッド 7を形成する。 最後に、 はんだ付けを行うランド 3以外の部分にはんだ 8、 9が付かないようにソルダーレジスト 1 0を印刷塗布後、 感光することによ リ回路基板 1が形成される。
この回路基板 1のパッド 7に、 はんだ 8を印刷塗布後、 表面実装部品 6を搭載 し、 リフ口一炉にてはんだ 8を加熱溶融することにより、 回路基板 1上のパッド 7と表面実装部品 6のリード 5とを接合する。 その後、 挿入型電子部品を実装す るため、 回路基板 1の裏面にフラックスを塗布後、 フロー槽にてはんだ付けを行 う。 これに伴い、 揷入型電子部品が挿入されるスルーホールと共に、 表面実装部 品 6と接続されるスルーホール 2の一部或いは全てがはんだ 9にて充填される。 しかしながら、 近年鉛による環境汚染が問題になり、 鉛を含まない無鉛はんだ への転換が進められている。 この無鉛はんだは、 錫を主成分とし、 銀、 銅、 亜鉛 、 ビスマス、 インジウム、 アンチモン、 ニッケル、 ゲルマニウム等からなってお り、 代表的な無鉛はんだである鍚銀系はんだでは溶融温度は約 2 2 0 °Cとなる。 このはんだの錫と回路基板 1のパッド 7の銅及び表面実装部品 6のリード 5の銅 或いはニッケルが反応して化合物層を形成することにより、 回路基板 1のパッド 7と表面実装部品 6のリード 5とが接合される。
この時、 表面実装部品 6のリード 5のめつき、 或いは回路基板 1のパッド 7の はんだコート中に鉛が含まれると、 上記合金層とはんだとの間に鉛が偏析し、 錫 銀鉛三元合金層が形成される。 この三元合金の共晶組成 (A g l . 3 a t %、 P b 2 4 . 0 a t %、 残り S n ) での溶融温度は 1 Ί 4 °Cと錫銀系はんだの溶融温 度と比較して低く、 見かけ上はんだの液相線と固相線の差が開いた状態となる。 ここで、 従来の回路基板 1では、 スルーホール 2、 はんだ 9、 ランド 3、 配線 および多層配線基板の内部配線 1 1にあるベタ配線は銅で構成されており、 この ような状態で前述したようなフローはんだ付けを行う場合、 銅は熱伝導率が高い ため (3 8 6 W/m · K)、 配線 4及び内層配線 1 1を通して伝わるスルーホ一 ル 2及びはんだ 9の熱、 及びソルダーレジスト 1 0と接触するはんだから内層配 線 1 1、 絶縁層 1 2を通して伝わる熱により、 はんだ 8の温度が三元合金の溶融 温度である 1 7 4 °Cを超える場合が有り、 はんだ 8全体は溶融しないにも関わら ず、 三元合金層のみが溶融してしまう。
そしてこの時、 回路基板 1或いは表面実装部品 6に反リなどの外力が加わると 、 前記三元合金層の溶融部、 すなわち、 表面実装部品 6のリード 5とはんだ 8間、 或いは回路基板 1のパッド 7とはんだ 8間で剥離が発生し、 回路基板 1のパッド 7と表面実装部品 6のリード 5との間の接続を維持できなくなる。 また、 溶融部 の一部のみ剥がれた場合でも、 接合面積が低下するために電子機器の信頼性が著 しく低下するという問題が生じる。
本発明は、 上記問題点に鑑みてなされたものであって、 その主たる目的は、 無 鉛はんだを用いて実装した表面実装部品の端子接続部分に剥離が生じることの無 い高信頼性の回路基板及び該回路基板の実装方法を提供することにある。 発明の開示
また、 本発明の他の目的は、 上記回路基板又は多層配線基板を用いた信頼性の 高い電子機器を提供することにある。
上記目的を達成するため、 本発明の回路基板は、 表面実装部品を実装する回路 基板であって、 前記表面実装部品の端子と前記回路基板の電極パッドとの接合部 が、 前記接合部に形成される合金の融点以上にならな 、構造とするものである。 また、 本発明の回路基板は、 回路基板表面に実装される表面実装部品の端子と 前記回路基板の電極パッドとのはんだ接合部における、 前記端子と前記はんだと の界面、 又は、 前記電極パッドと前記はんだとの界面に、 前記はんだと前記端子 と前記電極パッドとを構成する元素の一部からなる合金層を有する回路基板にお いて、 前記表面実装部品搭載面と反対側の前記回路基板裏面から前記電極パッド に至る熱伝導経路に熱の伝導を抑制する手段を備え、 該手段により、 前記回路基 板裏面のフローはんだ付け時における前記接合部の温度が、 前記合金層の溶融温 度以下に維持されるものである。
本発明においては、 前記合金層が、 前記はんだに含まれる錫及び銀と、 前記端 子又は前記電極パッドに含まれる鉛とからなる 3元合金を含むことが好ましい。 また、 本発明においては、 前記電極パッドと接続されるスル一ホール、 又は、 該スル一ホールの周囲に形成されるランドの少なくとも一方が、 所定の値以下め 熱伝導率を有する材料で形成される構成とすることができる。
また、 本発明においては、 前記電極パッドと接続されるスル一ホール内部に、 所定の値以下の熱伝導率を有する材料が充填される構成とすることもできる。 また、 本発明においては、 前記電極パッドと接続されるスルーホールと該電極 パッドとを繋ぐ配線の少なくとも一部が、 所定の値以下の熱伝導率を有する材料 で形成される構成とすることもできる。
また、 本発明においては、 前記所定の熱伝導率が、 l O OWZm ' K以下に設 定され、 また、 前記所定の熱伝導率を有する材料が、 ニッケル又はパラジウムか らなることが好ましい。
また、 本発明においては、 前記電極パッドと接続されるスルーホールと該電極 パッドとを繋ぐ配線が、 所定の長さ以上、 好ましくは 1 O mm以上となるように 形成される構成とすることもできる。
また、 本発明においては、 前記電極パッドと接続されるスルーホールと該電極 パッドとを繋ぐ配線の少なくとも一部力 所定の断面積以下、 好ましくは 0 . 0 0 3 5 mm 2以下となるように形成される構成とすることもできる。
また、 本発明においては、 前記回路基板が多層配線基板からなり、 前記表面実 装部品の実装位置直下を含む領域の内層の全部又は一部に、 ベタパターンの形成 が禁止される領域を有する構成とすることもできる。
本発明の表面実装部品は、 回路基板に実装される表面実装部品であって、 前記 表面実装部品の端子の少なくとも一部が、 熱膨張率の異なる複数の材料の積層構 造を有し、 かつ、 前記回路基板側に熱膨張率の小さい材料からなる層が配設され 、 前記回路基板裏面のフローはんだ付けの際の温度上昇により、 前記端子が前記 回路基板を押圧する方向に変形するものであり、 前記端子の屈曲部に、 前記端子 の主構成元素とは熱膨張率の異なる材料からなる層が配設されている構成とする ことができる。
また、 本発明の表面実装部品は、 回路基板に実装される表面実装部品であって 、 前記表面実装部品の端子の少なくとも表面が、 C uょリも熱伝導率の高い所定 の材料で形成され、 前記回路基板裏面のフローはんだ付けの際に、 前記端子の接 合部に流入する熱の前記表面実装部品本体への移動が促進されるものであリ、 前 記所定の材料が、 A gを含む構成とすることができる。
本発明の電子機器は、 上記前記回路基板、 又は、 上記表面実装部品の少なくと も一方を用いて形成されるものである。
本発明の回路基板の実装方法は、 表面実装部品を実装した後、 前記表面実装部 品搭載面と反対の裏面側にフローはんだ付けを行う回路基板の実装方法において 、 前記フローはんだ付け工程の際に、 少なくとも、 前記表面実装部品と前記回路 基板との接合部近傍を冷却し、 前記接合部の温度を該接合部に形成される合金層 の融点温度以下に維持するものである。
また、 本発明の回路基板の実装方法は、 表面実装部品を実装した後、 前記表面 実装部品搭載面と反対の裏面側にフ口一はんだ付けを行う回路基板の実装方法に おいて、 前記フローはんだ付け工程の際に、 前記表面実装部品の少なくとも上面 を含む領域にヒートシンク材を配設し、 前記表面実装部品と前記回路基板との接 合部の温度を該接合部に形成される合金層の融点温度以下に維持するものであり、 前記ヒートシンク材を、 前記表面実装部品の端子、 又は、 前記接合部のはんだに 接触させる構成とすることができる。
また、 本発明の回路基板の実装方法は、 表面実装部品を実装した後、 前記表面 実装部品搭載面と反対の裏面側にフ口一はんだ付けを行う回路基板の実装方法に おいて、 前記フローはんだ付け工程の際に、 少なくとも、 前記表面実装部品と前 記基板との接合部近傍を温め、 前記接合部のはんだ全体を溶融するものである。 また、 本発明の回路基板の実装方法は、 表面実装部品を実装した後、 前記表面' 実装部品搭載面と反対側の裏面にフローはんだ付けが行われる回路基板の実装方 法において、 前記フローはんだ付け工程の際に、 前記回路基板裏面の、 前記表面 実装部品と接続されるスルーホール、 ランド、 配線、 または、 前記表面実装部品 の直下の少なくとも一を含む領域に、 熱伝達を抑制する部材を配設するものであ リ、 前記熱伝達を遮断する部材が、 断熱テープ又は樹脂からなる構成とすること ができる。
このように、 本発明は上記構成により、 表面実装部品を実装後、 回路基板の裏 面にフローはんだ付けを行う際に、 表面実装部品の端子接合部の温度を該接合部 に形成される合金層の溶融温度以下に抑制し、 又は、 合金層が溶融した場合に、 はんだ全体を溶融したり端子を回路基板側に屈曲させ、 表面実装部品の端子と回 路基板の電極パッドとの接続信頼性の向上を図ることができる。 図面の簡単な説明
第 1図は、 従来の回路基板を示す上面図であり、 第 2図は、 従来の回路基板を 示す上面拡大図であり、 第 3図は、 従来の回路基板を示す断面図であり、 第 4図 は、 従来の多層配線基板を示す断面図であり、 第 5図は、 本発明の第 1の実施例 に係る回路基板の構造を示す断面図であり、 第 6図は、 本発明の第 2の実施例に 係る回路基板の構造を示す断面図であり、 第 7図は、 本発明の第 3の実施例に係 る回路基板の構造を示す断面図であり、 第 8図は、 本発明の第 4の実施例に係る 回路基板の構造を示す断面図であり、 第 9図は、 本発明の第 5の実施例に係る回 路基板の構造を示す断面図であり、 第 1 0図は、 本発明の効果を説明するための 図であり、 従来例と本発明との比較実験データであり、 第 1 1図は、 第 1 0図の 実験データに基づく、従来例の製造不良発生を示す断面写真であり、第 1 2図は、 第 1 0図の実験データに基づく、 本発明の第 1の実施例の効果を示す断面写真で あり、 第 1 3図は、 本発明の第 6の実施例に係る回路基板の構造を示す上面図で あり、 第 1 4図は、 本発明の第 7の実施例に係る回路基板の構造を示す上面図で あり、 第 1 5図は、 本発明の第 8の実施例に係る回路基板の構造を示す上面拡大 図であり、 第 1 6図は、 本発明の第 9の実施例に係る回路基板の構造を示す上面 拡大図であり、 第 1 7図は、 本発明の第 1 0の実施例に係る回路基板の構造を示 す上面拡大図であり、 第 1 8図は、 本発明の第 1 1の実施例に係る回路基板の構 造を示す上面拡大図であり、 第 1 9図は、 本発明の第 1 2の実施例に係る回路基 板の構造を示す上面拡大図であり、 第 2 0図は、 本発明の第 1 3の実施例に係る 回路基板の構造を示す上面拡大図であり、 第 2 1図は、 本発明の第 1 4の実施例 に係る回路基板の構造を示す上面拡大図であり、 第 2 2図は、 本発明の第 1 5の 実施例に係る回路基板の構造を示す上面拡大図でぁリ、 第 2 3図は、 本発明の第 1 6の実施例に係る回路基板の構造を示す上面拡大図であり、 第 2 4図は、 本発 明の第 1 7の実施例に係る回路基板の構造を示す上面拡大図であり、第 2 5図は、 本発明の第 1 8の実施例に係る回路基板の構造を示す上面拡大図であり、 第 2 6 図は、 従来例と本発明の比較写真であり、 第 2 7図は、 本発明の第 1 9の実施例 に係る回路基板の構造を示す上面図であり、 第 2 8図は、 本発明の第 1 9の実施 例に係る回路基板の構造を示す断面図であり、 第 2 9図は、 本発明の第 2 0の実 施例に係る回路基板の構造を示す断面図であり、 第 3 0図は、 本発明の第 2 1の 実施例に係る回路基板の構造を示す断面図であり、 第 3 1図は、 本発明の第 2 2 の実施例に係るフローはんだ付けの様子を示す断面図であり、 第 3 2図は、 本発 明の第 2 3の実施例に係る回路基板の構造を示す断面図であり、 第 3 3図は、 本 発明の第 2 3の実施例に係る回路基板の構造を示す断面図であり、 第 3 4図は、 本発明の第 2 3の実施例に係る回路基板の構造を示す断面図であり、第 3 5図は、 本発明の第 2 4の実施例に係るフローはんだ付けの様子を示す断面図であり、 第 3 6図は、 本発明の第 2 5の実施例に係る回路基板の構造を示す断面図であり、 第 3 7図は、本発明の第 2 6の実施例に係る回路基板の構造を示す断面図であり、 第 3 8図は、本発明の第 2 7の実施例に係る回路基板の構造を示す断面図であり、 第 3 9図は、本発明の第 2 7の実施例に係る回路基板の構造を示す断面図であり、 第 4 0図は、本発明の第 2 7の実施例に係る回路基板の構造を示す断面図であり、 第 4 1図は、 本発明の効果を説明するための図である。 発明を実施する為の最良の形態
本発明に係る回路基板は、 その好ましい一実施の形態において、 回路基板の表 面側に表面実装部品が実装され、 裏面側にフローはんだ付けが行われる回路基板 であって、 表面実装部品のリードとパッドのはんだ接合部には、 はんだとパッド 又はリ一ドとを構成する元素を含む合金層が形成され、 表面実装部品を実装後、 回路基板の裏面にフローハンダ付けを行う際に、 合金層の温度上昇を該化合物層 の溶融温度以下に抑制する手段、 又は、 合金層が溶融した場合に、 該化合物層に おける剥離を抑制する手段を設けることにより、 リードとノ ソドとの接続信頼性 を向上させるものである。以下に添付した図面を参照して詳細に説明する。 なお、 回路基板の製造方法は従来技術と同様であるので説明を省略する。
[実施の形態 1 ]
本発明の第 1の実施形態に係る回路基板は、第 5図乃至第 1 2図に示すように、 回路基板に形成されるスルーホールの内壁、 スル一ホールのランド又はスル一ホ —ル内部に充填される部材の少なくとも一を所定の熱伝導率以下の材料で形成す ることにより、 フロ一実装時におけるスル一ホ一ルを介して伝達される熱の伝導 を抑制するものであリ、熱伝達経路に熱伝導率の低い材料を配設することにより、 配線を伝わって表面実装部品のリ一ド接合部のはんだに流入する熱を抑え、 リ一 ド接合部に形成された合金層の溶融を防止するものである。
ここで、 スルーホールの内壁、 ランド又はスルーホール内部に充填される部材 の熱伝導率は低いほど良いが、 電気伝導性の良好な金属を選択する必要があリ、 これらを総合的に勘案するとニッケル、 パラジウム等が好ましく、 ニッケルの熱 伝導率が 5 8〜9 O WZm . K、 パラジウムの熱伝導率が 7 6 W/m · Kである ことから、 熱伝導率を 1 0 O WZm · K以下とすれば合金層の溶融に起因する剥 離等を抑制することができる。 なお、 具体的な構成については、 第 1乃至第 5の 実施例において詳述する。
[実施の形態 2 ]
本発明の第 2の実施形態に係る回路基板は、 第 1 3図乃至第 2 6図に示すよう に、 回路基板に形成されるスルーホールと表面実装部品のリードが接合されるパ ッドとの間の配線の少なくとも一部を所定の熱伝導率以下の材料で形成するか、 配線の長さを所定の値以上とするか、 又は、 配線の断面積を所定の値以下とする ことにより、 フロー実装時におけるスルーホールを介して伝達される熱の伝導を 抑制するものであり、 配線を伝わって表面実装部品のリ一ド接合部のはんだに流 入する熱を抑え、リード接合部に形成された合金層の溶融を防止するものである。 ここで、 配線の熱伝導率は前記した第 1の実施形態と同様に 1 0 O WZm · K 以下が好ましく、 また、 本願発明者の実験によれば、 配線長を 1 0 mm以上、 又 は配線の断面積を 0 . 0 0 3 5 mm 2以下とすれば、 リード接合部の剥離等が生 じないことを確認している。 なお、 具体的な構成については、 第 6乃至第 1 8の 実施例において詳述する。
[実施の形態 3 ]
本発明の第 3の実施形態に係る回路基板は、 第 2 7図乃至第 3 0図に示すよう に、 多層配線基板の表面実装部品力 s実装される領域の少なくとも一部に内層ベタ パターンを形成しな 、領域を設けることにより、 フロ一実装時に多層配線基板を 横断して伝達される熱の伝導を抑制するものであり、 多層配線基板内部を伝わつ て表面実装部品のリ一ド接合部のはんだに流入する熱を抑え、 リ一ド接合部に形 成された合金層の溶融を防止するものである。 なお、 具体的な構成については、 第 1 9乃至第 2 1の実施例において詳述する。
[実施の形態 4 ]
本発明の第 4の実施形態に係る回路基板は、 第 3 1図乃至第 3 4図に示すよう に、 フロー実装に際して回路基板を窒素ガス等を用いて上部から冷却したリ、 回 路基板裏面に耐熱テープや樹脂を設け、 フローはんだからの熱の流入を抑えるこ とによって、 リード接合部に形成された合金層の溶融を防止するものである。 な お、 具体的な構成については、 第 2 2及び第 2 3の実施例において詳述する。
[実施の形態 5 ]
本発明の第 5の実施形態に係る回路基板は、 第 3 5図に示すように、 フロー実 装に際して回路基板をパネルヒータ等によリ上部から温め、 リード接合部に形成 された合金層のみならず、 リード接合部のはんだ全体を溶融して、 合金層のみが 溶融した場合に生じる剥離を防止するものである。 なお、 具体的な構成について は、 第 2 4の実施例において詳述する。
[実施の形態 6 ]
本発明の第 6の実施形態に係る回路基板は、 第 3 6図に示すように、 表面実装 部品のリードを熱膨張率の異なる 2種以上の材料で形成し、 接合部の温度上昇時 にリ一ドがパッドを押圧するように材料の組み合わせを選択することにより、 リ ―ド接合部の合金層が溶融した場合においても、 リードの剥離を防止するもので ある。 なお、 具体的な構成については、 第 2 5の実施例において詳述する。
[実施の形態 7 ]
本発明の第 7の実施形態に係る回路基板は、 第 3 7図乃至第 4 0図に示すよう に、 表面実装部品のリ一ドを熱伝導率の高い材料で形成してリ一ド接合部に流入 した熱を表面実装基板本体側に移動しやすくしたり、 表面実装部品の上部にヒー トシンクを設けて熱容量を大きくすることによって、 リード接合部に形成された 合金層の溶融を防止するものである。 なお、 具体的な構成については、 第 2 6及 び第 2 7の実施例において詳述する。
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、 本発明の実施 例について図面を参照して説明する。
[実施例 1 ] まず、 本発明の第 1の実施例に係る回路基板について、 第 5図、 第 1 0図乃至 第 1 2図を参照して説明する。 第 5図は、 本実施例の回路基板の一部を模式的に 示す断面図でぁリ、 第 1 0図乃至第 1 2図は、 本実施例の効果を説明するための 図である。 第 5図に示すように、.本実施例の回路基板は、 スルーホール 2 aが形 成された回路基板 1の表面に表面実装部品 6力 ^実装され、 表面実装部品 6のリ一 ド 5と回路基板 1のパッド 7とは、 はんだ 8によって接続されている。 また、 ス ル一ホール 2 aとパッド 7とは、 ランド 3及び配線 4によって接続されている。 ここで、 本実施例では、 太線で示したスルーホール 2 aを熱伝導率が所定の値 以下、 具体的には 1 0 O WZm · K以下のニッケル、 パラジウム等の材料によつ て形成することを特徴としておリ、 上記構成により、 フローはんだ付け時にスル —ホール 2 a及びスル一ホール 2 aに充填されるはんだ 9から、 配線 4を伝わつ て表面実装部品 6用のパッド 7、 はんだ 8、 リード 5に伝わる熱量を小さくする ことができ、 リード 5とはんだ 8或いはパッド 7とはんだ 8との間の剥離を抑制 することができる。
また、 スルーホール 2 aとして、 例えばニッケルを用いた場合、 ニッケルは銅 と比較してはんだとの濡れ性が悪いため、 第 5図に示すようにスルーホール 2 a にはんだ 9が充填されにくくなリ、 その結果、 パッド 7、 はんだ 8、 リード 5に 伝わる熱量を小さくすることができる。 これにより、 パッド 7、 はんだ 8、 及び リード 5の温度を、 例えばパッド Ί又はリ一ド 5とはんだ 8との界面に形成され る合金層の溶融温度である 1 7 4 °C以下に抑えることができ、 表面実装部品のリ ード 5とはんだ 8或いはパッド 7とはんだ 8との間の剥離を更に抑制することが できる。
ここで、 フローはんだ付け時に上記パッド 7、 はんだ 8及びリード 5の温度が 1 7 4 °C以下となるような条件にて電子機器を製造した場合の効果について、 実 験データ (第 1 0図乃至第 1 2図) を用いて具体的に解説する。 まず、 本実施例 の構造の回路基板 1と従来構造の回路基板上に表面実装部品 (2 8 mm口、 端子 ピッチ 0. 5mm、 208ピン(2 卩) を、 無鉛はんだ ( S n— 3. OAg-0. 5Cu) を用いてリフ口一はんだ付けした。 その後、 同じく無鉛はんだ (Sn_ 3. OAg-0. 5Cu) を用いてフローはんだ付けを実施し、 前記表面実装部 品のはんだ接合部の剥離の有無を確認した。 剥離の確認には光学顕微鏡及び S E Mを用い、 外観観察及び断面観察を行った。
この実験の結果、 スルーホールを C uで形成した従来構造の回路基板では、 フ 口一はんだ付け時に、 パッド 7、 はんだ 8及びリ一ド 5の温度がはんだ 8とパッ ド 7の界面に形成された合金層を溶融する温度 (1 75°C) 以上になり、 はんだ 8とリ一ド 5との界面で剥離が発生する場合があるが、 スルーホール 2 aをニッ ゲルで形成した本実施例の回路基板 1では、 フロ一はんだ付け時に、 スル一ホー ル 2 aの熱伝導率が低いために、 パッド 7、 はんだ 8及びリード 5の温度を低く (1 74°C以下) 抑えることができ、 一切剥離は確認されなかった。
この結果を第 1 1図及び第 1 2図の断面写真 (第 5図の A— A' 線の断面) で 説明する。
リード 5が 1 75 °Cとなる条件 (従来構造) でのリード 5の断面を示す第 1 1図 からわかるように、 はんだ 8とパッド 7との間に隙間が発生しており、 この隙間 によリ電子機器の信頼性が著しく低下するという不具合が生じる。 これに対し、 表面実装部品のリード 5が 1 65 °Cとなる条件 (本実施例の構造) での端子 5の 断面を示す第 1 2図から分かるように、 はんだ 8とリ一ド 5及びパッド Ίとの間 に特に異常は認められず、 本実施例の構成は表面実装部品リ一ド接合部の剥離に 対して有効であることがわかる。
このように、 表面実装型部品と揷入型部品が混在するような電子機器において 、 無鉛はんだを用いてはんだ付けを実施する場合、 本実施例の回路基板 1ではス ル一ホール 2 aを熱伝導率の低い材料で形成することにより、 フローはんだ時に リード 5部分に流入する熱を少なくし、 温度上昇を抑えることができるため、 従 来多発したリ一ド接合部の剥離を抑制することができ、 高信頼性の電子機器を製 造することができる。
[実施例 2 ]
次に、 本発明の第 2の実施例に係る回路基板について、 第 6図を用いて説明す る。 第 6図は、 第 2の実施例の回路基板の一部を模式的に示す断面図である。 な お、 本実施例は、 スルーホール 2 a内壁のみならず内部全体を熱伝導率が所定の 値 (1 0 O W/m · ) 以下のニッケル、 パラジウム等の材料にて充填すること を特@ [とするものである。
本実施例の場合も、 前記した第 1の実施例と同様に、 フロ一はんだ付け時に、 スルーホール 2 aからリード 5に伝導する熱を抑制することができるとともに、 スルーホール 2 aにフロー実装のはんだ 9が充填されないために、 はんだ 9から 直接受ける熱量を低減することができる。 したがって、 リード接合部の剥離を抑 える効果がある。
[実施例 3 ]
次に、 本発明の第 3の実施例に係る回路基板について、 第 7図を用いて説明す る。 第 7図は、 第 3の実施例の回路基板の一部を模式的に示す断面図である。 な お、 本実施例は、 スルーホール 2周囲のランド 3 aを熱伝導率が所定の値 (1 0 O W/m - K ) 以下のニッケル、 パラジウム等の材料にて形成することを特徴と するものである。 この場合も前記した第 1及び第 2の実施例と同様に、 フロー実 装時にはんだ 9及びスル一ホール 2から配線 4を介してリード 5に伝わる熱量を 低減することができ、 リード接合部の温度上昇を抑え、剥離を抑える効果がある。
[実施例 4 ]
次に、 本発明の第 4の実施例に係る回路基板について、 第 8図を用いて説明す る。 第 8図は、 第 4の実施例の回路基板の一部を模式的に示す断面図である。 な お、 本実施^ Jは、 スルーホール 2 a及びランド 3 aを熱伝導率が所定の値 (1 0 O W/m - K ) 以下、 かつ、 はんだの濡れ性の悪いニッケル等の材料にて形成し たことを特^ [とするものである。 スルーホール 2 aを、 例えばニッケルで作製する場合、 銅と比較してはんだと の濡れ性が悪く、 スルーホール 2にはんだ 9が充填されにくくなリ、 パッド 7、 はんだ 8、 リード 5に伝わる熱量が小さくなる。 この場合も前記した第 1乃至第 3の実 ¾包例と同様に、 フローはんだ付け時の熱伝導を抑制し、 リード接合部の剥 離を抑える効果がある。
' [実施例 5 ]
次に、 本発明の第 5の実施例に係る回路基板について、 第 9図を用いて説明す る。 第 9図は、 第 5の実施例の回路基板の一部を模式的に示す断面図である。 な お、 本実施例は、 スルーホール 2 aを熱伝導率が所定の値 (1 0 O W/m · K) 以下の材料にて充填すると共に、 ランド 3 aも熱伝導率が所定の値 ( 1 0 0 W/ m - ) 以下の材料にて形成することを特徴とするものである。 この場合も前記 した第 1乃至第 4の実施例と同様に、 フローはんだ付け時の熱伝導を抑制すると ともに、 スルーホール 2にはんだ 9が充填されないため、 はんだから直接受ける 熱量を低減することができ、 リ一ド接合部の剥離を抑える効果がある。
[実施例 6 ]
本発明の第 6の実施例に係る回路基板について、第 1 3図を参照して説明する。 第 1 3図は、 第 6の実施例の回路基板に電子部品が実装された状態を示す上面図 である。 なお、 本実施例は、 ランド 3、 パッド 7及び配線 4を熱伝導率が所定の 値 (1 O O WZrn ' K) 以下の材料、 例えば、 ニッケル、 パラジウム等を用いて 形成する事を特徴とするものである。
上記構成によリ、 フローはんだ付け時にスルーホール 2及びスル一ホール 2に 充填されるはんだ 9から、 表面実装部品用のパッド 7、 はんだ 8、 リード 5に伝 わる熱量が、 銅酉 S線を用いた場合よりも小さくなる。 これにより、 パッド 7、 は んだ 8、 及びリード 5の温度を、 例えばパッド 7又はリード 5とはんだ 8との界 面に形成される合金層の溶融温度である 1 7 4 °C以下に抑えることができ、 表面 実装部品 6のリード 5とはんだ 8或いはパッド 7とはんだ 8との間の剥離カ 卬制 できる。 なお、 パッド 7とはんだとの濡れを考慮して、 パッド 7上に金フラッシ ュ処理等を施しても良い。
[実施例 7 ]
次に、 本発明の第 7の実施例に係る回路基板について、 第 1 4図を用いて説明 する。 第 1 4図は、 第 7の実施例の回路基板に電子部品が実装された状態を示す 上面図である。 なお、 本実施例は、 ランド 3、 配線 4及びパッド 7の一部 (表面 実装部品 6のリード 5と接続される部分) について、 熱伝導率が所定の値 (1 0 O W/m - K) 以下の材料にて形成したことを特徴とするものである。 この場合 もフローはんだ付け時の熱伝導を抑制し、 リ一ド接合部の剥離を抑える効果があ る。 なお、 はんだ 8とパッド 7との濡れ性を考慮してパッド 7表面に金フラッシ ュ処理等を施しても良いのは前記した第 6の実施例と同様である。
[実施例 8 ]
次に、 本発明の第 8の実施例に係る回路基板について、 第 1 5図を用いて説明 する。 第 1 5図は、 ランド 3とパッド 7との間の領域を拡大した平面図である。 なお、 本実施例は、 ランド 3とパッド 7との間に形成された配線 4 aの全区間を 熱伝導率が所定の値 (1 0 O WZm · K) 以下の材料にて形成したものであり、 この場合もフローはんだ付け時の熱伝導を抑制し、 リード接合部の剥離を抑える 効果がある。
[実施例 9 ]
次に、 本発明の第 9の実施例に係る回路基板について、 第 1 6図を用いて説明 する。 第 1 6図は、 ランド 3とパッド 7との間の領域を拡大した平面図である。 なお、 本実施例は、 ランド 3とパッド 7との間に形成された配線 4の一部区間を 熱伝導率が所定の値 (1 0 O W/m · K) 以下の材料にて形成したものであり、 この場合もフローはんだ付け時の熱伝導を抑制し、 リード接合部の剥離を抑える 効果がある。
[実施例 1 0 ] 次に、 本発明の第 1 0の実施の形態に係る回路基板について、 第 1 7図を用い て説明する。 第 1 7図は、 ランド 3とパッド 7 aとの間の領域を拡大した平面図 である。 なお、 本実施例は、 ランド 3とパッド 7との間に形成された配線 4 aの 全区間及びパッド 7 aを熱伝導率力所定の値 ( 1 0 O WZm · K) 以下の材料に て形成したことを特徴とするものである。 この場合もフローはんだ付け時の熱伝 導を抑制し、 リード接合部の剥離を抑える効果がある。 なお、 はんだとパッド 7 との濡れ性を考慮してパッド 7表面に金フラッシュ処理等を施しても良い。
[実施例 1 1 ]
次に、 本発明の第 1 1の実施例に係る回路基板について、 第 1 8図を用いて説 明する。 第 1 8図は、 ランド 3 aとパッド 7との間の領域を拡大した平面図であ る。 なお、 本実施例は、 ランド 3 aとパッド 7との間に形成された配線 4 aの全 区間及びランド 3 aを熱伝導率が所定の値 ( 1 0 O WZm · K) 以下の材料にて 形成したことを特徴とするものである。 この場合もフローはんだ付け時の熱伝導 を抑制し、 リ一ド接合部の剥離を抑える効果がある。
[実施例 1 2 ]
次に、 本発明の第 1 2の実施例に係る回路基板について、 第 1 9図を用いて説 明する。 第 1 9図は、 ランド 3 aとパッド 7 aとの間の領域を拡大した平面図で ある。 なお、 本実施例は、 ランド 3 aとパッド 7 aとの間に形成された配線 4 a の全区間及びランド 3 a、 パッド 7 aを熱伝導率が所定の値( 1 0 0 W/m · K) 以下の材料にて形成したものでぁリ、 この場合もフローはんだ付け時の熱伝導を 抑制し、 リード接合部の剥離を抑える効果がある。.
[実施例 1 3 ]
次に、 本発明の第 1 3の実施例に係る回路基板について、 第 2 0図、 第 2 6図 及び第 4 1図を参照して説明する。 第 2 0図は、 ランド 3とパッド 7との間の領 域を拡大した平面図である。 なお、 本実施例は、 ランド 3とパッド 7をつなぐ配 線 4 bの長さを所定の値 (1 0 mm) 以上となるように形成する事を特徴とする ものである。
上記構成によリ、 フローはんだ付け時にスル一ホール 2及びスルーホール 2に 充填されるはんだ 9から、 配線 4 bを介して表面実装部品用のパッド 7、 はんだ 8、 リード 5に伝わる熱量を、 配線 4 bの長さに応じて小さくすることができる 。 これにより、 パッド 7、 はんだ 8、 及びリード 5の温度を合金層の溶融温度で ある 1 74°C以下に抑えることができ、 表面実装部品のリード 5とはんだ 8或い はパッド 7とはんだ 8との間の剥離が抑制できる。
ここで、 フロ一はんだ付け時に上記パッド 7、 はんだ 8及びリード 5の温度が 1 74°C以下となる条件にて電子機器を製造した場合の効果について、 実験デ一 タ (第 26図) を用いて具体的に解説する。 まず、 銅配線基板上に表面実装部品 (28mmL]、 端子ピッチ 0. 65 mm、 168ピン Q F P ) を、 無鉛はんだ( S n— 3. 0 Ag- 0. 5 Cu) を用いてリフ口一はんだ付けした。 その後、 同じ く無鉛はんだ (Sn_3. OAg- 0. 5Cu) を用いてフローはんだ付けを実 施し、 前記表面実装部品のはんだ接合部の剥離有無を確認した。 剥離の確認には 光学顕微鏡及び SEMを用い、 外観観察及び断面観察を行った。
この実験の結果、 第 26図 (a) に示す長さ 3 mmの配線 4 (従来例) では、 リ一ド温度が 189 °Cとなり、 リード 5とはんだ 8との間及びパッド 7とはんだ 8との間に剥離が発生した。 しかしながら、 第 26図 (b) に示す長さを 1 1 m mの配線 4 b (本実施例) では、 リード 5の温度が 1 68°Cとなり、 剥離は求め られず、 本実施例の効果を確認することができた。
また、 配線 4の材料として Cu材と N i材を用いた場合の配線長と温度との関 係を第 41図に示す。 第 41図は、 配線 4の初期温度と 100°Cとし、 配線 4の 一端の温度を 250°Cに上げてから 4秒後の他端の温度をシミュレーションによ リ求めたものである。 第 41図から分かるように、 配,镍 4として熱伝導率が大き い C u材(黒丸印) を用いた場合には、 配線 4を伝って急速に熱が伝導するため、 4秒後には両端の温度が同じになってしまうが、 熱伝導率の小さい N i材 (黒四 角印) を用いた場合には、 熱の伝導力 S抑制されて 1 0 mm程度でほぼ一定の値と なり、 他端の温度は低く保たれることがわかる。 この結果から、 配線長は 1 0 m m以上が好ましいことが確認された。
[実施例 1 4 ]
次に、 本発明の第 1 4の実施例に係る回路基板について、 第 2 1図を用いて説 明する。第 2 1図は、 ランド 3とパッド 7との間の領域を拡大した平面図である。 なお、 本実施例は、 配線 4 cの断面積を 0 . 0 0 3 5 mm 2以下となるように形 成したことを特徴とするものである。 この場合も第 1 3の実施例と同様の結果を 得られ、 フローはんだ付け時の熱伝導を抑制し、 リード接合部の剥離を抑える効 果がある。
[実施例 1 5 ]
次に、 本発明の第 1 5の実施例に係る回路基板について、 第 2 2図を用いて説 明する。第 2 2図は、 ランド 3とパッド 7との間の領域を拡大した平面図である。 なお、 本実施例は、 配線 4の一部区間のみ断面積が 0 . 0 0 3 5 mm 2以下とな るように形成したことを特徴とするものである。 この場合も前記した第 1 3及び 第 1 4の実施例と同様の結果を得られ、 フローはんだ付け時の熱伝導を抑制し、 リ一ド接合部の剥離を抑える効果がある。
[実施例 1 6 ]
次に、 本発明の第 1 6の実施例に係る回路基板について、 第 2 3図を用いて説 明する。第 2 3図は、 ランド 3とパッド 7との間の領域を拡大した平面図である。 なお、 本実施例は、 配線 4 dの総延長が 1 0 mm以上となるように形成し、 かつ、 配線 4 dの断面積を 0 . 0 0 3 5 mm 2以下としたことを特徴とするものである 。 この場合も第 1 3乃至第 1 5の実施例と同様の結果が得られ、 フローはんだ付 け時の熱伝導を抑制し、 リ一ド接合部の剥離を抑える効果がある。
[実施例 1 7 ]
次に、 本発明の第 1 7の実施例に係る回路基板について、 第 2 4図を用いて説 明する。第 2 4図は、 ランド 3とパッド 7との間の領域を拡大した平面図である。 なお、 本実施例は、 配線 4 dの総延長が 1 0 mm以上となるように形成し、 かつ 配線 4 dの一部の断面積を 0 . 0 0 3 5 mm 2以下にしたものである。 この場合 もフローはんだ付け時の熱伝導を抑制し、 リード接合部の剥離を抑える効果があ る。
[実施例 1 8 ]
次に: 本発明の第 1 8の実施例に係る回路基板について、 第 2 5図を用いて説 明する。第 2 5図は、 ランド 3とパッド 7との間の領域を拡大した平面図である。 なお、 本実施例は、 配線 4 bがランド 3とパッド 7の間で直線にて結ばれない場 合に、 配線 4 bの総延長が 1 0 mm以上となるように形成したことを特徴とする ものであり、 この場合もフローはんだ付け時の熱伝導を抑制し、 リード接合部の 剥離を抑える効果がある。
なお、 配線パターンは、 第 2 5図の形態に限定されるわけではなく、 配線 4 b の全域あるいはその一部の断面積を 0 . 0 0 3 5 mm 2以下にすることでよリ効 果的に熱伝導を抑制することができることは言うまでもない。
[実施例 1 9 ]
本発明の第 1 9の実施例に係る回路基板について、 第 2 7図及び第 2 8図を参 照して説明する。 第 2 7図は第 1 9の実施例の回路基板に電子部品が実装された 状態を示す上面図、 第 2 8図は第 2 7図の B— B ' 断面図である。 なお、 回路基 板の製造方法は従来技術と同様であるので説明を省略する。 本実施例は、 第 2 7 図及び第 2 8図に示す表面実装部品 6の実装位置直下の基板部分を内層べタパタ ーン禁止領域 1 3とする事を特徴とするものである。
上記構成によリ、 フローはんだ付け時にスル一ホール 2及びスルーホール 2に 充填されるはんだ 9から、 内層配,線 1 1、 絶縁層 1 2を通して、 パッド 7、 はん だ 8、 リード 5に伝わる熱量が減少する。 また、 フロー時にソルダ一レジスト 1 0に接触するはんだから絶縁層 1 2、 内層配線 1 1に伝わる熱量も減少するため 、 基板中の内層べタパターン禁止領域 1 3部分の温度力低下し、 従ってパッド 7 、 はんだ 8、 リード 5の温度も低下する。 これにより、 パッド 7、 はんだ 8、 及 びリ一ド 5の温度を合金層の溶融温度である 1 7 4 °C以下に抑えることで、 表面 実装部品のリード 5とはんだ 8或いはパッド 7とはんだ 8との間の剥離が抑制で きる。
[実施例 2 0 ]
次に、 本発明の第 2 0の実施例に係る回路基板について、 第 2 9図を用いて説 明する。 第 2 9図は、 内層べタパターン禁止領域 1 3をパッド端 7 bの外側まで 拡張して形成したものである。 内層ベタ禁止領域 1 3は、 パッド端 7 bより内側 を含んでいれば良く、 この場合もフローはんだ付け時の熱伝導を抑制し、 リード 接合部の剥離を抑える効果がある。
[実施例 2 1 ]
次に、 本発明の第 2 1の実施例に係る回路基板について、 第 3 0図を用いて説 明する。 第 3 0図は、 内層べタパターン禁止領域 1 3を内層配線 1 1の一部に適 用したものであり、 この場合もフ口一はんだ付け時の熱伝導を抑制し、 リード接 合部の剥離を抑える効果がある。
[実施例 2 ]
次に、 本発明の第 2 2の実施例に係る回路基板について、 第 3 1図を用いて説 明する。 本実施例は、 表面実装部品のリード周囲およびリード接合部のはんだ周 囲あるいは配線、 スルーホール、 ランド等を冷却することを特 ¾とするものであ る。 第 3 1図に示すように、 例えば、 フロ一はんだ付け時に回路基板 1をはさん で、 はんだ槽 1 9とは反対側にノズルあるいはフアン 1 5を設け、 窒素やエア 1 6を吹き付けるものである。 リード周囲およびはんだ周囲あるいは配線、 スル一 ホール、 ランド等を冷却する事により、 リード接合部のはんだの温度上昇を抑制 する事ができ、 リード又はパッドとはんだとの界面に形成される合金層の溶融を 防ぎ、 リード接合部の剥離を抑える効果がある。 [実施例 2 3 ]
次に、 本発明の第 2 3の実施例に係る回路基板について、 第 3 2図乃至第 3 4 図を用いて説明する。 本実施例は、 回路基板 1の表面実装型部品 6搭載面とは反 対の非搭載面の表面実装型部品 6、 リード 5およびはんだ 8の直下部分、 あるい はスルーホール 2、 ランド 3部分のいずれか、 またはすベてを含む部分に、 第 3 2図及び第 3 3図に示すように、 熱伝導を低減する耐熱テープ 2 0 (アルミテ一 プ)または熱伝導率の低レ、檀 ί脂あるいはソルダーレジスト 2 1で覆うものである。 なお、 第 3 2図及び第 3 3図は、 表面実装部品 6が実装される領域近傍のみを 図示しており、 回路基板 1には、 第 3 4図に示すようにフローはんだ付けによつ て揷入部品 2 6が実装される領域も形成されている。 従って、 上記耐熱テープ 2 0又は樹脂 2 1は、 少なくとも揷入部品 2 6が実装されるスルーホール 2を除く 領域に形成することが好ましいが、 樹脂 2 1を表面実装部品 6と接続されるスル —ホール 2領域に形成するのみでも、 スルーホール 2内へのはんだ 9の流入を防 止することをでき、 熱伝導を抑制する効果は期待できる。
このように、 本実施例の構成により、 フローはんだ付け時の熱伝導を抑制し、 また、 表面実装部品 6のリードと接続されるスルーホール内にはんだが流入する ことを防止することができ、 リ一ド接合部の剥離を抑える効果がある。
[実施例 2 4 ]
次に、 本発明の第 2 4の実施例に係る回路基板について、 第 3 5図を用いて説 明する。 本実施例は、 リード 5周囲およびはんだ 8周囲を上昇させることを特徴 とするものである。 第 3 5図のように、 フロ一はんだ付け時に回路基板 1をはさ んで、 はんだ槽 1 9とは反対側にパネルヒータ、 温風等の加熱手段を設け、 回路 基板 1全体あるいは雰囲気温度あるいはリード 5周囲およびはんだ 8周囲を温め る事にょリ、 リード接合部に形成される合金層のみならず、 はんだ 8全体を溶融 し、 実装部品等の反りによるリード接合部の剥離を抑える効果がある。
[実施例 2 5 ] 次に、 本発明の第 2 5の実施例に係る回路基板について、 第 3 6図を用いて説 明する。 本実施例は、 回路基板 1に実装する表面実装部品 6において、 表面実装 部品 6のリード 5を 2層構造とし、 回路基板 1側に配置される第 1の層 2 3を N i等の熱膨張係数の大きい材料、 第 1の層 2 3上部に配置される第 2の層 2 4を 銅等の熱膨張係数の小さい材料で形成することを特徴とするものである。 この場 合、 フローはんだ付けの際に、 加熱による熱膨張係数の違いによりリード 5を回 路基板 1側に押し付ける方向に力が働くため、 リ一ド接合部の剥離を抑える効果 がある。
なお、 第 2の層 2 4が第 1の層 2 3よりも熱膨張係数の大きくなるような材料 の組み合わせであれば良く、 第 1の層 2 3を 4 2ァロイとし、 第 2の層 2 4を N iとしても同様の効果を奏するができる。 また、 リード 5は、 2層以上の複数層 の積層構造としても良いし、 第 1の層あるいは第 2の層のいずれかになリ得る片 面にめつき加工で設けることも可能である。
更に、 リード 5の全体を熱膨張係数の異なる材料の積層構造とする場合に限ら ず、 リード 5の屈曲部分のみに熱膨張係数の異なる材料を部分的に形成 (例えば 、 屈曲部の上側に熱膨張係数の大きい材料を形成したり、 屈曲部の下側に熱膨張 係数の小さい材料を形成) し、 温度上昇時にリード 5が回路基板 1側に押圧され るような構成とすることもできる。
[実施例 2 6 ]
次に、 本発明の第 2 6の実施例に係る回路基板について、 第 3 7図を用いて説 明する。 本実施例は、 回路基板 1に実装する表面実装部品 6のリード 5 aを熱伝 導率の高い材料、 例えば、 通常用いられる C u ( 1 0 0 °Cにおける熱伝導率.3 9 5 W/m - K) よりも熱伝導率の高い A g ( 1 0 0 °Cにおける熱伝導率 4 2 2 W /m · K) 等で形成することを特徴とするものである。 この場合、 フローはんだ 付けに際し、 リード接合部のはんだ 8に流入した熱をリード 5 aを通して表面実 装部品 6側に効率よく逃がすことができるため、リ一ド接合部の温度上昇を抑え、 合金化層の溶融を防止することができ、 リード接合部の剥離を抑える効果がある
[実施例 2 7 ]
次に、 本発明の第 2 7の実施例に係る回路基板について、 第 3 8図乃至第 4 0 図を用いて説明する。 本実施例は、 回路基板 1に実装する表面実装部品 6上にヒ —トシンク等の熱容量の大きレ、部材を設け、 フローはんだ付け時にリード接合部 に流入した熱を吸収してはんだ 8の温度上昇を抑制することを特徴とするもので ある。 具体的には、 第 3 8図に示すように、 表面実装部品 6上のみにヒートシン ク 2 5を設け、 部品本体の熱容量を大きくし、 リード 5からの熱を吸収しやすく するものである。 また、 第 3 9図は、 更にヒートシンク 2 5の端部をリード 5に 接触させる構造、 第 4 0図はヒートシンク 2 5の端部をはんだ 8に接触させる構 造であり、 熱の吸収をより促進させるものである。 このように、 ヒートシンク 2 5を設けることにより、 リ一ド接合部のはんだ 8に流入した熱をリード 5を通し て表面実装部品 6で効率よく吸収することができるため、 はんだ 8の温度上昇を 抑えることができ、 リード接合部の剥離を抑える効果がある。
また、 このヒートシンク 2 5は、 リード 5から流入した熱を吸収するのみなら ず、 重りとしての機能も有し、 フロ一はんだ付け時に合金層やはんだ 8が溶融し た場合に、 リード 5を回路基板 1側に押しつける働きも有するため、 リード接合 部の剥離を更に抑制することが可能となる。
なお、 ヒートシンク 2 5の材料としては熱容量の大きい金属等の任意の材料を 用いることができる。 ヒートシンク 2 5を金属で形成した場合、 第 3 9図及び第 7図 6に示した形態ではリ一ド 5がショ一卜してしまうため、 フローはんだ付け 時のみヒートシンク 2 5を装着することが好ましく、 また、 セラミックス等の絶 縁性部材を用いても良い。 また、 第 4 0図の形態では、 ヒートシンク 2 5ははん だ 8に接触するため、 その部材としてははんだとの濡れ性の悪い材料を選択する ことが好ましい。 以上示した実施例は、 いずれかを選択して単独で実施することも可能であリ、 また、 適宜組み合わせて実施することも可能である。 産業上の利用可能性
以上説明したように、 本願発明によれば、 スルーホール、 表面実装部品用電極 パッド及びこれらを結ぶ配線を備え、 前記電極パッドに表面実装部品が無鉛はん だを用いて実装される回路基板において、 スルーホール、 ランド、 配線の少なく とも一を熱伝導率力 S所定の値 (i 0 O WZm . K) 以下の材料にて形成するとい う基本構成に基づき、 フローはんだ付け時にスル一ホールおよびスル一ホールに 充填されるはんだから電極パッドに伝わる熱量を低下させる事により、 表面実装 部品電極の温度上昇を抑え、 リ一ド接合部の剥離を抑制する効果を奏する。 また、 本願発明によれば、 スルーホール、 表面実装部品用電極パッド及びこれ らを結ぶ配線を備え、 電極パッドに表面実装部品が無鉛はんだを用いて実装され る回路基板において、 配線の長さを所定の値 (1 0 mm) 以上としたり、 配線の 断面積を所定の値 (0 . ◦ 0 3 5 mm 2 ) 以下で形成するという基本構成に基づ き、 フローはんだ付け時にスル一ホールおよびスル一ホールに充填されるはんだ から電極パッドに伝わる熱量を低下させる事により、 表面実装部品電極の温度上 昇を抑え、 リード接合部の剥離を抑制する効果を奏する。
また、 本願発明によれば、 スルーホール、 表面実装部品用電極パッド及びこれ らを結ぶ配線を備え、 電極パッドに表面実装部品力無鉛はんだを用いて実装され る多層基板において、 表面実装部品直下の回路基板内層の全部又は一部をべタパ タ一ンの配置禁止領域とするという基本構成に基づき、 フローはんだ付け時にス ル一ホール、 スルーホールに充填されるはんだから前記内層べタパターン、 絶縁 層を介して電極パッドに伝わる熱量を低下させる事によリ、 表面実装部品電極の 温度上昇を抑え、 リード接合部の剥離を抑制する効果を奏する。
そして、 表面実装部品電極の温度上昇を、 表面実装部品のリード又は回路基板 の電極パッドとはんだとの界面に形成される合金層の溶融温度である 1 7 4 °C以 下に抑える事により、 無鉛はんだを用いて表面実装をした後にフロー実装する事 によリ発生するリ一ド接合部の剥離を抑制できる回路基板を提供する事ができる なお、 本発明は上記各実施の形態に限定されず、 本発明の技術思想の範囲内に おいて、 各実施の形態は適宜変更され得る事は明らかである。

Claims

請求の範囲
1 . 表面実装部品を実装する回路基板であって、 前記表面実装部品の端子と 前記回路基板の電極パッドとの接合部が、 前記接合部に形成される合金層の融点 以上にならない構造とすることを特徴とする回路基板。
2 . 回路基板表面に実装される表面実装部品の端子と前記回路基板の電極パ ッドとのはんだ接合部における、 前記端子と前記はんだとの界面、 又は、 前記電 極パッドと前記はんだとの界面に、 前記はんだと前記端子と前記電極パッドとを 構成する元素の一部からなる合金層を有する回路基板において、
前記表面実装部品搭載面と反対側の前記回路基板裏面から前記電極パッドに至 る熱伝導経路に熱の伝導を抑制する手段を備え、 該手段により、 前記回路基板裏 面のフローはんだ付け時における前記接合部の温度が、 前記合金層の溶融温度以 下に維持されることを特徴とする回路基板。
3 . 前記合金層が、 前記はんだに含まれる錫及び銀と、 前記端子又は前記電 極パッドに含まれる鉛とからなる 3元合金を含むことを特徴とする請求の範囲 1 に記載の回路基板。
4 . 前記合金層が、 前記はんだに含まれる錫及び銀と、 前記端子又は前記電 極パッドに含まれる鉛とからなる 3元合金を含むことを特徴とする請求の範囲 2 に記載の回路基板。
5 . 前記電極パッドと接続されるスルーホール、 又は、 該スルーホールの周 囲に形成されるランドの少なくとも一方が、 100 W/m . K以下の熱伝導率を有する 材料で形成されることを特徴とする請求の範囲 1に記載の回路基板。
6 . 前記電極パッドと接続されるスルーホール、 又は、 該スルーホールの周 囲に形成されるランドの少なくとも一方が、 100 W/m · K以下の熱伝導率を有する 材料で形成されることを特徴とする請求の範囲 2に記載の回路基板。
7 . 前記電極パッドと接続されるスル一ホール、 又は、 該スルーホールの周 囲に形成されるランドの少なくとも一方が、 100 W/m · K以下の熱伝導率を有する 材料で形成されることを特徴とする請求の範囲 3に記載の回路基板。
8 . 前記電極パッドと接続されるスルーホール内部に、 100 W/m · K以下の熱 伝導率を有する材料が充填されることを特徴とする請求の範囲 1に記載の回路基 板。
9 . 前記電極パッドと接続されるスル一ホール内部に、 100 W/m . K以下の熱 伝導率を有する材料が充填されることを特徴とする請求の範囲 2に記載の回路基 板。
1 0 . 前記電極パッドと接続されるスルーホール内部に、 100 W/m ■ K以下の 熱伝導率を有する材料が充填されることを特徴とする請求の範囲 3に記載の回路
1 1 . 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配 線の少なくとも一部が、 100 W/m · K以下の熱伝導率を有する材料で形成されるこ とを特徴とする請求の範囲 1に記載の回路基板。
1 2 . 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配 線の少なくとも一部が、 100 W/m · K以下の熱伝導率を有する材料で形成されるこ とを特徴とする請求の範囲 2に記載の回路基板。
1 3 . 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配 線の少なくとも一部が、 100 W/m - K以下の熱伝導率を有する材料で形成されるこ とを特徴とする請求の範囲 3に記載の回路基板。
1 4 . 前記材料が、 ニッケル又はパラジウムからなることを特^ [とする請求 の範囲 5乃至 1 3のいずれか一に記載の回路基板。
1 5 . 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配 線が、 1 O m m以上の長さとなるように形成されることを特徴とする請求の範囲 1に記載の回路基板。
1 6 . 前記電極パッドと接続されるスル一ホ一ルと該電極パッドとを繋ぐ配 線が、 1 0 mm以上の長さとなるように形成されることを特徴とする請求の範囲 2に記載の回路基板。
1 . 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配 線が、 1 0 m m以上の長さとなるように形成されることを特徴とする請求の範囲 3に記載の回路基板。
1 8 . 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ酉己 線の少なくとも一部が、 0 . 0 0 3 5 m m 2以下の断面積となるように形成され ることを特徴とする請求の範囲 1に記載の回路基板。
1 9 . 前記電極パッドと接続されるスル一ホールと該電極パッドとを繋ぐ配 線の少なくとも一部が、 0 . 0 0 3 5 mm 2以下の断面積となるように形成され ることを特徴とする請求の範囲 2に記載の回路基板。 2 0 . 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配 線の少なくとも一部が、 0 . 0 0 3 5 mm 2以下の断面積となるように形成され ることを特徴とする請求の範囲 3に記載の回路基板。
2 1 . 前記回路基板が多層配線基板からなり、 前記表面実装部品の実装位置 直下を含む領域の内層の全部又は一部に、 ベタパターンの形成が禁止される領域 を有することを特徴とする請求の範囲 1に記載の回路基板。
2 2 . 前記回路基板が多層配線基板からなり、 前記表面実装部品の実装位置 直下を含む領域の内層の全部又は一部に、 ベタパターンの形成が禁止される領域 を有することを特徴とする請求の範囲 2に記載の回路基板。
2 3 . 回路基板に実装される表面実装部品であって、
前記表面実装部品の端子の少なくとも一部が、 熱膨張率の異なる複数の材料の 積層構造を有し、 かつ、 前記回路基板側に熱膨張率の小さい材料からなる層が配 設され、 前記回路基板裏面のフローはんだ付けの際の温度上昇により、 前記端子 力前記回路基板を押圧する方向に変形することを特徴とする表面実装部品。
2 4 . 前記端子の屈曲部に、 前記端子の主構成元素とは熱膨張率の異なる材 料からなる層が配設されていることを特徴とする請求の範囲 2 3記載の表面実装 立
口 R I 口
口口。
2 5 . 回路基板に実装される表面実装部品であって、
前記表面実装部品の端子の少なくとも表面が、 C uよりも熱伝導率の高い所定 の材料で形成され、 前記回路基板裏面のフローはんだ付けの際に、 前記端子の接 合部に流入する熱の前記表面実装部品本体への移動が促進されることを特徴とす る表面実装部品。
2 6 . 前記所定の材料が、 A gを含むことを特徴とする請求の範囲 2 5記載 の表面実装部品。
2 7 . 請求の範囲 1、 2、 3、 5、 8、 1 1、 1 5、 1 8及び 2 1のいずれ か一に記載の前記回路基板、 又は、 請求の範囲 2 3乃至 2 6のいずれか一に記 載の前記表面実装部品の少なくとも一方を用いて形成されることを特徴とする
2 8 .前記電子機器が前記回路基板から成る場合、前記回路基板において、 前記電極パッドと接続されるスルーホール、 又は、 該スル一ホールの周囲に形 成されるランドの少なくとも一方が、 100 W/m . K以下の熱伝導率を有する材料 で形成されることを特徴とする請求の範囲 2 7に記載の電子機器。
2 9 . 前記電子機器が前記回路基板から成る場合、 前記回路基板において、 前記電極パッドと接続されるスルーホール内部に、 100 W/m · K以下の熱伝導率 を有する材料が充填されることを特徴とする請求の範囲 2 7に記載の電子機器。
3 0 . 前記電子機器が前記回路基板から成る場合、 前記回路基板において、 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線の少な くとも一部が、 100 W/m · K以下の熱伝導率を有する材料で形成されることを特 徴とする請求の範囲 2 7に記載の電子機器。
3 1 . 前記電子機器が前記回路基板から成る場合、 前記回路基板において、 前記電極パッドと接続されるスルーホール、 又は、 該スルーホールの周囲に形成 されるランドの少なくとも一方が、 ニッケル又はパラジウムからなることを特徴 とする請求の範囲 2 7に記載の電子機器。
3 2 . 前記電子機器力前記回路基板から成る場合、 前記回路基板において、 前記電極パッドと接続されるスルーホール内部に、 ニッケル又はパラジウムが 充填されることを特徴とする請求の範囲 2 7に記載の電子機器。
3 3 . 前記電子機器力前記回路基板から成る場合、 前記回路基板において、 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線の少な くとも一部が、 ニッケル又はパラジウムからなることを特徴とする請求の範囲 2 7に記載の電子機器。
3 4 . 前記電子機器が前記回路基板から成る場合、 前記回路基板において、 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線が、 1 0 mm以上の長さとなるように形成されることを特徴とする請求の範囲 2 7に 記載の電子機器。
3 5 . 前記電子機器が前記回路基板から成る場合、 前記回路基板において、 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線の少な くとも一部が、 0 . 0 0 3 5 mm 2以下の断面積となるように形成されること を特徴とする請求の範囲 2 7に記載の電子機器。
3 6 . 表面実装部品を実装した後、 前記表面実装部品搭載面と反対の裏面側 にフローはんだ付けを行う回路基板の実装方法において、
前記フローはんだ付け工程の際に、 少なくとも、 前記表面実装部品と前記回路 基板との接合部近傍を冷却し、 前記接合部の温度を該接合部に形成される合金 層の融点温度以下に維持することを特徴する回路基板の実装方法。
3 7 . 表面実装部品を実装した後、 前記表面実装部品搭載面と反対の裏面側 にフローはんだ付けを行う回路基板の実装方法において、
前記フローはんだ付け工程の際に、 前記表面実装部品の少なくとも上面にヒー トシンク材を配設し、 前記表面実装部品と前記回路基板との接合部の温度を該接 合部に形成される合金層の融点温度以下に維持することを特徴する回路基板の実 装方法。
3 8 . 前記ヒートシンク材を、 前記表面実装部品の端子、 又は、 前記接合部 のはんだに接触させることを特徴する請求の範囲 3 7記載の回路基板の実装方法。
3 9 . 表面実装部品を実装した後、 前記表面実装部品搭載面と反対の裏面側 にフローはんだ付けを行う回路基板の実装方法において、
前記フロ一はんだ付け工程の際に、 少なくとも、 前記表面実装部品と前記基板 との接合部近傍を温め、 前記接合部のはんだ全体を溶融することを特徴する回路 基板の実装方法。
4 0 . 表面実装部品を実装した後、 前記表面実装部品搭載面と反対側の裏面 にフローはんだ付けが行われる回路基板の実装方法において、
前記フローはんだ付け工程の際に、 前記回路基板裏面の、 前記表面実装部品と 接続されるスルーホール、 ランド、 配線、 または、 前記表面実装部品の直下の少 なくとも一を含む領域に、 熱伝達を抑制する部材を配設することを特徴する回路 基板の実装方法。
4 1 . 前記熱伝達を遮断する部材が、 断熱テープ又は樹脂からなることを特 徴する請求の範囲 4 0記載の回路基板の実装方法。
PCT/JP2002/003526 2001-04-10 2002-04-09 Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere WO2002087296A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/474,427 US20040238211A1 (en) 2001-04-10 2002-04-09 Circuit board, circuit board mounting method, and electronic device using the circuit board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001-110886 2001-04-10
JP2001110886 2001-04-10
JP2001169576A JP4923336B2 (ja) 2001-04-10 2001-06-05 回路基板及び該回路基板を用いた電子機器
JP2001-169576 2001-06-05

Publications (1)

Publication Number Publication Date
WO2002087296A1 true WO2002087296A1 (fr) 2002-10-31

Family

ID=26613342

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/003526 WO2002087296A1 (fr) 2001-04-10 2002-04-09 Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere

Country Status (5)

Country Link
US (2) US20040238211A1 (ja)
JP (1) JP4923336B2 (ja)
CN (1) CN1245857C (ja)
TW (1) TW589732B (ja)
WO (1) WO2002087296A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200412069A1 (en) * 2019-06-28 2020-12-31 Aptiv Technologies Limited Printed circuit board and method for measuring the temperature in a power electrical connector

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889429B2 (en) * 2001-03-26 2005-05-10 Semiconductor Components Industries, L.L.C. Method of making a lead-free integrated circuit package
JP2005150263A (ja) * 2003-11-13 2005-06-09 Nitto Denko Corp 両面配線回路基板
JPWO2005074338A1 (ja) 2004-01-29 2007-07-26 日本電気株式会社 回路基板
JP3804803B2 (ja) * 2004-02-12 2006-08-02 沖電気工業株式会社 電子部品搭載用基板及び半導体装置
JP5011765B2 (ja) * 2005-03-15 2012-08-29 富士ゼロックス株式会社 液滴吐出ヘッド及び液滴吐出装置
US7718927B2 (en) * 2005-03-15 2010-05-18 Medconx, Inc. Micro solder pot
ATE460829T1 (de) * 2005-06-24 2010-03-15 Taiwan Semiconductor Mfg Substrate zur verhinderung von wellungen und herstellungsverfahren dafür
JP4265578B2 (ja) * 2005-06-30 2009-05-20 オムロン株式会社 回路基板
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
US20080014772A1 (en) * 2006-07-14 2008-01-17 Juki Corporation Component mounting position correcting method and component mouting apparatus
JP4962175B2 (ja) * 2007-03-13 2012-06-27 日立化成工業株式会社 プリント配線板
US7910838B2 (en) * 2008-04-03 2011-03-22 Advanced Interconnections Corp. Solder ball interface
CN102017820A (zh) * 2008-04-24 2011-04-13 日本电气株式会社 基板,表面安装部件的安装结构以及电子设备
TWI404479B (zh) * 2009-12-21 2013-08-01 Zhen Ding Technology Co Ltd 表面貼裝結構及具有該表面貼裝結構之電路板
US20110155792A1 (en) * 2009-12-30 2011-06-30 Russell James V Method and apparatus for scoring or skiving a solder dam
US20140311774A1 (en) * 2010-10-14 2014-10-23 Nec Corporation Board, mounting structure of surface mounting component, and electronic device
IN2014DN08931A (ja) * 2012-04-26 2015-05-22 Hitachi Ltd
KR101431918B1 (ko) * 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법
ITMI20130520A1 (it) 2013-04-05 2014-10-06 St Microelectronics Srl Realizzazione di un dissipatore di calore tramite saldatura ad onda
JP6101151B2 (ja) * 2013-05-22 2017-03-22 日東電工株式会社 回路付きサスペンション基板およびその製造方法
FI20135993L (fi) * 2013-10-04 2015-04-05 Tellabs Oy Piirikortti
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US10420255B2 (en) * 2016-09-14 2019-09-17 Jtekt Corporation Electronic control device
TWI811784B (zh) * 2019-08-05 2023-08-11 美商蘋果公司 使用光子焊接技術之電子總成及其組裝方法
JP2021048272A (ja) 2019-09-19 2021-03-25 株式会社東芝 ディスク装置
CN110996232B (zh) * 2019-11-22 2021-01-15 歌尔股份有限公司 一种发声装置单体及电子设备
US11570894B2 (en) 2020-05-15 2023-01-31 Rockwell Collins, Inc. Through-hole and surface mount printed circuit card connections for improved power component soldering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286894A (ja) * 1985-10-14 1987-04-21 松下電器産業株式会社 印刷配線基板
JPH02192792A (ja) * 1989-01-20 1990-07-30 Tokyo Electric Co Ltd 低耐熱性電子部品の半田付け方法
JPH0685445A (ja) * 1992-09-04 1994-03-25 Matsushita Electric Ind Co Ltd 両面実装工法
JPH07170061A (ja) * 1993-12-15 1995-07-04 Fujitsu Ltd 電気部品の実装方法
JP2000357869A (ja) * 1999-06-17 2000-12-26 Sony Corp 部品の実装方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3605244A (en) * 1966-04-20 1971-09-20 Electrovert Mfg Co Ltd Soldering methods and apparatus
US3726007A (en) * 1971-02-02 1973-04-10 Martin Marietta Corp Component side printed circuit soldering
US3874068A (en) * 1972-01-19 1975-04-01 Dynamics Corp America Wave soldering electrical connections
US4321423A (en) * 1980-05-15 1982-03-23 Aavid Engineering, Inc. Heat sink fastenings
JP2586688B2 (ja) * 1990-05-07 1997-03-05 上村工業株式会社 ガラス―金属複合物の電気めっき方法
US5155904A (en) * 1991-04-03 1992-10-20 Compaq Computer Corporation Reflow and wave soldering techniques for bottom side components
GB9121003D0 (en) * 1991-10-03 1991-11-13 Boc Group Plc Soldering
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5488539A (en) * 1994-01-21 1996-01-30 Sun Microsystems, Inc. Protecting cot packaged ICs during wave solder operations
US5615086A (en) * 1994-05-17 1997-03-25 Tandem Computers Incorporated Apparatus for cooling a plurality of electrical components mounted on a printed circuit board
JPH0955583A (ja) * 1995-08-11 1997-02-25 Hitachi Ltd 多層配線基板およびその製造方法
GB2308560B (en) * 1995-12-23 1999-06-23 Ibm Improvements in solder joint strength
US5785233A (en) * 1996-02-01 1998-07-28 Btu International, Inc. Apparatus and method for solder reflow bottom cooling
US5730932A (en) * 1996-03-06 1998-03-24 International Business Machines Corporation Lead-free, tin-based multi-component solder alloys
US5734556A (en) * 1996-06-26 1998-03-31 Sun Microsystems, Inc. Mechanical heat sink attachment having two pin headers and a spring clip
JPH1187896A (ja) * 1997-09-10 1999-03-30 Canon Inc プリント配線板
US6138893A (en) * 1998-06-25 2000-10-31 International Business Machines Corporation Method for producing a reliable BGA solder joint interconnection
US6045032A (en) * 1998-07-31 2000-04-04 Delco Electronics Corp. Method of preventing solder reflow of electrical components during wave soldering
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
JP3580173B2 (ja) * 1999-04-02 2004-10-20 セイコーエプソン株式会社 高周波無線用フリップチップ実装体
US6202916B1 (en) * 1999-06-08 2001-03-20 Delphi Technologies, Inc. Method of wave soldering thin laminate circuit boards
JP2001036233A (ja) * 1999-07-21 2001-02-09 Hitachi Ltd Pbフリーはんだを用いた実装構造体
JP2002043734A (ja) * 2000-07-24 2002-02-08 Senju Metal Ind Co Ltd プリント基板のはんだ付け方法およびその装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286894A (ja) * 1985-10-14 1987-04-21 松下電器産業株式会社 印刷配線基板
JPH02192792A (ja) * 1989-01-20 1990-07-30 Tokyo Electric Co Ltd 低耐熱性電子部品の半田付け方法
JPH0685445A (ja) * 1992-09-04 1994-03-25 Matsushita Electric Ind Co Ltd 両面実装工法
JPH07170061A (ja) * 1993-12-15 1995-07-04 Fujitsu Ltd 電気部品の実装方法
JP2000357869A (ja) * 1999-06-17 2000-12-26 Sony Corp 部品の実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200412069A1 (en) * 2019-06-28 2020-12-31 Aptiv Technologies Limited Printed circuit board and method for measuring the temperature in a power electrical connector
US11545793B2 (en) * 2019-06-28 2023-01-03 Aptiv Technologies Limited Printed circuit board and method for measuring the temperature in a power electrical connector

Also Published As

Publication number Publication date
JP2002374051A (ja) 2002-12-26
CN1245857C (zh) 2006-03-15
CN1502218A (zh) 2004-06-02
US20070102490A1 (en) 2007-05-10
JP4923336B2 (ja) 2012-04-25
US20040238211A1 (en) 2004-12-02
TW589732B (en) 2004-06-01

Similar Documents

Publication Publication Date Title
JP4923336B2 (ja) 回路基板及び該回路基板を用いた電子機器
US7936569B2 (en) Circuit device and method of manufacturing the same
US6929169B2 (en) Solder joint structure and method for soldering electronic components
KR100629826B1 (ko) 접합재 및 이를 이용한 회로 장치
JP5382057B2 (ja) 回路基板に実装される表面実装部品及び該回路基板の実装方法並びに該回路基板を用いた電子機器
JP2001052593A (ja) ヒューズおよびその製造方法
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
JP2000151095A (ja) プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法
US6732907B2 (en) Soldering method, soldering device, and method and device of fabricating electronic circuit module
JP2833642B2 (ja) 多層配線基板及びその製造方法
US20070221704A1 (en) Method of manufacturing circuit device
JP2005026364A (ja) 混成集積回路
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
US20040026769A1 (en) Mounting structure of electronic device and method of mounting electronic device
JP2004221567A (ja) 半田接合部および多層配線板
JP2004207534A (ja) 配線基板およびこれを用いた電子装置
JP2931940B2 (ja) プリント回路基板の接続構造
JP2002368038A (ja) フリップチップ実装方法
JPS5828379Y2 (ja) 印刷配線板
JP2004172426A (ja) 電子装置
WO2005112531A1 (ja) 回路基板及びこの回路基板を用いた電子機器
JP2960504B2 (ja) ロータリートランス
JP2004228261A (ja) プリント回路板
JPH05259632A (ja) プリント配線板およびその製造方法
JP2004335507A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR PH SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB IT

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 02808019X

Country of ref document: CN

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 10474427

Country of ref document: US