WO2002067416A1

WO2002067416A1 - Amplificateur de puissance a commutation et son procede de commande de commutation

Info

Publication number: WO2002067416A1
Application number: PCT/JP2002/001089
Authority: WO
Inventors: Takashi Shima
Original assignee: Sony Corporation
Priority date: 2001-02-19
Filing date: 2002-02-08
Publication date: 2002-08-29
Also published as: DE60233639D1; EP1363394B1; KR20030011809A; US20030169103A1; KR100828138B1; EP1363394A1; EP1363394A4; US6831508B2; JPWO2002067416A1

Description

' 明細書

スィツチングパワーアンプ及びスィツチングパワーアンプのスィッチング制御方法技術分野

本発明は、スィッチングパヮ一ァンプ及びスィッチングパヮ― アンプのスィッチング制御方法に関し、詳しくは、その電源部としてスィッチング電源部を有するスィッチングパヮ一アンプにおいて、その電力増幅段に対するスィツチング電源部ノイズの影響を最小化する目的で適用して好適なスィッチングパワーアンプ及びスィツチングパワーアンプのスィツチング制御方法に関する。背景技術

従来一般に D級増幅（ c l a s s D - o p e r a t i o n ) と呼称される信号増幅器が、電力増幅器の一形態として知られている。この D級増幅器の典型的な一例を図 7 Aに示す。この電力増幅器において、信号入力端 1 に入力されたアナログ信号 S 1がノヽ⁰ルス幅変調増幅器（ p u 1 s e w i d t h m o d u 1 a t i o n a m 1 i f i e r ) 2でパルス幅変調され、このアナログ信号 S 1の信号レベルの変化が、パルス幅方向の変化で表された PWM (p u l s e w i d t h m o d u l a t i o n ) 信号 S 2が生成され、またこの PWM信号 S 2 と位相反転の関係にある波形の P WM信号 S 3がこのパルス幅変調増幅器 2で生成される。

なお以下の説明においては、 P WM信号 S 2の波形と P WM信号 S 3の波形が位相反転の関係にあるとは、これら P WM信号 S 及び S 3のうちの一方の信号波形が正極性の波形の状態であるときには他方の信号波形が負極性の波形の状態にある、所謂相補特性を示す状態にあることをいう。

またこの D級増幅器は電力効率が高いことで知られるが、さらに電力増幅器全体で電力効率を高めるために、電源部として、スィッチング電源回路を使用することが考えられる。図 7 Aにおいて、 1 0 は繰り返し周期一定の周期 t のクロックてこのアナログ信号 S 1 の信号レベルの変化に応じた PWM信号 S 2及び PWM 信号 S 3の夫々が、この期間 t を周期として繰り返される信号としてこのパルス幅変調増幅器 2を介して生成され出力される。なおこれら P WM信号 S 2 と P WM信号 S 3の夫々の間の信号位相関係は、先に説明されているごとく PWM信号 S 2の信号位相が反転された位相が PWM信号 S 3の信号位相となる相補特性の関係となされている。

さらにまた、スイッチング電源部 1 1で所定の一定出力電圧値に安定化された直流電圧が生成され、電力スィツチング回路部 3 に対して、このスイッチング電源部 1 1の +直流電源端子 + V c cから +極性の直流電圧が供給される。なおこの直流電圧の一極性側は、アース端 1 2を介して接地されている。ただしこの D級増幅器が、図 Ί Aに一例として示した増幅器と異なり、正負電源方式の増幅器で構成さ一 V c cが出力され、 + V c c と一 V c c の間の中性点が接地されて構成される。

この電力スイッチング回路部 3 は、第 1の Nチャンネルパワー MO S F E T (以下の説明においては第 1のパワー F E Tと称する） 4のソースと第 2の Nチャンネルパワー MO S F E T (以下の説明においては第 2のパヮ一 F E Tと称する） 5のドレインの間が接続され、第 1のパワー F E T 4のドレイン側がスィッチング電源部 1 1 の +直流電源端子 + V c cに接続され、第 2のパヮ一 F E T 5のソース側が接地されて構成されている。

第 1のパワー F E T 4及び第 2 のパワー F E T 5によりこのように構成され回路は、一般にハーフプリッジ回路と呼ばれている。そして、このように構成されたハーフブリッジ回路をドライブするハ一フブリッジドライバとしては、図 7 Aに示されているごとく、プリドライノく、 2 8が使用されている。そしてこのプリドラィバ 2 8 としては、 —例としてインタ一シル社のモータドライブ用プリドライバ H I B 2 0 0 1 B (商品名）が使用されている。

そしてこのプリライバ 2 8を介して、この P WM信号 S 2が第 1 のパワー F E T 4を O NZO F F駆動できる信号 S 7に変換され、この PWM信号 S 3が第 2のパワー : F E T 5を O N/ O F F 駆動できる信号 S 8に変換され、これら第 1のパワー F E T 4がこの信号 S 7により駆動され、第 2のパワー F E T 5がこの信号 S 8 により駆動され、これら PWM信号 S 7、 S 8 によって交互にオンオフされて、第 1 のパワー F E T 4のソースと第 2のパヮ一 F E T 5の.ドレインの間の接続点とこの接地側の間から、これら P WM信号 S 7及び S 8 のパルス幅方向の変化に応じてスィッチングされて生成された P WM電力信号 S 4が出力される。

そしてこの P WM電力信号 S 4から、コイル 7 とコンデンサ 8 で構成された高域周波数遮断型パワーフィルタ部（以下の説明においてはパワー L P F部と称する） 6を介し、さらに直流成分力ット用のコンデンサ 1 3を介して、可聴周波数帯域のアナログ信号 S 1の信号レベルの変化に応じたアナログ電力信号 S 5が復調され、復調されたこのアナ口グ電力信号 S 5がスピーカ部 9 に供給され、このアナログ電力信号 S 5が音響信号として再生される o

またこの PWM電力信号 S 4のこの PWM変調波形の代表的な例として、図 7 Bに示した片側 PWM変調波形がある。なおこの片側 PWM変調波形とは、この PWM変調波形の両端エッジ側（図 7 Bにおいて、 K) がクロック信号 S 6の繰り返し周期 t に口ックされ固定された状態において、この固定されている P W M変調波形の両端ェッジ側の間で生成されたこの P W M変調波形の立ち下がり部である可動エツジ（M ) 力、アナログ信号 S 1の信号レベルの変化に応じて位置変調されている P W M変調波形が連続的に生成されることに由来する名称である。

なおこの P W M変調波形の両端ェッジ側がクロック信号 S 6の繰り返し周期 t にロックされ固定された状態の立ち下がり部となり、この固定されている P W M変調波形の両端側の間で生成されたこの P W M変調波形の立ち上がり部が、アナログ信号 S 1の信号レベルの変化に応じて位置変調されている P W M変調波形が連続的に生成されるようにした片側 P W M変調波形の例も知られている o

なお以下の説明においては、 P W M電力信号 S 4の波形において、このクロック信号 S 6 の繰り返し周期 t のタイミングでこのクロック信号 S 6 にロックされているエッジを、この P W M電力信号 S 4の固定エツジと称するものとする。例えば図 7 B、 1 B 、 2 B及び 3 Bの夫々に上向きの矢印で示した波形ェッジがこの固定ェッジである。そしてこの P W M電力信号 S 4の波形において、アナ口グ信号 S 1の信号レベルの変化に応じてその位置が変化するエツジを可動エツジ Mと称するものとする。例えば図 7 B の 2 B及び 3 Bの夫々に横向きの矢印で示した P W M電力信号 S 4 の波形エツジがこの可動エツジ Mである。

そして以下の説明においては、これら固定エッジの夫々のうち、可動エツジ Mに先行する側のエツジを起点エツジと称するものとする。例えば図 7 Bに示した例においては、 P W M変調波形の両側の固定エツジ Kの夫々のうち、上向きの矢印で示したク口ック信号 S 6 (図 7 Bの 4 B参照）の波形で、先行する側の波形ェッジでロックされた固定ェッジがこの起点ェッジである。そしてこの片側 P W M変調波形の例では、アナログ信号 S 1の信号レベルが 0であつた時の P W M電力信号 S 4の信号波形は、図 7 Bに 1 Bで示したごとく、デューティ 5 0 %となされた状態の P W M信号波形となり、このアナログ信号 S 1 の信号レベルが 0 の状態から +方向に増加され.る方向に変化された時の P W M電力信号 S 4 の波形は、図 7 Bの 2 Bに矢印で示したごとく、この変化とともに P W M電力信号 S 4の起点ェッジ側の固定ェッジ K と可動ェッジ Mの間の波形幅が増加する方向に変化する。そしてこのアナ口グ信号 S 1 の信号レベルが 0 の状態から一方向に増加される方向に変化されたときの P W M電力信号 S 4 の波形は、図

7 Bの 3 Bに矢印で示されているごとく、この変化とともに P W M電力信号 S 4の起点ェッジ側の固定ェッジ Kと可動ェッジの間の波形幅が減少する方向に変化する。

すなわちこの P W M電力信号 S 4 の波形で表される面積の変化力、このアナログ信号 S 1 の信号レベルの変化を表していることになり、したがつてこの信号 S 4の波形で表される面積の変化が、この P W M信号 S 2及び S 3 の波形で表されるこれら固定ェッジ Kと可動ェッジ Mの間の波形面積の変化に対して正確に比例していない場合、即ち比例誤差が生じた場合には、この誤差がアナ口グ電力信号 S 5 の信号波形歪みとなつて現れる問題があつた。図 8 Aは従来のスィッチング電源部 1 1の構成の要部が示されたブロック図で、このスィッチング電源部 1 1が交流電源部 1 4 、トランス 1 4 A、 P W Mスィッチング部 1 5、整流部 1 6、電圧誤差検出部 1 7、基準電圧生成部 1 8、クロック信号生成部 1 9及びスィッチ部 2 0で構成されている。

交流電圧 S 1 0が出力される交流電源部 1 4の交流電圧出力側の一方が、トランス 1 4 Aの入力巻き線の一方側に接続され、この入力巻き線の他方側が、スィツチ部 2 0を介してこの交流電源部 1 4の交流電圧 S 1 0 の出力側の他方側に接続され、このトランス 1 4 Aの出力巻き線側が整流部 1 6 の入力側に接続され、この整流部 1 6 の直流電圧出力側が直流電圧の出力端子 1 6 A及び 1 6 Bの夫々に接続されて構成され、この出力端子 1 6 A及び 1 6 Bから直流電圧が出力される。なおこれら出力端子 1 6 A及び

1 6 Bのうち、出力端子 1 6 Aが直流電圧の +側出力端 + V c c 、 1 6 Bが接地側出力端である。

そしてこのスィッチング電源部 1 1では、この整流部 1 6 の直流電圧出力側が電圧誤差検出部 1 7 の誤差検出入力側に入力され、一方この電圧誤差検出部 1 7 の基準信号入力側に基準電圧生成部 1 8で生成された基準電圧 1 8 Aが入力され、電圧誤差検出部 1 7を介してこれら直流電圧出力の電圧値と基準電圧 1 8 Aが比較されて誤差電圧 1 8 Bが生成され、この誤差電圧 1 8 Bが. P W M制御部 1 5 の誤差電圧入力側に供給される。

このパワー P W M制御部 1 5 において、クロック信号生成部 1

9 で生成されこのパワー P W M制御部 1 5 のクロック信号入力側に入力された、繰り返し周期一定の電源クロック信号 S 9の周期毎にロックされた固定ェッジを有した P W M信号が生成され、さらにこの誤差電圧 1 8 Bに応じてこの誤差電圧が抑圧される方向にこの P W M信号の可動ェッジの位置が制御された P W M信号 S

1 9が生成される。

この P W M信号 S 1 9 をスィッチ部 2 0 に供給し、 P W M信号 S 1 9 のこの可動エッジの位置に基づいて、スィッチ部 2 0 のスィッチングのオン期間とオフ期間の比を制御して、この出力端子 1 6 A、 Bから出力される直流電圧の電圧値が、所定の電圧レべルに一定に保たれる状態に維持された状態で、出力端子 1 6 A、 Bから出力されたこの直流電圧が、先に説明した如くスィッチング回路部 3 に供給される。一方この図 7 Aに示された D級増幅器構成のスィッチングパヮ —アンプにおいては、スイッチング電源部 1 1でのスイッチング動作に起因して、図 8 Bに示されているごとく、 P W M電力信号 S 4がオン状態とされている期間に重なった状態で、図 8 Bの 1 Dに S Nで示したスイッチングノイズ信号が発生した場合、このスィッチングノィズ信号 S Nが D級増幅器側の電力スィッチング回路部 3 に伝えられ、図 8 Bに 2 Dで示されているごとく、 P W M電力信号 S 4 にこのスイッチングノィズ信号 S Nが重畳される可能性がある。

そして P W M電力信号 S 4 にこのスイツチング雑音が重畳された場合、この重畳されたスイッチング雑音分に応じて、この P W M電力信号 S 4がハイレベルとされている期間のパルス信号の起点ェッジ側の固定ェッジと可動ェッジの間の面積が変化し、先に説明した如く比例誤差が生じて、この P W M電力信号 S 4から復調された可聴周波数帯域のアナログ電力信号 S 5の波形歪みとなつて現れる問題があつた。

なお図 7 に示されているごとく、第 2のパワー F E T 5のソ一ス側が接地された構成とされているので、信号 S 8により第 2のノ、。ヮ一 F E T 5がォン状態のときには、 P W M電力信号 S 4は接地レベルに固定される。したがってスイッチング電源部 1 1がプリント基板上に組み込まれている場合にはこのスィツチング電源部 1 1が組み込まれている面とは反対側のプリント基板を全面導電体面でなる接地点（所謂べたアース）に構成する等により、この第 2 のパワー F E T 5 のソ一'ス側と接地点との間のリアクタンス値を極力ゼロに近づけることによって、 P W M電力信号 S 4が口一レベルとされている状態では、図 8 Bの 2 Dに符号 Gで示されているごとく、スィツチングノィズの発生を十分に抑圧することが可能である。またスィッチング電源部 1 1側においても、この接地レベルのリアクタンス値を極力ゼロに近づけることによって、この接地側 - から漏洩するノィズが抑圧されるようにすることが可能である。しかしながら、電源部 1 1 のスィッチ部 2 0がオフ状態からオン状態に切り替えられたときに、スィッチ部 2 0で発生するスイツチング雑音が、整流部 1 6 の出力側に重畳されることがないよう十分抑圧されるようにすることが困難であったため、この P W M 電力信号 S 4 の歪み成分を抑圧するうえでの課題とされていた。発明の開示

本発明は、かかる従来の課題に鑑みてなされたものであり、入力信号 S 1 の信号レベルの変化に応じて生成された P W M信号によりスィッチング制御される電力スィッチング手段に電源を供給するスィツチング電源部を、オフ状態からオン状態に切り替えられるスイッチング動作時点の基準となるクロック信号が、この電カスイツチング手段から出力され負荷に供給される P W M電力信号に対して影響を与えない期間中に生成されるように制御して、この課題を解決することを目的としている。

本発明のスィッチングパヮーアンプは、スィッチング電源部を有したスィッチングパワー了ンプであつて、入力信号を P W M信号に変換する P W M変換手段と、この P W M信号に変換するための基準周期となる第 1 のクロック信号を生成してこの P W M変換手段に供給する P W Mク口ック信号生成手段と、このスィッチング電源部より電源を供給され、この P W M信号によりスィッチング制御される電力スイッチング手段と、このスイッチング電源部のスィッチング動作の基準周期となる第 2のクロック信号を生成してこのスィツチング電源部に供給する電源ク口ック信号生成手段とを備え、この電源クロック信号生成手段より生成される第 2 のクロック信号の起点ェッジは、この P W M信号の可動ェッジと、この可動ェッジに続く固定ェッジとの間のタイミングで形成されることを特徴とする。

また本発明のスィッチングパワーアンプのスィッチング制御方法は、スイッチング電源部を有したスイッチングパワーアンプのスィッチング制御方法であって、このスィッチング電源部のスィッチング動作の基準周期となるクロック信号の起点ェッジを、入力信号に応じて形成される P W M信号の可動エツジと、この可動エッジに続くこの P W M信号の固定エッジとの間の夕イミングで形成されるように、このクロック信号を制御するようにしたことを特徴とする。

また本発明のスィツチングパワーアンプは、スィッチング電源部を有したスイッチングパワーアンプであって、入力信号を 2 の補数の関係にある第.1及び第 2 の P W M信号に変換する P W M変換手段と、これら第 1及び第 2—の P W M信号に変換するための基準周期となる第 1 のクロック信号を生成してこの P W M変換手段に供給する P W Mクロック信号生成手段と、この第 1の P W M信号によりスィッチング制御される第 1の電力スィッチング手段と、この第 2 の P W M信号によりスイッチング制御される第 2の電力スイッチング手段と、この第 1及び第 2 の電力スイッチング手段に電源を供給するスィツチング電源部と、このスィツチング電源部のスィツチング動作の基準周期となる第 2のクロック信号を生成してこのスィッチング電源部に供給する電源ク口ック信号生成手段とを備え、この電源クロック信号生成手段より生成される第 2 のクロック信号の起点エッジは、これら第 1及び第 2の P W

M信号がともに同じ電位レベルにある区間内のタイミングで形成されることを特徴とする。

また本発明のスイッチングパワーアンプのスィッチング制御方法は、スィッチング電源部を有したスィツチングパワーアンプのスイツチング制御方法であって、入力信号に応じて形成される第

1 の P W M信号の可動ェッジと、当該可動ェッジに続く固定ェッジとの間のタイミング、または、この第 1 の P W M信号と 2の補数の関係にある第 2の P W M信号の可動エッジと、当該可動エツジに先行する固定ェッジとの間のタイミングで形成するようにク口ック信号を制御するようにしたことを特徴とする。

上述のように構成したことにより、本発明のスィッチングパヮーァンプ並びに本発明のスィッチングパヮ一ァンプのスィッチング制御方法の夫々では、このスイッチングパワーアンプの電カスィッチング回路部に対して、電力を供給するスィッチング電源部のスイッチング雑音の影響が最小となるように、このスィッチング電源部側のスィツチングの周期を制御することによって、この電力スィッチング回路部で生成された P W M電力信号の波形歪みが抑圧されるようにすることができ、この P W M電力信号に基づいて負荷手段に出力されるアナログ電力信号の信号歪み成分を十分に低減させることができる。図面の簡単な説明 '

図 1 は、本発明のデジタルパワーアンプの構成の一例を示した線図及びこのデジタルパワーアンプの動作を説明するための線図である。図 2 は、このパワーアンプのスイッチング動作を説明するための線図である。図 3 は、このアンプの電源クロック信号発生器の構成を説明するための線図である。図 4は、このデジタルパヮ一ァンプの他の一例を説明するための線図である。図 5 は、この他の一例の動作を説明するための線図である。図 6は、この他の一例の構成の詳細を説明するための線図である。図 7 は、従来のデジタルパワーァンプの構成及びその動作を説明するための線図である。図 8 は、従来のスイッチング電源の構成及びその動作を説明するための線図である。発明の実施するための最良の形態

以下図 1〜図 6 を参照しながら、本発明のスイッチングパワーアンプ及びスィツチングパワーアンプのスィッチング制御方法の実施の形態の一例について説明する。図 1〜図 6において図 7及び図 8に対応する部分には同一符号を付して示す。

まず本発明によるスィッチングパワーァンプを D級増幅器に適用した例を図 1〜図 3を参照して説明する。

図 1 Aは D級増幅器で構成されたスィッチングパヮーアンプの要部を示したブロック図で、このスィツチングパワーアンプはパルス幅変調増幅器 2、電力スイッチング回路部 3、 L P F部 6、スピ- "力部 9、マスタ一クロック信号発生器 1 0、スイッチング電源部 1 1、電源ク口ック信号発生器 2 1、 PWMクロック信号発生器 2 2及びプリドライノ 2 8により構成されている。

信号入力端 1がパルス幅変調増幅器（p u l s e w i d t h m o d u l a t i o n a m 1 i f i e r ) 2 の 1目号入力 ¾ 2 aに接続され、このパルス幅変調増幅器 2の第 1の出力端 2 b がプリドライバ 2 8の第 1 の信号入力端 2 8 aに接続され、この増幅器 2の第 2の信号出力端 2 cがこのプリドライバ 2 8の第 2 の信号入力端 2 8 bに接続されている。このプリドライバ 2 8の第 1の信号出力端 2 8 cが、電力スィッチング回路部 3の第 1 のパワー F E T 4のゲートに接続され、このプリドライバ 2 8の第 2 の信号出力端 2 8 dが第 2 のパワー F E T 5のゲ一トに接続されこい ^

スィッチング電源部 1 1 に設けた端子 + V c cは +直流電源出力端子、 1 2 ほスイッチング電源部 1 1のアース端で、スィッチング電源部 1 1 の一直流電源出力側がこのアース端 1 2を通じて接地されている。そしてマスタ一クロック信号発生器 1 0 の第 1 のクロック信号 S 1 5 の信号出力端 1 0 aが、電源クロック信号発生器 2 1 の信号入力端 2 1 a に接続され、このク口ック信号発生器 1 0の第 1のクロック信号 S 1 5の他の信号出力端 1 0 bが

、 P W Mクロック信号発生器 2 2 の信号入力端 2 2 aに接続されている。

この P W Mク口ック信号発生器 2 2 の繰り返し周期 t のクロック信号 S 6 の信号出力端 2 2 bが、パルス幅幅変調増幅器 2のこのクロック信号 S 6 の信号入力端 2 dに接続され、このクロック信号発生器 2 の信号出力端 2 2 cが電源ク口ック信号発生器 2 1 のこのクロック信号 S 6 の信号入力端 2 1 bに接続される。そして電源ク口ック信号発生器 2 1の、電源スィッチング制御用のクロック信号 S 1 8 の信号出力端 2 1 c力、スィッチング電源部 1 1 の信号入力端 1 1 aに接続される。

電力スィツチング回路部 3 の第 1 のパワー F E T 4のソースと第 2 のパワー F E T 5 のドレインの間が接続され、第 1 のパワー F E T 4のドレイン側がスイッチング電源部 1 1の +直流電源出力端子 + V c c に接続され、第 2 のパワー F E T 5のソース側が接地されている。この第 1 のパワー F E T 4のソースと第 2 のパヮー F E T 5のドレインの間の接続点が L P F部 6の入力端 6 a に接続され、この L P F部 6 の出力端 6 bが、直流分力ット用のコンデンサ 1 3を介してスピーカ部 9の駆動電力信号の入力端 9 aに接続され、このスピーカ部 9 の他の入力端 9 bが接地されている。

また電力スィツチング回路部 3 のこの構成は、通常ハーフプリッジ回路と呼ばれている。またプリドライバ 2 8カ、このように構成されているハ一フブリッジ回路をドライブするハーフブリッジドライバとして設けられている。

そして L P F部 6がコイル 7及びコンデンサ 8で構成され、コィル 7の一端側がこの L P F部 6 の入力側 6 aに接続され、このコイル 7の他端側がコンデンサ 8の一端側に接続され、このコンデンサ 8の他端側が接地され、これらコイル 7の他端側とコンデンサ 8の一端側の接続中点が、この L P F部 6 の出力端 6 bを通じ、さらに直流分カツ卜用のコンデンサ 1 3を介して、スピーカ部 9の駆動電力信号の入力端 9 aに接続されている。

次にこのスィツチングパワーァンプの動作を説明する。

アナログ信号 S 1力、クロック信号 S 6 の周期 t に同期して制御されている状態のパルス幅変調増幅器 2 に信号入力端 2 aを通じて供給され、このパルス幅変調増幅器 2 を介してこの周期 t の繰り'返し周期のタイミングに同期して位相口ックされている固定エッジ Kと、この固定エッジの間において、アナログ信号 S 1の信号レベルの変化に応じて位置変調される可動エツジ Mを有する

P W M信号 S 2及びこの P W M信号 S を位相反転して生成された P W M信号 S 3の夫々が、生成され、第 1 の信号出力端 2 からこの P W M信号 S 2が出力され、第 2の信号出力端 2 cからこの P W M信号 S 3が出力される。

よってこれら P W M信号 S 2 と P W M信号 S 3 との夫々の間の信号位相関係は、相補特性の関係となされている。

パルス幅変調増幅器 2 の第 1 の信号出力端 2 bから出力された P W M信号 S 2 、プリドライバ 2 8 の第 1 の信号入力端 2 8 a を通じてこのドライノ 2 8 に供給されて、この P W M信号 S 2がこのドライノく、 2 8を介して第 1のパワー F E T 4をオンオフ駆動できる信号 S 7 に変換される。そしてこの変調増幅器 2 の第 2 の信号出力端 2 cから出力された P W M信号 S 3がプリドライノ、 2 8 の第 2 の信号入力端 2 8 bに供給されて、この P W M信号 S 3 力このドライノく 2 8を介して第 2のパワー F E T 5をオンオフ駆動できる信号 S 8に変換される。

この P WM信号 S 7が第 1 の信号出力端 2 8 cから第 1のパヮ — F E T 4のゲートに供給され、この P WM信号 S 8が第 2の信号出力端' 2 8 dから第 2 のパワー F E T 5のゲートに供給され、これら第 1のパワー F E T 4 と第 2のパワー F E T 5がこれら P WM信号 S 7及び S 8 によつて交互にォンオフされて、これら P WM信号 S 7及び P WM信号 S 8の可動ェッジ Mの変化に応じて可動エツジ Mが位置変調されて生成された PWM電力信号 S 4が、第 1のパワー F E T 4のソースと第 2 のパワー F E T 5のドレィンの間の接続点とこの接地側の間から出力される。

そしてこの P WM電力信号 S 4力、コイル 7 とコンデンサ 8で構成された L P F 6に入力され、この L P F 6を介してアナログ信号 S 1 の信号レベルの変化に応じたアナ口グ電力信号 S 5 として復調され、この復調されたアナログ電力信号 S 5力、直流分力ット用のコンデンサ 1 3を介してスピーカ部 9の駆動電力信号として入力端 9 aに供給されて、このアナ口グ電力信号 S 5が音響信号として再生される。

次にこの P WM電力信号 S 4の可動ェッジがこのように位置変調される状態について、この P WM電力信号 S 4の信号波形の一例を図 2 に示して更に説明する。この？ 1^電カ信号3 4は、図 2 Cに示した如く片側 P WM変調波形となる。すなわちこの P "WM変調波形の両端側が、図 2 Dに示した波形のク口ック信号 S 6 の繰り返し周期 t毎に同期して位相ロックされて固定エッジ K とされた状態において、これら固定エッジの間において生成されたこの P WM変調波形の立ち下がり部が、図 2 Cに矢印で示したごとく、アナログ信号 S 1 の信号レベルの変化に応じて位置変調されている可動ェッジ Mとされた P WM波形の P WM電力信号 S 4 として、この周期 t毎に生成される。

すなわち、アナ口グ信号 S 1 の信号レベルがゼ口レベルにあるときのこの P W M変調波形は、図 2 Aに示したごとくデューティ比 5 0 %の状態の P W M電力信号波形で表される。そしてこの信号 S 1 の信号レベルが信号レベル 0 の状態から +方向に増加する状態で変化したときには、この P "W M電力信号 S 4の波形の可動ェッジ Mが図 2 Bに矢印で示した方向に位置変調される。一方'この信号 S 1 の信号レベルが信号レベル 0 の状態からー方向に増加する状態で変化したときには、この P W M電カイき号 S 4の可動ェッジが、図 2 Cに矢印で示した方向に位置変調される。

したがつてこの P W M電力信号 S 4の可動エツジが、この信号 S 1の信号レベルの変化に応じて、図 2 Aに示した状態から図 2 Bあるいは図 2 Cに矢印で示した方向に変化された場合には、この P W M電力信号 S 4がこの L P F 6 を介してアナログ信号 S 1の信号レベルの変化に応じたアナログ電力信号 S 5 として復調され、更に直流分カツト用のコンデンサ 1 3を介してスピーカ部 9 に供給されて、この信号 S 1 の信号レベルの変化に応じた音響信号として再生される。

つぎに図 1 A〜H及び図 3を参照して、本発明によるスィッチング電源部のスィッチング位相の制御形態の実施の一例について詳細に説明する。なお図 3は、図 1 に示した電源クロック信号発生器 2 1 の要部の構成の一例を示した回路プロック図である。

先ずこの電源クロック信号発生器 2 1 の構成を説明する。

この電源ク口ック信号発生器 2 1 はカウンタ回路部 2 3、一致検出回路部 2 4及び遁降回路部（分周回路部） 2 5で構成される

。そしてこのカウンタ回路部 2 3 の信号入力端.2 3 aがマスタ一クロック信号発生器 1 0 の第 1 のクロック信号 S 1 5の信号出力端 1 0 a に接続され、この力ゥンタ回路部 2 3の B C Dコードデ —タ信号 S 1 6 の信号出力端 2 3 bが、一致検出回路部 2 4の B C Dコ一ドデータ信号 S 1 6の信号入力端 2 4 aに接続され、この一致検出回路部 2 4の一致パルス信号 S 1 7の信号出力端 2 4 bが遲降回路部 2 5の一致パルス信号 S 1 7の信号入力端 2 5 a に接続されそしてこの通降回路部 2 5の信号出力端 2 5 bから電源スイッチング制御用のクロック信号 S 1 8が出力される。

次にこの電源ク口ック信号発生器 2 1の動作を説明する。

このマスタ一クロック信号発生器 1 0で生成された第 1のクロック信号 S 1 5 (図 1 D ) がカウンタ回路部 2 3の信号入力端 2 3 aに入力される。そしてこのカウンタ回路部 2 3のリセット端子 2 3 Aにクロック信号 S 6 (図 1 B) が入力され、このクロック信号 S 6 ごとにリセットされるタイミングで、力ゥンタ回路部 2 3 を介してこの第 1 のクロック信号 S 1 5がカウントされ、このカウントデ一タカ B C Dコード（b i n a r y c o d e d d e c i m a l c o d e ) データ信号 S 1 6 (図 1 E ) として信号出力端 2 3 bから出力される。

そしてこのカウンタ回路部 2 3が、一例として最大カウント値 m = 1 0 0 に設定されている場合には、クロック信号 S 6の繰り返し周期 t の間に 1 0進 3桁（ 0〜 9 9 9 ) に対応するこの B C Dコードデータ信号 S 1 6力、このカウンタ回路部 2 3の信号出力端 2 3 bから順次出力され、一致検出回路部 2 4の信号入力端 2 4 aに入力される。

一方基準データとして、繰り返し周期 t の間のこの B C Dコードデータの最大値より所定数低い基準 B C Dコ— ドデータが一致検出回路部 2 4の基準コ一ド入力端子 2 4 Aに入力された状態で

、この一致検出回路部 2 4 にカウンタ回路部 2 3から入力されたこの B C Dコードデータ信号 S 1 6 とこの基準 B C Dコードデ一夕を比較し、これら両方のデータのコードが一致したとき、この一致検出回路部 2 4の信号出力端 2 4 bから一致パルス信号 S 1 7 (図 1 F ) が出力される。

なおこの基準 B C Dコードデータは、 P W M電力信号 S 4の最大振幅を表す P W M変調度のときのこの P W M電力信号 S 4の可動エッジ Mの位置と、この可動エッジに続くこのクロック信号 S

6 に同期して位相ロックされた固定エッジ K (図 1 C ) の間に入るタイミングで選択されるので、図 1 Fに示したごと.く、この一致検出回路部 2 4から出力された一致パルス信号 S 1 7は、この P W M電力信号 S 4の最大振幅を表すこれら可動エツジ Mの位置と続く固定エッジ Kの間に入るタイミングで出力される。

この一致パルス信号 S 1 7が通降回路部 2 5の信号入力端 2 5 aに供給され、この遞降回路部部 2 5を介して 1 / nに分周され (ただし n ==整数）、一致パルス信号 S 1 7の立ち上がりエッジに同期して位相口ックされた、一例として数百 K H z程度の周波数の電源スィッチング制御用のク口ック信号 S 1 8が生成される

(図 1 G ) 。そしてこのクロック信号 S 1 8が電源ク口ック信号発生器 2 1 の信号出力端 2 1 cからスイツチング電源部 1 1のク口ック信号発生器 1 9 に供給され、このクロック信号 S 1 8の立ち上がりエッジ Aに同期して位相ロックされた立ちあがりエッジを有するスィッチング信号 S 1 9が生成される (図 1 H ) o そしてこのスィッチング信号 S 1 9 に同期してこのスィッチング電源部 1 1のスイッチング動作が行われる。

なおスィツチング信号 S 1 9 の周期は、クロック信号 S 6の整数（ n ) 倍でよい。つまりスイッチング電源のスイッチング周波数は、パルス幅変調器 2のクロック周波数と一致していなくとも

、クロック信号 S 6 の n周期毎に 1回、スイッチング信号 S 1 9 の立ち上がりエツジ Aが来るようにしてもよい。

すなわちこのスイッチング信号 S 1 9 は、クロック信号 S 6 に同期して位相口ックされている P W M電力信号 S 4の繰り返し周期 tの n倍の繰り返し周期を有し、かつ P W M電力信号 S 4の最大振幅を表すこの可動エツジ Mの位置とこの可動エツジ Mに続くこの固定エッジ Kの間に入るタイミングでオンになる波形の信号として生成される。なおこの説明において、図 1 に示されたスィツチング電源部 1 1 は、図 8 Aに示したスィッチング電源部 1 1 と同様に構成されかつ同様に動作するので、この図 8 Aに示したスィッチング電源部 1 1 の構成及び動作の説明を図 4に示されたスィッチング電源部 1 1 に援用することとして説明を省略する。

したがって図 1 に示した本発明によるスイッチング位相の制御形態の実施の一例によれば、スィツチング電源部 1 1 のスィツチング時の立ち上がりェッジが、このクロック信号 S 1 8の立ち上がりエッジ A (図 1 G ) の位置において立ち上がる状態になるように制御される。したがつて電力スィッチング回路部 3の出力として得られるこの P W M電力信号 S 4が接地レベルにある時点に

、このスィッチング信号 S 1 9 の波形の立ち上がり時点を、常に一致させることができる。

よって図 1 に示した本発明によ.るスィッチング位相の制御形態の実施の一例によれば、このスイッチング電源部 1 1のスィッチ' ング波形の立ち上がり時点で発生するスィッチングノィズが、電カスイッチング回路部 3 の出力として得られるこの P W M電力信号 S 4に与える影響を著しく低減することができ、この P WM電力信号 S 4の信号ひずみ率の減少を図ることができる。

なおこの基準データ 2 4 Aとして一致検出回路部 2 4に入力されるこの B C Dコードデータ値の選択は、この電源部 1 1で発生するスイッチングノィズの波形特性、波高値等に応じて選択するなお図 1 Hに示した信号 S Γ 9 に付与された双方向に向けた矢印は、スイッチング電源部 1 1 において、電源出力の直流電圧の電圧値が電圧誤差検出部 1 7 に供給され、この電圧誤差検出部 1 7 において基準電圧生成部 1 8からこの電圧誤差検出部 1 7 に供給される基準電圧値と比較され、電圧誤差信号が生成され、この電圧誤差信号が P W Mスィッチング部 1 5にフィ一ドバックされ

、スィツチング信号 S 1 9 の P W M変調度が、この電圧誤差信号を打ち消す方向に制御されている状態を示したものである。

上述した例においては、スイッチング電源部 1 1 に与える電源スィッチング制御用のクロック信号 S 1 8を、 P W Mクロック信号発生器 2 2からのクロック信号 S 6を基準にして生成したが、両クロック信号の起点エツジの相対的な位置関係が維持されればその他の構成でもよい。例えば電源スィッチング制御用のク口ック信号 S 1 8 を基準にして、その起点エツジから所定の時間遅れをもって P W Mクロック信号発生器 2 2におけるクロック信号 S 6の起点エッジが来るように制御してもよい。

さらに、電源ク口ック信号発生器 2 1 におけるカウンタ回路 2 3のリセット信号（カウント開始信号）として、上述例ではク口ック信号 S 6 の起点エツジを用いたが、 P W M電力信号 S 4あるいはそれに準ずる信号（ S 2など）の可動エッジを用いるようにしてもよい。つまり、図 1 Cにおいて、可動エッジ Mが検出された時点からカウンタ回路 2 3によるマスタ一クロック信号のカウントを開始し、所定数の力ゥントを行った時点で電源スィッチング制御用のク口ック信号 S 1 8の起点エツジを設けるようにする。この場合の制御は上述例に比べわずかに複雑になるものの、スイッチング電源部 1 1 に与えるク.口ック信号 S 1 8 の周期が固定されず、スィッチング電源部より輻射される雑音の周波数スぺクトルが分散され、そのスぺクトルにおけるピークレベルが低減されるという効果も生ずる。 . また、上述例においては、クロック信号 S 6 とクロック信号 S 1 8のそれぞれの起点ェッジ間の時間遅れ（位相遅れ）をカウン夕回路 2 3 と遲降回路部 2 5 により制御したが、カウンタ回路に設定する B C Dコ一ドデ一夕をクロック信号 S 6の 1周期よりも長い時間に相当するカウント数に設定することによりこの通降回路部 2 5を不要とすることもできる。

つぎに図 4、図 5及び図 6を参照しながら、図 1 と同一の部分には同一符号-を付与して詳細な説明を省略して、この本発明の実施の形態の他の一例として B T L ( b r i d g e t i e d 1 o a d ) タイプの D級増幅器でスイッチングパワーアンプを構成した例を説明する。なおこの説明において、図 4に示されたスィツチング電源部 1 1 は、図 8 Aに示されたスィッチング電源部 1 1 と同様に構成されかつ同様に動作するので、この図 8 Aに示したスィッチング電源部 1 1の構成及び動作の説明を図 4に示されたスイッチング電源部 1 1の構成及び動作の説明を援用することとして説明を省略する。

この D級増幅器はパルス幅変調増幅器 2、第 1 の電力スィッチング回路部 3、インバ一タ 5 A， 5 A、第 1 の L P F部 6、スピ —力部 9、マスタークロック信号発生器 1 0、スィッチング電源部 1 1、電源ク口ック信号発生器 2 1、 P W Mク口ック信号発生器 2 2、第 2 の電力スィッチング回路部 2 6、第 2 の L P F部 2 7及びプリドライバ.2 8， 2 8により構成されている。また 1 はアナログ信号 S 1 の入力端である。

信号入力端 1がパルス憚変調増幅器 2 の信号入力端 2 aに接続され、このパルス幅変調増幅器 2 の第 1 の出力端 2 bがプリドラィバ 2 8 の第 1 の信号入力端 2 8 aに接続され、この第 1の出力端 2 bがインバー夕 5 Aを介してこのプリドライノ 2 8の第 2の信号入力端 2 8 bに接続され、そしてこのドライバ 2 8の第 1の信号出力端 2 8 c力、電力スィッチング回路部 3 の第 1 のパワー F E T 4 のゲートに接続され、このドライバ 2 8 の第 2 の信号出力端 2 8 dが第 2 のパワー F E T 5 のゲートに接続されている。

このパルス幅変調増幅器 2 の第 2の信号出力端 2 cが他のプリドライバ 2 8 の信号入力端 2 8 aに接続され、この第 2 の出力端

2 cが他のィンバ一タ 5 Aを介してこのプリドライバ 2 8の第 2 の信号入力端 2 8 bに接続され、そしてこのプリドライバ 2 8 の第 1 の信号出力端 2 8 cが、電力スィッチング回路部 2 6 の第 1 の ⁰ヮ一 F E T 4 のゲートに接続され、このプリドラ 2 8 の第 2 の信号出力端 2 8 dがこの回路部 2 6 の第 2 のパワー F E T

5 のゲートに接続されている。

この電力スィッチング回路部 3 の第 1 のパワー F E T 4 のソースと第 2 のパワー F E T 5 のドレインの間が接続され、第 1 のパヮ一 F E T 4のドレイン側がスィツチング電源部 1 1 の +直流電源端子 + V c c に接続され、第 2 のパワー F E T 5 のソース側が接地されている。. そしてこの電力スィッチング回路部 3の、第 1 のヮー F E T 4 のソースと第 2 のパワー F E T 5 のドレインの間の直列接続点が L P F部 6 の入力端 6 aに接続され、この L P F部 6の出力端 6 bが、スピーカ部 9の駆動電力信号の入力端 9 a に接続されている。 .

そしてこの第 2 の電力スィツチング回路部 2 6 の第 1 のパワー F E T 4 のソースと第 2 のパワー : F E T 5 のドレインの間が接続され、第 1 のパワー F E T 4 のドレイン側がスィツチング電源部 1 1 の +直流電源端子 + V c c に接続され、第 2のパワー F E T 5 のソース側が接地されている。そしてこの電力スィッチング回路部 2 6 の、第 1 のパワー F E T 4 のソースと第 2 のパワー F E T 5のドレインの間の直列接続点が L P F部 2 7の入力端 6 aに接続され、この L P F部 2 7 の出力端 6 bが、スピーカ部 9 の駆動電力信号の入力端 9 bに接続されている。なおこの L P F部 2 7 の内部構成及び動作は、 L P F部 6 と同様であるため、その内部構成に L P F部 6 と同一の符号を付与して詳細な説明を省略する o .

つぎに B T Lタイプの D級増幅器で構成したこのスイッチングパワーァンプの動作を説明する。

この D級増幅器の信号入力端 1 に入力されたアナログ信号 S 1 、パルス幅変調増幅器 2 に入力され、このパルス幅変調増幅器を介してこのアナログ信号 S 1 の信号レベルに応じてパルス幅変調された第 1 の P W M信号 S 2及びこの信号 S 2 と 2 の補数（

2， s complement) の関係になるようにこのアナ口グ信号 S 1 の信号レベルに応じてパルス幅変調された第 2の P W M信号 S 2 0が生成される。

なおこの第 1 の P W M信号 S 2 は、繰り返し周期が tで一定のクロック信号 S 6 のこの周期 t毎に同期して位相ロックされた固定エツジ Kと瞵り合う固定エツジ Kの間の位置においてアナログ信号 S 1の信号レベルの変化に応じてその位置が変化するように位置変調された可動ェッジ Mを有する波形の P W M信号である。またこの第 2の P W M信号 S 2 0 は、この第 1の. P W M信号の波形に対して 2 の補数の関係になる波形の信号であり、かつ繰り返し周期が tで一定のクロック信号 S 6 のこの周期 t毎に同期して位相ロックされた固定エッジ Kと隣り合う固定エッジ Kの間の位置においてアナ口グ信号 S 1 の信号レベルの変化に応じてその位置が変化するように位置変調された可動エツジ Mを有する波形の P W M信号である。

この第 1 の P W M信号 S 2力、プリドライバ 2 8を介して第 1 の電力スィツチング回路部 3の第 1のパワー F E T 4のゲ一卜に供給され、この第 1のパワー： F E T 4がスィツチング制御され、この第 2 の P WM信号 S 2がィンバ一タ 5 Aを介して位相反転された信号が、このプリドライバ 2 8を介してこの第 1の電力スィツチング回路部 3 の第 2のパワー : F E T 5のゲートに供給され、このパヮ一 F E T 5がスィツチング制御されて第 1の P WM電力信号 S 2 1が生成される。

そしてこの第 1 の P WM電力信号 S 2 1力、この第 1の PWM 電力信号 S 2 1 のキヤリャ信号成分を除去する周波数特性を有する L P F部 6 に供給され、この L P F部 6を介してキヤリャ信号成分が除去されて得られた、アナログ信号 S 1の信号レベルの変化に応じた第 2 のアナ口グ電力信号 S 2 3が、直流分力ット用のコンデンサ 1 3を介してスピ一力部 9 の入力端 9 aに供給される o

またこの信号 S 2 と 2の補数の関係になる第 2の P WM信号 S 2 0が、プリドライバ 2 8を介して第 2の電力スィッチング回路部 2 6の第 1のノ、。ヮ一 F E T 4のゲ一トに供給され、この第 1のパワー F E T 4がスィッチング制御され、この第 2の P WM信号 S 2 0がィンバ一タ 5 Aを介して位相反転された信号が、このプリドライノく 2 8を介してこの第 2の電力スィッチング回路部 2 6 の第 2のパワー F E T 5のゲートに供給され、これらパワー F E T 5がスィッチング制御されて生成された第 2の P WM電力信号

S 2 2が生成される。

したがつて、第 1の P WM電力信号 S 2 1における固定エツジからそれに続く可動ェッジ Mまでの時間幅と、第 2 PWM電力信号 S 2 2 における可動エツジ Mから続く固定エツジまでの時間幅とは等しくされている。

そしてこの第 2 の P WM電力信号 S 2 2が、この第 2の PWM 電力信号 S 2 2 のキヤリャ信号成分を除去する周波数特性を有する第 2 L P F部 2 7に供給され、この L P F部 2 7を介してキヤリャ信号成分が除去されて得られた、アナログ信号 S 1 の信号レベルの変化に応じた第 2 のアナログ電力信号 S 2 4 、直流分力ット用のコンデンサ 1 3を介してスピーカ部 9の他の入力端 9 b に供給される。なおこれら第 1 のアナログ電力信号 S 2 3 と第 2 のアナログ電力信号 S 2 4の間には、この 2の補数の関係が維持されている。

よってこれらアナ口グ電力信号 S 2 3 とアナ口グ電力信号 S 2 4 によりスピー力部 9が差動的に駆動されて、アナログ信号 S 1 に応じた音響信号が再生される。

つぎに図 4及び図 6 に示した、第 1 の電力スイッチング回路部

3、第 2 の電力スイッチング回路部 2 6夫々の出力の間に、直列に接続された第 1 の L P F部 6、スピーカ部 9及び第 2の L P F 部からなる負荷が接続されて構成された B T L接続回路において、この負荷側に与えられる第 1 の P W M電力信号 S 1及び第 2 の P W M電力信号 S 2 2夫々のタイミングチャートを図 5 A〜 C ίこ示して、この負荷が駆動される状態について説明する。

なおこれら図 5 A〜 C夫々に横向き双方向の矢印で示した方向は、アナログ信号 S 1 の信号レベルの変化に応じたこれら各信号波形の変化の方向を示し、記号 t は、マスタ一クロック信号発生器 1 0で生成されたクロック信号 S 6 の繰り返し周期 tを示し、この繰り返し周期 t は常に一定である。そして第 1の P W M電力信号 S 2 1及び第 2の P W M電力信号 S 2 2夫々の立ちあがりェッジは、このクロック信号 S 6 に同期して位相ロックされた固定エツジ Kである。

図 5 Aは信号入力端子 1 に入力されたアナログ信号 S 1 の信号レベルがゼロのときのこれら第 1の P W M電力信号 S 2 1及び第 2 の P W M電力信号 S 2 2夫々の信号波形を示し、この場合にはこれら第 1 の P W M信号 S 2 1 と第 2 の P W M電力信号 S 2 2 の差 ( S 2 1 - S 2 2 ) は図 5 Cに示されているごとく 0になり、よってこの負荷側に与えられる電力も 0 になる。

図 5 Bはこの信号 S 1の信号振幅レベルが、一例としてゼロから +方向の範囲で変化した場合のタイミングチャートを示し、この図 5 Bから明らかな如く、夫々が片側 P WM波形信号である第 1 の P 電力信号 S 2 1 と第 2の P WM電力信号 S 2 2の差の電力信号（ S 2 1 — S 2 2 ) の信号波.形は、この信号（ S 2 1 - S 2 2 ) の波形の時間的中心 ( t / 2 ) の位置に対して、この信号 S 1の信号レベルの変化に応じて左右両側の信号波形幅が対称な状態を保って、互いに反対方向に変化し、.かっこの差の信号（ S 2 1 - S 2 2 ) の波高値が +側に保たれた状態の両側 P WM変調波形となる。

また図 5 Cはこの信号 S 1の振幅レベルが、一例としてゼロから—方向の範囲で変化した場合のタイミングチヤ一トを示し、図 5 Cから明らかな如く、夫々が片側 P WM波形信号である第 1の

P WM電力信号 S 2 1 と第 2の P WM電力信号 S 2 2の差の電力信号（ S 2 1 — S 2 2 ) の信号波形は、この信号（ S 2 1 — S 2 2 ) の波形の時間的中心（ t / 2 ) の位置に対して、この信号 S 1の信号レベルの変化に応じて左右両側の信号波形幅が対称な状態を保って、互いに反対方向に変化し、かっこの差の信号（ S 2 1 一 S 2 2 ) の波高値が一側に保たれた状態の両側 PWM変調波形となる。

したがつて図 4 に示した例によれば入力信号 S 1の信号レベルが正及び負の領域で正確に対称となる出力 P WM波が得られるので、これら L P F部 6及び L P F部 2 7 の負荷側、この例ではスピ一力部 9側に供給される可聴周波数帯域の電力信号には、 PW M変調に起因する 2次歪みが発生しない。

一方第 1 の P WM電力信号 S 2 1及び第 2の P WM電力信号 S 2 2夫々のうち一方の P W M電力信号がオン状態にあり、他方の電力信号がオフ状態にある期間に、これら第 1の P W M電力信号 S 1及び第 2 の P W M電力信号 S 2 2夫々に対して、スィッチング電源部 1 1で発生したスィッチングノィズ妨害が発生した場合には、オフ状態にある P W M電力信号の対接地リアクタンス値が、ォン状態にある P W M電力信号の対接地リァクタンス値に比較して極めて低い状態になるため、図 5 B及び 5 Cに G 1 及び G 2で示した如く、ォン状態に'ある P W M電力信号側に生成されるスイッチングノイズ妨害レベル G 1 と、オフ状態にある P W M電力信号側に生成されるスィツチングノイズ妨害レベル G 2 のバランスが崩れた状態になる。

その結果として図 5 B及び Cに G 3で示した如く、 P W M電力信号（第 1 の P W M電力信号 S 2 1 —第 2 の P W M電力信号 S 2 2 ) にノイズ妨害レベル G 3が残った状態になり、スピーカ部 9 を駆動する電力信号（ S 2 3 - S 2 4 ) に信号歪みが発生する問題がある。

しかしながら図 4〜図 6 に示した B T Lタイプの D級増幅器で構成したスィツチングパワーアンプにおいては、図 4に示した如く、図 1〜図 3 に示したスイッチングパワーアンプと同様に、電源スイツチング制御用のク口ック信号 S 1 8を生成する電源ク口ック信号発生器 2 1を設けて、この電源クロック信号発生器 2 1 から出力されたこのクロック信号 S 1 8に基づいて、スィッチング電源部 1 1 のスイッチング信号 S 1 9の波形の立ちあがりェッジの位置を、図 5 A〜 Cに示されている第 1の P W M電力信号 S 2 1 と第 2の P W M電力信号 S 2 2がともに接地レベルにある期間の範囲内に設定されるようにしている。なおこの電源クロック信号発生器 2 1 の構成及び動作は、図 8 Aに示した電源クロック信号発生器 2 1 と同じ構成であるため、この図 8 Aに示したスィッチング電源部 1 1の構成及び動作の説明を援用することとして説明を省略する。 ·

なお本例においては、この基準 B C Dコ一ドデータの設定を、スィッチング電源部 1 1 のスィッチング信号 S 1 9の波形の立ちあがりエッジの位置を、図 5 A〜Cに示されている第 1の PWM 電力信号 S 2 1 と第 2の P WM電力信号 S 2 2がともに接地レべルにある期間の範囲内に設定することに限定されることなく、スイツチング電源部 1 1 のスイッチング信号 S 1 9の波形の立ちあがりエツジの位置が、図 5 Bに示した第 1の P WM電力信号 S 2 1 と第 2 の PWM電力信号 S 2 2がともに電源 + V c c レベルにある期間の範囲内に設定される状態となるようにこの基準 B C D コ― ドデータを設定するようにしてもよいことは勿論である。つまり、 P WM電力信号 S 2 1 と S 2 2 とが直流電源端子 + V c c の電圧値にある期間にスイッチング信号 S 1 9の立ち上がりエツジ Aが位置して、両 P WM電力信号 S 2 1、 S 2 2がスィッチングノイズを受けたとしても、本例は B T Lタイプのスイッチングパワーアンプであるので、その差動出力では、それぞれのスィッチングノィズが打ち消されて現われないのである。

よって図 4〜 6 に示した本発明によるこの 2の補数の関係になる P WM電力信号 S 2 1及び S 2 2 を用いた B T Lタイプのスィツチングパワーアンプの実施の形態の一例によれば、このスィッチング電源部 1 1 のスィッチング波形の立ち上がり時点で発生するスィツチングノィズが、電力スィッチング回路部 3及び 2 6夫々の出力として得られるこれら P WM電力信号 S 2 1及び S 2 2 の差の出力（ S 2 1 — S 2 2 ) に与える影響を著しく低減することができ、この差の出力として得られる P WM電力信号の信号ひずみ率の減少を図ることができる _ό

なおこの基準データ 2 4 Αとするこの B C Dコードデータ値をどのようなデータ値に設定するかについては、図 1〜図 3に示した例と同様に、このスイッチングノィズの波形特性、波高値等に応じて決定すればよい。

また本発明の実施の形態の一例においては、駆動される負荷としてスピ一力部を使用した例を説明した。しかしながら本発明においては、このスピーカ部を負荷として使用した例に限定されることなく、回転状態が滑らかかつ静粛であることを要求される精密モータ等、駆動される負荷に供給される駆動信号の電流波形及び Z又は電圧波形の歪みが問題になるような負荷に供給される駆動電力信号を可変する目的で使用されるスィッチング電源を有したスイッチングパワーアンプに広く適用し得ることは勿論である

Claims

請求の範囲

1. 入力信号を P WM信号に変換する P WM変換手段と、

上記 PWM信号に変換するための基準周期となる第 1のクロック信号を生成して上記 PWM変換手段に供給する PWMク口ック信号生成手段と、

上記 P WM信号によりスィッチング制御される電力スィ.ッチング手段と、

上記電力スィッチング手段に電源を供給するスィッチング電源部と、

上記スィッチング電源部のスィッチング動作の基準周期となる第 2 のクロック信号を生成して上記スィツチング電源部に供給する電源クロック信号生成手段と

を備え、 '

'上記電源ク口ック信号生成手段より生成される第 2のクロック信号の起点エツジは、上記 PWM信号の可動エツジと、当該可動ェッジに続く固定ェッジとの間のタイミングで形成されることを特徴とするスィッチングハ °ヮ一アンプ。

2. 上記電源ク口ック信号生成手段より生成される第 2のクロック信号は、上記 P WMク口ック信号生成手段より生成される第 1のクロック信号に同期して生成されることを特徴とする請求の範囲第 1項記載のスィッチングパワーァンプ。

3. 上記電源ク口ック信号生成手段は、上記 PWMク口ック信号生成手段より生成される第 1のクロック信号の起点エツジを検出してから所定時間後に第 2のクロック信号の起点ェッジを形成することを特徵とする請求の範囲第 2項記載のスィッチングノ、⁰ヮ一アンプ。

4. 上記 P WMク口ック信号生成手段より生成される第 1のクロック信号は、上記電源ク口ック信号生成手段より生成される第 2 のクロック信号に同期して生成されることを特徵とする請求の範囲第 1項記載のスィッチングパヮ一ァンプ。

. 上記 P W Mクロック信号生成手段は、上記電源クロック信号生成手段より生成される第 2 のクロック信号の起点エツジを検出してから所定時間後に第 1 のクロック信号の起点ェッジを形成することを特徵とする請求の範囲第 4項記載のスィッチングノ、。ヮーアンプ。

. 上記電源ク口ック信号生成手段より生成される第 2 のクロック信号の起点ェッジは、上記 P W M信号の最大変調時の可動ェッジと、当該可動エツジに続く固定エツジとの間のタイミングで形成されることを特徴とする請求の範囲第 1項記載のスィッ ' チングパヮ一アンプ。

. 上記電源ク口ック信号生成手段は、上記 P W M信号の可動ェッジを検出してから所定時間後に第 2のクロック信号の起点ェッジを形成することを特徵とする請求の範囲第 1項記載のスィッチングパワーアンプ。

. 上記電源クロック信号生成手段より生成される第 2のクロック信号の周期は、上記 P W Mク口ック信号生成手段より生成される第 1のクロック信号の周期の n倍（ nは 1以上の整数）であることを特徴とする請求の範囲第 1項記載のスィッチングパヮ一アンプ。

. 上記 P W Mクロック信号生成手段および上記電源クロック信号生成手段の基準クロックとして供給され、少なくとも上記第 1 のクロック信号の周期の 1 Z m ( mは 1.以上の整数）の周期を有するマスタ一ク口ック信号を生成するマスタ一クロック信号生成手段をさらに備えることを特徵とする請求の範囲第 1項記載のスィツチングパワーアンプ。

0 . スイッチング電源部を有したスイッチングパワーアンプのスィッチング制御方法であつて、

上記スィツチング電源部のスィツチング動作の基準周期となるクロック信号の起点ェッジを、入力信号に応じて形成される

P WM信号の可動エツジと、当該可動エツジに続く固定エツジとの間のタイミングで形成するように、上記ク口ック信号を制御するようにしたことを特徴とするスィッチングパワーァンプのスィツチング制御方法。

1 . スイッチング電源部を有したスイッチングパワーアンプのスイッチング制御方法であって、 '

上記スィッチング電源部のスィッチング動作の基準周期となるクロック信号の起点ェッジを、入力信号に応じて形成される P W M信号の最大変調時の可動エツジと、当該可動エツジに続く固定ェッジとの間の夕ィミングで形成するように、上記スィッチング電源部を制御するようにしたことを特徴とするスィッチングパワーアンプのスィッチング制御方法。

2 . 入力信号を 2の補数の関係にあ'る第 1及び第 2の P W M信号に変換する P W M変換手段と、 '

上記第 1及び第 2の P W M信号に変換するための基準周期と • なる第 1のクロック信号を生成して上記 P W M変換手段に供給する P W Mクロック信号生成手段と、

上記第 1の P WM信号によりスィッチング制御される第 1の電力スィッチング手段と、

上記第 2 の P W M信号によりスィッチング制御される第 2 の電力スィッチング手段と、

上記第 1及び第 2 の電力スィツチング手段に電源を供給するスイツチング *源部と、

上記スィッチング電源部のスィッチング動作の基準周期となる第 2のクロック信号を生成して上記スィッチング電源部に供給する電源ク口ック信号生成手段と

を備え、

上記電源ク口ック信号生成手段より生成される第 2のクロック信号の起点エッジは、上記第 1及び第 2の P W M信号がともに同じ電位レベルにある区間内のタイミングで形成されることを特徴とするスィツチングパワーアンプ。

1 3 . 上記電源クロック信号生成手段より生成される第 2のクロック信号の起点エツジは、上記第 1の P W M信号の可動エツジと、当該可動ェッジに続く固定ェッジとの間のタイミング、または、上記第 1の P W M信号の可動エッジと、当該可動エッジに先行する固定エッジとの間のタイミングで形成されることを特徴とする請求の範囲第 1 2項記載のスィツチングパワーアンプ。

1 4 . 上記電源クロック信号生成手段より生成される第 2のクロック信号は、上記 P W Mク口ック信号生成手段より生成される第 1 のクロック信号に同期して生成されることを特徴とす'る請求の範囲第 1 2項記載のスィッチングパヮ一アンプ。

1 5 . 上記電源ク口ック信号生成手段は、上記 P W Mクロック信号生成手段より生成される第 1のクロック信号の起点ェッジを検出してから所定時間後に第 2のクロック信号の起点ェッジを形成することを特徵とする請求の範囲第 1 4項記載のスィッチングパヮ一アンプ。

1 6 . 上記 P W Mクロック信号生成手段より生成される第 1のク口ック信号は、上記電源ク口ック信号生成手段より生成される第 2 のクロック信号に同期して生成されることを特徵とする請

' 求の範囲第 1 2項記載のスィッチングパワーァンプ。

1 7 . 上記 P W Mク口ック信号生成手段は、上記電源クロック信号生成手段より生成される第 2のクロック信号の起点ェッジを検出してから所定時間後に第 1のクロック信号の起点エツジを形成することを特徴とする請求の範囲第 1 6項記載のスィッチングパワーァンプ。

1 8 . 上記電源ク口ック信号生成手段より生成される第 2 のクロック信号の起点エッジは、上記第 1の P W M信号の最大変調時の可動エツジと、当該可動エツジに続く固定エツジとの間 ©夕ィミング、または、上記第 1の P W M信号の最小変調時の可動エッジと、当該可動ェッジに先行する固定エッジとの間のタイミングで形成されることを特徵とする請求の範囲第 1 2項記載のスイッチングパワーアンプ。

1 9 . 上記電源ク口ック信号生成手段は、上記第 1 の P WM信号の可動エツジを検出してから所定時間後に第 2 のクロック信号の起点エツジを形成することを特徼とする請求の範囲第 1 2項言己載のスィツチングパワーアンプ。

2 0 . 上記電源クロック信号生成手段より生成される第 2 のクロック信号の周期は、上記 P WMク口ック信号生成手段より生成される第 1のクロック信号の周期の n倍（nは 1以上の整数）であることを特徴とする請求の範囲第 1 2項記載のスィッチングパヮ一アンプ。

2 1 . 上記 P W Mクロック信号生成手段および上記電源クロック信号生成手段の基準クロックとして供給され、少なくとも上記第 1のクロック信号の周期の 1 / m ( mは 1以上の整数）の周期を有するマスタ一クロック信号を生成するマスタ一クロック '信号生成手段をさらに備えることを特徵とする請求の範囲第 1 2項記載のスィッチングパヮ一アンプ。

2 2 . スィッチング電源部を有したスィッチングパヮーアンプのスィッチング制御方法であって、

上記スィッチング電源部のスィッチング動作の基準周期となるクロック信号の起点ェッジを、入力信号に応じて形成される第 1の P W M信号の可動ェッジと、当該可動ェッジに続く固定エッジとの間のタイミング、または上記第 1の P W M信号と 2 の補数の関係にある第 2 の P W M信号の可動ェ.ッジと、当該可動エッジに先行する固定ェッジとの.間のタイミングで形成するように、上記クロック信号を制御するようにしたことを特徴とするスィッチングパヮ一アンプのスィッチング制御方法。

3 . スィッチング電源部を有したスィツチングパワーァンプのスィッチング制御方法であって、

上記スィツチング電源部のスィツチング動作の基準周期となるクロック信号の起点エツジを、入力信号に応じて形成される第 1 の P W M信号の最大変調時の可動ェッジと、当該可動ェッジに続く固定ェッジとの間のタイミング、または上記第 1の P W M信号と 2の補数の関係にある第 2の P W M信号の最大変調時の可動エッジと、当該可動エツジに先行する固定エツジとの間のタイミングで形成するように、上記ク口ック信号を制御するようにしたことを特徴とするスィッチングパヮ - 7ンプのスイッチング制御方法。