WO2001041218A1 - Procede de recyclage d'une plaquette separee et plaquette separee recyclee - Google Patents

Procede de recyclage d'une plaquette separee et plaquette separee recyclee Download PDF

Info

Publication number
WO2001041218A1
WO2001041218A1 PCT/JP2000/008344 JP0008344W WO0141218A1 WO 2001041218 A1 WO2001041218 A1 WO 2001041218A1 JP 0008344 W JP0008344 W JP 0008344W WO 0141218 A1 WO0141218 A1 WO 0141218A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
peeling
ion
layer
heat treatment
Prior art date
Application number
PCT/JP2000/008344
Other languages
English (en)
French (fr)
Inventor
Susumu Kuwabara
Kiyoshi Mitani
Naoto Tate
Masatake Nakano
Thierry Barge
Christophe Maleville
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
S.O.I.Tec Silicon On Insulator Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd., S.O.I.Tec Silicon On Insulator Technologies filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to EP00977956.2A priority Critical patent/EP1156531B1/en
Priority to US09/889,933 priority patent/US6596610B1/en
Publication of WO2001041218A1 publication Critical patent/WO2001041218A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Definitions

  • Injection delamination method a technique also called smart cut method (registered trademark)) is starting to attract attention.
  • an oxide film is formed on at least one of the two silicon wafers, and hydrogen is removed from the upper surface of one silicon wafer.
  • the surface into which the ion is injected is interposed through an oxide film to form the other surface.
  • the peeling layer 5 polished in this manner has a part of the ion implantation layer 9 of the chamfered portion 8 remaining.
  • heat treatment such as thermal oxidation is performed on the anode 5
  • the heat treatment is performed during the heat treatment process.
  • the ion-implanted layer 9 remaining in the chamfered portion 8 is peeled off as shown in (6), and the peeled ion-implanted layer becomes a particle 13. ⁇ ⁇ ⁇ It was found to adhere to c.
  • the particles adhered during such heat treatment are difficult to remove even after subsequent washing, thereby deteriorating the quality and yield of the reclaim wafer.
  • the etching speed is different between the oxide film 3 and the release surface 11, and the oxide film 3 and the release surface 11 may be separated depending on the etching liquid used. Plane 11 force; because there is a possibility that the etching may be performed more than the thickness of the ion implantation layer 9.
  • the removal of the oxide film 3 can be easily performed, for example, by immersing the exfoliation wafer 5 in hydrofluoric acid.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Description

明 細 書 剥離 ゥエーハの再生処理方法及び再生処理 さ れた剥離 ゥェーハ
技術分野
本発明 は、 イ オン注入 し た ゥ ハを他の ゥ ハ と 結合 し た後 に 1離 して S O I ( s i l i c o n o n i n s u l a t o r ) ゥ ハ等の結合 ゥ ハ を製造す る 、 いわゆ る イ オ ン注入剥離法 において、 副生 さ れ る 剥離 ゥェ一ハの再生処理方法及び再生処理 さ れた ゥ に関す る。 背景技術
従来、 S O I 構造の ゥ ハの作製法 と し ては、 酸素イ オンを シ リ コ ン単結晶 に高濃度で打ち込んだ後に、 高温で熱処理を行い酸化 膜を形成する S I M O X ( s e p a r a t i o n b y i m p l a n t e d o x y g e n ) 法に よ る も の と 、 2 枚の鏡面研磨 し た シ リ コ ン ゥ を接着剤 を用 いる こ と な く 結合 し、 片方の ゥ ハを薄膜化する結合法があ る。
しカゝ しな力 ら 、 最近、 S O I ゥエー ヽの作製方法 と して、 イ オ ン 注入 した ゥェ一ハ を結合後 に剥離 し て S 〇 I ゥ ハを製造す る 方 法 （ イ オ ン注入剥離法 ： ス マー ト カ ッ ト 法 （登録商標） と も 呼ばれ る技術） が新たに注 目 され始め てい る。 こ の方法は、 2 枚の シ リ コ ンゥ ハの う ち 、 少な く と も 一方に酸化膜を形成す る と 共に、 一 方の シ リ コ ン ゥェ一 ヽの上面カゝ ら水素イ オンま た は希ガスイ オ ン を 注入 し、 該 ゥ ハ内部に微小気泡層 （封入層） を形成 さ せた後 、 該イ オンを注入 した方の面 を酸化膜を介 し て他方の シ リ コ ン ゥ ハ と 密着 させ、 その後熱処理を加 え て微小気泡層 を劈開面 と して一 方の ゥ ハを薄膜状に剥離 し 、 さ ら に熱処理をカ卩 え て強固 に結合 し て S O I ゥ ェ 一ハ と す る 技術 （特 開 平 5 — 2 1 1 1 2 8 号参照 ） であ る 。 こ の 方法 で は 、 劈開面 は 良好な 鏡面 で あ り 、 S ◦ I 層 の 膜 厚の均一性 も 高 い S O I ゥ エ ーハが 比較的容易 に得 ら れ て い る 。
さ ら に最近 で は、 イ オ ン注入剥離法の 一種 で は あ る が 、 注入 さ れ る 水素イ オ ン を励起 し て プ ラ ズマ状態 で 注入す る こ と に よ り 、 特別 な熱処理 を力 B え る こ と な く 室温 で剥 離 を行 う こ と が で き る 技術 も 開 発 さ れ て い る 。
なお 、 こ れ ら の イ オ ン注入剥 離法 に よ れ ば、 イ オ ン注入後 、 酸化 膜を介 さ ず に直接シ リ コ ン ゥ ェ 一 ハ 同 士 を結合す る こ と も で き る し 、 シ リ コ ン ゥ エ ー ハ 同 士 を結合す る 場合の みな ら ず 、 シ リ コ ン ゥ エ ー ハ にイ オ ン 注入 し て 、 こ れ と S i 〇 2 、 S i C 、 A 1 2 0 3 等 の絶縁 性 ゥ エ ーハ と を 直接結合 し て S O I 層 を形成す る 場合 も あ る 。 ま た 、 イ オ ン注入す る ゥ ェ —ノヽ と し て シ リ コ ン ゥ エ ー ノヽ以外の ゥ エ ー ノヽ （ S i 0 2 、 S i C 、 A 1 2 0 3 等） を用 いれ ば、 こ れ ら の 薄膜 を有す る結合 ゥ ェ 一ハ を得 る こ と も で き る 。
こ の よ う な イ オ ン注入剥離法 で S O I ゥ エ ーハ等 の結合 ゥ エ ー ノヽ を作製す る と 、 必然的 に 1 枚の シ リ コ ン の剥 離 ゥ エーハ が副生 さ れ る こ と に な る 。 従来、 イ オ ン注入剥 離法 にお い て は、 こ の 副 生 し た 剥離 ゥ エ ー ノヽ を 再生す る こ と に よ っ て 、 実質上 1 枚の シ リ コ ン ゥ ェ 一ノヽ カ ら 1 枚 の S O I ゥ ェ 一ノヽ を得 る こ と 力 S で き る の で 、 コ ス ト を 大幅 に 下 げ る こ と が で き る と し て い た。
と こ ろ が 、 こ の よ う な 剥 離 ゥ エー ハ は 、 そ の ま ま で は通 常 の シ リ コ ン鏡面 ゥ エ ー ハ と し て使用 で き る よ う な も の で は な く 、 ゥ エ ー ノヽ 周辺 に段差が あ っ た り 、 剥 離面 にイ オ ン 注入 に よ る ダ メ ー ジ層 が存 在 し 、 表 面粗 さ が 大 き カゝつ た り す る も の で あ る 。 従 っ て 、 鏡面 ゥ ェ — ハ と し て 再生 さ せ る に は 、 表 面 を 研磨 （再生研磨） す る こ と に よ り 段差や ダ メ ー ジ層 を除去 し 、 表面粗 さ を改善す る 必要 が あ る 。
し か し な が ら 、 上記 の よ う に 研磨 を行 っ て 剥離 ゥ ェ 一 ハ の 表面粗 さ を改善 して も 、 以下の問題が あ る こ と が本発明者 ら に よ り 見出 さ れた。 図 4 は、 その問題点を模式図で表現 し た も の であ る。
図 4 ( 1 ) に示 さ れてい る よ う に、 水素イ オン注入 を行 う ボ ン ド ゥエーハ 2 の外周部は、 通常、 加工時の割れ、 欠 け等 を防止す る た め、 面取 り と 呼ばれ る加工に よ り 面取 り 部 8 が形成 さ れてい る 。 こ のボ ン ド ゥエ一ノヽに図 4 ( 2 ) に示すよ う に、 必要に応 じ て熱酸化 処理す る こ と で表面に酸化膜 3 が形成 される。
次に、 こ の よ う な ボ ン ド ゥエ一ノ、 2 の上面カゝ ら 水素イ オンを注入 する と 、 図 4 ( 3 ) に示す よ う に、 ゥェ一ハ上面 と 平行に微小気泡 層 4 が形成 さ れ （以下、 ゥ エ ー ノ、の上面か ら 、 注入 さ れたイ オ ン に よ り 形成 さ れた微小気泡層 4 ま でを イ オン注入層 と い う ）、 面取 り 部 8 に も イ オン注入層 9 が形成 される。
こ の よ う にイ オン注入層 9 が形成 されたボ ン ド ゥエー ハ 2 は、 酸 化膜 3 を介 してべ一ス ウェーノヽ と 密着 さ れ、 次いで熱処理を施 し て 結合 された後、 S O I ゥエ ーハ と 剥離 ゥェ一ノヽ 5 と に分離 され る 。 こ の と き 、 イ オン注入が行われてい る に も かかわ らずべ一ス ウェー ハ表面 と 結合 さ れない面取 り 部 8 の イ オ ン注入層 9 は、 図 4 ( 4 ) に示す よ う に、 剥離後 も 剥離 ゥ エ ー ノ、 5 に残留する こ と にな る。 尚、 図示は し ていないが、 面取 り 部 8 よ り やや内側の剥離 ゥェ一ハ外周 部分、 いわゆ る研磨ダ レが生 じ てい る部分について も 、 同様にべ一 ス ウェーハ と 結合 されず、 剥離後 も 剥離 ゥエーハ 5 に残留する こ と があ る。
こ の よ う に副生 された剥離 ゥエ ーハ 5 を鏡面 ゥエ ーハ と して再生 させる た め に、 ゥエ ーハ表面を鏡面研磨 した場合、 剥離 ゥエ ーハ 5 の表面上の段差 1 0 と 表面粗 さ は除去 される。
と こ ろ が、 こ の よ う に研磨 さ れた剥離 ゥェ一ノヽ 5 は、 図 4 ( 5 ) の よ う に面取 り 部 8 のイ オ ン注入層 9 の一部が残留 し てお り 、 こ の ゥエ ー ノヽ 5 に熱酸化等の熱処理 を行 う と 、 そ の熱処理工程中 に、 図 4 ( 6 ) の よ う に面取 り 部 8 に残留 している イ オ ン注入層 9 の剥離 が発生 し、 剥離 さ れたイ オ ン注入層 はパーテ ィ ク ル 1 3 と な っ て ゥ ハに付着す る こ と が分かっ た。 さ ら に、 こ の よ う な熱処理中 に 付着 したパーテ ィ ク ルは、 その後に洗浄を行っ て も 除去 し に く いた め、 再生 ゥェ一ハの品質、 歩留ま り 等を低下 させ る と い う 問題が あ る こ と が本発明者 ら に よ り 明 ら カゝと なっ た。 なお、 こ の よ う な問題 点は、 シ リ コ ン ゥ ハ を用 い る場合だ けでな く 、 イ オン注入す る ゥ と して S i 〇 2 S i C A 1 2 0 3等の ゥ ヽを用 いた 場合の再生処理において も 同様に発生す る。 発明の開示
そ こ で、 本発明では、 再生処理 し た剥離 ゥ ヽに熱処理を施 し て もパーテ ィ ク ルが発生せず、 再生 された ゥ ハの 品質が高 く 、 歩留 り が良い剥離 ゥ ハの再生処理方法及び再生 さ れた ゥ ハ を提供する こ と を 目 的 と す る。
本発明 に よれば、 上記 目 的を達成する ため、 イ オ ン注入剥離法に よ っ て結合 ゥ ハ を製造する 際に副生 され る剥離 ゥ ハを再生 処理する方法において、 前記剥離 ゥ ェ一ハの少な く と も 面取 り 部の イ オン注入層 を除去 した後 、 ゥ ェ一ハ表面 を研磨する こ と を特徴 と する剥離 ゥェ一ハの再生処理方法が提供 される。
こ の よ う に、 剥離 ゥェ一ハの少な く と も 面取 り 部のイ オン注入層 を確実に除去 した後、 ゥ ハ表面 を研磨す る こ と に よ り 、 剥離 ゥ ハ全体か らイ オ ン注入層が完全に除去 さ れる ため 、 その後熱処 理 されて も パーテ ィ ク ルが発生せず、 品質の 高い ゥ ハ を高い歩 留 り で確実に再生す る こ と ができ る。
ま た、 本発明 に よ れば、 イ オ ン注入剥離法に よ っ て結合 ゥ ハ を製造する 際に副生 さ れ る 剥離 ゥ ハ を再生処理す る方法におい て、 前記剥離 ゥ ハの少な く と も 面取 り 部のエ ッ チ ング処理及び ま た は面取 り 加 工 を し た 後 、 ゥ ェ 一 ハ表面 を研磨す る こ と を 特徴 と す る 剥離 ゥ ェ 一ハ の再生処理方法が提供 さ れ る 。
こ の よ う に 、 再生研磨 を 行 う 前 に 予 め 剥離 ゥ エ ー ノ、 の少な く と も 面取 り 部 の エ ッ チ ン グ処理及 び /ま た は面取 り 力 U ェ をす る こ と で 、 剥離 ゥ エ ーノヽ の 面取 り 部 に お け る イ オ ン 注入層 を 除去す る こ と が で き る 。 そ し て 次 の研磨 に よ り 、 面取 り 部 よ り 内側 の外周部付近 に残 留 し て レ、 る イ オ ン注入層 が 除去 さ れ る と 共に 、 剥離 ゥ ェ一ハ表 面 の ダメ ー ジ層 の 除去お よ び表 面粗 さ の 改善 も 同 時に で き る 。 従 っ て 、 研磨後 に イ オ ン注入層 が残留 し て い な い た め 、 そ の後熱処理 さ れ て も パ一 テ イ ク ノレが発 生せず 、 品 質の 高 い ゥ ェ 一ハ を 高 い歩留 り で確 実に再生す る こ と が で き る 。
こ の場合、 前記少 な く と も 面 取 り 部 の エ ッ チ ン グ処理及ぴノ ま た は面取 り 加工 に よ り 、 前記剥離 ゥ ェ 一ノ、 の少 な く と も 面取 り 部 の ィ オ ン注入層 を 除去す る こ と が好 ま し い。
こ の よ う に少 な く と も 面 取 り 部の イ オ ン注入層 を 除去す る こ と に よ り 、 パー テ ィ ク ノレの発生要因 と な っ て い た イ オ ン注入層 を確実 に 除去 で き 、 そ の 後研磨 を行 う こ と でパー テ ィ ク ルの発生 が無い再生 ゥ エ ーハ を確実 に得 る こ と が で き る 。
さ ら に本発 明 に よ れ ば、 イ オ ン注入剥 離法 に よ っ て結合 ゥ エ ー ハ を製造す る 際 に副生 さ れ る 剥離 ゥ エ ーハ を再生処理す る 方法 に お い て、 前記剥離 ゥ エ ー ハ を熱処理 し た 後 、 ゥ エ ーハ表面 を研磨す る こ と を特徴 と す る 剥離 ゥ エ ーハ の 再生処理方法 も 提供 さ れ る 。
こ の よ う に 剥離 ゥ ェ 一ハ を予 め熱処理す る こ と で、 剥離 ゥ エ ー ノヽ 周辺付近 に残留 し て い る ィ オ ン 注入層 の 剥離 を発 生 さ せ、 洗浄 し た 後、 あ る レ、 は直接研磨す る こ と に よ り こ れ を 除去 す る こ と が で き る 。 ま た 、 研磨 を行 う こ と に よ り 表面 粗 さ が改善 さ れ、 品 質の 高 い ゥ エ ーハ を歩留 り 良 く 再生す る こ と が で き る 。
さ ら に 本発 明 に よ れ ば、 前記方法 で再 生処理 さ れ た こ と を 特徴 と する ゥェ一ハ も 提供 される。
こ の よ う よ う に再生処理 された ゥェ一ハは、 イ オン注入層が全て 除去 され、 かつ剥離 ゥェ一ハ表面の ダメ ージ層が除去 され、 ま た表 面粗 さ も 改善 さ れてい る の で、 その後熱処理 を受 けて もパ一テ ィ ク ルが発生せず、 高品質の鏡面 ゥエ ー ノヽ と して好適 に使用する こ と が でき る。
特に、 C Z シ リ コ ン ゥェ一ノヽカゝ ら 副生 された剥離 ゥエ ー ノヽをベー ス ウェーハあ る いは通常の シ リ コ ン鏡面 ゥェ一ハ と し て用い る場合 には、 再生処理 された剥離 ゥエ ーハ中 に剥離熱処理等に よ り 酸素析 出が発生 し てい る ので、 こ れが ゲ ッ タ リ ング効果 を発揮する ため に 好適な も の と な る。
ま た、 F Z シ リ コ ン ゥエ ー ノヽカゝ ら 副生 された剥離 ゥェ一ノヽあ る い はェ ピタ キ シ ャ ル層 を有す る剥離 ゥェ一ハの場合には、 C Z シ リ コ ンゥエ ー ノヽの よ う に C O P ( C r y s t a l O r i g i n a t e d P a r t i c 1 e ) や酸素析出物 と いっ た結晶欠陥がないの で 、 ボン ド ゥエ一八 と して再利用す る の に好適であ る。
以上説明 し た よ う に、 本発明 に よ り 再生処理 さ れた剥離 ゥェ一ハ は、 面取 り 部において も確実にイ オ ン注入層 が除去 さ れてい る た め 、 その後熱処理を加 えて も イ オ ン注入層 に起因す るパーテ ィ ク ルが 発生せず、 剥離 ゥエ ーハ表面の ダメ ー ジ層の除去お よ び表面粗 さ の 改善も されてお り 、 品質の高い ゥエ ーハ を歩留 り 良 く 再生す る こ と ができ る。 図面の簡単な説明
図 1 ( a ) 〜 （ h ) は、 イ オ ン注入剥離法に よ る S O I ゥェ一ノヽ の製造工程の一例 を示すフ ロ ー図であ る。
図 2 は、 再生 ゥ ェ一ハの熱酸化処理後 に付着 し たパーテ ィ ク ル数 を示すグラ フ であ る。 図 3 は、 熱酸化処理前後 の再生 ゥ エ ーハに付着 したパーテ ィ ク ル の分布図であ る。
( A ) 面取 り 加工後、 表面研磨 し て再生 さ れた ゥエ ーハ （実施例
2 )
( B ) 熱処理後、 表面研磨 し て再生 された ゥエ ーハ （実施例 3 )
( C ) 表面研磨のみ された ゥエ ー ハ （比較例 2 )
図 4 ( 1 ) 〜 （ 6 ) は、 従来の方法に よ り 剥離 ゥェ一ハの表面 を 研磨 し て平坦化 した と き の問題点 を示す説明図であ る。 発明を実施するための最良の形態
以下、 本発明 の実施の形態を図面 を参照 し なが ら説明す る が、 本 発明は これ ら に限定 される も の ではない。
こ こ で 、 図 1 は水素イ オ ン剥離法に よ る S O I ゥェ一ハ の製造ェ 程の一例を示すフ ロ ー図であ る。
以下、 本発明 を 2 枚の シ リ コ ン ゥ エ ーハを結合する場合を 中心 に 説明する。
まず、 図 1 の水素イ オン剥離法において、 工程 （ a ) では、 2 枚 のシ リ コ ン鏡面 ゥェ一ノヽを準備する も の であ り 、 デバイ ス の仕様 に 合っ た基台 と な るベー ス ウ ェーハ 1 と S O I 層 と な る ボ ン ド ゥエ一 ノヽ 2 を準備する。
次に工程 （ b ) では、 その う ち の少な く と も一方の ゥェ一ノヽ 、 こ こ ではボ ン ド ゥエ一ノヽ 2 を熱酸化 し、 その表面に約 0 . 1 /i ir！ 〜 2 . 0 β m厚の酸化膜 3 を形成する。
工程 （ c ) では、 表面に酸化膜を形成 した ボ ン ド ゥ エー ハ 2 の 片 面に対 し て水素イ オンま た は希ガス イ オ ンを注入 し、 イ オン の平均 進入深 さ において表面に平行な微小気泡層 （封入層） 4 を形成 さ せ る も の で、 こ の注入温度は 2 5 〜 4 5 0 °Cカ 好ま しい。
工程 （ d ) は、 水素イ オ ン注入 し たボ ン ド ゥエ一ノヽ 2 の水素ィ ォ ン注入面に、 ベ ー ス ウェーハ 1 を酸化膜を介 して重ね合せて密着 さ せる工程であ り 、 常温の清浄な雰囲気下で 2 枚の ゥェ一ハの表面同 士を接触 させる こ と に よ り 、 接着剤等を用 い る こ と な く ゥェ一ハ同 士が接着す る。
次に、 工程 （ e ) は、 封入層 4 を境界 と し て剥離す る こ と に よ つ て、 剥離 ゥエ ー ノヽ 5 と S 〇 I ゥ ェ一ノヽ 6 ( S O I 層 7 + 埋込み酸化 膜 3 + ベ ー ス ウェーハ 1 ) に分離す る剥離熱処理工程で、 例 えば不 活性ガ スや酸化性ガ ス雰囲気下約 5 0 0 °C以上の温度で熱処理を加 えれば、 結晶の再配列 と 気泡の凝集 と に よ っ て剥離 ゥエ ーハ 5 と S O I ゥエ ー ノヽ 6 に分離 され る。
そ して、 工程 （ f ) では、 前記工程 （ d ) ( e ) の密着工程お よ ぴ剥離熱処理工程で密着 さ せた ゥェ一ノ、同士の結合力 では、 その ま まデバイ ス工程で使用する には弱いので、 結合熱処理 と して S 〇 I ゥエ ーハ 6 に高温の熱処理 を施 し結合強度を十分な も の と する。 こ の熱処理は例 えば不活性ガスや酸化性ガ ス雰囲気下、 1 0 5 0 °C 〜 1 2 0 0 °Cで 3 0 分力、 ら 2 時間の範囲で行 う こ と 力 好ま しい。
尚、 工程 （ e ) の剥離熱処理 と 工程 （ f ) の結合熱処理を連続的 に行っ た り 、 ま た、 工程 （ e ) の剥離熱処理 と 工程 （ f ) の結合熱 処理を同時に兼ねる も の と して行っ て も よ い。
次に、 工程 （ g ) は、 タ ツチボ リ ッ シ ュ と 呼ばれ る研磨代の極め て少ない鏡面研磨の工程で あ り 、 S O I 層 7 の表面であ る劈開面 （ 剥離面） に存在する結晶欠陥層 の除去 と 表面粗 さ を除去する 工程で あ る。
以上の工程を経て結晶品質が高 く 、 膜厚均一性の高 い S O I 層 7 を有す る 高品質の S O I ゥ エ ー ノヽ 6 を製造す る こ と ができ る （工程 ( h ) ) 。
こ の よ う な水素イ オン剥離法において は、 図 1 ( e ) 工程におい て、 剥離 ゥエ ー ノヽ 5 が副生 され る こ と に な る 。 水素イ オ ン剥離法に よ っ て 作製 さ れ る S O I 層 の厚 さ は 、 通 常 0 . 1 1 . 5 ミ ク ロ ン 程度 で 、 厚 く と も 2 ミ ク ロ ン以 下 で あ る の で 、 剥 離 ゥ ハ 5 は 充 分な 厚 さ を 有す る 。 し た が っ て 、 こ れ を シ リ コ ン ゥ ェ一ハ と し て 再 生 し 、 再利用 すれ ば、 S O I ゥ ェ一 ハ の 製造 コ ス ト を著 し く 下 げ る こ と が 可能 と な る 。
と こ ろ が 、 前記図 4 ( 4 ) に 剥離 ゥ ハ 5 の 部分拡大模式図 を 示 し た よ う に 、 こ の 剥離 ゥ ェ一 5 の周 辺部 に は 、 残留 し た イ オ ン 注入層 9 に よ る 段差 1 0 が発生 し 、 そ の ま ま で は シ リ コ ン ゥ ハ と し て使用 で き な い も の と な る 。 こ の周 辺 の 段差 1 0 は 、 ボ ン ド ウ ハ の 周 辺部 が ス ウ ェー ヽ と 結合 さ れず に未結合 と な る こ と か ら 発 生す る も の で あ る 。
ま た 、 剥 離 ゥ ハ 5 の 剥離面 1 1 に は 、 水素 イ オ ン注入 に よ る ダメ ー ジ層 1 2 が残存 し 、 そ の 表面 粗 さ も 、 通常 の鏡面 ゥ ェ一 ハ に 比べて悪レヽ も の で あ る 。
そ こ で 、 本発 明 で は 、 水素イ オ ン剥離法 に おい て副生 し た 剥離 ゥ に 、 適切 な 再生処理 を施 し て 実際 に シ リ コ ン ゥ ハ と し て 再生す る た め に 、 前記剥離 ゥ ェ 一ハ の少 な く と も 面取 り 部 の イ オ ン 注入層 を 除去 し た後 、 ゥ ハ表面 を研磨す る 。
本発明 に かか る 再生処理方法 の 第 1 の 態様 で は 、 ま ず、 剥離 ゥ ェ 5 の 少 な く と も 面取 り 部 8 の エ ッ チ ン グ 処理及び / ま た は面 取 り 力 Π ェ を行 う こ と に よ り 、 面取 り 部 8 の イ オ ン注入層 9 を 除去す る 面取 り 部 8 の エ ッ チ ン グ処理 と し て は 、 通 常用 い ら れ る 混酸、 例 え ば、 混酸 （ フ ッ 酸 と 硝酸 の混合物 ） 等 の酸エ ッ チ ン グ液や K O H N a O H 等 を 溶解 し た ア ルカ リ エ ッ チ ン グ液 を 用 い てエ ッ チ ン グ を行 う こ と が で き る 。 こ の 場合 、 少 な く と も 面取 り 部 8 に残留 し て い る イ オ ン注入層 9 を 除去 で き れ ば 良 い た め 、 少 な く と も 面取 り 部 8 をエ ッ チ ン グ液 に 浸漬 さ せて エ ッ チ ン グすれば良い。 ま た 、 別 の 方法 と し て は 、 剥 離 ゥ エ ー ハ 5 全体 を前記混酸等 の ェ ツ チ ン グ液 に 浸漬 さ せて全面 を エ ッ チ ン グ し て も 良い。 前記 し た よ う に S O I ゥ エ ー ノヽ の S O I 層 の厚 さ は 、 せいぜい 2 ミ ク ロ ン以 下 で あ り 、 ま た 酸化膜 3 の厚 さ も 約 0 . 1 〜 2 . 0 ミ ク ロ ン で あ る た め 、 剥 離 ゥ ェ一ノヽ 5 の面取 り 部 8 に残留 し て い る イ オ ン注入層 9 は、 厚 く て も 数 ミ ク ロ ン以 内 と な る 。 従 っ て 、 剥 離 ゥ ェ一ハ 5 全体 を ェ ツ チ ン グ し て も 、 全体的 に 除去 す る 厚 さ は、 イ オ ン注入層 9 の厚 さ 分、 す な わ ち 数 ミ ク ロ ン以 内 で 十分 で あ り 、 問題 は無い。 ま た 、 こ の よ う に 剥離 ゥ ェ 一ノ、 5 全体 を エ ッ チ ン グす る 方法は 、 面取 り 部 8 のみ を エ ッ チ ン グ液 に 浸漬 さ せ てエ ッ チ ン グ を行 う 方法 よ り も 作業 が容易 で あ る と い う 利点力 S あ る 。
前記 の よ う に面取 り 部 8 の エ ッ チ ン グ を行 う ほ か、 剥離 ゥ エ ー ノヽ 5 の 面取 り 加工 を行 っ て 面取 り 部 8 の イ オ ン注入層 9 を 除去す る こ と も で き る 。 面取 り 加工の 方法 と し て は 、 イ ン ゴ ッ ト を ス ラ イ ス し て得た ゥ エ ーハ に面取 り 力卩 ェ を施 し て図 4 ( 1 ) の よ う な 面 取 り 部 を形成 さ せ る 通 常の 方法 を 適用 す る こ と も で き る が、 面 を粗 く し て し ま う こ と も あ る の で、 面 取 り 部 を 研磨す る いわ ゆ る 鏡面研磨 （鏡 面面取 り 力 Π ェ） を行 う の が 好ま し い。 こ の研磨で は、 わず か数 i m 以下の 取 り 代で確実 にイ オ ン注入層 を除去す る こ と が で き る 。
尚 、 面取 り 部 の エ ッ チ ン グ処理 あ る い は面 取 り 加工 をす る 前 に 、 表面酸化膜 3 を 除去す る の が好 ま し い。
特 に エ ッ チ ン グ を行 う 場合、 酸化膜 3 と 剥 離面 1 1 と で はエ ッ チ ン グ速度 が異 な り 、 使用 す る エ ッ チ ン グ液に よ っ て は剥離面 1 1 力； イ オ ン注入層 9 の厚 さ 以上 にェ ツ チ ン グ さ れ て し ま う お それ が あ る か ら で あ る 。 な お 、 酸化膜 3 の 除去 は、 例 え ば剥 離 ゥ エ ー ハ 5 を フ ッ 酸中 に 浸漬す る こ と に よ っ て 簡 単 に行 う こ と が で き る 。
上記 の よ う に 少 な く と も 面取 り 部 の エ ッ チ ン グ 処理や面 取 り 加 工 を行 っ て 少 な く と も 面取 り 部 8 の イ オ ン注入層 9 を除去 し た 後 、 剥 離 ゥエ ー ハ 5 の剥離面 1 1 の研磨 （再生研磨） を行 う 。 こ の研磨に 関 し て も ゥエ ーハに対する 通常の研磨を適用 でき る が、 こ の場合、 剥離 ゥエ ーハの周辺部に残留す るィ オン注入層や剥離面の ダメ 一 ジ 層 を除去す る研磨後、 仕上げ研磨をする のが好ま しい。
こ れは、 予め行っ た面取 り 部のェ ツチ ング処理や面取 り 力 Dェに よ り 除去 し切れな かっ た面取 り 部 よ り 内側の表面上のイ オン注入層 を 除去す る ほか、 剥離面の表面粗 さ を改善する ため に行われ る が、 残 留す る イ オン注入層等 を除去す る 1 段の研磨のみで研磨面 を仕上げ る よ り 、 よ り 目 の細かい研磨材 を用 いて複数段で研磨 し た方が研磨 面の表面粗 さや平坦度等を よ り 良好な も の と する こ と がで き 、 通常 の シ リ コ ン鏡面 ゥエ ーハ の表面粗 さ あ る いは平坦度 と 同等の 品質を 達成す る こ と ができ る か ら であ る。 尚、 こ の仕上げ研磨 も 1 段で行 う 必要は必ず し も無 く 、 2 段あ る いはそれ以上で行っ て も 良い。 こ う し て 、 剥離 ゥエ ーハ面取 り 部 8 の イ オ ン注入層 9 、 剥離面 1 1 に残存する イ オン注入に よ る ダメ ージ層 1 2 、 お よ び剥離面 1 1 の表面粗 さ を除去す る こ と がで き 、 通常の鏡面 ゥ ェ一ハに比べ何の 遜色も ない表面 を持つ再生 ゥェ一ハ を得る こ と ができ る。
本発明 にかかる 再生処理方法の第 2 の態様 と し て、 剥離 ゥェ一ハ を熱処理 し た後、 ゥエ ーハ表面を研磨する こ と も でき る。
前述 した よ う に、 面取 り 部等 にイ オン注入層が残存 し てい る 剥離 ゥエーハに熱酸化等の熱処理を行 う と 、 その熱処理工程中、 面取 り 部に残留 してい る イ オ ン注入層 カゝ ら 剥離が発生 し、 パーテ ィ ク ル と な っ て ゥェ一ハに付着する 問題が生 じ る こ と が本発明 で明 ら か と な つ た。
そ こ で本発明 にかかる再生処理方法の第 2 の態様では、 こ の よ う な熱処理に よ る イ オン注入層 の剥離 を利用す る こ と で、 イ オ ン注入 層 を予め除去す る こ と と し た。 すな わち 、 S O I ゥエ ー ノヽ等の結合 ゥエ ーハ を製造す る際 に副生 さ れ る 剥離 ゥェ 一ハに、 まず熱処理を 行 う 。 こ の と き の熱処理条件 と して は、 5 0 0 °C以上の温度で数分 か ら数時間、 例 えば酸化性雰囲気中 で 1 0 0 0 °C 、 3 0 分の熱処理 に よ り 、 残留する イ オン注入層 を剥離 さ せる こ と ができ る。 こ の熱 処理の後、 通常行われ る洗浄工程を通 し てか ら 、 あ る いは直接再生 研磨を行 う こ と に よ り 、 剥離 し て発生 し たパー テ ィ ク ルを除去す る こ と が で き る 。 尚、 こ の よ う に熱処理を行 う 前に、 前記第 1 の態様 と 同様、 剥離 ゥエ ーハ を フ ッ酸中 に浸漬する こ と に よ っ て酸化膜を 除去す る こ と が好ま しい。
と こ ろで、 剥離 ゥェ一ハは、 前述 した よ う に約 5 0 0 °C以上の剥 離熱処理に よ っ て剥離 され る の で、 当然その よ う な低温熱処理を受 けてい る こ と にな る。 C Z ゥエ ー ノヽの よ う に酸素 を含むシ リ コ ン ゥ エ ーハに低温熱処理を施す と 酸素 ドナーが発生 し 、 例えば P 型シ リ コ ン ゥェ一ハの抵抗率が異常に高 く な る 等の現象が生 じ る こ と が あ る こ と は良 く 知 られている。 し たが っ て、 イ オン注入剥離法に よ つ て副生 される 剥離 ゥェ一ハにおいて も 、 剥離熱処理に よ っ て酸素 ド ナ一が生 じ、 剥離 ゥェ一ノヽの抵抗率が異常にな る こ と があ る。 こ の ため、 例えばゥェ一ハの厚 さ を測定する 際に一般的に使用 さ れてい る静電容量方式の測定器で剥離 ゥエーハの厚 さ を測定する こ と が で き ない と いっ た問題が生 じ る。
そ こ で、 ボ ン ド ゥエー ノヽ と し て C Z シ リ コ ン ゥエ ー ノヽを使用 し た 場合、 その剥離 ゥェ一ハを本発明にかか る再生処理方法の第 2 の態 様に従っ て再生処理す る こ と で、 イ オン注入層の剥離を生 じ さ せ る 熱処理を ドナー消去熱処理 と 兼ねる こ と がで き る 。 すなわち 、 剥離 ゥェ一ハのイ オン注入層 を剥離 させ る と 同時に、 剥離熱処理等に よ つ て剥離 ゥエ ーハ中 に発生 し た酸素 ドナー を消去 し、 剥離 ゥ ェ一ハ の抵抗異常をな く す よ う にする こ と も でき る。
こ の よ う な熱処理 と して は、 ドナー消去熱処理 と して一般に行わ れてい る よ う に 6 0 0 °C以上の熱処理を加えれば良 く 、 慣用 されて いる方法 と して は、 例えば 6 5 0 °Cで 2 0 分の熱処理をする よ う に すれば よ い。
以上の よ う に熱処理を行っ た後、 必要に応 じて ゥェ一ハを洗浄 し 、 次いで研磨を行 う 。 こ の研磨は前記第 1 の態様の場合 と 同様に行 う こ と 力 Sでき る。
尚、 研磨の前に行っ た熱処理に よ り ゥ エ ーハ表面上には酸化膜が 形成 さ れてい る場合には、 熱処理後、 研磨を行 う 前に フ ッ酸等に よ る酸化膜の除去を行 う こ と が好ま しい。
こ う して、 上記本発明の いずれの方法に よ っ て再生処理 さ れた シ リ コ ン ゥェ一 ハ も 、 通常の シ リ コ ン鏡面 ゥエー八 と 全 く 同 じ よ う に 均一に研磨 された面状態を有す る の で、 貼 り 合わせ S O I ゥェ一ハ の原料 ゥエーノヽ と し て用 い る こ と ができ る し 、 通常の集積回路等の 作製用 の シ リ コ ン ゥエ ー ノヽ と し て用 いて も よ い。 ま た、 いわゆ る ェ ピタ キ シャル ゥエ ー ノヽのサブス ト レー ト と し て用 いて も よ く 、 特 に その再利用 の用途は限定さ れる も の ではない。
こ の場合、 本発明 の再生処理 された剥離 ゥ エ ー ノ、をべ一ス ウ ェー ノヽあ る いは通常の シ リ コ ン鏡面 ゥェ一ノヽ と し て用 い る場合に は、 再 生処理 された剥離 ゥエ ーハ中に は、 水素イ オ ン注入前の熱酸化処理 (通常 9 0 0 °C以上）、 お よ び約 5 0 0 °C以上 と い っ た剥離熱処理 に よ り 酸素析出が発生 している ので、 こ れがいわゆ るイ ン ト リ ン シ ッ ク ゲ ッ タ リ ング効果 （ I G効果） を発揮す る た めに好適な も の と な る。
ま た、 剥離 ゥェ一ノヽを S O I ゥエ ー ノヽ を作製す る際のベー ス ゥ ェ ーハあ る いはボ ン ド ゥエ一ノ、 と して用 いれば、 実質上 1 枚の シ リ コ ンゥェ一 ノヽ力 ら 1 枚の S O I ゥ ェ一ノヽを得る こ と カ でき る の で 、 S O I ゥエ ー 八 の製造コ ス ト を著 し く 減少 させる こ と ができ る。
尚、 本発明 で再生処理 さ れた剥離 ゥエ ーハ （再生 ゥエ ーハ） は、 所望の シ リ コ ン ゥ エ ー八 と して再利用 さ れる が、 イ オン注入剥離法 において予め用 い る剥離 さ れ る 側の ゥエ ーハであ る ボ ン ド ゥ エ一ハ の厚 さ を、 再生 ゥエ ー八で必要 と さ れる厚 さ よ り 若干厚 く し ておき 、 本発明 に係 る 再生処理を行っ た後、 再利用 にぉレ、 て所望 と さ れる ゥ エ ー ノヽの厚 さ と な る よ う にする こ と も でき る。
以下、 実施例及び比較例 を示 し て本発明につい て具体的に説明す る。
(実施例 1 、 比較例 1 及び 2 )
ボ ン ド ゥエ一 ノヽ と して直径 6 ィ ン チ の F Z ゥェ一ノヽ表面に厚 さ 4 O O n m の熱酸化膜を形成 し、 そ の熱酸化膜を通 して ゥェ一ハ上面 力 ら水素イ オン を注入 した。 こ の ゥ エ ー ノヽを 同一 口径のベ ー ス ゥェ 一 ノヽ と 結合 し、 剥離熱処理 を力!] えて厚 さ 約 4 0 0 n mの S O I 層 を 有す る S 〇 I ゥエ ーハ を作製 し た。 その際、 副生 された剥離 ゥエ ー ハを 1 8 枚用 いて、 表面の酸化膜を除去 した の ち 、 以下の再生処理 を行っ た。
実施例 1 ( 6 枚） ： 混酸エ ッ チ ン グ （ 3 /z m ) 後、 表面研磨 （ 1 0 μ m )
比較例 1 ( 6 枚） ： 表面研磨 （ 1 5 μ πι )
比較例 2 ( 6 枚） ： 表面研磨 （ 1 0 /x m )
尚、 上記処理にお け る括弧内 の数値は、 除去 さ れた厚 さ （取 り 代 ) を示 してお り 、 混酸エ ッ チ ン グは、 通常用 い ら れる フ ッ 酸 と 硝酸 の混合液であ る酸エ ッ チ ン グ液 を用 いて、 ゥ ェ一ノ、の全面 をエ ッ チ ング した。
そ し て、 これ ら 1 8 枚の再生 ゥ ェ一ハ と 、 リ フ ァ レ ン ス と し て通 常の鏡面研磨 ゥ エ ーハ 1 4 枚を縦型熱処理炉に投入 し て熱酸化処理 ( 1 0 5 0 °C 、 1 時間） を行っ た後 、 パーテ イ ク ノレカ ウ ン タ ー を用 いて 0 . 2 μ m以上のサイ ズのパーテ ィ ク ル数を測定 し た。 測定結 果を図 2 に示 し た。 尚 、 熱処理炉 内 の 各 ゥ エ ー 八 の配置は 、 炉 内 上方か ら 下方 （炉 ロ ) へ、 実施例 1 ( 6 枚）、 リ フ ァ レ ン ス （ 7 枚）、 比較例 1 ( 6 枚）、 比較例 2 ( 6 枚）、 リ フ ァ レ ン ス （ 7 枚） と し た。
図 2 の結果か ら 、 本発 明 の 実施例 1 の 再生 ゥ エ ーハ に はパー テ ィ ク ル の発生 が ほ と ん ど な カゝ つ た の に 対 し 、 比 較例 1 、 2 は相 当 数 の パーテ ィ ク ノレ が発生 し て い る こ と 力 S わ力 つ た。
こ こ で 、 炉 の 下方側 に配置 し た リ フ ァ レ ン ス 7 枚の う ち 、 上部 3 枚にパー テ ィ ク ルの発生 が 多 く 見 ら れ る の は 、 比較例 1 及 び 2 の ゥ エ ーハ に発生 し たノ ー テ ィ ク ル が落下 し て付着 し た も の と 考 え ら れ る 。
(実施例 2 及び 3 )
実施例 1 と 同 一条件で 作製 さ れ た 剥離 ゥ エ ーハ を用 い て 、 表面 の 酸化膜 を 除去 し た後 、 鏡面 面取 り 加 工 （ 取 り 代約 Ι μ ηα ) を行い 、 次い で表面研磨 し た ゥ エ ー ハ （ 実施例 2 ) と 、 表 面の 酸化膜 を 除去 後、 酸化性雰囲気 中 で 1 0 0 0 °C 、 3 0 分の 熱処理 を行 っ て か ら 再 度表面 の 酸化膜 を 除去 し 、 次 い で表 面研磨 し た ゥ エ ー ハ （実施例 3 ) に対 し 、 実施例 1 と 同一 の熱酸化処理 を行 い、 そ の熱酸化前後 に お け る パー テ イ ク ノレ発 生状 況 を 測 定 し た 。 そ の 結果 を 図 3 ( A ) ( B ) に示 し た。 尚 、 比較 の た め 、 上記比較例 2 の 再生 ゥ エ ーハ の 熱 酸化処理前後 にお け る パー テ ィ ク ル発生状況 も 図 3 ( C ) に併記 し た。
こ の 図 カゝ ら 明 ら かな よ う に 、 熱酸化処理前 の各 ゥ エ ー ハ は 、 いず れ も 表面 にパー テ ィ ク ル の発 生 が ほ と ん ど見 ら れ な い。 一方、 熱酸 化処理後 で は 、 実施例 2 及 び実施例 3 の ゥ エ ー ノヽ に はノ ー テ イ ク ノレ の発生 は見 ら れ な い が 、 比 較例 2 の ゥ エ ーハ で は周辺部 にお い て 相 当 数の パー テ ィ ク ル の付着 が観察 さ れ た。
図 3 と 前記図 2 に 示 し た 測 定結果 カゝ ら 明 ら かで あ る よ う に 、 本発 明にかかる 再生処理を施 し て製造 さ れた ゥエ ーハは、 そ の 後熱酸化 処理を受けて も ノ《一テ ィ ク ルが発生 しない こ と が証明 された。
尚、 本発明 は、 上記実施形態に限定さ れる も の ではない。 上記実 施形態は、 例示であ り 、 本発明 の特許請求の範囲 に記載 さ れた技術 的思想 と 実質的に同一な構成を有 し、 同様な 作用効果を奏す る も の は、 いかな る も の であ っ て も本発明 の技術的範囲に包含 され る。 例えば、 前記実施態様では、 イ オ ン注入剥離法に よ り 2 枚の シ リ コ ン ゥエ ー ノヽ を酸化膜を介 して結合 させて S O I ゥエ ーハを作製 し た際に副生 さ れ る 剥離 ゥエ ーハについて説明 した が、 本発明 は、 他 の結合 ゥエ ーハを作製 した場合、 すなわ ちイ オ ン注入後、 酸化膜を 介 さずに直接シ リ コ ン ゥエ ー ノヽ同士 を結合 さ せて結合 ゥェ一ハ を作 製 した場合、 あ る いはシ リ コ ン ゥエーハ同士 を結合す る場合のみな らず、 シ リ コ ン ゥエ ー八にイ オン注入 し て、 これ と S i 0 2 、 S i C 、 A 1 2 〇 3 等 の絶縁性ゥ ェ一ハ と を直接結合 し て S O I ゥ エ ー ハを作製 した場合等に副生 され る剥離 ゥ エ ーハを鏡面 ゥエ ーハ と し て再生 させる場合に も 適用する こ と がで き る。 さ ら に、 イ オン注入 する ゥエ ー ノヽ と して、 シ リ コ ン以外の ゥエ ーハ （ S i 〇 2 、 S i C 、 A 1 2 0 3等） を用 い て 、 こ れ ら の薄膜を有す る 結合 ゥエ ーハ を作 製 した場合に副生 さ れ る剥離 ゥエ ー ノ、に も適用 でき る。
ま た、 上記実施形態では、 水素イ オン剥離法において熱処理を施 して剥離する場合について説明 した が、 本発明 は、 水素イ オ ンを励 起 してプ ラ ズマ状態でイ オ ン注入を行い、 特別な熱処理を加 え る こ と な く 室温で剥離を行 う こ と で得 ら れる 剥離 ゥエ ー八に も適用 で き る こ と は言 う ま で も ない。

Claims

請 求 の 範 囲
1 - イ オ ン注入剥離法に よ っ て結合 ゥエ ーハ を製造す る際に副生 さ れる剥離 ゥエ ーハ を再生処理す る方法において、 前記剥離 ゥェ一ハ の少な く と も 面取 り 部のイ オ ン注入層 を除去 した後、 ゥ エ ーハ表面 を研磨する こ と を特徴 と す る剥離 ゥエー八の再生処理方法。
2 . イ オン注入剥離法に よ っ て結合 ゥエ ーハ を製造す る 際に副生 さ れる剥離 ゥエ ーハ を再生処理す る方法において、 前記剥離 ゥェ一ハ の少な く と も 面取 り 部のエ ッ チ ング処理及び ま たは面取 り 力 Πェ を した後、 ゥエーハ表面 を研磨す る こ と を特徴 と す る剥離 ゥ エーハ の 再生処理方法。
3 . 前記少な く と も 面取 り 部のエ ッ チ ン グ処理及ぴノま た は面取 り 加工に よ り 、 前記剥離 ゥエーハの少な く と も 面取 り 部のイ オン注入 層 を除去す る こ と を特徴 と する 請求項 2 に記載の剥離 ゥェ一ハの再 生処理方法。
4 . イ オ ン注入剥離法に よ っ て結合 ゥェ一ノヽ を製造する際に副生 さ れる 剥離 ゥエ ーハ を再生処理す る方法において、 前記剥離 ゥェー ハ を熱処理 し た後、 ゥエ ーハ表面 を研磨す る こ と を特徴 と す る 剥離 ゥ ェ一ハの再生処理方法。
5 . 前記請求項 1 ない し請求項 4 のいずれか 1 項に記載の方法で再 生処理 された こ と を特徴 と する ゥェ一ハ 。
PCT/JP2000/008344 1999-11-29 2000-11-27 Procede de recyclage d'une plaquette separee et plaquette separee recyclee WO2001041218A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP00977956.2A EP1156531B1 (en) 1999-11-29 2000-11-27 Method for reclaiming a delaminated wafer
US09/889,933 US6596610B1 (en) 1999-11-29 2000-11-27 Method for reclaiming delaminated wafer and reclaimed delaminated wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/338137 1999-11-29
JP33813799A JP3943782B2 (ja) 1999-11-29 1999-11-29 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09/889,933 A-371-Of-International US6596610B1 (en) 1999-11-29 2000-11-27 Method for reclaiming delaminated wafer and reclaimed delaminated wafer
US10/447,103 Division US6720640B2 (en) 1999-11-29 2003-05-29 Method for reclaiming delaminated wafer and reclaimed delaminated wafer

Publications (1)

Publication Number Publication Date
WO2001041218A1 true WO2001041218A1 (fr) 2001-06-07

Family

ID=18315273

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/008344 WO2001041218A1 (fr) 1999-11-29 2000-11-27 Procede de recyclage d'une plaquette separee et plaquette separee recyclee

Country Status (5)

Country Link
US (2) US6596610B1 (ja)
EP (1) EP1156531B1 (ja)
JP (1) JP3943782B2 (ja)
KR (1) KR100733113B1 (ja)
WO (1) WO2001041218A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022586B2 (en) * 2002-12-06 2006-04-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for recycling a substrate

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912330B2 (en) * 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
KR100874724B1 (ko) * 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US20030228689A1 (en) * 2002-05-31 2003-12-11 Isis Pharmaceuticals Inc. Antisense modulation of G protein-coupled receptor kinase 6 expression
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
EP1427002B1 (en) * 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
EP1427001A1 (en) 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2849714B1 (fr) * 2003-01-07 2007-03-09 Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
EP1588415B1 (en) * 2003-01-07 2012-11-28 Soitec Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
JP4949014B2 (ja) * 2003-01-07 2012-06-06 ソワテク 薄層を除去した後の多層構造を備えるウェハのリサイクル
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
US20040193301A1 (en) * 2003-03-31 2004-09-30 Chen-Lin Chao Inventory control via a utility bill of materials (BOM) to minimize resource consumption
WO2005013318A2 (fr) * 2003-07-29 2005-02-10 S.O.I.Tec Silicon On Insulator Technologies Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique
JP2005093869A (ja) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd シリコンウエーハの再生方法及び再生ウエーハ
EP1605498A1 (en) 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of manufacturing a semiconductor wafer
WO2006032948A1 (en) * 2004-09-21 2006-03-30 S.O.I.Tec Silicon On Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7919391B2 (en) * 2004-12-24 2011-04-05 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
JP2006294737A (ja) 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
US7829436B2 (en) 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
KR100755368B1 (ko) * 2006-01-10 2007-09-04 삼성전자주식회사 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US7700488B2 (en) * 2007-01-16 2010-04-20 International Business Machines Corporation Recycling of ion implantation monitor wafers
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
FR2911597B1 (fr) 2007-01-22 2009-05-01 Soitec Silicon On Insulator Procede de formation et de controle d'interfaces rugueuses.
FR2911598B1 (fr) 2007-01-22 2009-04-17 Soitec Silicon On Insulator Procede de rugosification de surface.
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
EP2015354A1 (en) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate
US20100193900A1 (en) * 2007-07-13 2010-08-05 National University Corporation Tohoku University Soi substrate and semiconductor device using an soi substrate
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
JP5264018B2 (ja) * 2008-04-11 2013-08-14 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8210904B2 (en) * 2008-04-29 2012-07-03 International Business Machines Corporation Slurryless mechanical planarization for substrate reclamation
US7883988B2 (en) * 2008-06-04 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
EP2213415A1 (en) 2009-01-29 2010-08-04 S.O.I. TEC Silicon Device for polishing the edge of a semiconductor substrate
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP2219208B1 (en) * 2009-02-12 2012-08-29 Soitec Method for reclaiming a surface of a substrate
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
SG183670A1 (en) 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
EP2246882B1 (en) 2009-04-29 2015-03-04 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
KR20120032487A (ko) 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
WO2011024619A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
JP5634210B2 (ja) * 2009-10-27 2014-12-03 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8562849B2 (en) * 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
FR2953988B1 (fr) 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
JP2011228651A (ja) * 2010-03-30 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
US8404562B2 (en) 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
DE112011104880T5 (de) * 2011-06-10 2013-11-14 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
JPWO2012169060A1 (ja) * 2011-06-10 2015-02-23 三菱電機株式会社 半導体装置の製造方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP5888286B2 (ja) 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6136786B2 (ja) 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
US10535685B2 (en) 2013-12-02 2020-01-14 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
US10196685B2 (en) 2014-05-13 2019-02-05 Rasirc, Inc. Methods and systems for delivering process gases to critical process applications
EP3724369A4 (en) * 2017-12-14 2021-12-22 Boe Technology Group Co., Ltd. DONOR SUBSTRATE FOR DEPOSITING A DEPOSITORY MATERIAL ON ACCEPTOR SUBSTRATE, METHOD FOR DEPOSITING A DEPOSITIVE MATERIAL AND METHOD FOR MANUFACTURING A DONOR SUBSTRATE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562951A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 接着型ｓｏｉ基板用支持基板
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
EP0843344A1 (en) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Process for transferring a semiconductor layer using silicon on insulator (SOI) technology
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JPH11297583A (ja) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52111128A (en) 1976-03-11 1977-09-17 Toyo Umpanki Co Ltd Steering device
JPH05226305A (ja) * 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
US6608370B1 (en) * 2002-01-28 2003-08-19 Motorola, Inc. Semiconductor wafer having a thin die and tethers and methods of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562951A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 接着型ｓｏｉ基板用支持基板
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
EP0843344A1 (en) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Process for transferring a semiconductor layer using silicon on insulator (SOI) technology
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JPH11297583A (ja) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1156531A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022586B2 (en) * 2002-12-06 2006-04-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for recycling a substrate

Also Published As

Publication number Publication date
EP1156531A1 (en) 2001-11-21
US6720640B2 (en) 2004-04-13
US20030219957A1 (en) 2003-11-27
EP1156531B1 (en) 2014-10-15
US6596610B1 (en) 2003-07-22
KR20010101763A (ko) 2001-11-14
JP2001155978A (ja) 2001-06-08
JP3943782B2 (ja) 2007-07-11
EP1156531A4 (en) 2007-04-11
KR100733113B1 (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
WO2001041218A1 (fr) Procede de recyclage d'une plaquette separee et plaquette separee recyclee
JP4934966B2 (ja) Ｓｏｉ基板の製造方法
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
JP3932369B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
KR100327840B1 (ko) Ｓｏｉ기판의 재생방법 및 재생기판
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
WO2001073831A1 (fr) Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP4398934B2 (ja) Ｓｏｉウエーハの製造方法
KR20010101881A (ko) 접합 웨이퍼의 제조방법
WO2008007508A1 (fr) Procédé de réutilisation de tranche retirée
JP5030992B2 (ja) サンドブラスト処理された裏面を有するｓｏｉ基板の製造方法
JP4421652B2 (ja) Ｓｏｉウェーハの製造方法
JP2007317988A (ja) 貼り合わせウエーハの製造方法
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2007149723A (ja) 貼り合わせウェーハの製造方法
JP2010263187A (ja) ドナー基板からハンドル基板へ層を転写するための方法
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
JP6607207B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP4529036B2 (ja) 半導体用薄膜ウェハの製造方法
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
JP5364345B2 (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 09889933

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020017009511

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000977956

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000977956

Country of ref document: EP