WO1997025839A1 - Tableau d'interconnexions imprime et son procede de fabrication - Google Patents

Tableau d'interconnexions imprime et son procede de fabrication Download PDF

Info

Publication number
WO1997025839A1
WO1997025839A1 PCT/JP1996/003718 JP9603718W WO9725839A1 WO 1997025839 A1 WO1997025839 A1 WO 1997025839A1 JP 9603718 W JP9603718 W JP 9603718W WO 9725839 A1 WO9725839 A1 WO 9725839A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed wiring
wiring board
interlayer insulating
insulating layer
pad
Prior art date
Application number
PCT/JP1996/003718
Other languages
English (en)
French (fr)
Inventor
Yoji Mori
Yoichiro Kawamura
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2196596A external-priority patent/JPH09191171A/ja
Priority claimed from JP3715596A external-priority patent/JP3143389B2/ja
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to EP96942586A priority Critical patent/EP0817548B1/en
Priority to KR10-2004-7015189A priority patent/KR20040088592A/ko
Priority to US08/894,342 priority patent/US6316738B1/en
Priority to DE69636010T priority patent/DE69636010T2/de
Priority to KR1019970706293A priority patent/KR100485628B1/ko
Priority to KR10-2004-7015188A priority patent/KR20040108691A/ko
Publication of WO1997025839A1 publication Critical patent/WO1997025839A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/062Means for thermal insulation, e.g. for protection of parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Definitions

  • the present invention relates to a photo via, a through hole land having a larger area than an opening, between a plurality of openings in a conductor pattern formed in a mesh pattern on one or both sides of an insulating substrate, where there is no conductor.
  • a photo via a through hole land having a larger area than an opening, between a plurality of openings in a conductor pattern formed in a mesh pattern on one or both sides of an insulating substrate, where there is no conductor.
  • the present invention provides a method for applying a photosensitive interlayer insulating layer to an insulating substrate on which a predetermined circuit pattern including a metal area having a large area, such as a power supply layer and a ground layer, is formed. Exposure after exposure through a mask film, followed by development, for a printed wiring board provided with via holes corresponding to conductor pads or land, in particular, exposing the interlayer insulating layer through a mask film Therefore, when forming a via hole corresponding to a conductor pad or a land, light scattered by a metal area which is a power supply layer or a ground layer is transmitted to a mask area of the mask film.
  • the present invention relates to a printed wiring board capable of forming a via hole while reliably exposing a metal region by preventing the metal wiring from entering into an interlayer insulating layer existing under the same, and a method for manufacturing the same.
  • the present invention provides a connection pad formed on the core substrate and a connection pad formed on the core substrate.
  • the pattern on the inter-layer insulation layer is connected via a via hole, or the connection pad formed on the inter-layer insulation layer and the pattern on another interlayer insulation layer are connected via a via hole.
  • the mask film is brought into close contact with the photosensitive interlayer insulating layer by devising the shape of the connection pad formed on the core substrate and the interlayer insulating layer. When exposing and developing to form a via hole, even if the connection pad and the mask film are misaligned, it is possible to stably connect the pipe hole and the connection pad.
  • the present invention relates to a multilayer printed wiring board having excellent connection reliability. Background art
  • a copper layer 202 is fixed to one side (or both sides) of an electrically insulating core material 201.
  • the laminated laminate 200 is used as an insulating substrate.
  • a photosensitive dry film on which a pattern of the conductive circuit is printed is laminated on the surface of the copper layer 202, and exposure and development are performed. The etching is performed after the etching, and the conductor circuit 203 is formed from the copper layer 202 like a copper-clad laminate 200 shown in FIG.
  • an exposed area (opening) 204 where the core material 201 is exposed from between the conductor circuits 203 is simultaneously formed. (See Figure 29).
  • the exposed region 204 is coated with an electrically insulating filling resin and solidified to form a filling resin layer 205, thereby forming a filling resin layer 205.
  • the surfaces of the conductor circuit 203 and the filling resin layer 205 are polished and smoothed, and the conductive circuit 207 formed on the upper layer of the conductor circuit 203 (see FIG. 33) Unexposed Good, trying to prevent poor development.
  • the pattern of the conductor circuit 203 formed on the copper-clad laminate 200 is a mesh pattern (often a power supply pattern or a ground pattern). If the area required by the pad 203 L to which the upper conductive circuit 207 (see FIG. 33) is connected cannot be secured in the mesh-shaped conductor circuit 203, the pad 207 The exposed area around the 3 L is reduced to reduce the opening area of the 204 L to secure the necessary area for the pad 203 L, and therefore, the exposed area 204 around the 203 L The opening area of L was smaller than the opening areas of the other exposed regions 204.
  • the amount of resin that can be filled into the exposed area 204 L around the pad 203 L is smaller than the amount that can be filled in the other exposed area 204, and the exposed area 2
  • the amount of the filling resin that overflows from the exposed area 204 L around the tank 203 L overflows from the other exposed area 204
  • the filled resin is solidified to form the filled resin layer 205, and then the surfaces of the conductive circuit 203 and the filled resin layer 205 are polished so as to be smooth.
  • FIG. 2 (a cross-sectional view taken along the line BB ′ in FIG. 31)
  • 205 L of the filling resin remained on 203 L of the head.
  • an electrically insulating adhesive layer 206 is laminated on the conductive circuit 203 as shown in FIG.
  • the conductive circuit 207 formed in the upper layer of the conductor circuit 203 is connected to the pad 203 L, which is a part of the conductor circuit 203, through the via hole P formed in the conductor circuit 203. Since the electrically insulating filling resin 205 L is interposed between the pad 203 L and the conductive circuit 207, there is poor conduction between the conductive circuit 203 and the conductive circuit 207. There was a problem that caused.
  • the mesh pattern of the conductive circuit 203 is formed on an adhesive layer for electroless plating, which also serves as an interlayer insulating material of a build-up multilayer printed wiring board.
  • the mask pad reduces the opening area of the exposed region 204 L around the node 203 L.
  • a fitting resist is provided on the opening 204 L, and the reduction in area means that the contact area with the electroless plating adhesive layer is reduced, and the plating resist and its This also caused the peeling of the interlayer insulating material formed on the top.
  • FIG. 34 is a cross-sectional view of the insulating substrate
  • FIG. 35 is a plan view of the insulating substrate.
  • the insulative substrate 222 is a copper-clad laminate having copper foil laminated on one or both sides, a metal area 222 having a large area such as a power supply layer or a ground layer, or a connection pad having a normal area. It is created by coating the copper foil portion that will become 222 and the predetermined circuit pattern 222 with an etching resist and then performing a predetermined etching process.
  • a photosensitive resin is applied onto the insulating substrate 221, together with the metal region 222, the connection pad 222, and the circuit pattern 222, thereby forming an interlayer insulating layer 222 (see FIG. 3 See 6 etc.).
  • the mask film 222 is formed while the predetermined mask region 222 (see FIG. 37 etc.) formed on the mask film 222 is made to correspond to the metal region 222 and the connection pad 222. 7 is exposed in a state in which it is in close contact with the interlayer insulating layer 2 25, and then the insulating substrate 22 1 is subjected to a developing process, so that the metal region 2 2 2 and the connection pad 2 2 3 A via hole 2 2 6 is formed corresponding to.
  • FIG. 36 is a cross-sectional view schematically showing a state in which an interlayer insulating layer 225 is formed on an insulating substrate 222
  • FIG. 372 is a mask film 227 corresponding to a metal region 222
  • FIG. 38 is a cross-sectional view showing a state where the interlayer insulating layer 225 is exposed
  • FIG. 38 is a printed wiring board showing a state where a via hole 226 is formed in the metal region 222 and the connection pad 223.
  • FIG. 2 is a cross-sectional view of FIG.
  • the photosensitive resin when a photosensitive resin is applied on the insulating substrate 222 to form the interlayer insulating layer 222, the photosensitive resin is relatively large because the metal region 222 has a large area. Uniform and applied with a thickness of L1 on the metal area 222, whereas the photosensitive resin is applied near the connection pad 222 and the circuit pattern 222 on the connection pad 222. 3 and between the circuit patterns 222 and between the circuit patterns 222 and the connection pads 222 and the interlayer insulating layer 222 formed on the circuit patterns 222. The thickness is to be applied with a thickness L2 smaller than the thickness L1. Therefore, as shown in FIG.
  • the interlayer insulating layer 225 is formed thick (thickness L 1) on the metal region 222, while the connection pad 223 and each circuit pattern 222 are formed. On 4 is formed (thickness L 2).
  • the mask film 222 is formed. 7 (see Fig. 37), exposure is performed by irradiating light from the upper side of the mask film 227 with the mask region 228 corresponding to each metal region 222 and the connection pad 223.
  • the thickness of the interlayer insulating layer 222 is different between the metal region 222 and the connection pad 222, the exposure of the interlayer insulating layer 222 on the metal region 222 is performed.
  • the state and the exposure state of the interlayer insulating layer 225 on the connection pad 223 are necessarily different. That is, since the interlayer insulating layer 225 on the connection pad 223 is formed to be thin, it is not sufficiently blocked by the light through the mask region 228 and hardened. The connection pad 223 is completely exposed within the via hole 226. On the other hand, since the interlayer insulating layer 225 on the metal region 222 is formed so thick that the exposure resolution is insufficient, the metal region 222 is formed in the via hole 226 formed during development. 22 will not be completely exposed.
  • a mask region 228 of the mask film 227 is arranged corresponding to the metal region 222, and a via hole 226 is formed in the interlayer insulating layer 225.
  • the interlayer insulating layer 222 irradiated with light from the transparent portion of the mask film 222 is cured by performing a photocuring reaction, while the mask region 222 of the mask film 222 is cured.
  • the interlayer insulating layer 225 corresponding to the portion shielded from light by 28 is not irradiated with light, and thus remains uncured without being cured.
  • the metal region 222 since the metal region 222 forms a power supply pattern and a ground pattern and has a large area, the metal region 222 transmits through the mask film 222.
  • the light that has passed through the interlayer insulating layer 225 is scattered on the metal region 222 as shown in FIG.
  • light transmitted through the mask film 227 and the interlayer insulating layer 225 near the mask area 228 is also scattered on the metal area 222, and the scattered light is 2 8 also penetrates into the interlayer insulating layer 2 25 existing underneath, and as a result, the interlayer insulating layer 2 25 covered through the mask region 2 28 that should not be cured originally Is cured.
  • the cured film of the interlayer insulating layer 225 remains on the metal region 222 even if the developing process is performed after the exposure process as described above. Therefore, as shown in FIG. 38, the hardened interlayer insulating layer 225 remains in the via hole 226 formed corresponding to the metal region 222, and the via hole 226 The connection pad surface is not completely exposed. Accordingly, even if the circuit pattern 229 is formed on the interlayer insulating layer 225 together with the inside of the via hole 226 by electroless printing, such a circuit pattern 229 is formed in the metal region 222. There is a problem that it will not be connected to 2.
  • a multilayer connection structure has been realized by sequentially connecting a connection pad and a pattern via a via hole.
  • a connection structure for connecting via a via hole a connection pad formed on a core substrate and a pattern on an interlayer insulating layer provided on the core substrate is described with reference to FIG. Fig. 39 shows a connection structure in which a connection pad formed on a core substrate and a pattern on an interlayer insulating layer are connected via holes in a conventional multilayer printed wiring board.
  • FIG. 39 (B) is a cross-sectional view of the multilayer printed wiring board.
  • the multilayer printed wiring board 300 has an insulating base material 301 serving as a core base material, and the insulating base material 301 has a through hole. 302 is formed.
  • a conductor layer 303 is formed on the inner wall of the through hole 302 by through-hole plating, and a circular through hole runner that is continuous with the conductor layer 303 on both upper and lower surfaces of the insulating base material 301.
  • a node 304 is provided.
  • the through hole land 304 on the upper surface of the insulating base material 301 is connected to a circular connection pad 303 via a connection pattern 303.
  • connection pad 306 is formed on the lower surface of the insulating base material 301 at a position separated from the through-hole land 304. Filling resin between the through-hole land 304, the connection pattern 305, the connection pad 306 and other circuit patterns on the inside of the through-hole 302 and on both sides of the insulating base material 301. 307 is filled.
  • an interlayer insulating layer 308 is provided on the upper surface of the insulating base material 301, and a position corresponding to the connection pad 306 in the interlayer insulating layer 308 is internally provided with a conductor.
  • a via hole 310 in which the layer 309 is formed is provided, and a circuit pattern 311 connected to the conductor layer 309 is formed. As a result, the connection pad 306 is connected to the circuit pattern 311 via the conductor layer 309 of the via hole 310.
  • an interlayer insulating layer 308 is formed on the lower surface of the insulating base material 301, and a position corresponding to the connection pad 306 in the inter-layer insulating layer 308 includes an internal A via hole 310 having a conductor layer 309 is formed in the 6 and the conductor layer 309 are mutually connected. It is necessary to form the conductor layer 309 and the circuit pattern 311 around the conductor layer 309 of the via hole 310 and the circuit pattern 311 via electroless plating. The resist layer 312 is formed.
  • FIG. 40 shows a connection structure in which a connection pad formed on an interlayer insulating layer in a conventional multilayer printed wiring board and a pattern on another interlayer insulating layer are connected via a via hole.
  • 0 (A) is a plan view of the printed wiring board
  • FIG. 40 (B) is a cross-sectional view of the printed wiring board.
  • the printed wiring board 320 has an insulating base material 321 serving as a core base material.
  • a pad 322 is formed, and a filler resin layer 323 is provided around the connection pad 322.
  • an interlayer insulation layer 3 2 4 is formed, and at a position corresponding to the connection pad 3 2 2 in the interlayer insulation layer 3 2 4
  • a via hole 326 having a conductor layer 325 formed therein is provided therein, and a circuit pattern 327 connected to the conductor layer 325 is formed.
  • a connection pad 328 is formed continuously at an end (the left end in FIGS. 40 (A) and (B)) of the circuit pattern 327.
  • connection node 3 2 2 on the insulating base 3 2 1 is connected to the interlayer insulating layer 3 2 4 via the conductor layer 3 2 5 of the via hole 3 2 6 and the circuit pattern 3 2 7. It is connected to the third node.
  • the conductor layers 3 2 5, circuit patterns 3 2 7, and the connection pads 3 2 8 of the via holes 3 2 6 are surrounded by electroless plating to form the conductor layers 3 2 5 and circuit patterns 3 2 7
  • a mask layer 329 required when forming the connection pad 328 is formed.
  • another interlayer insulating layer 330 is provided on the upper surface of the interlayer insulating layer 324, and a position corresponding to the connection pad 328 in the interlayer insulating layer 330 is A via hole 332 having a conductor layer 331 formed therein is provided therein, and a circuit pattern 333 connected to the conductor layer 331 is formed.
  • the connection pad 328 of the interlayer insulating layer 324 is connected to the circuit pattern 333 via the conductor layer 331 of the via hole 332.
  • the required resist layer 334 is formed.
  • a via hole 310 is formed in the interlayer insulating layer 308, and the via hole 310 is formed on the insulating base material 301 via the conductor layer 309.
  • the method of connecting the connection pad 306 to the circuit pad 331 on the interlayer insulating layer 308 is performed as follows. Here, for simplicity of description, the description will focus on the upper configuration of the printed wiring board 300.
  • drilling, electroless plating, predetermined etching, resin filling, and the like are performed on the double-sided copper-clad laminate, so that the through-holes 302 and the conductors are formed in the insulating base material 301.
  • layer 303, through-hole land 304, connection pattern 305, and connection pad 306 apply photosensitive resin to the upper surface of insulating base material 301 and dry it for interlayer insulation
  • a layer 308 is formed, and a mask film (not shown) having a light-shielding pattern corresponding to the via hole 310 and the circuit pattern 311 is exposed while being in close contact with the interlayer insulating layer 308. .
  • the mask film is peeled off from the interlayer insulating layer 308 and development is performed. As a result, via holes 310 are formed. Further, it is assumed that a plating catalyst nucleus is provided on the interlayer insulating layer 308. In particular, after forming the plating resist layer 312, an electroless plating is performed to form the conductor layer 309 and the circuit pattern 311. As a result, the connection pad 303 is connected to the circuit pattern 311 via the conductor layer 309, and the printed wiring board 300 is manufactured.
  • via holes 332 are formed in the interlayer insulating layer 330 (the upper interlayer insulating layer), and the interlayer insulating layer 324 (the lower layer) is formed via the conductor layer 331.
  • the connection pad 328 on the side interlayer insulating layer) and the circuit pattern 333 on the interlayer insulating layer 330 are also connected basically by the same method as described above.
  • the via holes 310 and 332 are securely formed, and the connection pads 306 and 328 are connected to the circuit patterns 31 through the conductor layers 309 and 331, respectively.
  • the connection with 1, 3 3 3 with good reliability depends on the presence of the via holes 3 10, 3 3 2 in the mask finolem and the light-shielding patterns corresponding to the circuit patterns 3 1 1, 3 3 3. It depends on how accurately it can be set in the via hole forming portion and the circuit pattern forming portion in the edge layers 308 and 330.
  • connection nodes 306 and 328 are formed in the same circular shape as the via holes 310 and 332, so that the connection nodes are formed in all directions.
  • the allowable deviation range is the same. Therefore, when the mask film is displaced from the interlayer insulating layers 308 and 330 in any one direction beyond the allowable shift range, the interlayer insulating layers 308 and 330 are displaced.
  • connection pads 306 and 328 and the conductor layers 309 and 331 may be incomplete, failing to maintain sufficient connection reliability, and may lead to disconnection. Atsuta.
  • the diameter of the connecting pads 306, 328 is 200 m, while the diameter of the via holes 310, 332 is 100 m, and therefore Therefore, the positioning tolerance between the connection pads 303, 328 and the via holes 310, 332 is only ⁇ 50 ⁇ m, which causes the connection pad 30 The connection probability between 6, 328 and the via holes 310, 332 was high.
  • both the through-hole land 304 and the connection pad 303 are circular, and the through-hole land 304 and the connection pad 303 are both circular.
  • the conductor layer 3 25 of the via hole 3 26 and the connection pad 3 28 are both circular, and the conductor layer 3 25 and the connection pad 3 2 8 is the circuit pattern 3
  • connection nodes 303 and 328 are formed by only one via hole 310, 332 and the conductor layer 3 0 9, 3 3 1, and therefore a large number of via holes 3 1 0, 3 in the printed circuit board 3 0, 3 2 0 If at least one of the three is not connected, the printed wiring boards 300 and 320 themselves become defective, and the yield is poor.
  • the present invention has been made to solve the above-described problems in the related art, and the opening existing around the conductor pad region is arranged so as not to overlap the conductor pad region.
  • the amount of resin filled in the opening around the conductor pad region and the amount of resin filled in the other openings are made substantially the same.
  • the first object of the present invention is to provide a highly reliable printed wiring board capable of securely connecting a pattern and a conductor pad area without causing a connection failure, and to prevent peeling.
  • a photosensitive interlayer insulating layer is formed on a substrate on which a metal region acting as a power supply layer or a ground layer is formed, and a conductive circuit is formed on the interlayer insulating layer.
  • the conductor circuit is a multi-layer printed wiring board connected to the metal region via a via hole formed in an interlayer insulating layer, and the metal region is connected to a via hole.
  • a pad is formed, a blank portion is provided around the pad to be separated from the metal region, and the pad is electrically connected to the metal region at one or more places.
  • the thickness of the metal layer and the interlayer insulating layer on the conductor pattern can be made uniform to prevent the exposure resolution of the interlayer insulating layer on the metal area from being varied, and the metal area can also be used.
  • the present invention provides a method in which a mask film is brought into close contact with a photosensitive interlayer insulating layer by exposing the shape of a connection pad formed on the insulating substrate and the interlayer insulating layer, and is exposed and developed.
  • a mask film is brought into close contact with a photosensitive interlayer insulating layer by exposing the shape of a connection pad formed on the insulating substrate and the interlayer insulating layer, and is exposed and developed.
  • the multilayer printer can stably connect the via hole and the pad with good connection reliability.
  • a third object is to provide a wiring board. Disclosure of the invention
  • a printed wiring board according to the present invention is a conductor having a plurality of openings formed in a mesh shape on one or both surfaces of an insulating substrate and having no conductor.
  • a printed wiring board having a pattern a conductor pad area provided between each opening of the conductor pattern, and a filling resin layer filled in each opening, the printed wiring board exists around the conductor pad area. The openings are arranged so as not to overlap the conductor pad area.
  • the printed wiring board according to the present invention has a plurality of openings formed in a mesh shape on one or both surfaces of the insulating substrate on which the adhesive layer for electroless plating is formed and having no conductor.
  • the conductor wiring is present around the conductor pad region. The feature is that the openings are arranged so as not to overlap the conductor pads.
  • the conductor pad region is formed of a printed wiring board. It is unique in that it is an auto biland.
  • the opening existing around the conductor pad region that is a photovialand is arranged so as not to overlap the conductor pad region. Accordingly, since the area of the opening existing around the conductor pad region and the area of the other openings are the same, the amount of resin filled in each opening is determined by the amount of the printed wiring board. This is the same for the whole, in other words, the amount of the filling resin that overflows from each opening when the filling resin is filled into each opening can be made uniform for each opening. . As a result, the thickness of the filling resin layer filled in each opening becomes substantially the same, and the state of the filling resin conductor pattern overflowing from each opening is seen on the printed wiring board.
  • the resin that has overflowed from the openings around the conductor pad area can be made uniform over the entire area. It does not remain on the pad area.
  • an interlayer insulating layer is formed on the printed wiring board and the circuit pattern provided on the upper surface of the interlayer insulating layer is connected to the conductor pad, it is ensured that a connection failure does not occur. It is possible to connect.
  • the opening existing around the conductor pad region is arranged so as not to overlap with the conductor pad, so that the reduction of the area of the plating resist forming the opening is minimized. To prevent the plating resist from peeling off. I won.
  • the printed wiring board according to the present invention comprises a photosensitive interlayer insulating layer formed on a substrate on which a metal region acting as a power supply layer or a ground layer is formed.
  • a conductor circuit is formed on the interlayer insulating layer, and the conductor circuit is connected to the metal region through a via hole formed in the interlayer insulating layer.
  • a pad connected to a via hole is formed, and a blank portion is provided around the pad to be separated from the metal region, and the pad is made of metal. It is characterized by being electrically connected to the area at one or more points.
  • a filling resin layer or a plating resist layer is formed in the blank portion.
  • the interlayer insulation layer exposed to light through the mask film is exposed to light through the mask film, the interlayer insulation layer irradiated with light through the mask film undergoes a photo-curing reaction and is cured. Since the interlayer insulating layer corresponding to is not irradiated with light, it remains uncured without being cured.
  • the mask film is superimposed on the interlayer insulating layer, and there is no conductor on the outside covered by the mask region of the mask film. Since a blank portion having a resin layer or a plating resist layer is formed, light transmitted through the mask film and the interlayer insulating layer near the mask region is irradiated to the blank portion. Light is not scattered near the mask area. Therefore, light exists below the mask area. Intrusion into the interlayer insulating layer is effectively suppressed, and the interlayer insulating layer below the mask region is kept uncured without being cured. Thus, if a development process is performed after the exposure process, the cured film of the interlayer insulating layer does not remain on the metal region, and it is possible to form a via hole that reliably exposes the metal region. is there.
  • the filling resin layer or the plating resist layer is formed between the blank portion and the circuit pattern so as to be substantially flush with the upper surface of the metal region, the blank portion and the circuit pattern are formed.
  • the photosensitive interlayer insulating layer can be formed to have a substantially uniform thickness over the entire surface of the insulating substrate. Therefore, when exposing the interlayer insulating layer through a mask film to form a via hole corresponding to the connection pad, it is possible to prevent the occurrence of variation in the exposure resolution and to maintain the same exposure condition. Thus, the interlayer insulating layer can be exposed. This can form via holes in which the metal regions are completely exposed. The metal region is connected to the via hole in the metal region (connection pad) in at least one place. Therefore, even if there is a blank portion, the functions of the power supply layer and the ground layer are not impaired.
  • a photosensitive interlayer insulating layer is formed on a substrate having a metal region acting as a power supply layer or a ground layer formed on the substrate.
  • a method of manufacturing a multilayer printed wiring board in which a mask film having a pattern for forming a via hole is placed, exposed and developed to form a via hole, and further, a conductive circuit and a via hole are formed.
  • a pad connected to a via in the metal region a blank portion is provided around the pad to separate the pad from the metal region, and the pad is connected to the metal region. 1 It is characterized by being electrically connected at more than one place. According to this manufacturing method, it is possible to manufacture the above-described printed wiring board, and therefore, the same operation and effect as described above can be obtained.
  • metal is formed so as to be electrically connected to the metal region at one or more locations.
  • a blank is provided around the node by etching the area to separate it from the metal area, and the blank is filled with resin, and then polished so that the upper surface of the pad and the filled resin are flush with each other. It is characterized by According to this manufacturing method, since the blank portion is filled with the resin, the upper surface of the conductor circuit becomes the same flat surface, and even when an interlayer insulating layer is formed thereon, the thickness can be made uniform. The problem of insufficient development and overdevelopment due to thickness variations can be eliminated, and a good via hole can be formed.
  • the pad and the metal region are electrically connected at one or more locations.
  • a plating resist layer corresponding to the blank area around the pad so that connection can be made
  • apply an electroless plating process to form a metal area and a pad, and then create a blank around the pad. It is characterized by providing a part and separating it from the metal area. According to this manufacturing method, since the plating resist exists in the blank portion, the upper surface of the conductor circuit can be made the same plane.
  • the multilayer printed wiring board according to the present invention has a through hole in a core substrate, and an interlayer insulating layer is formed on the core substrate,
  • the land of the through hole has a teardrop shape
  • the via-hole has a configuration in which the tear-drop-shaped land is connected at a narrowed portion.
  • the land of the through-hole has a teardrop shape and the via-hole is connected in the land of the through-hole, so that the land of the through-hole is connected to the via-hole.
  • connection area on the bottom surface of the via hole can be increased.
  • the mask film is brought into close contact with the interlayer insulating layer on the core substrate and the light-shielding pattern of the mask film is exposed while corresponding to the via-hole forming portion to form a via hole, the light-shielding of the mask film is performed.
  • the permissible deviation range of the pattern with respect to the via hole forming part is greatly increased, and when a positional deviation occurs between the pad and the mask film, the positional deviation in the direction of the narrow side of the droplet-shaped pad is performed. However, it is possible to stably connect the via hole and the pad with good connection reliability.
  • the side with the narrowed teardrop shape is the Y side in FIG. 17 (A).
  • the fire hole provided in the interlayer insulating layer has a teardrop-shaped land, and the firehole is formed in a portion where the teardrop-shaped land extends.
  • the opening is formed.
  • both the land of the through hole and the land of the via hole have a teardrop shape, and the opening of the via hole is formed at the expanded portion of the land. Therefore, the permissible range of forming the via hole on the pad is larger than in the case of the printed wiring board, and accordingly, the light shielding pattern of the mask film is increased.
  • the permissible deviation range of the via hole formation portion is greatly increased, and even if a positional deviation occurs between the pad and the mask film, regardless of the direction of the positional deviation, for example, a teardrop-shaped
  • the via hole and the pad can be stably connected with good connection reliability on either the constricted side or the expanded side.
  • the expanded side of the teardrop shape is the X side in Fig. 17 (A).
  • the via hole provided in the interlayer insulating layer has a substantially elliptical land, and an opening of the via hole is formed at one end in the major axis direction of the ellipse. It has a formed configuration.
  • the land of the through hole has a teardrop shape and the land of the via hole has an elliptical shape. Therefore, the opening of the via hole is further more than that of the printed wiring board.
  • the via hole and the pad can be stably connected with good connection reliability regardless of the direction of the positional deviation, for example, on either the narrowed side or the expanded side of the teardrop shape. It is possible to do this.
  • the via hole provided in the interlayer insulating layer has a teardrop-shaped land, and an opening of the viahole is formed in an expanded portion thereof. It has a configuration in which it is electrically connected to a droplet-shaped pad formed on the interlayer insulating layer.
  • the land of the via hole and the teardrop-shaped pad are electrically connected on the interlayer insulating layer. Since the formed pad also has a teardrop shape, the connection area on the bottom surface of the via hole connected to the pad is enlarged. It becomes possible.
  • the mask film when the mask film is brought into close contact with the interlayer insulating layer on the core substrate and the light shielding pattern of the mask film is exposed to correspond to the via hole forming portion to form the via hole, the light shielding pattern of the mask film is formed.
  • the permissible deviation range for the via-hole forming part is greatly increased, and even if a positional deviation occurs between the nose and the mask film, regardless of the direction of the positional deviation, for example, teardrop-shaped narrowing It is possible to stably connect the via hole and the pad with good connection reliability on either the extended side or the extended side.
  • an interlayer insulating layer is formed on a base material on which a lower conductive circuit is formed, and an intermediate conductive circuit including a pad is formed on the interlayer insulating layer;
  • An interlayer insulating layer is further formed on the intermediate conductive circuit, an upper conductive circuit is formed on the interlayer insulating layer, and the lower conductive circuit and the upper conductive circuit are connected via via holes provided in the interlayer insulating layer.
  • the pad has a substantially elliptical shape, and a via hole for connecting to an upper-layer conductor circuit is provided at one end in the major axis direction of the ellipse.
  • the other is part of the land of the via hole connected to the lower conductor circuit, and has a configuration to be connected to the lower conductor circuit.
  • the oval has a configuration in which opposing sides of an ellipse or a rectangle are drawn in an arc toward the outside.
  • the land of the via hole connected to the lower conductor circuit and the pad of the via hole connected to the upper conductor circuit are continuously integrated, and the opposing sides of the ellipse or rectangle are formed on the outer side.
  • An oval shape with an arc drawn toward is formed, and therefore, cracks can be prevented from being generated in the interlayer insulating layer even during a heat cycle without any location where stress concentration occurs.
  • connection area on the bottom surface of the via hole can be enlarged, and the mask film is brought into close contact with the interlayer insulating layer on the base material, and the light shielding pattern of the mask film is exposed to light while corresponding to the via hole forming portion, and the via hole is exposed.
  • the allowable shift range of the light-shielding pattern in the mask film with respect to the via hole forming part is greatly increased, and when a positional shift occurs between the pad and the mask film, a teardrop-shaped pad is formed.
  • the via hole and the pad can be stably connected with good connection reliability even if the position is shifted in the direction of the narrow side.
  • the via hole connected to the upper-layer conductor circuit has a substantially teardrop-shaped land, and an opening of the viahole is formed at a portion where the teardrop-shaped land spreads. It has a configuration in which a portion is formed.
  • the pad of the intermediate-layer conductor circuit has an elliptical shape
  • the land of the via-hole connected to the upper-layer conductor circuit has a teardrop shape
  • the via-hole has a teardrop shape. Since the opening is formed in the expanded portion of the land, the allowable range for forming the opening of the via hole on the pad is larger than that in the case of the printed wiring board, and accordingly, the mask film is formed.
  • the allowable deviation range of the light shielding pattern with respect to the via hole forming portion in the above is greatly increased, and even if a positional deviation occurs between the pad and the mask film, regardless of the direction of the positional deviation, for example, a teardrop It is possible to stably connect the via hole and the pad with good connection reliability on either the narrowed side or the expanded side.
  • the via hole connected to the upper-layer conductor circuit has a substantially elliptical land, and an opening of the via hole is formed at one end of the ellipse in the long axis direction. It has a configuration formed.
  • the pad of the intermediate-layer conductor circuit has an elliptical shape.
  • the land of the via hole connected to the upper layer conductor circuit has an oval shape, and an opening of the via hole is formed at one end of the oval of the land in the major axis direction.
  • the permissible range for forming the opening of the via hole is further expanded as compared with the case of the printed wiring board, and the permissible deviation range of the light shielding pattern in the mask film with respect to the via hole forming portion is significantly increased.
  • the permissible deviation range of the light shielding pattern in the mask film with respect to the via hole forming portion is significantly increased.
  • the via hole connected to the upper-layer conductor circuit has a land in a teardrop shape, and an opening of the via hole is formed in the expanded portion. It has a configuration in which it is electrically connected to a teardrop-shaped pad formed on the interlayer insulating layer.
  • the pad of the intermediate-layer conductor circuit has an elliptical shape, and the land of the via hole connected to the upper-layer conductor circuit has a small drop. Since the via hole is formed in the expanded portion having the shape, the connection area of the bottom surface of the via hole connected to the pad can be increased.
  • the mask film is used.
  • the permissible deviation range of the light-shielding pattern from the via hole formation part is greatly increased, and when a positional deviation occurs between the pad and the mask film, the position of the teardrop-shaped pad is located in the narrow side direction. Even if there is a deviation, the via hole and the pad can be connected stably with good connection reliability.
  • an interlayer insulating layer is formed on a core substrate on which a lower-layer conductor circuit is formed, and an intermediate-layer conductor circuit is formed on the interlayer insulating layer.
  • An interlayer insulating layer is further formed on the circuit, an upper conductive circuit is formed on the interlayer insulating layer, and the intermediate conductive circuit includes a land of a via hole connected to the lower conductive circuit, and an upper conductive circuit.
  • a pad for connection is provided, and in the multilayer printed wiring board in which the land and the node are electrically connected, the pad and the land have a teardrop shape. It has a configuration that is connected to each other on the side where the shape is narrowed.
  • the pad connected to the upper-layer conductor circuit formed on the intermediate-layer conductor circuit and the land of the via hole connected to the lower-layer conductor circuit both have a teardrop shape. Since each pad and land are connected to each other on the narrow side, the connection area of the bottom surface of the via hole connected to the pad can be increased. As a result, when the mask film is brought into close contact with the interlayer insulating layer on the base material and the light shielding pattern of the mask film is exposed while corresponding to the via hole forming portion to form the via hole, the light shielding pattern in the mask film is formed.
  • the permissible deviation range for the via hole formation part is greatly increased, and if a position deviation occurs between the pad and the mask film, the position of the teardrop-shaped pad is deviated toward the narrow side.
  • the via hole and the pad can be stably connected with good connection reliability.
  • stress is unlikely to be concentrated on the connection part that connects the pad and the land to each other, which can prevent a crack from occurring in the interlayer insulating layer even during a heat cycle.
  • the multilayer printed wiring board of the present invention is characterized in that an interlayer insulating layer is formed on a substrate on which a lower conductive circuit is formed, an upper conductive circuit is formed on the interlayer insulating layer, and the lower conductive circuit and the upper Conductor circuit is provided on the interlayer insulation layer
  • the land of the via hole has a teardrop shape, and the opening of the via hole is formed in the expanded portion. It has the following configuration. In such a multilayer printed wiring board, the land of the via hole has a teardrop shape, and since the opening of the viahole is formed in a portion where the teardrop shape is expanded, the mask film is placed on the substrate.
  • the allowable deviation range of the light-shielding pattern in the mask film from the via-hole forming portion is much larger.
  • stress is less likely to be concentrated at the portion between the land and the connection portion of the upper-layer conductor circuit, so that cracks can be prevented from occurring in the interlayer insulating layer even during a heat cycle.
  • the multilayer printed wiring board of the present invention has a configuration in which a plurality of the via holes are formed in the multilayer printed wiring board. According to such a multilayer printed wiring board, since a plurality of via holes are formed collectively by sharing a land, even if some via holes are disconnected, the remaining via holes remain. The connection can be surely established via the cable, and the probability of a disconnection failure can be significantly reduced.
  • the pad or land in a droplet shape as described above, it is possible to make it difficult to generate a residual resist development at the time of resist development at the intersection of the circuit pattern and the pad. Further, since the area of the node land can be increased, the adhesion strength can be improved by increasing the bonding area. Moreover, these effects can be realized without increasing the dead space between wiring layers. This is advantageous in manufacturing high-density wiring boards. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 to 11 are diagrams for explaining a printed wiring board according to the first embodiment
  • FIG. 1 is a cross-sectional view of a copper-clad laminate
  • FIG. 2 is a plan view of a conductor circuit.
  • Figure 3 is a cross-sectional view of a copper-clad laminate on which a conductive circuit is formed
  • Figure 4 is a cross-sectional view of a copper-clad laminate, showing a state in which an opening is filled with resin
  • Figure 5 is an upper layer of a conductive circuit.
  • FIG. 6 is an explanatory view showing a state in which a first resin layer and a first adhesive layer are formed
  • FIG. 1 is a cross-sectional view of a copper-clad laminate
  • FIG. 2 is a plan view of a conductor circuit.
  • Figure 3 is a cross-sectional view of a copper-clad laminate on which a conductive circuit is formed
  • Figure 4 is a cross-sectional view of a copper-clad laminate, showing
  • FIG. 6 is an explanatory view showing a state in which a via hole is formed in the first resin layer and the first adhesive layer
  • FIG. FIG. 8 is an explanatory view showing a state in which a plating resist is formed
  • FIG. 8 is an explanatory view showing a state in which a conductive circuit is formed in a via hole
  • FIG. 9 is an enlarged schematic view showing the state of adhesion between the conductive circuit and the first adhesive layer.
  • FIG. 10 shows a state in which a second resin layer and a second adhesive layer are formed on a conductor circuit of a fitting resist and a via hole.
  • Explanatory view showing the FIG. 1 1 is a cross-sectional view of a multilayer purine preparative wiring board.
  • FIGS. 12 to 16 are views for explaining a printed wiring board and a method of manufacturing the same according to the second embodiment.
  • FIG. 12 is a cross-sectional view of the printed wiring board. Is a plan view of a printed wiring board,
  • FIG. 14 is an enlarged partial cross-sectional view schematically showing a state in which an inter-layer insulating layer on a metal region is exposed, and
  • FIG. 15 is an explanatory view showing variations of a blank portion.
  • FIG. 16 is a process diagram showing a manufacturing process of the printed wiring board.
  • FIGS. 17 to 27 are diagrams for explaining a printed wiring board according to the third embodiment
  • FIG. 17 is a diagram illustrating a multilayer printed wiring board according to the first embodiment
  • Figure 17 (A) shows a plan view of a multilayer printed wiring board
  • Figure 17 (A) shows a connection structure in which the connection pad formed on the base material and the pattern on the interlayer insulating layer are connected via via holes.
  • B) is a cut of multilayer printed wiring board.
  • FIG. 18 is a plan view of the multilayer printed wiring board according to the second embodiment
  • FIG. 19 is a plan view of the multilayer printed wiring board according to the third embodiment
  • FIG. FIG. 21 is a plan view of the multilayer printed wiring board according to the embodiment
  • FIG. 21 is a view showing the connection pad formed on the interlayer insulating layer and another interlayer insulating layer in the multilayer printed wiring board according to the fifth embodiment.
  • Fig. 21 (A) is a plan view of a multilayer printed wiring board
  • Fig. 21 (B) is a cross-sectional view of the multilayer printed wiring board.
  • 22 is a plan view of a multilayer printed wiring board according to the sixth embodiment
  • FIG. 23 is a plan view of a multilayer printed wiring board according to the seventh embodiment
  • FIG. 24 is a multilayer printed wiring board according to the eighth embodiment.
  • FIG. 25 is a plan view of a printed wiring board
  • FIG. 21 (A) is a plan view of a multilayer printed wiring board
  • FIG. 21 (B) is a cross-sectional view of the multilayer printed wiring board.
  • 22 is a plan view of a multilayer printed wiring board according to the sixth embodiment
  • FIG. 23 is a plan view of a multilayer printed wiring board according to the
  • FIG. 25 is a diagram showing a connection pad formed on an interlayer insulating layer and a pattern formed on another interlayer insulating layer in the multilayer printed wiring board according to the ninth embodiment.
  • Fig. 25 (A) is a plan view of the multilayer printed wiring board
  • Fig. 25 (B) is a cross-sectional view of the multilayer printed wiring board.
  • Reference numeral 26 denotes a connection structure in which the connection pad on the insulating base material and the pattern on the inter-layer insulating layer are connected via holes in the multilayer printed wiring board according to the tenth embodiment.
  • (A) is a plan view of the multilayer printed wiring board
  • FIG. 26 (B) is a cross-sectional view of the multilayer printed wiring board
  • FIG. 27 is a multilayer printed wiring board according to the first embodiment.
  • Fig. 27 (A) is a plan view of a multilayer printed wiring board, showing a connection structure in which a connection pad formed on an interlayer insulating layer and a pattern on another interlayer insulating layer are connected via holes.
  • FIG. 27 (B) is a cross-sectional view of a multilayer printed wiring board, and
  • FIGS. 27 (C) and 27 (D) are multilayer printed wiring boards each having another connection structure. It is a plan view of the line board.
  • FIGS. 28 to 40 are diagrams for explaining the prior art.
  • FIG. 28 is a cross-sectional view of a copper-clad laminate in a conventional multilayer printed wiring board
  • FIG. FIG. 30 is a cross-sectional view of a copper-clad laminate on which a conductor circuit is formed in a printed wiring board.
  • FIG. 31 is a cross-sectional view of a copper-clad laminate showing a state in which the resin is filled
  • FIG. 31 is a diagram showing a conductor circuit pattern in a conventional multilayer printed wiring board
  • FIG. 32 is a conventional multilayer printed wiring board.
  • Fig. 33 is a cross-sectional view of the copper-clad laminate showing the state of the filled resin remaining on the pad in Fig. 33.
  • Fig. 33 is a cross-sectional view of the copper-clad laminate showing the state of the filled resin remaining on the pad in Fig. 33.
  • FIG. 34 is a cross-sectional view of a conventional insulating substrate
  • Fig. 34 is a plan view of a conventional insulating substrate
  • Fig. 36 is a cross-sectional view of a conventional insulating substrate.
  • FIG. 37 is a cross-sectional view schematically showing a state in which a layer is formed
  • FIG. 37 is a cross-sectional view showing a state in which an interlayer insulating layer is conventionally exposed by a mask film
  • FIG. 38 is a conventional metal area and a connection pad.
  • Figure 39 shows a connection structure that connects the connection pad formed on the core substrate and the pad on the inter-layer insulating layer via a via hole in a conventional multilayer printed wiring board.
  • Fig. 39 (A) is a plan view of the multilayer printed wiring board
  • Fig. 39 (B) is a cross-sectional view of the multilayer printed wiring board
  • Fig. 40 is a conventional multilayer printed wiring board.
  • FIG. 40 (A) shows a plan view of a printed wiring board
  • FIG. 40 (A) shows a connection structure in which a connection pad formed on an interlayer insulating layer is connected to a pattern on another interlayer insulating layer via holes.
  • (B) is a cross-sectional view of the printed wiring board.
  • a printed wiring board according to a first embodiment of the present invention will be described with reference to FIG. 1 to FIG. 1 to 11 show the manufacturing process of the multilayer printed wiring board 1 of the present invention. Show the process. Although the lower side of the core material 11 is omitted in FIGS. 6 to 10, it is the same as the upper side of the illustrated core material 11.
  • a copper clad laminate 10 in which a copper layer 9 as a conductor layer is formed on a core material 11 as an insulating substrate is prepared.
  • FIG. 2 shows a copper-clad laminate 10 on which a conductive circuit 12 is formed.
  • FIG. 3 (A) shows a cross-sectional view of the copper-clad laminate 10 taken along the line A-A 'in FIG. 4 to 11 are also cross-sectional views taken along line AA ′ of the copper-clad laminate 10 of FIG.
  • the copper-clad laminate 10 on which the conductive circuit 12 is formed will be described with reference to FIGS. 2 and 3.
  • the pattern of the conductive circuit 12 is mesh-like. Therefore, the openings 8 from which the copper-clad laminate 10 is exposed from between the conductive circuits 12 are arranged in a grid pattern without any conductor.
  • the area required for the pad 12 L (having an area larger than the openings 8 and 8 L) to which the conductor circuit 17 A see FIG.
  • the arrangement of the openings 8L, which form part of the openings 8 arranged in a grid pattern, should not overlap the area of the pad 12L. , Are shifted to the left or right in the drawing. However, since the area of each of the openings 8 and 8 L is constant, the spaces of the openings 8 and 8 L surrounded by the core material 11 and the copper layer 9 all have the same volume.
  • the copper clad laminate 10 of FIG. 3 is coated with an electrically insulating filler resin 13 and solidified to form openings 8, 8 L existing between the conductive circuits 12. Is filled with filling resin 13.
  • Such an opening 8, 8 L space Are the same volume, the amount of the filling resin 13 that can be filled in the openings 8 and 8 L is naturally the same for both the openings 8 and 8 L.
  • the amount of the filling resin 13 that sometimes overflows from the openings 8 and 8 L is uniform for each of the openings 8 and 8 L.
  • the filling resin 13 forms a filling resin layer in each of the openings 8 and 8 L, and the thickness of the filling resin layer is the same in each of the openings 8 and 8 L.
  • the filler resin 13 contains inorganic particles to reduce curing shrinkage, thereby preventing the core material 11 from warping.
  • a solvent resin is used as the filling resin 13
  • a residual solvent is vaporized when heated and causes delamination, so that a solventless resin is used.
  • the copper-clad laminate 10 of FIG. 3 is subjected to an oxidation-reduction treatment (blackening treatment) to roughen the surfaces of the core material 11 and the conductive circuit 12. By doing so, delamination of the filling resin 13 to be filled is prevented.
  • the surfaces of the conductive circuit 12 and the filling resin 13 are polished and smoothed to form via holes B 1 and B 2 described later (see FIG. 6) and the conductor circuit 17. The development failure of A (see Fig. 8) is prevented.
  • the filling resin 13 overflowing from the openings 8 and 8 L is uniform in each of the openings 8 and 8 L, the filling resin 13 overflowing from the openings 8 and 8 L is reduced. Even if the resin fills out and solidifies on the conductor circuit 12, the state of the resin 13 solidified on the conductor circuit 12 becomes uniform in the conductor circuit 12 throughout the copper-clad laminate 10. Filled resin 13 overflowing from parts 8 and 8 L does not remain on conductive circuit 12, and the surfaces of conductive resin 13 and filled resin 13 filled in openings 8 and 8 L are polished smoothly. can do.
  • the opening 8L is used for electroless plating.
  • a plating register of 16 L is formed. This is because a mesh-shaped conductor circuit is formed by electroless plating.
  • the arrangement of the openings 8 L forming a part of the openings 8 arranged in a grid pattern should be changed to a node 12 L. It is shifted in the left-right direction of the drawing so that it does not overlap with the area. In this respect, it is similar to the above case. For this reason, the area of the opening 8L does not become small due to the presence of the pad 12L, and therefore, the area of the plating resist 16L required for forming the opening 8L is reduced. Because it is not made smaller, even an isolated plating resist of 16 L is difficult to peel off.
  • the surface of the conductive circuit 12 and the filling resin 13 which are flush with each other due to the surface polishing are coated with a first resin made of a resin having low solubility in an acid or an oxidizing agent and heat resistance.
  • a layer 14 is formed, and similarly, a first adhesive layer 15 made of a resin having low solubility in an acid or an oxidizing agent and heat resistance is formed.
  • resin particles (not shown) having solubility in an acid or an oxidizing agent and heat resistance are dispersed in the first adhesive layer 15, and a surface roughening treatment of the first adhesive layer 15 described later is performed. (See Figure 6).
  • the first resin layer 14 and the first adhesive layer 15 are made of a photosensitive thermosetting resin or a composite of a photosensitive thermosetting resin and a thermoplastic resin.
  • the formation of via holes B1, B2, etc., described later (see Fig. 6), is facilitated.
  • the toughness can be improved, so that the beer strength of the conductor circuit 17 A formed in the first adhesive layer 15 ⁇ the via holes B 1, B 2, etc. (see FIG. 6) Cracks due to thermal shock can be prevented.
  • the first resin layer 14 and the first adhesive layer 15 have electrical insulation properties, and together with the filling resin 13 in FIG. 4, are one of the interlayer insulating layers.
  • One resin layer 14 may be used.
  • a photomask film (not shown) on which a via opening in which a via hole B1 is to be formed is printed is laminated on the surface of the first adhesive layer 15, and exposure and development are performed.
  • a heat treatment postbaking
  • a via opening (equivalent to the hole B1) having excellent dimensional accuracy is obtained.
  • pad 12 L which is a part of conductor circuit 12 formed in core material 11, is exposed.
  • the surface of the first adhesive layer 15 is roughened by removing the resin particles dispersed in the first adhesive layer 15 with an acid or an oxidizing agent to form an octopus-like shape.
  • An anchor is formed (see FIG. 9) to prevent delamination of the plating resist 16 (see FIG. 7) and the conductor circuit 17A (see FIG. 8) described later.
  • FIG. 7 the pad 12 L exposed inside the via opening (corresponding to the via hole B 1) and in the via opening and the surface of the first adhesive layer 15 having a roughened surface are shown in FIG.
  • a liquid photosensitive resist is applied and dried.
  • the purpose of applying the nuclear catalyst is to deposit metals in the electroless plating process (see FIGS. 8 and 9) described later.
  • the drying of the liquid photosensitive resist is performed by fixing the nuclear catalyst. This is to make it happen.
  • a plating resist 16 is obtained on the surface of the first adhesive layer 15 by exposure and development.
  • FIG. 8 after the plating resist 16 is obtained on the surface of the first adhesive layer 15, an activation treatment using an acidic solution and a primary plating using an electroless plating solution are performed to obtain a plating resist 1.
  • a plating thin film 17B (see FIG. 9) is formed in a portion where 6 is not formed. After that, the oxide film of the plating thin film 17B was removed by the activation treatment of the acidic solution, and a second plating was performed with an electroless plating solution.
  • Conductor circuit 17 A (pattern) is formed.
  • the conductor circuit 17 A is located above the conductor circuit 12 formed on the core member 11. That is, it is possible to obtain a conductor circuit 17A in which the via hole B1 is formed in the via opening of the first adhesive layer 15.
  • the via hole B 1 (the conductor circuit 17 A having the via hole B 1) is integrally connected to the conductor circuit 12 formed on the core material 11 via a pad 12 L.
  • FIG. 9 shows a state in which a plated thin film 17 B with a primary plating and a conductive circuit 17 A with a secondary plating are formed.
  • the plated thin film 17B is formed so that the roughened surface of the first adhesive layer 15 is traced as it is in order to secure the adhesion of the conductor circuit 17A formed thereon. Therefore, an anchor similar to the surface of the first adhesive layer 15 is formed on the surface of the plating thin film 17B.
  • the primary plating is performed with two or more types of metal ions, and the plating thin film 17B is made of an alloy in order to improve beer strength.
  • the conductor circuit 17A is equivalent to electric wiring, and requires a higher thickness than the plated thin film 17B, so that it requires high electric conductivity and a high deposition rate, and thus the secondary circuit 17A
  • the plating is done with one kind of metal ion.
  • the second resin layer 18 of the same resin as the first resin layer 14 and the first resin layer 18 are formed on the surfaces of the plating resist 16 and the conductor circuit 17 A.
  • the second adhesive layer 19 of the same resin as the adhesive layer 15 is formed.
  • the surface of 9 is roughened to form an octopus-shaped anchor. Since the second resin layer 18 and the second adhesive layer 19 have electrical insulation properties, both are interlayer insulating layers.
  • the pad 12 L which is a part of the conductor circuit 12 on the core material 11, and the conductor circuit 17 A having the via hole B 1 are simultaneously penetrated. Drill a hole through which a plating resist 20 is formed after the nuclear catalyst is applied in the same manner as in Fig. 7, and secondary plating similar to that in Fig. 8 is performed. By forming a through hole H having a hole conductor layer 21 in the periphery and inside of the opening, the multilayer printed wiring board 1 is completed.
  • a glass epoxy copper-clad laminate was used as the copper-clad laminate 10 in FIG.
  • an adhesive layer (roughened surface) having a roughened surface is provided on a substrate 10 (one that is not copper-clad) such as a glass epoxy substrate, a polyimide substrate, a ceramic substrate, a metal substrate, or a substrate on which a conductive circuit is formed.
  • a substrate 10 one that is not copper-clad
  • photo resist film is laminated, exposed and developed in a mesh shape, and isolated to correspond to the opening.
  • a copper pattern of the conductive circuit 12 may be formed by providing a plating resist layer and performing electroless plating.
  • Filling resin 13 in Fig. 4 was mixed with 100 parts by weight of solvent-free epoxy resin, 170 parts by weight of silica powder (1.6 m), and 6 parts by weight of imidazole curing agent. Was used. The applied filling resin 13 was cured by maintaining the temperature of 150 ° C. for 10 hours.
  • the resin composition for forming the first resin layer 14 in FIG. 5 was prepared as follows. That is, 70 parts by weight of a 25% acrylated product of cresol nopol-type epoxy resin (Nippon Kayaku Co., Ltd., molecular weight 250,000) dissolved in diethyl glycol dimethyl ether (DMDG), and 70 parts by weight of polyether sulfone ( PES) 30 parts by weight, imidazole curing agent (manufactured by Shikoku Chemicals, trade name: 2E4MZ-CN) 4 parts by weight, cabrolactone-modified tris (acroxicetil) isocyanurate, which is a photosensitive monomer 10 parts by weight (product name: Aronix M325) manufactured by Toa Gosei Co., Ltd., 5 parts by weight of benzophenone as a photoinitiator (manufactured by Kanto Kagaku), mihiraket
  • DMDG diethyl glycol dimethyl ether
  • PES polyether s
  • the adhesive solution for forming the first adhesive layer 15 of FIG. 5 was prepared as follows. That is, 70 parts by weight of a 25% acrylated product of a cresol novolac-type epoxy resin (Nippon Kayaku Co., Ltd., molecular weight 250,000) dissolved in diethylene glycol dimethyl ether (DMDG), and 30 parts by weight of polyethersulfone (PES) 30 4 parts by weight, imidazole curing agent (manufactured by Shikoku Chemicals, trade name: 2E4MZ-CN), 4 parts by weight, chlorobutane modified tris (acroxicetil) isocyanurate (trade name, manufactured by Toa Gosei, a photosensitive monomer) : Aronix M 3 25) 10 parts by weight, 5 parts by weight of benzophenone as a photoinitiator (manufactured by Kanto Kagaku), 0.5 parts by weight of a photosensitizer Michlaketon (manufactured by Kanto Kagaku)
  • the resin composition of the first resin layer 14 prepared as described above was applied using a roll coater, and then left in a horizontal state for 20 minutes, and then dried at 60 ° C (pre-bake). H) was performed.
  • the adhesive solution for the first adhesive layer 15 prepared as described above was also applied using a roll coater, and left in a horizontal state for 20 minutes. Drying (prebaking) was performed at ° C.
  • Epoxy resin is used for the first resin layer 14 and the first adhesive layer 15 described above.
  • thermosetting resins such as polyimide resin, bismaleide triazine resin, and phenol resin are used.
  • Resins, photosensitive resins obtained by sensitizing them, thermoplastic resins such as polyethersulfone, composites of thermoplastic resin and thermosetting resin, and composites of photosensitive resin and thermoplastic resin can also be used.
  • a complex of epoxyacrylate and epoxyacrylate obtained by reacting an epoxy resin with acrylic acid or methyl acrylate and polyether sulfone is preferred.
  • Such epoxy acrylates are desirably those in which 20 to 80% of all epoxy groups have reacted with acrylic acid, methacrylic acid or the like.
  • the resin particles of the first adhesive layer 15 include: 1) heat-resistant resin powder having an average particle diameter of 10 m or less, 2) aggregated particles of heat-resistant resin powder having an average particle diameter of 2 Aim or less, 3 A mixture of a heat-resistant resin powder having an average particle size of 10 or less and a heat-resistant resin powder having an average particle size of 2 m or less.
  • epoxy resin is used for the resin particles of the first adhesive layer 15.
  • amide resins (melamine resin, urea resin, guanamine resin), etc., are also good, and these are soluble in roughening liquids such as chromic acid and phosphoric acid. is there.
  • the solubility of an epoxy resin in an acid or an oxidizing agent can be arbitrarily changed by changing the type of the oligomer, the type of the curing agent, and the crosslinking density.
  • bisphenol A type epoxy resin oligomer cured with an amine curing agent is easily dissolved in an oxidizing agent.
  • novolak epoxy resin oligomers cured with imidazole-based curing agents are difficult to dissolve in oxidizing agents.
  • the film was developed with triethylene glycol dimethyl ether (DMTG).
  • DMTG triethylene glycol dimethyl ether
  • the temperature was kept at 150 ° C for 5 hours.
  • the first resin layer 14 and the first adhesive layer 15 could be formed with a thickness of 50 m.
  • the epoxy resin which is a resin particle of the first adhesive layer 15 is dissolved and removed by immersion in chromic acid at 70 ° C. for 20 minutes, and the surface of the first adhesive layer 15 is removed. A roughened surface was formed on which a large number of fine anchors were formed.
  • chromic acid was used as the oxidizing agent, but it is preferable to use an organic acid such as phosphoric acid, hydrochloric acid, sulfuric acid, or formic acid or acetic acid as the acid. This is because, when the surface is roughened, the conductor circuits 12A and the like exposed from the openings of the vias corresponding to the via holes Bl and B2 are hardly corroded.
  • permanganates such as potassium permanganate
  • the liquid photosensitive resist was coated with a thickness of 30 zm using a commercially available liquid photosensitive resist.
  • the line width of the formed resist 16 was 5 Om.
  • the catalyst core is preferably a noble metal ion or colloid, but may be palladium chloride / palladium colloid.
  • the liquid photosensitive resist includes a composition comprising an epoxy acrylate obtained by reacting an epoxy resin with acrylic acid or methyl acrylate, and an imidazole curing agent, epoxy acrylate, polyether sulfone, and the like.
  • a composition consisting of a polyimide curing agent may be used.
  • the ratio of epoxy acrylate to polyethersulfone is preferably about 50/50 to 80/20. If the epoxy acrylate is too large, the flexibility is reduced, and if it is too small, the photosensitivity, base resistance, acid resistance, and antioxidant properties are reduced.
  • the epoxy acrylate is preferably one in which 20 to 80% of the pre-epoxy groups have reacted with acrylic acid or methyl acrylate. If the acrylation ratio is too high, the hydrophilicity due to the 0 H group becomes high and the hygroscopicity increases, and if the acrylation ratio is too low, the resolution decreases.
  • a novolak-type epoxy resin is preferred as the epoxy resin that is the basic skeleton resin. This is because the crosslinking density is high, the water absorption of the cured product can be adjusted to 0.1% or less, and the base resistance is excellent.
  • Novolac type epoxy resins include a Cresol novolac type and a phenol novolac type.
  • the activation treatment in FIG. 8 was performed in a 100 g / 1 aqueous sulfuric acid solution.
  • the primary plating was performed in an electroless copper-nickel alloy plating bath having the following composition.
  • the temperature of the plating bath was 60 ° C, and the plating immersion time was 1 hour.
  • Deposition speed is 1.7 m / hour
  • a copper thin film 17B having a thickness of about 1.7 m was formed in a portion where the resist 16 was not formed. After that, the plating bath was lifted out of the plating bath, and the plating bath attached to the surface was washed away with water.
  • the oxide film of the copper-nickel-lin plating thin film 17B was removed by an activation treatment using an acidic solution. Thereafter, secondary plating was performed on the plated thin film 17B of copper-nickel-lin without performing Pd substitution.
  • a plating bath for secondary plating a plating bath having the following composition was used. The temperature of the plating bath was 50 ° (: ⁇ 70 ° C.), and the plating immersion time was 90 minutes to 360 minutes.
  • the deposition rate is 6 m / hour
  • a conductive circuit 17A was formed on the plated thin film 17B. After this, pull up from the plating bath and The plating bath attached to the surface was washed away with water.
  • the primary plating requires the use of at least two or more metal ions selected from copper, nickel, cobalt, and phosphorus. This is because the strength is high and the strength of beer can be improved. Copper, nickel, and cobalt ions are supplied by dissolving copper, nickel, and cobalt compounds such as copper sulfate, nickel sulfate, cobalt sulfate, copper chloride, nickel chloride, and cobalt chloride. Also, it is desirable that the electroless plating solution contains viviridyl. The reason for this is that Vivigill can suppress the generation of metal oxides in the plating bath and the generation of nodules.
  • hydroxycarboxylic acid is used as a complexing agent, it forms a stable complex with copper, nickel, and copartite ions under basic conditions.
  • hydroxycarboxylic acid citric acid, lingic acid, tartaric acid and the like are desirable.
  • concentration of hydroxycarboxylic acid is desirably 0.1 to 0.8M. If the amount is less than 0.1 M, a sufficient complex cannot be formed, resulting in abnormal precipitation and decomposition of the liquid. If it exceeds 0.8 M, problems such as a low deposition rate and a large generation of hydrogen may occur.
  • reducing agents are used to reduce metal ions to metal elements, and are selected from aldehydes, hypophosphites (called phosphinates), borohydrides, and hydrazines. It is desirable that at least one species be used. This is because these reducing agents are water-soluble and have excellent reducing power. If hypophosphite is used, nickel can be precipitated.
  • sodium hydroxide sodium hydroxide, potassium hydroxide, and hydroxide It is necessary to select at least one from calcium, and these are all basic compounds. Hydroxycarboxylic acid is used because it forms a complex with nickel ions and the like under basic conditions.
  • the secondary plating may be formed by dipping in the following electroless plating solution. That is, it is an electroless plating solution composed of copper ions, trialkanolamine, reducing agent, and pH adjusting agent, and the concentration of copper ion is 0.005 to 0.015 mol / l, electroless characterized in that the concentration of the pH adjuster is 0.25 to 0.35 mol / l and the concentration of the reducing agent is 0.01 to 0.04 mo 1/1 It is a plating liquid. This plating solution has a stable bath and generates little nodules. Further, it is desirable that the concentration of the trialkanol is 0.1 to 0.8 M. This is because the plating precipitation reaction most easily proceeds in this range.
  • the trialkanolamine may be at least one selected from triethanolamine, triisononolamine, trimethanolamine, and triprononolamine. desirable. Because it is water-soluble. Also, it is desirable that the reducing agent is at least one selected from aldehydes, hypophosphites, borohydrides, and hydrazines. It is water-soluble and has a reducing power under basic conditions. Further, the pH adjuster is desirably at least one selected from sodium hydroxide, potassium hydroxide, and calcium hydroxide.
  • FIG. 10 in the same manner as in FIG. 5 of (4), a second resin of the same material as the first resin layer 14 is formed on the surfaces of the plating resist 16 and the conductor circuit 17A. A layer 18 and a second adhesive layer 19 made of the same material as the first adhesive layer 15 were formed. Further, in the same manner as in FIG. 6 of (5), by removing the resin particles dispersed in the second adhesive layer 19, the surface of the second adhesive layer 19 is roughened, and an octopus-shaped anchor is formed. One was formed. (9) In FIG. 11, in the same manner as in FIG. 7 of (6), the plating resist 20 is formed after the nuclear catalyst is applied, and the secondary resist is formed in the same manner as in FIG. 8 of (7). By plating, a through hole H having the hole conductor layer 21 was formed, and the multilayer printed wiring board 1 was completed.
  • the comparative example is basically the same as the example, except that the conductor circuit 12 formed from the copper layer 9 of the copper-clad laminate 10 has a conductor in an upper layer of the conductor circuit 12.
  • the layout of the openings 8 L forming a part of the openings 8 arranged in a grid pattern is shifted as in the embodiment. Instead, the area of the opening 8 around the pad 12 L is reduced and secured in the same manner as in the prior art. Therefore, the pattern of the conductor circuit 12 is mesh-like and the opening 8 is A multilayer printed wiring board 1 was prepared, which has a small array of openings around the pad 12L, compared to the others.
  • the multilayer printed wiring board 1 of the example showed no problem in the continuity between the conductor circuits. However, in the multilayer printed wiring board 1 of the comparative example, continuity between the conductor circuits could not be confirmed.
  • the multilayer printed wiring board 1 of the example and the comparative example a cross-cut of the pad 12L portion of the conductor circuit 12 was observed with an optical microscope.
  • the filling resin 13 remained on the pad 12 L of the conductor circuit 12, which is the connection between the conductor circuit 12 and the conductor circuit 17 A.
  • the resin filled on the pad 12 L of the conductor circuit 12, which is a connection portion between the conductor circuits 12 and 17 A, which corresponds to the same location, 13 could not be confirmed.
  • the electrically insulating filled When the filler resin 13 remains on the pad 12 L of the conductor circuit 12, it is interposed between the conductor circuit 12 and the conductor circuit 17 A, and the conductor circuit 12 and the conductor circuit 1 The area of the 7 A connection part is significantly reduced, and the connection between the conductor circuits 12 and 17 A is peeled off, thereby electrically connecting the conductor circuits 12 and 17 A electrically. It is presumed that it was insulated.
  • the opening 8L existing around the pad 12L which is a photo via land, is connected to the pad 1L. It is arranged so that it does not overlap with the 2 L area.Therefore, the area of the opening 8 L existing around the area of the pad 12 L and the area of the other openings 8 must be the same. Therefore, the amount of the filling resin 13 filled in each of the openings 8 and 8 L is the same over the entire printed wiring board 1, in other words, the amount of the filling resin 13 is changed to each of the openings 8 and 8. The amount of the filling resin 13 overflowing from each of the openings 8 and 8 L when filling into L can be made uniform for each of the openings 8.
  • the thickness of the filled resin layer formed in each of the openings 8 is substantially the same, and the filled resin 13 overflowing from each of the openings 8 and 8 L is formed on the conductor circuit 12.
  • the surfaces of the areas of the conductor circuit 12 and the pad 12L are polished smoothly, the The filled resin 13 overflowing from the opening 8L around the pad 12L does not remain on the pad 12L region.
  • an adhesive layer 15 is formed on the printed wiring board 1, and when the conductor circuit 17A provided on the upper surface of the adhesive layer 15 is connected to the pad 12L, a connection failure is caused. It can be connected securely without any occurrence.
  • the pattern of the conductor circuit 12 formed on the copper layer 9 fixed to both surfaces of the core material 11 is mesh-like, and thus formed on the surface of the copper layer 9
  • All the openings 8, 8 L have a certain area and are arranged in a grid pattern, and the area required for the pad 12 L to which the conductor circuit 17 A in the upper layer of the conductor circuit 12 is connected Is not secured on the surface of the copper layer 9, that is, on the conductive circuit 12 which is a mesh pattern, the area of some openings 8 and 8 L to secure the area required for the pad 12 L Rather than reducing the number of openings, the conductor circuit 12 is formed on the conductor circuit 12 by forming the conductor circuit 12 with a mesh-like pattern in which some of the openings 8L arranged in a grid pattern are shifted.
  • the surface of the conductive circuit 12 and the resin 13 filled in the openings 8 and 8 L can be polished smoothly.
  • fill resin between the conductor circuit 12 and the conductor circuit 17 A In the pad 12 L to which the conductor circuit 17 A is connected, fill resin between the conductor circuit 12 and the conductor circuit 17 A.
  • the conductor circuit 12 and the conductor circuit 17 A can be connected without the interposition of the conductor 13, and poor conduction between the conductor circuit 12 and the conductor circuit 17 A can be prevented.
  • the shape of the openings 8 and 8L in the first embodiment has a square shape (see FIG. 2), the area required for the pad 12L is reduced by the conductive circuit.
  • any shape may be used as long as it is ensured in 12 and the area of the openings 8 and 8L is constant. Similarly, it is not necessary to unify the shapes of the openings 8 and 8L, and as a result, the pattern of the conductive circuit 12 need not be mesh-like.
  • FIGS. 12 (A) and (B) The structure of the printed wiring board will be described with reference to FIGS. 12 (A) and (B) and FIG.
  • FIG. 12 is a sectional view of the printed wiring board
  • FIG. 13 is a plan view of the printed wiring board.
  • the printed wiring board 31 has a large area such as a power supply layer or a ground layer, and has a smaller area than the metal area 32.
  • the connection pad 33 and the insulating substrate 35 on which a predetermined circuit pattern 34 is formed are formed as nuclei.
  • a copper-clad laminate in which copper foil is laminated on one or both sides is used as the insulating substrate 35, and the metal region 32, the connection pad 33, and the circuit pattern 34 are It is formed on one side or both sides by performing a predetermined etching process on the copper clad laminate.
  • the insulating substrate 35 is formed by forming an adhesive layer for electroless plating on a glass epoxy substrate, a polyimide substrate, a ceramic substrate, a metal substrate, or the like, and then roughening the surface to obtain a roughened surface.
  • a copper circuit pattern may be formed by applying an electroless plating thereto.
  • blank portions 36 are formed at a plurality of locations in the metal region 32.
  • the blank portion 36 is formed by an etching process at the same time as the formation of the metal region 32.
  • a mask filter is formed on the interlayer insulating layer 39.
  • a conductor copper foil
  • the mask film 4 is positioned near the mask region 42.
  • the light radiated from 1 to the interlayer insulating layer 39 is suppressed from being scattered through the blank portion 36, whereby the lower side of the mask region 42 is Light is prevented from being incident on the interlayer insulating layer 39 existing in the semiconductor device, and the exposure process of the interlayer insulating layer 39 by the mask region 42 can be performed reliably. This will be described later.
  • the blank portion 36 is constituted by an arc-shaped window portion 36A obtained by dividing a circular window having a predetermined width into four.
  • the conductor portion 37 which is defined by the inner circle and is separated from the metal region 32 by the blank portion 36, is formed wider than the area of the mask region 42 of the mask film 41.
  • the central portion of the conductor portion 37 is covered via the mask region 42 with the mask film 41 superimposed on the interlayer insulating layer 39.
  • the diameter of the inner circle is 125 m to 350 j
  • the diameter of the outer circle is 250 ⁇ 111 to 800 111, between each window part 36 A
  • the gap is desirably about 50 ⁇ to 25 ⁇ zm.
  • FIG. 15 is an explanatory view showing a variation of the blank portion 36.
  • an example consisting of a circular window basically consists of a window part 36 A obtained by dividing a circular window into two parts around a conductor part 37.
  • Fig. 15 (A), upper left blank section 36), conductor section 37, and one arc-shaped window section 36A (Fig. 15 (A), upper right section) (See Figure 15 (A), lower left blank section 36), which is composed of a window section 36A, which is a three-sectioned circular window around conductor section 37.
  • Figure 15 shows an example of a window basically consisting of a square window.
  • one rectangular window 36 A around the square conductor 37 (the upper left blank 36 in FIG. 15 (B))
  • a rectangular window is divided into four parts around the square conductor part 37, and the window part 36A is composed of the window part 36A (the blank part 36 at the upper right in Fig. 15 (B)).
  • the window consists of a rectangular window 36 divided into two parts around the periphery of 7 (blank part 36 at the lower left in Fig. 15 (B)), and a square around the conductor 3 7 It is conceivable that the window shown in Fig. 15 (B) has a non-uniformly divided window section 36A (blank section 36 in the lower right in Fig. 15 (B)).
  • one hexagonal window 36 A around hexagonal conductor 37 (blank 36 in upper left in Fig. 15 (C)), hexagon It consists of a window section 36 A, which is obtained by unequally dividing a hexagonal window into three around the conductor section 37 (Fig. 15 (C), upper right blank section 36), hexagonal It is conceivable to construct a hexagonal window around the conductor 37 with a hexagonal window divided into three windows 36A (the lower left blank 36 in Fig. 15 (C)).
  • each blank portion 36, between the metal region 32 and the circuit pattern 34, between the circuit patterns 34, and between the connection pad 33 and the circuit pattern 34 is filled with a filling resin, and a filling resin layer 38 is formed.
  • the filling resin layer 38 is formed so as to be substantially flush with the upper surfaces of the metal region 32, the connection pad 33, and the circuit pattern 34, and the filling resin layer 38, the metal region 32 The upper surfaces of the connection pad 33 and the circuit pattern 34 are flush with each other.
  • an interlayer insulating layer 39 (described later) is applied and formed with a uniform thickness. be able to.
  • the filling resin a solventless resin is preferable, and an epoxy resin is preferable.
  • the solvent is not used is that the solvent remaining in the filled resin layer 38 may cause peeling of the filled resin layer 38 when heat treatment is performed.
  • the filling resin contains inorganic particles such as silica, the curing shrinkage of the filling resin layer 38 can be reduced and the insulating substrate 35 can be prevented from warping.
  • the metal region 32, the connection pad 33, the circuit pattern 34, and the like are formed on the interlayer material, the metal region 32, the connection pad 33, and the circuit pattern 34 are respectively provided.
  • a plating resist is formed.
  • the upper surfaces of the metal region 32, the connection pad 33, and the circuit pattern 34 are flush with the upper surface of the plating resist. Therefore, the interlayer insulating layer 39 can be formed with a uniform thickness.
  • the surfaces may be polished with a belt sander or the like.
  • the upper surface of the metal region 32, the connection pad 33, the circuit pattern 34, the filling resin layer 36 or the plating resist layer 38 formed on the same surface is provided with an interlayer insulating layer 39. Is formed by application.
  • the interlayer insulating layer 39 is formed by coating, as described above, each blank portion 36, between the metal region 32 and the circuit pattern 34, between the circuit patterns 34, and between the connection pad 33 and the circuit A filling resin layer 38 and a fitting resist layer 38 'are formed between the patterns 34 and the upper surfaces thereof are flush with each other, so that the interlayer insulating layer 39 has a uniform thickness.
  • the interlayer insulating layer 39 can be formed by applying and using various photosensitive resins.
  • an adhesive for electroless plating is used as a resin material for forming the interlayer insulating layer 39.
  • an adhesive for electroless plating An adhesive obtained by dispersing heat-resistant resin particles that are soluble in an acid or an oxidizing agent in a heat-resistant resin that is hardly soluble in an acid or an oxidizing agent can be used.
  • the electroless adhesive is the adhesive described in Japanese Patent Publication No. 4-55555, Japanese Patent Publication No. 5-1846476, Japanese Patent Publication No. 7-345055, etc. It has the same composition as the agent.
  • the most suitable adhesive for electroless plating is one in which heat-resistant resin particles soluble in an acid or an oxidizing agent are dispersed in a heat-resistant resin that is hardly soluble in an acid or an oxidizing agent. This is because by roughening and removing the heat-resistant resin particles soluble in an acid or an oxidizing agent, an octopus-shaped anchor can be formed on the surface and the adhesion to the conductor circuit can be improved.
  • a photosensitive thermosetting resin or a composite of a photosensitive thermosetting resin and a thermoplastic resin is desirable. This is because by photosensitization, a via hole can be easily formed by exposure and development.
  • a composite with a thermoplastic resin the toughness can be improved, the peel strength of the conductive circuit can be improved, and the occurrence of cracks in via holes due to heat cycles can be prevented.
  • an epoxy acrylate obtained by reacting an epoxy resin with acrylic acid, methyl acrylate, or the like is preferably a complex of epoxy acrylate and polyether sulfone.
  • the epoxy acrylate is preferably one in which 20 to 80% of the total epoxy groups have reacted with acrylic acid or mesyacrylic acid.
  • the heat-resistant resin particles include (1) heat-resistant resin powder having an average particle diameter of 10 / m or less, (2) aggregated particles of heat-resistant resin powder having an average particle diameter of 2 Atm or less, and (3) average particle diameter.
  • Average particle size less than 2 im It is desirable to select from pseudo particles obtained by adhering at least one of thermal resin powder and inorganic powder. These can form complex anchors.
  • epoxy resin epoxy resin, amino resin (melamine resin, urea resin, guanamine resin) and the like are preferable.
  • the solubility of an epoxy resin in an acid or an oxidizing agent can be arbitrarily changed by changing the type of an oligomer, the type of a curing agent, and the bridge density.
  • bisphenol A-type epoxy resin oligomer cured with an amine-based hardener is easily dissolved in an oxidizer.
  • Novolac epoxy resin oligomers cured with imidazole-based curing agents are difficult to dissolve in oxidizing agents.
  • the acid used in the second embodiment includes phosphoric acid, hydrochloric acid, sulfuric acid, or an organic acid such as formic acid or acetic acid, and an organic acid is particularly desirable. This is because it is difficult to corrode the metal conductor layer exposed from the via hole when the roughening treatment is performed.
  • the oxidizing agent is preferably chromic acid or permanganate (such as permanganate lithium).
  • the interlayer insulating agent may have a plurality of layers. In the case of multiple layers, the following forms are available.
  • the side closer to the upper conductor circuit is made of a heat-resistant resin that is sparingly soluble in acid or oxidizing agent.
  • Adhesive for electroless plating in which heat-resistant resin particles are dispersed Is a two-layer structure made of a heat-resistant resin that is hardly soluble in oxidizing agents.
  • a filling resin material is embedded between the lower conductor circuits so that the surface of the lower conductor circuit and the surface of the filling resin material are flush with each other. Then, a heat-resistant resin layer hardly soluble in an acid or an oxidizing agent is formed thereon, and heat-resistant resin particles soluble in the acid or the oxidizing agent are further formed on the heat-resistant resin layer hardly soluble in the acid or the oxidizing agent.
  • the interlayer insulating layer 39 has a via hole 40 corresponding to the conductor portion 37 surrounded by each window portion 36 A of the blank portion 36 and the connection pad 33. Are formed.
  • the via hole 40 is overlapped with the mask film 41 in close contact with the interlayer insulating layer 39 such that the mask area 42 of the mask film 41 corresponds to the conductor portion 37 and the connection pad 33.
  • light is irradiated from above the mask film 41 by a light source to expose the mask film 41, and then the film is formed by performing a predetermined developing process. Since the developing process is performed by a known method, a detailed description is omitted here.
  • FIG. 14 is an enlarged partial cross-sectional view schematically showing a state in which the interlayer insulating layer 39 on the metal region is exposed.
  • the mask region 42 of the mask film 41 was surrounded by each window portion 36A of the blank portion 36 formed in the metal region 32.
  • a mask film 41 is laminated on the interlayer insulating layer 39 so as to correspond to the conductor portion 37.
  • light is irradiated from above the mask film 41 to isolate the interlayer. Exposure of the edge layer 39 is performed.
  • the mask film 41 is formed transparent except for the black mask area 42, the irradiation light is shielded by the mask area 42 and a portion other than the mask area 42 is exposed. Then, the light passes through the mask film 41 and reaches the inside of the interlayer insulating layer 39. As a result, the portion of the interlayer insulating layer 39 covered with the mask region 42 is maintained in an uncured state without being cured, while the interlayer insulating layer not covered with the mask region 42 is maintained. The rest of the layer 39 is light cured.
  • the interlayer insulating layer 39 is formed by applying a uniform thickness on the upper surface of the metal region 32, the filling resin layer 38, etc., the boundary between the mask region 41 and the mask region 42 of the mask film 41 is formed.
  • the interlayer insulating layer 39 can be exposed with a good exposure resolution.
  • a blank portion 36 without a conductor composed of each window portion 36 A is formed around the conductor portion 37 corresponding to the mask region 42, and a filled resin layer is formed in each window portion 36 A.
  • the filling 38 is formed or the plating resist layer 38 is formed, the light irradiated near the outside of the inner mask region 42 of the light irradiated as described above is Most of the light is not absorbed and scattered by the filled resin layer 38, and the light scattered on the metal region 32 outside the blank portion 36 is below the mask region 42. It hardly enters the existing interlayer insulating layer 39. As a result, as described above, the interlayer insulating layer 39 can be exposed with good resolution at the boundary of the mask region 42 and the like, and the interlayer insulating layer 39 existing below the mask region 42 can be exposed. Curing due to scattered light scattered from the metal region 32 can be efficiently suppressed.
  • the interlayer insulating layer 39 existing in an uncured state on the conductor portion 37 is completely removed.
  • the conductor 3 7 The via hole 40 exposing the conductor portion 37 can be formed without leaving the film of the interlayer insulating layer 39 thereon.
  • a circuit pattern 43 is formed continuously on the interlayer insulating layer 39 and inside each via hole 40.
  • the circuit pattern 43 is formed by roughening the insulating substrate 35 after the formation of the via hole 40, performing plating, and performing a catalyst nucleation treatment, and then immersing the substrate in an electroless plating bath to form a plating film. It is provided by doing. It should be noted that a known method is used for the electroless plating method, and therefore a detailed description thereof is omitted here.
  • FIG. 6 is a process chart showing a manufacturing process of the printed wiring board 31.
  • a predetermined etching process is performed on the copper-clad laminate to form a metal region 32 and a metal region 32 2 having a large area such as a power supply plate or a ground pattern on the upper surface.
  • a blank part 36 (consisting of four arc-shaped windows 36 A, with a conductor 37 at the center of each window 36 A) where there are no conductors at a plurality of locations inside, a connection pad 33. Create an insulating substrate on which the circuit pattern 34 is formed (see Fig. 16 (A)).
  • a filling resin is applied to the upper surface of the insulating substrate 35, and the window portion 36 A of each blank portion 36, between the metal region 32 and the circuit pattern 34, and between the circuit pattern 34 and the circuit board 34 are formed.
  • a filling resin layer 38 is formed by filling a filling resin between the connection pad 33 and the space between the connection pad 33 and the circuit pattern 34 (see FIG. 16 (B)). Further, in this state, since irregularities of the filling resin exist on the upper surface of the insulating substrate 35, the upper surface of the insulating substrate 35 is polished by a known polishing method. As a result, the upper surfaces of the filled resin layer 38, the metal region 32, the connection pad 33, and the circuit pattern 34 become flush (FIG. 16 (C)). See).
  • the interlayer insulating layer 39 has a uniform thickness based on the fact that the upper surfaces of the filling resin layer 38, the metal region 32, the connection pad 33, and the circuit pattern 34 are flush with each other. It can be formed by coating.
  • the mask film 41 is adhered to the inter-layer insulating layer 39 so that the mask region 42 of the mask film 41 corresponds to the conductor 37 and the connection pad 33 of the metal region 32. Let it overlap. Thereafter, light from a light source is irradiated from above the mask film 41 to expose the interlayer insulating layer 39 (see FIG. 16 (E)). At this time, as described above, since the interlayer insulating layer 39 is formed by applying a uniform thickness on the upper surface of the metal region 32, the filling resin layer 38, and the like, the mask region 4 of the mask film 41 is formed. The interlayer insulating layer 39 can be exposed at a good exposure resolution at the boundary of 2, for example.
  • a blank portion 36 without a conductor composed of each window portion 36 A is formed around the conductor portion 37 corresponding to the mask region 42, and a filled resin layer 38 is formed in each window portion 36A. Is filled and formed, so that most of the light radiated as described above near the outside of the inner mask region 42 is absorbed and scattered by the filled resin layer 38.
  • light scattered on the metal region 32 outside the blank portion 36 almost does not enter the interlayer insulating layer 39 existing below the mask region 42. Absent. This allows the interlayer insulating layer 39 to be exposed with a good resolution at the boundary between the mask regions 42 and the like as described above. 9 is effectively prevented from being hardened by scattered light scattered from the metal region 32. Can be.
  • the portion on the conductor portion 37 covered with the mask region 42 in the interlayer insulating layer 39 is maintained in a completely uncured state,
  • the interlayer insulating layer 39 other than the portion covered with the mask region 42 is completely cured by a photocuring reaction.
  • the interlayer insulating layer 39 existing in an uncured state on the conductor portion 37 can be completely removed,
  • the via hole 40 that completely exposes the conductor portion 37 can be formed without leaving the film of the interlayer insulating layer 39 on the conductor portion 37.
  • a continuous circuit pattern 43 is formed over the interlayer insulating layer 39 and inside the via hole 40 by the electroless plating method.
  • the printed wiring board 31 is manufactured (see FIG. 16 (F)).
  • the interlayer insulating layer 39 hardened by the exposure treatment remains on the insulating substrate 35 as it is.
  • the mask film 41 for forming the via hole 40 corresponding to the metal region 32 is provided on the interlayer insulating layer 39.
  • the interlayer insulating layer 39 is exposed by irradiating light from above the mask region 42 in the overlapping state, the interlayer insulating layer 39 is formed of the metal region 32, the filling resin layer 38, the plating resist layer 3 Since the upper surface 8 'is coated and formed with a uniform thickness, the interlayer insulating layer 39 can be exposed with a good exposure resolution at the boundary between the mask regions 42 of the mask film 41.
  • each window portion 36 A has a filling resin layer 38 filled or formed with a plating resist layer 38 ′.
  • Most of the light irradiated near the outer side of the mask region 42 of the light irradiated as described above is not absorbed and scattered by the filling resin layer 38, and the blank portion The light scattered on the metal region 32 outside the region 36 hardly enters the interlayer insulating layer 39 existing below the mask region 42.
  • a blank portion 36 is provided around the conductor portion 37 serving as a connection pad, and a filling resin 38 is formed in the blank portion 36 to form a plating resist layer 38 '. Therefore, compared with the case where the blank portion 36 is not formed, the adhesiveness with the interlayer insulating layer formed thereon is excellent.
  • the interlayer insulating layer is formed on the metal region as it is, the resin and the metal are not easily compatible with each other and are easily peeled off.
  • the metal region and the interlayer insulating layer are likely to be separated near the via hole.
  • a filling resin 38 and an adhesive resist layer 38 ' are formed in a blank portion 36 around a conductor portion 37 which is a connection pad to which a via hole is connected. It is more familiar with the inter-layer insulating layer than metal, so that peeling of the inter-layer insulating layer can be prevented.
  • the present invention is not limited to the second embodiment, and it is needless to say that various improvements and modifications can be made without departing from the gist of the present invention.
  • the metal region 32 and the like are formed on one surface of the insulating substrate 35, but are formed on both surfaces of the insulating substrate 35 and in a multilayer structure. May be.
  • FIG. 17 shows a connection structure in which a connection pad formed on a core substrate and a pattern on an interlayer insulating layer are connected via holes in the multilayer printed wiring board according to the first embodiment.
  • 17 (A) and (D) are plan views of a multilayer printed wiring board
  • FIGS. 17 (B) and (C) are cross-sectional views of the multilayer printed wiring board.
  • the multilayer printed wiring board 51 has an insulating base material 52 as a core base material.
  • a through hole 53 is formed in 52.
  • a conductor layer 54 is formed on the inner wall of the through-hole 53 by through-hole plating, and a circular through-hole land 55 continuous with the conductor layer 54 on both upper and lower surfaces of the insulating base material 52 is formed. Is provided.
  • the through hole land 55 on the upper surface of the insulating base material 52 has a teardrop shape or an elliptical shape, which indicates that one end of the through hole land 55 (FIG. 17 (A), ( The right end in (B)) has a connection pad for connecting a bore 60 described later. ing.
  • connection pad 56 is formed on the lower surface of the base material 52 at a position separated from the through-hole land 55.
  • a filling resin 57 is filled between the through hole land 55, the connection pad 56 and the other circuit patterns on the inside of the through hole 53 and on both sides of the base material 52.
  • an interlayer insulating layer 58 is provided on the upper surface of the base material 52, and the interlayer insulating layer 58 is provided at a position corresponding to the constricted portion of the through-hole land 55.
  • a via hole 60 having a conductor layer 59 formed therein is provided therein, and a circuit pattern 61 connected to the conductor layer 59 is formed.
  • the constricted portion of the through-hole land 55 is connected to the circuit pattern 61 via the conductor layer 59 of the via hole 60.
  • an interlayer insulating layer 58 is formed on the lower surface of the base material 52, and a conductive layer 59 is provided inside the interlayer insulating layer 58 at a position corresponding to the connection pad 56.
  • Via holes 60 are formed, and connection pads 56 and conductive layers 59 are interconnected.
  • a metal resist layer required when the conductor layer 59 and the circuit pattern 61 are formed through electroless plating. 6 2 are formed around the conductor layer 59 and the circuit pattern 61 of the via hole 60.
  • a via hole 60 is formed in the interlayer insulating layer 58, and the via hole 60 on the base material 52 is narrowed via the conductor layer 59.
  • a method of connecting the flat portion (corresponding to a connection pad) and the circuit pattern 61 on the interlayer insulating layer 58 is performed as follows.
  • the description will focus on the upper configuration of the printed wiring board 51.
  • through-hole drilling, electroless plating, predetermined etching, resin filling, and the like are performed on the double-sided copper-clad laminate, so that through holes 53, conductor layers 54, and tears are formed in the base material 52.
  • Drop-shaped through-hole land 5 5 After forming the connection pad 56 (the pad on the lower surface of the base material 52), a photosensitive resin is applied to the upper surface of the base material 52 and dried to form the interlayer insulating layer 58, and the via hole is formed. Exposure is performed while a mask film (not shown) having a light-shielding pattern corresponding to 60 and the circuit pattern 61 is in close contact with the interlayer insulating layer 58.
  • the mask film is peeled off from the interlayer insulating layer 58 to perform development. As a result, via holes 60 are formed. Further, a metal catalyst nucleus is provided on the interlayer insulating layer 58, and after forming the metal resist layer 62, the conductor layer 59 and the circuit pattern 61 are formed by performing electroless plating. Form. As a result, the right end of the through-hole land 55 is connected to the circuit pattern 61 via the conductor layer 59, and the printed wiring board 51 is manufactured.
  • thermosetting resin such as an epoxy resin, a polyimide resin, a bismaleide triazine resin, and a phenol resin, or a photosensitive resin thereof was used.
  • a photosensitive resin, a thermoplastic resin such as polyether sulfone, a composite of a thermoplastic resin and a thermosetting resin, and a composite of a photosensitive resin and a thermoplastic resin can be used.
  • these surfaces may be subjected to a roughening treatment with an oxidizing agent, an acid, an alkali or the like. By roughening, the adhesion to the conductor circuit formed on the surface can be improved.
  • an adhesive for electroless plating is desirable.
  • the most suitable adhesive for electroless plating is one in which heat-resistant resin particles that are soluble in an acid or an oxidizing agent are dispersed in a heat-resistant resin that is hardly soluble in an acid or an oxidizing agent. This is because by roughening and removing the heat-resistant resin particles soluble in an acid or an oxidizing agent, an octopus-shaped anchor can be formed on the surface and the adhesion to the conductor circuit can be improved.
  • thermosetting resin or a photocured thermosetting resin and a thermoplastic resin are desirable. This is because by photosensitization, via holes can be easily formed by exposure and development. Further, by forming a composite with a thermoplastic resin, the toughness can be improved, the beer strength of the conductive circuit can be improved, and the occurrence of cracks in via holes due to heat cycles can be prevented.
  • an epoxy acrylate obtained by reacting an epoxy resin with acrylic acid, methyl acrylate, or the like is preferably a complex of epoxy acrylate and polyether sulfone.
  • the epoxy acrylate is preferably one in which 20 to 80% of all epoxy groups have reacted with acrylic acid / methacrylic acid.
  • the heat-resistant resin particles include (1) heat-resistant resin powder having an average particle size of 10 Aim or less, (2) aggregated particles obtained by aggregating heat-resistant resin powder having an average particle size of 2 m or less, and (3) average particle size.
  • epoxy resin epoxy resin, amino resin (melamine resin, urea resin, guanamine resin) and the like are preferable.
  • the solubility of an epoxy resin in an acid or an oxidizing agent can be arbitrarily changed by changing the type of an oligomer, the type of a curing agent, and the bridge density.
  • bisphenol A type epoxy resin oligomer cured with an amine-based hardener is easily dissolved in an oxidizer.
  • novolac epoxy resin oligomer was cured with an imidazole-based curing agent. Is difficult to dissolve in oxidizing agents.
  • the acid used in the third embodiment includes phosphoric acid, hydrochloric acid, sulfuric acid, or an organic acid such as formic acid or acetic acid, and an organic acid is particularly desirable. This is because it is difficult to corrode the metal conductor layer exposed from the via hole when the roughening treatment is performed.
  • the oxidizing agent is preferably chromic acid or permanganate (such as permanganate lithium).
  • the interlayer insulating agent may have a plurality of layers. In the case of multiple layers, the following forms are available.
  • the side closer to the upper conductor circuit is made of a heat-resistant resin that is sparingly soluble in acid or oxidizing agent.
  • Adhesive for electroless plating in which heat-resistant resin particles are dispersed, and has a two-layer structure in which the side close to the lower conductor circuit is made of a heat-resistant resin that is hardly soluble in acid or oxidizing agent.
  • a filling resin material is embedded between the lower conductor circuits so that the surface of the lower conductor circuit and the surface of the filling resin material are flush with each other. Then, a heat-resistant resin layer hardly soluble in an acid or an oxidizing agent is formed thereon, and heat-resistant resin particles soluble in the acid or the oxidizing agent are further formed on the heat-resistant resin layer hardly soluble in the acid or the oxidizing agent. It has a three-layer structure in which a dispersed adhesive for electroless plating is formed.
  • the through-hole land 55 has a teardrop shape, and the through-hole land 55 has a peer hole 60 inside the through-hole land 55. Is connected, The pad for connecting the through hole land 55 and the via hole 60 is formed integrally, so that the bottom of the via hole 60 is connected to the right end of the through hole land 55. The required connection area can be increased. Thereby, the mask film is brought into close contact with the interlayer insulating layer 58 on the base material 52, and the light shielding pattern of the mask film is exposed while corresponding to the via hole forming portion, thereby forming the via hole 60.
  • the allowable shift range of the light-shielding pattern of the mask film with respect to the via-hole forming portion can be significantly increased, and the direction of the arrow between the right end of the through-hole land 55 and the mask film (FIG. 17 ( A) (See)) Even if the position shifts, the via hole 60 and the right end of the through hole land 55 (corresponding to the pad) are stably connected with good connection reliability. Is what you can do.
  • the base material 52 may be a multilayer printed wiring board.
  • FIG. 18 is a plan view of the multilayer printed wiring board according to the second embodiment.
  • the multilayer printed wiring board according to the second embodiment has basically the same configuration as the multilayer printed wiring board 51 according to the first embodiment. Only the characteristic configuration of the via hole 60 connected to the teardrop-shaped through-hole land 55 will be described.
  • FIG. 18 it corresponds to the constricted part of the teardrop-shaped through-hole land 55 formed around the through-hole 53 on the upper surface of the base material 52.
  • a via hole 60 is formed in the interlayer insulating layer 58, and a via hole land 63 having a teardrop shape is provided around the via hole 60.
  • the opening portion 64 of the via hole 60 is formed at an expanded portion of the via hole land 63.
  • both the through-hole land 55 and the via-hole land 63 have a teardrop shape. Since the opening 64 of the via hole 60 is formed in the expanded portion of the land 63, the through hole land 55 is further provided than in the multilayer printed wiring board 51 of the first embodiment.
  • the allowable range of forming the opening 64 of the via hole 60 on the right end of the hole is expanded. Therefore, the allowable shift range of the light-shielding pattern of the mask film with respect to the via-hole forming portion can be significantly increased, and when a positional shift occurs between the through hole land 55 and the mask film, it is possible to reduce the positional deviation. Also, as shown by the middle arrow in FIG. 18, the via hole 60 and the through-hole land 55 can be stably connected with good connection reliability regardless of the direction of the displacement.
  • FIG. 19 is a plan view of the multilayer printed wiring board according to the third embodiment.
  • the multilayer printed wiring board of the third embodiment has basically the same configuration as the multilayer printed wiring board 51 of the first embodiment. Only the characteristic configuration of the via hole 60 connected to the teardrop-shaped through-hole land 55 will be described.
  • the interlayer insulating layer 58 has a via hole corresponding to the constricted portion in the teardrop-shaped through hole land 55 formed around the through hole 53 on the upper surface of the base material 52. 60 are formed and the A via hole land 65 having a substantially elliptical shape is provided around the via hole 60.
  • the opening 66 of the via hole 60 is formed at one end (the left end in FIG. 19) of the via hole 63 in the long axis direction of the ellipse.
  • the through-hole land 55 has a droplet shape, and the via-hole land 65 around the via hole 60 has an oval shape. Therefore, as in the case of the second embodiment, the allowable range of formation of the opening 66 of the via hole 60 is further expanded to allow the shift range of the light shielding pattern in the mask film with respect to the via hole forming portion. Can be significantly increased. As a result, even if a positional shift occurs between the through-hole land 55 and the mask film, good connection reliability can be obtained regardless of the direction of the positional shift as shown by the arrow in FIG. Thus, the via hole 60 and the through hole land 55 can be connected stably.
  • FIG. 20 is a plan view of the multilayer printed wiring board according to the fourth embodiment.
  • the multilayer printed wiring board of the fourth embodiment has basically the same configuration as the multilayer printed wiring board 51 of the first embodiment. Only the characteristic configuration of the via hole 60 connected to the teardrop-shaped through-hole land 55 will be described.
  • via holes are formed in the interlayer insulating layer 58 corresponding to the constricted portions of the droplet-shaped through-hole land 55 formed around the through-hole 53 on the upper surface of the base material 52.
  • a via hole land 67 having a droplet shape is provided around the via hole 60.
  • the opening 68 of the via hole 60 is It is formed in the extended part of the via land 67.
  • a connection pad 69 having a teardrop shape is electrically connected to the via hole land 67 via a circuit pattern 61 on the interlayer insulating layer 58. Having.
  • the connection pad 69 is connected to a via hole formed in another interlayer insulating layer (not shown) further formed on the interlayer insulating layer 58.
  • the multilayer printed wiring board 51 according to the fourth embodiment has the same configuration as the multilayer printed wiring board 51 according to the second embodiment, and also includes a via hole run on the interlayer insulating layer 58.
  • the pad 67 is electrically connected to the teardrop-shaped connection pad 69, and thus the connection pad 69 formed on the interlayer insulating layer 58 also has a teardrop shape. Accordingly, in addition to the effects obtained by the multilayer printed wiring board 51 of the second embodiment, the via holes connected to the connection pads 69 (the interlayer formed on the upper surface of the interlayer insulating layer 58) The connection area of the bottom surface (provided on the insulating layer) can be increased.
  • the mask film is brought into close contact with the interlayer insulating layer further formed on the interlayer insulating layer 58 of the base material 52, and the light-shielding pattern of the mask film is exposed while corresponding to the via hole forming portion, thereby exposing the via hole.
  • the allowable shift range of the light-shielding pattern in the mask film with respect to the via-hole forming portion can be greatly increased, and the positional shift between the connection pad 69 and the mask film is in the direction of the arrow (FIG. 20), the via hole and the connection pad 69 can be stably connected with good connection reliability.
  • FIG. 21 shows a connection in which a connection pad formed on an interlayer insulating layer and a pattern on another interlayer insulating layer are connected via a via hole in the multilayer printed wiring board according to the fifth embodiment.
  • FIG. 21 (A) is a plan view of a multilayer printed wiring board
  • FIG. 21 (B) is a cross-sectional view of the multilayer printed wiring board.
  • connection pad 72 constituting a part of a lower conductor circuit 72A is formed on an upper surface of a substrate 71.
  • a filling resin layer 73 is provided around the connection pad 72.
  • An interlayer insulating layer 74 is formed on the upper surface of the connection pad 72 and the filling resin layer 73, and a conductive layer is provided inside the interlayer insulating layer 74 at a position corresponding to the connection pad 72.
  • a connection pad 77 having a generally elliptical shape is formed, including a via hole 76 on which a hole 75 is formed.
  • the elliptical connection pad 77 forms a part of the intermediate-layer conductor circuit, and is formed on an interlayer insulating layer 80 described later at one end of the ellipse in the major axis direction.
  • a via hole 82 constituting a part of the upper layer conductor circuit 84 is connected, and the other end of the oblong in the major axis direction is a part of the via hole land 78 of the via hole 76. Is composed.
  • the connection pad 72 on the base 71 is connected to the connection pad 77 from the conductor layer 75 of the via hole 76.
  • connection pad 77 has an elliptical shape in which the opposing sides of the rectangle are formed in an arc shape toward the outside, as is clear from Fig. 21 (A), and the opposing sides of the ellipse.
  • the shape may be an arc drawn toward the outside.
  • connection pad 77 including the conductor layer 75 of the via hole 76 each conductor layer 75 and the connection pad 77 are formed through electroless plating.
  • a metal resist layer 79 required for the formation is formed.
  • another interlayer insulating layer 80 is provided on the upper surface of the interlayer insulating layer 74, and one end of the connection pad 77 (FIG. 21 (A), (B, middle, right end), a via hole 82 in which a conductor layer 81 is formed is provided, and an upper conductor circuit 8 including a circuit pattern 83 connected to the conductor layer 81 is provided. 4 is formed.
  • the connection pad 77 of the interlayer insulating layer 4 is connected to the circuit pattern 83 via the conductor layer 81 of the via hole 82.
  • the metal resist required when forming the conductor layer 81 and the circuit pattern 83 through electroless plating is used.
  • Layer 85 is formed around the conductor layer 81 and the circuit pattern 83 of the via hole 82.
  • the method for manufacturing the multilayer printed wiring board 70 according to the fifth embodiment is basically the same as the method for manufacturing the multilayer printed wiring board according to the first embodiment. Here, the description is omitted.
  • connection pad 77 is formed by continuously integrating the via hole 82 of the conductor circuit 84 with the pad of the conductor circuit 84.
  • the connection pad 77 has an elliptical or rectangular shape whose opposite sides are arcs directed outward. The shape of the oval is drawn. Therefore, there is no place in the connection pad 77 where stress concentration occurs, and a crack is generated in the interlayer insulating layers 74 and 80 even during the heat cycle. Can be reliably prevented.
  • connection area of the bottom surface of the via hole 82 with respect to the connection pad 77 can be increased, whereby the mask film can be used for interlayer insulation on the base material 71.
  • the light-shielding pattern of the mask film is When forming the via holes 82 by exposure corresponding to the hole forming portions, the allowable shift range of the light shielding pattern in the mask film with respect to the via hole forming portions is greatly increased, and the connection pad 77 and the mask pad are formed. Even in the event of a displacement between the film and the film in the direction of the arrow (see Fig. 21 (A)), the via hole 82 and the connection pad 77 can be stably connected with good connection reliability. You can do it.
  • the base 71 may be a multilayer printed wiring board.
  • FIG. 22 is a plan view of the multilayer printed wiring board according to the sixth embodiment.
  • the multilayer printed wiring board according to the sixth embodiment has basically the same configuration as the multilayer printed wiring board 70 according to the fifth embodiment. Only the characteristic configuration of the via hole 82 connected to the elliptical connection pad 77 will be described.
  • via holes 82 are formed in the interlayer insulating layer 74 so as to correspond to the right-hand arcs of the elliptical connection pad 77 on the upper surface of the interlayer insulating layer 74.
  • a viahole land 86 having a teardrop shape is provided around the viahole 82.
  • the opening portion 87 of the via hole 82 is formed in the expanded portion of the via hole land 86.
  • the right end of the connection pad 77 is formed in an arc shape, and the via land 86 has a teardrop shape. Further, since the opening 87 of the via hole 82 is formed in the expanded portion of the land 86, the connection is further improved than in the multilayer printed wiring board 70 of the fifth embodiment. Forming allowance for forming opening 87 of via hole 82 on the right end of pad 77 The range will be expanded. Therefore, the allowable shift range of the light blocking pattern of the mask film with respect to the via hole forming portion can be significantly increased, and even when a positional shift occurs between the right end of the connection pad 77 and the mask film, As shown by the arrow in the middle of FIG. 22, it is possible to stably connect the via hole 82 and the connection pad 77 with good connection reliability regardless of the direction of the displacement.
  • FIG. 23 is a plan view of the multilayer printed wiring board according to the seventh embodiment.
  • the multilayer printed wiring board of the seventh embodiment basically has the same configuration as the multilayer printed wiring board 70 of the fifth embodiment. Only the characteristic configuration of the via hole 82 connected to the oval connection pad 77 will be described.
  • a via hole 82 is formed in the interlayer insulating layer 74 so as to correspond to the right-hand arc portion of the elliptical connection pad 77 on the upper surface of the interlayer insulating layer 74.
  • a via hole land 88 having an oval shape is provided around the via hole 82.
  • the opening 89 of the via hole 82 is formed at one end (the left end in FIG. 23) of the oblong land 88 in the long axis direction of the ellipse.
  • the right end of the oval connection pad 77 and the left end of the oval via hole 88 are formed by Both are formed in an arc shape, and the opening 89 of the via hole 82 is formed in the expanded portion of the land 88, so that the multilayer printed wiring board 7 of the fifth embodiment is formed.
  • the allowable range of forming the opening 89 of the via hole 82 on the right end of the connection pad 77 is further expanded as compared with the case of 0. Therefore, the mask film
  • the allowable shift range of the light-shielding pattern with respect to the via-hole forming portion can be significantly increased, and even if a positional shift occurs between the right end of the connection pad 77 and the mask film, the arrow in FIG. As shown by, the via hole 82 and the connection pad 77 can be stably connected with good connection reliability regardless of the direction of the positional deviation.
  • FIG. 24 is a plan view of the multilayer printed wiring board according to the eighth embodiment.
  • the multilayer printed wiring board of the eighth embodiment basically has the same configuration as the multilayer printed wiring board 70 of the fifth embodiment. Only the characteristic configuration of the via hole 82 connected to the oval connection pad 77 will be described.
  • a via hole 82 is formed in the interlayer insulating layer ⁇ 4 corresponding to the right-hand arc portion of the elliptical connection pad ⁇ 7 on the upper surface of the interlayer insulating layer 74.
  • a viahole land 90 having a teardrop shape is provided around the viahole 82.
  • the opening 91 of the via hole 82 is formed at the expanded portion of the via hole land 9 °.
  • a via hole formed in another interlayer insulating layer (not shown) further formed on the interlayer insulating layer 80 is connected.
  • the multilayer printed wiring board 70 according to the eighth embodiment has the same configuration as the multilayer printed wiring board 70 according to the sixth embodiment, and further includes a via hole run on the interlayer insulating layer 80. Electrical connection between the pad 82 and the drop-shaped connection pad 92 The connection pad 92 thus formed on the interlayer insulating layer 80 also has a teardrop shape. Therefore, in addition to the effects obtained by the multilayer printed wiring board 70 of the sixth embodiment, the via holes connected to the connection pads 92 (the interlayer formed on the upper surface of the interlayer insulating layer 80) The connection area of the bottom surface (provided on the insulating layer) can be increased.
  • the via hole is formed.
  • the allowable shift range of the light-shielding pattern of the mask film with respect to the via hole forming portion can be significantly increased, and a positional shift occurs between the connection pad 92 and the mask film in the direction of the arrow (see FIG. 24). In this case, the via hole and the connection pad 92 can be stably connected with good connection reliability.
  • FIG. 25 shows a connection structure in which a connection pad formed on an interlayer insulating layer and a pattern on another interlayer insulating layer are connected via holes in the multilayer printed wiring board according to the ninth embodiment.
  • FIG. 25 (A) is a plan view of the multilayer printed wiring board
  • FIG. 25 (B) is a cross-sectional view of the multilayer printed wiring board.
  • the printed wiring board 100 has a base material 101, and the upper surface of the edge base material 101 has a lower conductor circuit 102A.
  • a circular connection pad 102 forming a part of the A filling resin layer 103 is provided around the connection pad 102.
  • An interlayer insulating layer 104 is formed on the upper surface of the connection node 02 and the filling resin layer 103, and a position corresponding to the connection pad 102 in the interlayer insulating layer 104.
  • An intermediate-layer conductor circuit 108 having a teardrop-shaped connection pad 107 connected from the portion of the via hole land 106 A on the constricted side via a circuit pattern 106 B is provided. ing.
  • the connection pad 107 is connected to the circuit pattern 106B on the side where the teardrop shape is narrowed, similarly to the pipeline land 106A.
  • connection pad 107 constitutes a part of the intermediate-layer conductor circuit 108, and an upper-layer conductor circuit 114 formed on an interlayer insulating layer 110 described later. Are connected. Thereby, the connection pad 102 on the base material 101 is connected to the connection pad 107 from the conductor layer 105 of the via hole 106.
  • via hole land 106 A, circuit pattern 106 B, and connection pad 107 via holes including conductive layers 105 are formed through electroless plating.
  • the metal resist layer 109 required for forming the hold land 106A, the circuit pattern 106B, and the connection pad 107 is formed.
  • another interlayer insulating layer 110 is provided on the upper surface of the interlayer insulating layer 104, and a position corresponding to the connection pad 107 in this interlayer insulating layer 110 is A via hole 112 having a conductor layer 111 formed therein is provided therein, and an upper conductor circuit 114 including a circuit pattern 113 connected to the conductor layer 111 is formed.
  • the connection pad 107 of the interlayer insulating layer 104 is connected to the conductor layer 111 of the via hole 112.
  • the conductor layer 1 1 1 and the circuit pattern 1 1 3 are formed around the conductor layer 1 1 1 of the via hole 1 1 2 and the circuit board 1 1 3 through electroless plating.
  • the metal resist layer 115 required at the time is formed.
  • the method for manufacturing the multilayer printed wiring board 100 according to the ninth embodiment is basically the same as the method for manufacturing the multilayer printed wiring board according to the first embodiment. Here, the description is omitted.
  • connection pad 10 formed on the intermediate-layer conductor circuit 108 and connected to the upper-layer conductor circuit 114 is provided.
  • the via hole land 106 A connected to the connection pad 102 of the lower conductor circuit 102 A both have a teardrop shape, and each connection pad 107 and the through hole Since the land 106A is connected to each other on the constricted side, the connection area of the bottom surface of the via hole 112 connected to the connection pad 107 can be increased. In this way, the mask film is brought into close contact with the interlayer insulating layer 110 on the substrate 101, and the light-shielding pattern of the mask film is exposed while corresponding to the via-hole forming portion to form the via hole 112.
  • the allowable shift range of the light-shielding pattern in the mask film with respect to the via-hole forming portion can be greatly increased, and the gap between the connection pad 107 and the mask film in the direction of the arrow (see FIG. 25). Even when a positional shift occurs, the via hole 112 and the connection pad 107 can be stably connected with good connection reliability. In addition, stress is unlikely to concentrate on a connection portion connecting the connection pad 107 and the via hole land 106 A to each other, so that even during a heat cycle, the interlayer insulating layer 104, A crack can be prevented from occurring on 110.
  • the base material 101 may be a multilayer printed wiring board. (10th embodiment)
  • FIG. 26 shows a connection structure for connecting a connection pad on an insulating base material and a pad on an interlayer insulating layer via holes in the multilayer printed wiring board according to the tenth embodiment.
  • 26 (A), (C;), (D) and (E) are plan views of the multilayer printed wiring board
  • FIG. 26 (B) is a cross-sectional view of the multilayer printed wiring board.
  • the printed wiring board 120 has a base material 121, and the base material 121 A connection pad 122 that forms a part of the lower conductor circuit 122 A is formed on the upper surface of the substrate, and a filling resin layer 123 is provided around the connection pad 122. .
  • An interlayer insulating layer 124 is formed on the upper surface of the connection pad 122 and the filling resin layer 123, and a position corresponding to the connection pad 122 in the interlayer insulating layer 124 is provided as follows.
  • It includes a via hole 126 in which a conductor layer 125 is formed, and has a droplet or elliptical via hole land 126 A around the hole 125, and a teardrop.
  • a via hole 126 in which a conductor layer 125 is formed, and has a droplet or elliptical via hole land 126 A around the hole 125, and a teardrop.
  • an upper layer conductor circuit 127 to which a circuit pattern 126B is connected from the constricted side of the higher land 126A is provided.
  • an upper-layer conductor circuit 127 is provided at one end of the oval.
  • the connection pad 122 on the insulating base material 122 is connected to the circuit pattern 126 B from the conductor layer 125 of the via hole 126.
  • the opening 129 of the via hole 126 is formed at the expanded portion of the teardrop-shaped via hole land 126A, as is apparent from FIG.
  • the conductor layer 125 including each conductor layer 125 was formed through electroless plating.
  • a metal resist layer 128 required for forming the circuit element 126 A and the circuit pattern 126 B is formed.
  • the via hole land 126A has a teardrop shape or an oval shape, and the teardrop shape. Since the openings 1 2 9 of the via holes 1 2 6 are formed in the expanded portion or the oval portion, the mask film is brought into close contact with the interlayer insulating layer 1 2 4 on the insulating substrate 1 2 1
  • the allowable shift range of the light-shielding patterns in the mask film with respect to the via-hole forming portions can be greatly increased. In the case where the misalignment occurs in the direction of the arrow (see Fig.
  • the opening portion 12 9 of the via hole 12 6 is formed in the widened or oval portion of the teardrop-shaped land 126 A. Form I can do it. In addition, stress is unlikely to concentrate at the connection between the via hole land 126 A and the circuit pattern 126 B of the upper-layer conductor circuit 127, which results in interlayer insulation even during a heat cycle. Cracks can be reliably prevented from occurring in the layers 124.
  • the substrate 122 may be a multilayer printed wiring board.
  • the pad shape of the lower conductor circuit connected to the via hole can be made into a teardrop shape or an oval shape.
  • the allowable deviation range with respect to the via hole forming portion can be increased.
  • stress is unlikely to concentrate in either the oval shape or the teardrop shape, and the plating resist in contact with the pad and cracks in the interlayer insulating layer are unlikely to occur.
  • the multilayer printed wiring board according to the eleventh embodiment has basically the same configuration as the multilayer printed wiring board 70 of the fifth embodiment, and is formed on an interlayer insulating layer. It has a connection structure for connecting a connection pad and a pattern on another interlayer insulating layer via a via hole.
  • FIG. 27 shows a connection structure in which a connection pad formed on an interlayer insulating layer and a pattern on another interlayer insulating layer are connected via via holes in the multilayer printed wiring board according to the first embodiment.
  • 27A is a plan view of the multilayer printed wiring board
  • FIG. 27B is a cross-sectional view of the multilayer printed wiring board.
  • the printed wiring board 130 has a base material 131, and the upper surface of the base material 131 has a lower conductor circuit 133A.
  • a connection pad 132 constituting a part thereof is formed, and a filling resin layer 133 is provided around the connection pad 132.
  • An interlayer insulating layer 134 is formed on the upper surface of the connection pad 132 and the filling resin layer 133, and a position corresponding to the connection pad 132 in the interlayer insulating layer 134.
  • a plurality of (three in FIG. 27) via holes 136 each having a conductor layer 135 formed therein, and a connection pad 137 having a substantially oval shape is formed. ing.
  • the elliptical connection pad 1337 forms a part of the intermediate-layer conductor circuit, and is formed on an interlayer insulating layer 140 to be described later at one end in the long axis direction of the ellipse.
  • the via-holes 142 which are formed by sharing a plurality of (three in FIG. 27) lands that constitute a part of the upper-layer conductor circuit 144, are connected together.
  • the other end of the ellipse in the major axis direction forms a part of the via hole land 138 of the via hole 136.
  • the connection pads 13 2 on the insulating base material 13 1 are connected to the connection pads 13 37 from the conductor layers 13 35 of the plurality of via holes 13 36.
  • connection pad 13 is evident from Fig. 27 (A).
  • the opposite sides of the rectangle may be formed in a shape in which arcs are drawn outward, and the opposite sides of the ellipse may be in a shape in which arcs are drawn outward.
  • connection pad 13 7 including the conductor layer 13 5 of each via hole 13 6, the conductor layer 13 5 and the connection pad 13 7 are connected through electroless plating.
  • a required resist layer 139 required for the formation is formed.
  • interlayer insulating layer 140 is provided on the upper surface of the interlayer insulating layer 134, and one end of the connection pad 133 is formed by the interlayer insulating layer 140 (FIG. 27).
  • A), (B), at the right end) there are provided three via holes 142 each having a conductor layer 141 formed therein, and at the same time, An upper conductor circuit 144 including a circuit pattern 144 to be connected is formed.
  • the connection pad 134 of the interlayer insulating layer 134 is connected to the circuit board 144 via the conductor layer 141 of each via hole 142.
  • the conductive layer 14 1 of the via hole 14 2 and the circuit pattern 14 3 are required to be formed around the conductive layer 14 1 and the circuit pattern 14 3 through electroless plating.
  • the resulting resist layer 145 is formed.
  • the upper-layer conductor circuit 144 has an elliptical connecting portion 144 in which the via holes 142 are formed and a circuit pattern 1 continuing from the connecting portion 144. Consists of 4 3.
  • the method for manufacturing the multilayer printed wiring board 130 according to the first embodiment is basically the same as the method for manufacturing the multilayer printed wiring board 51 according to the first embodiment. The description is omitted here.
  • the insulating base material and the connection on the base material 131 such as the multilayer printed wiring board are different.
  • the connection pad 13 2 When connecting the connection pad 13 2 to the connection pad 13 7 on the interlayer insulation layer 13 4, and the connection pad 13 7 and the upper conductor circuit 1 on the interlayer insulation layer 14 0
  • the connection is made via a plurality of via holes 13 6 and 14 2, and thus a plurality of via holes 13 6 and 14 2 Are formed collectively by sharing the land, so even if some via holes 13 6 and 14 2 are broken, the remaining via holes 13 6 and 14 2 Connection can be made securely.
  • connection portion 144 in the upper layer conductor circuit 144 may be circular or teardrop shape as shown in (C) and (D) of FIG.
  • the opening existing around the conductor pad region is arranged so as not to overlap the conductor pad region, and the periphery of the conductor pad region is arranged.
  • the amount of the filling resin filled in the opening in the opening substantially equal to the amount of the filling resin filling the other openings, it is provided on the upper surface of the interlayer insulating layer formed on the printed wiring board. It is possible to provide a highly reliable printed wiring board that can be reliably connected without causing a connection failure when connecting the circuit pattern and the conductor pad region.
  • the printed wiring board and the method for manufacturing the same by exposing the interlayer insulating layer through a mask film, When forming a metal layer, the thickness of the interlayer insulating layer formed on the circuit pattern including the metal region that acts as a power supply or ground layer is made uniform, and the interlayer insulating layer on the connection pad etc. In addition to preventing the exposure resolution from fluctuating, the connection is made while suppressing the light scattered by the metal region from entering the interlayer insulating layer located below the mask region of the mask film.
  • a printed wiring board capable of forming a via hole while reliably exposing a pad and a method of manufacturing the same can be provided.
  • a filling resin 8 and a plating resist layer 8 ′ are formed in the blank portion 6 around the conductor portion 7, which is a connection pad to which the via hole is connected. Therefore, separation with the interlayer insulating layer can be prevented.
  • the photosensitive interlayer insulating layer can be formed.
  • the mask film is brought into close contact with the mask film and exposed and developed to form a via hole, even if a misalignment occurs between the node and the mask film, the via hole and the pad can be connected with good connection reliability.
  • the present invention can provide a printed wiring board that can be connected stably.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明細書 プリ ン ト配線板及びその製造方法 技術分野
本発明は、 絶縁基板の片面又は両面にメ ッシュ状に形成された導体 パターンにおける導体の存在しない複数の開口部の間に、 開口部よ り も広い面積を有するフォ ト ビア、 スルーホールラン ド等の導体パッ ド 領域を設け、 各開口部に充填樹脂層を充填形成したプリ ン ト配線板に 関し、 特に、 各開口部に充填される充填樹脂量をプリ ン ト配線板の全 体に渡ってほぼ同一とすることによ り、 プリ ン ト配線板上に形成され た層間絶縁層の上面に設けられた回路パターンと導体パッ ド領域とを 接続するに際して、 接続不良を発生することなく確実に接続可能な信 頼性の高いプリ ン ト配線板に関するものである。
また、 本発明は、 電源層やグラン ド層等の広い面積を有する金属領 域を含む所定の回路パターンが形成された絶縁性基板に感光性の層間 絶縁層を塗布形成し、 層間絶縁層をマスクフ ィ ルムを介して露光した 後現像することによ り導体パッ ドあるいはラン ドに対応するバイァホ ールを設けたプリ ン ト配線板に関し、 特に、 マスクフィルムを介して 層間絶縁層を露光することによ り導体パッ ド、 ラ ン ドに対応させてパ ィァホールを形成する際に、 電源層あるいはグラ ン ド層である金属領 域によ り散乱される光が、 マスクフ ィ ルムのマスク領域の下方に存在 する層間絶縁層内に進入することを抑制して金属領域を確実に露出さ せつつバイァホールを形成可能なプリ ン ト配線板及びその製造方法に 関するものである。
更に、 本発明は、 コア基材に形成された接続パッ ドとコア基材に設 けられた層間絶縁層上のパターンとをバイ ァホールを介して接続した り、 また、 層間絶縁層に形成された接続パッ ドと別の層間絶縁層上の パターンとをバイ ァホールを介して接続した多層プリ ン ト配線板に関 し、 特に、 コア基材ゃ層間絶縁層上に形成される接続パッ ドの形状に 工夫を施すことにより感光性の層間絶縁層にマスク フ ィルムを密着さ せて露光、 現像してバイァホールを形成するに際し、 接続パッ ドとマ スクフィルムとの間で位置ズレが発生した場合においても、 パイ ァホ —ルと接続パッ ドとを安定的に接続することが可能であ り接続信頼性 に優れた多層プリ ン ト配線板に関するものである。 背景技術
( 1 ) 従来から、 例えば、 多層ブリ ン ト配線板では、 図 2 8に示すよ うに、 電気絶縁性のコア材 2 0 1 の片面 (又は両面) に銅層 2 0 2が 固着された銅張積層板 2 0 0を、 絶縁基板と して用いている。 かかる 銅張積層板 2 0 0 に導体回路を形成するには、 導体回路のパターンが 印刷された感光性 ドライ フ ィルムを、 銅層 2 0 2の表面にラ ミ ネー ト し、 露光及び現像を行なった後にエッチング処理することによ り行な つており、 図 2 9 に示す銅張積層板 2 0 0のように、 導体回路 2 0 3 を銅層 2 0 2から形成している。
銅張積層板 2 0 0に導体回路 2 0 3が形成されると、 導体回路 2 0 3の間からコア材 2 0 1 が露出する露出領域 (開口部) 2 0 4が同時 に形成される (図 2 9参照) 。 かかる露出領域 2 0 4には、 図 3 0 に 示すように、 電気絶縁性の充填樹脂を塗布して固化させて、 充填樹脂 層 2 0 5 を充填形成しており、 充填樹脂層 2 0 5が固化した後は、 導 体回路 2 0 3 と充填樹脂層 2 0 5の表面を研磨して平滑にし、 導体回 路 2 0 3の上層に形成される導電回路 2 0 7 (図 3 3参照) の露光不 良、 現像不良の防止を図っている。
しかしながら、 図 3 1 に示すように、 銅張積層板 2 0 0に形成され る導体回路 2 0 3のパターンが網目 (メ ッシュ) 状である場合 (電源 パターンやグラン ドパターンの場合に多い) に、 上層の導電回路 2 0 7 (図 3 3参照) が接続されるパッ ド 2 0 3 Lが必要とする面積を、 網目状の導体回路 2 0 3において確保できないときは、 パッ ド 2 0 3 L周辺の露出領域 2 0 4 Lの開口面積を減少させて、 かかるパッ ド 2 0 3 Lに必要な面積を確保しており、 従って、 パッ ド 2 0 3 L周辺の 露出領域 2 0 4 Lの開口面積は、 その他の露出領域 2 0 4の開口面積 に比べて、 小さいものになっていた。
その結果、 パッ ド 2 0 3 L周辺の露出領域 2 0 4 Lに充填可能な充 填樹脂の量は、 その他の露出領域 2 0 4の充填可能な量に比べて少な くなり、 露出領域 2 0 4、 2 0 4 Lに充填樹脂を充填した際に、 ド 2 0 3 L周辺の露出領域 2 0 4 Lから溢れ出る充填樹脂の量が、 そ の他の露出領域 2 0 4から溢れ出る量よ り多くなつて、 充填樹脂が固 化して充填樹脂層 2 0 5 となった後に導体回路 2 0 3 と充填樹脂層 2 0 5の表面を平滑になるように研磨しても、 図 3 2 (図 3 1の B— B ' 断面図) に示すように、 ッ ド 2 0 3 L上に充填樹脂 2 0 5 Lが残 留していた。
パッ ド 2 0 3 L上に充填樹脂 2 0 5 Lが残留した状態で、 図 3 3に 示すように、 導体回路 2 0 3に電気絶縁性の接着層 2 0 6 を積層し、 接着層 2 0 6に形成されたパイァホール Pを介して、 導体回路 2 0 3 の上層に形成された導電回路 2 0 7を導体回路 2 0 3の一部であるパ ッ ド 2 0 3 Lに接続させると、 パッ ド 2 0 3 Lと導電回路 2 0 7の間 に、 電気絶縁性の充填樹脂 2 0 5 Lが介在するために、 導体回路 2 0 3 と導電回路 2 0 7 との間で導通不良を起こす問題点があった。 また、 導体回路 2 0 3のメ ッシュパターンをビル ドアップ多層プリ ン ト配線板の層間絶縁材を兼ねる無電解めつき用接着剤層の上に形成 する場合があった。 この場合、 メ ヅシュパ夕一ンは、 ノ ソ ド 2 0 3 L 周辺の露出領域 2 0 4 Lの開口面積を減少させることになる。 この開 口部 2 0 4 Lにはめつきレジス トが設けられており、 面積が小さ く な るということは、 無電解めつき用接着剤層との接触面積の減少となり、 めっきレジス トやその上に形成される層間絶縁剤の剥離の原因ともな つていた。
( 2 ) また、 従来より、 バイァホールを有するプリ ン ト配線板につい ては各種のプリ ン ト配線板が提案されている。 この種プリ ン ト配線板 の製造方法について図 3 4、 図 3 5に基づいて説明する。 図 3 4は絶 縁性基板の断面図、 図 3 5は絶縁性基板の平面図である。
プリ ン ト配線板 2 2 0 (図 3 8参照) を製造するには、 先ず、 図 3 4、 図 3 5に示すような絶縁性基板 2 2 1 を作成する。 絶縁性基板 2 2 1 は、 片面又は両面に銅箔を積層した銅張積層板において、 電源層 やグラン ド層等の広い面積を有する金属領域 2 2 2、 通常の面積を有 する接続パッ ド 2 2 3及び所定の回路パターン 2 2 4 となる銅箔部分 をエッチングレジス トにて被覆した後、 所定のェッチング処理を行う ことにより作成される。
この後、 金属領域 2 2 2、 接続パヅ ド 2 2 3、 回路パターン 2 2 4 と共に絶縁性基板 2 2 1 上に感光性の樹脂を塗布することによ り層間 絶縁層 2 2 5 (図 3 6等参照) を形成する。 更に、 マスクフ ィ ルム 2 2 7に形成された所定のマスク領域 2 2 8 (図 3 7等参照) を金属領 域 2 2 2、 接続パヅ ド 2 2 3 に対応させつつマスクフ ィ ルム 2 2 7 を 層間絶縁層 2 2 5上に密着させた状態で露光した後、 絶縁性基板 2 2 1の現像処理を行うことによ り、 金属領域 2 2 2、 接続パッ ド 2 2 3 に対応してバイァホ一ル 2 2 6 を形成する。 この後、 各金属領域 2 2 2及び接続パッ ド 2 2 3のバイァホール 2 2 6の内部、 及び、 バイ ァ ホール 2 2 6から連続する回路パ夕一ン 2 2 9が無電解メ ツキ処理に よ り層間絶縁層 2 2 5上に形成されてプリ ン ト配線板 2 2 0が作成さ れ o
しかしながら、 前記のような手順でプリ ン ト配線板 2 2 0を作成し た場合、 金属領域 2 2 2 に形成されたバイ ァホール 2 2 6の内部で金 属領域 2 2 2が完全に露出されずに、 バイ ァホールの内部に形成され る回路パターン 2 2 9 と金属領域 2 2 2 とが接続されな くなる虞が存 する。 かかるメカニズムについて図 3 6乃至図 3 8に基づき説明する。 図 3 6は絶縁性基板 2 2 1 に層間絶縁層 2 2 5を形成した状態を模式 的に示す断面図、 図 3 7はマスクフィルム 2 2 7によ り金属領域 2 2 2に対応させて層間絶縁層 2 2 5 を露光している状態を示す断面図、 図 3 8は金属領域 2 2 2及び接続パヅ ド 2 2 3にバイァホール 2 2 6 を形成した状態を示すプリ ン ト配線板 2 2 0の断面図である。
図 3 6において、 絶縁性基板 2 2 1上に感光性樹脂を塗布して層間 絶縁層 2 2 5 を形成する場合、 金属領域 2 2 2が広い面積を有するこ とから感光性樹脂は比較的均一化されて金属領域 2 2 2上では厚さ L 1で塗布され、 これに対して、 接続パ ヅ ド 2 2 3、 回路パターン 2 2 4の近傍においては感光性樹脂が接続パッ ド 2 2 3 と回路パターン 2 2 4 との間や各回路パターン 2 2 4間に充填されて しまう ことから、 接続パッ ド 2 2 3及び回路パターン 2 2 4上に形成される層間絶縁層 2 2 5の厚さは、 厚さ L 1 よ りも小さい厚さ L 2で塗布されることと なる。 従って、 層間絶縁層 2 2 5は、 図 3 6に示すように、 金属領域 2 2 2上では厚く (厚さ L 1 ) 形成される一方、 接続パッ ド 2 2 3及 び各回路パターン 2 2 4上では簿く (厚さ L 2 ) 形成される。 前記のような絶縁性基板 2 2 1 における金属領域 2 2 2及び接続パ ッ ド 2 2 3に対応して層間絶縁層 2 2 5にバイ ァホール 2 2 6 を形成 する場合、 マスクフ ィ ルム 2 2 7 (図 3 7参照) のマスク領域 2 2 8 を各金属領域 2 2 2、 接続パッ ド 2 2 3に対応させた状態でマスクフ イルム 2 2 7の上側から光を照射して露光が行われるが、 層間絶縁層 2 2 5の厚さは、 金属領域 2 2 2上と接続パッ ド 2 2 3上とで異なつ ているので、 金属領域 2 2 2上における層間絶縁層 2 2 5の露光状態 と接続パッ ド 2 2 3上における層間絶縁層 2 2 5の露光状態とは必然 的に異なることとなる。 即ち、 接続パッ ド 2 2 3上の層間絶縁層 2 2 5は、 薄く形成されていることからマスク領域 2 2 8 を介して十分遮 光されて硬化することはなく、 従って、 現像時に形成されるバイァホ ール 2 2 6内で接続パッ ド 2 2 3が完全に露出された状態となる。 一 方、 金属領域 2 2 2上の層間絶縁層 2 2 5は、 厚く形成されているこ とから露光解像度が不足することとなり、 従って、 現像時に形成され るバイァホール 2 2 6内で金属領域 2 2 2が完全に露出されない状態 となる。
また、 金属領域 2 2 2 に対応してマスクフ ィルム 2 2 7のマスク領 域 2 2 8を配置し、 層間絶縁層 2 2 5にバイァホール 2 2 6を形成す ベく層間絶縁層 2 2 5の露光を行う場合、 光は図 3 7 に示すようにマ スクフィルム 2 2 7の上側から照射される。 これによ り、 マスクフ ィ ルム 2 2 7の透明部から光が照射された層間絶縁層 2 2 5は光硬化反 応を行って硬化され、 一方、 マスク フ ィ ルム 2 2 7のマスク領域 2 2 8にて遮光された部分に対応する層間絶縁層 2 2 5は、 光が照射され ないので硬化されるこ となく未硬化の状態を保持する。
しかし、 金属領域 2 2 2は電源パターンやグラ ン ドパターンを構成 して広い面積を有していることから、 マスクフ ィ ルム 2 2 7を透過し た光は、 図 3 7に示すように、 層間絶縁層 2 2 5 を経た後金属領域 2 2 2上で散乱されることとなる。 特に、 マスク領域 2 2 8の近傍位置 にてマスクフ ィ ルム 2 2 7、 層間絶縁層 2 2 5を透過した光も金属領 域 2 2 2上で散乱され、 その散乱された光がマスク領域 2 2 8の下側 に存在する層間絶縁層 2 2 5内にも進入することとな り、 この結果、 本来硬化されてはならないマスク領域 2 2 8 を介して被覆された層間 絶縁層 2 2 5が硬化されて しまう。 かかる場合には、 前記のように露 光処理をした後、 現像処理を行っても硬化された層間絶縁層 2 2 5の 膜が金属領域 2 2 2上に残存してしまう。 従って、 図 3 8に示すよう に、 金属領域 2 2 2に対応して形成されたバイァホール 2 2 6内に硬 化された層間絶縁層 2 2 5が残存することとなり、 バイ ァホール 2 2 6内で接続パッ ド面が完全に露出されなく なる。 これによ り、 無電解 メ ヅキによ りバイ ァホール 2 2 6の内部と共に層間絶縁層 2 2 5上に 回路パターン 2 2 9 を形成しても、 かかる回路パターン 2 2 9 は金属 領域 2 2 2に接続されなく なってしまう問題がある。
( 3 ) 更に、 近年、 電子工業の発展により、 電子機器の小型化或いは 高速化が進められており、 これに伴ってプリ ン ト配線板や L S I を実 装する各種配線板においてもフ ァイ ンパターン化による高密度化が要 求されるようになってきている。 このような高密度化を行うためには、 所謂、 ビル ドアップ配線基板と呼称される多層ブリ ン ト配線板が最も 好適である。
かかる事情の下、 従来よ り、 多層ブリ ン ト配線板においては、 バイ ァホールを介して接続パッ ドとパターンとを順次接続することによ り、 多層接続構造を実現している。 ここで、 従来の多層プリ ン ト配線板に おいて、 コア基材に形成された接続パッ ドとコア基材に設けられた層 間絶縁層上のパターンとをバイァホールを介して接続する接続構造に ついて図 3 9に基づき説明する。 図 3 9は従来の多層プリ ン ト配線板 にてコア基材に形成された接続パッ ドと層間絶縁層上のパターンとを バイ ァホールを介して接続する接続構造を示し、 図 3 9 ( A ) は多層 プリ ン ト配線板の平面図、 図 3 9 ( B ) は多層プリ ン ト配線板の断面 図である。
図 3 9 ( A ) 、 ( B ) において、 多層プリ ン ト配線板 3 0 0はコア 基材となる絶縁基材 3 0 1 を有しており、 この絶縁基材 3 0 1 にはス ルーホール 3 0 2が形成されている。 スルーホール 3 0 2の内壁には スルーホールメ ツキによ り導体層 3 0 3が形成され、 絶縁基材 3 0 1 の上下両面にて導体層 3 0 3に連続する円形のスルーホールラ ン ド 3 0 4が設けられている。 絶縁基材 3 0 1の上面においてスルーホール ラン ド 3 0 4は、 接続パターン 3 0 5を介して、 円形の接続パ ヅ ド 3 0 6に接続されている。 また、 絶縁基材 3 0 1の下面においてスルー ホールラン ド 3 0 4から離間した位置にも接続パヅ ド 3 0 6が形成さ れている。 尚、 スルーホール 3 0 2の内部及び絶縁基材 3 0 1 の両面 でスルーホールラ ン ド 3 0 4、 接続パターン 3 0 5、 接続パッ ド 3 0 6 と他の回路パターン間には充填樹脂 3 0 7が充填されている。
また、 絶縁基材 3 0 1の上面には層間絶縁層 3 0 8が設けられてお り、 かかる層間絶縁層 3 0 8にて接続パッ ド 3 0 6に対応する位置に は、 内部に導体層 3 0 9が形成されたバイ ァホール 3 1 0が設けられ るとともに、 導体層 3 0 9 に接続する回路パターン 3 1 1が形成され ている。 これによ り、 接続パ ヅ ド 3 0 6はバイァホール 3 1 0の導体 層 3 0 9 を介して回路パターン 3 1 1 に接続されている。 同様に、 絶 縁基材 3 0 1の下面には層間絶縁層 3 0 8が形成されており、 その層 間絶縁層 3 0 8にて接続パッ ド 3 0 6に対応する位置には、 内部に導 体層 3 0 9 を有するパイァホール 3 1 0が形成されて接続パ ヅ ド 3 0 6 と導体層 3 0 9 とは相互に接続されている。 尚、 バイ ァホール 3 1 0の導体層 3 0 9、 回路パターン 3 1 1 の周囲には、 無電解メ ツキ処 理を介して導体層 3 0 9、 回路パターン 3 1 1 を形成する際に必要と されるメ ヅキレジス ト層 3 1 2が形成されている。
次に、 層間絶縁層に形成された接続パッ ドと別の層間絶縁層上のパ ターンとをパイァホールを介して接続する接続構造について図 4 0に 基づき説明する。 図 4 0は従来の多層プリ ン ト配線板にて層間絶縁層 に形成された接続パッ ドと別の層間絶縁層上のパターンとをバイァホ ールを介して接続する接続構造を示し、 図 4 0 ( A ) はプリ ン ト配線 板の平面図、 図 4 0 ( B ) はプリ ン ト配線板の断面図である。
図 4 0 ( A ) 、 ( B ) において、 ブリ ン ト配線板 3 2 0はコア基材 となる絶縁基材 3 2 1 を有しており、 この絶縁基材 3 2 1の上面には 接続パッ ド 3 2 2が形成され、 接続パッ ド 3 2 2の周囲には充填樹脂 層 3 2 3が設けられている。 接続パッ ド 3 2 2、 充填樹脂層 3 2 3の 上面には層間絶縁層 3 2 4が形成されており、 かかる層間絶縁層 3 2 4にて接続パッ ド 3 2 2に対応する位置には、 内部に導体層 3 2 5が 形成されたパイァホール 3 2 6が設けられるとともに、 導体層 3 2 5 に接続する回路パターン 3 2 7が形成されている。 回路パターン 3 2 7の端部 (図 4 0 ( A ) 、 ( B ) 中、 左端部) には、 接続パッ ド 3 2 8が連続して形成されている。 これによ り、 絶縁基材 3 2 1上の接続 ノ ソ ド 3 2 2は、 バイァホール 3 2 6の導体層 3 2 5、 回路パターン 3 2 7を介して層間絶縁層 3 2 4上の接続パ、ソ ド 3 2 8に接続される。 尚、 バイァホール 3 2 6の導体層 3 2 5、 回路パターン 3 2 7、 接続 パッ ド 3 2 8の周囲には、 無電解メ ツキ処理を介して各導体層 3 2 5、 回路パターン 3 2 7、 接続パッ ド 3 2 8を形成する際に必要とされる メ ヅキレジス ト層 3 2 9が形成されている。 また、 層間絶縁層 3 2 4の上面には、 更に別の層間絶縁層 3 3 0 が 設けられており、 この層間絶縁層 3 3 0にて接続パッ ド 3 2 8に対応 する位置には、 内部に導体層 3 3 1 が形成されたバイァホール 3 3 2 が設けられるとともに、 導体層 3 3 1 に接続する回路パターン 3 3 3 が形成されている。 これによ り、 層間絶縁層 3 2 4の接続パヅ ド 3 2 8はバイァホール 3 3 2の導体層 3 3 1 を介して回路パターン 3 3 3 に接続されている。 尚、 パイァホール 3 3 2の導体層 3 3 1、 回路パ 夕一ン 3 3 3の周囲には、 無電解メ ツキ処理を介して導体層 3 3 1、 回路パターン 3 3 3を形成する際に必要とされるメ ヅキレジス ト層 3 3 4が形成されている。
ところで、 前記プリ ン ト配線板 3 0 0 を製造するに際して、 層間絶 縁層 3 0 8にバイ ァホール 3 1 0 を形成し、 導体層 3 0 9 を介して絶 縁基材 3 0 1上の接続パッ ド 3 0 6 と層間絶縁層 3 0 8上の回路パ夕 —ン 3 1 1 とを接続する方法は、 次のように行われる。 尚、 ここでは 説明を簡略化するためブリ ン ト配線板 3 0 0における上側の構成に着 目 して説明することとする。
即ち、 両面銅張積層板に対して ド リル穴明け、 無電解メ ツキ処理、 所定のエッチング処理、 樹脂充填等を行う ことによ り、 絶縁基材 3 0 1 にスルーホール 3 0 2、 導体層 3 0 3、 スルーホールラン ド 3 0 4、 接続パターン 3 0 5、 接続パッ ド 3 0 6 を形成した後、 絶縁基材 3 0 1の上面に感光性樹脂を塗布、 乾燥して層間絶縁層 3 0 8を形成する とともに、 パイ ァホール 3 1 0及び回路パターン 3 1 1 に相当する遮 光パターンを有するマスクフィルム (図示せず) を層間絶縁層 3 0 8 に密着させた状態で露光する。 露光後、 マスクフ ィルムを層間絶縁層 3 0 8から剥離して現像を行う。 これによ りバイ ァホール 3 1 0が形 成される。 更に、 層間絶縁層 3 0 8上にメ ツキ触媒核を付与するとと もに、 メ ツキレジス ト層 3 1 2を形成した後、 無電解メ ツキを行う こ とにより導体層 3 0 9、 回路パターン 3 1 1 を形成する。 これによ り、 接続パッ ド 3 0 6は導体層 3 0 9 を介して回路パターン 3 1 1 に接続 されてプリ ン ト配線板 3 0 0が製造されるものである。
また、 プリ ン ト配線板 3 2 0 において、 層間絶縁層 3 3 0 (上側の 層間絶縁層) にバイァホール 3 3 2 を形成し、 導体層 3 3 1 を介して 層間絶縁層 3 2 4 (下側の層間絶縁層) 上の接続パッ ド 3 2 8 と層間 絶縁層 3 3 0上の回路パターン 3 3 3 とを接続する場合においても、 基本的に前記した方法と同様の方法によって行われる。
前記のような方法において、 パイ ァホール 3 1 0、 3 3 2が確実に 形成されて接続パヅ ド 3 0 6、 3 2 8が導体層 3 0 9、 3 3 1 を介し て回路パターン 3 1 1、 3 3 3 と良好な信頼性をもって接続されるか どうかは、 マスクフイノレムにおけるパイァホール 3 1 0、 3 3 2、 及 び、 回路パターン 3 1 1、 3 3 3に相当する遮光パターンが、 層間絶 縁層 3 0 8、 3 3 0におけるバイァホール形成部、 回路パターン形成 部に対して、 如何に正確に位置決めされた状態でセッ トできるかどう かに依存する。
しかしながら、 前記従来のブリ ン ト配線板 3 0 0、 3 2 0における 接続パッ ド 3 0 6、 3 2 8の周縁とバイァホール 3 1 0、 3 3 2の外 縁との間にはある程度の許容ズレ範囲が設けられているものの、 接続 ノ ッ ド 3 0 6、 3 2 8の形状は、 ノ ィァホール 3 1 0、 3 3 2 と同様 の円形状に形成されていることから、 全ての方向における許容ズレ範 囲は同一となる。 従って、 マスクフ ィルムが層間絶縁層 3 0 8、 3 3 0に対していずれか 1 つの方向に許容ズレ範囲を超えて位置ズレを生 じた場合には、 層間絶縁層 3 0 8、 3 3 0において本来形成されるべ き位置にバイァホール 3 1 0、 3 3 2が形成されなく な り、 この結果、 接続パッ ド 3 0 6、 3 2 8 と導体層 3 0 9、 3 3 1 との接続が不完全 となって十分な接続信頼性を保持することができず、 また、 断線して しまう場合があつた。
特に、 一般に、 接続パッ ド 3 0 6、 3 2 8の直径は 2 0 0〃mであ るのに対して、 バイァホール 3 1 0、 3 3 2の直径は 1 0 0 mであ り、 従って、 接続パッ ド 3 0 6、 、 3 2 8 とバイ ァホール 3 1 0、 3 3 2 との位置合わせ公差は ± 5 0〃mしかないこととなり、 これに起 因して接続パ ヅ ド 3 0 6、 3 2 8とパイァホール 3 1 0、 3 3 2 との 接続不良の発生する確率が高いものであった。
また、 図 3 9から明かなように、 スルーホールラン ド 3 0 4 と接続 パ ヅ ド 3 0 6は共に円形状であり、 且つ、 スル一ホールラン ド 3 0 4 と接続パッ ド 3 0 6 とは接続パターン 3 0 5を介して接続されている ことから、 スルーホールラン ド 3 0 4 と接続パターン 3 0 5 との交差 部、 及び、 接続パッ ド 3 0 6 と接続パターン 3 0 5 との交差部には、 常に応力が集中するこ と となる。 同様に、 図 4 0から明かなように、 バイ ァホール 3 2 6の導体層 3 2 5 と接続パッ ド 3 2 8は共に円形状 であ り、 且つ、 導体層 3 2 5 と接続パッ ド 3 2 8 とは回路パターン 3
2 7を介して接続されていることから、 導体層 3 2 5 と回路パターン
3 2 7 との交差部、 及び、 接続パッ ド 3 2 8と回路パターン 3 2 7 と の交差部には、 常に応力が集中することとなる。 従って、 各交差部に 接する層間絶縁層 3 0 8、 3 3 0にはヒー トサイ クル時にクラ ックが 発生する原因になる虞があった。
更に、 従来の多層ブリ ン ト配線板 3 0 0、 3 2 0においては、 接続 ノ ッ ド 3 0 6、 3 2 8は、 1つのバイ ァホール 3 1 0、 3 3 2のみに よって導体層 3 0 9、 3 3 1 と接続されているに過ぎず、 従って、 プ リ ン ト配線板 3 0 0、 3 2 0に多数存在するバイァホール 3 1 0、 3 3 2の内の 1つでも未接続となった場合には、 ブリ ン 卜配線板 3 0 0、 3 2 0 自体が不良となってしまい、 歩留ま りが悪いという問題があつ た。
( 4 ) そこで、 本発明は、 前記した従来における各問題点を解消する ためになされたものであり、 導体パッ ド領域の周囲に存在する開口部 を導体パッ ド領域に重ならないように配置し、 導体パッ ド領域の周囲 における開口部に充填される充填樹脂量とその他の開口部に充填され る充填樹脂量とをほぼ同一にすることによ り、 また、 導体パッ ド領域 の周囲における開口部に形成されるめつきレジス ト とその他の開口部 に形成されるめつきレジス トの面積をほぼ同一にして、 プリ ン ト配線 板上に形成された層間絶縁層の上面に設けられた回路パターンと導体 パッ ド領域とを接続するに際して、 接続不良を発生することなく確実 に接続可能な信頼性の高いプリ ン ト配線板を提供し、 また、 剥離を防 止することを第 1 目的とする。
また、 本発明は、 電源層あるいはグラン ド層と して作用する金属領 域が形成された基板上に感光性の層間絶縁層が形成され、 前記層間絶 縁層上には導体回路が形成されるとともに、 その導体回路は層間絶縁 層に形成されたバイァホールを介して前記金属領域と接続してなる多 層プリ ン ト配線板であ り、 前記金属領域の中には、 パイァホールと接 続するパッ ドが形成され、 そのパッ ドの周囲にはブランク部が設けら れて金属領域とは離間されてなるとともに、 前記パッ ドは、 金属領域 と 1 か所以上で電気的に接続されることによ り、 金属領域と導体パ夕 ーン上の層間絶縁層の厚さの均一化を図って、 金属領域上における層 間絶縁層の露光解像度がばらつく ことを防止するとともに、 金属領域 によ り散乱される光がパイァホール形成用のパターンが描画されたマ スクフ ィ ルムのマスク領域の下方に存在する層間絶縁層内に進入する ことを抑制して金厲領域を確実に露出させつつバイァホールを形成で きるブリ ン ト配線板及びその製造方法を提供することを第 2 目的とす る
更に、 本発明は、 絶縁基材ゃ層間絶縁層上に形成される接続パッ ド の形状に工夫を施すことによ り感光性の層間絶縁層にマスクフ ィ ルム を密着させて露光、 現像してバイァホールを形成するに際し、 パッ ド とマスクフ ィルムとの間で位置ズレが発生した場合においても、 良好 な接続信頼性をもつてバイァホールとパッ ドとを安定的に接続するこ とができる多層プリ ン ト配線板を提供することを第 3 目的とする。 発明の開示
( 1 ) 前記第 1 目的を達成するため本発明に係るプリ ン ト配線板は、 絶縁基板の片面又は両面にてメ ッシュ状に形成されて導体の存在しな い複数の開口部を有する導体パターンと、 導体パターンの各開口部の 間に設けられた導体パッ ド領域と、 各開口部に充填される充填樹脂層 とを有するプリ ン ト配線板において、 導体パッ ド領域の周囲に存在す る開口部を導体パッ ド領域に重ならないように配置したことを特徴と する。
また、 本発明に係るプリ ン ト配線板は、 無電解めつき用接着剤層が 形成された絶縁基板の片面又は両面にてメ ッシュ状に形成されて導体 の存在しない複数の開口部を有する導体パターンと、 導体パターンの 各開口部の間に設けられた導体パッ ド領域と、 各開口部に形成された めっきレジス ト とを有するプリ ン ト配線板において、 導体パッ ド領域 の周囲に存在する開口部を導体パッ ドに重ならないように配置したこ とに特徴を有する。
更に、 本発明に係るプリ ン ト配線板では、 前記導体パッ ド領域がフ オ ト ビアラ ン ドである点に特徴を有する。
前記構成を有する本発明に係るプリ ン ト配線板では、 フォ ト ビアラ ン ドである導体パ 'ソ ド領域の周囲に存在する開口部が導体パッ ド領域 に重ならないように配置されており、 従って、 導体パッ ド領域の周囲 に存在する開口部の面積とその他の開口部の面積とは同一面積となる ことから、 各開口部に充填される充填樹脂の量は、 プリ ン ト配線板の 全体に渡って同じとな り、 換言すれば、 充填樹脂を各開口部に充填し た際に各開口部から溢れ出る充填樹脂の量をいずれの開口部について も均一にすることが可能となる。 これによ り、 各開口部内で充填形成 される充填樹脂層の層厚はほぼ同一となって、 各開口部から溢れ出た 充填樹脂導体パターン上にはみでた状態を、 プリ ン ト配線板の全域に おいて一様にすることができることとなり、 導体パターン及び導体パ ッ ド領域の表面を平滑に研磨したときに、 導体パッ ド領域の周囲にお ける開口部から溢れ出た充填樹脂が導体パッ ド領域上に残存すること がな く なる。 この結果、 ブリ ン ト配線板上に層間絶縁層を形成し、 そ の層間絶縁層の上面に設けられた回路パターンと導体パッ ドとを接続 するに際して、 接続不良を発生することな く確実に接続するこ とが可 能となる。
また、 メ ッシュ状の導体パターンを層間絶縁材を兼ねる無電解めつ き用絶縁材の表面に形成するためには、 開口部にめっきレジス トを形 成することが必要であるが、 このめつきレジス トは他のめつきレジス ト とのつながりがない独立したものである。 このため、 無電解めつき 用接着剤との接触面積が小さ くなるほど剥離しやすい。 本発明のプリ ン ト配線板では、 導体パッ ド領域の周囲に存在する開口部を導体パッ ドに重ならないように配置して開口部を構成するめつきレジス トの面 積の減少を最小限にとどめることにより、 めっきレジス トの剥離を抑 制した。
( 2 ) また、 前記第 2 目的を達成するため本発明に係るプリ ン ト配線 板は、 電源層あるいはグラン ド層と して作用する金属領域が形成され た基板上に感光性の層間絶縁層が形成され、 前記層間絶縁層上には導 体回路が形成されるとともに、 その導体回路は層間絶縁層に形成され たバイァホールを介して前記金属領域と接続してなる多層プリ ン ト配 線板において、 前記金属領域の中には、 バイァホールと接続するパッ ドが形成され、 そのパッ ドの周囲にはブランク部が設けられて金属領 域とは離間されてなるとともに、 前記パッ ドは、 金属領域と 1 か所以 上で電気的に接続してなることを特徴とする。 更に、 かかるブリ ン ト 配線板では、 前記ブラ ンク部には、 充填樹脂層またはめつきレジス ト 層が形成されてなる。
前記構成を有する本発明に係るプリ ン ト配線板では、 金属領域に対 応してパイ ァホールを形成すベく マスクフ ィ ルムを層間絶縁層上に重 ねた状態でマスク フィルムの外方から光を照射して眉間絶縁層の露光 を行う場合、 マスクフ ィ ルムを介して光が照射された層間絶縁層は光 硬化反応を行って硬化され、 一方、 マスクフィルムのマスク領域にて 遮光された部分に対応する層間絶縁層は、 光が照射されないので硬化 されることなく未硬化の状態を保持する。
このとき、 電源パターンやグラン ドパターンを構成する金属領域に おいて、 マスクフ ィ ルムを層間絶縁層に重ねた状態で、 マスクフ ィ ル ムのマスク領域により被覆される外側にて導体が存在しない充填樹脂 層あるいはめっきレジス ト層を有するブラ ンク部が形成されているの で、 マスク領域の近傍位置にてマスクフィルム、 層間絶縁層を透過し た光はブランク部に照射されることとな り、 光がマスク領域の近傍位 置で散乱されることはない。 従って、 光がマスク領域の下側に存在す る層間絶縁層内に進入されることが効率的に抑制され、 マスク領域の 下側の層間絶縁層は硬化されるこ とな く未硬化の状態に保持される。 これによ り、 露光処理の後、 現像処理を行えば層間絶縁層の硬化膜が 金属領域上に残存されることなく、 金属領域を確実に露出させてなる バイ ァホールを形成することが可能である。
また、 前記プリ ン ト配線板では、 ブランク部及び回路パターン間に 金属領域の上面とほぼ同一面となるように充填樹脂層あるいはめつき レジス ト層が形成されているので、 ブランク部、 回路パターン及び充 填樹脂層上に感光性の層間絶縁層を形成する際に、 絶縁性基板の全面 に渡ってほぼ均一な厚さに形成することが可能となる。 従って、 層間 絶縁層をマスクフ ィ ルムを介して露光することによ り接続パッ ドに対 応してパイ ァホールを形成するにつき、 露光解像度にばらつきを発生 することを防止して同一の露光条件下で層間絶縁層を露光することが 可能となる。 これによ り、 内部で金属領域が完全に露出されたバイァ ホールが形成され得る。 なお金属領域は、 その金属領域中のバイァホ ールと接続する部分 (接続パッ ド) と少なく とも 1 か所で接続されて いる。 このため、 ブラ ンク部があっても、 電源層、 グラ ン ド層の機能 を損なうことがない。
更に、 本発明に係るプリ ン ト配線板の製造方法は、 基板上に、 電源 層あるいはグラン ド層として作用する金属領域が形成された基板上に 感光性の層間絶縁層を形成し、 ついでバイ ァホール形成用のパターン が形成されたマスクフ ィ ルムを載置して露光、 現像処理してバイァホ —ル用の孔を形成し、 さらに導体回路およびバイァホールを形成する 多層プリ ン ト配線板の製造方法において、 金属領域の中のバイ ァホ一 ルと接続するパッ ドの形成にあた り、 そのパッ ドの周囲にブランク部 を設けて金属領域と離間するとともに、 前記パッ ドを該金属領域と 1 か所以上で電気的に接続させて形成することを特徴とする。 この製造 方法によれば、 前記したブリ ン ト配線板を製造することが可能であり、 従って、 前記にて説明したと同様の作用効果が得られる。
また、 前記プリ ン ト配線板の製造方法においては、 前記金属領域の 中のバイァホールと接続するパッ ドの形成にあた り、 金属領域と 1 か 所以上で電気的に接続するように、 金属領域のェッチング処理によ り ノ ドの周囲にブランク部を設けて金属領域と離間すると ともに、 ブラ ンク部に樹脂を充填し、 ついで研磨してパッ ドと充填樹脂の上面が同 一面になるようにするこ とを特徴とする。 かかる製造方法によれば、 ブランク部には樹脂が充填されているため、 導体回路の上面が同一平 面となり、 その上に層間絶縁層を形成した場合でも、 厚さを均一にす ることができ、 厚さバラツキに伴う、 現像不足、 現像過剰の問題がな くな り良好なバイァホール用の穴を形成できる。
更に、 本発明に係るプリ ン ト配線板の製造方法は、 前記金属領域の 中のバイァホールと接続するパッ ドの形成にあた り、 パッ ドと金属領 域を 1 か所以上で電気的に接続できるように、 パッ ドの周囲のブラ ン ク部に対応するめつき レジス ト層を形成した後、 無電解めつき処理を 施して金属領域とパッ ドを形成して、 パッ ドの周囲にブランク部を設 けて金属領域と離間するこ とを特徴とする。 この製造方法によれば、 ブラ ンク部には、 めっきレジス トが存在するため、 導体回路の上面が 同一平面とできる。
( 3 ) 更に、 前記第 3 目的を達成するため本発明に係る多層プリ ン 卜 配線板は、 コア基材にスルーホールを有し、 該コア基材上に層間絶縁 層が形成されるとともに、 該層間絶縁層にはバイァホールが形成され、 該バイァホールとスルーホールとは電気的に接続されてなる多層プリ ン ト配線板において、 前記スルーホールのラ ン ドが涙滴形状であ り、 前記バイァホールはその涙滴形状のラ ン ドの窄んだ部分で接続してな る構成を有する。 この多層プリ ン ト配線板では、 スルーホールのラン ドが涙滴形状を有するとともに、 そのスルーホールのラン ド内でバイ ァホールが接続されることから、 スルーホールのラン ドとバイ ァホー ノレを接続するためのパッ ドとが一体にされており、 従って、 バイァホ ール底面の接続面積を拡大することが可能となる。 これによ り、 マス クフィルムをコア基材上の層間絶縁層に密着させてマスクフィルムの 遮光パターンをパイァホール形成部に対応させつつ露光してバイァホ —ルの形成を行うに際して、 マスク フィルムにおける遮光パターンの バイァホール形成部に対する許容ズレ範囲を格段に大き く し、 パッ ド とマスクフィルムとの間で位置ズレが発生した場合に、 淚滴形状のパ ッ ドの窄んだ側方向に位置ズレ してもパイ ァホールとパッ ドとを良好 な接続信頼性をもって安定的に接続することが可能となる。 尚、 涙滴 形状の窄んだ側とは、 図 1 7 ( A ) における Y側をいう。
また、 前記のように、 スルーホールのラン ドとバイァホールを接続 するためのパッ ドとが一体にされているこ とから、 応力集中を発生す る箇所が存在せず、 これよ り ヒー トサイ クル時においても層間絶縁層 にクラックが発生することを防止し得る。
また、 本発明に係る多層プリ ン ト配線板は、 前記層間絶縁層に設け られたパイ ァホールは、 そのラン ドが涙滴形状であ り、 その涙滴形状 のラン ドの拡がった部分にパイァホールの開口部が形成された構成を 有する。 かかる多層プリ ン ト配線板では、 スルーホールのラン ド及び バイァホールのラン ドは共に涙滴形状を有しており、 更に、 バイァホ ールの開口部がそのラン ドの拡がった部分に形成されるので、 前記プ リ ン ト配線板の場合よ りも更にパッ ド上でバイァホールの開口部を形 成する形成許容範囲が拡大し、 従って、 マスクフィルムの遮光パター ンのバイ ァホール形成部に対する許容ズレ範囲を格段に大き く し、 パ ヅ ドとマスク フィルムとの間で位置ズレが発生した場合においても、 位置ズレの方向に拘らず、 例えば、 涙滴形状の窄んだ側及び拡がった 側のいずれの側であっても良好な接続信頼性をもってバイァホールと パッ ドとを安定的に接続することが可能となる。 尚、 涙滴形状の拡が つた側とは、 図 1 7 ( A ) における X側をいう。
更に、 本発明の多層プリ ン ト配線板は、 前記層間絶縁層に設けられ たバイァホールは、 そのラン ドが概ね長円形状であり、 長円の長軸方 向の一端にバイァホールの開口部が形成された構成を有する。 かかる 多層ブリ ン ト配線板では、 スルーホールのラン ドが涙滴形状であると ともにバイァホールのラン ドが長円形状であり、 従って、 前記プリ ン ト配線板の場合よ り も更にバイァホールの開口部を形成する形成許容 範囲が拡大されてマスクフィルムの遮光パターンのバイ ァホール形成 部に対する許容ズレ範囲を格段に大き く し、 これによりパッ ドとマス クフ ィルムとの間で位置ズレが発生した場合においても、 位置ズレの 方向に拘らず、 例えば、 涙滴形状の窄んだ側及び拡がった側のいずれ の側であつても良好な接続信頼性をもってバイァホールとパヅ ドとを 安定的に接続するこ とが可能となる。
また、 本発明の多層プリ ン ト配線板は、 前記層間絶縁層に設けられ たバイァホールは、 そのラン ドが涙滴形状であり、 その拡がった部分 にバイァホールの開口部が形成されてなるとともに、 層間絶縁層上に 形成された淚滴形状のパッ ドと電気的に接続してなる構成を有する。 かかる多層プリ ン ト配線板では、 前記構成に加えて層間絶縁層上でバ ィ ァホールのラン ド と涙滴形状のパッ ドとを電気的に接続しており、 このように層間絶縁層上に形成されるパッ ドも涙滴形状を有すること から、 そのパッ ドに接続されるバイ ァホール底面の接続面積を拡大す ることが可能となる。 これによ りマスクフィルムをコァ基材上の層間 絶縁層に密着させてマスクフ イルムの遮光パターンをバイァホール形 成部に対応させつつ露光してバイァホールの形成を行うに際して、 マ スクフィルムにおける遮光パターンのバイァホール形成部に対する許 容ズレ範囲を格段に大き く し、 ノ ッ ドとマスクフィルムとの間で位置 ズレが発生した場合においても、 位置ズレの方向に拘らず、 例えば、 涙滴形状の窄んだ側及び拡がった側のいずれの側であつても良好な接 続信頼性をもつてバイァホールとパッ ドとを安定的に接続することが 可能となる。
更に、 本発明の多層プリ ン ト配線板は、 下層導体回路が形成された 基材上に層間絶縁層が形成され、 その層間絶縁層上にパッ ドを含む中 間層導体回路が形成され、 その中間層導体回路の上に更に層間絶縁層 が形成され、 その層間絶縁層上に上層導体回路が形成され、 前記下層 導体回路及び上層導体回路は、 層間絶縁層に設けられたバイァホール を介して前記パッ ドと電気的に接続してなる多層ブリ ン ト配線板にお いて、 前記パッ ドは概ね長円形状であり、 長円の長軸方向の一端に上 層導体回路と接続するバイァホールを接続し、 他方は下層導体回路と 接続するパイ ァホールのラン ドの一部となり、 下層導体回路と接続す る構成を有する。 また、 前記長円形は、 楕円又は長方形の向かい合う 辺が外側に向けて円弧を描いた形状である構成を有する。
かかる多層ブリ ン ト配線板では、 下層導体回路に接続するバイ ァホ ールのラン ドと上層導体回路に接続するバイァホールのパッ ド とが連 続一体化して、 楕円又は長方形の向かい合う辺が外側に向けて円弧を 描いた長円形状を形作っており、 従って、 応力集中を発生する箇所が 存在することなく ヒー トサイ クル時においても層間絶縁層にクラ ック が発生することを防止し得る。 また、 前記したブリ ン ト配線板の場合 と同様に、 バイァホール底面の接続面積を拡大することが可能となり、 マスクフ ィルムを基材上の層間絶縁層に密着させてマスクフ ィルムの 遮光パターンをバイァホール形成部に対応させつつ露光してバイァホ —ルの形成を行うに際して、 マスクフィルムにおける遮光パターンの バイァホール形成部に対する許容ズレ範囲を格段に大き く し、 パッ ド とマスクフィルムとの間で位置ズレが発生した場合に、 涙滴形状のパ ッ ドの窄んだ側方向に位置ズレ してもバイ ァホールとパッ ドとを良好 な接続信頼性をもつて安定的に接続することが可能となる。
また、 本発明の多層プリ ン ト配線板は、 前記上層導体回路と接続す るバイァホールは、 そのラン ドが概ね涙滴形状であり、 その涙滴形状 のラン ドの拡がった部分にバイァホールの開口部が形成されてなる構 成を有する。 かかる多層プリ ン ト配線板では、 中間層導体回路のパツ ドは長円形状を有し、 且つ、 上層導体回路に接続するパイァホールの ラン ドは涙滴形状を有しており、 更に、 バイァホールの開口部がその ラン ドの拡がった部分に形成されるので、 前記プリ ン ト配線板の場合 よ り も更にパッ ド上でバイァホールの開口部を形成する形成許容範囲 が拡大し、 従って、 マスクフ ィルムにおける遮光パターンのバイァホ ール形成部に対する許容ズレ範囲を格段に大きく し、 パッ ドとマスク フィルムとの間で位置ズレが発生した場合においても、 位置ズレの方 向に拘らず、 例えば、 涙滴形状の窄んだ側及び拡がった側のいずれの 側であつても良好な接続信頼性をもつてパイァホールとパッ ド とを安 定的に接続することが可能となる。
更に、 本発明の多層プリ ン ト配線板は、 前記上層導体回路と接続す るバイァホールは、 そのラン ドが概ね長円形状であり、 長円の長軸方 向の一端にバイァホールの開口部が形成されてなる構成を有する。 か かる多層プリ ン ト配線板では、 中間層導体回路のパッ ドは長円形状を 有し、 且つ、 上層導体回路に接続するバイァホールのラ ン ドは長円形 状を有しており、 更に、 バイ ァホールの開口部がそのラン ドの長円の 長軸方向の一端に形成されるので、 前記プリ ン ト配線板の場合よ り も 更にバイァホールの開口部を形成する形成許容範囲が拡大されてマス クフ ィ ルムにおける遮光パターンのバイァホール形成部に対する許容 ズレ範囲を格段に大き く し、 これによ りノ ヅ ド とマスクフ ィ ルムとの 間で位置ズレが発生した場合においても、 位置ズレの方向に拘らず、 例えば、 涙滴形状の窄んだ側及び拡がった側のいずれの側であっても 良好な接続信頼性をもってバイァホールとパッ ドとを安定的に接続す ることが可能となる。
また、 本発明の多層プリ ン ト配線板は、 前記上層導体回路と接続す るバイァホールは、 そのラン ドが涙滴形状であり、 その拡がった部分 にバイァホールの開口部が形成されてなるとともに、 層間絶縁層上に 形成された涙滴形状のパッ ドと電気的に接続してなる構成を有する。 かかる多層ブリ ン ト配線板では、 前記の構成に加えて中間層導体回路 のパッ ドは長円形状を有し、 且つ、 上層導体回路に接続するバイ ァホ ールのラ ン ドは淚滴形状を有するとともにその拡がった部分にバイ ァ ホールの開口が形成されるので、 そのパッ ドに接続されるバイ ァホー ル底面の接続面積を拡大することが可能となる。 これによ りマスクフ ィルムを基材上の層間絶縁層に密着させてマスクフ ィ ルムの遮光パ夕 —ンをバイァホール形成部に対応させつつ露光してバイァホールの形 成を行うに際して、 マスクフ ィ ルムにおける遮光パターンのバイァホ —ル形成部に対する許容ズレ範囲を格段に大き く し、 パッ ドとマスク フィルムとの間で位置ズレが発生した場合に、 涙滴形状のパッ ドの窄 んだ側方向に位置ズレ してもバイァホールとパッ ドとを良好な接続信 頼性をもって安定的に接続することが可能となる。 更に、 本発明の多層ブリ ン ト配線板は、 下層導体回路が形成された コァ基材上に層間絶縁層が形成され、 その層間絶縁層上に中間層導体 回路が形成され、 その中間層導体回の上に更に層間絶縁層が形成され、 その層間絶縁層上に上層導体回路が形成され、 前記中間層導体回路に は、 下層導体回路と接続するバイァホールのラ ン ド と、 上層導体回路 と接続するパッ ドが設けられてな り、 前記ラン ド とノ ッ ドは電気的に 接続してなる多層プリ ン ト配線板において、 前記パッ ド及びラン ドは 涙滴形状であり、 その涙滴形状の窄んだ側にて互いに接続してなる構 成を有する。 かかる多層プリ ン ト配線板では、 中間層導体回路に形成 される上層導体回路に接続されるパッ ド及び下層導体回路と接続する パイァホールのラン ドとは、 共に涙滴形状を有しており、 各パッ ドと ラン ドはその窄んだ側にて互いに接続されているので、 パヅ ドに接続 されるバイァホール底面の接続面積を拡大することが可能となる。 こ れによ りマスクフ ィルムを基材上の層間絶縁層に密着させてマスクフ イルムの遮光パターンをバイァホール形成部に対応させつつ露光して バイ ァホールの形成を行うに際して、 マスクフ ィ ルムにおける遮光パ ターンのバイァホール形成部に対する許容ズレ範囲を格段に大き く し、 パッ ドとマスクフ ィルムとの間で位置ズレが発生した場合に、 涙滴形 状のパッ ドの窄んだ側方向に位置ズレしてもバイ ァホールとパッ ドと を良好な接続信頼性をもって安定的に接続するこ とが可能となる。 ま た、 パッ ドとラ ン ドとを相互に接続する接続部には応力が集中し難く、 これより ヒー トサイクル時においても層間絶縁層にクラ ックが発生す ることを防止し得る。
また、 本発明の多層プリ ン ト配線板は、 下層導体回路が形成された 基材上に層間絶縁層が形成され、 その層間絶縁層上に上層導体回路が 形成され、 前記下層導体回路及び上層導体回路は、 層間絶縁層に設け られたパイ ァホールを介して電気的に接続してなる多層プリ ン ト配線 板において、 前記バイ ァホールのラン ドは涙滴形状であ り、 その拡が つた部分にバイァホールの開口部が形成されてなる構成を有する。 か かる多層プリ ン ト配線板では、 バイ ァホールのラン ドは涙滴形状を有 し、 その涙滴形状の拡がった部分にバイァホールの開口部が形成され ていることから、 マスクフィルムを基材上の層間絶縁層に密着させて マスクフィルムの遮光パターンをバイァホール形成部に対応させつつ 露光してバイァホールの形成を行うに際して、 マスクフ イルムにおけ る遮光パターンのバイァホール形成部に対する許容ズレ範囲を格段に 大き く し、 マスク フィルムの位置ズレが発生した場合においても、 位 置ズレの方向に拘らず涙滴形状のラン ドにおける拡がった部分にパイ ァホールの開口部を形成することが可能となる。 また、 ラン ドと上層 導体回路の接続部との部分で応力が集中し難く、 これよ り ヒー トサイ クル時においても層間絶縁層にクラックが発生することを防止し得る。 更に、 本発明の多層プリ ン ト配線板は、 前記した多層プリ ン ト配線 板において、 前記バイ ァホールは、 複数集合して形成されてなる構成 を有する。 かかる多層プリ ン ト配線板によれば、 複数個のバイ ァホー ルがラン ドを共有して集合して形成されていることから、 たとえいく つかのバイ ァホールが断線した場合においても、 残余のバイァホール を介して確実に接続することが可能となり、 断線不良となる確率を格 段に低減することが可能となる。 また、 前記のようにパッ ドやラン ド を淚滴形状とすることによ り、 回路パターンとパッ ドとの交差部にお けるレジス ト現像時のメ ツキレジス ト現像残り を発生し難くできる。 更に、 ノ ッ ドゃラ ン ドの面積を大き くすることができるため、 接着面 積の増大により密着強度を向上させることができる。 しかも、 これら の効果は、 配線パ夕ーン間のデッ ドスペースの増大を招く ことなく実 現でき、 高密度配線板を製造する上で有利である。 図面の簡単な説明
図 1乃至図 1 1は第 1実施形態に係るプリ ン ト配線板を説明するた めの図であり、 図 1は銅張積層板の断面図、 図 2は導体回路のパ夕一 ンを示した図、 図 3は導体回路を形成した銅張積層板の断面図、 図 4 は開口部に充填樹脂を充填した状態を示す銅張積層板の断面図、 図 5 は導体回路の上層に第 1樹脂層及び第 1接着層を形成した状態を示す 説明図、 図 6は第 1樹脂層及び第 1接着層にバイァホールを形成した 状態を示す説明図、 図 7は第 1接着層上にめっきレ ジス トを形成した 状態を示す説明図、 図 8はバイァホール内に導体回路を形成した状態 を示す説明図、 図 9は導体回路と第 1接着層との接着状態を拡大して 模式的に示す説明図、 図 1 0はめつきレジス ト及びバイァホールの導 体回路上に第 2樹脂層及び第 2接着層を形成した状態を示す説明図、 図 1 1は多層プリ ン ト配線板の断面図である。
また、 図 1 2乃至図 1 6は第 2実施形態に係るプリ ン ト配線板及び その製造方法を説明するための図であり、 図 1 2はブリ ン ト配線板の 断面図、 図 1 3はプリ ン ト配線板の平面図、 図 1 4は金属領域上の層 間絶縁層を露光している状態を模式的に示す拡大部分断面図、 図 1 5 はブランク部のバリエーションを示す説明図、 図 1 6はプリ ン ト配線 板の製造工程を示す工程図である。
更に、 図 1 7乃至図 2 7は第 3実施形態に係るプリ ン ト配線板を説 明するための図であり、 図 1 7は第 1実施例に係る多層プリ ン ト配線 板にてコア基材に形成された接続パッ ドと層間絶縁層上のパターンと をバイァホールを介して接続する接続構造を示し、 図 1 7 ( A ) は多 層ブリン ト配線板の平面図、 図 1 7 ( B ) は多層プリ ン ト配線板の断 面図、 図 1 8は第 2実施例に係る多層プリ ン ト配線板の平面図、 図 1 9は第 3実施例に係る多層プリ ン ト配線板の平面図、 図 2 0は第 4実 施例に係る多層プリ ン ト配線板の平面図、 図 2 1 は第 5実施例に係る 多層プリ ン ト配線板にて層間絶縁層に形成された接続パッ ドと別の層 間絶縁層上のパターンとをバイァホールを介して接続する接続構造を 示し、 図 2 1 ( A ) は多層プリ ン ト配線板の平面図、 図 2 1 ( B ) は 多層プリ ン ト配線板の断面図、 図 2 2は第 6実施例に係る多層プリ ン ト配線板の平面図、 図 2 3は第 7実施例に係る多層プリ ン ト配線板の 平面図、 図 2 4は第 8実施例に係る多層プリ ン ト配線板の平面図、 図 2 5は第 9実施例に係る多層プリ ン ト配線板にて層間絶縁層に形成さ れた接続パッ ドと別の層間絶縁層上のパターンとをバイ ァホールを介 して接続する接続構造を示し、 図 2 5 ( A ) は多層プリ ン ト配線板の 平面図、 図 2 5 ( B ) は多層プリ ン 卜配線板の断面図、 図 2 6は第 1 0実施例に係る多層プリ ン ト配線板にて絶縁基材上の接続パッ ドと層 間絶縁層上のパターンとをバイァホールを介して接続する接続構造を 示し、 図 2 6 ( A ) は多層プリ ン ト配線板の平面図、 図 2 6 ( B ) は 多層プリ ン ト配線板の断面図、 図 2 7は第 1 1実施例に係る多層プリ ン ト配線板にて層間絶縁層に形成された接続パッ ドと別の層間絶縁層 上のパターンとをバイ ァホールを介して接続する接続構造を示し、 図 2 7 ( A ) は多層ブリ ン ト配線板の平面図、 図 2 7 ( B ) は多層プリ ン ト配線板の断面図、 図 2 7 ( C ) 、 図 2 7 ( D ) はそれぞれ他の接 続構造を有する多層プリ ン ト配線板の平面図である。
また、 図 2 8乃至図 4 0は従来技術を説明するための図であ り、 図 2 8は従来の多層プリ ン ト配線板における銅張積層板の断面図、 図 2 9は従来の多層プリ ン ト配線板における導体回路を形成した銅張積層 板の断面図、 図 3 0は従来の多層プリ ン ト配線板における露出領域に 充填樹脂を充填した状態を示す銅張積層板の断面図、 図 3 1は従来の 多層プリ ン ト配線板における導体回路のパターンを示した図、 図 3 2 は従来の多層プリ ン ト配線板におけるパッ ド上に残留した充填樹脂の 状態を示す銅張積層板の断面図、 図 3 3は従来の多層ブリ ン ト配線板 における残留した充填樹脂が介在して導電回路が接続された状態を示 す多層プリ ン ト配線板の断面図、 図 3 4は従来における絶縁性基板の 断面図、 図 3 5は従来における絶縁性基板の平面図、 図 3 6は従来の 絶縁性基板に層間絶縁層を形成した状態を模式的に示す断面図、 図 3 7は従来においてマスクフ ィ ルムにより層間絶縁層を露光している状 態を示す断面図、 図 3 8は従来において金属領域及び接続パッ ドにバ ィァホールを形成した状態を示すプリ ン ト配線板の断面図、 図 3 9は 従来の多層プリン ト配線板にてコア基材に形成された接続パッ ドと層 間絶縁層上のパ夕一ンとをバイァホールを介して接続する接続構造を 示し、 図 3 9 ( A ) は多層プリン ト配線板の平面図、 図 3 9 ( B ) は 多層プリ ン ト配線板の断面図、 図 4 0は従来の多層プリ ン ト配線板に て層間絶縁層に形成された接続パッ ドと別の層間絶縁層上のパターン とをバイァホールを介して接続する接続構造を示し、 図 4 0 ( A ) は プリン ト配線板の平面図、 図 4 0 ( B ) はブリン ト配線板の断面図で め 。 発明を実施するための最良の形態
以下、 本発明を具体化した各実施形態について図面に基づき説明す る
(第 1実施形態)
本発明の第 1実施形態に係るプリ ン ト配線板を図 1乃至図 1 1に基 づき説明する。 図 1 〜 1 1に本発明の多層プリ ン ト配線板 1の製造過 程を示す。 尚、 図 6〜 1 0においては、 コア材 1 1の下側を省略して いるが、 図示されたコア材 1 1の上側と同様である。 先ず、 図 1 に示 すように、 絶縁基板であるコア材 1 1 に導体層である銅層 9が形成さ れた銅張積層板 1 0 を用意する。
次に、 第 1導体回路である導電回路 1 2のパターンが印刷された感 光性 ドライ フィルムを、 銅張積層板 1 0の両面にラ ミネー ト し、 露光 及び現像を行なつた後にエツチング処理することによ り、 銅層 9から 導電回路 1 2を形成した銅張積層板 1 0を得る。 図 2に、 導電回路 1 2が形成された銅張積層板 1 0を示す。 また、 図 2の銅張積層板 1 0 の A — A ' での断面図を図 3 ( A ) に示す。 尚、 図 4〜 1 1 において も、 図 2の銅張積層板 1 0の A— A ' での断面図である。
ここで、 導電回路 1 2が形成された銅張積層板 1 0について、 図 2、 3を用いて説明すると、 基本的には、 導電回路 1 2のパターンは網目 (メ ッシュ) 状であ り、 よって、 導電回路 1 2の間から銅張積層板 1 0が露出する開口部 8は導体が存在することなく碁盤目配列で配置さ れている。 ただし、 第 2導体回路である導体回路 1 7 A (図 8参照) が接続するパッ ド 1 2 L (開口部 8、 8 Lよ り も広い面積を有する) に必要な面積を導電回路 1 2上 (銅層 9の表面である) に確保するた めに、 碁盤目配列される開口部 8の一部をなす開口部 8 Lの配置を、 パッ ド 1 2 Lの領域に重ならないように、 図面の左右の方向にずら し ている。 しかしながら、 各開口部 8、 8 Lの面積は一定としているの で、 コア材 1 1、 銅層 9で囲まれた開口部 8、 8 Lの空間は、 全て同 じ体積である。
次の図 4では、 図 3の銅張積層板 1 0に電気絶縁性の充填樹脂 1 3 を塗布して固化させることによ り、 導電回路 1 2の間に存在する開口 部 8、 8 Lに充填樹脂 1 3 を充填する。 かかる開口部 8、 8 Lの空間 は同体積であることから、 開口部 8、 8 Lに充填され得る充填樹脂 1 3の量は、 いずれの開口部 8、 8 Lについても当然に同じであるので、 充填樹脂 1 3 を充填したときに開口部 8、 8 Lから溢れ出る充填樹脂 1 3の量は、 いずれの開口部 8、 8 Lについても均一となる。 尚、 か かる充填樹脂 1 3は各開口部 8、 8 L内で充填樹脂層を形成し、 充填 樹脂層の層厚は各開口部 8、 8 Lの内部で同一の層厚を有する。 また、 充填樹脂 1 3には、 無機粒子を含有させて硬化収縮を低減させること によ り、 コア材 1 1の反りを防止している。 また、 充填樹脂 1 3に溶 剤樹脂を使用すると、 加熱した場合に残留溶剤が気化して層間剥離の 原因となるので、 無溶剤樹脂が使用されている。
さ らに、 かかる充填樹脂 1 3 を塗布する前に、 図 3の銅張積層板 1 0を酸化還元処理 (黒化還元処理) して、 コア材 1 1 と導電回路 1 2 の表面を粗化させるこ とによ り、 充填される充填樹脂 1 3の層間剥離 を防止している。 充填樹脂 1 3が固化した後は、 導電回路 1 2 と充填 樹脂 1 3の表面研磨によ り平滑に して、 後述するバイ ァホール B 1、 B 2等 (図 6参照) や導体回路 1 7 A (図 8参照) の現像不良を防止 している。
特に、 開口部 8、 8 Lから溢れ出る充填樹脂 1 3の量が、 いずれの 開口部 8、 8 Lについても均一であることから、 開口部 8、 8 Lから 溢れ出た充填樹脂 1 3が導体回路 1 2上にはみだして固化しても、 導 体回路 1 2上に固化した充填樹脂 1 3の状態が、 銅張積層板 1 0全域 の導体回路 1 2において一様になるので、 開口部 8、 8 Lから溢れ出 た充填樹脂 1 3が導体回路 1 2上に残存することなく、 導体回路 1 2 と開口部 8、 8 Lに充填された充填樹脂 1 3の表面を平滑に研磨する ことができる。
さらに、 図 3 ( B ) に示すように、 開口部 8 Lには無電解めつき用 のめつきレジス ト 1 6 Lが形成されている。 これはメ ヅ シュ状の導体 回路を無電解めつきによ り形成するためである。
第 2導体回路 1 2が接続するパッ ド 1 2 Lに必要な面積を確保する ために、 碁盤目配列される開口部 8の一部をなす開口部 8 Lの配置を ノ ソ ド 1 2 Lの領域に重ならないようにし、 図面の左右方向にずら し てある。 この点では、 前記の場合と同様である。 このため、 開口部 8 Lの面積は、 パッ ド 1 2 Lの存在により小さ くなることがなく、 この ため、 開口部 8 Lを形成するために必要なめっきレジス ト 1 6 Lの面 積を小さ く することがないため、 孤立しためっきレジス ト 1 6 Lであ つても剥離しにく くなつている。
次の図 5では、 表面研磨によ り同一平面となった導体回路 1 2 と充 填樹脂 1 3の表面に、 酸または酸化剤に対する難溶性と耐熱性とを有 する樹脂からなる第 1樹脂層 1 4を形成し、 同様にして、 酸または酸 化剤に対する難溶性と耐熱性とを有する樹脂からなる第 1接着層 1 5 を形成する。 尚、 第 1接着層 1 5には、 酸または酸化剤に対する可溶 性と耐熱性とを有する樹脂粒子 (図示せず〉 を分散させて、 後述する 第 1接着層 1 5の表面粗化処理 (図 6参照) を容易にしている。
第 1樹脂層 1 4 と第 1接着層 1 5 については、 感光性の熱硬化性樹 脂や、 感光性の熱硬化性樹脂と熱可塑性樹脂との複合体を使用するこ とによ り、 後述するバイァホール B 1、 B 2等 (図 6参照) の形成を 容易にしている。 かかる複合体を使用したときは、 靭性を向上させる ことができるので、 第 1接着層 1 5に形成される導体回路 1 7 Aゃバ ィァホール B 1、 B 2等 (図 6参照) のビール強度の向上、 熱衝撃に よるクラ ック発生を防止できる。 いずれにしても、 第 1樹脂層 1 4 と 第 1接着層 1 5は電気絶縁性を有しており、 図 4の充填樹脂 1 3 とと もに層間絶縁層の一つである。 尚、 図 4の充填樹脂 1 3に代えて、 第 1樹脂層 1 4を使用してもよい。
次の図 6では、 バイ ァホール B 1 が形成されるバイ ァ開口部が印刷 されたフォ トマスクフィルム (図示せず) を、 第 1接着層 1 5の表面 にラ ミネー ト し、 露光及び現像を行なつた後に加熱処理 (ポス 卜べ一 ク) するこ とによ り、 寸法精度に優れたバイァ開口部 (パイァホール B 1 に相当する) を得る。 かかるバイァ開口部 (バイァホール B 1 に 相当する) からは、 コア材 1 1 に形成された導体回路 1 2の一部であ るパッ ド 1 2 Lが露出している。 加熱処理をした後は、 酸あるいは酸 化剤で、 第 1接着層 1 5内に分散した樹脂粒子を除去することによ り、 第 1接着層 1 5の表面を粗化して蛸壺状のアンカ一を形成させ (図 9 参照) 、 後述するめつきレジス ト 1 6 (図 7参照) や導体回路 1 7 A (図 8参照) の層間剥離を防止している。
次の図 7では、 バイァ開口部 (パイァホール B 1 に相当する) 内部 及びバイァ開口部において露出しているパッ ド 1 2 Lと、 表面粗化さ れた第 1接着層 1 5の表面に、 核触媒を付与した後、 液状感光性レジ ス ト を塗布して乾燥させる。 尚、 核触媒を付与するのは、 後述する無 電解めつき処理 (図 8、 9参照) において金属を析出させるためであ り、 液状感光性レジス トを乾燥させるのは、 かかる核触媒を固定させ るためである。 液状感光性レジス トを乾燥させた後は、 露光及び現像 によ り、 めっきレジス ト 1 6 を第 1接着層 1 5の表面に得る。
次の図 8では、 めっきレジス 卜 1 6を第 1接着層 1 5の表面に得た 後に、 酸性溶液による活性化処理及び無電解めつき液による一次めつ きを行って、 めっきレジス ト 1 6が形成されていない部分に、 めっき 薄膜 1 7 B (図 9参照) を形成させる。 その後、 めっき薄膜 1 7 Bの 酸化被膜を、 酸性溶液の活性化処理で除去し、 無電解めつき液による 二次めつきを行って、 めつき薄膜 1 7 B (図 9参照) 上に、 導体回路 1 7 A (のパターン) を形成させる。 かかる導体回路 1 7 Aは、 コア 材 1 1に形成された導体回路 1 2の上層に位置するものである。 すな わち、 第 1接着層 1 5のバイァ開口部にバイァホール B 1が形成され た導体回路 1 7 Aを得ることができる。 かかるバイァホール B 1 (を 有する導体回路 1 7 A) は、 コア材 1 1に形成された導体回路 1 2と、 パッ ド 1 2 Lを介して、 一体に接続されている。
図 9に、 一次めつきのめっき薄膜 1 7 Bと、 二次めつきの導体回路 1 7 Aが形成された状態を示す。 かかるめっき薄膜 1 7 Bは、 その上 に形成される導体回路 1 7 Aの密着性を確保するために、 第 1接着層 1 5の粗化面をそのまま ト レースするように行なわれる。 従って、 め つき薄膜 1 7 Bの表面には、 第 1接着層 1 5の表面と同様なアンカ一 が形成される。 また、 一次めつきは 2種以上の金属イオンで行なわれ ており、 ビール強度の向上を図るために、 めっき薄膜 1 7 Bは合金か ら構成されている。 さらに、 導体回路 1 7 Aは、 電気配線に相当する ものであり、 めっき薄膜 1 7 Bと比べ厚みを必要とすることから、 高 い電気伝導性と速い析出速度が必要となり、 よって、 二次めつきは 1 種の金属ィオンで行なわれる。
次の図 1 0では、 図 5と同様にして、 めっきレジス ト 1 6と導体回 路 1 7 Aの表面に、 第 1樹脂層 1 4と同じ樹脂の第 2樹脂層 1 8と、 第 1接着層 1 5と同じ樹脂の第 2接着層 1 9とを形成し、 酸あるいは 酸化剤で、 第 2接着層 1 9内に分散した樹脂粒子を除去することによ り、 第 2接着層 1 9の表面を粗化して蛸壺状のアンカーを形成させる。 第 2樹脂層 1 8と第 2接着層 1 9は電気絶縁性を有しているので、 両 者とも層間絶縁層である。
次の図 1 1では、 コア材 1 1上の導体回路 1 2の一部であるパッ ド 1 2 Lと、 パイァホール B 1を有する導体回路 1 7 Aとを、 同時に貫 通する穴を ド リルで開け、 図 7の場合と同様にして、 核触媒の付与後 にめつきレジス ト 2 0 を形成するとともに、 図 8の場合と同様な二次 めっきを行なって、 上下開口の周辺部及び内部にホール導体層 2 1 を 有するスルーホール Hを形成するこ とによ り、 多層プリ ン ト配線板 1 が完成される。
(実施例)
以下に、 フルアディティ ブプロセスによって製作された多層プリ ン ト配線板 1 の実施例について、 その具体的な製造プロセスを上述した 図 1〜 1 1 に従って説明する。
( 1 ) 図 1 の銅張積層板 1 0 として、 ガラスエポキシ銅張積層板を用 し 。
( 2 ) 図 2、 3でのエッチング処理は、 塩化第 2銅エッチング液で行 つた。
尚、 ガラスエポキシ基板、 ポリイ ミ ド基板、 セラ ミ ツク基板、 金属 基板、 導体回路が形成された基板などの基板 1 0 (銅張されていない もの) に、 粗化面を有する接着層 (第 1接着層 1 5、 第 2接着層 1 9 に相当する) を形成させた後に、 フォ ト レジス ト フ ィルムを積層し、 メ ッシュ状に露光、 現像処理して、 開口部に対応する孤立しためっき レジス ト層を設け、 無電解めつきを施すことによ り、 導体回路 1 2の 銅パターンを形成させてもよい。
( 3 ) 図 4の充填樹脂 1 3は、 無溶剤のエポキシ樹脂 1 0 0重量部、 シリカ粉末 ( 1 . 6〃m ) 1 7 0重量部、 イ ミ ダゾ一ル硬化剤 6重量 を混合したものを用いた。 塗布された充填樹脂 1 3は、 1 5 0 °Cの温 度を 1 0時間保持することによ り硬化させた。
尚、 無溶剤のエポキシ樹脂に代えて、 ポリイ ミ ド樹脂を使用しても よい。 ( 4 ) 図 5の第 1樹脂層 1 4を形成する樹脂組成物は、 以下のように して作成した。 すなわち、 ジエチレ ングリ コールジメチルエーテル (D MD G) に溶解したク レゾールノポラ ック型エポキシ樹脂 (日本 化薬製 分子量 2 5 0 0 ) の 2 5 %ァク リル化物を 7 0重量部、 ポリ エーテルスルフォン ( P E S ) 3 0重量部、 イ ミ ダゾ一ル硬化剤 (四 国化成製、 商品名 : 2E4MZ-CN) 4重量部、 感光性モノマ一であるカブ ロラク ト ン変成ト リス (ァクロキシェチル) イ ソシァヌ レー ト (東亜 合成製、 商品名 : ァロニックス M 3 2 5 ) 1 0重量部、 光開始剤と し てのベンゾフエノ ン (関東化学製) 5重量部、 光増感剤ミ ヒラーケ ト ン (関東化学製) 0. 5重量部 NM Pを添加しながら混合し、 ホモデ ィスパー攪拌機で粘度 1. 2 P a ' s ( 2 3 ± l °C) に調整し、 続い て、 3本ロールで混練することによ り作成した。
また、 図 5の第 1接着層 1 5を形成する接着剤溶液は、 以下のよう にして作成した。 すなわち、 ジエチレングリコールジメチルエーテル ( D M D G ) に溶解したクレゾ一ルノボラ ック型ェポキシ樹脂 (日本 化薬製 分子量 2 5 0 0 ) の 2 5 %アク リル化物を 7 0重量部、 ポリ エーテルスルフォン ( P E S ) 3 0重量部、 ィ ミ ダゾール硬化剤 (四 国化成製、 商品名 : 2E4MZ-CN) 4重量部、 感光製モノマーであるカブ ロラク ト ン変成 ト リス (ァクロキシェチル) イソシァヌ レー ト (東亜 合成製、 商品名 : ァロニックス M 3 2 5 ) 1 0重量部、 光開始剤と し てのベンゾフエノ ン (関東化学製) 5重量部、 光増感剤ミ ヒラーケ 卜 ン (関東化学製) 0. 5重量部、 さらにこの混合物に対してエポキシ 樹脂粒子 (東レ製 商品名 : ト レパール) の平均粒径 5. 5〃 mを 3 5重量部、 平均粒径 0. 5 / mのものを 5重量部を混合した後、 NM Pを添加しながら混合し、 ホモディスパ一攪拌機で粘度 1. 2 P a * s ( 2 3 ± 1 °C) に調整し、 続いて、 3本ロールで混練することによ り作成した。
前記のように作成された第 1樹脂層 1 4の樹脂組成物は、 ロールコ —夕一を用いて塗布し、 水平状態で 2 0分間放置してから、 6 0 °Cで 乾燥 (プリべーク) を行なった。 また、 前記のように作成された第 1 接着層 1 5の接着剤溶液も、 同様に して、 ロールコ一夕一を用いて塗 布し、 水平状態で 2 0分間放置してから、 6 0 °Cで乾燥 (プリべーク) を行なった。
尚、 上述した第 1樹脂層 1 4 と第 1接着層 1 5にはエポキシ樹脂が 使用されているが、 その他にポリイ ミ ド樹脂、 ビスマレイ ミ ド ト リ ア ジン樹脂、 フエノール樹脂など熱硬化性樹脂やこれらを感光化した感 光性樹脂、 あるいはポリエーテルスルフォンなどの熱可塑性樹脂、 熱 可塑性樹脂と熱硬化性樹脂の複合体、 感光性樹脂と熱可塑性樹脂の複 合体を使用することもできる。 これらの中では、 エポキシ樹脂をァク リル酸やメ夕ク リル酸などと反応させたエポキシァク リ レー トゃェポ キシァク リ レー ト とポリエーテルスルホンとの複合体がよい。 かかる エポキシァク リ レ一 トは、 全エポキシ基の 2 0〜 8 0 %がァク リル酸 やメタク リル酸などと反応したものが望ま しい。
さらに、 第 1接着層 1 5の樹脂粒子としては、 ①平均粒径が 1 0 m以下の耐熱性樹脂粉末、 ②平均粒径が 2 Ai m以下の耐熱性樹脂粉末 を凝集させた凝集粒子、 ③平均粒径が 1 0 以下の耐熱性樹脂粉末 と、 平均粒径が 2 m以下の耐熱性樹脂粉末との混合物、 ④平均粒径 が 2 m〜 1 0 mの耐熱性樹脂粉末の表面に、 平均粒径が 2〃m以 下の耐熱性樹脂粉末または無機粉末のいずれか少な く とも 1種を付着 させてなる疑似粒子から選ばれることが望ましい。 これらは、 複雑な アンカ一を形成できるからである。
ここでは、 第 1接着層 1 5の樹脂粒子にはエポキシ樹脂が使用され ているが、 ァミ ノ樹脂 (メ ラ ミ ン樹脂、 尿素樹脂、 グアナ ミ ン樹脂) などもよ く、 これらは、 クロム酸やリ ン酸等のような粗化液に対して 可溶である。 尚、 エポキシ樹脂は、 そのオリ ゴマーの種類、 硬化剤の 種類、 架橋密度を変えることによ り任意に酸や酸化剤に対する溶解度 を変えることができる。 例えば、 ビスフエノール A型エポキシ樹脂ォ リ ゴマ一をァミ ン系硬化剤で硬化処理したものは、 酸化剤に溶解しや すい。 しかし、 ノボラ ヅクエポキシ樹脂オリゴマーをイ ミダゾール系 硬化剤で硬化させたものは、 酸化剤に溶解しにく いことに留意する必 要がある。
( 5 ) 図 6の露光では、 超高圧水銀灯 40 0 m j / c m2 で露光した 後に、 さらに、 超高圧水銀灯によ り約 3 0 00 mj /c m2 で露光し た。 現像では、 ト リエチレングリコールジメチルエーテル (D M T G) で現像した。 加熱処理 (ポス トべーク) では、 1 50 °Cの温度で 5時 間保持した。 以上よ り、 第 1樹脂層 1 4と第 1接着層 1 5は、 厚さ 5 0 mで形成することができた。 また、 表面粗化処理では、 7 0°Cの クロム酸に 20分間浸漬して、 第 1接着層 1 5の樹脂粒子であるェポ キシ樹脂を溶解除去し、 第 1接着層 1 5の表面に微細なアンカ一が多 数形成された粗化面を形成した。
尚、 ここでは、 酸化剤と してクロム酸を使用したが、 酸と しては、 リ ン酸、 塩酸、 硫酸、 又は蟻酸、 酢酸などの有機酸を使用することが 望ましい。 表面粗化処理した場合に、 パイァホール B l、 B 2に相当 するパイァ開口部から露出する導体回路 1 2 A等を腐食させに く いか らである。 また、 その他の酸化剤と しては、 過マンガン酸塩 (過マン ガン酸カ リ ウムなど) が望ま しい。
( 6 ) 図 7の触媒核は、 P d C l 2 · 2 H 20 0. 2 g/ l、 S n C 12 · 2 H 20 1 5 g/ l、 H C l 3 0 g/ 1 の液中で処理す るこ とによ り付与した。 また、 液状感光性レジス トは、 市販の液状感 光性レジス トを使用し、 30 zmの厚さで塗布した。 形成されためつ きレジス ト 1 6の線幅は 5 O mであった。
尚、 触媒核は、 貴金属イ オンやコロイ ドなどがよいが、 塩化パラ ジ ゥムゃパラジウムコロイ ドを使用してもよい。
また、 液状感光性レジス トは、 エポキシ樹脂をアク リル酸やメ夕ク リル酸などと反応させたエポキシァク リ レー ト とイ ミダゾール硬化剤 からなる組成物やエポキシァク リ レー ト、 ポリエーテルスルホンおよ びィ ミ ダゾ一ル硬化剤からなる組成物を使用してもよい。 エポキシァ ク リ レー ト とポリエーテルスルホンの比率は、 5 0/5 0〜 8 0/2 0程度が望ま しい。 エポキシアタ リ レー トが多すぎると可撓性が低下 し、 少なすぎると感光性、 耐塩基性、 耐酸性、 耐酸化剤特性が低下す るからである。
また、 エポキシァク リ レー トは、 前エポキシ基の 2 0〜 8 0 %がァ ク リル酸やメ 夕ク リル酸などと反応したものが望ましい。 アク リル化 率が高すぎると 0 H基による親水性が高く なり吸湿性が上がり、 ァク リル化率が低すぎると解像度が低下するからである。 さ らに、 基本骨 格樹脂であるエポキシ樹脂と しては、 ノボラック型エポキシ樹脂が望 ましい。 架橋密度が高く、 硬化物の吸水率が 0. 1 %以下に調整でき、 耐塩基性に優れるからである。 ノボラ ヅク型エポキシ樹脂と しては、 ク レゾ一ルノボラ ック型、 フ エ ノ ールノポラ ック型がある。
( 7 ) 図 8の活性化処理は、 1 0 0 g/ 1の硫酸水溶液中で行なつた。 一次めつきは、 下記の組成を有する無電解銅一二ッケル合金めつき浴 で行なった。 めっき浴の温度は 6 0 °Cであ り、 めっき浸漬時間は 1時 間であった。
金属塩 ' · ' (: ιι 304 · 5 Η20 ; 6. 0 m Μ ( 1. 5 g/ 1 ) N i S 04 · 6 H 20 9 5. 1 mM ( 2 5 g/ 1 ) 錯化剤 · · N a3C6H507 0. 2 3 M ( 6 0 g/ l ) 還元剤 · · N a P H202 · H20 0. 1 9 M ( 2 0 g/ 1 ) p H調節剤 • · N a 0 H 0. 7 5 M ( p H = 9. 5 ) 安定剤 · · 硝酸鉛 0. 2 mM ( 8 0 p pm) 界面活性剤 0. 0 5 g/ 1
析出速度は、 1. 7 m/時間
以上の条件で一次めつきを行う ことによって、 レジス ト 1 6が形成 されていない部分に厚さ約 1. 7 mの銅一二ヅケルー リ ンのめつき 薄膜 1 7 Bが形成された。 この後、 めっき浴から引き上げて、 表面に 付着しているめつき浴を水で洗い流した。
さらに、 酸性溶液で処理する活性化処理によって、 銅一ニッケル一 リ ンのめっき薄膜 1 7 Bの酸化皮膜を除去した。 その後、 P d置換を 行う ことな く、 銅一ニッケル一リ ンのめっき薄膜 1 7 B上に対する二 次めつきを行った。 二次めつ き用のめっき浴と しては、 下記の組成を 有するめっき浴で行なった。 めっき浴の温度は 50° (:〜 7 0°Cであり、 めっき浸漬時間は 9 0分〜 3 60分であった。
金属塩 C u S 04 5 H 20 8. 6 mM
錯化剤 T EA 0. 1 5 M
還元剤 H C H 0 0. 0 2 M
その他 安定剤 (ビビリ ジル、 フヱロシアン化カ リ ウム等) 少 量 ,
析出速度は、 6〃m/時間
以上の条件で二次めつきを行うことによって、 めっき薄膜 1 7 Bに 導体回路 1 7 Aが形成された。 この後、 めっき浴から引き上げて、 表 面に付着しているめつ き浴を水で洗い流した。
尚、 一次めつきと しては、 銅、 ニッケル、 コバル トおよびリ ンから 選ばれる少なく とも 2種以上の金属イオンを使用するこ とが必要であ るが、 この理由は、 これらの合金は強度が高く、 ビール強度を向上さ せることができるからである。 銅イオン、 ニッケルイオン、 コバル ト イオンについては、 硫酸銅、 硫酸ニッケル、 硫酸コバル ト、 塩化銅、 塩化ニッケル、 塩化コバル トなどの銅、 ニッケル、 コバル ト化合物を 溶解させることによ り供給する。 また、 無電解めつき液には、 ビビリ ジルを含有してなることが望ましい。 この理由は、 ビビリ ジルはめつ き浴中の金属酸化物の発生を抑制してノジュールの発生を抑制できる からである。
また、 錯化剤と してヒ ドロキシカルボン酸を使用しているが、 銅、 二ッケル、 コパル トイオンと塩基性条件下で安定した錯体を形成する からである。 ヒ ドロキシカルボン酸と しては、 クェン酸、 リ ンゴ酸、 酒石酸などが望ま しい。 また、 ヒ ドロキシカルボンの濃度は 0 . 1〜 0 . 8 Mであることが望ましい。 0 . 1 Mよ り少ないと、 十分な錯体 が形成できず、 異常析出や液の分解が生じる。 0 . 8 Mを越えると、 析出速度が遅く なつた り、 水素の発生が多く なつたりするなどの不具 合が発生するからである。
また、 金属イオンを還元して金属元素にするために、 還元剤を使用 しており、 アルデヒ ド、 次亜リ ン酸塩 (ホスフィ ン酸塩と呼ばれる) 、 水素化ホウ素塩、 ヒ ドラジンから選ばれる少なく とも 1種であること が望ましい。 これらの還元剤は、 水溶性であ り、 還元力に優れるから である。 次亜リ ン酸塩を用いれば、 ニッケルを析出させることができ 。
p H調整剤ついては、 水酸化ナ ト リ ウム、 水酸化カ リ ウム、 水酸化 カルシウムから少なく とも 1種を選ぶ必要があ り、 これらはいずれも 塩基性化合物である。 ヒ ドロキシカルボン酸を使用するのは、 塩基性 条件下でニッケルイオンなどと錯体を形成するからである。
また、 二次めつきについては、 以下の無電解めつき液に浸漬するこ とによ り形成してもよい。 すなわち、 銅イオン、 ト リアルカノールァ ミ ン、 還元剤、 p H調整剤からなる無電解めつき液であって、 銅ィォ ンの濃度が 0. 00 5〜0. 0 1 5 mo l/l、 pH調整剤の濃度が、 0. 2 5〜0. 3 5mo l/lであり、 還元剤の濃度が 0. 0 1〜0. 04 m o 1/1であることを特徴とする無電解めつき液である。 この めっき液は、 浴が安定であり、 ノジュールなどの発生が少ない。 また、 ト リアルカノ一ルァミ ンの濃度が 0. 1〜 0. 8 Mであることが望ま しい。 この範囲でめっき析出反応が最も進行しやすいからである。 前記 ト リ アルカ ノ一ルァ ミ ンは、 ト リ エタノールァミ ン、 ト リ イ ソ ノ ノールァ ミ ン、 ト リ メ タ ノールァミ ン、 ト リ プロノ ノールア ミ ンか ら選ばれる少なく とも 1種であることが望ましい。 水溶性だからであ る。 また、 還元剤については、 アルデヒ ド、 次亜リ ン酸塩、 水素化ホ ゥ素塩、 ヒ ドラジンから選ばれる少なく とも 1種であることが望ま し い。 水溶性であり、 塩基性条件下で還元力を持つからである。 さらに、 p H調整剤については、 水酸化ナ ト リ ウム、 水酸化カ リ ウム、 水酸化 カルシウムから選ばれる少なく とも 1種であることが望ましい。
( 8 ) 図 1 0においては、 ( 4 ) の図 5の場合と同様にして、 めっき レジス 卜 1 6と導体回路 1 7 Aの表面に、 第 1樹脂層 1 4と同じ材質 の第 2樹脂層 1 8と、 第 1接着層 1 5と同じ材質の第 2接着層 1 9と を形成した。 また、 ( 5 ) の図 6と同様にして、 第 2接着層 1 9内に 分散した樹脂粒子を除去することによ り、 第 2接着層 1 9の表面を粗 化して蛸壺状のアンカ一を形成させた。 ( 9 ) 図 1 1 においては、 ( 6 ) の図 7の場合と同様にして、 核触媒 を付与後にめっき レジス ト 2 0を形成するとともに、 ( 7 ) の図 8 と 同様にして、 二次めつきを行なって、 ホール導体層 2 1 を有するスル 一ホール Hを形成して、 多層プリ ン ト配線板 1が完成された。
(比較例)
比較例と しては、 基本的には実施例と同様であるが、 銅張積層板 1 0の銅層 9から形成される導体回路 1 2については、 かかる導体回路 1 2の上層にある導体回路 1 7 Aと接続されるパッ ド 1 2 Lに必要な 面積を確保するために、 碁盤目配列される開口部 8の一部をなす開口 部 8 Lの配置を実施例のようにずらすのではなく、 従来技術と同様に して、 パッ ド 1 2 L周辺の開口部 8の面積を減少させて確保しており、 従って、 導体回路 1 2のパターンは網目状であり開口部 8は碁盤目配 列であるが、 パッ ド 1 2 L周辺の開口部の空間が他のものと比べて少 ない多層プリ ン ト配線板 1 を作成した。
多層ブリ ン ト配線板 1 について、 導体回路 1 2 と導体回路 1 7 Aの 導通試験を行ったところ、 実施例の多層プリ ン ト配線板 1 では、 各導 体回路間の導通に問題はみられないが、 比較例の多層プリ ン ト配線板 1では、 各導体回路間の導通を確認できなかった。
そこで、 実施例及び比較例の多層ブリ ン ト配線板 1 において、 導体 回路 1 2のパッ ド 1 2 L部分のクロスカッ トを光学顕微鏡で観察した ところ、 比較例の多層プリ ン ト配線板 1 では、 導体回路 1 2 と導体回 路 1 7 Aの接続部分である導体回路 1 2のパッ ド 1 2 L上に充填樹脂 1 3が残留していた。 一方、 実施例の多層プリ ン ト配線板 1では、 同 じ箇所に相当する、 導体回路 1 2 と導体回路 1 7 Aの接続部分である 導体回路 1 2のパッ ド 1 2 L上に充填樹脂 1 3は確認できなかった。
比較例の多層ブリ ン ト配線板 1 においては、 電気絶縁性を有する充 填樹脂 1 3が導体回路 1 2のパッ ド 1 2 L上に残留するこ とによ り、 導体回路 1 2 と導体回路 1 7 Aの間に介在し、 導体回路 1 2 と導体回 路 1 7 Aの接続部分の面積を著し く減少させるとともに、 ひいては、 導体回路 1 2 と導体回路 1 7 Aの接続部分を剥離させて、 導体回路 1 2 と導体回路 1 7 Aとを電気的に絶縁させたためと推定される。
以上詳細に説明したように、 第 1実施形態に係る多層プリ ン ト配線 板 1 においては、 フォ ト ビアラン ドであるパヅ ド 1 2 Lの周囲に存在 する開口部 8 Lがパヅ ド 1 2 Lの領域に重ならないように配置されて おり、 従って、 パッ ド 1 2 Lの領域の周囲に存在する開口部 8 Lの面 積とその他の開口部 8の面積とは同一面積となることから、 各開口部 8、 8 Lに充填される充填樹脂 1 3の量は、 プリ ン ト配線板 1の全体 に渡って同じとなり、 換言すれば、 充填樹脂 1 3 を各開口部 8、 8 L に充填した際に各開口部 8、 8 Lから溢れ出る充填樹脂 1 3の量をい ずれの開口部 8についても均一にすることができる。
これによ り、 各開口部 8内で充填形成される充填樹脂層の層厚はほ ぼ同一となって、 各開口部 8、 8 Lから溢れ出た充填樹脂 1 3が導体 回路 1 2上にはみでた状態を、 プリ ン ト配線板 1の全域において一様 にすることができることとな り、 導体回路 1 2及びパッ ド 1 2 Lの領 域の表面を平滑に研磨したときに、 パッ ド 1 2 Lの周囲における開口 部 8 Lから溢れ出た充填樹脂 1 3がパヅ ド 1 2 Lの領域上に残存する ことがなく なる。 この結果、 プリ ン ト配線板 1上に接着層 1 5 を形成 し、 その接着層 1 5の上面に設けられた導体回路 1 7 Aとパッ ド 1 2 Lとを接続するに際して、 接続不良を発生することなく確実に接続す ることができるものである。
特に、 コア材 1 1の両面に固着された銅層 9に形成される導体回路 1 2のパターンは網目状であ り、 よって、 銅層 9の表面に形成される 全ての開口部 8、 8 Lは、 一定の面積を有するとともに碁盤目配列で 配置され、 且つ、 導体回路 1 2の上層の導体回路 1 7 Aが接続するパ ッ ド 1 2 Lに必要な面積を、 銅層 9の表面すなわち網目状のパターン である導体回路 1 2上で確保できないときは、 パッ ド 1 2 Lに必要な 面積を確保するために一部の開口部 8、 8 Lの面積を減少させるので はな く、 碁盤目配列で配置される一部の開口部 8 Lをずら した網目状 のパターンで導体回路 1 2 を形成することによ り、 導体回路 1 2上に おいてパッ ド 1 2 Lに必要な面積を確保するとともに、 導体回路 1 2 と開口部 8、 8 Lに充填された充填樹脂 1 3の表面を平滑に研磨する ことが可能となり、 導体回路 1 2 と導体回路 1 7 Aとが接続するパッ ド 1 2 Lにおいて、 導体回路 1 2 と導体回路 1 7 Aの間に充填樹脂 1 3が介在することがな く、 導体回路 1 2 と導体回路 1 7 Aを接続させ ることができ、 導体回路 1 2 と導体回路 1 7 Aの導通不良を防止する ことができる。
尚、 本発明は上記第 1 実施形態に限定されるものでな く、 その趣旨 を逸脱しない範囲で様々な変更が可能である。
例えば、 上記第 1実施形態の開口部 8、 8 Lの形状は四角形の形状 を有しているが (図 2参照) 、 パッ ド 1 2 Lに必要な面積を導電回路
1 2において確保するとともに開口部 8、 8 Lの面積を一定とすれば、 どのような形状を有してもよい。 同様に、 開口部 8、 8 Lの形状を統 一する必要もなく、 その結果、 導電回路 1 2のパターンが網目状でな くてもよい。
(第 2実施形態)
次に、 第 2実施形態に係るプリ ン ト配線板及びその製造方法につい て、 図 1 2乃至図 1 6に基づき説明する。 先ず、 本第 2実施形態に係 るブリ ン ト配線板の構造について図 1 2 ( A ) 、 ( B ) 及び図 1 3に 基づき説明する。 図 1 2はプリ ン ト配線板の断面図、 図 1 3はプリ ン ト配線板の平面図である。
図 1 2、 図 1 3において、 プリ ン ト配線板 3 1 は、 電源層又はグラ ン ド層のように広い面積を有する金属領域 3 2、 金属領域 3 2 よ り も 狭い通常の面積を有する接続パッ ド 3 3、 及び、 所定の回路パターン 3 4が形成された絶縁性基板 3 5を核として構成されている。 ここに、 絶縁性基板 3 5 と しては片面又は両面に銅箔を積層した銅張積層板が 使用され、 また、 金属領域 3 2、 接続パッ ド 3 3、 及び、 回路パター ン 3 4は、 銅張積層板に所定のエッチング処理を行う ことによ り片面 又は両面に形成される。
尚、 絶縁基板 3 5は、 ガラスエポキシ基板、 ポリイ ミ ド基板、 セラ ミ ック基板、 金属基板等に無電解メ ツキ用接着剤層を形成した後、 こ れを粗化して粗化面を形成し、 ここに無電解メ ツキを施して銅回路パ 夕一ンを形成したものを使用してもよい。
また、 金属領域 3 2には、 図 1 3に示すように、 複数箇所でブラン ク部 3 6が形成されている。 かかるブランク部 3 6は、 金属領域 3 2 の形成と同時にエッチング処理によ り形成されるものであり、 後述す るように層間絶縁層 3 9 を形成した後層間絶縁層 3 9上にマスクフ ィ ルム 4 1 を重ねて密着させた状態で露光処理する際に、 マスクフ ィ ル ム 4 1のマスク領域 4 2によ り被覆される外側にて金属領域 3 2中で 導体 (銅箔) が存在しない部分である。 このよう にブラ ンク部 3 6 を 形成することによ り、 マスクフ ィ ルム 4 1 を介して層間絶縁層 3 9の 露光処理を行う際に、 マスク領域 4 2の近傍位置にてマスクフ ィ ルム 4 1 から層間絶縁層 3 9に照射された光は、 ブランク部 3 6を介して その散乱が抑制されることとなり、 これによ りマスク領域 4 2の下側 に存在する層間絶縁層 3 9内には光が入射されることが防止されてマ スク領域 4 2による層間絶縁層 3 9の露光処理を確実に行うことが可 能となるものである。 尚、 この点についは後述する。
ここで、 ブランク部 3 6の形状について図 1 3に基づき詳細に説明 する。 図 1 3において、 ブランク部 3 6は、 所定幅を有する円状の窓 を 4分割した円弧状の窓部 3 6 Aから構成されている。 内側円によ り 区画され、 またブランク部 3 6によ り金属領域 3 2より離間される導 体部 3 7はマスクフィルム 4 1のマスク領域 4 2の面積よ り も広く形 成されており、 導体部 3 7の中央部は、 層間絶縁層 3 9上にマスクフ イルム 4 1 を重ねた状態で、 マスク領域 4 2 を介して被覆される。 ブ ランク部 3 6の具体例を示すと、 内側円の直径は 1 2 5 m〜 3 5 0 j , 外側円の直径は 2 2 5 〃111〜 8 0 0 111、 各窓部 3 6 A間の間 隙は 5 0 χπι〜 2 5 Ο zm程度が望ましい。
また、 ブラ ンク部 3 6の形状については、 更に各種の形状のバリエ ーシヨ ンが考えられる。 ブラ ンク部 3 6のバリエーショ ンについて図 1 5に基づき説明する。 図 1 5はブランク部 3 6のバリエーショ ンを 示す説明図である。
例えば、 基本的に円状の窓から構成される例としては、 図 1 5 ( A) に示すように、 導体部 3 7の周囲で円状の窓を 2分割した窓部 3 6 A から構成したもの (図 1 5 ( A) 中、 左上のブランク部 3 6 ) 、 導体 部 3 7の周囲で 1つの円弧状の窓部 3 6 Aから構成したもの (図 1 5 (A) 中、 右上のブラ ンク部 3 6 ) 、 導体部 3 7の周囲で円状の窓を 3分割した窓部 3 6 Aから構成したもの (図 1 5 ( A) 中、 左下のブ ランク部 3 6 ) 、 導体部 3 7の周囲で円状の窓を 5分割した窓部 3 6 Aから構成したもの (図 1 5 ( A) 中、 右下のブランク部 3 6 ) 等が 考えられる。 また、 基本的に四角形状の窓から構成される例と しては、 図 1 5
( B ) に示すように、 四角形状の導体部 3 7の周囲で 1 つの四角形状 の窓部 3 6 Aから構成したもの (図 1 5 ( B ) 中、 左上のブラ ンク部 3 6 ) 、 四角形状の導体部 3 7の周囲で四角形状の窓を 4分割した窓 部 3 6 Aから構成したもの (図 1 5 ( B ) 中、 右上のブランク部 3 6 ) 、 四角形状の導体部 3 7の周囲で四角形状の窓を 2分割した窓部 3 6 A から構成したもの (図 1 5 ( B ) 中、 左下のブランク部 3 6 ) 、 四角 形状の導体部 3 7の周囲で四角形状の窓を不均等に 3分割した窓部 3 6 Aから構成したもの (図 1 5 ( B ) 中、 右下のブランク部 3 6 ) 等 が考えられる。
更に、 基本的に六角形状の窓から構成される例と しては、 図 1 5
( C ) に示すように、 六角形状の導体部 3 7の周囲で 1つの六角形状 の窓部 3 6 Aから構成したもの (図 1 5 ( C ) 中、 左上のブランク部 3 6 ) 、 六角形状の導体部 3 7の周囲で六角形状の窓を不均等に 3分 割した窓部 3 6 Aから構成したもの (図 1 5 ( C ) 中、 右上のブラ ン ク部 3 6 ) 、 六角形状の導体部 3 7の周囲で六角形状の窓を 3分割し た窓部 3 6 Aから構成したもの (図 1 5 ( C ) 中、 左下のブラ ンク部 3 6 ) 等が考えられる。
また、 絶縁性基板 3 5において、 各ブランク部 3 6、 金属領域 3 2 と回路パターン 3 4 との間、 回路パターン 3 4間、 及び、 接続パッ ド 3 3と回路パターン 3 4との間のそれぞれには、 充填用樹脂が充填さ れており、 充填樹脂層 3 8が形成されている。 かかる充填樹脂層 3 8 は、 金属領域 3 2、 接続パッ ド 3 3、 回路パターン 3 4の各上面とほ ぼ同一面となるように形成されており、 充填樹脂層 3 8、 金属領域 3 2、 接続パッ ド 3 3、 回路パターン 3 4の各上面は面一となる。 これ に基づき、 層間絶縁層 3 9 (後述する) を均一な厚さで塗布形成する ことができる。
ここに、 前記充填用樹脂としては無溶剤樹脂が望ま し く、 エポキシ 樹脂が好適である。 無溶剤と したのは、 充填樹脂層 3 8 中に溶剤が残 留すると、 加熱処理を行った場合に充填樹脂層 3 8が剥離する原因と なることを考慮したものである。 また、 充填用樹脂はシ リカ等の無機 粒子を含有させると、 充填樹脂層 3 8の硬化収縮を低減して絶縁性基 板 3 5の反りを防止できる。
また、 層間剤上に金属領域 3 2、 接続パッ ド 3 3、 回路パターン 3 4等を形成する場合には、 金属領域 3 2、 接続パッ ド 3 3、 回路パ夕 —ン 3 4の間それぞれには、 めっきレジス トが形成されることになる。 金属領域 3 2、 接続パッ ド 3 3、 回路パターン 3 4の上面とめっき レジス トの上面が面一となる。 このため、 層間絶縁層 3 9 を均一な厚 さで形成できる。 なお、 金属領域 3 2、 接続パッ ド 3 3、 回路パ夕一 ン 3 4の上面とめっきレジス トの上面を面一とするため、 表面をベル 卜サンダーなどで研磨してもよい。
前記のように同一面に形成された金属領域 3 2、 接続パッ ド 3 3、 回路パターン 3 4、 充填樹脂層 3 6あるいはめっきレ ジス ト層 3 8, の各上面には層間絶縁層 3 9が塗布形成されている。 かかる層間絶縁 層 3 9の塗布形成時、 前記したように各ブランク部 3 6、 金属領域 3 2 と回路パターン 3 4 との間、 回路パターン 3 4間、 及び、 接続パヅ ド 3 3 と回路パターン 3 4 との間のそれぞれには充填樹脂層 3 8ある いはめつきレジス ト層 3 8 ' が形成されて各上面は面一にされている で、 層間絶縁層 3 9 は均一な厚さをもって塗布形成され得る。 また、 層間絶縁層 3 9は、 各種の感光性樹脂を使用して塗布形成することが 可能であ り、 例えば、 層間絶縁層 3 9 を形成する樹脂材料としては、 無電解メ ツキ用接着剤が好適である。 無電解メ ツキ用接着剤としては、 酸或いは酸化剤に難溶性の耐熱性樹脂中に、 酸或いは酸化剤に可溶性 の耐熱性樹脂粒子を分散させてなる接着剤を使用できる。 尚、 無電解 接着剤は、 特公平 4— 5 5 5 5 5号公報、 特公平 5— 1 8 4 7 6号公 報、 特公平 7— 3 4 5 0 5号公報等に記載された接着剤と同様の組成 を有する。
無電解めつき用接着剤と しては、 酸あるいは酸化剤に難溶性の耐熱 性樹脂中に酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が分散されて なるものが最適である。 これは、 酸あるいは酸化剤に可溶性の耐熱性 樹脂粒子を粗化して除去することによ り、 表面に蛸壺状のアンカ一を 形成でき、 導体回路との密着性を改善できるからである。
酸あるいは酸化剤に難溶性の耐熱性樹脂と しては、 感光化した熱硬 化性樹脂や感光化した熱硬化性樹脂と熱可塑性樹脂の複合体が望ま し い。 感光化することによ り、 露光、 現像によ り、 パイァホールを容易 に形成できるからである。 また、 熱可塑性樹脂と複合化することによ り靭性を向上させることができ、 導体回路のピール強度の向上、 ヒ一 トサイ クルによるバイ ァホール部分のクラ ック発生を防止できる。 具体的には、 エポキシ樹脂をァク リル酸やメ夕ク リル酸などと反応 させたエポキシァク リ レー トゃエポキシァク リ レー ト とポリエーテル スルホンとの複合体がよい。
エポキシァク リ レー トは、 全エポキシ基の 2 0〜 8 0 %がアク リル 酸やメ夕ク リル酸などと反応したものが望ましい。
さらに、 前記耐熱性樹脂粒子としては、 ①平均粒径が 1 0 / m以下 の耐熱性樹脂粉末、 ②平均粒径が 2 Atm以下の耐熱性樹脂粉末を凝集 させた凝集粒子、 ③平均粒径が 1 0 m以下の耐熱性樹脂粉末と、 平 均粒径が 2 m以下の耐熱性樹脂粉末との混合物、 ④平均粒径が 2 m〜 1 0 /mの耐熱性樹脂粉末の表面に、 平均粒径が 2 im以下の耐 熱性樹脂粉末または無機粉末のいずれか少なく とも 1種を付着させて なる疑似粒子から選ばれることが望ましい。 これらは、 複雑なアンカ 一を形成できるからである。
また耐熱性樹脂粒子と しては、 エポキシ樹脂、 ァミ ノ樹脂 (メラ ミ ン樹脂、 尿素樹脂、 グアナミ ン樹脂) などがよい。
なお、 エポキシ樹脂は、 そのオリ ゴマーの種類、 硬化剤の種類、 架 橋密度を変えることによ り任意に酸や酸化剤に対する溶解度を変える ことができる。
例えば、 ビスフ エノール A型エポキシ樹脂オリ ゴマーをアミ ン系硬 化剤で硬化処理したものは、 酸化剤に溶解しやすい。 しかし、 ノボラ ックエポキシ樹脂オリゴマーをイ ミ ダゾ一ル系硬化剤で硬化させたも のは、 酸化剤に溶解しにく い。
本第 2実施形態で使用される酸は、 リ ン酸、 塩酸、 硫酸、 又は蟻酸、 酢酸などの有機酸があるが、 特に有機酸が望ましい。 粗化処理した場 合に、 バイ ァホールから露出する金属導体層を腐食させにく いからで ある。
また、 酸化剤は、 クロム酸、 過マンガン酸塩 (過マンガン酸力 リ ウ ムなど) 、 が望ま しい。
特に、 ァミ ノ樹脂を溶解除去する場合は、 酸と酸化剤で交互に粗化 処理することが望ましい。
本第 2実施形態においては、 層間絶縁剤は、 複数層でもよい。 複数 層にする場合は、 次の形態がある。
1 ) 上層導体回路と下層導体回路の間に設けられてなる層間絶縁剤層 において、 上層導体回路に近い側を、 酸あるいは酸化剤に難溶性の耐 熱性樹脂中に酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が分散され てなる無電解めつ き用接着剤とし、 下層導体回路に近い側を酸あるい は酸化剤に難溶性の耐熱性樹脂とする 2層構造としたもの。
この構成では、 無電解めつき用接着剤層を粗化処理しても粗化しす ぎて、 層間を短絡させてしまう ことがない。
2 ) 上層導体回路と下層導体回路の間に設けられてなる層間絶縁剤層 において、 下層導体回路間に充填樹脂材を埋め込み、 下層導体回路と この充填樹脂材の表面を同一平面になるようにし、 この上に酸あるい は酸化剤に難溶性の耐熱性樹脂層を形成、 さらにその上に酸あるいは 酸化剤に難溶性の耐熱性樹脂中に酸あるいは酸化剤に可溶性の耐熱性 樹脂粒子が分散されてなる無電解めつき用接着剤を形成した 3層構造 としたもの。
更に、 前記層間絶縁層 3 9 には、 ブランク部 3 6の各窓部 3 6 Aに よ り囲まれた導体部 3 7、 及び、 接続パッ ド 3 3に対応して、 バイ ァ ホール 4 0が形成されている。 かかるバイァホール 4 0は、 マスクフ イルム 4 1 のマスク領域 4 2が導体部 3 7、 接続パヅ ド 3 3に対応す るように、 マスクフィルム 4 1 を層間絶縁層 3 9上に密着させて重ね た状態で、 光源によ りマスクフィルム 4 1 の上方から光を照射して露 光した後、 所定の現像処理を行うことによ り形成される。 尚、 現像処 理は公知の方法で行われるので、 ここでは詳細な説明を省略する。
ここで、 層間絶縁層 3 9の露光を行う際におけるブランク部 3 6の 作用について図 1 4に基づき説明する。 図 1 4は金属領域上の層間絶 縁層 3 9 を露光している状態を模式的に示す拡大部分断面図である。 層間絶縁層 3 9 を露光するには、 先ず、 マスクフ ィルム 4 1のマス ク領域 4 2が、 金属領域 3 2に形成されているブランク部 3 6の各窓 部 3 6 Aにて囲まれた導体部 3 7に対応するように、 マスクフ ィルム 4 1 が層間絶縁層 3 9上に密着させて重ねられる。 この状態で、 図 1 4に示すように、 マスクフィ ルム 4 1の上方から光を照射して層間絶 縁層 3 9の露光が行われる。 かかる露光時、 マスクフィ ルム 4 1 は黒 色のマスク領域 4 2を除いて透明に形成されていることから、 照射光 は、 マスク領域 4 2にて遮光されるとともに、 マスク領域 4 2以外の 部分ではマスクフィルム 4 1 を透過して層間絶縁層 3 9 内に至る。 こ れによ り、 マスク領域 4 2にて被覆された層間絶縁層 3 9の部分は、 硬化されることなく未硬化状態に保持され、 一方、 マスク領域 4 2 に て被覆されていない層間絶縁層 3 9におけるその他の部分は光硬化さ れる。
このとき、 層間絶縁層 3 9は、 金属領域 3 2、 充填樹脂層 3 8等の 上面で均一な厚さに塗布形成されていることから、 マスクフ ィ ルム 4 1のマスク領域 4 2の境界等において良好な露光解像度をもって層間 絶縁層 3 9 を露光することができる。 また、 マスク領域 4 2に対応す る導体部 3 7の周囲には各窓部 3 6 Aからなる導体の存在しないブラ ンク部 3 6が形成され、 各窓部 3 6 Aには充填樹脂層 3 8が充填形成 されているか又はめつきレジス ト層 3 8 , が形成されていることから、 前記のように照射された光の内マスク領域 4 2の外側近傍に照射され た光は、 その大部分が充填樹脂層 3 8にて吸収されて散乱されるこ と はなく、 また、 ブランク部 3 6 よ り も外側において金属領域 3 2上で 散乱された光がマスク領域 4 2の下方に存在する層間絶縁層 3 9内に 進入することは殆どない。 これによ り、 前記のように層間絶縁層 3 9 がマスク領域 4 2の境界等で良好な解像度をもって露光され得ること とも相まって、 マスク領域 4 2の下側に存在する層間絶縁層 3 9が金 属領域 3 2から散乱される散乱光によ り硬化されてしまうことを効率 的に抑制することができる。 この結果、 前記のように露光した後、 プ リ ン ト配線板 3 1 を現像することによ り、 導体部 3 7上で未硬化状態 で存在する層間絶縁層 3 9を完全に除去することができ、 導体部 3 7 上に層間絶縁層 3 9の被膜を残存させることなく導体部 3 7を完全に 露出させたバイァホール 4 0を形成することができるものである。
更に、 層間絶縁層 3 9上、 及び、 各バイ ァホール 4 0の内部に渡つ て連続して回路パターン 4 3が形成されている。 回路パターン 4 3は、 バイァホール 4 0 を形成した後の絶縁性基板 3 5の粗化処理、 メ ツキ 触媒核付与処理を行った後、 無電解メ ツキ浴中に浸漬してメ ツキ被膜 を形成することによ り設けられる。 尚、 無電解メ ツキ法については公 知の方法が使用され、 従って、 ここではその詳細な説明については省 略する。
続いて、 前記のように構成されたプリ ン ト配線板 3 1の製造方法に ついて図 1 6に基づき説明する。 図 6はプリ ン ト配線板 3 1の製造ェ 程を示す工程図である。 図 1 6において、 先ず、 銅張積層板に所定の エツチング処理を施すことによ り、 上面に電源パ夕一ン又はグラン ド パターンのように広い面積を有する金属領域 3 2、 金属領域 3 2中の 複数箇所にて導体の存在しないブランク部 3 6 ( 4つの円弧状の窓部 3 6 Aからなり、 各窓部 3 6 Aの中央には導体部 3 7が存在する) 、 接続パッ ド 3 3、 及び、 回路パターン 3 4 を形成した絶縁性基板を作 成する (図 1 6 ( A ) 参照) 。
次に、 絶縁性基板 3 5の上面に充填用樹脂を塗布し、 各ブランク部 3 6の窓部 3 6 A、 金属領域 3 2 と回路パターン 3 4 との間、 回路パ 夕一ン 3 4間、 及び、 接続パッ ド 3 3 と回路パターン 3 4 との間のそ れそれに充填用樹脂を充填してなる充填樹脂層 3 8を形成する (図 1 6 ( B ) 参照) 。 更に、 この状態では絶縁性基板 3 5の上面に充填用 樹脂の凹凸が存在するので、 絶縁性基板 3 5の上面を公知の研磨方法 を介して研磨する。 これによ り、 充填樹脂層 3 8、 金属領域 3 2、 接 続パッ ド 3 3、 回路パターン 3 4の各上面は面一となる (図 1 6 ( C ) 参照) 。
続いて、 前記工程にて同一面に形成された金属領域 3 2、 接続パッ ド 3 3、 回路パターン 3 4、 充填樹脂層 3 8の各上面に感光性樹脂を 塗布することによ り、 層間絶縁層 3 9が塗布形成される (図 1 6 ( D ) 参照) 。 このとき、 層間絶縁層 3 9 は、 充填樹脂層 3 8、 金属領域 3 2、 接続パッ ド 3 3、 回路パターン 3 4の各上面が面一にされている ことに基づき、 均一な厚さで塗布形成することができる。
更に、 マスクフ ィルム 4 1のマスク領域 4 2が、 金属領域 3 2の導 体部 3 7、 接続パヅ ド 3 3に対応するようにマスクフ ィ ルム 4 1 を層 間絶縁層 3 9上に密着させて重ねる。 この後、 光源よ り光をマスクフ イルム 4 1の上方から照射し、 層間絶縁層 3 9の露光を行う (図 1 6 ( E ) 参照) 。 このとき、 前記したように、 層間絶縁層 3 9は、 金属 領域 3 2、 充填樹脂層 3 8等の上面で均一な厚さに塗布形成されてい ることから、 マスクフ ィルム 4 1 のマスク領域 4 2の境界等において 良好な露光解像度をもつて層間絶縁層 3 9 を露光することができる。 また、 マスク領域 4 2に対応する導体部 3 7の周囲には各窓部 3 6 A からなる導体の存在しないブランク部 3 6が形成され、 各窓部 3 6 A には充填樹脂層 3 8が充填形成されていることから、 前記のように照 射された光の内マスク領域 4 2の外側近傍に照射された光は、 その大 部分が充填樹脂層 3 8にて吸収されて散乱されるこ とはな く、 また、 ブランク部 3 6 よ り も外側において金属領域 3 2上で散乱された光が マスク領域 4 2の下方に存在する層間絶縁層 3 9内に進入することは 殆どない。 これによ り、 前記のように層間絶縁層 3 9がマスク領域 4 2の境界等で良好な解像度をもつて露光され得ることとも相まって、 マスク領域 4 2の下側に存在する層間絶縁層 3 9が金属領域 3 2から 散乱される散乱光によ り硬化されて しまう ことを効率的に抑制するこ とができる。
この結果、 前記のように露光を行うことによ り、 層間絶縁層 3 9に おいてマスク領域 4 2 にて被覆された導体部 3 7上の部分は完全に未 硬化の状態に保持され、 且つ、 マスク領域 4 2にて被覆された部分以 外の層間絶縁層 3 9は、 光硬化反応によ り完全に硬化される。
前記のように露光した後、 ブリ ン ト配線板 3 1 を現像することによ り、 導体部 3 7上にて未硬化状態で存在する層間絶縁層 3 9を完全に 除去することができ、 導体部 3 7上に層間絶縁層 3 9の被膜を残存さ せることなく導体部 3 7 を完全に露出させたバイ ァホール 4 0 を形成 することができるものである。 この後、 前記したように無電解メ ヅキ 法によ り、 層間絶縁層 3 9上、 及び、 パイ ァホール 4 0の内部に渡つ て連続する回路パターン 4 3が形成される。 これによ りプリ ン ト配線 板 3 1が製造される (図 1 6 ( F ) 参照) 。 尚、 露光処理によ り硬化 された層間絶縁層 3 9はそのまま絶縁性基板 3 5上に残存する。
以上詳細に説明した通り第 2実施形態に係るプリ ン ト配線板 3 1で は、 金属領域 3 2 に対応してバイァホール 4 0を形成すベくマスクフ イルム 4 1 を層間絶縁層 3 9上に重ねた状態でマスク領域 4 2の上方 から光を照射して層間絶縁層 3 9の露光を行う場合、 層間絶縁層 3 9 は、 金属領域 3 2、 充填樹脂層 3 8、 めっきレジス ト層 3 8 ' の上面 で均一な厚さに塗布形成されていることから、 マスクフ ィ ルム 4 1 の マスク領域 4 2の境界等において良好な露光解像度をもって層間絶縁 層 3 9 を露光することができる。
また、 マスク領域 4 2 に対応する導体部 3 7 (これは接続パッ ドと して機能する) の周囲には各窓部 3 6 Aからなる導体の存在しないブ ランク部 3 6が形成され、 各窓部 3 6 Aには充填樹脂層 3 8が充填形 成あるいはめっきレジス ト層 3 8 ' が形成されていることから、 前記 のように照射された光の内マスク領域 4 2の外側近傍に照射された光 は、 その大部分が充填樹脂層 3 8にて吸収されて散乱されるこ とはな く、 また、 ブランク部 3 6 よ りも外側において金属領域 3 2上で散乱 された光がマスク領域 4 2の下方に存在する層間絶縁層 3 9 内に進入 することは殆どない。 これによ り、 前記のように層間絶縁層 3 9がマ スク領域 4 2の境界等で良好な解像度をもって露光され得ることとも 相まって、 マスク領域 4 2の下側に存在する層間絶縁層 3 9が金属領 域 3 2から散乱される散乱光によ り硬化されてしまう ことを効率的に 抑制することができる。 この結果、 前記のように露光した後、 ブリ ン ト配線板 3 1 を現像することによ り、 導体部 3 7上で未硬化状態で存 在する層間絶縁層 3 9 を完全に除去することができ、 導体部 3 7上に 層間絶縁層 3 9の被膜を残存させることな く導体部 3 7 を完全に露出 させたバイ ァホール 4 0を形成することができるものである。
さらに、 接続パッ ドである導体部 3 7の周囲にはブランク部 3 6が 設けられ、 またこのブランク部 3 6には充填樹脂 3 8が充填形成、 め つきレジス ト層 3 8 ' が形成されているため、 ブランク部 3 6が形成 されていない場合に比べて、 その上に形成される層間絶縁層との密着 性に優れる。
金属領域上にそのまま層間絶縁層を形成しても、 樹脂と金属とは馴 染みが悪いため、 剥離しやすい。 ま して、 金属領域にはバイ ァホール が接続するため、 ヒー トサイ クルなどによ り応力が生じた場合、 バイ ァホール付近で金属領域と層間絶縁層との剥離が発生しやすい。
本第 2実施形態では、 金属領域において、 バイァホールが接続する 接続パッ ドである導体部 3 7の周囲には、 充填樹脂 3 8やめつ きレジ ス ト層 3 8 ' がブランク部 3 6に形成されており、 金属にく らべて層 間絶縁層との馴染みがよいため、 層間絶縁層の剥離を防止できる。 尚、 本発明は前記第 2実施形態に限定されるものではなく、 本発明 の要旨を逸脱しない範囲内で種々の改良、 変形が可能であることは勿 論である。 例えば、 前記実施形態におけるブリ ン ト配線板 3 1では、 絶縁性基板 3 5の片面に金属領域 3 2等を形成してるが、 絶縁性基板 3 5の両面で、 且つ、 更に多層構造に形成してもよい。
(第 3実施形態)
次に、 本発明の第 3実施形態に係る多層プリ ン ト配線板について、 図 1 7乃至図 2 7に基づき説明する。 先ず、 第 3実施形態に係る多層 プリ ン ト配線板を更に具体化してなる第 1実施例のプリ ン 卜配線板に ついて図 1 7に基づき説明する。
(第 1実施例)
図 1 7は第 1実施例に係る多層プリ ン ト配線板にてコァ基材に形成 された接続パッ ドと層間絶縁層上のパターンとをバイ ァホールを介し て接続する接続構造を示し、 図 1 7 (A) 、 ( D ) は多層ブリ ン ト配 線板の平面図、 図 1 7 ( B ) 、 ( C ) は多層プリ ン ト配線板の断面図 である。
図 1 7 (A) 、 (B ) 、 ( C ) 、 (D ) において、 多層プリ ン ト配 線板 5 1はコア基材となる絶縁基材 5 2を有しており、 この絶縁基材 5 2にはスルーホール 5 3が形成されている。 スルーホール 5 3の内 壁にはスルーホールメ ツキによ り導体層 5 4が形成され、 絶縁基材 5 2の上下両面にて導体層 5 4に連続する円形のスルーホールラン ド 5 5が設けられている。 絶縁基材 5 2の上面においてスル一ホールラ ン ド 5 5は涙滴形状又は長円形状を有しており、 これよ りスルーホール ラン ド 5 5の一端部 (図 1 7 (A) 、 (B ) における右端部) は後述 するパイァホール 6 0を接続するための接続パッ ドを一体に兼ね備え ている。 また、 基材 5 2の下面においてスルーホールラ ン ド 5 5から 離間した位置には接続パッ ド 5 6が形成されている。 尚、 スルーホー ル 5 3の内部及び基材 5 2の両面でスルーホールラン ド 5 5、 接続パ ッ ド 5 6 と他の回路パターン間には充填樹脂 5 7 が充填されている。 また、 基材 5 2の上面には層間絶縁層 5 8が設けられており、 かか る層間絶縁層 5 8 にてスルーホールラ ン ド 5 5の窄んだ部分に対応す る位置には、 内部に導体層 5 9が形成されたバイァホール 6 0が設け られるとともに、 導体層 5 9に接続する回路パターン 6 1 が形成され ている。 これによ り、 スルーホールラン ド 5 5の窄んだ部分はバイァ ホール 6 0の導体層 5 9を介して回路パターン 6 1 に接続されている。 同様に、 基材 5 2の下面には層間絶縁層 5 8が形成されており、 その 層間絶縁層 5 8にて接続パッ ド 5 6 に対応する位置には、 内部に導体 層 5 9 を有するバイァホール 6 0が形成されて接続パッ ド 5 6 と導体 層 5 9 とは相互に接続されている。 尚、 バイァホール 6 0の導体層 5 9、 回路パターン 6 1の周囲には、 無電解メ ツキ処理を介して導体層 5 9、 回路パターン 6 1 を形成する際に必要とされるメ ヅキレジス ト 層 6 2が形成されている。
前記プリ ン ト配線板 5 1 を製造するに際して、 層間絶縁層 5 8にバ ィァホール 6 0を形成し、 導体層 5 9 を介して基材 5 2上のスルーホ —ルラ ン ド 5 5において窄んだ部分 (接続パッ ドに相当する) と層間 絶縁層 5 8上の回路パターン 6 1 とを接続する方法は、 次のように行 われる。 尚、 ここでは説明を簡略化するためプリ ン ト配線板 5 1 にお ける上側の構成に着目 して説明することとする。
即ち、 両面銅張積層板に対して ド リル穴明け、 無電解メ ツキ処理、 所定のエッチング処理、 樹脂充填等を行う ことにより、 基材 5 2にス ルーホール 5 3、 導体層 5 4、 涙滴形状のスルーホールラ ン ド 5 5、 接続パッ ド 5 6 (基材 5 2の下面のパッ ド) を形成した後、 基材 5 2 の上面に感光性樹脂を塗布、 乾燥して層間絶縁層 5 8を形成するとと もに、 バイァホール 6 0及び回路パターン 6 1 に相当する遮光パ夕一 ンを有するマスクフィルム (図示せず) を層間絶縁層 5 8に密着させ た状態で露光する。 露光後、 マスクフィルムを層間絶縁層 5 8から剥 離して現像を行う。 これによりバイァホール 6 0が形成される。 更に、 層間絶縁層 5 8上にメ ッキ触媒核を付与するとともに、 メ ツキレジス ト層 6 2 を形成した後、 無電解メ ツキを行う ことによ り導体層 5 9、 回路パターン 6 1 を形成する。 これによ り、 スルーホールラン ド 5 5 の右端部は、 導体層 5 9 を介して回路パターン 6 1 に接続されてプリ ン ト配線板 5 1が製造されるものである。
このとき、 前記層間絶縁層 5 8を形成するための層間絶縁剤と して は、 エポキシ樹脂、 ポリイ ミ ド樹脂、 ビスマレイ ミ ド ト リアジン樹脂、 フェノール樹脂など熱硬化性樹脂やこれらを感光化した感光性樹脂、 あるいはポリエーテルスルフォンなどの熱可塑性樹脂、 熱可塑性樹脂 と熱硬化性樹脂の複合体、 感光性樹脂と熱可塑性樹脂の複合体を使用 できる。 また、 これらの表面を酸化剤、 酸、 アルカ リなどで粗化処理 してもよい。 粗化することによ り、 この表面に形成される導体回路と の密着を改善できる。
また、 層間絶縁剤は、 無電解めつき用接着剤が望ま しい。 無電解め つき用接着剤と しては、 酸あるいは酸化剤に難溶性の耐熱性樹脂中に 酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が分散されてなるものが 最適である。 これは、 酸あるいは酸化剤に可溶性の耐熱性樹脂粒子を 粗化して除去することによ り、 表面に蛸壺状のアンカーを形成でき、 導体回路との密着性を改善できるからである。
酸あるいは酸化剤に難溶性の耐熱性樹脂と しては、 感光化した熱硬 化性樹脂や感光化した熱硬化性樹脂と熱可塑性樹脂の複合体が望ま し い。 感光化することによ り、 露光、 現像によ り、 バイァホールを容易 に形成できるからである。 また、 熱可塑性樹脂と複合化するこ とによ り靭性を向上させることができ、 導体回路のビール強度の向上、 ヒ一 トサイ クルによるバイ ァホール部分のクラック発生を防止できる。 具体的には、 エポキシ樹脂をァク リル酸やメ夕ク リル酸などと反応 させたエポキシァク リ レー トゃエポキシァク リ レー ト とポリエーテル スルホンとの複合体がよい。
エポキシァク リ レー トは、 全エポキシ基の 2 0〜 8 0 %がァク リル 酸ゃメ夕ク リル酸などと反応したものが望ま しい。
さらに、 前記耐熱性樹脂粒子としては、 ①平均粒径が 1 0 Ai m以下 の耐熱性樹脂粉末、 ②平均粒径が 2 m以下の耐熱性樹脂粉末を凝集 させた凝集粒子、 ③平均粒怪が 1 0 m以下の耐熱性樹脂粉末と、 平 均粒径が 2 m以下の耐熱性樹脂粉末との混合物、 ④平均粒径が 2 m〜 1 0〃 mの耐熱性樹脂粉末の表面に、 平均粒径が 2 m以下の耐 熱性樹脂粉末または無機粉末のいずれか少なく とも 1種を付着させて なる疑似粒子から選ばれるこ とが望ま しい。 これらは、 複雑なアンカ —を形成できるからである。
また耐熱性樹脂粒子と しては、 エポキシ樹脂、 ァミ ノ樹脂 (メラ ミ ン樹脂、 尿素樹脂、 グアナミ ン樹脂) などがよい。
なお、 エポキシ樹脂は、 そのオリ ゴマーの種類、 硬化剤の種類、 架 橋密度を変えることによ り任意に酸や酸化剤に対する溶解度を変える ことができる。
例えば、 ビスフエノール A型エポキシ樹脂オリ ゴマーをアミ ン系硬 化剤で硬化処理したものは、 酸化剤に溶解しやすい。 しかし、 ノボラ ックェポキシ樹脂オリ ゴマーをイ ミ ダゾール系硬化剤で硬化させたも のは、 酸化剤に溶解しにく い。
第 3実施形態で使用される酸は、 リ ン酸、 塩酸、 硫酸、 又は蟻酸、 酢酸などの有機酸があるが、 特に有機酸が望ま しい。 粗化処理した場 合に、 バイ ァホールから露出する金属導体層を腐食させにく いからで ある。
また、 酸化剤は、 クロム酸、 過マンガン酸塩 (過マンガン酸力 リ ウ ムなど) 、 が望ま しい。
第 3実施形態においては、 層間絶縁剤は、 複数層でもよい。 複数層 にする場合は、 次の形態がある。
1 ) 上層導体回路と下層導体回路の間に設けられてなる層間絶縁剤層 において、 上層導体回路に近い側を、 酸あるいは酸化剤に難溶性の耐 熱性樹脂中に酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が分散され てなる無電解めつ き用接着剤とし、 下層導体回路に近い側を酸あるい は酸化剤に難溶性の耐熱性樹脂とする 2層構造と したもの。
この構成では、 無電解めつき用接着剤層を粗化処理しても粗化しす ぎて、 層間を短絡させてしまうことがない。
2 ) 上層導体回路と下層導体回路の間に設けられてなる層間絶縁剤層 において、 下層導体回路間に充填樹脂材を埋め込み、 下層導体回路と この充填樹脂材の表面を同一平面になるようにし、 この上に酸あるい は酸化剤に難溶性の耐熱性樹脂層を形成、 さらにその上に酸あるいは 酸化剤に難溶性の耐熱性樹脂中に酸あるいは酸化剤に可溶性の耐熱性 樹脂粒子が分散されてなる無電解めつき用接着剤を形成した 3層構造 と したもの。
前記のように構成された第 1実施例に係る多層プリ ン ト配線板 5 1 では、 スルーホールラン ド 5 5が涙滴形状を有するとともに、 そのス ルーホールラン ド 5 5内でパイァホール 6 0が接続されることから、 スルーホールラン ド 5 5 とバイァホール 6 0 を接続するためのパッ ド とが一体に形成されていることとな り、 従って、 バイァホール 6 0の 底面がスルーホールラ ン ド 5 5の右端部に接続する接続面積を拡大す ることができる。 これによ り、 マスクフ ィ ルムを基材 5 2上の層間絶 縁層 5 8に密着させてマスクフ ィ ルムの遮光パターンをバイァホール 形成部に対応させつつ露光してバイ ァホール 6 0の形成を行うに際し て、 マスクフィルムにおける遮光パターンのバイァホール形成部に対 する許容ズレ範囲を格段に大きくすることができ、 スルーホールラン ド 5 5の右端部とマスクフィ ルムとの間で矢印方向 (図 1 7 ( A ) 参 照) に位置ズレが発生した場合においても、 良好な接続信頼性をもつ てバイァホール 6 0 とスルーホールラン ド 5 5の右端部 (パッ ドに相 当する) とを安定的に接続することができるものである。
また、 前記のように、 スルーホールラン ド 5 5 とパイァホール 6 0 を接続するためのパッ ドとが一体にされていることから、 応力集中を 発生する箇所が存在することはな く、 これよ り ヒー トサイ クル時にお いても層間絶縁層 5 8にクラ ックが発生することを確実に防止するこ とができる。 尚、 基材 5 2は、 多層プリ ン ト配線板でもよい。
(第 2実施例)
次に、 第 2実施例に係る多層プリ ン ト配線板について図 1 8に基づ き説明する。 図 1 8は第 2実施例に係る多層プリ ン ト配線板の平面図 である。 尚、 第 2実施例の多層プリ ン ト配線板は、 基本的に、 前記第 1実施例の多層ブリ ン ト配線板 5 1 と同一の構成を有しており、 従つ て、 ここでは前記涙滴形状のスルーホールラン ド 5 5に対して接続さ れるバイァホール 6 0の特徴的構成についてのみ説明することとする。
図 1 8において、 基材 5 2の上面でスルーホール 5 3の周囲に形成 された涙滴形状のスルーホールラン ド 5 5における窄んだ部分に対応 して、 層間絶縁層 5 8にはバイァホール 6 0が形成されており、 その パイ ァホール 6 0の周囲には涙滴形状を有するバイァホールラ ン ド 6 3が設けられている。 そして、 バイ ァホール 6 0の開口部 6 4は、 バ ィァホールラン ド 6 3の拡がった部分に形成されている。
このように形成された第 2実施例に係る多層プリ ン ト配線板 5 1 で は、 スルーホールラン ド 5 5及びバイァホールラン ド 6 3は共に涙滴 形状を有しており、 更に、 バイァホール 6 0の開口部 6 4がそのラ ン ド 6 3の拡がった部分に形成されるので、 前記第 1実施例の多層プリ ン ト配線板 5 1 におけるよ り も更にスルーホールラン ド 5 5の右端部 上でバイァホール 6 0の開口部 6 4を形成する形成許容範囲が拡大す ることとなる。 従って、 マスクフィルムの遮光パターンのバイ ァホ一 ル形成部に対する許容ズレ範囲を格段に大きく することができ、 スル —ホールラン ド 5 5 とマスクフィルムとの間で位置ズレが発生した場 合においても、 図 1 8 中矢印にて示すように位置ズレの方向に拘らず 良好な接続信頼性をもってバイァホール 6 0 とスルーホールラ ン ド 5 5を安定的に接続することができるものである。
(第 3実施例)
次に、 第 3実施例に係る多層プリ ン ト配線板について図 1 9 に基づ き説明する。 図 1 9は第 3実施例に係る多層ブリ ン ト配線板の平面図 である。 尚、 第 3実施例の多層ブリ ン ト配線板は、 基本的に、 前記第 1実施例の多層プリ ン ト配線板 5 1 と同一の構成を有しており、 従つ て、 ここでは前記涙滴形状のスルーホールラン ド 5 5に対して接続さ れるバイァホール 6 0の特徴的構成についてのみ説明することとする。 図 1 9において、 基材 5 2の上面でスルーホール 5 3の周囲に形成 された涙滴形状のスルーホールラン ド 5 5における窄んだ部分に対応 して、 層間絶縁層 5 8にはバイァホール 6 0が形成されており、 その バイァホール 6 0 の周囲には概ね長円形状を有するバイ ァホールラ ン ド 6 5が設けられている。 そして、 パイァホール 6 0の開口部 6 6は、 バイ ァホールラ ン ド 6 3 における長円の長軸方向における一端部分 (図 1 9 中、 左端部分) に形成されている。
前記第 3実施例に係る多層ブリ ン ト配線板 5 1 では、 スルーホール ラン ド 5 5が淚滴形状であるとともに、 バイァホール 6 0の周囲にお けるバイァホールラ ン ド 6 5が長円形状であり、 従って、 前記第 2実 施例の場合と同様、 更にバイァホール 6 0の開口部 6 6を形成する形 成許容範囲を拡大してマスクフ ィ ルムにおける遮光パターンのバイ ァ ホール形成部に対する許容ズレ範囲を格段に大きくすることができる。 これによ りスルーホールラン ド 5 5 とマスクフィルムとの間で位置ズ レが発生した場合においても、 図 1 9中矢印にて示すように位置ズレ の方向に拘らず良好な接続信頼性をもつてパイァホール 6 0 とスルー ホールラン ド 5 5 とを安定的に接続することができるものである。
(第 4実施例)
次に、 第 4実施例に係る多層プリ ン ト配線板について図 2 0に基づ き説明する。 図 2 0は第 4実施例に係る多層プリ ン ト配線板の平面図 である。 尚、 第 4実施例の多層プリ ン ト配線板は、 基本的に、 前記第 1実施例の多層プリ ン ト配線板 5 1 と同一の構成を有しており、 従つ て、 ここでは前記涙滴形状のスルーホールラン ド 5 5に対して接続さ れるバイァホール 6 0の特徴的構成についてのみ説明することとする。
図 2 0において、 基材 5 2の上面でスルーホール 5 3の周囲に形成 された淚滴形状のスルーホールラン ド 5 5 における窄んだ部分に対応 して、 層間絶縁層 5 8にはバイァホール 6 0が形成されており、 その バイァホール 6 0の周囲には淚滴形状を有するバイァホールラン ド 6 7が設けられている。 そして、 バイ ァホール 6 0の開口部 6 8は、 バ ィァホールラン ド 6 7の拡がった部分に形成されている。 この構成は 第 2実施例における構成と同一である。 また、 バイァホールラ ン ド 6 7には、 回路パターン 6 1 を介して、 ラン ド 6 7 と同様に涙滴形状を 有する接続パッ ド 6 9が層間絶縁層 5 8上で電気的に接続された構成 を有する。 ここに、 接続パッ ド 6 9は、 層間絶縁層 5 8上に更に形成 される別の層間絶縁層 (図示せず) に形成されるバイァホールが接続 される。
前記第 4実施例に係る多層プリ ン ト配線板 5 1 では、 前記第 2実施 例の多層プリ ン ト配線板 5 1 と同一の構成に加えて、 層間絶縁層 5 8 上でバイァホールラン ド 6 7 と涙滴形状の接続パッ ド 6 9 とを電気的 に接続しており、 このように層間絶縁層 5 8上に形成される接続パッ ド 6 9 も涙滴形状を有する。 従って、 第 2実施例の多層プリ ン ト配線 板 5 1 によ り得られる効果に加えて、 接続パッ ド 6 9 に接続されるパ ィァホール (層間絶縁層 5 8の更に上面に形成される層間絶縁層に設 けられる) の底面の接続面積を拡大することができる。 これによ りマ スクフィルムを基材 5 2の層間絶縁層 5 8上に更に形成される層間絶 縁層に密着させてマスクフィルムの遮光パターンをバイ ァホール形成 部に対応させつつ露光してパイァホールの形成を行うに際して、 マス クフ ィルムにおける遮光パターンのバイァホール形成部に対する許容 ズレ範囲を格段に大き く することができ、 接続パヅ ド 6 9 とマスクフ イルムとの間で位置ズレが矢印方向 (図 2 0参照) に発生した場合に おいても、 良好な接続信頼性をもってバイ ァホールと接続パッ ド 6 9 とを安定的に接続することができるものである。
(第 5実施例)
続いて、 第 5実施例に係る多層プリ ン ト配線板について図 2 1 に基 づいて説明する。 この多層ブリ ン ト配線板は、 層間絶縁層に形成され た接続パッ ドと別の層間絶縁層上のパターンとをバイァホールを介し て接続する接続構造を有する。 尚、 図 2 1 は第 5実施例に係る多層プ リ ン ト配線板にて層間絶縁層に形成された接続パッ ドと別の層間絶縁 層上のパターンとをバイ ァホールを介して接続する接続構造を示し、 図 2 1 ( A ) は多層プリ ン ト配線板の平面図、 図 2 1 ( B ) は多層プ リ ン ト配線板の断面図である。
図 2 1 ( A ) 、 ( B ) において、 プリ ン ト配線板 7 0において、 基 材 7 1の上面には下層導体回路 7 2 Aの一部を構成する接続パッ ド 7 2が形成されるとともに、 接続パッ ド 7 2の周囲には充填樹脂層 7 3 が設けられている。 接続パッ ド 7 2、 充填樹脂層 7 3の上面には層間 絶縁層 7 4が形成されており、 かかる層間絶縁層 7 4にて接続パッ ド 7 2 に対応する位置には、 内部に導体層 7 5が形成されたバイァホー ル 7 6を包含し、 概ね長円形状を有する接続パッ ド 7 7が形成されて いる。
ここに、 長円形状の接続パッ ド 7 7は、 中間層導体回路の一部を構 成し、 また、 その長円の長軸方向一端には、 後述する層間絶縁層 8 0 上に形成された上層導体回路 8 4の一部を構成するバイ ァホール 8 2 が接続されるとともに、 その長円の長軸方向の他端は前記バイァホ一 ル 7 6のバイァホールラン ド 7 8の一部を構成している。 これにより、 基材 7 1上の接続パヅ ド 7 2は、 バイァホール 7 6の導体層 7 5から 接続パッ ド 7 7に接続される。 また、 接続パッ ド 7 7の長円形は、 図 2 1 ( A ) から明かなように、 長方形の向かい合う辺が外側に向けて 円弧を描いた形状に形成されており、 更に、 楕円の向かい合う辺が外 側に向けて円弧を描いた形状であってもよいことは勿論である。
尚、 バイァホール 7 6の導体層 7 5 を含む接続パッ ド 7 7の周囲に は、 無電解メ ッキ処理を介して各導体層 7 5、 接続パッ ド 7 7 を形成 する際に必要とされるメ ツキレジス ト層 7 9が形成されている。
また、 層間絶縁層 7 4の上面には、 更に別の層間絶縁層 8 0が設け られており、 この層間絶縁層 8 0にて接続パッ ド 7 7の一端部 (図 2 1 ( A ) 、 ( B ) 中、 右端部) に対応する位置には、 内部に導体層 8 1 が形成されたバイァホール 8 2が設けられるとともに、 導体層 8 1 に接続する回路パターン 8 3 を含む上層導体回路 8 4が形成されてい る。 これによ り、 層間絶縁層 Ί 4の接続パヅ ド 7 7はバイァホール 8 2の導体層 8 1 を介して回路パターン 8 3に接続されている。 尚、 パ ィァホール 8 2の導体層 8 1、 回路パターン 8 3の周囲には、 無電解 メ ヅキ処理を介して導体層 8 1、 回路パターン 8 3を形成する際に必 要とされるメ ヅキレジス ト層 8 5が形成されている。
尚、 前記第 5実施例に係る多層プリ ン ト配線板 7 0の製造方法につ いては、 前記した第 1 実施例の多層プリ ン ト配線板の製造方法と基本 的に同一であるので、 ここではその説明を省略する。
前記のように構成された第 5実施例に係る多層プリ ン ト配線板 7 0 では、 下層導体回路 7 2 Aの接続パヅ ド 7 2に接続するバイァホール 7 6のバイァホールラ ン ド 7 8 と上層導体回路 8 4におけるバイァホ —ル 8 2のパッ ドとが連続一体化された接続パッ ド 7 7 を有しており、 かかる接続パッ ド 7 7は楕円又は長方形の向かい合う辺が外側に向け て円弧を描いた長円形状を形作っている。 従って、 接続パッ ド 7 7 に は、 応力集中を発生する箇所が存在することはなく、 これよ り ヒー ト サイ クル時においても層間絶縁層 7 4、 8 0にクラ ックが発生するこ とを確実に防止することができる。 また、 前記第 1実施例の場合と同 様、 接続パッ ド 7 7に対するバイァホール 8 2における底面の接続面 積を拡大することができ、 これによ りマスクフィルムを基材 7 1上の 層間絶縁層 8 0に密着させてマスクフィルムの遮光パターンをバイァ ホール形成部に対応させつつ露光してバイ ァホール 8 2の形成を行う に際して、 マスクフィ ルムにおける遮光パターンのバイ ァホール形成 部に対する許容ズレ範囲を格段に大き く して、 接続パッ ド 7 7 とマス クフ ィルムとの間で矢印方向 (図 2 1 ( A ) 参照) に位置ズレが発生 した場合においても、 良好な接続信頼性をもってバイァホール 8 2 と 接続パッ ド 7 7 とを安定的に接続することができるものである。 尚、 基材 7 1は、 多層プリ ン ト配線板でもよい。
(第 6実施例)
次に、 第 6実施例に係る多層プリ ン ト配線板について図 2 2に基づ き説明する。 図 2 2は第 6実施例に係る多層ブリ ン ト配線板の平面図 である。 尚、 第 6実施例の多層プリ ン ト配線板は、 基本的に、 前記第 5実施例の多層プリ ン ト配線板 7 0 と同一の構成を有しており、 従つ て、 ここでは前記長円形状の接続パヅ ド 7 7に対して接続されるバイ ァホール 8 2の特徴的構成についてのみ説明することとする。
図 2 2において、 層間絶縁層 7 4の上面で長円形状の接続パッ ド 7 7 における右端の円弧部に対応して、 層間絶縁層 7 4にはバイ ァホー ル 8 2が形成されており、 そのバイ ァホール 8 2の周囲には涙滴形状 を有するパイァホールラ ン ド 8 6が設けられている。 そして、 パイ ァ ホール 8 2の開口部 8 7は、 バイァホールラ ン ド 8 6の拡がった部分 に形成されている。
このように形成された第 6実施例に係る多層ブリ ン ト配線板 7 0で は、 接続パッ ド 7 7の右端が円弧状に形成されるとともに、 バイァホ ールラン ド 8 6が涙滴形状を有しており、 更に、 バイァホール 8 2の 開口部 8 7がそのラン ド 8 6の拡がった部分に形成されるので、 前記 第 5実施例の多層ブリ ン ト配線板 7 0におけるよ り も更に接続パッ ド 7 7の右端部上でバイァホール 8 2の開口部 8 7 を形成する形成許容 範囲が拡大することとなる。 従って、 マスクフ ィ ルムの遮光パターン のバイァホール形成部に対する許容ズレ範囲を格段に大き く すること ができ、 接続パッ ド 7 7の右端部とマスクフィルムとの間で位置ズレ が発生した場合においても、 図 2 2 中矢印にて示すように位置ズレの 方向に拘らず良好な接続信頼性をもってパイァホール 8 2 と接続パッ ド 7 7 を安定的に接続することができるものである。
(第 7実施例)
次に、 第 7実施例に係る多層プリ ン ト配線板について図 2 3に基づ き説明する。 図 2 3は第 7実施例に係る多層プリ ン ト配線板の平面図 である。 尚、 第 7実施例の多層プリ ン ト配線板は、 基本的に、 前記第 5実施例の多層プリ ン ト配線板 7 0 と同一の構成を有しており、 従つ て、 ここでは前記長円形状の接続パッ ド 7 7に対して接続されるバイ ァホール 8 2の特徴的構成についてのみ説明することとする。
図 2 3において、 層間絶縁層 7 4の上面で長円形状の接続パッ ド 7 7における右端の円弧部に対応して、 層間絶縁層 7 4にはバイ ァホ一 ル 8 2が形成されており、 そのバイァホール 8 2の周囲には長円形状 を有するバイ ァホールラン ド 8 8が設けられている。 そ して、 バイァ ホール 8 2の開口部 8 9は、 バイァホールラン ド 8 8における長円の 長軸方向の一端部分 (図 2 3中、 左端部分) に形成されている。
このように形成された第 7実施例に係る多層プリ ン ト配線板 7 0で は、 長円形状の接続パッ ド 7 7の右端、 及び、 長円形状のバイ ァホー ルラン ド 8 8の左端が、 共に円弧状に形成されており、 更に、 パイァ ホール 8 2の開口部 8 9がそのラン ド 8 8の拡がった部分に形成され るので、 前記第 5実施例の多層プリ ン ト配線板 7 0におけるよ り も更 に接続パッ ド 7 7の右端部上でパイァホール 8 2の開口部 8 9 を形成 する形成許容範囲が拡大することとなる。 従って、 マスクフィルムの 遮光パターンのバイァホール形成部に対する許容ズレ範囲を格段に大 き く することができ、 接続パッ ド 7 7の右端部とマスクフィルムとの 間で位置ズレが発生した場合においても、 図 2 3中矢印にて示すよう に位置ズレの方向に拘らず良好な接続信頼性をもつてバイァホール 8 2 と接続パヅ ド 7 7 を安定的に接続することができるものである。
(第 8実施例)
次に、 第 8実施例に係る多層ブリ ン ト配線板について図 2 4に基づ き説明する。 図 2 4は第 8実施例に係る多層プリ ン ト配線板の平面図 である。 尚、 第 8実施例の多層プリ ン ト配線板は、 基本的に、 前記第 5実施例の多層プリ ン ト配線板 7 0 と同一の構成を有しており、 従つ て、 ここでは前記長円形状の接続パッ ド 7 7に対して接続されるバイ ァホール 8 2の特徴的構成についてのみ説明することとする。
図 2 4において、 層間絶縁層 7 4の上面で長円形状の接続パッ ド Ί 7における右端の円弧部に対応して、 層間絶縁層 Ί 4にはバイ ァホー ル 8 2が形成されており、 そのバイ ァホール 8 2の周囲には涙滴形状 を有するバイァホールラン ド 9 0が設けられている。 そして、 バイ ァ ホール 8 2の開口部 9 1 は、 バイァホールラン ド 9 ◦の拡がった部分 に形成されている。 この構成は第 6実施例における構成と同一である。 また、 パイ ァホールラン ド 9 0には、 回路パターン 8 3 を介して、 ラ ン ド 9 0 と同様に涙滴形状を有する接続パッ ド 9 2が層間絶縁層 8 0 上で電気的に接続された構成を有する。 ここに、 接続パッ ド 9 2は、 層間絶縁層 8 0上に更に形成される別の層間絶縁層 (図示せず) に形 成されるバイァホールが接続される。
前記第 8実施例に係る多層プリ ン ト配線板 7 0では、 前記第 6実施 例の多層プリ ン ト配線板 7 0 と同一の構成に加えて、 層間絶縁層 8 0 上でバイァホールラン ド 8 2 と淚滴形状の接続パッ ド 9 2 とを電気的 に接続しており、 このように層間絶縁層 8 0上に形成される接続パッ ド 9 2 も涙滴形状を有する。 従って、 第 6実施例の多層プリ ン ト配線 板 7 0によ り得られる効果に加えて、 接続パッ ド 9 2に接続されるバ ィァホール (層間絶縁層 8 0の更に上面に形成される層間絶縁層に設 けられる) の底面の接続面積を拡大することができる。 これによ りマ スク フィルムを層間絶縁層 8 0上に更に形成される層間絶縁層に密着 させてマスクフィルムの遮光パターンをバイァホール形成部に対応さ せつつ露光してバイァホールの形成を行うに際して、 マスクフィルム における遮光パターンのバイァホール形成部に対する許容ズレ範囲を 格段に大き くすることができ、 接続パッ ド 9 2 とマスクフィルムとの 間で位置ズレが矢印方向 (図 2 4参照) に発生した場合においても、 良好な接続信頼性をもってバイァホールと接続パッ ド 9 2 とを安定的 に接続することができるものである。
(第 9実施例)
続いて、 第 9実施例に係る多層プリ ン ト配線板について図 2 5に基 づいて説明する。 この多層プリ ン ト配線板は、 前記第 5実施例の多層 プリ ン ト配線板 7 0 と同様、 層間絶縁層に形成された接続パッ ドと別 の層間絶縁層上のパ夕ーンとをバイァホールを介して接続する接続構 造を有する。 尚、 図 2 5は第 9実施例に係る多層ブリ ン ト配線板にて 層間絶縁層に形成された接続パッ ドと別の層間絶縁層上のパターンと をバイァホールを介して接続する接続構造を示し、 図 2 5 ( A ) は多 層プリ ン ト配線板の平面図、 図 2 5 ( B ) は多層プリ ン ト配線板の断 面図である。
図 2 5 ( A ) 、 ( B ) において、 プリ ン ト配線板 1 0 0は基材 1 0 1 を有しており、 この縁基材 1 0 1の上面には下層導体回路 1 0 2 A の一部を構成する円形の接続パッ ド 1 0 2が形成されるとともに、 接 続パッ ド 1 0 2の周囲には充填樹脂層 1 0 3が設けられている。 接続 ノ ッ ド 0 2、 充填樹脂層 1 0 3の上面には層間絶縁層 1 0 4が形成さ れており、 かかる層間絶縁層 1 0 4にて接続パ ヅ ド 1 0 2に対応する 位置には、 内部に導体層 1 0 5が形成されたバイ ァホール 1 0 6 を包 含し、 バイ ァホール 1 0 6の周囲にて涙滴形状のバイァホールラン ド 1 0 6 Aを有するとともに、 バイ ァホールラン ド 1 0 6 Aの窄んだ側 の部分から回路パターン 1 0 6 Bを介して接続された涙滴形状の接続 パッ ド 1 0 7 を備えた中間層導体回路 1 0 8が設けられている。 接続 パ ヅ ド 1 0 7は、 パイ ァホールラン ド 1 0 6 Aと同様、 その涙滴形状 の窄んだ側にて回路パターン 1 0 6 Bに接続されている。
ここに、 涙滴形状の接続パッ ド 1 0 7は、 中間層導体回路 1 0 8の 一部を構成し、 また、 後述する層間絶縁層 1 1 0上に形成された上層 導体回路 1 1 4の一部を構成するバイァホール 1 1 2が接続される。 これによ り、 基材 1 0 1上の接続パッ ド 1 0 2は、 パイ ァホール 1 0 6の導体層 1 0 5から接続パッ ド 1 0 7に接続される。
尚、 バイァホールラン ド 1 0 6 A、 回路パターン 1 0 6 B、 及び接 続パッ ド 1 0 7の周囲には、 無電解メ ツキ処理を介して各導体層 1 0 5を含むバイァホールラン ド 1 0 6 A、 回路パターン 1 0 6 B、 接続 パ ヅ ド 1 0 7 を形成する際に必要とされるメ ツキレジス ト層 1 0 9が 形成されている。
また、 層間絶縁層 1 0 4の上面には、 更に別の層間絶縁層 1 1 0が 設けられており、 この層間絶縁層 1 1 0にて接続パッ ド 1 0 7 に対応 する位置には、 内部に導体層 1 1 1 が形成されたバイァホール 1 1 2 が設けられるとともに、 導体層 1 1 1 に接続する回路パターン 1 1 3 を含む上層導体回路 1 1 4が形成されている。 これによ り、 層間絶縁 層 1 0 4の接続パヅ ド 1 0 7はバイァホール 1 1 2の導体層 1 1 1 を 介して回路パターン 1 1 3 に接続されている。 尚、 バイ ァホール 1 1 2 の導体層 1 1 1、 回路パ夕一ン 1 1 3の周囲には、 無電解メ ツキ処 理を介して導体層 1 1 1、 回路パターン 1 1 3を形成する際に必要と されるメ ツキレジス ト層 1 1 5が形成されている。
尚、 前記第 9実施例に係る多層プリ ン 卜配線板 1 0 0の製造方法に ついては、 前記した第 1実施例の多層プリ ン ト配線板の製造方法と基 本的に同一であるので、 ここではその説明を省略する。
前記のように構成された第 9実施例に係る多層プリ ン ト配線板 1 0 0では、 中間層導体回路 1 0 8に形成され上層導体回路 1 1 4 に接続 される接続パ ヅ ド 1 0 7及び下層導体回路 1 0 2 Aの接続パッ ド 1 0 2 と接続するバイァホールラ ン ド 1 0 6 Aとは、 共に涙滴形状を有し ており、 各接続パ ヅ ド 1 0 7 とスルーホールラン ド 1 0 6 Aはその窄 んだ側にて互いに接続されているので、 接続パッ ド 1 0 7に接続され るパイァホール 1 1 2における底面の接続面積を拡大することができ る。 これによ りマスクフ ィ ルムを基材 1 0 1上の層間絶縁層 1 1 0に 密着させてマスクフィルムの遮光パターンをバイ ァホール形成部に対 応させつつ露光してバイ ァホール 1 1 2の形成を行うに際して、 マス クフ ィルムにおける遮光パターンのパイァホール形成部に対する許容 ズレ範囲を格段に大き く することができ、 接続パッ ド 1 0 7 とマスク フィルムとの間で矢印方向 (図 2 5参照) に位置ズレが発生した場合 においても、 良好な接続信頼性をもってバイァホール 1 1 2 と接続パ ッ ド 1 0 7 とを安定的に接続することが可能となる。 また、 接続パッ ド 1 0 7 とバイァホールラン ド 1 0 6 Aとを相互に接続する接続部に は応力が集中し難く、 これよ り ヒー トサイ クル時においても層間絶縁 層 1 0 4、 1 1 0にクラ ックが発生することを防止することができる。 尚、 基材 1 0 1は、 多層ブリ ン ト配線板であってもよい。 (第 1 0実施例)
次に、 第 1 0実施例に係る多層プリ ン ト配線板について図 2 6に基 づき説明する。 図 2 6は第 1 0実施例に係る多層プリ ン ト配線板にて 絶縁基材上の接続パッ ドと層間絶緣層上のパ夕一ンとをバイァホール を介して接続する接続構造を示し、 図 2 6 (A) 、 ( C; ) 、 (D ) 、 ( E ) は多層ブリ ン ト配線板の平面図、 図 2 6 ( B ) は多層プリ ン ト 配線板の断面図である。
図 2 6 (A) 、 (B) 、 (C) 、 (D) 、 (E ) において、 プリ ン 卜配線板 1 2 0は基材 1 2 1を有しており、 この基材 1 2 1の上面に は下層導体回路 1 2 2 Aの一部を構成する接続パッ ド 1 2 2が形成さ れるとともに、 接続パッ ド 1 2 2の周囲には充填樹脂層 1 2 3が設け られている。 接続パッ ド 1 2 2、 充填樹脂層 1 2 3の上面には層間絶 縁層 1 24が形成されており、 かかる層間絶縁層 1 24にて接続パッ ド 1 2 2に対応する位置には、 内部に導体層 1 2 5が形成されたバイ ァホール 1 2 6を包含し、 パイァホール 1 2 6の周囲にて淚滴形状又 は長円形状のバイ ァホールラン ド 1 2 6 Aを有するとともに、 涙滴形 状の場合は、 ハイアホールラン ド 1 2 6 Aの窄んだ側の部分から回路 パターン 1 2 6 Bが接続された上層導体回路 1 27が設けられている。 また、 長円形状の場合は、 長円の一端に上層導体回路 1 27が設けら れている。 これによ り、 絶縁基材 1 2 1上の接続パッ ド 1 2 2は、 バ ィァホール 1 2 6の導体層 1 2 5から回路パターン 1 2 6 Bに接続さ れる。 また、 バイァホール 1 2 6の開口部 1 29は、 図 2 6から明か なように、 涙滴形状のバイァホールラン ド 1 2 6 Aの拡がった部分に 形成されている。
尚、 パイ ァホールラン ド 1 2 6 A、 回路パターン 1 2 6 Bの周囲に は、 無電解メ ツキ処理を介して各導体層 1 2 5を含むパイァホールラ ン ド 1 2 6 A、 回路パターン 1 2 6 Bを形成する際に必要とされるメ ツキレジス ト層 1 2 8が形成されている。
前記のように構成された第 1 0実施例に係る多層プリ ン ト配線板 1 2 0では、 バイァホールラン ド 1 2 6 Aは涙滴形状又は長円形状を有 し、 その涙滴形状の拡がった部分又は長円部分にバイァホール 1 2 6 の開口部 1 2 9が形成されていることから、 マスクフィルムを絶縁基 材 1 2 1上の層間絶縁層 1 2 4に密着させてマスクフィルムの遮光パ ターンをパイァホール形成部に対応させつつ露光してバイァホール 1 2 6の形成を行うに際して、 マスクフィルムにおける遮光パターンの バイァホール形成部に対する許容ズレ範囲を格段に大き く することが でき、 マスクフィルムの位置ズレが矢印方向 (図 2 6参照) 発生した 場合においても、 涙滴形状のラン ド 1 2 6 Aにおける拡がった部分又 は長円部分にバイ ァホール 1 2 6の開口部 1 2 9 を形成するこ とがで きる。 また、 バイァホールラン ド 1 2 6 Aと上層導体回路 1 2 7の回 路パターン 1 2 6 B との接続部分では応力が集中し難く、 これよ り ヒ — 卜サイ クル時においても層間絶縁層 1 2 4にクラ ックが発生するこ とを確実に防止することができる。 尚、 基材 1 2 1 は、 多層プリ ン ト 配線板であつてもよい。
更に、 図 2 6 ( D ) 、 ( E ) に示すように、 バイァホールと接続す る下層導体回路のパッ ド形状を涙滴形状や長円形状にすることができ る。 この場合、 バイ ァホール形成部に対する許容ズレ範囲を大き く す ることができる。 また、 長円形状、 涙滴形状のいずれも応力集中し難 く、 パッ ドに接触するめつきレジス ト、 層間絶縁層にクラ ックが発生 し難い。
(第 1 1実施例)
次に、 第 1 1実施例に係る多層ブリ ン ト配線板について図 2 7に基 づき説明する。 この第 1 1実施例に係る多層プリ ン ト配線板は、 基本 的に、 前記第 5実施例の多層プリン ト配線板 7 0 と同一の構成を有し ており、 層間絶縁層に形成された接続パッ ドと別の層間絶縁層上のパ ターンとをパイァホールを介して接続する接続構造を有する。 尚、 図 2 7は第 1 1実施例に係る多層プリ ン ト配線板にて層間絶縁層に形成 された接続パッ ドと別の層間絶縁層上のパターンとをバイァホールを 介して接続する接続構造を示し、 図 2 7 ( A ) は多層ブリン ト配線板 の平面図、 図 2 7 ( B ) は多層プリ ン ト配線板の断面図である。
図 2 7 ( A ) 、 ( B ) において、 プリ ン ト配線板 1 3 0は基材 1 3 1 を有しており、 この基材 1 3 1の上面には下層導体回路 1 3 2 Aの 一部を構成する接続パッ ド 1 3 2が形成されるとともに、 接続パッ ド 1 3 2の周囲には充填樹脂層 1 3 3が設けられている。 接続パッ ド 1 3 2、 充填樹脂層 1 3 3の上面には層間絶縁層 1 3 4が形成されてお り、 かかる層間絶縁層 1 3 4にて接続パヅ ド 1 3 2に対応する位置に は、 内部に導体層 1 3 5が形成された複数個 (図 2 7中では、 3個) のバイァホール 1 3 6を包含し、 概ね長円形状を有する接続パッ ド 1 3 7が形成されている。
ここに、 長円形状の接続パッ ド 1 3 7は、 中間層導体回路の一部を 構成し、 また、 その長円の長軸方向一端には、 後述する層間絶縁層 1 4 0上に形成された上層導体回路 1 4 4の一部を構成する複数個 (図 2 7中では、 3個) のラン ドを共有して集合して形成されたバイァホ ール 1 4 2が接続されるとともに、 その長円の長軸方向の他端は前記 パイァホール 1 3 6のバイァホールラン ド 1 3 8の一部を構成してい る。 これにより、 絶縁基材 1 3 1上の接続パッ ド 1 3 2は、 複数の各 バイァホール 1 3 6の導体層 1 3 5から接続パッ ド 1 3 7に接続され る。 また、 接続パッ ド 1 3 7の長円形は、 図 2 7 ( A ) から明かなよ うに、 長方形の向かい合う辺が外側に向けて円弧を描いた形状に形成 されており、 更に、 楕円の向かい合う辺が外側に向けて円弧を描いた 形状であってもよいこ と勿論である。
尚、 各バイ ァホール 1 3 6の導体層 1 3 5を含む接続パッ ド 1 3 7 の周囲には、 無電解メ ッキ処理を介して各導体層 1 3 5、 接続パッ ド 1 3 7を形成する際に必要とされるメ 'ソキレジス ト層 1 3 9が形成さ れている。
また、 層間絶縁層 1 3 4の上面には、 更に別の層間絶縁層 1 4 0が 設けられており、 この層間絶縁層 1 4 0にて接続パッ ド 1 3 7の一端 部 (図 2 7 ( A ) 、 ( B ) 中、 右端部) に対応する位置には、 内部に 導体層 1 4 1 が形成された 3個のパイ ァホール 1 4 2が設けられると ともに、 導体層 1 4 1 に接続する回路パターン 1 4 3を含む上層導体 回路 1 4 4が形成されている。 これによ り、 層間絶縁層 1 3 4の接続 パッ ド 1 3 7は各バイ ァホール 1 4 2の導体層 1 4 1 を介して回路パ 夕一ン 1 4 3に接続されている。
尚、 バイァホール 1 4 2 の導体層 1 4 1、 回路パターン 1 4 3の周 囲には、 無電解メ ヅキ処理を介して導体層 1 4 1、 回路パターン 1 4 3を形成する際に必要とされるメ ツキレジス ト層 1 4 5が形成されて いる。 また、 上層導体回路 1 4 4は、 図 2 7から明かなように、 前記 各バイァホール 1 4 2が形成される長円形状の接続部 1 4 6及び接続 部 1 4 6から連続する回路パターン 1 4 3から構成されている。
尚、 前記第 1 1実施例に係る多層プリ ン ト配線板 1 3 0の製造方法 については、 前記した第 1実施例の多層プリ ン ト配線板 5 1の製造方 法と基本的に同一であるので、 ここではその説明を省略する。
前記のように構成された第 1 1実施例に係る多層プリ ン ト配線板 1 3 0では、 絶縁基材ゃ多層プリ ン ト配線板のような基材 1 3 1 上の接 続パッ ド 1 3 2 と層間絶縁層 1 3 4上の接続パッ ド 1 3 7 とを接続す る場合、 及び、 接続パッ ド 1 3 7 と層間絶縁層 1 4 0上の上層導体回 路 1 4 4における接続部 1 4 6 とを接続する場合のそれぞれにおいて、 複数個のバイァホール 1 3 6及び 1 4 2 を介して接続しており、 この ように複数個のバイァホール 1 3 6、 1 4 2がラ ン ドを共有して集合 して形成されていることから、 たとえいくつかのバイァホール 1 3 6、 1 4 2が断線した場合においても、 残余のバイァホール 1 3 6、 1 4 2 を介して確実に接続することができる。 これによ り、 多層プリ ン ト 配線板 1 3 0が断線不良となる確率を格段に低減することができるも のである。 また、 上層導体回路 1 4 4における接続部 1 4 6の形状は、 図 2 7の ( C ) 、 ( D ) のような円形、 涙滴形状でもよい。
尚、 本発明は前記第 3実施形態における各実施例に限定されるもの ではなく、 本発明の要旨を逸脱しない範囲内で種々の改良、 変形が可 能であることは勿論である。 産業上の利用可能性
( 1 ) 以上説明した通り本発明に係るプリ ン ト配線板によれば、 導体 パツ ド領域の周囲に存在する開口部を導体パッ ド領域に重ならないよ うに配置し、 導体パッ ド領域の周囲における開口部に充填される充填 樹脂量とその他の開口部に充填される充填樹脂量とをほぼ同一にする ことによ り、 プリ ン ト配線板上に形成された層間絶縁層の上面に設け られた回路パターンと導体パッ ド領域とを接続するに際して、 接続不 良を発生することなく確実に接続可能な信頼性の高いプリ ン ト配線板 を提供することができる。
( 2 ) また、 本発明に係るプリ ン ト配線板及びその製造方法によれば、 マスクフィルムを介して層間絶縁層を露光することによ りパイ ァホー ルを形成する際に、 電源あるいはグラン ド層と して作用する金属領域 を含む回路パターン上に形成される層間絶縁層の厚さの均一化を図つ て接続パッ ド等上における層間絶縁層の露光解像度がばらつく ことを 防止することができるとともに、 金属領域によ り散乱される光がマス クフ ィ ルムのマスク領域の下方に存在する層間絶縁層内に進入するこ とを抑制して接続パッ ドを確実に露出させつつバイァホールを形成可 能なプリ ン ト配線板及びその製造方法を提供することができる。
また、 金属領域において、 バイァホールが接続する接続パッ ドであ る導体部 7の周囲には、 充填樹脂 8やめつきレジス ト層 8 ' がブラン ク部 6に形成されており、 金属にく らベて層間絶縁層との馴染みがよ いため、 層間絶縁層の剥離を防止できる。
( 3 ) 更に、 本発明に係るプリ ン ト配線板によれば、 絶縁基材ゃ層間 絶縁層上に形成される接続パッ ドの形状に工夫を施すこ とによ り感光 性の層間絶縁層にマスクフ ィ ルムを密着させて露光、 現像してバイァ ホールを形成するに際し、 ノ ヅ ドとマスクフィルムとの間で位置ズレ が発生した場合においても、 良好な接続信頼性をもってバイァホール とパッ ドとを安定的に接続することができるプリ ン ト配線板を提供す ることができる。

Claims

請求の範囲
1 . 絶縁基板の片面又は両面にてメ ッシュ状に形成されて導体の存 在しない複数の開口部を有する導体パターンと、 導体パターンの各開 口部の間に設けられた導体パッ ド領域と、 各開口部に充填される充填 樹脂層とを有するプリ ン ト配線板において、
導体パッ ド領域の周囲に存在する開口部を導体パッ ド領域に重なら ないように配置したこ とを特徴とするプリ ン ト配線板。
2 . 無電解めつき用接着剤層が形成された絶縁基板の片面又は両面 にてメ ッシュ状に形成されて導体の存在しない複数の開口部を有する 導体パターンと、 導体パターンの各開口部の間に設けられた導体パッ ド領域と、 各開口部に形成されためつきレジス ト とを有するプリ ン ト 配線板において、
導体パッ ド領域の周囲に存在する開口部を導体パッ ドに重ならない ように配置したことを特徴とするプリ ン ト配線板。
3 . 前記導体パッ ド領域はフォ ト ビアラン ドであるこ とを特徴とす る請求の範囲第 1項または第 2項記載のプリ ン ト配線板。
4 . 電源層あるいはグラン ド層として作用する金属領域が形成され た基板上に感光性の層間絶縁層が形成され、 前記層間絶縁層上には導 体回路が形成されるとともに、 その導体回路は層間絶縁層に形成され たバイァホールを介して前記金属領域と接続してなる多層ブリ ン ト配 線板において、
前記金属領域の中には、 バイァホールと接続するパッ ドが形成され、 そのパッ ドの周囲にはブランク部が設けられて金属領域とは離間され てなるとともに、 前記パッ ドは、 金属領域と 1 か所以上で電気的に接 続してなることを特徴とする多層プリ ン 卜配線板。
5 . 前記ブランク部には、 充填樹脂層またはめつきレジス ト層が形 成されてなる請求の範囲第 4項に記載の多層プリ ン ト配線板。
6 . 基板上に、 電源層あるいはグラン ド層として作用する金属領域 が形成された基板上に感光性の層間絶縁層を形成し、 ついでバイァホ ール形成用のパ夕一ンが形成されたマスクフ ィ ルムを載置して露光、 現像処理してバイ ァホール用の孔を形成し、 さらに導体回路およびバ ィァホールを形成する多層プリ ン ト配線板の製造方法において、 金属領域の中のバイァホールと接続するパッ ドの形成にあた り、 そ のパッ ドの周囲にブランク部を設けて金属領域と離間する とともに、 前記パッ ドを該金属領域と 1か所以上で電気的に接続させて形成する ことを特徴とする多層プリ ン ト配線板の製造方法。
7 . 前記金属領域の中のバイァホールと接続するパッ ドの形成にあ たり、 金属領域と 1か所以上で電気的に接続するように、 金属領域の エッチング処理によ りパッ ドの周囲にブランク部を設けて金属領域と 離間するとともに、 ブランク部に樹脂を充填し、 ついで研磨してパッ ドと充填樹脂の上面が同一面になるようにする請求の範囲第 6項に記 載の多層プリ ン ト配線板の製造方法。
8 . 前記金属領域の中のバイァホールと接続するパッ ドの形成にあ た り、 パッ ドと金属領域を 1 か所以上で電気的に接続できるように、 パッ ドの周囲のブランク部に対応するめつきレジス ト層を形成した後、 無電解めつ き処理を施して金属領域とパッ ドを形成して、 パッ ドの周 囲にブランク部を設けて金属領域と離間する請求の範囲第 6項に記載 の多層プリ ン ト配線板の製造方法。
9 . コア基材にスルーホールを有し、 該コア基材上に層間絶縁層が 形成されるとともに、 該層間絶縁層にはバイァホールが形成され、 該 バイァホールとスルーホールとは電気的に接続されてなる多層プリ ン ト配線板において、 前記スルーホールのラン ドが淚滴形状であり、 前記バイァホールは その涙滴形状のラン ドの窄んだ部分で接続してなることを特徴とする 多層プリ ン ト配線板。
1 0 . 前記層間絶縁層に設けられたバイァホールは、 そのラン ドが涙 滴形状であ り、 その涙滴形状のラン ドの拡がった部分にバイァホール の開口部が形成されてなる請求の範囲第 9項に記載の多層プリ ン ト配 キ
1 1 . 前記層間絶縁層に設けられたバイァホールは、 そのラン ドが概 ね長円形状であり、 長円の長軸方向の一端にバイァホールの開口部が 形成されてなる請求の範囲第 9項に記載の多層プリ ン 卜配線板。
1 2 . 前記層間絶縁層に設けられたバイァホールは、 そのラン ドが涙 滴形状であり、 その拡がつた部分にバイァホールの開口部が形成され てなるとともに、 層間絶縁層上に形成された涙滴形状のパッ ドと電気 的に接続してなることを特徴とする請求の範囲第 9項に記載の多層ブ リ ン ト配線板。
1 3 . 下層導体回路が形成された基材上に層間絶縁層が形成され、 そ の層間絶縁層上にパツ ドを含む中間層導体回路が形成され、 その中間 層導体回路の上に更に層間絶縁層が形成され、 その層間絶縁層上に上 層導体回路が形成され、 前記下層導体回路及び上層導体回路は、 層間 絶縁層に設けられたバイァホールを介して前記パッ ドと電気的に接続 してなる多層プリ ン ト配線板において、
前記パッ ドは概ね長円形状であり、 長円の長軸方向の一端に上層導 体回路と接続するパイァホールを接続し、 他方は下層導体回路と接続 するバイァホールのラン ドの一部となり、 下層導体回路と接続するこ とを特徴とする多層プリ ン ト配線板。
1 4 . 前記長円形は、 楕円又は長方形の向かい合う辺が外側に向けて 円弧を描いた形状である請求の範囲第 1 3項に記載の多層プリ ン ト配 線板。
1 5 . 前記上層導体回路と接続するバイァホールは、 そのラン ドが概 ね涙滴形状であり、 その涙滴形状のラン ドの拡がった部分にバイァホ ールの開口部が形成されてなる請求の範囲第 1 3項に記載の多層プリ ン ト配線板。
1 6 . 前記上層導体回路と接続するバイァホールは、 そのラン ドが概 ね長円形状であり、 長円の長軸方向の一端にバイァホールの開口部が 形成されてなる請求の範囲第 1 3項に記載の多層プリ ン ト配線板。
1 7 . 前記上層導体回路と接続するバイァホールは、 そのラン ドが涙 滴形状であり、 その拡がった部分にバイァホールの開口部が形成され てなるとともに、 層間絶縁層上に形成された涙滴形状のパッ ドと電気 的に接続してなる請求の範囲第 1 3項に記載の多層プリ ン ト配線板。
1 8 . 下層導体回路が形成された基材上に層間絶縁層が形成され、 そ の層間絶縁層上に中間層導体回路が形成され、 その中間層導体回路の 上に更に層間絶縁層が形成され、 その層間絶縁層上に上層導体回路が 形成され、 前記中間層導体回路には、 下層導体回路と接続するバイァ ホールのラン ドと、 上層導体回路と接続するパッ ドが設けられてなり、 前記ラ ン ドとパッ ドは電気的に接続してなる多層プリ ン ト配線板にお いて、
前記パッ ド及びラン ドは涙滴形状であり、 その涙滴形状の窄んだ側 にて互いに接続してなることを特徴とする多層プリ ン ト配線板。
1 9 . 下層導体回路が形成された基材上に層間絶縁層が形成され、 そ の層間絶縁層上に上層導体回路が形成され、 前記下層導体回路及び上 層導体回路は、 層間絶縁層に設けられたバイァホールを介して電気的 に接続してなる多層プリ ン ト配線板において、 前記バイァホールのラン ドは涙滴形状であり、 その拡がった部分に バイ ァホールの開口部が形成されてなるこ とを特徴とする多層プリ ン ト配線板。
2 0 . 基材にスルーホールを有し、 該基材上に層間絶縁層が形成され るとともに、 該層間絶縁層にはパイ ァホールが形成され、 該バイァホ —ルとスルーホールとは電気的に接続されてなる多層プリ ン ト配線板 において、
前記スルーホールのラン ドは、 長円形状であることを特徴とする多 層プリ ン ト配線板。
2 1 . 下層導体回路が形成された基材上に層間絶縁層が形成されると ともに、 該層間絶縁層上には上層導体回路が形成され、 前記下層導体 回路と上層導体回路は、 層間絶縁層に設けられたバイァホールを介し て電気的に接続されてなる多層プリ ン ト配線板において、
前記バイァホールのラン ドは、 長円形状であることを特徴とする多 層ブリ ン ト配線板。
2 2 . 下層導体回路が形成された基材上に層間絶縁層が形成されると ともに、 該層間絶縁層上には上層導体回路が形成され、 前記下層導体 回路と上層導体回路は、 層間絶縁層に設けられたバイァホールを介し て電気的に接続されてなる多層プリ ン ト配線板において、
前記下層導体回路は、 前記バイ ァホールが接続するパッ ドを含み、 そのパッ ドは涙滴形状であることを特徴とする多層プリ ン ト配線板。
2 3 . 下層導体回路が形成された基材上に層間絶縁層が形成されると ともに、 該層間絶縁層上には上層導体回路が形成され、 前記下層導体 回路と上層導体回路は、 層間絶縁層に設けられたバイ ァホールを介し て電気的に接続されてなる多層プリ ン ト配線板において、
前記下層導体回路は、 前記バイ ァホールが接続するパッ ドを含み、 そのパッ ドは長円形状であることを特徴とする多層プリ ン ト配線板。
2 4 . 前記バイァホールは、 複数集合して形成されてなる請求の範囲 第 9項乃至請求の範囲第 2 3項に記載の多層ブリ ン ト配線板。
2 5 . 下層導体回路が形成された基材上に層間絶縁層が形成され、 そ の層間絶縁層上に上層導体回路が形成され、 前記下層導体回路と上層 導体回路がバイァホールを介して電気的に接続してなる多層プリ ン ト 配線板において、
前記バイァホールは、 複数集合して形成されてなるこ とを特徴とす る多層ブリ ン 卜配線板。
2 6 . 前記バイァホールは、 そのラン ドを共有して集合して形成され てな り、 そのラ ン ド形状が、 全体と して涙滴形状、 楕円形状、 長円形 状、 円形状のいずれかである請求の範囲第 2 5項に記載の多層ブリ ン ト配線板。
PCT/JP1996/003718 1996-01-11 1996-12-19 Tableau d'interconnexions imprime et son procede de fabrication WO1997025839A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP96942586A EP0817548B1 (en) 1996-01-11 1996-12-19 Printed wiring board and method for manufacturing the same
KR10-2004-7015189A KR20040088592A (ko) 1996-01-11 1996-12-19 프린트 배선판 및 그의 제조방법
US08/894,342 US6316738B1 (en) 1996-01-11 1996-12-19 Printed wiring board and manufacturing method thereof
DE69636010T DE69636010T2 (de) 1996-01-11 1996-12-19 Gedruckte schaltungsplatte und verfahren zu deren herstellung
KR1019970706293A KR100485628B1 (ko) 1996-01-11 1996-12-19 프린트배선판및그의제조방법
KR10-2004-7015188A KR20040108691A (ko) 1996-01-11 1996-12-19 프린트 배선판 및 그의 제조방법

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP8/21965 1996-01-11
JP2196596A JPH09191171A (ja) 1996-01-11 1996-01-11 プリント配線板
JP8/37155 1996-01-30
JP3715596A JP3143389B2 (ja) 1996-01-30 1996-01-30 バイアホールを有するプリント配線板及びその製造方法
JP7529796 1996-03-04
JP8/75297 1996-03-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/633,881 Division US6342682B1 (en) 1996-01-11 2000-08-07 Printed wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
WO1997025839A1 true WO1997025839A1 (fr) 1997-07-17

Family

ID=27283646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/003718 WO1997025839A1 (fr) 1996-01-11 1996-12-19 Tableau d'interconnexions imprime et son procede de fabrication

Country Status (7)

Country Link
US (2) US6316738B1 (ja)
EP (3) EP1677582B1 (ja)
KR (3) KR20040088592A (ja)
CN (1) CN1098023C (ja)
DE (1) DE69636010T2 (ja)
MY (1) MY128551A (ja)
WO (1) WO1997025839A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1030365A1 (en) * 1997-10-17 2000-08-23 Ibiden Co., Ltd. Package substrate

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
TW499825B (en) * 1999-02-23 2002-08-21 Samsung Electro Mech Method and device for coupling PCB sheet
KR100333612B1 (ko) * 1999-09-21 2002-04-24 구자홍 인쇄회로기판의 회로패턴 노출부 형성방법
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US7310793B1 (en) 2001-06-03 2007-12-18 Cadence Design Systems, Inc. Interconnect lines with non-rectilinear terminations
US6895569B1 (en) 2001-06-03 2005-05-17 Candence Design Systems, Inc. IC layout with non-quadrilateral Steiner points
US6859916B1 (en) 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
US6829757B1 (en) 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US6976238B1 (en) 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
US6882055B1 (en) * 2001-06-03 2005-04-19 Cadence Design Systems, Inc. Non-rectilinear polygonal vias
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
TWI286826B (en) 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
CN1324697C (zh) * 2002-01-28 2007-07-04 威盛电子股份有限公司 半导体构装基板
US20030152309A1 (en) * 2002-02-14 2003-08-14 Howard James Robert Printed circuit board containing optical elements
KR100878236B1 (ko) * 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
US7029529B2 (en) * 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
TWI284967B (en) * 2003-03-20 2007-08-01 Endicott Interconnect Tech Inc Electronic package with strengthened conductive pad
US7088008B2 (en) * 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern
US7034544B2 (en) * 2003-06-30 2006-04-25 Intel Corporation Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby
US20050112344A1 (en) * 2003-08-20 2005-05-26 Redfern Sean M. Apparatus and method for use in printed circuit board drilling applications
US7096451B2 (en) * 2003-09-09 2006-08-22 International Business Machines Corporation Mesh plane generation and file storage
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
CN100459828C (zh) * 2005-07-11 2009-02-04 建兴电子科技股份有限公司 印刷电路板
CN101124861B (zh) * 2005-11-02 2011-03-30 揖斐电株式会社 半导体装置用多层印刷线路板及其制造方法
US20070177363A1 (en) * 2006-01-31 2007-08-02 Symbol Technologies, Inc. Multilayer printed circuit board having tamper detection circuitry
JP2008197472A (ja) * 2007-02-14 2008-08-28 Shinko Electric Ind Co Ltd 回路基板の製造方法
JP2008262989A (ja) * 2007-04-10 2008-10-30 Toshiba Corp 高周波回路基板
EP2191701B1 (en) 2007-09-28 2013-03-20 Tri-Star Laminates, Inc. Entry sheet, method of manufacturing thereof and methods for drilling holes in printed circuit boards
JP2009231818A (ja) * 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
KR101208379B1 (ko) 2008-05-19 2012-12-05 이비덴 가부시키가이샤 배선판과 그 제조 방법
JP2010118635A (ja) * 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20130299966A1 (en) * 2012-05-10 2013-11-14 Texas Instruments Incorporated Wsp die with offset redistribution layer capture pad
TWI429352B (zh) * 2012-05-18 2014-03-01 Au Optronics Corp 可撓性電路模組
KR102076479B1 (ko) * 2013-05-22 2020-02-12 미쓰비시 세이시 가부시키가이샤 배선 기판의 제조 방법
KR101474642B1 (ko) 2013-05-23 2014-12-17 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US20150016069A1 (en) * 2013-07-09 2015-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Printed circuit board
JP6600176B2 (ja) * 2015-06-19 2019-10-30 ホシデン株式会社 多層プリント配線板及び多層プリント配線板とコネクタとの接続構造
US10159144B2 (en) * 2015-08-20 2018-12-18 Renesas Electronics Corporation Semiconductor device
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182974U (ja) * 1983-05-24 1984-12-06 株式会社ノーリツ プリント基板
JPH0543569U (ja) * 1991-11-15 1993-06-11 株式会社富士通ゼネラル プリント配線板のはんだ付け構造
JPH05183273A (ja) * 1990-09-07 1993-07-23 Hitachi Ltd 多層配線基板装置とその製造方法ならびにそれを用いた電子装置
JPH06132667A (ja) * 1992-10-21 1994-05-13 Matsushita Electric Ind Co Ltd 回路基板およびその形成方法
JPH06314865A (ja) * 1993-04-30 1994-11-08 Toppan Printing Co Ltd プリント配線板
JPH07321463A (ja) * 1994-05-25 1995-12-08 Toshiba Corp 薄膜多層配線基板

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361634A (en) * 1975-07-03 1982-11-30 Ncr Corporation Artwork master for production of multilayer circuit board
FR2468279A1 (fr) * 1979-10-19 1981-04-30 Dujardin Editions Procede de fabrication de plaques comportant au moins un circuit imprime
JPS61276875A (ja) 1985-06-03 1986-12-06 Ibiden Co Ltd 配線板ならびにそれの製造方法と配線板に用いる無電解めっき用接着剤
JPS63126297A (ja) 1986-11-14 1988-05-30 イビデン株式会社 多層プリント配線板並びにそれの製造方法と無電解めっき用絶縁剤
JPH0650504B2 (ja) 1987-07-01 1994-06-29 株式会社日立製作所 かな漢字変換装置
JPS6437073A (en) * 1987-08-03 1989-02-07 Sony Corp Printed board
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
JPH0734505B2 (ja) 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
JPH0797705B2 (ja) * 1989-07-17 1995-10-18 日本電気株式会社 多層セラミツク基板
JPH03142896A (ja) * 1989-10-27 1991-06-18 Fujitsu Ltd 多層回路基板
JP2503725B2 (ja) * 1990-05-18 1996-06-05 日本電気株式会社 多層配線基板
JPH0455555A (ja) 1990-06-25 1992-02-24 Misawa Homes Co Ltd 建物の手摺支柱の設置構造
JPH04192495A (ja) * 1990-11-26 1992-07-10 Fujitsu Ltd 薄膜多層プリント配線板
JPH0518476A (ja) 1991-07-09 1993-01-26 Sanmei Denki Kk 電磁弁用端子箱
JP3142896B2 (ja) * 1991-07-19 2001-03-07 三井化学株式会社 オレフィン重合用触媒成分の製造方法およびそれを用いたオレフィンの重合方法
JP2752305B2 (ja) * 1991-10-29 1998-05-18 工業技術院長 回路基板
JPH065593A (ja) * 1992-04-20 1994-01-14 Sumitomo Electric Ind Ltd 多層配線基板及びその製造方法
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
JPH06302964A (ja) * 1993-04-16 1994-10-28 Oki Electric Ind Co Ltd 高速信号伝送用回路基板
JPH0734505A (ja) 1993-07-21 1995-02-03 Matsushita Electric Ind Co Ltd 排水装置
JP3311450B2 (ja) * 1993-12-28 2002-08-05 イビデン株式会社 多層プリント配線板の製造方法および多層プリント配線板
DE69418698T2 (de) * 1994-04-14 1999-10-07 Hewlett-Packard Gmbh Verfahren zur Herstellung von Leiterplatten
US5539156A (en) * 1994-11-16 1996-07-23 International Business Machines Corporation Non-annular lands
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
AU699042B2 (en) * 1995-03-09 1998-11-19 Boc Group, Inc., The Transfer port system
US5928790A (en) * 1996-04-23 1999-07-27 Mcgean-Rohco, Inc. Multilayer circuit boards and processes of making the same
JP3298428B2 (ja) * 1996-05-22 2002-07-02 富士電機株式会社 反転ばね式接点開閉機構および熱動形過負荷継電器
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182974U (ja) * 1983-05-24 1984-12-06 株式会社ノーリツ プリント基板
JPH05183273A (ja) * 1990-09-07 1993-07-23 Hitachi Ltd 多層配線基板装置とその製造方法ならびにそれを用いた電子装置
JPH0543569U (ja) * 1991-11-15 1993-06-11 株式会社富士通ゼネラル プリント配線板のはんだ付け構造
JPH06132667A (ja) * 1992-10-21 1994-05-13 Matsushita Electric Ind Co Ltd 回路基板およびその形成方法
JPH06314865A (ja) * 1993-04-30 1994-11-08 Toppan Printing Co Ltd プリント配線板
JPH07321463A (ja) * 1994-05-25 1995-12-08 Toshiba Corp 薄膜多層配線基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0817548A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1030365A1 (en) * 1997-10-17 2000-08-23 Ibiden Co., Ltd. Package substrate
EP1030365A4 (en) * 1997-10-17 2007-05-09 Ibiden Co Ltd SUBSTRATE OF A HOUSING
EP1895587A2 (en) * 1997-10-17 2008-03-05 Ibiden Co., Ltd. Semiconductor package substrate
USRE41051E1 (en) 1997-10-17 2009-12-22 Ibiden Co., Ltd. Package substrate
USRE41242E1 (en) 1997-10-17 2010-04-20 Ibiden Co., Ltd. Package substrate
EP1895587A3 (en) * 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate

Also Published As

Publication number Publication date
MY128551A (en) 2007-02-28
EP1981317A3 (en) 2008-10-29
US6316738B1 (en) 2001-11-13
EP0817548B1 (en) 2006-04-05
KR100485628B1 (ko) 2005-09-14
EP1677582A3 (en) 2007-04-11
KR19980702885A (ko) 1998-08-05
DE69636010D1 (de) 2006-05-18
CN1178625A (zh) 1998-04-08
DE69636010T2 (de) 2007-01-18
KR20040108691A (ko) 2004-12-24
US6342682B1 (en) 2002-01-29
EP1981317A2 (en) 2008-10-15
EP0817548A4 (en) 1999-12-01
EP1677582A2 (en) 2006-07-05
EP0817548A1 (en) 1998-01-07
EP1677582B1 (en) 2011-10-12
KR20040088592A (ko) 2004-10-16
CN1098023C (zh) 2003-01-01

Similar Documents

Publication Publication Date Title
WO1997025839A1 (fr) Tableau d'interconnexions imprime et son procede de fabrication
TWI475938B (zh) 多層配線板及其製造方法
KR100276802B1 (ko) 다층프린트배선판
WO1996039796A1 (fr) Plaquette de circuit imprime
WO1999060831A1 (en) Printed circuit board and method of production thereof
TW200307494A (en) Flexible multi-layered wiring substrate and its manufacturing method
US20170079142A1 (en) Printed circuit board and manufacturing method thereof
JP3317652B2 (ja) 多層プリント配線板
JP3596374B2 (ja) 多層プリント配線板の製造方法
JP2004047898A (ja) プリント配線板の製造方法及び多層プリント配線板の製造方法
JPH09331140A (ja) プリント配線板の製造方法
US20170027057A1 (en) Method for manufacturing printed wiring board and printed wiring board
JP3202936B2 (ja) 多層プリント配線板
JP3143408B2 (ja) プリント配線板の製造方法
KR101278784B1 (ko) 프린트 배선판의 제조 방법, 프린트 배선판 및 전자 기기
JP3049214B2 (ja) 配線板の製造方法
JP2004152935A (ja) 印刷配線板
JPH10107449A (ja) 多層プリント配線板の製造方法
JP2002271027A (ja) 多層プリント配線板
JP2000315867A (ja) 多層プリント配線板
JP3610154B2 (ja) ワークフィルム及びワークフィルムを用いた多層プリント配線板の製造方法
JP3143389B2 (ja) バイアホールを有するプリント配線板及びその製造方法
JPH10107436A (ja) プリント配線板とその製造方法
JPH09191171A (ja) プリント配線板
JP3327189B2 (ja) 多層配線tabテープの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96192508.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 08894342

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1996942586

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019970706293

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1996942586

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019970706293

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019970706293

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1996942586

Country of ref document: EP