WO1994022224A1 - Frequency synthesizer - Google Patents

Frequency synthesizer Download PDF

Info

Publication number
WO1994022224A1
WO1994022224A1 PCT/JP1994/000441 JP9400441W WO9422224A1 WO 1994022224 A1 WO1994022224 A1 WO 1994022224A1 JP 9400441 W JP9400441 W JP 9400441W WO 9422224 A1 WO9422224 A1 WO 9422224A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frequency
oscillation
frequency synthesizer
circuit
Prior art date
Application number
PCT/JP1994/000441
Other languages
English (en)
French (fr)
Inventor
Hiroshi Horie
Tsutomu Tobita
Original Assignee
Kabushiki Kaisha Toshiba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba filed Critical Kabushiki Kaisha Toshiba
Priority to US08/505,326 priority Critical patent/US5568098A/en
Priority to AU62640/94A priority patent/AU680481B2/en
Priority to EP94910042A priority patent/EP0691746A1/en
Priority to CA002156269A priority patent/CA2156269C/en
Publication of WO1994022224A1 publication Critical patent/WO1994022224A1/ja
Priority to KR1019950703363A priority patent/KR960701516A/ko
Priority to FI954354A priority patent/FI954354A/fi

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path

Definitions

  • the present invention is used for an oscillator of a transmission unit in a wireless communication device, a local oscillator in a frequency conversion circuit of a reception unit, and the like. It relates to the frequency synthesizer to be supplied to the receiving system.
  • this type of frequency synthesizer is composed of a PLL equipped with an oscillator using a crystal oscillator, a phase comparator, a frequency divider (programmable divider), and a voltage controlled oscillator (VCO).
  • the VCO is locked based on the phase error between the reference oscillation signal from the oscillator and the output oscillation signal, and the oscillation signal is generated and output at fixed frequency intervals using a frequency divider. .
  • FIG. 1 is a block diagram showing a configuration of a wireless transmitter using a conventional frequency synthesizer.
  • the wireless transmitter has a frequency synthesizer 1 that outputs an output oscillation signal SA that is stable and at constant frequency intervals, and an output oscillation signal SA from the frequency synthesizer 1 includes a phase angle modulation signal (I signal, Q signal).
  • I signal, Q signal a phase angle modulation signal
  • QPSK quadrature modulator keying
  • QAM quadrature amplitude modulation
  • other quadrature modulators 2 To perform quadrature modulator keying (QPSK), quadrature amplitude modulation (QAM), and other quadrature modulators 2, and transmit the modulated high-frequency signal SM from the quadrature modulator 2 with a wide range.
  • a power amplifier 3 and an antenna 4 for radiating high-frequency power SP from the power amplifier 3 as radio waves are provided.
  • the frequency synthesizer 1 is provided with a reference signal oscillator 5 for oscillating a reference signal, and a phase comparator 6 for comparing the phase of the reference oscillation signal from the reference signal oscillator 5 with the divided signal. ing. Furthermore, a low-pass filter (LPF) 7 that removes unnecessary harmonics and noise in the phase error signal from the phase comparator 6 and outputs a DC voltage, and locks the frequency with the DC voltage from the LPF 7 A voltage-controlled oscillator (VCO) 8 for transmitting an output oscillation signal SA, and a frequency divider 9 for dividing the output oscillation signal SA so as to obtain a constant frequency interval and outputting the same to a phase comparator 6. I have. Next, the operation of the conventional wireless transmitter will be described.
  • VCO voltage-controlled oscillator
  • the phase comparator 6 in the frequency synthesizer 1 compares the phase of the reference oscillation signal from the reference signal oscillator 5 with the phase of the frequency-divided signal from the frequency divider 9. A phase error signal based on this comparison is generated as a DC voltage through LPF 7, and this frequency control voltage is applied to the control terminal of VC 08. In this case, the LPF 7 removes unnecessary harmonics and noise included in the phase error signal from the phase comparator 6 to generate a DC voltage.
  • the response characteristics and the synchronization characteristics of PLL in the frequency synthesizer 1 are determined by the amplitude characteristics and the phase characteristics of the LPF 7. That is, the inductance, the capacitance, and the like of the LPF 7 are selected, and the time characteristics of frequency switching by the frequency divider 9 are set.
  • An output oscillation signal S ⁇ from this frequency synthesizer] at a stable and constant frequency P interval is input to the quadrature modulator 2.
  • the quadrature modulator 2 modulates the output oscillation signal SA with a phase angle modulation signal (I signal, Q signal) according to the QPSK, QAM method or the like, and outputs the result.
  • the modulated high-frequency signal SM is amplified by the power amplifier 3, and the amplified high-frequency power SP is radiated from the antenna 4 as a radio wave.
  • V C08 in the frequency synthesizer 1 has a resonator for determining the oscillation frequency, for example, a dielectric support element, in which unnecessary radiation and radiated radio waves enter.
  • the oscillation signal of V C08 is phase-modulated, and the resonance frequency fluctuates. Accordingly, the demodulation error rate (error rate) when demodulating the radio wave modulated by the quadrature modulator 2 such as the QPSK method on the receiving side increases.
  • Figure 2 shows the modulated high-frequency signal SM demodulated on the receiving side and shown on the IQ axis.
  • FIG. 3 is a diagram showing the modulated high-frequency signal SM when the frequency fluctuates on the receiving side and is shown on the IQ axis.
  • this example demodulates the modulated high-frequency signal SM in an ideal state with no frequency fluctuation and represents it on the IQ axis, which is located at four phases (four points). In this ideal situation, the position points on the IQ axis are sufficiently far from each other. Therefore, the error rate (error rate) of demodulated data on the receiving side is low.
  • the demodulated data in this case is shown on IQ Yuki, it spreads on the circumference as shown in Fig. 3.
  • the demodulated data may cross the IQ axis, and the error rate of the demodulated data on the receiving side becomes extremely high. Even if the demodulated data does not cross the IQ axis, the error rate of the demodulated data may increase due to phase fluctuation during demodulation.
  • Such frequency fluctuation of the output oscillation signal SA from the frequency synthesizer 1 is corrected by the PLL processing, but is modulated by the quadrature modulator 2, so that the phase and amplitude correspond to the frequency of the phase angle modulation signal. It changes with time at the speed you choose. In addition, processing is performed at a higher modulation rate in order to improve frequency use efficiency. Therefore, since the frequency fluctuation of the output oscillation signal S A changes at high speed and temporally, the frequency fluctuation of the output oscillation signal S A from the frequency synthesizer 1 cannot often be suppressed by PLL processing. There has been proposed a wireless communication device having a configuration in which the transmission frequency and the oscillation frequency of the frequency synthesizer for improving the frequency fluctuation are different.
  • FIG. 4 is a block diagram illustrating a configuration of a wireless transmission device in which such a transmission frequency differs from the oscillation frequency of the frequency synthesizer.
  • two frequency synthesizers 10a and 10b and two output oscillation signals SC and SD from the frequency synthesizers 10a and 10b are added or subtracted and mixed together.
  • a frequency mixer 11 for outputting an output oscillation signal SE at a stable and constant frequency interval that is a frequency or a difference frequency.
  • a quadrature modulator 12 that modulates the output oscillation signal SE with a phase angle modulation signal (I signal, Q signal) such as QPSK or QAM method, and a power amplifier 13 that amplifies and sends out the modulated high-frequency signal SM
  • An antenna 14 for radiating the high-frequency power SP from the power amplifier 13 as a radio wave is provided.
  • the output oscillation signals SC and SD from the two frequency synthesizers 10 a and 10 b are mixed by the frequency mixer 11, and the output oscillation signal SE at a stable and constant frequency interval that is the sum frequency or difference frequency is output. I do.
  • This output oscillation signal SE is output to the quadrature
  • the signal is input together with the phase angle modulation signal (I signal, Q signal) and subjected to modulation such as QPSK or QAM.
  • the high-frequency power SP obtained by amplifying the modulated high-frequency signal SM by the power amplifier 13 is radiated from the antenna 14 as a radio wave.
  • FIG. 5 is a block diagram showing a configuration of a conventional wireless communication device that multiplies an output oscillation signal from a frequency synthesizer.
  • FIG. 5 is a block diagram showing a configuration of a conventional wireless communication device that multiplies an output oscillation signal from a frequency synthesizer.
  • a frequency synthesizer 16 that outputs an output oscillation signal SA
  • a multiplier 17 that multiplies the output oscillation signal SA from the frequency synthesizer 16
  • a delay multiplier 17 that A quadrature modulator 18 that applies QPSK, QAM, etc., modulation to the multiplied signal from the transmitter with a phase angle modulation signal (I signal, Q signal), and a power amplifier 19 that amplifies and sends out the modulated high-frequency signal SM
  • An antenna 20 for radiating the high-frequency power SP from the power amplifier 19 is provided.
  • the output oscillation signal SA from the frequency synthesizer 16 is delayed by the delay multiplier 17 and modulated by the orthogonal modulator 18.
  • the modulated high-frequency signal SM is amplified by the power amplifier 19, and the amplified high-frequency power SP is radiated as radio waves through the antenna 20.
  • the frequency of the high-frequency power SP (transmission frequency) and the frequency of the output oscillation signal SA from the frequency synthesizer 16 are different, the high-frequency power from the power amplifier 19 is different. Even if unnecessary fi radiation from which the power SP leaks or radio waves radiated from the antenna 20 wrap around to VC 0 in the frequency synthesizer 16, the frequency fluctuation in the VCO in the frequency synthesizer 16 does not occur.
  • the transfer function of the frequency synthesizer 16 is approximately linear, and the frequency switching speed represented by the natural frequency is the same as the case where the duplexer 17 is provided. It is necessary to make the same value on the platform where it is not provided.
  • a wireless synthesizer with this configuration uses a frequency synthesizer capable of the same frequency switching speed as in the case where the delay multiplier 17 is not provided, and uses one of the required characteristics of its linear transfer function. become.
  • the frequency of the frequency divider (programmable divider) is increased or decreased by one step to generate wireless channels at regular intervals.
  • the phase comparator in the frequency synthesizer 16 is suitable for integration (IC), and is generally configured using a logic device. For this reason, the actual phase comparator shapes the input signal into a square wave and compares the phases at the rising and falling edges of this waveform. That is, the phase error signal is detected once for each cycle of the signal input to the phase comparator.
  • the natural frequency cannot be made higher than the phase comparison frequency.
  • the frequency synthesizer 16 it is necessary to remove the pulse component actually output from the phase it comparator for each phase comparison cycle and apply only the component lower than the natural frequency as the control voltage of VCO. For this reason, the natural frequency must be sufficiently lower than the phase comparison frequency.
  • the phase comparison frequency needs to be set to 1 ZM of the radio channel interval in consideration of the output oscillation signal SA.
  • the upper limit of the achievable natural frequency of the frequency synthesizer 16 for a base station that realizes wireless channels at the same interval is, for example, the upper limit of the achievable natural frequency of the frequency synthesizer configured as shown in FIG. 1 ZM.
  • switching of the radio channel between TDMA bursts in which the frequency synthesizer is applied to digital communication requires faster switching. Therefore, the configuration shown in Fig. 5 can cope with unnecessary radiation from the high-frequency power SP and frequency fluctuations due to the interference of the electric wave radiated from the antenna 20 wrapping around VC0. There is an inconvenience that high-speed switching cannot be supported.
  • the present invention solves such a drawback in the conventional technology, and enables high-speed switching of frequency channels without increasing the size of a device, and extracting a predetermined band signal after the multiplication.
  • the purpose of the present invention is to provide a frequency synthesizer that does not require a special band characteristic for a band-pass filter at the time of frequency division, enables use of general-purpose products, and can reduce costs.
  • a frequency synthesizer includes: a reference oscillation unit that outputs a reference oscillation signal; a phase comparison unit that outputs a phase error signal between the reference oscillation signal and the divided signal; A loop filter that generates and outputs a control voltage from the oscillating circuit; a voltage-controlled oscillating unit that outputs an oscillation signal having a frequency corresponding to the control voltage value; Frequency dividing means for dividing the frequency of the doubled signal multiplied by the delay multiplying means and outputting the divided signal to the phase comparing means.
  • the multiplied signal extracted from the output end of the doubler is supplied to the frequency divider, and the output oscillation signal is supplied to the output end of the doubler to provide the output oscillation signal.
  • a circuit is connected, and a signal extracted from an input terminal of the high-frequency signal processing circuit is output to frequency dividing means.
  • a reference oscillation means for outputting a reference oscillation signal; a phase comparison means for outputting a phase error signal between the reference oscillation signal and the frequency-divided signal; a loop filter for generating and outputting a control voltage from the phase error signal;
  • a voltage-controlled oscillating means for outputting an oscillation signal having a frequency corresponding to the voltage value, a doubling means for outputting a doubling signal obtained by multiplying the oscillating signal, and a doubling means for dividing the delay multiplication signal and outputting it to the phase comparing means
  • a band-pass filter that passes a predetermined band of the multiplied signal.
  • the delay multiplication signal supplied to the input terminal of the band-pass filter is output, and the multiplication signal is output as an output oscillation signal from between the output terminal of the band-pass filter and the input terminal of the band-pass filter.
  • the doubling means includes an input-side resonance circuit having the same frequency as the oscillation signal from the voltage-controlled oscillation means, and an amplification and doubling circuit for widening and doubling the oscillation signal from the input-side resonance circuit.
  • the configuration is provided.
  • the multiplier means amplifies and multiplies the oscillating signal and an output which resonates at a multiple frequency. And a side resonance circuit.
  • a transistor is used for the multiplier circuit.
  • the multiplier means has a configuration in which a resonance circuit having the same frequency as the oscillation signal from the voltage controlled oscillation means provided on the input side is provided, and a semiconductor element for distorting the signal from the resonance circuit is provided.
  • the multiplier means has a configuration including a semiconductor probe for distorting an oscillation signal from the voltage controlled oscillator means, and an output side resonance circuit connected to the output side of the semiconductor element and resonating at a frequency of a multiple of delay. is there.
  • a variable capacitance diode is used as a semiconductor element for distorting a multiplied signal
  • the resonance circuit is a configuration using a series resonance circuit or a parallel resonance circuit using an inductor and a capacitor.
  • the configuration uses the distributed capacitance of the circuit for the capacitor.
  • the frequency dividing means is configured to divide the oscillation signal from the voltage controlled oscillating means into a plurality of frequencies at a fixed interval.
  • the frequency dividing means includes a setting means for dividing the frequency of the oscillation signal from the voltage controlled oscillation means into a plurality of frequencies at a constant interval.
  • a signal input means for inputting a signal to be transmitted; a modulation means for modulating a signal input from the signal input means; a frequency synthesizer for generating a local oscillation signal; and a signal modulated by the modulation means using the local oscillation signal.
  • a frequency synthesizer for outputting a reference oscillation signal, and a phase error signal between the reference oscillation signal and the frequency-divided signal, wherein the frequency synthesizer outputs a reference oscillation signal.
  • Phase comparison means a loop filter for generating and outputting a control voltage from the phase error signal, voltage-controlled oscillation means for outputting an oscillation signal having a frequency corresponding to the control voltage value, and a multiplied signal obtained by multiplying the transmission signal , As a local oscillation signal, and dividing the signal multiplied by the doubling means and outputting the resulting signal to the phase comparing means. Therefore, in the present invention, the phase comparison frequency is equal to the radio channel interval.
  • FIG. 1 is a block diagram showing a configuration of a wireless transmitter using a conventional frequency synthesizer.
  • FIG. 2 is a diagram in which the modulated high-frequency signal is demodulated on the receiving side and is shown on IQ ⁇ .
  • FIG. 3 is a diagram in which the modulated high-frequency signal SM when the frequency fluctuates is demodulated on the receiving side and is shown above IQ f.
  • FIG. 4 is a block diagram showing a configuration of a conventional wireless transmission device in which the transmission frequency and the oscillation frequency of the frequency synthesizer are different.
  • FIG. 5 is a block diagram showing a configuration of a conventional wireless communication device that multiplies an output oscillation signal from a frequency synthesizer.
  • FIG. 6 is a block diagram showing a configuration of a first embodiment in which the frequency synthesizer of the present invention is applied to a wireless transmitter.
  • FIG. 7 is a block diagram showing the configuration of the frequency synthesizer in FIG.
  • FIG. 8 is a circuit diagram showing a detailed configuration of the duplexer in FIG.
  • FIG. 9 is a block diagram showing the configuration of the frequency synthesizer of the second embodiment.
  • FIG. 6 a frequency synthesizer according to a preferred embodiment of the present invention will be described with reference to FIGS. 6, 7, 8, and 9.
  • FIG. 6 a frequency synthesizer according to a preferred embodiment of the present invention will be described with reference to FIGS. 6, 7, 8, and 9.
  • FIG. 6 is a block diagram showing a configuration of a first embodiment in which the frequency synthesizer of the present invention is applied to a wireless transmitter.
  • This wireless communication device is a dual mode using both an analog mode and a digital mode.
  • the carrier wave is modulated by, for example, FM and transmitted, and the receiving apparatus receives the modulated wave transmitted from the transmitting apparatus and performs FM demodulation to reproduce the analog voice signal and data.
  • the transmitter encodes the voice signal and data in the transmission device, and the carrier is transformed by the encoded signal into, for example, a shift DQPSK; r 4 shift DQPSK ( ⁇ / i shifted.Differentially encoded Quadrature Phase Shift Keying ) Perform digital modulation using the method and transmit.
  • the transmitting radio wave is received by the receiving device, digitally demodulated from the received signal, and then the demodulated signal is decoded to reproduce the audio signal and the data.
  • the receiving system in the digital mode includes an antenna 41 for transmitting and receiving radio waves through a radio line to a base station (not shown), an antenna duplexer 42, and a frequency conversion of the received signal to output an intermediate frequency signal.
  • Receiving circuit 43 is provided. Further, a frequency synthesizer 44 for transmitting a local oscillation signal to the reception circuit 43 and transmitting a transmission signal to the transmission circuit, an AZD converter 46 for digitizing the intermediate frequency signal, and a digital signal from the AZD converter 46 And a digital demodulation circuit 47 for converting the converted intermediate frequency signal into a digital baseband signal.
  • an error correction code decoding circuit 48 for performing error correction decoding processing
  • a voice code decoding circuit 49 for performing voice decoding processing of a digital reception signal
  • a switching circuit 50 for switching between an analog mode and a digital mode, 57
  • an echo canceller 60 for performing processing for canceling an acoustic echo included in the digital reception signal RS from the switching circuit 50.
  • the digital mode receiving system includes a D / A converter 51 for converting the digital reception signal from the echo canceller 60 into an analog signal, an amplifier 52 for amplifying the analog reception signal, and an analog signal from the amplifier 52.
  • a speaker 53 for outputting a reception signal as voice is provided.
  • the transmission system in the digital mode is a microphone 54, an amplifier 55 for amplifying the transmission signal, an A / D converter 56 for digitizing the transmission signal, and an echo canceller 60 for receiving the digital transmission signal from the AZD converter 56.
  • a digital modulation circuit 58 for converting a digital transmission signal coded through the switching circuit 57, the voice code decoding circuit 49, and the error correction code decoding circuit 48 into a modulation signal of the rZ4 shift DQPSK system. I have.
  • a DZA converter 59 for converting a modulation signal from the digital modulation circuit 58 into an analog signal and a transmission circuit 45 for transmitting high-frequency power modulated by the modulation signal from the DZA converter 59 are provided.
  • the analog mode receiver is a receiver 4
  • An analog audio circuit 70 for FM demodulating the intermediate frequency signal from 3 and an AZD converter 61 for digitizing the FM demodulated signal and outputting an analog reception signal (RS) to the echo canceller 60 through the switching circuit 50 are provided.
  • the sound is output from the echo canceller 60 through a D / A converter 51, an amplifier 52, and a speaker 53, as in the digital mode receiving system.
  • the analog mode transmission system includes a microphone 54, an amplifier 55, an AD converter 56, an echo canceller 60, and a DZA converter 62 that converts the transmission signal through the switching circuit 57 into an analog signal and supplies it to the analog audio circuit 70. Have been.
  • the modulated signal from the analog audio circuit 70 is transmitted through the transmission circuit 45, the antenna duplexer 42, and the antenna 41.
  • this wireless communication device generates a control circuit 80 for controlling each part of a transmission / reception system in a digital mode and an analog mode, a console unit 83, and an output voltage of a battery 8] to a predetermined operating voltage Vcc. And a power supply circuit 82 for supplying power to each circuit.
  • the console unit 83 includes a key switch group and a display. As the display, for example, a liquid crystal display is used. Next, a detailed configuration of the frequency synthesizer 44 will be described.
  • FIG. 7 is a block diagram showing the configuration of the frequency synthesizer 44.
  • the frequency synthesizer 44 includes a reference signal oscillator 90 that oscillates a reference signal, and a phase comparator 91 that compares the phase of the reference oscillation signal from the reference signal oscillator 90 with the frequency-divided signal. Have been. Further, a low-pass filter (LPF) 92 that removes unnecessary harmonics and noise in the phase error signal from the phase comparator 91 and outputs a DC voltage, and uses a DC voltage from the LPF 92 to output a frequency.
  • LPF low-pass filter
  • a voltage-controlled oscillator (VCO) 94 that outputs an oscillation signal at a constant frequency interval, and a duplexer 96 that outputs an output oscillation signal S 0 obtained by multiplying the oscillation signal from the VC 094 by M delays.
  • a frequency divider 98 to which the oscillation signal S 0 is input and which outputs a frequency-divided signal to the phase comparator 91 so as to obtain a constant frequency interval is provided.
  • FIG. 8 is a circuit diagram showing a detailed configuration of the duplexer 96.
  • the delay doubler 96 has an input side resonance circuit (L) having the same resonance frequency as the oscillation signal of V C 094.
  • resistors R 1 and R 2 for setting the voltage, and an output resonance circuit (L 2 and C 2) connected to the collector of the transistor Q 1 and resonating at a multiplied frequency. Further, there are provided a coupling capacitor C3 for outputting a resonance signal from the collector of the transistor Q1 as a multiplication signal S S and a capacitor C4 for output impedance matching.
  • variable capacitance diode may be used instead of the transistor Q1.
  • the input signal is distorted by using the non-linear input / output characteristic portion to multiply it.
  • the output resonance circuit L 2, C 2 may have a series resonance circuit. A circuit may be used.
  • each of L1 and L2 is a coil or an inductor using a wiring pattern of a circuit board, and C1 , C 2 may be a distributed capacitance.
  • a radio wave transmitted from a base station (not shown) through a digital communication channel is received by an antenna 41 and then input to a receiving circuit 43 through an antenna duplexer 42.
  • the received signal from the antenna duplexer 42 is mixed with the local oscillation signal output from the frequency synthesizer 44 and converted into an intermediate frequency signal.
  • the frequency of the local oscillation signal generated from the frequency synthesizer 44 is set by the control signal SYC output from the control circuit 80.
  • the intermediate frequency signal is converted into a digital signal by the AZD converter 46 and then input to the digital demodulation circuit 47.
  • the digital demodulation circuit 47 digitally demodulates the intermediate frequency signal and converts it into a digital baseband signal.
  • the digital baseband signal output from the digital demodulation circuit 47 includes a digital reception signal and a digital control signal.
  • the digital control signal D CS is taken into the control circuit 80 and identified.
  • the digital reception signal is input to the error correction code decoding circuit 48.
  • the error correction code decoding circuit 48 receives the digital data supplied from the digital demodulation circuit 47.
  • An error correction decoding process is performed on the received speech signal, and the error-corrected decoded digital received speech signal is input to the voice code decoding circuit 49.
  • the audio codec 49 performs audio decoding of the digital reception signal.
  • the digital reception signal R S output from the voice code decoding circuit 49 is input to the echo canceller 60 through the switching circuit 50.
  • the digital reception signal passing through the echo canceller 60 is converted into an analog reception signal by the DZA converter 51, then amplified by the amplifier 52 and supplied to the speaker 53, and the loudspeaker 53 outputs the loudspeaker output. Is done.
  • the transmission signal from the microphone 54 is amplified by the amplifier 55, converted into a digital transmission signal by the AZD converter 56, and further input to the echo canceller 6 [].
  • the echo canceller 60 a process for canceling an acoustic echo included in the digital transmission signal is performed.
  • the digital transmission signal T S output from the echo canceller 60 is input to the speech codec 49 via the switching circuit 57.
  • voice code decoding circuit 49 voice coding processing of the digital transmission signal is performed.
  • the digital transmission signal output from the voice code decoding circuit 49 is input to the error correction code decoding circuit 48 together with the digital control signal output from the control circuit 80.
  • the error correction code decoding circuit 48 performs error correction coding processing of the digital transmission signal and the digital control signal.
  • the encoded digital transmission signal is input to the digital modulation circuit 58.
  • the digital modulation circuit 58 modulates according to the digital transmission signal; rZ4 shift DQPSK, and the modulated signal is converted to an analog signal by the DZA converter 59, and then the transmission circuit 45 Is input to.
  • the modulated signal is combined with a transmission local oscillation signal corresponding to the radio frequency of the digital communication channel output from the frequency synthesizer 44, converted into a radio transmission signal, and further amplified at a high frequency.
  • the radio transmission signal output from the transmission circuit 45 is supplied to the antenna 41 via the antenna duplexer 42 and transmitted from the antenna 41 to a base station (not shown).
  • the switching of the switching circuits 50 and 57 is controlled by the switching control signal SWC output from the control circuit 80.
  • the base station (not shown)
  • the radio wave transmitted through the voice communication channel is received by the antenna 41 and then input to the receiving circuit 43 through the antenna duplexer 42, where it is converted into an intermediate frequency signal having a low frequency.
  • the intermediate frequency signal output from the receiving circuit 43 is input to the analog audio circuit 70.
  • the intermediate frequency signal is subjected to FM demodulation and then audio amplified.
  • the baseband analog speech signal output from the analog audio circuit 70 is converted into a digital signal by the AZD converter 61 and then input to the echo canceller 60 through the switching circuit 50.
  • the digital reception signal that has passed through the echo canceller 60 is converted into an analog reception signal by the DZA converter 51, then amplified by the amplifier 52, supplied to the speaker 53, and supplied to the speaker 5. Audio is output from 3.
  • the transmission signal output from the microphone 54 is amplified by the amplifier 55, digitized by the A / D converter 56, and input to the echo canceller 60.
  • processing for canceling sound echo included in the digital transmission signal is performed.
  • the digital transmission signal TS output from the echo canceller 60 is input to the DZA converter 62 through the switching circuit 57, where it is converted to an analog signal, and then input to the analog audio circuit 70.
  • the analog audio circuit 70 generates a modulated signal that has been frequency-modulated (FM) according to the transmission signal, and the modulated signal is input to the transmission circuit 45.
  • the modulated signal is mixed with a transmitting local oscillation signal corresponding to the radio frequency of the analog communication channel generated from the frequency synthesizer 44, converted into a transmitting frequency, and further amplified.
  • the high-frequency power output from the transmission circuit 45 is supplied to the antenna 41 via the antenna duplexer 42, and transmitted from the antenna 41 to a base station (not shown).
  • the control circuit 80 controls transmission and reception of the digital mode and the analog mode based on the operation of the console unit 83.
  • the phase comparator 91 in the frequency synthesizer 44 compares the phase of the reference oscillation signal output from the reference signal oscillator 90 with the frequency of the frequency-divided signal divided by the frequency divider 98. I do.
  • a phase error signal based on this comparison is generated as a DC voltage through the LPF 92, and a frequency control voltage, which is the DC voltage, is applied to the control terminal of the VC 094.
  • An LPF 92 between the phase comparator 91 and the VC 094 outputs a DC voltage from which unnecessary harmonics and noise included in the phase error signal from the phase comparator 91 have been removed.
  • the response and synchronization characteristics of the PLL in the frequency synthesizer 44 are determined by the amplitude and phase characteristics of the LPF 92.
  • the characteristics of the LPF 92 such as the tag capacitance and the capacitance, are selected and the frequency switching time by the frequency divider 98 is set.
  • the oscillation signal from the VC 094 is multiplied by the multiplier 96. Due to this delay, the signal is generated at a predetermined frequency and input to the receiving circuit 43 and the transmitting circuit 45.
  • the oscillation signal of VC094 is input to the input side resonance circuit (L1, C1) as shown in Fig. 8, and the oscillation signal is multiplied by Q by the input side resonance circuit (LI, C1).
  • the voltage is boosted and increased by transistor Q1. Then, the multiplied signal S ⁇ multiplied by the resonance frequency of the output resonance circuit (L2, C2) is cut off the DC voltage through the capacitors C3 and C4, and the impedance of the connection with the subsequent stage is adjusted. And output.
  • the output oscillation signal S 0 at a stable and constant frequency interval from the frequency synthesizer 44 thus generated is input to the receiving circuit 43 and the transmitting circuit 45.
  • the output oscillation signal S0 from the frequency synthesizer 44 is supplied to the reception circuit 43 at the time of reception, and the transmission to the transmission circuit 45 is stopped.
  • the signal is transmitted to the transmission circuit 45 during transmission, and the supply to the reception circuit 43 is stopped.
  • the signal from the transmission circuit 45 wraps around during reception, or an unreceivable channel is generated due to unnecessary radiation (spurious). Prevent outbreak.
  • the same output oscillation signal S0 as the radio transmission frequency is input to the frequency divider 98.
  • the frequency divider 98 divides the frequency of the output oscillation signal S 0 that is the same as the radio transmission frequency and outputs the result to the phase comparator 91. Therefore, the phase comparison frequency becomes the same as the radio channel frequency, and the oscillation signal of the VC0, which is a practical frequency synthesizer, and the radio transmission frequency are the same, that is, the oscillation signal of the VCO is not multiplied. In this case, the same high-speed switching of radio channels becomes possible.
  • the frequency of the oscillation signal of VC 094 will be different from the frequency of unnecessary radiation from which high-frequency power leaks from transmitting circuit 45 and the frequency of radio waves radiated from antenna 41.
  • VCO 94 in frequency synthesizer 44 will be different.
  • the interference (disturbance) when unnecessary radiation or radio wave circulates is hard to occur, and the frequency fluctuation of the VC 094 oscillation signal Becomes extremely small.
  • the duplexer 96 in this configuration can be constituted by a transistor or a variable capacitance diode and a resonance circuit, the size of the device can be reduced. -Next, the frequency synthesizer 44 in the second embodiment will be described. FIG.
  • the frequency synthesizer 44 includes an output oscillation signal S 0 obtained by removing the high-frequency and low-frequency components of the multiplied signal after the second multiplier 96 in the configuration of the second embodiment shown in FIG. And a band-pass filter (BPF) 97 that supplies the signal to the receiving circuit 43 and the transmitting circuit 45 in FIG.
  • BPF band-pass filter
  • the operation between the reference signal oscillator 90 and the duplexer 96 is the same as in the first embodiment.
  • the multiplied signal ST from the frequency multiplier 96 is output to the frequency divider 98 and also input to the BPF 97.
  • the BPF 97 removes the high-frequency signal of the harmonics generated by the multiplier 96 from the multiplied signal ST, as well as the low-frequency signal such as noise, and the receiving circuit 43 and the transmitting circuit 45 in FIG. To supply.
  • the multiplied signal ST having the same transmission frequency as that of the transmission frequency is input to the divider 98, and the divider signal ST having the same frequency as the wireless transmission frequency is frequency-divided and output to the phase comparator 91.
  • the BPF 97 that extracts a predetermined band signal from the delay multiplication signal ST.
  • the BPF 57 does not require a flat frequency characteristic of low ripple and low insertion loss in the pass band, and the level of the multiplied signal is reduced.
  • the PLL (closed loop control) from 8 to 9 operates normally.
  • the frequency synthesizer according to the second embodiment has an effect that the phase comparison frequency becomes the same as the radio channel frequency, and the radio channel can be switched at the same high speed as the conventional frequency synthesizer. .
  • the multiplied signal is passed through a band-pass filter and this symbol is supplied to a modulator of a wireless communication device, the high-speed switching is performed as in the first embodiment.
  • Frequency fluctuations due to unnecessary radiation and radiated radio waves, and a bandpass filter for extracting and dividing the predetermined band signal after multiplication by special band characteristics are included in the second embodiment.
  • the frequency synthesizer of the present invention is extremely useful when used as an oscillator of a transmission unit in a wireless communication device that transmits relatively large power, a local oscillator in a frequency conversion circuit of a reception unit, and the like.

Landscapes

  • Transmitters (AREA)
  • Transceivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

明細書
「発明の名称」
周波数シンセサイザ
技術分野
本発明は、 無線通信機における送信部の発振器、 受信部の周波数変換回路内の 局部発振器などに使用し、 P L L (Phase Locked LooP) によって周波数を安定化 した発振信号を遞倍して送信系、 受信系等に供給する周波数シンセサイザに関す る。
背景技術
従来、 この種の周波数シンセサイザは水晶発振子を用いた発振器、 位相 比較器、 分周器 (プログラマブルデバイダ) 、 電圧制御発振器 (V C O ) 等を備 える P L Lで構成されている。 この周波数シンセサイザでは発振器からの基準発 振信号と、 出力発振信号との位相誤差に基づいて V C Oをロックし、 かつ、 分周 器を用いて一定周波数間隔の発振信号を生成して出力している。
図 1は従来の周波数シンセサイザを用いた無線送信機の構成を示すプロック図 である。 図 1において、 この無線送信機には安定かつ一定周波数間隔の出力発振 信号 S Aを出力する周波数シンセサイザ 1と、 この周波数シンセサイザ 1からの 出力発振信号 S Aに、 位相角変調信号 ( I信号、 Q信号) で Q P S K (Quadratur e Phase Shi ft Keying) 、 Q A M (Quadrature Ampl i tude Modul at ion) 等の変調 を施す直交変調器 2と、 この直交変調器 2からの変調高周波信号 S Mを增幅して 送出する電力増幅器 3と、 この電力増幅器 3からの高周波電力 S Pを電波として 放射するアンテナ 4とが設けられている。 また、 周波数シンセサイザ 1には、 基 準信号を発振する基準信号発振器 5と、 この基準信号発振器 5からの基準発振信 号と、 分周信号との位相比較を行う位相比較器 6とが設けられている。 さらに、 位相比較器 6からの位相誤差信号中の不要高調波及び雑音を除去し、 かつ、 直流 電圧を出力する低域通過フィルタ (L P F ) 7と、 この L P F 7からの直流電圧 で周波数をロックし、 出力発振信号 S Aを送出する電圧制御発振器 (V C O ) 8 と、 出力発振信号 S Aを一定周波数間隔が得られるように分周して位相比較器 6 に出力する分周器 9とを備えている。 次に、 この従来例の無線送信機の動作について説明する。
周波数シンセサイザ 1内の位相比較器 6は、 基準信号発振器 5からの基準発振 信号と、 分周器 9がらの分周信号との位相を比較する。 この比較による位相誤差 信号を L P F 7を通じて直流電圧に生成し、 この周波数制御電圧を V C 0 8の制 御端に印加する。 この場合、 L P F 7で位相比較器 6からの位相誤差信号に含ま れる不要高調波や雑音を除去して直流電圧を生成する。 この L P F 7の振幅特性 及び位相特性によって、 当該周波数シンセサイザ 1における P L Lの応答特性、 同期特性が決定される。 すなわち、 L P F 7のインダクタンス、 静電容量等を選 択して、 分周器 9による周波数切り替えの時間特性などを設定する。
この周波数シンセサイザ]からの、 安定かつ一定周波数 P 隔の出力発振信号 S Αが直交変調器 2に入力される。 この直交変調器 2では出力発振信号 S Aに位相 角変調信号 ( I信号、 Q信号) で Q P S K , Q A M方式等の変調を施して出力す る。 この変調高周波信号 S Mが電力増幅器 3で増幅され、 この増幅した高周波電 力 S Pをアンテナ 4から電波として放射する。
このような無線送信機では、 電力増幅器 3からの高周波電力 S P力《、比較的大 電力である。 したがって、 周波数シンセサイザ 1を含む他の回路は、 電力増幅器 3からの高周波電力 S Pが漏れた不要輻射や、 アンテナ 4から放射した電波が回 り込むのを阻止するため、 金属遮蔽筐体 (シールドケース) などで覆う遮蔽 (シ 一ルド) が施される。 この遮蔽にもかかわらず周波数シンセサイザ 1内の V C 0 8には、 発振周波数を決定する共振器、 例えば、 誘電体共振素子に、 不要輻射や 放射電波が回り込む場台がある。 この回り込みによって V C 0 8の発振信号が位 相変調されてしまい、 共振周波数が変動する。 したがって、 直交変調器 2で Q P S K方式などの変調を施した電波を、 受信側で復調する際の復調誤り率 (エラー レート) が高くなつてしまう。
図 2は変調高周波信号 S Mを受信側で復調して I Q軸上に示した図であり、 図
3は周波数が変動した際の変調高周波信号 S Mを受信側で復調して I Q軸上に示 した図である。 図 2において、 この例は周波数変動のない理想的な状態の変調高 周波信号 S Mを復調して I Q軸上に表しており、 4位相 (4点) の位置になる。 この理想的な状態では I Q軸上のそれぞれの位置点の相互の距離が十分に離間し ているため、 受信側での復調データの誤り率 (エラーレート) が小さい。
—方、 図 3に示すように周波数が変動した変調高周波信号 S M、 に変動がある 場台、 換言すれば、'周波数シンセサイザ 1からの出力発振信号 S Aに周波数変動 がある場合、 出力発振信号 S Aの位相が変化し、 この場合の復調データを I Q幸由 上に示すと、 図 3に示すように円周上に広がってしまう。 この際、 復調データが I Q軸を横切ってしまうことがあり、 受信側での復調データの誤り率が極めて高 くなる。 また、 復調データが I Q軸を横切らない場合でも、 復調時の位相変動で 復調データの誤り率が高くなることがある。
このような周波数シンセサイザ 1からの出力発振信号 S Aの周波数変動は、 P L L処理によって捕正されるが、 直交変調器 2で変調が施されるため、 位相及び 振幅は位相角変調信号の周波数に対応した速さで時間とともに変化する。 さらに 、 周波数利用効率の向上などから、 より高い変調速度で処理される。 したがって 、 出力発振信号 S Aの周波数変動は、 高速で時間的に変動しているため、 周波数 シンセサイザ 1からの出力発振信号 S Aの周波数変動を P L L処理で抑圧できな いことが多い。 この周波数変動の改善を図る送信周波数と周波数シンセサイザの 発振周波数とが異なる構成の無線通信機の提案が行われている。
図 4は、 このような送信周波数と周波数シンセサイザの発振周波数とが異なる 無線送信装置の構成を示すブロック図である。 図 4において、 この例には二つの 周波数シンセサイザ 1 0 a , 1 0 bと、 この周波数シンセサイザ 1 0 a , 1 0 b からの二つの出力発振信号 S C , S Dを加算又は減算して混合した和周波数又は 差周波数である安定かつ一定周波数間隔の出力発振信号 S Eを出力する周波数混 合器 1 1とが設けられている。 さらに、 出力発振信号 S Eに位相角変調信号 ( I 信号、 Q信号) で Q P S K , Q A M方式等の変調を施す直交変調器 1 2と、 変調 高周波信号 S Mを増幅して送出する電力増幅器 1 3と、 この電力増幅器 1 3から の高周波電力 S Pを電波として放射するアンテナ 1 4とが設けられている。 次に、 この従来例の動作について説明する。
二つの周波数シンセサイザ 1 0 a , 1 0 bからの出力発振信号 S C , S Dを周 波数混合器 1 1で混合し、 その和周波数又は差周波数である安定かつ一定周波数 間隔の出力発振信号 S Eを出力する。 この出力発振信号 S Eが直交変調器 1 2に 位相角変調信号 ( I信号、 Q信号) とともに入力されて Q P S K , Q A M方式等 の変調が施される。 この変調高周波信号 S Mを電力増幅器 1 3で増幅した高周波 電力 S Pがアンテナ 1 4から電波として放射される。 この動作では高周波電力 S Pの周波数と、 出力発振信号 S C及び S Dの周波数とが相違するため、 電力増幅 器 1 3からの高周波電力 S Pが漏れた不要輻射や、 アンテナ 1 4から放射した電 波が V C 0に回り込んだ際の妨害を避けることが出来る。 したがって、 周波数シ ンセサイザ 1 0 a , 1 0 b内の V C 0の周波数変動が小さくなる。
この構成では、 二つの周波数シンセサイザ 1 0 a . 1 0 bが必要なため、 回路 構成が複雑化する。 すなわち、 部品点数が増加して装置の小形化が妨げられ、 特 に携帯移動用の無線機に用いる際に不都台がある。 さらに、 周波数混台器 1 1を 用いて和周波数及び差周波数を得るため、 高調波の不要幅射 (スプリアス) が発 生し易く、 受信部に不要輻射が混入して受信不能になる受信チャネルが発生する ことがある。 この場合、 不要幅射 (スプリアス) を除去するために帯域通過フィ ルタが必要になり、 その特性も急峻なスカート特性が要求されるなどの面倒な処 理が必要になる。 この改善のために周波数シンセサイザからの出力発振信号を通 倍する無線通信機が知られている (例えば、 実開平 2— 1 9 3 0号公報) 。 図 5は、 従来の周波数シンセサイザからの出力発振信号を通倍する無線通信機 の構成を示すブロック図である。 図 5において、 この例には出力発振信号 S Aを 出力する周波数シンセサイザ 1 6と、 この周波数シンセサイザ 1 6からの出力発 振信号 S Aを通倍する通倍器 1 7と、 この遲倍器 1 7からの通倍信号に位相角変 調信号 ( I信号、 Q信号) で Q P S K , Q A M方式等の変調を施す直交変調器 1 8と、 変調高周波信号 S Mを増幅して送出する電力増幅器 1 9と、 この電力増幅 器 1 9からの高周波電力 S Pを放射するアンテナ 2 0とが設けられている。 次に、 この従来例の動作について説明する。
周波数シンセサイザ 1 6からの出力発振信号 S Aを遲倍器 1 7で遲倍して、 直 交変調器 1 8で変調を施す。 この変調高周波信号 S Mを電力増幅器 1 9で増幅し 、 この増幅した高周波電力 S Pをアンテナ 2 0を通じ、 電波として放射する。 こ の場合、 高周波電力 S Pの周波数 (送信周波数) と、 周波数シンセサイザ 1 6か らの出力発振信号 S Aの周波数が相違するため、 電力増幅器 1 9からの高周波電 力 S Pが漏れた不要 fi射や、 アンテナ 2 0から放射した電波が周波数シンセサイ ザ 1 6内の V C 0に回り込んでも、 周波数シンセサイザ 1 6内の V C Oでの周波 数変動が生じなくなる。
しかしながら、 この構成の無線通信機にあって、 周波数シンセサイザ 1 6の伝 達関数は近似的には線形であり、 固有周波数によって表わせる周波数切り替えの 速さは、 通倍器 1 7を設けた場合と、 設けない場台とで同一値にする必要がある 。 すなわち、 この構成の無線通信機では遲倍器 1 7を設けない場合と同一の周波 数切り替え速度が可能な周波数シンセサイザを用い、 その線形的な伝達関数のい ずれか必要な特性部分を用いることになる。
周波数シンセサイザ 1 6では、 分周器 (プログラマブルデバイダ) の分周数を 1ステップごと増減して一定間隔の無線チャネルを生成している。 一方、 周波数 シンセサイザ 1 6内の位相比較器は、 集積器 ( I C ) 化に適しており、 論理器を 用いて構成するのが一般的である。 このため実際の位相比較器は入力信号を方形 波に波形整形し、 この波形の立ち上がり、 立ち下がりのタイミ ングで位相比較を 行っている。 すなわち、 位相誤差信号は位相比較器に入力される信号の一周期ご とに、 一回づつ検出している。
したがって、 固有周波数を位相比較周波数よりも高くすることができない。 周 波数シンセサイザ 1 6では、 実際に位相 it較器から位相比較周期ごとに出力され るパルス成分を除去して、 固有周波数より低い成分のみを V C Oの制御電圧とし て印加する必要がある。 このため固有周波数は位相比較周波数より十分小さくす る必要がある。 さらに、 出力発振信号 S Aの遁倍を考慮して、 位相比較周波数は 無線チャネル間隔の 1 Z Mに設定する必要がある。
このため、 同一の間隔の無線チャネルを実現する場台、 周波数シンセサイザ 1 6の実現可能な固有周波数の上限は、 例えば、 図 1に示した構成の周波数シンセ サイザの実現可能な固有周波数の上限の 1 Z Mに低くなつてしまう。 一方、 周波 数シンセサイザがデジタル通信に適用される T D M Aバースト間での無線チヤネ ルの切り替えは、 より高速の切り替えが必要となる。 したがって、 図 5に示した 構成の場合、 高周波電力 S Pが漏れた不要轜射や、 アンテナ 2 0から放射した電 波が V C 0に回り込む妨害による周波数変動に対処できるものの、 無線チャネル の高速切り替えに対応できないという不都合がある。
本発明は、 このような従来の技術における欠点を解決するものであり、 装置規 摸が増大することなく、 周波数チャネルの高速切り替えが可能になるとともに、 通倍後の所定帯域信号を抽出して分周する際の帯域通過フィルタに、 特別な帯域 特性が要求されず、 汎用品の使用が可能になって、 コス トを低減できる周波数シ ンセサイザの提供を目的とする。
発明の開示
この目的を達成するために、 この発明の周波数シンセサイザは、 基準発振信号 を出力する基準発振手段と、 基準発振信号と分周信号との位相誤差信号を出力す る位相比較手段と、 位相誤差信号から制御電圧を生成して出力するループフィル 夕と、 制御電圧値に対応する周波数の発振信号を出力する電圧制御発振手段と、 発振信号を通倍した適倍信号を送出する通倍手段と、 遲倍手段で通倍された遁倍 信号を分周して位相比較手段に出力する分周手段とを備える構成としている。 また、 遁倍手段の出力端から取り出した通倍信号が、 分周手段に供給し、 さら に、 出力発振信号は遁倍手段の出力端に、 当該出力発振信号を供袷する高周波信 号処理回路が接続されるとともに、 この高周波信号処理回路の入力端から取り出 した信号を分周手段へ出力する構成としている。
また、 基準発振信号を出力する基準発振手段と、 基準発振信号と分周信号との 位相誤差信号を出力する位相比較手段と、 位相誤差信号から制御電圧に生成して 出力するループフィルタと、 制御電圧値に対応した周波数の発振信号を出力する 電圧制御発振手段と、 発振信号を通倍した通倍信号を出力する通倍手段と、 遲倍 信号を分周して位相比較手段に出力する分周手段と、 遞倍信号の所定帯域を通過 させる帯域通過フィルタとを備える構成としている。
さらに、 帯域通過フィルタの入力端に供給される遲倍信号を出力し、 通倍手段 の出力端と帯域通過フィル夕の入力端との間から通倍信号を出力発振信号として 出力する構成としている。 さらに、 通倍手段は、 電圧制御発振手段からの発振信 号と同一の周波数の入力側共振回路と、 この入力側共振回路からの発振信号を增 幅かつ通倍する増幅 ·通倍回路とを設けた構成としている。 また、 遞倍手段は、 発振信号を増幅かつ通倍する増幅 ·通倍回路と、 通倍数の周波数に共振する出力 側共振回路とを備える構成としている。 また、 遞倍回路にトランジスタを用いる 構成としている。 さらに、 遞倍手段は、 入力側に設けられる電圧制御発振手段か らの発振信号と同」の周波数の共振回路と、 この共振回路からの信号を歪ませる 半導体素子とを設けた構成としている。 また、 遜倍手段は、 電圧制御発振手段か らの発振信号を歪ませる半導体索子と、 この半導体素子の出力側に接続され、 遲 倍数の周波数に共振する出力側共振回路とを備える構成である。 さらに、 この構 成にあって、 通倍信号を歪ませる半導体素子に可変容量ダイォードを用いる構成 であり、 共振回路はィンダクタとコンデンサを用いた直列共振回路又は並列共振 回路を用いる構成である。 さらに、 コンデンサに、 回路の分布静電容量を用いる 構成である。 さらに、 分周手段は電圧制御発振手段からの発振 ί言号を一定問隔の 複数の周波数に分周する構成である。
また、 分周手段は電圧制御発振手段からの発振信号を一定間隔の複数の周波数 に分周する設定手段を備える構成である。
さらに、 送信する信号を入力する信号入力手段と、 信号入力手段から入力され た信号を変調する変調手段と、 局部発振信号を発生する周波数シンセサイザと、 局部発振信号により変調手段で変調された信号を無線周波数信号に変換して送信 する送信手段と、 を備える無線送信装置において、 周波数シンセサイザは、 基準 発振信号を出力する基準発振手段と、 基準発振信号と分周信号との位相誤差信号 を出力する位相比較手段と、 位相誤差信号から制御電圧を生成して出力するルー プフィル夕と、 制御電圧値に対応する周波数の発振信号を出力する電圧制御発振 手段と、 発信信号を通倍した通倍信号を局部発振信号として送出する通倍手段と 、 遁倍手段で通倍された信号を分周して位相比較手段に出力する構成である。 したがって、 この発明では、 位相比較周波数が無線チャネル間隔と同一になり
、 慣用的な周波数シンセサイザと同程度の無線チャネルの高速切り替えが可能に なる。 また、 電圧制御発振手段の発振信号と高周波電力が漏れた不要幅射や、 ァ ンテナから放射した電波の周波数が異なるため、 電圧制御発振手段での回り込み による妨害が発生し難くなり、 電圧制御発振手段の発振信号の周波数変動が小さ くなる。 加えて通倍手段の構成も簡単であり、 装置規模の.増加を抑えることが出 来る。 また、 通倍後の所定帯域信号を抽出して分周する際の帯域通過フィル夕に 、 特別な帯域特性が要求されず、 汎用品の使用が可能になって、 コス ト低減が可 能になる。 、 図面の簡単な説明
本発明は、 以下の詳細な説明及び本発明の実施例を示す添付図面により、 より 良く理解されるものとなろう。 なお、 添付図面に示す実施例は、 発明を特定する ことを意図するものではなく、 単に説明及び理解を容易とするものである。 図中、
図 1は従来の周波数シンセサイザを用いた無線送信機の構成を示すプロック図 である。
図 2は変調高周波信号を受信側で復調して I Q铀上に示した図である。
図 3は周波数が変動した際の変調高周波信号 S Mを受信側で復調して I Q f由上 に示した図である。
図 4は従来の送信周波数と周波数シンセサイザの発振周波数とが異なる無線送 信装置の構成を示すプロック図である。
図 5は従来の周波数シンセサイザからの出力発振信号を通倍する無線通信機の 構成を示すプロック図である。
図 6は本発明の周波数シンセサイザを無線送信機に適用した第 1の実施例の構 成を示すブロック図である。
図 7は図 6中の周波数シンセサイザの構成を示すプロック図である。
図 8は図 7中の通倍器の詳細な構成を示す回路図である。
図 9は第 2の実施例の周波数シンセサイザの構成を示すプロック図である。
発明を実施するための最良の形態
以下に、 本発明の好適実施例による周波数シンセサイザを図 6、 図 7、 図 8及 び図 9を参照しながら説明する。
図 6は本発明の周波数シンセサイザを無線送信機に適用した第 1の実施例の構 成を示すプロック図である。 この無線通信機はアナログモ一ドとデジタルモード とを併用したデュアルモー ドである。 アナログモー ドでは搬送波を、 例えば、 F Mで変調して送信し、 受信装置で送信装置から送信された変調波を受信して F M 復調することによりアナログ音声信号及びデータを再生している。 デジタルモ一 ドは送信装置で音声信号及びデータを符号化して、 この符号化された信号により 搬送波を、 例えば、 シフ ト D Q P S K ;rノ 4シフ ト D Q P S K ( π /i shi fted. Differential ly encoded Quadrature Phase Shift Keying) 方式を用いて デジタル変調を施して送信する。 この送信電波を受信装置で受信し、 受信信号か らデジ夕ル復調した後に、 この復調信号を復号することによつて音声信号及びデ 一夕を再生している。
図 6において、 デジタルモードの受信系には、 図示しない基地局との無線回線 を通じて送受信電波を送受信するアンテナ 4 1と、 アンテナ共用器 4 2と、 受信 信号を周波数変換して中間周波信号を出力する受信回路 4 3とが設けられている 。 さらに、 受信回路 4 3に局部発振信号を送出し、 かつ、 送信回路に送信信号を 送出する周波数シンセサイザ 44と、 中間周波信号をデジタル化する AZD変換 器 46と、 AZD変換器 4 6からのデジタル化した中間周波信号をデジタルべ一 スバン ド信号に変換するデジタル復調回路 4 7とが設けられている。 また、 誤り 訂正復号化処理を行う誤り訂正符号復号回路 4 8と、 デジタル受話信号の音声復 号化処理を行う音声符号復号回路 4 9と、 アナログモードとデジタルモードとを 切り替える切替回路 5 0, 57と、 切替回路 50からのデジタル受話信号 R Sに 含まれる音響エコーを打ち消すための処理が行なわれるエコーキヤンセラ 60と が設けられている。 さらに、 デジタルモードの受信系は、 エコーキャンセラ 6 0 からのデジタル受話信号をアナログ化する D/ A変換器 5 1と、 このアナログ受 話信号を増幅する増幅器 5 2と、 増幅器 5 2からのアナログ受話信号を音声出力 するスピーカ 5 3とが設けられている。
デジタルモードの送信系はマイクロホン 54と、 送話信号を増幅する増幅器 5 5と、 送話信号をデジタル化する A/D変換器 56と、 AZD変換器 56からの デジタル送話信号がエコーキャンセラ 60、 切替回路 5 7、 音声符号復号回路 4 9、 誤り訂正符号復号回路 48を通じて符号化されたデジタル送話信号を; rZ4 シフ ト D Q P S K方式の変調信号に変換するデジタル変調回路 58とが設けられ ている。 また、 デジタル変調回路 58からの変調信号をアナログ化する DZA変 換器 5 9と、 DZA変換器 59からの変調信号で変調を した高周波電力を送出 する送信回路 4 5とが設けられている。 アナログモー ドの受信系は、 受信回路 4 3からの中間周波信号を FM復調するアナログ音声回路 70と、 FM復調信号を デジタル化して切替回路 50を通じてアナログ受話信号 (R S) をエコーキャン セラ 60に出力する AZD変換器 61とが設けられている。 エコーキャ ンセラ 6 0からはデジタルモ一 ドの受信系と同様に D/A変換器 51、 増幅器 52、 スピ 一力 53を通じて音声出力される。
アナログモー ドの送信系は、 マイクロホン 54、 増幅器 55、 A D変換器 5 6、 エコーキャンセラ 60、 切替回路 57を通じた送話信号をアナログ化してァ ナログ音声回路 70に供給する DZA変換器 62が設けられている。 アナログ音 声回路 70からの変調信号が送信回路 45、 アンテナ共用器 42、 アンテナ 41 を通じて送信される。
さらに、 この無線通信機には、 デジタルモー ド、 アナログモー ドの送受信系の 各部を制御する制御回路 80と、 コンソールュニッ ト 83と、 バッテリ 8】の出 力電圧を所定の動作電圧 V c cに生成して各回路に供給する電源回路 82とが設 けられている。 コンソ一ルュニッ ト 83には、 キースィッチ群と、 ディ スプレイ とが設けられている。 ディスプレイは、 例えば、 液晶表示器が用いられている。 次に、 周波数シンセサイザ 44の詳細な構成を説明する。
図 7は周波数シンセサイザ 44の構成を示すプロック図である。 図 7において 、 周波数シンセサイザ 44は、 基準信号を発振する基準信号発振器 90と、 この 基準信号発振器 90からの基準発振信号と分周した分周信号との位相を比較する 位相比較器 91とが設けられている。 さらに位相比較器 91からの位相誤差信号 における不要高調波及び雑音を除去し、 かつ、 直流電圧を出力する低域通過フィ ルタ (L P F) 92と、 この L PF 92からの直流電圧で周波数を口ックし、 一 定周波数間隔の発振信号を出力する電圧制御発振器 (VCO) 94と、 さらに V C 094からの発振信号を M遲倍した出力発振信号 S 0を出力する通倍器 96と 、 出力発振信号 S 0が入力されて、 一定周波数間隔が得られるように分周した分 周信号を位相比較器 91に出力する分周器 98を備えている。
図 8は通倍器 96の詳細な構成を示す回路図である。 図 8において、 この遲倍 器 96には V C 094の発振信号と同一の共振周波数である入力側共振回路 (L
1 , C 1 ) と、 トランジスタ Q 1と、 このトランジスタ Q 1のベースにバイアス 電圧を設定する抵抗器 R 1 , R 2と、 トランジスタ Q 1のコレクタに接続され、 通倍した周波数で共振する出力共振回路 (L 2 , C 2 ) とが設けられている。 さ らに、 トランジスタ Q 1のコレクタからの共振信号を通倍信号 S Τとして出力す るカップリ ングコンデンサ C 3及び出カインピーダンス整合用のコンデンサ C 4 とが設けられている。
なお、 トランジスダ Q ]で V C O 9 4の発振信号を増幅し、 かつ、 通倍してい もが、 このトランジスタ Q 1に代えて、 可変容量ダイォード (バラクタ) を用い ても良い。 この場合、 非直線入出力特性部分を利用して入力信号を歪ませて遁倍 する。 さらに入力側共振回路 (L 1 , C 1 ) に代えて、 入出力特性ィンピーダン スを整台させた並列共振回路を用いても良く、 同様に出力共振回路 ( L 2 , C 2 ) に直列共振回路を用いても良い。 さらに、 入力側共振回路 (L I , C 1 ) 、 出 力共振回路 (L 2 , C 2 ) は、 それぞれの L 1 , L 2をコイル又は回路基板の配 線パターンを用いたインダクタとし、 C 1 , C 2に、 分布静電容量を用いても良 い。
次に、 この第 1の実施例の動作を説明する。
図 6において、 デジタルモードの設定状態では、 図示しない基地局からデジタ ル通話チャネルを通じて送信された電波は、 アンテナ 4 1で受信された後にァン テナ共用器 4 2を通じて受信回路 4 3に入力される。 この受信回路 4 3ではアン テナ共用器 4 2からの受信信号が周波数シンセサイザ 4 4から出力された局部発 振信号と混台されて中間周波信号に変換される。 なお、 周波数シンセサイザ 4 4 から発生される局部発振信号の周波数は、 制御回路 8 0から出力される制御信号 S Y Cによって設定される。 中間周波信号は、 A Z D変換器 4 6でデジタル信号 に変換された後に、 デジタル復調回路 4 7に入力される。 デジタル復調回路 4 7 では中間周波信号がデジタル復調されてデジタルベースバン ド信号に変換される 。 このデジタル復調回路 4 7から出力されたデジタルベースバンド信号には、 デ ジタル受話信号とデジタル制御信号とがある。 このデジタル制御信号 D C Sが、 制御回路 8 0に取り込まれて識別される。
これに対しデジタル受話信号は、 誤り訂正符号復号回路 4 8に入力される。 こ の誤り訂正符号'復号回路 4 8では、 デジタル復調回路 4 7から供給されたデジタ ル受話信号の誤り訂正復号化処理が行なわれ、 この誤り訂正復号化されたデジ夕 ル受話信号は音声符号復号回路 4 9に入力される。 音声符号復号回路 4 9では、 デジタル受話信号の音声復号化処理が行なわれる。
この音声符号復号回路 4 9から出力されたデジタル受話信号 R Sは、 切替回路 5 0を通じてエコーキャンセラ 6 0に入力される。 このエコーキャンセラ 6 0を 通過したデジタル受話信号は、 D Z A変換器 5 1でアナログ受話信号に変換され た後に、 増幅器 5 2で増幅されてスピーカ 5 3に供給され、 このスピーカ 5 3か ら拡声出力される。
—方、 マイクロホン 5 4からの送話信号は、 増幅器 5 5で増幅された後に A Z D変換器 5 6でデジタル送話信号に変換され、 さらに、 エコーキャ ンセラ 6〔)に 入力される。 このエコーキャンセラ 6 0では、 デジタル送話信号に含まれる音響 エコーを打ち消すための処理が行なわれる。 このエコーキャンセラ 6 0から出力 されたデジタル送話信号 T Sは、 切替回路 5 7を通じて音声符号復号回路 4 9に 入力される。 この音声符号復号回路 4 9では、 デジタル送話信号の音声符号化処 理が行なわれる。 この音声符号復号回路 4 9から出力されたデジタル送話信号は 、 制御回路 8 0から出力されるデジタル制御信号とともに誤り訂正符号復号回路 4 8に入力される。 この誤り訂正符号復号回路 4 8では、 デジタル送話信号及び デジタル制御信号の誤り訂正符号化処理が行なわれる。 この符号化後のデジタル 送話信号はデジタル変調回路 5 8に人力される。 デジタル変調回路 5 8では、 デ ジタル送話信号に応じて; r Z 4シフ ト D Q P S K方式で変調を施し、 その変調信 号は D Z A変換器 5 9でアナログ信号に変換された後に送信回路 4 5に入力され る。 送信回路 4 5では、 変調信号が周波数シンセサイザ 4 4から出力されるデジ タル通話チャネルの無線周波数に対応した送信局部発振信号と合成されて無線送 信信号に変換され、 さらに高周波増幅される。 そして、 この送信回路 4 5から出 力された無線送信信号ではアンテナ共用器 4 2を通じてアンテナ 4 1に供給され 、 このアンテナ 4 1から図示しない基地局に送信される。 なお、 切替回路 5 0 , 5 7は、 制御回路 8 0から出力される切替制御信号 S W Cによって、 それぞれ切 替えが制御される。
次に、 アナログモー ドが設定された状態において、 図示しない基地局からアナ 口グ通話チャネルを通じて送信された電波は、 アンテナ 4 1で受信された後にァ ンテナ共用器 4 2を通じて受信回路 4 3に入力され、 この受信回路 4 3で低い周 波数の中間周波信号に変換される。 この受信回路 4 3から出力された中間周波信 号は、 アナログ音声回路 7 0に入力される。 このアナログ音声回路 7 0では、 中 間周波信号が F M復調された後に音声増幅される。 このアナログ音声回路 7 0か ら出力されたベースバンドのアナログ通話信号は、 A Z D変換器 6 1でデジタル 信号に変換された後に、 切替回路 5 0を通じてエコーキヤンセラ 6 0に入力され る。 そして、 このエコーキャンセラ 6 0を通過したデジタル受話信号は、 D Z A 変換器 5 1でアナログ受話信号に変換された後に、 増幅器 5 2で増幅されてスピ 一力 5 3に供铪され、 このスピーカ 5 3から音声出力される。 マイクロホン 5 4 から出力された送話信号は、 増幅器 5 5で増幅された後に A / D変換器 5 6でデ ジタル化されてエコーキヤンセラ 6 0に入力される。 このエコーキャンセラ 6 0 では、 デジタル送話信号に含まれる音喾ェコーを打ち消すための処理が行なわれ る。 このエコーキャンセラ 6 0から出力されたデジタル送話信号 T Sは、 切替回 路 5 7を通じて D Z A変換器 6 2に入力され、 ここでアナログ信号に変換された 後にアナログ音声回路 7 0に入力される。 アナログ音声回路 7 0では、 送話信号 に応じて周波数変調 (F M) された変調信号が生成され、 この変調信号は送信回 路 4 5に入力される。 送信回路 4 5では、 変調信号が周波数シンセサイザ 4 4か ら発生されたアナログ通話チャネルの無線周波数に応じた送信局部発振信号と混 合されて送信周波数に変換され、 さらに増幅される。 そして、 この送信回路 4 5 から出力された高周波電力はァンテナ共用器 4 2を通じてアンテナ 4 1に供耠さ れ、 このアンテナ 4 1から図示しない基地局に送信される。 制御回路 8 0はコン ソールュニッ ト 8 3の操作に基づいてデジタルモー ド、 アナログモー ドの送受信 などを制御している。
次に、 周波数シンセサイザ 4 4の動作について説明する。
図 7において、 周波数シンセサイザ 4 4内の位相比較器 9 1は、 基準信号発振 器 9 0が出力する基準発振信号と、 分周器 9 8で分周して分周信号との位相を比 較する。 この比較による位相誤差信号を L P F 9 2を通 I て直流電圧に生成し、 この直流電圧である周波数制御電圧を V C 0 9 4の制御端に印加する。 この場合 、 位相比較器 91と V C 094との間の L P F 92で、 位相比較器 91からの位 相誤差信号に含まれる不要高調波や雑音を除去した直流電圧を出力する。 この L P F 92の振幅及び位相特性によって、 当該周波数シンセサイザ 44における P L Lの応答特性、 同期特性を決定する。 L P F 92の、 例えばインタグ夕ンス、 静電容量を選択して分周器 98による周波数切り替えの時間などの特性を設定す る。 VC 094からの発振信号を通倍器 96で通倍する。 この遲倍によって、 所 定周波数に生成されて受信回路 43及び送信回路 45に入力される。 通倍器 96 では、 図 8に示すよ όに VC094の発振信号が入力側共振回路 (L 1 , C 1 ) に入力され、 発振信号を入力側共振回路 (L I, C 1 ) で Q倍に昇圧してトラン ジスタ Q 1で增幅する。 そして、 出力共振回路 (L 2, C 2) の共振周波数で遞 倍された通倍信号 S Τをコンデンサ C 3, C4を通じて直流電圧をカツ トすると ともに、 後段との接続のィンピーダンスを整台させて出力する。
このようにして生成した周波数シンセサイザ 44からの、 安定かつ一定周波数 間隔の出力発振信号 S 0が受信回路 43及び送信回路 45に入力される。 この場 合、 周波数シンセサイザ 44からの出力発振信号 S 0は制御回路 80の制御によ つて、 受信時に受信回路 43に供辁し、 かつ、 送信回路 45への送出を停止する 。 また、 送信時に送信回路 45に送出し、 かつ、 受信回路 43への供給を停止し 、 特に、 受信時に送信回路 45からの信号が回り込んだり、 不要幅射 (スプリア ス) で受信不能チャネルの発生を阻止する。
この際、 分周器 98に無線送信周波数と同一の出力発振信号 S 0が入力される 。 分周器 98は無線送信周波数と同一の出力発振信号 S 0を分周して位相比較器 91に出力する。 したがって、 位相比較周波数が無線チャネル周波数と同一にな り、 惯用的な周波数シンセサイザである VC 0の発振信号と無線送信周波数とが 同一の構成、 すなわち、 V COの発振信号の遁倍を行わない場合と、 同程度の無 線チャネルの高速切り替えが可能になる。
さらに V C 094の発振信号の周波数と、 送信回路 45からの高周波電力が漏 れた不要輻射や、 アンテナ 41から放射した電波の周波数とが異なることになる o したがって、 周波数シンセサイザ 44内の V CO 94に不要幅射や電波が回り 込んだ際の妨害 (外乱) が発生し難くなり、 VC 094の発振信号の周波数変動 が極めて小さくなる。 また、 この構成での通倍器 9 6はトランジスタ又は可変容 量ダイォードと共振回路等で構成できるため、 その装置規模の增加も小さくてす むことになる。 - 次に、 第 2の実施例における周波数シンセサイザ 4 4について説明する。 図 9は第 2の実施例における周波数シンセサイザ 4 4の構成を示すプロック図 である。 図 9において、 この周波数シンセサイザ 4 4は、 図 6に示した第〗の実 施例の構成における遁倍器 9 6の後に通倍信号の高域及び低域を除去した出力発 振信号 S 0を、 図 6中の受信回路 4 3及び送信回路 4 5に供給する帯域通過フィ ルタ (B P F ) 9 7とが設けれている。 他の構成は第 1の実施例と同様である。 次に、 この第 2の実施例の動作について説明する。
基準信号発振器 9 0〜通倍器 9 6間の動作は第 1の実施例と同様である。 通倍 器 9 6からの通倍信号 S Tが分周器 9 8に出力されるとともに、 B P F 9 7にも 入力される。 B P F 9 7は通倍信号 S Tから通倍器 9 6で発生した高調波の高域 信号とともに、 ノイズなどの低域信号を除去して、 図 6中の受信回路 4 3及び送 信回路 4 5に供給する。 さらに、 分周器 9 8に送信周波数と同一の通倍信号 S T が入力され、 無線送信周波数と同一周波数の遞倍信号 S Tを分周して位相比較器 9 1に出力する。
したがって、 第 1の実施例と同様に無線チャネルの高速切り替えが可能になる 。 また、 不要輻射や電波が回り込んだ際の妨害 (外乱) が発生し難くなる。 さら に、 遲倍信号 S Tから所定の帯域信号を抽出する B P F 9 7に特別な帯域特性が 要求されなくなる。 すなわち、 B P F 5 7には通過帯域内での低リップル及び低 挿入損失のフラッ 卜な周波数特性が特別に要求されなくなり、 通倍信号のレベル が低下し、 また変動せずに、 分周器 9 8から位相比較器 9 1までの P L L (閉ル ープ制御) が正常に動作する。 これによつて、 汎用品の B P Fを使用しても、 分 周器 9 8から位相比較器 9 1の P L L (閉ループ制御) が正常に動作するように なり、 B P F 5 7を特別に製作する必要がなくなって、 コストが低減できる。 以上説明したように第]の実施例の周波数シンセサイザでは、 位相比較周波数 が無線チャネル周波数と同一になり、 慣用的な周波数シンセサイザと同程度の無 線チャネルの高速切り替えが可能になるという効果を有する。 また V C 0の発振 信号と高周波電力が漏れた不要幅射や、 アンテナから放射した電波の周波数が異 なるため、 V C 0に回り込んだ際の妨害が発生し難くなり、 V C Oの発振信号の 周波数変動を極めて小さく出来るという効果を有する。 加えて通倍器の構成も簡 単であり、 装置規模の增大化を抑えることが出来るという効果を有する。
また第 2の実施例では、 通倍信号を帯域通過フィルタを通過させ、 この ί言号を 無線通信機の変調器などに供辁しているため、 第 1の実施例と同様に髙速切り替 えが可能になり、 かつ、 不要幅射や放射電波の回り込みによる周波数変動が阻止 できるとともに、 通倍後の所定帯域信号を抽出して分周する際の帯域通過フィル 夕に、 特別な帯域特性が要求されず、 汎用品の使用が可能になって、 コス トを低 減できるという効果を有する。
なお、 本発明の例示的な実施例について説明したが、 開示した実施例に関して 、 本発明の要旨及び範囲を逸脱することなく、 種々の変更、 省略及び追加が可能 であることは、 当業者において自明である。 したがって、 本発明は、 記載実施例 に限定されるものではなく、 請求の範囲に記載された要索によって規定される範 囲及びその均等範囲を包含するものとして理解されなければならない。
産業上の利用可能性
以上のように、 本発明の周波数シンセサイザは、 比較的大電力を送信する無線 通信機における送信部の発振器、 受信部の周波数変換回路内の局部発振器などに 利用して極めて有用である。
6

Claims

請求の範囲
1 . 基準発振信号を出力する基準発振手段と、 前記基準発振信号と分周信号との 位相誤差信号を出力する位相比較手段と、 前記位相誤差信号から制御電圧を生成 して出力するループフィルタと、 前記制御電圧値に対応する周波数の発振信号を 出力する電圧制御発振手段と、 前記発振信号を遞倍した通倍信号を送出する通倍 手段と、 前記通倍手段で通倍された通倍信号を分周して前記位相比較手段に出力 する分周手段とを備える周波数シンセサイザ。
2 . 前記通倍手段の出力端から取り出した通倍信号が、 前記分周手段に供給され ることを特徴とする請求項 1記載の周波数シンセサイザ。
3. 前記出力発振信号は逦倍手段の出力端に、 当該出力発振信号を供給する高周 波信号処理回路が接続されるとともに、 この高周波信号処理回路の入力端から取 り出した信号を前記分周手段へ出力すること特徴とする請求項 1記載の周波数シ ンセサイザ。
4 . 基準発振信号を出力する基準発振手段と、 前記基準発振信号と分周信号との 位相誤差信号を出力する位相比較手段と、 前記位相誤差信号から制御電圧に生成 して出力するループフィルタと、 前記制御電圧値に対応した周波数の発振信号を 出力する電圧制御発振手段と、 前記発振信号を通倍した通倍信号を出力する通倍 手段と、 前記通倍信号を分周して前記位相比較手段に出力する分周手段と、 前記 通倍信号の所定帯域を通過させる帯域通過フィルタとを備える周波数シンセサイ ザ。
5. 帯域通過フィルタの入力端に供給される通倍信号を出力することを特徴とす る請求項 4記載の周波数シンセサイザ。
6. 遁倍手段の出力端と帯域通過フィルタの入力端との間から通倍信号を出力発 振信号として出力することを特徴とする請求項 4記載の周波数シンセサイザ。
7 . 通倍手段は、 電圧制御発振手段からの発振信号と同一の周波数の入力側共振 回路と、 この入力側共振回路からの発振信号を増幅かつ通倍する増幅 ·遞倍回路 とが設けられることを特徴とする請求項 1又は 4記載の周波数シンセサイザ。
8. 通倍手段は、 発振信号を増幅かつ通倍する増幅 ·遁倍回路と、 通倍数の周波 数に共振する出力側共振回路とを備えることを特徴とする請求項 1又は 4記載の 周波数シンセサイザ。
9 . 增幅 ·遁倍回路にトランジス夕を用いることを特徴とする請求项 7又は 8記 載の周波数シンセサイザ。
1 0 . 通倍手段は、 入力側に設けられる電圧制御発振手段からの発振 ί言号と同一 の周波数の共振回路と、 この共振回路からの信号を歪ませる半導体素子とが設け られることを特徴とする請求項】 又は 4記載の周波数シンセサイザ。
1 1 . 通倍手段は、 電圧制御発振手段からの発振信号を歪ませる半導体素子と、 この 導体素子の出力側に接続され、 通倍 ¾の周波数に共振する出力側 η振回路 とを備えることを特徴とする請求項 1又は 4記載の周波数シンセサイザ。
1 2. 通倍 ί言号を歪ませる半導体素子に可変容量ダイォ一 ドを用いることを特徴 とする請求項 1 0又は 1 1記載の周波数シンセサイザ。
1 3 . 共振回路はィンダクタとコンデンサを用いた直列共振回路又は並列共振回 路を用いることを特徴とする請求項 7 , 8. 1 0又は 1 1記載の周波数シンセサ ィザ。
1 4 . コンデンサに、 回路の分布静電容量を用いることを特徴とする請求項 1 3 の周波数シンセサイザ。
1 5. 分周手段は電圧制御発振手段からの発振信号を一定間隔の複数の周波数に 分周することを特徴とする請求項 1又は 4記載の周波数シンセサイザ。
1 6. 分周手段は電圧制御発振手段からの発振信号を一定間隔の複数の周波数に 分周する設定手段を備えることを特徴とする請求項 1又は 4記載の周波数シンセ サイザ。
1 7 . 送信する信号を入力する信号入力手段と、 前記信号入力手段から入力され た信号を変調する変調手段と、 局部発振信号を発生する周波数シンセサイザと、 前記局部発振信号により前記変調手段で変調された ί言号を無線周波数信号に変換 して送信する送信手段と、 を備える無線送信装置において、 前記周波数シンセサ ィザは、
基準発振信号を出力する基準発振手段と、 前記基準発振信号と分周信号との位 相誤差信号を出力する位相比較手段と、 前記位相誤差信号から制御電圧を生成し て出力するループフィル夕と、 前記制御電圧値に対応する周波数の発振信号を出 力する電圧制御発振手段と、 前記発信信号を通倍した週倍信号を前記局部発振信 号として送出する遞倍手段と、 前記遁倍手段で通倍された信号を分周して前記位 相比較手段に出力する分周手段とを備える無線送信装置。
PCT/JP1994/000441 1993-03-18 1994-03-18 Frequency synthesizer WO1994022224A1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US08/505,326 US5568098A (en) 1993-03-18 1994-03-18 Frequency synthesizer for use in radio transmitter and receiver
AU62640/94A AU680481B2 (en) 1993-03-18 1994-03-18 Frequency synthesizer
EP94910042A EP0691746A1 (en) 1993-03-18 1994-03-18 Frequency synthesizer
CA002156269A CA2156269C (en) 1993-03-18 1994-03-18 Frequency synthesizer
KR1019950703363A KR960701516A (ko) 1993-03-18 1995-08-11 주파수 신세사이저
FI954354A FI954354A (fi) 1993-03-18 1995-09-15 Taajuussyntetisaattori

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5/58659 1993-03-18
JP5865993 1993-03-18

Publications (1)

Publication Number Publication Date
WO1994022224A1 true WO1994022224A1 (en) 1994-09-29

Family

ID=13090724

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1994/000441 WO1994022224A1 (en) 1993-03-18 1994-03-18 Frequency synthesizer

Country Status (9)

Country Link
US (1) US5568098A (ja)
EP (1) EP0691746A1 (ja)
KR (1) KR960701516A (ja)
CN (1) CN1047898C (ja)
AU (1) AU680481B2 (ja)
CA (1) CA2156269C (ja)
FI (1) FI954354A (ja)
TW (1) TW314290U (ja)
WO (1) WO1994022224A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3268138B2 (ja) * 1994-09-29 2002-03-25 三菱電機株式会社 通信装置、周波数シンセサイザ及びシンセサイズ方法
KR100193862B1 (ko) * 1996-03-19 1999-06-15 윤종용 안정된 주파수를 얻기 위한 주파수변환기
US6249155B1 (en) 1997-01-21 2001-06-19 The Connor Winfield Corporation Frequency correction circuit for a periodic source such as a crystal oscillator
US5920211A (en) * 1997-03-27 1999-07-06 Lsi Logic Corporation Fully digital clock synthesizer
US5903196A (en) * 1997-04-07 1999-05-11 Motorola, Inc. Self centering frequency multiplier
EP0903860A1 (en) * 1997-09-17 1999-03-24 Matsushita Electric Industrial Co., Ltd. PLL frequency synthesizer
US5983082A (en) * 1997-10-31 1999-11-09 Motorola, Inc. Phase quadrature signal generator having a variable phase shift network
US6157262A (en) * 1997-12-22 2000-12-05 Honeywell International Inc. Phase locked loop frequency source having reduced load pull
JP4169393B2 (ja) * 1998-06-16 2008-10-22 アイコム株式会社 角度復調器
JP4056145B2 (ja) * 1998-09-17 2008-03-05 株式会社ルネサステクノロジ Pll回路およびそれを用いた無線通信端末機器
FR2794310A1 (fr) * 1999-05-28 2000-12-01 St Microelectronics Sa Dispositif de verrouillage de phase a consommation electrique reduite
GB2351404B (en) * 1999-06-24 2003-11-12 Nokia Mobile Phones Ltd A transmitter and a modulator therefor
JP2001024538A (ja) * 1999-07-09 2001-01-26 Nec Shizuoka Ltd 無線装置
GB2353154A (en) * 1999-08-10 2001-02-14 Lucent Technologies Inc Phase-locked loop circuit adapted to perate both as a digital modulator and as a frequency synthesizer at the same time
US7082294B2 (en) * 2000-06-26 2006-07-25 Thomson Licensing Self-adaptive frequency band-pass filtering device in microwave signal transceiver
US7072392B2 (en) * 2000-11-13 2006-07-04 Micronas Semiconductors, Inc. Equalizer for time domain signal processing
US6940557B2 (en) * 2001-02-08 2005-09-06 Micronas Semiconductors, Inc. Adaptive interlace-to-progressive scan conversion algorithm
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US6538499B1 (en) * 2002-01-09 2003-03-25 Xilinx, Inc. Low jitter transmitter architecture with post PLL filter
US20030206053A1 (en) * 2002-04-04 2003-11-06 Jingsong Xia Carrier recovery for DTV receivers
US20030235259A1 (en) * 2002-04-04 2003-12-25 Jingsong Xia System and method for symbol clock recovery
US7376181B2 (en) * 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
US6995617B2 (en) * 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US7272203B2 (en) * 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US7321642B2 (en) * 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US6980059B2 (en) * 2002-04-05 2005-12-27 Micronas Semiconductors, Inc. Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain
US7254191B2 (en) * 2002-04-22 2007-08-07 Cognio, Inc. System and method for real-time spectrum analysis in a radio device
US20040002319A1 (en) * 2002-06-28 2004-01-01 Ching-Lang Lin Harmonic boost technique for direct conversion receiver
US20040002315A1 (en) * 2002-06-28 2004-01-01 Ching-Lang Lin Harmonic boost signals in up/down direct/super heterodyne conversions for advanced receiver/transmitter architecture
WO2004006485A2 (en) * 2002-07-09 2004-01-15 Thomson Licensing S.A. Automatic wireless efm channel hopping
US7696797B1 (en) * 2005-03-31 2010-04-13 Schnaitter William N Signal generator with output frequency greater than the oscillator frequency
US7541849B2 (en) * 2005-08-09 2009-06-02 Seiko Epson Corporation Phase locked circuit
US7432770B2 (en) * 2005-08-10 2008-10-07 Seiko Epson Corporation Signal transmission device
US7298217B2 (en) * 2005-12-01 2007-11-20 Raytheon Company Phased array radar systems and subassemblies thereof
US7986193B2 (en) * 2007-01-03 2011-07-26 Apple Inc. Noise reduction within an electronic device using automatic frequency modulation
US7719367B2 (en) * 2007-01-03 2010-05-18 Apple Inc. Automatic frequency calibration
WO2009013860A1 (ja) * 2007-07-23 2009-01-29 Panasonic Corporation デジタルpll装置
JP2009278150A (ja) * 2008-05-12 2009-11-26 Alps Electric Co Ltd 電圧制御発振装置
CN101478308B (zh) * 2009-01-13 2011-03-30 北京时代民芯科技有限公司 基于延时锁定环的可配置频率合成电路
CN102148617B (zh) * 2010-02-09 2013-06-12 深圳市新超亮特种显示设备有限公司 锁相倍频电路
US9197403B2 (en) 2012-07-20 2015-11-24 Freescale Semiconductor, Inc. Calibration arrangement for frequency synthesizers
CN108493927B (zh) * 2018-03-26 2021-06-29 华侨大学 一种基于跟踪微分器的单相电压锁相方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542465U (ja) * 1978-09-14 1980-03-19
JPS5676640A (en) * 1979-11-27 1981-06-24 Sanyo Electric Co Ltd Receiver of frequency synthesizer system
JPS61157008A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 位相変調回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2352455A (en) * 1943-09-30 1944-06-27 Gen Electric Frequency multiplier
US2560558A (en) * 1944-08-11 1951-07-17 Collins Radio Co Radio transmitting and receiving combination
US2654832A (en) * 1948-03-26 1953-10-06 Rca Corp Highly selective and stable wide range frequency converting circuits
US2698385A (en) * 1948-06-04 1954-12-28 Sylvania Electric Prod Frequency multiplication system
US3789302A (en) * 1972-03-31 1974-01-29 Microwave Ass Inc Fm heterodyne transmitter
US3921056A (en) * 1973-12-27 1975-11-18 Rca Corp Frequency multiplier circuit
US4039968A (en) * 1976-05-11 1977-08-02 Bell Telephone Laboratories, Incorporated Synchronizing circuit
US4176332A (en) * 1977-11-18 1979-11-27 Motorola, Inc. Frequency multiplier
JPS54127209A (en) * 1978-03-27 1979-10-03 Hitachi Denshi Ltd Structure system of radio equipment
JPS5542465A (en) * 1978-09-20 1980-03-25 Nec Home Electronics Ltd Electronic tuner
GB8707509D0 (en) * 1987-03-30 1987-05-07 Era Patents Ltd Oscillator stabilisation
JP2841693B2 (ja) * 1990-04-19 1998-12-24 日本電気株式会社 Pll周波数シンセサイザ
EP0840457A3 (en) * 1990-10-22 1999-08-25 NEC Corporation PLL frequency synthesizer capable of changing an output frequency at a high speed
JP2806059B2 (ja) * 1991-02-14 1998-09-30 日本電気株式会社 位相同期ループシンセサイザ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542465U (ja) * 1978-09-14 1980-03-19
JPS5676640A (en) * 1979-11-27 1981-06-24 Sanyo Electric Co Ltd Receiver of frequency synthesizer system
JPS61157008A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 位相変調回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0691746A4 *

Also Published As

Publication number Publication date
FI954354A0 (fi) 1995-09-15
TW314290U (en) 1997-08-21
KR960701516A (ko) 1996-02-24
CA2156269C (en) 1999-08-03
AU680481B2 (en) 1997-07-31
US5568098A (en) 1996-10-22
CA2156269A1 (en) 1994-09-29
EP0691746A4 (ja) 1996-01-24
EP0691746A1 (en) 1996-01-10
CN1118642A (zh) 1996-03-13
AU6264094A (en) 1994-10-11
FI954354A (fi) 1995-09-15
CN1047898C (zh) 1999-12-29

Similar Documents

Publication Publication Date Title
WO1994022224A1 (en) Frequency synthesizer
JP4198467B2 (ja) 振幅および位相変調を行う方法および装置
JP3200184B2 (ja) 無線装置用のシンセサイザ
US5995552A (en) Radio equipment and peripheral apparatus
US6118984A (en) Dual conversion radio frequency transceiver
WO2006118056A1 (ja) 2点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
US5802447A (en) Transmitter-receiver for a radio communication apparatus
TW444438B (en) Transmitter
JP3301102B2 (ja) 受信装置
WO2004021579A2 (en) Wireless transmitter incorporating a synchronous oscillator in a translation loop
JPH1065566A (ja) 小型無線機
JPH06216802A (ja) 送受信装置
WO2002009270A2 (en) System and apparatus for a direct conversion receiver and transmitter
KR20000070843A (ko) 전압 제어 발진기를 포함하는 송신기
Meyers et al. Synthesiser review for pan-European digital cellular radio
Vankka Digital frequency synthesizer/modulator for continuous-phase modulations with slow frequency hopping
JP3898839B2 (ja) 送信機
JPH0774632A (ja) 周波数シンセサイザ及び無線通信装置
CN101416380A (zh) 发送器结构
JP4524889B2 (ja) 通信装置
JPH07177051A (ja) Fm無線電話装置
JP2004040562A (ja) 標準電波を用いた基準周波数発生方法及び装置
JP2002314517A (ja) クロック信号伝送方法とクロック信号送信及び受信装置、画像表示応用機器及び情報携帯端末機器
Vankka Digital frequency synthesizer/modulator for continuous phase modulations with slow frequency hopping
JPH0758548A (ja) 情報の伝送方式

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 94191351.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA CN FI KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 08505326

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2156269

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 1994910042

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 954354

Country of ref document: FI

WWP Wipo information: published in national office

Ref document number: 1994910042

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1994910042

Country of ref document: EP