WO1989000334A1 - Preservation of semiconductor substrates - Google Patents

Preservation of semiconductor substrates Download PDF

Info

Publication number
WO1989000334A1
WO1989000334A1 PCT/JP1988/000404 JP8800404W WO8900334A1 WO 1989000334 A1 WO1989000334 A1 WO 1989000334A1 JP 8800404 W JP8800404 W JP 8800404W WO 8900334 A1 WO8900334 A1 WO 8900334A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
storing
bag
semiconductor
semiconductor substrates
Prior art date
Application number
PCT/JP1988/000404
Other languages
English (en)
French (fr)
Inventor
Ryusuke Nakai
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Publication of WO1989000334A1 publication Critical patent/WO1989000334A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67366—Closed carriers characterised by materials, roughness, coatings or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67376—Closed carriers characterised by sealing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67389—Closed carriers characterised by atmosphere control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67389—Closed carriers characterised by atmosphere control
    • H01L21/67393—Closed carriers characterised by atmosphere control characterised by the presence of atmosphere modifying elements inside or attached to the closed carrierl

Definitions

  • the present invention relates to a method for storing a wafer as a semiconductor substrate.
  • the residual etchants and the like are mostly removed by cleaning, they remain on the wafer surface by physical adsorption or chemical bonding with a thickness of about one atom. Since the employment of such residual etchants is very thin, they are transpired due to a rise in temperature when forming an epitaxial employment. There is no problem when the residual etchant or the like is removed during the device formation process as described above. If it reacts with the surface of the semiconductor wafer to form a new compound, it becomes difficult to evaporate as described above, which may cause surface roughness.
  • wafers Due to such surface roughness, wafers have been conventionally processed by etching or the like immediately before processes such as the formation of an epitaxial layer. Due to such processing, the device forming process was complicated, and the advantage of efficient production by mass processing was not exhibited.
  • An object of the present invention is to provide a method of storing a semiconductor substrate which can suppress a reaction between a residual etchant and the like and the surface of a semiconductor wafer and eliminate the need for etching or the like as a pretreatment for device formation. .
  • the storage method according to the present invention is characterized in that the semiconductor substrate is stored at 10 and at the following temperature. Also, preferably, the semiconductor substrate is stored at 120 below.
  • the semiconductor substrate is preferably sealed and stored in a dry inert gas atmosphere or in a vacuum state. It is preferable that the hermetic seal be realized by covering with a material that does not allow gas molecules, water molecules, alcohol molecules, etc. to permeate, such as a synthetic resin sheet having a layer structure sandwiching a metal foil.
  • the semiconductor substrate stored according to the present invention may be in a state before forming a device by forming an operation layer on the surface, or from one step in the device forming process to the next step. It may be in the state before entering.
  • reaction speed V follows the following equation.
  • k is the Boltzmann constant
  • T is the absolute temperature (K)
  • E is the reaction energy
  • FIG. 2 is a diagram showing a relationship between a reaction rate and a temperature due to a change in reaction energy according to the Arrhenius equation.
  • the horizontal axis shows the temperature
  • the vertical fist shows the relative reaction rate when the reaction rate at 300 K is set to 1.
  • the reaction energy of a normal chemical reaction is about 1-2 eV. Therefore, in the case of a normal chemical reaction, if it is cooled down to 10, the relative reaction rate with the reaction rate at room temperature (300 K) as 1 decreases from 1 to 3: LZ10, and further down to 120. If cooled, it will drop until it is almost negligible.
  • reaction energy is about 0.1 leV. Even with such a low reaction energy, the reaction speed can be reduced to about half by cooling it down to a temperature of 120.
  • the semiconductor substrate cooled and stored according to the present invention is preferably in an atmosphere of a dry gas. This is because when cooled in a gas that contains a large amount of vapor of some liquid such as water or alcohol, condensation forms on the wafer surface. This is because it causes the occurrence of frost and the like.
  • the wafer since problems such as dew condensation also occur when the temperature is returned from a low temperature to a normal temperature, it is preferable that the wafer be sealed in a dry gas separately for each amount used at one time. For this reason, it is recommended that they be sealed in a bag that is impermeable to gas molecules, water molecules and alcohol molecules. It is more desirable that the atmosphere gas be an inert gas such as nitrogen or argon.
  • Cooling also has the effect of preventing outgas from bags, trays, etc.
  • a clean surface of a semiconductor substrate immediately after polishing or immediately after etching can be maintained for one or more months.
  • a clean surface can be maintained for more than one month and mass production is possible, so that manufacturing costs can be reduced and manufacturing steps can be simplified. It is also useful from the aspect of quality control because it is always possible to obtain products of a certain quality.
  • FIG. 1 is a diagram showing an apparatus for explaining one embodiment of the present invention.
  • FIG. 2 is a diagram showing a relationship between a reaction rate and a temperature due to a change in reaction energy according to the Aarenews equation.
  • a Cr-doped semi-insulating GaAs wafer was mixed with H 2 S 0 4 , H 2 0 2 and H 2 0 in a ratio of 3: 1: 1 to 80, respectively. Etching was performed at a temperature of C for 1 minute.
  • the etched wafer is washed with running water, it is dried with a spinner and placed in a polypropylene wafer tray.
  • a vacuum chamber 1 contains a wafer tray 2 placed in a bag 3 made of a synthetic resin sheet.
  • the synthetic resin sheet of bag 3 is made of polyethylene having a layer structure sandwiched by aluminum.
  • a nitrogen cylinder is connected to the vacuum chamber 1 via a nitrogen valve 8, and a vacuum cylinder 7 is connected via a vacuum valve 6.
  • a vacuum gauge 9 is also installed to measure the degree of vacuum in the vacuum chamber 1.
  • the vacuum valve 6 is closed, the nitrogen valve 8 is opened, and high-purity dry nitrogen gas is introduced into the vacuum chamber 1 until the pressure reaches 500 Torr. This is lower than normal pressure (760 Torr) to allow the bag to shrink properly and secure the wafer tray.
  • the heaters 4 and 5 are energized, the upper heater 5 is pressed against the lower heater 4, and the end of the bag 3 is sealed by heating.
  • the operations of the reheaters 4 and 5 are performed without opening the vacuum chamber 1 by operating the electromagnetic cylinder.
  • the inside of the vacuum chamber 1 is returned to normal pressure, the vacuum chamber 1 is opened, and the sealed bag 3 is taken out.
  • the number of non-defective products that were saved in step 5 was 3 and the number of defective products was seven. Defective products were caused by six of them with rough surfaces and one by protrusions.
  • wafers packaged and sealed as described above 1 0 sheets were stored at room temperature, taken out 30 days later, and VPE crystals were grown by the chloride method. All of the 10 formed jobs were defective. All the causes of the failure were rough surfaces.
  • the surface of the semiconductor substrate can be kept clean for a long time. Therefore, the present invention can be widely applied to storage of general semiconductor substrates such as compound semiconductors such as GaAs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

明 細 害
半導体基板の保管法
技術分野
この発明は、 半導体基板であるウェハを保管する方法に 関する ものである。
背景技術
従来、 半導体ウェハを保管し輪送する方法と しては、 乾 燥窒素ガス等の雰囲気中'にウェハを密封する方法が採用さ れている。 この保管法は、 ウェハが研摩されて鏡面状にな つた直後、 あるいはさ らにエツチング液で歪み層や汚染層 を除去した直後から行なわれている。
しかしながら、 このような従来の方法によると、 結露や 酸化は或る程度防止することができるものの、 残留研摩液 や残留エツチヤ ン ト等によるウェハ表面の劣化の進行や、 G a A s等の 2元系以上の半導体において問題となる蒸気 圧や反応性の差による表面ス トィキオメ ト リの変化は避け られないものであった。
すなわち、 残留エツチヤ ン ト等は、 洗浄によって大部分 除去されるものの、 1原子程度の厚みでウェハ表面に物理 吸着または化学結合により残存する。 このような残留エツ チャ ン ト等の雇は、 非常に薄いものであるので、 ェピタキ シャル雇形成の際昇温等によって蒸散する。 このように残 留エッチヤ ン ト等がデバィス形成のプロセスの途中で除去 される場合には問題がないのであるが、 残留エッチヤ ン ト 等が半導体ウェハの表面と反応し新たに化合物を形成する と、 上述のような蒸散が困難になり、 表面荒れの原因とな o
このような表面荒れのため、 従来、 ウェハはェピタキシ ャル層形成等のプロセスの直前にエツチング等で処理され ている。 このような処理のため、 デバイス形成の工程が複 雑になり、 大量処理による生産の効率化のメ リ ッ トが発揮 されない状態であつた。
発明の開示
この発明の目的は、 残留エツチャ ン ト等と半導体ウェハ 表面との反応を抑制し、 デバイス形成の前処理としてのェ ッチング等を不要にすることのできる半導体基板の保管法 を提供することにある。
この発明の保管法では、 半導体基板を 1 0で以下の温度 で保存することを特徴としている。 また、 好ま しく は半導 体基板を一 2 0で以下で保存する。
また、 半導体基板は、 乾燥した不活性気体の雰囲気中あ るいは真空状態で密封して保存されることが好ま しい。 密 封は、 金属箔を挾む層構造の合成樹脂シー 卜のように、 気 体分子、 水分子およびアルコール分子等を透過させないも ので覆い実現させることが好ま しい。
さらに、 この発明により保管される半導体基板は、 表面 に動作層を形成してデバイスを作る前の状態のものであつ てもよいし、 デバイス形成プロセス中の一工程から次工程 に入るまでの間の状態のものであってもよい。
残留ェッチャ ン ト等との反応や表面のス トイキオメ ト リ の変化は、 すべて化学反応であるので、 その反応速度 Vは、 次のァーレニユースの式に従う。
V = V0 e x p C- -]^)
こ こで、 kはボルツマン定数、 Tは絶対温度 （K) 、 E は反応エネルギである。
第 2図は、 アーレ二ュ スの式に従う反応エネルギの変 化による反応速度と温度との関係を示す図である。 横軸は 温度を示し、 縱拳もは 300 Kの反応速度を 1 と した場合の 相対反応速度を示す。
通常の化学反応の反応エネルギは 1〜 2 e V程度である。 したがって、 通常の化学反応の場合、 1 0 まで冷却すれ ば、 常温 （300 K) の反応速度を 1と した相対反応速度 は、 1ノ3〜： L Z 1 0にまで低下し、 さらに一 20 まで 冷やせば、 ほとんど無視できるようになるまで低下する。
また、 物理吸着のような非常に弱い相互作用の場合、 そ の反応エネルギは 0. l e V程度である。 このように低い 反応エネルギの場合でも、 一 20でまで冷やせば、 反応速 度を約半分にすることができる。
また、 上述のように、 この発明に従い冷却して保存され る半導体基板は、 乾燥したガスの雰囲気中にあることが好 ま しい。 これは、 水やアルコール等の何らかの液体の蒸気 を多量に含んだガス中で冷却すると、 ウェハの表面に結露 や霜の発生等を起こすからである。
また、 結露等の問題は、 低温から常温に戻すときにも生 ずるので、 ウェハは 1回に使用する量ごとにそれぞれ別に 乾燥したガス中に密封されていることが好ましい。 このた め、 気体分子、 水分子およびアルコール分子等を透過しな い袋中に密封しておく ことが推奨される。 また、 雰囲気ガ スとしては、 窒素やアルゴン等の不活性ガスであることが さらに望ま しい。
また、 冷却は、 袋、 ト レイ等からアウ トガスを防ぐ効果 も持つ。
この発明の保管法によれば、 半導体基板の研摩直後また はエッチング直後の清浄な表面を、 1力月以上も保つこと ができる。
従来は、 このような清浄な表面であっても経時変化によ り表面が変質し、 デバイスを製造する際に、 ウェハ表面に エツチングゃ再研摩等の処理を行なつていた。 このような 処理は、 デバイス製造の工程を著しく複雑にするとともに、 工程が増えることによつてウェハ表面の傷や塵の付着等が 生ずる。
この発明によれば、 清浄な表面を 1力月以上も保つこと ができ、 大量生産が可能となるので、 製造コス トの低下や 製造工程の簡略化を図ることができる。 また、 常に一定品 質のものを得ることができるため、 品質管理の面からも有 用である。 図面の簡単な説明
第 1図は、 この発明の一実施例を説明するための装置を 示す図である。
第 2図は、 アーレニュースの式に従う反応エネルギの変 化による反応速度と温度との関係を示す図である。
発明を実施するための最良の形態
C rを ドープした半絶縁性の G a A s ウェハを、 H 2 S 0 4 、 H 2 0 2 および H 2 0をそれぞれ 3 ： 1 ： 1 の割合 で混合したエツチヤ ン トで、 8 0。Cの温度で 1分間エッチ ングを行なった。
エツチング後のウェハを流水により洗浄した後、 スピン ナで乾燥し、 ポリプロピレン製のウェハ ト レイに入れ、 第
1図に示すような装置で窒素ガスを封入した。 第 1図にお いて、 真空チヤ ンバ 1内には、 合成樹脂シー トからなる袋 3内に入れられたウェハ ト レィ 2が入れられている。 袋 3 の合成樹脂シー トは、 アルミニウム萡をサン ドイ ッチした 層構造のポリエチレンからなる。
袋 3の一方端は閉じられており、 他方端は開放された状 態となつている。 この開放された袋 3の端の上方と下方に は、 それぞれ袋 3をシールするためのヒータ 4 , 5が設け られている。 真空チャ ンバ 1には、 窒素弁 8を介して窒素 ボンベが接続されており、 また真空弁 6を介して真空ボン ブ 7が接続されている。 真空チャ ンバ 1内の真空度を測定 するため、 真空計 9 も取付けられている。 この発明に従い半導体基板を保存するためには、 まず第 1図のように、 ウェハ ト レイ 2を袋 3内に入れ、 真空弁 6 を開き、 真空ポンプ 7を稼動させて真空チャンバ 1内を 1 T o r r以下まで減圧する。 次に、 真空弁 6を閉じ、 窒素 弁 8を開いて、 高純度の乾燥した窒素ガスを 5 0 0 T o r rになるまで真空チャ ンバ 1内に導入する。 これが常圧 ( 7 6 0 T o r r ) より低いのは、 袋が適度に収縮し、 ゥ ェハ ト レイを固定するようにするためである。
次に、 ヒータ 4， 5に通電し、 上部のヒータ 5を下部の ヒータ 4に押付け、 袋 3の端部を加熱により シールする。 なお、 この再ヒータ 4 , 5の動作は電磁シリ ンダを動作さ せて、 真空チヤ ンバ 1内を開けることなく行なう。
次に、 真空チャ ンバ 1内を常圧に戻し、 真空チャ ンバ 1 を開けて、 密封された袋 3を取出す。
上述のようにして包装し密封したウェハ 1 0枚を、 5。C および一 2 0。Cで保存し、 3 0日後に取出し、 クロライ ド 法で V P E結晶成長させた。
5でで保存したもののェピタキシャル雇の良品の数は、 3であり、 不良品の数は 7であった。 不良品の原因は 6個 が表面荒れで、 1個が突起によるものであった。
- 2 0 Vで保存したもののェビタキシャル雇の良品の数 は 8個であり、 不良品の数は 2個であった。 不良の原因は いずれも突起によるものであった。
比較として、 上述と同様にして包装し密封したウェハ 1 0枚を、 常温で保存し、 3 0日後に取出し、 クロライ ド法 で V P E結晶成長させた。 形成したェピタキシャル雇はす ベて 1 0個とも不良品であった。 不良の原因はすべて表面 荒れであつた。
産業上の利用可能性
この発明によれば、 上述のように半導体基板の表面を長 期間清浄に保うことができる。 したがって、 この発明は、 G a A s等の化合物半導体など、 広く一般の半導体基板の 保管に適用することができる。

Claims

請求の範囲
1 . 半導侔基板を 1 0で以下の温度で保存する、 半導体 基板の保管法。
2 . 前記半導体基板が、 表面を清浄にした後であって、 その表面に動作雇を形成してデバイスを作る前の状態のも のである、 請求の範囲第 1項記載の半導体基板の保管法。
3 . 前記半導体基板が、 デバイス形成プロセス中の一ェ 程から次工程に入るまでの間の状態のものである、 請求の 範囲第 1項記載の半導体基板の保管法。
4 . 前記半導体基板を、 乾燥した不活性気体の雰囲気中 に密封する、 請求の範囲第 1項記載の半導体基板の保管法。
5 . 前記半導体基板を、 真空状態で密封する、 請求の範 囲第 1項記載の半導体基板の保管法。
6 . 金属箔を挾む雇構造の合成樹脂シー トで、 前記半導 体基板を覆い密封状態にして保存する、 請求の範囲第 1項 に記載の半導体基板の保管法。
7 . 半導体基板を - 2 0 °C以下の温度で保存する、 半導 体基板の保管法。
8 . 表面を清浄にした半導体基板を、 金属箔を挟む雇構 造の合成樹脂シートからなる袋に入れ、 袋内に不活性気体 を入れて袋を密封した後、 一 2 0で以下の温度で保存する、 半導体基板の保管法。
PCT/JP1988/000404 1987-07-08 1988-04-25 Preservation of semiconductor substrates WO1989000334A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62/170440 1987-07-08
JP62170440A JPS6413718A (en) 1987-07-08 1987-07-08 Method for storing semiconductor substrate

Publications (1)

Publication Number Publication Date
WO1989000334A1 true WO1989000334A1 (en) 1989-01-12

Family

ID=15904959

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1988/000404 WO1989000334A1 (en) 1987-07-08 1988-04-25 Preservation of semiconductor substrates

Country Status (4)

Country Link
US (1) US5105628A (ja)
JP (1) JPS6413718A (ja)
CA (1) CA1316273C (ja)
WO (1) WO1989000334A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469711A (en) * 1994-04-15 1995-11-28 Infrared Components Corporation Cryogenic packaging for uniform cooling
JPH0969557A (ja) * 1995-08-30 1997-03-11 Shin Etsu Handotai Co Ltd ウエーハの保管／輸送方法
US5590537A (en) * 1995-09-07 1997-01-07 The Perkin-Elmer Corporation Dry gas curtain for cryogenic surface
EP1119039A1 (en) * 1999-07-28 2001-07-25 Shin-Etsu Handotai Company Limited Wafer storing method and storing container therefor and wafer transferring method for transferring wafer to the storing container
JP3901094B2 (ja) * 2001-03-16 2007-04-04 信越半導体株式会社 シリコンウエーハの保管用水及び保管方法
DE102004063912B4 (de) * 2004-04-22 2007-09-20 Siltronic Ag Verfahren zum versandfertigen Verpacken von Halbleiterscheiben
KR101604607B1 (ko) * 2009-10-26 2016-03-18 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP5749911B2 (ja) 2010-09-30 2015-07-15 株式会社ジーシー 歯科用インプラント

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043823A (ja) * 1983-08-19 1985-03-08 Nec Corp 半導体装置の製造方法
JPS6146970B2 (ja) * 1978-06-08 1986-10-16 Nippon Electric Co

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146970A (ja) * 1984-08-10 1986-03-07 Konishiroku Photo Ind Co Ltd クリ−ニング装置
US4739633A (en) * 1985-11-12 1988-04-26 Hypres, Inc. Room temperature to cryogenic electrical interface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146970B2 (ja) * 1978-06-08 1986-10-16 Nippon Electric Co
JPS6043823A (ja) * 1983-08-19 1985-03-08 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CA1316273C (en) 1993-04-13
JPS6413718A (en) 1989-01-18
US5105628A (en) 1992-04-21

Similar Documents

Publication Publication Date Title
US6267158B1 (en) Sealed container, storage apparatus, electronic part conveyance system, and method of storage and conveyance of electronic parts
ATE113757T1 (de) Verfahren und vorrichtung zum entfernen von schichten von substraten.
WO1989000334A1 (en) Preservation of semiconductor substrates
JPH0758303A (ja) 結合型基板の製造方法
JPH0555344A (ja) 半導体ウエハー収納カセツト保管容器と半導体ウエハー処理装置とのインターフエースシステム
JP2000012648A (ja) 素子製造工程における基材表面保護方法及び装置
JP3154793B2 (ja) 基板処理装置
KR100360404B1 (ko) 표면 열화를 방지하는 웨이퍼 패킹 방법
JPH0484431A (ja) ウェーハの保管方法
JPH04245431A (ja) 半導体基板の酸化膜除去方法とその装置
JPS631035A (ja) 減圧処理方法及び装置
JPH0864666A (ja) 基板収納容器及び基板処理方法
JPS62298116A (ja) 処理装置
JP2608533B2 (ja) 単結晶薄膜半導体成長方法
WO1996013067A1 (fr) Procede et appareil de production d'un transistor a couche mince
US20240062999A1 (en) Remote plasma cleaning of chambers for electronics manufacturing systems
JPS59152620A (ja) 化合物半導体の表面処理方法
JP3446352B2 (ja) 真空予備室の真空排気方法
JPH11204616A (ja) 基板処理装置および基板処理方法
JP2009099581A (ja) エッチング装置、無欠陥層基板の製造方法
JPH0219186B2 (ja)
JPH059731A (ja) 電子部品の保管および輸送方法
JPH0485813A (ja) 真空処理装置
JPH0883769A (ja) エピタキシャル成長方法
JPH11204627A (ja) ウェーハの包装方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB