TWI807714B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI807714B
TWI807714B TW111110694A TW111110694A TWI807714B TW I807714 B TWI807714 B TW I807714B TW 111110694 A TW111110694 A TW 111110694A TW 111110694 A TW111110694 A TW 111110694A TW I807714 B TWI807714 B TW I807714B
Authority
TW
Taiwan
Prior art keywords
active
active region
region
reference line
area
Prior art date
Application number
TW111110694A
Other languages
English (en)
Other versions
TW202307974A (zh
Inventor
王茹毓
蕭有呈
林高正
蘇品岱
江庭瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202307974A publication Critical patent/TW202307974A/zh
Application granted granted Critical
Publication of TWI807714B publication Critical patent/TWI807714B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導體裝置包含基板與單元區域。單元區域具有對立的第一邊與第二邊，單元區域包含形成於基板上的多個主動區；主動區的第一大部分相對於假想第一參考線具有第一端，第一端與第一參考線對齊，第一邊平行且接近第一參考線，第二方向垂直第一方向；主動區的第二大部分相對於在第二方向上的假想第二參考線具有第二端，第二端與第二參考線對齊，第二邊平行且接近第二參考線；且閘極結構對應地位於主動區之中的第一主動區與第二主動區之上；且閘極結構當中的選定閘極結構的第一端相對於第二方向鄰接於位於第一主動區與第二主動區之間的中介區。

Description

半導體裝置及其製造方法
本揭示文件是關於一種半導體裝置及其製造方法，特別是關於一種使用可變尺寸的主動區的半導體裝置及其製造方法。
半導體積體電路(integrated circuit,IC)產業生產不同種類的類比以及數位裝置，以解決許多不同領域的問題。半導體製程技術節點的發展使組件尺寸逐漸減小，且使間距收緊，進而導致電晶體密度逐漸增加。積體電路變得更小。
在半導體裝置製造的領域中，設計規則是實行於電路板、半導體裝置以及積體電路設計者的幾何限制，以確保設計的功能正常且能夠可靠地運行，並且以可接受的良率生產。產生的設計規則由製程工程師根據相應的半導體製程技術節點制定。電子設計自動化(electronic design automation，EDA)用於確保設計者不會違反設計規則，此流程稱為設計規則檢查(design rule checking， DRC)。設計規則檢查是針對設計進行物理驗證簽核的步驟，其中涉及電路佈局驗證(layout versus schematic，LVS)檢查、互斥或(XOR)邏輯檢查、電氣規則檢查(electrical rule check，ERC)、天線檢查(從電磁場收集電荷)等。
本揭示文件提供一種半導體裝置，此半導體裝置包含基板以及單元區域。單元區域相對於第一方向具有對立的第一邊以及第二邊，單元區域包含位於基板上沿著第一方向延伸的複數個主動區。相對於在第二方向上的假想的第一參考線，主動區的第一大部分具有第一端，第一端與第一參考線對齊，第一邊平行且接近第一參考線，第二方向垂直於第一方向。相對於在第二方向上的假想的第二參考線，主動區的第二大部分具有第二端，第二端與第二參考線對齊，第二邊平行且接近第二參考線。閘極結構對應地位於主動區之中的第一主動區以及第二主動區之上。其中，相對於第二方向，閘極結構當中的選定閘極結構的第一端鄰接於位於第一主動區與第二主動區之間的中介區。
本揭示文件還提供一種半導體裝置，此半導體裝置包含單元區域，單元區域包含沿著第一方向延伸的複數個主動區；相對於在第二方向上的假想的中央參考線，單元區域被佈置成使得中心參考線相對於第一方向位於單元區域的中心，第二方向垂直於第一方向；相對於在第二方向 上的假想的第一參考線，在第一方向上，主動區之中的其中兩者或多者的第一端部位從中央參考線向第一參考線延伸最大距離，單元區域的第一邊平行且接近第一參考線；相對於在第二方向上的假想的第二參考線，主動區之中的其中兩者或多者的第二端部位從中央參考線向第二參考線延伸最大距離，單元區域的第二邊平行且接近第二參考線，第二邊位於單元區域上相對於第一邊的對立側；且主動區之中的第一主動區以及第二主動區具有在第一方向上共線的複數個對應長軸，第一主動區以及第二主動區被第一中介區分離。
本揭示文件提供一種製造半導體裝置的方法，製造半導體裝置的方法包含：在基板中形成複數個主動區，主動區對應地沿著第一方向延伸，形成主動區的步驟包含：相對於在第二方向上的假想的第一參考線，形成主動區的第一大部分其具有複數個第一端，第二方向垂直於第一方向，第一端與第一參考線對齊，單元區域的第一邊平行且接近第一參考線，單元區域包含複數個主動區；相對於在第二方向上的假想的第二參考線，形成主動區的第二大部分其具有複數個第二端，第二端與第二參考線對齊，單元區域的第二邊平行且接近第二參考線；在主動區之中的第一主動區以及第二主動區之上對應地形成複數個閘極結構；以及將閘極結構之中的選定閘極結構轉換為對應的隔離偽閘極結構，使得沒有閘極結構佔據第一主動區以及第二主動區之間的中介區。
100:積體電路
102:半導體裝置
104:單元區域
106:單元部位/較高洩漏(HL)部位
108:單元部位/較低洩漏(LL)部位
201A~201C:參考線
202A:佈局圖
202B:半導體裝置
204A,204B:單元區域
204_AA~204_AH,204_BA~204_BH:單元區域
206A,206B:較高洩漏(HL)部位
208A,208B:較低洩漏(LL)部位
210AL,210BL:第二邊
210AR,210BR:第一邊
212A:n型井圖案
212B:n型井結構
213B_1~213B_3:主動區
215A:閘極圖案
215B:閘極結構
216A_1,216A_2:主動區圖案組
216B_1,216B_2:主動區組
217A~221A:參考線
217B~221B:參考線
222A:閘極圖案組
222B:閘極結構組
223A_1:第一子閘極圖案組
223A_2:第二子閘極圖案組
223A_3:第三子閘極圖案組
223A_4:第四子閘極圖案組
224A:在未來轉換的隔離偽閘極(FC)圖案
226A,226B:中介區
228A,230A:間隙
232AB,232AT:參考線
236:主動區
244B:隔離偽閘極
301A~301C:參考線
302A:佈局圖
302B:半導體裝置
304A,304B:單元區域
304_AA~304_AH,304_BA~304_BH:單元區域
310AL,310BL:第二邊
310AR,310BR:第一邊
312A:n型井圖案
312B:n型井結構
314B:基板
315A:閘極圖案
315B:閘極結構
316A_1~316A_3:主動區圖案
316B_1~316B_3:主動區
318A~320A:參考線
318B~320B:參考線
322A:閘極圖案組
322B:閘極結構組
323A_1:第一子閘極圖案組
323A_2:第二子閘極圖案組
324A:FC圖案
326A,326B:中介區
328A~330A:間隙
332AB,332AT:參考線
340:第一層
342:第二層
344B:隔離偽閘極
390:基板層
392:n型井層
394:主動區層
396:閘極層
3C-3C’,3D-3D’:剖面線
402B,402BA~402BD:半導體裝置
404B,404BA~404BD:單元區域
404_BA~404_BC:單元區域
416B_1~416B_3:主動區
418B,420B:參考線
426B:中介區
432BB,432BT:參考線
444B:隔離偽閘極
446:主動區組
450,450A,451,451A:主動區邊緣
502B,502BA~502BD:半導體裝置
504B,504BA~504BD:單元區域
504_BA~504_BC:單元區域
516B_1:主動區
526B:中介區
544B:隔離偽閘極
546:主動區組
550,550A,551,551A:主動區邊緣
602B,602BA,602BB:半導體裝置
604B,604BA,604BB:單元區域
604_BA~604_BC:單元區域
616B_1:主動區
626B:中介區
644B:隔離偽閘極
646:主動區組
650,650A,651,651A,653,653A:主動區邊緣
702B,702BA:半導體裝置
704B,704BA:單元區域
716B_1:主動區
726B:中介區
744B:隔離偽閘極
746:主動區組
750,750A,751,751A:主動區邊緣
802B,802BA:半導體裝置
804B,804BA:單元區域
816B_1:主動區
826B:中介區
844B:隔離偽閘極
846:主動區組
850,850A,851,851A:主動區邊緣
902B,902BA:半導體裝置
904B,904BA:單元區域
916B_1:主動區
926B:中介區
944B:隔離偽閘極
946,947:主動區組
960,962,963:主動區邊緣
932BB,932BT:參考線
1002B,1002BA:半導體裝置
1004B,1004BA:單元區域
1016B_1:主動區
1026B:中介區
1044B:隔離偽閘極
1046,1047:主動區組
1032BB,1032BT:參考線
1102B,1102BA:半導體裝置
1104B,1104BA:單元區域
1116B_1:主動區
1126B:中介區
1144B:隔離偽閘極
1146,1147:主動區組
1132BB,1132BT:參考線
1202B,1202BA:半導體裝置
1204B,1204BA:單元區域
1216B_1:主動區
1226B:中介區
1244B:隔離偽閘極
1246,1247:主動區組
1232BB,1232BT:參考線
1302B:半導體裝置
1304B:單元區域
1316B_1:主動區
1326B:中介區
1344B:隔離偽閘極
1346,1347:主動區組
1332BB,1332BT:參考線
1402B:半導體裝置
1404B:單元區域
1416B_1:主動區
1426B:中介區
1444B:隔離偽閘極
1446~1449:主動區組
1432BB,1432BT:參考線
1502B,1502BA,1502BB:半導體裝置
1504B,1504BA,1504BB:單元區域
1516B_1:主動區
1526B:中介區
1544B:隔離偽閘極
1600:產生佈局圖的方法
1602,1604,1606,1608,1610,1612:步驟
1614:製造半導體裝置的方法
1616,1618:步驟
1700:製造半導體裝置的方法
1702,1704,1706,1708,1710:步驟
1712,1714:步驟
1800:電子設計自動化(EDA)系統
1802:處理器
1804:儲存媒體
1806:電腦程式碼/指令
1808:匯流排
1810:輸入/輸出介面
1812:網路介面
1814:網路
1816:佈局圖
1818:使用者介面
1820:標準單元庫
1900:積體電路製造系統
1920:設計廠
1922:積體電路設計佈局
1930:遮罩廠
1932:遮罩資料準備
1934:遮罩製造
1940:積體電路製造廠
1942:半導體晶圓
1945:遮罩
1952:製造工具
1960:積體電路裝置
AR:主動區
CPP:閘間距
FC:在未來轉換的隔離偽閘極
GATE:閘極結構
H_1~H_34:高度
IDG:隔離偽閘極
R_1~R_12:距離
S_1/2:距離
S_1~S_33:距離
△1~△4:距離
δ:閘間距
圖式中的一或多個實施例是出於示例而繪製，而非出於限制，其中具有相同標記的元件在本揭示文件中表示相同的元件。除非另有說明，否則圖式沒有按照比例繪製。
第1A~1B圖為根據一些實施例所繪示的積體電路的對應方塊圖；第2A圖為根據一些實施例所繪示的半導體裝置的佈局圖；第2B圖為根據一些實施例所繪示的半導體裝置的平面圖；第3A圖為根據一些實施例所繪示的半導體裝置的佈局圖；第3B圖為根據一些實施例所繪示的半導體裝置的平面圖；第3C~3D圖為根據一些實施例所繪示的第3B圖的半導體裝置對應的剖面圖；第4A~4E圖為根據一些實施例所繪示的半導體裝置的平面圖；第5A~5E圖為根據一些實施例所繪示的半導體裝置的平面圖；第6A~6C圖為根據一些實施例所繪示的半導體裝置的平面圖；第7A~7B圖為根據一些實施例所繪示的半導體裝置的 平面圖；第8A~8B圖為根據一些實施例所繪示的半導體裝置的平面圖；第9A~9B圖為根據一些實施例所繪示的半導體裝置的平面圖；第10A~10B圖為根據一些實施例所繪示的半導體裝置的平面圖；第11A~11B圖為根據一些實施例所繪示的半導體裝置的平面圖；第12A~12B圖為根據一些實施例所繪示的半導體裝置的平面圖；第13圖為根據一些實施例所繪示的半導體裝置的平面圖；第14圖為根據一些實施例所繪示的半導體裝置的平面圖；第15A~15C圖為根據一些實施例所繪示的半導體裝置的平面圖；第16A圖為根據一些實施例所繪示的產生佈局圖的方法的流程圖；第16B圖為根據一些實施例所繪示的製造半導體裝置的方法的流程圖；第17A~17B圖為根據一些實施例所繪示的製造半導體裝置的方法的流程圖；第18圖為根據一些實施例所繪示的電子設計自動化系 統的方塊圖；以及第19圖為根據一些實施例所繪示的積體電路製造系統以及與其相關的積體電路製造流程的方塊圖。
以下揭示內容揭示許多不同實施例或實例，以便實施所提供的標的之不同特徵。下文將描述組件、材料、值、步驟、操作、佈置等的具體示例，以簡化本揭示文件。當然，這些僅為實例且不欲為限制性。其他組件、值、操作、材料、佈置等是可以預期的。舉例而言，在下文的描述中，第一特徵形成於第二特徵上方或第二特徵上可以包含以直接接觸形成第一特徵與第二特徵的實施例，亦可能進一步包含在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不處於直接接觸的實施例。此外，本揭示文件可以在各個實例中重複元件符號及/或字母。此重複是出於簡化與清楚目的，且本身並不指示所論述的各實施例及/或配置之間的關係。
此外，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」以及類似者)來描述諸圖中所繪示的一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)的關係。除了圖中描繪的方向之外，空間相對術語旨在涵蓋裝置在使用或操作中的不同方向。裝置可以以其他方式定向(旋轉90度或在其他方向)，且本揭示文件使用的空間相對描述符號同 樣可以相應地解釋。在一些實施例中，術語「標準單元結構」是指包含在各種標準單元結構庫中的標準化構建單元。在一些實施例中，各種標準單元結構從其庫中被選擇並用作表示電路的佈局圖中的組件。
在一些實施例中，積體電路中的一或多個半導體裝置包含一個基板以及一或多個單元區域。相對於第一方向(例如X軸)，單元區域具有相對的第一邊以及第二邊。單元區域具有在基板上形成的主動區，主動區沿著平行於X軸的方向延伸。在一些實施例中，相對於垂直的第二方向(例如Y軸)上的假想的第一參考線，第一主動區包含與第一參考線對齊的第一端。在一些實施例中，第一邊平行且接近第一參考線。在一些實施例中，相對於平行於Y軸的假想的第二參考線，第二主動區包含與第二參考線對齊的第二端。在一些實施例中，第二邊平行且接近第二參考線。閘極結構對應地位於第一主動區以及第二主動區上。相對於X軸，中介區分離第一主動區以及第二主動區。相對於Y軸，選定的閘極結構的第一端鄰接於第一主動區與第二主動區之間的中介區。在一些實施例中，每個閘極結構不存在於第一主動區與第二主動區之間的中介區。在一些實施例中，第一主動區與第二主動區之間的中介區不會被閘極結構重疊。
在一些實施例中，隔離偽閘極佔據中介區。在一些實施例中，半導體裝置包含較低洩漏(lower-leakage，LL)部位。在一些實施例中，半導體裝置包含較高洩漏 (higher-leakage，HL)部位。在一些實施例中，第一主動區實質上位於LL部位之中；且相對於Y軸，第一主動區配置有一高度，此高度促使漏電流低於預定閾值。在一些實施例中，第二主動區實質上位於HL部位之中；且相對於Y軸，第二主動區配置有一高度，此高度高於第一主動區的高度，用以達到更高的性能，例如使開關速度達到或超過預定閾值。在一些實施例中，第二隔離偽閘極將一或多個第一主動區分離成第一部分以及第二部分。在一些實施例中，第三隔離偽閘極將一或多個第二主動區分離成第一部分以及第二部分。隔離偽閘極是包含一或多種絕緣材料的介電結構，且被用作電性隔離結構。因此，隔離偽閘極不是導電結構，因此不能當作例如主動電晶體的閘極電極。
根據另一種方法，基板內的所有主動區(active region，AR)的形狀都是矩形，且皆為完全投影。根據其他方法，從單元區域的一邊到另一邊(例如，從左邊到右邊)連續延伸的主動區域被認定是完全投影。根據其他方法，單元區域中的所有主動區的完全投影會浪費單元區域的空間，例如，因為在單元區域內的給定水平軌道(參考線)上只能有一個主動區，因此在此單元區域中只會有一個電晶體。相較之下，在一些實施例中，對於給定的水平軌道，一或多個隔離偽閘極用於將原本根據另一種方法的完全投影的單獨主動區劃分為位於單元區域中的同一條水平軌道線上的多個主動區，因此單元區域中的同一給定水平軌道 上可以有多個電晶體。因此，在一些實施例中，與其他方法相比，本揭示文件的方法浪費了較少的單元區域的空間，因此提升了電晶體密度(例如，單元區域中的電晶體的數量相對於單元區域的面積的比例)。
第1A~1B圖為根據一些實施例所繪示的積體電路100的對應方塊圖。
積體電路100包含具有單元區域104的半導體裝置102。單元區域104配置有單元部位106以及108。單元部位106是較高性能的部位，因此也是較高洩漏(HL)的部位。單元部位108是較低洩漏(LL)的部位，因此也是較低性能的部位。在第1A圖中，HL部位106鄰接LL部位108。在第1B圖中，HL部位106被LL部位108包圍。在一些實施例中，相對於第1B圖，HL部位106的多個實例被LL部位108包圍。在一些實施例中，單元區域104中的一或多個主動區沒有完全被投影(見第2A圖的FC圖案，在一些實施例中，FC為在未來轉換為隔離偽閘極(future conversion to isolation dummy gate)的縮寫)，且相對於X軸以及Y軸，各自具有不同的間距。在一些實施例中，單元區域104中的一或多個主動區被隔離偽閘極分解或分離，與其他方法相比，隔離偽閘極相應地佔據了中介區。在一些實施例中，單元區域104中的主動區的寬度(相對於X軸)以及高度(相對於Y軸)被配置為根據所需的性能或所需的漏電流而變化。在一些實施例中，隔離偽閘極限制了鄰近的主動區之間的漏電流。在一些實 施例中，相較於設計規則所同意的另一種方法，隔離偽閘極被允許將相鄰的主動區配置得更靠近彼此。在一些實施例中，單元區域性能可以在不犧牲增加的漏電流下，透過增加主動區的尺寸來提高。在一些實施例中，將相鄰的主動區設置於隔離偽閘極之間可以提高了單元面積比以及單元面積效率、主動區密度以及半導體產量。在一些實施例中，在單元區域中分離主動區的隔離偽閘極的配置，減小了不同尺寸的主動區之間的距離，並維持了設計規則檢查(DRC)的合規性。
積體電路100被稱為晶片或微晶片，且是位於半導體材料(例如第3C~3D圖的基板314B)的其中一塊(例如晶圓、晶片或基板)上的一組電子電路或半導體裝置，半導體材料通常是矽或在本揭示文件的預期範圍內的其他合適材料。積體電路100協助將一或多個金屬氧化物半導體場效電晶體(metal oxide semiconductor field-effect transistor，MOSFET)(例如半導體裝置102)整合到晶片中；然而，其他合適的電晶體以及電子元件也在本揭示文件的預期範圍內。積體電路100電性耦合、併入或容納一或多個半導體裝置102。
半導體裝置102是一個電子組件或電子組件組，用以使用半導體材料(例如矽、鍺或砷化鎵，以及有機半導體或在本揭示文件的預期範圍內的其他合適材料)的電子特性以達到其功能。
在一些實施例中，單元區域104是一個單單元區 域。在一些實施例中，關於EDA的描述中的單元區域是指在軟體中，電子電路的示意圖或佈局圖中的組件的抽象表示。以單元為基礎的設計方法是一種幫助設計者在不同的抽象級別下分析晶片設計的技術。舉例而言，一位設計者可以專注於邏輯功能(高級別)，而另一位設計者可以專注於物理實現(低級別)。
在一些實施例中，單元區域104是兩個單元部位的組合，例如HL部位106以及LL部位108，沿著例如第1A圖中的鉛直軸鄰接。在一些實施例中，單元區域104是沿著水平軸鄰接的兩個單元部位的組合。在一些實施例中，在一些實施例中，單元區域104是沿著鉛直軸一個接著一個鄰接的四個單元部位的組合。在一些實施例中，單元區域104是沿著水平軸鄰接的兩個單元部位以及沿著鉛直軸鄰接的另外兩個單元部位的組合。其他合適的單元區域方向均在本揭示文件的預期範圍內。
每個HL部位106以及LL部位108包含一或多個主動區，這些主動區被配置為沒有完全投影。在一些實施例中，每個HL部位106以及LL部位108中的一或多個主動區被一或多個隔離偽閘極分離，這些隔離偽閘極佔據了相應的中介區。隔離偽閘極是一種介電結構，包含一或多種介電材料，並作為電性隔離結構。因此，隔離偽閘極不是導電結構，所以不能當作例如主動電晶體的閘極。在一些實施例中，隔離偽閘極被稱作為介電閘極結構。在一些實施例中，隔離偽閘極是包含在CPODE佈局方案中 的結構的示例。在一些實施例中，CPODE為連續多晶矽跨擴散層邊界(continuous poly on diffusion edge)的縮寫。在一些實施例中，CPODE為連續多晶矽跨氧化物定義層邊界(continuous poly on oxide definition edge)的縮寫。在一些實施例中，隔離偽閘極以閘極結構為前驅物。在一些實施例中，形成介電閘極的步驟，首先形成閘極結構(例如偽閘極)，再犧牲/去除(例如蝕刻)偽閘極以形成溝槽，再選擇性地去除先前位於偽閘極下方的基板的一部分來加深溝槽，接著再用一或多種介電材料來填充溝槽，使得所得到的電性隔離結構(即隔離偽閘極)的物理尺寸相似於犧牲的前驅物(即閘極結構或閘極結構與部分基板的組合)的尺寸。
單元區域104配置有HL部位106，HL部位106是為了性能而被配置，例如提高切換速度。在一些實施例中，HL部位106實質上包含單元區域104中的所有單元面積。在一些實施例中，HL部位106包含一半的單元區域104。在一些實施例中，HL部位106包含單個主動區、多個主動區或是在本揭示文件的預期範圍內的其他合適的HL部分106的配置。
單元區域104進一步配置有LL部位108，LL部位108是為了展示出低漏電流而被配置。在一些實施例中，LL部位108實質上包含單元區域104中的所有單元面積。在一些實施例中，LL部位108包含最多一半的單元區域104。在一些實施例中，LL部位108包含一個主動區、 多個主動區或是在本揭示文件的預期範圍內的其他合適的LL部分108的配置。
在一些實施例中，單元區域104被配置為具有一或多個HL部位106以及一或多個LL部位108，一或多個HL部位106穿插於一或多個LL部位108之中。在一些實施例中，HL部位106與LL部位108之間的距離小於3δ，其中δ為相鄰閘極結構的中心之間的距離(亦稱為閘間距(contact poly pitch，CPP))，且其中δ根據相應的半導體製程技術節點而變化。在一些實施例中，HL部位106與LL部位108之間的距離小於2δ。在一些實施例中，以隔離偽閘極分離的HL部位106與LL部位108之間的距離為1δ。在一些實施例中，HL部位106與LL部位108之間的距離大約為佔據中介區的隔離偽閘極的寬度。在一些實施例中，將HL部位106以及LL部位108放置於更靠近彼此，提高了單元面積效率、主動區密度以及單元區域產量。
第2A圖為根據一些實施例所繪示的半導體裝置的佈局圖202A。
為了討論佈局圖202A，佈局圖202A內的形狀以及圖案使用了2XXA或2XX_A形式的參考數字來進行討論。對應於佈局圖202A的形狀以及圖案的半導體裝置202B(第2B圖)的結構，在第2B圖中以2XXB或2XX_B形式的參考數字來進行討論。
由於第2A圖中的FC圖案224A(於下文討論)， 形成了第2B圖的相應的內部隔離偽閘極，導致第2B圖的相應的主動區沒有被完全投影(於下文討論)。與另一種方法相比，沒有完全投影第2B圖中的所有主動區的一或多個好處，包含減少單元區域空間的浪費、增加主動區密度等。
在一些實施例中，佈局圖202A為半導體裝置(例如半導體裝置102)的佈局圖。在一些實施例中，佈局圖202A用以製造半導體裝置(例如半導體裝置202B(第2B圖))，半導體裝置包含在積體電路(例如積體電路100)之中。在一些實施例中，單元區域204A為單元區域104的示例。在一些實施例中，單元區域204_AA、204_AB、204_AC、204_AD、204_AE、204_AF、204_AG以及204_AH被包含於第2A圖的單元區域204A之中，且用以製造在積體電路(諸如積體電路100)中使用的半導體單元(諸如第2B圖的半導體裝置202B的單元區域204B中的對應的單元區域204_BA、204_BB、204_BC、204_BD、204_BE、204_BF、204_BG以及204_BH)。在一些實施例中，HL部位206A為HL部位106的示例。在一些實施例中，HL部位206A用以製造HL部位(例如HL部位206B(第2B圖))以及HL部位106。在一些實施例中，LL部位208A為LL部位108的示例。在一些實施例中，LL部位208A用以製造相似於單元區域208B(第2B圖)以及108的LL部位。
佈局圖202A包含單元區域204A，單元區域204A為單單元區域。在一些實施例中，單元區域204A 被視為一個較大的單元區域，其包含多個較小的單元區域，諸如單元區域204_AA、204_AB、204_AC、204_AD、204_AE、204_AF、204_AG以及204_AH。
在一些實施例中，單元區域204A被視為一個較大的單元區域，其包含兩個中等尺寸的單元區域，由假想的中央鉛直參考線219A相對於X軸分離。在一些實施例中，兩個中等的單元區域各自被視為一個「較大的」單元區域，各自包含多個較小的單元區域。舉例而言，位於參考線219A左側的中等單元區域包含單元區域204_AA、204_AB、204_AC以及204_AD，且位於參考線219A右側的中等單元區域包含單元區域204_AE、204_AF、204_AG以及204_AH。
在一些實施例中，單元區域204A被視為一個較大的單元區域，其包含兩個中等尺寸的單元區域，由假想的中央水平參考線201B相對於Y軸分離。在一些實施例中，兩個中等的單元區域各自被視為一個「較大的」單元區域，各自包含多個較小的單元區域。舉例而言，位於參考線201B上方的中等單元區域包含單元區域204_AA、204_AB、204_AE以及204_AF，且位於參考線201B下方的中等單元區域包含單元區域204_AC、204_AD、204_AG以及204_AH。
在一些實施例中，單元區域204A被視為一個較大的單元區域，其包含四個中等尺寸的單元區域，由假想的水平參考線201A、201B以及201C相對於Y軸分離。 在一些實施例中，四個中等的單元區域各自被視為一個「較大的」單元區域，各自包含多個較小的單元區域。例如，位於參考線20lA上方的中等單元區域包含單元區域204_AA、204_AE；位於參考線201A以及201B之間的中等單元區域包含204_AB、204_AF；位於參考線201B以及201C之間的中等單元區域包含單元區域204_AC、204_AG；且位於參考線201C下方的中等單元區域包含204_AD以及204_AH。
在一些實施例中，單元區域204A被視為一個較大的單元區域，其包含四個中等尺寸的單元區域，由參考線219A相對於X軸分離，且由參考線201B相對於Y軸分離。在一些實施例中，四個中等的單元區域各自被視為一個「較大的」單元區域，各自包含多個較小的單元區域。例如，位於參考線219A左側且位於參考線201B上方的中等單元區域包含單元區域204_AA、204_AB；位於參考線219A左側且位於參考線201B下方的中等單元區域包含204_AC、204_AD；位於參考線219A右側且位於參考線201B上方的中等單元區域包含單元區域204_AE、204_AF；位於參考線219A右側且位於參考線201B下方的中等單元區域包含204_AG以及204_AH。其他合適的單元區域方向均在本揭示文件的預期範圍內。
佈局圖202A進一步包含位於基板之中的多個n型井圖案212A。在一些實施例中，n型井圖案212A以及基板皆位於第一層340(第3C~3D圖)(例如基板層390) 之中。n型井圖案212A被配置了沿著第一方向延伸的寬度以及沿著垂直的第二方向延伸的高度。在第2A圖中，第一方向以及第二方向對應的是X軸以及Y軸。在一些實施例中，第一方向以及第二方向對應的不是X軸以及Y軸。n型井圖案212A沿著X軸以及沿著Y軸與彼此分離；然而，其他方向均在本揭示文件的預期範圍內。
佈局圖202A進一步包含位於相對於X軸的對立側的邊210AR以及邊210AL。在一些實施例中，對立的邊210AR以及邊210AL對應至單元邊界。單元區域204A包含主動區圖案組216A_1以及216A_2，其包含沿著X軸的寬度(Xδ，例如9δ、10δ)以及沿著Y軸的高度(H_X，例如H_1、H_2)。在一些實施例中，主動區的區域以氧化物為界，且被稱為氧化物尺寸(oxide-dimensioned，OD)區域或氧化物擴散(oxide diffusion，OD)區域。在一些實施例中，主動區圖案組216A_1以及216A_2位於佈局圖202A的第一層340(第3C~3D圖)之中。在根據佈局圖202A製造半導體裝置時，主動區圖案組216A_1以及216A_2造成了主動區組216B_1以及216B_2(第2B圖)中的對應主動區的產生。
佈局圖202A進一步包含假想的參考線201A、201B、201C、218A、219A、220A、232AT以及232AB。在一些實施例中，假想的參考線是在其上放置佈局圖202A的形狀以及圖案的定向線/軌跡。在一些實施例中，假想的 參考線201A、201B、201C、218A、219A、220A、232AT以及232AB為單元區域邊界。參考線218A平行於Y軸延伸。相對於X軸，主動區圖案組216A_2包含與參考線218A對齊的端點。在一些實施例中，第一邊210AR平行且接近參考線218A。參考線220A平行於Y軸延伸。相對於X軸，主動區圖案組216A_1包含與參考線220A對齊的端點。在一些實施例中，第二邊210AL平行且接近參考線220A。在一些實施例中，參考線219A代表單元邊界。在一些實施例中，中央參考線219A代表HL部位206A以及LL部位208A之間的邊界。在一些實施例中，參考線219A是單元區域204A的鉛直中央參考線。在一些實施例中，參考線219A是單元區域204_AA與204_AE之間、單元區域204_AB與204_AF之間、單元區域204_AC與204_AG之間、單元區域204_AD與204_AH之間的單元邊界。在一些實施例中，第一邊210AR以及第二邊210AL代表單元區域邊界。
佈局圖202A進一步包含具有多個閘極圖案215A的閘極圖案組222A。閘極圖案組222A的閘極圖案對應地覆蓋在主動區圖案組216A_1以及216A_2上。在一些實施例中，閘極圖案組222A中的閘極圖案位於第二層342(第3C~3D圖)(例如閘極層396(第3C~3D圖))。在一些實施例中，第二層342位於第一層340之上。在一些實施例中，閘極層396位於第二層342之中的金屬上覆擴散層(未示出)之上的第三層之中。在一些實施例中， 閘極圖案組222A中的閘極圖案對應至閘極結構組222B(第2B圖)中的閘極結構。
在第2A圖中，閘極圖案組222A的其中一個閘極圖案與參考線218A共線。相對於X軸，主動區圖案組216A_2中的所有主動區圖案均從參考線219A向參考線218A延伸，使得主動區圖案組216A_2中的每個主動區圖案的最右端與參考線218A對齊。參考線218A平行且接近單元區域204A的第一邊210AR。在一些實施例中，主動區圖案組216A_2中並非所有，但主動區圖案的第一大部分的最右端與參考線218A對齊。
第2A圖進一步包含平行於Y軸延伸的假想的參考線217A。在第2A圖中，閘極圖案組222A的一個閘極圖案與參考線217A共線。相對於X軸，主動區圖案組216A_2的所有主動區圖案從參考線218A向參考線219A延伸，使得主動區圖案組216A_2中的每個主動區圖案的最左端與參考線217A對齊。在一些實施例中，主動區圖案組216A_2中並非所有，但主動區圖案的第二大部分的最左端與參考線217A對齊。在一些實施例中，主動區圖案組216A_2中的主動區圖案的第一大部分與第二大部分相同。
在第2A圖中，閘極圖案組222A的一個閘極圖案與參考線220A共線。相對於X軸，主動區圖案組216A_1的所有主動區圖案從參考線219A向參考線220A延伸，使得主動區圖案組216A_1中的每個主動區圖案的最左端 與參考線220A對齊。參考線220A平行且接近單元區域204A的第二邊210AL。在一些實施例中，主動區圖案組216A_1中並非所有，但主動區圖案的第一大部分的最左端與參考線220A對齊。
第2A圖進一步包含平行於Y軸延伸的假想的參考線221A。在第2A圖中，閘極圖案組222A的一個閘極圖案與參考線221A共線。相對於X軸，主動區圖案組216A_1的所有主動區圖案從參考線220A向參考線219A延伸，使得主動區圖案組216A_1中的每個主動區圖案的最右端與參考線221A對齊。在一些實施例中，主動區圖案組216A_1中並非所有，但主動區圖案的第二大部分的最右端與參考線221A對齊。在一些實施例中，主動區圖案組216A_1中的主動區圖案的第一大部分與第二大部分相同。
在一些實施例中，第一子閘極圖案組223A_1位於參考線218A以及第一邊210AR之間，第二子閘極圖案組223A_2位於參考線220A以及第二邊210AL之間。在一些實施例中，第三子閘極圖案組223A_3位於主動區圖案組216A_2以及中央參考線219A之間。在一些實施例中，第四子閘極圖案組223A_4位於主動區圖案組216A_1以及中央參考線219A之間。在一些實施例中，子閘極圖案組223A_1、223A_2、223A_3以及223A_4中的閘極圖案為偽閘極圖案。在一些實施例中，偽閘極圖案用以將單元區域與另一個單元區域隔離。在一些實施例 中，偽閘極不是電晶體的一部分。在一些實施例中，一或多個偽閘極圖案被佈置於單元區域的邊緣，諸如單元區域204A或單元區域204_AA、204_AB、204_AC、204_AD、204_AE、204_AF、204_AG以及204_AH。在一些實施例中，第一邊210AR以及第二邊210AL代表單元區域的多個部分。在一些實施例中，參考線218A以及220A代表單元邊界的多個部分。在一些實施例中，中央參考線219A代表對應的單元邊界的一部分。在一些實施例中，參考線201A、201B以及201C代表對應的單元邊界的多個部分。在一些實施例中，子閘極圖案組223A_1對應於單元邊界。在一些實施例中，閘極圖案215A的子閘極圖案組223A_1、223A_2、223A_3以及223A_4代表對應的單元邊界的多個部分。
在第2A圖中，n型井圖案212A的配置的變化是可以預期的。在一些實施例中，相對於X軸：位於主動區圖案組216A_1的對應的主動區圖案之下的n型井圖案212A的實例的左端在子閘極圖案組223A_2的兩個閘極圖案之間延伸；位於主動區圖案組216A_1的對應的主動區圖案之下的n型井圖案212A的實例的右端在子閘極圖案組223A_4的兩個閘極圖案之間延伸；位於主動區圖案組216A_2的對應的主動區圖案之下的n型井圖案212A的實例的左端在子閘極圖案組223A_3的兩個閘極圖案之間延伸；且位於主動區圖案組216A_2的對應的主動區圖案之下的n型井圖案212A的實例的右端在子閘極圖案組 223A_1的兩個閘極圖案之間延伸。
在一些實施例中，相對於X軸：位於主動區圖案組216A_1的對應的主動區圖案之下的n型井圖案212A的實例的左端延伸超越參考線220A，但不位於子閘極圖案組223A_2的任何閘極圖案之下；位於主動區圖案組216A_1的對應的主動區圖案之下的n型井圖案212A的實例的右端延伸超越覆蓋主動區圖案組216A_1中的主動區圖案右端的閘極圖案，但不位於子閘極圖案組223A_4的任何閘極圖案之下；位於主動區圖案組216A_2的對應的主動區圖案之下的n型井圖案212A的實例的左端延伸超越覆蓋主動區圖案組216A_2中的主動區圖案左端的閘極圖案，但不位於子閘極圖案組223A_3的任何閘極圖案之下；且位於主動區圖案組216A_2的對應的主動區圖案之下的n型井圖案212A的實例的右端延伸超越參考線218A，但不位於子閘極圖案組223A_2的任何閘極圖案之下。
佈局圖202A進一步包含在未來轉換的隔離偽閘極(future conversion to isolation dummy gate，FC)圖案224A，FC圖案224A相對於Y軸延伸。根據第2A圖的佈局圖202A製造半導體裝置，可以得到第2B圖的半導體裝置202B，更具體而言，根據第2A圖的FC圖案224A製造半導體裝置，可以得到第2B圖的隔離偽閘極244B。給定的FC圖案224A覆蓋對應的閘極圖案的給定部分，且閘極圖案的給定部分覆蓋對應的主動區圖 案的一部分；閘極圖案以及主動區圖案的給定的部分代表中介區226A。
在一些實施例中，相對於Y軸，第2A圖中的給定的區域226A被視為介入對應的閘極圖案，因為給定的區域226A位於對應的閘極圖案的上方部位以及下方部位之間。對應的閘極圖案的上方部位沒有位於對應的FC圖案224A的下方，即未被對應的FC圖案224A覆蓋。對應的閘極圖案的下方部位沒有位於對應的FC圖案224A的下方，即未被對應的FC圖案224A覆蓋。因此，給定的區域226A被視為在對應的閘極圖案的未覆蓋的上方部位以及下方部位之間介入。在一些實施例中，相對於Y軸，給定的區域226A的尺寸小於對應的FC圖案224A的尺寸。在一些實施例中，相對於Y軸，給定的區域226A的尺寸約等於對應的FC圖案224A的尺寸。
根據回顧，第2A圖中的中介區對應於第2B圖中的中介區226B。相似地，在一些實施例中，相對於Y軸，第2B圖中的給定的區域226B被視為介入對應的閘極，因為給定的區域226B位於的上方部位的閘極以及下方部位的閘極之間。給定的區域226B被對應的隔離偽閘極244B佔據，其中，相對於Y軸，對應的隔離偽閘極244B將上方部位的閘極與下方部位的閘極分離。在一些實施例中，相對於Y軸，給定的區域226B的尺寸小於對應的隔離偽閘極244B的尺寸。在一些實施例中，相對於Y軸，給定的區域226B的尺寸約等於對應的隔離偽閘極244B 的尺寸。
在一些實施例中，相對於X軸，第2A圖中的給定的區域226A被視為介入對應的主動區圖案，因為給定的區域226A位於對應的主動區圖案的左側部位以及右側部位之間。對應的主動區圖案的左側部位沒有位於對應的FC圖案224A的下方，即未被對應的FC圖案224A覆蓋。對應的主動區圖案的右側部位沒有位於對應的FC圖案224A的下方，即未被對應的FC圖案224A覆蓋。因此，給定的區域226A被視為在對應的主動區圖案的未覆蓋的左側部位以及右側部位之間介入。在一些實施例中，相對於X軸，給定的區域226A的尺寸約等於對應的FC圖案224A的尺寸。在一些實施例中，相對於Y軸，給定的區域226A的尺寸小於對應的FC圖案224A的尺寸。
根據回顧，第2A圖中的中介區對應於第2B圖中的中介區226B。相似地，在一些實施例中，相對於X軸，第2B圖中的給定的區域226B被視為介入對應的主動區，因為給定的區域226B位於的左側主動區以及右側主動區之間。給定的區域226B被對應的隔離偽閘極244B佔據，其中，相對於X軸，對應的隔離偽閘極244B將左側的主動區與右側主動區分離。在一些實施例中，相對於X軸，位於左側主動區以及右側主動區之間的隔離偽閘極244B的實例被稱為內部隔離偽閘極244B。相反地，在此類實施例中，沒有位於同一個單元區域的對應的左側主動區以及右側主動區之間的隔離偽閘極244B的實例，被稱為外 部隔離偽閘極244B。在此類實施例中，相對於X軸，外部隔離偽閘極244B位於對應的單元區域的邊界處或附近，且與左側主動區或右側主動區相鄰，但不與同一個單元格區域的左側主動區以及右側主動區兩者相鄰。在一些實施例中，相對於X軸，給定的區域226B的尺寸約等於對應的隔離偽閘極244B的尺寸。在一些實施例中，相對於X軸，給定的區域226B的尺寸小於對應的隔離偽閘極244B的尺寸。
在一些實施例中，FC圖案224A沿著與第一方向以及第二方向垂直的第三方向延伸。在第2A圖中，第三方向與Z軸平行(第2A圖中未示出)。更具體而言，在一些實施例中，FC圖案224A從第一層340的底部延伸到第二層342的頂部。在一些實施例中，FC圖案224A從第一層340延伸到第三層。在一些實施例中，FC圖案224A從基板層390(第3C圖)延伸經過n型井層392、主動區層394(第3C~3D圖)以及閘極層396。其他FC圖案的配置、佈局層上的佈置或FC圖案224A的數量均在本揭示文件的範圍內。
在一些實施例中，每個FC圖案224A指定了完全投影的單元區域中的主動區圖案之間以及閘極圖案之間在未來的分離或中斷。在一些實施例中，每個FC圖案224A為對應的內部隔離偽閘極244B的前驅物。在一些實施例中，一或多個FC圖案224A被配置在主動區圖案組216A_1以及216A_2中的主動區圖案的大部分上。在一 些實施例中，相對於X軸，FC圖案224A的對應部位被設置於與對應的主動區圖案的最靠近的端點相距至少2δ的位置。在一些實施例中，主動區圖案的寬度至少為2δ。在一些實施例中，主動區圖案的寬度至少為3δ(見第15C圖)。在一些實施例中，部分的主動區圖案與1δ一樣窄(見第15C圖)。
佈局圖202A包含較低洩漏(LL)部位208A以及較高洩漏(HL)部位206A。主動區圖案組216A_2的主動區圖案實質上位於LL部位208A內。主動區圖案組216A_1的主動區圖案實質上位於HL部位206A內。相對於Y軸，主動區圖案組216A_2的主動區圖案配置有高度H_1，高度H_1促使漏電流低於預定閾值。相對於Y軸，主動區圖案組216A_1的主動區圖案配置有高度H_2，高度H_2大於主動區圖案組216A_2的高度，且支援了預定閾值內的開關速度。在一些實施例中，具有高度H_2的主動區圖案為HL部位。在一些實施例中，具有高度H_1的主動區圖案為LL部位。在一些實施例中，相對於單元區域內的其他主動區圖案，較大的主動區圖案被配置為HL部位組。在一些實施例中，相對於單元區域內的其他主動區圖案，較小的主動區圖案被配置為LL部位組。在一些實施例中，相對於Y軸，主動區圖案組216A_1的主動區圖案的大小為主動區圖案組216A_2的主動區圖案的大小的兩倍。
相對於X軸，主動區圖案組216A_1以及 216A_2的一或多個主動區圖案被一或多個對應的FC圖案224A覆蓋。FC圖案224A的長軸相對於Y軸延伸。在一些實施例中，一或多個FC圖案224A的長軸從閘極圖案222A的第一端相對於Y軸延伸至閘極圖案222A的第二端。主動區圖案組216A_2中的主動區圖案由具有距離S_1的對應的間隙228A彼此分開。主動區圖案組216A_1中的主動區圖案由具有距離S_1的對應的間隙230A彼此分開。在一些實施例中，間隙228A以及230A被配置有相同的高度。在一些實施例中，間隙228A以及230A被配置有不同的高度。在一些實施例中，距離S_1是由對應的半導體製程科技節點的設計規則所決定。在一些實施例中，距離S_1是根據對應的半導體製程科技節點的設計規則所允許的最小高度。為了描述本揭示文件的實施例，間隙高度以S_X的形式標記，其中X是非負數的整數或分數。為了描述本揭示文件的實施例，主動區高度已H_X的形式標記，其中X是非負整數。
主動區圖案組216A_1中的最上方以及最下方的主動區圖案與對應的參考線232AT以及232AB以距離S_½分離。在一些實施例中，參考線232AT以及232AB為單元邊界。主動區圖案組216A_2中的最上方以及最下方的主動區圖案與對應的參考線232AT以及232AB以距離S_½分離。主動區圖案組216A_2中的主動區圖案的尺寸與主動區圖案組216A_1中的主動區圖案的尺寸不同(例如，具有對應的高度H_1以及H_2)。在一些實施例中， 位於n型井圖案212A中的主動區圖案組216A_1、216A_2被配置為p型擴散材料，並支援p通道金屬氧化物半導體(p-channel metal oxide semiconductor，PMOS)。在一些實施例中，位於n型井圖案212A之外的主動區圖案組216A_1、216A_2被配置為n型擴散材料，並支援n通道金屬氧化物半導體(n-channel metal oxide semiconductor，NMOS)。
在一些實施例中，單元區域204_AE、204_AF、204_AG以及204_AH根據以下的設計規則(1)配置。在一些實施例中，單元區域204_AA、204_AB、204_AC以及204_AD由以下的設計規則(2)表示。在一些實施例中，單元區域204A由以下的設計規則(3)表示。
設計規則(1)：單元高度=2×S_1+2×H_1
設計規則(2)：單元高度=1.5×S_1+1.5×H_2
第2B圖為根據一些實施例所繪示的半導體裝置202B的平面圖。
半導體裝置202B是半導體裝置102的示例。在一些實施例中，半導體裝置202B被配置為在積體電路100中使用。在一些實施例中，單元區域204B是單元區域104的示例。第2B圖中的單元區域204B、204_BA、204_BB、204_BC、204_BD、204_BE、204_BF、204_BG以及204_BH對應至單元區域204A、204_AA、204_AB、204_AC、204_AD、204_AE、204_AF、204_AG以及204_AH。在一些實施例中，HL部位206B 是HL部位106的示例。在一些實施例中，HL部位206B被配置為在單元區域104中使用。在一些實施例中，LL部位208B是LL部位108的示例。在一些實施例中，LL部位208B被配置為在單元區域104中使用。
單元區域204B配置有隔離偽閘極244B以及中介區226B。更具體而言。隔離偽閘極244B佔據對應的中介區226B。在一些實施例中，與參考線217B、218B、220B以及221B相對應地對齊的閘極電極中的選定閘極電極的至少選定部分，被對應的隔離偽閘極取代，其中選定部分另外可能覆蓋對應的主動區的對應端。在此類實施例中，在關於單元區域204B的上下文中，隔離偽閘極244B被稱為內部隔離偽閘極，而取代選定閘極結構的選定部分的隔離偽閘極被稱為外部隔離偽閘極。在一些實施例中，不僅是選定部分，所有與參考線217B、218B、220B以及221B相對應地對準的選定閘極電極被對應的隔離偽閘極取代。
半導體裝置202B包含單元區域204B，單元區域204B包含平行於X軸延伸的主動區組216B_1以及216B_2中的主動區。主動區組216B_1包含主動區213B_1以及213B_2的實例。主動區組216B_2包含主動區213B_1、213B_2以及213B_3的實例。主動區213B_1以及213B_2的每個實例是非完全投影主動區的示例。主動區213B_3的每個實例是完全投影主動區的示例。相對於平行於Y軸延伸的假想的中央參考線219B， 單元區域204B被佈置成使得中央參考線219B相對於X軸位於單元區域204B的中央。相對於平行於Y軸延伸的假想的第一參考線218B，主動區組216B_2中的兩個或更多個主動區的第一端部位從中央參考線219B延伸一段相對於X軸的距離到第一參考線218B。單元區域204B的第一邊210BR平行且接近第一參考線218B。相對於平行於Y軸延伸的假想的第二參考線220B，主動區組216B_1中的兩個或更多個主動區的第二端部位從中央參考線219B延伸一段距離到第二參考線220B。單元區域204B的第二邊210BL平行且接近第二參考線220B。第二邊210BL位於單元區域204B上相對於第一邊210BR的對立側。位於左側的主動區213B_1的對應實例以及位於右側的主動區213B_2的對應實例包含與X軸平行且共線的對應長軸。在一些實施例中，位於左側的主動區213B_1的實例以及位於右側的主動區213B_2的對應實例被中介區226B的對應實例分離。在一些實施例中，主動區213B_1的第一組實例以及主動區213B_2的第二組實例由中介區226B的實例分離。
在第2B圖中，在一些實施例中，主動區組216B_2中並非所有，但第一大部分的主動區的最右端與參考線218B對齊。相對於X軸，主動區組216B_2的所有主動區從參考線218B向參考線219B延伸，使得主動區組216B_2中的每個主動區的最左端與參考線217B對齊。在一些實施例中，主動區組216B_2中並非所有，但 第二大部分的主動區的最左端與參考線217B對齊。在一些實施例中，主動區組216B_1中的第一大部分主動區與第二大部分主動區相同。
在第2B圖中，在一些實施例中，主動區組216B_1中並非所有，但第一大部分的主動區的最左端與參考線220B對齊。相對於X軸，主動區組216B_1的所有主動區從參考線220B向參考線219B延伸，使得主動區組216B_1中的每個主動區的最右端與參考線221B對齊。在一些實施例中，主動區組216B_1中並非所有，但第二大部分的主動區的最右端與參考線221B對齊。在一些實施例中，主動區組216B_1中的第一大部分主動區與第二大部分主動區相同。
參考第2B圖，與其他方法相比，由相應的隔離偽閘極224B佔據的中介區226B位於主動區組216B_1以及216B_2的主動區中的不同位置。在一些實施例中，閘極結構222B的部位的移除，以及主動區組216B_1、216B_2中的主動區的對應部位的移除，是在鰭式場效電晶體(fin field-effect transistor，FinFET)技術、奈米片場效電晶體技術、環繞式結構技術等技術中實現。
半導體裝置202B配置有佔據對應的中介區226B的隔離偽閘極244B。並非所有的主動區組216B_1以及216B_2中的主動區實例都與另一個主動區實例共線。相對於X軸，並非所有的隔離偽閘極244B的內部實例都必須與隔離偽閘極244B的另一內部實例共線。相對於X 軸，隔離偽閘極244B的各種實例位於每個主動區的不同位置。主動區組216B_1中的每個主動區具有高度H_2，主動區組216B_2中的每個主動區具有高度H_1，相對於Y軸，其中H_1<H_2。
第3A圖為根據一些實施例所繪示的半導體裝置的佈局圖302A。
為了討論佈局圖302A，佈局圖302A內的形狀以及圖案使用了3XXA或3XX_A形式的參考數字來進行討論。對應於佈局圖302A的形狀以及圖案的半導體裝置302B(第3B圖)的結構，在第3B圖中以3XXB或3XX_B形式的參考數字來進行討論。
由於第3A圖中的FC圖案324A(於下文討論)，形成了第3B圖的相應的內部隔離偽閘極，導致第3B圖的相應的主動區沒有被完全投影(於下文討論)。與另一種方法相比，沒有完全投影第3B圖中的所有主動區的一或多個好處，包含減少單元區域空間的浪費、增加主動區密度等。
在一些實施例中，佈局圖302A為半導體裝置(例如半導體裝置102)的佈局圖。在一些實施例中，佈局圖302A用以製造半導體裝置(例如半導體裝置302B(第3B圖))，半導體裝置包含在積體電路(例如積體電路100)之中。在一些實施例中，單元區域304A為單元區域104的示例。在一些實施例中，單元區域304_AA、304_AB、304_AC、304_AD、304_AE、304_AF、304_AG以及304_AH被包含於第3A圖的單元區域304A之中，且 用以製造在積體電路(諸如積體電路100)中使用的半導體單元(諸如第3B圖的半導體裝置302B的單元區域304B中的對應的單元區域304_BA、304_BB、304_BC、304_BD、304_BE、304_BF、304_BG以及304_BH)。在一些實施例中，HL部位(例如HL部位106)由主動區圖案316A_1表示，每個主動區圖案316A_1具有相對於Y軸的高度H_3。在一些實施例中，LL部位(例如LL部位108)由主動區圖案316A_2以及316A_3表示，每個主動區圖案316A_2以及316A_3具有高度H_1。
在第3A圖中，相對於X軸，主動區圖案316A_1、316A_2以及316A_3的實例沒有完全投影。在一些實施例中，主動區圖案316A_2的實例與主動區圖案316A_1的實例之間的距離小於或等於1δ，或小於FC圖案324A的寬度，或小於閘極圖案組322A的閘極圖案的寬度。
佈局圖302A包含單元區域304A，單元區域304A為單單元區域。在一些實施例中，單元區域304A被視為一個較大的單元區域，其包含多個較小的單元區域，諸如單元區域304_AA、304_AB、304_AC、304_AD、304_AE、304_AF、304_AG以及304_AH。
在一些實施例中，單元區域304A被視為一個較大的單元區域，其包含兩個中等尺寸的單元區域，由假想的中央鉛直參考線319A相對於X軸分離。在一些實施例中，兩個中等的單元區域各自被視為一個「較大的」單元區域，各自包含多個較小的單元區域。舉例而言，位於參 考線319A左側的中等單元區域包含單元區域304_AA、304_AB、304_AC以及304_AD，且位於參考線219A右側的中等單元區域包含單元區域304_AE、304_AF、304_AG以及304_AH。
在一些實施例中，單元區域304A被視為一個較大的單元區域，其包含兩個中等尺寸的單元區域，由假想的中央水平參考線301B相對於Y軸分離。在一些實施例中，兩個中等的單元區域各自被視為一個「較大的」單元區域，各自包含多個較小的單元區域。舉例而言，位於參考線301B上方的中等單元區域包含單元區域304_AA、304_AB、304_AE以及304_AF，且位於參考線301B下方的中等單元區域包含單元區域304_AC、304_AD、304_AG以及304_AH。
在一些實施例中，單元區域304A被視為一個較大的單元區域，其包含四個中等尺寸的單元區域，由假想的水平參考線301A、301B以及301C相對於Y軸分離。在一些實施例中，四個中等的單元區域各自被視為一個「較大的」單元區域，各自包含多個較小的單元區域。例如，位於參考線301A上方的中等單元區域包含單元區域304_AA、304_AE；位於參考線301A以及301B之間的中等單元區域包含304_AB、304_AF；位於參考線301B以及301C之間的中等單元區域包含單元區域304_AC、304_AG；且位於參考線301C下方的中等單元區域包含304_AD以及304_AH。
在一些實施例中，單元區域304A被視為一個較大的單元區域，其包含四個中等尺寸的單元區域，由參考線319A相對於X軸分離，且由參考線301B相對於Y軸分離。在一些實施例中，四個中等的單元區域各自被視為一個「較大的」單元區域，各自包含多個較小的單元區域。例如，位於參考線319A左側且位於參考線301B上方的中等單元區域包含單元區域304_AA、304_AB；位於參考線319A左側且位於參考線301B下方的中等單元區域包含304_AC、304_AD；位於參考線319A右側且位於參考線301B上方的中等單元區域包含單元區域304_AE、304_AF；位於參考線319A右側且位於參考線301B下方的中等單元區域包含304_AG以及304_AH。其他合適的單元區域方向均在本揭示文件的預期範圍內。
佈局圖302A進一步包含位於基板之中的多個n型井圖案312A。在一些實施例中，n型井圖案312A以及基板皆位於第一層340(第3C~3D圖)(例如基板層390)之中。n型井圖案312A被配置了沿著X軸延伸的寬度以及沿著Y軸延伸的高度。在第3A圖中，第一方向以及第二方向對應的是X軸以及Y軸。在一些實施例中，第一方向以及第二方向對應的不是X軸以及Y軸。n型井圖案312A沿著X軸與彼此分離；然而，其他方向均在本揭示文件的預期範圍內。n型井圖案312A的佈置變化被假設相似於n型井圖案212A的佈置變化。
佈局圖302A進一步包含位於相對於X軸的對立 側的邊310AR以及邊310AL。在一些實施例中，對立的邊310AR以及邊310AL對應至單元邊界。單元區域304A包含主動區圖案316A_1、316A_2以及316A_3，其包含相對於X軸的δ的倍數(Xδ)的寬度以及相對於Y軸的高度(H_X)，其中X為非負數之整數。在一些實施例中，主動區的區域以氧化物為界，且被稱為氧化物尺寸(OD)區域或氧化物擴散(OD)區域。在一些實施例中，主動區圖案316A_1、316A_2以及316A_3位於佈局圖302A的第一層340(第3C~3D圖)之中。在根據佈局圖302A製造半導體裝置時，主動區圖案316A_1、316A_2以及316A_3的實例造成了主動區316B_1、316B_2以及316B_3(第3B圖)的對應實例的產生。
佈局圖302A進一步包含假想的參考線301A、301B、301C、318A、319A、320A、332AT以及332AB。在一些實施例中，假想的參考線是在其上放置佈局圖302A的形狀以及圖案的定向線/軌跡。參考線318A平行於Y軸延伸。相對於X軸，主動區圖案316A_2包含與參考線318A對齊的端點。在一些實施例中，第一邊310AR平行且接近參考線318A，且相對於參考線320A平行於Y軸延伸。相對於X軸，主動區圖案316A_3的實例以及主動區圖案316A_2的選定實例包含與參考線320A對齊的端點。第二邊310AL平行且接近參考線320A。在一些實施例中，參考線319A為單元區域304A的鉛直中央參考線。在一些實施例中，參考線319A是單元區域304_AA與 304_AE之間、單元區域304_AB與304_AF之間、單元區域304_AC與304_AG之間、單元區域304_AD與304_AH之間的單元邊界。在一些實施例中，主動區圖案316A_3從參考線318A延伸至參考線320A。在一些實施例中，主動區圖案316A_3相應地位於單元區域304A的最上部位以及最下部位。主動區圖案316A_3的實例與對應的參考線332AT以及332AB以距離S_½分離。
佈局圖302A進一步包含具有多個閘極圖案315A的閘極圖案組322A。閘極圖案組322A的閘極圖案對應地覆蓋在主動區圖案316A_1、316A_2及316A_3上。在一些實施例中，閘極圖案組322A中的閘極圖案位於第二層342(第3C~3D圖)(例如閘極層396(第3C~3D圖))。在一些實施例中，第二層342位於第一層340之上。在一些實施例中，閘極層396位於第二層342之中的金屬上覆擴散層(未示出)之上的第三層之中。在一些實施例中，閘極圖案組322A中的閘極圖案對應至閘極結構組322B(第3B圖)中的閘極結構。
在第3A圖中，閘極圖案組322A的其中一個閘極圖案與參考線318A共線。相對於X軸，所有的主動區圖案316A_2均從參考線319A向參考線318A延伸，使得每個主動區圖案316A_2的最右端與參考線318A對齊。參考線318A平行且接近單元區域304A的第一邊310AR。在一些實施例中，主動區圖案316A_2中並非所有，但主動區圖案的第一大部分的最右端與參考線318A 對齊。
第3A圖進一步包含平行於Y軸延伸的假想的參考線317A。在第3A圖中，閘極圖案組322A的一個閘極圖案與參考線317A共線。相對於X軸，所有主動區圖案316A_2從參考線318A向參考線319A延伸，使得每個主動區圖案316A_2的最左端與參考線317A對齊。在一些實施例中，主動區圖案316A_2中並非所有，但主動區圖案的第二大部分的最左端與參考線317A對齊。在一些實施例中，主動區圖案316A_2中的主動區圖案的第一大部分與第二大部分相同。
在第3A圖中，閘極圖案組322A的一個閘極圖案與參考線320A共線。相對於X軸，所有主動區圖案316A_1從參考線319A向參考線320A延伸，使得每個主動區圖案316A_1的最左端與參考線320A對齊。參考線320A平行且接近單元區域304A的第二邊310AL。在一些實施例中，主動區圖案316A_1中並非所有，但主動區圖案的第一大部分的最左端與參考線320A對齊。
第3A圖進一步包含平行於Y軸延伸的假想的參考線321A。在第3A圖中，閘極圖案組322A的一個閘極圖案與參考線321A共線。相對於X軸，所有主動區圖案316A_1從參考線320A向參考線319A延伸，使得每個主動區圖案316A_1的最右端與參考線321A對齊。在一些實施例中，主動區圖案316A_1中並非所有，但主動區圖案的第二大部分的最右端與參考線321A對齊。在一 些實施例中，主動區圖案316A_1中的主動區圖案的第一大部分與第二大部分相同。
在一些實施例中，第一子閘極圖案組323A_1位於參考線318A以及第一邊310AR之間，且第二子閘極圖案組323A_2位於參考線320A以及第二邊310AL之間。在一些實施例中，第一邊310AR以及第二邊310AL代表單元區域的多個部分。在一些實施例中，參考線318A以及320A代表單元邊界的多個部分。在一些實施例中，中央參考線319A代表對應的單元邊界的一部分。在一些實施例中，子閘極圖案組323A_1的多個閘極圖案對應於單元邊界。在一些實施例中，子閘極圖案組323A_1的一個閘極圖案對應於單元邊界。
在第3A圖中，n型井圖案312A的配置的變化是可以預期的。在一些實施例中，相對於X軸：位於對應的主動區圖案316A_1、316A_2之下的n型井圖案312A的實例的左端在子閘極圖案組223A_2的兩個閘極圖案之間延伸；位於對應的主動區圖案316A_1、316A_2之下的n型井圖案312A的實例的右端在子閘極圖案組323A_1的兩個閘極圖案之間延伸。
在一些實施例中，相對於X軸：位於對應的主動區圖案316A_1、316A_2之下的n型井圖案312A的實例的左端延伸超越參考線320A，但不位於子閘極圖案組323A_2的任何閘極圖案之下；位於對應的主動區圖案316A_1、316A_2之下的n型井圖案312A的實例的右 端延伸超越覆蓋主動區圖案316A_1、316A_2的右端的閘極圖案，但不位於子閘極圖案組323A_1的任何閘極圖案之下。
佈局圖302A進一步包含相對於Y軸延伸的FC圖案324A。根據第3A圖的佈局圖302A製造半導體裝置，可以得到第3B圖的半導體裝置302B，更具體而言，根據第3A圖的FC圖案324A製造半導體裝置，可以得到第3B圖的隔離偽閘極344B。給定的FC圖案324A覆蓋對應的閘極圖案的給定部分，且閘極圖案的給定部分覆蓋對應的主動區圖案的一部分；閘極圖案以及主動區圖案的給定的部分代表中介區326A。
在一些實施例中，相對於Y軸，第3A圖中的給定的區域326A被視為介入對應的閘極圖案，因為給定的區域326A位於對應的閘極圖案的上方部位以及下方部位之間。對應的閘極圖案的上方部位沒有位於對應的FC圖案324A的下方，即未被對應的FC圖案324A覆蓋。對應的閘極圖案的下方部位沒有位於對應的FC圖案324A的下方，即未被對應的FC圖案324A覆蓋。因此，給定的區域326A被視為在對應的閘極圖案的未覆蓋的上方部位以及下方部位之間介入。在一些實施例中，相對於Y軸，給定的區域326A的尺寸小於對應的FC圖案324A的尺寸。在一些實施例中，相對於Y軸，給定的區域326A的尺寸約等於對應的FC圖案324A的尺寸。
根據回顧，第3A圖中的中介區對應於第3B圖中 的中介區326B。相似地，在一些實施例中，相對於Y軸，第3B圖中的給定的區域326B被視為介入對應的閘極，因為給定的區域326B位於的上方部位的閘極以及下方部位的閘極之間。給定的區域326B被對應的隔離偽閘極344B佔據，其中，相對於Y軸，對應的隔離偽閘極344B將上方部位的閘極與下方部位的閘極分離。在一些實施例中，相對於Y軸，給定的區域326B的尺寸小於對應的隔離偽閘極344B的尺寸。在一些實施例中，相對於Y軸，給定的區域326B的尺寸約等於對應的隔離偽閘極344B的尺寸。
在一些實施例中，相對於X軸，第3A圖中的給定的區域326A被視為介入對應的主動區圖案，因為給定的區域326A位於對應的主動區圖案的左側部位以及右側部位之間。對應的主動區圖案的左側部位沒有位於對應的FC圖案324A的下方，即未被對應的FC圖案324A覆蓋。對應的主動區圖案的右側部位沒有位於對應的FC圖案324A的下方，即未被對應的FC圖案324A覆蓋。因此，給定的區域326A被視為在對應的主動區圖案的未覆蓋的左側部位以及右側部位之間介入。在一些實施例中，相對於X軸，給定的區域326A的尺寸約等於對應的FC圖案324A的尺寸。在一些實施例中，相對於Y軸，給定的區域326A的尺寸小於對應的FC圖案324A的尺寸。
根據回顧，第3A圖中的中介區對應於第3B圖中的中介區326B。相似地，在一些實施例中，相對於X軸， 第3B圖中的給定的區域326B被視為介入對應的主動區，因為給定的區域326B位於的左側主動區以及右側主動區之間。給定的區域326B被對應的隔離偽閘極344B佔據，其中，相對於Y軸，對應的隔離偽閘極344B將左側的主動區與右側主動區分離。因此，此類左側主動區以及右側主動區是未完全投影的主動區的示例。在一些實施例中，相對於X軸，位於左側主動區以及右側主動區之間的隔離偽閘極344B的實例被稱為內部隔離偽閘極344B。相反地，在此類實施例中，沒有位於同一個單元區域的對應的左側主動區以及右側主動區之間的隔離偽閘極344B的實例，被稱為外部隔離偽閘極344B。在此類實施例中，相對於X軸，外部隔離偽閘極344B位於對應的單元區域的邊界處或附近，且與左側主動區或右側主動區相鄰，但不與同一個單元格區域的左側主動區以及右側主動區兩者相鄰。在一些實施例中，相對於X軸，給定的區域326B的尺寸約等於對應的隔離偽閘極344B的尺寸。在一些實施例中，相對於X軸，給定的區域326B的尺寸小於對應的隔離偽閘極344B的尺寸。
在一些實施例中，FC圖案324A沿著與第一方向以及第二方向垂直的第三方向延伸。在第3A圖中，第三方向與Z軸平行(第3A圖中未示出)。更具體而言，在一些實施例中，FC圖案324A從第一層340延伸到第二層342。在一些實施例中，FC圖案324A從第一層340延伸到第三層。在一些實施例中，FC圖案324A從基板層 390延伸經過n型井層392(第3C~3D圖)、主動區層394以及閘極層396。其他FC圖案的配置、佈局層上的佈置或FC圖案324A的數量均在本揭示文件的範圍內。
在一些實施例中，每個FC圖案324A指定了對應的主動區圖案316A_1、316A_2以及閘極圖案組322A中的一或多個閘極圖案之間在未來的分離或中斷。在一些實施例中，每個FC圖案324A為對應的內部隔離偽閘極344B的前驅物。FC圖案324A位於每個主動區圖案316A_1、316A_2之間。在一些實施例中，相對於X軸，FC圖案324A的寬度小於1δ。FC圖案324A覆蓋了位於主動區圖案316A_1與316A_2的接合處的閘極圖案組322A中的一或多個閘極圖案。
在一些實施例中，佈局圖302A包含較低洩漏(LL)部位，LL部位為主動區圖案316A_2以及316A_3。在一些實施例中，較高洩漏(HL)部位為主動區圖案316A_1。在一些實施例中，主動區圖案316A_2以及316A_3配置有高度H_1，高度H_1促使漏電流低於預定閾值。在一些實施例中，主動區圖案316A_1配置有一高度，其大於主動區圖案316A_2的高度，且支援了預定閾值內的開關速度。在一些實施例中，主動區圖案316A_1被單獨視為HL部位。在一些實施例中，主動區圖案316A_2以及316A_3被單獨視為LL部位。在一些實施例中，相對於Y軸，主動區圖案316A_1的大小為主動區圖案316A_2、316A_3的大小的三倍。
相對於X軸，主動區圖案316A_1以及選定的主動區圖案316A_2被一或多個對應的FC圖案324A覆蓋。相對於Y軸，FC圖案324A的長軸從閘極圖案322A的第一端延伸至閘極圖案322A的另一端或第二端。對應的主動區圖案316A_2以及316A_3由具有距離S_1的對應的間隙328A彼此分開。主動區圖案316A_1之間由具有距離S_3的對應的間隙330A彼此分開。主動區圖案316A_2由具有距離S_2的對應的間隙329A與主動區圖案316A_1分開。在一些實施例中，間隙328A、329A以及330A被配置有相同的高度。在一些實施例中，間隙328A、329A以及330A被配置有不同的高度。在一些實施例中，距離S_1、S_2以及S_3是由對應的半導體製程科技節點的設計規則所決定。在一些實施例中，S_1
Figure 111110694-A0305-02-0047-94
S_2
Figure 111110694-A0305-02-0047-95
S_3。
最上方以及最下方的主動區圖案316A_3與對應的參考線332AT以及332AB以距離S_½分離。在一些實施例中，位於n型井圖案312A中的主動區圖案316A_1、316A_2被配置為p型擴散材料，並支援PMOS。在一些實施例中，位於n型井圖案312A之外的主動區圖案組316A_1、316A_2、316A_3被配置為n型擴散材料，並支援NMOS。
由於每個FC圖案324A，因此第3C圖中的每個主動區圖案316A_1以及316A_2沒有完全投影。由於不存在與任何主動區圖案316A_3的實例相關聯的FC圖案 324A的實例，因此主動區圖案316A_3的每個實例都有完全投影，即完全投影在單元區域304A的左側邊310AL以及右側邊310AR之間。
第3B圖為根據一些實施例所繪示的半導體裝置302B的平面圖。
半導體裝置302B是半導體裝置102的示例且被配置為在積體電路100中使用。在一些實施例中，半導體裝置302B由使用了佈局圖302A的微影製程所製造。在一些實施例中，單元區域304B是單元區域104的示例。第3B圖中的單元區域304B、304_BA、304_BB、304_BC、304_BD、304_BE、304_BF、304_BG以及304_BH對應至單元區域304A、304_AA、304_AB、304_AC、304_AD、304_AE、304_AF、304_AG以及304_AH。在一些實施例中，主動區316B_1為HL部位(例如HL部位106)。在一些實施例中，主動區316B_2以及316B_3為LL部位(例如LL部位108)。
單元區域304B配置有隔離偽閘極344B以及中介區326B。更具體而言。隔離偽閘極344B佔據對應的中介區326B。在一些實施例中，與參考線318B以及320B相對應地對齊的閘極電極中的選定閘極電極的至少選定部分，被對應的隔離偽閘極取代，其中選定部分另外可能覆蓋對應的主動區的對應端。在此類實施例中，在關於單元區域304B的上下文中，隔離偽閘極344B被稱為內部隔離偽閘極，而取代選定閘極結構的選定部分的隔離 偽閘極被稱為外部隔離偽閘極。在一些實施例中，不僅是選定部分，所有與參考線318B以及320B相對應地對準的選定閘極電極被對應的隔離偽閘極取代。
半導體裝置302B包含單元區域304B，單元區域304B包含平行於X軸延伸的主動區316B_2以及316B_3。相對於平行於Y軸延伸的假想的中央參考線319B，單元區域304B被佈置成使得中央參考線319B相對於X軸位於單元區域304B的中央。相對於平行於Y軸延伸的假想的第一參考線318B，兩個或更多個主動區316B_2、316B_3的第一端部位從中央參考線319B延伸一段相對於X軸的距離到第一參考線318B。單元區域304B的第一邊310BR平行且接近第一參考線318B。相對於平行於Y軸延伸的假想的第二參考線320B，兩個或更多個主動區316B_2、316B_3的第二端部位從中央參考線319B延伸一段距離到第二參考線320B。單元區域304B的第二邊310BL平行且接近第二參考線320B。第二邊310BL位於單元區域304B上相對於第一邊310BR的對立側。主動區316B_2的對應實例以及主動區316B_1的對應實例具有對應長軸，這些對應長軸與X軸平行且彼此共線。主動區316B_2的實例以及主動區316B_1的實例由中介區326B的對應實例分離。
參考第3B圖，在一些實施例中，延伸至參考線319B右側的主動區316B_2的參考實例當中，並非所有但第一大部分的主動區的最右端與參考線318B對齊。在 一些實施例中，延伸至參考線319B左側的主動區316B_2的參考實例當中，並非所有但第二大部分的主動區的最左端與參考線320B對齊。在一些實施例中，第一大部分主動區與第二大部分主動區相同。
在第3B圖中，主動區316B_2的所有實例沒有被完全投影，且主動區316B_1的所有實例沒有被完全投影。在一些實施例中，並非所有但大部分的主動區316B_2的實例沒有被完全投影。同樣在第3B圖中，所有主動區316B_3的實例有被完全投影。參考在第3B圖中被隔離偽閘極344B的對應實例所佔據的中介區326B，一些(但不一定全部)被配置為相對於x軸與隔離偽閘極344B的其他實例對齊。在一些實施例中，閘極結構組322B中的閘極結構的部位的移除，以及主動區316B_1、316B_2的對應部位的移除(以實現不完全投影的主動區)，被應用在鰭式場效電晶體(FinFET)技術、奈米片場效電晶體技術、環繞式結構技術等技術中。因此，單元區域304B不具有完全投影的主動區組。
半導體裝置302B配置有佔據對應的中介區326B的隔離偽閘極344B。相對於Y軸，主動區316B_2以及316B_3的每個實例具有高度H_1，且主動區316B_1的每個實例具有高度H_3。在一些實施例中，主動區316B_1的選定實例具有共線且與X軸平行的對應長軸。主動區316B_2的選定實例以及主動區316B_1的對應實例由佔據中介區326B的對應實例的隔離偽閘極 344B的對應實例分離。由於每個隔離偽閘極344B，因此第3B圖中的每個主動區316B_1以及316B_2沒有完全投影。由於不存在與任何主動區316B_3的實例相關聯的隔離偽閘極344B的實例，因此主動區316B_3的每個實例都有完全投影，即完全投影在單元區域304B的左側邊以及右側邊之間。
第3C~3D圖為根據一些實施例所繪示的第3B圖的半導體裝置302B對應的剖面圖。
第3C圖的剖面圖對應於第3B圖的剖面線3C-3C’。在其他結構之中，第3C~3D圖中的每個結構都示出了包含基板314B的基板層390。相對於X軸，中介區326B的給定實例的寬度取決於中介區326B的給定實例所處(即中介)的結構之間的位置。
在第3C圖中，存在兩個位於主動區316B_2的對應實例之間的中介區326B的實例。因此，第3C圖中的中介區326B的兩個實例都比隔離偽閘極344B的單獨實例寬。更具體而言，第3C圖中的中介區326B的兩個實例都比隔離偽閘極344B的兩個實例寬。第3C圖中的中介區326B的兩個實例皆被隔離偽閘極344B的兩個對應實例部分佔據。在更具體而言，第3C圖中的中介區326B的兩個實例都具有等於或大於約3δ的寬度。
在第3D圖中，存在兩個位於對應的主動區對(主動區316B_2的實例以及主動區316B_1的實例)之間的中介區326B的實例。因此，第3D圖中的中介區326B 的兩個實例的寬度實質上都與單獨隔離偽閘極344B實例的寬度相同。第3D圖中的中介區326B的兩個實例實質上皆被隔離偽閘極344B的對應單獨實例完全佔據。
第4A圖為根據一些實施例所繪示的半導體裝置402B的平面圖。
半導體裝置402B是半導體裝置102的示例。在一些實施例中，半導體裝置402B被配置為在積體電路100中使用。半導體裝置402B是第3B圖中的半導體裝置302B的變體。在一些實施例中，單元區域404B是單元區域104的示例。在一些實施例中，主動區416B_1被包含於HL部位(例如HL部位106)之中。在一些實施例中，主動區416B_2以及416B_3被包含於對應的LL部位(例如LL部位108)之中。為了清楚與簡潔的目的，省略了對單元區域內的n型井的描述。然而，應理解，在一些實施例中，單元區域包含n型井結構。
在第4A圖中，單元區域404B包含單元區域404_BA以及404_BB。單元區域404B包含主動區416B_2、416B_3以及一部分的主動區416B_1。對應的主動區對(主動區416B_2的實例以及主動區416B_1的對應部位)被對應的隔離偽閘極444B的對應部位分離。至少一部分的中介區426B被隔離偽閘極444B的對應部位佔據。單元區域404B包含上方以及下方主動區416B_3，主動區416B_3對應地從第一假想參考線418B延伸到第二假想參考線420B。在一些實施例中，上方以 及下方主動區416B_3具有不同的高度(見第13圖)每個主動區416B_2以及416B_3具有高度H_1，然而主動區416B_1具有高度H_3，且H_1<H_3。
主動區416B_1以及主動區416B_2的實例被歸類至主動區組446。在一些實施例中，主動區組446為I字形狀或I形框，I形框的上方水平部位由兩個或更多個上方主動區416B_2組成，I形框的鉛直部位由設置於中央的主動區416B_1組成，而I形框的下方水平部位由兩個或更多個下方主動區416B_2組成。在一些實施例中，此I形框結構經常被主動區組使用，諸如主動區組446。
相對於Y軸，主動區416B_1的上方邊緣450向上延伸並與上方主動區416B_2的中央部位對齊，但在上方主動區416B_2的最上方邊緣451的範圍R_1內。為了討論本揭示文件，範圍以R_X的形式標記，其中X是非負數的整數。上方邊緣450延伸超越主動區416B_2的下方邊界，但不會延伸超越主動區416B_2的上方邊緣451。
參考第4A圖，當觀察者在第4A圖中從左到右平行於X軸檢視時，上方主動區416B_2的上方邊緣451以及主動區416B_1的上方邊緣450形成第一剖面。當觀察者的焦點從左到右平行於X軸移動時，第一剖面相對於Y軸的位置會發生變化。相對於Y軸並從主動區416B_1的中心區域的角度看，第一剖面被描述為朝向單元區域402B的中心位置凹入，其中主動區416B_1的上方邊緣 450凹入到上方主動區416B_2的上方邊緣451下方。因此，主動區組446被描述為主動區的非完全投影、凹狀排列。
同樣參考第4B圖，當觀察者在第4A圖中從左到右平行於X軸檢視時，下方主動區416B_2的下方邊緣451A以及主動區416B_1的下方邊緣450A形成第二剖面。當觀察者的焦點從左到右平行於X軸移動時，第二剖面相對於Y軸的位置會發生變化。相對於Y軸並從主動區416B_1的中心區域的角度看，第二剖面被描述為朝向單元區域402B的中心位置凹入，其中主動區416B_1的下方邊緣450A凹入到下方主動區416B_2的下方邊緣451上方。因此，主動區組446被描述為主動區的非完全投影、凹狀排列
在第4A圖中，主動區組446中的主動區416B_1的上方邊緣450以及上方主動區416B_2的上方邊緣451之間的第一距離，實質上等於主動區組446中的主動區416B_1的下方邊緣450A以及下方主動區416B_2的下方邊緣451A之間的第二距離。在一些實施例中，主動區組446中的主動區416B_1的上方邊緣450以及上方主動區416B_2的上方邊緣451之間的第一距離，不等於主動區組446中的主動區416B_1的下方邊緣450A以及下方主動區416B_2的下方邊緣451A之間的第二距離。
單元區域404B根據設計規則(3)以及(4)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0055-1
Figure 111110694-A0305-02-0055-2
在第4A圖中，S_1是主動區416B_2的兩個實例之間的距離，以及主動區416B的實例與主動區416B_2的對應實例之間的距離。在第4A圖中，距離S_1小於或等於主動區416B_1的高度H_3。高度H_3小於或等於兩倍的高度H_1加上距離S_1。在第4A圖中，相對於X軸，主動區416B_2的寬度等於或大於3δ，且主動區416B_1的寬度等於或大於3δ。在一些實施例中，其他合適的主動區416B_1、416B_2、416B_3的高度以及寬度均在本揭示文件的預期範圍內。
第4B~4E圖為根據一些實施例所繪示的半導體裝置402BA、402BB、402BC以及402BD的平面圖。
對應於第4B~4E圖的半導體裝置402BA、402BB、402BC以及402BD為第4A圖中的半導體裝置402B的變體。為了簡潔、明確以及減少重複性，第4B~4E圖的討論限於半導體裝置402B與半導體裝置402BA、402BB、402BC以及402BD之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
在第4B圖中，單元區域404BA包含兩個主動區組446。單元區域404BA包含單元區域404_BA、404_BB以及404_BC。單元區域404_BA以及404_BC皆包含主動區416B_2、416B_3以及部分的主動區 416B_1。單元區域404_BB包含主動區416B_2以及部分的主動區416B_1。主動區416B_1的一個實例從單元區域404_BB延伸至單元區域404_BA中。主動區416B_1的另一個實例從單元區域404_BB延伸至單元區域404_BC中。
單元區域404BA根據設計規則(5)以及前文的設計規則(3)、(4)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0056-3
在一些實施例中，單元區域404_BA、404_BB以及404_BC的高度由設計規則(6)、(7)或(8)定義。
設計規則(6)：高度=2×S_1+2×H_1
設計規則(7)：高度=½×S_1+S_2+H_1+½×H_3
設計規則(8)：高度=S_3+H_3
在第4C圖中，單元區域404BB包含N個主動區組446(其中N為非負數的整數)。在第4C圖中，每個主動區組446包含一個主動區416B_1的實例以及四個主動區416B_2的對應實例。在第4C圖中，N大於或等於3。
第4D圖相似於第4B圖。在第4D圖中，單元區域404BC包含兩個主動區組446，其中主動區416B_1的實例配置有不同的寬度(例如，下方部位的主動區416B_1配置有大約4δ的寬度，而上方部位的主動區416B_1配置有大約3δ的寬度)。在一些實施例中，其他合適的主動區416B_1的不同實例的位置均在本揭示文件的預期範圍內。主動區416B_1相對於X軸重疊了距離△1。 在一些實施例中，△1是大於零且小於或等於主動區416B_1的任何實例的最小寬度的距離。
第4E圖相似於於第4B圖。在第4E圖中，相對於X軸，主動區416B_1彼此偏移距離△2，因此相對於X軸不相互重疊。在一些實施例中，距離△2大於零且小於主動區416B_3的寬度減掉兩個主動區416B_1的總寬度(例如，大於7δ)。
第5A圖為根據一些實施例所繪示的半導體裝置502B的平面圖。
半導體裝置502B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域504B是單元區域104的示例。在一些實施例中，主動區516B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2以及416B_3為LL部位(例如LL部位108)。
半導體裝置502B、502BA、502BB、502BC以及502BD為第4A圖中的半導體裝置402B的變體。為了簡潔、明確以及減少重複性，第5A~5E圖的討論限於半導體裝置402B與第5A~5E圖的半導體裝置502B、502BA、502BB、502BC以及502BD之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
在第5A圖中，單元區域504B包含單元區域504_BA以及504_BB。單元區域504_BA以及504_BB 包含主動區416B_2、416B_3以及一部分的主動區516B_1。單元區域504B包含上方以及下方主動區416B_3，主動區416B_3對應地從第一假想參考線418B延伸到第二假想參考線420B。每個主動區416B_2以及416B_3具有高度H_1，主動區516B_1具有高度H_4，其中H_1<H_4。在一些實施例中，H_3(第4A~4E圖)小於H_4，即H_3<H_4。
在第5A圖中，主動區516B_1以及416B_2被歸類至主動區組546。在一些實施例中，主動區組546為I字形狀或I形框，I形框的上方水平部位由兩個或更多個上方主動區416B_2組成，I形框的鉛直部位由主動區516B_1組成，而I形框的下方水平部位由兩個或更多個下方主動區416B_2組成。
在第5A圖中，相對於Y軸，主動區516B_1的上方邊緣550向上延伸並與上方主動區416B_2的中央部位對齊，且在上方主動區416B_2的上方邊緣551的範圍R_2內。相對於Y軸，主動區516B_1的下方邊緣550A向下延伸並與下方主動區416B_2的中央部位對齊，且在下方主動區416B_2的下方邊緣551A的範圍R_2內。在第5A圖中，主動區組546是沿著上方邊緣550以及551的主動區凹狀排列，也是沿著下方邊緣550A以及551A的主動區凹狀排列。在一些實施例中，此凹狀主動區組546是一種沒有完全投影所有主動區的主動區排列。單元區域504B沒有完全投影所有主動區。在第5A圖中， 相對於Y軸，主動區516B_1相對於主動區516B_2對稱排列(例如，第7A~7B、8A~8B、9A~9B、10A~10B、11A~11B、12A~12B、13A~13B、14圖等)。
單元區域504B根據設計規則(9)以及(10)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0059-4
Figure 111110694-A0305-02-0059-5
主動區416B_2之間的距離S_1的兩倍加上主動區416B_2的高度H_1小於或等於主動區516B_1的高度H_4，高度H_4小於或等於主動區416B_2的高度H_1的三倍加上主動區416B_2之間的距離S_1的兩倍。在一些實施例中，2.5倍的高度H_1加上2.5倍的距離S_1對應至單元區域高度，諸如單元區域504_BA。在一些實施例中，單元區域高度大於或等於單元中最大的主動區(例如主動區516B_1)的高度，單元中最大的主動區的高度大於或等於單元區域504B中最小的主動區(例如主動區416B_2以及416B_3)之間的距離或單元區域504B中最短的距離(例如S_1)。在一些實施例中，S_1是單元區域504B中的主動區416B_2以及416B_3之間最短的距離。在第5A圖中，相對於X軸，主動區416B_2的寬度為4δ，而主動區516B_1的寬度為3δ。在一些實施例中，主動區516B_1的寬度大於3δ。在一些實施例中，其他合適的主動區416B_2、416B_3、516B_1的高度以及寬度均在本揭示文件的預期範圍內。
第5B~5E圖為根據一些實施例所繪示的半導體裝置502BA、502BB、502BC以及502BD的平面圖。
對應於第5B~5E圖的半導體裝置502BA、502BB、502BC以及502BD為第5A圖中的半導體裝置502B的變體。為了簡潔、明確以及減少重複性，第5B~5E圖的討論限於半導體裝置502B與半導體裝置502BA、502BB、502BC以及502BD之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
在第5B圖中，單元區域504BA包含兩個主動區組546。單元區域504BA包含單元區域504_BA、504_BB以及504_BC。單元區域504_BA以及504_BC皆包含兩個完整的主動區416B_2、兩個一半的主動區416B_2、一個主動區416B_3以及一個一半的主動區516B_1。單元區域504_BB包含四個完整的主動區416B_2、四個一半的主動區416B_2以及兩個一半的主動區516B_1。上方部位的主動區516B_1的實例從單元區域504_BB延伸至單元區域504_BA中。下方部位的主動區516B_1的實例從單元區域504_BB延伸至單元區域504_BC中。
單元區域504BA根據設計規則(9)、(10)以及(11)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0060-6
在一些實施例中，單元區域504_BA、504_BB 以及504_BC的高度由設計規則(12)、(13)或(14)定義。
設計規則(12)：高度=2½×S_1+2½×H_1
設計規則(13)：高度=½×S_1+S_2+H_1+½×H_4
設計規則(14)：高度=S_3+H_3
在第5C圖中，單元區域504BB包含N個主動區組546(其中N為非負數的整數)。在第5C圖中，每個主動區組546包含一個主動區516B_1的實例以及六個主動區416B_2的對應實例。在第5C圖中，N大於或等於3。
在第5D圖中，單元區域504BC包含兩個主動區組546，其中主動區516B_1的實例配置有不同的寬度(例如，下方部位的主動區516B_1配置有大約4δ的寬度，而上方部位的主動區516B_1配置有大約3δ的寬度)。在一些實施例中，其他合適的主動區516B_1的不同實例的位置均在本揭示文件的預期範圍內。主動區516B_1相對於X軸重疊了距離△3。在一些實施例中，△3是大於零且小於或等於主動區516B_1的任何實例的最小寬度的距離。
第5E圖相似於於第5D圖。在第5E圖中，主動區516B_1彼此偏移距離△4。在一些實施例中，距離△4大於零且小於主動區416B_3的寬度減掉兩個主動區516B_1的總寬度(例如，大於7δ)。
第6A圖為根據一些實施例所繪示的半導體裝置602B的平面圖。
半導體裝置602B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域604B是單元區域104的示例。在一些實施例中，主動區416B_2以及416B_3為LL部位(例如LL部位108)。在一些實施例中，主動區616B_1為HL部位(例如HL部位106)。
對應於第6A~6C圖的半導體裝置602B、602BA以及602BB為第4A圖中的半導體裝置402B的變體。為了簡潔、明確以及減少重複性，第6A~6C圖的討論限於半導體裝置402B與第6A~6C圖的半導體裝置602B、602BA以及602BB之間的差異。此外，為了簡潔、明確以及減少重複性，在較大的單元區域內的中等單元區域(例如單元區域604B)的提及被省略。然而，本揭示文件的實施例涵蓋較大的單元區域內的多個中等單元區域。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
單元區域604B包含主動區416B_2、416B_3以及616B_1。單元區域604B包含上方以及下方主動區416B_3，每個主動區416B_3從第一假想參考線418B延伸到第二假想參考線420B，假想參考線418B以及420B與Y軸平行。每個主動區416B_2以及416B_3具有高度H_1，主動區616B_1具有高度H_5，其中H_1<H_5。在一些實施例中，高度H_4(第5A~5E圖)小於高度H_5，即H_4<H_5。主動區416B_2以及 616B_1被歸類至主動區組646。在一些實施例中，主動區組646為I字形狀或I形框，I形框的上方水平部位由兩個或更多個上方主動區416B_2組成，I形框的鉛直部位由主動區616B_1組成，而I形框的下方水平部位由兩個或更多個下方主動區416B_2組成。
在第6A圖中，相對於Y軸，主動區616B_1的上方邊緣650向上延伸並與最上方主動區416B_2的下方邊緣653對齊，且在主動區416B_2的下方邊緣653的範圍R_3內。也就是說，上方邊緣650不延伸到最上方主動區416B_2的下方邊緣653之上，而是與主動區416B_2的下方邊緣653對齊。在一些實施例中，主動區616B_1的上方邊緣650位於最上方主動區416B_2的下方邊緣653之下。相對於Y軸，主動區616B_1的下方邊緣650A向下延伸並與最下方主動區416B_2的上方邊緣653A對齊。在一些實施例中，主動區616B_1的下方邊緣650A位於最下方主動區416B_2的上方邊緣653A之上。在一些實施例中，範圍R_3等於高度H_1。在一些實施例中，範圍R_3大於或小於高度H_1
較長的主動區，諸如主動區616B_1，具有相對於Y軸的高度H_5。單元區域604B根據設計規則(15)以及(16)配置，以滿足設計規則檢查(DRC)。更具體而言，設計規則15以正整數N配置高度H_5，相對於Y軸，其中N代表主動區416B_2與主動區616B_1實質上完全重疊的實例的數量。
Figure 111110694-A0305-02-0064-7
Figure 111110694-A0305-02-0064-8
第6B圖為根據一些實施例所繪示的半導體裝置602BA的平面圖。
第6B圖的半導體裝置602BA為第6A圖中的半導體裝置602B的變體，並討論了半導體裝置602BA與半導體裝置602B之間的差異。兩個半導體裝置之間的相似處被省略，以減少重複性並增加明確性。
主動區616B_1的下方邊緣650A與最下方主動區416B_2的下方邊緣651A對齊。主動區616B_1的上方邊緣650與最上方主動區416B_2的上方邊緣651對齊。此外，主動區616B_1與對應的主動區416B_3分開距離S_1，與半導體裝置602B相比，半導體裝置602B中的主動區616B_1與對應的主動區416B_3分開距離S_2。
第6C圖為根據一些實施例所繪示的半導體裝置602BB的平面圖。
第6C圖的半導體裝置602BB為第6A圖中的半導體裝置602B的變體，並討論了半導體裝置602BB與半導體裝置602B之間的差異。兩個半導體裝置之間的相似處被省略，以減少重複性並增加明確性。
第6C圖的單元區域604BB包含主動區606B_1的兩個實例以及兩個主動區組646。單元區域604BB根 據設計規則(15)、(16)以及(17)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0065-9
第7A圖為根據一些實施例所繪示的半導體裝置702B的平面圖。
半導體裝置702B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域704B是單元區域104的示例。在一些實施例中，主動區716B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2以及416B_3為LL部位(例如LL部位108)。
對應於第7A~7B圖的半導體裝置702B以及702BA為第4A圖中的半導體裝置402B的變體。為了簡潔、明確以及減少重複性，第7A~7B圖的討論限於半導體裝置402B與第7A~7B圖的半導體裝置702B以及702BA之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
在第7A圖中，主動區416B_2以及716B_1被歸類至主動區組746。第7A圖相似於第4A圖(例如，皆包含一個I形框的實例)。在第7A圖中，當觀察者從左到右平行於X軸檢視時，存在兩個剖面，命名為第一剖面以及第二剖面。相對於Y軸，第一剖面位於I形框的頂部，而第二剖面位於I形框的底部。第一剖面由上方主動區416B_2的上方邊緣751以及主動區716B_1的上方邊緣 750形成，且與第4A圖中的凹狀第一剖面相同。第7A圖的第二剖面與第4A圖的第二剖面不同。在第7A圖中，當觀察者從左到右平行於X軸檢視時，第二剖面由下方主動區416B_2的下方邊緣751A以及主動區716B_1的下方邊緣750A形成。在第7A圖中，下方主動區416B_2的下方邊緣751A以及主動區716B_1的下方邊緣750A實質上共線，使得第二剖面是線性的，而第4A圖中的第二剖面是凹狀的，因為主動區416B_1的下方邊緣450A在下方主動區416B_2的下方邊緣451A之上凹入。在第7A圖中，相對於Y軸，主動區716B_1相對於主動區416B_2對稱排列。主動區716B_1的上方邊緣750向上延伸並位於上方主動區416B_2的最上方邊緣751的範圍R_4內。單元區域704B沒有被完全投影。更具體而言，每個凹狀的第一剖面以及線性的第二剖面都是對應的主動區沒有被完全投影的結果。第一剖面的凹入深度或偏移量為R_4。
相對於Y軸：主動區716B_1與每個上方主動區416B_3以及下方主動區416B_3分開距離S_4；主動區416B_2彼此之間分開距離S_1；主動區416B_2與對應的主動區416B_3分開距離S_1；主動區416B_2以及416B_3具有高度H_1；且主動區716B_1具有高度H_6。單元區域704B根據設計規則(18)、(19)以及(20)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0066-10
Figure 111110694-A0305-02-0067-11
設計規則(20)：S_4=S_1+R_4
相對於Y軸，上方邊緣750與751之間的距離R_4大於或等於0，且小於或等於高度H_1加上距離S_1。主動區416B_2的高度H_1小於或等於主動區716B_1的高度H_6，且高度H_6小於或等於距離S_1加上兩倍的高度H_1。在一些實施例中，相對於X軸，主動區416B_2以及416B_3的寬度至少為3δ。在一些實施例中，主動區716B_1的寬度小於3δ。在一些實施例中，其他合適的主動區416B_2、416B_3、716B_1的高度以及寬度均在本揭示文件的預期範圍內。
第7B圖為根據一些實施例所繪示的半導體裝置702BA的平面圖。
第7B圖的半導體裝置702BA為第7A圖中的半導體裝置702B的變體。為了簡潔、明確以及減少重複性，第7B圖的討論限於半導體裝置702B與半導體裝置702BA之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
第7B圖包含兩個主動區組746。第7B圖相似於第4B圖，例如，兩者皆包含一個上方I形框以及下方I形框。第7B圖中的上方I形框相似於第7A圖中的I形框。相對於第7B圖中上方I形框與下方I形框之間的對稱軸，下方I形框相對於上方I形框呈現鏡像對稱。
在第7B圖中，相對於Y軸，下方I形框的第一 剖面位於下方I形框的第二剖面之上。更具體而言，下方I形框的第一/上方剖面對應於上方I形框的第二/下方剖面，且下方I形框的第二/下方剖面對應於上方I形框的第一/上方剖面。每個上方I形框的第一/上方剖面以及下方I形框的第二/下方剖面為凹狀。每個上方I形框的第二/下方剖面以及下方I形框的第一/上方剖面為線性的。
第8A圖為根據一些實施例所繪示的半導體裝置802B的平面圖。
第8A圖相似於第7A圖(例如，皆包含一個I形框的實例)。在第8A圖中，當觀察者從左到右平行於X軸檢視時，存在兩個剖面，命名為第一剖面以及第二剖面。相對於Y軸，第一剖面位於I形框的頂部，而第二剖面位於I形框的底部。第一剖面由上方主動區416B_2的上方邊緣851以及主動區816B_1的上方邊緣850形成，且與第7A圖中的凹狀第一剖面相同。第8A圖的第二剖面與第7A圖的第二剖面不同。在第8A圖中，當觀察者從左到右平行於X軸檢視時，第二剖面由下方主動區416B_2的下方邊緣851A以及主動區816B_1的下方邊緣850A形成。在第8A圖中，相對於Y軸，主動區816B_1的下方邊緣850A在下方主動區416B_2的下方邊緣851A下方延伸，使得第二剖面為凸狀，因為主動區816B_1的下方邊緣850A在下方主動區416B_2的下方邊緣851A下方突出，而第7A圖中的第二剖面是線性的，而第4A圖中的第二剖面是凹狀的。在第8A圖中，相對於Y軸，主動區 816B_1相對於主動區416B_2對稱排列。主動區816B_1的上方邊緣850向上延伸並位於上方主動區416B_2的最上方邊緣851的範圍R_4內。單元區域804B沒有被完全投影。
半導體裝置802B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域804B是單元區域104的示例。在一些實施例中，主動區816B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2以及416B_3為LL部位(例如LL部位108)。
對應於第8A~8B圖的半導體裝置802B以及802BA為第4A圖中的半導體裝置402B的變體。為了簡潔、明確以及減少重複性，第8A~8B圖的討論限於半導體裝置402B與第8A~8B圖的半導體裝置802B以及802BA之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
主動區416B_2以及816B_1被歸類至主動區組846。相對於Y軸，主動區816B_1的上方邊緣850向上延伸並位於上方主動區416B_2的上方邊緣851的範圍R_5內。主動區816B_1的下方邊緣850A向下延伸至下方主動區416B_2的下方邊緣851A之下的距離R_6處。此外，相對於Y軸，主動區816B_1相對於上方主動區416B_2以及下方主動區416B_2對稱排列。單元區域804B沒有被完全投影。更具體而言，每個凹狀的第一剖面 以及凸狀的第二剖面都是對應的主動區沒有被完全投影的結果。第一剖面以及第二剖面具有對應的深度R_5或偏移量R_6。
相對於Y軸：主動區816B_1與上方主動區416B_3分開距離S_4；主動區816B_1與下方主動區416B_3分開距離S_5；主動區416B_2以及416B_3具有高度H_1；且主動區816B_1具有高度H_7。單元區域804B根據設計規則(21)、(22)、(23)、(24)以及(25)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0070-12
Figure 111110694-A0305-02-0070-13
Figure 111110694-A0305-02-0070-14
設計規則(24)：S_4=S_1+R_5
設計規則(25)：S_5=S_1-R_6
上方邊緣850與851之間的距離R_5大於或等於零，且小於或等於高度H_1加上距離S_1。下方邊緣850A與851A之間的距離R_6大於或等於零，且小於或等於距離S_1。高度H_1小於或等於高度H_7，且高度H_7小於或等於距離S_1加上兩倍的高度H_1再加上距離R_6。在一些實施例中，相對於X軸，主動區416B_2以及416B_3的寬度至少為3δ。在一些實施例中，主動區816B_1的寬度小於3δ。在一些實施例中，其他合適的主動區416B_2、416B_3、816B_1的高度以及寬度均在本揭示文件的預期範圍內。在一些實施例中下方主動 區416B_3以及主動區816B_1之間的距離為S_5，其代表設計規則檢查(DRC)所允許的最小距離。
第8B圖為根據一些實施例所繪示的半導體裝置802BA的平面圖。
第8B圖的半導體裝置802BA為第8A圖中的半導體裝置802B的變體。為了簡潔、明確以及減少重複性，第8B圖的討論限於半導體裝置802B與半導體裝置802BA之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
在第8B圖中，單元區域804BA包含兩個主動區組846。第8B圖相似於第7B圖，例如，兩者皆包含一個上方I形框以及下方I形框。第8B圖中的上方I形框相似於第8A圖中的I形框。相對於第8B圖中上方I形框與下方I形框之間的對稱軸，下方I形框相對於上方I形框呈現鏡像對稱。
在第8B圖中，相對於Y軸，下方I形框的第一剖面位於下方I形框的第二剖面之上。更具體而言，下方I形框的第一/上方剖面對應於上方I形框的第二/下方剖面，且下方I形框的第二/下方剖面對應於上方I形框的第一/上方剖面。每個上方I形框的第一/上方剖面以及下方I形框的第二/下方剖面為凹狀。每個上方I形框的第二/下方剖面以及下方I形框的第一/上方剖面為凸狀。
相對於Y軸，主動區816B_1之間彼此分開距離S_6。單元區域804BA根據設計規則(21)、(22)、(23)、 (24)以及(25)配置(見前文)，並根據設計規則(26)配置，以滿足設計規則檢查(DRC)。
設計規則(26)：S_6=S_1-2×R_6
距離S_6等於距離S_1減掉距離R_6，其中距離R_6如下。相對於Y軸：上方主動區816B_1的下方邊緣850A向下延伸至下方I形框的對應的主動區416B_2的下方邊緣851A之下的距離R_6處；且下方主動區816B_1的上方邊緣850向上延伸至上方I形框的對應的主動區416B_2的上方邊緣851之上的距離R_6處。
第9A圖為根據一些實施例所繪示的半導體裝置902B的平面圖。
半導體裝置902B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域904B是單元區域104的示例。在一些實施例中，主動區916B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2為LL部位(例如LL部位108)。
對應於第9A圖以及第9B圖的半導體裝置902B以及902BA為第4C圖中的半導體裝置402BB的變體。為了簡潔、明確以及減少重複性，第9A~9B圖的討論限於第4C圖的半導體裝置402BB與第9A~9B圖的半導體裝置902B以及902BA之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
單元區域904B包含主動區組947以及上方與下方對應主動區組946。主動區組947與第4B圖中的每個 主動區組446的相似之處在於，例如，主動區組947形成一個I形框。每個主動區組946與第4B圖中的主動區組446的相異之處在於，例如，每個主動區組946形成一個T字形狀或T形框。相對於Y軸，上方主動區組946具有右側向上的T形框，而下方主動區組946具有上下顛倒的T形框。在一些實施例中，相對於Y軸，上方主動區組946足夠接近主動區組947，使得上方主動區組946被認為共享了主動區組947中的主動區416B_2的上方實例，因此上方主動區組946被認為形成了I形框。在一些實施例中，相對於Y軸，下方主動區組946足夠接近主動區組947，使得下方主動區組946被認為共享了主動區組947中的主動區416B_2的下方實例，因此下方主動區組946被認為形成了I形框。
相對於X軸，主動區916B_1由佔據對應的中介區926B的對應的隔離偽閘極944B與對應的主動區416B_1以及416B_2分離。隔離偽閘極944B從參考線932BT延伸至參考線932BB。由於隔離偽閘極944B，第9A圖中的每個主動區416B_2以及916B_1沒有被完全投影。
相對於Y軸，且從單元區域902B的中心位置觀察，主動區組947的每個上方剖面以及下方剖面中都是凹狀。相對於單元區域902B的中心位置，上方主動區組946的上方剖面包含對應的最上方主動區416B_2的外部邊緣960以及上方主動區916B_1的外部邊緣963。上方主動 區組946的上方剖面是線性的。相對於單元區域902B的中心位置，下方主動區組946的下方剖面包含對應的最下方主動區416B_2的外部邊緣960以及下方主動區916B_1的外部邊緣963。下方主動區組946的下方剖面是線性的。
相對於單元區域902B的中心位置，上方主動區組946的下方剖面包含最上方主動區416B_2的內部邊緣962以及上方主動區916B_1的內部邊緣961。相對於Y軸，且從單元區域902B的中心位置觀察，上方主動區組946的下方剖面為凸狀。相對於單元區域902B的中心位置，下方主動區組946的上方剖面包含最下方主動區416B_2的內部邊緣962以及下方主動區916B_1的內部邊緣961。相對於Y軸，且從單元區域902B的中心位置觀察，下方主動區組946的下方剖面為凸狀。
相對於Y軸：主動區組947的主動區916B_1與對應的上方主動區組946以及下方主動區組946的主動區916B_1分開距離S_7；主動區416B_2與彼此分開距離S_1；主動區416B_2具有高度H_1；上方主動區組946以及下方主動區組946的主動區916B_1具有高度H_8；且主動區組947的主動區916B_1具有高度H_9。單元區域904B根據設計規則(27)、(28)、(29)、(30)以及(31)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0074-15
設計規則(28)：H_8=H_1+R_7
Figure 111110694-A0305-02-0075-16
Figure 111110694-A0305-02-0075-17
Figure 111110694-A0305-02-0075-18
相對於Y軸，距離R_7是內部邊緣961與962之間的距離，且大於或等於零，但小於或等於距離S_1。相對於Y軸，主動區組947中的主動區916B_1的高度H_8等於距離R_7加上高度H_1。相對於Y軸，主動區組946的每個主動區916B_1的高度H_9大於或等於距離S_1，但小於或等於距離S_1加上兩倍的高度H_1。相對於Y軸，距離S_7是主動區組947的主動區916B_1與主動區組946的每個主動區916B_1之間的距離，且大於或等於距離S_1，但小於或等於距離S_1加上高度H_1。在一些實施例中，相對於X軸，每個主動區916B_1的寬度小於3δ。在一些實施例中，相對於X軸，主動區416B_2的寬度大於3δ。在一些實施例中，其他合適的主動區416B_2、916B_1的高度以及寬度均在本揭示文件的預期範圍內。
第9B圖為根據一些實施例所繪示的半導體裝置902BA的平面圖。
第9B圖的半導體裝置902BA的單元區域904BA相似於第9A圖的半導體裝置902B的單元區域904B，然而，相較於第9A圖，單元區域904BA包含額外的主動區組947。相對於Y軸，上方主動區組947的主動區916B_1以及對應的下方主動區組947的主動區 916B_1之間分開距離S_8。距離S_8大於或等於距離S_1，但小於或等於距離S_1加上兩倍的高度H_1。
第10A圖為根據一些實施例所繪示的半導體裝置1002B的平面圖。
半導體裝置1002B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域1004B是單元區域104的示例。在一些實施例中，主動區1016B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2為LL部位(例如LL部位108)。
對應於第10A圖以及第10B圖的半導體裝置1002B以及1002BA為第9A圖中的半導體裝置902B的變體。為了簡潔、明確以及減少重複性，第10A~10B圖的討論限於半導體裝置902B與第10A~10B圖的半導體裝置1002B以及1002BA之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
單元區域1004B包含主動區416B_2以及1016B_1。主動區416B_2藉由佔據對應的中介區1026B的對應的隔離偽閘極1044B，與主動區1016B_1分離。隔離偽閘極1044B從參考線1032BT延伸至參考線1032BB。由於隔離偽閘極1044B，第10A圖中的每個主動區416B_2以及1016B_1沒有被完全投影。
在第10A圖中，單元區域1004B包含主動區組 1047以及上方與下方對應主動區組1046。第10A圖相似於第9A圖。每個主動區組1046與第9A圖中的每個主動區組946的相似之處在於，例如，主動區組1046形成一個T形框，第10A圖的上方主動區組1046以相似於第9A圖的上方主動區組946的方式排列，且第10A圖的下方主動區組1046以相似於第9A圖的下方主動區組946的方式排列。相對於Y軸，上方主動區組1046的主動區1016B_1的下方邊緣延伸至上方主動區組1046的主動區416B_2的下方邊緣之下的距離R_8處。相對於Y軸，下方主動區組1046的主動區1016B_1的上方邊緣延伸至下方主動區組1046的主動區416B_2的上方邊緣之上的距離R_8處。
在第10A圖中，主動區組1047與第9A圖的主動區組947的相似之處在於，例如，主動區組1047形成一個I形框。然而，第10A圖的主動區組1047的配置不同於第9A圖的主動區組947的配置。舉例而言，相對於Y軸，第9A圖的主動區組947的主動區916B_1的上方邊緣位於主動區組947的上方主動區416B_2的上方邊緣與下方邊緣之間，然而第10A圖的主動區組1047的主動區1016B_1的上方邊緣不會與主動區組1047的上方主動區416B_2的下方邊緣重疊，但會保持在其下距離R_9處。同樣地，相對於Y軸，第9A圖的主動區組947的主動區916B_1的下方邊緣位於主動區組947的下方主動區416B_2的上方邊緣與下方邊緣之間，然而第10A圖的主 動區組1047的主動區1016B_1的下方邊緣不會與主動區組1047的下方主動區416B_2的上方邊緣重疊，但會保持在其上距離R_9處。
相對於Y軸：主動區416B_2與彼此分開距離S_1；主動區組1047的主動區1016B_1與對應的上方主動區組1046以及下方主動區組1046的主動區1016B_1分開距離S_9；主動區416B_2具有高度H_1；上方主動區組1046以及下方主動區組1046的主動區1016B_1具有高度H_10；且主動區組1047的主動區1016B_1具有高度H_11。單元區域1004B根據設計規則(32)、(33)、(34)、(35)以及(36)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0078-19
Figure 111110694-A0305-02-0078-20
設計規則(34)：H_10=H_1+R_8
Figure 111110694-A0305-02-0078-21
設計規則(36)：S_9=S_1+H_1+R_9
第10B圖為根據一些實施例所繪示的半導體裝置1002BA的平面圖。
半導體裝置1002BA的單元區域1004BA相似於半導體裝置902B的單元區域904B，然而，相較於第10A圖，單元區域1004BA包含額外的主動區組1047。上方主動區組1047的主動區1016B_1以及對應的下方主動區組1047的主動區1016B_1之間分開距離S_10。 距離S_10等於距離S_1加上兩倍的高度H_1再加上兩倍的距離R_9。
設計規則(37)：S_10=S_1+2×H_1+2×R_9
第11A圖為根據一些實施例所繪示的半導體裝置1102B的平面圖。
半導體裝置1102B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域1104B是單元區域104的示例。在一些實施例中，主動區1116B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2為LL部位(例如LL部位108)。
對應於第11A圖以及第11B圖的半導體裝置1102B以及1102BA為第9A圖以及第9B圖中的半導體裝置902B以及902BA的變體。為了簡潔、明確以及減少重複性，第11A~11B圖的討論限於半導體裝置902B以及902BA與第11A~11B圖的半導體裝置1102B以及1102BA之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
單元區域1104B包含主動區416B_2以及1116B_1。主動區416B_2與1116B_1藉由佔據對應的中介區1126B的對應的隔離偽閘極1144B與彼此分離。隔離偽閘極1144B從參考線1132BT延伸至參考線1132BB。由於隔離偽閘極1144B，第11A圖中的每個主動區416B_2以及1116B_1沒有被完全投影。
單元區域1104B包含主動區組1147以及上方與下方對應主動區組1146。第11A圖的主動區組1147與第9A圖中的每個主動區組946的相似之處在於，例如，主動區組1147形成一個I形框。主動區1147與947之間不同之處的示例包含：相對於Y軸，主動區組1147的主動區1116B_1的上方邊緣延伸至主動區組1147的上方主動區416B_2的上方邊緣之上，然而主動區組947的主動區916B_1的上方邊緣延伸至主動區組947的上方主動區416B_2的上方邊緣以及下方邊緣之間；以及，相對於Y軸，主動區組1147的主動區1116B_1的下方邊緣延伸至主動區組1147的下方主動區416B_2的下方邊緣之下，然而主動區組947的主動區916B_1的下方邊緣延伸至主動區組947的下方主動區416B_2的上方邊緣以及下方邊緣之間。
在第11A圖中上方以及下方主動區組1146相似於第9A圖的上方以及下方對應主動區組946。上方主動區組1146與上方主動區組946之間的差異示例包含：上方主動區組1146形成U字形狀或U形框，然而上方主動區組946形成T形框；相對於Y軸，上方主動區組1146的主動區1116B_1的下方邊緣位於上方主動區組1146的主動區416B_2的上方邊緣與下方邊緣之間，然而第9A圖的上方主動區組946的主動區916B_1的下方邊緣延伸至第9A圖的上方主動區組946的主動區416B_2的下方邊緣之下；且從單元區域1102B/902B的中心位置觀察， 相對於Y軸，上方主動區組1146的下方剖面為凹狀，然而上方主動區組946的下方剖面為凸狀。下方主動區組1146與下方主動區組946之間的差異示例包含：下方主動區組1146形成U形框，然而下方主動區組946形成T形框；相對於Y軸，下方主動區組1146的主動區1116B_1的上方邊緣位於下方主動區組1146的主動區416B_2的上方邊緣與下方邊緣之間，然而第9A圖的下方主動區組946的主動區916B_1的上方邊緣延伸至第9A圖的下方主動區組946的主動區416B_2的上方邊緣之上；且從單元區域1102B/902B的中心位置觀察，相對於Y軸，下方主動區組1146的上方剖面為凹狀，然而下方主動區組946的上方剖面為凸狀。
相對於Y軸，上方主動區組1146的主動區1116B_1的下方邊緣在上方主動區組1146的主動區416B_2的下方邊緣向上凹入距離R_10。相對於Y軸，下方主動區組1146的主動區1116B_1的上方邊緣在下方主動區組1146的主動區416B_2的上方邊緣向下凹入距離R_10。相對於Y軸，主動區組1147的主動區1116B_1的上方邊緣延伸至主動區組1147的主動區416B_2的上方邊緣之上距離R_11處。相對於Y軸，主動區組1147的主動區1116B_1的下方邊緣延伸至主動區組1147的主動區416B_2的下方邊緣之下距離R_11處。
相對於Y軸：主動區組1147的主動區1116B_1 與對應的上方主動區組1146以及下方主動區組1146的主動區1116B_1分開距離S_11；主動區416B_2與彼此分開距離S_1；主動區416B_2具有高度H_1；上方主動區組1146以及下方主動區組1146的主動區1116B_1具有高度H_12；且主動區組1147的主動區1116B_1具有高度H_13。單元區域1104B根據設計規則(38)、(39)、(40)、(41)以及(42)配置，以滿足設計規則檢查(DRC)。
Figure 111110694-A0305-02-0082-22
Figure 111110694-A0305-02-0082-23
設計規則(40)：H_12=H_1-R_10
設計規則(41)：H_13=S_1+2×H_1+2×R_11
設計規則(42)：S_11=S_1+R_10
第11B圖為根據一些實施例所繪示的半導體裝置1102BA的平面圖。
半導體裝置1102BA的單元區域1104BA為半導體裝置1102B的單元區域1104B，然而，相較於第11A圖，單元區域1104BA包含額外的主動區組1147。相對於Y軸，上方主動區組1147的主動區1116B_1以及對應的下方主動區組1147的主動區1116B_1之間分開距離S_12。距離S_10等於距離S_1減掉兩倍的距離R_11。
設計規則(43)：S_12=S_1-2×R_11
第12A圖為根據一些實施例所繪示的半導體裝置 1202B的平面圖。
單元區域1204B包含主動區416B_2以及1216B_1。主動區416B_2與1216B_1藉由佔據對應的中介區1226B的對應的隔離偽閘極1244B與彼此分離。隔離偽閘極1244B從參考線1232BT延伸至參考線1232BB。由於隔離偽閘極1244B，第12A圖中的每個主動區416B_2以及1216B_1沒有被完全投影。
半導體裝置1202B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域1204B是單元區域104的示例。在一些實施例中，主動區1216B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2為LL部位(例如LL部位108)。
單元區域1204B包含主動區組1247以及上方與下方對應主動區組1246。在第12A圖中，單元區域1204B相似於第9A圖的單元區域904B。第12A圖的上方與下方主動區組1246相似於第9A圖的上方與下方主動區組946。第12A圖的主動區組1247相似於第9A圖的主動區組947。第12A圖的上方與下方主動區組1246相似於第9A圖的上方與下方主動區組946。第12A圖的上方與下方主動區組1246相似於第9A圖的上方與下方主動區組946。為了簡潔、明確以及減少重複性，第12A~12B圖的討論限於半導體裝置902B與第12A~12B圖的半導體裝置1202B以及1202BA之間的差異。相同的元件保 留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
相對於Y軸：主動區組1247的主動區1216B_1與對應的上方主動區組1246以及下方主動區組1246的主動區1216B_1分開距離S_13；主動區組1247的主動區416B_2與彼此分開距離S_15；主動區組1247的主動區416B_2與對應的上方主動區組1246以及下方主動區組1246的主動區416B_2分開距離S_16；上方主動區組1246以及下方主動區組1246的主動區416B_2具有高度H_14；主動區組1247的主動區416B_2具有高度H_15；上方主動區組1246以及下方主動區組1246的主動區1216B_1具有高度H_16；且主動區組1247的主動區1216B_1具有高度H_17。
相對於Y軸且從單元區域1204B的中心位置觀察：上方主動區組1246的主動區1216B_1的下方邊緣延伸至上方主動區組1246的主動區416B_2的下方邊緣之下；且下方主動區組1246的主動區1216B_1的上方邊緣延伸至下方主動區組1246的主動區416B_2的上方邊緣之上。
第12B圖為根據一些實施例所繪示的半導體裝置1202BA的平面圖。
第12B圖的半導體裝置1202BA的單元區域1204BA相似於半導體裝置1202B的單元區域1204B，然而，相較於第12A圖，單元區域1204BA包含額外的 主動區組1247。相對於Y軸，上方主動區組1247的主動區1216B_1以及對應的下方主動區組1247的主動區1216B_1之間分開距離S_14。距離S_14大於或等於距離S_16，但小於或等於距離S_16加上兩倍的高度H_15。
根據與第一情境、第二情境、第三情境或第四情境相關的設計規則，單元區域1204B以及1204BA被配置如下。
當在第一情境中，其中高度H_14等於高度H_15，且距離S_15等於距離S_16，則：
Figure 111110694-A0305-02-0085-24
Figure 111110694-A0305-02-0085-25
Figure 111110694-A0305-02-0085-26
Figure 111110694-A0305-02-0085-27
當在第二情境中，其中高度H_14不等於高度H_15，且距離S_15等於距離S_16，則：
Figure 111110694-A0305-02-0085-28
Figure 111110694-A0305-02-0085-29
Figure 111110694-A0305-02-0085-30
當在第三情境中，其中高度H_14等於高度H_15，且距離S_15不等於距離S_16，則：
Figure 111110694-A0305-02-0085-31
Figure 111110694-A0305-02-0085-32
Figure 111110694-A0305-02-0085-33
當在第四情境中，其中高度H_14不等於高度H_15，且距離S_15不等於距離S_16，則：
Figure 111110694-A0305-02-0086-34
Figure 111110694-A0305-02-0086-35
Figure 111110694-A0305-02-0086-36
第13圖為根據一些實施例所繪示的半導體裝置1302B的平面圖。
第13圖相似於第12A圖，但主要的差別在於第13圖的設計規則涉及第五種情境，而第12A圖以及第12B圖的設計規則涉及上述的第一、第二、第三以及第四種情境。
單元區域1304B包含主動區416B_2以及1316B_1。主動區416B_2與1316B_1藉由佔據對應的中介區1326B的對應的隔離偽閘極1344B與彼此分離。隔離偽閘極1344B從參考線1332BT延伸至參考線1332BB。由於隔離偽閘極1344B，第13圖中的每個主動區416B_2以及1316B_1沒有被完全投影。
半導體裝置1302B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域1304B是單元區域104的示例。在一些實施例中，主動區1316B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2為LL部位(例如LL部位108)。
單元區域1304B包含主動區組1347以及上方與 下方對應主動區組1346。在第13圖中，單元區域1304B相似於第9A圖的單元區域904B。第13圖的上方與下方主動區組1346相似於第9A圖的上方與下方主動區組946。第13圖的主動區組1347相似於第9A圖的主動區組947。為了簡潔、明確以及減少重複性，第13圖的討論限於(1)第12A圖以及第12B圖的半導體裝置1202B以及1202BA與(2)第13圖的半導體裝置1302B之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
相對於Y軸：主動區組1347的主動區1316B_1與對應的上方主動區組1346以及下方主動區組1346的主動區1316B_1分開距離S_22；主動區組1347的主動區416B_2與彼此分開距離S_19；主動區組1347的主動區416B_2與對應的上方主動區組1346以及下方主動區組1346的主動區416B_2分開距離S_18；上方主動區組1346以及下方主動區組1346的主動區416B_2具有高度H_18；主動區組1347的主動區416B_2具有高度H_19；上方主動區組1346以及下方主動區組1346的主動區1316B_1具有高度H_22；且主動區組1347的主動區1316B_1具有高度H_23。
相對於Y軸且從單元區域1304B的中心位置觀察：上方主動區組1346的主動區1316B_1的下方邊緣延伸至上方主動區組1346的主動區416B_2的下方邊緣之下；且下方主動區組1346的主動區1316B_1的上方邊緣延 伸至下方主動區組1346的主動區416B_2的上方邊緣之上。
單元區域1304B根據涉及第五情境的設計規則配置，而第12A圖以及第12B圖的單元區域1204B以及1204BA則根據上述的第一、第二、第三以及第四種情境配置。當在第五種情境中(即高度H_18、H_19、H_20、H_21互不相等，且距離S_17、S_18、S_19、S_20、S_21互不相等)，則：
Figure 111110694-A0305-02-0088-37
Figure 111110694-A0305-02-0088-38
Figure 111110694-A0305-02-0088-39
Figure 111110694-A0305-02-0088-40
Figure 111110694-A0305-02-0088-41
第14圖為根據一些實施例所繪示的半導體裝置1402B的平面圖。
半導體裝置1402B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，單元區域1404B是單元區域104的示例。在一些實施例中，主動區1416B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2為LL部位(例如LL部位108)。
單元區域1404B包含上方主動區組1447、下方主動區組1448、上方主動區組1446以及下方主動區組1449。在第14圖中，單元區域1404B相似於第9B圖的 單元區域904BA。第14圖的上方主動區組1446相似於第9B圖的上方主動區組946。第14圖的下方主動區組1449相似於第9B圖的下方主動區組946。第14圖的上方主動區組1447相似於第9B圖的上方主動區組947。第14圖的下方主動區組1448相似於第9B圖的下方主動區組947。為了簡潔、明確以及減少重複性，第14圖的討論限於第9B圖的半導體裝置902BA與第14圖的半導體裝置1402B之間的差異。相同的元件保留其參考編號，而新的或不同的元件以不同的參考編號稱呼。
單元區域1404B包含主動區416B_2以及1416B_1。主動區416B_2與1416B_1藉由佔據對應的中介區1426B的對應的隔離偽閘極1444B與彼此分離。隔離偽閘極1444B從參考線1432BT延伸至參考線1432BB。由於隔離偽閘極1444B，第14圖中的每個主動區416B_2以及1416B_1沒有被完全投影。
相對於Y軸：主動區組1446的主動區1416B_1與主動區組1447的主動區1416B_1分開距離S_31；主動區組1447的主動區1416B_1與主動區組1448的主動區1416B_1分開距離S_32；主動區組1448的主動區1416B_1與主動區組1449的主動區1416B_1分開距離S_33；主動區組1446的主動區416B_2與主動區組1447的上方對應主動區416B_2分開距離S_25；主動區組1447的主動區416B_2與彼此分開距離S_26；主動區組1447的下方主動區416B_2與主動區組1448的 對應上方主動區416B_2分開距離S_27；主動區組1448的主動區416B_2與彼此分開距離S_28；主動區組1448的下方主動區416B_2與主動區組1449的對應上方主動區416B_2分開距離S_29；主動區組1446的主動區416B_2具有高度H_25；主動區組1447的上方主動區416B_2具有高度H_26；主動區組1447的下方主動區416B_2具有高度H_27；主動區組1448的上方主動區416B_2具有高度H_28；主動區組1448的下方主動區416B_2具有高度H_29；且主動區組1449的主動區416B_2具有高度H_30。
當高度H_25~H_30彼此互不相等，且距離S_24~S_30彼此互不相等，則：
Figure 111110694-A0305-02-0090-42
Figure 111110694-A0305-02-0090-43
Figure 111110694-A0305-02-0090-44
Figure 111110694-A0305-02-0090-45
Figure 111110694-A0305-02-0090-46
Figure 111110694-A0305-02-0090-47
Figure 111110694-A0305-02-0090-48
第15A圖為根據一些實施例所繪示的半導體裝置1502B的平面圖。
半導體裝置1502B是半導體裝置102的示例，且被配置為在積體電路100中使用。在一些實施例中，半導體裝置1502B是半導體裝置302B的變體。在一些實施 例中，單元區域1504B是單元區域104的示例。在一些實施例中，主動區1516B_1為HL部位(例如HL部位106)。在一些實施例中，主動區416B_2以及416B_3為LL部位(例如LL部位108)。
在第15A圖中，單元區域1504B包含主動區416B_2、416B_3以及1516B_1。主動區416B_2與對應的主動區1516B_1藉由佔據對應的中介區1526B的對應的隔離偽閘極1544B與彼此分離。左上方以及左下方的主動區1516B_1共享左側的隔離偽閘極1544B。左上方、左下方以及右側中間的主動區1516B_1共享中間的隔離偽閘極1544B。
右側中間的主動區1516B_1與右側的隔離偽閘極1544B連結，即右側中間的主動區1516B_1沒有與任何的主動區1516B_1的實例共享右側的隔離偽閘極1544B。
單元區域1504B包含最上方以及最下方主動區416B_3，主動區416B_3從假想參考線418A延伸到假想參考線420A。在一些實施例中，最上方以及最下方主動區416B_3具有不同的高度(見第13圖)。每個主動區416B_2以及416B_3具有高度H_1，而高度H_1小於主動區1516B_1的高度H_3。第15A圖中的每個主動區416B_3有被完全投影。
在一些實施例中，主動區1516B_1的位置是不同的。在一些實施例中，相對於X軸，主動區1516B_1是 不重疊的。在第15A圖中，相對於Y軸：主動區416B_3與對應的主動區416B_2分開距離S_1；主動區416B_2與彼此分開距離S_2；主動區1516B_1與彼此分開距離S_3；主動區416B_1具有高度H_1。單元區域1504B根據設計規則(3)、(4)以及(5)配置，以滿足設計規則檢查(DRC)。
第15B圖為根據一些實施例所繪示的半導體裝置1502BA的平面圖。
第15B圖的單元區域1504BA相似於第15A圖的單元區域1504B。在第15B圖中，一或多個主動區1516B_1的較短(相對於Y軸)實例位於左側，而一個主動區1516B_1的較長實例位於右側，以致於與第15A圖比較，第15B圖包含一個隔離偽閘極1544B的額外實例，換句話說，第15B圖包含左側外部、左側中間、右側中間、右側外部的隔離偽閘極1544B，與第15A圖比較，右側中間的隔離偽閘極1544B為隔離偽閘極1544B的額外實例。主動區1516B_1的較短實例具有寬度N×δ，其中N為大於或等於一的整數。
第15C圖為根據一些實施例所繪示的半導體裝置1502BB的平面圖。
第15C圖的單元區域1504BB相似於第15B圖的單元區域1504BA。儘管第15B圖包含一個位於每個左上方主動區1516B_1以及左下方主動區1516B_1的左側的隔離偽閘極1544B的實例，但是第15C圖包含M個 位於每個左上方主動區1516B_1以及左下方主動區1516B_1的左側的隔離偽閘極1544B的實例，其中M為大於或等於2的整數。在第15C圖中，M為4。儘管第15B圖包含兩個位於每個左上方與左下方主動區1516B_1的右側以及右側中間主動區1516B_1的右側的隔離偽閘極1544B的實例，但是第15C圖包含N個位於每個左上方與左下方主動區1516B_1的右側以及右側中間主動區1516B_1的左側的隔離偽閘極1544B的實例，其中N為大於或等於2的整數。在第15C圖中，N為4。儘管第15B圖包含位於右側中間主動區1516B_1的右側的隔離偽閘極1544B的實例，但是第15C圖包含Q個位於右側中間主動區1516B_1的左側的隔離偽閘極1544B的實例，其中Q為大於或等於2的整數。在第15C圖中，Q為4。在某些情況下，蝕刻技術的限制會導致：主動區1516B_1具有類似於雙凹透鏡的形狀(如第15C圖的分解圖1505C所示)，而不是第15C圖中所示的矩形；且主動區416B_2具有六邊形而不是第15C圖中所示的矩形。在這樣的情況下(見第15C圖的分解圖1505C)，主動區1516B_1的雙凹實例的尖端與主動區416B_2的六邊形實例的尖端對齊，導致漏電流增加。在此情況下的一些實施例中(見第15C圖的分解圖1505C)，隔離偽閘極1544B的附加實例具有降低漏電流的優點。
第16A圖為根據一些實施例所繪示的產生佈局圖的方法1600的流程圖。
在第16A圖的步驟1602中，在基板上產生沿著第一方向延伸的主動區圖案。第一方向的一個示例為X軸。主動區圖案的示例包含第2A圖中的主動區圖案組216A_1、216A_2的主動區圖案、第3A圖中的主動區圖案316A_1、316A_2、316A_3或相似者。流程從步驟1602進行到步驟1604。
在步驟1604中，主動區圖案的第一大部分被佈置成使得主動區圖案的第一大部分的第一端與平行於Y軸延伸的假想的第一參考線對齊。第一參考線平行且接近單元區域的第一邊。這種主動區圖案的第一大部分的示例包含了包含主動區圖案組216A_2的主動區圖案、主動區圖案316A_3以及選定的主動區圖案316A_2等，包含主動區圖案組216A_2的主動區圖案相應地從第2A圖的假想的中心參考線219A延伸至第2A圖的第一假想參考線218A，主動區圖案316A_3以及選定的主動區圖案316A_2從第3A圖的假想的中心參考線319A延伸至第3A圖的第一假想參考線318A。在此示例中，第一假想參考線218A以及318A與對應的單元區域204A以及304A的對應的第一邊210AR以及310AR接近並且平行。流程從步驟1604進行至步驟1606。
在步驟1606中，主動區圖案的第二大部分被佈置成使得主動區圖案的第二大部分的第二端與平行於Y軸延伸的假想的第二參考線對齊。第二參考線平行且接近單元區域的第二邊。這種主動區圖案的第二大部分的示例包含 主動區圖案組216A_1中的主動區圖案、主動區圖案316A_3以及選定的主動區圖案316A_2等，第2A圖的主動區圖案組216A_2中的主動區圖案相應地從第2A圖的假想的中心參考線219A延伸至第2A圖的第二假想參考線220A，主動區圖案316A_3以及選定的主動區圖案316A_2從第3A圖的假想的中心參考線319A延伸至第3A圖的第二假想參考線320A。在此示例中，第二假想參考線220A以及320A與對應的單元區域204A以及304A的對應的第二邊210AL以及310AL接近並且平行。在一些實施例中，第二大部分與第一大部分不同。在一些實施例中，第二大部分與第一大部分相同。流程從步驟1606進行至步驟1608。
在步驟1608中，產生閘極圖案。閘極圖案實質上平行於彼此且平行於Y軸延伸。閘極圖案覆蓋於主動區圖案之上。此類閘極圖案的示例為第2A圖以及第3A圖中對應的閘極圖案組222A以及322A的閘極圖案的實例，或相似者。流程從步驟1608進行至步驟1610。
在步驟1610中，產生在未來轉換(future conversion，FC)的圖案。此類FC圖案的示例為第2A圖以及第3A圖中對應的FC圖案224A以及324A的實例，或相似者。流程從步驟1610進行至步驟1612。
在步驟1612中，FC圖案被佈置成在對應的中介區與一或多個閘極圖案以及一或多個主動區圖案的部分重疊。此類中介區的示例為第2A圖以及第3A圖中對應的中 介區226A以及326A的實例。
第16B圖為根據一些實施例所繪示的製造半導體裝置的方法1614的流程圖。
根據一些實施例，可以藉由使用例如電子設計自動化(EDA)系統1800(第18圖，於下文討論)、積體電路(IC)製造系統1900(第19圖，於下文討論)來實現方法1614。根據方法1614可以製造的半導體裝置的示例包含對應於第2B、3B、4A、5A、6A、7A、8A、9A、10A、11A、12A、13、14、15A圖的半導體裝置202B、302B、402B、502B、602B、702B、802B、902B、1002B、1102B、1202B、1302B、1402B、1502B、對應於本揭示文件的各種佈局圖的半導體裝置等。
在第16B圖中，方法1614包含步驟1616~1618。在步驟1616中，產生本揭示文件的一或多個佈局圖，例如，根據第16A圖的方法1600產生的佈局圖、對應於對應的第2B、3B、4A、5A、6A、7A、8A、9A、10A、11A、12A、13、14、15A圖的半導體裝置202B、302B、402B、502B、602B、702B、802B、902B、1002B、1102B、1202B、1302B、1402B、1502B的佈局圖或相似者。在一些實施例中，可以藉由例如使用EDA系統1800(第18圖，於下文討論)來實現步驟1616。
更具體而言，步驟1616包含產生與半導體圖中欲表示的結構所對應的形狀。舉例而言：在產生的佈局圖對應於單元區域204A的情況下，步驟1616包含產生對應 於單元區域204B中所示的結構的形狀；在產生的佈局圖對應於單元區域304A的情況下，步驟1616包含產生對應於單元區域304B中所示的結構的形狀；以此類推。流程從步驟1616進行至步驟1618。
在步驟1618中，根據佈局圖，執行下列流程當中至少一者：(A)進行一或多次微影曝光(B)製造一或多個半導體遮罩(C)製造一或多個半導體裝置的層中的組件。參見下文中，第19圖中對積體電路製造系統1900的討論。
第17A~17B圖為根據一些實施例所繪示的製造半導體裝置的方法1700的流程圖。
方法1700包含步驟1702~1714。在步驟1702，在基板中形成主動區，其中主動區沿著第一方向延伸。第一方向的一個示例為X軸。對應於在基板中沿著第一方向延伸的主動區，佈局圖中的主動區圖案的示例包含第2A圖以及第3A圖的主動區圖案或相似者。步驟1702包含步驟1704以及1706。
在步驟1704中，形成主動區的第一大部分，主動區的第一大部分具有第一端，第一端與沿著垂直於第一方向的第二方向延伸的假想的第一參考線對齊。第二方向的一個示例為Y軸。單元區域的第一邊平行且接近第一參考線。這種主動區的第一大部分的示例包含主動區組216B_2中的主動區、主動區316B_3以及選定的主動區316B_2等，第2B圖的主動區組216B_2中的主動區相應地從第2B圖的假想的中心參考線219B延伸至第2B圖 的第一假想參考線218B，主動區316B_3以及選定的主動區316B_2從第3B圖的假想的中心參考線319B延伸至第3B圖的第一假想參考線318B。在此示例中，第一假想參考線218B以及318B與對應的單元區域204B以及304B的對應的第一邊210BR以及310BR接近並且平行。流程從步驟1704進行至步驟1706。
在步驟1706中，形成主動區的第二大部分，主動區的第二大部分具有第二端，第二端與沿著第二方向延伸的假想的第二參考線對齊。單元區域的第二邊平行且接近第二參考線。這種主動區的第二大部分的示例包含主動區組216B_1中的主動區、主動區316B_3以及選定的主動區316B_2等，第2B圖的主動區組216B_1中的主動區相應地從第2B圖的假想的中心參考線219B延伸至第2B圖的第二假想參考線220B，主動區316B_3以及選定的主動區316B_2從第3B圖的假想的中心參考線319B延伸至第3B圖的第二假想參考線320B。在此示例中，第二假想參考線220B以及320B與對應的單元區域204B以及304B的對應的第二邊210BL以及310BL接近並且平行。在一些實施例中，主動區的第二大部分與第一大部分不同。在一些實施例中，主動區的第二大部分與第一大部分相同。流程從步驟1706進行至步驟1708。
在步驟1708中，在第一主動區以及第二主動區之上形成閘極結構。閘極結構的相應閘極圖案的示例，對應至閘極結構組222B以及322B，其再對應至第2A圖以 及第3A圖中相應的閘極圖案222A以及322A，或相似者。流程從步驟1708進行至步驟1710。
在步驟1710中，將選定的閘極結構轉換成對應的隔離偽閘極，使得沒有閘極結構佔據第一主動區與第二主動區之間的中介區。在一些實施例中，隔離偽閘極的同時形成包含多個步驟，包含：犧牲/去除(例如蝕刻)代表中介區的選定閘極結構的每個犧牲部位，以形成去除閘極結構以及閘極結構下方的主動區的溝槽。FC圖案(基於其形成隔離偽閘極)以及對應的中介區的示例，包含佔據第2A圖以及第3A圖的對應的中介區226A以及326A的FC圖案224A以及324A，或相似者。隔離偽閘極以及對應的中介區的示例，包含佔據第2B圖以及第3B圖的對應中介區226B以及326B的隔離偽閘極244B以及344B，或相似者。流程從步驟1710進行至步驟1712。
在第17B圖中，步驟1710包含步驟1712以及1714。在步驟1712中，移除選定閘極結構的犧牲部位，導致產生相應的空洞。相對於第一方向，閘極結構中的選定的閘極結構的犧牲部位，在第一主動區以及第二主動區鄰接中介區的對應鄰接區域處，對應地重疊第一主動區以及第二主動區。相對於與第一方向以及第二方向垂直的第三方向，例如Z軸，空洞具有第一深度。移除選定閘極結構的部位會使得第一主動區以及第二主動區的犧牲部位暴露，第一主動區以及第二主動區的犧牲部位對應地位於選定閘極結構的犧牲部位之下。在一些實施例中，第一主動 區以及第二主動區的犧牲部位被去除，進而加深對應於第二深度的空洞的深度，其中第二深度大於第一深度。這種空洞的示例，包含第3C~3D圖中由對應的隔離偽閘極344B填充的空洞主動區層394，或相似者。流程從步驟1712進行至步驟1714。
在步驟1714，使用絕緣材料填補空洞。填補空洞的步驟中，使用絕緣材料將空洞填補至第二深度。絕緣材料的示例包含構成第3C~3D圖中的隔離偽閘極344B的絕緣材料，或相似者。隔離偽閘極將一或多個主動區分成第一部位以及第二部位。第一部位以及第二部位由隔離偽閘極分開。
第18圖為根據一些實施例所繪示的電子設計自動化(EDA)系統1800的方塊圖。
在一些實施例中，電子設計自動化系統1800包含自動佈局佈線(automatic placement and routing，APR)系統。根據一些實施例，第17A圖的流程圖的方法1700是使用例如電子設計自動化系統1800來實施，以便產生非完全投影的單元結構204B、304B、404B、504B、604B、704B、804B、904B、1004B、1104B、1204B、1304B、1404B或1504B的實例，或者其他在本揭示文件的預想範圍內的合適結構。
在一些實施例中，電子設計自動化系統1800是一個通用電腦裝置，其包含硬體處理器1802、非暫態電腦可讀取儲存媒體1804。儲存媒體1804中的一部分編譯有 (即儲存)電腦程式碼1806(即一組可執行指令)。根據一或多個實施例(下文中提到的過程及/或方法)，硬體處理器1802對指令1806的執行至少部分地代表一種電子設計自動化工具，其實現了本揭示文件描述的方法的一部分或全部(例如第16A、16B、17A、17B圖的方法)。儲存媒體1804除了儲存其他東西之外，也儲存包含佈局圖202A以及302A的佈局圖1816，以及其他在本揭示文件範圍內的類似的佈局圖。
處理器1802經由匯流排1808電性耦接至電腦可讀取儲存媒體1804。處理器1802更經由匯流排1808電性耦接至輸入/輸出介面1810。網路介面1812更經由匯流排1808電性連接至處理器1802。網路介面1812連接至網路1814，因此處理器1802以及電腦可讀取儲存媒體1804可以經由網路1814連接到外部元件。處理器1802用以執行編碼於電腦可讀取儲存媒體1804中的電腦程式碼1806，以使系統1800可以用於執行部分或所有提到的流程及/或方法。在一或多個實施例中，處理器1802為中央處理器單元(central processing unit，CPU)、多處理器、分散式處理系統、特殊應用積體電路(application specific integrated circuit，ASIC)及/或合適的處理單元。
在一或多個實施例中，電腦可讀取儲存媒體1804為電子、磁、光、電磁、紅外線及/或半導體系統(或設備或裝置)。舉例而言，電腦可讀取儲存媒體1804包含半導 體或固態記憶體、磁帶、磁碟片、隨機存取記憶體(random access memory，RAM)、唯讀記憶體(read-only memory，ROM)、硬碟及/或光碟片。在一些使用光碟片的實施例中，電腦可讀取儲存媒體1804包含唯讀光碟片(compact disk-read only memory，CD-ROM)、可讀寫光碟片(compact disk-read/write，CD-R/W)及/或數位影像光碟片(digital video disc，DVD)。
在一或多個實施例中，儲存媒體1804儲存電腦程式碼1806，電腦程式碼1806用以使系統1800可以用於執行部分或所有描述到的流程及/或方法(其中這種執行至少部分地代表電子設計自動化工具)。在一或多個實施例中，儲存媒體1804更儲存了有助於執行部分或所有描述到的流程及/或方法的訊息。在一或多個實施例中，儲存媒體1804儲存了標準單元庫1820，包含如本揭示文件所揭露的此類標準單元。
電子設計自動化系統1800包含輸入/輸出介面1810。輸入/輸出介面1810耦接至外部電路。在一或多個實施例中，輸入/輸出介面1810包含鍵盤、小型鍵盤、滑鼠、軌跡球、軌跡板、觸控螢幕及/或游標方向鍵，用以向處理器1802傳送訊息以及指令。
電子設計自動化系統1800更包含耦接至處理器1802的網路介面1812。網路介面1812讓系統1800與網路1814進行通訊，且一或多個其他電腦系統亦連接到網路1814。網路介面1812包含無線網路介面，諸如藍牙 (Bluetooth)、無線網路(WIFI)、全球互通微波存取(Worldwide interoperability for microwave access，WIMAX)、通用封包無線服務(General packet radio service，GPRS)或寬帶分碼多工存取(Wideband code division multiple access，WCDMA)；或有線網路介面，諸如乙太網路(Ethernet)、通用序列匯流排(Universal serial bus，USB)或IEEE-1364。在一或多個實施例中，部分或所有描述到的流程及/或方法在兩個或多個系統1800中實施。
系統1800用以經由輸入/輸出介面1810接收訊息。經由輸入/輸出介面1810接收的訊息包含由處理器1802處理的指令、資料、設計規則、標準單元庫及/或其他參數中之一或多者。訊息透過匯流排1808傳輸至處理器1802。電子設計自動化系統1800用以經由輸入/輸出介面1810接收與使用者介面(user interface，UI)相關的訊息。此訊息作為使用者介面1818，儲存於電腦可讀取儲存媒體1804中。
在一些實施例中，本揭示文件所提及製程及/或方法的一部分或全部被實現為獨立應用軟體，以供處理器執行。在一些實施例中，本揭示文件所提及製程及/或方法的一部分或全部被實現為額外應用軟體的一部分的應用軟體。在一些實施例中，本揭示文件所提及製程及/或方法的一部分或全部被實現為應用軟體的外掛程式。在一些實施例中，本揭示文件所提及製程及/或方法中之至少一者被實現為 電子設計自動化工具的一部分的應用軟體。在一些實施例中，本揭示文件所提及製程及/或方法的一部分或全部被實現為由電子設計自動化系統1800使用的應用軟體。在一些實施例中，包含標準單元的佈局是使用工具(例如VIRTUOSO®)或是其他適合的佈局產生工具所產生。
在一些實施例中，製程被實現為儲存於非暫態電腦可讀取記錄媒體中的程式的功能。非暫態電腦可讀取記錄媒體的示例包含但不限於外部/可卸除式及/或內部/嵌入式儲存器或記憶體單元，例如以下各者中之一或多者：光碟，諸如數位影像光碟；磁碟，諸如硬碟；半導體記憶體，諸如唯讀記憶體、隨機存取記憶體、記憶卡以及類似者。
第19圖為根據一些實施例所繪示的積體電路製造系統1900以及與其相關的積體電路製造流程的方塊圖。
在第16B圖的步驟1616之後，根據佈局，使用製造系統1900製造以下各者中之至少一者：(A)一或多個半導體遮罩或(B)初期半導體積體電路層中的至少一組件。在一些實施例中，在第17圖的步驟1702之後，根據佈局，製造以下各者中之至少一者：(A)一或多個半導體遮罩或(B)初期半導體積體電路層中的至少一組件。
在第19圖中，積體電路製造系統1900包含多個實體單位，例如設計廠1920、遮罩廠1930以及積體電路製造廠(fab)1940，三者在與製造積體電路裝置1960相關的設計、開發以及製造週期及/或服務中彼此關聯。系統1900中的多個實體單位由通訊網路所連接。在一些實施例 中，此通訊網路是單一網路。在一些實施例中，此通訊網路是各種不同的網路，例如內部網路以及網際網路。此通訊網路包含有線及/或無線的通訊頻道。每個實體單位可以與一或多個其他實體單位互動，並向一或多個其他實體單位提供服務，及/或從一或多個其他實體單位接受服務。在一些實施例中，設計廠1920、遮罩廠1930以及積體電路製造廠1940中的兩個或更多個實體單位由一個公司所擁有。在一些實施例中，設計廠1920、遮罩廠1930以及積體電路製造廠1940中的兩個或更多個實體單位共存於一個公共設施中並使用公共資源。
設計廠(或設計團隊)1920產生積體電路設計佈局1922。積體電路設計佈局1922包含為積體電路裝置1960所設計的幾何圖案。幾何圖案對應於構成製造的積體電路裝置1960的各種元件的金屬、氧化物或半導體層的圖案。透過結合各種層，以形成各種積體電路的特徵。舉例而言，積體電路設計佈局1922的一部分包含各種積體電路特徵，例如主動區、閘極電極、源極電極、汲極電極、層間連線的金屬線或矽通孔，以及焊片的開口，以形成在半導體基板(例如矽晶圓)以及設置在半導體基板上的各種材料層。設計廠1920實行適當的設計程序以形成積體電路設計佈局1922。設計程序包含邏輯設計、物理設計或佈局佈線中的一或多項。積體電路設計佈局1922以一或多個資料文件呈現，這些資料文件具有幾何圖案的訊息。舉例而言，積體電路設計佈局1922可以用圖形資料庫系統 (GDSII)文件格式或DFII文件格式來表示。
遮罩廠1930包含遮罩資料準備1932以及遮罩製造1934。遮罩廠1930使用積體電路設計佈局1922來製造一或多個遮罩，再根據積體電路設計佈局1922，將遮罩用於製造積體電路裝置1960的各種層。遮罩廠1930執行遮罩資料準備1932，其中積體電路設計佈局1922被轉換成代表資料文件(representative data file，RDF)。遮罩資料準備1932將代表資料文件提供給遮罩製造1934。遮罩製造1934包含遮罩寫入器。遮罩寫入器將代表資料文件轉換為基板上的圖像，諸如遮罩(主光罩)或半導體晶圓。設計佈局由遮罩資料準備1932操縱，以符合遮罩寫入器的特定特性及/或積體電路製造廠1940的要求。在第19圖中，遮罩資料準備1932、遮罩製造1934以及遮罩1945被繪示為分開的元件。在一些實施例中，遮罩資料準備1932以及遮罩製造1934可以統稱為遮罩資料準備。
在一些實施例中，遮罩資料準備1932包含光學鄰近效應修正(optical proximity correction，OPC)，其使用微影增強技術來補償圖像誤差，例如可能由繞射、干涉、其他製程效應等引起的圖像誤差。光學鄰近效應修正調整積體電路設計佈局1922。在一些實施例中，遮罩資料準備1932包含進一步的解析度增強技術(resolution enhancement technique，RET)，例如離軸照明、亞解析度輔助特徵、相轉移遮罩、其他適合的技術或其組合。 在一些實施例中，反向式微影技術(inverse lithography technology，ILT)也有被使用，其將光學鄰近效應修正視為逆成像問題。
在一些實施例中，遮罩資料準備1932包含遮罩規則檢查器(mask rule checker，MRC)，遮罩規則檢查器使用遮罩創建規則，檢查在光學鄰近效應修正中經過處理的積體電路設計佈局，此組遮罩創建規則包含多個幾何及/或連通性限制以確保足夠的邊界範圍，以考慮半導體製程的變化性等。在一些實施例中，遮罩規則檢查器修改積體電路設計佈局，以補償遮罩製造1934期間的限制，此動作可以取消由光學鄰近效應修正所執行的部分修改，以滿足遮罩創建規則。
在一些實施例中，遮罩資料準備1932包含微影製程檢查(lithography process checking，LPC)，微影製程檢查會模擬由積體電路製造廠1940實施以製造積體電路裝置1960的流程。微影製程檢查以積體電路設計佈局1922為基準模擬此流程，以創造模擬製造的裝置，例如積體電路裝置1960。微影製程檢查模擬中的製程參數可以包含與積體電路製造週期中各種製程相關的參數、與用於製造積體電路的工具相關的參數及/或製造流程的其他態樣。微影製程檢查會考量各種參數，例如空間影像對比度、焦深(depth of focus，DOF)、遮罩誤差增強參數(mask error enhancement factor，MEEF)以及其他適合的參數或其組合。在一些實施例中，在微影製程檢 查創造模擬製造的裝置之後，如果模擬裝置的形狀不夠接近設計規則，則可以重複使用光學鄰近效應修正及/或遮罩規則檢查器以進一步細化積體電路設計佈局1922。
應理解，為了清楚起見，上述關於遮罩資料準備1932的描述已經經過簡化。在一些實施例中，遮罩資料準備1932包含額外特徵，例如根據製造規則修改積體電路設計佈局1922的邏輯操作(logic operation，LOP)。此外，在遮罩資料準備1932期間，應用於積體電路設計佈局1922的流程可以以各種不同的順序執行。
在遮罩資料準備1932之後以及在遮罩製造1934期間，基於修改過的積體電路設計佈局，製造一個遮罩1945或一個遮罩組。在一些實施例中，基於修改過的積體電路設計佈局，使用電子束(electron-beam)或多個電子束的機構，在遮罩(光罩或倍縮光罩)上形成圖案。遮罩5可以使用各種技術形成。在一些實施例中，遮罩可以透過二元技術形成。在一些實施例中，遮罩圖案包含不透明區域以及透明區域。用於對覆蓋在晶片上的圖像敏感材料層(例如光阻劑)進行曝光的輻射線，例如紫外(ultraviolet，UV)線，被不透明區域阻擋並透射穿過透明區域。在一示例中，二元遮罩包含透明基板(例如熔融石英)以及覆蓋在遮罩的不透明區域中的不透明材料(例如鉻)。在另一示例中，遮罩透過了相位偏移技術來形成。在相位偏移遮罩(phase shift mask，PSM)中，在遮罩上形成的圖案中的各種特徵具有適當的相位差，以提高解析度以及成像品 質。在各種示例中，相位偏移遮罩可以是衰減相位偏移遮罩或交替相位偏移遮罩。遮罩製造1934產生的遮罩用於多種流程中。舉例而言，遮罩用於離子植入流程中，以在半導體晶圓中形成各種摻雜區，用於蝕刻流程中，以在半導體晶圓中形成各種蝕刻區域，及/或用在其他適合的流程中。
積體電路製造廠1940是積體電路製造實體單位，包含一或多個用於製造各種不同積體電路產品的製造設施。在一些實施例中，積體電路製造廠1940是半導體代工廠。舉例而言，可能存在一個製造設施，用於多個積體電路產品的前段製造(前段(front-end-of-line，FEOL)製程)，第二個製造設施可能提供用於積體電路產品的後段製造的內接以及封裝(後段(back-end-of-line，BEOL)製程)，而第三個製造設施可以為代工廠實體單位提供其他服務。
積體電路製造廠1940使用由遮罩廠1930製造的一或多個遮罩來製造積體電路裝置1960。因此，積體電路製造廠1940至少間接地使用了積體電路設計佈局1922來製造積體電路裝置1960。在一些實施例中，半導體晶圓1942是由積體電路製造廠1940使用一或多個遮罩所製造，以形成積體電路裝置1960。半導體晶圓1942包含其上形成的矽基板或其他具有材料層的適合的基板。半導體晶圓進一步包含一或多個摻雜區、介電特徵、多層連線等(在後續製造步驟中形成)。
有關積體電路製造系統(例如第19圖的系統 1900)及其相關聯的積體電路製造流程的詳細資訊，請參見例如2016年2月9日授予的美國專利第9,256,709號、2015年10月1日發布的美國授權前公開第20150278429號、2014年2月6日發布的美國授權前公開第20140040838號、2007年8月21日授予的美國專利第7,260,442號，以上各者的全部內容以引用之方式併入本揭示文件中。
在一些實施例中，半導體裝置包含基板以及單元區域。單元區域相對於第一方向具有對立的第一邊以及第二邊，單元區域包含位於基板上沿著第一方向延伸的複數個主動區；相對於在第二方向上的假想的第一參考線，主動區的第一大部分具有第一端，第一端與第一參考線對齊，第一邊平行且接近第一參考線，第二方向垂直於第一方向；相對於在第二方向上的假想的第二參考線，主動區的第二大部分具有第二端，第二端與第二參考線對齊，第二邊平行且接近第二參考線；且閘極結構對應地位於主動區之中的第一主動區以及第二主動區之上；且其中，相對於第二方向，閘極結構當中的選定閘極結構的第一端鄰接於位於第一主動區與第二主動區之間的中介區。
在一些實施例中，半導體裝置更包含在中介區之中形成的第一隔離偽閘極。在一些實施例中，半導體裝置更包含較低洩漏部位以及較高洩漏部位。其中，包含在較低洩漏部位之中的每個主動區相對於第二方向具有第一高度；包含在較高洩漏部位之中的每個主動區相對於第二方向具 有第二高度，第二高度大於第一高度；且其中，第一主動區被包含於較低洩漏部位之中；且具有第一高度的每個主動區表現出等於或低於預定閾值的電流洩漏。在一些實施例中，半導體裝置更包含較高洩漏部位，其中第二主動區實質上位於較高洩漏部位之內，且第二主動區的高度大於第一主動區的高度，且第二主動區支援預定閾值內的開關速度。在一些實施例中，相對於第一方向，第一主動區與第二主動區藉由中介區互相分開。在一些實施例中，第一隔離偽閘極的長軸沿著第二方向延伸。在一些實施例中，第一主動區為複數個第一主動區當中之一；且半導體裝置更包含較低洩漏部位以及較高洩漏部位，其中，包含在較低洩漏部位之中的每個主動區相對於第二方向具有第一高度；包含在較高洩漏部位之中的每個主動區相對於第二方向具有第二高度，第二高度大於第一高度；且低洩漏部位包含第一主動區的大部分；且這些第一主動區當中的每個主動區由具有尺寸S_1的對應間隙彼此分離。
在一些實施例中，第二主動區為複數個第二主動區當中之一；且相對於第一方向，高洩漏部位包含第二主動區的大部分；相對於第一方向，第一主動區具有第一尺寸且第二主動區具有第二尺寸，第二尺寸大於第一尺寸；且第二主動區當中的每個主動區由具有尺寸S_1的對應間隙彼此分離。在一些實施例中，第二隔離偽閘極將複數個第一主動區中的一或多個第一主動區分離為第一部位以及第二部位，其中，一或多個第一主動區的第一部位以及第二 部位由第二隔離偽閘極分離。在一些實施例中，半導體裝置更包含第三隔離偽閘極，第三隔離偽閘極將複數個第二主動區中的一或多個第二主動區分離為第一部位以及第二部位，其中，一或多個第二主動區的第一部位以及第二部位由第三隔離偽閘極分離。
在一些實施例中，半導體裝置包含單元區域，單元區域包含沿著第一方向延伸的複數個主動區；相對於在第二方向上的假想的中央參考線，單元區域被佈置成使得中心參考線相對於第一方向位於單元區域的中心，第二方向垂直於第一方向；相對於在第二方向上的假想的第一參考線，在第一方向上，主動區之中的其中兩者或多者的第一端部位從中央參考線向第一參考線延伸最大距離，單元區域的第一邊平行且接近第一參考線；相對於在第二方向上的假想的第二參考線，主動區之中的其中兩者或多者的第二端部位從中央參考線向第二參考線延伸最大距離，單元區域的第二邊平行且接近第二參考線，第二邊位於單元區域上相對於第一邊的對立側；且主動區之中的第一主動區以及第二主動區具有在第一方向上共線的複數個對應長軸，第一主動區以及第二主動區被第一中介區分離。
在一些實施例中，半導體裝置更包含位於第一中介區之中的隔離偽閘極。在一些實施例中，第一主動區以及第二主動區在第二方向上具有第一高度；且半導體裝置更包含主動區之中的第三主動區、第四主動區以及第五主動區，第三主動區以及第四主動區在第一方向上具有共線的 複數個對應長軸，第三主動區以及第四主動區被第二中介區分離，且第三主動區以及第四主動區在第二方向上具有第一高度；第五主動區相對於第一方向以及第二方向位於第一主動區與第二主動區之間，且第五主動區相對於第一方向以及第二方向位於第三主動區與第四主動區之間。在一些實施例中，第五主動區相對於第一方向不與第一主動區、第二主動區、第三主動區以及第四主動區其中任一者重疊。在一些實施例中，半導體裝置更包含第一隔離偽閘極、第二隔離偽閘極、第三隔離偽閘極或第四隔離偽閘極；第一隔離偽閘極相對於第一方向位於第五主動區以及第一主動區之間；第二隔離偽閘極相對於第一方向位於第五主動區以及第二主動區之間；第三隔離偽閘極相對於第一方向位於第五主動區以及第三主動區之間；第四隔離偽閘極相對於第一方向位於第五主動區以及第四主動區之間。在一些實施例中，第五主動區相對於第二方向至少部分地與第一主動區以及第二主動區重疊；或第五主動區相對於第二方向至少部分地與第三主動區以及第四主動區重疊。在一些實施例中，第一主動區以及第三主動區的第一端部位在第一方向上從中央參考線向第一參考線延伸最大距離；或第三主動區以及第四主動區的第二端部位從中央參考線向第二參考線延伸最大距離。
在一些實施例中，製造半導體裝置的方法包含：在基板中形成複數個主動區，主動區對應地沿著第一方向延伸，形成主動區的步驟包含：相對於在第二方向上的假想 的第一參考線，形成主動區的第一大部分其具有複數個第一端，第二方向垂直於第一方向，第一端與第一參考線對齊，單元區域的第一邊平行且接近第一參考線，單元區域包含複數個主動區；相對於在第二方向上的假想的第二參考線，形成主動區的第二大部分其具有複數個第二端，第二端與第二參考線對齊，單元區域的第二邊平行且接近第二參考線；在主動區之中的第一主動區以及第二主動區之上對應地形成複數個閘極結構；以及將閘極結構之中的選定閘極結構轉換為對應的隔離偽閘極結構，使得沒有閘極結構佔據第一主動區以及第二主動區之間的中介區。
在一些實施例中，相對於第一方向，選定閘極結構的犧牲部位對應地在鄰接區域中與第一主動區以及第二主動區重疊，在鄰接區域中第一主動區以及第二主動區與中介區鄰接；且將選定閘極結構轉換為隔離偽閘極結構的步驟包含：相對於第二方向，移除選定閘極結構的犧牲部位以形成對應的空洞；以及以絕緣材料填補空洞。在一些實施例中，相對於垂直於第一方向以及第二方向的第三方向，空洞具有第一深度；選定閘極結構的被移除部位暴露了第一主動區以及第二主動區的犧牲部位，第一主動區以及第二主動區的犧牲部位對應地位於選定閘極結構的犧牲部位之下；將選定閘極結構轉換為隔離偽閘極結構的步驟更包含：移除第一主動區以及第二主動區的犧牲部位，進而將空洞加深至大於第一深度的第二深度；且在填補空洞的步驟中，以絕緣材料填補入具有第二深度的空洞。
前文概述了數個實施例的特徵，使得熟習此項技術者可更好地理解本案的態樣。熟習此項技術者應瞭解，可易於使用本案作為設計或修改其他製程及結構的基礎以便實施本文所介紹的實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本案的精神及範疇，並且可在不脫離本案的精神及範疇的情況下在本文中實施各種變化、取代及修改。
202B:半導體裝置
204B:單元區域
204_BA~204_BH:單元區域
206B:較高洩漏(HL)部位
208B:較低洩漏(LL)部位
210BL:第二邊
210BR:第一邊
212B:n型井結構
213B_1~213B_3:主動區
215B:閘極結構
216B_1,216B_2:主動區組
217B~221B:參考線
222B:閘極結構組
226B:中介區
236:主動區
244B:隔離偽閘極
AR:主動區
GATE:閘極結構
H_1,H_2:高度
IDG:隔離偽閘極
S_1/2:距離
S_1:距離

Claims (10)

  1. 一種半導體裝置，包含：一基板；以及一單元區域，該單元區域相對於一第一方向具有對立的一第一邊以及一第二邊，該單元區域包含位於該基板上沿著該第一方向延伸的複數個主動區；相對於在一第二方向上的假想的一第一參考線，該些主動區的一第一大部分具有複數個第一端，該些第一端與該第一參考線對齊，該第一邊平行且接近該第一參考線，該第二方向垂直於該第一方向；相對於在該第二方向上的假想的一第二參考線，該些主動區的一第二大部分具有複數個第二端，該些第二端與該第二參考線對齊，該第二邊平行且接近該第二參考線；且複數個閘極結構對應地位於該些主動區之中的一第一主動區以及一第二主動區之上；且其中，相對於該第二方向，該些閘極結構當中的一選定閘極結構的一第一端鄰接於位於該第一主動區與該第二主動區之間的一中介區，其中該中介區包含一隔離偽閘極。
  2. 如請求項1所述之半導體裝置，更包含：該半導體裝置的一較低洩漏部位，其中包含在該較低洩漏部位之中的每個主動區相對於該第二方向具有一第一高度；以及 該半導體裝置的一較高洩漏部位，其中包含在該較高洩漏部位之中的每個主動區相對於該第二方向具有一第二高度，該第二高度大於該第一高度；且其中：該第一主動區被包含於該較低洩漏部位之中；且具有該第一高度的每個主動區表現出等於或低於一預定閾值的電流洩漏。
  3. 如請求項1所述之半導體裝置，更包含：該半導體裝置的一較高洩漏部位，其中該第二主動區實質上位於該較高洩漏部位之內，且該第二主動區的高度大於該第一主動區的高度，且該第二主動區支援一預定閾值內的開關速度。
  4. 如請求項1所述之半導體裝置，其中：相對於該第一方向，該第一主動區與該第二主動區藉由該中介區互相分開。
  5. 如請求項1所述之半導體裝置，其中：該第一主動區為複數個第一主動區當中之一；且該半導體裝置更包含：該半導體裝置的一較低洩漏部位，其中包含在該較低洩漏部位之中的每個主動區相對於該第二方向具有一第一高度； 該半導體裝置的一較高洩漏部位，其中包含在該較高洩漏部位之中的每個主動區相對於該第二方向具有一第二高度，該第二高度大於該第一高度；且該較低洩漏部位包含該些第一主動區的大部分；且該些第一主動區當中的每個主動區由具有一尺寸S_1的複數個對應間隙彼此分離。
  6. 如請求項5所述之半導體裝置，其中：該第二主動區為複數個第二主動區當中之一；且相對於該第一方向，該高洩漏部位包含該些第二主動區的大部分；相對於該第一方向，該些第一主動區具有一第一尺寸且該些第二主動區具有一第二尺寸，該第二尺寸大於該第一尺寸；且該些第二主動區當中的每個主動區由具有該尺寸S_1的複數個對應間隙彼此分離。
  7. 一種半導體裝置，包含：一單元區域，該單元區域包含沿著一第一方向延伸的複數個主動區；相對於在一第二方向上的假想的一中央參考線，該單元區域被佈置成使得該中心參考線相對於該第一方向位於該單元區域的中心，該第二方向垂直於該第一方向；相對於在該第二方向上的假想的一第一參考線，在該 第一方向上，該些主動區之中的其中兩者或多者的複數個第一端部位從該中央參考線向該第一參考線延伸一最大距離，該單元區域的一第一邊平行且接近該第一參考線；相對於在該第二方向上的假想的一第二參考線，該些主動區之中的其中兩者或多者的複數個第二端部位從該中央參考線向該第二參考線延伸該最大距離，該單元區域的一第二邊平行且接近該第二參考線，該第二邊位於該單元區域上相對於該第一邊的對立側；且該些主動區之中的一第一主動區以及一第二主動區具有在該第一方向上共線的複數個對應長軸，該第一主動區以及該第二主動區被一第一中介區分離。
  8. 如請求項7所述之半導體裝置，其中：該第一主動區以及該第二主動區在該第二方向上具有一第一高度；且該半導體裝置更包含：該些主動區之中的一第三主動區以及一第四主動區，該第三主動區以及該第四主動區在該第一方向上具有共線的複數個對應長軸，該第三主動區以及該第四主動區被一第二中介區分離，且第三主動區以及第四主動區在該第二方向上具有該第一高度；以及該些主動區之中的一第五主動區，該第五主動區相對於該第一方向以及該第二方向位於該第一主動區與該第 二主動區之間，且該第五主動區相對於該第一方向以及該第二方向位於該第三主動區與該第四主動區之間。
  9. 如請求項8所述之半導體裝置，更包含：一第一隔離偽閘極，該第一隔離偽閘極相對於該第一方向位於該第五主動區以及該第一主動區之間；或一第二隔離偽閘極，該第二隔離偽閘極相對於該第一方向位於該第五主動區以及該第二主動區之間；或一第三隔離偽閘極，該第三隔離偽閘極相對於該第一方向位於該第五主動區以及該第三主動區之間；或一第四隔離偽閘極，該第四隔離偽閘極相對於該第一方向位於該第五主動區以及該第四主動區之間。
  10. 一種製造半導體裝置的方法，該方法包含：在一基板中形成複數個主動區，該些主動區對應地沿著一第一方向延伸，形成該些主動區的步驟包含：相對於在一第二方向上的假想的一第一參考線，形成該些主動區的一第一大部分其具有複數個第一端，該第二方向垂直於該第一方向，該些第一端與該第一參考線對齊，一單元區域的一第一邊平行且接近該第一參考線，該單元區域包含複數個主動區；以及相對於在該第二方向上的假想的一第二參考線，形成該些主動區的一第二大部分其具有複數個第二端，該些第二端與該第二參考線對齊，該單元區域的一第二邊平 行且接近該第二參考線；在該些主動區之中的一第一主動區以及一第二主動區之上對應地形成複數個閘極結構；以及將該些閘極結構之中的複數個選定閘極結構轉換為複數個對應的隔離偽閘極結構，使得沒有閘極結構佔據該第一主動區以及該第二主動區之間的一中介區。
TW111110694A 2021-08-05 2022-03-22 半導體裝置及其製造方法 TWI807714B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163229766P 2021-08-05 2021-08-05
US63/229,766 2021-08-05
US17/581,798 US20230042514A1 (en) 2021-08-05 2022-01-21 Variable-sized active regions for a semiconductor device and methods of making same
US17/581,798 2022-01-21

Publications (2)

Publication Number Publication Date
TW202307974A TW202307974A (zh) 2023-02-16
TWI807714B true TWI807714B (zh) 2023-07-01

Family

ID=84241612

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110694A TWI807714B (zh) 2021-08-05 2022-03-22 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20230042514A1 (zh)
KR (1) KR20230021563A (zh)
CN (1) CN115440724A (zh)
DE (1) DE102022101653A1 (zh)
TW (1) TWI807714B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180269229A1 (en) * 2015-09-21 2018-09-20 Monolithic 3D Inc. 3D Semiconductor Device and Structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180269229A1 (en) * 2015-09-21 2018-09-20 Monolithic 3D Inc. 3D Semiconductor Device and Structure

Also Published As

Publication number Publication date
US20230042514A1 (en) 2023-02-09
KR20230021563A (ko) 2023-02-14
DE102022101653A1 (de) 2023-02-09
CN115440724A (zh) 2022-12-06
TW202307974A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
JP6467476B2 (ja) リニアＦｉｎＦＥＴ構造をもつ回路
CN109427768A (zh) 集成电路及其制造方法
TWI709160B (zh) 產生積體電路及其胞元的佈局圖的方法與積體電路裝置
TWI814029B (zh) 積體電路裝置及製造積體電路裝置的方法
US11664311B2 (en) Method and structure to reduce cell width in semiconductor device
CN115528023A (zh) 集成电路装置及其制造方法
JP2022025049A (ja) 集積回路デバイス、方法及びシステム
KR20210110187A (ko) 다수의 핀 카운트 레이아웃, 방법, 시스템 및 디바이스
TW202133022A (zh) 積體電路裝置
CN113053886A (zh) 集成电路结构
TWI807714B (zh) 半導體裝置及其製造方法
TWI806282B (zh) 積體電路裝置
TWI753464B (zh) 半導體、積體電路元件及其製造方法
TW202320176A (zh) 積體電路
CN114709207A (zh) 利用第一和第二设计规则而设计和制造的电路
CN114465605A (zh) 时脉分配系统、集成电路装置与时脉分配方法
TWI805383B (zh) 半導體裝置及其製造方法
TWI814351B (zh) 基於混合單元的元件、佈局和方法
TWI831276B (zh) 積體電路及其形成方法
TWI758974B (zh) 產生積體電路佈局圖的方法、系統及積體電路元件
US20230063479A1 (en) Cell regions of integrated circuits and methods of making same
TW202303737A (zh) 積體電路製造方法
CN113097132A (zh) 半导体元件及其制造方法
CN118116931A (zh) 集成电路器件及其制造方法
CN114944386A (zh) 单片三维集成电路装置及其设计布局的创建方法与系统