TWI806982B - 封裝基板之加工方法 - Google Patents

封裝基板之加工方法 Download PDF

Info

Publication number
TWI806982B
TWI806982B TW108107707A TW108107707A TWI806982B TW I806982 B TWI806982 B TW I806982B TW 108107707 A TW108107707 A TW 108107707A TW 108107707 A TW108107707 A TW 108107707A TW I806982 B TWI806982 B TW I806982B
Authority
TW
Taiwan
Prior art keywords
package substrate
substrate
package
groove
sealant
Prior art date
Application number
TW108107707A
Other languages
English (en)
Other versions
TW201939693A (zh
Inventor
金永奭
張秉得
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201939693A publication Critical patent/TW201939693A/zh
Application granted granted Critical
Publication of TWI806982B publication Critical patent/TWI806982B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

[課題]於從密封劑側分割封裝基板之時在正確的位置進行對準。 [解決手段]其係以密封劑密封配線基材上之複數裝置晶片而形成的封裝基板之加工方法，其中，以相對於分割預定線具有特定的位置關係之方式，在封裝基板形成貫通孔，以貫通孔為基準而實施對準，從密封劑側沿著分割預定線將封裝基板分割成各個封裝。

Description

封裝基板之加工方法
本發明係關於封裝基板之加工方法。
作為封裝基板之加工方法，所知的有藉由切割沿著分割預定線使封裝基板予以單片化的方法(例如，參照專利文獻1)。在記載於專利文獻1之加工方法中，在配線基板之一方之面配設凸塊等之電極，並且在配線基板之另一方之表面搭載半導體晶片，以密封劑整批密封而形成封裝基板。藉由沿著封裝基板之分割預定線而被切割，封裝基板被分割成各個封裝，分割後之封裝經由電極被安裝於主基板等。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2012-039104號公報
[發明所欲解決之課題]
於將上述般之封裝基板予以單片化之時，有希望從密封劑側分割封裝基板的需求。為了從密封劑側分割封裝基板，必須保持封裝基板之凸塊側。但是，通常因為在封裝基板之凸塊側設置對準標記，故在保持封裝基板之凸塊側之狀態，無法檢測對準標記。因此，要沿著分割預定線精度佳地分割封裝基板有困難。
本發明係鑒於如此之點而創作出，其目的之一為提供在從密封劑側分割封裝基板之時可以在正確的位置進行對準之封裝基板之加工方法。 [用以解決課題之手段]
本發明之第1態樣之封裝基板之加工方法，該封裝基板係由配線基材、分別被搭載在以交叉的複數分割預定線被區劃的配線基材上之各裝置區域的複數裝置晶片、密封該裝置晶片之密封劑所構成，該封裝基板之加工方法具備：貫通孔形成步驟，其係形成在該裝置區域外之區域，貫通該封裝基板並且相對於該分割預定線具有特定的位置關係的貫通孔；封裝基板保持步驟，其係於實施該貫通孔形成步驟之後，在與該封裝基板之該密封劑側相反之面，黏貼保持膠帶，或以保持治具吸引保持該封裝基板之該面；及單片化步驟，其係於實施該封裝基板保持步驟之後，以該貫通孔為基準進行對準從該密封劑側沿著該分割預定線而將該封裝基板單片化成各個封裝。
若藉由該構成，因在封裝基板之裝置區域外形成相對於分割預定線具有特定的位置關係之貫通孔，故可以於封裝基板之分割時以貫通孔為基準進行對準。因此，即使在封裝基板之密封劑側無對準標記，亦可以沿著分割預定線精度佳地分割封裝基板。
本發明之第2態樣之封裝基板之加工方法，該封裝基板係由配線基材、分別被搭載在以交叉的複數分割預定線被區劃的配線基材上之各裝置區域的複數裝置晶片、密封該裝置晶片之密封劑所構成，該封裝基板之加工方法具備：貫通溝形成步驟，其係形成沿著被形成在第1方向及與該第1方向正交之第2方向的複數分割預定線之內的各個最外周之分割預定線而貫通至該密封劑的貫通溝，分割該封裝基板；封裝基板保持步驟，其係於實施該貫通溝形成步驟之後，在與該封裝基板之該密封劑側相反之面，黏貼保持膠帶，或以保持治具吸引保持該封裝基板之該面；及單片化步驟，其係於實施該封裝基板保持步驟之後，以該貫通溝之邊緣為基準進行對準，沿著分割預定線分割該封裝基板而單片化成各個封裝。
若藉由該構成，因在封裝基板之裝置區域外形成相對於分割預定線具有特定的位置關係之貫通溝，故可以於封裝基板之分割時以貫通溝之邊緣為基準進行對準。因此，即使在封裝基板之密封劑側無對準標記，亦可以沿著分割預定線精度佳地分割封裝基板。
在本發明之第1、第2態樣之封裝基板之加工方法中，即使進一步具備下述步驟亦可：V型溝形成步驟，其係於實施該封裝基板保持步驟之後，以該貫通孔或貫通溝之邊緣為基準進行對準，以V型溝形成手段從該密封劑側切入至該封裝基板之厚度方向途中，沿著與該分割預定線對應之區域而以具有從該密封劑之上面朝向溝底傾斜的側壁之方式，形成V型溝；和屏蔽層形成步驟，其係於實施單片化步驟之後，在複數該封裝之該密封劑之該上面及該側壁形成導電性之屏蔽層，該單片化步驟係於實施V型溝形成步驟之後，沿著該分割預定線而被設置的該V型溝分割該封裝基板而單片化成各個該封裝。
本發明之第3態樣之封裝基板之加工方法，該封裝基板係由配線基材、分別被搭載在以交叉的複數分割預定線被區劃的配線基材上之各裝置區域的複數裝置晶片、密封該裝置晶片之密封劑所構成，該封裝基板之加工方法具備：配線基材加工步驟，其係保持該密封劑側，形成沿著複數分割預定線而貫通配線基材的分割溝；封裝基板保持步驟，其係於實施該配線基材加工步驟之後，在與該封裝基板之該密封劑側相反之面，黏貼保持膠帶，或以保持治具吸引保持該封裝基板之該面；及單片化步驟，其係於實施該封裝基板保持步驟之後，以配線基材之外周之分割溝為基準進行對準，沿著分割預定線分割該封裝基板而單片化成各個封裝。
若藉由該構成時，因形成沿著複數分割預定線而至少貫通配線基材之分割溝，故在封裝基板之分割時，可以以分割溝為基準進行對準。因此，即使在封裝基板之密封劑側無對準標記，亦可以沿著分割預定線精度佳地分割封裝基板。
在本發明之第3態樣之封裝基板之加工方法中，即使在該單片化步驟中，以配線基材之外周之該分割溝為基準進行對準，以V型溝形成手段從該密封劑側切入至與該分割溝連通為止，沿著與該分割預定線對應之區域而以具備從該密封劑之上面朝向溝底傾斜之側壁之方式形成V型溝，並且將封裝基板單片化成各個封裝，進一步具備於實施該單片化步驟之後，在複數該封裝之該密封劑之該上面及該側壁形成導電性之屏蔽層的屏蔽層形成步驟亦可。 [發明效果]
若藉由本發明時，藉由在封裝基板之裝置區域外貫通形成相對於分割預定線具有特定的位置關係的對準之基準，可以在分割封裝基板之時在正確的位置進行對準。
以下，參照附件圖面，針對本實施型態之封裝基板之加工方法進行說明。圖1為本實施型態之半導體封裝之剖面示意圖。圖2A為本實施型態之封裝基板之背面圖，圖2B為本實施型態之封裝基板之正面圖。圖3A為比較例之封裝基板之背面圖，圖3B為比較例之封裝基板之正面圖，圖3C及圖3D為比較例之半導體封裝之製造方法之說明圖。另外，以下之實施型態只不過表示一例，即使在各步驟間具備其他步驟亦可，即使適當置換步驟之順序亦可。再者，在圖2A、圖2B、圖3A及圖3B之俯視圖中，為了方便說明，省略凸塊之記載。
如圖1所示般，半導體封裝10(封裝)係需要防止所謂的EMI(Electro-Magnetic Interference)的所有半導體裝置之封裝，被構成藉由外面之屏蔽層16抑制電磁雜訊朝周圍洩漏。在屏蔽層16之內側，以樹脂層(密封劑)13密封被安裝在配線基板(配線基材)11之表面的裝置晶片12，在配線基板11之背面配設凸塊14。在配線基板11，形成有被連接於裝置晶片12之電極，或包含接地線17之各種配線。
裝置晶片12係將半導體晶圓單片化成每個裝置而形成，被安裝在配線基板11之特定位置。再者，在封裝側面(側壁)23形成有從封裝上面(密封劑上面)22朝下方向外側擴展的傾斜面25，對該傾斜面25，藉由濺鍍法等，從上方形成導電性之屏蔽層16。與一般的半導體封裝之垂直的封裝側面不同，因封裝側面23之傾斜面25相對於屏蔽層16之形成方向傾斜交叉，故容易在傾斜面25形成屏蔽層16。
然而，雖然如圖2A及圖2B所示般，半導體封裝藉由封裝基板15之分割而形成，但是封裝基板15之背面藉由分割預定線27被區劃成格子狀，封裝基板15之表面藉由樹脂層13被覆蓋。再者，在封裝基板15之背面設置對準標記28，在封裝基板15之表面無設置對準標記28。因此，通常藉由將封裝基板15之背面側朝上方，以對準標記28為基準，封裝基板15被分割成各個半導體封裝。
若僅分割封裝基板15時，雖然在封裝基板15之背面進行對準即可，但是為了在分割後之半導體封裝10(參照圖1)，設置傾斜面25，必須從封裝基板15之樹脂層13側形成V型溝47(參照圖5C)。如上述般，因在封裝基板15之表面不存在對準標記28，故在將樹脂層13朝上方之狀態，難以在樹脂層13側形成沿著分割預定線27的V型溝47。如此一來，為了在封裝基板15之表面之樹脂層13形成V型溝47，故可以使用封裝基板15之背面之對準標記28。
在此情況，如圖3A及圖3B所示般，也考慮在封裝基板15之表面設置對準標記29之構成。但是，在樹脂層壓和金屬鍍敷等之既存方法中，難以使封裝基板15之背面之對準標記28和封裝基板15之表面之對準標記29一致。例如，也有封裝基板15之背面之對準標記28之位置和封裝基板15之表面之對準標記29之位置偏移數十μm以上之情形，難以沿著分割預定線加工封裝基板15。
因此，如圖3C及圖3D所示般，考慮以貫通封裝基板15之切削痕91來取代對準標記28進行對準之方法。在此情況，在將封裝基板15之背面朝上方之狀態，在分割預定線27之延長線上，在封裝基板15之外緣附近定位切削刀92。而且，藉由實施使切削刀92上下移動的所謂斬切式切割，在與分割預定線27對應之處形成切割痕91。因切削痕91貫通封裝基板15，故可以在封裝基板15之表面側以切削痕91為基準而實施對準。
但是，在利用以斬切式切割形成的切削痕91之加工方法中，雖然可以以切削痕91為基準在封裝基板15之表面側形成V型溝，但是難以於V型溝形成後良好地分割封裝基板15。於斬切式切割之情況，因切削痕91從封裝基板15之外緣延伸至樹脂層13，即是裝置區域，故封裝基板15之裝置區域的強度下降。於使封裝基板15單片化之時，雖然以單片化刀具95從切削痕91切入封裝基板15，但是由於單片化刀具95通過貫通的切削痕91，產生抖震而影響至晶片噴飛、裂紋、崩裂等的品質。於是，在本實施型態中，以封裝基板15之背面之對準標記28為基準，在封裝基板15貫通形成V型溝形成時之對準的基準。
以下，參照圖4A至圖6C，針對封裝基板之第1加工方法進行說明。圖4A至圖6C為封裝基板之第1加工方法的說明圖。另外，圖4A為表示安裝步驟之一例的圖示，圖4B為表示基板作成步驟之一例的圖示，圖4C為表示貫通孔形成步驟之一例的圖示。圖5A為表示封裝基板保持步驟，圖5B及圖5C為各表示V型溝形成步驟之一例的圖示。圖6A為表示單片化步驟，圖6B及圖6C為各表示屏蔽層形成步驟之一例的圖示。
如圖4A所示般，首先實施安裝步驟。在安裝步驟中，配線基板11之表面以交叉之分割預定線被區劃成格子狀，在被區劃之各裝置區域搭載複數裝置晶片12。在配線基板11內，形成接地線17等之配線，在配線基板11之背面配設凸塊14。在裝置晶片12之上面之電極連接導線19之一端，在配線基板11之表面之電極18連接導線19之另一端。另外，並不於導線接合，即使實施將裝置晶片12之背面之電極直接連接於配線基板11之表面之電極的覆晶接合亦可。
如圖4B所示般，於實施安裝步驟之後，實施基板作成步驟。在基板作成步驟中，對被配設複數裝置晶片12之配線基板11之表面側供給密封劑31，以密封劑31整批密封各裝置晶片12而作成封裝基板15(參照圖4C)。在此情況，安裝裝置晶片12之配線基板11之背面被保持於保持夾具(無圖示)，以覆蓋配線基板11之上面(表面)之方式，配置框型32。在框型32之上壁，開口有注入口33，在注入口33之上方定位用以供給密封劑31之供給噴嘴34。
而且，從供給噴嘴34通過注入口33，對配線基板11之上面供給密封劑31而密封裝置晶片12。在該狀態下，密封劑31藉由加熱或乾燥而硬化，作成在配線基板11之上面形成有樹脂層13(參照圖4C)之封裝基板15。另外，密封劑31使用具有硬化性之材料，例如可以從環氧樹脂、矽氧樹脂、聚氨酯樹脂、不飽和聚酯樹脂、丙烯酸聚氨酯樹脂或聚醯亞胺樹脂等選擇。再者，密封劑31不限於液狀，亦可以使用薄片狀、粉狀之樹脂。如此一來，配線基板11上之複數裝置晶片12整批被密封。另外，在事先準備封裝基板15之情況，即使省略安裝步驟、基板作成步驟亦可。
如圖4C所示般，於實施基板作成步驟之後，實施貫通孔形成步驟。在貫通孔形成步驟中，封裝基板15之表面被保持於保持治具(無圖示)，封裝基板15之背面之對準標記28朝向上方。對準標記28係在封裝基板15之裝置區域外，被設置在分割預定線之延長上。因即使封裝基板15藉由裝置晶片12之整批密封而收縮，對準標記28也因應封裝基板15之收縮而移位，故對準標記28和分割預定線之位置關係不會變化很大。
在封裝基板15之上方定位鑽頭36，以攝像手段(無圖示)攝像對準標記28，鑽頭36被位置對準於對準標記28之中央位置。鑽頭36之鑽頭直徑被形成較對準標記28小。而且，藉由鑽頭36朝向封裝基板15下降，封裝基板15被貫通，在對準標記28之中央形成貫通孔37。藉由該貫通孔37，形成即使從封裝基板15之表面側，亦能夠檢測分割預定線的對準用的標記。
因貫通孔37藉由小型之鑽頭36被形成較對準標記28小的圓形，故可以藉由以高倍率進行攝像提升對準精度。如此一來，在封裝基板15之裝置區域外之區域，形成貫通封裝基板15，相對於分割預定線具有特定的位置關係的貫通孔37。另外，相對於分割預定線的特定的位置關係並不限定於在對準標記28上形成貫通孔37之構成。若為分割預定線之位置能夠特定的位置時，即使從偏離對準標記28的位置形成貫通孔37亦可。
再者，無須在封裝基板15之所有對準標記28形成貫通孔37。若貫通孔37僅被形成在至少需要分割預定線27之位置檢測及θ修正之處即可。
如圖5A所示般，於實施貫通孔形成步驟之後，實施封裝基板保持步驟。在封裝基板保持步驟中，以封閉環狀框41之中央之方式，黏貼保持膠帶42，在該保持膠帶42黏貼與封裝基板15之樹脂層13相反的面。依此，保持膠帶42之外周部藉由環狀框41被支持，封裝基板15經由保持膠帶42被定位在環狀框41之內側。另外，封裝基板保持步驟即使藉由固定機等之專用裝置機械性地被實施亦可，即使藉由操作者之人工作業而被實施亦可。
另外，保持膠帶42整體以相對於後段之屏蔽層形成步驟(參照圖6B)之電漿處理具有耐性之材料來形成為佳。相對於電漿處理的耐性係指包含耐電漿性、耐熱性、耐真空性的電漿耐性。保持膠帶42之膠帶基材係以150度~170度之耐熱溫度之材料形成為佳，例如可以從聚萘二甲酸乙二醇酯樹脂、聚醯亞胺樹脂。再者，環狀框41即使被形成上面視環狀亦可，即使被形成上面視矩形框狀亦可。
如圖5B所示般，於實施封裝基板保持步驟之後，實施V型溝形成步驟。在V型溝形成步驟中，封裝基板15經由保持膠帶42被保持於挾盤載置台(無圖示)，攝像手段45被定位在封裝基板15之上方。藉由攝像手段45，從封裝基板15之表面側攝像貫通孔37，以貫通孔37為基準實施對準而檢測分割預定線。此時，因貫通孔37被形成較小，故由於藉由攝像手段45高倍率進行攝像，對準精度被提高。
如圖5C所示般，當藉由對準檢測分割預定線時，V型溝形成用之切削刀(以下，稱為V型刀46(V型溝形成手段)被位置對準在分割預定線。V型刀46係以結合劑固定鑽石磨料等，前端(前端之剖面)被成形V形狀之圓板狀。封裝基板15之外側，V型刀46被下降至封裝基板15之厚度方向途中之深度，封裝基板15相對於V型刀46在水平方向被切削進給。依此，封裝基板15藉由V型刀46從樹脂層(密封劑)13側被切入而被半切割，沿著與分割預定線對應之區域而以具有從樹脂層13之上面朝向溝底傾斜之側壁之方式形成V型溝47。
另外，在本實施型態中，雖然被形成V型刀46之前端成為尖的V字形狀，但不限定於該構成。V型刀46之前端若為相對於封裝基板15能夠形成V型溝47之形狀即可。例如，如圖17所示般，即使V型刀49之前端被形成平坦之V字形狀亦可。依此，切削刀之前端為V字形狀不限定於尖銳至切削刀之前端的完整V字形狀，包含切削刀之前端為平坦之略V字形狀的形狀。再者，V型刀之前端之V字面無須直線性地傾斜，即使帶有略圓潤亦可。
如圖6A所示般，於實施V型溝形成步驟之後，實施單片化步驟。在單片化步驟中，封裝基板15經由保持膠帶42而被保持於挾盤載置台(無圖示)，與V型溝形成步驟相同藉由攝像手段(無圖示)以貫通孔37為基準實施對準。當藉由對準檢測分割預定線時，單片化用之切削刀(以下，稱為直型刀51)被位置對準在封裝基板15之V型溝47。直型刀51係以結合劑固定鑽石磨料等，前端(前端之剖面)被成形矩形狀之圓板狀。
而且，在封裝基板15之外側，直型刀51被下降至保持膠帶42之厚度方向途中之深度，封裝基板15相對於直型刀51在水平方向被切削進給。依此，藉由直型刀51從樹脂層13側被切入至保持膠帶42之途中而封裝基板15被半切割，從V型溝47之溝底朝向保持膠帶42形成矩形溝52。如此一來，封裝基板15沿著V型溝47被分割，封裝基板15沿著分割預定線而被單片化成各個半導體封裝10。
另外，並不限定於對所有的分割預定線完成V型溝形成步驟後，實施單片化的構成。即使藉由具備V型刀46及直型刀51之雙切塊機，對每分割預定線連續性地實施V型溝形成步驟和單片化步驟亦可。
如圖6B所示般，於實施單片化步驟之後，實施屏蔽層形成步驟。在屏蔽層形成步驟中，在複數半導體封裝10之封裝外面，以導電性材料形成屏蔽層16。在此情況，各半導體封裝10經由保持膠帶42被搬入至電漿裝置(無圖示)內，以特定的形成條件對各半導體封裝10，從上方藉由濺鍍等之電漿處理，成膜以導電性材料形成的屏蔽層16。依此，在各半導體封裝10之封裝上面22及封裝側面23(參照圖6C)，以期望的厚度形成屏蔽層16。
此時，如圖6C所示般，封裝側面23之傾斜面25從封裝上面22朝下方向外側擴展，傾斜面25與屏蔽層16之形成方向(垂直方向)傾斜交叉。依此，於在半導體封裝10形成屏蔽層16之時，不僅在封裝上面22即使在封裝側面23之傾斜面25，亦可以發揮充分之屏蔽效果的厚度形成屏蔽層16。並且，因保持膠帶42相對於電漿處理具有耐性，故不會有由於電漿處理使得保持膠帶42劣化之情形。
再者，因即使在封裝側面23之垂直面26或封裝間之溝底53也形成屏蔽層16，故於從保持膠帶42拾取半導體封裝10之時，有在半導體封裝10之下部產生屏蔽層16所致的毛邊之情況。在此情況，除了屏蔽層16之成膜條件之外，亦能夠藉由調整封裝間之長寬比(縱橫比)，來抑制半導體裝置10之毛邊產生。封裝間之長寬比係藉由直型刀51(參照圖6A)之寬尺寸及切入量而調整。
封裝間之長寬比係將從封裝側面23之傾斜面25之下端切入至保持膠帶42之溝底53為止的深度設為Ymm，將封裝側面23之垂直面26之對向間隔設為Xmm之時，以Y/X表示。封裝側面23之垂直面26之下側或封裝間之溝底53容易受到長寬比之影響，隨著封裝間之長寬比變高，形成屏蔽層16。因此，藉由提高長寬比，在難影響長寬比之傾斜面25以適當之厚度形成屏蔽層16，在容易影響長寬比之垂直面26之下側或溝底53，形成薄的屏蔽層16而抑制毛邊之產生。
再者，配線基板11之接地線17在封裝側面23之傾斜面25之下側露出至外部。因在傾斜面25之下側，適當之厚度的屏蔽層16被連接於接地線17，故在半導體封裝10產生的電磁雜訊通過接地線17被排出至半導體封裝10外。另外，在封裝側面23之垂直面26之下側，雖然屏蔽層16變薄，但是藉由配線基板11之多數配線(無圖示)，電磁雜訊被阻斷。因此，全體性地防止電磁雜訊朝半導體封裝10之周圍的電子零件洩漏。
另外，若配線基板11之接地線17被連接於屏壁層16即可，即使以封裝側面23之垂直面26被連接於屏蔽層16亦可。再者，屏蔽層16即使為由銅、鈦、鎳、金等之一個以上的導電性材料形成的厚度數μm以上之金屬層，藉由濺鍍法、離子植入法、電漿CVD(chemical Vapor Deposition)法等之電漿處理形成亦可。如此一來，製造以封裝上面22及封裝側面23被屏蔽層16覆蓋之半導體封裝10。
以下，參照圖7A至圖8C，針對封裝基板之第2加工方法進行說明。第2加工方法在沿著最外周之分割預定線而形成貫通溝，以取代在對準標記形成貫通孔之點與第1加工方法不同。因此，針對與第1加工方法相同的安裝步驟、基板作成步驟省略說明。圖7A至圖8C為封裝基板之第2加工方法的說明圖。另外，圖7A、圖7B及圖7C為表示貫通溝形成步驟之一例的圖示，圖7D為表示封裝基板保持步驟之一例的圖示。圖8A為表示V型溝形成步驟之一例的圖示，圖8B表示單片化步驟之一例的圖示，圖8C為表示屏蔽層形成步驟之一例的圖示。
如圖7A、圖7B及圖7C所示般，於實施基板作成步驟之後，實施貫通溝形成步驟。在貫通溝形成步驟中，封裝基板15之表面被保持於保持治具(無圖示)，封裝基板15之背面之對準標記28朝向上方。在封裝基板15之背面，以在第1方向及與第1方向正交之第2方向延伸之格子狀形成分割預定線27，在封裝基板15之裝置區域外，於複數分割預定線27之延長上，設置對準標記28。另外，如上述般，即使封裝基板15藉由裝置晶片12之整批密封而收縮，對準標記28和分割預定線27之位置關係也不會變化很大。
在封裝基板15之上方定位切削刀59，藉由以攝像手段(無圖示)攝像最外周之對準標記28，切削刀59被位置對準在複數分割預定線27之內的各個之最外周的分割預定線27。而且，封裝基板15之外側，切削刀59被下降至能夠貫通封裝基板15之深度，封裝基板15相對於切削刀59在水平方向被切削進給。依此，以切削刀59從配線基板11側被切入，沿著最外周之分割預定線，貫通至樹脂層13(密封劑)而被分割。藉由最外周之分割預定線27之分割，形成即使從封裝基板15之表面側亦能夠檢測分割預定線27之對準用之貫通溝40。
另外，在此，雖然設為沿著分割預定線27之最外周之正交的兩條分割預定線27而形成貫通溝40的構成，但是並不限定於此。貫通溝40即使沿著最外周之分割預定線27之4條全部而被形成亦可。再者，在此，雖然設為沿著分割預定線27之最外周之分割預定線27而形成貫通溝40的構成，但是並不限定於此。貫通溝40若被形成與分割預定線27平行即可，即使被形成在從封裝基板15之樹脂層13露出之外周區域亦可。
如圖7D所示般，於實施貫通溝形成步驟之後，實施封裝基板保持步驟。在封裝基板保持步驟中，與第1加工方法相同，以封閉環狀框41之中央之方式，黏貼保持膠帶42，在該保持膠帶42黏貼與封裝基板15之樹脂層13相反的面。依此，保持膠帶42之外周部藉由環狀框41被支持，封裝基板15經由保持膠帶42被定位在環狀框41之內側。另外，封裝基板保持步驟即使機械性地被實施亦可，即使藉由人工作業被實施亦可。再者，保持膠帶42以相對於電漿處理具有耐性之材料被形成為佳。
如圖8A所示般，於實施封裝基板保持步驟之後，實施V型溝形成步驟。在V型溝形成步驟中，封裝基板15經由保持膠帶42而被保持於挾盤載置台(無圖示)，藉由攝像手段以貫通溝40之邊緣43為基準實施對準。當藉由對準檢測分割預定線時，與第1加工方法相同，藉由V型刀46沿著分割預定線切入封裝基板15。依此，沿著與分割預定線對應之區域，以具備從樹脂層13之上面朝向溝底傾斜之側壁之方式，形成V型溝47。
如圖8B所示般，於實施V型溝形成步驟之後，實施單片化步驟。在單片化步驟中，封裝基板15經由保持膠帶42而被保持於挾盤載置台(無圖示)，藉由攝像手段(無圖示)以邊緣43為基準實施對準。當藉由對準檢測分割預定線時，與第1加工方法相同，藉由直型刀51沿著V型溝47分割封裝基板15。依此，沿著分割預定線，封裝基板15被單片化成各個半導體封裝10。
如圖8C所示般，於實施單片化步驟之後，實施屏蔽層形成步驟。在屏蔽層形成步驟中，在複數半導體封裝10之封裝外面，以導電性材料形成屏蔽層16。在此情況，使與第1加工方法相同，各半導體封裝10經由保持膠帶42被搬入至電漿裝置(無圖示)內，以特定的形成條件對各半導體封裝10，從上方藉由濺鍍等之電漿處理，成膜以導電性材料形成的屏蔽層16。依此，在各半導體封裝10之封裝上面及封裝側面以期望的厚度形成屏蔽層16。
接著，參照圖9A至圖10B，針對封裝基板之第3加工方法進行說明。第3加工方法在沿著分割預定線而形成至少貫通配線基板之分割溝，以取代在對準標記形成貫通孔之點與第1加工方法不同。因此，針對與第1加工方法相同的安裝步驟、基板作成步驟省略說明。圖9A至圖10B為封裝基板之第3加工方法的說明圖。另外，圖9A、圖9B及圖9C為表示配線基材加工步驟之一例的圖示，圖9D為表示封裝基板保持步驟之一例的圖示。圖10A為表示單片化步驟之一例的圖示，圖10B為表示屏蔽層形成步驟之一例的圖示。
如圖9A、圖9B及圖9C所示般，於實施基板作成步驟之後，實施配線基材加工步驟。在配線基材加工步驟中，封裝基板15之樹脂層13側被保持於保持治具(無圖示)，封裝基板15之背面之對準標記28朝向上方。在封裝基板15之背面，以在第1方向及與第1方向正交之第2方向延伸之格子狀形成分割預定線，在封裝基板15之裝置區域外，於複數分割預定線之延長上，設置對準標記28。另外，如上述般，即使封裝基板15藉由裝置晶片12之整批密封而收縮，對準標記28和分割預定線27之位置關係也不會變化很大。
在封裝基板15之上方定位切削刀51，以攝像手段(無圖示)攝像最外周之對準標記28，切削刀51被位置對準於分割預定線。而且，封裝基板15之外側，切削刀51被下降至至少能夠貫通配線基板11之深度，封裝基板15相對於切削刀51在水平方向被切削進給。依此，以切削刀51從配線基板11側被切入，沿著各分割預定線形成貫通配線基板11之分割溝48。藉由配線基板11之分割，形成在封裝基板15之外周即使從表面側亦能夠檢測分割預定線之對準用的分割溝48。
如圖9D所示般，於實施配線基材加工步驟之後，實施封裝基板保持步驟。在封裝基板保持步驟中，與第1加工方法相同，以封閉環狀框41之中央之方式，黏貼保持膠帶42，在該保持膠帶42黏貼與封裝基板15之樹脂層13相反的面。依此，保持膠帶42之外周部藉由環狀框41被支持，封裝基板15經由保持膠帶42被定位在環狀框41之內側。另外，封裝基板保持步驟即使機械性地被實施亦可，即使藉由人工作業被實施亦可。再者，保持膠帶42以相對於電漿處理具有耐性之材料被形成為佳。
如圖10A所示般，於實施封裝基板保持步驟之後，實施單片化步驟。在單片化步驟中，封裝基板15經由保持膠帶42而被保持於挾盤載置台(無圖示)，藉由攝像手段以分割溝48為基準實施對準。當藉由對準檢測分割預定線時，在封裝基板15之外側，V型刀46被下降至貫通樹脂層13之深度，封裝基板15相對於V型刀46在水平方向被切削進給。依此，沿著與分割預定線對應之區域而以具備從樹脂層13之上面朝向溝底傾斜之側壁之方式，形成與分割溝48連通之V型溝47，並且單片化成各個半導體封裝10。
如圖10B所示般，於實施單片化步驟之後，實施屏蔽層形成步驟。在屏蔽層形成步驟中，在複數半導體封裝10之封裝外面，以導電性材料形成屏蔽層16。在此情況，使與第1加工方法相同，各半導體封裝10經由保持膠帶42被搬入至電漿裝置(無圖示)內，以特定的形成條件對各半導體封裝10，從上方藉由濺鍍等之電漿處理，成膜以導電性材料形成的屏蔽層16。依此，在各半導體封裝10之封裝上面及封裝側面以期望的厚度形成屏蔽層16。
接著，針對半導體封裝之側面之傾斜角度和屏蔽層之關係進行說明。圖11為表示被設置在試驗體之屏蔽層之厚度的圖示。圖12為表示試驗體之側面之傾斜角和屏蔽層之厚度的關係圖。
如圖11所示般，準備改變側面62之傾斜角度θ的複數試驗體60，在180℃、8×10-4 Pa之條件下，藉由離子植入法，形成屏蔽層。將側面62之傾斜角度θ設為90°、82°、68°、60°、45°中任一者。再者，根據掃描型電子顯微鏡之觀察畫像，測定被形成在上面61之上部屏蔽層63之厚度t1及側面62之側部屏蔽層64之厚度t2。上部屏蔽層63及側部屏蔽層64之厚度t1、t2係以下式(1)所示之階梯覆蓋(step coverage)之值而算出，在圖12總結該值和傾斜角度θ的關係。 (1)step coverage=(t2/t1)×100
其結果，隨著傾斜角度θ從90°變小，階梯覆蓋之值逐漸變大，當傾斜角度θ成為45°之時，階梯覆蓋之值成為100%。具體而言，在設定成傾斜角度θ成為45° 情況，確認出上部屏蔽層63之厚度t1和側部屏蔽層64之厚度t2一致，在試驗體60之上面61及側面62均勻之厚度的屏蔽層。再者，若藉由發明者之實驗，當階梯覆蓋之值低於50%時，因側部屏蔽層64之成膜需要時間，製造成本增大，故以階梯覆蓋之值成為50%以上之範圍為佳。因此，以半導體封裝之側面之傾斜角度θ為45°以上並且82°以下為佳。
如上述般，若藉由本實施型態之封裝基板15之加工方法時，因在封裝基板15之裝置區域外，形成相對於分割預定線具有特定的位置關係的貫通孔37、貫通溝40或分割溝48，故在對封裝基板15形成V型溝時，可以以貫通孔37、貫通溝40之邊緣43、分割溝48為基準進行對準。因此，即使在封裝基板15之樹脂層13側，無對準標記，亦可以在封裝基板15之密封劑側精度佳地形成沿著分割預定線之V型溝47。再者，因分割封裝基板15之各個的封裝側面23傾斜，故可以以能夠對封裝發揮充分的屏蔽效果之厚度，形成屏蔽層16。
另外，在本實施型態中，雖然例示在配線基板安裝一個裝置晶片之半導體封裝，但是並不限定於該構成。即使製造在配線基板安裝複數裝置晶片之半導體封裝亦可。例如，即使如圖13A所示般，製造在配線基板71安裝複數(例如，3個)之裝置晶片72a-72c，且將裝置晶片72a-72c一起密封的半導體封裝70亦可。在此情況，以封裝單位在封裝基板形成V型溝，以封裝單位分割封裝基板。另外，即使裝置晶片72a-72c具有相同功能亦可，即使具有不同的功能亦可。
再者，即使如圖13B所示般，製造在配線基板76安裝複數(例如，2個)之裝置晶片77a、77b，且將裝置晶片77a、77b個別地密封的半導體封裝75亦可。在此情況，以封裝單位在封裝基板形成V型溝，以封裝單位分割封裝基板。另外，即使裝置晶片77a、77b具有相同功能亦可，即使具有不同的功能亦可。
再者，在本實施型態中，雖然設為在貫通孔形成步驟使用鑽頭當作貫通孔形成手段之構成，但是不限定於該構成。例如，即使如圖14所示般，使用雷射剝蝕用之加工頭81作為貫通孔形成手段，在封裝基板15形成貫通孔37亦可。
再者，在本實施型態中，雖然設為在第1、第2加工方法之V型溝形成步驟及第3加工方法之單化片步驟使用使用V型刀作為V型溝形成手段的構成，但是並不限定於該構成。例如，即使如圖15A所示般，使用通常之直型刀83作為V型溝形成手段，在封裝基板15形成V型溝亦可。在此情況，於使直型刀83相對於封裝基板15之分割預定線之垂直面P，僅以特定角度傾斜在一方側而進行切削之後，使直型刀83相對於垂直面P僅以特定角度傾斜於另一方側而進行切削。依此，藉由直型刀83，封裝基板15之上面被切除成V狀，沿著分割預定線而形成V型溝。
再者，即使如圖15B所示般，使用雷射剝蝕用之加工頭84作為V型溝形成手段，在封裝基板15形成V型溝亦可。在此情況，於使加工頭84相對於封裝基板15之分割預定線上之垂直面P，僅以特定角度傾斜在一方側而實施剝蝕加工之後，使加工頭84相對於垂直面P僅以特定角度傾斜於另一方側而實施剝蝕加工。藉由相對於封裝基板15具有吸收性之雷射光線，封裝基板15之上面被切除成V字狀，沿著分割預定線而形成V型溝。
再者，即使如圖15C所示般，使用剖面儀85作為V型溝形成手段，在封裝基板15形成V型溝亦可。剖面儀85係在鋁基台86之略V字狀之加工面電鍍鑽石磨料所構成之磨料層87而構成。剖面儀85比起V型刀比較難損耗，可以將V字形狀維持較長。
再者，在本實施型態中，雖然設為在第1、第2加工方法之單片化步驟使用直型刀作為分割手段的構成，但是並不限定於此。例如，即使如圖16A所示般，使用雷射剝蝕用之加工頭88作為分割手段，分割封裝基板15亦可。再者，如圖16B所示般，即使使用成形磨料89作為分割手段，在封裝基板15形成V型溝，同時分割封裝基板15亦可。再者，即使使用多刀具以取代成形磨料89亦可。即是，即使同時實施V型溝形成步驟和單片化步驟亦可。
再者，在本實施型態中，雖然設為在貫通溝形成步驟使用切削刀當作溝形成手段之構成，但是不限定於該構成。例如，即使使用雷射剝蝕用之加工頭88作為溝形成手段在封裝基板15形成貫通溝亦可。
再者，在本實施型態中，雖然針對製造裝置晶片經由導線被導線接合於配線基板之電極的半導體封裝之構成進行說明，但是並不限定於該構成。即使半導體封裝係裝置晶片直接被連接於配線基板之電極而被覆晶接合亦可。
再者，在本實施型態中，雖然設為對設置凸塊作為電極的封裝基板進行加工的構成，但是並不限定於該構成。封裝基板之電極並不特別限定，例如即使設置焊盤作為電極的封裝基板被加工亦可。
再者，在本實施型態中，雖然設為在封裝基板保持步驟在保持膠帶黏貼與封裝基板之樹脂層相反之面的構成，但是並不限定於該構成。例如，即使以保持治具吸引保持與封裝基板之樹脂層相反之面，以取代在與封裝基板之樹脂層相反之面黏貼保持膠帶，在被保持於保持治具之狀態實施後段之步驟亦可。保持治具若為能夠保持基板即可，例如即使以挾盤載置台或底板構成亦可，
再者，在本實施型態中，雖然設為不用重貼被黏著於封裝基板之保持膠帶而實施各步驟的構成，但是並不限定於該構成。即使在V型溝形成步驟及單片化步驟，使用切削用之保持膠帶，在屏蔽層形成步驟，使用電漿處理用之保持膠帶亦可。
再者，在上述實施型態中，雖然例示半導體晶片作為裝置晶片，但是並不限定於該構成。裝置晶片若為被安裝於配線基板上之晶片零件即可。
再者，在本實施型態中，V型溝對封裝基板之形成和封裝基板之分割即使在相同裝置實施亦可，即使在不同的裝置實施亦可。
再者，在本實施型態中，雖然設為在封裝基板形成V型溝而予以分割，且在分割後之半導體封裝形成屏蔽層的構成，但是不限定於該構成。上述封裝基板之加工方法若為封裝基板時，不管有無V型溝、有無形成屏蔽層皆能夠適用。因此，即使不實施V型溝之形成、屏蔽層之形成亦可，例如能夠適用於從密封劑側以步進切割將封裝基板予以單片化之情況等。
再者，半導體封裝不限定於被使用於行動電話等之行動通訊機器的構成，即使被使用於照相機等之其他電子機器亦可。
再者，封裝基板若為能夠形成屏蔽層的工件時則不特別限定。例如，即使使用CSP(Chip Size Package)、WLCSP(Wafer Level Chip Size Package)、SIP(System In Package)、FOWLP(Fan Out Wafer Level Package)用之各種基板亦可。FOWLP基板之情況，即使在再配線層上安裝厚度不同的複數晶片亦可。因此，配線基材不限定於PCB基板等之配線基板，為包含FOWLP基板之再配線層的概念。
再者，雖然說明本實施型態及變形例，但是作為本發明之其他實施型態，即使全體性地或部分性地組合上述實施型態及變形例亦可。
再者，本發明之實施型態並不限定於上述實施型態及變形例，即使在不脫離本發明之技術性思想之主旨的範圍下，進行各種變更、置換、變形亦可並且，若藉由技術之進步或衍生的另外技術，而可以以另外之方式實現本發明之技術性思想時，即使使用其方法來實施亦可。因此，申請專利範圍涵蓋本發明之技術性思想之範圍內所含之所有實施型態。
再者，在本實施型態中，雖然針對將本發明適用於封裝基板之加工方法的構成進行說明，但是亦能夠適用於其他加工對象的加工方法。 [產業上之利用可行性]
如上述說明般，本發明具有於分割封裝基板之時可以在正確的位置進行對準的效果，尤其，對被使用於行動通訊機器的封裝基板之加工方法有效用。
10‧‧‧半導體封裝(封裝) 11‧‧‧配線基板 12‧‧‧裝置晶片 13‧‧‧樹脂層(密封劑) 15‧‧‧封裝基板 16‧‧‧屏蔽層 22‧‧‧封裝上面 23‧‧‧封裝側面 37‧‧‧貫通孔 40‧‧‧貫通溝 42‧‧‧保持膠帶 46‧‧‧V型刀(V型溝形成手段) 47‧‧‧V型溝
圖1為本實施型態之半導體封裝之剖面示意圖。 圖2A為本實施型態之封裝基板之背面圖，圖2B為本實施型態之封裝基板之正面圖。 圖3A為比較例之封裝基板之背面圖，圖3B為比較例之封裝基板之正面圖，圖3C及圖3D為比較例之半導體封裝之製造方法之說明圖。 圖4A為表示安裝步驟之一例的圖示，圖4B為表示基板作成步驟之一例的圖示，圖4C為表示貫通孔形成步驟之一例的圖示。 圖5A為表示封裝基板保持步驟之一例的圖示，圖5B及圖5C為表示V型溝形成步驟之一例的圖示。 圖6A為表示單片化步驟一例的圖示，圖6B及圖6C為表示屏蔽層形成步驟之一例的圖示。 圖7A、圖7B及圖7C為表示貫通溝形成步驟之一例的圖示，圖7D為表示封裝基板保持步驟之一例的圖示。 圖8A為表示V型溝形成步驟之一例的圖示，圖8B為表示單片化之步驟之一例的圖示，圖8C為表示屏蔽層形成步驟之一例的圖示。 圖9A、圖9B及圖9C為表示配線基材加工步驟之一例的圖示，圖9D為表示封裝基板保持步驟之一例的圖示。 圖10A為表示單片化步驟一例的圖示，圖10B為表示屏蔽層形成步驟之一例的圖示。 圖11為表示被設置在試驗體之屏蔽層之厚度的圖示。 圖12為表示試驗體之側面之傾斜角和屏蔽層之厚度的關係圖。 圖13A及圖13B為表示半導體封裝之變形例的圖示。 圖14為表示貫通孔形成步驟之變形例的圖示。 圖15A、圖15B及圖15C為表示V型溝形成步驟之變形例的圖示。 圖16A及圖16B為表示單片化步驟之變形例的圖示。 圖17為表示V型刀之變形例的剖面圖。
10‧‧‧半導體封裝(封裝)
11‧‧‧配線基板
12‧‧‧裝置晶片
13‧‧‧樹脂層(密封劑)
15‧‧‧封裝基板
16‧‧‧屏蔽層
17‧‧‧接地線
22‧‧‧封裝上面
23‧‧‧封裝側面
25‧‧‧傾斜面
26‧‧‧垂直面
37‧‧‧貫通孔
41‧‧‧環狀框
42‧‧‧保持膠帶
47‧‧‧V型溝
51‧‧‧直型刀
52‧‧‧矩形溝
53‧‧‧溝底

Claims (4)

  1. 一種封裝基板之加工方法，該封裝基板係由配線基材、分別被搭載在以交叉的複數分割預定線被區劃的配線基材上之各裝置區域的複數裝置晶片、密封該裝置晶片之密封劑所構成，該封裝基板之加工方法具備：貫通溝形成步驟，其係形成沿著被形成在第1方向及與該第1方向正交之第2方向的複數分割預定線之內的各個最外周之分割預定線而貫通至該密封劑的貫通溝，分割該封裝基板；封裝基板保持步驟，其係於實施該貫通溝形成步驟之後，在與該封裝基板之該密封劑側相反之面，黏貼保持膠帶，或以保持治具吸引保持該封裝基板之該面；及單片化步驟，其係於實施該封裝基板保持步驟之後，以該貫通溝之邊緣為基準進行對準，沿著分割預定線分割該封裝基板而單片化成各個封裝。
  2. 如請求項1記載之封裝基板之加工方法，其中進一步具備下述步驟：V型溝形成步驟，其係於實施該封裝基板保持步驟之後，以該貫通孔或貫通溝之邊緣為基準進行對準，以V型溝形成手段從該密封劑側切入至該封裝基板之厚度方向途中，沿著與該分割預定線對應之區域而以具有從該密封劑之上面朝向溝底傾斜的側壁之方式，形成V型溝；和 屏蔽層形成步驟，其係於實施單片化步驟之後，在複數該封裝之該密封劑之該上面及該側壁形成導電性之屏蔽層，該單片化步驟係於實施V型溝形成步驟之後，沿著該分割預定線而被設置的該V型溝分割該封裝基板而單片化成各個該封裝。
  3. 一種封裝基板之加工方法，該封裝基板係由配線基材、分別被搭載在以交叉的複數分割預定線被區劃的配線基材上之各裝置區域的複數裝置晶片、密封該裝置晶片之密封劑所構成，該封裝基板之加工方法具備：配線基材加工步驟，其係保持該密封劑側，在包含該裝置區域外之不被該密封劑密封的配線基材之外周的部分，形成沿著複數分割預定線而至少貫通該配線基材的分割溝；封裝基板保持步驟，其係於實施該配線基材加工步驟之後，在與該封裝基板之該密封劑側相反之面，黏貼保持膠帶，或以保持治具吸引保持該封裝基板之該面；及單片化步驟，其係於實施該封裝基板保持步驟之後，以該配線基材之外周之分割溝為基準進行對準，沿著分割預定線分割該封裝基板而單片化成各個封裝。
  4. 如請求項3記載之封裝基板之加工方法，其中在該單片化步驟中，以配線基材之外周之該分割溝為 基準進行對準，以V型溝形成手段從該密封劑側切入至與該分割溝連通為止，沿著與該分割預定線對應之區域而以具有從該密封劑之上面朝向溝底傾斜之側壁之方式形成V型溝，並且將該封裝基板單片化成各個封裝，進一步具備於實施單片化步驟之後，在複數該封裝之該密封劑之該上面及該側壁形成導電性之屏蔽層的屏蔽層形成步驟。
TW108107707A 2018-03-09 2019-03-08 封裝基板之加工方法 TWI806982B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018042492A JP7193920B2 (ja) 2018-03-09 2018-03-09 パッケージ基板の加工方法
JP2018-042492 2018-03-09

Publications (2)

Publication Number Publication Date
TW201939693A TW201939693A (zh) 2019-10-01
TWI806982B true TWI806982B (zh) 2023-07-01

Family

ID=67842045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107707A TWI806982B (zh) 2018-03-09 2019-03-08 封裝基板之加工方法

Country Status (5)

Country Link
US (1) US10861716B2 (zh)
JP (1) JP7193920B2 (zh)
KR (1) KR20190106762A (zh)
CN (1) CN110246802B (zh)
TW (1) TWI806982B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7300846B2 (ja) * 2019-02-19 2023-06-30 株式会社ディスコ 切削装置及び半導体パッケージの製造方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
JP2023025889A (ja) 2021-08-11 2023-02-24 株式会社ディスコ 切削ブレードの整形方法
US20230139175A1 (en) * 2021-11-01 2023-05-04 Micron Technology, Inc. Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039944A (ja) * 2002-07-05 2004-02-05 Kentaro Oota 半導体パッケージ及びその製造方法
US20060292741A1 (en) * 2005-06-22 2006-12-28 Siliconware Precision Industries Co., Ltd. Heat-dissipating semiconductor package and fabrication method thereof
TW200719432A (en) * 2005-11-09 2007-05-16 Toshiba Kk Semiconductor wafer dividing method
TW200943402A (en) * 2008-04-07 2009-10-16 Powertech Technology Inc Method for forming adhesive dies singulated from a wafer
US20090267173A1 (en) * 2008-03-27 2009-10-29 Hidekazu Takahashi Semiconductor device and method for manufacturing semiconductor device
US20100144097A1 (en) * 2008-12-09 2010-06-10 Casio Computer Co., Ltd. Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP2012253190A (ja) * 2011-06-02 2012-12-20 Powertech Technology Inc 半導体パッケージ及びその実装方法
TW201626496A (zh) * 2014-10-21 2016-07-16 Disco Corp 晶圓之加工方法
TW201703133A (zh) * 2015-02-27 2017-01-16 迪思科股份有限公司 晶圓分割方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1137826B (it) * 1981-08-06 1986-09-10 Fimtessile Ratiera per telai di tessitura comportante mezzi perfezionati per la ripresa dei giochi nel gruppo di comando
JPH06275583A (ja) * 1993-03-24 1994-09-30 Disco Abrasive Syst Ltd 面取り半導体チップ及びその面取り加工方法
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
JP4060989B2 (ja) 1999-06-01 2008-03-12 新日本無線株式会社 リードレスチップキャリア用基板
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
JP2002016189A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd Ｉｃパッケージ及びｉｃパッケージの製造方法
JP4733929B2 (ja) * 2004-04-20 2011-07-27 株式会社ディスコ 半導体ウエーハの切断方法
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP2011187747A (ja) * 2010-03-09 2011-09-22 Murata Mfg Co Ltd 基板分割方法
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
US8692392B2 (en) * 2010-10-05 2014-04-08 Infineon Technologies Ag Crack stop barrier and method of manufacturing thereof
JP5592223B2 (ja) 2010-10-07 2014-09-17 新日本無線株式会社 インターポーザおよびそれを用いた半導体装置の製造方法
KR20120131530A (ko) * 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8779556B2 (en) * 2011-05-27 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Structure designs and methods for integrated circuit alignment
JP6164879B2 (ja) * 2013-03-08 2017-07-19 セイコーインスツル株式会社 パッケージ、圧電振動子、発振器、電子機器及び電波時計
US9431321B2 (en) * 2014-03-10 2016-08-30 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039944A (ja) * 2002-07-05 2004-02-05 Kentaro Oota 半導体パッケージ及びその製造方法
US20060292741A1 (en) * 2005-06-22 2006-12-28 Siliconware Precision Industries Co., Ltd. Heat-dissipating semiconductor package and fabrication method thereof
TW200719432A (en) * 2005-11-09 2007-05-16 Toshiba Kk Semiconductor wafer dividing method
US20090267173A1 (en) * 2008-03-27 2009-10-29 Hidekazu Takahashi Semiconductor device and method for manufacturing semiconductor device
TW200943402A (en) * 2008-04-07 2009-10-16 Powertech Technology Inc Method for forming adhesive dies singulated from a wafer
US20100144097A1 (en) * 2008-12-09 2010-06-10 Casio Computer Co., Ltd. Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP2012253190A (ja) * 2011-06-02 2012-12-20 Powertech Technology Inc 半導体パッケージ及びその実装方法
TW201626496A (zh) * 2014-10-21 2016-07-16 Disco Corp 晶圓之加工方法
TW201703133A (zh) * 2015-02-27 2017-01-16 迪思科股份有限公司 晶圓分割方法

Also Published As

Publication number Publication date
CN110246802B (zh) 2024-02-09
US20190279883A1 (en) 2019-09-12
KR20190106762A (ko) 2019-09-18
JP7193920B2 (ja) 2022-12-21
CN110246802A (zh) 2019-09-17
JP2019160887A (ja) 2019-09-19
US10861716B2 (en) 2020-12-08
TW201939693A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
TWI806982B (zh) 封裝基板之加工方法
KR102372119B1 (ko) 반도체 패키지의 제조 방법
TWI720240B (zh) 半導體封裝的製造方法
US11114385B2 (en) Plate-shaped workpiece processing method
US10497623B2 (en) Method of manufacturing a semiconductor package including a shield layer
TWI748103B (zh) 基板的加工方法
CN108364933B (zh) 半导体封装的制造方法
TWI755563B (zh) 多刀切割刀片及工件的加工方法
US20220181192A1 (en) Solder bump formation using wafer with ring
US10937668B2 (en) Semiconductor package manufacturing method