CN110246802A - 封装基板的加工方法 - Google Patents

封装基板的加工方法 Download PDF

Info

Publication number
CN110246802A
CN110246802A CN201910155215.3A CN201910155215A CN110246802A CN 110246802 A CN110246802 A CN 110246802A CN 201910155215 A CN201910155215 A CN 201910155215A CN 110246802 A CN110246802 A CN 110246802A
Authority
CN
China
Prior art keywords
package substrate
slot
substrate
preset lines
sealant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910155215.3A
Other languages
English (en)
Other versions
CN110246802B (zh
Inventor
金永奭
张秉得
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN110246802A publication Critical patent/CN110246802A/zh
Application granted granted Critical
Publication of CN110246802B publication Critical patent/CN110246802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

提供封装基板的加工方法，在从密封剂侧对封装基板进行分割时在准确的位置进行对准。该封装基板是利用密封剂对布线基材上的多个器件芯片进行密封而成的封装基板，该封装基板的加工方法中，按照相对于分割预定线具有规定的位置关系的方式在封装基板上形成贯通孔，以贯通孔为基准而实施对准，从密封剂侧沿着分割预定线将封装基板分割成各个封装。

Description

封装基板的加工方法
技术领域
本发明涉及封装基板的加工方法。
背景技术
作为封装基板的加工方法，已知有通过切割而沿着分割预定线将封装基板单片化的加工方法(例如，参照专利文献1)。在专利文献1所记载的加工方法中，在布线基板的一个面上配设有凸块等电极，并且在布线基板的另一个面上搭载有半导体芯片，利用密封剂统一密封而形成封装基板。沿着封装基板的分割预定线进行切割，从而将封装基板分割成各个封装，分割后的封装借助电极而安装于主基板等。
专利文献1：日本特开2012-039104号公报
在将上述那样的封装基板单片化时，希望从密封剂侧对封装基板进行分割。为了从密封剂侧对封装基板进行分割，必须对封装基板的凸块侧进行保持。但是，通常在封装基板的凸块侧设置有对准标记，因此在对封装基板的凸块侧进行保持的状态下无法检测到对准标记。因此，难以沿着分割预定线精度良好地对封装基板进行分割。
发明内容
本发明是鉴于该点而完成的，其目的之一在于提供封装基板的加工方法，在从密封剂侧对封装基板进行分割时，能够在准确的位置进行对准。
本发明的第一方式的封装基板的加工方法是如下的封装基板的加工方法，该封装基板包含：布线基材；多个器件芯片，它们分别搭载于布线基材上的由交叉的多条分割预定线划分的各器件区域；以及密封剂，其对该器件芯片进行密封，其中，该封装基板的加工方法具有如下的步骤：贯通孔形成步骤，在该器件区域之外的区域形成贯通该封装基板且相对于该分割预定线具有规定的位置关系的贯通孔；封装基板保持步骤，在实施了该贯通孔形成步骤之后，在该封装基板的与该密封剂侧相反的面上粘贴保持带，或利用保持治具对该封装基板的该面进行吸引保持；以及单片化步骤，在实施了该封装基板保持步骤之后，以该贯通孔为基准进行对准，从该密封剂侧沿着该分割预定线将该封装基板单片化成各个封装。
根据该结构，在封装基板的器件区域之外形成有相对于分割预定线为规定的位置关系的贯通孔，因此在封装基板的分割时能够以贯通孔为基准进行对准。因此，即使在封装基板的密封剂侧没有对准标记，也能够沿着分割预定线精度良好地对封装基板进行分割。
本发明的第二方式的封装基板的加工方法是如下的封装基板的加工方法，该封装基板包含：布线基材；多个器件芯片，它们分别搭载于布线基材上的由交叉的多条分割预定线划分的各器件区域；以及密封剂，其对该器件芯片进行密封，其中，该封装基板的加工方法具有如下的步骤：贯通槽形成步骤，沿着在第一方向以及与该第一方向垂直的第二方向上形成的多条分割预定线内的各自最外周的分割预定线形成贯通至该密封剂的贯通槽，对该封装基板进行分割；封装基板保持步骤，在实施了该贯通槽形成步骤之后，在该封装基板的与该密封剂侧相反的面上粘贴保持带，或利用保持治具对该封装基板的该面进行吸引保持；以及单片化步骤，在实施了该封装基板保持步骤之后，以贯通槽的边缘为基准进行对准，沿着分割预定线对该封装基板进行分割而单片化成各个封装。
根据该结构，在封装基板的器件区域之外，形成有相对于分割预定线为规定的位置关系的贯通槽，因此在封装基板的分割时能够以贯通槽的边缘为基准进行对准。因此，即使在封装基板的密封剂侧没有对准标记，也能够沿着分割预定线精度良好地对封装基板进行分割。
在本发明的第一、第二方式的封装基板的加工方法中，也可以是，该封装基板的加工方法还具有如下的步骤：V槽形成步骤，在实施了该封装基板保持步骤之后，以该贯通孔或该贯通槽的边缘为基准进行对准，利用V槽形成单元从该密封剂侧切入至该封装基板的厚度方向中途，沿着与该分割预定线对应的区域按照具有从该密封剂的上表面朝向槽底倾斜的侧壁的方式形成V槽；以及屏蔽层形成步骤，在实施了该单片化步骤之后，在多个该封装的该密封剂的该上表面和该侧壁上形成导电性的屏蔽层，该单片化步骤在实施了V槽形成步骤之后，沿着沿该分割预定线设置的该V槽对该封装基板进行分割而单片化成各个该封装。
本发明的第三方式的封装基板的加工方法是如下的封装基板的加工方法，该封装基板包含：布线基材；多个器件芯片，它们分别搭载于布线基材上的由交叉的多条分割预定线划分的各器件区域；以及密封剂，其对该器件芯片进行密封，其中，该封装基板的加工方法具有如下的步骤：布线基材加工步骤，对该密封剂侧进行保持，沿着多条分割预定线形成至少贯通布线基材的分割槽；封装基板保持步骤，在实施了该布线基材加工步骤之后，在该封装基板的与该密封剂侧相反的面上粘贴保持带，或利用保持治具对该封装基板的该面进行吸引保持；以及单片化步骤，在实施了该封装基板保持步骤之后，以布线基材的外周的分割槽为基准进行对准，沿着分割预定线对该封装基板进行分割而单片化成各个封装。
根据该结构，沿着多条分割预定线形成有至少贯通布线基材的分割槽，因此在封装基板的分割时能够以分割槽为基准进行对准。因此，即使在封装基板的密封剂侧没有对准标记，也能够沿着分割预定线精度良好地对封装基板进行分割。
在本发明的第三方式的封装基板的加工方法中，也可以是，在该单片化步骤中，以布线基材的外周的该分割槽为基准进行对准，利用V槽形成单元从该密封剂侧切入至与该分割槽连通为止，沿着与该分割预定线对应的区域按照具有从该密封剂的上表面朝向槽底倾斜的侧壁的方式形成V槽，并且将该封装基板单片化成各个封装，该封装基板的加工方法还具有如下的屏蔽层形成步骤：在实施了该单片化步骤之后，在多个该封装的该密封剂的该上表面和该侧壁上形成导电性的屏蔽层。
根据本发明，在封装基板的器件区域之外，贯通形成相对于分割预定线为规定的位置关系的对准的基准，从而在对封装基板进行分割时，能够在准确的位置进行对准。
附图说明
图1是本实施方式的半导体封装的剖视示意图。
图2的(A)是本实施方式的封装基板的背面图，图2的(B)是本实施方式的封装基板的正面图。
图3的(A)是比较例的封装基板的背面图，图3的(B)是比较例的封装基板的正面图，图3的(C)和图3的(D)是比较例的半导体封装的制造方法的说明图。
图4的(A)是示出安装步骤的一例的图，图4的(B)是示出基板制作步骤的一例的图，图4的(C)是示出贯通孔形成步骤的一例的图。
图5的(A)是示出封装基板保持步骤的一例的图，图5的(B)和图5的(C)是示出V槽形成步骤的一例的图。
图6的(A)是示出单片化步骤的一例的图，图6的(B)和图6的(C)是示出屏蔽层形成步骤的一例的图。
图7的(A)、图7的(B)以及图7的(C)是示出贯通槽形成步骤的一例的图，图7的(D)是示出封装基板保持步骤的一例的图。
图8的(A)是示出V槽形成步骤的一例的图，图8的(B)是示出单片化步骤的一例的图，图8的(C)是示出屏蔽层形成步骤的一例的图。
图9的(A)、图9的(B)以及图9的(C)是示出布线基材加工步骤的一例的图，图9的(D)是示出封装基板保持步骤的一例的图。
图10的(A)是示出单片化步骤的一例的图，图10的(B)是示出屏蔽层形成步骤的一例的图。
图11是示出设置于试验体的屏蔽层的厚度的图。
图12是示出试验体的侧面的倾斜角与屏蔽层的厚度的关系的图。
图13的(A)和图13的(B)是示出半导体封装的变形例的图。
图14是示出贯通孔形成步骤的变形例的图。
图15的(A)、图15的(B)以及图15的(C)是示出V槽形成步骤的变形例的图。
图16的(A)和图16的(B)是示出单片化步骤的变形例的图。
图17是示出V刀具的变形例的图。
标号说明
10：半导体封装(封装)；11：布线基板；12：器件芯片；13：树脂层(密封剂)；15：封装基板；16：屏蔽层；22：封装上表面；23：封装侧面；37：贯通孔；40：贯通槽；42：保持带；46：V刀具(V槽形成单元)；47：V槽。
具体实施方式
以下，参照附图，对本实施方式的封装基板的加工方法进行说明。图1是本实施方式的半导体封装的剖视示意图。图2的(A)是本实施方式的封装基板的背面图，图2的(B)是本实施方式的封装基板的正面图。图3的(A)是比较例的封装基板的背面图，图3的(B)是比较例的封装基板的正面图，图3的(C)和图3的(D)是比较例的半导体封装的制造方法的说明图。另外，以下的实施方式仅示出一例，可以在各步骤间具有其他步骤，也可以适当互换步骤的顺序。另外，在图2的(A)、图2的(B)、图3的(A)以及图3的(B)的俯视图中，为了便于说明，省略了凸块而进行记载。
如图1所示，半导体封装10(封装)是需要防止所谓的EMI(Electro-MagneticInterference：电磁干扰)的所有的半导体装置的封装，构成为通过外表面的屏蔽层16抑制电磁噪声向周围的泄漏。在屏蔽层16的内侧，安装于布线基板(布线基材)11的正面的器件芯片12被树脂层(密封剂)13密封，在布线基板11的背面上配设有凸块14。在布线基板11上形成有与器件芯片12连接的电极和包含接地线17在内的各种布线。
器件芯片12是按照每个器件将半导体晶片单片化而形成的，安装于布线基板11的规定的位置。另外，在封装侧面(侧壁)23形成有从封装上表面(密封剂上表面)22朝向下方而向外侧扩展的倾斜面25，从上方通过溅射法等在该倾斜面25上形成有导电性的屏蔽层16。与通常的半导体封装的铅直的封装侧面不同，封装侧面23的倾斜面25相对于屏蔽层16的形成方向倾斜地交叉，因此容易在倾斜面25上形成屏蔽层16。
另外，如图2的(A)和图2的(B)所示，半导体封装是通过封装基板15的分割而形成的，封装基板15的背面由分割预定线27呈格子状划分，封装基板15的正面被树脂层13覆盖。另外，在封装基板15的背面上设置有对准标记28，在封装基板15的正面上未设置有对准标记28。因此，通常使封装基板15的背面侧朝向上方，从而以对准标记28为基准而将封装基板15分割成各个半导体封装。
若仅对封装基板15进行分割，则只要在封装基板15的背面进行对准即可，但为了在分割后的半导体封装10(参照图1)上带有倾斜面25，必须从封装基板15的树脂层13侧形成V槽47(参照图5的(C))。如上所述，在封装基板15的正面不存在对准标记28，因此在使树脂层13朝向上方的状态下，难以在树脂层13侧形成沿着分割预定线27的V槽47。这样，为了在封装基板15的正面的树脂层13形成V槽47，是无法使用封装基板15的背面的对准标记28的。
在该情况下，如图3的(A)和图3的(B)所示，也考虑了在封装基板15的正面设置对准标记29的结构。但是，在树脂层压和金属镀覆等现有的方法中，难以使封装基板15的背面的对准标记28与封装基板15的正面的对准标记29一致。例如，还存在封装基板15的背面的对准标记28的位置与封装基板15的正面的对准标记29的位置偏移数十μm以上的情况，难以沿着分割预定线对封装基板15进行加工。
因此，如图3的(C)和图3的(D)所示，考虑了代替对准标记28而利用贯通封装基板15的切削痕91进行对准的方法。在该情况下，在使封装基板15的背面朝向上方的状态下，在分割预定线27的延长线上，将切削刀具92定位于封装基板15的外缘附近。并且，实施使切削刀具92上下移动的、所谓的劈斩式切削，从而在与分割预定线27对应的部位形成切削痕91。切削痕91贯通封装基板15，因此能够在封装基板15的正面侧以切削痕91为基准实施对准。
但是，在对劈斩式切削所形成的切削痕91加以利用的加工方法中，虽然能够以切削痕91为基准在封装基板15的正面侧形成V槽，但在形成V槽之后，难以良好地对封装基板15进行分割。在劈斩式切削的情况下，切削痕91从封装基板15的外缘延伸至树脂层13、即器件区域，因此封装基板15的器件区域的强度降低。在将封装基板15单片化时，利用单片化刀具95从切削痕91切入封装基板15，但由于单片化刀具95通过贯通的切削痕91而产生晃动等，从而芯片飞散、裂纹、崩边等会对品质造成影响。因此，在本实施方式中，以封装基板15的背面的对准标记28为基准，在封装基板15上贯通形成V槽形成时的对准的基准。
以下，参照图4的(A)至图6的(C)对封装基板的第一加工方法进行说明。图4的(A)至图6的(C)是封装基板的第一加工方法的说明图。另外，图4的(A)是示出安装步骤的一例的图，图4的(B)是示出基板制作步骤的一例的图，图4的(C)是示出贯通孔形成步骤的一例的图。图5的(A)是示出封装基板保持步骤的一例的图，图5的(B)和图5的(C)是示出V槽形成步骤的一例的图。图6的(A)是示出单片化步骤的一例的图，图6的(B)和图6的(C)是示出屏蔽层形成步骤的一例的图。
如图4的(A)所示，首先实施安装步骤。在安装步骤中，布线基板11的正面由交叉的分割预定线划分成格子状，在所划分的各器件区域搭载有多个器件芯片12。在布线基板11内形成有接地线17等布线，在布线基板11的背面上配设有凸块14。引线19的一端与器件芯片12的上表面的电极连接，引线19的另一端与布线基板11的正面的电极18连接。另外，不限于引线接合，也可以实施如下的倒装芯片接合：将器件芯片12的背面的电极与布线基板11的正面的电极直接连接。
如图4的(B)所示，在实施了安装步骤之后实施基板制作步骤。在基板制作步骤中，对安装有多个器件芯片12的布线基板11的正面侧提供密封剂31，利用密封剂31将各器件芯片12统一密封而制作出封装基板15(参照图4的(C))。在该情况下，将安装有器件芯片12的布线基板11的背面保持于保持治具(未图示)，以覆盖布线基板11的上表面(正面)的方式配置模板32。在模板32的上壁开口有注入口33，将用于提供密封剂31的提供喷嘴34定位于注入口33的上方。
并且，从提供喷嘴34通过注入口33对布线基板11的上表面提供密封剂31而将器件芯片12密封。在该状态下，密封剂31被加热或干燥从而硬化，制作出在布线基板11的上表面上形成了树脂层13(参照图4的(C))的封装基板15。另外，密封剂31使用具有硬化性的密封剂，可以从环氧树脂、硅树脂、聚氨酯树脂、不饱和聚酯树脂、丙烯酸聚氨酯树脂或聚酰亚胺树脂等进行选择。另外，密封剂31不限于液状，也可以使用片状、粉状的树脂。这样，将布线基板11上的多个器件芯片12统一密封。另外，在预先准备了封装基板15的情况下，可以省略安装步骤和基板制作步骤。
如图4的(C)所示，在实施了基板制作步骤之后实施贯通孔形成步骤。在贯通孔形成步骤中，将封装基板15的正面保持于保持治具(未图示)，从而封装基板15的背面的对准标记28朝向上方。对准标记28在封装基板15的器件区域之外设置于分割预定线的延长线上。即使封装基板15由于器件芯片12的统一密封而发生收缩，对准标记28也与封装基板15的收缩对应地进行变位，因此对准标记28与分割预定线的位置关系不会发生较大变化。
将钻头36定位于封装基板15的上方，利用拍摄单元(未图示)对对准标记28进行拍摄从而将钻头36对位于对准标记28的中央。钻头36的钻头直径形成得比对准标记28小。然后，钻头36朝向封装基板15下降，从而贯通封装基板15而在对准标记28的中央形成贯通孔37。通过该贯通孔37，形成即使从封装基板15的正面侧也能够对分割预定线进行检测的对准用标记。
贯通孔37通过小型的钻头36形成为比对准标记28小的圆形，因此通过利用高倍率进行拍摄而能够提高对准精度。这样，在封装基板15的器件区域之外的区域，贯通封装基板15而形成相对于分割预定线具有规定的位置关系的贯通孔37。另外，相对于分割预定线的规定的位置关系不限于在对准标记28上形成贯通孔37的结构。只要是能够对分割预定线的位置进行确定的位置，则也可以在远离对准标记28的位置形成贯通孔37。
另外，无需在封装基板15的所有对准标记28形成贯通孔37。贯通孔37至少仅形成于分割预定线27的位置检测以及θ校正所需的部位即可。
如图5的(A)所示，在实施了贯通孔形成步骤之后实施封装基板保持步骤。在封装基板保持步骤中，按照封住环状框架41的中央的方式粘贴保持带42，将封装基板15的与树脂层13相反的面粘贴于该保持带42。由此，保持带42的外周部通过环状框架41支承，借助保持带42而将封装基板15定位于环状框架41的内侧。另外，封装基板保持步骤可以通过安装机等专用装置机械地实施，也可以通过操作者的手动作业实施。
另外，优选保持带42整体由对后续阶段的屏蔽层形成步骤(参照图6的(B))的等离子处理具有耐性的材料形成。对等离子处理的耐性表示包含耐等离子性、耐热性、耐真空性在内的等离子耐性。优选保持带42的带基材由耐热温度为150度～170度的材料形成，例如可以从聚萘二甲酸乙二醇酯树脂、聚酰亚胺树脂进行选择。另外，环状框架41可以形成为俯视环状，也可以形成为俯视矩形框状。
如图5的(B)所示，在实施了封装基板保持步骤之后实施V槽形成步骤。在V槽形成步骤中，将封装基板15隔着保持带42而保持于卡盘工作台(未图示)，将拍摄单元45定位于封装基板15的上方。通过拍摄单元45从封装基板15的正面侧对贯通孔37进行拍摄，以贯通孔37为基准实施对准而检测分割预定线。此时，贯通孔37形成得较小，因此通过拍摄单元45以高倍率进行拍摄，从而提高对准精度。
如图5的(C)所示，当通过对准而检测到分割预定线时，使V槽形成用的切削刀具(以下称为V刀具46(V槽形成单元))与分割预定线对位。V刀具46利用结合剂固定有金刚石磨粒等，V刀具46的前端(前端的剖面)形成为V形状的圆板状。在封装基板15的外侧，V刀具46下降至封装基板15的厚度方向中途的深度，将封装基板15相对于V刀具46在水平方向上进行切削进给。由此，利用V刀具46从树脂层(密封剂)13侧切入封装基板15而进行半切割，沿着与分割预定线对应的区域按照具有从树脂层13的上表面朝向槽底倾斜的侧壁的方式形成有V槽47。
另外，在本实施方式中，V刀具46的前端形成为尖的V字形状，但不限于该结构。V刀具46的前端只要是能够对封装基板15形成V槽47的形状即可。例如，也可以如图17所示，V刀具49的前端形成为平坦的V字形状。由此，切削刀具的前端为V字形状是指如下的形状：并不限于直至切削刀具的前端完全变尖的V字形状，也包含切削刀具的前端平坦的大致V字形状。另外，V刀具的前端的V字面没有必要呈直线状倾斜，可以略微带有圆角。
如图6的(A)所示，在实施了V槽形成步骤之后实施单片化步骤。在单片化步骤中，封装基板15隔着保持带42而保持于卡盘工作台(未图示)，与V槽形成步骤同样地，利用拍摄单元(未图示)以贯通孔37为基准实施对准。当通过对准而检测到分割预定线时，将单片化用的切削刀具(以下称为直刀具51)与封装基板15的V槽47进行对位。直刀具51用结合剂固定有金刚石磨粒等，直刀具51的前端(前端的剖视)成型为矩形状的圆板状。
并且，在封装基板15的外侧，直刀具51下降至保持带42的厚度方向中途的深度，使封装基板15相对于直刀具51在水平方向上进行切削进给。由此，利用直刀具51从树脂层13侧切入至保持带42的中途而将封装基板15全切割，从V槽47的槽底朝向保持带42形成矩形槽52。这样，沿着V槽47对封装基板15进行分割而沿着分割预定线将封装基板15单片化成各个半导体封装10。
另外，不限于在对所有的分割预定线完成了V槽形成步骤之后实施单片化步骤的结构。也可以通过具有V刀具46和直刀具51的双划片机按照每条分割预定线连续地实施V槽形成步骤和单片化步骤。
如图6的(B)所示，在实施了单片化步骤之后实施屏蔽层形成步骤。在屏蔽层形成步骤中，在多个半导体封装10的封装外表面上利用导电性材料形成屏蔽层16。在该情况下，各半导体封装10借助保持带42而被搬入等离子装置(未图示)内，按照规定的形成条件从上方通过溅射等等离子处理对各半导体封装10形成由导电性材料形成的屏蔽层16。由此，在各半导体封装10的封装上表面22和封装侧面23(参照图6的(C))上按照期望的厚度形成屏蔽层16。
此时，如图6的(C)所示，封装侧面23的倾斜面25从封装上表面22朝向下方而向外侧扩展，倾斜面25相对于屏蔽层16的形成方向(铅垂方向)倾斜地交叉。由此，当在半导体封装10上形成屏蔽层16时，不仅在封装上表面22上，而且在封装侧面23的倾斜面25上也按照能够发挥充分的屏蔽效果的厚度形成屏蔽层16。另外，保持带42对等离子处理具有耐性，因此不会因等离子处理而使保持带42劣化。
另外，在封装侧面23的铅直面26、封装之间的槽底53上也形成屏蔽层16，因此当从保持带42拾取半导体封装10时，有时在半导体封装10的下部产生由屏蔽层16所导致的飞边。在该情况下，除了屏蔽层16的成膜条件以外，通过调整封装之间的高宽比(纵横比)，能够抑制半导体封装10的飞边的产生。封装之间的高宽比通过直刀具51(参照图6的(A))的宽度尺寸和切入量进行调整。
在将从封装侧面23的倾斜面25的下端切入至保持带42的槽底53的深度设为Ymm、将封装侧面23的铅直面26的对置间隔设为Xmm时，以Y/X表示封装之间的高宽比。封装侧面23的铅直面26的下侧及封装之间的槽底53容易受到高宽比的影响，随着封装之间的高宽比增高，屏蔽层16形成得较薄。因此，提高高宽比，由此在不容易受到高宽比影响的倾斜面25按照适当的厚度形成屏蔽层16，在容易受到高宽比影响的铅直面26的下侧及槽底53较薄地形成屏蔽层16，从而抑制飞边的产生。
另外，布线基板11的接地线17在封装侧面23的倾斜面25的下侧露出在外部。在倾斜面25的下侧，接地线17与适当厚度的屏蔽层16连接，因此产生于半导体封装10的电磁噪声通过接地线17而释放至半导体封装10外。另外，在封装侧面23的铅直面26的下侧，屏蔽层16变薄，但通过布线基板11的多个布线(未图示)切断电磁噪声。因此，可整体上防止电磁噪声向半导体封装10的周围的电子部件泄漏。
另外，布线基板11的接地线17只要与屏蔽层16连接即可，也可以在封装侧面23的铅直面26与屏蔽层16连接。另外，屏蔽层16是由铜、钛、镍、金等中的一种以上的导电性材料形成的厚度为数μm以上的金属层，可以通过溅射法、离子镀法、等离子CVD(chemical VaporDeposition：化学气相沉积)法等的等离子处理来形成。这样，制造出将封装上表面22和封装侧面23用屏蔽层16覆盖的半导体封装10。
接着，参照图7的(A)至图8的(C)对封装基板的第二加工方法进行说明。第二加工方法与第一加工方法的不同点在于，代替在对准标记形成贯通孔的方式而沿着最外周的分割预定线形成贯通槽。因此，对于与第一加工方法相同的安装步骤、基板制作步骤，省略了说明。图7的(A)至图8的(C)是封装基板的第二加工方法的说明图。另外，图7的(A)、图7的(B)以及图7的(C)是示出贯通槽形成步骤的一例的图，图7的(D)是示出封装基板保持步骤的一例的图。图8的(A)是示出V槽形成步骤的一例的图，图8的(B)是示出单片化步骤的一例的图，图8的(C)是示出屏蔽层形成步骤的一例的图。
如图7的(A)、图7的(B)以及图7的(C)所示，在实施了基板制作步骤之后实施贯通槽形成步骤。在贯通槽形成步骤中，将封装基板15的正面保持于保持治具(未图示)，从而封装基板15的背面的对准标记28朝向上方。在封装基板15的背面上形成有在第一方向以及与第一方向垂直的第二方向上延伸的格子状的分割预定线27，在封装基板15的器件区域之外，在多个分割预定线27的延长线上设置有对准标记28。另外，如上所述，即使封装基板15通过器件芯片12的统一密封而发生收缩，对准标记28与分割预定线27的位置关系也不会发生较大变化。
将切削刀具59定位于封装基板15的上方，利用拍摄单元(未图示)对最外周的对准标记28进行拍摄，从而将切削刀具59与多个分割预定线27内的各个最外周的分割预定线27进行对位。并且，在封装基板15的外侧，使切削刀具59下降至能够贯通封装基板15的深度，将封装基板15相对于切削刀具59在水平方向上进行切削进给。由此，利用切削刀具59从布线基板11侧切入，沿着最外周的分割预定线贯通至树脂层13(密封剂)而进行分割。通过最外周的分割预定线27的分割，形成即使从封装基板15的正面侧也能够检测分割预定线27的对准用的贯通槽40。
另外，这里，采用了沿着分割预定线27的最外周的垂直的两条分割预定线27形成贯通槽40的结构，但不限于该结构。贯通槽40也可以沿着最外周的所有的四条分割预定线27形成。另外，这里，采用了沿着分割预定线27的最外周的分割预定线27形成贯通槽40的结构，但不限于该结构。贯通槽40只要与分割预定线27平行地形成即可，也可以形成于从封装基板15的树脂层13露出的外周区域。
如图7的(D)所示，在实施了贯通槽形成步骤之后实施封装基板保持步骤。在封装基板保持步骤中，与第一加工方法同样地，按照封住环状框架41的中央的方式粘贴保持带42，将封装基板15的与树脂层13相反的面粘贴于该保持带42。由此，保持带42的外周部通过环状框架41支承，借助保持带42而将封装基板15定位于环状框架41的内侧。另外，封装基板保持步骤可以机械地实施，也可以通过手动作业实施。另外，优选保持带42由对等离子处理具有耐性的材料形成。
如图8的(A)所示，在实施了封装基板保持步骤之后实施V槽形成步骤。在V槽形成步骤中，将封装基板15隔着保持带42而保持于卡盘工作台(未图示)，利用拍摄单元以贯通槽40的边缘43为基准实施对准。当通过对准而检测到分割预定线时，与第一加工方法同样地，通过V刀具46沿着分割预定线切入封装基板15。由此，沿着与分割预定线对应的区域按照具有从树脂层13的上表面朝向槽底倾斜的侧壁的方式形成V槽47。
如图8的(B)所示，在实施了V槽形成步骤之后实施单片化步骤。在单片化步骤中，将封装基板15隔着保持带42而保持于卡盘工作台(未图示)，利用拍摄单元(未图示)以边缘43为基准实施对准。当通过对准而检测到分割预定线时，与第一加工方法同样地，通过直刀具51沿着V槽47对封装基板15进行分割。由此，沿着分割预定线将封装基板15单片化成各个半导体封装10。
如图8的(C)所示，在实施了单片化步骤之后实施屏蔽层形成步骤。在屏蔽层形成步骤中，在多个半导体封装10的封装外表面上利用导电性材料形成屏蔽层16。在该情况下，与第一加工方法同样地，各半导体封装10借助保持带42而被搬入等离子装置(未图示)内，按照规定的形成条件从上方通过溅射等等离子处理对各半导体封装10形成由导电性材料形成的屏蔽层16。由此，在各半导体封装10的封装上表面22和封装侧面23上按照期望的厚度形成屏蔽层16。
接着，参照图9的(A)至图10的(B)对封装基板的第三加工方法进行说明。第三加工方法与第一加工方法的不同点在于，代替在对准标记形成贯通孔的方式，而沿着分割预定线形成至少贯通布线基板的分割槽。因此，对于与第一加工方法相同的安装步骤、基板制作步骤，省略了说明。图9的(A)至图10的(B)是封装基板的第三加工方法的说明图。另外，图9的(A)、图9的(B)以及图9的(C)是示出布线基材加工步骤的一例的图，图9的(D)是示出封装基板保持步骤的一例的图。图10的(A)是示出单片化步骤的一例的图，图10的(B)是示出屏蔽层形成步骤的一例的图。
如图9的(A)、图9的(B)以及图9的(C)所示，在实施了基板制作步骤之后实施布线基材加工步骤。在布线基材加工步骤中，将封装基板15的树脂层13侧保持于保持治具(未图示)，从而封装基板15的背面的对准标记28朝向上方。在封装基板15的背面上形成有在第一方向以及与第一方向垂直的第二方向上延伸的格子状的分割预定线，在封装基板15的器件区域之外，在多个分割预定线的延长线上设置有对准标记28。另外，如上所述，即使封装基板15通过器件芯片12的统一密封而发生收缩，对准标记28与分割预定线27的位置关系也不会发生较大变化。
将切削刀具51定位于封装基板15的上方，利用拍摄单元(未图示)对最外周的对准标记28进行拍摄，从而将切削刀具51与分割预定线进行对位。并且，在封装基板15的外侧，使切削刀具51下降至至少能够贯通布线基板11的深度，使封装基板15相对于切削刀具51在水平方向上进行切削进给。由此，利用切削刀具51从布线基板11侧切入，沿着各分割预定线形成贯通布线基板11的分割槽48。通过布线基板11的分割，在封装基板15的外周形成即使从正面侧也能够检测到分割预定线的对准用的分割槽48。
如图9的(D)所示，在实施了布线基材加工步骤之后实施封装基板保持步骤。在封装基板保持步骤中，与第一加工方法同样地，按照封住环状框架41的中央的方式粘贴保持带42，将封装基板15的与树脂层13相反的面粘贴于该保持带42。由此，保持带42的外周部通过环状框架41支承，借助保持带42而将封装基板15定位于环状框架41的内侧。另外，封装基板保持步骤可以机械地实施，也可以通过手动作业实施。另外，优选保持带42由对等离子处理具有耐性的材料形成。
如图10的(A)所示，在实施了封装基板保持步骤之后实施单片化步骤。在单片化步骤中，将封装基板15隔着保持带42而保持于卡盘工作台(未图示)，利用拍摄单元(未图示)以分割槽48为基准实施对准。当通过对准而检测到分割预定线时，在封装基板15的外侧，使V刀具46下降至贯通树脂层13的深度，将封装基板15相对于V刀具46在水平方向上进行切削进给。由此，沿着与分割预定线相对应的区域按照具有从树脂层13的上表面朝向槽底倾斜的侧壁的方式形成与分割槽48连通的V槽47，并且将封装基板15单片化成各个半导体封装10。
如图10的(B)所示，在实施了单片化步骤之后实施屏蔽层形成步骤。在屏蔽层形成步骤中，在多个半导体封装10的封装外表面上利用导电性材料形成屏蔽层16。在该情况下，与第一加工方法同样地，各半导体封装10借助保持带42而被搬入等离子装置(未图示)内，按照规定的形成条件从上方通过溅射等等离子处理对各半导体封装10形成由导电性材料形成的屏蔽层16。由此，在各半导体封装10的封装上表面22和封装侧面23上按照期望的厚度形成屏蔽层16。
接着，对半导体封装的侧面的倾斜角度与屏蔽层的关系进行说明。图11是示出设置于试验体的屏蔽层的厚度的图。图12是示出试验体的侧面的倾斜角与屏蔽层的厚度的关系的图。
如图11所示，准备改变了侧面62的倾斜角度θ的多个试验体60，在180℃、8×10-4Pa的条件下，通过离子镀法形成屏蔽层。侧面62的倾斜角度θ为90°、82°、68°、60°、45°中的任意一个。另外，根据扫描型电子显微镜的观察图像对形成于上表面61的上部屏蔽层63的厚度t1以及形成于侧面62的侧部屏蔽层64的厚度t2进行测量。关于上部屏蔽层63和侧部屏蔽层64的厚度t1、t2，计算出下式(1)所示的阶梯包覆率(step coverage)的值，将该值与倾斜角度θ的关系汇总于图12。
(1)阶梯包覆率(step coverage)＝(t2/t1)×100
其结果是，随着倾斜角度θ从90°变小，阶梯包覆率的值慢慢变大，当倾斜角度θ为45°时，阶梯包覆率的值为100％。具体而言，在倾斜角度θ设定为45°的情况下，上部屏蔽层63的厚度t1与侧部屏蔽层64的厚度t2一致，在试验体60的上表面61和侧面62上确认到均匀厚度的屏蔽层。另外，根据发明人的实验，当阶梯包覆率的值低于50％时，侧部屏蔽层64的成膜需要时间，工艺成本增大，因此优选阶梯包覆率的值为50％以上的范围。因此，优选半导体封装的侧面的倾斜角度θ为45°以上且82°以下。
如上所述，根据本实施方式的封装基板15的加工方法，在封装基板15的器件区域之外形成有相对于分割预定线为规定的位置关系的贯通孔37、贯通槽40或分割槽48，因此在对封装基板15进行V槽形成时，能够以贯通孔37、贯通槽40的边缘43以及分割槽48为基准而进行对准。因此，即使在封装基板15的树脂层13侧没有对准标记，也能够在封装基板15的密封剂侧精度良好地形成沿着分割预定线的V槽47。另外，对封装基板15进行分割而成的各个封装侧面23是倾斜的，因此能够按照能够发挥对于封装充分的屏蔽效果的厚度形成屏蔽层16。
另外，在本实施方式中，例示了在布线基板上安装有一个器件芯片的半导体封装，但不限于该结构。也可以制造在布线基板上安装有多个器件芯片的半导体封装。例如，也可以是如图13的(A)所示，在布线基板71上安装有多个(例如三个)器件芯片72a～72c，制造将器件芯片72a～72c一起屏蔽的半导体封装70。在该情况下，按照封装单位在封装基板上形成V槽，按照封装单位对封装基板进行分割。另外，器件芯片72a～72c可以具有相同功能，也可以具有不同的功能。
另外，也可以是如图13的(B)所示，在布线基板76上安装有多个(例如两个)器件芯片77a、77b，制造分别对器件芯片77a、77b进行屏蔽的半导体封装75。在该情况下，按照芯片单位在封装基板上形成V槽，按照封装单位对封装基板进行分割。另外，器件芯片77a、77b可以具有相同功能，也可以具有不同的功能。
另外，在本实施方式中，采用了在贯通孔形成步骤中使用钻头作为贯通孔形成单元的结构，但不限于该结构。例如，也可以是如图14所示，使用激光烧蚀用的加工头81作为贯通孔形成单元而在封装基板15形成贯通孔37。
另外，在本实施方式中，采用了在第一、第二加工方法的V槽形成步骤以及第三加工方法的单片化步骤中使用V刀具作为V槽形成单元的结构，但不限于该结构。例如，也可以是如图15的(A)所示，使用通常的直刀具83作为V槽形成单元而在封装基板15形成V槽。在该情况下，使直刀具83相对于封装基板15的分割预定线上的铅直面P按照规定的角度向一侧倾斜而进行切削，之后使直刀具83相对于铅直面P按照规定的角度向另一侧倾斜而进行切削。由此，通过直刀具83将封装基板15的上表面切成V状，沿着分割预定线形成V槽。
另外，也可以是如图15的(B)所示，使用激光烧蚀用的加工头84作为V槽形成单元而在封装基板15上形成V槽。在该情况下，使加工头84相对于封装基板15的分割预定线上的铅直面P按照规定的角度在一个方向上倾斜而实施烧蚀加工，之后使加工头84相对于铅直面P按照规定的角度向另一侧倾斜而实施烧蚀加工。通过对于封装基板15具有吸收性的激光光线，将封装基板15的上表面切成V字状，沿着分割预定线形成V槽。
另外，也可以是如图15的(C)所示，使用仿形切割机(profiler)85作为V槽形成单元而在封装基板15上形成V槽。仿形切割机85构成为在铝基台86的大致V字状的加工面上电镀由金刚石磨粒构成的磨粒层87。仿形切割机85与V刀具相比不容易产生消耗，能够较长时间地持续维持V字形状。
另外，在本实施方式中，采用了在第一、第二加工方法的单片化步骤中使用直刀具作为分割单元的结构，但不限于该结构。例如，也可以是如图16的(A)所示，使用激光烧蚀用的加工头88作为分割单元而对封装基板15进行分割。另外，也可以是如图16的(B)所示，使用成型磨具89作为分割单元而在封装基板15上形成V槽，同时对封装基板15进行分割。另外，也可以代替成型磨具89而使用多个刀具。即，可以同时实施V槽形成步骤和单片化步骤。
另外，在本实施方式中，采用了在贯通槽形成步骤中使用切削刀具作为槽形成单元的结构，但不限于该结构。例如，也可以使用激光烧蚀用的加工头88作为槽形成单元而在封装基板15形成贯通槽。
另外，在本实施方式中，对于制造出器件芯片经由引线而与布线基板的电极线接合的半导体封装的结构进行了说明，但不限于该结构。半导体封装中，器件芯片也可以与布线基板的电极直接连接而进行倒装芯片接合。
另外，在本实施方式中，采用了对设置有凸块作为电极的封装基板进行加工的结构，但不限于该结构。对于封装基板的电极没有特别限定，例如也可以对设置有连接盘作为电极的封装基板进行加工。
另外，在本实施方式中，采用了在封装基板保持步骤中将封装基板的与树脂层相反的面粘贴于保持带的结构，但不限于该结构。例如，也可以代替在封装基板的与树脂层相反的面上粘贴保持带的方式，而利用保持治具对封装基板的与树脂层相反的面进行吸引保持，在被保持于保持治具的状态下实施后续阶段的步骤。保持治具只要能够对基板进行保持即可，例如可以由卡盘工作台或基质构成。
另外，在本实施方式中，采用不对粘贴于封装基板的保持带进行替换而实施各步骤的结构，但不限于该结构。也可以是，在V槽形成步骤和单片化步骤中使用切削用的保持带，在屏蔽层形成步骤中使用等离子处理用的保持带。
另外，在上述实施方式中，作为器件芯片，例示出半导体芯片，但不限于该结构。器件芯片只要是安装于布线基板上的芯片部件即可。
另外，在本实施方式中，可以利用同一装置实施对封装基板的V槽的形成和封装基板的分割，也可以利用不同的装置实施。
另外，在本实施方式中，采用了在封装基板上形成V槽而进行分割并在分割后的半导体封装上形成屏蔽层的结构，但不限于该结构。作为上述封装基板的加工方法，只要是封装基板，则无论有无V槽、有无屏蔽层的形成均可以应用。因此，封装基板的加工方法也可以不实施V槽的形成、屏蔽层的形成，例如可以应用于从密封剂侧按照阶梯式切割将封装基板单片化的情况等。
另外，半导体封装不限于用于移动电话等便携式通信设备中的结构，也可以用于照相机等其他电子设备中。
另外，封装基板只要是能够形成屏蔽层的工件，则对其没有特别限定。例如，可以使用CSP(Chip Size Package：芯片尺寸封装)、WLCSP(Wafer Level Chip SizePackage：晶片级芯片尺寸封装)、SIP(System In Package：系统级封装)、FOWLP(FanOut Wafer LevelPackage：扇出型晶片级封装)用的各种基板。在FOWLP基板的情况下，也可以采用在再布线层上安装厚度不同的多个芯片的结构。因此，布线基材不限于PCB基板等布线基板，是包含FOWLP基板的再布线层的概念。
另外，对本实施方式和变形例进行了说明，但作为本发明的其他实施方式，也可以对上述各实施方式和变形例进行整体或局部地组合。
另外，本发明的实施方式并不限于上述实施方式和变形例，也可以在不脱离本发明的技术思想的主旨的范围内进行各种变更、置换、变形。进而，如果因技术的进步或衍生出的其他技术而利用其他方法实现本发明的技术思想，则也可以使用该方法进行实施。因此，权利要求书覆盖了能够包含在本发明的技术思想的范围内的所有实施方式。
另外，在本实施方式中，对将本发明应用于封装基板的加工方法的结构进行了说明，但也可以应用于其他加工对象的加工方法。
如以上所说明的那样，本发明具有在对封装基板进行分割时能够在准确的位置进行对准的效果，特别是对用于便携式通信设备的封装基板的加工方法有用。

Claims (5)

1.一种封装基板的加工方法，该封装基板包含：布线基材；多个器件芯片，它们分别搭载于布线基材上的由交叉的多条分割预定线划分的各器件区域；以及密封剂，其对该器件芯片进行密封，其中，
该封装基板的加工方法具有如下的步骤：
贯通孔形成步骤，在该器件区域之外的区域形成贯通该封装基板且相对于该分割预定线具有规定的位置关系的贯通孔；
封装基板保持步骤，在实施了该贯通孔形成步骤之后，在该封装基板的与该密封剂侧相反的面上粘贴保持带，或利用保持治具对该封装基板的该面进行吸引保持；以及
单片化步骤，在实施了该封装基板保持步骤之后，以该贯通孔为基准进行对准，从该密封剂侧沿着该分割预定线将该封装基板单片化成各个封装。
2.一种封装基板的加工方法，该封装基板包含：布线基材；多个器件芯片，它们分别搭载于布线基材上的由交叉的多条分割预定线划分的各器件区域；以及密封剂，其对该器件芯片进行密封，其中，
该封装基板的加工方法具有如下的步骤：
贯通槽形成步骤，沿着在第一方向以及与该第一方向垂直的第二方向上形成的多条分割预定线内的各自最外周的分割预定线形成贯通至该密封剂的贯通槽，对该封装基板进行分割；
封装基板保持步骤，在实施了该贯通槽形成步骤之后，在该封装基板的与该密封剂侧相反的面上粘贴保持带，或利用保持治具对该封装基板的该面进行吸引保持；以及
单片化步骤，在实施了该封装基板保持步骤之后，以贯通槽的边缘为基准进行对准，沿着分割预定线对该封装基板进行分割而单片化成各个封装。
3.根据权利要求1或2所述的封装基板的加工方法，其中，
该封装基板的加工方法还具有如下的步骤：
V槽形成步骤，在实施了该封装基板保持步骤之后，以该贯通孔或该贯通槽的边缘为基准进行对准，利用V槽形成单元从该密封剂侧切入至该封装基板的厚度方向中途，沿着与该分割预定线对应的区域按照具有从该密封剂的上表面朝向槽底倾斜的侧壁的方式形成V槽；以及
屏蔽层形成步骤，在实施了该单片化步骤之后，在多个该封装的该密封剂的该上表面和该侧壁上形成导电性的屏蔽层，
该单片化步骤在实施了V槽形成步骤之后，沿着沿该分割预定线设置的该V槽对该封装基板进行分割而单片化成各个该封装。
4.一种封装基板的加工方法，该封装基板包含：布线基材；多个器件芯片，它们分别搭载于布线基材上的由交叉的多条分割预定线划分的各器件区域；以及密封剂，其对该器件芯片进行密封，其中，
该封装基板的加工方法具有如下的步骤：
布线基材加工步骤，对该密封剂侧进行保持，沿着多条分割预定线形成至少贯通布线基材的分割槽；
封装基板保持步骤，在实施了该布线基材加工步骤之后，在该封装基板的与该密封剂侧相反的面上粘贴保持带，或利用保持治具对该封装基板的该面进行吸引保持；以及
单片化步骤，在实施了该封装基板保持步骤之后，以布线基材的外周的分割槽为基准进行对准，沿着分割预定线对该封装基板进行分割而单片化成各个封装。
5.根据权利要求4所述的封装基板的加工方法，其中，
在该单片化步骤中，以布线基材的外周的该分割槽为基准进行对准，利用V槽形成单元从该密封剂侧切入至与该分割槽连通为止，沿着与该分割预定线对应的区域按照具有从该密封剂的上表面朝向槽底倾斜的侧壁的方式形成V槽，并且将该封装基板单片化成各个封装，
该封装基板的加工方法还具有如下的屏蔽层形成步骤：在实施了该单片化步骤之后，在多个该封装的该密封剂的该上表面和该侧壁上形成导电性的屏蔽层。
CN201910155215.3A 2018-03-09 2019-03-01 封装基板的加工方法 Active CN110246802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018042492A JP7193920B2 (ja) 2018-03-09 2018-03-09 パッケージ基板の加工方法
JP2018-042492 2018-03-09

Publications (2)

Publication Number Publication Date
CN110246802A true CN110246802A (zh) 2019-09-17
CN110246802B CN110246802B (zh) 2024-02-09

Family

ID=67842045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910155215.3A Active CN110246802B (zh) 2018-03-09 2019-03-01 封装基板的加工方法

Country Status (5)

Country Link
US (1) US10861716B2 (zh)
JP (1) JP7193920B2 (zh)
KR (1) KR20190106762A (zh)
CN (1) CN110246802B (zh)
TW (1) TWI806982B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023076066A1 (en) * 2021-11-01 2023-05-04 Micron Technology, Inc. Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7300846B2 (ja) * 2019-02-19 2023-06-30 株式会社ディスコ 切削装置及び半導体パッケージの製造方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
JP2023025889A (ja) 2021-08-11 2023-02-24 株式会社ディスコ 切削ブレードの整形方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275583A (ja) * 1993-03-24 1994-09-30 Disco Abrasive Syst Ltd 面取り半導体チップ及びその面取り加工方法
CN1244028A (zh) * 1998-07-31 2000-02-09 精工爱普生株式会社 半导体装置和载带及其制造方法、电路基板、电子装置
CN102446865A (zh) * 2010-10-05 2012-05-09 英飞凌科技股份有限公司 止裂阻挡层及其制造方法
CN102800654A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 用于集成电路对准的结构设计和方法
US20120300412A1 (en) * 2011-05-25 2012-11-29 In-Sang Song Memory Device and Fabricating Method Thereof
US20150255373A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1137826B (it) * 1981-08-06 1986-09-10 Fimtessile Ratiera per telai di tessitura comportante mezzi perfezionati per la ripresa dei giochi nel gruppo di comando
JP4060989B2 (ja) 1999-06-01 2008-03-12 新日本無線株式会社 リードレスチップキャリア用基板
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
JP2002016189A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd Ｉｃパッケージ及びｉｃパッケージの製造方法
JP3638919B2 (ja) * 2002-07-05 2005-04-13 健太郎 大多 半導体パッケージ及びその製造方法
JP4733929B2 (ja) * 2004-04-20 2011-07-27 株式会社ディスコ 半導体ウエーハの切断方法
TWI255047B (en) * 2005-06-22 2006-05-11 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
US8049292B2 (en) * 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI377614B (en) * 2008-04-07 2012-11-21 Powertech Technology Inc Method for forming adhesive dies singulated from a wafer
JP4725638B2 (ja) * 2008-12-09 2011-07-13 カシオ計算機株式会社 半導体装置の製造方法
JP2011187747A (ja) * 2010-03-09 2011-09-22 Murata Mfg Co Ltd 基板分割方法
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP5592223B2 (ja) 2010-10-07 2014-09-17 新日本無線株式会社 インターポーザおよびそれを用いた半導体装置の製造方法
JP5400094B2 (ja) * 2011-06-02 2014-01-29 力成科技股▲分▼有限公司 半導体パッケージ及びその実装方法
JP6164879B2 (ja) * 2013-03-08 2017-07-19 セイコーインスツル株式会社 パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP2016082162A (ja) * 2014-10-21 2016-05-16 株式会社ディスコ ウエーハの加工方法
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275583A (ja) * 1993-03-24 1994-09-30 Disco Abrasive Syst Ltd 面取り半導体チップ及びその面取り加工方法
CN1244028A (zh) * 1998-07-31 2000-02-09 精工爱普生株式会社 半导体装置和载带及其制造方法、电路基板、电子装置
CN102446865A (zh) * 2010-10-05 2012-05-09 英飞凌科技股份有限公司 止裂阻挡层及其制造方法
US20120300412A1 (en) * 2011-05-25 2012-11-29 In-Sang Song Memory Device and Fabricating Method Thereof
CN102800654A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 用于集成电路对准的结构设计和方法
US20150255373A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023076066A1 (en) * 2021-11-01 2023-05-04 Micron Technology, Inc. Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same

Also Published As

Publication number Publication date
CN110246802B (zh) 2024-02-09
US20190279883A1 (en) 2019-09-12
KR20190106762A (ko) 2019-09-18
TWI806982B (zh) 2023-07-01
JP7193920B2 (ja) 2022-12-21
JP2019160887A (ja) 2019-09-19
US10861716B2 (en) 2020-12-08
TW201939693A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
CN110246802A (zh) 封装基板的加工方法
JP6800745B2 (ja) 半導体パッケージの製造方法
TWI720240B (zh) 半導體封裝的製造方法
US10497623B2 (en) Method of manufacturing a semiconductor package including a shield layer
CN108364933B (zh) 半导体封装的制造方法
CN110323182A (zh) 板状物的加工方法
KR102565133B1 (ko) 기판의 가공 방법
US20190006290A1 (en) Semiconductor package and semiconductor package manufacturing method
CN109427631A (zh) 多刀刀具和被加工物的加工方法
CN110223925A (zh) 制造半导体器件的方法
US10937668B2 (en) Semiconductor package manufacturing method
JP7282450B2 (ja) パッケージ基板の加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant