KR20190106762A - 패키지 기판의 가공 방법 - Google Patents

패키지 기판의 가공 방법 Download PDF

Info

Publication number
KR20190106762A
KR20190106762A KR1020190025816A KR20190025816A KR20190106762A KR 20190106762 A KR20190106762 A KR 20190106762A KR 1020190025816 A KR1020190025816 A KR 1020190025816A KR 20190025816 A KR20190025816 A KR 20190025816A KR 20190106762 A KR20190106762 A KR 20190106762A
Authority
KR
South Korea
Prior art keywords
package substrate
package
substrate
groove
holding
Prior art date
Application number
KR1020190025816A
Other languages
English (en)
Inventor
영석 김
병득 장
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190106762A publication Critical patent/KR20190106762A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

본 발명은 패키지 기판을 밀봉제 측으로부터 분할할 때에 적확한 위치에서 얼라이먼트하는 것을 과제로 한다.
배선 기재 상의 복수의 디바이스칩을 밀봉제로 밀봉하여 이루어진 패키지 기판의 가공 방법으로서, 분할 예정 라인에 대하여 소정의 위치 관계를 갖도록 패키지 기판에 관통 구멍을 형성하고, 관통 구멍을 기준으로 하여 얼라이먼트를 실시하여, 밀봉제 측으로부터 분할 예정 라인을 따라서 패키지 기판을 개개의 패키지로 분할한다.

Description

패키지 기판의 가공 방법{PROCESSING METHOD OF PACKAGE SUBSTRATE}
본 발명은 패키지 기판의 가공 방법에 관한 것이다.
패키지 기판의 가공 방법으로서, 패키지 기판을 다이싱에 의해 분할 예정 라인을 따라서 개편화하는 것이 알려져 있다(예컨대, 특허문헌 1 참조). 특허문헌 1에 기재된 가공 방법에서는, 배선 기판의 한쪽 면에 범프 등의 전극이 배치됨과 더불어, 배선 기판의 다른쪽 면에 반도체칩이 탑재되어 밀봉제로 일괄 밀봉되어 패키지 기판이 형성되어 있다. 패키지 기판의 분할 예정 라인을 따라서 다이싱됨으로써 패키지 기판이 개개의 패키지로 분할되고, 분할후의 패키지는 전극을 통해 메인 기판 등에 실장된다.
특허문헌 1 : 일본 특허 공개 2012-039104호 공보
상기와 같은 패키지 기판을 개편화할 때, 밀봉제 측으로부터 패키지 기판을 분할하고자 하는 요망이 있다. 밀봉제 측으로부터 패키지 기판을 분할하기 위해서는, 패키지 기판의 범프 측을 유지해야 한다. 그러나, 통상은 패키지 기판의 범프 측에 얼라인먼트 마크가 설치되어 있기 때문에, 패키지 기판의 범프 측을 유지한 상태에서는 얼라인먼트 마크를 검출할 수 없다. 이 때문에, 패키지 기판을 분할 예정 라인을 따라서 정밀하게 분할하는 것이 어렵게 되어 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 패키지 기판을 밀봉제 측으로부터 분할할 때에 적확한 위치에서 얼라이먼트할 수 있는 패키지 기판의 가공 방법을 제공하는 것을 목적의 하나로 한다.
본 발명의 제1 양태의 패키지 기판의 가공 방법은, 배선 기재와, 교차하는 복수의 분할 예정 라인으로 구획된 배선 기재 상의 각 디바이스 영역에 각각 탑재된 복수의 디바이스칩과, 상기 디바이스칩을 밀봉하는 밀봉제로 이루어진 패키지 기판의 가공 방법으로서, 상기 디바이스 영역 외의 영역에서 상기 패키지 기판을 관통하고 또한 상기 분할 예정 라인에 대하여 소정의 위치 관계를 갖는 관통 구멍을 형성하는 관통 구멍 형성 단계와, 상기 관통 구멍 형성 단계를 실시한 후에, 상기 패키지 기판의 상기 밀봉제 측과는 반대의 면에 유지 테이프를 접착하거나, 또는 상기 패키지 기판의 상기 면을 유지 지그로 흡인 유지하는 패키지 기판 유지 단계와, 상기 패키지 기판 유지 단계를 실시한 후에, 상기 관통 구멍을 기준으로 얼라이먼트를 행하고 상기 밀봉제 측으로부터 상기 분할 예정 라인을 따라서 상기 패키지 기판을 개개의 패키지로 개편화하는 개편화 단계를 구비한다.
이 구성에 의하면, 패키지 기판의 디바이스 영역 외에 분할 예정 라인에 대하여 소정의 위치 관계의 관통 구멍이 형성되어 있기 때문에, 패키지 기판의 분할시에는 관통 구멍을 기준으로 하여 얼라이먼트를 행할 수 있다. 이 때문에, 패키지 기판의 밀봉제 측에 얼라인먼트 마크가 없어도, 패키지 기판을 분할 예정 라인을 따라서 정밀하게 분할할 수 있다.
본 발명의 제2 양태의 패키지 기판의 가공 방법은, 배선 기재와, 교차하는 복수의 분할 예정 라인으로 구획된 배선 기재 상의 각 디바이스 영역에 각각 탑재된 복수의 디바이스칩과, 상기 디바이스칩을 밀봉하는 밀봉제로 이루어진 패키지 기판의 가공 방법으로서, 제1 방향 및 상기 제1 방향에 직교하는 제2 방향으로 형성된 복수의 분할 예정 라인 중의 각각의 최외주의 분할 예정 라인을 따라서 상기 밀봉제까지 관통하는 관통 홈을 형성하고, 상기 패키지 기판을 분할하는 관통 홈 형성 단계와, 상기 관통 홈 형성 단계를 실시한 후에, 상기 패키지 기판의 상기 밀봉제 측과는 반대의 면에 유지 테이프를 접착하거나, 또는 상기 패키지 기판의 상기 면을 유지 지그로 흡인 유지하는 패키지 기판 유지 단계와, 상기 패키지 기판 유지 단계를 실시한 후에, 관통 홈의 엣지를 기준으로 얼라이먼트를 행하고 분할 예정 라인을 따라서 상기 패키지 기판을 분할하여 개개의 패키지로 개편화하는 개편화 단계를 구비한다.
이 구성에 의하면, 패키지 기판의 디바이스 영역 외에 분할 예정 라인에 대하여 소정의 위치 관계의 관통 홈이 형성되어 있기 때문에, 패키지 기판의 분할시에는 관통 홈의 엣지를 기준으로 하여 얼라이먼트를 행할 수 있다. 이 때문에, 패키지 기판의 밀봉제 측에 얼라인먼트 마크가 없어도, 패키지 기판을 분할 예정 라인을 따라서 정밀하게 분할할 수 있다.
본 발명의 제1, 제2 양태의 패키지 기판의 가공 방법에 있어서, 상기 패키지 기판 유지 단계를 실시한 후에, 상기 관통 구멍 또는 관통 홈의 엣지를 기준으로 얼라이먼트를 행하고 상기 패키지 기판의 두께 방향 도중까지 상기 밀봉제 측으로부터 V홈 형성 수단으로 절입하고, 상기 분할 예정 라인에 대응하는 영역을 따라서 상기 밀봉제의 상면으로부터 홈바닥을 향해 경사진 측벽을 구비하도록 V홈을 형성하는 V홈 형성 단계와, 상기 개편화 단계를 실시한 후에, 복수의 상기 패키지의 상기 밀봉제의 상기 상면 및 상기 측벽에 도전성의 실드층을 형성하는 실드층 형성 단계를 더 구비하고, 상기 개편화 단계는, V홈 형성 단계를 실시한 후에, 상기 분할 예정 라인을 따라서 형성된 상기 V홈을 따라서 상기 패키지 기판을 분할하여 개개의 상기 패키지로 개편화해도 좋다.
본 발명의 제3 양태의 패키지 기판의 가공 방법은, 배선 기재와, 교차하는 복수의 분할 예정 라인으로 구획된 배선 기재 상의 각 디바이스 영역에 각각 탑재된 복수의 디바이스칩과, 상기 디바이스칩을 밀봉하는 밀봉제로 이루어진 패키지 기판의 가공 방법으로서, 상기 밀봉제 측을 유지하고, 복수의 분할 예정 라인을 따라서 적어도 배선 기재를 관통하는 분할홈을 형성하는 배선 기재 가공 단계와, 상기 배선 기재 가공 단계를 실시한 후에, 상기 패키지 기판의 상기 밀봉제 측과는 반대의 면에 유지 테이프를 접착하거나, 또는 상기 패키지 기판의 상기 면을 유지 지그로 흡인 유지하는 패키지 기판 유지 단계와, 상기 패키지 기판 유지 단계를 실시한 후에, 배선 기재의 외주의 분할홈을 기준으로 얼라이먼트를 행하고, 분할 예정 라인을 따라서 상기 패키지 기판을 분할하여 개개의 패키지로 개편화하는 개편화 단계를 구비한다.
이 구성에 의하면, 복수의 분할 예정 라인을 따라서 적어도 배선 기재를 관통하는 분할홈이 형성되어 있기 때문에, 패키지 기판의 분할시에는 분할홈을 기준으로 하여 얼라이먼트를 행할 수 있다. 이 때문에, 패키지 기판의 밀봉제 측에 얼라인먼트 마크가 없어도, 패키지 기판을 분할 예정 라인을 따라서 정밀하게 분할할 수 있다.
본 발명의 제3 양태의 패키지 기판의 가공 방법에 있어서, 상기 개편화 단계에서는, 배선 기재의 외주의 상기 분할홈을 기준으로 얼라이먼트를 행하고, 상기 분할홈과 연통할 때까지 상기 밀봉제 측으로부터 V홈 형성 수단으로 절입하고, 상기 분할 예정 라인에 대응하는 영역을 따라서 상기 밀봉제의 상면으로부터 홈바닥을 향해 경사진 측벽을 구비하도록 V홈을 형성함과 더불어 상기 패키지 기판을 개개의 패키지로 개편화하고, 상기 개편화 단계를 실시한 후에, 복수의 상기 패키지의 상기 밀봉제의 상기 상면 및 상기 측벽에 도전성의 실드층을 형성하는 실드층 형성 단계를 더 구비해도 좋다.
본 발명에 의하면, 패키지 기판의 디바이스 영역 외에 분할 예정 라인에 대하여 소정의 위치 관계의 얼라이먼트의 기준을 관통 형성함으로써, 패키지 기판을 분할할 때에 적확한 위치에서 얼라이먼트할 수 있다.
도 1은 본 실시형태의 반도체 패키지의 단면 모식도이다.
도 2a는, 본 실시형태의 패키지 기판의 이면도이고, 도 2b는, 본 실시형태의 패키지 기판의 표면도이다.
도 3a는, 비교예의 패키지 기판의 이면도이고, 도 3b는, 비교예의 패키지 기판의 표면도이고, 도 3c 및 도 3d는, 비교예의 반도체 패키지의 제조 방법의 설명도이다.
도 4a는, 마운트 단계의 일례를 나타내는 도면이고, 도 4b는, 기판 작성 단계의 일례를 나타내는 도면이고, 도 4c는, 관통 구멍 형성 단계의 일례를 나타내는 도면이다.
도 5a는, 패키지 기판 유지 단계의 일례를 나타내는 도면이고, 도 5b 및 도 5c는, V홈 형성 단계의 일례를 나타내는 도면이다.
도 6a는, 개편화 단계의 일례를 나타내는 도면이고, 도 6b 및 도 6c는, 실드층 형성 단계의 일례를 나타내는 도면이다.
도 7a, 도 7b 및 도 7c는, 관통 홈 형성 단계의 일례를 나타내는 도면이고, 도 7d는, 패키지 기판 유지 단계의 일례를 나타내는 도면이다.
도 8a는, V홈 형성 단계의 일례를 나타내는 도면이고, 도 8b는, 개편화 단계의 일례를 나타내는 도면이고, 도 8c는, 실드층 형성 단계의 일례를 나타내는 도면이다.
도 9a, 도 9b 및 도 9c는, 배선 기재 가공 단계의 일례를 나타내는 도면이고, 도 9d는, 패키지 기판 유지 단계의 일례를 나타내는 도면이다.
도 10a는, 개편화 단계의 일례를 나타내는 도면이고, 도 10b는, 실드층 형성 단계의 일례를 나타내는 도면이다.
도 11은 시험체에 형성한 실드층의 두께를 나타내는 도면이다.
도 12는 시험체의 측면의 경사각과 실드층의 두께의 관계를 나타내는 도면이다.
도 13a 및 도 13b는, 반도체 패키지의 변형예를 나타내는 도면이다.
도 14는 관통 구멍 형성 단계의 변형예를 나타내는 도면이다.
도 15a, 도 15b 및 도 15c는, V홈 형성 단계의 변형예를 나타내는 도면이다.
도 16a 및 도 16b는, 개편화 단계의 변형예를 나타내는 도면이다.
도 17은 V 블레이드의 변형예를 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본 실시형태의 패키지 기판의 가공 방법에 관해 설명한다. 도 1은, 본 실시형태의 반도체 패키지의 단면 모식도이다. 도 2a는, 본 실시형태의 패키지 기판의 이면도이고, 도 2b는, 본 실시형태의 패키지 기판의 표면도이다. 도 3a는, 비교예의 패키지 기판의 이면도이고, 도 3b는, 비교예의 패키지 기판의 표면도이고, 도 3c 및 도 3d는, 비교예의 반도체 패키지의 제조 방법의 설명도이다. 또, 이하의 실시형태는 어디까지나 일례를 나타내는 것이며, 각 단계 사이에 다른 단계를 구비해도 좋고, 단계의 순서를 적절하게 교체해도 좋다. 또한, 도 2a, 도 2b, 도 3a 및 도 3b의 평면도에서는 설명의 편의상 범프를 생략하여 기재하고 있다.
도 1에 나타낸 바와 같이, 반도체 패키지(10)(패키지)는, 소위 EMI(Electro-Magnetic Interference)의 방지가 필요한 모든 반도체 장치의 패키지이며, 외면의 실드층(16)에 의해 주위로 전자 노이즈가 누설되는 것을 억제하도록 구성되어 있다. 실드층(16)의 내측에서는, 배선 기판(배선 기재)(11)의 표면에 실장된 디바이스칩(12)이 수지층(밀봉제)(13)에 의해 밀봉되어 있고, 배선 기판(11)의 이면에 범프(14)가 배치되어 있다. 배선 기판(11)에는, 디바이스칩(12)에 접속되는 전극이나 그라운드 라인(17)을 포함하는 각종 배선이 형성되어 있다.
디바이스칩(12)은, 반도체 웨이퍼를 디바이스마다 개편화하여 형성되고, 배선 기판(11)의 소정의 위치에 마운트되어 있다. 또한, 패키지 측면(측벽)(23)에는 패키지 상면(밀봉제 상면)(22)으로부터 하측을 향해 외측으로 넓어지는 경사면(25)이 형성되어 있고, 이 경사면(25)에 대하여 스퍼터법 등에 의해 상측으로부터 도전성의 실드층(16)이 형성되어 있다. 일반적인 반도체 패키지의 수직의 패키지 측면과는 달리, 패키지 측면(23)의 경사면(25)이 실드층(16)의 형성 방향에 대하여 비스듬히 교차하고 있기 때문에, 경사면(25)에 실드층(16)이 형성되기 쉽게 되어 있다.
그런데, 도 2a 및 도 2b에 나타낸 바와 같이, 반도체 패키지는 패키지 기판(15)의 분할에 의해 형성되지만, 패키지 기판(15)의 이면은 분할 예정 라인(27)에 의해 격자형으로 구획되고, 패키지 기판(15)의 표면은 수지층(13)에 의해 덮여 있다. 또한, 패키지 기판(15)의 이면에는 얼라인먼트 마크(28)가 설치되어 있고, 패키지 기판(15)의 표면에는 얼라인먼트 마크(28)가 설치되어 있지 않다. 이 때문에, 통상은 패키지 기판(15)의 이면측을 상측으로 향하게 함으로써, 얼라인먼트 마크(28)를 기준으로 패키지 기판(15)이 개개의 반도체 패키지로 분할된다.
패키지 기판(15)을 분할하는 것만이라면, 패키지 기판(15)의 이면에서 얼라이먼트하면 되지만, 분할후의 반도체 패키지(10)(도 1 참조)에 경사면(25)을 형성하기 위해서는 패키지 기판(15)의 수지층(13) 측으로부터 V홈(47)(도 5c 참조)을 형성해야 한다. 상기와 같이, 패키지 기판(15)의 표면에는 얼라인먼트 마크(28)가 존재하지 않기 때문에, 수지층(13)을 상측으로 향하게 한 상태에서는 수지층(13) 측에 분할 예정 라인(27)을 따르는 V홈(47)을 형성하는 것이 어렵다. 이와 같이, 패키지 기판(15)의 표면의 수지층(13)에 V홈(47)을 형성하기 위해, 패키지 기판(15)의 이면의 얼라인먼트 마크(28)를 사용하는 것이 불가능하다.
이 경우, 도 3a 및 도 3b에 나타낸 바와 같이, 패키지 기판(15)의 표면에 얼라인먼트 마크(29)를 설치하는 구성도 생각할 수 있다. 그러나, 수지 라미네이트와 메탈 도금 등의 기존의 방법으로는, 패키지 기판(15)의 이면의 얼라인먼트 마크(28)와 패키지 기판(15)의 표면의 얼라인먼트 마크(29)를 일치시키는 것이 어렵다. 예컨대, 패키지 기판(15)의 이면의 얼라인먼트 마크(28)의 위치와 패키지 기판(15)의 표면의 얼라인먼트 마크(29)의 위치가 수십 ㎛ 이상 틀어지는 경우도 있어, 분할 예정 라인을 따라서 패키지 기판(15)을 가공하는 것이 어렵게 되어 있다.
이 때문에, 도 3c 및 도 3d에 나타낸 바와 같이, 얼라인먼트 마크(28) 대신에, 패키지 기판(15)을 관통한 절삭흔(91)으로 얼라이먼트하는 방법을 생각할 수 있다. 이 경우, 패키지 기판(15)의 이면을 상측으로 향하게 한 상태로, 분할 예정 라인(27)의 연장선상에서 패키지 기판(15)의 외주 가장자리 부근에 절삭 블레이드(92)가 위치 부여된다. 그리고, 절삭 블레이드(92)를 상하 이동시키는, 소위 초퍼커트가 실시됨으로써, 분할 예정 라인(27)에 대응한 개소에 절삭흔(91)이 형성된다. 절삭흔(91)이 패키지 기판(15)을 관통하고 있기 때문에, 패키지 기판(15)의 표면측에서 절삭흔(91)을 기준으로 얼라이먼트를 실시할 수 있다.
그러나, 초퍼커트에 의해 형성한 절삭흔(91)을 이용한 가공 방법으로는, 절삭흔(91)을 기준으로 패키지 기판(15)의 표면측에서 V홈을 형성할 수 있지만, V홈 형성후에 패키지 기판(15)을 양호하게 분할하는 것이 어렵다. 초퍼커트의 경우, 패키지 기판(15)의 외주 가장자리로부터 수지층(13), 즉 디바이스 영역까지 절삭흔(91)이 연장되어 있기 때문에, 패키지 기판(15)의 디바이스 영역의 강도가 저하되어 있다. 패키지 기판(15)을 개편화할 때에는, 개편화 블레이드(95)에 의해 절삭흔(91)으로부터 패키지 기판(15)을 절입하게 되지만, 관통한 절삭흔(91)을 개편화 블레이드(95)가 통과함으로써 덜컥거림 등이 생겨 칩 비산, 크랙, 칩핑 등의 품질에 영향을 미친다. 따라서, 본 실시형태에서는, 패키지 기판(15)의 이면의 얼라인먼트 마크(28)를 기준으로, V홈 형성시의 얼라이먼트의 기준을 패키지 기판(15)에 관통 형성하고 있다.
이하, 도 4a~도 6c를 참조하여, 패키지 기판의 제1 가공 방법에 관해 설명한다. 도 4a~도 6c는, 패키지 기판의 제1 가공 방법의 설명도이다. 또, 도 4a는 마운트 단계, 도 4b는 기판 작성 단계, 도 4c는 관통 구멍 형성 단계의 각각 일례를 나타내는 도면이다. 도 5a는 패키지 기판 유지 단계, 도 5b 및 도 5c는 V홈 형성 단계의 각각 일례를 나타내는 도면이다. 도 6a는 개편화 단계, 도 6b 및 도 6c는 실드층 형성 단계의 각각 일례를 나타내는 도면이다.
도 4a에 나타낸 바와 같이, 우선 마운트 단계가 실시된다. 마운트 단계에서는, 교차하는 분할 예정 라인에 의해 배선 기판(11)의 표면이 격자형으로 구획되어 있고, 구획된 각 디바이스 영역에 복수의 디바이스칩(12)이 탑재된다. 배선 기판(11) 내에는 그라운드 라인(17) 등의 배선이 형성되고, 배선 기판(11)의 이면에는 범프(14)가 배치되어 있다. 디바이스칩(12)의 상면의 전극에 와이어(19)의 일단이 접속되고, 배선 기판(11)의 표면의 전극(18)에 와이어(19)의 타단이 접속된다. 또, 와이어본딩에 한정되지 않고, 디바이스칩(12)의 이면의 전극을 배선 기판(11)의 표면의 전극에 직접 접속하는 플립칩본딩이 실시되어도 좋다.
도 4b에 나타낸 바와 같이, 마운트 단계가 실시된 후에 기판 작성 단계가 실시된다. 기판 작성 단계에서는, 복수의 디바이스칩(12)이 마운트된 배선 기판(11)의 표면측에 밀봉제(31)가 공급되고, 각 디바이스칩(12)이 밀봉제(31)로 일괄 밀봉되어 패키지 기판(15)(도 4c 참조)이 작성된다. 이 경우, 디바이스칩(12)이 실장된 배선 기판(11)의 이면이 유지 지그(도시하지 않음)에 유지되어 있고, 배선 기판(11)의 상면(표면)을 덮도록 프레임형(32)이 배치되어 있다. 프레임형(32)의 상벽에는 주입구(33)가 개구되어 있고, 주입구(33)의 상측에는 밀봉제(31)를 공급하기 위한 공급 노즐(34)이 위치 부여되어 있다.
그리고, 공급 노즐(34)로부터 주입구(33)를 통하여, 배선 기판(11)의 상면에 밀봉제(31)가 공급되어 디바이스칩(12)이 밀봉된다. 이 상태에서, 밀봉제(31)가 가열 또는 건조됨으로써 경화되어, 배선 기판(11)의 상면에 수지층(13)(도 4c 참조)이 형성된 패키지 기판(15)이 작성된다. 또, 밀봉제(31)에는, 경화성을 갖는 것이 이용되고, 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지 또는 폴리이미드 수지 등에서 선택할 수 있다. 또한, 밀봉제(31)는 액상에 한정되지 않고, 시트형, 파우더형의 수지를 사용할 수도 있다. 이와 같이 하여, 배선 기판(11) 상의 복수의 디바이스칩(12)이 일괄적으로 밀봉된다. 또, 패키지 기판(15)이 미리 준비되어 있는 경우에는, 마운트 단계, 기판 작성 단계를 생략해도 좋다.
도 4c에 나타낸 바와 같이, 기판 작성 단계가 실시된 후에 관통 구멍 형성 단계가 실시된다. 관통 구멍 형성 단계에서는, 패키지 기판(15)의 표면이 유지 지그(도시하지 않음)에 유지되어 있고, 패키지 기판(15)의 이면의 얼라인먼트 마크(28)가 상측으로 향해진다. 얼라인먼트 마크(28)는, 패키지 기판(15)의 디바이스 영역 외에서, 분할 예정 라인의 연장상에 설치되어 있다. 패키지 기판(15)이 디바이스칩(12)의 일괄 밀봉에 의해 수축되더라도, 패키지 기판(15)의 수축에 따라서 얼라인먼트 마크(28)도 변위하기 때문에, 얼라인먼트 마크(28)와 분할 예정 라인의 위치 관계가 크게 변하지 않는다.
패키지 기판(15)의 상측에는 드릴(36)이 위치 부여되어 있고, 촬상 수단(도시하지 않음)에 의해 얼라인먼트 마크(28)를 촬상함으로써, 얼라인먼트 마크(28)의 중앙에 드릴(36)이 위치 맞춤된다. 드릴(36)의 드릴 직경은 얼라인먼트 마크(28)보다 작게 형성되어 있다. 그리고, 드릴(36)이 패키지 기판(15)을 향해 하강함으로써 패키지 기판(15)이 관통되어, 얼라인먼트 마크(28)의 중앙에 관통 구멍(37)이 형성된다. 이 관통 구멍(37)에 의해, 패키지 기판(15)의 표면측으로부터도 분할 예정 라인을 검출할 수 있는 얼라이먼트용 마크가 형성된다.
관통 구멍(37)은, 소형의 드릴(36)에 의해 얼라인먼트 마크(28)보다 작은 원형으로 형성되어 있기 때문에, 고배율로 촬상함으로써 얼라이먼트 정밀도를 높일 수 있다. 이와 같이, 패키지 기판(15)의 디바이스 영역 외의 영역에서 패키지 기판(15)이 관통되어, 분할 예정 라인에 대하여 소정의 위치 관계를 갖는 관통 구멍(37)이 형성된다. 또, 분할 예정 라인에 대한 소정의 위치 관계는, 얼라인먼트 마크(28) 상에 관통 구멍(37)을 형성하는 구성에 한정되지 않는다. 분할 예정 라인의 위치를 특정할 수 있는 위치라면, 얼라인먼트 마크(28)로부터 떨어진 위치에 관통 구멍(37)이 형성되어도 좋다.
또한, 패키지 기판(15)의 모든 얼라인먼트 마크(28)에 관통 구멍(37)을 형성할 필요는 없다. 관통 구멍(37)은, 적어도 분할 예정 라인(27)의 위치 검출 및 θ 보정에 필요한 개소에만 형성되어 있으면 된다.
도 5a에 나타낸 바와 같이, 관통 구멍 형성 단계가 실시된 후에, 패키지 기판 유지 단계가 실시된다. 패키지 기판 유지 단계에서는, 고리형 프레임(41)의 중앙을 막도록 유지 테이프(42)가 접착되고, 이 유지 테이프(42)에 패키지 기판(15)의 수지층(13)과는 반대의 면이 접착된다. 이것에 의해, 유지 테이프(42)의 외주부가 고리형 프레임(41)에 의해 지지되고, 유지 테이프(42)를 통해 패키지 기판(15)이 고리형 프레임(41)의 내측에 위치 부여된다. 또, 패키지 기판 유지 단계는, 마운터 등의 전용 장치에 의해 기계적으로 실시되어도 좋고, 오퍼레이터의 수작업에 의해 실시되어도 좋다.
또, 유지 테이프(42)는, 전체적으로, 이후 단계인 실드층 형성 단계(도 6b 참조)의 플라즈마 처리에 대한 내성을 갖는 재료로 형성되는 것이 바람직하다. 플라즈마 처리에 대한 내성이란, 내플라즈마성, 내열성, 내진공성을 포함하는 플라즈마 내성을 나타내고 있다. 유지 테이프(42)의 테이프 기재는, 150도∼170도의 내열 온도의 재료로 형성되는 것이 바람직하고, 예컨대 폴리에틸렌나프탈레이트 수지, 폴리이미드 수지에서 선택할 수 있다. 또한, 고리형 프레임(41)은, 상면시 링형으로 형성되어 있어도 좋고, 상면시 직사각형 프레임으로 형성되어 있어도 좋다.
도 5b에 나타낸 바와 같이, 패키지 기판 유지 단계가 실시된 후에 V홈 형성 단계가 실시된다. V홈 형성 단계에서는, 패키지 기판(15)이 유지 테이프(42)를 통해 척테이블(도시하지 않음)에 유지되고, 패키지 기판(15)의 상측에 촬상 수단(45)이 위치 부여된다. 촬상 수단(45)에 의해 패키지 기판(15)의 표면측으로부터 관통 구멍(37)이 촬상되고, 관통 구멍(37)을 기준으로 얼라이먼트가 실시되어 분할 예정 라인이 검출된다. 이 때, 관통 구멍(37)이 작게 형성되어 있기 때문에, 촬상 수단(45)에 의해 고배율로 촬상함으로써 얼라이먼트 정밀도를 높일 수 있다.
도 5c에 나타낸 바와 같이, 얼라이먼트에 의해 분할 예정 라인이 검출되면, V홈 형성용의 절삭 블레이드(이하, V 블레이드(46)(V홈 형성 수단)로 칭함)가 분할 예정 라인에 위치 맞춤된다. V 블레이드(46)는, 다이아몬드 지립 등이 결합제로 굳혀져, 선단(선단의 단면)이 V 형상의 원판형으로 성형되어 있다. 패키지 기판(15)의 외측에서 V 블레이드(46)가 패키지 기판(15)의 두께 방향 도중의 깊이까지 하강하여, V 블레이드(46)에 대하여 패키지 기판(15)이 수평 방향으로 절삭 이송된다. 이것에 의해, V 블레이드(46)에 의해 수지층(밀봉제)(13) 측으로부터 패키지 기판(15)이 절입되어 하프커트되고, 분할 예정 라인에 대응하는 영역을 따라서 수지층(13)의 상면으로부터 홈바닥을 향해 경사진 측벽을 구비하도록 V홈(47)이 형성된다.
또, 본 실시형태에서는, V 블레이드(46)의 선단이 뾰족한 V자형으로 형성되었지만, 이 구성에 한정되지 않는다. V 블레이드(46)의 선단은, 패키지 기판(15)에 대하여 V홈(47)을 형성할 수 있는 형상이면 된다. 예컨대, 도 17에 나타낸 바와 같이, V 블레이드(49)의 선단이 평탄한 V자형으로 형성되어 있어도 좋다. 따라서, 절삭 블레이드의 선단이 V자형이란, 절삭 블레이드의 선단까지 뾰족한 완전한 V자형에 한정되지 않고, 절삭 블레이드의 선단이 평탄한 대략 V자형을 포함하는 형상이다. 또한, V 블레이드의 선단의 V자면은 직선적으로 경사져 있을 필요는 없고, 약간 라운딩되어 있어도 좋다.
도 6a에 나타낸 바와 같이, V홈 형성 단계가 실시된 후에 개편화 단계가 실시된다. 개편화 단계에서는, 패키지 기판(15)이 유지 테이프(42)를 통해 척테이블(도시하지 않음)에 유지되고, V홈 형성 단계와 마찬가지로 촬상 수단(도시하지 않음)에 의해 관통 구멍(37)을 기준으로 얼라이먼트가 실시된다. 얼라이먼트에 의해 분할 예정 라인이 검출되면, 개편화용의 절삭 블레이드(이하, 스트레이트 블레이드(51)로 칭함)가 패키지 기판(15)의 V홈(47)에 위치 맞춤된다. 스트레이트 블레이드(51)는, 다이아몬드 지립 등이 결합제로 굳혀져, 선단(선단의 단면)이 직사각형의 원판형으로 성형되어 있다.
그리고, 패키지 기판(15)의 외측에서 스트레이트 블레이드(51)가 유지 테이프(42)의 두께 방향 도중의 깊이까지 하강하여, 스트레이트 블레이드(51)에 대하여 패키지 기판(15)이 수평 방향으로 절삭 이송된다. 이것에 의해, 스트레이트 블레이드(51)에 의해 수지층(13) 측으로부터 유지 테이프(42)의 도중까지 절입되어 패키지 기판(15)이 풀커트되고, V홈(47)의 홈바닥으로부터 유지 테이프(42)를 향해 직사각형홈(52)이 형성된다. 이와 같이, V홈(47)을 따라서 패키지 기판(15)이 분할되고, 분할 예정 라인을 따라서 패키지 기판(15)이 개개의 반도체 패키지(10)로 개편화된다.
또, 모든 분할 예정 라인에 대하여 V홈 형성 단계가 완료하고 나서, 개편화 단계가 실시되는 구성에 한정되지 않는다. V 블레이드(46) 및 스트레이트 블레이드(51)를 구비한 트윈 다이서에 의해, 분할 예정 라인마다 V홈 형성 단계와 개편화 단계가 연속적으로 실시되어도 좋다.
도 6b에 나타낸 바와 같이, 개편화 단계가 실시된 후에 실드층 형성 단계가 실시된다. 실드층 형성 단계에서는, 복수의 반도체 패키지(10)의 패키지 외면에 도전성 재료로 실드층(16)이 형성된다. 이 경우, 각 반도체 패키지(10)가 유지 테이프(42)를 통해 플라즈마 장치(도시하지 않음) 내에 반입되고, 소정의 형성 조건으로 각 반도체 패키지(10)에 대하여 상측으로부터 스퍼터 등의 플라즈마 처리에 의해 도전성 재료로 이루어진 실드층(16)이 성막된다. 이것에 의해, 각 반도체 패키지(10)의 패키지 상면(22) 및 패키지 측면(23)(도 6c 참조)에 원하는 두께로 실드층(16)이 형성된다.
이 때, 도 6c에 나타낸 바와 같이, 패키지 측면(23)의 경사면(25)이 패키지 상면(22)으로부터 하측을 향해 외측에 넓어져 있고, 경사면(25)이 실드층(16)의 형성 방향(수직 방향)에 대하여 비스듬히 교차하고 있다. 따라서, 반도체 패키지(10)에 실드층(16)을 형성할 때에, 패키지 상면(22)뿐만 아니라 패키지 측면(23)의 경사면(25)에도, 충분한 실드 효과가 발휘되는 두께로 실드층(16)이 형성된다. 또한, 유지 테이프(42)가 플라즈마 처리에 대하여 내성을 갖고 있기 때문에, 플라즈마 처리에 의해 유지 테이프(42)가 열화하지 않는다.
또한, 패키지 측면(23)의 수직면(26)이나 패키지 사이의 홈바닥(53)에도 실드층(16)이 형성되기 때문에, 유지 테이프(42)로부터 반도체 패키지(10)를 픽업할 때에, 반도체 패키지(10)의 하부에 실드층(16)에 의한 버어가 생기는 경우가 있다. 이 경우, 실드층(16)의 성막 조건에 더하여, 패키지 사이의 애스펙트비(종횡비)를 조정함으로써, 반도체 패키지(10)의 버어의 발생을 억제하는 것이 가능하다. 패키지 사이의 애스펙트비는, 스트레이트 블레이드(51)(도 6a 참조)의 폭치수 및 절입량에 의해 조정된다.
패키지 사이의 애스펙트비는, 패키지 측면(23)의 경사면(25)의 하단으로부터 유지 테이프(42)에 절입한 홈바닥(53)까지의 깊이를 Y mm, 패키지 측면(23)의 수직면(26)의 대향 간격을 X mm로 했을 때에 Y/X로 표시된다. 패키지 측면(23)의 수직면(26)의 하측이나 패키지 사이의 홈바닥(53)은 애스펙트비의 영향을 받기 쉽고, 패키지 사이의 애스펙트비가 높아짐에 따라서 실드층(16)이 얇게 형성된다. 따라서, 애스펙트비를 높임으로써, 애스펙트비가 영향을 주기 어려운 경사면(25)에 실드층(16)이 적당한 두께로 형성되고, 애스펙트비가 영향을 주기 쉬운 수직면(26)의 하측이나 홈바닥(53)에 실드층(16)이 얇게 형성되어 버어의 발생이 억제된다.
또한, 배선 기판(11)의 그라운드 라인(17)은, 패키지 측면(23)의 경사면(25)의 하측에서 외부에 노출되어 있다. 경사면(25)의 하측에서 적당한 두께의 실드층(16)에 그라운드 라인(17)이 접속되기 때문에, 반도체 패키지(10)에서 생긴 전자 노이즈가 그라운드 라인(17)을 통해 반도체 패키지(10) 밖으로 밀려나온다. 또, 패키지 측면(23)의 수직면(26)의 하측에서는 실드층(16)이 얇아지지만, 배선 기판(11)의 다수의 배선(도시하지 않음)에 의해 전자 노이즈가 커트되어 있다. 따라서, 반도체 패키지(10) 주위의 전자 부품에 대한 전자 노이즈의 누설이 전체적으로 방지된다.
또, 배선 기판(11)의 그라운드 라인(17)은, 실드층(16)에 접속되어 있으면 되며, 패키지 측면(23)의 수직면(26)에서 실드층(16)에 접속되어도 좋다. 또한, 실드층(16)은, 구리, 티탄, 니켈, 금 등 중 하나 이상의 도전성 재료로 이루어진 두께 수 ㎛ 이상의 금속층이며, 스퍼터법, 이온 플레이팅법, 플라즈마 CVD(chemical Vapor Deposition)법 등의 플라즈마 처리에 의해 형성되어도 좋다. 이와 같이 하여, 패키지 상면(22) 및 패키지 측면(23)이 실드층(16)으로 커버된 반도체 패키지(10)가 제조된다.
다음으로, 도 7a~도 8c를 참조하여, 패키지 기판의 제2 가공 방법에 관해 설명한다. 제2 가공 방법은, 얼라인먼트 마크에 관통 구멍을 형성하는 대신에, 최외주의 분할 예정 라인을 따라서 관통 홈을 형성하는 점에서 제1 가공 방법과 상이하다. 따라서, 제1 가공 방법과 동일한 마운트 단계, 기판 작성 단계에 관해서는 설명을 생략한다. 도 7a~도 8c는, 패키지 기판의 제2 가공 방법의 설명도이다. 또, 도 7a, 도 7b 및 도 7c는 관통 홈 형성 단계, 도 7d는 패키지 기판 유지 단계의 각각 일례를 나타내는 도면이다. 도 8a는 V홈 형성 단계, 도 8b는 개편화 단계, 도 8c는 실드층 형성 단계의 각각 일례를 나타내는 도면이다.
도 7a, 도 7b 및 도 7c에 나타낸 바와 같이, 기판 작성 단계가 실시된 후에 관통 홈 형성 단계가 실시된다. 관통 홈 형성 단계에서는, 패키지 기판(15)의 표면이 유지 지그(도시하지 않음)에 유지되어 있고, 패키지 기판(15)의 이면의 얼라인먼트 마크(28)가 상측으로 향해진다. 패키지 기판(15)의 이면에는 제1 방향 및 제1 방향에 직교하는 제2 방향으로 연장된 격자형으로 분할 예정 라인(27)이 형성되어 있고, 패키지 기판(15)의 디바이스 영역 외에서 복수의 분할 예정 라인(27)의 연장상에 얼라인먼트 마크(28)가 설치되어 있다. 또, 상기와 같이, 패키지 기판(15)이 디바이스칩(12)의 일괄 밀봉에 의해 수축되더라도, 얼라인먼트 마크(28)와 분할 예정 라인(27)의 위치 관계가 크게 변하지 않는다.
패키지 기판(15)의 상측에는 절삭 블레이드(59)가 위치 부여되어 있고, 촬상 수단(도시하지 않음)에 의해 최외주의 얼라인먼트 마크(28)를 촬상함으로써, 복수의 분할 예정 라인(27) 중의 각각의 최외주의 분할 예정 라인(27)에 절삭 블레이드(59)가 위치 맞춤된다. 그리고, 패키지 기판(15)의 외측에서 절삭 블레이드(59)가 패키지 기판(15)을 관통할 수 있는 깊이까지 하강하여, 절삭 블레이드(59)에 대하여 패키지 기판(15)이 수평 방향으로 절삭 이송된다. 이것에 의해, 절삭 블레이드(59)에 의해 배선 기판(11) 측으로부터 절입되고, 최외주의 분할 예정 라인을 따라서 수지층(13)(밀봉제)까지 관통시켜 분할된다. 최외주의 분할 예정 라인(27)의 분할에 의해, 패키지 기판(15)의 표면측으로부터도 분할 예정 라인(27)을 검출할 수 있는 얼라이먼트용의 관통 홈(40)이 형성된다.
또, 여기서는, 분할 예정 라인(27)의 최외주의 직교하는 2개의 분할 예정 라인(27)을 따라서 관통 홈(40)이 형성되는 구성으로 했지만, 이 구성에 한정되지 않는다. 관통 홈(40)은, 최외주의 분할 예정 라인(27)의 4개 전부를 따라서 형성되어도 좋다. 또한, 여기서는, 분할 예정 라인(27)의 최외주의 분할 예정 라인(27)을 따라서 관통 홈(40)이 형성되는 구성으로 했지만, 이 구성에 한정되지 않는다. 관통 홈(40)은, 분할 예정 라인(27)에 평행하게 형성되어 있으면 되며, 패키지 기판(15)의 수지층(13)으로부터 노출된 외주 영역에 형성되어도 좋다.
도 7d에 나타낸 바와 같이, 관통 홈 형성 단계가 실시된 후에, 패키지 기판 유지 단계가 실시된다. 패키지 기판 유지 단계에서는, 제1 가공 방법과 마찬가지로, 고리형 프레임(41)의 중앙을 막도록 유지 테이프(42)가 접착되고, 이 유지 테이프(42)에 패키지 기판(15)의 수지층(13)과 반대의 면이 접착된다. 이것에 의해, 유지 테이프(42)의 외주부가 고리형 프레임(41)에 의해 지지되고, 유지 테이프(42)를 통해 패키지 기판(15)이 고리형 프레임(41)의 내측에 위치 부여된다. 또, 패키지 기판 유지 단계는, 기계적으로 실시되어도 좋고, 수작업에 의해 실시되어도 좋다. 또한, 유지 테이프(42)는, 플라즈마 처리에 대한 내성을 갖는 재료로 형성되는 것이 바람직하다.
도 8a에 나타낸 바와 같이, 패키지 기판 유지 단계가 실시된 후에 V홈 형성 단계가 실시된다. V홈 형성 단계에서는, 패키지 기판(15)이 유지 테이프(42)를 통해 척테이블(도시하지 않음)에 유지되고, 촬상 수단에 의해 관통 홈(40)의 엣지(43)를 기준으로 얼라이먼트가 실시된다. 얼라이먼트에 의해 분할 예정 라인이 검출되면, 제1 가공 방법과 동일하게 하여, V 블레이드(46)에 의해 분할 예정 라인을 따라서 패키지 기판(15)이 절입된다. 이것에 의해, 분할 예정 라인에 대응하는 영역을 따라서 수지층(13)의 상면으로부터 홈바닥을 향해 경사진 측벽을 구비하도록 V홈(47)이 형성된다.
도 8b에 나타낸 바와 같이, V홈 형성 단계가 실시된 후에 개편화 단계가 실시된다. 개편화 단계에서는, 패키지 기판(15)이 유지 테이프(42)를 통해 척테이블(도시하지 않음)에 유지되고, 촬상 수단(도시하지 않음)에 의해 엣지(43)를 기준으로 얼라이먼트가 실시된다. 얼라이먼트에 의해 분할 예정 라인이 검출되면, 제1 가공 방법과 동일하게 하여, 스트레이트 블레이드(51)에 의해 V홈(47)을 따라서 패키지 기판(15)이 분할된다. 이것에 의해, 분할 예정 라인을 따라서 패키지 기판(15)이 개개의 반도체 패키지(10)로 개편화된다.
도 8c에 나타낸 바와 같이, 개편화 단계가 실시된 후에 실드층 형성 단계가 실시된다. 실드층 형성 단계에서는, 복수의 반도체 패키지(10)의 패키지 외면에 도전성 재료로 실드층(16)이 형성된다. 이 경우, 제1 가공 방법과 동일하게 하여 각 반도체 패키지(10)가 유지 테이프(42)를 통해 플라즈마 장치(도시하지 않음) 내에 반입되고, 소정의 형성 조건으로 각 반도체 패키지(10)에 대하여 상측으로부터 스퍼터 등의 플라즈마 처리에 의해 도전성 재료로 이루어진 실드층(16)이 성막된다. 이것에 의해, 각 반도체 패키지(10)의 패키지 상면 및 패키지 측면에 원하는 두께로 실드층(16)이 형성된다.
다음으로, 도 9a~도 10b를 참조하여, 패키지 기판의 제3 가공 방법에 관해 설명한다. 제3 가공 방법은, 얼라인먼트 마크에 관통 구멍을 형성하는 대신에, 분할 예정 라인을 따라서 적어도 배선 기판을 관통한 분할홈을 형성하는 점에서 제1 가공 방법과 상이하다. 따라서, 제1 가공 방법과 동일한 마운트 단계, 기판 작성 단계에 관해서는 설명을 생략한다. 도 9a~도 10b는, 패키지 기판의 제3 가공 방법의 설명도이다. 또, 도 9a, 도 9b 및 도 9c는 배선 기재 가공 단계, 도 9d는 패키지 기판 유지 단계의 각각 일례를 나타내는 도면이다. 도 10a는 개편화 단계, 도 10b는 실드층 형성 단계의 각각 일례를 나타내는 도면이다.
도 9a, 도 9b 및 도 9c에 나타낸 바와 같이, 기판 작성 단계가 실시된 후에 배선 기재 가공 단계가 실시된다. 배선 기재 가공 단계에서는, 패키지 기판(15)의 수지층(13) 측이 유지 지그(도시하지 않음)에 유지되어 있고, 패키지 기판(15)의 이면의 얼라인먼트 마크(28)가 상측으로 향해진다. 패키지 기판(15)의 이면에는 제1 방향 및 제1 방향에 직교하는 제2 방향으로 연장된 격자형으로 분할 예정 라인이 형성되고, 패키지 기판(15)의 디바이스 영역 외에서 복수의 분할 예정 라인의 연장상에 얼라인먼트 마크(28)가 설치되어 있다. 또, 상기와 같이, 패키지 기판(15)이 디바이스칩(12)의 일괄 밀봉에 의해 수축되더라도, 얼라인먼트 마크(28)와 분할 예정 라인(27)의 위치 관계가 크게 변하지 않는다.
패키지 기판(15)의 상측에는 절삭 블레이드(51)가 위치 부여되어 있고, 촬상 수단(도시하지 않음)에 의해 최외주의 얼라인먼트 마크(28)를 촬상함으로써, 분할 예정 라인에 절삭 블레이드(51)가 위치 맞춤된다. 그리고, 패키지 기판(15)의 외측에서 절삭 블레이드(51)가 적어도 배선 기판(11)을 관통할 수 있는 깊이까지 하강하여, 절삭 블레이드(51)에 대하여 패키지 기판(15)이 수평 방향으로 절삭 이송된다. 이것에 의해, 절삭 블레이드(51)에 의해 배선 기판(11) 측으로부터 절입되고, 각 분할 예정 라인을 따라서 배선 기판(11)을 관통하는 분할홈(48)이 형성된다. 배선 기판(11)의 분할에 의해, 패키지 기판(15)의 외주에서 표면측으로부터도 분할 예정 라인을 검출할 수 있는 얼라이먼트용의 분할홈(48)이 형성된다.
도 9d에 나타낸 바와 같이, 배선 기재 가공 단계가 실시된 후에, 패키지 기판 유지 단계가 실시된다. 패키지 기판 유지 단계에서는, 제1 가공 방법과 동일하게, 고리형 프레임(41)의 중앙을 막도록 유지 테이프(42)가 접착되고, 이 유지 테이프(42)에 패키지 기판(15)의 수지층(13)과 반대의 면이 접착된다. 이것에 의해, 유지 테이프(42)의 외주부가 고리형 프레임(41)에 의해 지지되고, 유지 테이프(42)를 통해 패키지 기판(15)이 고리형 프레임(41)의 내측에 위치 부여된다. 또, 패키지 기판 유지 단계는, 기계적으로 실시되어도 좋고, 수작업에 의해 실시되어도 좋다. 또한, 유지 테이프(42)는, 플라즈마 처리에 대한 내성을 갖는 재료로 형성되는 것이 바람직하다.
도 10a에 나타낸 바와 같이, 패키지 기판 유지 단계가 실시된 후에 개편화 단계가 실시된다. 개편화 단계에서는, 패키지 기판(15)이 유지 테이프(42)를 통해 척테이블(도시하지 않음)에 유지되고, 촬상 수단에 의해 분할홈(48)을 기준으로 얼라이먼트가 실시된다. 얼라이먼트에 의해 분할 예정 라인이 검출되면, 패키지 기판(15)의 외측에서 V 블레이드(46)가 수지층(13)을 관통하는 깊이까지 하강하여, V 블레이드(46)에 대하여 패키지 기판(15)이 수평 방향으로 절삭 이송된다. 이것에 의해, 분할 예정 라인에 대응하는 영역을 따라서 수지층(13)의 상면으로부터 홈바닥을 향해 경사진 측벽을 구비하도록, 분할홈(48)에 연통한 V홈(47)이 형성됨과 더불어 개개의 반도체 패키지(10)로 개편화된다.
도 10b에 나타낸 바와 같이, 개편화 단계가 실시된 후에 실드층 형성 단계가 실시된다. 실드층 형성 단계에서는, 복수의 반도체 패키지(10)의 패키지 외면에 도전성 재료로 실드층(16)이 형성된다. 이 경우, 제1 가공 방법과 동일하게 하여 각 반도체 패키지(10)가 유지 테이프(42)를 통해 플라즈마 장치(도시하지 않음) 내에 반입되고, 소정의 형성 조건으로 각 반도체 패키지(10)에 대하여 상측으로부터 스퍼터 등의 플라즈마 처리에 의해 도전성 재료로 이루어진 실드층(16)이 성막된다. 이것에 의해, 각 반도체 패키지(10)의 패키지 상면 및 패키지 측면에 원하는 두께로 실드층(16)이 형성된다.
계속해서, 반도체 패키지의 측면의 경사 각도와 실드층의 관계에 관해 설명한다. 도 11은, 시험체에 형성한 실드층의 두께를 나타내는 도면이다. 도 12는, 시험체의 측면의 경사각과 실드층의 두께의 관계를 나타내는 도면이다.
도 11에 나타낸 바와 같이, 측면(62)의 경사 각도 θ를 바꾼 복수의 시험체(60)를 준비하고, 180℃, 8×10-4 Pa의 조건하에 이온 플레이팅법에 의해 실드층을 형성했다. 측면(62)의 경사 각도 θ는, 90°, 82°, 68°, 60°, 45°의 어느 것으로 했다. 또한, 상면(61)에 형성된 상부 실드층(63)의 두께 t1 및 측면(62)에 형성된 측부 실드층(64)의 두께 t2를, 주사형 전자 현미경의 관찰 화상에 기초하여 측정했다. 상부 실드층(63) 및 측부 실드층(64)의 두께 t1, t2는, 다음 식(1)에 나타내는 스텝 커버리지(step coverage)의 값으로서 산출하고, 이 값과 경사 각도 θ의 관계를 도 12에 정리했다.
(1) step coverage=(t2/t1)×100
그 결과, 경사 각도 θ가 90°로부터 작아짐에 따라서 스텝 커버리지의 값이 서서히 커져, 경사 각도 θ가 45°가 되면 스텝 커버리지의 값이 100%가 되었다. 구체적으로는, 경사 각도 θ가 45°가 되도록 설정한 경우, 상부 실드층(63)의 두께 t1과 측부 실드층(64)의 두께 t2가 일치하여, 시험체(60)의 상면(61) 및 측면(62)에 균일한 두께의 실드층이 확인되었다. 또한, 발명자의 실험에 의하면, 스텝 커버리지의 값이 50%를 하회하면, 측부 실드층(64)의 성막에 시간을 요하고, 프로세스 비용이 증대되기 때문에, 스텝 커버리지의 값이 50% 이상이 되는 범위가 바람직하다. 따라서, 반도체 패키지의 측면의 경사 각도 θ는 45° 이상, 82° 이하인 것이 바람직하다.
이상과 같이, 본 실시형태의 패키지 기판(15)의 가공 방법에 의하면, 패키지 기판(15)의 디바이스 영역 외에 분할 예정 라인에 대하여 소정의 위치 관계의 관통 구멍(37), 관통 홈(40) 또는 분할홈(48)이 형성되어 있기 때문에, 패키지 기판(15)에 대한 V홈 형성시에는 관통 구멍(37), 관통 홈(40)의 엣지(43), 분할홈(48)을 기준으로 하여 얼라이먼트를 행할 수 있다. 이 때문에, 패키지 기판(15)의 수지층(13) 측에 얼라인먼트 마크가 없어도, 패키지 기판(15)의 밀봉제 측에 분할 예정 라인을 따르는 V홈(47)을 정밀하게 형성할 수 있다. 또한, 패키지 기판(15)을 분할한 개개의 패키지 측면(23)이 경사져 있기 때문에, 패키지에 대하여 충분한 실드 효과를 발휘할 수 있는 두께로 실드층(16)을 형성할 수 있다.
또, 본 실시형태에서는, 배선 기판에 하나의 디바이스칩을 실장한 반도체 패키지를 예시했지만, 이 구성에 한정되지 않는다. 배선 기판에 복수의 디바이스칩을 실장한 반도체 패키지를 제조해도 좋다. 예컨대, 도 13a에 나타낸 바와 같이, 배선 기판(71)에 복수(예컨대 3개)의 디바이스칩(72a-72c)을 실장하고, 디바이스칩(72a-72c)을 통합하여 실드한 반도체 패키지(70)를 제조하도록 해도 좋다. 이 경우, 패키지 단위로 패키지 기판에 V홈이 형성되고, 패키지 단위로 패키지 기판이 분할된다. 또, 디바이스칩(72a-72c)은 동일한 기능을 가져도 좋고, 상이한 기능을 가져도 좋다.
또한, 도 13b에 나타낸 바와 같이, 배선 기판(76)에 복수(예컨대 2개)의 디바이스칩(77a, 77b)을 실장하고, 디바이스칩(77a, 77b)을 개별로 실드한 반도체 패키지(75)를 제조하도록 해도 좋다. 이 경우, 칩 단위로 패키지 기판에 V홈이 형성되고, 패키지 단위로 패키지 기판이 분할된다. 또, 디바이스칩(77a, 77b)은 동일한 기능을 가져도 좋고, 상이한 기능을 가져도 좋다.
또한, 본 실시형태에서는, 관통 구멍 형성 단계에서 관통 구멍 형성 수단으로서 드릴이 사용되는 구성으로 했지만, 이 구성에 한정되지 않는다. 예컨대, 도 14에 나타낸 바와 같이, 관통 구멍 형성 수단으로서 레이저 어블레이션용의 가공 헤드(81)를 이용하여 패키지 기판(15)에 관통 구멍(37)을 형성하도록 해도 좋다.
또한, 본 실시형태에서는, 제1, 제2 가공 방법의 V홈 형성 단계 및 제3 가공 방법의 개편화 단계에서 V홈 형성 수단으로서 V 블레이드가 사용되는 구성으로 했지만, 이 구성에 한정되지 않는다. 예컨대, 도 15a에 나타낸 바와 같이, V홈 형성 수단으로서 통상의 스트레이트 블레이드(83)를 이용하여 패키지 기판(15)에 V홈을 형성하도록 해도 좋다. 이 경우, 패키지 기판(15)의 분할 예정 라인상의 수직면(P)에 대하여 스트레이트 블레이드(83)를 소정 각도만큼 한쪽으로 기울여 절삭한 후에, 수직면(P)에 대하여 스트레이트 블레이드(83)를 소정 각도만큼 다른쪽으로 기울여 절삭한다. 이것에 의해, 스트레이트 블레이드(83)에 의해 패키지 기판(15)의 상면이 V형으로 절취되어, 분할 예정 라인을 따라서 V홈이 형성된다.
또한, 도 15b에 나타낸 바와 같이, V홈 형성 수단으로서 레이저 어블레이션용의 가공 헤드(84)를 이용하여 패키지 기판(15)에 V홈을 형성하도록 해도 좋다. 이 경우, 패키지 기판(15)의 분할 예정 라인상의 수직면(P)에 대하여 가공 헤드(84)를 소정 각도만큼 한 방향으로 기울여 어블레이션 가공을 실시한 후에, 수직면(P)에 대하여 가공 헤드(84)를 소정 각도만큼 다른쪽으로 기울여 어블레이션 가공을 실시한다. 패키지 기판(15)에 대하여 흡수성을 갖는 레이저 광선에 의해, 패키지 기판(15)의 상면이 V자형으로 절취되어, 분할 예정 라인을 따라서 V홈이 형성된다.
또한, 도 15c에 나타낸 바와 같이, V홈 형성 수단으로서 프로파일러(85)를 이용하여 패키지 기판(15)에 V홈을 형성하도록 해도 좋다. 프로파일러(85)는 알루미늄 베이스(86)의 대략 V자형의 가공면에 다이아몬드 지립으로 이루어진 지립층(87)을 전착하여 구성되어 있다. 프로파일러(85)는, V 블레이드와 비교하여 소모하기 어려워, V자형상을 길게 계속 유지할 수 있다.
또한, 본 실시형태에서는, 제1, 제2 가공 방법의 개편화 단계에서 분할 수단으로서 스트레이트 블레이드가 사용되는 구성으로 했지만, 이 구성에 한정되지 않는다. 예컨대, 도 16a에 나타낸 바와 같이, 분할 수단으로서 레이저 어블레이션용의 가공 헤드(88)를 이용하여 패키지 기판(15)을 분할하도록 해도 좋다. 또한, 도 16b에 나타낸 바와 같이, 분할 수단으로서 총형 지석(89)을 이용하여, 패키지 기판(15)에 V홈을 형성하는 동시에 패키지 기판(15)을 분할하도록 해도 좋다. 또한, 총형 지석(89) 대신에 멀티 블레이드가 사용되어도 좋다. 즉, V홈 형성 단계와 개편화 단계가 동시에 실시되어도 좋다.
또한, 본 실시형태에서는, 관통 홈 형성 단계에서 홈형성 수단으로서 절삭 블레이드가 사용되는 구성으로 했지만, 이 구성에 한정되지 않는다. 예컨대, 홈형성 수단으로서 레이저 어블레이션용의 가공 헤드(88)를 이용하여 패키지 기판(15)에 관통 홈을 형성해도 좋다.
또한, 본 실시형태에서는, 디바이스칩이 와이어를 통해 배선 기판의 전극에 와이어본딩된 반도체 패키지를 제조하는 구성에 관해 설명했지만, 이 구성에 한정되지 않는다. 반도체 패키지는, 디바이스칩이 배선 기판의 전극에 직접 접속되어 플립칩본딩되어 있어도 좋다.
또한, 본 실시형태에서는, 전극으로서 범프가 설치된 패키지 기판을 가공하는 구성으로 했지만, 이 구성에 한정되지 않는다. 패키지 기판의 전극은 특별히 한정되지 않고, 예컨대, 전극으로서 랜드가 설치된 패키지 기판이 가공되어도 좋다.
또한, 본 실시형태에서는, 패키지 기판 유지 단계에서 유지 테이프에 패키지 기판의 수지층과 반대의 면이 접착되는 구성으로 했지만, 이 구성에 한정되지 않는다. 예컨대, 패키지 기판의 수지층과 반대의 면에 유지 테이프가 접착되는 대신에, 패키지 기판의 수지층과 반대의 면이 유지 지그로 흡인 유지되고, 유지 지그에 유지된 상태로 이후 단계가 실시되어도 좋다. 유지 지그는, 기판을 유지할 수 있으면 되며, 예컨대 척테이블이나 서브 스트레이트로 구성되어도 좋다.
또한, 본 실시형태에서는, 패키지 기판에 접착된 유지 테이프를 바꾸지 않고 각 단계를 실시하는 구성으로 했지만, 이 구성에 한정되지 않는다. V홈 형성 단계 및 개편화 단계에서는 절삭용의 유지 테이프를 사용하고, 실드층 형성 단계에서는 플라즈마 처리용의 유지 테이프를 사용해도 좋다.
또한, 상기 실시형태에서는, 디바이스칩으로서 반도체칩을 예시했지만, 이 구성에 한정되지 않는다. 디바이스칩은 배선 기판 상에 실장되는 칩 부품이면 된다.
또한, 본 실시형태에서는, 패키지 기판에 대한 V홈의 형성과 패키지 기판의 분할이 동일한 장치로 실시되어도 좋고, 별개의 장치로 실시되어도 좋다.
또한, 본 실시형태에서는, 패키지 기판에 V홈을 형성하여 분할하고, 분할후의 반도체 패키지에 실드층을 형성하는 구성으로 했지만, 이 구성에 한정되지 않는다. 상기 패키지 기판의 가공 방법은, 패키지 기판이라면, V홈의 유무, 실드층의 형성 유무에 상관없이 적용 가능하다. 따라서, V홈의 형성, 실드층의 형성이 실시되지 않아도 좋으며, 예컨대, 패키지 기판을 밀봉제 측으로부터 스텝커트로 개편화하는 경우 등에 적용하는 것이 가능하다.
또한, 반도체 패키지는, 휴대전화 등의 휴대 통신 기기에 이용되는 구성에 한정되지 않고, 카메라 등의 다른 전자 기기에 이용되어도 좋다.
또한, 패키지 기판은, 실드층을 형성할 수 있는 워크라면 특별히 한정되지 않는다. 예컨대, CSP(Chip Size Package), WLCSP(Wafer Level Chip Size Package), SIP(System In Package), FOWLP(Fan Out Wafer Level Package)용의 각종 기판이 이용되어도 좋다. FOWLP 기판의 경우에는, 재배선층 상에 두께가 상이한 복수칩을 실장하는 구성으로 해도 좋다. 따라서, 배선 기재는, PCB 기판 등의 배선 기판에 한정되지 않고, FOWLP 기판의 재배선층을 포함하는 개념이다.
또한, 본 실시형태 및 변형예를 설명했지만, 본 발명의 다른 실시형태로서, 상기 각 실시형태 및 변형예를 전체적 또는 부분적으로 조합한 것이어도 좋다.
또한, 본 발명의 실시형태는 상기 실시형태 및 변형예에 한정되는 것이 아니며, 본 발명의 기술적 사상의 취지를 일탈하지 않는 범위에서 다양하게 변경, 치환, 변형되어도 좋다. 나아가, 기술의 진보 또는 파생된 다른 기술에 의해, 본 발명의 기술적사상을 다른 방법으로 실현할 수 있다면, 그 방법을 이용하여 실시되어도 좋다. 따라서, 특허청구범위는, 본 발명의 기술적 사상의 범위 내에 포함될 수 있는 모든 실시형태를 커버하고 있다.
또한, 본 실시형태에서는, 본 발명을 패키지 기판의 가공 방법에 적용한 구성에 관해 설명했지만, 다른 가공 대상의 가공 방법에 적용하는 것도 가능하다.
이상 설명한 바와 같이, 본 발명은, 패키지 기판을 분할할 때에 적확한 위치에서 얼라이먼트할 수 있다고 하는 효과를 가지며, 특히, 휴대 통신 기기에 이용되는 패키지 기판의 가공 방법에 유용하다.
10 : 반도체 패키지(패키지)
11 : 배선 기판
12 : 디바이스칩
13 : 수지층(밀봉제)
15 : 패키지 기판
16 : 실드층
22 : 패키지 상면
23 : 패키지 측면
37 : 관통 구멍
40 : 관통 홈
42 : 유지 테이프
46 : V 블레이드(V홈 형성 수단)
47 : V홈

Claims (5)

  1. 배선 기재와, 교차하는 복수의 분할 예정 라인으로 구획된 배선 기재 상의 각 디바이스 영역에 각각 탑재된 복수의 디바이스칩과, 상기 디바이스칩을 밀봉하는 밀봉제로 이루어진 패키지 기판의 가공 방법으로서,
    상기 디바이스 영역 외의 영역에서 상기 패키지 기판을 관통하고 또한 상기 분할 예정 라인에 대하여 미리 정해진 위치 관계를 갖는 관통 구멍을 형성하는 관통 구멍 형성 단계와,
    상기 관통 구멍 형성 단계를 실시한 후에, 상기 패키지 기판의 상기 밀봉제 측과는 반대의 면에 유지 테이프를 접착하거나, 또는 상기 패키지 기판의 상기 면을 유지 지그로 흡인 유지하는 패키지 기판 유지 단계와,
    상기 패키지 기판 유지 단계를 실시한 후에, 상기 관통 구멍을 기준으로 얼라이먼트를 행하고 상기 밀봉제 측으로부터 상기 분할 예정 라인을 따라서 상기 패키지 기판을 개개의 패키지로 개편화하는 개편화 단계를 포함하는 패키지 기판의 가공 방법.
  2. 배선 기재와, 교차하는 복수의 분할 예정 라인으로 구획된 배선 기재 상의 각 디바이스 영역에 각각 탑재된 복수의 디바이스칩과, 상기 디바이스칩을 밀봉하는 밀봉제로 이루어진 패키지 기판의 가공 방법으로서,
    제1 방향 및 상기 제1 방향에 직교하는 제2 방향으로 형성된 복수의 분할 예정 라인 중의 각각의 최외주의 분할 예정 라인을 따라서 상기 밀봉제까지 관통하는 관통 홈을 형성하고, 상기 패키지 기판을 분할하는 관통 홈 형성 단계와,
    상기 관통 홈 형성 단계를 실시한 후에, 상기 패키지 기판의 상기 밀봉제 측과는 반대의 면에 유지 테이프를 접착하거나, 또는 상기 패키지 기판의 상기 면을 유지 지그로 흡인 유지하는 패키지 기판 유지 단계와,
    상기 패키지 기판 유지 단계를 실시한 후에, 관통 홈의 엣지를 기준으로 얼라이먼트를 행하고 분할 예정 라인을 따라서 상기 패키지 기판을 분할하여 개개의 패키지로 개편화하는 개편화 단계를 포함하는 패키지 기판의 가공 방법.
  3. 제1항 또는 제2항에 있어서, 상기 패키지 기판 유지 단계를 실시한 후에, 상기 관통 구멍 또는 관통 홈의 엣지를 기준으로 얼라이먼트를 행하고 상기 패키지 기판의 두께 방향 도중까지 상기 밀봉제 측으로부터 V홈 형성 수단으로 절입하고, 상기 분할 예정 라인에 대응하는 영역을 따라서 상기 밀봉제의 상면으로부터 홈바닥을 향해 경사진 측벽을 구비하도록 V홈을 형성하는 V홈 형성 단계와,
    상기 개편화 단계를 실시한 후에, 복수의 상기 패키지의 상기 밀봉제의 상기 상면 및 상기 측벽에 도전성의 실드층을 형성하는 실드층 형성 단계를 더 포함하고,
    상기 개편화 단계는, V홈 형성 단계를 실시한 후에, 상기 분할 예정 라인을 따라서 형성된 상기 V홈을 따라서 상기 패키지 기판을 분할하여 개개의 상기 패키지로 개편화하는 패키지 기판의 가공 방법.
  4. 배선 기재와, 교차하는 복수의 분할 예정 라인으로 구획된 배선 기재 상의 각 디바이스 영역에 각각 탑재된 복수의 디바이스칩과, 상기 디바이스칩을 밀봉하는 밀봉제로 이루어진 패키지 기판의 가공 방법으로서,
    상기 밀봉제 측을 유지하고, 복수의 분할 예정 라인을 따라서 적어도 배선 기재를 관통하는 분할홈을 형성하는 배선 기재 가공 단계와,
    상기 배선 기재 가공 단계를 실시한 후에, 상기 패키지 기판의 상기 밀봉제 측과는 반대의 면에 유지 테이프를 접착하거나, 또는 상기 패키지 기판의 상기 면을 유지 지그로 흡인 유지하는 패키지 기판 유지 단계와,
    상기 패키지 기판 유지 단계를 실시한 후에, 배선 기재의 외주의 분할홈을 기준으로 얼라이먼트를 행하고, 분할 예정 라인을 따라서 상기 패키지 기판을 분할하여 개개의 패키지로 개편화하는 개편화 단계를 포함하는 패키지 기판의 가공 방법.
  5. 제4항에 있어서, 상기 개편화 단계에서는, 배선 기재의 외주의 상기 분할홈을 기준으로 얼라이먼트를 행하고, 상기 분할홈과 연통할 때까지 상기 밀봉제 측으로부터 V홈 형성 수단으로 절입하고, 상기 분할 예정 라인에 대응하는 영역을 따라서 상기 밀봉제의 상면으로부터 홈바닥을 향해 경사진 측벽을 구비하도록 V홈을 형성하고 상기 패키지 기판을 개개의 패키지로 개편화하고,
    상기 개편화 단계를 실시한 후에, 복수의 상기 패키지의 상기 밀봉제의 상기 상면 및 상기 측벽에 도전성의 실드층을 형성하는 실드층 형성 단계를 더 포함하는 패키지 기판의 가공 방법.
KR1020190025816A 2018-03-09 2019-03-06 패키지 기판의 가공 방법 KR20190106762A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018042492A JP7193920B2 (ja) 2018-03-09 2018-03-09 パッケージ基板の加工方法
JPJP-P-2018-042492 2018-03-09

Publications (1)

Publication Number Publication Date
KR20190106762A true KR20190106762A (ko) 2019-09-18

Family

ID=67842045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190025816A KR20190106762A (ko) 2018-03-09 2019-03-06 패키지 기판의 가공 방법

Country Status (5)

Country Link
US (1) US10861716B2 (ko)
JP (1) JP7193920B2 (ko)
KR (1) KR20190106762A (ko)
CN (1) CN110246802B (ko)
TW (1) TWI806982B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7300846B2 (ja) * 2019-02-19 2023-06-30 株式会社ディスコ 切削装置及び半導体パッケージの製造方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
JP2023025889A (ja) 2021-08-11 2023-02-24 株式会社ディスコ 切削ブレードの整形方法
US20230139175A1 (en) * 2021-11-01 2023-05-04 Micron Technology, Inc. Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1137826B (it) * 1981-08-06 1986-09-10 Fimtessile Ratiera per telai di tessitura comportante mezzi perfezionati per la ripresa dei giochi nel gruppo di comando
JPH06275583A (ja) * 1993-03-24 1994-09-30 Disco Abrasive Syst Ltd 面取り半導体チップ及びその面取り加工方法
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
JP4060989B2 (ja) 1999-06-01 2008-03-12 新日本無線株式会社 リードレスチップキャリア用基板
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
JP2002016189A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd Ｉｃパッケージ及びｉｃパッケージの製造方法
JP3638919B2 (ja) * 2002-07-05 2005-04-13 健太郎 大多 半導体パッケージ及びその製造方法
JP4733929B2 (ja) * 2004-04-20 2011-07-27 株式会社ディスコ 半導体ウエーハの切断方法
TWI255047B (en) * 2005-06-22 2006-05-11 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
US8049292B2 (en) * 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI377614B (en) * 2008-04-07 2012-11-21 Powertech Technology Inc Method for forming adhesive dies singulated from a wafer
JP4725638B2 (ja) * 2008-12-09 2011-07-13 カシオ計算機株式会社 半導体装置の製造方法
JP2011187747A (ja) * 2010-03-09 2011-09-22 Murata Mfg Co Ltd 基板分割方法
US8692392B2 (en) * 2010-10-05 2014-04-08 Infineon Technologies Ag Crack stop barrier and method of manufacturing thereof
JP5592223B2 (ja) 2010-10-07 2014-09-17 新日本無線株式会社 インターポーザおよびそれを用いた半導体装置の製造方法
KR20120131530A (ko) * 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8779556B2 (en) * 2011-05-27 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Structure designs and methods for integrated circuit alignment
JP5400094B2 (ja) * 2011-06-02 2014-01-29 力成科技股▲分▼有限公司 半導体パッケージ及びその実装方法
JP6164879B2 (ja) * 2013-03-08 2017-07-19 セイコーインスツル株式会社 パッケージ、圧電振動子、発振器、電子機器及び電波時計
US9431321B2 (en) * 2014-03-10 2016-08-30 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer
JP2016082162A (ja) * 2014-10-21 2016-05-16 株式会社ディスコ ウエーハの加工方法
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器

Also Published As

Publication number Publication date
CN110246802B (zh) 2024-02-09
US20190279883A1 (en) 2019-09-12
TWI806982B (zh) 2023-07-01
JP7193920B2 (ja) 2022-12-21
CN110246802A (zh) 2019-09-17
JP2019160887A (ja) 2019-09-19
US10861716B2 (en) 2020-12-08
TW201939693A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
KR20190106762A (ko) 패키지 기판의 가공 방법
KR102372119B1 (ko) 반도체 패키지의 제조 방법
KR102418412B1 (ko) 반도체 패키지의 제조 방법
US10497623B2 (en) Method of manufacturing a semiconductor package including a shield layer
US10515841B2 (en) Method for dividing substrate along division lines using abrasive member having projection for cutting substrate
US11114385B2 (en) Plate-shaped workpiece processing method
CN108364933B (zh) 半导体封装的制造方法
US10403520B2 (en) Multi-blade and processing method of workpiece
US20190006290A1 (en) Semiconductor package and semiconductor package manufacturing method
CN110970296A (zh) 半导体封装的制造方法
US10937668B2 (en) Semiconductor package manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal