JP2004039944A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2004039944A JP2004039944A JP2002196719A JP2002196719A JP2004039944A JP 2004039944 A JP2004039944 A JP 2004039944A JP 2002196719 A JP2002196719 A JP 2002196719A JP 2002196719 A JP2002196719 A JP 2002196719A JP 2004039944 A JP2004039944 A JP 2004039944A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- chip
- shield case
- substrate
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】半導体チップを保護するために設けられるチップコート樹脂やシールドケースの構造に特徴がある半導体パッケージに関するもので、小型で寸法精度が高く、かつ製造コストを上昇させることのない半導体パッケージの構造及びその製造方法を提供する。
【解決手段】基板１に搭載した半導体チップ３を保護しているチップコート樹脂７の縁部にステップカット１５が形成され、シールドケース８がこのステップカットのステップ面１６で高さ方向に位置決めされて固定されている。製造方法は、半導体チップ３を保護するチップコート樹脂７を充填硬化した後、当該チップコート樹脂の辺縁部に所定幅の工具１３で溝１４を削成し、その後周辺の受縁８ａをこの溝の底面に当接させて位置決めした状態でシールドケース８を固定するというものである。
【選択図】 図１
【解決手段】基板１に搭載した半導体チップ３を保護しているチップコート樹脂７の縁部にステップカット１５が形成され、シールドケース８がこのステップカットのステップ面１６で高さ方向に位置決めされて固定されている。製造方法は、半導体チップ３を保護するチップコート樹脂７を充填硬化した後、当該チップコート樹脂の辺縁部に所定幅の工具１３で溝１４を削成し、その後周辺の受縁８ａをこの溝の底面に当接させて位置決めした状態でシールドケース８を固定するというものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、高周波電源モジュールや赤外線受光モジュールなどの半導体パッケージに関するもので、特に半導体チップを保護するために設けられるチップコート樹脂やシールドケースの構造に特徴がある半導体パッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来技術による半導体パッケージの主要な２つの構造例を図６及び図７に示し、これらの半導体パッケージの製造プロセスを図８に示す。図６、７において、１は基板、２はこの基板に設けたスルーホール、３は半導体チップ、４は半導体チップ３を基板１に接着している接着剤層、５は基板表面に形成された導電パターン、６は半導体チップ３の電極と導電パターン５とを接続しているボンディングワイヤ、７は半導体チップ３を保護しているチップコート樹脂、８はその上に覆着されたシールドケース、９はシールドケースの接地端子である。
【０００３】
図６の構造では、シールドケースの接地端子９を接地用のスルーホール２ａに挿入してはんだ付け１１することによってシールドケース８の固定と接地とを行っている。一方、図７のものは、シールドケース８がシールドケース固定接着剤１０でチップコート樹脂の表面に接着されて固定されており、接地端子９はスルーホール２に挿入されて基板１の裏面側に延びている。これらの半導体パッケージは、スルーホール２、２ａをペーストはんだなどでプリント配線板のランドにはんだ付けして当該配線板に実装されるが、このとき、接地用スルーホール２ａや接地端子９が配線板の接地パターンにはんだ付けされることによってシールドケース８の接地が行われる。
【０００４】
図８は、上記のような従来構造の半導体パッケージの代表的な製造プロセスを示したものである。まず、スルーホール２、２ａを設けた多面付け基板（多数のチップを取付ける基板）１ａ上に例えばフォトツールを用いたプリントエッチ法などの公知の技術で導電パターン５がパターニングされた多面付け基板を得る（図８（ａ））。次に一般にダイボンド材と呼ばれる接着剤を例えばスタンプツール法などにより塗布し、その上に半導体チップ３を搭載して、加熱装置により接着剤層４を加熱硬化して、半導体チップ３を基板１ａに固定する（図８（ｂ））。
【０００５】
搭載された半導体チップ３は、基板上に形成された導電パターン５とボンディングワイヤ６により接続される。ボンディングワイヤ６は、電気導電性に優れた物質、例えば金などにより被覆（めっき）されている（図８（ｃ））。そして、半導体チップ３とボンディングワイヤ６とを使用環境から保護することを目的として、それらの表面全体を覆うようにチップコート樹脂７が充填され、加熱装置により加熱硬化される（図８（ｄ））。
【０００６】
このチップコート樹脂の充填方法としては、基板１上に窓の開いたスクリーンシートを載せて液状化樹脂を塗布し、スクリーンシートの上面にはみ出した樹脂を掻き取った後、液状化樹脂を硬化させる方法が一般的である。他の方法として、凹所を設けた金型を多面付け基板１ａに押し当てて前記凹所内に樹脂を注入する射出成形法ないしトランスファーモールド法と呼ばれる方法があるが、装置及び金型が非常に大掛かりのため高価であること、金型からの剥離性を得るために樹脂に混入した臭素が残存して樹脂の耐水性が低下して配線か腐食するなどの問題を有している。
【０００７】
次に、チップコート樹脂７が充填された多面付け基板１ａ上に電磁的、光学的、機械的シールドのため、シールドケース８を装着する。シールドケース８は、電気伝導性の物質、例えば洋白などで作られている。シールドケース８の固定は、図６に示した構造、即ちはんだ材などの電気伝導性物質で固定する構造や、図７に示したように、エポキシ樹脂などの熱硬化接着剤により接着固定する構造や、シールドケース８の辺縁に設けた爪状の突起物をかしめて基板１に固定する構造などがあり、またこれらの構造を複合して固定した構造も用いられている。図８（ｅ）には、接地用スルーホール２ａに接地端子９をはんだ付けして固定した構造が示されている。
【０００８】
次に、多面付け基板１ａをダイシングシートでダイサーのテーブルに接着し、スルーホール２上を通るようにダイシングソー１２でダイシング（賽の目状に切断）する。これにより、多面付け基板１ａが個々の基板１に切断され、モジュール個片となる（図８（ｆ））。
【０００９】
その後モジュール個片は、ダイシングシートから取外され、洗浄・乾燥工程などを経て、半導体パッケージが完成する。なお、ダイシングシートは、多面付け基板をダイサーのテーブルに固定するために用いられる接着シートであり、ダイシング後の剥離性を良好にするために発泡シートを添設したものが用いられている。
【００１０】
【発明が解決しようとする課題】
上述したような従来の半導体パッケージ及びその製造には、以下のような問題点があった。即ち、
（１） シールドケース８がその辺縁を基板１の上面に当接して位置決めされた状態で固定されている。そのため、基板１上にシールドケース８を受けるエリアが必要で、このエリアにはチップコート樹脂７などが入り込むことは厳禁とされ、そのため小型化が困難であるばかりでなく、各工程での製造条件の厳密な制御（例えば治工具の高性能化、使用材料の制限、使用環境の制限など）を必要とし、この制御のために多大なコストが生じるという問題がある。
（２） 更にシールドケース８をはんだ付けして固定する場合には、シールドケース８の辺縁のみならず、はんだ付けするためのエリアを必要となるため、小型化が一層困難になる。
（３） 基板１の上面をシールドケース８の受部としているため、基板厚さのばらつきやシールドケース８の製造ロット毎の高さのばらつきがそのまま製品寸法の高さのばらつきとなる。そのため、製品高さを高精度に仕上ることができないばかりでなく、製品ロット間のばらつきも大きくなる。
（４） シールドケース８は、前述したように、実装時に接地端子９をプリント配線板の接地パターンに接続する必要があるが、基板１やシールドケース８の製造ロット毎の寸法のばらつきにより、接地端子９が配線板上の接地パターンに届かないで接地が行われなかったり、接地端子が基板底面から突出して基板１を配線板から浮き上らせ、他の接続端が配線板の配線パターンに接続されなかったり、シールドケース８が高くなって、当該配線板の実装時にこれに隣接する他の部材と干渉して組立ができなくなったりするなどの実装不良の原因となる。また、半導体チップが赤外線受光素子などである場合には、シールドケース８に受光用の窓が開いているが、この種のものでは、半導体パッケージが配線板から浮き上ったり傾いて実装されると、性能低下の原因となる。
【００１１】
そこでこの発明は、より小型で寸法精度が高く、かつ製造コストを上昇させることのない半導体パッケージの構造及びその製造方法を得ることを課題としている。
【００１２】
【課題を解決するための手段】
上記課題を解決したこの出願の半導体パッケージは、基板１に搭載した半導体チップ３を保護しているチップコート樹脂７の縁部にステップカット１５が形成され、シールドケース８がこのステップカットのステップ面１６で高さ方向に位置決めされて固定されているというものである。
【００１３】
請求項２の発明は、上記の半導体パッケージにおいて、ステップ面１６が基板１の底面からの高さｈを規定して加工された切削ないし研削加工面であり、シールドケース８が接着剤１０でチップコート樹脂７に接着して固定されていることを特徴とするものである。
【００１４】
上記半導体パッケージを製造するためのこの出願の請求項３の半導体パッケージの製造方法は、基板１の上面に搭載した半導体チップ３及びこれに接続されたボンディングワイヤ６を保護するチップコート樹脂７を充填硬化した後、当該チップコート樹脂の辺縁部に所定幅の工具１３で溝１４を削成し、その後周辺の受縁８ａをこの溝の底面に当接させて位置決めした状態でシールドケース８を固定するというものである。
【００１５】
また請求項４の半導体パッケージの製造方法は、上記の製造法ほにおいて、前記溝１４を削成した後、当該溝の幅方向中央で基板を切断してモジュール個片とし、その後シールドケースの受縁８ａを切断によりステップ状になった前記溝の底面に当接させて固定したことを特徴とするものである。
【００１６】
【発明の実施の形態】
図１は、この発明の半導体パッケージの一実施例を示す一部破壊斜視図である。図中、１は基板、２はスルーホール、３は半導体チップ、４は接着剤層、５は導電パターン、６はボンディングワイヤであり、これらは図６、７で示した従来構造と特に変る所はない。
【００１７】
チップコート樹脂７は、その縁部にステップカット１５が設けられている。このステップカットは、チップコート樹脂が硬化した後、その縁部を削成して形成したもので、多面付け基板１ａの底面からそのステップ面１６までの高さｈを目標とする半導体パッケージの高さＨからシールドケース８の高さｓを引いた高さとなるように加工する。シールドケースの高さｓに製造ロット毎のばらつきがあるときは、それぞれのロットの高さｓを計測し、半導体パッケージの高さＨが同一となるようにステップ面１６の高さｈを設定して加工する。ステップカット１５の削成時には、多面付け基板１ａの底面を工作機械のテーブルに固定して行われるので、ステップ面１６の高さｈを制御することは容易である。
【００１８】
シールドケース８がエポキシ樹脂などのシールドケース固定接着剤１０でチップコート樹脂７の上面に接着して固定されていることは、図６、７の従来構造と同様であるが、固定されたシールドケース８の辺縁の受縁８ａがステップ面１６に載って位置決めされている点が図６、７の従来構造と異なる。この構造により、後述するこの発明の効果が達成される。
【００１９】
図に示した実施例では、シールドケース８の側面一箇所に基板１の側面に沿って基板底面にまで延びる接地端子９が形成されている。また、図の例では、ステップカット１５は、平面視で略正方形のチップコート樹脂の一方の対向両辺（図上左前側と右奥側の辺）にのみ設けて、これと直交する辺には設けていないが、全周に設けることも勿論可能である。
【００２０】
図２、３は、この発明の半導体パッケージの製造方法の一実施例を示した図である。図２の（ａ）〜（ｃ）のワイヤボンド工程までの工程は、図８に示した従来工程と同じであるが、多面付け基板１ａ上の半導体チップ３の搭載間隔は、従来方法より小さくすることができる。
【００２１】
図２（ｄ）のチップコート工程も従来構造のそれと同様であるが、充填したチップコート樹脂７の辺縁部が所定の充填領域から多少はみ出していても問題にはならない。従って、チップコート樹脂を費用の安いスクリーンシートを用いる方法で、従来のような厳密さを必要とすることなく形成することができる。そして、このチップコート樹脂の辺縁部にシールドケース８を載せるためのエリアを必要としないので、隣接するチップコート樹脂相互の間隔を従来より狭くすることができ、従って同一面積の多面付け基板１ａ上に、より多くのチップを搭載できると共に、半導体パッケージの個片の寸法（面積）も小さくできる。
【００２２】
図２（ｅ）のステップカット工程を備えていることが、この発明の製造方法と従来方法との最も大きな相違点である。即ち、チップコート工程でチップコート樹脂を形成して硬化させた後、多面付け基板１ａをダイサーのテーブルに固定し、ダイシング（賽の目状に切離す）前にダイサーの工具軸にダイシングソー１２より肉厚の厚いステップカットソー（砥石やフライスなど）１３を装着して、チップコート樹脂７の辺縁にステップカット１５を削成する。ステップ面１６の高さは、図１で説明した高さｈとなるように、工具軸の高さを調整して加工を行う。次に図２（ｆ）に示すように、ダイサーにダイシングソー１２を取付けて、スルーホール２を通る位置で多面付け基板１ａをダイシングし、それぞれの個片に分割する。ステップカット及びダイシングは、切削液として水を用いるので、ダイサーから取外してダイシングシートを剥離した半導体パッケージの個片を洗浄・乾燥し（図３（ａ））、その後、チップコート樹脂７の上面にエポキシ樹脂などのシールドケース固定接着剤１０を滴下して（図３（ｂ））、シールドケース８をその辺縁の受縁８ａが前記ステップカット工程で形成したステップ面１６に載って位置決めされるように装着して、シールドケース固定接着剤１０を硬化させることにより、この発明の半導体パッケージを得る（図３（ｃ））。
【００２３】
上記方法において、シールドケース８を取付ける前にダイシングしているのは、図１に示すように、シールドケースの接地端子９を個片化された基板１の外側にはみ出させて設けることにより、基板１の切断寸法をシールドケース８の平面寸法とほぼ同じ寸法にまで小型化するためである。基板１のスルーホールを利用して接地する構造であれば、シールドケース８を取付けてからダイシングすることも可能であるが、シールドケース８から若干離してダイシングをする必要があるため、小型化するための限界寸法は、先にダイシングする方法に比べて若干大きくなる。
【００２４】
図４、５は、この発明の製造方法の第２実施例を示す図で、図２、３の方法より更に半導体パッケージの小型化が可能な方法である。以下、図２、３の方法と異なる点についてのみ説明する。この第２実施例のものでは、スルーホール２に紫外線硬化樹脂などで形成した蓋材が取付けられている多面付け基板を用いるか、あるいは多面付け基板１ａ上に導電パターン５を形成する前にガラスエポキシ樹脂材などで形成した蓋材１８をエポキシ樹脂などの熱硬化性樹脂１９で貼り付けて加熱硬化させることにより、スルーホール２の上面を閉鎖し、その後、導電パターン５を形成する（図４（ａ））。図４（ｂ）及び（ｃ）のチップ搭載工程及びダイボンド工程は、従来工程と同じである。図４（ｄ）のチップコート樹脂工程も、従来方法と同様に行われるが、スルーホール２に蓋材１８が設けられているので、充填されたチップコート樹脂７の辺縁がはみ出してスルーホール２の上部を覆うようになっても問題が生じない。即ち、極端に言えば、チップコート樹脂７を多面付け基板１ａの上面に一定の厚さで充填してもよい。
【００２５】
チップコート樹脂７が硬化した後、多面付け基板１ａをダイシングシートでダイサーのテーブルに固定し、図２の工程（ｅ）で用いたと同様なステップカットソー１３を用いて、スルーホール２の中心を通る切断線に沿って、それより幅広の溝１４を切削ないし研削加工する（図４（ｅ））。そして、ダイシングソー１２で上記工程で形成した溝１４の中心に沿って多面付け基板１ａを切離して、個片化された半製品を得る。溝１４は切断されてコート樹脂７の辺縁部のステップカット１５となる（図４（ｆ））。そして、図２の方法と同様に、チップコート樹脂７の上面にシールドケース固定接着剤１０を垂らし、チップコート樹脂のステップ面１６（溝１４の底面）にシールドケース８の受縁８ａを載せて、接着剤１０を硬化させることにより、シールドケース８を固定して、この発明の半導体パッケージを得る（図５（ｃ））。
【００２６】
【発明の効果】
以上説明したこの発明により、以下に述べるような効果が得られる。
（１） シールドケースを取り付け位置を高精度にコントロールできることから、寸法精度の高い半導体パッケージを製造することができる。
（２） また、ダイサーを用いることにより、従来の技術よりも格段に高精度の加工ができるのみならず、微細な加工も比較的安価に行えることから、コストを抑えながら、高精密・高精度の製品を製造できる。
（３） 高精密加工ができることから、半導体パッケージの小型化が可能となる。
（４） シールドケースをはんだ付けするエリアが不要のため、そのエリアの分、小型化できる。
（５） シールドケース受部をチップコート樹脂上に作ることにより、これまで必要であった基板上のケース受部が不要となり、小型化できる。また、基板端部よりはみ出るケースの板厚分も小型化可能である。
（６） ケース取り付けのためのスルーホールを減少させることができ、多面付け基板の製造コストを下げることができる。
（７） シールドケースの寸法ばらつき及び基板厚さの寸法ばらつきを考慮し、製造ロットに合わせたケース受け部を容易に設定できることから、構成部品の製造ロットによる寸法ばらつきを相殺でき、高精度製品を製造できる。
（８） シールドケースに設けられた接地端子が高精度にコントロールされることから、マザーボード実装時に実装不良とならない。
（９） 通常、シールドケースとチップコート樹脂は、取り付けの際に製造ロットによる寸法ばらつきによって干渉しないように、幾分かの隙間を設けるが、製造ロットによる寸法ばらつきを相殺できることから、干渉防止の隙間を最小限にできるため、半導体パッケージの小型化・薄型化が可能となる。
【図面の簡単な説明】
【図１】この発明の半導体パッケージの一実施例を示す破壊斜視図
【図２】この発明の製造工程の第１実施例を示す工程図
【図３】図２に示す行程の続きの行程を示す工程図
【図４】この発明の製造工程の第２実施例を示す工程図
【図５】図４に示す行程の続きの行程を示す工程図
【図６】従来構造の半導体パッケージの一例を示す破壊斜視図
【図７】従来構造の半導体パッケージの第２例を示す破壊斜視図
【図８】従来の半導体パッケージの製造工程の一例を示す図
【符号の説明】
１ 基板
３ 半導体チップ
６ ボンディングワイヤ
７ チップコート樹脂
８ シールドケース
８ａ 受縁
１０ 接着剤
１３ 工具
１４ 溝
１５ ステップカット
１６ ステップ面
ｈ 高さ
【発明の属する技術分野】
この発明は、高周波電源モジュールや赤外線受光モジュールなどの半導体パッケージに関するもので、特に半導体チップを保護するために設けられるチップコート樹脂やシールドケースの構造に特徴がある半導体パッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来技術による半導体パッケージの主要な２つの構造例を図６及び図７に示し、これらの半導体パッケージの製造プロセスを図８に示す。図６、７において、１は基板、２はこの基板に設けたスルーホール、３は半導体チップ、４は半導体チップ３を基板１に接着している接着剤層、５は基板表面に形成された導電パターン、６は半導体チップ３の電極と導電パターン５とを接続しているボンディングワイヤ、７は半導体チップ３を保護しているチップコート樹脂、８はその上に覆着されたシールドケース、９はシールドケースの接地端子である。
【０００３】
図６の構造では、シールドケースの接地端子９を接地用のスルーホール２ａに挿入してはんだ付け１１することによってシールドケース８の固定と接地とを行っている。一方、図７のものは、シールドケース８がシールドケース固定接着剤１０でチップコート樹脂の表面に接着されて固定されており、接地端子９はスルーホール２に挿入されて基板１の裏面側に延びている。これらの半導体パッケージは、スルーホール２、２ａをペーストはんだなどでプリント配線板のランドにはんだ付けして当該配線板に実装されるが、このとき、接地用スルーホール２ａや接地端子９が配線板の接地パターンにはんだ付けされることによってシールドケース８の接地が行われる。
【０００４】
図８は、上記のような従来構造の半導体パッケージの代表的な製造プロセスを示したものである。まず、スルーホール２、２ａを設けた多面付け基板（多数のチップを取付ける基板）１ａ上に例えばフォトツールを用いたプリントエッチ法などの公知の技術で導電パターン５がパターニングされた多面付け基板を得る（図８（ａ））。次に一般にダイボンド材と呼ばれる接着剤を例えばスタンプツール法などにより塗布し、その上に半導体チップ３を搭載して、加熱装置により接着剤層４を加熱硬化して、半導体チップ３を基板１ａに固定する（図８（ｂ））。
【０００５】
搭載された半導体チップ３は、基板上に形成された導電パターン５とボンディングワイヤ６により接続される。ボンディングワイヤ６は、電気導電性に優れた物質、例えば金などにより被覆（めっき）されている（図８（ｃ））。そして、半導体チップ３とボンディングワイヤ６とを使用環境から保護することを目的として、それらの表面全体を覆うようにチップコート樹脂７が充填され、加熱装置により加熱硬化される（図８（ｄ））。
【０００６】
このチップコート樹脂の充填方法としては、基板１上に窓の開いたスクリーンシートを載せて液状化樹脂を塗布し、スクリーンシートの上面にはみ出した樹脂を掻き取った後、液状化樹脂を硬化させる方法が一般的である。他の方法として、凹所を設けた金型を多面付け基板１ａに押し当てて前記凹所内に樹脂を注入する射出成形法ないしトランスファーモールド法と呼ばれる方法があるが、装置及び金型が非常に大掛かりのため高価であること、金型からの剥離性を得るために樹脂に混入した臭素が残存して樹脂の耐水性が低下して配線か腐食するなどの問題を有している。
【０００７】
次に、チップコート樹脂７が充填された多面付け基板１ａ上に電磁的、光学的、機械的シールドのため、シールドケース８を装着する。シールドケース８は、電気伝導性の物質、例えば洋白などで作られている。シールドケース８の固定は、図６に示した構造、即ちはんだ材などの電気伝導性物質で固定する構造や、図７に示したように、エポキシ樹脂などの熱硬化接着剤により接着固定する構造や、シールドケース８の辺縁に設けた爪状の突起物をかしめて基板１に固定する構造などがあり、またこれらの構造を複合して固定した構造も用いられている。図８（ｅ）には、接地用スルーホール２ａに接地端子９をはんだ付けして固定した構造が示されている。
【０００８】
次に、多面付け基板１ａをダイシングシートでダイサーのテーブルに接着し、スルーホール２上を通るようにダイシングソー１２でダイシング（賽の目状に切断）する。これにより、多面付け基板１ａが個々の基板１に切断され、モジュール個片となる（図８（ｆ））。
【０００９】
その後モジュール個片は、ダイシングシートから取外され、洗浄・乾燥工程などを経て、半導体パッケージが完成する。なお、ダイシングシートは、多面付け基板をダイサーのテーブルに固定するために用いられる接着シートであり、ダイシング後の剥離性を良好にするために発泡シートを添設したものが用いられている。
【００１０】
【発明が解決しようとする課題】
上述したような従来の半導体パッケージ及びその製造には、以下のような問題点があった。即ち、
（１） シールドケース８がその辺縁を基板１の上面に当接して位置決めされた状態で固定されている。そのため、基板１上にシールドケース８を受けるエリアが必要で、このエリアにはチップコート樹脂７などが入り込むことは厳禁とされ、そのため小型化が困難であるばかりでなく、各工程での製造条件の厳密な制御（例えば治工具の高性能化、使用材料の制限、使用環境の制限など）を必要とし、この制御のために多大なコストが生じるという問題がある。
（２） 更にシールドケース８をはんだ付けして固定する場合には、シールドケース８の辺縁のみならず、はんだ付けするためのエリアを必要となるため、小型化が一層困難になる。
（３） 基板１の上面をシールドケース８の受部としているため、基板厚さのばらつきやシールドケース８の製造ロット毎の高さのばらつきがそのまま製品寸法の高さのばらつきとなる。そのため、製品高さを高精度に仕上ることができないばかりでなく、製品ロット間のばらつきも大きくなる。
（４） シールドケース８は、前述したように、実装時に接地端子９をプリント配線板の接地パターンに接続する必要があるが、基板１やシールドケース８の製造ロット毎の寸法のばらつきにより、接地端子９が配線板上の接地パターンに届かないで接地が行われなかったり、接地端子が基板底面から突出して基板１を配線板から浮き上らせ、他の接続端が配線板の配線パターンに接続されなかったり、シールドケース８が高くなって、当該配線板の実装時にこれに隣接する他の部材と干渉して組立ができなくなったりするなどの実装不良の原因となる。また、半導体チップが赤外線受光素子などである場合には、シールドケース８に受光用の窓が開いているが、この種のものでは、半導体パッケージが配線板から浮き上ったり傾いて実装されると、性能低下の原因となる。
【００１１】
そこでこの発明は、より小型で寸法精度が高く、かつ製造コストを上昇させることのない半導体パッケージの構造及びその製造方法を得ることを課題としている。
【００１２】
【課題を解決するための手段】
上記課題を解決したこの出願の半導体パッケージは、基板１に搭載した半導体チップ３を保護しているチップコート樹脂７の縁部にステップカット１５が形成され、シールドケース８がこのステップカットのステップ面１６で高さ方向に位置決めされて固定されているというものである。
【００１３】
請求項２の発明は、上記の半導体パッケージにおいて、ステップ面１６が基板１の底面からの高さｈを規定して加工された切削ないし研削加工面であり、シールドケース８が接着剤１０でチップコート樹脂７に接着して固定されていることを特徴とするものである。
【００１４】
上記半導体パッケージを製造するためのこの出願の請求項３の半導体パッケージの製造方法は、基板１の上面に搭載した半導体チップ３及びこれに接続されたボンディングワイヤ６を保護するチップコート樹脂７を充填硬化した後、当該チップコート樹脂の辺縁部に所定幅の工具１３で溝１４を削成し、その後周辺の受縁８ａをこの溝の底面に当接させて位置決めした状態でシールドケース８を固定するというものである。
【００１５】
また請求項４の半導体パッケージの製造方法は、上記の製造法ほにおいて、前記溝１４を削成した後、当該溝の幅方向中央で基板を切断してモジュール個片とし、その後シールドケースの受縁８ａを切断によりステップ状になった前記溝の底面に当接させて固定したことを特徴とするものである。
【００１６】
【発明の実施の形態】
図１は、この発明の半導体パッケージの一実施例を示す一部破壊斜視図である。図中、１は基板、２はスルーホール、３は半導体チップ、４は接着剤層、５は導電パターン、６はボンディングワイヤであり、これらは図６、７で示した従来構造と特に変る所はない。
【００１７】
チップコート樹脂７は、その縁部にステップカット１５が設けられている。このステップカットは、チップコート樹脂が硬化した後、その縁部を削成して形成したもので、多面付け基板１ａの底面からそのステップ面１６までの高さｈを目標とする半導体パッケージの高さＨからシールドケース８の高さｓを引いた高さとなるように加工する。シールドケースの高さｓに製造ロット毎のばらつきがあるときは、それぞれのロットの高さｓを計測し、半導体パッケージの高さＨが同一となるようにステップ面１６の高さｈを設定して加工する。ステップカット１５の削成時には、多面付け基板１ａの底面を工作機械のテーブルに固定して行われるので、ステップ面１６の高さｈを制御することは容易である。
【００１８】
シールドケース８がエポキシ樹脂などのシールドケース固定接着剤１０でチップコート樹脂７の上面に接着して固定されていることは、図６、７の従来構造と同様であるが、固定されたシールドケース８の辺縁の受縁８ａがステップ面１６に載って位置決めされている点が図６、７の従来構造と異なる。この構造により、後述するこの発明の効果が達成される。
【００１９】
図に示した実施例では、シールドケース８の側面一箇所に基板１の側面に沿って基板底面にまで延びる接地端子９が形成されている。また、図の例では、ステップカット１５は、平面視で略正方形のチップコート樹脂の一方の対向両辺（図上左前側と右奥側の辺）にのみ設けて、これと直交する辺には設けていないが、全周に設けることも勿論可能である。
【００２０】
図２、３は、この発明の半導体パッケージの製造方法の一実施例を示した図である。図２の（ａ）〜（ｃ）のワイヤボンド工程までの工程は、図８に示した従来工程と同じであるが、多面付け基板１ａ上の半導体チップ３の搭載間隔は、従来方法より小さくすることができる。
【００２１】
図２（ｄ）のチップコート工程も従来構造のそれと同様であるが、充填したチップコート樹脂７の辺縁部が所定の充填領域から多少はみ出していても問題にはならない。従って、チップコート樹脂を費用の安いスクリーンシートを用いる方法で、従来のような厳密さを必要とすることなく形成することができる。そして、このチップコート樹脂の辺縁部にシールドケース８を載せるためのエリアを必要としないので、隣接するチップコート樹脂相互の間隔を従来より狭くすることができ、従って同一面積の多面付け基板１ａ上に、より多くのチップを搭載できると共に、半導体パッケージの個片の寸法（面積）も小さくできる。
【００２２】
図２（ｅ）のステップカット工程を備えていることが、この発明の製造方法と従来方法との最も大きな相違点である。即ち、チップコート工程でチップコート樹脂を形成して硬化させた後、多面付け基板１ａをダイサーのテーブルに固定し、ダイシング（賽の目状に切離す）前にダイサーの工具軸にダイシングソー１２より肉厚の厚いステップカットソー（砥石やフライスなど）１３を装着して、チップコート樹脂７の辺縁にステップカット１５を削成する。ステップ面１６の高さは、図１で説明した高さｈとなるように、工具軸の高さを調整して加工を行う。次に図２（ｆ）に示すように、ダイサーにダイシングソー１２を取付けて、スルーホール２を通る位置で多面付け基板１ａをダイシングし、それぞれの個片に分割する。ステップカット及びダイシングは、切削液として水を用いるので、ダイサーから取外してダイシングシートを剥離した半導体パッケージの個片を洗浄・乾燥し（図３（ａ））、その後、チップコート樹脂７の上面にエポキシ樹脂などのシールドケース固定接着剤１０を滴下して（図３（ｂ））、シールドケース８をその辺縁の受縁８ａが前記ステップカット工程で形成したステップ面１６に載って位置決めされるように装着して、シールドケース固定接着剤１０を硬化させることにより、この発明の半導体パッケージを得る（図３（ｃ））。
【００２３】
上記方法において、シールドケース８を取付ける前にダイシングしているのは、図１に示すように、シールドケースの接地端子９を個片化された基板１の外側にはみ出させて設けることにより、基板１の切断寸法をシールドケース８の平面寸法とほぼ同じ寸法にまで小型化するためである。基板１のスルーホールを利用して接地する構造であれば、シールドケース８を取付けてからダイシングすることも可能であるが、シールドケース８から若干離してダイシングをする必要があるため、小型化するための限界寸法は、先にダイシングする方法に比べて若干大きくなる。
【００２４】
図４、５は、この発明の製造方法の第２実施例を示す図で、図２、３の方法より更に半導体パッケージの小型化が可能な方法である。以下、図２、３の方法と異なる点についてのみ説明する。この第２実施例のものでは、スルーホール２に紫外線硬化樹脂などで形成した蓋材が取付けられている多面付け基板を用いるか、あるいは多面付け基板１ａ上に導電パターン５を形成する前にガラスエポキシ樹脂材などで形成した蓋材１８をエポキシ樹脂などの熱硬化性樹脂１９で貼り付けて加熱硬化させることにより、スルーホール２の上面を閉鎖し、その後、導電パターン５を形成する（図４（ａ））。図４（ｂ）及び（ｃ）のチップ搭載工程及びダイボンド工程は、従来工程と同じである。図４（ｄ）のチップコート樹脂工程も、従来方法と同様に行われるが、スルーホール２に蓋材１８が設けられているので、充填されたチップコート樹脂７の辺縁がはみ出してスルーホール２の上部を覆うようになっても問題が生じない。即ち、極端に言えば、チップコート樹脂７を多面付け基板１ａの上面に一定の厚さで充填してもよい。
【００２５】
チップコート樹脂７が硬化した後、多面付け基板１ａをダイシングシートでダイサーのテーブルに固定し、図２の工程（ｅ）で用いたと同様なステップカットソー１３を用いて、スルーホール２の中心を通る切断線に沿って、それより幅広の溝１４を切削ないし研削加工する（図４（ｅ））。そして、ダイシングソー１２で上記工程で形成した溝１４の中心に沿って多面付け基板１ａを切離して、個片化された半製品を得る。溝１４は切断されてコート樹脂７の辺縁部のステップカット１５となる（図４（ｆ））。そして、図２の方法と同様に、チップコート樹脂７の上面にシールドケース固定接着剤１０を垂らし、チップコート樹脂のステップ面１６（溝１４の底面）にシールドケース８の受縁８ａを載せて、接着剤１０を硬化させることにより、シールドケース８を固定して、この発明の半導体パッケージを得る（図５（ｃ））。
【００２６】
【発明の効果】
以上説明したこの発明により、以下に述べるような効果が得られる。
（１） シールドケースを取り付け位置を高精度にコントロールできることから、寸法精度の高い半導体パッケージを製造することができる。
（２） また、ダイサーを用いることにより、従来の技術よりも格段に高精度の加工ができるのみならず、微細な加工も比較的安価に行えることから、コストを抑えながら、高精密・高精度の製品を製造できる。
（３） 高精密加工ができることから、半導体パッケージの小型化が可能となる。
（４） シールドケースをはんだ付けするエリアが不要のため、そのエリアの分、小型化できる。
（５） シールドケース受部をチップコート樹脂上に作ることにより、これまで必要であった基板上のケース受部が不要となり、小型化できる。また、基板端部よりはみ出るケースの板厚分も小型化可能である。
（６） ケース取り付けのためのスルーホールを減少させることができ、多面付け基板の製造コストを下げることができる。
（７） シールドケースの寸法ばらつき及び基板厚さの寸法ばらつきを考慮し、製造ロットに合わせたケース受け部を容易に設定できることから、構成部品の製造ロットによる寸法ばらつきを相殺でき、高精度製品を製造できる。
（８） シールドケースに設けられた接地端子が高精度にコントロールされることから、マザーボード実装時に実装不良とならない。
（９） 通常、シールドケースとチップコート樹脂は、取り付けの際に製造ロットによる寸法ばらつきによって干渉しないように、幾分かの隙間を設けるが、製造ロットによる寸法ばらつきを相殺できることから、干渉防止の隙間を最小限にできるため、半導体パッケージの小型化・薄型化が可能となる。
【図面の簡単な説明】
【図１】この発明の半導体パッケージの一実施例を示す破壊斜視図
【図２】この発明の製造工程の第１実施例を示す工程図
【図３】図２に示す行程の続きの行程を示す工程図
【図４】この発明の製造工程の第２実施例を示す工程図
【図５】図４に示す行程の続きの行程を示す工程図
【図６】従来構造の半導体パッケージの一例を示す破壊斜視図
【図７】従来構造の半導体パッケージの第２例を示す破壊斜視図
【図８】従来の半導体パッケージの製造工程の一例を示す図
【符号の説明】
１ 基板
３ 半導体チップ
６ ボンディングワイヤ
７ チップコート樹脂
８ シールドケース
８ａ 受縁
１０ 接着剤
１３ 工具
１４ 溝
１５ ステップカット
１６ ステップ面
ｈ 高さ
Claims (4)
- 基板（１）に搭載した半導体チップ（３）を保護しているチップコート樹脂（７）の縁部にステップカット（１５）が形成され、シールドケース（８）がこのステップカットのステップ面（１６）で高さ方向に位置決めされて固定されていることを特徴とする、半導体パッケージ。
- ステップ面（１６）が基板（１）の底面からの高さ（ｈ）を規定して加工された切削ないし研削加工面であり、シールドケース（８）が接着剤（１０）でチップコート樹脂（７）に接着して固定されている、請求項１記載の半導体パッケージ。
- 基板（１）の上面に搭載した半導体チップ（３）及びこれに接続されたボンディングワイヤ（６）を保護するチップコート樹脂（７）を充填硬化した後、当該チップコート樹脂の辺縁部に所定幅の工具（１３）で溝（１４）を削成し、その後周辺の受縁（８ａ）をこの溝の底面に当接させて位置決めした状態でシールドケース（８）を固定することを特徴とする、半導体パッケージの製造方法。
- 前記溝（１４）を削成した後、当該溝の幅方向中央で基板を切断してモジュール個片とし、その後シールドケースの受縁（８ａ）を切断によりステップ状になった前記溝の底面に当接させて固定したことを特徴とする、請求項３記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002196719A JP3638919B2 (ja) | 2002-07-05 | 2002-07-05 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002196719A JP3638919B2 (ja) | 2002-07-05 | 2002-07-05 | 半導体パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039944A true JP2004039944A (ja) | 2004-02-05 |
| JP3638919B2 JP3638919B2 (ja) | 2005-04-13 |
Family
ID=31704678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002196719A Expired - Fee Related JP3638919B2 (ja) | 2002-07-05 | 2002-07-05 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3638919B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173493A (ja) * | 2004-12-17 | 2006-06-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2019160887A (ja) * | 2018-03-09 | 2019-09-19 | 株式会社ディスコ | パッケージ基板の加工方法 |
-
2002
- 2002-07-05 JP JP2002196719A patent/JP3638919B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173493A (ja) * | 2004-12-17 | 2006-06-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4489575B2 (ja) * | 2004-12-17 | 2010-06-23 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2019160887A (ja) * | 2018-03-09 | 2019-09-19 | 株式会社ディスコ | パッケージ基板の加工方法 |
| JP7193920B2 (ja) | 2018-03-09 | 2022-12-21 | 株式会社ディスコ | パッケージ基板の加工方法 |
| TWI806982B (zh) * | 2018-03-09 | 2023-07-01 | 日商迪思科股份有限公司 | 封裝基板之加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3638919B2 (ja) | 2005-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5962810A (en) | Integrated circuit package employing a transparent encapsulant | |
| US9768124B2 (en) | Semiconductor package in package | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| KR910002035B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US7750467B2 (en) | Chip scale package structure with metal pads exposed from an encapsulant | |
| EP1929520B1 (en) | Microelectronic devices and microelectronic support devices, and associated assemblies and methods | |
| US20040046256A1 (en) | Semiconductor device and method of manufacturing semiconductor device including semiconductor elements mounted on base plate | |
| JPH088283A (ja) | 基板利用パッケージ封入電子デバイスおよびその製造方法 | |
| JPH10261753A (ja) | 樹脂封止型半導体装置 | |
| KR102222415B1 (ko) | 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법 | |
| US7504285B2 (en) | Carrierless chip package for integrated circuit devices, and methods of making same | |
| CN112071822A (zh) | 半导体装置及制造半导体装置的方法 | |
| JP3673442B2 (ja) | 半導体装置の製造方法 | |
| US7443043B2 (en) | Circuit device and method of manufacture thereof | |
| KR102237783B1 (ko) | 반도체 패키지 및 그것의 제조 방법 | |
| JP2004039944A (ja) | 半導体パッケージ及びその製造方法 | |
| CN207651470U (zh) | 芯片的封装结构 | |
| US6291260B1 (en) | Crack-preventive substrate and process for fabricating solder mask | |
| KR100388287B1 (ko) | 웨이퍼의 백그라인딩 방법과 이를 이용한 반도체패키지 및 그 제조방법 | |
| JP2002100726A (ja) | 半導体装置及びその製造方法 | |
| KR101524603B1 (ko) | 더미 기판 및 이를 이용한 패키지 기판 제조 방법 | |
| CN116137254A (zh) | 半导体封装载板及其制造方法 | |
| JPH10321792A (ja) | 半導体装置及びその製造方法 | |
| KR20000008454A (ko) | 핀 그리드 어레이 패키지와 그 제조방법 | |
| KR20090056556A (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Effective date: 20040913 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050112 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |