KR20000008454A - 핀 그리드 어레이 패키지와 그 제조방법 - Google Patents

핀 그리드 어레이 패키지와 그 제조방법 Download PDF

Info

Publication number
KR20000008454A
KR20000008454A KR1019980028267A KR19980028267A KR20000008454A KR 20000008454 A KR20000008454 A KR 20000008454A KR 1019980028267 A KR1019980028267 A KR 1019980028267A KR 19980028267 A KR19980028267 A KR 19980028267A KR 20000008454 A KR20000008454 A KR 20000008454A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
grid array
pad
pin grid
array package
Prior art date
Application number
KR1019980028267A
Other languages
English (en)
Inventor
정일규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980028267A priority Critical patent/KR20000008454A/ko
Publication of KR20000008454A publication Critical patent/KR20000008454A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 핀 그리드 어레이 패키지와 그 제조 방법에 관한 것으로, 반도체 칩의 일면에 형성된 본딩 패드들에 각각 도전성 핀이 수직으로 전기적으로 본딩되고, 도전성 핀이 소정 길이 돌출되도록 반도체 칩의 일면 전체가 몰딩됨과 아울러 도전성 핀들이 관통되도록 반도체 칩의 일면의 평면적과 동일한 방열 패드가 설치되고, 방열 패드와 반도체 칩을 일체로 고정하는 소켓이 설치됨으로써 핀 그리드 어레이 패키지의 실장 면적이 최소화될 수 있다.
또한, 웨이퍼 상태에서 반도체 칩들의 본딩 패드들에 대하여 도전성 핀을 각각 본딩하고, 도전성 핀들이 소정 길이 돌출되도록 반도체 칩이 형성된 웨이퍼의 일면에 몰딩 공정을 진행한 후 소잉 공정을 통해 반도체 칩 패키지들을 개별화함으로써 웨이퍼에 형성된 반도체 칩들에 대한 공정 진행횟수가 현저히 저하되어 제품의 대량생산을 기대할 수 있으며, 몰더의 소모량 저하를 기대할 수 있다.

Description

핀 그리드 어레이 패키지와 그 제조 방법
본 발명은 핀 그리드 어레이 패키지와 그 제조 방법에 관한 것으로, 더욱 상세하게는 도전성 핀을 반도체 칩의 본딩 패드 영역에 수직으로 본딩하여 실장 면적을 최소화할 수 있도록 한 핀 그리드 어레이 패키지와 이를 위한 핀 그리드 어레이 패키지 제조 방법에 관한 것이다.
일반적으로 현대 사회에서 과학 기술이 발전함에 따라 여러 전자기기도 발전을 거듭하고 있고, 이러한 전자기기는 고집적화된 반도체 소자의 개발로 인해 고기능화, 초소형화등이 이루어지며, 이와 더불어 반도체 소자에 대한 반도체 칩 패키지 또한 발전을 거듭하고 있다.
그 중에서 반도체 칩 패키지는 듀얼 인라인 패키지(dual inline package ; DIP), 스몰 아웃라인 패키지(small outline package ; SOP), 쿼드 플랫 패키지(quad flat package ; QFP), 핀 그리드 어레이 패키지(pin grid array package) 등 여러 모델 별로 제작되고 있다.
이중에서 핀 그리드 어레이 패키지는 일반적으로 세라믹 핀 그리드 어레이 패키지, 플라스틱 핀 그리드 어레이 패키지 등으로 대별될 수 있으며, 이중에서 세라믹 핀 그리드 어레이 패키지의 제조 과정은 아래와 같다.
세라믹 재질의 기판의 일면에 도전 패턴들이 형성되고, 도전 패턴들과 전기적으로 연결되도록 복수개의 핀들이 수직으로 기판의 타면에 형성된다.
이어서, 반도체 칩이 기판의 일면의 중심 영역에 어태치되고, 반도체 칩의 본딩 패드와 도전 패턴은 와이어로 본딩되어 전기적으로 연결되며, 반도체 칩과 와이어는 몰딩된다.
그러나, 핀 그리드 어레이가 상기에서 언급한 제조 과정을 통해 제조될 경우, 각각 개별화된 반도체 칩에 대하여 여러 공정 등이 각각 진행됨으로써, 반도체 칩 패키지를 대량 생산하는데 어려운 문제점이 있었다.
또한, 상기에서 언급한 바와 같이 반도체 칩이 핀들이 형성된 기판에 어태치 되어 제조될 경우, 반도체 칩과 기판의 평면적 차이로 인해 차후 핀 그리드 어레이 패키지를 소정의 인쇄회로기판에 실장할 경우 핀 그리드 어레이 패키지의 실장 면적이 증가하는 문제점이 있었다.
따라서 본 발명의 목적은 실장 면적을 최소화한 핀 그리드 어레이 패키지와 이러한 핀 그리드 어레이 패키지를 대량 제조할 수 있는 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 본 발명의 기술에 따른 실시예에 의한 핀 그리드 어레이 패키지를 나타낸 사시도.
도 2는 도 1의 Ⅱ-Ⅱ의 절단면을 나타낸 단면도.
도 3a 내지 도 3g는 도 1의 핀 그리드 어레이 패키지의 제조 방법을 나타낸 순서도.
도 4는 본 발명의 기술에 따른 다른 실시예에 의한 핀 그리드 어레이 패키지를 나타낸 사시도.
도 5는 도 4의 Ⅴ-Ⅴ의 절단면을 나타낸 단면도.
도 6은 본 발명의 기술에 따른 또 다른 실시예에 의한 핀 그리드 어레이 패키지를 나타낸 단면도.
이와 같은 목적을 달성하기 위하여 본 발명의 핀 그리드 어레이 패키지는 반도체 칩의 본딩 패드의 영역들에 각각 도전성 핀들이 수직으로 본딩되고 도전성 핀들이 소정 길이 돌출되도록 도전성 핀들이 본딩된 반도체 칩의 일면이 몰더에 의해 몰딩되도록 구성된다.
또한, 몰더의 상부면에 도전성 핀들이 각각 관통되도록 방열패드가 설치될 수 있고, 이때, 방열패드와 몰더는 반도체 칩의 일면의 평면적과 동일한 것이 바람직하다. 방열패드의 고정력을 높일 수 있도록 소켓이 방열패드와 반도체 칩을 일체로 고정하도록 설치될 수 있다.
이때, 소켓은 폭이 반도체 칩의 일면의 폭과 대응되는 소정 길이를 갖는 패널 형상으로, 도전성 핀들이 관통되고 방열 패드와 반도체 칩의 모서리에서 굴곡된 다음 소켓의 양측단부가 반도체 칩의 하부면에서 면접될 수 있도록 구성된다.
한편, 본 발명의 핀 그리드 어레이 패키지의 제조 방법은 반도체 칩들이 형성된 웨이퍼 상태에서 반도체 칩의 본딩 패드들에 각각 도전성 보호 패드를 부착하고, 보호 패드들의 상면이 표출되도록 보호 패드들이 형성된 반도체 칩의 표면을 몰딩한다.
이어서, 보호 패드들을 접착하는 제거수단을 몰딩 표면에 부착하고, 이후, 제거수단을 분리하여 제거수단에 부착된 상태로 분리되는 보호패드들을 제거한다.
그리고, 보호 패드들이 제거된 공간에 도전성 핀들을 각각 결합시켜 상기 본딩 패드들과 전기적으로 연결시킨 후 반도체 칩들을 개별화할 수 있도록 웨이퍼를 소잉한다.
이때, 보호패드를 본딩 패드의 평면적 내측에 부착하는 것이 바람직하며, 보호 패드로는 니켈, 솔더 등이 사용될 수 있다.
또한, 제거수단이 몰딩 표면 전면에 부착되는 것이 바람직하며, 제거수단으로 몰딩 표면과의 접착 반응보다 보호 패드와의 접착 반응이 우수한 접착필름이 사용된다.
이러한 제조 과정을 거쳐 핀 그리드 어레이 패키지가 제조된 후, 소잉하는 단계 이후에 핀들이 관통되도록 방열패드를 몰딩 표면에 설치할 수 있으며, 방열 패드를 설치하는 단계 이후에 소켓이 방열 패드와 반도체 칩을 일체로 고정시킬 수 있도록 설치될 수 있다.
또한, 도전성 핀들을 본딩 패드들에 각각 본딩하는 단계 이후에 도전성 핀들이 소정 길이 돌출되도록 반도체 칩의 일면을 더 몰딩할 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 제 1 실시예에 의한 핀 그리드 어레이 패키지를 상세하게 설명하면 다음과 같다.
도 1과 도 2를 참조하면, 직사각형상의 반도체 칩(10)의 상부면에 복수개의 본딩패드들(12)이 일정 간격 이격되어 M×N의 매트릭스 구조로 배열 형성되며, 소정 길이를 갖는 복수개의 도전성 핀(14)들이 상부면에 솔더(solder ; 16)가 도팅된(dotting) 본딩패드(12)의 영역들에 각각 대응하여 수직으로 본딩되어 전기적으로 연결된다.
또한, 반도체 칩(10)의 상부면에는 핀(14)들이 소정 길이 돌출되도록 에폭시 몰딩 컴파운드(epoxy molding compound ; EMC)와 같은 몰더(molder ; 18)가 몰딩된다.
몰더(18)의 평면적은 반도체 칩(10)의 상부면의 평면적과 대응되고, 이는 핀 그리드 어레이 패키지의 평면적을 최소화하여 소정의 인쇄회로기판(도시되지않음)에 실장되는 핀 그리드 어레이 패키지의 실장 면적을 최소화할 수 있도록 하기 위함이다.
여기서, 이와 같은 구조로 이루어진 반도체 칩 패키지의 제조 방법을 도 3a 내지 도 3g를 참조하여 살펴보면 다음과 같다.
먼저, 도 3a와 같이 증착공정, 사진-식각 공정의 반복적인 작업 과정을 통해 이루어진 소정의 도전 패턴층을 갖는 반도체 칩(10)들이 복수개 형성된 웨이퍼(20)가 준비된다.
이어서, 도 3b와 같이 도전성 보호 패드(22)가 본딩 패드(12)의 표면에 각각
도팅(dotting)된다. 이때, 도전성 보호 패드(22)는 본딩 패드(12)의 표면 내측 영역에 도팅되는 것이 바람직하며, 이는 차후 공정에서 도전성 핀(14)이 본딩 패드(12)내에 정확히 본딩될 수 있도록 하기 위함이다.
도전성 보호 패드(22)로는 니켈(Ni) 또는 솔더(solder) 등이 사용 가능하며, 차후 도전성 보호 패드(22)를 제거할 때 본딩 패드(12)로부터 도전성 보호 패드(22)가 완전히 제거되지 못한 상태에서 도전성 핀(14)이 본딩 패드(12)와 본딩되더라도 전기적으로 원활하게 연결될 수 있도록 한다.
도전성 보호 패드(22)를 부착한 다음 반도체 칩(10)이 형성된 웨이퍼(20)의 표면 전체는 몰더(18)에 의해 도 3c와 같이 몰딩된다.
이때, 몰더(18)는 도전성 보호 패드(22)의 상부면 이하로 몰딩되는 것이 바람직하다. 이는 하기에서 설명하는 도전성 보호 패드(22)를 접착하는 제거부재(24)를 도전성 보호 패드(22)에 부착할 수 있도록 하기 위함이다.
몰딩 과정이 완료되면, 상부면 전체에 도 3d와 같이 접착력을 갖는 제거부재(24)가 접착된다.
이때, 제거부재(24)로는 몰더(18) 표면과의 접착력보다 도전성 보호 패드(22)와의 접착력이 우수한 접착필름이 사용된다.
이후, 제거부재(24)가 도 3e와 같이 몰더(18) 표면으로부터 분리된다. 이때, 제거부재(24)가 몰더(18) 표면으로부터 분리될 때 도전성 보호 패드(22)가 제거부재(24)에 부착된 상태로 본딩패드(12)로부터 제거된다.
도전성 보호 패드(22)가 제거된 후, 도 3f와 같이 도전성 보호 패드(22)가 제거됨으로써 표출된 본딩 패드(12)상에 솔더(16)를 도팅(dotting)한 다음 도전성 핀(14)을 본딩하여 본딩 패드(12)와 도전성 핀(14)을 전기적으로 연결한다.
그리고, 도 3g와 같이 다이아몬드 칼날(26)로 몰더(18)와 웨이퍼(20)를 절단하여 반도체 칩(10)을 개별화함으로써 핀 그리드 어레이 패키지 제조를 완료한다.
이와 같이 웨이퍼 상태에서 반도체 칩의 본딩 패드에 도전성 핀을 본딩하고, 몰딩 공정을 진행한 후 웨이퍼에 대해 소잉 공정을 진행하여 핀 그리드 어레이 패키지를 개별화시킴으로써 대량 생산할 수 있게 된다.
이는 종래에 소잉 공정에 의해 개별화된 반도체 칩에 대해 상기에서 언급한 여러 공정들이 개별적으로 진행되던 것을 본 발명에서 웨이퍼 상태의 반도체 칩에 대하여 공정들을 진행하기 때문에 종래에 비해 웨이퍼에 형성된 반도체 칩들에 대한 공정 진행 횟수가 저하되어 그 만큼 반도체 칩 패키지를 대량 생산할 수 있게 된다.
예를 들어, 종래에 소잉 공정에 의해 개별화된 반도체 칩에 대하여 개별적으로 몰딩 공정이 진행되는 것에 비해 본 발명에서는 한번에 웨이퍼의 일면을 몰딩함으로써 몰딩 공정의 진행 횟수가 최소화된다.
또한, 웨이퍼의 일면에만 몰딩이 이루어짐으로 몰더의 절약이 가능하게 된다.
한편, 도 4, 도 5는 상기에서 언급한 실시예에 의한 핀 그리드 어레이 패키지에 대한 다른 실시예로써 나타낸 것으로, 상기에서 언급한 실시예와 동일한 부분은 다음에서 설명할 다른 실시예에서 동일 부호를 부여하며, 그에 대한 반복되는 구체적 설명은 생략하기로 한다.
몰더(18)의 상부면에는 핀들(14)이 개별적으로 소정 길이 관통되도록 구성된 방열패드(28)가 설치된다.
이때, 방열패드(28)는 반도체 칩(10)에서 발생되는 열의 방출율을 향상시키고 핀(14)들의 고정율을 향상시킨다.
방열패드(28)의 평면적은 몰더(18)의 상부면의 평면적과 대응되는 것이 바람직하다. 이는 핀 그리드 어레이 패키지의 평면적을 최소화하여 소정의 인쇄회로기판(도시되지않음)에 실장되는 핀 그리드 어레이 패키지의 실장 면적을 최소화할 수 있도록 하기 위함이다.
그리고, 핀들(14)이 각각 소정 길이 대응 관통되는 홀들이 중심 영역에 형성된 패널 형상의 소켓(30)은 핀들(14)이 관통된 상태로 방열패드(28)와 반도체 칩(10)을 일체로 고정한다.
이는 몰더(18)에 대한 방열패드(28)의 결합력을 향상시킬 수 있도록 하기 위한 것으로, 이를 자세히 살펴보면, 방열패드(28)와 동일한 폭을 갖고 소정 길이를 갖는 소켓(30)에 핀들이 관통되고, 방열패드(28)의 상호 대응되는 모서리 영역에서 소켓(30)의 소정 영역이 1차 굴곡되며, 방열패드(28)의 모서리 영역과 대향되는 반도체 칩(10)의 모서리 영역에서 2차 굴곡되어 소켓(30)의 양측 단부가 반도체 칩(10)의 하부면 양측 가장자리에 면접된다.
이와 같은 구조의 핀 그리드 어레이 패키지의 제조는 상기 실시예의 제조 과정을 완료한 다음 방열패드(28)와 소켓(30)을 차례로 설치함으로써 완료된다.
이에 대한 다른 실시예에 의한 핀 그리드 어레이 패키지의 작용 및 효과는 상기에서 언급한 실시예의 작용 및 효과와 동일하다.
또한, 도 6은 상기에서 언급한 실시예에 의한 핀 그리드 어레이 패키지에 대한 또 다른 실시예로써 나타낸 것으로, 상기에서 언급한 실시예와 동일한 부분은 다음에서 설명할 또 다른 실시예에서 동일 부호를 부여하며, 그에 대한 반복되는 구체적 설명은 생략하기로 한다.
도 6에 도시된 바와 같이, 반도체 칩(10)의 상부면에 형성된 본딩 패드(12)의 영역들에 각각 수직으로 도전성 핀(14)들이 본딩되고, 도전성 핀(14)들이 소정 길이 돌출되도록 반도체 칩(10)의 상부면에 몰더(18)가 몰딩되고, 도전성 핀(14)이 소정 길이 돌출되도록 몰더(32)가 몰더(18)의 상부면에 더 몰딩된다.
이때, 반도체 칩(10)의 상부면을 보호하는 몰더(18)의 평면적은 반도체 칩(10)의 상부면의 평면적과 동일하며, 도전성 핀(14)들의 고정력을 향상시키는 몰더(32)의 평면적 또한 반도체 칩(10)의 상부면의 평면적과 동일하다. 반도체 칩(10)의 평면적과 몰더(18)(32)의 평면적이 동일함으로써 핀 그리드 어레이 패키지의 실장면적을 최소화할 수 있다.
이러한 구조의 핀 그리드 어레이 패키지의 제조 과정은 도 5a 내지 도 5f에 도시된 바와 같이 웨이퍼(20) 상태의 반도체 칩(10)의 본딩 패드(12)들에 도전성 핀(14)들이 본딩되어 각각 전기적으로 연결되는 단계까지 제 1 실시예와 동일하며, 이후의 단계는 하기에서 설명한 바와 같다.
이와 같은 구조의 핀 그리드 어레이 패키지의 제조는 상기에서 언급한 실시예의 제조 공정 중에서 몰딩 공정을 완료한 후 다시 몰딩 공정을 한번더 진행함으로 완료된다.
이에 대한 또 다른 실시예에 의한 핀 그리드 어레이 패키지의 작용 및 효과는 상기에서 언급한 실시예의 작용 및 효과와 동일하다.
이상에서 살펴본 바와 같이 본 발명은 반도체 칩의 일면에 형성된 본딩 패드들에 각각 도전성 핀이 수직으로 본딩되고, 도전성 핀이 소정 길이 돌출되도록 반도체 칩의 일면 전체가 몰딩됨과 아울러 도전성 핀들이 관통되도록 반도체 칩의 일면의 평면적과 동일한 방열 패드가 설치되고, 방열 패드와 반도체 칩을 고정하는 소켓이 설치됨으로써 핀 그리드 어레이 패키지의 실장 면적이 최소화되는 효과가 있다.
또한, 웨이퍼 상태에서 반도체 칩들의 본딩 패드에 대하여 도전성 핀을 본딩하고, 반도체 칩이 형성된 웨이퍼의 일면에 몰딩 공정을 진행한 후 소잉 공정을 통해 반도체 칩 패키지들을 개별화함으로써 웨이퍼에 형성된 반도체 칩들에 대한 공정 진행횟수가 현저히 저하되어 제품을 대량생산할 수 있으며, 몰더의 소모량 또한 저하되는 효과가 있다.

Claims (15)

  1. 소정의 일면에 본딩패드들이 복수개 배열 형성된 반도체 칩;
    상기 각각의 본딩패드 영역에 수직으로 각각 본딩되어 전기적으로 연결되는 도전성 핀들;
    상기 핀들이 소정 길이 돌출되도록 상기 반도체 칩의 일면을 몰딩하는 몰더를 포함하여 구성됨을 특징으로 하는 핀 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 몰더는 2층구조로 이루어짐을 특징으로 하는 핀 그리드 어레이 패키지.
  3. 제 1 항에 있어서, 상기 핀들이 각각 관통되는 홀들을 갖는 방열패드가 상기 몰더상에 더 설치되는 것을 특징으로 하는 핀 그리드 어레이 패키지.
  4. 제 3 항에 있어서, 상기 방열패드와 상기 몰더의 평면적은 상기 반도체 칩의 일면의 평면적과 대응됨을 특징으로 하는 핀 그리드 어레이 패키지.
  5. 제 3 항에 있어서, 상기 방열패드와 상기 반도체 칩을 일체로 고정시키는 소켓을 더 포함하는 것을 특징으로 하는 핀 그리드 어레이 패키지.
  6. 제 5 항에 있어서, 상기 소켓은 폭이 상기 반도체 칩의 일면의 폭과 대응되는 소정 길이를 갖는 패널 형상으로, 상기 핀들을 관통하고 상기 방열패드의 상부모서리에서 수직으로 절곡되고 상기 반도체 칩의 하부모서리에서 수직으로 절곡되어 상기 반도체 칩의 하부면에서 면접되는 것을 특징으로 하는 핀 그리드 어레이 패키지.
  7. 소정의 일면에 복수개의 반도체 칩들이 형성된 웨이퍼를 준비하는 단계;
    상기 반도체 칩의 본딩패드들에 각각 도전성 보호 패드를 부착하는 단계;
    상기 보호 패드들의 상면이 표출되도록 상기 일면을 몰딩하는 단계;
    상기 몰딩 표면에 상기 보호 패드들을 접착하는 제거수단을 부착하는 단계;
    상기 제거수단을 상기 일면으로부터 분리하여 상기 제거수단에 부착된 상태로 분리되는 상기 보호패드들을 제거하는 단계;
    상기 보호 패드들이 제거된 공간에 도전성 핀들을 상기 본딩 패드들과 각각 전기적으로 연결시키는 단계;
    상기 반도체 칩을 개별화하기 위해 웨이퍼를 소잉하는 단계를 포함하는 것을 특징으로 하는 핀 그리드 어레이 패키지 제조 방법.
  8. 제 7 항에 있어서, 상기 소잉하는 단계 이후에 상기 핀들이 관통되도록 상기 몰딩 표면에 방열 패드를 설치하는 단계를 더 포함하는 것을 특징으로 하는 핀 그리드 어레이 패키지 제조 방법.
  9. 제 8 항에 있어서, 상기 방열 패드를 설치하는 단계 이후에 상기 방열 패드와 상기 반도체 칩을 일체로 고정시키는 소켓을 설치하는 단계를 더 포함하는 것을 특징으로 하는 핀 그리드 어레이 패키지 제조 방법.
  10. 제 7 항에 있어서, 상기 보호 패드는 상기 본딩 패드의 평면적 내측에 부착하는 것을 특징으로 하는 핀 그리드 어레이 패키지 제조 방법.
  11. 제 7 항에 있어서, 상기 보호 패드로 니켈을 사용하는 것을 특징으로 하는 핀 그리드 어레이 패키지 제조 방법.
  12. 제 11 항에 있어서, 상기 보호 패드로 솔더를 사용하는 것을 특징으로 하는 핀 그리드 어레이 패키지 제조 방법.
  13. 제 7 항에 있어서, 상기 제거수단을 상기 몰딩 표면 전면에 부착하는 것을 특징으로 하는 핀 그리드 어레이 패키지 제조 방법.
  14. 제 7 항에 있어서, 상기 제거수단으로 상기 몰딩 표면과의 접착 반응보다 상기 보호 패드와의 접착 반응이 우수한 접착필름을 사용하는 것을 특징으로 하는 핀 그리드 어레이 패키지 제조 방법.
  15. 제 7 항에 있어서, 상기 핀들을 상기 본딩 패드들에 각각 전기적으로 연결하는 단계 이후에 상기 핀들이 소정 길이 돌출되도록 상기 몰딩 표면을 몰딩하는 단계를 더 포함하는 것을 특징으로 하는 핀 그리드 어레이 패키지 제조 방법.
KR1019980028267A 1998-07-14 1998-07-14 핀 그리드 어레이 패키지와 그 제조방법 KR20000008454A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980028267A KR20000008454A (ko) 1998-07-14 1998-07-14 핀 그리드 어레이 패키지와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980028267A KR20000008454A (ko) 1998-07-14 1998-07-14 핀 그리드 어레이 패키지와 그 제조방법

Publications (1)

Publication Number Publication Date
KR20000008454A true KR20000008454A (ko) 2000-02-07

Family

ID=19544054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028267A KR20000008454A (ko) 1998-07-14 1998-07-14 핀 그리드 어레이 패키지와 그 제조방법

Country Status (1)

Country Link
KR (1) KR20000008454A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461012B1 (ko) * 2001-12-28 2004-12-13 동부전자 주식회사 초 경량 박핀 반도체 패키지
KR100646489B1 (ko) * 2004-11-12 2006-11-15 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461012B1 (ko) * 2001-12-28 2004-12-13 동부전자 주식회사 초 경량 박핀 반도체 패키지
KR100646489B1 (ko) * 2004-11-12 2006-11-15 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
US6611047B2 (en) Semiconductor package with singulation crease
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
KR910002035B1 (ko) 반도체 장치와 그 제조 방법
KR100251859B1 (ko) 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US7795715B2 (en) Leadframe based flash memory cards
US7350293B2 (en) Low profile ball-grid array package for high power
US20040046237A1 (en) Lead frame and method of manufacturing the same
US20060261450A1 (en) Leadframeless package structure and method
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP3837215B2 (ja) 個別半導体装置およびその製造方法
US8293572B2 (en) Injection molding system and method of chip package
US8389330B2 (en) Integrated circuit package system with package stand-off and method of manufacture thereof
JP4925832B2 (ja) 光センサを実装するための方法
JP3900613B2 (ja) 表面実装型チップ部品及びその製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
KR20000008454A (ko) 핀 그리드 어레이 패키지와 그 제조방법
EP0851489A2 (en) Improvements in or relating to integrated circuit devices
US8080448B1 (en) Semiconductor device with nested rows of contacts
KR100370838B1 (ko) Bga반도체패키지및그제조방법
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
KR101478759B1 (ko) 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법
KR100294912B1 (ko) 유에프피엘패키지및그제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination