TWI688217B - 振盪電路 - Google Patents

振盪電路 Download PDF

Info

Publication number
TWI688217B
TWI688217B TW106110937A TW106110937A TWI688217B TW I688217 B TWI688217 B TW I688217B TW 106110937 A TW106110937 A TW 106110937A TW 106110937 A TW106110937 A TW 106110937A TW I688217 B TWI688217 B TW I688217B
Authority
TW
Taiwan
Prior art keywords
value
period
frequency
accumulation
reference signal
Prior art date
Application number
TW106110937A
Other languages
English (en)
Other versions
TW201803273A (zh
Inventor
宮原健
Original Assignee
日商日本電波工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本電波工業股份有限公司 filed Critical 日商日本電波工業股份有限公司
Publication of TW201803273A publication Critical patent/TW201803273A/zh
Application granted granted Critical
Publication of TWI688217B publication Critical patent/TWI688217B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明抑制振盪電路的構成元件的劣化。振盪電路（1）包括：振盪器（40），輸出與所輸入的頻率設定值對應的頻率的振盪訊號；相位誤差計數器（101），對與從外部輸入的基準訊號的週期對應的期間內的振盪訊號的脈衝數進行計數；以及設定值生成部（20），基於相位誤差計數器（101）所計數出的脈衝數，按規定期間生成頻率設定值。

Description

振盪電路
本發明涉及一種輸出振盪訊號的振盪電路。
以往，輸出與所輸入的振盪訊號同步的振盪訊號的振盪電路已為人所知。在專利文獻1中公開了如下振盪電路，所述振盪電路確定對輸入訊號進行分頻所得的訊號與對振盪訊號進行分頻所得的訊號之間的相位差，並輸出與表示已確定的相位差的控制值對應的頻率的振盪訊號。 [現有技術文獻] [專利文獻]
[專利文獻1]國際專利公開第2009/034917號公報
[發明所要解決的問題] 在現有的振盪電路中，根據相位差來輸出控制值的環路濾波器（loop filter）一直進行動作。對於在高溫環境下進行動作的振盪電路來說，若環路濾波器一直進行動作，則會產生環路濾波器中所含的元件（例如CPU）在短時間內劣化的問題。
因此，本發明是鑒於所述方面而成的發明，目的在於提供一種能夠抑制構成元件的劣化的振盪電路。 [解決問題的技術手段]
本發明的一方式的振盪電路包括：振盪部，輸出具有與所輸入的頻率設定值對應的頻率的振盪訊號；計數部，對與從外部輸入的基準訊號的週期對應的期間內的所述振盪訊號的脈衝數進行計數；以及設定值生成部，基於所述計數部所計數出的所述脈衝數，按規定期間生成所述頻率設定值。
所述振盪電路還可以包括累加部，所述累加部按所述基準訊號的週期，計算出對應於所述振盪訊號的頻率的基準脈衝數與所述振盪訊號的脈衝數之間的差分的累加值，並按所述基準訊號的週期的規定倍的期間來輸出所述累加值，所述設定值生成部基於所述累加值來控制所述頻率設定值。
所述設定值生成部也可以按所述基準訊號的週期的整數倍的累加期間啟動，並基於所述累加值來使所述頻率設定值發生變化。
所述累加部例如每當所述累加期間結束時，將所述累加值初始化。所述累加部也可以將所述累加期間結束的時間點的第一累加值、與下一個所述累加期間中的第二累加值相加，由此計算出所述累加值。
另外，所述累加部也可以按所述累加期間來輸出所述累加值，所述累加期間是基於使所述振盪訊號與所述基準訊號同步所允許的時間來決定。
所述設定值生成部也可以基於使多個所述累加值平滑化而生成的平滑化積分值來產生所述頻率設定值。 [發明的效果]
根據本發明，產生能夠抑制振盪電路的構成元件的劣化的效果。
圖1是表示本實施方式的振盪電路1的構成的圖。振盪電路1輸出與從外部輸入的基準訊號同步且頻率比基準訊號更高的振盪訊號。基準訊號例如是每秒輸出一個脈衝的1PPS（Pulse Per Second（每秒脈衝數））訊號。
振盪電路1包括相位誤差檢測部10、設定值生成部20、加法器30及振盪器40。 相位誤差檢測部10包括相位誤差計數器101與累加器102作為用以對基準訊號與振盪訊號之間的相位誤差進行檢測的構成。相位誤差檢測部10包含現場可程式設計閘陣列（Field Programmable Gate Array，FPGA）或特殊應用積體電路（Application Specific Integrated Circuit，ASIC）等邏輯電路。
相位誤差是基準訊號與振盪訊號的相位差和所述相位差的目標值之間的差。在本實施方式中，基準訊號與振盪訊號之間的相位差的目標值為0，相位誤差相當於基準訊號與振盪訊號之間的相位差。相位誤差檢測部10計算出對應於基準訊號與振盪訊號之間的相位誤差的頻率控制值，並將計算出的頻率控制值輸出至設定值生成部20。
基準訊號與振盪訊號輸入至相位誤差計數器101。相位誤差計數器101是具有計數器的計數部，所述計數器對與基準訊號的週期對應的期間內的振盪訊號的脈衝數進行計數。相位誤差計數器101是每當振盪訊號的脈衝輸入時計數值會發生增減的計數器，並按基準訊號的上升時刻，將此時間點的計數值輸出至累加器102。
相位誤差計數器101的計數動作的週期在基準訊號與振盪訊號之間的相位誤差為0的情況下，被設定為達到基準訊號的週期的整數分之一。例如，在基準訊號的週期為1秒的情況下，相位誤差計數器101被設定為使得計數值以0.125秒的週期（相當於8 Hz的頻率）恢復至相同值。在振盪訊號的頻率為40 MHz的情況下，計數值以40×106 ÷8＝5×106 的幅度發生變化。
圖2A至圖2C是用以對相位誤差計數器101的動作進行說明的圖。圖2A表示無相位差時的狀態。在基準訊號的上升變化點處，相位誤差計數器101的計數值變為0。然後，每當振盪訊號的脈衝輸入至相位誤差計數器101時，計數值增加至最大值（例如+2.5×106 ）後，計數值減少至最小值（例如-2.5×106 ），然後計數值增加。
如圖2A所示，在基準訊號與振盪訊號之間無相位差的情況下，基準訊號的上升時間點處的計數值為0，相位誤差計數器101輸出0作為計數值。 相對於此，如圖2B所示，在基準訊號的頻率高於振盪訊號的頻率的情況下，與圖2A的情況相比，計數器輸出的週期縮短，因此，相位誤差計數器101在基準訊號的上升時刻處，輸出正值（+X）作為計數值。
另外，如圖2C所示，在基準訊號的頻率低於振盪訊號的頻率的情況下，與圖2A的情況相比，計數器輸出的週期延長。因此，相位誤差計數器101在基準訊號的上升時刻處，輸出負值（-X）作為計數值。
返回至圖1來對累加器102進行說明。累加器102計算出對應於振盪訊號的頻率的基準脈衝數與振盪訊號的脈衝數之間的差分的累加值，並按基準訊號的週期的規定倍的期間來輸出累加值。基準脈衝數是振盪訊號的頻率（例如20 MHz）除以基準訊號的頻率（例如1 Hz）所得的數。累加器102基於在基準訊號的週期的整數倍的累加期間（例如32秒）內對相位誤差計數器101輸入的計數值相加所得的值，來計算累加值。
累加器102按基準訊號的每個週期來取得相位誤差計數器101的計數值，並累積所取得的計數值。接著，每當累加期間結束時，累加器102計算出在累加期間中累積的計數值的最新值來作為累加值。每當累加期間結束時，累加器102將計算出的累加值輸出至設定值生成部20。另外，累加器102也可以每當累加期間結束時，將累加值初始化為0。
再者，累加器102也可以按基準訊號的每個週期，計算出從相位誤差計數器101輸入的最近的M個計數值的移動平均值或累積平均值來作為累加值，由此，計算出基準訊號與振盪訊號之間的相位誤差的平均值。
設定值生成部20基於相位誤差計數器101所計數出的脈衝數，按規定期間生成頻率設定值。具體來說，每當按基準訊號的週期的整數倍的期間累加值從累加器102輸入時，設定值生成部20基於累加值生成用以對加法器30的振盪訊號的頻率進行控制的頻率設定值，並將所生成的頻率設定值輸出至加法器30。設定值生成部20在累加值表示正值的情況下，輸出用以使振盪訊號的頻率降低的頻率設定值，在累加值表示負值的情況下，輸出用以使振盪訊號的頻率升高的頻率設定值。
設定值生成部20例如是中央處理單元（Central Processing Unit，CPU），其與累加值從累加器102輸入的時刻同步地按基準訊號的週期的整數倍的累加期間啟動，並基於累加值來使頻率設定值發生變化。設定值生成部20例如基於使多個累加值平滑化而生成的平滑化積分值來生成頻率設定值。由此，設定值生成部20能夠使振盪訊號的頻率平緩地發生變化。
圖3是表示設定值生成部20的構成的圖。設定值生成部20包括乘法器201、乘法器202、加法器203、延遲電路204及加法器205。 從累加器102輸入的累加值輸入至乘法器201及乘法器202。乘法器201將係數A乘以累加值所得的乘法值輸入至加法器203。
加法器203將從乘法器201輸入的乘法值輸出至延遲電路204。延遲電路204的延遲時間P被設定為與累加值從相位誤差檢測部10輸入的週期相等，延遲電路204將延遲後的值輸出至加法器205，並且輸出至加法器203。加法器203將從乘法器201輸入的乘法值、與從延遲電路204輸入的延遲後的值（即，基於來自相位誤差檢測部10的前一個週期的累加值的乘法值）相加。
乘法器202將係數B乘以累加值所得的乘法值輸入至加法器205。加法器205生成將從延遲電路204輸入的值與從乘法器202輸入的值相加後的頻率設定值。設定值生成部20能夠通過如上所述的構成，輸出使累加值平滑化後的頻率設定值。
設定值生成部20根據是使振盪訊號高速地與基準訊號同步，還是低速地與基準訊號同步，來選擇輸入至乘法器201的係數A及輸入至乘法器202的係數B。另外，設定值生成部20將延遲電路204的延遲時間P設定為與累加值從相位誤差檢測部10輸入的週期相等。
加法器30將偏置（offset）值與設定值生成部20所輸出的頻率設定值相加。偏置值相當於振盪訊號的頻率的目標值的值，且是在相位誤差為0的情況下與所輸出的振盪訊號的頻率對應的值。加法器30將從設定值生成部20輸入的頻率設定值與偏置值相加，由此，能夠根據基準訊號與振盪訊號之間的相位誤差，使振盪訊號的頻率以振盪訊號的目標頻率周邊的頻率發生變化。
振盪器40輸出如下頻率的振盪訊號，所述頻率與加法器30中偏置值與頻率設定值相加所得的設定值對應。振盪器40可以包含CPU，也可以包含電壓控制振盪器（Voltage Controlled Oscillator）。 [變形例1]
在以上的說明中說明了如下例子，即，每當累加期間結束時，累加器102將累加值初始化，但累加器102也可以使累加值累積，並將累加期間結束的時間點的第一累加值、與下一個累加期間中的第二累加值相加，由此計算出累加值。由此，例如在存在不輸入基準訊號的期間的情況下，能夠消除此期間累積的相位誤差，並且使振盪訊號與基準訊號同步。振盪電路1也可以包括用以對通常模式與相位復原模式進行切換的暫存器（register），所述通常模式是指每當累加期間結束時，累加器102將累加值初始化，所述相位復原模式是指即使累加期間結束，也不將累加值初始化，以消除累積的相位誤差。
圖4A和圖4B是用以對產生保持（holdover）時的動作進行說明的圖，所述保持處於不輸入基準訊號的狀態。在圖4中表示了如下情況下的動作，所述情況是指按基準訊號的每個週期，計數值發生變化，計數器值的累積值增加，且累加器102按基準訊號的週期的4倍的期間來將累積值初始化。
圖4A是表示在產生保持的期間，將相位誤差計數器101的計數值清零的通常模式的動作的圖。在此情況下，在保持結束後，累積值變為0。
相對於此，圖4B是表示在產生保持的期間，使相位誤差計數器101自由振盪（free run）的相位復原模式的動作的圖。在此情況下，在保持結束後，相位誤差累積，累積值變為+10。由於累積相位誤差而得的累積值以所述方式保持，頻率設定值基於累加期間的結束時間點的累加值（在圖4B的情況下為+35）來生成。結果是，振盪器40能夠透過將保持期間所產生的相位誤差抵消的方式，使振盪訊號的頻率發生變化。 [變形例2]
在圖2A至圖2C中表示了如下例子，即，相位誤差計數器101所輸出的計數值在-2.5×106 至+2.5×106 的範圍內發生變化，但相位誤差計數器101所輸出的計數值的變化方式不限於此。 圖5A至圖5C是用以對本變形例的相位誤差計數器101的動作進行說明的圖。在圖5A至圖5C中，計數值在0至5.0×106 的範圍內發生變化。在此情況下，當基準訊號的頻率與振盪訊號的頻率相等時，如圖5A所示，累加期間結束的時間點的計數值變為0。
另外，在基準訊號的頻率高於振盪訊號的頻率的情況下，如圖5B所示，累加期間結束的時間點的計數值變為2.5×106 以下。另外，在基準訊號的頻率低於振盪訊號的頻率的情況下，如圖5C所示，累加期間結束的時間點的計數值大於2.5×106 。 [變形例3]
在以上的說明中，說明了累加期間已固定的情況，但累加器102也可以按基於如下時間決定的累加期間來輸出累加值，所述時間是直至使振盪訊號與基準訊號同步為止所允許的時間。例如，在需要高速同步的情況下，累加器102能夠通過與低速同步的情況相比縮短累加期間而在短時間內消除相位誤差。 [本實施方式的振盪電路1的效果]
如以上的說明所述，振盪電路1的相位誤差計數器101對與從外部輸入的基準訊號的週期對應的期間內的振盪訊號的脈衝數進行計數，累加器102計算出計數值的累加值。接著，設定值生成部20基於相位誤差計數器101所計數出的脈衝數的累加值，按規定期間生成頻率設定值。
因為振盪電路1具有如上所述的構成，所以設定值生成部20只要在輸出累加值的時刻啟動而進行生成頻率設定值的動作即可，在除此以外的期間，能夠維持休眠狀態。因此，振盪電路1能夠像恒溫晶體振盪器（Oven Controlled Crystal Oscillator，OCXO）那樣，在較高的溫度（例如約85℃）下使用，即使在設定值生成部20包含CPU的情況下，與以往相比也能夠縮短設定值生成部20的工作時間，因此，能夠抑制構成設定值生成部20的元件（例如CPU）的劣化並延長元件壽命。
以上，使用實施方式對本發明進行了說明，但本發明的技術範圍並不限定於所述實施方式所記載的範圍。對於本領域技術人員來說，顯然能夠對所述實施方式添加多種變更或改良。根據權利要求書的記載，顯然此種添加有變更或改良的方式也可包含于本發明的技術範圍中。
例如，設定值生成部20也可以不基於從累加器102輸入的累加值，而是按相位誤差計數器101輸出計數值的時刻，基於計數值來計算出頻率設定值。
1‧‧‧振盪電路10‧‧‧相位誤差檢測部20‧‧‧設定值生成部30‧‧‧加法器40‧‧‧振盪器101‧‧‧相位誤差計數器102‧‧‧累加器201‧‧‧乘法器202‧‧‧乘法器203‧‧‧加法器204‧‧‧延遲電路205‧‧‧加法器A‧‧‧係數B‧‧‧係數P‧‧‧延遲時間
圖1是表示本實施方式的振盪電路的構成的圖。 圖2A至圖2C是用以對相位誤差計數器的動作進行說明的圖。 圖3是表示設定值生成部的構成的圖。 圖4和圖4B是用以對產生保持時的動作進行說明的圖。 圖5A至圖5C是用以對相位誤差計數器的動作的變形例進行說明的圖。
1‧‧‧振盪電路
10‧‧‧相位誤差檢測部
20‧‧‧設定值生成部
30‧‧‧加法器
40‧‧‧振盪器
101‧‧‧相位誤差計數器
102‧‧‧累加器

Claims (6)

  1. 一種振盪電路，包括：振盪部，輸出具有與所輸入的頻率設定值對應的頻率的振盪訊號；計數部，對與從外部輸入的基準訊號的週期對應的期間內的所述振盪訊號的脈衝數進行計數；設定值生成部，基於所述計數部所計數出的所述脈衝數，按規定期間生成所述頻率設定值；以及累加部，所述累加部按所述基準訊號的週期，計算出對應於所述振盪訊號的頻率的基準脈衝數與所述振盪訊號的脈衝數之間的差分的累加值，並按所述基準訊號的週期的規定倍的期間來輸出所述累加值，所述設定值生成部基於所述累加值來控制所述頻率設定值。
  2. 如申請專利範圍第1項所述的振盪電路，其中所述設定值生成部按所述基準訊號的週期的整數倍的累加期間啟動，並基於所述累加值來使所述頻率設定值發生變化。
  3. 如申請專利範圍第2項所述的振盪電路，其中每當所述累加期間結束時，所述累加部將所述累加值初始化。
  4. 如申請專利範圍第2項所述的振盪電路，其中所述累加部將所述累加期間結束的時間點的第一累加值、與下一個所述累加期間中的第二累加值相加，由此計算出所述累加值。
  5. 如申請專利範圍第2項至第4項中任一項所述的振盪電路，其中所述累加部按所述累加期間來輸出所述累加值，所述累加期間是基於使所述振盪訊號與所述基準訊號同步所允許的時間來決定。
  6. 如申請專利範圍第1項至第4項中任一項所述的振盪電路，其中所述設定值生成部基於使多個所述累加值平滑化而生成的平滑化積分值來生成所述頻率設定值。
TW106110937A 2016-04-01 2017-03-31 振盪電路 TWI688217B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-074502 2016-04-01
JP2016074502A JP6653964B2 (ja) 2016-04-01 2016-04-01 発振回路

Publications (2)

Publication Number Publication Date
TW201803273A TW201803273A (zh) 2018-01-16
TWI688217B true TWI688217B (zh) 2020-03-11

Family

ID=59961305

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110937A TWI688217B (zh) 2016-04-01 2017-03-31 振盪電路

Country Status (4)

Country Link
US (1) US10374619B2 (zh)
JP (1) JP6653964B2 (zh)
CN (1) CN107276584B (zh)
TW (1) TWI688217B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10635066B2 (en) * 2016-12-19 2020-04-28 Kohler Co. Generator system architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259328B1 (en) * 1999-12-17 2001-07-10 Network Equipment Technologies, Inc. Method and system for managing reference signals for network clock synchronization
TW200629712A (en) * 2005-02-03 2006-08-16 Mediatek Inc Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof
CN102017421A (zh) * 2008-04-22 2011-04-13 高通股份有限公司 校准用于数字锁相回路(dpll)的时间-数字转换器(tdc)的通电门控窗口的系统和方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867466B2 (ja) * 1989-09-22 1999-03-08 松下電器産業株式会社 Ｐｌｌ回路
JP3275222B2 (ja) * 1994-03-04 2002-04-15 富士通株式会社 位相同期発振器
JPH0856153A (ja) * 1994-08-12 1996-02-27 Nec Corp 周波数補正機能を有する発振回路
JPH11195986A (ja) * 1997-12-26 1999-07-21 Hitachi Denshi Ltd 集積回路
EP0939491B1 (en) * 1998-02-27 2007-04-18 Lucent Technologies Inc. Clock pulse generator
JP3665512B2 (ja) * 1999-07-12 2005-06-29 株式会社東芝 二値信号の比較装置及びこれを用いたｐｌｌ回路
JP3415574B2 (ja) * 2000-08-10 2003-06-09 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ回路
JP2009005288A (ja) * 2007-06-25 2009-01-08 Sanyo Electric Co Ltd クロック生成回路
CN101803196B (zh) 2007-09-12 2012-11-14 日本电气株式会社 抖动抑制电路和抖动抑制方法
JP5064360B2 (ja) * 2008-11-26 2012-10-31 古野電気株式会社 基準信号発生装置
CN102460973A (zh) * 2009-06-10 2012-05-16 松下电器产业株式会社 数字pll电路、半导体集成电路、显示装置
JP5225229B2 (ja) * 2009-07-28 2013-07-03 三菱電機株式会社 Ｐｌｌ回路
US8373460B2 (en) * 2011-03-28 2013-02-12 Freescale Semiconductor, Inc. Dual loop phase locked loop with low voltage-controlled oscillator gain
JP6680121B2 (ja) * 2016-01-06 2020-04-15 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259328B1 (en) * 1999-12-17 2001-07-10 Network Equipment Technologies, Inc. Method and system for managing reference signals for network clock synchronization
TW200629712A (en) * 2005-02-03 2006-08-16 Mediatek Inc Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof
CN102017421A (zh) * 2008-04-22 2011-04-13 高通股份有限公司 校准用于数字锁相回路(dpll)的时间-数字转换器(tdc)的通电门控窗口的系统和方法

Also Published As

Publication number Publication date
US20170288685A1 (en) 2017-10-05
TW201803273A (zh) 2018-01-16
CN107276584B (zh) 2022-05-03
JP2017188727A (ja) 2017-10-12
CN107276584A (zh) 2017-10-20
JP6653964B2 (ja) 2020-02-26
US10374619B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
TWI568187B (zh) 與可變頻率成比例之多相位脈衝寬度調變之產生
JP2018129670A5 (zh)
JP2008028854A (ja) クロック生成装置
CN110967959B (zh) 包括由电子装置控制其操作的机械机芯的钟表
TWI688217B (zh) 振盪電路
JP6152014B2 (ja) スペクトラム拡散クロック生成回路、クロック乗せ換え回路、集積回路及び画像読み取り装置
KR101297413B1 (ko) 적응형 클럭 생성 장치 및 방법
US20170163409A1 (en) Phase synchronization circuit and phase synchronization method
JP4198639B2 (ja) 割り込み発生回路
TWI675280B (zh) 時脈產生電路及其時脈調整方法
JP6317550B2 (ja) Ｅｍｉ対策回路
JP2015015540A5 (zh)
JP5566310B2 (ja) Ｇｐｓジッタ低減装置
JP6623745B2 (ja) 電子回路及び発振器の制御方法
JP4371598B2 (ja) 逓倍クロック発生回路
JP5811914B2 (ja) 位相同期回路および位相比較方法
TW202103449A (zh) 時間校正電路以及其時間校正方法
JP6500550B2 (ja) タイマ補正装置、タイマ補正方法及びタイマ補正プログラム
JP6274638B2 (ja) 周波数調整回路および周波数調整方法
JP6167946B2 (ja) 電子制御装置
JP2011139285A (ja) ジッタ除去回路
JP5792025B2 (ja) 半導体装置及びノイズ除去装置
JP2011109161A (ja) 温度補償型発振装置、温度補償方法及び温度補償プログラム
CN105323057B (zh) 一种irig106系统的时钟同步方法
KR102472946B1 (ko) 신호 복원 회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees