TWI658538B - 在電漿切割期間藉由晶圓框架支撐環冷卻之切割膠帶熱管理 - Google Patents

在電漿切割期間藉由晶圓框架支撐環冷卻之切割膠帶熱管理 Download PDF

Info

Publication number
TWI658538B
TWI658538B TW104115065A TW104115065A TWI658538B TW I658538 B TWI658538 B TW I658538B TW 104115065 A TW104115065 A TW 104115065A TW 104115065 A TW104115065 A TW 104115065A TW I658538 B TWI658538 B TW I658538B
Authority
TW
Taiwan
Prior art keywords
cooling
chuck
plasma
substrate
substrate carrier
Prior art date
Application number
TW104115065A
Other languages
English (en)
Other versions
TW201603196A (zh
Inventor
Wei-Sheng Lei
類維生
Prabhat Kumar
庫瑪普拉罕
Brad Eaton
伊頓貝德
Ajay Kumar
庫默亞傑
Original Assignee
Applied Materials, Inc.
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials, Inc., 美商應用材料股份有限公司 filed Critical Applied Materials, Inc.
Publication of TW201603196A publication Critical patent/TW201603196A/zh
Application granted granted Critical
Publication of TWI658538B publication Critical patent/TWI658538B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)

Abstract

本發明描述切割半導體晶圓之方法及設備，每一晶圓具有複數個積體電路。在一實例中，切割具有複數個積體電路的半導體晶圓之方法涉及將基板載體所支撐之基板引入電漿蝕刻腔室中。基板上具有經圖案化遮罩，該經圖案化遮罩覆蓋積體電路並曝露基板之劃道。基板載體具有背側。該方法亦涉及在電漿蝕刻腔室之夾盤上支撐基板載體之背側的至少一部分。該方法亦涉及冷卻基板載體之實質上整個背側，該冷卻涉及藉由夾盤冷卻基板載體之背側的至少第一部分。該方法亦涉及在執行冷卻基板載體之實質上整個背側的同時經由劃道電漿蝕刻基板以切單積體電路。

Description

在電漿切割期間藉由晶圓框架支撐環冷卻之切割膠帶熱管理
本發明之實施例係關於半導體處理領域，且更特定言之，係關於切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。
在半導體晶圓處理中，在由矽或其他半導體材料構成的晶圓(亦稱為基板)上形成積體電路。大體而言，利用各種材料之層形成積體電路，該等材料為半導體、導體或者絕緣體。使用各種熟知製程摻雜、沉積及蝕刻該等材料以形成積體電路。每一晶圓經處理形成眾多含有積體電路的個別區域，該等區域被稱為晶粒。
在積體電路形成製程之後，「切割」晶圓以使個別晶粒彼此分離以便封裝或以未封裝形式用於較大電路內。用於晶圓切割的兩種主要技術為劃線及鋸切。在使用劃線情況中，沿預形成之劃割線跨越晶圓表面移動金剛石鑲頭劃線器。該等劃割線沿晶粒之間的空間延伸。該等空間通常被稱為「劃道(streets)」。金剛石劃線器沿劃道在晶圓表面中形成淺劃痕。在諸如利用滾軸施加壓力後，沿劃割線分 離晶圓。晶圓的斷裂遵循晶圓基板之晶格結構。劃線可用於厚度約10密耳(千分之一吋)或以下的晶圓。對於較厚晶圓，鋸切係目前用於切割之較佳方法。
在使用鋸切情況中，以高的每分鐘轉數旋轉的金剛石鑲頭鋸接觸晶圓表面，並沿劃道鋸切晶圓。將晶圓安裝在支撐構件上，該支撐構件為諸如跨越薄膜框拉伸的黏合薄膜，並將鋸反復應用於垂直與水平劃道兩者。劃線或鋸切的一個問題在於可沿晶粒之斷裂邊緣形成碎屑及槽。另外，可形成裂紋，且該等裂紋可自晶粒邊緣傳播至基板內，並導致積體電路不可使用。碎裂及開裂尤其是劃線所具有的問題，因為僅可對正方形或矩形晶粒之一側按晶體結構之<110>方向劃線。因此，晶粒之另一側之斷裂產生鋸齒狀分離線。由於碎裂及開裂，晶圓上的晶粒之間需要額外間距，以防止損壞積體電路，例如，使碎屑及裂紋與實際積體電路保持距離。由於間隔要求，所以在標準尺寸之晶圓上形成的晶粒不多，且浪費了本可用於電路系統之晶圓使用面積。鋸之使用加重了半導體晶圓上的使用面積浪費。鋸刃之厚度約為15微米。因此，為確保由鋸產生的切口周圍之開裂及其他損壞不損害積體電路，通常必須將每一晶粒之電路系統分離三百至五百微米。此外，在切割後，每一晶粒需要大量清潔以移除產生自鋸切製程的顆粒及其他污染物。
亦已經使用電漿切割，但電漿切割亦可具有限制。舉例而言，妨礙電漿切割實施的一個限制可為成本。用於圖案化抗蝕劑的標準微影術操作可導致實施成本過高。可能妨礙電漿切割實施的另一限制在於在沿劃道切割常見金屬(例如，銅)時對該等常見金屬之電漿處理可產生生產問題或產量限制。
本發明之實施例包括切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。
在一實施例中，切割具有複數個積體電路的半導體晶圓之方法涉及將基板載體所支撐之基板引入電漿蝕刻腔室中。基板上具有經圖案化遮罩，該經圖案化遮罩覆蓋積體電路並曝露基板之劃道。基板載體具有背側。該方法亦涉及在電漿蝕刻腔室之夾盤上支撐基板載體之背側的至少一部分。該方法亦涉及冷卻基板載體之實質上整個背側，該冷卻涉及藉由夾盤冷卻基板載體之背側的至少第一部分。該方法亦涉及在執行冷卻基板載體之實質上整個背側的同時經由劃道電漿蝕刻基板以切單積體電路。
在另一實施例中，電漿蝕刻腔室包括安置於電漿蝕刻腔室之上部區域中的電漿源。將冷卻夾盤安置在電漿源下方，該冷卻夾盤用於支撐基板載體之第一部分。冷卻同心環圍繞冷卻夾盤，該冷卻同心 環用於支撐基板載體之第二部分。冷卻夾盤與冷卻同心環一起用於冷卻基板載體之實質上整個背側。
在另一實施例中，電漿蝕刻腔室包括安置於電漿蝕刻腔室之上部區域中的電漿源。將冷卻夾盤安置在電漿源下方，該冷卻夾盤用於支撐及冷卻基板載體之實質上整個背側。
100‧‧‧半導體晶圓
102‧‧‧區域
104‧‧‧劃道
106‧‧‧劃道
200‧‧‧遮罩
202‧‧‧縫隙
204‧‧‧縫隙
206‧‧‧區域
300‧‧‧基板載體
302‧‧‧襯帶
304‧‧‧膠帶環/帶框/框架
306‧‧‧晶圓/基板
400‧‧‧晶圓/晶圓載體對
402‧‧‧晶圓屏蔽環
404‧‧‧晶圓/基板載體
406‧‧‧帶框
408‧‧‧切割膠帶
410‧‧‧晶圓/基板
412‧‧‧環形環
414‧‧‧中央開口
420‧‧‧加大冷卻夾盤
422‧‧‧冷卻夾盤
424‧‧‧冷卻同心夾盤環
500‧‧‧主動冷卻遮蔽環/電漿熱屏蔽
502‧‧‧環部分
504‧‧‧內部開口
506‧‧‧部分
600‧‧‧支撐設備
602‧‧‧陰極
604‧‧‧主動冷卻遮蔽環
605‧‧‧圓環
606‧‧‧饋通波紋管
608‧‧‧電漿曝露耦合器
610‧‧‧垂直柱
612‧‧‧襯墊
614‧‧‧電動化總成
616‧‧‧外殼
720‧‧‧一對流體連接件
830‧‧‧外部波紋管
832‧‧‧內部套筒
834‧‧‧連接件
900‧‧‧電漿熱屏蔽
902‧‧‧第一上表面/上表面部分
904‧‧‧第二上表面區域/上表面部分
906‧‧‧傾斜區域/上表面部分
912‧‧‧第一下表面/底表面之區域
914‧‧‧第二下表面/底表面之區域
916‧‧‧傾斜區域/底表面之區域
1000‧‧‧遮蔽環
1050‧‧‧接觸特徵
1052‧‧‧縫隙/空腔
1100‧‧‧蝕刻反應器
1102‧‧‧腔室
1104‧‧‧端效器
1106‧‧‧基板/晶圓載體
1108‧‧‧電感耦合電漿源
1110‧‧‧節流閥
1112‧‧‧渦輪分子泵
1114‧‧‧陰極總成
1115‧‧‧遮蔽環總成
1116‧‧‧致動器
1118‧‧‧遮蔽環致動器
1200‧‧‧流程圖
1202‧‧‧操作
1204‧‧‧操作
1206‧‧‧操作
1208‧‧‧操作
1210‧‧‧操作
1302‧‧‧遮罩
1304‧‧‧半導體晶圓/基板
1306‧‧‧積體電路
1307‧‧‧劃道
1308‧‧‧經圖案化遮罩
1310‧‧‧縫隙
1312‧‧‧溝槽
1314‧‧‧基板載體
1316‧‧‧晶粒黏著薄膜
1318‧‧‧晶粒黏著薄膜部分
1400A‧‧‧通孔
1400B‧‧‧通孔
1400C‧‧‧通孔
1402A‧‧‧損傷
1402B‧‧‧損傷
1402C‧‧‧損傷
1500‧‧‧佈置
1502‧‧‧佈置
1600‧‧‧半導體晶圓/基板
1602‧‧‧半導體晶圓/基板
1700‧‧‧系統/製程工具
1702‧‧‧工廠介面
1704‧‧‧負載鎖
1706‧‧‧群集工具
1710‧‧‧雷射劃線設備
1712‧‧‧沉積室
1714‧‧‧潤濕/乾燥站
1800‧‧‧電腦系統
1802‧‧‧處理器
1804‧‧‧主記憶體
1806‧‧‧靜態記憶體
1808‧‧‧網路介面裝置
1810‧‧‧視訊顯示單元
1812‧‧‧文數字輸入裝置
1814‧‧‧游標控制裝置
1816‧‧‧訊號產生裝置
1818‧‧‧二級記憶體
1820‧‧‧網路
1822‧‧‧軟體
1826‧‧‧處理邏輯
1830‧‧‧匯流排
1832‧‧‧機器可存取儲存媒體
第1圖圖示根據本發明之實施例的待切割之半導體晶圓之俯視平面圖。
第2圖圖示根據本發明之實施例的其上形成有切割遮罩的待切割之半導體晶圓之俯視平面圖。
第3圖圖示根據本發明之實施例的適合於在切單製程期間支撐晶圓之基板載體之平面圖。
第4圖圖示根據本發明之實施例的(a)藉由冷卻加大夾盤或(b)藉由冷卻同心夾盤環與冷卻夾盤對所支撐之基板載體。
第5圖圖示根據本發明之另一實施例的第3圖之基板載體，該基板載體具有上覆主動冷卻遮蔽環或電漿熱屏蔽或兩者，並具有下層冷卻同心夾盤環或冷卻加大夾盤。
第6圖圖示根據本發明之實施例的在電漿腔室中用於熱耗散之主動冷卻遮蔽環之斜視圖，其 中該主動冷卻遮蔽環相對於所示蝕刻陰極定位及相對於所示晶圓支撐件定尺寸。
第7圖圖示根據本發明之實施例的第6圖之支撐設備之電漿曝露耦合器的放大視圖。
第8圖圖示根據本發明之實施例的第6圖之支撐設備之饋通波紋管的放大視圖。
第9圖圖示根據本發明之實施例的電漿熱屏蔽之斜俯視圖及斜仰視圖。
第10圖圖示根據本發明之實施例的定位於遮蔽環之頂表面上的第9圖之電漿熱屏蔽的放大傾斜橫截面視圖。
第11圖圖示根據本發明之實施例的蝕刻反應器之橫截面視圖。
第12圖係表示根據本發明之實施例的切割包括複數個積體電路之半導體晶圓之方法中的操作之流程圖。
第13A圖圖示根據本發明之實施例在執行切割半導體晶圓之方法期間的包括複數個積體電路之半導體晶圓之橫截面視圖，該視圖對應於第12圖之流程圖之操作1202。
第13B圖圖示根據本發明之實施例在執行切割半導體晶圓之方法期間的包括複數個積體電路之半導體晶圓之橫截面視圖，該視圖對應於第12圖之流程圖之操作1204。
第13C圖圖示根據本發明之實施例在執行切割半導體晶圓之方法期間的包括複數個積體電路之半導體晶圓之橫截面視圖，該視圖對應於第12圖之流程圖之操作1210。
第14圖圖示根據本發明之實施例使用處於飛秒範圍內的雷射脈衝之效應對比使用較長脈衝時間之效應。
第15圖圖示根據本發明之實施例藉由使用較窄劃道實現之半導體晶圓之壓實性對比可受限於最小寬度之習知切割之壓實性。
第16圖圖示根據本發明之實施例允許較緻密填充且因此每個晶圓具有更多晶粒之自由形式積體電路排列對比柵格對準方法。
第17圖圖示根據本發明之實施例用於雷射及電漿切割晶圓或基板的工具佈置之方塊圖。
第18圖圖示根據本發明之實施例的示例性電腦系統之方塊圖。
本發明描述切割半導體晶圓之方法及設備，每一晶圓上具有複數個積體電路。在下文描述中闡述眾多特定細節，諸如用於薄晶圓之基板載體、劃線與電漿蝕刻條件及材料範圍，以便提供對本發明之實施例的透徹理解。對熟習此項技術者將顯而易見的是，可在無該等特定細節的情況下實施本發明之實施 例。在其他情況中，並未詳細描述諸如積體電路製造之熟知的態樣，以免不必要地模糊本發明之實施例。此外，應理解，圖式中所示之各個實施例為說明性表示，且不一定按比例繪製。
本文所描述之一或更多個實施例係針對在電漿切割期間經由晶圓框架支撐環冷卻之切割膠帶熱管理。一或更多個實施例係針對混合式雷射劃線及電漿蝕刻晶粒切單製程。
為了提供情境，在電漿切割安裝於帶框上的晶圓期間，抵抗切割膠帶熱損傷或劣化以確保成功的電漿蝕刻處理之熱管理可為關鍵的。電漿處理期間的過度加熱可導致切割膠帶開裂、燒毀或畸變，或者導致諸如切割膠帶與支撐框架之間的黏合劣化之其他問題。此類問題可造成蝕刻製程失敗或毀滅性晶圓損壞。當前實踐涉及在安放於電漿蝕刻腔室中的支撐夾盤上冷卻晶圓或基板。藉由將夾盤溫度維持在零攝氏度或零攝氏度以下(例如，諸如處於約-10℃之溫度)來實現冷卻。
在基板或晶圓處於載體上的情況中，支撐晶圓或基板的載體之部分位於冷卻夾盤上。然而，切割膠帶於晶圓或基板邊緣與帶框之間的部分(以及帶框)靜置於未冷卻之同心支撐環上。因此，通常藉由在晶圓或基板上方添加屏蔽環來阻擋來自電漿的熱輻射，且該熱輻射覆蓋框架及晶圓邊緣與框架之間 的已曝露切割膠帶。然而，此屏蔽環可不足以獨立地保護載體或切割膠帶之已曝露部分避免熱損傷或劣化。另外，具有不同耐久性之多種類型載體或切割膠帶可經歷各種蝕刻製程用於切單。因此，本文所描述之一或更多個實施例提供寬泛且穩妥的方法以便在晶圓或基板切單之電漿蝕刻期間保護切割或載體膠帶。
本文所描述之一或更多個實施例藉由自基板載體之切割或載體膠帶及框架移除熱負荷而解決熱管理問題。在一實施例中，自基板或晶圓載體背側移除熱負荷。在一個特定實施例中，維持支撐晶圓夾盤之典型尺寸且組合使用冷卻同心支撐環與夾盤。支撐環之冷卻溫度可不一定與夾盤之冷卻溫度一樣低，例如，可大約處於0至-10攝氏度範圍內。在另一特定實施例中，夾盤經加大至適合於支撐晶圓、膠帶及框架之直徑。冷卻加大夾盤，包括支撐載體框架的區域及切割膠帶於晶圓與框架之間的部分。因此，更概括而言，本文所描述之一或更多個實施例係針對藉由冷卻同心夾盤環或冷卻加大夾盤來背側冷卻基板載體框架及膠帶。
在一示例性應用中，且為了提供進一步情境，晶圓或基板晶粒切單製程涉及在具有黏合劑的撓性聚合物膠帶上置放薄化晶圓或基板。隨後將撓性聚合物膠帶黏著至支撐性帶框環。在一些態樣中，切 單晶粒之可靠拾取及置放運動的唯一剛性形式為帶框。然而，帶框之徑向位置通常位於諸如用於電漿蝕刻腔室中的夾盤之正常範圍之外。另外，膠帶與帶框對通常不應曝露於超過膠帶及黏合劑之可容許溫度的溫度。為解決上述問題中的一或更多者，根據本文所描述之一或更多個實施例，夾盤或夾盤與同心環對之總體設計提供晶圓或基板載體整個區域之背側冷卻。
在本揭示內容之一態樣中，可實施涉及初始雷射劃線及後續電漿蝕刻之混合式晶圓或基板切割製程，以便晶粒切單。可使用雷射劃線製程以清潔地移除遮罩層、有機與無機介電層及裝置層。隨後，在晶圓或基板之曝露或部分蝕刻之後，可終止雷射蝕刻製程。隨後，可採用切割製程中的電漿蝕刻部分以蝕刻穿過晶圓或基板的塊體，諸如穿過塊狀單晶矽，以產生晶粒或晶片之切單或切割。在一個實施例中，在切割製程之蝕刻部分期間實施冷卻同心夾盤環或冷卻加大夾盤。在一實施例中，在切單製程期間，包括在切單製程之蝕刻部分期間，藉由具有帶框的基板載體支撐晶圓或基板。
根據本發明之一實施例，本文所描述為在切單製程中的電漿蝕刻期間冷卻基板載體之帶框及已曝露膠帶區域之一或更多種設備及方法。舉例而言，一種設備可用於支撐及冷卻薄膜框架，該薄膜框 架用於在框架所支撐之膠帶上固持薄矽晶圓。與積體電路(integrated circuit；IC)封裝相關的製造製程可需要薄化矽晶圓被支撐及安裝在諸如晶粒黏著薄膜之薄膜上。在一個實施例中，亦藉由基板載體支撐晶粒黏著薄膜且使用該晶粒黏著薄膜將薄矽晶圓黏合至基板載體。
為了提供進一步情境，習知晶圓切割方法包括基於純機械分離之金剛石鋸切割、初始雷射劃線及後續金剛石鋸切割或奈秒或皮秒雷射切割。對於薄晶圓或薄基板切單，諸如厚度為50微米之塊狀矽切單，習知方法僅產生較差的製程品質。當從薄晶圓或薄基板切單晶粒時可面對的一些挑戰可包括微裂紋形成或在不同層之間的分層、無機介電層之碎裂、保持嚴格的切口寬度控制或精確的剝蝕深度控制。本發明之實施例包括一種混合式雷射劃線及電漿蝕刻晶粒切單方法，該方法可用於克服上述挑戰中的一或更多者。
根據本發明之一實施例，使用雷射劃線與電漿蝕刻之組合將半導體晶圓切割成個別化或切單的積體電路。在一個實施例中，將基於飛秒之雷射劃線用作基本上(若非完全)非熱製程。舉例而言，基於飛秒之雷射劃線可為局部進行而不含有熱損傷區域或僅含有可忽略之熱損傷區域。在一實施例中，本文中的方法係用於具有超低介電常數薄膜之切單 積體電路。利用習知切割，可需要放慢鋸的速度以適應此種低介電常數薄膜。此外，目前經常在切割之前使半導體晶圓薄化。因此，在一實施例中，利用基於飛秒之雷射的遮罩圖案化及部分晶圓劃線之組合及隨後的電漿蝕刻製程目前十分實用。在一個實施例中，利用雷射之直接刻畫可消除對光阻層之微影術圖案化操作之需求，且可在非常低的成本下實施。在一個實施例中，使用穿孔類型矽蝕刻在電漿蝕刻環境中完成切割製程。
因此，在本發明之一態樣中，可使用雷射劃線與電漿蝕刻之組合將半導體晶圓切割成切單的積體電路。第1圖圖示根據本發明之實施例的待切割之半導體晶圓之俯視平面圖。第2圖圖示根據本發明之實施例的其上形成有切割遮罩的待切割之半導體晶圓之俯視平面圖。
參看第1圖，半導體晶圓100具有複數個區域102，該等區域包括積體電路。藉由垂直劃道104及水平劃道106分離區域102。劃道104及106係半導體晶圓中不含積體電路且經設計為將沿之切割晶圓的位置的區域。本發明之一些實施例涉及使用組合雷射劃線及電漿蝕刻技術以沿劃道穿過半導體晶圓切割溝槽，以使得將晶粒分離成個別晶片或晶粒。由於雷射劃線及電漿蝕刻製程兩者皆獨立於晶體 結構定向，待切割之半導體晶圓之晶體結構可對實現穿過晶圓的垂直溝槽並不重要。
參看第2圖，半導體晶圓100具有遮罩200，該遮罩沉積在半導體晶圓100上。在一個實施例中，以習知方式沉積遮罩以實現約4-10微米厚度的層。在一個實施例中，利用雷射劃線製程圖案化遮罩200及半導體晶圓100的一部分，以沿劃道104及106界定位置(例如，縫隙202及204)，在該等劃道處將切割半導體晶圓100。藉由遮罩200覆蓋及保護半導體晶圓100之積體電路區域。遮罩200之區域206經定位以使得在後續蝕刻製程期間，該等積體電路不因蝕刻製程而劣化。在區域206之間形成水平縫隙204及垂直縫隙202以界定在蝕刻製程期間將被蝕刻之區域，以便最終切割半導體晶圓100。根據本發明之一實施例，在切割製程之蝕刻部分期間實施冷卻同心夾盤環或冷卻加大夾盤。
如上文簡要論及，在晶粒切單製程(例如，混合式雷射剝蝕及電漿蝕刻切單方案)之電漿蝕刻部分期間，藉由基板載體支撐用於切割之基板。舉例而言，第3圖圖示根據本發明之實施例的適合於在切單製程期間支撐晶圓之基板載體之平面圖。
參看第3圖，基板載體300包括由膠帶環或框架304圍繞之襯帶層302。藉由基板載體300之襯帶302支撐晶圓或基板306。在一個實施例中，藉 由晶粒黏著薄膜使晶圓或基板306黏著至襯帶302。在一個實施例中，膠帶環304由不銹鋼構成。
在一實施例中，可在一系統中容納切單製程，該系統經定尺寸以接收基板載體，諸如基板載體300。在一個此類實施例中，下文將更詳細描述之系統(諸如系統1700)可容納晶圓框架，而不影響系統佔用面積，該系統佔用面積在其他情況下經定尺寸以容納未被基板載體所支撐之基板或晶圓。在一個實施例中，此處理系統經定尺寸以容納300毫米直徑之晶圓或基板。相同系統可容納約380毫米寬乘以380毫米長的晶圓載體，如第3圖所描繪。然而，應瞭解，系統可經設計以處置450毫米晶圓或基板，或更特定言之，450毫米晶圓或基板載體。
在本發明之一態樣中，一或更多個實施例係針對冷卻同心夾盤環或冷卻加大夾盤。在一個此類實施例中，在電漿蝕刻製程期間，藉由冷卻同心夾盤環或冷卻加大夾盤來冷卻基板載體。在一實例中，第4圖圖示根據本發明之實施例的(a)藉由冷卻放大夾盤或(b)藉由冷卻同心夾盤環與冷卻夾盤對所支撐之基板載體。
參看第4圖之左側，晶圓/晶圓載體對400與晶圓屏蔽環402耦接。晶圓/晶圓載體對400包括由晶圓或基板載體404所支撐之基板(晶圓)410。晶圓或基板載體404包括帶框406，該帶框支 撐載體或切割膠帶408。在一個實施例中，將載體或切割膠帶408黏附至上覆帶框406，如第4圖中所描繪。在一個實施例中，晶圓屏蔽環402包括具有中央開口414的環形環412，如第4圖中橫截面所示。
參看第4圖之右側，在路徑(a)中，晶圓/晶圓載體對400及晶圓屏蔽環402總成位於冷卻加大夾盤420上。在路徑(b)中，晶圓/晶圓載體對400及晶圓屏蔽環402總成位於冷卻同心夾盤環424與冷卻夾盤422對上。
在(a)或(b)兩種情況之任一者中，根據本發明之一實施例，在電漿處理期間冷卻晶圓或基板載體404之實質上整個背側。在一個此類實施例中，晶圓或基板載體404包括外部帶框406及支撐切割膠帶408，及冷卻基板載體之實質上整個背側涉及冷卻帶框406及晶圓或基板410。在一特定此類實施例中，參看第4圖之路徑(b)，在帶框406與圍繞冷卻夾盤422的冷卻同心夾盤環424之間安置切割膠帶408。切割膠帶408經進一步安置在基板410與冷卻夾盤422之間。在另一特定實施例中，參看第4圖之路徑(a)，在帶框406與加大冷卻夾盤420之間及亦在基板410與加大冷卻夾盤420之間安置切割膠帶408。在兩種情況中，在一實施例中，藉由晶圓屏蔽環(或遮蔽環)402保護晶圓或基板載體404之前側的一部分及可能地保護基板410之最外部部分。
再次參看第4圖且在下文中將更詳細地描述，根據本發明之一實施例，切割具有複數個積體電路的半導體晶圓之方法涉及將基板載體所支撐之基板引入電漿蝕刻腔室中。基板上具有經圖案化遮罩，該經圖案化遮罩覆蓋積體電路並曝露基板之劃道。基板載體具有背側。在電漿蝕刻腔室之夾盤(例如，夾盤420或夾盤422)上支撐基板載體之背側的至少一部分。冷卻基板載體之實質上整個背側，該冷卻涉及藉由夾盤冷卻基板載體之背側的至少第一部分。在冷卻基板載體之實質上整個背側的同時，經由劃道電漿蝕刻基板以切單積體電路。
再次參看第4圖之路徑(a)，在一實施例中，冷卻夾盤420為加大冷卻夾盤(與用於直接支撐晶圓或基板而非支撐晶圓或基板載體的正常處理夾盤相比較)，具有至少與晶圓或基板載體404之背側一樣大的支撐面積。因此，冷卻晶圓或基板載體404之實質上整個背側涉及僅利用冷卻夾盤420冷卻晶圓或基板載體404之實質上整個背側。在一個此類實施例中，在電漿處理(諸如電漿蝕刻)期間，將加大冷卻夾盤420維持在至少低至約-10攝氏度之溫度。
再次參看第4圖之路徑(b)，在一實施例中，冷卻同心環424及冷卻夾盤422一起提供至少與晶圓或基板載體404之背側一樣大的支撐面積。因此，冷卻晶圓或基板載體404之實質上整個背側涉及 利用冷卻同心環424與冷卻夾盤422之組合冷卻晶圓或基板載體404之實質上整個背側。亦即，冷卻夾盤422冷卻晶圓或基板載體404之第一內部部分，及冷卻同心環424冷卻晶圓或基板載體404之第二外部部分。在一個此類實施例中，在電漿處理(諸如電漿蝕刻)期間，將夾盤冷卻422維持在至少低至約-10攝氏度之溫度，且將冷卻同心夾盤環424維持大約處於0至-10攝氏度範圍內之溫度。
再次參看第4圖之路徑(a)與(b)兩者，在一實施例中，藉由熱傳送流體迴路提供加大冷卻夾盤420或冷卻同心環424與冷卻夾盤422對之冷卻。在一個此類實施例中，將熱傳送流體迴路熱耦接至散熱器(例如，冷卻器)以自夾盤/同心環對之夾盤移除熱量。熱傳遞液體可為技術中所採用之任何技術，例如Fluorinert(3M,Inc.)或Galden(Solvey Solexis,Inc)(例如，在0℃-20℃範圍內操作之Galden HT135)商標名下所知的全氟聚醚。
更概括而言，應瞭解，在電漿蝕刻製程期間，晶圓之溫度通常受靜電夾盤控制。晶圓屏蔽環充當對框架及膠帶對之熱阻障層。然而，取決於給定應用中所採用之特定膠帶及蝕刻製程配方(特別是製程時間)，晶圓屏蔽環可不足以阻擋熱量傳送至該環下方的框架及膠帶。在此情況中，膠帶及/或框架可 變得過熱，以致於引發膠帶損壞或膠帶與框架分層或者減小膠帶與框架之間的黏性。框架與晶圓之間的膠帶之此類損壞可引發蝕刻製程失敗及導致晶圓損壞。膠帶與框架之分層係另一關鍵性切割故障。膠帶與框架之間的黏合減小可例如在用於晶粒拾取的膠帶膨脹操作期間引發膠帶自框架剝離。因此，在本文所描述之一或更多個實施例中，在支撐環上施加溫度控制以使得支撐環被維持在零攝氏度(0℃)以下，該支撐環之溫度可與所圍繞夾盤之溫度相同(或略高)。在另一實施例中，延伸夾盤直徑以便實現整個帶框上晶圓總成之固持及冷卻。在任一種情況中，在一實施例中，在蝕刻處理期間實施膠帶及框架之冷卻以免潛在的膠帶損壞/劣化。
在本發明之另一態樣中，本文所描述之一或更多個實施例係針對電漿蝕刻腔室中用於熱耗散之主動冷卻遮蔽環。實施例可包括電漿及基於電漿之製程、熱管理、主動冷卻及熱耗散。本文所描述之一或更多個實施例係針對電漿腔室中用於熱耗散之電漿熱屏蔽。實施例可包括電漿及基於電漿之製程、熱管理、電漿產生物質之屏蔽及熱耗散。主動冷卻遮蔽環或電漿熱屏蔽中的任一者或兩者之應用可包括晶粒切單，但其他高功率蝕刻製程或差異蝕刻化學品可受益於本文所描述之實施例。電漿熱屏蔽可被獨立用作低成本被動元件，或可與主動冷卻遮蔽環組合作 為熱屏蔽以改良電漿條件。在後者情況中，電漿熱屏蔽被有效用作電漿蝕刻製程中的摻雜劑源。根據本發明之一實施例，在電漿蝕刻製程期間實施冷卻同心夾盤環或冷卻加大夾盤以及主動冷卻遮蔽環或電漿熱屏蔽或兩者。
舉例而言，在一實施例中，在基板載體上包括晶圓或基板的總成經歷電漿蝕刻反應器，而不影響(例如，蝕刻)薄膜框架(例如，膠帶環304)及薄膜(例如，襯帶302)。在一個此類實施例中，在切割製程之蝕刻部分期間實施主動冷卻遮蔽環或電漿熱屏蔽或兩者。在一實例中，第5圖圖示根據本發明之實施例的第3圖之基板載體，該基板載體具有上覆主動冷卻遮蔽環或電漿熱屏蔽或兩者，並具有下層冷卻同心夾盤環或冷卻加大夾盤。
參看第5圖，在俯視透視圖中，藉由主動冷卻遮蔽環或電漿熱屏蔽或兩者(所有可選項目在第5圖中皆表示為500)覆蓋包括襯帶層302及膠帶環或框架304的基板載體300。主動冷卻遮蔽環或電漿熱屏蔽或兩者500包括環部分502及內部開口504。在一個實施例中，亦藉由主動冷卻遮蔽環或電漿熱屏蔽或兩者500覆蓋所支撐晶圓或基板306的一部分(特定而言，主動冷卻遮蔽環或電漿熱屏蔽或兩者500之部分506覆蓋晶圓或基板506的一部分)。在一特定此類實施例中，主動冷卻遮蔽環或電 漿熱屏蔽或兩者500之部分506覆蓋晶圓或基板306之最外部分的約1-1.5mm。所覆蓋部分可被稱為晶圓或基板306之禁區，因為將有效地屏蔽此區域免於電漿製程。在一個實施例中，在冷卻同心夾盤環或冷卻加大夾盤(未圖示)上支撐基板載體，同時利用主動冷卻遮蔽環或電漿熱屏蔽或兩者覆蓋該基板載體。
在第一此類態樣中，現更詳細地描述電漿腔室中用於熱耗散之示例性主動冷卻遮蔽環，該主動冷卻遮蔽環可如描述與冷卻同心夾盤環或冷卻加大夾盤一起使用或可經改良以容納冷卻同心夾盤環或冷卻加大夾盤。在一實施例中，主動冷卻遮蔽環可經實施以在晶圓載體所支撐之晶圓之處理期間降低製程套組遮蔽環之溫度。藉由降低遮蔽環之溫度，可減輕原本將在高溫下所發生之晶粒切單膠帶之損壞或燒毀。舉例而言，已損壞或已燒毀之晶粒切單膠帶通常導致晶圓或基板不可恢復。此外，當帶框達到高溫時，黏著膠帶可變損壞。儘管本文在晶粒切單之蝕刻處理期間的膠帶及框架保護之情境中進行描述，但是使用主動冷卻遮蔽環可提供其他製程益處，該等其他製程益處可包括產量增加。舉例而言，可藉由放鬆製程條件(諸如RF功率減小)另外實現溫度降低，但此需要增加製程時間，而製程時間的增加對產量不利。
第6圖圖示根據本發明之實施例的在電漿腔室中用於熱耗散之主動冷卻遮蔽環之斜視圖，其中該主動冷卻遮蔽環相對於所示蝕刻陰極定位及相對於所示晶圓載體定尺寸。
參看第6圖，用於電漿腔室之支撐設備600包括定位於主動冷卻遮蔽環604下方的陰極602。具有膠帶302及框架304且支撐晶圓或基板306的晶圓或基板支撐件300出於定尺寸之觀點而被圖示於主動冷卻遮蔽環604上方。此晶圓或基板支撐件可如上文關於第3圖所描述。在使用中，晶圓或基板支撐件/載體300實際上被定位於主動冷卻遮蔽環604與陰極602之間。支撐設備600亦可包括電動化總成614及外殼616，亦在第6圖中描繪。在一實施例中，支撐陰極為或包括冷卻同心夾盤環/夾盤對或冷卻加大夾盤。
再次參看第6圖，藉由饋通波紋管606用冷卻劑氣體或液體供應主動冷卻遮蔽環604，冷卻劑氣體或液體饋送至電漿曝露耦合器608中。在一實施例中，藉由三個垂直柱610相對於固定陰極升高或降低主動冷卻遮蔽環604，該等垂直柱可經升高用於將基板或晶圓載體300引入至陰極602，且隨後經降低以將基板或晶圓載體300夾持至適當位置中。三個垂直柱610將主動冷卻遮蔽環604黏著至下方圓環 605。圓環605經連接至電動化總成614，並提供主動冷卻遮蔽環604之垂直運動及定位。
基板或晶圓載體300可靜置在複數個襯墊上，該等襯墊位於主動冷卻遮蔽環604與陰極602之間。出於說明性目的，描繪一個此類襯墊612。然而，應瞭解，襯墊612實際上位於主動冷卻遮蔽環604下方或底下，且通常使用一個以上襯墊(諸如四個襯墊)。在一實施例中，主動冷卻遮蔽環604由鋁構成，具有硬陽極化表面或陶瓷塗層。在一實施例中，主動冷卻遮蔽環604經定尺寸以在電漿處理期間從自頂向下觀點來看完全覆蓋帶框304、膠帶302及基板306之最外部區域，如關聯第5圖所描述。在一個特定此類實施例中，遮蔽環至晶圓之前邊緣為約0.050吋高。
第7圖圖示根據本發明之實施例的第6圖之支撐設備600之電漿曝露耦合器608的放大視圖。參看第7圖，將饋通波紋管之終止端描繪為耦接至電漿曝露耦合器608。將一對流體連接件720(諸如供應與回流線路對)圖示為進入/退出主動冷卻遮蔽環604。將電漿曝露耦合器608描繪為基本上透明，以便出於說明性目的展現該對流體連接件720。在一實施例中，該對流體連接件720提供到內部流體通道之入口/出口，該內部流體通道循環穿過主動冷卻遮蔽環604。在一個此類實施例中，該對流體連接 件720實現冷卻流體或氣體在電漿處理期間穿過主動冷卻遮蔽環之連續流動。在一特定實施例中，冷卻通道基本上行進環形主動冷卻遮蔽環之主體之整個中間圓周。
在一實施例中，實現此類連續流動之能力可提供對遮蔽環優良的溫度控制，從而實現經夾持至主動冷卻遮蔽環604的基板載體之帶框及膠帶之溫度控制(例如，溫度曝露減少)。帶框及膠帶之此保護係對藉由實體上阻擋電漿到達基板或晶圓載體之帶框及膠帶所提供之保護的補充。流體通道遮蔽環(本文被稱為主動冷卻遮蔽環604)與被動冷卻遮蔽環不同，該等被動冷卻遮蔽環可僅僅藉由與散熱器或冷卻腔室壁接觸而被冷卻。
再次參看第7圖，在一實施例中，電漿曝露耦合器608係上方主動冷卻遮蔽環604與下方饋通波紋管606之間的固定長度連接件。所提供耦接意欲曝露於電漿製程中且允許遠離電漿製程定位饋通波紋管606。在一個此類實施例中，耦接係饋通波紋管606與主動冷卻遮蔽環604之間的真空連接。
第8圖圖示根據本發明之實施例的第6圖之支撐設備600之饋通波紋管606的放大視圖。參看第8圖，饋通波紋管606圖示具有外部波紋管830，該外部波紋管具有內部套筒832。提供連接件834用於至腔室主體的耦接。饋通波紋管606之下開 口可容納用於冷卻主動冷卻遮蔽環604的冷卻劑之供應與回流線路。在一個實施例中，外部波紋管830為金屬，內部套筒832為不銹鋼保護性套筒，以容納供應與回流線路之軟管，將連接件834定尺寸為NW40連接件。
在一實施例中，饋通波紋管606允許處於真空中的主動冷卻遮蔽環604之垂直運動。藉由電動化總成提供此運動，該電動化總成提供必需的垂直定位。饋通波紋管必須具有此運動範圍之容許量。在一個實施例中，饋通波紋管606在任一端處具有真空連接件，例如，一端處的真空中心O形環密封件及另一端處的O形環密封件。在一個實施例中，饋通波紋管606之內部部分具有保護性屏蔽以允許流體線路通過而不損害迴旋。饋通波紋管606及電漿曝露耦合器608一起提供用於冷卻劑流體之供應與回流線路之路徑。在退出主動冷卻遮蔽環604之後及/或在進入主動冷卻遮蔽環604之前，可經由流體冷卻器(未描繪)傳遞冷卻劑流體。
在一實施例中，主動冷卻遮蔽環604能夠耗散大量電漿熱量且在短時間內耗散。在一個此類實施例中，主動冷卻遮蔽環604經設計以能夠在連續處理基礎上將遮蔽環自大於260攝氏度之溫度降低至小於120攝氏度。在一實施例中，在真空至大氣連 接可用的情況下，可在腔室中冷卻及/或垂直移動內部電漿曝露元件。
因此，在一實施例中，主動冷卻遮蔽環總成包括以下主要元件：饋通波紋管、電漿曝露耦合件、流體通道遮蔽環、流體供應與回流線路及流體冷卻器。主動冷卻遮蔽環亦可具有電漿屏蔽作為主動冷卻遮蔽環上方的電漿保護蓋，諸如下文關聯第9圖及第10圖所描述。主動冷卻遮蔽環具有內部流體通道以允許已冷卻流體流動及移除電漿感應之熱量。關於尺寸，主動冷卻遮蔽環可具有相對於習知遮蔽環約八分之一吋數量級之增加厚度，以便容納冷卻通道。在一實施例中，流體通道經設計以使得在主動冷卻遮蔽環升高到會損壞膠帶或極大升高晶圓或基板載體的帶框溫度之溫度之前移除此熱量。在一個實施例中，流體自身為非RF導電流體，以免吸引RF功率離開電漿或將RF功率吸引至冷卻器。在一個實施例中，主動冷卻遮蔽環能夠承受高RF功率且不遭受電漿侵蝕。供應與回流流體線路被連接至主動冷卻遮蔽環且在電漿曝露耦合器及饋通波紋管內部延伸。在一個實施例中，流體線路為非RF導電流體線路且能夠處置0攝氏度以下的流體溫度。在一個實施例中，關聯冷卻器能夠供應0攝氏度以下的流體且具有充足體積容量以迅速耗散產生的電漿熱量。
在一實施例中，主動冷卻遮蔽環總成經設計以使得無流體漏洩或濺出可被引入到安放總成的製程腔室中。可移除主動冷卻遮蔽環用於組裝及維護。元件或套組可經分組為：(1)具有內部屏蔽的NW40尺寸波紋管，該波紋管包括用於流體線路的真空饋通管及內部屏蔽；(2)電漿曝露耦合器，若需要，該電漿曝露耦合器可為交換套組部分；(3)具有鋁核心及陽極化或陶瓷塗層的主動冷卻遮蔽環；(4)低溫流體線路，包括單體式流體連接件線路。額外硬體可包括特定設計用於主動冷卻遮蔽環之二級冷卻器。
在第二此類態樣中，現更詳細地描述電漿腔室中用於熱耗散之示例性電漿熱屏蔽，該電漿熱屏蔽可如描述與冷卻同心夾盤環或冷卻加大夾盤一起使用或可經改良以容納冷卻同心夾盤環或冷卻加大夾盤。電漿熱屏蔽可與標準遮蔽環一起被用作低成本被動元件，用於使用習知遮蔽環電漿蝕刻之基板載體之熱保護。另一方面，電漿熱屏蔽可與上文所描述之主動冷卻遮蔽環一起使用。
作為實例，第9圖圖示根據本發明之實施例的電漿熱屏蔽之斜俯視圖及斜仰視圖。
參看第9圖之俯視圖，電漿熱屏蔽900為具有內部開口901的環形環。在一實施例中，電漿熱屏蔽900經定尺寸及定形狀以與電漿處理腔室中所包括之遮蔽環相容(例如，藉由巢套在遮蔽環之頂 表面上)。舉例而言，在一個此類實施例中，俯視圖中所示之電漿熱屏蔽900之表面係在處理期間曝露於電漿中的表面。俯視圖之表面包括第一上表面區域902，該第一上表面區域經升高位於第二上表面區域904上方。藉由傾斜區域906分別耦接第一上表面902及第二上表面904。
參看第9圖之仰視圖，電漿熱屏蔽900具有在處理期間未曝露於電漿中的底表面。仰視圖之表面包括第一下表面區域912，該第一下表面區域位於第二下表面區域914下方。藉由傾斜區域916分別耦接第一下表面912及第二下表面914。大體而言，更概括來看，在一實施例中，電漿熱屏蔽900之底表面互換上表面之一般構形。然而，如關聯第10圖所描述，可移除電漿熱屏蔽900之底表面之一些區域以便熱耗散應用。
第10圖圖示根據本發明之實施例的安置於遮蔽環1000之頂表面上的第9圖之電漿熱屏蔽900之放大傾斜橫截面視圖。
參看第10圖，將電漿熱屏蔽900巢套在遮蔽環1000之上表面上(在一實施例中，該遮蔽環為關聯第6圖至第8圖所描述之主動冷卻遮蔽環)。上表面部分902、904及906如上文關於第9圖所描述。然而，在第10圖之放大視圖中，可看到，電漿熱屏蔽900之底表面部分912、914及916中具有凹陷 部分。在第10圖所示特定實例中，在底表面之區域914與916之間形成第一縫隙或空腔1052，且在底表面之區域912與916之間形成第二縫隙或空腔1052。結果是，留下三個突出部分或接觸特徵1050，該等突出部分或接觸特徵升高電漿熱屏蔽900之底表面中的大部分離開遮蔽環1000之頂表面。在一實施例中，三個突出部分或接觸特徵1050延伸整個環形長度，以在巢套於遮蔽環1000之上表面上時提供用於電漿熱屏蔽900之巢套支撐。
在一實施例中，三個突出部分或接觸特徵1050升高電漿熱屏蔽900之底表面中的大部分離開遮蔽環1000之頂表面約十六分之一吋之高度。因此，第一縫隙或空腔及第二縫隙或空腔1052具有約十六分之一吋之高度。在一個此類實施例中，表面914及912之變薄區域具有約十六分之一吋之剩餘厚度。然而，應瞭解，縫隙或空腔1052之尺寸(作為高度維度)提供自下層遮蔽環間隔熱量與在電漿熱屏蔽中具有足夠材料用於吸收熱量之間的權衡。因此，可根據應用改變縫隙之高度。此外，突出或接觸部分1050之間的凹陷部分之程度及位置也具有相同權衡。在一個實施例中，凹陷的電漿熱屏蔽900之底表面之表面積量大約處於85%-92%範圍內。在一實施例中，電漿熱屏蔽900由一材料構成，該材料諸如但不限於氧化鋁(Al2O3)、氧化釔(Y2O3)、氮化矽 (SiN)或碳化矽(SiC)。在一個實施例中，電漿熱屏蔽900由製程敏感材料構成且可充當電漿製程之摻雜物源。在一實施例中，可將電漿熱屏蔽900視為用於防止下層遮蔽環與熱表面接觸或充當下層遮蔽環之熱量致偏器的外部裝置。
在一實施例中，電漿熱屏蔽900及遮蔽環1000被安裝為兩個獨立元件。在一個實施例中，遮蔽環1000表面與電漿熱屏蔽900阻障層兩者皆由氧化鋁構成，其中儘管材料為相同的，但電漿熱屏蔽900提供離開遮蔽環1000之表面的熱耗散。在一實施例中，電漿熱屏蔽900阻擋熱傳遞到達與基板或晶圓載體之帶框接觸之遮蔽環1000。在一實施例中，關於功率分配，可在遮蔽環1000之最薄區段下方定位膠帶自載體敞開的區域。遮蔽環1000之所得最低質量區域可為溫度最高。因此，在一實施例中，電漿熱屏蔽900經設計以在此區域中相對於電漿熱屏蔽900之其餘部分具有更大質量及更小縫隙，亦即，將更大比例之質量添加至載體之膠帶區域。
因此，在一實施例中，電漿熱屏蔽橫截面上為位於現有遮蔽環之頂部上的陶瓷殼。在一個實施例中，電漿熱屏蔽之材料係與遮蔽環相同的材料且覆蓋遮蔽環之整個頂表面。電漿熱屏蔽之頂表面與下方遮蔽環可為共形或可不為共形。在一個實施例中，電漿熱屏蔽之頂表面為連續表面且底側已移除材料 區域以減小至遮蔽環之傳導。在一實施例中，電漿熱屏蔽與遮蔽環之間的觸點與阻止電漿進入已移除區域以及安裝對準相關。應瞭解，已移除區域不可過大以致於在已移除區域中產生大量電漿。在電漿環境中，將由電漿產生之熱量傳送至電漿熱屏蔽。電漿熱屏蔽溫度升高，發熱，並將熱量輻射至下方遮蔽環。然而，僅藉由來自電漿熱屏蔽之輻射能而非藉由直接電漿接觸來加熱遮蔽環。
在一實施例中，電漿熱屏蔽為單個被動部件。可修改電漿熱屏蔽之形狀及材料用於不同的製程條件。在一實施例中，電漿熱屏蔽可用於將遮蔽環之溫度降低一因數以處於100-120攝氏度範圍內。電漿熱屏蔽亦可被用作製程化學修改之差異材料蓋，從而基本上提供摻雜劑源至電漿製程。
在一實施例中，電漿熱屏蔽與主動冷卻遮蔽環一起使用。因此，本文所描述之用於在電漿處理期間保護基板或晶圓載體之可能總成包括主動冷卻遮蔽環、其上具有電漿熱屏蔽的遮蔽環或其上具有電漿熱屏蔽的主動冷卻遮蔽環。在全部三種情境中，從平面觀點來看，將具有曝露內部區域的保護性環形環提供用於載體之電漿處理。在一實施例中，結合上述三種情境之一來實施冷卻同心夾盤環或冷卻加大夾盤。
在本發明之一態樣中，蝕刻反應器經配置以適應基板載體所支撐之薄晶圓或基板之蝕刻。舉例而言，第11圖圖示根據本發明之實施例的蝕刻反應器之橫截面視圖。
參看第11圖，蝕刻反應器1100包括腔室1102。包括端效器1104以便傳送基板載體1106進出腔室1102。在腔室1102之上部分定位電感耦合電漿(inductively coupled plasma；ICP)源1108。腔室1102進一步配備有節流閥1110及渦輪分子泵1112。蝕刻反應器1100亦包括陰極總成1114(例如，包括蝕刻陰極或蝕刻電極的總成)。在一個此類實施例中，陰極總成1114包括冷卻同心夾盤環與夾盤對或包括冷卻加大夾盤。
在容納基板或晶圓載體1106的區域上方包括遮蔽環總成1115。在一實施例中，遮蔽環總成1115包括帶框升降裝置。在一實施例中，遮蔽環總成1115為主動冷卻遮蔽環、其上具有電漿熱屏蔽的遮蔽環或其上具有電漿熱屏蔽的主動冷卻遮蔽環中的一個。可包括遮蔽環致動器1118以便移動遮蔽環。在一個此類實施例中，遮蔽環致動器1118移動單升降環箍，該單升降環箍經耦接至帶框升降裝置及遮蔽環。亦可包括其他致動器，諸如致動器1116。
在一實施例中，端效器1104為機器人刀刃(robot blade)，該機器人刀刃經定尺寸以便 搬運基板載體。在一個此類實施例中，機器人端效器1104在次大氣壓(真空)下傳送進出蝕刻反應器期間支撐薄膜框架總成(例如，基板載體300)。端效器1104包括在重力輔助下於X-Y-Z軸上支撐基板載體之特徵。端效器1104亦包括相對於處理工具之圓形特徵(例如，蝕刻陰極中心或圓形矽晶圓中心)校準及對中端效器的特徵。
在一個實施例中，陰極總成1114之蝕刻電極經配置以允許RF及與基板載體的熱耦合，以實現電漿蝕刻。在一個此類實施例中，陰極總成包括冷卻加大夾盤。然而，在一實施例中，蝕刻電極僅接觸基板載體之襯帶部分且並未接觸基板載體之框架。在一個此類實施例中，陰極總成包括圍繞蝕刻電極或夾盤(亦可經冷卻)的冷卻同心夾盤環。
在一實施例中，遮蔽環1115包括保護性環形環、升降環箍及耦接於升降環箍與保護性環形環之間的三個支撐銷，如關聯第6圖所描述。在支撐總成之徑向向外處理體積中安置升降環箍。在軸上於實質水平定向上安裝升降環箍。由致動器驅動該軸以在處理體積中垂直移動升降環箍。三個支撐銷自升降環箍向上延伸且將保護性環形環定位在支撐總成上方。三個支撐銷可將保護性環形環固定地黏著至升降環箍。在處理體積中利用升降環箍垂直移動保護性環形環，使得可在基板上方的所欲距離處定位保護性環 形環，及/或外部基板搬運裝置(諸如基板載體)可進入保護性環形環與支撐總成之間的處理體積以傳送基板。三個支撐銷可經安置以允許傳送基板載體進出支撐銷之間的處理腔室。
在另一態樣中，第12圖係表示根據本發明之實施例的切割包括複數個積體電路之半導體晶圓之方法中的操作之流程圖1200。第13A圖至第13C圖圖示根據本發明之實施例在執行切割半導體晶圓之方法期間的包括複數個積體電路之半導體晶圓之橫截面視圖，該等視圖對應於流程圖1200之操作。
參看流程圖1200之可選操作1202，及相應的第13A圖，在半導體晶圓或基板1304上方形成遮罩1302。遮罩1302由半導體晶圓1304之表面上所形成之覆蓋及保護積體電路1306的層構成。遮罩1302亦覆蓋積體電路1306之各者之間所形成的介入劃道1307。藉由基板載體1314支撐半導體晶圓或基板1304。
在一實施例中，基板載體1314包括由膠帶環或框架(未圖示)圍繞的襯帶層，將該層的一部分描繪為第13A圖中的1314。在一個此類實施例中，在安置於基板載體1314上的晶粒黏著薄膜1316上安置半導體晶圓或基板1304，如第13A圖所描繪。
根據本發明之一實施例，形成遮罩1302包括形成一層，該層諸如但不限於光阻層或I線圖案化層。舉例而言，諸如光阻層之聚合物層可由以其他方式適用於微影製程的材料構成。在一個實施例中，光阻層由正向光阻材料構成，該正向光阻材料諸如但不限於248奈米(nm)抗蝕劑、193nm抗蝕劑、157nm抗蝕劑、超紫外線(extreme ultra-violet；EUV)抗蝕劑或具有重氮萘醌敏化劑的酚醛樹脂基質。在另一實施例中，光阻層由負向光阻材料構成，該負向光阻材料諸如但不限於聚順異戊二烯及聚乙烯基肉桂酸酯。
在另一實施例中，遮罩1302為水溶性遮罩層。在一實施例中，水溶性遮罩層在水介質中可輕易溶解。舉例而言，在一個實施例中，水溶性遮罩層由可溶於鹼性溶液、酸性溶液或去離子水中的一或更多者的材料構成。在一實施例中，水溶性遮罩層在曝露於加熱製程(諸如大約處於50-160攝氏度範圍內加熱)後保持水溶性。舉例而言，在一個實施例中，在曝露於雷射及電漿蝕刻切單製程中所使用的腔室條件下後，水溶性遮罩層可溶於水性溶液中。在一個實施例中，水溶性遮罩層由一材料構成，該材料諸如而不限於聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚乙烯亞胺或聚氧化乙烯。在一特定實施例中，水溶性遮罩層在水性溶液中具有大約處於1-15微米 /分鐘範圍內的蝕刻速率，且更特定言之具有大約1.3微米/分鐘的蝕刻速率。
在另一實施例中，遮罩1302為紫外線固化遮罩層。在一實施例中，遮罩層具有對紫外光的易感性，該易感性使可紫外線固化層之黏合度減小至少約80%。在一個此類實施例中，紫外線層由聚氯乙烯或丙烯酸基材料構成。在一實施例中，可紫外線固化層由具有黏合特性的材料或材料堆疊構成，該黏合特性在曝露於紫外光後減弱。在一實施例中，紫外線固化黏合薄膜對大約365nm紫外光敏感。在一個此類實施例中，此敏感性實現使用LED光來執行固化。
在一實施例中，半導體晶圓或基板1304由一材料構成，該材料適合於經受製造製程，且半導體處理層可適宜地安置在該材料之上。舉例而言，在一個實施例中，半導體晶圓或基板1304由基於IV族之材料構成，該材料諸如但不限於結晶矽、鍺或矽/鍺。在一特定實施例中，提供半導體晶圓1304包括提供單晶矽基板。在一特定實施例中，單晶矽基板摻雜有雜質原子。在另一實施例中，半導體晶圓或基板1304由III-V族材料構成，諸如例如在發光二極體(light emitting diode；LED)之製造中使用的III-V族材料基板。
在一實施例中，半導體晶圓或基板1304具有約300微米或更小之厚度。舉例而言，在一個實 施例中，在將塊狀單晶矽基板黏附至晶粒黏著薄膜1316前，自背側使該矽基板薄化。可藉由背側研磨製程執行此薄化操作。在一個實施例中，塊狀單晶矽基板經薄化至大約處於50-300微米範圍內之厚度。應注意，在一實施例中，在雷射剝蝕及電漿蝕刻切割製程之前執行此薄化操作很重要。在一實施例中，晶粒黏著薄膜1316(或能夠將經薄化或薄的晶圓或基板黏接至基板載體1314之任何適宜替代物)具有約20微米之厚度。
在一實施例中，在半導體晶圓或基板1304上或中安置有作為積體電路1306之一部分的半導體裝置之陣列。此類半導體裝置之實例包括但不限於製造在矽基板中且封裝在介電層中的記憶體裝置或互補金屬氧化物半導體(complimentary metal-oxide-semiconductor；CMOS)電晶體。複數個金屬互連件可在該等裝置或電晶體上方及在周圍的介電層中形成，並可用於電性耦接該等裝置或電晶體以形成積體電路1306。製成劃道1307之材料可與用於形成積體電路1306之彼等材料類似或相同。舉例而言，劃道1307可由介電材料層、半導體材料層及金屬化材料層構成。在一個實施例中，劃道1307中的一或更多者包括類似於積體電路1306之實際裝置之測試裝置。
參看流程圖1200之可選操作1204及相應的第13B圖，利用雷射劃線製程圖案化遮罩1302以提供具有縫隙1310的經圖案化遮罩1308，從而曝露積體電路1306之間的半導體晶圓或基板1304之區域。在一個此類實施例中，雷射劃線製程為基於飛秒之雷射劃線製程。使用雷射劃線製程移除最初形成於積體電路1306之間的劃道1307之材料。根據本發明之一實施例，利用雷射劃線製程圖案化遮罩1302包括使溝槽1312部分地形成於半導體晶圓1304中介於積體電路1306之間的區域內，如第13B圖中所描繪。
在一實施例中，利用雷射劃線製程圖案化遮罩1302包括使用具有飛秒範圍內脈衝寬度的雷射。特定而言，可使用波長處於可見光譜加紫外線(ultra-violet；UV)及紅外線(infra-red；IR)範圍(總稱為寬頻帶光譜)內的雷射來提供基於飛秒之雷射，亦即脈衝寬度在飛秒(10-15秒)數量級之雷射。在一個實施例中，剝蝕並非或基本上並非依波長而定，且因此，剝蝕適合於複雜薄膜，該等薄膜諸如遮罩1302之薄膜、劃道1307之薄膜，及在可能情況下的半導體晶圓或基板1304的一部分之薄膜。
第14圖圖示根據本發明之實施例使用處於飛秒範圍內的雷射脈衝之效應對比使用較長頻 率之效應。參看第14圖，與使用較長脈衝寬度(例如，通孔1400B經皮秒處理後得到損傷1402B，及通孔1400A經奈秒處理後得到顯著損傷1402A)相比，藉由使用具有處於飛秒範圍內之脈衝寬度的雷射使熱損傷問題得以減緩或消除(例如，通孔1400C經飛秒處理後損傷最小化至無損傷1402C)。在通孔1400C之形成期間，損傷之消除或減緩可歸因於缺乏低能重耦(如基於皮秒之雷射剝蝕所見)或熱平衡(如基於奈秒之雷射剝蝕所見)，如第14圖中所描繪。
諸如脈衝寬度之雷射參數選擇對開發成功的雷射劃線及切割製程而言可能至關重要，該製程使碎裂、微裂紋及分層最小化，以便實現清潔的雷射劃線切口。雷射劃線切口愈清潔，可在最終晶粒切單時執行的蝕刻製程便愈光滑。在半導體裝置晶圓中，通常在晶圓上安置不同材料類型(例如，導體、絕緣體、半導體)及厚度之眾多功能層。此類材料可包括但不限於諸如聚合物之有機材料、金屬或諸如二氧化矽及氮化矽之無機介電質。
相比而言，若選擇非最佳雷射參數，則在涉及例如無機介電質、有機介電質、半導體或金屬中之兩者或更多者的堆疊結構中，雷射剝蝕製程可引發分層問題。舉例而言，雷射穿透高帶隙能量介電質(諸如具有約9eV帶隙之二氧化矽)，而無可量測之吸收。然而，下層金屬層或矽層可吸收雷射能，從 而導致該金屬層或矽層之顯著汽化。汽化可產生高壓而抬起上覆二氧化矽介電層，並潛在地導致嚴重的層間分層及微裂縫。在一實施例中，儘管基於皮秒之雷射輻射製程導致複雜堆疊中的微裂縫及分層，但基於飛秒之雷射輻射製程已經證實不會導致相同材料堆疊之微裂縫或分層。
為了能夠直接剝蝕介電層，可能需要發生介電材料之游離化而藉由具有強吸收性之光子以便使該等材料與導電材料表現類似。此吸收可阻擋多數雷射能，以免其在最終剝蝕介電層之前穿透至下層矽層或金屬層。在一實施例中，當雷射強度高至足以起始無機介電材料中的光子游離化及衝擊游離化時，無機介電質之游離化是可行的。
根據本發明之一實施例，適宜的基於飛秒之雷射製程之特徵在於高峰值強度(輻射照度)，該高峰值強度通常導致各種材料中的非線性相互作用。在一個此類實施例中，飛秒雷射源具有大約處於10飛秒至500飛秒範圍內之脈衝寬度，但較佳的脈衝寬度處於100飛秒至400飛秒範圍內。在一個實施例中，飛秒雷射源具有大約處於1570奈米至200奈米範圍內之波長，但較佳的波長處於540奈米至250奈米範圍內。在一個實施例中，雷射及相應的光學系統在工作表面提供大約處於3微米至15微米範圍內之 焦點，但較佳的焦點大約處於5微米至10微米範圍內。
位於工作表面處之空間光束輪廓可為單模(高斯)或具有成型頂帽型輪廓。在一實施例中，雷射源具有大約處於200kHz至10MHz範圍內之脈衝重複率，但較佳的脈衝重複率大約處於500kHz至5MHz範圍內。在一實施例中，雷射源在工作表面處輸送大約處於0.5uJ至100uJ範圍內之脈衝能，但較佳的脈衝能大約處於1uJ至5uJ範圍內。在一實施例中，雷射劃線製程以大約處於500mm/sec至5m/sec範圍內之速度沿工作件表面執行，但較佳的速度大約處於600mm/sec至2m/sec範圍內。
可僅僅以單道次執行或以多道次執行劃線製程，但在一實施例中，較佳為執行1至2道次。在一個實施例中，工件中的劃線深度處於約5微米至50微米深的範圍內，較佳地處於10微米至20微米深的範圍內。可按給定脈衝重複率以單脈衝串或脈衝叢發串應用雷射。在一實施例中，所產生之雷射束切口寬度大約處於2微米至15微米範圍內，但在矽晶圓劃線/切割中較佳的切口寬度大約處於6微米至10微米範圍內，該等切口寬度在裝置/矽介面處測得。
可選擇具有益處及優勢之雷射參數，諸如提供足夠高的雷射強度以實現無機介電質(例如， 二氧化矽)之游離化及在直接剝蝕無機介電質之前將由下層損壞導致的分層及碎裂最小化。此外，可選擇參數以提供具有精確控制剝蝕寬度(例如，切口寬度)及深度之有意義的工業應用製程產量。如上所述，與基於皮秒及基於奈秒之雷射剝蝕製程相比，基於飛秒之雷射更適合於提供此等優勢。然而，即使在基於飛秒之雷射剝蝕光譜中，某些波長可提供比其他波長更佳的效能。舉例而言，在一個實施例中，相較於基於飛秒的具有更接近紅外線範圍或處於紅外線範圍內的波長之雷射製程，基於飛秒的具有更接近紫外線範圍或處於紫外線範圍內的波長之雷射製程提供更清潔的剝蝕製程。在一特定此類實施例中，適合於半導體晶圓或基板劃線的基於飛秒之雷射製程係基於具有約小於或等於540奈米之波長的雷射。在一特定此類實施例中，使用具有約小於或等於540奈米之波長之雷射的脈衝，該等脈衝約小於或等於400飛秒。然而，在一替代實施例中，使用雙雷射波長(例如，紅外線雷射與紫外線雷射之組合)。
參看流程圖1200之可選操作1206，利用保護蓋覆蓋基板之一部分，例如以在電漿蝕刻期間保護基板載體1314之膠帶及帶框。在一個實施例中，保護蓋為遮蔽環，該遮蔽環曝露出半導體晶圓或基板1304的一部分而非全部，如上文關聯第5圖所描述。
參看流程圖1200之操作1208，藉由冷卻同心夾盤環與夾盤對或冷卻加大夾盤支撐基板載體1314之帶框。在一個此類實施例中，使用冷卻同心夾盤環與夾盤對或冷卻加大夾盤(諸如上文與第4圖關聯所描述)支撐遮蔽罩下方的基板載體1314之帶框。在一個實施例中，遮蔽罩為低接觸遮蔽罩。在一個實施例中，藉由流動冷卻劑穿過冷卻同心夾盤環與夾盤對或冷卻加大夾盤自基板及帶框下方實現冷卻。
根據本發明之一可選實施例，再次參看操作1206及1208，利用主動冷卻遮蔽環或電漿熱屏蔽或兩者覆蓋基板載體1314之一部分，為切割製程之蝕刻部分作準備。在一個實施例中，主動冷卻遮蔽環或電漿熱屏蔽或兩者被包括在電漿蝕刻腔室內。
參看流程圖1200之操作1210及相應的第13C圖，隨後經由經圖案化遮罩1308中的縫隙1310來蝕刻半導體晶圓或基板1304，以切單積體電路1306。根據本發明之一實施例，蝕刻半導體晶圓1304包括蝕刻以延伸利用雷射劃線製程形成之溝槽1312，及最終蝕刻完全貫穿半導體晶圓或基板1304，如第13C圖中所描繪。
在一實施例中，蝕刻半導體晶圓或基板1304包括使用電漿蝕刻製程。在一個實施例中，使用透矽通孔型蝕刻製程。舉例而言，在一特定實施例 中，對半導體晶圓或基板1304之材料的蝕刻速率大於25微米/分鐘。可在晶粒切單製程之電漿蝕刻部分中使用超高密度電漿源。適合於執行此種電漿蝕刻製程之製程腔室實例為Applied Centura® SilviaTM蝕刻系統，該系統可購自美國加利福尼亞州森尼維耳市的應用材料公司。Applied Centura® SilviaTM蝕刻系統結合電容式及電感式RF耦合，從而提供可能比僅使用電容式耦合，甚至比利用由磁性增強所提供之改良更為獨立的離子密度及離子能控制。此組合實現離子密度與離子能之有效解耦，以便實現相對較高密度的電漿，且該電漿即使在極低壓力下亦不具有潛在損傷性的高直流偏壓位準。此特徵導致製程窗口格外寬。然而，可使用任何能夠蝕刻矽之電漿蝕刻腔室。在一示例性實施例中，使用深層矽蝕刻以蝕刻單晶矽基板或晶圓1304，所用蝕刻速率比習知矽蝕刻速率高約40%，同時保持基本上精確的輪廓控制及幾乎無扇形之側壁。在一特定實施例中，使用透矽通孔型蝕刻製程。蝕刻製程基於由反應性氣體所產生之電漿，該反應氣體一般為基於氟的氣體，例如SF6、C4F8、CHF3、XeF2，或任何其他能夠以相對較快之蝕刻速率蝕刻矽的反應物氣體。然而，在一個實施例中，使用涉及扇形輪廓形成之Bosch製程。
在一實施例中，切單可進一步包括晶粒黏著薄膜1316之圖案化。在一個實施例中，藉由一種技術圖案化晶粒黏著薄膜1316，該技術諸如但不限於雷射剝蝕、乾式(電漿)蝕刻或濕式蝕刻。在一實施例中，在切單製程之雷射劃線及電漿蝕刻部分後依次圖案化晶粒黏著薄膜1316，以提供晶粒黏著薄膜部分1318，如第13C圖中所描繪。在一實施例中，在切單製程之雷射劃線及電漿蝕刻部分後移除經圖案化遮罩1308，亦如第13C圖中所描繪。可在晶粒黏著薄膜1316之圖案化之前、期間或之後移除經圖案化遮罩1308。在一實施例中，在藉由基板載體1314支撐半導體晶圓或基板1304的同時蝕刻該半導體晶圓或基板。在一實施例中，在基板載體1314上安置晶粒黏著薄膜1316的同時亦圖案化該晶粒黏著薄膜。
因此，再次參看流程圖1200及第13A圖至第13C圖，可藉由初始雷射剝蝕，穿過遮罩層，穿過晶圓劃道(包括金屬化材料)及部分進入矽基板來預執行晶圓切割。可在飛秒範圍內選擇雷射脈衝寬度。可隨後藉由後續透矽深層電漿蝕刻完成晶粒切單。在一個實施例中，在切割製程之蝕刻部分期間實施冷卻同心夾盤環與夾盤對或冷卻加大夾盤。在一個相同或不同實施例中，在切割製程之蝕刻部分期間實施主動冷卻遮蔽環或電漿熱屏蔽或兩者。另外，執行 晶粒黏著薄膜之已曝露部分之移除來提供切單積體電路，每一積體電路上具有晶粒黏著薄膜的一部分。隨後可自基板載體1314移除包括晶粒黏著薄膜部分的個別積體電路，如第13C圖中所描繪。在一實施例中，自基板載體1314移除切單積體電路以便封裝。在一個此類實施例中，經圖案化之晶粒黏著薄膜1318保留在每一積體電路之背側上，並被包括在最終封裝中。然而，在另一實施例中，在切單製程期間或在切單製程後移除經圖案化之晶粒黏著薄膜1314。
再次參看第13A圖至第13C圖，可由劃道1307分離複數個積體電路1306，該等劃道具有約10微米或更小之寬度。雷射劃線方法(諸如基於飛秒之雷射劃線方法)之使用可實現積體電路佈置中的此壓實性，至少部分歸因於雷射之嚴格輪廓控制。舉例而言，第15圖圖示根據本發明之實施例藉由使用較窄劃道實現之半導體晶圓或基板之壓實性對比可受限於最小寬度之習知切割。
參看第15圖，藉由使用較窄劃道(例如，在佈置1502中約10微米或更小之寬度)實現半導體晶圓或基板之壓實性對比可受限於最小寬度(例如，在佈置1500中約70微米或更大之寬度)之習知切割之壓實性。然而，應理解，可未必總是需要將劃道寬度減小至10微米以下，即便是由基於飛秒之雷射 劃線製程實現亦如此。舉例而言，一些應用可需要至少40微米之劃道寬度，以便在分離積體電路的劃道中製造虛設或測試裝置。
再次參看第13A圖至第13C圖，可在非限制性佈置中在半導體晶圓或基板1304上排列複數個積體電路1306。舉例而言，第16圖圖示允許更緻密封裝之自由形式積體電路排列。根據本發明之一實施例，更緻密封裝對比柵格對準方法可提供每個晶圓具有更多晶粒。參看第16圖，與柵格對準方法(例如，半導體晶圓或基板1600上的非限制性佈置)相比，自由形式佈置(例如，半導體晶圓或基板1602上的非限制性佈置)允許更緻密的封裝且因此每個晶圓具有更多晶粒。在一實施例中，雷射剝蝕及電漿蝕刻切單製程之速度與晶粒尺寸、佈置或劃道數目無關。
單個製程工具可經配置以執行混合式雷射剝蝕及電漿蝕刻切單製程中的許多或全部操作。舉例而言，第17圖圖示根據本發明之實施例用於雷射及電漿切割晶圓或基板的工具佈置之方塊圖。
參看第17圖，製程工具1700包括工廠介面1702(factory interface；FI)，該工廠介面耦接有複數個負載鎖1704。群集工具1706與工廠介面1702耦接。群集工具1706包括一或更多個電漿蝕刻腔室，諸如電漿蝕刻腔室1708。雷射劃線設備1710亦耦接至工廠介面1702。在一個實施例中， 製程工具1700之總佔用面積可為約3500毫米(3.5公尺)乘以約3800毫米(3.8公尺)，如第17圖中所描繪。
在一實施例中，雷射劃線設備1710中安放基於飛秒之雷射。基於飛秒之雷射可適合於執行混合式雷射及蝕刻切單製程中的雷射剝蝕部分，諸如上文所描述之雷射剝蝕製程。在一個實施例中，雷射劃線設備1700中亦包括可移動平臺，該可移動平臺經配置用於相對於基於飛秒之雷射移動晶圓或基板(或晶圓或基板之載體)。在一特定實施例中，基於飛秒之雷射亦為可移動。在一個實施例中，雷射劃線設備1710之總佔用面積可為約2240毫米乘以約1270毫米，如第17圖中所描繪。
在一實施例中，一或更多個電漿蝕刻腔室1708經配置用於經由經圖案化遮罩中的縫隙蝕刻晶圓或基板，以切單複數個積體電路。在一個此類實施例中，一或更多個電漿蝕刻腔室1708經配置以執行深層矽蝕刻製程。在一特定實施例中，一或更多個電漿蝕刻腔室1708係Applied® Centura SilviaTM蝕刻系統，該系統可購自美國加利福尼亞州森尼維耳市的應用材料公司。蝕刻腔室可經特定設計以用於深層矽蝕刻，該蝕刻用於產生切單積體電路，該等積體電路被安放在單晶矽基板或晶圓之上或之中。在一實施例中，在電漿蝕刻腔室1708中包括 高密度電漿源以促進高矽蝕刻速率。在一實施例中，在製程工具1700之群集工具1706部分中包括一個以上蝕刻腔室，以實現切單或切割製程的高製造產量。根據本發明之一實施例，蝕刻腔室中的一或更多者配備有冷卻同心夾盤環與夾盤對或冷卻加大夾盤總成。在一個相同或不同實施例中，蝕刻腔室中的一或更多者配備有主動冷卻遮蔽環或電漿熱屏蔽或兩者。
工廠介面1702可為適宜大氣埠，該埠在外部製造設施與雷射劃線設備1710及群集工具1706之間建立介面。工廠介面1702可包括具有手臂或刀刃之機器人以用於將晶圓(或晶圓之載體)自儲存單元(諸如前開口式晶圓盒)移送至群集工具1706或雷射劃線設備1710或兩者內。
群集工具1706可包括適合於執行切單方法中的功能之其他腔室。舉例而言，在一個實施例中，包括沉積室1712，以代替額外蝕刻腔室。沉積室1712可經配置用於在晶圓或基板之雷射劃線前在晶圓或基板之裝置層上或上方進行遮罩沉積。在一個此類實施例中，沉積室1712適合於沉積水溶性遮罩層。在另一實施例中，包括潤濕/乾燥站1714，以代替額外蝕刻腔室。潤濕/乾燥站可適合於在基板或晶圓之雷射劃線及電漿蝕刻切單製程之後清潔殘餘物 及碎片，或移除水溶性遮罩。在一實施例中，亦包括計量站作為製程工具1700中的元件。
本發明之實施例可作為電腦程式產品或軟體而提供，該電腦程式產品或軟體可包括機器可讀取媒體，在該媒體上儲存有指令，該電腦程式產品或軟體可用於程式化電腦系統(或其他電子裝置)以執行根據本發明之實施例之製程。在一個實施例中，電腦系統與關聯第17圖所描述之製程工具1700耦接或與關聯第11圖所描述之蝕刻腔室1100耦接。機器可讀取媒體包括任何以機器(例如，電腦)可讀取的形式儲存或傳輸資訊之機構。舉例而言，機器可讀取(例如，電腦可讀取)媒體包括機器(例如，電腦)可讀取儲存媒體(例如，唯讀記憶體(read only memory；「ROM」)、隨機存取記憶體(random access memory；「RAM」)、磁碟儲存媒體、光儲存媒體、快閃記憶體裝置等)、機器(例如，電腦)可讀取傳輸媒體(電訊號、光訊號、聲訊號或其他形式之傳播訊號(例如，紅外線訊號、數位訊號等))等。
第18圖圖示電腦系統1800之示例性形式之機器的圖解表示，可在該電腦系統中執行指令集以用於引發該機器執行本文所描述之方法中的任何一或更多者。在替代實施例中，可在區域網路(Local Area Network；LAN)、內部網路、外部網路或 網際網路中將機器連接(例如，經網路連接)至其他機器。該機器可作為主從式網路環境中的伺服器或客戶端機器操作，或作為同級間(或分散式)網路環境中的同級機器操作。該機器可為個人電腦(personal computer；PC)、平板PC、機上盒(set-top box；STB)、個人數位助理(Personal Digital Assistant；PDA)、蜂巢式電話、網路設備、伺服器、網路路由器、交換機或橋接器，或任何能夠執行指令集(按順序或以其他方式)之機器，該指令集指定將由彼機器所採取的動作。進一步地，儘管僅圖示單個機器，但術語「機器」應亦被視為包括機器(例如，電腦)之任何集合，該等機器個別或共同執行一個指令集(或多個指令集)以執行本文所描述之方法中的任何一或更多者。
示例性電腦系統1800包括處理器1802、主記憶體1804(例如，唯讀記憶體(ROM)、快閃記憶體、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)之動態隨機存取記憶體(dynamic random access memory；DRAM)等)、靜態記憶體1806(例如，快閃記憶體、靜態隨機存取記憶體(static random access memory；SRAM)等)及二級記憶體1818(例如，資料儲存裝置)，上述各者經由匯流排1830與彼此通訊。
處理器1802表示一或更多個通用處理裝置，諸如微處理器、中央處理單元或類似者。更特定言之，處理器1802可為複雜指令集計算(complex instruction set computing；CISC)微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、超長指令字(very long instruction word；VLIW)微處理器、實施其他指令集的處理器或實施指令集組合的處理器。處理器1802亦可為一或更多個專用處理裝置，諸如特殊應用積體電路(application specific integrated circuit；ASIC)、現場可程式化閘陣列(field programmable gate array；FPGA)、數位訊號處理器(digital signal processor；DSP)、網路處理器或類似者。處理器1802經配置以執行處理邏輯1826，該處理邏輯用於執行本文所描述之操作。
電腦系統1800可進一步包括網路介面裝置1808。電腦系統1800亦可包括視訊顯示單元1810(例如，液晶顯示器(liquid crystal display；LCD)、發光二極體顯示器(light emitting diode display；LED)或陰極射線管(cathode ray tube；CRT))、文數字輸入裝置 1812(例如，鍵盤)、游標控制裝置1814(例如，滑鼠)及訊號產生裝置1816(例如，揚聲器)。
二級記憶體1818可包括機器可存取儲存媒體(或更特定言之，電腦可讀取儲存媒體)1832，在該媒體上儲存有一或更多個指令集(例如，軟體1822)，該等指令集具體實現本文所描述之方法或功能中的任何一或更多者。軟體1822亦可完全或至少部分位於主記憶體1804內及/或在由電腦系統1800執行該軟體期間位於處理器1802內，主記憶體1804及處理器1802亦組成機器可讀取儲存媒體。可經由網路介面裝置1808在網路1820上進一步傳輸或接收軟體1822。
儘管機器可存取儲存媒體1832在一示例性實施例中展示為單個媒體，但術語「機器可讀取儲存媒體」應被視為包括儲存一或更多個指令集之單個媒體或多個媒體(例如，集中式或分散式資料庫，及/或關聯快取記憶體及伺服器)。術語「機器可讀取儲存媒體」亦應被視為包括任何能夠儲存或編碼一指令集之媒體，該指令集由該機器執行，並引發該機器執行本發明之方法中的任何一或更多者。因此，術語「機器可讀取儲存媒體」應被視為包括但不限定於固態記憶體及光學媒體與磁性媒體。
根據本發明之一實施例，機器可存取儲存媒體上儲存有指令，該等指令引發資料處理系統執 行切割具有複數個積體電路的半導體晶圓之方法。該方法涉及將基板載體所支撐之基板引入電漿蝕刻腔室中。基板上具有經圖案化遮罩，該經圖案化遮罩覆蓋積體電路並曝露基板之劃道。基板載體具有背側。該方法亦涉及在電漿蝕刻腔室之夾盤上支撐基板載體之背側的至少一部分。該方法亦涉及冷卻基板載體之實質上整個背側，該冷卻涉及藉由夾盤冷卻基板載體之背側的至少第一部分。該方法亦涉及在執行冷卻基板載體之實質上整個背側的同時經由劃道電漿蝕刻基板以切單積體電路。
因此，本發明已揭示切割半導體晶圓之方法及設備，每一晶圓具有複數個積體電路。

Claims (17)

  1. 一種切割包含複數個積體電路的一半導體晶圓之方法，該方法包含以下步驟：將由一基板載體所支撐之一基板引入一電漿蝕刻腔室中，該基板上具有一經圖案化遮罩，該經圖案化遮罩覆蓋積體電路並曝露該基板之劃道，且該基板載體具有一背側，其中該基板載體包含一外部帶框及支撐切割膠帶，且其中該外部帶框為熱導性；在該電漿蝕刻腔室之一夾盤上支撐該基板載體之該背側的至少一部分；冷卻該基板載體之實質上整個該背側，該冷卻之步驟包含以下步驟：藉由該夾盤冷卻該基板載體之該背側的至少一第一部分，其中冷卻該基板載體之實質上整個該背側之步驟包含以下步驟：冷卻該帶框及該基板；以及在執行冷卻該基板載體之實質上整個該背側的同時經由該等劃道電漿蝕刻該基板以切單該等積體電路；及其中冷卻該基板載體之實質上整個該背側之步驟進一步包含以下步驟：利用圍繞該夾盤的一冷卻同心夾盤環冷卻該基板載體之該背側的該帶框。
  2. 如請求項1所述之方法，其中：在該電漿蝕刻期間，將該夾盤維持在至少低至約-10攝氏度之一溫度，且將該冷卻同心夾盤環維持大約處於0至-10攝氏度範圍內之一溫度。
  3. 如請求項1所述之方法，其中該夾盤具有至少與該基板載體之該背側一樣大的一支撐面積，且其中冷卻該基板載體之實質上整個該背側之步驟包含以下步驟：利用該夾盤冷卻該基板載體之實質上整個該背側。
  4. 如請求項3所述之方法，其中：在該電漿蝕刻之步驟期間，將該夾盤維持在至少低至約-10攝氏度之一溫度。
  5. 如請求項1所述之方法，其中在該帶框與圍繞該夾盤的一冷卻同心夾盤環之間且在該基板與該夾盤之間安置該切割膠帶。
  6. 如請求項1所述之方法，其中在該帶框與該夾盤之間且在該基板與該夾盤之間安置該切割膠帶。
  7. 如請求項1所述之方法，其中：在該電漿蝕刻之步驟期間，藉由一遮蔽環保護該基板載體之一前側的一部分。
  8. 如請求項1所述之方法，進一步包含以下步驟：利用一雷射劃線製程形成該經圖案遮罩。
  9. 一種電漿蝕刻腔室，包含：一電漿源，經安置在該電漿蝕刻腔室之一上部區域；一冷卻夾盤，經安置在該電漿源下方，該冷卻夾盤用於支撐一基板載體之一第一部分；以及一冷卻同心環，圍繞該冷卻夾盤，該冷卻同心環用於支撐該基板載體之一第二部分，其中：該冷卻夾盤與該冷卻同心環一起用於冷卻該基板載體之實質上整個一背側；進一步包含圍繞該冷卻夾盤的一冷卻同心環，該冷卻同心環支撐該帶框，其中該冷卻夾盤與該冷卻同心環一起用於冷卻該基板載體之實質上整個一背側。
  10. 如請求項9所述之電漿蝕刻腔室，其中該冷卻夾盤經配置以在電漿處理期間維持至少低至約-10攝氏度之一溫度，且該冷卻同心夾盤環經配置以在電漿處理期間維持大約處於0至-10攝氏度範圍內之一溫度。
  11. 如請求項9所述之電漿蝕刻腔室，進一步包含：一遮蔽環總成，經配置以在電漿處理期間安置於該夾盤與該電漿源之間。
  12. 如請求項9所述之電漿蝕刻腔室，其中在一群集處理工具中安放該電漿蝕刻腔室。
  13. 如請求項9所述之電漿蝕刻腔室，其中該冷卻同心環及該冷卻夾盤一起包含至少與該基板載體之該背側一樣大的一支撐面積，該基板載體具有一外部帶框。
  14. 一種電漿蝕刻腔室，包含：一電漿源，經安置在該電漿蝕刻腔室之一上部區域中；以及一冷卻夾盤，經安置在該電漿源下方，該冷卻夾盤用於支撐及冷卻一基板載體之實質上整個一背側，其中該冷卻夾盤包含至少與該基板載體之該背側一樣大的一支撐面積，該基板載體具有一外部帶框。
  15. 如請求項14所述之電漿蝕刻腔室，其中該冷卻夾盤經配置以在電漿處理期間維持至少低至約-10攝氏度之一溫度。
  16. 如請求項14所述之電漿蝕刻腔室，進一步包含：一遮蔽環總成，經配置以在電漿處理期間安置於該夾盤與該電漿源之間。
  17. 如請求項14所述之電漿蝕刻腔室，其中在一群集處理工具中安放該電漿蝕刻腔室。
TW104115065A 2014-05-13 2015-05-12 在電漿切割期間藉由晶圓框架支撐環冷卻之切割膠帶熱管理 TWI658538B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/276,683 2014-05-13
US14/276,683 US9112050B1 (en) 2014-05-13 2014-05-13 Dicing tape thermal management by wafer frame support ring cooling during plasma dicing

Publications (2)

Publication Number Publication Date
TW201603196A TW201603196A (zh) 2016-01-16
TWI658538B true TWI658538B (zh) 2019-05-01

Family

ID=53786106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115065A TWI658538B (zh) 2014-05-13 2015-05-12 在電漿切割期間藉由晶圓框架支撐環冷卻之切割膠帶熱管理

Country Status (7)

Country Link
US (1) US9112050B1 (zh)
JP (1) JP6556759B2 (zh)
KR (1) KR102469595B1 (zh)
CN (1) CN106716602B (zh)
SG (1) SG11201609530VA (zh)
TW (1) TWI658538B (zh)
WO (1) WO2015175267A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP6590164B2 (ja) * 2014-12-29 2019-10-16 株式会社ディスコ 半導体サイズのウェーハの処理に使用するための保護シート、保護シート構成、ハンドリングシステムおよび半導体サイズのウェーハの処理方法
JP6555656B2 (ja) * 2015-02-17 2019-08-07 パナソニックＩｐマネジメント株式会社 プラズマ処理装置および電子部品の製造方法
US10090177B1 (en) * 2017-08-25 2018-10-02 Micron Technology, Inc. Cold fluid semiconductor device release during pick and place operations, and associated systems and methods
JP7045635B2 (ja) 2017-08-30 2022-04-01 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及び方法
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
KR102158832B1 (ko) * 2018-11-20 2020-09-22 한화정밀기계 주식회사 웨이퍼 절단 방법 및 절단 장치
JP7301477B2 (ja) * 2019-08-09 2023-07-03 株式会社ディスコ プラズマエッチング装置
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
CN113851402A (zh) * 2021-05-31 2021-12-28 华灿光电(苏州）有限公司 用于等离子刻蚀机的托盘及等离子刻蚀机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117349A (en) * 1998-08-28 2000-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Composite shadow ring equipped with a sacrificial inner ring
US20040261946A1 (en) * 2003-04-24 2004-12-30 Tokyo Electron Limited Plasma processing apparatus, focus ring, and susceptor
US20090321017A1 (en) * 2008-06-27 2009-12-31 Tsunehiko Tsubone Plasma Processing Apparatus and Plasma Processing Method
US7767551B2 (en) * 2006-10-06 2010-08-03 Panasonic Corporation Method for fabricating semiconductor chip
US20110014777A1 (en) * 2008-03-25 2011-01-20 Hiroshi Haji Method for processing a substrate, method for manufacturing a semiconductor chip, and method for manufacturing a semiconductor chip having a resin adhesive layer

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
CN1276495C (zh) 2000-01-10 2006-09-20 电子科学工业公司 以具超短脉冲宽度的激光脉冲的脉冲串处理存储器链路的激光器系统及方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
WO2003071591A1 (fr) 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP4013753B2 (ja) * 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
JP4592270B2 (ja) * 2003-10-06 2010-12-01 日東電工株式会社 半導体ウエハの支持材からの剥離方法およびこれを用いた装置
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
US7767557B2 (en) * 2007-05-11 2010-08-03 Micron Technology, Inc. Chilled wafer dicing
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
JP5331580B2 (ja) * 2008-07-02 2013-10-30 日本碍子株式会社 ウエハ載置装置及びそれに用いる部品
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9082839B2 (en) 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9343365B2 (en) 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5528394B2 (ja) * 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
JP6011965B2 (ja) * 2012-09-19 2016-10-25 パナソニックＩｐマネジメント株式会社 プラズマダイシング方法及びプラズマダイシング装置
US9252057B2 (en) * 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
KR101317942B1 (ko) * 2013-03-13 2013-10-16 (주)테키스트 반도체 제조용 척의 에지링 냉각모듈
WO2015134111A1 (en) * 2014-03-07 2015-09-11 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117349A (en) * 1998-08-28 2000-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Composite shadow ring equipped with a sacrificial inner ring
US20040261946A1 (en) * 2003-04-24 2004-12-30 Tokyo Electron Limited Plasma processing apparatus, focus ring, and susceptor
US7767551B2 (en) * 2006-10-06 2010-08-03 Panasonic Corporation Method for fabricating semiconductor chip
US20110014777A1 (en) * 2008-03-25 2011-01-20 Hiroshi Haji Method for processing a substrate, method for manufacturing a semiconductor chip, and method for manufacturing a semiconductor chip having a resin adhesive layer
US20090321017A1 (en) * 2008-06-27 2009-12-31 Tsunehiko Tsubone Plasma Processing Apparatus and Plasma Processing Method

Also Published As

Publication number Publication date
SG11201609530VA (en) 2016-12-29
CN106716602A (zh) 2017-05-24
KR20170003682A (ko) 2017-01-09
KR102469595B1 (ko) 2022-11-22
US9112050B1 (en) 2015-08-18
CN106716602B (zh) 2020-06-16
TW201603196A (zh) 2016-01-16
JP2017518637A (ja) 2017-07-06
JP6556759B2 (ja) 2019-08-07
WO2015175267A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP6903110B2 (ja) プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル
TWI658538B (zh) 在電漿切割期間藉由晶圓框架支撐環冷卻之切割膠帶熱管理
US9236284B2 (en) Cooled tape frame lift and low contact shadow ring for plasma heat isolation
JP6422484B2 (ja) ウエハの裏側及び表側からのウエハダイシング
US9117868B1 (en) Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9293304B2 (en) Plasma thermal shield for heat dissipation in plasma chamber
US8912075B1 (en) Wafer edge warp supression for thin wafer supported by tape frame
US20200258780A1 (en) Transfer arm for film frame substrate handling during plasma singulation of wafers
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
TWI691005B (zh) 電漿腔室中用於散熱的主動冷卻式遮蔽環
US9196498B1 (en) Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9478455B1 (en) Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber