TWI658514B - 電晶體之製造方法 - Google Patents

電晶體之製造方法 Download PDF

Info

Publication number
TWI658514B
TWI658514B TW100128022A TW100128022A TWI658514B TW I658514 B TWI658514 B TW I658514B TW 100128022 A TW100128022 A TW 100128022A TW 100128022 A TW100128022 A TW 100128022A TW I658514 B TWI658514 B TW I658514B
Authority
TW
Taiwan
Prior art keywords
silicon
etching
weight
transistor
acid
Prior art date
Application number
TW100128022A
Other languages
English (en)
Other versions
TW201218281A (en
Inventor
島田憲司
松永裕嗣
安部幸次郎
山田健二
Original Assignee
三菱瓦斯化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱瓦斯化學股份有限公司 filed Critical 三菱瓦斯化學股份有限公司
Publication of TW201218281A publication Critical patent/TW201218281A/zh
Application granted granted Critical
Publication of TWI658514B publication Critical patent/TWI658514B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種藉由選擇性地蝕刻矽自然氧化膜，並蝕刻由矽構成的虛擬閘極，而以較佳良率製造高精度、高品質之電晶體的方法。
該電晶體之製造方法，特徵為：使用在基板上至少具有虛擬閘極(dummy gate)疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，並包含使用預定之蝕刻液的蝕刻步驟，其中，該虛擬閘極疊層體，係疊層高介電材料膜與在表面具有矽自然氧化膜之由矽構成的虛擬閘極而構成；且將該虛擬閘極取代為鋁金屬閘極。

Description

電晶體之製造方法
本發明係關於一種至少具有疊層高介電材料膜與鋁金屬閘極而構成之疊層體的電晶體之製造方法，選擇性地去除因為矽與空氣接觸而於其表面產生的矽自然氧化膜而得之，並關於一種至少具有疊層高介電材料膜與鋁金屬閘極而構成之疊層體的電晶體之製造方法，選擇性地去除矽而得之。
至今為止的半導體，係藉由縮小電晶體的閘極長度、閘極厚度，亦即細微化，而提高性能、成本、消耗功率。但是，欲達成現今需要的細微化，使用氧化矽之習知的閘極絕緣膜中，閘極厚度將變得過薄，源於隧道電流的洩漏電流將增加，而消耗功率將變大。再者，近年來使用半導體元件的設備，多半是行動電話、筆記型電腦、攜帶型音樂播放器等攜帶使用物。該情況中，由於電力由充電電池供給的情況多，故以長時間使用為目標的半導體元件需要低消耗功率。因此，以減少待機中的洩漏電流為目的，有人設計一種作為構成電晶體的絕緣材料與閘電極之組合，使用高介電材料與金屬閘極取代習知所使用之氧化矽與多晶矽的技術。此時，作為選擇的金屬之一例，可舉出鋁(專利文獻1)。
關於該高介電材料與金屬閘極的製造方法，有人提出各式各樣的方法，而作為方法之一例，有稱為後閘極(gate-last)的方法(非專利文獻1)，在以高介電材料與多晶矽之組合製作電晶體形狀之後，去除多晶矽並取代為金屬閘極。圖1表示使用高介電材料的半導體元件之多晶矽去除前的電晶體之一部分的剖面示意圖。在該多晶矽之蝕刻中，有使用鹼性溶液的情況。通常因為該多晶矽在被蝕刻前暴露於大氣中，故於該多晶矽的表面形成矽的自然氧化膜，而該矽的自然氧化膜無法以鹼性溶液蝕刻。再者，多晶矽的周圍存在有鋁、層間絕緣膜、側壁，且該等為不能蝕刻的部位。根據前述，係需要一種在蝕刻多晶矽前，不蝕刻鋁、層間絕緣膜、側壁而以鹼性溶液去除矽自然氧化膜的技術。
接著，必須蝕刻露出的多晶矽。然後，藉由蝕刻多晶矽而露出的高介電材料亦為不能蝕刻的部位。根據前述，係需要一種不蝕刻鋁、層間絕緣膜、側壁及高介電材料而去除矽自然氧化膜，並蝕刻露出之多晶矽的技術。
作為蝕刻矽自然氧化膜的技術，有人提出一種以稀釋氫氟酸去除多晶矽的自然氧化膜後，形成均勻的化學氧化膜之技術(專利文獻2)。但是，由於該技術會蝕刻鋁，故無法使用(參照比較例1-1、及2-1)。
作為矽自然氧化膜與熱氧化膜的選擇蝕刻技術，有人提出一種將氟氫酸水溶液的蒸氣與2-丙醇等之稀釋用溶劑蒸氣混合而導入抽成真空的反應室內，去除基板上之矽自然氧化膜的技術(專利文獻3)。但是，因為氟化氫會蝕刻鋁，故該技術中得不到所需的半導體。此外，該技術為：在比較矽自然氧化膜與熱氧化膜時，利用開始蝕刻之時間差的技術。亦即，該技術於本質上為蝕刻熱氧化膜者，利用時需要非常嚴格地控制處理時間，故利用有其困難。
再者，矽自然氧化膜與熱氧化膜的選擇蝕刻技術，有人提出一種藉由在氫環境中進行900～1050℃的熱處理而去除矽自然氧化膜的技術(專利文獻4)。作為去除多晶矽並取代為金屬閘極之方法的特性之一例，可舉出在將源極與汲極的雜質區域控制為高精度之熱處理後，不需要再予以熱處理，得到如設計一樣的雜質擴散。當以該技術去除矽自然氧化膜時，由於熱處理導致預料外的雜質擴散，而得不到所需的特性。
矽自然氧化膜蝕刻技術，有人提出一種利用氟系氣體的乾式蝕刻技術(專利文獻5)。但是，由於利用氟系氣體的乾式蝕刻也會蝕刻層間絕緣膜，故得不到所需的半導體。
因此，需要一種至少具有疊層高介電材料膜與鋁金屬閘極而構成的疊層體之電晶體的製造方法，不會蝕刻鋁與層間絕緣膜及側壁，且選擇性地去除矽自然氧化膜。
蝕刻多晶矽的方法，已知有乾式蝕刻(專利文獻1)。但是，由於乾式蝕刻也會蝕刻鋁或層間絕緣膜，故需要於鋁與層間絕緣膜上設置光阻等之保護膜。設置保護膜的話，製造步驟將變複雜，並有可能導致良率之下降、製造成本之增加。再者，為了去除光阻而進行的灰化處理，由於會造成鋁與層間絕緣膜損傷，故令人擔心降低電晶體的性能。又，通常以防止微小的矽殘留為目的，係進行較由矽之每單位時間的蝕刻量(之後稱為蝕刻速率。)計算的蝕刻處理時間更長之時間蝕刻的過度蝕刻。由於乾式蝕刻在過度蝕刻之際，係蝕刻於矽之蝕刻後露出的高介電材料，並令其變質，故有電晶體之性能下降的情況。
作為以濕式蝕刻法蝕刻矽的清洗液，已知有種種的鹼性清洗液(非專利文獻2)。但是，該等清洗液不僅會蝕刻多晶矽，也會蝕刻鋁(參照比較例2-6)。
不會蝕刻鋁而蝕刻矽的技術，有人提出一種在氫氧化四甲銨溶解矽之矽的異向性蝕刻液(專利文獻6)。但是，由於該技術將於高溫使用作為前提，故近年來在濕式蝕刻中，為了抑制粒子而使用半導體製造通常所使用之清洗每一片矽晶圓的單片清洗裝置時，無法提供穩定的蝕刻能力。在單片清洗裝置可使用的溫度下利用時，由於矽的蝕刻速率過小，故無法使用於包含高介電材料與金屬閘極的電晶體形成步驟中之矽蝕刻。再者，由於在溫度下降時產生沉澱，故無法使用於如半導體之電晶體部一樣微小的粒子之殘留也無法容許的步驟(參照比較例2-7)。
不會蝕刻鋁或鋁合金而可選擇性地僅異向性蝕刻矽的蝕刻劑組成物，有人提出一種在鹼性水溶液添加還原性化合物與防蝕劑的鹼系蝕刻劑組成物(專利文獻7)。但是，該技術由於鋁的蝕刻速率過大，故無法使用於包含高介電材料與金屬閘極的電晶體形成步驟中之矽蝕刻(參照比較例2-8)。
抑制鋁之蝕刻並去除氯的技術，有人提出一種含有第四級銨氫氧化物、糖類或是糖醇的水溶液(專利文獻8)。但是，專利文獻8為根據氯之去除的觀點而防止鋁之蝕刻者，並未言及該鹼性剝離液之矽的蝕刻能力。亦即，專利文獻8與將不蝕刻鋁膜而蝕刻矽作為目的的本發明為不同的技術思想。再者，由於專利文獻8所揭示的水溶液之矽的蝕刻速率過小，故無法使用於作為本發明之對象的包含高介電材料與金屬閘極的電晶體形成步驟中之矽蝕刻(參照比較例2-9)。
再者，有人提出一種抑制鋁之蝕刻並減弱黏合薄膜之黏合力的剝離液(專利文獻9)。但是，專利文獻9係以不妨礙減弱黏合薄膜之黏合力的能力之觀點，提出一種防止鋁之蝕刻的鹼性剝離液，並未言及該鹼性剝離液之矽的蝕刻能力。因此，專利文獻9與將不蝕刻鋁膜而蝕刻矽作為目的的本發明為不同的技術。再者，可使用於專利文獻9的剝離液，只要定為呈現鹼性的溶液即可，並無特別限定。但是，限定於可使用於矽之蝕刻之呈現鹼性的化合物。亦即，基於專利文獻9，並不容易推測適於本發明的化合物(參照比較例2-10)。
抑制鋁之蝕刻並去除聚醯亞胺定向膜的技術，有人提出一種含有第四級銨氫氧化物、三烷基胺、醇或烷醚的水溶液(專利文獻10)。但是，該清洗液中，矽的蝕刻能力小，無法使用於本目的(參照比較例2-11)。
因此，強烈需要一種至少具有疊層高介電材料膜與鋁金屬閘極而構成的疊層體之電晶體的製造方法，不會蝕刻鋁、層間絕緣膜、及側壁而選擇性地去除矽自然氧化膜，並且不會蝕刻鋁、層間絕緣膜、側壁、及高介電材料膜而選擇性地去除矽。
先前技術文獻
專利文獻
專利文獻1：美國專利第7316949號說明書
專利文獻2：日本特開2004-152862號公報
專利文獻3：日本特開平9-17766號公報
專利文獻4：日本特開2004-87960號公報
專利文獻5：日本特開平3-219625號公報
專利文獻6：日本特開平4-370932號公報
專利文獻7：日本特開2007-214456號公報
專利文獻8：日本特開平4-48633號公報
專利文獻9：日本特開2005-229053號公報
專利文獻10：日本特開2006-8932號公報
非專利文獻
非專利文獻1：應用物理76,9,2007,p.1006
非專利文獻2：微機械/MEMS技術大全2003,p.111
本發明為如前述之類的狀況下所產生者，目的在於提供一種至少具有疊層高介電材料膜與鋁金屬閘極而構成的疊層體之電晶體的製造方法，選擇性地去除因為矽與空氣接觸而於其表面產生的矽自然氧化膜而得之，並提供一種至少具有疊層高介電材料膜與鋁金屬閘極而構成的疊層體之電晶體的製造方法，選擇性地去除矽而得之。
本案發明人為了達成前述目的而反覆仔細研究的結果發現：藉由對於矽自然氧化膜、以及矽使用各別特定的蝕刻液而可達成該目的。本發明為基於相關的知識而完成者。亦即，本發明的要旨如下所述。
1.一種電晶體之製造方法，其特徵為：使用在基板上至少具有虛擬閘極(dummy gate)疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，並包含以下的步驟(I)，其中，該虛擬閘極疊層體，係疊層高介電材料膜與在表面具有矽自然氧化膜之由矽構成的虛擬閘極而構成；且將該虛擬閘極取代為鋁金屬閘極；步驟(I)，使用含有0.01~8重量%的氟化合物、20~90重量%的水溶性有機溶劑、以及水的蝕刻液(i)，將矽自然氧化膜蝕刻的步驟。
2.如前述第1項之電晶體之製造方法，其中，在該步驟(I)之後，包含以下的步驟(II)；步驟(II)，使用含有0.1~40重量%的選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的鹼性化合物、5~50重量%的選自於以通式(2)表示之多元醇中的至少一種、以及40~94.9重量%之水的蝕刻液(ii)，將矽蝕刻的步驟；
H2N-(CH2CH2NH)m-H ....(1)
(m為2~5的整數)；
H-(CH(OH))n-H　.....(2)
(n為3~6的整數)。
3.如前述第1或2項之電晶體之製造方法，其中，該氟化合物為選自於氫氟酸、氟化銨、及氟化氫銨中之至少一種。
4.如前述第1或2項之電晶體之製造方法，其中，該水溶性有機溶劑為選自於由乙醇、2-丙醇、甘油、乙二醇以及二乙二醇中選出的醇類、由二乙二醇單甲醚、二乙二醇單丁醚、二丙二醇單甲醚以及二丙二醇單丙醚中選出的二醇醚類、由N,N-二甲基甲醯胺、N,N-二甲基乙醯胺以及N-甲基-2-吡咯啶酮中選出的醯胺類、以及二甲亞碸中之至少一種以上。
5.如前述第1項之電晶體之製造方法，其中，該蝕刻液(i)為更添加酸者。
6.如前述第5項之電晶體之製造方法，其中，該酸為選自於由鹽酸、硝酸、硫酸及磷酸中選出之無機酸、以及由醋酸、丙酸、草酸及甲磺酸中選出之有機酸中之至少一種。
7.如前述第5項之電晶體之製造方法，其中，該蝕刻液(i)中之酸的濃度為5重量%以下。
8.如前述第2項之電晶體之製造方法，其中，該蝕刻液(ii)之二胺及以通式(1)表示之聚胺為選自於乙二胺、1,2-丙二胺、1,3-丙二胺、二伸乙三胺、以及三伸乙四胺中之至少一種。
9.如前述第2項之電晶體之製造方法，其中，該蝕刻液(ii)之以通式(2)表示之多元醇為選自於甘油、赤蘚糖醇(meso-erythritol)、木糖醇、以及山梨糖醇中之至少一種。
10.如前述第1或2項之電晶體之製造方法，其中，形成高介電材料膜的高介電材料為HfO2、HfSiO、HfSiON、HfLaO、HfLaON、HfTiSiON、HfAlSiON、HfZrO、或Al2O3。
根據本發明，在藉由去除由矽構成的虛擬閘極並取代為鋁金屬閘極的方法，製造至少具有由高介電材料膜與鋁金屬閘極構成的疊層體之電晶體的方法中，可不蝕刻鋁、層間絕緣膜、及側壁，選擇性地去除因為矽與空氣接觸而於其表面產生的矽自然氧化膜，而且可不蝕刻鋁、層間絕緣膜、側壁、及高介電材料膜，選擇性地去除矽，並可以較佳良率製造高精度、高品質之電晶體。
本發明之電晶體的製造方法，其特徵為：使用在基板上至少具有虛擬閘極疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，並至少包含使用含有0.01~8重量%的氟化合物、20~90重量%的水溶性有機溶劑、以及水的蝕刻液(i)，將矽自然氧化膜蝕刻的的步驟(I)，其中，該虛擬閘極疊層體，係疊層高介電材料膜與在表面具有矽自然氧化膜之由矽構成的虛擬閘極而構成，且將該虛擬閘極取代為鋁金屬閘極。在此之鋁金屬閘極係指含有鋁金屬的金屬閘極，且該金屬閘極可藉由100%鋁而形成，而根據有效地得到本發明之效果的觀點，鋁的含量為50%以上較為理想。再者，可將全部的虛擬閘極取代為鋁金屬閘極，而其一部分亦可為取代者。本發明中，只要在電晶體之一部分的部位使用鋁，即可得到不蝕刻該部位，選擇性地去除矽自然氧化膜或形成虛擬閘極的矽之本發明的效果。
《步驟(I)》
步驟(I)為在基板上至少具有疊層高介電材料膜與在表面具有矽自然氧化膜之由矽構成的虛擬閘極而構成的虛擬閘極疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體之使用預定的蝕刻液，蝕刻矽自然氧化膜的步驟，且為本發明中必要的步驟。電晶體的製造中，由於作為虛擬閘極之材料使用的多晶矽等之矽材料與空氣接觸而使表面氧化，形成矽自然氧化膜，故需要對其蝕刻。
在本步驟(I)中用於矽自然氧化膜之蝕刻的蝕刻液(i)為含有0.01~8重量%的氟化合物、20~90重量%的水溶性有機溶劑、以及水的水溶液。
使用於本發明的蝕刻液(i)中之氟化合物，較理想之具體例為氟氫酸、氟化銨、酸性氟化銨。更理想之樣態為氟化銨、酸性氟化銨。本發明中，該等氟化合物，可單獨或是組合2種以上而摻合。
蝕刻液(i)中之氟化合物的濃度範圍，需為0.01～8重量%，而較理想之樣態為0.1～5重量%，更理想之樣態為0.2～2重量%。未滿0.01重量%時，矽自然氧化膜之去除變慢，而大於8重量%時，層間絕緣材料會被蝕刻。
使用於本發明之蝕刻液(i)中的水溶性有機溶劑，較理想之樣態為醇類、二醇醚類、醯胺類、二甲亞碸。醇類的具體例為乙醇、2-丙醇、甘油、乙二醇、二乙二醇。二醇醚類的具體例為二乙二醇單甲醚、二乙二醇單丁醚、二丙二醇單甲醚、二丙二醇單丙醚。醯胺類的具體例為N,N-二甲基甲醯胺、N,N-二甲基乙醯胺、N-甲基-2-吡咯啶酮。較理想之樣態為二乙二醇單甲醚、二乙二醇單丁醚、二丙二醇單甲醚、二丙二醇單丙醚、N,N-二甲基甲醯胺、N,N-二甲基乙醯胺、N-甲基-2-吡咯啶酮。本發明中，該等水溶性有機溶劑，可單獨亦可組合2種類以上而使用。
蝕刻液(i)中之水溶性有機溶劑的濃度範圍，需為20～90重量%，而較理想之樣態為30～80重量%，更理想之樣態為40～80重量%。未滿20重量%時，鋁會被蝕刻。大於90重量%時，層間絕緣材料會被蝕刻。
亦可在使用於本發明的蝕刻液(i)中添加酸。使用於本發明之蝕刻液(i)中的酸，可使用無機酸，亦可使用有機酸。無機酸較理想之具體例為鹽酸、硝酸、硫酸、磷酸。有機酸較理想之具體例為醋酸、丙酸、草酸、甲磺酸。
使用於本發明的前述酸，可單獨亦可組合2種類以上而使用。酸的濃度範圍為5重量%以下，而較理想之樣態為3重量%以下，更理想之樣態為2重量%以下。當於5重量%以下時，鋁與層間絕緣材料不會被蝕刻。
本發明中，在用於矽自然氧化膜之蝕刻的蝕刻液(i)中，視其所需可於不損及本發明之目的的範圍內，摻合習知所使用於蝕刻液的界面活性劑或防蝕劑之類的添加劑。
實施步驟(I)之蝕刻時的溫度，通常為10～80℃左右，而較理想之樣態為20～60℃，更理想之樣態為20～50℃的範圍，且只要根據蝕刻的條件或使用的基板材料而適當選擇即可。
實施步驟(I)時的處理時間，通常為0.1～20分鐘左右，而較理想之樣態為0.2～10分鐘，更理想之樣態為0.3～5分鐘，最理想之樣態為0.3～3分鐘的範圍。只要根據蝕刻的條件或使用的基板材料而適當選擇即可。
步驟(I)中，應其所需可並用超音波。
再者，根據本發明的製造方法，作為去除基板上之矽自然氧化膜後的沖洗液，不需使用如醇之類的有機溶劑，僅以水沖洗即十分足夠。
本發明中，在步驟(I)中將因為矽與空氣接觸而於其表面產生的矽自然氧化膜蝕刻後，通常使用用於矽之蝕刻的蝕刻液，例如包含作為有效成分之氫氧化四甲銨的蝕刻液，將矽蝕刻，並去除虛擬閘極。進行該矽之蝕刻的步驟，以下說明作為較理想之樣態的步驟(II)。
《步驟(II)》
本發明之電晶體的製造方法，在步驟(I)之後具有使用預定的蝕刻液(ii)蝕刻矽的步驟較為理想。在本步驟(II)中用於矽之蝕刻的蝕刻液(ii)，係為含有0.1~40重量%的選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的鹼性化合物、5~50重量%的選自於以通式(2)表示之多元醇中的至少一種、以及40~94.9重量%之水的水溶液。
H2N-(CH2CH2NH)m-H ....(1)
(m為2~5的整數)；
H-(CH(OH))n-H　.....(2)
(n為3~6的整數)。
本發明所使用的鹼性化合物，係為將矽蝕刻者，且為選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的化合物。本發明所使用的蝕刻液(ii)之二胺，尤可舉出乙二胺、1，2-丙二胺、1，3-丙二胺等，而以通式(1)表示之聚胺，尤可舉出二伸乙三胺、以及三伸乙四胺等。
蝕刻液(ii)中之鹼性化合物的濃度，通常為0.1～40重量%，而較理想之樣態為0.2～40重量%，更理想之樣態為0.3～30重量%。
本發明所使用的蝕刻液(ii)之多元醇為選自於以通式(2)表示之化合物中的一種以上。以通式(2)表示之多元醇之較理想的具體例為甘油、赤蘚糖醇(meso-erythritol)、木糖醇、山梨糖醇。
蝕刻液(ii)中之多元醇的濃度，通常為5～50重量%，而較理想之樣態為6～40重量%，更理想之樣態為7～30重量%。只要多元醇的濃度為5重量%以上，即可得到充分的鋁之防腐蝕效果。另一方面，只要多元醇的濃度為50重量%以下，矽蝕刻能力即為足夠。
本發明之用於矽之蝕刻的蝕刻液(ii)中，視其所需可於不損及本發明之目的的範圍內，摻合習知所使用於蝕刻液的界面活性劑或防蝕劑之類的添加劑。
實施步驟(II)之蝕刻時的溫度，通常為20～80℃左右的範圍，而較理想之樣態為20～70℃，更理想之樣態為20～60℃，且只要根據蝕刻的條件或使用的基板材料而適當選擇即可。
實施步驟(II)時的處理時間，通常為0.1～10分鐘左右的範圍，而較理想之樣態為0.2～8分鐘，更理想之樣態為0.3～5分鐘，且只要根據蝕刻的條件或使用的基板材料而適當選擇即可。
步驟(II)中，與步驟(I)相同，應其所需可並用超音波。再者，根據本發明的製造方法，作為去除基板上之蝕刻殘渣後的沖洗液，不需使用如醇之類的有機溶劑，僅以水沖洗即十分足夠。
《結構體》
本發明的製造方法中，供於步驟(I)之蝕刻步驟的結構體，係為在基板上具有下述者：含有高介電材料膜及在表面具有矽自然氧化膜之由矽構成之虛擬閘極的虛擬閘極疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜。圖1表示本發明之供於步驟(I)之蝕刻步驟的結構體之剖面圖。示於圖1的結構體，係為在基板9上具有疊層高介電材料膜3與在表面具有矽自然氧化膜6之由矽構成的虛擬閘極1而構成的虛擬閘極疊層體、設置成將該疊層體之側面予以包覆的側壁4、以及設置成將該側壁4予以包覆之層間絕緣膜5的結構體。
如圖1所示，結構體亦可有虛擬閘極1已被鋁金屬閘極2取代處。再者，圖1表示藉由離子植入等之方法能夠形成的源極/汲極8、隔離部7，而通常高介電材料膜3係設置於基板9的表面上，包覆於源極/汲極8之間。
根據圖1而可知，由矽構成的虛擬閘極1，在電晶體之製造過程中，因為與空氣接觸而其表面自然氧化，形成矽自然氧化膜6。因此，本發明中，在蝕刻虛擬閘極1前，於步驟(I)之蝕刻步驟藉由蝕刻矽自然氧化膜6而防止電晶體各部位的損傷，並可以較佳良率製造高精度、高品質之電晶體。
在步驟(I)中蝕刻矽自然氧化膜6之際，由於該步驟(I)所使用的蝕刻液與鋁金屬閘極2、側壁4、以及層間絕緣膜5接觸，故需要不會使該等部位損傷，亦即選擇性地蝕刻矽自然氧化膜6的性能。再者，本發明的製造方法中，在宜採用的步驟(II)中蝕刻由矽構成的虛擬閘極1之際，由於該步驟(II)所使用的蝕刻液與鋁金屬閘極2、側壁4、以及層間絕緣膜5接觸，而且蝕刻虛擬閘極1時，因為設於其下方的高介電材料膜3會露出，所以該蝕刻液亦與該高介電材料膜3接觸，故需要不會使該等部位損傷，亦即選擇性地蝕刻構成虛擬閘極1之矽的性能。
本發明之電晶體的製造方法，由於在步驟(I)採用該蝕刻液(i)，且在宜採用的步驟(II)採用該蝕刻液(ii)，而可選擇性地蝕刻矽自然氧化膜6、由矽構成的虛擬閘極1，故可以較佳良率製造高精度、高品質之電晶體。
《其他的步驟》
本發明之電晶體的製造方法，只要具有該步驟(I)即可，並無特別限制，而較理想之樣態為將具有該步驟(II)作為特徵者。本發明較理想之電晶體的製造方法之一樣態，可舉出依序具有以下步驟的製造方法：步驟(A)，在基板上形成高介電材料膜的步驟；步驟(B)，在該高介電材料膜上形成由矽構成的虛擬閘極，並形成包含高介電材料膜及虛擬閘極之疊層體的步驟；步驟(C)，形成將該疊層體之側面予以包覆之側壁的步驟；步驟(D)，形成將該側壁予以包覆之層間絕緣膜的步驟；前述步驟(I)；前述步驟(II)；以及步驟(E)，在該高介電材料膜上形成鋁金屬閘極，並成為包含高介電材料膜及鋁金屬閘極之疊層體的步驟。該步驟(A)～(E)並無特別限制，只要依照電晶體之製造方法的各步驟所採用之一般的方法即可。
《電晶體》
根據本發明之製造方法而得到的電晶體，係為在基板9上至少具有下述者：疊層高介電材料膜3與鋁金屬閘極2的疊層體、設置成將該疊層體之側面予以包覆的側壁4、設置成將該側壁4予以包覆之層間絕緣膜5，亦即，本發明之製造方法中供於步驟(I)之蝕刻步驟的結構體中，將虛擬閘極1取代為鋁金屬閘極者。再者，如圖1所示，根據本發明之製造方法而得到的電晶體，具有源極/汲極8、以及隔離部7，而高介電材料膜3，係設置於基板9的表面上，包覆於該源極/汲極8之間。
根據本發明之製造方法而能夠製造的電晶體中，用於基板9的基板材料，尤可舉出矽、非晶矽、多晶矽、玻璃等，而用於金屬閘極等之配線材料，至少可使用鋁，而鋁以外的材料，例如亦可使用銅、鎢、鈦-鎢、鋁、鋁合金、鉻、鉻合金等之配線材料。
再者，用於層間絕緣膜5的材料，宜使用利用高密度電漿化學氣相法的氧化矽膜(HDP)、四乙氧基矽烷(TEOS)、硼磷矽玻璃(BPSG)等；用於側壁4的材料，宜使用氮化矽(SiN)等；高介電材料，宜使用HfO2、Al2O3、或是該等中包含矽原子以及/或是氮原子、以及/或是La、Ti、Zr等之金屬的材料。用於層間絕緣膜5、側壁4、高介電材料膜3的材料，並不限定於此。
根據本發明之製造方法而得到的電晶體，亦可包含電晶體通常具有的部位，例如阻隔層或絕緣膜等。作為形成阻隔層的阻隔材料，尤可舉出鈦、氮化鈦、鉭、氮化鉭等；形成絕緣膜的絕緣材料，尤可舉出氧化矽、氮化矽、碳化矽及該等之衍生物等。
疊層高介電材料膜3與鋁金屬閘極2而構成的疊層體中，亦可更進一步疊層由形成該鋁金屬閘極的金屬以外之金屬材料構成的金屬閘極，例如疊層具有稱為特性控制膜之機能的層。再者，半導體材料尤可舉出鎵-砷、鎵-磷、銦-磷等之化合物半導體、或鉻氧化物等之氧化物半導體等。
根據本發明之製造方法而得到的電晶體，係為高精度、高品質的電晶體。
實施例
接著，根據實施例而更詳細地說明本發明，但本發明並不限定於該等例。
1-1，評價方法
SEM觀察：使用股份有限公司Hitachi High-Technologies製、超高解析度電場放射型掃描式電子顯微鏡S-5500觀察，並以下述基準評價。
判定：
(矽自然氧化膜之去除評價基準)
○：完全去除矽自然氧化膜6。
×：未去除矽自然氧化膜6。
(Al損傷評價基準)
◎：與清洗前相比，看不出鋁金屬閘極2的變化。
○：在鋁金屬閘極2表面看到些許粗糙。
×：在鋁金屬閘極2看到大洞。
(層間絕緣膜損傷評價基準)
◎：與清洗前相比，看不出層間絕緣膜5的變化。
○：層間絕緣膜5有點凹陷。
×：層間絕緣膜5有很大的凹陷。
實施例1-1～1-13
採用矽晶圓作為基板9，且該矽晶圓上具有電晶體結構，並準備如圖1所示之剖面圖的結構體。層間絕緣膜5為藉由高密度電漿(HDP)CVD而堆疊的氧化矽膜。側壁4為氮化矽。為了去除存在於虛擬閘極1的矽之表面的矽自然氧化膜6，對於各實施例，在示於第1-2表的蝕刻液(i)(各蝕刻液(i)的組成係參照第1-1表)中，於預定的溫度、時間浸漬(蝕刻步驟(I))，並進行利用超純水的清洗、利用乾燥氮氣噴射的乾燥。藉由以SEM觀察藥劑清洗後的電晶體剖面而觀察鋁金屬閘極2與層間絕緣膜5及側壁4的狀態。由於沒有側壁4被蝕刻的情況，故此後並未言及側壁4的狀態。
前述操作之後，在80℃由氫氧化四甲銨5重量%與水95重量%構成的水溶液中，浸漬2分鐘，並進行利用超純水的清洗、利用乾燥氮氣噴射的乾燥。
藉由以SEM觀察前述之後的電晶體剖面而觀察形成虛擬閘極1之矽的狀態。矽自然氧化膜6浸漬於第1-1表的蝕刻液(i)而被蝕刻時，係以接著之於氫氧化四甲銨水溶液之處理蝕刻形成虛擬閘極1的矽。但是，矽自然氧化膜6浸漬於第1-1表的蝕刻液(i)之蝕刻不足時，以接著之於氫氧化四甲銨水溶液之處理的形成虛擬閘極1之矽的蝕刻係不足。因此，自由SEM觀察得知的形成虛擬閘極1之矽的蝕刻狀態，可判斷示於第1-1表的蝕刻液(i)之矽自然氧化膜6的蝕刻能力。
如第1-2表所示，可知應用本發明之清洗法的實施例1-1～1-13，係防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻形成虛擬閘極1的矽之表面的矽自然氧化膜6。
比較例1-1
以表示專利文獻2記載之0.01重量%氟氫酸水溶液(第1-3表、蝕刻液1-N)的蝕刻液進行與實施例1-1相同的評價。其結果為：如第1-4表所示，雖然看不出層間絕緣膜5的變化，但矽自然氧化膜6未被去除，而於鋁金屬閘極2看到大洞。根據前述，可知專利文獻2的方法，無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
比較例1-2
以表示80重量%2-丙醇水溶液(第1-3表、蝕刻液1-O)的蝕刻液進行與實施例1-1相同的評價。其結果為：如第1-4表所示，雖然看不出層間絕緣膜5的變化，但矽自然氧化膜6未被去除。根據前述，可知有機溶劑的水溶液，無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
比較例1-3
以表示1重量%硫酸水溶液(第1-3表、蝕刻液1-P)的蝕刻液進行與實施例1-1相同的評價。其結果為：如第1-4表所示，雖然看不出層間絕緣膜5的變化，但矽自然氧化膜6未被去除，而於鋁金屬閘極2看到大洞。根據前述，可知酸的水溶液，無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
比較例1-4
以表示1重量%氟化銨與0.5重量%醋酸水溶液(第1-3表、蝕刻液1-Q)的蝕刻液進行與實施例1-1相同的評價。其結果為：如第1-4表所示，雖然可去除矽自然氧化膜6，但層間絕緣膜5有很大的凹陷，且於鋁金屬閘極2看到大洞。根據前述，可知氟化合物與酸的水溶液，無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
比較例1-5
以表示60重量%N-甲基-2-吡咯啶酮與0.5重量%甲磺酸水溶液(第1-3表、蝕刻液1-R)的蝕刻液進行與實施例1-1相同的評價。其結果為：如第1-4表所示，雖然看不出層間絕緣膜5的變化，但矽自然氧化膜6未被去除，而於鋁金屬閘極2看到大洞。根據前述，可知有機溶劑與酸的水溶液，無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
[表1]
[表2]
[表3]
[表4]
2-1，評價方法
測定設備：
SEM觀察：使用股份有限公司Hitachi High-Technologies製、超高解析度電場放射型掃描式電子顯微鏡S-5500觀察。
FIB加工：使用股份有限公司Hitachi High-Technologies製、聚焦離子束加工裝置FB-2100加工。
STEM觀察：使用股份有限公司Hitachi High-Technologies製、掃描穿透式電子顯微鏡HD-2300觀察。
判定：
(由矽構成的虛擬閘極1之蝕刻狀態)
○：虛擬閘極1完全地被蝕刻。
×：虛擬閘極1之蝕刻不足。
(Al損傷評價基準)
◎：與清洗前相比，看不出鋁金屬閘極2的變化。
○：在鋁金屬閘極2表面看到些許粗糙。
×：在鋁金屬閘極2看到大洞。
(層間絕緣膜損傷評價基準)
◎：與清洗前相比，看不出層間絕緣膜5的變化。
○：層間絕緣膜5有點凹陷。
×：層間絕緣膜5有很大的凹陷。
實施例2-1～2-72
採用矽晶圓作為基板9，且該矽晶圓上具有電晶體結構，該電晶體結構為示於第2-1表的2-1A～2-1I，且準備如圖1所示之剖面圖的結構體。對於各實施例，係使用示於第2-4表的結構體，而為了去除存在於由矽構成的虛擬閘極1之表面的矽自然氧化膜6，在示於第2-4表的蝕刻液(i)(各蝕刻液(i)的組成係參照第2-2表)中，於預定的溫度、時間浸漬(蝕刻步驟(I))，並進行利用超純水的清洗、利用乾燥氮氣噴射的乾燥。在該操作之後，於示於第2-4表的蝕刻液(ii)(各蝕刻液(ii)的組成係參照第2-3表)中，於預定的溫度、時間浸漬(蝕刻步驟(II))，並進行利用超純水的清洗、利用乾燥氮氣噴射的乾燥。藉由以SEM觀察藥劑處理後的電晶體剖面而判斷由矽構成的虛擬閘極1、鋁金屬閘極2、側壁4、及層間絕緣膜5的狀態。
高介電材料3係包覆由矽構成的虛擬閘極1。因此，藉由蝕刻液去除由矽構成的虛擬閘極1時，蝕刻液會與高介電材料3接觸，故觀察該高介電材料3的狀態而可判斷蝕刻液對於高介電材料的損傷。因此，只要是蝕刻由矽構成的虛擬閘極1的情況，係使用FIB，將蝕刻後的電晶體薄膜化加工為200nm以下的厚度，並藉由以STEM觀察而判斷高介電材料3的狀態。
在示於第2-4表與第2-7表的例中，係確認側壁4、高介電材料3未被蝕刻。且於第2-4表與第2-7表中表示由矽構成的虛擬閘極1、鋁金屬閘極2、層間絕緣膜5的狀態之評價結果。
關於應用本發明之製造方法的實施例2-1～2-72(第2-4表)，吾人得知可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時選擇性地蝕刻由矽構成的虛擬閘極1。
比較例2-1
使用具有電晶體結構1A的結構體，並使用記載於專利文獻2的0.01重量%氟氫酸水溶液(第2-5表、蝕刻液2-5A)取代蝕刻液(i)，且使用1,3-丙二胺5重量%與木糖醇40重量%水溶液(第2-3表、蝕刻液2-3G)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞。在示於第2-4表的實施例2-1～2-13中，使用蝕刻液2-3G而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞的原因，可知為取代蝕刻液(i)而使用的蝕刻液2-5A。因此，專利文獻2的方法，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
比較例2-2
使用具有電晶體結構1I的結構體，並使用80重量%2-丙醇水溶液(第2-5表、蝕刻液2-5B)取代蝕刻液(i)，且使用1,3-丙二胺5重量%與木糖醇40重量%水溶液(第2-3表、蝕刻液2-3G)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻。在示於第2-4表的實施例2-1～2-13中，使用蝕刻液2-3G而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻的原因，可知為取代蝕刻液(i)而使用的蝕刻液2-5B。因此，水溶性有機溶劑的水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
比較例2-3
使用具有電晶體結構1F的結構體，並使用1重量%硫酸水溶液(第2-5表、蝕刻液2-5C)取代蝕刻液(i)，且使用1,3-丙二胺5重量%與木糖醇40重量%水溶液(第2-3表、蝕刻液2-3G)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞。在示於第2-4表的實施例2-1～2-13中，使用蝕刻液2-3G而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞的原因，可知為取代蝕刻液(i)而使用的蝕刻液2-5C。因此，酸的水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
比較例2-4
使用具有電晶體結構1C的結構體，並使用1重量%氟化銨與0.5重量%醋酸水溶液(第2-5表、蝕刻液2-5D)取代蝕刻液(i)，且使用1,3-丙二胺5重量%與木糖醇40重量%水溶液(第2-3表、蝕刻液2-3G)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然可蝕刻由矽構成的虛擬閘極1，但層間絕緣膜5有很大的凹陷，且於鋁金屬閘極2看到大洞。在示於第2-4表的實施例2-1～2-13中，使用蝕刻液2-3G而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然可蝕刻由矽構成的虛擬閘極1，但層間絕緣膜5有很大的凹陷，且於鋁金屬閘極2看到大洞的原因，可知為取代蝕刻液(i)而使用的蝕刻液2-5D。因此，氟化合物與酸的水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
比較例2-5
使用具有電晶體結構1G的結構體，並使用60重量%N-甲基-2-吡咯啶酮與0.5重量%甲磺酸水溶液(第2-5表、蝕刻液2-5E)取代蝕刻液(i)，且使用1,3-丙二胺5重量%與木糖醇40重量%水溶液(第2-3表、蝕刻液2-3G)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞。在示於第2-4表的實施例2-1～2-13中，使用蝕刻液2-3G而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞的原因，可知為取代蝕刻液(i)而使用的蝕刻液2-5E。因此，水溶性有機溶劑與酸的水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中之矽表面的矽自然氧化膜之去除。
比較例2-6
使用具有電晶體結構1D的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用記載於非專利文獻2的2重量%氫氧化四甲銨水溶液(第2-6表、蝕刻液2-6A)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6A。因此，非專利文獻2的蝕刻液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
比較例2-7
使用具有電晶體結構1B的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用記載於專利文獻6的0.5重量%氫氧化四甲銨與0.1重量%矽水溶液(第2-6表、蝕刻液2-6B)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6B。因此，專利文獻6的蝕刻液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
比較例2-8
使用具有電晶體結構1C的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用記載於專利文獻7的10重量%氫氧化四甲銨與10重量%羥胺及5重量%山梨糖醇水溶液(第2-6表、蝕刻液2-6C)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：由矽構成的虛擬閘極1被蝕刻，看不出層間絕緣膜5的變化，但於鋁金屬閘極2看到很大的凹陷。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，由矽構成的虛擬閘極1被蝕刻，看不出層間絕緣膜5的變化，但於鋁金屬閘極2看到很大的凹陷的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6C。因此，專利文獻7的蝕刻液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
比較例2-9
使用具有電晶體結構1G的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用記載於專利文獻8的2.4重量%氫氧化四甲銨與5重量%山梨糖醇水溶液(第2-6表、蝕刻液2-6D)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6D。因此，專利文獻8的蝕刻液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
比較例2-10
使用具有電晶體結構1E的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用記載於專利文獻9的5重量%六亞甲基二胺(1,6-己二胺)與30重量%山梨糖醇水溶液(第2-6表、蝕刻液2-6E)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6E。因此，專利文獻9的蝕刻液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
比較例2-11
使用具有電晶體結構1I的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用記載於專利文獻10的4重量%氫氧化四甲銨與0.01重量%三甲胺、80重量%丙二醇、以及4重量%甘油水溶液(第2-6表、蝕刻液2-6F)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6F。因此，專利文獻10的蝕刻液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
比較例2-12
使用具有電晶體結構1F的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用0.5重量%1,3-丙二胺水溶液(第2-6表、蝕刻液2-6G)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5的變化，但由矽構成的虛擬閘極1未被蝕刻，而於鋁金屬閘極2看到大洞的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6G。因此，鹼性化合物水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
比較例2-13
使用具有電晶體結構1H的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用10重量%山梨糖醇水溶液(第2-6表、蝕刻液2-6H)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，雖然看不出層間絕緣膜5與鋁金屬閘極2的變化，但由矽構成的虛擬閘極1未被蝕刻的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6H。因此，多元醇水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
比較例2-14
使用具有電晶體結構1A的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用5重量%1,3-丙二胺與10重量%肌醇水溶液(第2-6表、蝕刻液2-6I)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：由矽構成的虛擬閘極1被蝕刻，看不出層間絕緣膜5的變化，但於鋁金屬閘極2看到很大的凹陷。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，由矽構成的虛擬閘極1被蝕刻，看不出層間絕緣膜5的變化，但於鋁金屬閘極2看到很大的凹陷的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6I。因此，鹼性化合物與環狀多元醇水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
比較例2-15
使用具有電晶體結構1A的結構體，並使用1重量%氟化銨與60重量%的N,N-二甲基乙醯胺及10重量%二乙二醇單丁醚水溶液(第2-2表、蝕刻液2-2E)取代蝕刻液(i)，且使用5重量%1,3-丙二胺與10重量%蔗糖水溶液(第2-6表、蝕刻液2-6J)取代蝕刻液(ii)，進行與實施例2-1相同的評價。其結果為：由矽構成的虛擬閘極1被蝕刻，看不出層間絕緣膜5的變化，但於鋁金屬閘極2看到很大的凹陷。在示於第2-4表的實施例2-14～2-22中，使用蝕刻液2-2E而可防止鋁金屬閘極2與層間絕緣膜5之蝕刻，同時蝕刻由矽構成的虛擬閘極1。根據前述，由矽構成的虛擬閘極1被蝕刻，看不出層間絕緣膜5的變化，但於鋁金屬閘極2看到很大的凹陷的原因，可知為取代蝕刻液(ii)而使用的蝕刻液2-6J。因此，鹼性化合物與非還原糖水溶液，可知其無法使用於作為本發明的對象之包含高介電材料與含有鋁的金屬閘極之電晶體形成步驟中的矽之蝕刻。
[表5]
[表6]
[表7]
[表8]
[表9]
[表10]
[表11]
產業上利用性
根據本發明的電晶體之製造方法，在藉由去除由矽構成的虛擬閘極並取代為鋁金屬閘極的方法，製造至少具有由高介電材料膜與鋁金屬閘極構成的疊層體之電晶體的方法中，可不蝕刻鋁、層間絕緣膜、及側壁，選擇性地去除因為矽與空氣接觸而於其表面產生的矽自然氧化膜，而且可不蝕刻鋁、層間絕緣膜、側壁、及高介電材料膜，選擇性地去除矽，並可以較佳良率製造高精度、高品質之電晶體。
1．．．虛擬閘極(矽)
2．．．鋁金屬閘極
3．．．高介電材料膜
4．．．側壁
5．．．層間絕緣膜
6．．．矽自然氧化膜
7．．．隔離部
8．．．源極/汲極
9．．．基板
[圖1]矽去除前之使用高介電材料的電晶體之剖面圖。

Claims (7)

  1. 一種電晶體之製造方法，其特徵為：使用在基板上至少具有虛擬閘極(dummy gate)疊層體、設置成將該疊層體之側面予以包覆的側壁、以及設置成將該側壁予以包覆之層間絕緣膜的結構體，並包含以下的步驟(I)，其中，該虛擬閘極疊層體，係疊層高介電材料膜與在表面具有矽自然氧化膜之由矽構成的虛擬閘極而構成；且將該虛擬閘極取代為鋁金屬閘極；步驟(I)，使用含有0.01~8重量%的氟化合物、20~90重量%的水溶性有機溶劑、水、以及5重量%以下之酸的蝕刻液(i)，將矽自然氧化膜蝕刻的步驟，該水溶性有機溶劑為選自於由乙醇、2-丙醇、甘油、乙二醇以及二乙二醇中選出的醇類、由二乙二醇單甲醚、二乙二醇單丁醚、二丙二醇單甲醚以及二丙二醇單丙醚中選出的二醇醚類、由N,N-二甲基甲醯胺、N,N-二甲基乙醯胺以及N-甲基-2-吡咯啶酮中選出的醯胺類中之至少一種以上，該酸為選自於由鹽酸、硝酸、硫酸及磷酸中選出之無機酸、以及由醋酸、丙酸、草酸及甲磺酸中選出之有機酸中之至少一種。
  2. 如申請專利範圍第1項之電晶體之製造方法，其中，在該步驟(I)之後，包含以下的步驟(II)；步驟(II)，使用含有0.1~40重量%的選自於氨、二胺及以通式(1)表示之聚胺中之至少一種的鹼性化合物、5~50重量%的選自於以通式(2)表示之多元醇中的至少一種、以及40~94.9重量%之水的蝕刻液(ii)，將矽蝕刻的步驟；H2N-(CH2CH2NH)m-H....(1)(m為2~5的整數)；H-(CH(OH))n-H....(2)(n為3~6的整數)。
  3. 如申請專利範圍第1或2項之電晶體之製造方法，其中，該氟化合物為選自於氫氟酸、氟化銨、及氟化氫銨中之至少一種。
  4. 如申請專利範圍第2項之電晶體之製造方法，其中，該蝕刻液(ii)之二胺及以通式(1)表示之聚胺為選自於乙二胺、1,2-丙二胺、1,3-丙二胺、二伸乙三胺、以及三伸乙四胺中之至少一種。
  5. 如申請專利範圍第2項之電晶體之製造方法，其中，該蝕刻液(ii)之以通式(2)表示之多元醇為選自於甘油、赤蘚糖醇(meso-erythritol)、木糖醇、以及山梨糖醇中之至少一種。
  6. 如申請專利範圍第1或2項之電晶體之製造方法，其中，形成高介電材料膜的高介電材料為HfO2、HfSiO、HfSiON、HfLaO、HfLaON、HfTiSiON、HfAlSiON、HfZrO、或Al2O3。
  7. 如申請專利範圍第1項之電晶體之製造方法，其中，該蝕刻液(i)係由氟化合物、水溶性有機溶劑、水、以及酸組成。
TW100128022A 2010-08-20 2011-08-05 電晶體之製造方法 TWI658514B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-184999 2010-08-20
JP2010184999 2010-08-20
JP2010-210827 2010-09-21
JP2010210827 2010-09-21

Publications (2)

Publication Number Publication Date
TW201218281A TW201218281A (en) 2012-05-01
TWI658514B true TWI658514B (zh) 2019-05-01

Family

ID=45605048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128022A TWI658514B (zh) 2010-08-20 2011-08-05 電晶體之製造方法

Country Status (7)

Country Link
US (1) US8859411B2 (zh)
EP (1) EP2608249B1 (zh)
JP (1) JP5853953B2 (zh)
KR (1) KR101861713B1 (zh)
CN (1) CN103119693B (zh)
TW (1) TWI658514B (zh)
WO (1) WO2012023387A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130203263A1 (en) * 2010-08-31 2013-08-08 Mitsubishi Gas Chemical Company, Inc. Silicon etchant and method for producing transistor by using same
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
JP5548225B2 (ja) 2012-03-16 2014-07-16 富士フイルム株式会社 半導体基板製品の製造方法及びエッチング液
JP2014057039A (ja) * 2012-08-10 2014-03-27 Fujifilm Corp 半導体基板製品の製造方法及びエッチング液
US9012318B2 (en) 2012-09-21 2015-04-21 Micron Technology, Inc. Etching polysilicon
US10475658B2 (en) 2013-12-31 2019-11-12 Entegris, Inc. Formulations to selectively etch silicon and germanium
KR20150091895A (ko) * 2014-02-04 2015-08-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
DE102014218300B3 (de) * 2014-09-12 2016-01-07 Evonik Degussa Gmbh Verfahren zur Herstellung strukturierter Beschichtungen, strukturierte Beschichtung und ihre Verwendung
US10957547B2 (en) 2015-07-09 2021-03-23 Entegris, Inc. Formulations to selectively etch silicon germanium relative to germanium
US10870799B2 (en) * 2017-08-25 2020-12-22 Versum Materials Us, Llc Etching solution for selectively removing tantalum nitride over titanium nitride during manufacture of a semiconductor device
US10529572B2 (en) 2018-04-30 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11373878B2 (en) * 2020-07-16 2022-06-28 Taiwan Semiconductor Manufacturing Company Ltd. Technique for semiconductor manufacturing
US11959004B2 (en) * 2020-12-07 2024-04-16 Texas Instruments Incorporated Wet anisotropic etching of silicon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037820A1 (en) * 2000-07-10 2002-03-28 Ekc Technology, Inc. Compositions for cleaning organic and plasma etched residues for semiconductor devices
JP2007214456A (ja) * 2006-02-10 2007-08-23 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いるシリコン異方性エッチング剤組成物、シリコンエッチング方法及びそのエッチングを施されたシリコン基板を有する電子機器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219625A (ja) 1990-01-24 1991-09-27 Fujitsu Ltd 半導体装置の製造方法
JP2906590B2 (ja) 1990-06-14 1999-06-21 三菱瓦斯化学株式会社 アルミニウム配線半導体基板の表面処理剤
JP3027030B2 (ja) 1991-06-19 2000-03-27 株式会社豊田中央研究所 シリコンの異方性エッチング液
JP3401585B2 (ja) 1995-06-30 2003-04-28 東京エレクトロン株式会社 基板の洗浄方法
JPH09252114A (ja) 1996-03-15 1997-09-22 Toshiba Corp 半導体装置の製造方法
JP3610710B2 (ja) 1996-12-20 2005-01-19 ソニー株式会社 半導体装置の製造方法
JPH11354516A (ja) * 1998-06-08 1999-12-24 Sony Corp シリコン酸化膜形成装置及びシリコン酸化膜形成方法
US7456140B2 (en) 2000-07-10 2008-11-25 Ekc Technology, Inc. Compositions for cleaning organic and plasma etched residues for semiconductor devices
JP2002359369A (ja) * 2001-06-01 2002-12-13 Sony Corp 半導体装置の製造方法
JP2004087960A (ja) 2002-08-28 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
JP2004152862A (ja) 2002-10-29 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US6858483B2 (en) 2002-12-20 2005-02-22 Intel Corporation Integrating n-type and p-type metal gate transistors
JP4023312B2 (ja) * 2002-12-24 2007-12-19 松下電工株式会社 電界放射型電子源の製造方法
JP4209206B2 (ja) 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2004277576A (ja) * 2003-03-17 2004-10-07 Daikin Ind Ltd エッチング用又は洗浄用の溶液の製造法
US7160767B2 (en) * 2003-12-18 2007-01-09 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
JP2005229053A (ja) 2004-02-16 2005-08-25 Mitsubishi Gas Chem Co Inc 薄葉化半導体ウェーハの製造法
JP2006008932A (ja) 2004-06-29 2006-01-12 Sanyo Chem Ind Ltd アルカリ洗浄剤
JP2006351813A (ja) * 2005-06-15 2006-12-28 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP4826235B2 (ja) * 2005-12-01 2011-11-30 三菱瓦斯化学株式会社 半導体表面処理剤
KR100818708B1 (ko) 2006-08-18 2008-04-01 주식회사 하이닉스반도체 표면 세정을 포함하는 반도체소자 제조방법
JP2009004510A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 不揮発性半導体記憶装置
JP2009152342A (ja) 2007-12-20 2009-07-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20130203263A1 (en) * 2010-08-31 2013-08-08 Mitsubishi Gas Chemical Company, Inc. Silicon etchant and method for producing transistor by using same
US8053323B1 (en) * 2010-11-03 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methodology for uniformity control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037820A1 (en) * 2000-07-10 2002-03-28 Ekc Technology, Inc. Compositions for cleaning organic and plasma etched residues for semiconductor devices
JP2007214456A (ja) * 2006-02-10 2007-08-23 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いるシリコン異方性エッチング剤組成物、シリコンエッチング方法及びそのエッチングを施されたシリコン基板を有する電子機器

Also Published As

Publication number Publication date
US20130196497A1 (en) 2013-08-01
KR101861713B1 (ko) 2018-05-29
JPWO2012023387A1 (ja) 2013-10-28
TW201218281A (en) 2012-05-01
CN103119693A (zh) 2013-05-22
KR20130093604A (ko) 2013-08-22
EP2608249A4 (en) 2015-06-17
EP2608249A1 (en) 2013-06-26
CN103119693B (zh) 2016-05-04
JP5853953B2 (ja) 2016-02-09
EP2608249B1 (en) 2019-02-27
WO2012023387A1 (ja) 2012-02-23
US8859411B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
TWI658514B (zh) 電晶體之製造方法
JP5328094B2 (ja) 選択的に高ｋ材をエッチングするためのプラズマ組成
WO2012029450A1 (ja) シリコンエッチング液及びそれを用いたトランジスタの製造方法
TWI545188B (zh) 半導體基板用洗淨劑、使用其的洗淨方法及半導體元件的製造方法
TWI504726B (zh) 矽蝕刻液及利用矽蝕刻液之電晶體之製造方法
US7537987B2 (en) Semiconductor device manufacturing method
JP4229762B2 (ja) 半導体装置の製造方法
JP3727299B2 (ja) 半導体装置の製造方法
JP4358556B2 (ja) 半導体装置の製造方法
KR100554517B1 (ko) 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
US8546016B2 (en) Solutions for cleaning semiconductor structures and related methods
US9147597B2 (en) Method for isolating active regions in germanium-based MOS device
JP2005079311A (ja) 半導体装置の製造方法
JP2007235146A (ja) 半導体装置の製造方法
JP2001127007A (ja) 半導体装置の製造方法
JP2010067982A (ja) エッチング液