TWI644881B - 搬送體以及半導體封裝體的製造方法 - Google Patents

搬送體以及半導體封裝體的製造方法 Download PDF

Info

Publication number
TWI644881B
TWI644881B TW103131078A TW103131078A TWI644881B TW I644881 B TWI644881 B TW I644881B TW 103131078 A TW103131078 A TW 103131078A TW 103131078 A TW103131078 A TW 103131078A TW I644881 B TWI644881 B TW I644881B
Authority
TW
Taiwan
Prior art keywords
glass substrate
substrate
less
supporting
supporting glass
Prior art date
Application number
TW103131078A
Other languages
English (en)
Other versions
TW201522269A (zh
Inventor
三和晋吉
池田光
Original Assignee
日商日本電氣硝子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本電氣硝子股份有限公司 filed Critical 日商日本電氣硝子股份有限公司
Publication of TW201522269A publication Critical patent/TW201522269A/zh
Application granted granted Critical
Publication of TWI644881B publication Critical patent/TWI644881B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Glass Compositions (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Ceramic Engineering (AREA)

Abstract

一種支持玻璃基板，支持加工基板且使加工基板難以產生尺寸變化，所述支持玻璃基板的特徵在於，在20℃~200℃的溫度範圍內的平均線熱膨脹係數為50×10-7/℃以上且66×10-7/℃以下。

Description

搬送體以及半導體封裝體的製造方法
本發明是有關於一種支持玻璃基板及使用該支持玻璃基板的搬送體，具體而言，本發明是有關於一種在半導體封裝體(package)(半導體裝置)的製造步驟中用於支持加工基板的支持玻璃基板、及使用該支持玻璃基板的搬送體。
對於行動電話、筆記型個人電腦(personal computer)、個人資料助理(Personal Data Assistance，PDA)等攜帶型電子設備，要求小型化及輕量化。伴隨於此，用於該些電子設備的半導體晶片(chip)的安裝空間(space)亦受到嚴格限制，半導體晶片的高密度安裝成為問題。因此，近年來，藉由三維安裝技術，即，將半導體晶片彼此積層並對各半導體晶片間進行配線連接，從而實現半導體封裝體的高密度安裝。
而且，以往的晶圓級封裝(Wafer Level Package，WLP)是藉由在晶圓狀態下形成凸塊(bump)之後，利用切割(dicing)進行單片化而製作。然而，以往的WLP除了難以使接腳(pin)數 增加以外，還存在如下問題：由於是在半導體晶片的背面露出的狀態下進行安裝，因此半導體晶片容易產生缺損等。
因此，作為新的WLP，提出有扇出(fan out)型的WLP。扇出型WLP可使接腳數增加，而且藉由保護半導體晶片的端部，從而可防止半導體晶片的缺損等。
扇出型WLP中，包括：利用樹脂的密封材來對多個半導體晶片進行鑄模(mold)而形成加工基板之後，在加工基板的其中一個表面進行配線的步驟；形成焊料凸塊的步驟等。
該些步驟伴隨約200℃的熱處理，因此存在密封材發生變形而加工基板發生尺寸變化之虞。若加工基板發生尺寸變化，則相對於加工基板的其中一個表面，將會難以高密度地進行配線，而且亦難以正確地形成焊料凸塊。
為了抑制加工基板的尺寸變化，有效的是使用用於支持加工基板的支持基板。然而，即使在使用支持基板的情況下，加工基板仍有時會產生尺寸變化。
本發明是有鑒於所述情況而完成，其技術課題在於，藉由發明出使加工基板難以產生尺寸變化的支持基板及使用該支持基板的搬送體，從而有助於半導體封裝體的高密度安裝。
本發明者等人反覆進行各種實驗，結果發現，藉由採用 玻璃基板來作為支持基板，並且嚴格限制該玻璃基板的熱膨脹係數，可解決所述技術課題，從而作為本發明而提出。即，本發明的支持玻璃基板的特徵在於，在20℃~200℃的溫度範圍內的平均線熱膨脹係數為50×10-7/℃以上且66×10-7/℃以下。此處，「20℃~200℃的溫度範圍內的平均線熱膨脹係數」可利用膨脹計(dilatometer)來測定。
玻璃基板易使表面平滑化，且具有高剛性。因而，若使用玻璃基板來作為支持基板，則可牢固且正確地支持加工基板。而且，玻璃基板易使紫外光等光透過。因而，若使用玻璃基板來作為支持基板，則藉由設置黏結層等，可容易地固定加工基板與支持玻璃基板。而且，藉由設置剝離層等，亦可使加工基板與支持玻璃基板容易地分離。
而且，本發明的支持玻璃基板中，在20℃~200℃的溫度範圍內的平均線熱膨脹係數被限制為50×10-7/℃以上且66×10-7/℃以下。如此，則當在加工基板內半導體晶片的比例少而密封材的比例多時，加工基板與支持玻璃基板的線熱膨脹係數容易匹配。並且，若兩者的線熱膨脹係數匹配，則易在加工處理時抑制加工基板的尺寸變化(尤其是翹曲變形)。作為結果，可對加工基板的其中一個表面高密度地進行配線，而且亦可正確地形成焊料凸塊。
第二，本發明的支持玻璃基板的特徵在於，在30℃~380℃的溫度範圍內的平均線熱膨脹係數為50×10-7/℃以上且 70×10-7/℃以下。此處，「30℃~380℃的溫度範圍內的平均線熱膨脹係數」可利用膨脹計來測定。
第三，本發明的支持玻璃基板較佳為在半導體封裝體的製造步驟中用於支持加工基板。
第四，本發明的支持玻璃基板較佳為相對於板厚方向的波長300nm時的紫外線透射率為40%以上。此處，「相對於板厚方向的波長300nm時的紫外線透射率」例如可藉由使用雙光束(double beam)型分光光度計來測定波長300nm的分光透射率而評價。
第五，本發明的支持玻璃基板較佳為楊氏模量為65GPa以上。此處，「楊氏模量」是指藉由彎曲共振法而測定出的值。再者，1GPa相當於約101.9Kgf/mm2。
第六，本發明的支持玻璃基板較佳為，作為玻璃組成，以質量%計而含有50%~80%的SiO2、1%~20%的Al2O3、3%~20%的B2O3、0%~10%的MgO、0%~10%的CaO、0%~7%的SrO、0%~7%的BaO、0%~7%的ZnO、5%~15%的Na2O、0%~10%的K2O。
第七，本發明的支持玻璃基板較佳為，作為玻璃組成，以質量%計而含有55%~70%的SiO2、3%~15%的Al2O3、5%~20%的B2O3、0%~5%的MgO、0%~10%的CaO、0%~5%的SrO、0%~5%的BaO、0%~5%的ZnO、5%~15%的Na2O、0%~10%的K2O。
第八，本發明的支持玻璃基板較佳為板厚小於2.0mm且直徑為100mm~500mm的晶圓形狀或大致圓板形狀，且板厚偏差為30μm以下。
第九，本發明的搬送體至少包括加工基板及用於支持加工基板的支持玻璃基板，所述搬送體的特徵在於，支持玻璃基板為所述的支持玻璃基板。
第十，本發明的半導體封裝體的製造方法的特徵在於包括如下步驟：獲得搬送體，所述搬送體至少包括加工基板及用於支持加工基板的支持玻璃基板；對搬送體進行搬送；以及對加工基板進行加工處理，並且支持玻璃基板為所述的支持玻璃基板。再者，「對搬送體進行搬送的步驟」與「對加工基板進行加工處理的步驟」無須獨立地進行，亦可同時進行。具體而言，既可在搬送過程中對搬送體的加工基板進行加工處理，或者亦可在對搬送體進行搬送的中途的停止時、或開始搬送體的搬送之前的停止時或者結束搬送體的搬送之後的停止時，對搬送體的加工基板進行加工處理。
第十一，本發明的半導體封裝體的製造方法較佳為，加工處理包括對加工基板的其中一個表面進行配線的處理。
第十二，本發明的半導體封裝體的製造方法較佳為，加工處理包括對加工基板的其中一個表面形成焊料凸塊的處理。
第十三，本發明的半導體封裝體的特徵在於，所述半導體封裝體是藉由所述的半導體封裝體的製造方法而製作。
第十四，本發明的電子設備包括半導體封裝體，其特徵在於，半導體封裝體是所述的半導體封裝體。
1、27‧‧‧搬送體
10、26‧‧‧支持玻璃基板
11、24‧‧‧加工基板
12‧‧‧剝離層
13、21、25‧‧‧黏結層
20‧‧‧支持構件
22‧‧‧半導體晶片
23‧‧‧密封材
28‧‧‧配線
29‧‧‧焊料凸塊
圖1是表示本發明的搬送體的一例的概念立體圖。
圖2a是表示扇出型WLP的製造步驟的概念剖面圖。
圖2b是表示扇出型WLP的製造步驟的概念剖面圖。
圖2c是表示扇出型WLP的製造步驟的概念剖面圖。
圖2d是表示扇出型WLP的製造步驟的概念剖面圖。
圖2e是表示扇出型WLP的製造步驟的概念剖面圖。
圖2f是表示扇出型WLP的製造步驟的概念剖面圖。
圖2g是表示扇出型WLP的製造步驟的概念剖面圖。
本發明的支持玻璃基板中，在20℃~200℃的溫度範圍內的平均線熱膨脹係數為50×10-7/℃以上且66×10-7/℃以下，較佳為53×10-7/℃以上且65×10-7/℃以下，尤佳為55×10-7/℃以上且63×10-7/℃以下。若在20℃~200℃的溫度範圍內的平均線熱膨脹係數處於所述範圍外，則加工基板與支持玻璃基板的線熱膨脹係數將難以匹配。並且，若兩者的線熱膨脹係數不匹配，則在加工處理時，加工基板容易產生尺寸變化(尤其是翹曲變形)。
在30℃~380℃的溫度範圍內的平均線熱膨脹係數為50×10-7/℃以上且70×10-7/℃以下，較佳為55×10-7/℃以上且 65×10-7/℃以下。若在30℃~380℃的溫度範圍內的平均線熱膨脹係數處於所述範圍外，則加工基板與支持玻璃基板的線熱膨脹係數將難以匹配。並且，若兩者的線熱膨脹係數不匹配，則在加工處理時，加工基板容易產生尺寸變化(尤其是翹曲變形)。
本發明的支持玻璃基板中，相對於板厚方向的波長300nm時的紫外線透射率(換言之，波長300nm時的板厚方向的紫外線透射率)較佳為40%以上、50%以上、60%以上或70%以上，尤佳為80%以上。若紫外線透射率過低，則會因紫外光的照射，而導致難以藉由黏結層來黏結加工基板與支持基板，除此以外，難以藉由剝離層來自加工基板剝離支持基板。
本發明的支持玻璃基板較佳為，作為玻璃組成，以質量%計而含有50%~80%的SiO2、1%~20%的Al2O3、3%~20%的B2O3、0%~10%的MgO、0%~10%的CaO、0%~7%的SrO、0%~7%的BaO、0%~7%的ZnO、5%~15%的Na2O、0%~10%的K2O。如上所述般限定各成分的含量的理由如下所示。再者，在各成分的含量說明中，符號%除了特別言明的情況以外，均表示質量%。
SiO2是形成玻璃骨架的主成分。SiO2的含量較佳為50%~80%、55%~75%或55%~70%，尤佳為55%~65%。若SiO2的含量過少，則楊氏模量、耐酸性容易下降。另一方面，若SiO2的含量過多，則高溫黏度變高，熔融性容易下降，除此以外，方矽石(cristobalite)等的失透結晶容易析出，液相溫度容易上升。
Al2O3是提高楊氏模量的成分，並且是抑制分相、失透的成分。Al2O3的含量較佳為1%~20%、3%~18%、4%~16%、5%~13.5%或6%~12%，尤佳為7%~10%。若Al2O3的含量過少，則楊氏模量容易下降，而且玻璃容易分相、失透。另一方面，若Al2O3的含量過多，則高溫黏度變高，熔融性、成形性容易下降。
B2O3是提高熔融性、耐失透性的成分，而且是改善易劃傷性，提高強度的成分。B2O3的含量較佳為3%~20%、5%~20%或7%~18%，尤佳為10%~15%。若B2O3的含量過少，則熔融性、耐失透性容易下降，而且對氫氟酸系藥液的耐性容易下降。另一方面，若B2O3的含量過多，則楊氏模量、耐酸性容易下降。
MgO是降低高溫黏性，提高熔融性的成分，是在鹼土類金屬氧化物中顯著提高楊氏模量的成分。MgO的含量較佳為0%~10%、0%~8%、0%~6%或0%~5%，尤佳為0%~1%。若MgO的含量過多，則耐失透性容易下降。
CaO是降低高溫黏性，顯著提高熔融性的成分。而且，就鹼土類金屬氧化物而言，導入原料相對較廉價，因此CaO是使原料成本低廉化的成分。CaO的含量較佳為0%~10%、0.5%~8%或1%~6%、尤佳為2%~5%。若CaO的含量過多，則玻璃容易失透。再者，若CaO的含量過少，則難以享受所述效果。
SrO是抑制分相的成分，而且是提高耐失透性的成分。SrO的含量較佳為0%~7%、0%~5%或0%~3%，尤佳為0%~小於1%。若SrO的含量過多，則玻璃容易失透。
BaO是提高耐失透性的成分。BaO的含量較佳為0%~7%、0%~5%、0%~3%或0%~小於1%。若BaO的含量過多，則玻璃容易失透。
ZnO是降低高溫黏性，顯著提高熔融性的成分。ZnO的含量較佳為0%~7%或0.1%~5%，尤佳為0.5%~3%。若ZnO的含量過少，則難以享受所述效果。再者，若ZnO的含量過多，則玻璃容易失透。
Na2O是為了使熱膨脹係數適當化而重要的成分，而且是降低高溫黏性，顯著提高熔融性，並且有助於玻璃原料的初期熔融的成分。Na2O的含量較佳為5%~15%或6%~13.5%，尤佳為7%~13%。若Na2O的含量過少，則熔融性容易下降，除此以外，存在熱膨脹係數不當地變低之虞。另一方面，若Na2O的含量過多，則存在熱膨脹係數不當地變高之虞。
考慮到使熱膨脹係數適當化的觀點，質量比(Al2O3+Na2O)/SiO2較佳為0.2~0.4、0.23~0.35或0.25~0.3，尤佳為0.26~0.29。
K2O是用於調整熱膨脹係數的成分，而且是降低高溫黏性，提高熔融性，並且有助於玻璃原料的初期熔融的成分。K2O的含量較佳為0%~15%、0%~10%或0%~5%，尤佳為0%~1%。若K2O的含量過多，則存在熱膨脹係數不當地變高之虞。
除了所述成分以外，亦可導入其他成分作為任意成分。再者，考慮到準確地享受本發明的效果的觀點，所述成分以外的 其他成分的含量以合計量計較佳為10%以下，尤佳為5%以下。
Fe2O3是可作為雜質成分或澄清劑成分而導入的成分。然而，若Fe2O3的含量過多，則存在紫外線透射率下降之虞。即，若Fe2O3的含量過多，則難以經由樹脂層、剝離層來適當地進行加工基板與支持玻璃基板的黏結與脫附。因而，Fe2O3的含量較佳為0.05%以下或0.03%以下，尤佳為0.02%以下。再者，本發明中所述的「Fe2O3」包含2價的氧化鐵與3價的氧化鐵，2價的氧化鐵是換算成Fe2O3來進行處理。對於其他氧化物，同樣以記載的氧化物為基準來進行處理。
作為澄清劑，As2O3、Sb2O3可有效地發揮作用，但若就環境的觀點而言，較佳為極力減少該些成分。As2O3的含量較佳為1%以下或0.5%以下，尤佳為0.1%以下，較為理想的是實質上不含有。此處，所謂「實質上不含As2O3」是指玻璃組成中的As2O3的含量小於0.05%的情況。而且，Sb2O3的含量較佳為1%以下或0.5%以下，尤佳為0.1%以下，較為理想的是實質上不含有。此處，所謂「實質上不含Sb2O3」是指玻璃組成中的Sb2O3的含量小於0.05%的情況。
SnO2是在高溫區域具有良好的澄清作用的成分，而且是使高溫黏性降低的成分。SnO2的含量較佳為0%~1%、0.001%~1%或0.01%~0.9%，尤佳為0.05%~0.7%。若SnO2的含量過多，則SnO2的失透結晶容易析出。再者，若SnO2的含量過少，則難以享受所述效果。
進而，只要不損害玻璃特性，則作為澄清劑，亦可分別導入最多3%左右的F、Cl、SO3、C、或Al、Si等的金屬粉末。而且，亦可導入最多3%左右的CeO2等，但必須留意紫外線透射率的下降。
Cl是促進玻璃熔融的成分。若向玻璃組成中導入Cl，則可實現熔融溫度的低溫化、澄清作用的促進，作為結果，容易達成熔融成本的低廉化、玻璃製造窯的長壽命化。然而，若Cl的含量過多，則存在使玻璃製造窯周圍的金屬零件腐蝕之虞。因而，Cl的含量較佳為3%以下、1%以下或0.5%以下，尤佳為0.1%以下。
P2O5是可抑制失透結晶的析出的成分。但若導入大量P2O5，則玻璃容易分相。因而，P2O5的含量較佳為0%~2.5%、0%~1.5%或0%~0.5%，尤佳為0%~0.3%。
TiO2是降低高溫黏性，提高熔融性的成分，並且是抑制曝曬(solarization)的成分。然而，若導入大量TiO2，則玻璃會著色，透射率容易下降。因而，TiO2的含量較佳為0%~5%、0%~3%或0%~1%，尤佳為0%~0.02%。
ZrO2是改善耐藥品性、楊氏模量的成分。然而，若導入大量ZrO2，則玻璃容易失透，而且，由於導入原料為難熔解性，因此存在未熔解的結晶性異物混入製品基板之虞。因而，ZrO2的含量較佳為0%~5%、0%~3%或0%~1%，尤佳為0%~0.5%。
Y2O3、Nb2O5、La2O3存在提高應變點、楊氏模量等的作用。然而，若該些成分的含量分別多於5%或1%，則存在原料成 本、製品成本高漲之虞。
本發明的支持玻璃基板較佳為具有以下特性。
本發明的支持玻璃基板中，楊氏模量較佳為65GPa以上、67GPa以上、68GPa以上、69GPa以上或70GPa以上，尤佳為71GPa以上。若楊氏模量過低，則難以維持搬送體的剛性，加工基板容易產生變形、翹曲、破損。
液相溫度較佳為小於1150℃、1120℃以下、1100℃以下、1080℃以下、1050℃以下、1010℃以下、980℃以下、960℃以下或950℃以下，尤佳為940℃以下。若如此，則容易利用下拉(down draw)法、尤其是溢流下拉(over flow down draw)法來使玻璃基板成形，因此容易製作板厚小的玻璃基板，並且即使不研磨表面，亦可降低板厚偏差，作為結果，亦可使玻璃基板的製造成本低廉化。進而，在玻璃基板的製造步驟時，容易防止產生失透結晶而導致玻璃基板的生產性下降的事態。此處，「液相溫度」可藉由如下方式而算出，即，將通過標準篩30目(mesh)(500μm)而殘留為50目(300μm)的玻璃粉末放入鉑舟(boat)中，於溫度梯度爐中保持24小時，對結晶析出的溫度進行測定。
液相溫度時的黏度較佳為10000dPa．s以上、30000dPa．s以上、60000dPa．s以上、100000dPa．s以上、150000dPa．s以上、200000dPa．s以上、250000dPa．s以上、300000dPa．s以上或350000dPa．s以上，尤佳為400000dPa．s以上。若如此，則容易利用下拉法、尤其是溢流下拉法來使玻璃基板成形，因此容易製作板厚小 的玻璃基板，並且即使不研磨表面，亦可降低板厚偏差，作為結果，可使玻璃基板的製造成本低廉化。進而，在玻璃基板的製造步驟時，容易防止產生失透結晶而導致玻璃基板的生產性下降的事態。此處，「液相溫度時的黏度」可利用鉑球提拉法來測定。再者，液相溫度時的黏度是成形性的指標，液相溫度時的黏度越高，則成形性越提高。
102.5dPa．s時的溫度較佳為1580℃以下、1550℃以下、1520℃以下、1500℃以下或1480℃以下，尤佳為1300℃~1470℃。若102.5dPa．s時的溫度變高，則熔融性下降，玻璃基板的製造成本高漲。此處，「102.5dPa．s時的溫度」可利用鉑球提拉法來測定。再者，102.5dPa．s時的溫度相當於熔融溫度，該溫度越低，則熔融性越提高。
本發明的支持玻璃基板較佳為利用下拉法、尤其是溢流下拉法來成形。溢流下拉法是如下所述的方法，即，一邊使熔融玻璃自耐熱性的槽狀結構物的兩側溢出並使溢出的熔融玻璃在槽狀結構物的下頂端匯流，一邊朝下方延伸成形而製造玻璃基板。溢流下拉法中，應成為玻璃基板表面的面不會接觸到槽狀耐火物，而是以自由表面的狀態成形。因此，容易製作板厚小的玻璃基板，並且即使不研磨表面，亦可降低板厚偏差，作為結果，可使玻璃基板的製造成本低廉化。再者，槽狀結構物的結構或材質只要可實現所需的尺寸或表面精度，則並無特別限定。而且，在進行朝向下方的延伸成形時，施加力的方法亦無特別限定。例如， 既可採用使具有足夠大的寬度的耐熱性輥(roll)在接觸至玻璃的狀態下旋轉而使玻璃延伸的方法，亦可採用使多個成對的耐熱性輥僅接觸玻璃的端面附近而使玻璃延伸的方法。
作為玻璃基板的成形方法，除了溢流下拉法以外，例如亦可採用流孔向下法(slot down)、再拉(redraw)法、浮式(float)法等。
本發明的玻璃基板較佳為大致圓板狀或晶圓狀，其直徑較佳為100mm以上且500mm以下，尤佳為150mm以上且450mm以下。若如此，則容易適用於半導體封裝體的製造步驟。亦可視需要來加工成除此以外的形狀例如矩形等形狀。
本發明的支持玻璃基板中，板厚較佳為小於2.0mm、1.5mm以下、1.2mm以下、1.1mm以下或1.0mm以下，尤佳為0.9mm以下。板厚越薄，則搬送體的質量越輕，因此操作(handling)性提高。另一方面，若板厚過薄，則支持玻璃基板自身的強度下降，難以發揮作為支持基板的功能。因而，板厚較佳為0.1mm以上、0.2mm以上、0.3mm以上、0.4mm以上、0.5mm以上或0.6mm以上，尤佳為超過0.7mm。
本發明的支持玻璃基板中，板厚偏差較佳為30μm以下、20μm以下、10μm以下、5μm以下、4μm以下、3μm以下、2μm以下或1μm以下，尤佳為0.1μm~小於1μm。而且，算術平均粗糙度Ra較佳為100nm以下、50nm以下、20nm以下、10nm以下、5nm以下、2nm以下或1nm以下，尤佳為0.5nm以 下。表面精度越高，則越容易提高加工處理的精度。尤其可提高配線精度，因此高密度的配線成為可能。而且，支持玻璃基板的強度提高，從而支持玻璃基板及搬送體難以破損。進而，可增加支持玻璃基板的再利用次數。再者，「算術平均粗糙度Ra」可藉由觸針式表面粗糙度計或原子力顯微鏡(Atomic Force Microscope，AFM)來測定。
本發明的支持玻璃基板較佳為，在利用溢流下拉法而成形後，對表面進行研磨而成。若如此，則容易將板厚偏差限制為2μm以下或1μm以下，尤其是限制為小於1μm。
考慮到製造效率的觀點，本發明的支持玻璃基板較佳為不進行化學強化處理，考慮到機械強度的觀點，本發明的支持玻璃基板較佳為進行化學強化處理。即，考慮到製造效率的觀點，較佳為在表面不藉由壓縮應力層，考慮到機械強度的觀點，較佳為在表面具有壓縮應力層。
本發明的搬送體至少包括加工基板及用於支持加工基板的支持玻璃基板，所述搬送體的特徵在於，支持玻璃基板為所述的支持玻璃基板。此處，本發明的搬送體的技術特徵(較佳結構、效果)與本發明的支持玻璃基板的技術特徵重複。因而，本說明書中，對於該重複部分省略詳細記載。
本發明的搬送體較佳為在加工基板與支持玻璃基板之間具有黏結層。黏結層較佳為樹脂，例如較佳為熱固性樹脂、光固性樹脂(尤其是紫外線固化樹脂)等。而且，較佳為，相對於 在半導體封裝體的製造步驟中所使用的各種藥液或者在乾式蝕刻(dry etching)時使用的玻璃(gas)或電漿(plasma)具有耐性。而且，較佳為，具有可耐受半導體封裝體的製造步驟中的熱處理的耐熱性。藉此，在半導體封裝體的製造步驟中，黏結層難以融解，可提高加工處理的精度。
本發明的搬送體更佳為，在加工基板與支持玻璃基板之間，更具體而言，在加工基板與黏結層之間，具有剝離層。若如此，則在對加工基板進行規定的加工處理之後，容易自支持玻璃基板剝離加工基板。考慮到生產性的觀點，加工基板的剝離較佳為藉由雷射(laser)光等照射光來進行。
剝離層包含藉由雷射光等照射光而產生「層內剝離」或「界面剝離」的材料。即，剝離層包含如下所述的材料，該材料在照射一定強度的光時，原子或分子中的原子間或分子間的結合力消失或減少，從而產生脫離(ablation)等，而產生剝離。再者，有因照射光的照射而剝離層中所含的成分成為氣體而放出以致分離的情況、與剝離層吸收光而成為氣體且其蒸氣被放出以致分離的情況。
本發明的搬送體中，較佳為，支持玻璃基板大於加工基板。藉此，在支持加工基板與支持玻璃基板時，即使在兩者的中心位置稍許偏離的情況下，加工基板的緣部亦難以自支持玻璃基板突出。
本發明的半導體封裝體的製造方法的特徵在於包括如 下步驟：獲得搬送體，所述搬送體至少包括加工基板及用於支持加工基板的支持玻璃基板；對搬送體進行搬送；以及對加工基板進行加工處理，並且支持玻璃基板為所述的支持玻璃基板。此處，本發明的半導體封裝體的製造方法的技術特徵(較佳結構、效果)與本發明的支持玻璃基板及搬送體的技術特徵重複。因而，本說明書中，對於該重複部分省略詳細記載。
本發明的半導體封裝體的製造方法中，較佳為，加工處理是在加工基板的其中一個表面進行配線的處理或者在加工基板的其中一個表面形成焊料凸塊的處理。本發明的半導體封裝體的製造方法中，在該些處理時，加工基板難以發生尺寸變化，因此可適當地進行該些步驟。
作為加工處理，除了所述處理以外，亦可為對加工基板的其中一個表面(通常是與支持玻璃基板為相反側的表面)進行機械研磨的處理、對加工基板的其中一個表面(通常是與支持玻璃基板為相反側的表面)進行乾式蝕刻的處理、對加工基板的其中一個表面(通常是與支持玻璃基板為相反側的表面)進行濕式蝕刻(wet etching)的處理中的任一種。再者，本發明的半導體封裝體的製造方法中，加工基板難以發生翹曲，並且可將搬送體的剛性維持為較高。作為結果，可適當地進行所述加工處理。
本發明的半導體封裝體的特徵在於，所述半導體封裝體是藉由所述的半導體封裝體的製造方法而製作。此處，本發明的半導體封裝體的技術特徵(較佳結構、效果)與本發明的支持玻 璃基板、搬送體及半導體封裝體的製造方法的技術特徵重複。因而，本說明書中，對於該重複部分省略詳細記載。
本發明的電子設備包括半導體封裝體，其特徵在於，半導體封裝體為所述的半導體封裝體。此處，本發明的電子設備的技術特徵(較佳結構、效果)與本發明的支持玻璃基板、搬送體、半導體封裝體的製造方法、半導體封裝體的技術特徵重複。因而，本說明書中，對於該重複部分省略詳細記載。
參照附圖來進一步說明本發明。
圖1是表示本發明的搬送體1的一例的概念立體圖。圖1中，搬送體1具備支持玻璃基板10與加工基板(半導體基板)11。支持玻璃基板10為了防止加工基板11的尺寸變化而貼附於加工基板11。在支持玻璃基板10與加工基板11之間，配置有剝離層12與黏結層13。剝離層12與支持玻璃基板10相接觸，黏結層13與加工基板11相接觸。
如根據圖1可掌握般，搬送體1依支持玻璃基板10、剝離層12、黏結層13、加工基板11的順序而積層配置。支持玻璃基板10的形狀是根據加工基板11來決定，圖1中，支持玻璃基板10及加工基板11的形狀均為大致圓板形狀。剝離層12除了使用非晶矽(a-Si)以外，還可使用氧化矽、矽酸化合物、氮化矽、氮化鋁、氮化鈦等。剝離層12是藉由電漿化學氣相沈積(Chemical Vapor Deposition，CVD)、基於溶膠-凝膠(sol-gel)法的旋塗(spin coat)等而形成。黏結層13包含樹脂，例如藉由各種印刷法、噴 墨(inkjet)法、旋塗法、輥塗(roll coat)法等而塗佈形成。黏結層13是在藉由剝離層12而自加工基板11剝離支持玻璃基板10之後，藉由溶劑等而溶解去除。
圖2a~圖2g是表示扇出型WLP的製造步驟的概念剖面圖。圖2a表示在支持構件20的其中一個表面上形成有黏結層21的狀態。亦可視需要在支持構件20與黏結層21之間形成剝離層。接下來，如圖2b所示，在黏結層21上貼附多個半導體晶片22。此時，使半導體晶片22的主動(active)側的面接觸至黏結層21。然後，如圖2c所示，利用樹脂的密封材23來對半導體晶片22進行鑄模。密封材23使用壓縮成形後的尺寸變化、使配線成形時的尺寸變化少的材料。繼而，如圖2d及圖2e所示，自支持構件20將半導體晶片22經鑄模的加工基板24分離之後，經由黏結層25而與支持玻璃基板26黏結固定。此時，加工基板24的表面內、與嵌入有半導體晶片22的一側的表面為相反側的表面被配置在支持玻璃基板26側。如此，可獲得搬送體27。再者，亦可視需要在黏結層25與支持玻璃基板26之間形成剝離層。進而，對所獲得的搬送體27進行搬送之後，如圖2f所示，在加工基板24的嵌入有半導體晶片22的一側的表面形成配線28，隨後，在配線28的露出部側形成多個焊料凸塊29。最後，自支持玻璃基板26分離出加工基板24之後，如圖2g所示，將加工基板24切斷成每個半導體晶片22，以供後續的封裝步驟。
[實施例1]
以下，基於實施例來說明本發明。再者，以下的實施例為單純的例示。本發明並不受以下的實施例任何限定。
表1表示本發明的實施例(試料No.1~試料No.7)。
首先，將以成為表中的玻璃組成的方式調配好玻璃原料的玻璃批料(batch)放入鉑坩堝中，以1550℃熔融4時間。在玻璃批料的熔解時，使用鉑攪拌器(stirrer)進行攪拌，以進行均質化。繼而，使熔融玻璃流出至碳(carbon)板上，成形為板狀後，自比緩冷點高20℃左右的溫度開始，以3℃/分鐘的速度緩冷至常溫為止。對於所獲得的各試料，評價20℃~200℃的溫度範圍內的 平均線熱膨脹係數α20~200、30℃~380℃的溫度範圍內的平均線熱膨脹係數α30~380、密度ρ、應變點Ps、緩冷點Ta、軟化點Ts、高溫黏度104.0dPa．s時的溫度、高溫黏度103.0dPa．s時的溫度、高溫黏度102.5dPa．s時的溫度、高溫黏度102.0dPa．s時的溫度、液相溫度TL及液相溫度TL時的黏度η、楊氏模量E、相對於板厚方向的波長300nm時的紫外線透射率T。
20℃~200℃的溫度範圍內的平均線熱膨脹係數α20~200、30℃~380℃的溫度範圍內的平均線熱膨脹係數α30~380是利用膨脹計測定所得的值。
密度ρ是以眾所周知的阿基米德(Archimedes)法測定所得的值。
應變點Ps、緩冷點Ta、軟化點Ts是基於ASTM C336的方法測定所得的值。
高溫黏度104.0dPa．s、103.0dPa．s、102.5dPa．s時的溫度是以鉑球提拉法測定所得的值。
液相溫度TL是將通過標準篩30目(500μm)而殘留為50目(300μm)的玻璃粉末放入鉑舟中，於溫度梯度爐中保持24時間後，藉由顯微鏡觀察對結晶析出的溫度進行測定所得的值。液相溫度時的黏度η是以鉑球提拉法對液相溫度TL時的玻璃黏度進行測定所得的值。
楊氏模量E是指藉由共振法測定所得的值。
波長300nm時的紫外線透射率T是使用雙光束型分光 光度計，對相對於板厚方向的波長300nm的分光透射率進行測定所得的值。作為測定試料，使用板厚為0.7mm且將兩面研磨為光學研磨面(鏡面)的試料。再者，藉由AFM來測定該評價試料的算術表面粗糙度Ra，結果，在10μm×10μm的測定區域中，算術表面粗糙度Ra為0.5nm~1.0nm。
由表1可明確的是，對於試料No.1~試料No.7而言，20℃~200℃的溫度範圍內的平均線熱膨脹係數α30~200為56×10-7/℃~65×10-7/℃，30℃~380℃的溫度範圍內的平均線熱膨脹係數α30~380為58×10-7/℃~68×10-7/℃。而且，對於試料No.1~試料No.7而言，楊氏模量E為70GPa以上，相對於板厚方向的波長300nm時的紫外線透射率T為55%以上。因而，可認為試料No.1~試料No.7適合作為在半導體製造裝置的製造步驟中用於支持加工基板的支持玻璃基板。
[實施例2]
首先，以成為表1中記載的試料No.1~試料No.7的玻璃組成的方式調配玻璃原料後，供給至玻璃熔融爐中以1500℃~1600℃進行熔融，繼而將熔融玻璃供給至溢流下拉成形裝置，以板厚為0.7mm的方式分別進行成形。對於所獲得的玻璃基板，對兩表面進行機械研磨，將板厚偏差降低至小於1μm。

Claims (10)

  1. 一種搬送體，至少包括加工基板及用於支持所述加工基板的支持玻璃基板，其特徵在於，所述支撐玻璃基板的在20℃~200℃的溫度範圍內的平均線熱膨脹係數為50×10-7/℃以上且66×10-7/℃以下，所述支撐玻璃基板的板厚偏差為30μm以下，所述加工基板包含多個半導體晶片，所述多個半導體晶片以樹脂的密封材鑄模。
  2. 如申請專利範圍第1項所述的搬送體，其中所述支撐玻璃基板的在30℃~380℃的溫度範圍內的平均線熱膨脹係數為50×10-7/℃以上且70×10-7/℃以下。
  3. 如申請專利範圍第1項或第2項所述的搬送體，其中所述支撐玻璃基板的相對於板厚方向的波長300nm時的紫外線透射率為40%以上。
  4. 如申請專利範圍第1項或第2項所述的搬送體，其中所述支撐玻璃基板的楊氏模量為65GPa以上。
  5. 如申請專利範圍第1項或第2項所述的搬送體，其中作為玻璃組成，以質量%計而所述支撐玻璃基板含有50%~80%的SiO2、1%~20%的Al2O3、3%~20%的B2O3、0%~10%的MgO、0%~10%的CaO、0%~7%的SrO、0%~7%的BaO、0%~7%的ZnO、5%~15%的Na2O、以及0%~10%的K2O。
  6. 如申請專利範圍第1項或第2項所述的搬送體，其中作為玻璃組成，以質量%計而所述支撐玻璃基板含有55%~70%的SiO2、3%~15%的Al2O3、5%~20%的B2O3、0%~5%的MgO、0%~10%的CaO、0%~5%的SrO、0%~5%的BaO、0%~5%的ZnO、5%~15%的Na2O、以及0%~10%的K2O。
  7. 如申請專利範圍第1項或第2項所述的搬送體，其中所述支持玻璃基板是板厚小於2.0mm且直徑為100mm~500mm的晶圓形狀或大致圓板形狀。
  8. 一種半導體封裝體的製造方法，其特徵在於包括如下步驟：獲得搬送體，所述搬送體至少包括加工基板及用於支持所述加工基板的支持玻璃基板；對所述搬送體進行搬送；以及對所述加工基板進行加工處理，且所述支持玻璃基板的在20℃~200℃的溫度範圍內的平均線熱膨脹係數為50×10-7/℃以上且66×10-7/℃以下，所述加工基板包含多個半導體晶片，所述多個半導體晶片以樹脂的密封材鑄模。
  9. 如申請專利範圍第8項所述的半導體封裝體的製造方法，其中所述加工處理包括對所述加工基板的其中一個表面進行配線的處理。
  10. 如申請專利範圍第8項或第9項所述的半導體封裝體的製造方法，其中所述加工處理包括對所述加工基板的其中一個表面形成焊料凸塊的處理。
TW103131078A 2013-09-12 2014-09-10 搬送體以及半導體封裝體的製造方法 TWI644881B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013189065 2013-09-12
JP2013-189065 2013-09-12

Publications (2)

Publication Number Publication Date
TW201522269A TW201522269A (zh) 2015-06-16
TWI644881B true TWI644881B (zh) 2018-12-21

Family

ID=52665587

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131078A TWI644881B (zh) 2013-09-12 2014-09-10 搬送體以及半導體封裝體的製造方法

Country Status (5)

Country Link
JP (1) JP6593669B2 (zh)
KR (1) KR102200850B1 (zh)
CN (2) CN105307993A (zh)
TW (1) TWI644881B (zh)
WO (1) WO2015037478A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119567B2 (ja) * 2013-11-11 2017-04-26 旭硝子株式会社 ガラス積層体の製造方法および電子デバイスの製造方法
TWI641573B (zh) * 2014-04-07 2018-11-21 日本電氣硝子股份有限公司 支撐玻璃基板及使用其的積層體、半導體封裝及其製造方法以及電子設備
CN115108719A (zh) * 2014-09-03 2022-09-27 日本电气硝子株式会社 支承玻璃基板及使用其的层叠体
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法
JP6631935B2 (ja) * 2015-01-05 2020-01-15 日本電気硝子株式会社 ガラス板の製造方法
JP6663596B2 (ja) * 2015-03-10 2020-03-13 日本電気硝子株式会社 半導体用支持ガラス基板及びこれを用いた積層基板
JP6601493B2 (ja) * 2015-05-28 2019-11-06 Ａｇｃ株式会社 ガラス基板、および積層基板
TWI631688B (zh) * 2015-06-16 2018-08-01 勤友光電股份有限公司 用於雷射剝離處理之晶圓結構
WO2017018275A1 (ja) * 2015-07-24 2017-02-02 旭硝子株式会社 ガラス基板、積層基板、積層基板の製造方法、積層体、梱包体、およびガラス基板の製造方法
WO2017057446A1 (ja) 2015-10-02 2017-04-06 旭硝子株式会社 ガラス基板、積層基板、および積層体
KR102584795B1 (ko) 2015-12-16 2023-10-05 니폰 덴키 가라스 가부시키가이샤 지지 결정화 유리 기판 및 이것을 사용한 적층체
CN108367961A (zh) * 2015-12-17 2018-08-03 日本电气硝子株式会社 支承玻璃基板的制造方法
WO2017115731A1 (ja) 2015-12-28 2017-07-06 旭硝子株式会社 ガラス基板、積層基板、積層体、および半導体パッケージの製造方法
KR20190054068A (ko) 2016-09-16 2019-05-21 에이지씨 가부시키가이샤 유리 기판 및 적층 기판
DE102018209589B4 (de) * 2017-06-22 2023-05-04 Schott Ag Verbund aus einem Bauteil, insbesondere einem elektronischen Bauteil, und einem Glas- oder Glaskeramikmaterial sowie Verfahren zu dessen Herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200722397A (en) * 2005-05-10 2007-06-16 Nippon Electric Glass Co Glass substrate for semiconductor devices, and chip scale package using the same
TW200834900A (en) * 2007-02-12 2008-08-16 Visera Technologies Co Ltd Optoelectronic microstructure elements and CMOS image sensor chip scale package
TW200908200A (en) * 2007-06-08 2009-02-16 Hoya Candeo Optronics Corp Wafer supporting glass

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230640A (ja) * 1988-07-19 1990-02-01 Nippon Electric Glass Co Ltd ファイバープレート用芯ガラス
JPH03237036A (ja) * 1989-08-24 1991-10-22 Nippon Electric Glass Co Ltd アルミナパッケージ用薄板状硼けい酸ガラス
JP5378158B2 (ja) * 2003-02-19 2013-12-25 日本電気硝子株式会社 半導体パッケージ用カバーガラス
JP4716245B2 (ja) * 2004-11-11 2011-07-06 日本電気硝子株式会社 ガラス基板及びその製造方法
JP2007311492A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP5334411B2 (ja) * 2007-12-30 2013-11-06 株式会社フジクラ 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP5091696B2 (ja) * 2008-01-26 2012-12-05 株式会社フジクラ 半導体パッケージの製造方法
JP5483262B2 (ja) * 2009-12-04 2014-05-07 日本電気硝子株式会社 合わせガラス
JP5496692B2 (ja) * 2010-01-22 2014-05-21 三洋電機株式会社 半導体モジュールの製造方法
JP5573422B2 (ja) * 2010-06-29 2014-08-20 富士通株式会社 半導体装置の製造方法
JP2012105216A (ja) * 2010-11-12 2012-05-31 Sony Corp 表示制御回路及びプロジェクタ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200722397A (en) * 2005-05-10 2007-06-16 Nippon Electric Glass Co Glass substrate for semiconductor devices, and chip scale package using the same
TW200834900A (en) * 2007-02-12 2008-08-16 Visera Technologies Co Ltd Optoelectronic microstructure elements and CMOS image sensor chip scale package
TW200908200A (en) * 2007-06-08 2009-02-16 Hoya Candeo Optronics Corp Wafer supporting glass

Also Published As

Publication number Publication date
CN112159100A (zh) 2021-01-01
TW201522269A (zh) 2015-06-16
KR102200850B1 (ko) 2021-01-11
KR20160055104A (ko) 2016-05-17
CN105307993A (zh) 2016-02-03
WO2015037478A1 (ja) 2015-03-19
JP2015078113A (ja) 2015-04-23
JP6593669B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
TWI644881B (zh) 搬送體以及半導體封裝體的製造方法
JP6963219B2 (ja) 支持ガラス基板及びこれを用いた積層体
TWI641573B (zh) 支撐玻璃基板及使用其的積層體、半導體封裝及其製造方法以及電子設備
JP6611079B2 (ja) ガラス板
TWI689478B (zh) 支撐玻璃基板的製造方法及積層體
JP7268718B2 (ja) 支持ガラス基板の製造方法
JP6802966B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP6443668B2 (ja) 支持ガラス基板及びこれを用いた積層体
TWI673836B (zh) 支持玻璃基板、積層體、半導體封裝及其製造方法、電子機器以及玻璃基板
CN116813198A (zh) 支承玻璃基板及使用其的层叠体
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
JP6955320B2 (ja) 積層体及び半導体パッケージの製造方法
JP2018095514A (ja) 支持ガラス基板及びこれを用いた積層体
TWI755449B (zh) 支撐玻璃基板及使用其的積層體、半導體封裝體及其製造方法以及電子機器
TW201910285A (zh) 支持玻璃基板及使用此之層積基板
KR20240052939A (ko) 지지 유리 기판, 적층체, 적층체의 제조 방법 및 반도체 패키지의 제조 방법
CN117836249A (zh) 支承玻璃基板、层叠体、层叠体的制造方法及半导体封装体的制造方法
WO2016098499A1 (ja) 支持ガラス基板及びこれを用いた積層体