KR20160055104A - 지지 유리 기판 및 이것을 사용한 반송체 - Google Patents

지지 유리 기판 및 이것을 사용한 반송체 Download PDF

Info

Publication number
KR20160055104A
KR20160055104A KR1020157032898A KR20157032898A KR20160055104A KR 20160055104 A KR20160055104 A KR 20160055104A KR 1020157032898 A KR1020157032898 A KR 1020157032898A KR 20157032898 A KR20157032898 A KR 20157032898A KR 20160055104 A KR20160055104 A KR 20160055104A
Authority
KR
South Korea
Prior art keywords
glass substrate
substrate
supporting
supporting glass
semiconductor package
Prior art date
Application number
KR1020157032898A
Other languages
English (en)
Other versions
KR102200850B1 (ko
Inventor
신키치 미와
히카루 이케다
Original Assignee
니폰 덴키 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 덴키 가라스 가부시키가이샤 filed Critical 니폰 덴키 가라스 가부시키가이샤
Publication of KR20160055104A publication Critical patent/KR20160055104A/ko
Application granted granted Critical
Publication of KR102200850B1 publication Critical patent/KR102200850B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Glass Compositions (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 가공 기판을 지지하고 또한 가공 기판의 치수 변화를 발생시키기 어려운 지지 유리 기판으로서, 20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수는 50×10-7/℃ 이상이고 또한 66×10-7/℃ 이하인 것을 특징으로 한다.

Description

지지 유리 기판 및 이것을 사용한 반송체{SUPPORTING GLASS SUBSTRATE AND CONVEYANCE ELEMENT USING SAME}
본 발명은 지지 유리 기판 및 이것을 사용한 반송체에 관한 것이고, 구체적으로는 반도체 패키지(반도체 장치)의 제조 공정에서 가공 기판의 지지에 사용하는 지지 유리 기판 및 이것을 사용한 반송체에 관한 것이다.
휴대전화, 노트형 개인용 컴퓨터, PDA(Personal Data Assistant) 등의 휴대형 전자기기에는 소형화 및 경량화가 요구되고 있다. 이것에 따라, 이들 전자기기에 사용되는 반도체칩의 실장 스페이스도 엄격히 제한되고 있고, 반도체칩의 고밀도한 실장이 과제가 되고 있다. 그래서, 최근에서는 삼차원 실장 기술, 즉 반도체칩끼리를 적층하여 각 반도체칩 사이를 배선 접속함으로써 반도체 패키지의 고밀도 실장을 도모하고 있다.
또한, 종래의 웨이퍼 레벨 패키지(WLP)는 범프를 웨이퍼의 상태에서 형성한 후, 다이싱으로 개편화함으로써 제작되고 있다. 그러나, 종래의 WLP는 핀수를 증가시키기 어려울 뿐만 아니라, 반도체칩의 이면이 노출한 상태에서 실장되기 때문에 반도체칩의 결여 등이 발생하기 쉽다는 문제가 있었다.
그래서, 새로운 WLP로서 팬 아웃형의 WLP가 제안되고 있다. 팬 아웃형의 WLP는 핀수를 증가시키는 것이 가능하고, 또한 반도체칩의 단부를 보호함으로써 반도체칩의 결여 등을 방지할 수 있다.
팬 아웃형의 WLP에서는 복수의 반도체칩을 수지의 밀봉재로 몰드하여 가공 기판을 형성한 후에, 가공 기판의 일방의 표면에 배선하는 공정, 땜납 범프를 형성하는 공정 등을 갖는다.
이들 공정은 약 200℃의 열처리를 따르기 때문에, 밀봉재가 변형하여 가공 기판이 치수 변화할 우려가 있다. 가공 기판이 치수 변화하면, 가공 기판의 일방의 표면에 대하여 고밀도로 배선하는 것이 곤란해지고, 또한 땜납 범프를 정확하게 형성하는 것도 곤란해진다.
가공 기판의 치수 변화를 억제하기 위해서, 가공 기판을 지지하기 위한 지지 기판을 사용하는 것이 유효하다. 그러나, 지지 기판을 사용했을 경우에도 가공 기판의 치수 변화가 발생하는 경우가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 그 기술적 과제는 가공 기판의 치수 변화를 발생시키기 어려운 지지 기판 및 이것을 사용한 반송체를 창안함으로써, 반도체 패키지의 고밀도 실장에 기여하는 것이다.
본 발명자 등은 다양한 실험을 반복한 결과, 지지 기판으로서 유리 기판을 채택함과 아울러, 이 유리 기판의 열팽창계수를 엄밀하게 규제함으로써 상기 기술적 과제를 해결할 수 있는 것을 발견하고, 본 발명으로서 제안하는 것이다. 즉, 본 발명의 지지 유리 기판은 20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수는 50×10-7/℃ 이상이고 또한 66×10-7/℃ 이하인 것을 특징으로 한다. 여기서, 「20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수」는 딜라토미터로 측정 가능하다.
유리 기판은 표면을 평활화하기 쉽고, 또한 높은 강성을 갖는다. 따라서, 지지 기판으로서 유리 기판을 사용하면, 가공 기판을 강고 또한 정확하게 지지하는 것이 가능해진다. 또한, 유리 기판은 자외광 등의 광을 투과하기 쉽다. 따라서, 지지 기판으로서 유리 기판을 사용하면, 접착층 등을 설치함으로써 가공 기판과 지지 유리 기판을 용이하게 고정할 수 있다. 또한, 박리층 등을 설치함으로써 가공 기판과 지지 유리 기판을 용이하게 분리할 수도 있다.
또한, 본 발명의 지지 유리 기판에서는 20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수는 50×10-7/℃ 이상이고 또한 66×10-7/℃ 이하로 규제되어 있다. 이렇게 하면, 가공 기판 내에서 반도체칩의 비율이 적고 밀봉재의 비율이 많은 경우에 가공 기판과 지지 유리 기판의 선 열팽창계수를 조정하기 쉬워진다. 그리고, 양자의 선 열팽창계수가 조정되면, 가공 처리시에 가공 기판의 치수 변화(특히, 휨 변형)를 억제하기 쉬워진다. 결과적으로, 가공 기판의 일방의 표면에 대하여 고밀도로 배선하는 것이 가능하게 되고, 또한 땜납 범프를 정확하게 형성하는 것도 가능해진다.
제 2로, 본 발명의 지지 유리 기판은 30∼380℃의 온도 범위에 있어서의 평균 선 열팽창계수는 50×10-7/℃ 이상이고 또한 70×10-7/℃ 이하인 것을 특징으로 한다. 여기서, 「30∼380℃의 온도 범위에 있어서의 평균 선 열팽창계수」는 딜라토미터로 측정 가능하다.
제 3으로, 본 발명의 지지 유리 기판은 반도체 패키지의 제조 공정에서 가공 기판의 지지에 사용하는 것이 바람직하다.
제 4로, 본 발명의 지지 유리 기판은 판 두께 방향에 대한 파장 300nm에 있어서의 자외선 투과율은 40% 이상인 것이 바람직하다. 여기서, 「판 두께 방향에 대한 파장 300nm에 있어서의 자외선 투과율」은, 예를 들면 더블빔형 분광광도계 를 이용하여 파장 300nm의 분광 투과율을 측정하는 것으로 평가 가능하다.
제 5로, 본 발명의 지지 유리 기판은 영률이 65GPa 이상인 것이 바람직하다. 여기서, 「영률」은 굽힘 공진법에 의해 측정한 값을 가리킨다. 또한, 1GPa는 약 101.9Kgf/mm2에 해당하다.
제 6으로, 본 발명의 지지 유리 기판은 유리 조성으로서, 질량%로 SiO2 50∼80%, Al2O3 1∼20%, B2O3 3∼20%, MgO 0∼10%, CaO 0∼10%, SrO 0∼7%, BaO 0∼7%, ZnO 0∼7%, Na2O 5∼15%, K2O 0∼10%를 함유하는 것이 바람직하다.
제 7로, 본 발명의 지지 유리 기판은 유리 조성으로서, 질량%로 SiO2 55∼70%, Al2O3 3∼15%, B2O3 5∼20%, MgO 0∼5%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O 5∼15%, K2O 0∼10%를 함유하는 것이 바람직하다.
제 8로, 본 발명의 지지 유리 기판은 판 두께가 2.0mm 미만이고, 직경이 100∼500mm인 웨이퍼 형상 또는 대략 원판 형상이고, 또한 판 두께 편차가 30㎛ 이하인 것이 바람직하다.
제 9로, 본 발명의 반송체는 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 반송체로서, 지지 유리 기판은 상기 지지 유리 기판인 것을 특징으로 한다.
제 10으로, 본 발명의 반도체 패키지의 제조 방법은 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 반송체를 얻는 공정과, 반송체를 반송하는 공정과, 가공 기판에 대하여 가공 처리를 행하는 공정을 가짐과 아울러, 지지 유리 기판은 상기 지지 유리 기판인 것을 특징으로 한다. 또한, 「반송체를 반송하는 공정」과 「가공 기판에 대하여 가공 처리를 행하는 공정」이란 별도로 행할 필요는 없고, 동시이어도 좋다. 구체적으로는, 반송하고 있는 도중에 반송체의 가공 기판에 대하여 가공 처리를 행해도 좋고, 또는 반송체를 반송하고 있는 도중의 정지시 또는 반송체의 반송을 개시하기 전의 정지시 또는 반송체의 반송을 종료한 후의 정지시에, 반송체의 가공 기판에 대하여 가공 처리를 행해도 좋다.
제 11로, 본 발명의 반도체 패키지의 제조 방법은 가공 처리가 가공 기판의 일방의 표면에 배선하는 처리를 포함하는 것이 바람직하다.
제 12로, 본 발명의 반도체 패키지의 제조 방법은 가공 처리가 가공 기판의 일방의 표면에 땜납 범프를 형성하는 처리를 포함하는 것이 바람직하다.
제 13으로, 본 발명의 반도체 패키지는 상기 반도체 패키지의 제조 방법에 의해 제작된 것을 특징으로 한다.
제 14로, 본 발명의 전자기기는 반도체 패키지를 구비하는 전자기기로서, 반도체 패키지는 상기 반도체 패키지인 것을 특징으로 한다.
도 1은 본 발명의 반송체의 일례를 나타내는 개념 사시도이다.
도 2a는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2b는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2c는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2d는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2e는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2f는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2g는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
본 발명의 지지 유리 기판에 있어서, 20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수는 50×10-7/℃ 이상이고 또한 66×10-7/℃ 이하이고, 바람직하게는 53×10-7/℃ 이상이고 또한 65×10-7/℃ 이하, 특히 바람직하게는 55×10-7/℃ 이상이고 또한 63×10-7/℃ 이하이다. 20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수가 상기 범위 이외가 되면, 가공 기판과 지지 유리 기판의 선 열팽창계수를 조정하기 어려워진다. 그리고, 양자의 선 열팽창계수가 부정합이 되면, 가공 처리시에 가공 기판의 치수 변화(특히, 휨 변형)가 발생하기 쉬워진다.
30∼380℃의 온도 범위에 있어서의 평균 선 열팽창계수는 50×10-7/℃ 이상이고 또한 70×10-7/℃ 이하이고, 바람직하게는 55×10-7/℃ 이상이고 또한 65×10-7/℃ 이하이다. 30∼380℃의 온도 범위에 있어서의 평균 선 열팽창계수가 상기 범위 이외가 되면, 가공 기판과 지지 유리 기판의 선 열팽창계수를 조정하기 어려워진다. 그리고, 양자의 선 열팽창계수가 부정합이 되면, 가공 처리시에 가공 기판의 치수 변화(특히, 휨 변형)가 발생하기 쉬워진다.
본 발명의 지지 유리 기판에 있어서, 판 두께 방향에 대한 파장 300nm에 있어서의 자외선 투과율(다시 말하면, 파장 300nm에 있어서의 판 두께 방향의 자외선 투과율)은 바람직하게는 40% 이상, 50% 이상, 60% 이상 또는 70% 이상, 특히 바람직하게는 80% 이상이다. 자외선 투과율이 너무 낮으면, 자외광의 조사에 의해 접착층에 의해 가공 기판과 지지 기판을 접착하기 어려워질 뿐만 아니라, 박리층에 의해 가공 기판으로부터 지지 기판을 박리하기 어려워진다.
본 발명의 지지 유리 기판은 유리 조성으로서, 질량%로 SiO2 50∼80%, Al2O3 1∼20%, B2O3 3∼20%, MgO 0∼10%, CaO 0∼10%, SrO 0∼7%, BaO 0∼7%, ZnO 0∼7%, Na2O 5∼15%, K2O 0∼10%를 함유하는 것이 바람직하다. 상기한 바와 같이, 각 성분의 함유량을 한정한 이유를 이하에 나타낸다. 또한, 각 성분의 함유량의 설명에 있어서, % 표시는 특별히 언급하는 경우를 제외하고, 질량%를 나타낸다.
SiO2는 유리의 골격을 형성하는 주성분이다. SiO2의 함유량은 바람직하게는 50∼80%, 55∼75% 또는 55∼70%, 특히 바람직하게는 55∼65%이다. SiO2의 함유량이 너무 적으면, 영률, 내산성이 저하하기 쉬워진다. 한편, SiO2의 함유량이 너무 많으면, 고온 점도가 높아지고 용융성이 저하하기 쉬워질 뿐만 아니라, 크리스토발라이트 등의 실투 결정이 석출하기 쉬워져 액상 온도가 상승하기 쉬워진다.
Al2O3은 영률을 높이는 성분임과 아울러, 분상, 실투를 억제하는 성분이다. Al2O3의 함유량은 바람직하게는 1∼20%, 3∼18%, 4∼16%, 5∼13.5% 또는 6∼12%, 특히 바람직하게는 7∼10%이다. Al2O3의 함유량이 너무 적으면 영률이 저하하기 쉬워지고, 또한 유리가 분상, 실투하기 쉬워진다. 한편, Al2O3의 함유량이 너무 많으면 고온 점도가 높아지고, 용융성, 성형성이 저하하기 쉬워진다.
B2O3은 용융성, 내실투성을 높이는 성분이고, 또한 쉽게 스크레치가 생기는 것을 개선하여 강도를 높이는 성분이다. B2O3의 함유량은 바람직하게는 3∼20%, 5∼20% 또는 7∼18%, 특히 바람직하게는 10∼15%이다. B2O3의 함유량이 너무 적으면 용융성, 내실투성이 저하하기 쉬워지고, 또한 불산계의 약액에 대한 내성이 저하하기 쉬워진다. 한편, B2O3의 함유량이 너무 많으면 영률, 내산성이 저하하기 쉬워진다.
MgO는 고온 점성을 낮추어 용융성을 높이는 성분이고, 알칼리 토류금속 산화물 중에서는 영률을 현저하게 향상시키는 성분이다. MgO의 함유량은 바람직하게는 0∼10%, 0∼8%, 0∼6% 또는 0∼5%, 특히 바람직하게는 0∼1%이다. MgO의 함유량이 너무 많으면, 내실투성이 저하하기 쉬워진다.
CaO는 고온 점성을 낮추어 용융성을 현저하게 향상시키는 성분이다. 또한, 알칼리 토류금속 산화물 중에서는 도입 원료가 비교적 저렴하기 때문에, 원료 비용을 저렴화하는 성분이다. CaO의 함유량은 바람직하게는 0∼10%, 0.5∼8% 또는 1∼6%, 특히 바람직하게는 2∼5%이다. CaO의 함유량이 너무 많으면, 유리가 실투하기 쉬워진다. 또한, CaO의 함유량이 너무 적으면, 상기 효과를 누리기 어려워진다.
SrO는 분상을 억제하는 성분이고, 또한 내실투성을 높이는 성분이다. SrO의 함유량은 바람직하게는 0∼7%, 0∼5% 또는 0∼3%, 특히 바람직하게는 0∼1% 미만이다. SrO의 함유량이 너무 많으면, 유리가 실투하기 쉬워진다.
BaO는 내실투성을 높이는 성분이다. BaO의 함유량은 바람직하게는 0∼7%, 0∼5%, 0∼3% 또는 0∼1% 미만이다. BaO의 함유량이 너무 많으면, 유리가 실투하기 쉬워진다.
ZnO는 고온 점성을 낮추어 용융성을 현저하게 향상시키는 성분이다. ZnO의 함유량은 바람직하게는 0∼7% 또는 0.1∼5%, 특히 바람직하게는 0.5∼3%이다. ZnO의 함유량이 너무 적으면, 상기 효과를 누리기 어려워진다. 또한, ZnO의 함유량이 너무 많으면, 유리가 실투하기 쉬워진다.
Na2O는 열팽창계수를 적정화하기 위해서 중요한 성분이고, 또한 고온 점성을 낮추어 용융성을 현저하게 향상시킴과 아울러, 유리 원료의 초기 용융에 기여하는 성분이다. Na2O의 함유량은 바람직하게는 5∼15% 또는 6∼13.5%, 특히 바람직하게는 7∼13%이다. Na2O의 함유량이 너무 적으면 용융성이 저하하기 쉬워질 뿐만 아니라, 열팽창계수가 부당하게 낮아질 우려가 있다. 한편, Na2O의 함유량이 너무 많으면, 열팽창계수가 부당하게 높아질 우려가 있다.
질량비(Al2O3+Na2O)/SiO2는 열팽창계수를 적정화하는 관점에서, 바람직하게는 0.2∼0.4, 0.23∼0.35 또는 0.25∼0.3, 특히 바람직하게는 0.26∼0.29이다.
K2O는 열팽창계수를 조정하기 위한 성분이고, 또한 고온 점성을 낮추어 용융성을 높임과 아울러, 유리 원료의 초기 용융에 기여하는 성분이다. K2O의 함유량은 바람직하게는 0∼15%, 0∼10% 또는 0∼5%, 특히 바람직하게는 0∼1%이다. K2O의 함유량이 너무 많으면, 열팽창계수가 부당하게 높아질 우려가 있다.
상기 성분 이외에도, 임의의 성분으로서 다른 성분을 도입해도 좋다. 또한, 상기 성분 이외의 다른 성분의 함유량은 본 발명의 효과를 정확하게 누리는 관점에서 합량으로 10% 이하, 특히 5% 이하가 바람직하다.
Fe2O3은 불순물 성분, 또는 정화제 성분으로서 도입할 수 있는 성분이다. 그러나, Fe2O3의 함유량이 너무 많으면, 자외선 투과율이 저하할 우려가 있다. 즉, Fe2O3의 함유량이 너무 많으면, 수지층, 박리층을 통하여 가공 기판과 지지 유리 기판의 접착과 탈착을 적정하게 행하는 것이 곤란해진다. 따라서, Fe2O3의 함유량은 바람직하게는 0.05% 이하 또는 0.03% 이하, 특히 바람직하게는 0.02% 이하이다. 또한, 본 발명에서 말하는 「Fe2O3」은 2가의 산화철과 3가의 산화철을 포함하고, 2가의 산화철은 Fe2O3으로 환산하여 취급한 것으로 한다. 다른 산화물에 관해서도, 마찬가지로 표기의 산화물을 기준으로 하여 취급한 것으로 한다.
정화제로서 As2O3, Sb2O3이 유효하게 작용하지만, 환경적 관점에서 말하면, 이들 성분을 극력 저감하는 것이 바람직하다. As2O3의 함유량은 바람직하게는 1% 이하 또는 0.5% 이하, 특히 바람직하게는 0.1% 이하이고, 실질적으로 함유하지 않는 것이 바람직하다. 여기서, 「실질적으로 As2O3을 함유하지 않는」이란 유리 조성중의 As2O3의 함유량이 0.05% 미만인 경우를 가리킨다. 또한, Sb2O3의 함유량은 바람직하게는 1% 이하 또는 0.5% 이하, 특히 바람직하게는 0.1% 이하이고, 실질적으로 함유하지 않는 것이 바람직하다. 여기서, 「실질적으로 Sb2O3을 함유하지 않는 」이란 유리 조성 중의 Sb2O3의 함유량이 0.05% 미만인 경우를 가리킨다.
SnO2는 고온역에서 양호한 정화 작용을 갖는 성분이고, 또한 고온 점성을 저하시키는 성분이다. SnO2의 함유량은 바람직하게는 0∼1%, 0.001∼1% 또는 0.01∼0.9%, 특히 바람직하게는 0.05∼0.7%이다. SnO2의 함유량이 너무 많으면, SnO2의 실투 결정이 석출하기 쉬워진다. 또한, SnO2의 함유량이 너무 적으면, 상기 효과를 누리기 어려워진다.
또한, 유리 특성이 손상되지 않는 한, 정화제로서 F, Cl, SO3, C, 또는 Al, Si 등의 금속 분말을 각각 3% 정도까지 도입해도 좋다. 또한, CeO2 등도 3% 정도까지 도입할 수 있지만, 자외선 투과율의 저하에 유의할 필요가 있다.
Cl은 유리의 용융을 촉진하는 성분이다. 유리 조성 중에 Cl을 도입하면, 용융 온도의 저온화, 정화 작용의 촉진을 도모할 수 있고, 결과적으로 용융 비용의 저렴화, 유리 제조로의 장기 수명화를 달성하기 쉬워진다. 그러나, Cl의 함유량이 너무 많으면, 유리 제조로 주위의 금속 부품을 부식시킬 우려가 있다. 따라서, Cl의 함유량은 바람직하게는 3% 이하, 1% 이하 또는 0.5% 이하, 특히 바람직하게는 0.1% 이하이다.
P2O5는 실투 결정의 석출을 억제할 수 있는 성분이다. 단, P2O5를 다량으로 도입하면, 유리가 분상하기 쉬워진다. 따라서, P2O5의 함유량은 바람직하게는 0∼2.5%, 0∼1.5% 또는 0∼0.5%, 특히 바람직하게는 0∼0.3%이다.
TiO2는 고온 점성을 낮추어 용융성을 높이는 성분임과 아울러, 솔라리제이션을 억제하는 성분이다. 그러나, TiO2를 다량으로 도입하면, 유리가 착색하고 투과율이 저하하기 쉬워진다. 따라서, TiO2의 함유량은 바람직하게는 0∼5%, 0∼3% 또는 0∼1%, 특히 바람직하게는 0∼0.02%이다.
ZrO2는 내약품성, 영률을 개선시키는 성분이다. 그러나, ZrO2를 다량으로 유입하면 유리가 실투하기 쉬워지고, 또한 도입 원료가 난용해성이기 때문에 미용해의 결정성 이물이 제품 기판에 혼입될 우려가 있다. 따라서, ZrO2의 함유량은 바람직하게는 0∼5%, 0∼3% 또는 0∼1%, 특히 바람직하게는 0∼0.5%이다.
Y2O3, Nb2O5, La2O3에는 스트레인점, 영률 등을 높이는 활동이 있다. 그러나, 이들 성분의 함유량이 각각 5% 또는 1%보다 많으면, 원료 비용, 제품 비용이 앙등할 우려가 있다.
본 발명의 지지 유리 기판은 이하의 특성을 갖는 것이 바람직하다.
본 발명의 지지 유리 기판에 있어서, 영률은 바람직하게는 65GPa 이상, 67GPa 이상, 68GPa 이상, 69GPa 이상 또는 70GPa 이상, 특히 바람직하게는 71GPa 이상이다. 영률이 너무 낮으면, 반송체의 강성을 유지하기 어렵고, 가공 기판의 변형, 휨, 파손이 발생하기 쉬워진다.
액상 온도는 바람직하게는 1150℃ 미만, 1120℃ 이하, 1100℃ 이하, 1080℃ 이하, 1050℃ 이하, 1010℃ 이하, 980℃ 이하, 960℃ 이하 또는 950℃ 이하, 특히 바람직하게는 940℃ 이하이다. 이렇게 하면, 다운드로우법, 특히 오버플로우 다운드로우법으로 유리 기판을 성형하기 쉬워지기 때문에 판 두께가 작은 유리 기판을 제작하기 쉬워짐과 아울러, 표면을 연마하지 않아도 판 두께 편차를 저감시킬 수 있고, 결과적으로 유리 기판의 제조 비용을 저렴화할 수도 있다. 또한, 유리 기판의 제조 공정시에, 실투 결정이 발생하여 유리 기판의 생산성이 저하하는 사태를 방지하기 쉬워진다. 여기서, 「액상 온도」는 표준체 30메쉬(500㎛)를 통과하고, 50메쉬(300㎛)에 남는 유리 분말을 백금 보트에 넣은 후, 온도 구배로 중에 24시간 유지하여 결정이 석출하는 온도를 측정함으로써 산출 가능하다.
액상 온도에 있어서의 점도는 바람직하게는 10000dPa·s 이상, 30000dPa·s 이상, 60000dPa·s 이상, 100000dPa·s 이상, 150000dPa·s 이상, 200000dPa·s 이상, 250000dPa·s 이상, 300000dPa·s 이상 또는 350000dPa·s 이상, 특히 바람직하게는 400000dPa·s 이상이다. 이렇게 하면, 다운드로우법, 특히 오버플로우 다운드로우법으로 유리 기판을 성형하기 쉬워지기 때문에 판 두께가 작은 유리 기판을 제작하기 쉬워짐과 아울러, 표면을 연마하지 않아도 판 두께 편차를 저감시킬 수 있고, 결과적으로 유리 기판의 제조 비용을 저렴화할 수 있다. 또한, 유리 기판의 제조 공정시에, 실투 결정이 발생하여 유리 기판의 생산성이 저하하는 사태를 방지하기 쉬워진다. 여기서, 「액상 온도에 있어서의 점도」는 백금구 인상법으로 측정 가능하다. 또한, 액상 온도에 있어서의 점도는 성형성의 지표이고, 액상 온도에 있어서의 점도가 높을수록 성형성은 향상된다.
102. 5dPa·s에 있어서의 온도는 바람직하게는 1580℃ 이하, 1550℃ 이하, 1520℃ 이하, 1500℃ 이하 또는 1480℃ 이하, 특히 바람직하게는 1300∼1470℃이다. 102. 5dPa·s에 있어서의 온도가 높아지면, 용융성이 저하하고 유리 기판의 제조 비용이 앙등한다. 여기서, 「102. 5dPa·s에 있어서의 온도」는 백금구 인상법으로 측정 가능하다. 또한, 102. 5dPa·s에 있어서의 온도는 용융 온도에 상당하고, 이 온도가 낮을수록 용융성은 향상된다.
본 발명의 지지 유리 기판은 다운드로우법, 특히 오버플로우 다운드로우법으로 성형되어 지는 것이 바람직하다. 오버플로우 다운드로우법은 내열성의 홈통상 구조물의 양측으로부터 용융 유리를 넘치게 하여 넘친 용융 유리를 홈통상 구조물의 하정단에서 합류시키면서, 하방으로 연신 성형하여 유리 기판을 제조하는 방법이다. 오버플로우 다운드로우법에서는 유리 기판의 표면이 되어야 할 면은 홈통상 내화물에 접촉하지 않고, 자유 표면의 상태에서 성형된다. 이 때문에, 판 두께가 작은 유리 기판을 제작하기 쉬워짐과 아울러, 표면을 연마하지 않아도 판 두께 편차를 저감시킬 수 있고, 결과적으로 유리 기판의 제조 비용을 저렴화할 수 있다. 또한, 홈통상 구조물의 구조나 재질은 소망의 치수나 표면 정밀도를 실현시킬 수 있는 것이면, 특별히 한정되지 않는다. 또한, 하방으로의 연신 성형을 행할 때에 힘을 인가하는 방법도 특별히 한정되지 않는다. 예를 들면, 충분히 큰 폭을 갖는 내열성 롤을 유리에 접촉시킨 상태에서 회전시켜 연신하는 방법을 채용해도 좋고, 복수의 쌍을 이룬 내열성 롤을 유리의 단면 근방에만 접촉시켜 연신하는 방법을 채용해도 좋다.
유리 기판의 성형 방법으로서 오버플로우 다운드로우법 이외에도, 예를 들면 슬롯다운법, 리드로법, 플로트법 등을 채택할 수도 있다.
본 발명의 유리 기판은 대략 원판상 또는 웨이퍼상이 바람직하고, 그 직경은 100mm 이상이고 또한 500mm 이하, 특히 150mm 이상이고 또한 450mm 이하가 바람직하다. 이렇게 하면, 반도체 패키지의 제조 공정에 적용하기 쉬워진다. 필요에 따라서, 그 이외의 형상, 예를 들면 직사각형 등의 형상으로 가공해도 좋다.
본 발명의 지지 유리 기판에 있어서, 판 두께는 바람직하게는 2.0mm 미만, 1.5mm 이하, 1.2mm 이하, 1.1mm 이하 또는 1.0mm 이하, 특히 바람직하게는 0.9mm 이하이다. 판 두께가 얇아질수록 반송체의 질량이 가벼워지기 때문에, 핸들링성은 향상된다. 한편, 판 두께가 너무 얇으면, 지지 유리 기판 자체의 강도가 저하하여 지지 기판으로서의 기능을 달성하기 어려워진다. 따라서, 판 두께는 바람직하게는 0.1mm 이상, 0.2mm 이상, 0.3mm 이상, 0.4mm 이상, 0.5mm 이상 또는 0.6mm 이상, 특히 바람직하게는 0.7mm 초과이다.
본 발명의 지지 유리 기판에 있어서, 판 두께 편차는 바람직하게는 30㎛ 이하, 20㎛ 이하, 10㎛ 이하, 5㎛ 이하, 4㎛ 이하, 3㎛ 이하, 2㎛ 이하 또는 1㎛ 이하, 특히 바람직하게는 0.1∼1㎛ 미만이다. 또한, 산술 평균 조도(Ra)는 바람직하게는 100nm 이하, 50nm 이하, 20nm 이하, 10nm 이하, 5nm 이하, 2nm 이하 또는 1nm 이하, 특히 바람직하게는 0.5nm 이하이다. 표면 정밀도가 높을수록 가공 처리의 정밀도를 높이기 쉬워진다. 특히, 배선 정밀도를 높일 수 있기 때문에 고밀도의 배선이 가능해진다. 또한, 지지 유리 기판의 강도가 향상하여 지지 유리 기판 및 반송체가 파손되기 어려워진다. 또한, 지지 유리 기판의 재이용 횟수를 증가시킬 수 있다. 또한, 「산술 평균 조도(Ra)」는 촉침식 표면 조도계 또는 원자간력 현미경(AFM)에 의해 측정 가능하다.
본 발명의 지지 유리 기판은 오버플로우 다운드로우법으로 성형한 후에, 표면을 연마하여 이루어지는 것이 바람직하다. 이렇게 하면, 판 두께 편차를 2㎛ 이하 또는 1㎛ 이하, 특히 1㎛ 미만으로 규제하기 쉬워진다.
본 발명의 지지 유리 기판은 제조 효율의 관점에서 화학 강화 처리가 되어 있지 않은 것이 바람직하고, 기계적 강도의 관점에서 화학 강화 처리가 되어 있는 것이 바람직하다. 즉, 제조 효율의 관점에서 표면에 압축 응력층을 갖지 않는 것이 바람직하고, 기계적 강도의 관점에서 표면에 압축 응력층을 갖는 것이 바람직하다.
본 발명의 반송체는 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 반송체이고, 지지 유리 기판이 상기 지지 유리 기판인 것을 특징으로 한다. 여기서, 본 발명의 반송체의 기술적 특징(바람직한 구성, 효과)은 본 발명의 지지 유리 기판의 기술적 특징과 중복한다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명의 반송체는 가공 기판과 지지 유리 기판 사이에 접착층을 갖는 것이 바람직하다. 접착층은 수지인 것이 바람직하고, 예를 들면 열경화성 수지, 광경화성 수지(특히, 자외선 경화 수지) 등이 바람직하다. 또한, 반도체 패키지의 제조 공정에서 사용되는 각종 약액, 또는 드라이 에칭시에 사용되는 가스나 플라즈마에 대하여 내성을 갖는 것이 바람직하다. 또한, 반도체 패키지의 제조 공정에 있어서의 열처리에 견디는 내열성을 갖는 것이 바람직하다. 이에 따라, 반도체 패키지의 제조 공정에서 접착층이 융해하기 어려워 가공 처리의 정밀도를 높일 수 있다.
본 발명의 반송체는 또한 가공 기판과 지지 유리 기판의 사이에, 보다 구체적으로는 가공 기판과 접착층의 사이에 박리층을 갖는 것이 더 바람직하다. 이렇게 하면, 가공 기판에 대하여 소정의 가공 처리를 행한 후에, 가공 기판을 지지 유리 기판으로부터 박리하기 쉬워진다. 가공 기판의 박리는 생산성의 관점에서 레이저광 등의 조사광에 의해 행하는 것이 바람직하다.
박리층은 레이저광 등의 조사광에 의해 「층내 박리」또는 「계면 박리」가 발생되는 재료로 구성된다. 즉, 일정한 강도의 광을 조사하면, 원자 또는 분자에 있어서의 원자간 또는 분자간의 결합력이 소실 또는 감소하고, 어블레이션 등이 발생하여 박리를 발생시키는 재료로 구성된다. 또한, 조사광의 조사에 의해 박리층에 포함되는 성분이 기체가 되어 방출되어서 분리에 도달하는 경우와, 박리층이 광을 흡수하여 기체가 되어 그 증기가 방출되어서 분리에 도달하는 경우가 있다.
본 발명의 반송체에 있어서, 지지 유리 기판은 가공 기판보다 큰 것이 바람직하다. 이에 따라, 가공 기판과 지지 유리 기판을 지지할 때에 양자의 중심 위치가 약간 이간한 경우에도 지지 유리 기판으로부터 가공 기판의 가장자리부가 밀려나오기 어려워진다.
본 발명의 반도체 패키지의 제조 방법은 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 반송체를 얻는 공정과, 반송체를 반송하는 공정과, 가공 기판에 대하여 가공 처리를 행하는 공정을 가짐과 아울러, 지지 유리 기판이 상기 지지 유리 기판인 것을 특징으로 한다. 여기서, 본 발명의 반도체 패키지의 제조 방법의 기술적 특징(바람직한 구성, 효과)은 본 발명의 지지 유리 기판 및 반송체의 기술적 특징과 중복한다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명의 반도체 패키지의 제조 방법에 있어서, 가공 처리는 가공 기판의 일방의 표면에 배선하는 처리, 또는 가공 기판의 일방의 표면에 땜납 범프를 형성하는 처리가 바람직하다. 본 발명의 반도체 패키지의 제조 방법에서는 이들 처리시에 가공 기판이 치수 변화하기 어렵기 때문에, 이들 공정을 적정하게 행할 수 있다.
가공 처리로서 상기 이외에도, 가공 기판의 일방의 표면(통상, 지지 유리 기판과는 반대측의 표면)을 기계적으로 연마하는 처리, 가공 기판의 일방의 표면(통상, 지지 유리 기판과는 반대측의 표면)을 드라이 에칭하는 처리, 가공 기판의 일방의 표면(통상, 지지 유리 기판과는 반대측의 표면)을 습식 에칭하는 처리 중 어느 하나이어도 좋다. 또한, 본 발명의 반도체 패키지의 제조 방법에서는 가공 기판에 휨이 발생하기 어려움과 아울러, 반송체의 강성을 높게 유지할 수 있다. 결과적으로, 상기 가공 처리를 적정하게 행할 수 있다.
본 발명의 반도체 패키지는 상기 반도체 패키지의 제조 방법에 의해 제작된 것을 특징으로 한다. 여기서, 본 발명의 반도체 패키지의 기술적 특징(바람직한 구성, 효과)은 본 발명의 지지 유리 기판, 반송체 및 반도체 패키지의 제조 방법의 기술적 특징과 중복한다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명의 전자기기는 반도체 패키지를 구비하는 전자기기이고, 반도체 패키지는 상기 반도체 패키지인 것을 특징으로 한다. 여기서, 본 발명의 전자기기의 기술적 특징(바람직한 구성, 효과)은 본 발명의 지지 유리 기판, 반송체, 반도체 패키지의 제조 방법, 반도체 패키지의 기술적 특징과 중복한다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
도면을 참작하면서 본 발명을 더욱 설명한다.
도 1은 본 발명의 반송체(1)의 일례를 나타내는 개념 사시도이다. 도 1에서는 반송체(1)는 지지 유리 기판(10)과 가공 기판(반도체 기판)(11)을 구비하고 있다. 지지 유리 기판(10)은 가공 기판(11)의 치수 변화를 방지하기 위해서 가공 기판(11)에 점착되어 있다. 지지 유리 기판(10)과 가공 기판(11) 사이에는 박리층(12)과 접착층(13)이 배치되어 있다. 박리층(12)은 지지 유리 기판(10)과 접촉하고 있고, 접착층(13)은 가공 기판(11)과 접촉하고 있다.
도 1에서 파악할 수 있도록, 반송체(1)는 지지 유리 기판(10), 박리층(12), 접착층(13), 가공 기판(11)이 순차적으로 적층 배치되어 있다. 지지 유리 기판(10)의 형상은 가공 기판(11)에 따라 결정되지만, 도 1에서는 지지 유리 기판(10) 및 가공 기판(11)의 형상은 모두 대략 원판 형상이다. 박리층(12)은 비정질 실리콘(a-Si) 이외에도, 산화규소, 규산 화합물, 질화규소, 질화알루미늄, 질화티타늄 등을 사용할 수 있다. 박리층(12)은 플라즈마 CVD, 졸-겔법에 의한 스핀코트 등에 의해 형성된다. 접착층(13)은 수지로 구성되어 있고, 예를 들면 각종 인쇄법, 잉크젯법, 스핀코트법, 롤코팅법 등에 의해 도포 형성된다. 접착층(13)은 박리층(12)에 의해 가공 기판(11)으로부터 지지 유리 기판(10)이 박리된 후, 용제 등에 의해 용해 제거된다.
도 2a∼도 2g는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다. 도 2a는 지지 부재(20)의 일방의 표면 상에 접착층(21)을 형성한 상태를 나타내고 있다. 필요에 따라서, 지지 부재(20)와 접착층(21) 사이에 박리층을 형성해도 좋다. 이어서, 도 2b에 나타내는 바와 같이 접착층(21) 상에 복수의 반도체칩(22)을 부착한다. 그 때, 반도체칩(22)의 액티브측의 면을 접착층(21)에 접촉시킨다. 이어서, 도 2c에 나타내는 바와 같이 반도체칩(22)을 수지의 밀봉재(23)로 몰드한다. 밀봉재(23)는 압축 성형 후의 치수 변화, 배선을 성형할 때의 치수 변화가 적은 재료가 사용된다. 계속해서, 도 2d 및 도 2e에 나타내는 바와 같이 지지 부재(20)로부터 반도체칩(22)이 몰드된 가공 기판(24)을 분리한 후, 접착층(25)을 통하여 지지 유리 기판(26)과 접착 고정시킨다. 그 때, 가공 기판(24)의 표면의 내, 반도체칩(22)이 매입된 측의 표면과는 반대측의 표면이 지지 유리 기판(26)측에 배치된다. 이렇게 하여, 반송체(27)를 얻을 수 있다. 또한, 필요에 따라서 접착층(25)과 지지 유리 기판(26) 사이에 박리층을 형성해도 좋다. 또한, 얻어진 반송체(27)를 반송한 후에, 도 2f에 나타내는 바와 같이 가공 기판(24)의 반도체칩(22)이 매입된 측의 표면에 배선(28)을 형성하고, 그 후에 배선(28)의 노출부측에 복수의 땜납 범프(29)를 형성한다. 최후에, 지지 유리 기판(26)으로부터 가공 기판(24)을 분리한 후에, 도 2g에 나타내는 바와 같이 가공 기판(24)을 반도체칩(22)마다 절단하여 후의 패키징 공정에 제공한다.
실시예 1
이하, 본 발명을 실시예에 의거하여 설명한다. 또한, 이하의 실시예는 단순한 예시이다. 본 발명은 이하의 실시예로 조금도 한정되지 않는다.
표 1은 본 발명의 실시예(시료 No.1∼7)를 나타내고 있다.
Figure pct00001
우선, 표 중의 유리 조성이 되도록 유리 원료를 조합한 유리 배치를 백금 도가니에 넣고 1550℃에서 4시간 용융했다. 유리 배치의 용해시에는 백금 스터러를 이용하여 교반해서 균질화를 행했다. 이어서, 용융 유리를 카본판 상에 흘려 내보내어 판상으로 성형한 후, 서냉점보다 20℃ 정도 높은 온도에서 3℃/분으로 상온까지 서랭했다. 얻어진 각 시료에 대해서, 20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수(α20 ∼200), 30∼380℃의 온도 범위에 있어서의 평균 선 열팽창계수(α30 ∼380), 밀도(ρ), 스트레인점(Ps), 서냉점(Ta), 연화점(Ts), 고온 점도 104. 0dPa·s에 있어서의 온도, 고온 점도 103. 0dPa·s에 있어서의 온도, 고온 점도 102. 5dPa·s에 있어서의 온도, 고온 점도 102. 0dPa·s에 있어서의 온도, 액상 온도(TL), 및 액상 온도(TL)에 있어서의 점도(η), 영률(E), 판 두께 방향에 대한 파장 300nm에 있어서의 자외선 투과율(T)을 평가했다.
20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수(α20 ∼200), 30∼380℃의 온도 범위에 있어서의 평균 선 열팽창계수(α30 ∼ 380)는 딜라토미터로 측정한 값이다.
밀도(ρ)는 주지의 아르키메데스법에 의해 측정한 값이다.
스트레인점(Ps), 서냉점(Ta), 연화점(Ts)은 ASTM C336의 방법에 의거하여 측정한 값이다.
고온 점도 104. 0dPa·s, 103. 0dPa·s, 102. 5dPa·s에 있어서의 온도는 백금구 인상법으로 측정한 값이다.
액상 온도(TL)는 표준체 30메쉬(500㎛)를 통과하고 50메쉬(300㎛)에 남는 유리 분말을 백금 보트에 넣어서, 온도 구배로 중에 24시간 유지한 후 결정이 석출하는 온도를 현미경 관찰로 측정한 값이다. 액상 온도에 있어서의 점도(η)는 액상 온도(TL)에 있어서의 유리의 점도를 백금구 인상법으로 측정한 값이다.
영률(E)은 공진법에 의해 측정한 값을 가리킨다.
파장 300nm에 있어서의 자외선 투과율(T)은 더블빔형 분광 광도계를 이용하여 판 두께 방향에 대한 파장 300nm의 분광 투과율을 측정한 값이다. 측정 시료로서, 판 두께가 0.7mm이고 또한 양면을 광학 연마면(경면)으로 연마한 것을 사용했다. 또한, AFM에 의해 이 평가 시료의 산술 표면 조도(Ra)를 측정한 바, 측정 영역 10㎛×10㎛에서 0.5∼1.0nm이었다.
표 1로부터 명백한 바와 같이, 시료 No.1∼7은 20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수(α30 ∼ 200)가 56×10-7/℃∼65×10-7/℃이고, 30∼380℃의 온도 범위에 있어서의 평균 선 열팽창계수(α30 ∼ 380)가 58×10-7/℃∼68×10-7/℃이었다. 또한, 시료 No.1∼7은 영률(E)이 70GPa 이상이고, 판 두께 방향에 대한 파장 300nm에 있어서의 자외선 투과율(T)이 55% 이상이었다. 따라서, 시료 No.1∼7은 반도체 제조 장치의 제조 공정에서 가공 기판의 지지에 사용하는 지지 유리 기판으로서 바람직하다고 생각된다.
실시예 2
우선, 표 1에 기재된 시료 No.1∼7의 유리 조성이 되도록, 유리 원료를 조합한 후 유리 용융로에 공급하여 1500∼1600℃에서 용융하고, 이어서 용융 유리를 오버플로우 다운드로우 성형 장치에 공급하여 판 두께가 0.7mm이 되도록 각각 성형했다. 얻어진 유리 기판에 대해서 양쪽 표면을 기계 연마하여 판 두께 편차를 1㎛ 미만으로 저감시켰다.
1, 27: 반송체 10, 26: 지지 유리 기판
11, 24: 가공 기판 12: 박리층
13, 21, 25: 접착층 20: 지지 부재
22: 반도체칩 23: 밀봉재
28: 배선 29: 땜납 범프

Claims (14)

  1. 20∼200℃의 온도 범위에 있어서의 평균 선 열팽창계수는 50×10-7/℃ 이상이고 또한 66×10-7/℃ 이하인 것을 특징으로 하는 지지 유리 기판.
  2. 30∼380℃의 온도 범위에 있어서의 평균 선 열팽창계수는 50×10-7/℃ 이상이고 또한 70×10-7/℃ 이하인 것을 특징으로 하는 지지 유리 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    반도체 패키지의 제조 공정에서 가공 기판의 지지에 사용하는 것을 특징으로 하는 지지 유리 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    판 두께 방향에 대한 파장 300nm에 있어서의 자외선 투과율은 40% 이상인 것을 특징으로 하는 지지 유리 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    영률은 65GPa 이상인 것을 특징으로 하는 지지 유리 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    유리 조성으로서, 질량%로 SiO2 50∼80%, Al2O3 1∼20%, B2O3 3∼20%, MgO 0∼10%, CaO 0∼10%, SrO 0∼7%, BaO 0∼7%, ZnO 0∼7%, Na2O 5∼15%, K2O 0∼10%를 함유하는 것을 특징으로 하는 지지 유리 기판.
  7. 제 6 항에 있어서,
    유리 조성으로서, 질량%로 SiO2 55∼70%, Al2O3 3∼15%, B2O3 5∼20%, MgO 0∼5%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O 5∼15%, K2O 0∼10%를 함유하는 것을 특징으로 하는 지지 유리 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    판 두께가 2.0mm 미만이고, 직경이 100∼500mm인 웨이퍼 형상 또는 대략 원판 형상이고, 또한 판 두께 편차가 30㎛ 이하인 것을 특징으로 하는 지지 유리 기판.
  9. 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 반송체로서,
    지지 유리 기판은 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 지지 유리 기판인 것을 특징으로 하는 반송체.
  10. 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 반송체를 얻는 공정과,
    반송체를 반송하는 공정과,
    가공 기판에 대하여 가공 처리를 행하는 공정을 가짐과 아울러,
    지지 유리 기판은 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 지지 유리 기판인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  11. 제 10 항에 있어서,
    가공 처리는 가공 기판의 일방의 표면에 배선하는 처리를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    가공 처리는 가공 기판의 일방의 표면에 땜납 범프를 형성하는 처리를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 기재된 반도체 패키지의 제조 방법에 의해 제작된 것을 특징으로 하는 반도체 패키지.
  14. 반도체 패키지를 구비하는 전자기기로서,
    반도체 패키지는 제 13 항에 기재된 반도체 패키지인 것을 특징으로 하는 전자기기.
KR1020157032898A 2013-09-12 2014-09-02 지지 유리 기판 및 이것을 사용한 반송체 KR102200850B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-189065 2013-09-12
JP2013189065 2013-09-12
PCT/JP2014/073085 WO2015037478A1 (ja) 2013-09-12 2014-09-02 支持ガラス基板及びこれを用いた搬送体

Publications (2)

Publication Number Publication Date
KR20160055104A true KR20160055104A (ko) 2016-05-17
KR102200850B1 KR102200850B1 (ko) 2021-01-11

Family

ID=52665587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157032898A KR102200850B1 (ko) 2013-09-12 2014-09-02 지지 유리 기판 및 이것을 사용한 반송체

Country Status (5)

Country Link
JP (1) JP6593669B2 (ko)
KR (1) KR102200850B1 (ko)
CN (2) CN112159100A (ko)
TW (1) TWI644881B (ko)
WO (1) WO2015037478A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119567B2 (ja) * 2013-11-11 2017-04-26 旭硝子株式会社 ガラス積層体の製造方法および電子デバイスの製造方法
WO2015156075A1 (ja) * 2014-04-07 2015-10-15 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
JP6741214B2 (ja) * 2014-09-03 2020-08-19 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
JP6631935B2 (ja) * 2015-01-05 2020-01-15 日本電気硝子株式会社 ガラス板の製造方法
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法
JP6663596B2 (ja) * 2015-03-10 2020-03-13 日本電気硝子株式会社 半導体用支持ガラス基板及びこれを用いた積層基板
KR102651767B1 (ko) 2015-05-28 2024-03-28 에이지씨 가부시키가이샤 유리 기판 및 적층 기판
TWI631688B (zh) * 2015-06-16 2018-08-01 勤友光電股份有限公司 用於雷射剝離處理之晶圓結構
CN113307471A (zh) * 2015-07-24 2021-08-27 Ａｇｃ株式会社 玻璃基板、捆包体以及玻璃基板的制造方法
CN117865460A (zh) * 2015-10-02 2024-04-12 Ａｇｃ株式会社 玻璃基板、层叠基板和层叠体
WO2017104514A1 (ja) * 2015-12-16 2017-06-22 日本電気硝子株式会社 支持結晶化ガラス基板及びこれを用いた積層体
CN108367961A (zh) * 2015-12-17 2018-08-03 日本电气硝子株式会社 支承玻璃基板的制造方法
CN108473362B (zh) 2015-12-28 2022-10-04 Ａｇｃ株式会社 玻璃基板、层叠基板、层叠体以及半导体封装的制造方法
JP6879308B2 (ja) 2016-09-16 2021-06-02 Ａｇｃ株式会社 ガラス基板、および積層基板
DE102018209589B4 (de) * 2017-06-22 2023-05-04 Schott Ag Verbund aus einem Bauteil, insbesondere einem elektronischen Bauteil, und einem Glas- oder Glaskeramikmaterial sowie Verfahren zu dessen Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164314A (ja) * 2007-12-30 2009-07-23 Fujikura Ltd 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP2011136895A (ja) * 2009-12-04 2011-07-14 Nippon Electric Glass Co Ltd 合わせガラス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230640A (ja) * 1988-07-19 1990-02-01 Nippon Electric Glass Co Ltd ファイバープレート用芯ガラス
JPH03237036A (ja) * 1989-08-24 1991-10-22 Nippon Electric Glass Co Ltd アルミナパッケージ用薄板状硼けい酸ガラス
JP5378158B2 (ja) * 2003-02-19 2013-12-25 日本電気硝子株式会社 半導体パッケージ用カバーガラス
JP4716245B2 (ja) * 2004-11-11 2011-07-06 日本電気硝子株式会社 ガラス基板及びその製造方法
JP5348598B2 (ja) * 2005-05-10 2013-11-20 日本電気硝子株式会社 半導体素子用ガラス基板およびそれを用いたチップスケールパッケージ
JP2007311492A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US20080191334A1 (en) * 2007-02-12 2008-08-14 Visera Technologies Company Limited Glass dam structures for imaging devices chip scale package
JP2009016771A (ja) * 2007-06-08 2009-01-22 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 ウエハ支持ガラス
JP5091696B2 (ja) * 2008-01-26 2012-12-05 株式会社フジクラ 半導体パッケージの製造方法
JP5496692B2 (ja) * 2010-01-22 2014-05-21 三洋電機株式会社 半導体モジュールの製造方法
JP5573422B2 (ja) * 2010-06-29 2014-08-20 富士通株式会社 半導体装置の製造方法
JP2012105216A (ja) * 2010-11-12 2012-05-31 Sony Corp 表示制御回路及びプロジェクタ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164314A (ja) * 2007-12-30 2009-07-23 Fujikura Ltd 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP2011136895A (ja) * 2009-12-04 2011-07-14 Nippon Electric Glass Co Ltd 合わせガラス

Also Published As

Publication number Publication date
WO2015037478A1 (ja) 2015-03-19
CN112159100A (zh) 2021-01-01
KR102200850B1 (ko) 2021-01-11
CN105307993A (zh) 2016-02-03
JP2015078113A (ja) 2015-04-23
TW201522269A (zh) 2015-06-16
TWI644881B (zh) 2018-12-21
JP6593669B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
KR102200850B1 (ko) 지지 유리 기판 및 이것을 사용한 반송체
TWI689478B (zh) 支撐玻璃基板的製造方法及積層體
TWI641573B (zh) 支撐玻璃基板及使用其的積層體、半導體封裝及其製造方法以及電子設備
KR102402822B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
KR102509782B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
WO2016088868A1 (ja) ガラス板
CN116813198A (zh) 支承玻璃基板及使用其的层叠体
JP2016117641A (ja) 支持ガラス基板及びこれを用いた積層体
JP6443668B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
CN107108318B (zh) 玻璃板及其制造方法
JP2016155735A (ja) 支持ガラス基板及びこれを用いた積層体
TWI755449B (zh) 支撐玻璃基板及使用其的積層體、半導體封裝體及其製造方法以及電子機器
CN116462406A (zh) 支承玻璃基板和使用了其的层叠基板
KR102630404B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
CN117836249A (zh) 支承玻璃基板、层叠体、层叠体的制造方法及半导体封装体的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant