TWI636567B - 半導體元件、電氣機器、雙向場效電晶體及安裝構造體 - Google Patents

半導體元件、電氣機器、雙向場效電晶體及安裝構造體 Download PDF

Info

Publication number
TWI636567B
TWI636567B TW103143764A TW103143764A TWI636567B TW I636567 B TWI636567 B TW I636567B TW 103143764 A TW103143764 A TW 103143764A TW 103143764 A TW103143764 A TW 103143764A TW I636567 B TWI636567 B TW I636567B
Authority
TW
Taiwan
Prior art keywords
layer
undoped
gan layer
type gan
contact
Prior art date
Application number
TW103143764A
Other languages
English (en)
Other versions
TW201541634A (zh
Inventor
越後谷祥子
中村文彥
八木修一
松本壯太
河合弘治
Original Assignee
Ｐｏｗｄｅｃ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｐｏｗｄｅｃ股份有限公司 filed Critical Ｐｏｗｄｅｃ股份有限公司
Publication of TW201541634A publication Critical patent/TW201541634A/zh
Application granted granted Critical
Publication of TWI636567B publication Critical patent/TWI636567B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一種低耗損的半導體元件，其可容易打破使用極化超接面的半導體元件中的高耐壓化與高速化之間的權衡(trade-off)關係，在高耐壓化的同時，不會發生電流崩潰，且可進行高速作動。
半導體元件具有極化超接面區域和p電極接觸區域。極化超接面區域具有：未摻雜GaN層11、厚度25nm以上47nm以下且0.17≦x≦0.35的未摻雜AlxGa1-xN層12、未摻雜GaN層13及p型GaN層14。當對於未摻雜GaN層13的厚度u[nm]、p型GaN層14的厚度v[nm]、Mg濃度w[cm-3]，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立。p電極接觸區域具有與p型GaN層14接觸而設置的p型GaN接觸層、和與該p型GaN接觸層歐姆接觸的p電極。

Description

半導體元件、電氣機器、雙向場效電晶體及安裝構造體
本發明係關於半導體元件、電氣機器、雙向場效電晶體及安裝構造體，尤其係關於使用氮化鎵(GaN)系半導體的半導體元件、使用此半導體元件的電氣機器、雙向場效電晶體、包含使用此雙向場效電晶體的電氣機器及此半導體元件或雙向場效電晶體之安裝構造體。
為了實現節能的社會，電能的重要性增加中，21世紀越發依存於電力。電氣/電子機器的關鍵裝置為電晶體、二極體等的半導體元件。因此，此等半導體元件的節能性非常重要。目前的狀況是，電力轉換元件係由矽(Si)半導體元件所擔任，此Si半導體元件的性能已大致提升到其物性極限，難以再進一步的節能化。
於是，取代Si，逐漸致力於採用矽碳化物(SiC)或氮化鎵(GaN)等的寬能隙半導體(wide gap semiconductor)之電力轉換元件的研究開發。其中，由於GaN在電力效率性/耐電壓性中具有比SiC格外優異的物 性值，所以GaN系半導體元件的研究開發正興盛地進行中。
GaN系半導體元件，正在開發場效電晶體(FET)型的橫型、即與基板平行地形成有傳輸通道之構成的元件。例如，一種元件，其係在由藍寶石或SiC等所構成的基底基板上積層厚度數μm的未摻雜GaN層，且於其上積層厚度25~30nm左右之Al組成為約25%左右的AlGaN層，利用產生於AlGaN/GaN異質介面的二維電子氣體(2DEG)之元件。此元件通常被稱為HFET(hetero-junction FET)。
上述的AlGaN/GaN HFET具有所謂抑制電流崩潰之技術課題。所謂電流崩潰(current collapse)的現象係為相對於低達數V的低汲極電壓中的汲極電流值，施加高電壓後之汲極電流值減少的現象，此現象意味著在實際電路中當開關的作動電壓變高時，導通(on)時的汲極電流值減少的現象。電流崩潰並非GaN系FET特有的現象，而是可藉由利用GaN系FET將高電壓施加於源極/汲極間而此明顯出現之現象，是原本一般會發生於橫型元件的現象。
電流崩潰發生的原因係說明如下。在FET中於閘極-汲極間、在二極體中於陰極-陽極間施加高電壓的情況下，在閘極正下方或陽極正下方產生高電場區域，而電子會移動於該高電場部分的表面或表面附近而被捕捉。電子源，有從閘極電極漂移(drift)到半導體表面者、有通道電子在高電場移動到表面者等。藉由該電 子的負電荷偏壓為負，所以電子通道的電子濃度減少，通道電阻上升。
關於源自閘極漏電(gate leakage)的電子，藉由在表面實施由介電質皮膜所致之鈍化(passivation)，電子移動會受到限制，而使電流崩潰受到抑制。然而，僅藉由介電體皮膜並無法充分地抑制電流崩潰。
於是，著眼於電流崩潰的原因為閘極附近的高電場，正在開發抑制電場強度、特別是抑制峰值電場的技術。此被稱為場板(Field Plate,FP)技術，在Si系或GaAs系的FET中為已實用化的周知技術(例如，參照非專利文獻1。)。
圖1A為顯示使用場板技術之習知的AlGaN/GaN HFET。如圖1A所示，在此AlGaN/GaN HFET中，在基底基板101上依序積層有GaN層102及AlGaN層103，在AlGaN層103上形成有閘極電極104、源極電極105及汲極電極106。於此情況，閘極電極104的上部及源極電極105的上部係在汲極電極106側延伸如帽緣，而形成有場板。藉由形成於此等閘極電極104及源極電極105的場板，基於電磁學的原理可使通道的空乏層端的峰值電場強度降低。在圖1B，將有場板的情況下和無場板的情況下之電場分布與圖1A對應而顯示。由於電場分布的面積與汲極電壓相等，所以藉由使峰值電場分散，可達成AlGaN/GaN HFET的耐壓的提升及電流崩潰的抑制。
然而，在上述的場板技術中，無法將電場涵蓋通道整個區域而平準化。又，在作為功率元件之實用的半導體元件中，由於施加600V以上的電壓，所以即便適用此場板技術，也無法根本地解決問題。
另一方面，將電場分布平準化，使峰值電場難以產生以使耐壓提升的周知技術之一，為具有超接合(Super Junction)構造(例如，參照非專利文獻2。)。就此超接合作說明。
圖2A為顯示施加小的逆向偏壓的狀態之習知的pn接合。圖3A為顯示施加小的逆向偏壓的狀態之超接合的單位單元。
如圖2A所示，在習知的pn接合中，p型層151與n型層152被接合，在p型層151形成有p電極153，在n型層152形成有n電極154，pn接合的接合面係與p電極153及n電極154平行。在p型層151的接合面的附近的部分形成有空乏層151a，其他的部分為p型中性區域。在n型層152的接合面的附近的部分形成有空乏層152a，其他的部分為n型中性區域。
對此，如圖3A所示，在超接合中，藉由p型層201與n型層202形成pn接合者係與習知的pn接合同樣，形成於p型層201的p電極203及形成於n型層202的n電極204，係與p型層201和n型層202之擴展成平面狀的主要接合面正交而形成。在pn接合的兩端部中，接合面係相對於主接合面彼此朝逆向彎折。在p型層201的接合面的附近的部分形成有空乏層201a， 其他的部分為p型中性區域。在n型層202的接合面的附近的部分形成有空乏層202a，其他的部分為n型中性區域。
圖2B係將在p電極153及n電極154間施加小的逆向偏壓之狀態下的習知pn接合的電場分布與圖2A對應而顯示。又，圖3B係將在p電極203及n電極204間施加小的逆向偏壓之狀態下的超接合的電場分布與圖3A對應而顯示。
圖4A係顯示在習知的pn接合中施加大的逆向偏壓之狀態。圖5A係顯示在，超接合中施加大的逆向偏壓之狀態。
圖4B係將在p電極153及n電極154間施加大的逆向偏壓之狀態的習知的pn接合的電場分布與圖4A對應而顯示，圖5B係將在p電極203及n電極204間施加大的逆向偏壓之狀態的超接合的電場分布與圖5A對應而顯示。
空乏層151a、152a、201a、202a的擴展係以pn接合面為起點而產生，這在習知的pn接合及超接合中皆相同。在習知的pn接合中，因空乏層151a、152a內的受體離子或施體離子等的固定電荷所形成的電場分布，係如圖2B及圖4B所示成為三角形狀，而產生峰值狀的電場分布。對此，在超接合中，如圖3B及圖5B所示得知，即便空乏層201a、202a擴展，電場(電荷的積分值)在連結p電極203及n電極204間的方向仍以一定的值分布，沒有發生電場的集中。
因為施加電壓為電場的積分值(圖2B、圖3B、圖4B、圖5B中相當於電場的面積)，所以習知的pn接合係以產生於接合面的最大電場強度使耐壓受到限制。另一方面，超接合係可將施加電壓涵蓋半導體全體透過均一電場承擔耐受。超接合適用於具有縱型及橫型構造之Si-MOS功率電晶體及Si功率二極體的漂移層。
此外，作為不依存於pn接合而產生與超接合同樣的正電荷及負電荷的分布之方法而言，有極化接合的原理(例如，參照專利文獻1。)。又，亦有提案利用極化以高耐壓化為目的之技術(例如，參照專利文獻2。)。
然而，在專利文獻1、2所記載的極化接合中得知，二維電洞濃度對於高性能作動是不足的。原因在於，成為將二維電洞帶來異質介面的因素之異質介面的負的極化電荷係藉由表面缺陷或表面態(surface state)補償，結果，能帶被推往下方，導致應存在於AlGaN/GaN異質介面之二維電洞的濃度減少。
於是，有提案可改善專利文獻1、2所記載之極化接合的問題的半導體元件(參照專利文獻3及非專利文獻3。)。此半導體元件係具有依序積層有InzGa1-zN層(0≦z<1)、AlxGa1-xN層(0<x<1)、InyGa1-yN層(0≦y<1)及p型InwGa1-wN層(0≦w<1)之構造，未作動時，在AlxGa1-xN層與InyGa1-yN層之間的異質介面的附近的部分中的InyGa1-yN層形成二維電洞氣體，且在InzGa1-zN層和AlxGa1-xN層之間的異質介面的附近的部分中的InzGa1-zN層形成二維電子氣體。此半導體元件，更具體 而言，是以在例如表面GaN層摻雜Mg，藉由Mg受體的負的固定電荷提升表面附近的能帶，在表面側的AlGaN/GaN異質介面產生足夠量的二維電洞氣體之方式進行改良。且，有實質上利用極化效果之初次的電晶體的發表(參照非專利文獻4。)。
先行技術文獻 專利文獻
專利文獻1 日本特開2007-134607號公報
專利文獻2 日本特開2009-117485號公報
專利文獻3 國際公開第2011/162243號
非專利文獻
非專利文獻1 Toshiba評測Vol.59 No.7(2004)p.35
非專利文獻2 IEEE ELECTRON DEVICE LETTERS, VOL.29, NO.10, OCTOBER 2008, p.1087
非專利文獻3 Applied Physics Express vol.3, (2012) 121004
非專利文獻4 Proceedings of the 23rd International Symposium on Power Semiconductor Devices & ICs May 23-26, 2011 San Diego. CA
利用專利文獻3及非專利文獻3所提案的極化超接面(Polarization Super Junction；PSJ)之半導體元 件，由於是使用與Si超接合方式相同的原理，所以比起以往所提案的場板方式，原理上更容易獲得超耐壓元件。然而，根據本案發明人等獨自進行的探討，得知其作動(動態(dynamics)、動態特性)係受限於電洞的移動速度。
亦即，專利文獻3及非專利文獻3的半導體元件中的表面p型GaN層，係為了表面態相抵消而導入者，其受體總量有適量值。當受體總量過多時，除了通道的二維電子氣體外，源自受體的電洞也大量地生成，與通道的電子的電荷平衡(charge balance)崩潰，耐壓降低。然而，在p型GaN層的表面的一部分，伴隨元件的作動將電洞吸離，或者形成有導入的p側的歐姆電極(p電極)，當表面電洞濃度低時，無法獲得良好的歐姆接觸。當p電極的歐姆接觸電阻高時，元件的CR時間常數增大，會出現動態特性劣化的現象。因此，得知關於p型GaN層的電洞濃度，在高耐壓化與動態特性之間有權衡的關係。以往提案的極化超接面元件不能同時滿足超接合區域的最適化與p電極的接觸部的最適化。
於是，本發明所欲解決的課題在於提供一種半導體元件及雙向場效電晶體，其可容易打破專利文獻3及非專利文獻3中所提案之使用極化超接面的半導體元件中之高耐壓化和高速化之間的權衡關係，在高耐壓化的同時，消除電流崩潰的發生，且可高速作動且低耗損。
本發明所欲解決的其他的課題是在提供一種使用上述的半導體元件或雙向場效電晶體的高性能的電氣機器。
本發明所欲解決的又一其他課題是在提供一種包含上述的半導體元件或雙向場效電晶體之安裝構造體。
為了解決上述課題，本發明係一種半導體元件，其具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述p電極接觸區域具有： p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
p型GaN接觸層，只要能形成與p型GaN層接觸，則其設置方法無特別限定。例如，p型GaN接觸層亦可以台面型設置於p型GaN層上，亦可被埋入p型GaN層等。關於後者，例如，在未摻雜AlxGa1-xN層、第2未摻雜GaN層及p型GaN層，至少在達到未摻雜AlxGa1-xN層的深度設置槽，在此槽的內部埋入p型GaN接觸層，此p型GaN接觸層與二維電洞氣體接合。
在此半導體元件中，典型而言，在可進行GaN系半導體的C面成長的基底基板上，依序成長第1未摻雜GaN層、未摻雜AlxGa1-xN層、第2未摻雜GaN層及p型GaN層。
在此半導體元件中，依需要，在第1未摻雜GaN層與未摻雜AlxGa1-xN層之間，及/或在第2未摻雜GaN層與未摻雜AlxGa1-xN層之間之間，典型而言設置未摻雜的AluGa1-uN層(0<u<1，u>x)，例如設置AlN 層。藉由在第2未摻雜GaN層與未摻雜AlxGa1-xN層之間設置AluGa1-uN層，可使第2未摻雜GaN層與未摻雜AlxGa1-xN層之間的異質介面的附近的部分的第2未摻雜GaN層所形成的二維電洞氣體朝未摻雜AlxGa1-xN層側的滲入減少，可使電洞的移動率顯著增加。此外，藉由在第1未摻雜GaN層與未摻雜AlxGa1-xN層之間設置AluGa1-uN層，可使第1未摻雜GaN層與未摻雜AlxGa1-xN層之間的異質介面的附近的部分的第1未摻雜GaN層所形成的二維電子氣體朝未摻雜AlxGa1-xN層側的滲入減少，可使電子的移動率顯著增加。此AluGa1-uN層或AlN層一般而言可為非常薄，例如1~2nm左右即足夠。
此半導體元件可作為各種元件使用，典型而言，可作為場效電晶體(FET)、二極體等使用。
在半導體元件為場效電晶體的情況，場效電晶體例如係以如次的方式構成。在第1例中，未摻雜AlxGa1-xN層上的第2未摻雜GaN層及p型GaN層被圖案化成台面型，p型GaN接觸層以台面型設置於p型GaN層上，夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置源極電極及汲極電極，在源極電極與第2未摻雜GaN層及p型GaN層之間的部分的未摻雜AlxGa1-xN層上設置閘極電極，在p型GaN接觸層上設置p電極。在第2例中，未摻雜AlxGa1-xN層上的第2未摻雜GaN層及p型GaN層被圖案化成台面型，p型GaN接觸層以台面型設置於p型GaN層上，夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未 摻雜AlxGa1-xN層上設置源極電極及汲極電極；在源極電極與第2未摻雜GaN層及p型GaN層之間的部分的未摻雜AlxGa1-xN層上，兼作為p電極的閘極電極係從第2未摻雜GaN層及p型GaN層的端面延伸於p型GaN接觸層上而設置。在第3例中，未摻雜AlxGa1-xN層上的第2未摻雜GaN層及p型GaN層被圖案化成台面型，p型GaN接觸層以台面型設置於p型GaN層上，夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置源極電極及汲極電極；在源極電極與第2未摻雜GaN層及p型GaN層之間的部分未摻雜AlxGa1-xN層，槽係與第2未摻雜GaN層及p型GaN層的端面相連而設置；兼作為p電極的閘極電極係被埋入槽的內部，進一步從第2未摻雜GaN層及p型GaN層的端面延伸於p型GaN接觸層上。在第4例中，未摻雜AlxGa1-xN層上的第2未摻雜GaN層及p型GaN層被圖案化成台面型，p型GaN接觸層以台面型設置於p型GaN層上，夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置源極電極及汲極電極，在p型GaN接觸層上設置兼作為閘極電極的p電極。在第5例中，在未摻雜AlxGa1-xN層，第2未摻雜GaN層及p型GaN層，以至少到達未摻雜AlxGa1-xN層的深度設置槽，在此槽的內部埋入p型GaN接觸層，在此p型GaN接觸層與二維電洞氣體接合的情況下，未摻雜AlxGa1-xN層上的第2未摻雜GaN層及p型GaN層被圖案化成台面型，夾著前述第2未摻雜GaN層及前述p型 GaN層而在前述未摻雜AlxGa1-xN層上設置源極電極及汲極電極，在p型GaN接觸層上設置兼作為閘極電極的p電極。
在半導體元件為二極體的情況，二極體例如係以如次的方式。在第1例中，未摻雜AlxGa1-xN層上的第2未摻雜GaN層及p型GaN層被圖案化成台面型，p型GaN接觸層以台面型設置於p型GaN層上，夾著第2未摻雜GaN層及p型GaN層而設置陽極電極及陰極電極，陽極電極至少被埋入設置於未摻雜AlxGa1-xN層的槽，陰極電極設置於未摻雜AlxGa1-xN層上，在p型GaN接觸層上設置p電極，陽極電極與p電極係相互電性連接。在第2例中，未摻雜AlxGa1-xN層上的第2未摻雜GaN層及p型GaN層被圖案化成台面型，p型GaN接觸層以台面型設置於p型GaN層上；夾著第2未摻雜GaN層及p型GaN層而在未摻雜AlxGa1-xN層上設置陽極電極及陰極電極；在陽極電極與第2未摻雜GaN層及p型GaN層之間的部分未摻雜AlxGa1-xN層，槽係與第2未摻雜GaN層及p型GaN層的端面相連而設置；p電極係被埋入此槽的內部，進一步從第2未摻雜GaN層及p型GaN層的端面延伸於p型GaN接觸層上，而與陽極電極電性連接。在第3例中，在未摻雜AlxGa1-xN層，第2未摻雜GaN層及p型GaN層，以至少到達未摻雜AlxGa1-xN層的深度設置槽，在此槽的內部埋入p型GaN接觸層，在此p型GaN接觸層與二維電洞氣體接合的情況下，未摻雜AlxGa1-xN層上的第2未摻雜GaN層及p型GaN層被圖案化成台面型，夾著第2未摻雜GaN層及 p型GaN層而設置陽極電極及陰極電極，與p型GaN接觸層相連而設有到達至少第1未摻雜GaN層的深度之其他的槽，閘極電極係被埋入其他的槽的內部，進一步延伸於p型GaN接觸層上，陰極電極係設置於未摻雜AlxGa1-xN層上。
又，本發明係一種半導體元件，其具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下之Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上之前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為 tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
在此半導體元件的發明中，只要不違反其性質，則與上述的半導體元件的發明相關的說明皆可成立。
再者，在上述的兩個半導體元件的發明中，只要不違反其性質，則在專利文獻3中的說明皆可成立。
又，本發明係一種半導體元件的電氣機器，其具有至少一個半導體元件；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)； 前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
又，本發明係一種半導體元件的電氣機器，其具有至少一個半導體元件；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有： 第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上之前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極； 未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
在此，電氣機器大體上包含使用電氣的全部構成，用途、功能、大小等不限。例如，電子機器、移動體、動力裝置、施工機械、機器工具等。電子機器為機器人、電腦、遊戲機、機載設備、家庭電氣製品(冷氣等)、工業製品、行動電話、可攜式裝置、IT機器(伺服器等)、太陽光發電系統中使用的電源調節器、送電系統等。移動體為鐵路車輛、汽車(電動車輛等)、二輪車、航空機、火箭、太空船等。
本發明係一種雙向場效電晶體，其具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層； 當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；，第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻 雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
又，本發明係一種雙向場效電晶體，其具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上的前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立； 前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜或未摻雜的AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
又，本發明係一種雙向場效電晶體的電氣機器，其具有一個或複數個雙向開關； 至少一個前述雙向開關具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg； 第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
又，本發明係一種雙向場效電晶體的電氣機器，其具有一個或複數個雙向開關；至少一個前述雙向開關具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層； 前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上的前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜或已摻雜的AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg； 第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
使用此雙向場效電晶體的電氣機器，除了已經舉例的構成外，還包含矩陣轉換器、多階換流器(multi-level inverter)等。
又，本發明係一種半導體元件的安裝構造體，其具有構成半導體元件的晶片和覆晶安裝有前述晶片的安裝基板；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及 前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
又，本發明係一種半導體元件的安裝構造體，其具有構成半導體元件的晶片、和覆晶安裝有前述晶片的安裝基板；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層； 前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上的前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分 之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
又，本發明係一種雙向場效電晶體的安裝構造體，其具有構成半導體元件的晶片和覆晶安裝有前述晶片的安裝基板；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀； 夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
又，本發明係一種雙向場效電晶體的安裝構造體，其具有構成半導體元件的晶片、和覆晶安裝有前述晶片的安裝基板；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域； 前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上的前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜或已摻雜的AlxGa1-xN層上設置有第1源極電極及第2源極電極； 前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
在上述的電氣機器、雙向場效電晶體及安裝構造體的發明中，只要不違反其性質，則與上述的兩個半導體元件的發明相關的說明皆可成立。作為安裝構造體的安裝基板，可使用熱傳導良好的基板，可從以往周知的基板中適當地選擇。
根據本發明，未作動時，可將在未摻雜AlxGa1-xN層與第2未摻雜GaN層之間的異質介面的附 近的部分之第2未摻雜GaN層所生成的二維電洞氣體的濃度設為1×1012cm-2以上。藉此，可容易地打破專利文獻3及非專利文獻3所提案之使用極化超接面的半導體元件中的高耐壓化與高速化之間的權衡關係。藉此，能容易地實現一種可根本地緩和發生於傳導通道的局部的峰值電場，可在高耐壓化的同時，消除電流崩潰的發生，且可高速作動之低耗損的半導體元件及雙向場效電晶體。並且，可使用此半導體元件或雙向場效電晶體來實現高性能的電氣機器。又，藉由將構成半導體元件或雙向場效電晶體的晶片覆晶安裝於安裝基板而成的安裝構造體，即便是在將半導體元件或雙向場效電晶體形成於絕緣基板上的情況，也可獲得優異的散熱性。
11‧‧‧未摻雜GaN層
12‧‧‧未摻雜AlxGa1-xN層
13‧‧‧未摻雜GaN層
14‧‧‧p型GaN層
15‧‧‧p+型GaN接觸層
16‧‧‧二維電洞氣體
17‧‧‧二維電子氣體
18‧‧‧陽極電極
19‧‧‧陰極電極
21‧‧‧C面藍寶石基板
22‧‧‧未摻雜GaN層
23‧‧‧未摻雜AlxGa1-xN層
24‧‧‧未摻雜GaN層
25‧‧‧p型GaN層
26‧‧‧p+型GaN接觸層
96‧‧‧晶片
圖1A為顯示使用習知的場板技術之AlGaN/GaN HFET的剖面圖。
圖1B為顯示圖1A所示之AlGaN/GaN HFET中的電場分布之示意圖(schematic view)。
圖2A為顯示施加小的逆向偏壓之狀態下的習知pn接合之剖面圖。
圖2B為顯示圖2A所示之pn接合的電場分布之示意圖。
圖3A為顯示施加小的逆向偏壓之狀態下的超接合之剖面圖。
圖3B為顯示圖3A所示之超接合的電場分布之示意圖。
圖4A為顯示施加大的逆向偏壓之狀態下的習知pn接合之剖面圖。
圖4B為顯示圖4A所示之pn接合的電場分布之示意圖。
圖5A為顯示施加大的逆向偏壓之狀態下的超接合之剖面圖。
圖5B為顯示圖5A所示之超接合的電場分布之示意圖。
圖6為顯示根據本發明的第1實施形態之GaN系半導體元件的基本構造之剖面圖。
圖7為顯示根據本發明的第1實施形態之GaN系半導體元件的能帶構造之示意圖。
圖8A為用以說明根據本發明的第1實施形態之GaN系半導體元件的作動之示意圖。
圖8B為用以說明根據本發明的第1實施形態之GaN系半導體元件的作動之示意圖。
圖9為顯示在為了考察本發明第1實施形態之GaN系半導體元件而進行的實驗1中所使用之試樣1、2之剖面圖。
圖10為顯示在為了考察本發明第1實施形態之GaN系半導體元件而進行的實驗1中所使用之試樣3之剖面圖。
圖11為顯示在為了考察本發明第1實施形態之GaN系半導體元件而進行的實驗1中所使用之試樣4之剖面圖。
圖12A為顯示在為了考察本發明第1實施形態之GaN系半導體元件而進行的實驗1中所使用之TLM測定試樣之斜視圖。
圖12B為顯示在為了考察本發明第1實施形態之GaN系半導體元件而進行的實驗1中所使用之TLM測定試樣之剖面圖。
圖12C為顯示在為了考察本發明第1實施形態之GaN系半導體元件而進行的實驗1中所使用之TLM測定試樣之剖面圖。
圖13為顯示使用採用試樣1~4所製得之TLM測定試樣而測得之電極間距離與電阻的關係之示意圖。
圖14A為顯示在為了考察本發明第1實施形態之GaN系半導體元件所進行的實驗3中使用試樣1而製得之電洞測定試樣的平面圖。
圖14B為顯示圖14A所示之電洞測定試樣的剖面圖。
圖15為顯示在為了考察本發明第1實施形態之GaN系半導體元件所進行的實驗4中所製得之試樣8~12的剖面圖。
圖16為顯示使用試樣8~13所製得之電洞測定試樣之剖面圖。
圖17為顯示在為了考察本發明第1實施形態之GaN系半導體元件所進行的驗5中所使用的試樣20之剖面圖。
圖18為顯示在為了考察本發明第1實施形態之GaN系半導體元件所進行的實驗5中所使用的試樣21之剖面圖。
圖19為顯示在為了考察本發明第1實施形態之GaN系半導體元件所進行的實驗5中所使用的試樣22之剖面圖。
圖20為顯示在為了考察本發明第1實施形態之GaN系半導體元件所進行的實驗5中所使用的試樣23之剖面圖。
圖21為顯示試樣8~23的換算厚度tR與所測得之2DHG濃度的關係之示意圖。
圖22為將圖21的一部分放大顯示之示意圖。
圖23為顯示在參考文獻的p.272的Fig.1寫入比較試樣A-3、A-4及A-6的資料之示意圖。
圖24為顯示試樣24~31的換算厚度tR與所測得之2DHG濃度的關係之示意圖。
圖25為將圖24的一部分放大顯示之示意圖。
圖26為顯示未摻雜AlxGa1-xN層的Al組成x與賦予極限2DHG濃度之換算厚度tR的關係之示意圖。
圖27為用來說明在本發明的第1實施形態之GaN系半導體元件中用來製作極化超接面區域和p電極接觸區域的方法之剖面圖。
圖28A為用來說明在本發明的第1實施形態之GaN系半導體元件中用來製作極化超接面區域和p電極接觸區域的其他方法之剖面圖。
圖28B為用來說明在本發明的第1實施形態之GaN系半導體元件中用來製作極化超接面區域和p電極接觸區域的其他方法之剖面圖。
圖29為顯示本發明的第1實施形態之GaN系半導體元件的第1構造例之剖面圖。
圖30為顯示本發明的第1實施形態之GaN系半導體元件的第2構造例之剖面圖。
圖31為顯示本發明的第1實施形態之GaN系半導體元件的第3構造例之剖面圖。
圖32為顯示本發明的第1實施形態之GaN系半導體元件的第4構造例之剖面圖。
圖33為顯示本發明的第1實施形態之GaN系半導體元件的第5構造例之剖面圖。
圖34為顯示本發明的第1實施形態之GaN系半導體元件的第6構造例之剖面圖。
圖35為顯示本發明的第1實施形態之GaN系半導體元件的第7構造例之剖面圖。
圖36為顯示本發明的第1實施形態之GaN系半導體元件的第8構造例之剖面圖。
圖37為顯示用以說明本發明的第1實施形態之GaN系半導體元件的作動之示意圖。
圖38為顯示用以說明本發明的第1實施形態之GaN系半導體元件的作動之示意圖。
圖39為顯示在為了確認本發明的第1實施形態之GaN系半導體元件的作動而進行的實驗中所使用的試樣之剖面圖。
圖40為顯示在為了確認本發明的第1實施形態之GaN系半導體元件的作動而進行的實驗中所使用的試樣之剖面圖。
圖41為顯示在為了確認本發明的第1實施形態之GaN系半導體元件的作動而進行的實驗中所使用的測定電路之示意圖。
圖42為顯示使用圖39所示的試樣而進行之作動實驗的結果之示意圖。
圖43為顯示使用圖40所示的試樣而進行之作動實驗的結果之示意圖。
圖44為顯示成為本發明的第2實施形態之GaN系半導體元件的基礎之基準HEMT的2DEG濃度與賦予極限2DHG濃度的換算厚度tR之關係的示意圖。
圖45為顯示本發明的第3實施形態之GaN系雙向場效電晶體之剖面圖。
圖46為顯示使用本發明的第3實施形態之GaN系雙向場效電晶體作為矩陣轉換器的雙向開關之三相交流感應馬達的電源電路的電路圖。
圖47為顯示用以說明本發明的第5實施形態之安裝構造體之藍寶石基板上的GaN系場效電晶體之剖面圖。
圖48為顯示圖47所示之GaN系場效電晶體的汲極電流-汲極電壓特性的測定結果之示意圖。
圖49為顯示用以說明本發明的第5實施形態之安裝構造體之藍寶石基板上的GaN系場效電晶體之剖面圖。
圖50為顯示圖49所示之GaN系場效電晶體的汲極電流-汲極電壓特性的測定結果之示意圖。
圖51為顯示圖49所示之GaN系場效電晶體的汲極電流-汲極電壓特性的測定結果之示意圖。
圖52為顯示用以說明本發明的第5實施形態之安裝構造體之Si基板上的GaN系場效電晶體的汲極電流-汲極電壓特性的測定結果之示意圖。
圖53為顯示用以說明本發明的第5實施形態之安裝構造體之藍寶石基板上的GaN系場效電晶體的電流崩潰的測定結果及習知的藍寶石基板上的GaN系HFET的電流崩潰的測定結果之示意圖。
圖54為顯示本發明的第5實施形態的安裝構造體之剖面圖。
圖55為顯示本發明的第5實施形態的安裝構造體的整體圖的一例之斜視圖。
圖56為顯示利用作為參考例之習知的引線接合法進行封裝之晶片的外觀之圖面代用照片。
圖57A為顯示使用適用本發明的常開(Normally-on)型場效電晶體的疊接電路之示意圖。
圖57B為顯示使用適用本發明的常開型場效電晶體的變形疊接電路之示意圖。
圖57C為顯示使用適用本發明的常開型場效電晶體的變形疊接電路之示意圖。
圖57D為顯示使用適用本發明的常開型場效電晶體的變形疊接電路之示意圖。
[用以實施發明的形態]
以下，說明關於用以實施發明的形態(以下，稱為實施形態。)。
〈1.第1實施形態〉
說明根據第1實施形態之GaN系半導體元件。此GaN系半導體元件係極化超接面(Polarization super-junction,PSJ)元件。將此GaN系半導體元件的基本構造顯示於圖6。
如圖6所示，此GaN系半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域。在極化超接面區域中，在GaN系半導體進行C面成長之例如C面藍寶石基板等基底基板(未圖示)上，依序積層未摻雜GaN層11、厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層12(0.17≦x≦0.35)、未摻雜GaN層13及摻雜有Mg的p型GaN層14。在p電極接觸區域中進一步設有p型GaN接觸層(以下，稱為「p+型GaN接觸層」)，其係僅在此p電極接觸區域中與p型GaN層14接觸且相較於此p型GaN層14摻雜有更高濃度的Mg。p電極係與此p型GaN接觸層電性連接。在圖6中，顯示有在p型GaN層14上積層有台面(mesa)型p+型GaN接觸層15的情況，作為一例。
在此GaN系半導體元件中，於未作動時，藉由壓電極化及自發極化，在靠基底基板之未摻雜GaN層11與未摻雜AlxGa1-xN層12之間的異質介面附近的部分之未摻雜AlxGa1-xN層12，誘發正的固定電荷，又，在基底基板之相反側的未摻雜AlxGa1-xN層12與未摻雜GaN層13之間的異質介面附近的部分之未摻雜AlxGa1-xN層12，誘發負的固定電荷。因此，在此GaN系半導體元件中，未作動時，在未摻雜AlxGa1-xN層12與未摻雜GaN層13之間的異質介面附近的部分之未摻雜GaN層13形成有二維電洞氣體(2DHG)16，且在未摻雜GaN層11與未摻雜AlxGa1-xN層12之間的異質介面附近的部分之未摻雜GaN層11形成有二維電子氣體(2DEG)17。
圖7係表示此GaN系半導體元件的能帶構造。在圖7中，Ev表示價帶之上端的能量，Ec表示傳導帶之下端的能量，EF表示費米能階。藉由將未摻雜AlxGa1-xN層12的厚度及Al組成x中的至少一者設定成比習知的HFET還大，使因極化而產生之未摻雜AlxGa1-xN層12和未摻雜GaN層13之間的異質介面及未摻雜GaN層11和未摻雜AlxGa1-xN層12之間的異質介面的電位差變大，藉此將未摻雜AlxGa1-xN層12之價帶之上端的能量Ev提升到費米能階EF。於此情況，若在未摻雜AlxGa1-xN層12上只設置未摻雜GaN層13，則只有在此未摻雜GaN層13，藉由表面態因極化所致之負的固定電荷會被補償，所以在未摻雜AlxGa1-xN層12與 未摻雜GaN層13之間的異質介面附近的部分中的未摻雜GaN層13沒有形成2DHG16。於是，藉由在未摻雜GaN層13上設置p型GaN層14，將p型GaN層14之價帶之上端的能量Ev提升到費米能階EF。藉此，在未摻雜AlxGa1-xN層12與未摻雜GaN層13之間的異質介面的附近部分中之未摻雜GaN層13形成2DHG16。又，在未摻雜GaN層11與未摻雜AlxGa1-xN層12之間的異質介面的附近部分中的未摻雜GaN層11形成2DEG17。
現在假設來思考，例如，如圖8A所示，在p型GaN層14的一端面以延伸到2DHG16的位置的方式形成有陽極電極18，且在未摻雜AlxGa1-xN層12的一端面以延伸到2DEG17的位置為止的方式形成有陰極電極19之情況。陽極電極18係由例如Ni所構成，陰極電極19係由例如Ti/Al/Au多層膜所構成。在此等陽極電極18及陰極電極19間施加逆向偏壓。圖8B係表示沿著此時之未摻雜AlxGa1-xN層12的電場分布。如圖8B所示，藉由逆向偏壓的施加，2DHG16及2DEG17的濃度均等量減少，2DHG16及2DEG17的兩端部空乏化。即便2DHG16及2DEG17的濃度等量變化，實質上電荷的變化量成為0，所以電場分布成為超接合的電場分布，電場不會產生峰值。因此，可謀求高耐壓性及低電流崩潰性能的提升。
其次，針對2DHG16及2DEG17同時存在之此GaN系半導體元件的構造參數進行說明。
亦即，在此GaN系半導體元件中，將未摻雜GaN層13的厚度以u[nm]表示，將p型GaN層14的厚 度以v[nm]表示，將p型GaN層14的Mg濃度已w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)
時，相對於厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層12(0.17≦x≦0.35)，tR≧0.864/(x-0.134)+46.0[nm]
成立時，可生成1×1012cm-2以上的濃度的2DHG16。
以下，針對將極化超接面區域與p電極接觸區域彼此分離而設置，僅在p電極接觸區域與p型GaN層14相接而設置p+型GaN接觸層15，以及設定為tR≧0.864/(x-0.134)+46.0[nm]的根據進行說明。
為了調查p+型GaN接觸層的必要條件(受體濃度及厚度)，而製作了試樣1~4。
[實驗1]
試樣1係以如次方式製作。如圖9所示，在(0001)面、即在C面藍寶石基板21上，藉由以往周知的MOCVD(有機金屬氣相成長)法，使用TMG(三甲基鎵)作為Ga原料，使用TMA(三甲基鋁)作為Al原料，使用NH3(氨)作為氮原料，使用N2氣體及H2氣體作為載氣，將低溫成長(530℃)GaN緩衝層(未圖示)積層厚度30nm後，使成長溫度上升到1100℃，而成長厚度800nm的未摻雜GaN層22、厚度47nm且x=0.23的未摻雜AlxGa1-xN層23、厚度25nm的未摻雜GaN層24、Mg濃度為1.5×1019cm-3且厚度40nm的Mg摻雜的p型GaN層25 以及Mg濃度為5.0×1019cm-3且厚度50nm的Mg摻雜的p+型GaN接觸層26。
試樣2除了其p+型GaN接觸層26的厚度為120nm以外，其餘係以與試樣1同樣的方式製作。
試樣3係相對於試樣1、2的比較試樣，其以如次的方式製作。如圖10所示，在C面藍寶石基板21上，利用MOCVD法，將低溫成長(530℃)GaN緩衝層(未圖示)積層厚度30nm後，使成長溫度上升到1100℃，而成長厚度800nm的未摻雜GaN層22、厚度47nm且x=0.23的未摻雜AlxGa1-xN層23、厚度25nm的未摻雜GaN層24以及Mg濃度為5.0×1019cm-3且厚度20nm的Mg摻雜的p型GaN層25。
試樣4為標準試樣，係以如次方式製作。如圖11所示，在C面藍寶石基板21上，利用MOCVD法，將低溫成長(530℃)GaN緩衝層(未圖示)積層厚度30nm後，使成長溫度上升到1100℃，而成長厚度800nm的未摻雜GaN層22、Mg濃度為5.0×1019cm-3且厚度600nm的Mg摻雜的p型GaN層25。
使用此等試樣1~4，製得TLM(Transmission Line Method)測定試樣。TLM是指將接觸電阻與導體層的電阻予以分離/抽出之標準方法。如圖12A~圖12C所示，將C面藍寶石基板21上的GaN系半導體層27藉由蝕刻及標準的微影技術，圖案化成既定形狀後，在已圖案化的GaN系半導體層27上形成電極E1~E6。在此，圖12A為斜視圖，圖12B為沿著圖12A的B-B’線之剖 面圖，圖12C為沿著圖12A的C-C’線之剖面圖。GaN系半導體層27意指成長於C面藍寶石基板21上之所有的GaN系半導體層。GaN系半導體層27的蝕刻深度為600nm。電極E1~E6為Ni/Au電極，大小為200μm×200μm。關於電極間距離，電極E1和電極E2之間的距離L1為7μm，電極E2和電極E3之間的距離L2為10μm，電極E3和電極E4之間的距離L3為15μm，電極E4和電極E5之間的距離L4為30μm，電極E5和電極E6之間的距離L5為50μm。
在圖13顯示電阻相對於電極間距離之測定結果。在圖13中，所獲得之直線的傾斜度包含導體層的電阻的資訊，貫穿縱軸且與橫軸的交點的座標值係包含關於接觸電阻(contact resistance)的資訊。由圖13得知，試樣1、試樣2及試樣4的電阻變小。然而，在屬最上層的p層之p型GaN層25的厚度為非常薄的20nm的試樣3中，其電阻值相對於試樣1，大了3位數。
從本資料，將接觸電阻及片電阻(sheet resistance)以標準的方法抽出。將其結果彙整顯示於表1。
由表1得知，試樣3的接觸電阻非常大。此係表示即便是相同的表面濃度，作為最上層之p型GaN層的厚度，20nm是不足的，50nm才足夠。此係表示為了獲得低的接觸電阻，最上層之p型GaN層的厚度必須要有某程度。另一方面，在p+型GaN接觸層26的厚度為120nm的試樣2中，接觸電阻值反而變大。在試樣4中，即便構造不同者之p型GaN層25的厚度成為600nm，接觸電阻也沒有降低。這被認為是因為單層的p型GaN層25，與試樣1、2的構造不同之故。
由以上的結果得知，當p+型GaN接觸層26的Mg濃度、即受體濃度為5.0×1019cm-3左右時，p+型GaN接觸層26的厚度必須為20nm以上。
[實驗2]
根據實驗1的結果，進行追加的實驗2。在實驗2中，製作出僅增加表面的Mg濃度而得的試樣5，並測定接觸電阻。具體而言，作為試樣5的構造，係在實驗1中於接觸電阻最小的試樣1的構造中，將厚度50nm的p+型GaN接觸層26分成上下2層，作成上層/下層=3nm(2×1020cm-3)/47nm(5×1019cm-3)。將其結果顯示於表2。
由表2得知，根據試樣5，將最表面的p+型GaN接觸層26進一步設成高濃度得以有效地降低接觸電阻。
[實驗3]
為了求得極化超接面區域的必要條件，而進行實驗3。在實驗3中，藉由電洞(Hall)測定，進行極化超接面區域之電洞濃度的測定。
極化超接面元件係在二維電子氣體(2DEG)與二維電洞氣體(2DHG)因極化效應產生大致等量時，顯示最大的耐壓。現實上，在上部的GaN層只有未摻雜層的情況下，因為表面態(surface state)或未摻雜層進行n型化等的關係，能帶能量(band engery)會受到影響，幾乎不會產生2DHG。然而，藉由Mg受體的添加，補償表面態，且提升表面附近能帶(band)，藉此，使2DHG產生於AlGaN/GaN的上部異質介面。
理想上較佳為，源自Mg受體的電洞不會產生過多，2DEG濃度與2DHG濃度相等，且除此之外，不存在其他的電洞。因此，此種p型GaN層25的設計是必要的。
在實驗1、2中特別是試樣1、2中之Mg的添加總量多，源自Mg受體的電洞存在過多。於是，使用圖9所示的試樣1，製作顯示於圖14A及圖14B(圖14B為沿著圖14A的A-A’線之剖面圖)的電洞元件，調查p型GaN層25的厚度與電洞濃度及移動率的關係。
如圖14A及圖14B所示，將圖9所示之試樣1的未摻雜GaN層24、p型GaN層25及p+型GaN接觸層26的四個角落藉由蝕刻圖案化成圓形之後，在露出於 四個角落之未摻雜AlxGa1-xN層23的表面形成Ti/Al/Au電極28，在其內側的四個角落的p+型GaN接觸層26上形成Ni/Au電極29，可進行對二維電洞的電洞測定、和對二維電子的電洞測定。
其次，將四個角落以外的部分從p+型GaN接觸層26的表面分別蝕刻至0nm、70nm的深度，對電洞及電子進行電洞測定。在此，從p+型GaN接觸層26的表面蝕刻至70nm的深度之情況，是對應去除p+型GaN接觸層26以及其下方的p型GaN層25的上層部之情況。將蝕刻量為0nm的試樣設為試樣6，將蝕刻量為70nm的試樣設為試樣7。
表3係表示試樣6、7在室溫下之電洞(2DHG)及電子(2DEG)的片電阻值、片濃度(sheet concentration)及移動率。
由表3得知，蝕刻量為0nm之試樣6的電洞濃度為1.12×1013cm-2，相對地，電子濃度為5.21×1012cm-2。一旦進行蝕刻，使p+型GaN接觸層26的厚度逐漸變小，則在去除p+型GaN接觸層26時電洞濃度會些微減少，將其下方的p型GaN層25去除20nm後，電洞濃度不會 減少。以電子濃度來說，無論蝕刻量多少，都顯示約5.2×1012cm-2之一定值。在蝕刻量為70nm的試樣7中，電洞濃度為9.85×1012cm-2。
在此，針對所得到之電洞的片濃度進行探討。
關於蝕刻量為0nm的試樣6，p+型GaN接觸層26及p型GaN層25之全體合計的Mg摻雜量為：[Mg]=5.0×1019cm-3×50×10-7cm+1.5×1019cm-3×40×10-7cm=2.5×1014cm-2+6×1013cm-2=3.1×1014cm-2。將Mg受體在室溫下的活性化率設為1.0%，成為3.1×1014×1.0×10-2=3.1×1012cm-2的電洞濃度。另一方面，實驗值係如表3所示為1.12×1013cm-2。因此，關於電洞濃度，實驗值的電洞濃度非常地大，此差{(11.2-3.1)×1012cm-2}=8.1×1012cm-2係因極化產生的電洞。
其次，關於蝕刻量為70nm的試樣7，其全體的Mg量為[Mg]=1.5×1019cm-3×20×10-7cm=3.0×1013cm-2，因其所產生的電洞濃度，當Mg受體在室溫下的活性化率設為1.0%時，為3.0×1011cm-2。然而，實驗值為9.85×1012cm-2。與實驗值的差為(9.85-0.30)×1012=9.55×1012cm-2。由此結果得知，此試樣7的電洞中有(9.55/9.85)×100=97.0%的電洞不是源自Mg，即是因極化所產生的。
另一方面，二維電子濃度的變化，幾乎不會因p+型GaN接觸層26及p型GaN層25的蝕刻而改變，為5.3×1012cm-2左右。
其次，為了實證電洞因極化產生的二維電洞氣體(2DHG)，而在低溫下進行電洞測定。Mg受體的能階(level)係自價帶起算至160meV左右之深度，因而在200K以下的溫度中，電洞會落入Mg受體，自由電洞變成不存在。另一方面，源自極化的2DHG在低溫下，也不存在被捕捉的能階(level)而持續存在於異質介面。因此，低溫下的電洞濃度係顯示僅藉由因極化產生的2DHG所致者。將在液態氮溫度(77K)下的測定結果顯示於表4。
在低溫下，電洞濃度係按源自Mg的程度而減少。關於低溫下的2DHG濃度，在蝕刻量為0nm的試樣6中，為6.5×1012cm-2，在蝕刻量為70nm的試樣7中，為6.0×1012cm-2。由室溫測定資料推測的2DHG濃度，係藉由77K測定而進行實證。電洞的移動率，係藉由聲波散射的抑制而提升，獲得52~57cm2/Vs。
[實驗4]
接著，對Mg量的減少，換言之，對作為極化超接面元件所需要之最小限度的Mg量進行探討。亦即，Mg量被認為應進一步減少，但是要減少到什麼程度呢，針對這點進行探討。為此，進行實驗4。
在以上的實驗1~3中，尚未看到電洞是從何種程度的Mg摻雜量消失。於是，藉由實驗4，進行p型GaN層的極限實驗。極限實驗是指，2DHG濃度係無關乎測定與否，實質上針對作為極化超接面元件的效能消失的狀態進行探討、探索。
作為極化超接面元件有效者是，2DHG和2DEG夾著未摻雜AlxGa1-xN層23而共存，且以逆向偏壓條件兩者同時空乏化。然而，此並非要求2DHG濃度和2DEG濃度相等。當2DHG濃度和2DEG濃度不平衡時，伴隨此，極化超接面效果會減少，例如，作為其極限，在2DHG濃度完全為0cm-2的情況下，與一般的AlGaN/GaN HEMT構造相同，在此狀態下如眾所周知那樣，在逆向偏壓時於陽極端會產生峰值電場。結果，峰值電場的強度係依存2DHG濃度和2DEG濃度之量的平衡。實質上，極化超接面效果有效者、即可稱為極化超接面者應是，2DHG濃度為2DEG濃度的1/10~1/5的情況。可推定當小於1/10時，已經和一般的HEMT沒有差異。在此，將2DEG濃度的1/5事先設為2DHG濃度的準則(criteria)(有效臨界值)。
於是，實驗上，首先，將一般的AlGaN/GaN HEMT構造製作為參考試樣(reference sample)，確認其2DEG濃度，接著，在該AlGaN層的構造條件中積層未摻雜GaN層及p型GaN層以製作極化超接面構造，再確認此時的2DEG濃度之同時，測定2DHG濃度。
具體而言，作為參考試樣，將沒有未摻雜GaN層24及p型GaN層25的構造、即將一般的AlGaN/GaN HEMT構造製造作為基準用。在藍寶石基板上，以厚度47nm且x=0.23的未摻雜AlxGa1-xN層23/未摻雜GaN層22的HEMT構造，製作未摻雜GaN層22的厚度分別變化成500nm、600nm、800nm的3種HEMT試樣(試樣A-1、A-2、A-3)，測定其等的2DEG濃度。在表5顯示其結果。
由表5可知，2DEG濃度會因基底的未摻雜GaN層22的厚度而些微改變，但是若未摻雜GaN層22的厚度為600nm以上，則2DEG濃度固定為1.1×1013cm-2。
製作圖15所示的試樣，作為新的試樣。如圖15所示，此試樣雖然具有與試樣1同樣的構造，但是p型GaN層25的厚度為40nm，將此p型GaN層25的Mg濃度變化成5×1018cm-3、2×1018cm-3、5×1017cm-3、1×1017cm-3、0cm-3，且將p+型GaN接觸層26由厚度47nm且Mg濃度為5×1019cm-3的下部p+型GaN接觸層26a、以及厚度3nm且Mg濃度為2×1020cm-3的上部p+型GaN接觸層26b構成，藉此製作5種試樣8~12。又，將試樣10的p型GaN層25藉由蝕刻薄化到厚度20nm而製作試樣13。使用試樣8~13，如圖16所示製作電洞測定 試樣，採用與實驗4相同的方法，進行電洞測定。將其結果顯示於表6。
如表6所示，片電子濃度大致為5.0×1012cm-2~5.3×1012cm-2，降低至標準HEMT構造(試樣A-1、A-2、A-3)的約1/2。藉由積層未摻雜GaN層24、p型GaN層25等，能帶上升，產生電洞並且電子濃度降低。
接著，將未摻雜GaN層24的厚度設為25nm，將p型GaN層25的厚度設為20nm，將Mg濃度分別設為2×1018cm-3、5×1017cm-3及0cm-3，而製作3種試樣14~16。將此等試樣14~16的電洞測定的結果顯示於表7。
由表7得知，在Mg濃度少的試樣15及試樣16中，電阻非常高且電洞濃度難以測定。電子濃度為稍高之(5.5~6.0)×1012cm-2。
其次，將未摻雜GaN層24的厚度設為15nm，將p型GaN層25的厚度設為15nm，將Mg濃度分別設為2×1018cm-3、5×1017cm-3及0cm-3，而製作3種試樣17~19。將此等試樣17~19的電洞測定的結果顯示於表8。
由表8得知，在Mg濃度少的試樣18及試樣19中，電阻非常高且電洞濃度難以測定。電子濃度為(5.9~6.8)×1012cm-2。
[實驗5]
接著，為了確認未摻雜GaN層24的厚度對2DHG濃度的影響，追加進行實驗5。具體而言，為了探討未摻雜GaN層24的厚度的下限，將未摻雜GaN層24的厚度增厚為80nm，而製作出試樣20。圖17係表示試樣20的層的構造。具體而言，在C面藍寶石基板21上以低溫成長(530℃)將GaN緩衝層(未圖示)積層厚度30nm後，使成長溫度上升到1100℃，而成長厚度800nm的未摻雜GaN層22、厚度47nm且x=0.23的未摻雜AlxGa1-xN層23、厚度80nm的未摻雜GaN層24、Mg濃度為5.0×1018cm-3且厚度20nm的Mg摻雜的p型GaN層25、 Mg濃度為7.0×1019cm-3且厚度為37nm的p+型GaN接觸層26a及Mg濃度為2.0×1020cm-3且厚度為3nm的Mg摻雜p+型GaN接觸層26b，藉此方式製得試樣20。如圖18所示，將試樣20的p+型GaN接觸層26a及p+型GaN接觸層26b的中央部完全地蝕刻，進一步蝕刻p型GaN層25的中央部而作成厚度10nm，藉此方式製得試樣21。如圖19所示，將試樣20的p型GaN層25、p+型GaN接觸層26a及p+型GaN接觸層26b的中央部完全地蝕刻，進一步蝕刻未摻雜GaN層24的中央部而作成厚度75nm，藉此方式製得試樣22。如圖20所示，將試樣20的p型GaN層25、p+型GaN接觸層26a及p+型GaN接觸層26b的中央部完全地蝕刻，進一步蝕刻未摻雜GaN層24而作成厚度30nm，藉此方式製得試樣23。
將使用試樣20~23進行電洞測定的結果顯示於表9。
如表9所示，沒有蝕刻之試樣20的電洞濃度為9.01×1012cm-2，相對地，試樣21及試樣22的電洞濃度分別為5.82×1012cm-2及5.1×1012cm-2。在試樣23中，為高電阻且沒有流通電流，無法確認電洞的存在。
將以上的試樣7~23的構造、2DHG濃度等匯整顯示於表10。在表10中，於第1行顯示試樣編號，於第2~第4行顯示未摻雜GaN層24的厚度、p型GaN層25的厚度及p型GaN層25的Mg濃度(以1×1018cm-3為單位)。又，於第6行顯示所測定之2DHG濃度。第5行係依據為了整理實驗值而導入的新指標之「換算厚度(Reduced thickness)」的新概念所得之值。
就換算厚度進行說明。將換算厚度以tR來表示。換算厚度tR係以如下的式子表示之量。將未摻雜GaN層24的厚度以u[nm]表示，將p型GaN層25的厚度以v[nm]表示，將Mg濃度以w[cm-3]表示時，換算厚度tR定義為： tR=u+v(1+w×10-18) (1)。
說明此式子之右邊項的意思。p型GaN層25係以費米能階為基準，能帶比未摻雜GaN層24更提升。亦即，關於表面側AlGaN/GaN異質接合界面的能帶提升而生成2DHG的效果，p型GaN層25比未摻雜GaN層24大。於是，就p型GaN層25中的Mg摻雜物的效果進行考察。通常，Mg摻雜物在室溫下的活性化率為1%左右。又，在GaN層中存在深的能階(level)或n型雜質為1016cm-3至1017cm-3，會妨礙作為Mg的受體之功用。因此，1017cm-3左右的Mg濃度，作為p型的功用沒有那麼大。因此，Mg濃度低於1017cm-3的情況，不如說是接近未摻雜層。因此，評價p型GaN層25對本構造的2DHG濃度的貢獻度之情況，必須要考量其效果，其係藉由將1018cm-3設為規格化的值而賦予，由上述的考察來看，導出為第一近似。因此，期待2DHG濃度係相對於以式(1)所表示的換算厚度tR，成為1次的關係及其後的飽和曲線。表10的第5行係表示以式(1)計算的換算厚度tR。
其次，將以表10的第5行的換算厚度tR設為x軸，以第6行目的2DHG濃度設為y軸而成的圖示顯示於圖21。又，將圖21中換算厚度tR為20~90nm的區域的放大圖顯示於圖22。圖21及圖22中的數值係表示試樣編號。在圖21中，得知2DHG濃度係與換算厚度tR大致成比例，若換算厚度tR變大，會有2DHG濃度在1×1013cm-2附近飽和的傾向。可確認在2DHG濃度小的區域(圖22)中，由於電洞測定的測定誤差會變大， 所以會稍微偏差，2DHG濃度係與換算厚度tR大致成比例關係。換算厚度tR為50nm以下時，無法測定電洞濃度。電洞測定的誤差變大的原因是因為電洞的移動率非常小，為電子的移動率(mobility)的~1/100，所以因測定的電洞(hole)電壓小、及歐姆電極對p型GaN層25的接觸電阻值本來就高(實驗時，歐姆電極對n型GaN層的接觸電阻值的105倍)等所致。
通常，在HEMT構造的比較試樣A-3中，2DEG濃度為大概1.1×1013cm-2(參照表5。)。又，在作成此極化超接面構造的情況下的2DEG濃度，從試樣8到試樣23，大概為(5.1~6.8)×1012cm-2。此係因為藉由由未摻雜AlxGa1-xN層23上之較厚的未摻雜GaN層24及p型GaN層25所產生的能帶提升效果，使由未摻雜AlxGa1-xN層23和未摻雜GaN層22所形成之下側的AlGaN/GaN異質接合的2DEG濃度減少之故。此外，亦可理解換算厚度tR越小，亦即能帶的提升愈少，2DEG濃度雖然增加幅度小但是有在增加。雖然是這樣，但有趣的是，應注意相對於上部的未摻雜GaN層24及p型GaN層25的組合變化，成為大致一定的2DEG濃度(5.1~6.8)×1012cm-2。
亦即，作成此極化超接面構造時的2DEG濃度，為基準HEMT的2DEG濃度的約1/2。此意味基準HEMT的2DEG濃度可規定具有對應的未摻雜AlxGa1-xN層23的極化超接面構造的有效2DHG濃度的下限(極限2DHG濃度)。亦即，可將此基準HEMT構造的2DEG濃度使用於基準。
雖已說明為了獲得顯著的極化超接面效果，有效2DHG濃度相對於2DEG濃度，必須為1/10~1/5左右以上，在此，設1/5以上作為條件。當採用基準HEMT的2DEG濃度(1.1×1013cm-2)為基準時，極化超接面的有效下限2DHG濃度為2DEG濃度的1/10=1.1×1012cm-2。將以圖22的橫線顯示。參照圖22時，相對於2DHG濃度為1.1×1012cm-2，換算厚度的值為tR=55nm。即，將未摻雜GaN層24的厚度設為u[nm]，p型GaN層25的厚度設為v[nm]，將Mg濃度設為w[cm-3]時，作為極化超接面有效的構造在式(1)的tR中，為tR≧55[nm] (2)。
以上的換算厚度tR的有效範圍，係在未摻雜AlxGa1-xN層23的Al組成x為0.23及厚度為47nm時所獲得者。那麼，當與此為不同的Al組成及厚度時，會是如何呢。
首先，為了獲得成為基準的2DEG濃度，製作出使未摻雜AlxGa1-xN層23的Al組成x及厚度改變之基準HEMT。將其顯示於表11。
試樣A-3為既有的試樣。關於試樣A-4，其Al組成x為0.17且厚度為47nm，關於試樣A-5，其Al組成x 為0.37且厚度為47nm，關於試樣A-6，其Al組成x為0.37且厚度為25nm。實際上，在試樣A-5中，結晶發生龜裂(crack)，膜斷裂而無法測定。原本，試樣A-5是未摻雜AlxGa1-xN層23的厚度大幅超過理論的臨界膜厚，而特意將厚度固定在47nm所製得之構成。因此，作為代替性方法，試樣A-6是將未摻雜AlxGa1-xN層23的厚度縮小為25nm。2DEG濃度分別為，在試樣A-4中是0.89×1013cm-2，在試樣A-6中是1.7×1013cm-2。圖23為顯示AlxGa1-xN層的Al組成x與片載子濃度(sheet carrier concentration)(2DEG濃度)的關係之周知文獻(F.Calle et al.Journal of Materials Science：Materials in Electronics 14(2003)271-277)中的p.272的Fig.1，而在此顯示試樣A-3、A-4、A-6的資料(△，○，☆)。在此參考文獻中，使AlxGa1-xN層的Al組成x從0.16變化到0.36，使厚度從17nm變化到42nm。由於相對於Al組成成比例增加，對於厚度，若厚度增加應變也會增加，所以2DEG濃度會有增加的傾向，但是觀察到增加不顯著。試樣A-3、A-4、A-6的2DEG濃度比起文獻值相對地變大。此被認為是本試樣A-3、A-4、A-6的結晶品質高，晶格鬆弛(lattice relaxation)的程度比文獻的試樣少，異質接合的晶格應變(lattice strain)變大，極化效應大幅產生。
其次，在試樣A-4的未摻雜AlxGa1-xN層23上，積層厚度80nm的未摻雜GaN層24、厚度為40nm且Mg濃度為1×1018cm-3的p型GaN層25、厚度為44nm且Mg濃度為5×1019cm-3的p+型GaN層26a以及厚度為 3nm且Mg濃度為2×1020cm-3的p+型GaN層26b，而製得試樣24。將此試樣24的p型GaN層25藉由蝕刻作成厚度20nm而製得試樣25。將此試樣24的p型GaN層25藉由蝕刻完全地去除後，將未摻雜GaN層24蝕刻到深度5nm，將厚度作成75nm而製得試樣26。又，將此試樣24的p型GaN層25藉由蝕刻完全地除去後，將未摻雜GaN層24蝕刻到深度30nm，將厚度設為50nm而製得試樣27。將此等試樣24~27的電洞測定的結果顯示於表12。
試樣27的電洞濃度無法測定。2DEG濃度係隨著未摻雜GaN層24的厚度變小而增加，為(3.8~4.1)×1012cm-2。此2DEG濃度是試樣A-4的2DEG濃度8.9×1012cm-2的42%至46%。
其次，在試樣A-6上，積層與試樣24同樣的未摻雜GaN層24、p型GaN層25、p+型GaN層26a及p+型GaN層26b而製得極化超接面構造的試樣28。同樣地，藉由蝕刻，製作p型GaN層25的厚度為20nm的試樣29，未摻雜GaN層24的厚度為75nm的試樣30，未 摻雜GaN層24的厚度為46nm的試樣31。將此等試樣28~31的電洞測定的結果顯示於表13。
此等試樣28~31，由於未摻雜AlxGa1-xN層23的Al組成x高達0.35，在所有的試樣中可測定2DHG濃度。又，2DEG濃度為(7.4~8.2)×1012cm-2。此2DEG濃度為基準HEMT構造之試樣A-6的2DEG濃度(1.7×1013cm-2)的44%~48%。
其次，對試樣24~31計算換算厚度tR。將其結果顯示於表14。
圖24為以換算厚度tR為橫軸，以2DHG濃度為縱軸而作成圖表之圖示。圖24內的數值為試樣編號。圖24中也一併顯示試樣8~23的資料。惟，省略了此等的試樣編號的顯示。圖24中可判明換算厚度tR和2DHG濃度的關係，係在2DHG濃度少於1×1013cm-2時，為大致直線關係。為了推定元件作動之極限的換算厚度tR，將圖24的換算厚度tR為0~150nm的部分放大而顯示於圖25。圖25中，將作為基準試樣之試樣A-3、A-4、A-6的2DEG濃度的1/10的值，即，將極限2DHG濃度以橫線表示。亦即，極限2DHG濃度係，在試樣A-3中為1.1×1012cm-2，在試樣A-4中為0.89×1012cm-2，在試樣A-6中為1.7×1012cm-2。此極限2DHG濃度係元件作為極化超接面元件作動時所需要之最低限度的2DHG濃度。此係如先前說明所示，作為極化超接面元件有效的2DHG濃度與2DEG濃度的平衡是重要的，其值為共存的2DEG的濃度的1/5至1/10，而在此採用濃度高的方向的(嚴格的方向)1/5。
在圖25中，以到達極限2DHG濃度的換算厚度tR而言，在未摻雜AlxGa1-xN層23的Al組成為0.17且厚度為47nm的試樣24~27中是70nm，在Al組成為0.23且厚度為47nm的試樣8~23中是55nm，在Al組成為0.35且厚度為25nm的試樣28~31中是50nm。關於未摻雜AlxGa1-xN層23的Al組成x為0.23的元件的資料，根據圖22，極限厚度是55nm。Al組成x為0.35的試樣之未摻雜AlxGa1-xN層的厚度雖是25nm，但如在 圖23所看到的，在此厚度的區域(17nm到42nm)中，2DEG濃度的厚度依存性至多30%左右，尤其在本件的實驗的厚度(25nm~47nm)的範圍中，上述三個試樣群組的極限厚度，係可理解為Al組成的差異。
圖26是顯示相對於未摻雜AlxGa1-xN層23的Al組成x，將對極限2DHG濃度換算厚度tR繪圖而成者。圖26的三個資料是相對於各個Al組成x之限界換算厚度。圖26顯示通過此等3點的曲線。此曲線係Al組成為x，極限厚度為y[nm]時，以下式(3)賦予者。
y=a/(x-b)+c (3)
其中，a=0.864
b=0.134
c=46.0
此式(3)，為了相對於未摻雜AlxGa1-xN層23的Al組成x不同的構造賦予極限厚度而採用的經驗公式(empirical formula)。
在極化超接面構造的未摻雜AlxGa1-xN層23的Al組成x為0.17至0.35，且厚度為25nm至47nm的情況下，換算厚度tR必須比式(3)所示的極限厚度還大。亦即，在Al組成為0.17至0.35，厚度為25nm至47nm的範圍中，適用換算厚度tR為tR≧0.864/(x-0.134)+46.0[nm] (4)。
在用以實現高性能的極化超接面元件的設計中，在以上那樣低或零(0)的Mg量的極化超接面區域中也必須實現p電極的低接觸電阻，而且，使極化超接面 區域與p電極接觸區域在構造上分離，在p電極接觸區域，設置具有比p型GaN層25還高濃度的受體濃度(Mg濃度)之p+型GaN接觸層，使p電極與此p+型GaN接觸層接觸。
在圖14A及圖14B、圖16所示的電洞測定試樣中，藉由將最上層的p+型GaN接觸層26的中央部蝕刻，而製作極化超接面區域和p電極接觸區域，例如，亦可使用圖27或圖28A及圖28B所示之方法來製作極化超接面區域和p電極接觸區域。亦即，如圖27所示，成長到p型GaN層25後，於其上形成由SiO2膜等的介電質膜所構成的成長遮罩30，將此成長遮罩30的一部分藉由蝕刻去除而形成開口，於在此開口露出的p型GaN層25上使p+型GaN接觸層26選擇地成長。或者，如圖28A所示，成長到p型GaN層25為止後，於其上形成由SiO2膜等的介電質膜所構成的成長遮罩30，將此成長遮罩30的一部分藉由蝕刻去除而形成開口，使用此成長遮罩30蝕刻到未摻雜AlxGa1-xN層23的中途的深度為止而形成槽31。接著，如圖28B所示，使用成長遮罩30在此槽31的內部使p+型GaN接觸層26選擇性地成而埋住。
其次，就將此半導體元件適用於場效電晶體及二極體之具體的構造例進行說明。
[第1構造例]
圖29為顯示4端子構造的場效電晶體。如圖29所示，依序積層有未摻雜GaN層41、厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層42(0.17≦x≦0.35)、未摻雜GaN層43及p型GaN層44。未摻雜AlxGa1-xN層42上的未摻雜GaN層43及p型GaN層44被圖案化成台面型，p+型GaN接觸層45以台面型設置於p型GaN層44上。在未摻雜AlxGa1-xN層42上夾著未摻雜GaN層43及p型GaN層44設置有源極電極46及汲極電極47。源極電極46及汲極電極47係藉由例如Ti/Al二層膜所構成，與未摻雜AlxGa1-xN層42形成歐姆接觸。在源極電極46與未摻雜GaN層43及p型GaN層44之間的部分未摻雜AlxGa1-xN層42上，設有閘極電極48，在p+型GaN接觸層45上設有p電極49。閘極電極48係藉由例如Ni/Au二層膜所構成，與未摻雜AlxGa1-xN層42形成肖特基接觸。p電極49係藉由例如Ni/Au二層膜所構成，與p+型GaN接觸層45形成歐姆接觸。此場效電晶體係可對應於連接p電極49與源極電極46的方式(此係相當於金屬場板(FP)方式的源極場板(source field plate))、及連接p電極49與閘極電極48的方式(若將p電極49想成基極電極時，其相當於基極場板)之兩方式的構造。此外，圖29中，源極電極46與閘極電極48之間、閘極電極48與未摻雜GaN層43之間及未摻雜GaN層43與汲極電極47之間的部分的未摻雜AlxGa1-xN層42會露出，但可依需要作成將未摻雜AlxGa1-xN層42的表面以未摻雜GaN層覆蓋，藉此使其不會露出。
[第2構造例]
圖30為顯示3端子構造的場效電晶體。如圖30所示，依序積層有未摻雜GaN層41、未摻雜AlxGa1-xN層42、未摻雜GaN層43及p型GaN層44。未摻雜AlxGa1-xN層42上的未摻雜GaN層43及p型GaN層44被圖案化成台面型，p+型GaN接觸層45以台面型設置於p型GaN層44上。在未摻雜AlxGa1-xN層42上夾著未摻雜GaN層43及p型GaN層44設置有源極電極46及汲極電極47。在源極電極46與未摻雜GaN層43及p型GaN層44之間的部分未摻雜AlxGa1-xN層42上，兼作為p電極49的閘極電極48係從未摻雜GaN層43及p型GaN層44的端面延伸設置於p+型GaN接觸層45上。閘極電極48係藉由例如Ni/Au二層膜所構成，與p+型GaN接觸層45形成歐姆接觸。此場效電晶體係具有將閘極電極48和p電極49一體化而成的3端子構造，其與圖25所示的場效電晶體中將閘極電極48和p電極49一體化而成的構成是等效的。
[第3的構造例]
圖31為顯示常關型(normally-off type)的3端子構造的場效電晶體。如圖31所示，依序積層有未摻雜GaN層41、未摻雜AlxGa1-xN層42、未摻雜GaN層43及p型GaN層44。未摻雜AlxGa1-xN層42上的未摻雜GaN層43及p型GaN層44被圖案化成台面型，p+型GaN接 觸層45以台面型設置於p型GaN層44上。在未摻雜AlxGa1-xN層42上夾著未摻雜GaN層43及p型GaN層44設置有源極電極46及汲極電極47。在源極電極46與未摻雜GaN層43及p型GaN層44之間的部分未摻雜AlxGa1-xN層42，槽係與未摻雜GaN層43及p型GaN層44的端面相連而設置，兼作為p電極49的閘極電極48係被埋入此槽的內部，而進一步從未摻雜GaN層43及p型GaN層44的端面延伸於p+型GaN接觸層45上。此場效電晶體的臨界值電壓的控制，係藉由設置於未摻雜AlxGa1-xN層42之槽的部分的未摻雜AlxGa1-xN層42的厚度、或槽形成時的蝕刻殘餘量來進行。
[第4的構造例]
圖32為顯示3端子構造的場效電晶體。如圖32所示，依序積層有未摻雜GaN層41、未摻雜AlxGa1-xN層42、未摻雜GaN層43及p型GaN層44。未摻雜AlxGa1-xN層42上的未摻雜GaN層43及p型GaN層44被圖案化成台面型，p+型GaN接觸層45以台面型設置於p型GaN層44上。在未摻雜AlxGa1-xN層42上夾著未摻雜GaN層43及p型GaN層44設置有源極電極46及汲極電極47。在p+型GaN接觸層45上設置有兼作為閘極電極48的p電極49。此場效電晶體的作動，除了臨界值電壓變深(移到負側)外，其餘係與圖31所示的場效電晶體同樣。
[第5的構造例]
圖33為顯示常關型的3端子構造的場效電晶體。如圖33所示，依序積層有未摻雜GaN層41、未摻雜AlxGa1-xN層42、未摻雜GaN層43及p型GaN層44。未摻雜AlxGa1-xN層42上的未摻雜GaN層43及p型GaN層44被圖案化成台面型。在未摻雜AlxGa1-xN層42，以與未摻雜GaN層43及p型GaN層44的端面相連的方式設置槽，在此槽的內部埋入p+型GaN接觸層45，此p+型GaN接觸層45與二維電洞氣體(未圖示)接合。p+型GaN接觸層45係可藉由選擇性再成長而成長。夾著未摻雜GaN層43及p型GaN層44而在未摻雜AlxGa1-xN層42上設置有源極電極46及汲極電極47。p+型GaN接觸層45上設有兼作為閘極電極48的p電極49。在圖31所示的場效電晶體中，閘極電極48為肖特基接合型，而在此場效電晶體中，閘極電極48為p/n接合型。如此，此場效電晶體的閘極電極48為p/n接合型，而p/n接合的擴散電位為3.4V，比肖特基接合的擴散電位~1.4V高+2V，可取得大的閘極臨界值電壓。將p+型GaN接觸層45的下方的部分未摻雜AlxGa1-xN層42完全地去除且使p+型GaN接觸層45與未摻雜GaN層41接觸，從臨界值電壓提升的觀點來看，同樣是優良的構造。
[第6的構造例]
圖34為顯示3端子構造的二極體。如圖34所示，依序積層有未摻雜GaN層51、未摻雜AlxGa1-xN層52、 未摻雜GaN層53及p型GaN層54。未摻雜AlxGa1-xN層52上的未摻雜GaN層53及p型GaN層54被圖案化成台面型，p+型GaN接觸層55以台面型設置於p型GaN層54上。夾著未摻雜GaN層53及p型GaN層54而設有陽極電極56及陰極電極57。陽極電極56，係被埋入到達未摻雜GaN層51的深度所設置之槽58的內部，與形成在未摻雜GaN層51和未摻雜AlxGa1-xN層52之間的異質介面的附近的部分中之未摻雜GaN層51之2DEG(未圖示)直接接觸。陽極電極56係以例如對n型GaN系半導體進行肖特基接觸的Ni/Au二層膜等形成。源極電極57係設在未摻雜AlxGa1-xN層52上。在p+型GaN接觸層55上設有p電極59。陽極電極56和p電極59係相互電性連接。此二極體，係相當於將圖25所示的場效電晶體的閘極電極48，蝕刻其下方的未摻雜AlxGa1-xN層52而使其與未摻雜GaN層51接觸，藉此形成肖特基接合之構成。亦可依需要，將陽極電極56和p電極59一體形成。
[第7的構造例]
圖35為顯示2端子構造的二極體。如圖35所示，依序積層有未摻雜GaN層51、未摻雜AlxGa1-xN層52、未摻雜GaN層53及p型GaN層54。未摻雜AlxGa1-xN層52上的未摻雜GaN層53及p型GaN層54被圖案化成台面型。在未摻雜AlxGa1-xN層52，與未摻雜GaN層53及p型GaN層54的端面相連而設置槽，在此槽的內 部埋入p+型GaN接觸層55，此p+型GaN接觸層55與二維電洞氣體(未圖示)接合。夾著未摻雜GaN層53及p型GaN層54而設有陽極電極56及陰極電極57。與p+型GaN接觸層55相連而設有到達未摻雜GaN層51的深度之其他的槽58。陽極電極56係被埋入其他的槽58的內部，進一步延伸於p+型GaN接觸層55上。陽極電極56係藉由例如Ni/Au二層膜所形成。源極電極57係設在未摻雜AlxGa1-xN層52上。
[第8的構造例]
圖36為顯示2端子構造的二極體。如圖36所示，依序積層有未摻雜GaN層51、未摻雜AlxGa1-xN層52、未摻雜GaN層53及p型GaN層54。未摻雜AlxGa1-xN層52上的未摻雜GaN層53及p型GaN層54被圖案化成台面型，p+型GaN接觸層55以台面型設置於p型GaN層54上。在陽極電極56與未摻雜GaN層53及p型GaN層54之間的部分未摻雜AlxGa1-xN層52，槽60係與未摻雜GaN層53及p型GaN層54的端面相連而設置。在此槽60的內部埋入p電極59，進一步從未摻雜GaN層53及p型GaN層54的端面延伸於p+型GaN接觸層55上，與陽極電極56成一體而相互電性連接。此二極體係具有使圖32所示之閘極臨界值電壓為0V以上的常關型(增強模式)場效電晶體的源極電極46和閘極電極48一體化而成的構造。當相對於陰極電極57於陽極電極56施加正的電壓時，肖特基接合成為導通(on)，在屬歐姆 電極的陽極電極56和陰極電極57之間流通順向電流。當對陽極電極56施加負電壓時，肖特基接合成為截止(off)，在隣接的陽極電極56和陰極電極57之間電流不會流通。
其次，就製作適用如圖37所示的極化超接面構造所得的場效電晶體，進行作動實驗的結果進行說明。藉由此作動實驗，評價p電極的接觸電阻對電晶體的開關(switching)特性造成的影響。
如圖37所示，在此場效電晶體中，依序積層有未摻雜GaN層61、未摻雜AlxGa1-xN層62、未摻雜GaN層63及p型GaN層64。未摻雜AlxGa1-xN層62上的未摻雜GaN層63及p型GaN層64被圖案化成台面型。夾著未摻雜GaN層63及p型GaN層64而在未摻雜AlxGa1-xN層62上設置有源極電極65及汲極電極66。在p型GaN層64上設有兼作為p電極的閘極電極67。圖37顯示電晶體為導通的狀態下之電子及電洞的狀態。符號68表示2DHG，69表示2DEG。圖38顯示電晶體為截止的狀態下之電子及電洞的狀態。圖38中，對閘極電極67施加負電壓，通過閘極電極67，電洞(2DHG68)會被吸離，其下方的電子通道(2DEG69)會空乏化。如此，在電晶體的導通/截止作動中，進行電洞(2DHG68)的注入/吸離。若電洞(2DHG68)的移動有妨礙，則會對作動態特性造成影響。
作為影響電洞(2DHG68)的移動之主因，有電洞的移動率。電洞的移動率係如表3所示實驗上為15~ 30[cm2/Vs]左右。此值為電子的移動率之1/500~1/1000，一般認為電洞的移動速度左右了本電晶體的速度。若是如此，開關速度推定是一般的HFET的1/1000以下。因此，雖也依極化超接面區域的長度而異，但截止頻率推定為數MHz~數10MHz左右。然而，Si-IGBT(Insulated Gate Bipolar Transistor)的開關頻率至多為數10kHz，又，Si-功率MOSFET的開關頻率為數MHz。使用超接合的此場效電晶體係適用於高耐壓功率元件，速度可為Si-IGBT及Si-功率MOSFET以上的速度。
為了達成上述速度，p電極的接觸電阻必須以不會影響上述的電洞的移動速度之方式變小。於是，為了調查p電極的接觸電阻的影響，而製作接觸電阻彼此大幅相異的兩個電晶體1、2，並調查動態特性。電晶體1係為如圖39所示的3端子構造。如圖39所示，以電晶體1的層構造而言，未摻雜AlxGa1-xN層62為厚度47nm且x=0.23，未摻雜GaN層63的厚度為25nm，p型GaN層64的Mg濃度為1.5×1019cm-3且厚度為40nm。電晶體2係為如圖40所示的3端子構造。如圖40所示，以電晶體2的層構造而言，未摻雜AlxGa1-xN層62為厚度47nm且x=0.23，未摻雜GaN層63的厚度為25nm，p型GaN層64的Mg濃度為1.5×1019cm-3且厚度為20nm，在p型GaN層64上依序積層Mg濃度為1.5×1019cm-3且厚度20nm的p型GaN層以及Mg濃度為5×1019cm-3且厚度40nm的p+型GaN接觸層71，被形成為台面型。惟， 在圖40中，p型GaN層64上的p型GaN層係被包含於p+型GaN接觸層71而圖示。關於電晶體2，由於高濃度的p+型GaN接觸層71被附加於最表面，所以兼作為p電極的閘極電極67的接觸區域以外的p+型GaN接觸層71係以蝕刻被去除。蝕刻量為60nm。電晶體1的接觸電阻為1.3×104Ωcm2，電晶體2的接觸電阻為0.84Ωcm2。
圖41顯示將測定電路圖41。如圖41所示，將直流電壓源、負荷電阻及試驗用的電晶體(電晶體1或2)串聯。將電源電壓設為200V，將負荷電阻設定為392Ω。將電晶體1或2以夾止(pinch off)狀態保持10秒的期間，接著，對閘極電極67施加正電壓脈衝，將電晶體1或2導通。施加至閘極電極67之正電壓的脈衝寬度為1μs。此外，圖41中，將屬PSJ-FET的電晶體1或2以記號表示。在此記號中，○係表示2DHG。
圖42及圖43係顯示閘極電壓Vg、汲極電壓Vd、汲極電流Id的波形。從截止狀態遷移到導通狀態時，由於對負荷電阻施加電壓，故汲極電壓Vd逐漸降低。首先，關於電晶體1，在汲極電壓Vd急速下降後，Vd不會再降低而會成為一定值。到達一定值的Vd值為69V。此顯示元件的通道電阻非常大，而成為所謂的電流崩潰狀態。此外，將此現象稱為開關崩潰(switching collapse)，在一般的HFET中這也會成為大的問題。其原因是因，電洞的注入速度小，p型GaN層64的區域維持在負離子化狀態，因庫侖(coulomb)的影響而產生通道狹窄，產生小的汲極電流Id和大的汲極電壓Vd的狀態。 此外，在此電晶體1中，在DC(脈衝寬度數100ms以上)中電流崩潰被消除。另一方面，得知從導通狀態朝截止狀態的遷移，閘極電極67-汲極電極66間成為200V之極高的逆向偏壓狀態，所以即便對兼作為p電極的閘極電極67的p型GaN層64之接觸電阻高，電洞會被吸引，而以100ns以下的速度成為漂亮的截止狀態。
其次，試著觀察電晶體2的動態特性。如圖43所示，汲極電壓Vd係在200ns以下下降到底。此係表示極化超接面區域在200ns左右電洞被注入，而被中性化。
由以上得知，p電極的接觸電阻小是非常重要的。
根據此第1實施形態，可容易打破在專利文獻3及非專利文獻3所提案之使用極化超接面之半導體元件的高耐壓化與高速化之間的權衡(trade-off)關係，而能實現在高耐壓化的同時，消除開關(switching)時的電流崩潰，且可進行高速作動之低耗損的GaN系半導體元件。
〈2.第2實施形態〉
說明根據第2實施形態的GaN系半導體元件。
第1實施形態中，將限界換算厚度相對於未摻雜AlxGa1-xN層23(或未摻雜AlxGa1-xN層12)的構造(組成/厚度)而求得。將AlxGa1-xN層的Al組成、厚度以完成的元件簡單地計測並不容易。電子濃度的測定容 易，因此，探討元件的2DEG濃度與換算厚度tR的關係之效用大。於是，就此進行探討。如上所述，如上述參考文獻亦有記載，AlxGa1-xN層的構造與2DEG濃度為一次的關係，換算厚度tR在與基準HEMT的2DEG濃度之關係中也可求得。基準HEMT是具有由未摻雜GaN層11、和形成於其上方的厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層12(0.17≦x≦0.35)所構成的構造之構造的HEMT，具有0.89×1013cm-2以上1.70×1013cm-2以下的2DEG濃度。相對於此基準HEMT的2DEG濃度，將賦予對應的極化超接面構造的極限2DHG濃度之換算厚度tR以圖顯示時，係如圖44所示。圖44係表示與測定值一致的1/x曲線。將基準HEMT的2DEG濃度以1012cm-2為單位顯示為ns，將限界換算厚度顯示為y。此時，在y=a/(ns-b)+c (5)
中，與實驗值一致之曲線的a、b、c係，a=24.22(四捨五入為24.2)，b=7.83，c=47.36(四捨五入為47.4)。
在上述的探討中，未摻雜AlxGa1-xN層12的Al組成x為0.17≦x≦0.35，厚度為25nm以上47nm以下，惟根據結晶成長的各種條件，具有0.89×1013cm-2以上1.7×1013cm-2以下的2DEG濃度的基準HEMT的未摻雜AlxGa1-xN層23(或未摻雜AlxGa1-xN層12)的構造(組成/厚度)是可變化的。亦可藉由具有與0.17≦x≦0.35的Al組成x及25nm以上47nm以下的厚度不同的Al組成及厚度之未摻雜AlxGa1-xN層23來獲得上述的2DEG濃 度，這點係如上述參考文獻和基準HEMT的2DEG濃度的差異所示，是很清楚的。因為2DEG是藉由極化產生，未摻雜AlxGa1-xN層23是為了使該極化產生而被導入，用以獲得該極化度之未摻雜AlxGa1-xN層23的構造(組成/厚度)係可依據成長裝置、溫度等的各種條件而改變。不過，話雖如此，並不是大幅逸離上述的0.17≦x≦0.35的Al組成及25nm以上47nm以下的厚度的範圍。因此，取代AlxGa1-xN層的上述的Al組成及厚度，可適用於基準HEMT的2DEG濃度為0.89×1013cm-2以上1.7×1013cm-2以下的未摻雜AlxGa1-xN層23(0<x<1)之換算厚度tR為tR≧24.2/(ns-7.83)+47.4[nm] (6)
。其中，只要基準HEMT的2DEG濃度為0.89×1013cm-2以上1.70×1013cm-2以下，則亦可使用摻雜施體(n型雜質)或受體(p型雜質)的n型或p型AlxGa1-xN層，例如摻雜Si的n型AlxGa1-xN層，來取代未摻雜AlxGa1-xN層23。
於是，在此GaN系半導體元件中，係以換算厚度tR滿足式(6)的方式選擇未摻雜GaN層13的厚度u[nm]、p型GaN層14的厚度v[nm]、p型GaN層14的Mg濃度w[cm-3]與未摻雜AlxGa1-xN層12(或被摻雜的AlxGa1-xN層12)的Al組成及厚度。藉此，可生成1×1012cm-2以上的濃度的2DHG16。
此GaN系半導體元件之上述以外的構成係與第1實施形態之GaN系半導體元件同樣。
此GaN系半導體元件的具體的構造例，基本上也與第1實施形態同樣。
根據此第2實施形態，可獲得與第1實施形態同樣的優點。
〈3.第3實施形態〉
就第3實施形態的GaN系雙向場效電晶體(極化超接面雙向場效電晶體)進行說明。
圖45係顯示此GaN系雙向場效電晶體。如圖45所示，依序積層有未摻雜GaN層41、未摻雜AlxGa1-xN層42、未摻雜GaN層43及p型GaN層44。未摻雜AlxGa1-xN層42上的未摻雜GaN層43及p型GaN層44被圖案化成台面型。在p型GaN層44上兩個p+型GaN接觸層45a、45b為台面型，且設成相互分離。兩個源極電極46a、46b夾著未摻雜GaN層43及p型GaN層44相互分離地設置在未摻雜AlxGa1-xN層42上。在p+型GaN接觸層45a上設有作為閘極電極使用的p電極49a，在p+型GaN接觸層45b上設有作為閘極電極使用的p電極49b。源極電極46a、46b、p+型GaN接觸層45a、45b及p電極49a、49b，係相對於未摻雜GaN層43及p型GaN層44形成為左右對稱。在此GaN系雙向場效電晶體中，式(4)成立。
此GaN系雙向場效電晶體，係可藉由施加至作為閘極電極使用的p電極49a、49b的信號電壓(開關信號)，對所輸入的交流電壓，將順逆兩方向的電壓進行 導通/截止。於此情況，因應所輸入的交流電壓的極性，源極電極46a或源極電極46b作用為汲極電極。
此GaN系雙向場效電晶體作為矩陣轉換器的雙向開關使用，是合適的。圖46顯示其一例。圖46係表示使用矩陣轉換器C之三相交流感應馬達M的電源電路。如圖46所示，矩陣轉換器C為，在橫向配線W1、W2、W3與縱向配線W4、W5、W6的各交叉部，在各交叉部交叉之連接橫向配線與縱向配線的雙向開關S係設置成矩陣狀。在配線W1、W2、W3，三相交流電源P的各相的電壓經由輸入濾波器F被輸入。配線W4、W5、W6係與三相交流感應馬達M連接。作為雙向開關S，可使用圖45所示的GaN系雙向場效電晶體。
在圖46所示的電源電路中，藉由將矩陣轉換器C的雙向開關S高速地進行導通/截止，可將輸入配線W1、W2、W3之三相交流的各相電壓直接透過脈衝寬度調變(PWM)切成窄長狀(strip shape)，將藉此獲得的任意的電壓及頻率的交流電壓輸入到配線W4、W5、W6，而驅動三相交流感應馬達M。
此GaN系雙向場效電晶體作為多階換流器(Multilevel Inverter)的雙向開關，也是合適的。多階換流器係在例如電力轉換系統的電力轉換效率的提升上是有效的(參照例如富士時報Vol.83 No.6 2010,pp.362-365。)。
根據此第3實施形態的GaN系雙向場效電晶體，相較於沒有構成雙向的GaN系場效電晶體，例如圖 32所示的GaN系場效電晶體，可縮短開關信號輸入閘極電極時的上升時間，可達成高速作動化。因此，藉由將此GaN系雙向場效電晶體使用於圖46所示的矩陣轉換器C的雙向開關S，可將雙向開關S更高速地開關，可達成矩陣轉換器C的高速作動化。據此，可實現高性能的矩陣轉換器C，藉由使用此矩陣轉換器C可實現高性能的交流電源電路。同樣地，可實現高性能的多階換流器，藉由使用此多階換流器可實現高效率的電力轉換系統。
〈4.第4實施形態〉
就第4實施形態的GaN系雙向場效電晶體進行說明。
此GaN系雙向場效電晶體除了式(6)成立之外，具有與根據第3實施形態的GaN系雙向場效電晶體同樣的構成。與第3實施形態的GaN系雙向場效電晶體同樣，此GaN系雙向場效電晶體係可作為圖46所示之矩陣轉換器C的雙向開關S或者多階換流器的雙向開關使用。
根據此第4實施形態，可獲得與第3實施形態同樣的優點。
〈5.第5實施形態〉
在第5實施形態中，針對將構成根據第1~第4實施形態之任一者的GaN系場效電晶體或GaN系雙向場效電晶體之晶片，覆晶安裝在安裝基板上所得的安裝構造體進行說明。
首先，為了使此安裝構造體的意義及其說明容易了解，就本案發明人所進行的考察作說明。
在本發明的場效電晶體中，因為使用兼具極化接合的優點和超接合的優點之被稱為極化超接面之構成的原理，所以可涵蓋傳輸通道(travelling channel)整個區域實現低的均一電場。作為一例，將在藍寶石基板上所製得之圖47所示的場效電晶體(PSJ-FET)的off耐壓(off-state breakdown voltage：截止狀態的崩潰電壓)相對於極化超接面區域的長度(PSJ長(Lpsj))之依存性顯示於圖48。此場效電晶體具有與圖32所示之場效電晶體大致同樣的構造。雖然p+型GaN接觸層45是以台面型設置於p型GaN層44上，但在圖47中並未圖示。又，兼作為閘極電極的p電極49係從未摻雜GaN層43、p型GaN層44及p+型GaN接觸層45的端面延伸於p+型GaN接觸層45上而設置。如圖47所示，PSJ長Lpsj是兼作為閘極電極的p電極49之靠汲極電極47側的端面和未摻雜GaN層43及p型GaN層44之靠汲極電極47側的端面之間的距離。符號40係顯示藍寶石基板。製得使Lpsj變化為10μm、20μm、30μm、40μm之四種場效電晶體。由圖48得知，off耐壓為，在Lpsj=10μm的情況下得到1800V，在Lpsj=40μm的情況下竟獲得6000V。off耐壓係與Lpsj成比例而實現超接合的效果。由於耐壓係與Lpsj成比例，所以若耐壓設為2倍，則Lpsj設為2倍即可。
以上係有關在藍寶石基板40上所製得的場效電晶體之結果，但若將基底的基板設為Si基板時，就不是這樣的結果。亦即，就將具有圖47所示的構造之場效電晶體製作於Si基板上的情況進行考察。圖49中顯示此場效電晶體。此場效電晶體具有與圖32所示的場效電晶體大致同樣的構造。如圖49所示，在此場效電晶體中，於Si基板80上依序基層有厚度為100nm的AlN層81，厚度為1.5μm的AlGaN緩衝層82，厚度為2.5μm的未摻雜GaN層83，厚度為40nm的未摻雜Al0.23Ga0.77N層84，厚度為30nm的未摻雜GaN層85及受體濃度為1×1019cm-3且厚度為20nm的p型GaN層86。未摻雜Al0.23Ga0.77N層84上的未摻雜GaN層85及p型GaN層86被圖案化成台面型，在p型GaN層86上，受體濃度為1×1020cm-3且厚度為5nm的p+型GaN接觸層87係設成台面型。夾著未摻雜GaN層85及p型GaN層86而在未摻雜Al0.23Ga0.77N層84上設置有源極電極88及汲極電極89。未摻雜GaN層85係以其兩端面分別與源極電極88及汲極電極89接觸的方式延伸。在p+型GaN接觸層87上設有兼作為閘極電極的p電極90。在未摻雜Al0.23Ga0.77N層84與未摻雜GaN層85之間的異質介面的附近的部分中之未摻雜GaN層85，形成有2DHG16，且在未摻雜GaN層83與未摻雜Al0.23Ga0.77N層84之間的異質介面的附近的部分中之未摻雜GaN層83，形成有2DEG17。於此情況，為閘極寬度Wg=0.1mm，Lpsj=18μm。
圖50係顯示此場效電晶體(PSJ-FET)的汲極電流-汲極電壓特性的測定結果。其中，為閘極電壓Vg=-10V。圖50的縱軸為對數刻度。如圖50所示，此場效電晶體的汲極電壓自800V左右起，汲極電流會增加。將圖50的縱軸作成線形刻度之構成顯示於圖51。由圖51得知，汲極電壓自950V附近起，汲極電流急劇增加。亦即，Si基板80上的場效電晶體(PSJ-FET)的off耐壓為約950V，比圖47所示之藍寶石基板40上的場效電晶體的off耐壓小。可判明此乃因在Si基板80上的場效電晶體中，作動時存在有電子從源極電極88穿到基底的Si基板80後到達汲極電極89的漏電流通路(leak current pass)、或者電子從源極電極88經由Si基板80與AlN層81的界面到達汲極電極89之漏電流通路所致。原因在於，Si基板80的耐壓為0.3MV/cm，比GaN的耐壓小一位數。
為了達成Si基板上的場效電晶體的漏電流的降低，只要去除Si基板並於該處塗布絕緣性物質而作成絕緣基板上的元件即可。圖52為顯示去除Si基板之前的場效電晶體(試樣A)、以及去除Si基板並於該處塗布環氧樹脂作為一例而作成絕緣基板上的元件後之場效電晶體(試樣B)之汲極電流-汲極電壓特性的測定結果。其中，試樣A、B皆為Wg=1mm，Lpsj=25μm。由圖52得知，在去除Si基板並於該處塗布環氧樹脂而作成絕緣基板上的元件之試樣B中，漏電流減少到去除Si基板前之試樣A的漏電流值的4000分之1。其中，將試樣A的汲 極電流值=10μA(1×10-5A)設為限制電流值(compliance current value)。關於場效電晶體到達破壊的電壓(破壊電壓)，因為藉由此時以所使用的測定器可施加的最大電壓為1100V，並沒有到達破壊，所以並不清楚，但是，由以上可證明，藉由去除Si基板，可獲得GaN本來的超高耐壓性能。
藉由習知的場板(FP)技術與藍寶石基板的組合，試著考察場效電晶體的高耐壓化與電流崩潰控制是否可能。首先，藉由場板，比起無場板的情況可提升耐壓。其原因是因藉由場板可分割電場的峰值而使最高電場變小之故。此外，基於相同的理由，藉由場板也可緩和電流崩潰。然而，已知藍寶石基板上附有場板的GaN系HFET，其電流崩潰的抑制非常不足，目前，對藍寶石基板上之GaN系HFET實用化的開發，在高電流應用中已被放棄。實際上，如圖53所示，習知的藍寶石基板上的GaN系HFET的電流崩潰非常大，並不實用。亦即，應力電壓(stress voltage)為50V以上，發生電流崩潰。其中，GaN系HFET係如圖53中的插入圖所示，在藍寶石基板上依序積層有未摻雜GaN層及AlxGa1-xN層，在AlxGa1-xN層上形成有閘極電極G、源極電極S及汲極電極D之構成。相對於此，如圖52所示，例如在圖32所示的場效電晶體(PSJ-FET)中即便是藍寶石基板上的構成，電流崩潰完全不會產生。亦即，在PSJ-FET中，即便應力電壓為350V，也不會產生電流崩潰。在此，圖53為側定電流崩潰的結果，橫軸為應力電壓，縱軸為應力 電壓施加前後之通道電阻(導通電阻)的比，亦即，應力電壓施加後的通道電阻ROn(施加後)相對於應力電壓施加前的通道電阻ROn(施加前)的比ROn(施加後)/ROn(施加前)。在此，應力電壓是指，將閘極電極設成負偏壓以將電晶體設成截止狀態，並施加大的汲極電壓時之該汲極電壓的應力電壓。藉由應力電壓的施加，可在閘極/汲極間施加大的電壓(電場)。電流崩潰的測定方法係如下所示。在對閘極電極施加+1V的導通電壓作為閘極電壓(Vg)的狀態下，將汲極電壓(Vd)從0施加到10V左右，並測定汲極電流(Id)。其次，將上述的應力電壓施加1秒左右，將Vd設定為0V，將Vg設定為+1V。接著，將Vd從0施加到10V，測定Id。求取Id的梯度(電導)的逆數(通道電阻)的比，亦即ROn(施加後)/ROn(施加前)。將依此方式求得的ROn(施加後)/ROn(施加前)相對於應力電壓繪圖而成者即為圖53。
重新說明圖53所示的意思時，習知的GaN系HFET，其作為通道層之未摻雜GaN層的下側(與表面電極相反的那側)為藍寶石基板且是絕緣的，所以會產生電流崩潰，不具實用性。另一方面，在傳導性的Si基板上形成GaN系HFET後，想要去除Si基板而達成高耐壓化時會產生電流崩潰。因此，目前，從電流崩潰的抑制的觀點無法去除之Si基板的耐壓，所以GaN系HFET的實用耐壓受限為數100V。相對於此，在本發明的場效電晶體(PSJ-FET)中，即便作為通道層之未摻雜GaN層(更一般而言為未摻雜InGaN層)的下側為絕緣基板，也不會 產生電流崩潰，所以藍寶石基板當然不用說，即便將Si基板使用於結晶成長的基底基板，藉由將其加以去除，也能製作無電流崩潰的高耐壓元件。
那麼，為了高耐壓化，將作為通道層之未摻雜GaN層的下部設為絕緣基板時的課題為散熱性。藍寶石的熱傳導率為大概30[W/mK]。在設Si基板為結晶成長的基底基板的情況下，當將其加以去除，採用以絕緣基板支持的構造時，其熱傳導性會成為問題。實際上，聚醯亞胺或環氧樹脂的熱傳導率為0.5至5[W/mK]。如此，不論是藍寶石、或設聚醯亞胺、環氧樹脂，熱傳導性都不佳，所以就這樣的話，會導致元件的溫度上升，所以無法實用化。
散熱的問題係可藉由將周知技術之覆晶技術進行改良適用而解決。覆晶技術係包含於配線技術的範疇，發展作為數位系高密度安裝技術。通常，封裝體內的(陶瓷)基板和晶片(die：chip)間的配線係藉由引線接合法進行，但為了晶片的接合區域的縮小化，使基板與晶片銲墊間經由銲球凸塊以面對面(face to face)的方式直接結合。此外，在發光二極體(LED)、雷射二極體(LD)等的發光元件中，為了散熱，使晶片的大致整面銲接與散熱基板(SUB-MOUNT SUBSTRATE)上，此亦為覆晶晶片的範疇。另一方面，對於GaN系元件的覆晶技術，就本案發明人所知，對於電子元件(電子傳輸元件)的報告幾乎沒有。
在覆晶技術中，為了使晶片散熱，必需要在接近晶片的發熱部的區域與散熱基板接合。在橫型高電流場效電晶體中，通常，閘極電極、源極電極及汲極電極均採用梳型構造(interdigital structure)，而較佳為在此梳齒狀的歐姆電極、即在源極電極及汲極電極使散熱基板直接熱接觸。圖54係顯示其例子。亦即，如圖54所示，例如，在Si基板上形成場效電晶體(PSJ-FET)(作為一例，顯示具有圖48所示之GaN系場效電晶體的構造的情況。)後，首先，以周知的方法去除Si基板，在露出的面形成絕緣層91。關於絕緣層91，例如，若是聚醯亞胺等的有機系材料、SOG(旋塗式玻璃)等的無機玻璃系材料，可藉由利用旋轉塗布法等形成。若是形成於藍寶石基板上的場效電晶體(PSJ-FET)，較佳為將藍寶石基板薄化處理到厚度100μm左右。源極電極88及汲極電極89係藉由鍍敷形成為數μm至10μm左右的高度之金屬柱狀。另一方面，準備在散熱基板92上形成有被圖案化成與源極電極88及汲極電極89大致相同尺寸的金屬層93、94，且在其上面形成有銲料層95(或銲球)之構成，使此散熱基板92的銲料層95在與源極電極88及汲極電極89對位的狀態與其接觸。作為散熱基板92，可使用例如Si基板、SiC基板、鑽石基板、BeO基板、CuW基板、CuMo基板、Cu基板、AlN基板等。其次，藉由在此狀態下進行加熱使銲料層95熔融以使源極電極88及汲極電極89和金屬層93、94熔接。在進行此熔接時，由於是藉由熔融的銲料的表面張力，使源極電極88及汲 極電極89與金屬層93、94相互自動對準，所以不需要對準精度。可藉由市販的晶片安裝器(die mounter)裝置來進行。此外，歐姆電極寬度、即源極電極88及汲極電極89的寬度，必須是對於散熱基板92上的金屬層93、94的圖案可藉由一般的晶片接合器對位之程度的寬度，但一般來說，只要為20μm以上則已足夠。在此安裝構造體中，作動時產生自場效電晶體的熱，會經由源極電極88及汲極電極89和金屬層93、94迅速地傳遞到散熱基板92，最後從散熱基板92散熱到外部。此外，亦可設成僅將源極電極88及汲極電極89中的一者(例如僅汲極電極89)經由金屬層93或金屬層94與散熱基板92連接，於此情況也同樣，最後可有效地從散熱基板92進行散熱。
圖55為顯示構成場效電晶體之晶片96與散熱基板92的整體圖的一例。散熱基板92上的金屬層93、94係分別形成為梳齒狀，此等金屬層93、94，係與在晶片96上形成為相互分離圖案之源極電極88及汲極電極89分別連接。在晶片96的外側的部分金屬層93、94，形成有引線接合用之寬幅的拉引電極銲墊部。於此情況，由於不需要在晶片96設置拉引電極銲墊，所以可節省引線接合區域的面積，可按其程度將晶片96小型化，進而降低場效電晶體的製造成本。將藉由引線接合法進行封裝之習知橫型功率電晶體的晶片的一例的照片顯示於圖56，作為參考。在此晶片中，於晶片中除了本質區(元件區域)外還需要有引線接合區域，所以晶片的面積會增大。
如上所述，根據此第5實施形態，藉由第1~第4實施形態之GaN系場效電晶體(PSJ-FET)與覆晶技術的組合，可實現新穎的安裝構造體。根據此安裝構造體，可獲得如次之優點。亦即，由於是將構成GaN系場效電晶體的晶片96覆晶安裝在散熱基板92上，所以作動時可使在晶片96發出的熱迅速地從散熱基板92散逸，可由此散熱基板92向外部有效率地進行散熱。因此，可抑制晶片96的溫度上升。此外，GaN系場效電晶體(PSJ-FET)的施加電壓的限制消失，可實現600V以上的超高耐壓GaN系場效電晶體。又，作為使用於結晶成長的基底基板，可使用藍寶石基板、Si基板等的任一者。此外，不必設置元件側的拉引銲墊電極區域，可使晶片尺寸減少到本質區的尺寸。如此，根據此第5實施形態，可在作為橫型高電流元件的GaN系場效電晶體產生迄今不曾有過的新價值價值。這在使用習知的場板技術中決對無法實現。
以上，雖具體說明本發明的實施形態及實施例，但本發明並不限定於上述實施形態及實施例，可依據本發明的技術思想，進行各種的變形。
例如，在上述的實施形態及實施例中列舉的數值、構造、形狀、材料等只是例子，亦可依需要使用與其相異的數值、構造、形狀、材料等。
例如，在圖29~圖33所示的GaN系場效電晶體中，亦可如圖29~圖33中的一點鏈線所示作成使未摻雜GaN層43延伸到其端面與汲極電極47接觸為 止。依此構成，藉由使未摻雜GaN層43發揮作為未摻雜AlxGa1-xN層42的表面保護膜(蓋層)之功能，可提升未摻雜AlxGa1-xN層42的表面安定性，進而可提升GaN系場效電晶體的特性。在圖29所示的GaN系場效電晶體中，進一步亦可如圖29中的一點鏈線所示，作成使未摻雜GaN層43延伸到其端面與閘極電極48接觸為止。此外，在圖32所示的GaN系場效電晶體中，進一步亦可如圖32中的一點鏈線所示作成使未摻雜GaN層43延伸到其端面與源極電極46接觸為止。又，在圖34~圖36所示的GaN系二極體中，亦可如圖34~圖36中的一點鏈線所示，作成使未摻雜GaN層53延伸到其端面與陰極電極57接觸為止。依此構成，藉由使未摻雜GaN層53發揮作為未摻雜AlxGa1-xN層52的表面保護膜之功能，可達成未摻雜AlxGa1-xN層52的表面安定性之提升，進而可達成GaN系二極體的特性之提升。在圖30所示的GaN系二極體中，進一步亦可如圖34中的一點鏈線所示，作成使未摻雜GaN層53延伸到其端面與陽極電極56接觸為止，在圖44所示的GaN系雙向場效電晶體中，亦可如圖44中的一點鏈線所示，作成使未摻雜GaN層43延伸到其端面與源極電極46a、46b接觸為止。依此構成，藉由使未摻雜GaN層43發揮作為未摻雜AlxGa1-xN層42的表面保護膜之功能，可達成未摻雜AlxGa1-xN層42的表面安定性之提升，進而可達成GaN系雙向場效電晶體的特性之提升。亦可依需要，在圖29~圖33所示的GaN系場效電晶體中，在圖34~圖36所 示的GaN系二極體及圖44所示的GaN系雙向場效電晶體中，將未摻雜AlxGa1-xN層42或者未摻雜AlxGa1-xN層52所露出的表面整體覆蓋以未摻雜GaN層43或者未摻雜GaN層53。
又，第1或第2實施形態之GaN系半導體元件中的常開型的場效電晶體，係可藉由與廉價的低耐壓Si電晶體之周知的疊接電路安裝，而達成常關型化。圖57A係表示使用此常開型場效電晶體T1與低耐壓常關型SiMOS電晶體T2之疊接電路。圖57B係表示使用此常開型場效電晶體T1與低耐壓常關型SiMOS電晶體T2之變形疊接電路。圖57C係表示使用此常開型場效電晶體T1、低耐壓常關型SiMOS電晶體T2、肖特基二極體D和電阻R之變形疊接電路。圖57D係表示使用此常開型場效電晶體T1、低耐壓常關型SiMOS電晶體T3、電容C和電阻R之變形疊接電路。在圖57A所示的疊接電路中，高耐壓側的常開型場效電晶體T1在導通時的閘極電壓(Vgs)為0V，而在此常開型場效電晶體T1中，施加正的閘極電壓是有效的。因此，使用圖57B、圖57C或圖57D所示的變形疊接電路是有效的。又，如此，使用疊接電路或者變形疊接電路並且將閘極驅動器配置在一個封裝體內，亦可藉由以往的周知技術來進行。

Claims (14)

  1. 一種半導體元件，其具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1 未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  2. 如請求項1之半導體元件，其中前述p型GaN接觸層係以台面型設置於前述p型GaN層上。
  3. 如請求項2之半導體元件，其中前述半導體元件為場效電晶體，前述未摻雜AlxGa1-xN層上的前述第2未摻雜GaN層及前述p型GaN層被圖案化成台面型，前述p型GaN接觸層以台面型設置於前述p型GaN層上，夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置源極電極及汲極電極，在前述p型GaN接觸層上設有兼作為閘極電極的前述p電極。
  4. 一種半導體元件的電氣機器，其具有至少一個半導體元件；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及 前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  5. 一種雙向場效電晶體，其具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)； 前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及 第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  6. 一種雙向場效電晶體的電氣機器，其具有一個或複數個雙向開關；至少一個前述雙向開關具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時， tR≧0.864/(x-0.134)+46.0[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  7. 一種半導體元件的安裝構造體，其具有構成半導體元件的晶片和覆晶安裝有前述晶片的安裝基板；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第 2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  8. 一種雙向場效電晶體的安裝構造體，其具有構成半導體元件的晶片和覆晶安裝有前述晶片的安裝基板；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之厚度為25nm以上47nm以下的未摻雜AlxGa1-xN層(0.17≦x≦0.35)；前述未摻雜AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧0.864/(x-0.134)+46.0[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀； 夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  9. 一種半導體元件，其具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層； 前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下之Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上之前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部 分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  10. 一種半導體元件的電氣機器，其具有至少一個半導體元件；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上之前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為 tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  11. 一種雙向場效電晶體，其具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上 1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上的前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜或未摻雜的AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及 第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  12. 一種雙向場效電晶體的電氣機器，其具有一個或複數個雙向開關；至少一個前述雙向開關具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上的前述未摻雜或已摻雜的AlxGa1-xN層所 構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜或已摻雜的AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極； 未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  13. 一種半導體元件的安裝構造體，其具有構成半導體元件的晶片、和覆晶安裝有前述晶片的安裝基板；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)；前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上的前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示， 將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述p電極接觸區域具有：p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg；及與前述p型GaN接觸層歐姆接觸的p電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
  14. 一種雙向場效電晶體的安裝構造體，其具有構成半導體元件的晶片、和覆晶安裝有前述晶片的安裝基板；前述半導體元件具有相互分離而設置的極化超接面區域和p電極接觸區域；前述極化超接面區域具有：第1未摻雜GaN層；前述第1未摻雜GaN層上之未摻雜或已摻雜的AlxGa1-xN層(0<x<1)； 前述未摻雜或已摻雜的AlxGa1-xN層上的第2未摻雜GaN層；及前述第2未摻雜GaN層上之摻雜有Mg的p型GaN層；前述未摻雜或已摻雜的AlxGa1-xN層係具有基準HEMT的二維電子氣體濃度為0.89×1013cm-2以上1.70×1013cm-2以下的Al組成x及厚度，其中該基準HEMT具有由前述第1未摻雜GaN層和前述第1未摻雜GaN層上的前述未摻雜或已摻雜的AlxGa1-xN層所構成的構造，且當將前述第2未摻雜GaN層的厚度以u[nm]表示，將前述p型GaN層的厚度以v[nm]表示，將前述p型GaN層的Mg濃度以w[cm-3]表示，將前述基準HEMT的二維電子氣體濃度以1012cm-2作為單位而以ns表示，將換算厚度tR定義為tR=u+v(1+w×10-18)時，tR≧24.2/(ns-7.83)+47.4[nm]成立；前述第2未摻雜GaN層及前述p型GaN層具有台面型的形狀；夾著前述第2未摻雜GaN層及前述p型GaN層而在前述未摻雜或已摻雜的AlxGa1-xN層上設置有第1源極電極及第2源極電極；前述p電極接觸區域具有：第1p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸且比前述p型GaN層摻雜有更高濃度的Mg； 第2p型GaN接觸層，其係設置成僅在前述p電極接觸區域與前述p型GaN層接觸，且與前述第1p型GaN接觸層分離且比前述p型GaN層摻雜有更高濃度的Mg；第1p電極，其係與前述第1p型GaN接觸層歐姆接觸且構成第1閘極電極；及第2p電極，其係與前述第2p型GaN接觸層歐姆接觸且構成第2閘極電極；未作動時，在前述未摻雜或已摻雜的AlxGa1-xN層與前述第2未摻雜GaN層之間的異質介面的附近的部分之前述第2未摻雜GaN層，形成二維電洞氣體，且在前述第1未摻雜GaN層與前述未摻雜或已摻雜的AlxGa1-xN層之間的異質介面的附近的部分之前述第1未摻雜GaN層，形成二維電子氣體。
TW103143764A 2014-04-18 2014-12-16 半導體元件、電氣機器、雙向場效電晶體及安裝構造體 TWI636567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-085984 2014-04-18
JP2014085984A JP5669119B1 (ja) 2014-04-18 2014-04-18 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体

Publications (2)

Publication Number Publication Date
TW201541634A TW201541634A (zh) 2015-11-01
TWI636567B true TWI636567B (zh) 2018-09-21

Family

ID=52569548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143764A TWI636567B (zh) 2014-04-18 2014-12-16 半導體元件、電氣機器、雙向場效電晶體及安裝構造體

Country Status (5)

Country Link
US (1) US9991335B2 (zh)
EP (1) EP2988324A4 (zh)
JP (1) JP5669119B1 (zh)
TW (1) TWI636567B (zh)
WO (1) WO2015159450A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109369B (zh) * 2010-06-24 2016-04-06 富士通株式会社 半导体装置
JP5828435B1 (ja) * 2015-02-03 2015-12-09 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
WO2017203849A1 (ja) * 2016-05-24 2017-11-30 株式会社デンソー 半導体装置
JP6614116B2 (ja) * 2016-05-24 2019-12-04 株式会社デンソー 半導体装置
EP3297161B1 (en) 2016-09-15 2019-08-21 Visic Technologies Ltd. Power device for high voltage and high current switching
JP2020017551A (ja) * 2016-11-15 2020-01-30 株式会社桑田 蓄電モジュールおよび蓄電モジュール急速充電システム
JP6815509B2 (ja) * 2016-11-24 2021-01-20 ヴィジック テクノロジーズ リミテッド 高電圧および高電流スイッチング用の電源デバイス
FR3059467B1 (fr) * 2016-11-29 2019-05-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction a structure verticale
JP6769400B2 (ja) 2017-06-26 2020-10-14 株式会社デンソー 半導体装置
JP6831312B2 (ja) * 2017-09-20 2021-02-17 トヨタ自動車株式会社 ダイオード
US10644142B2 (en) * 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
JP7045035B2 (ja) * 2017-12-27 2022-03-31 株式会社デンソー 半導体装置
US10672877B2 (en) * 2018-02-06 2020-06-02 Integrated Device Technology, Inc. Method of boosting RON*COFF performance
TWI748233B (zh) * 2018-08-29 2021-12-01 美商高效電源轉換公司 具有降低導通電阻之橫向功率元件
WO2020095510A1 (ja) * 2018-11-08 2020-05-14 パナソニックＩｐマネジメント株式会社 双方向スイッチ、電気装置及びマルチレベルインバータ
WO2020230434A1 (ja) * 2019-05-10 2020-11-19 ローム株式会社 窒化物半導体装置およびその製造方法
JP6708866B1 (ja) * 2019-05-31 2020-06-10 新電元工業株式会社 分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
FR3100927B1 (fr) * 2019-09-12 2022-09-09 Commissariat Energie Atomique Dispositif electronique de puissance a super-jonction
JP7371484B2 (ja) * 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード
JP7374486B2 (ja) * 2020-05-27 2023-11-07 株式会社パウデック 半導体回路
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
US11961837B2 (en) * 2021-01-08 2024-04-16 The Board Of Trustees Of The Leland Stanford Junior University Semiconductor apparatuses and methods involving diamond and GaN-based FET structures
JP6941903B1 (ja) * 2021-02-15 2021-09-29 株式会社パウデック ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
JP6941904B1 (ja) * 2021-03-11 2021-09-29 株式会社パウデック ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
JP7061779B1 (ja) 2021-09-03 2022-05-02 株式会社パウデック ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
US20230170407A1 (en) * 2021-03-11 2023-06-01 Powdec K.K. NORMALLY-OFF MODE POLARIZATION SUPER JUNCTION GaN-BASED FIELD EFFECT TRANSISTOR AND ELECTRICAL EQUIPMENT
US20220360187A1 (en) * 2021-05-04 2022-11-10 Enphase Energy, Inc. Gallium nitride bi-directional high electron mobility transistor in switched-mode neutral forming device applications
CN113394283B (zh) * 2021-06-25 2023-04-14 电子科技大学 具有复合层结构的高压hemt器件
CN113594243A (zh) * 2021-07-21 2021-11-02 电子科技大学 一种渐变极化掺杂的增强型GaN纵向场效应晶体管
CN113972270A (zh) * 2021-09-10 2022-01-25 华为技术有限公司 场效应管、其制备方法及电子电路
US11888027B2 (en) * 2021-12-22 2024-01-30 Texas Instruments Incorporated Monolithic integration of high and low-side GaN FETs with screening back gating effect
CN114447103B (zh) * 2022-01-26 2023-04-25 电子科技大学 一种具有逆向导通能力的GaN RC-HEMT

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109761A (ja) * 2009-11-16 2011-06-02 Panasonic Corp 電力変換モジュール及びそれを用いた電力変換装置あるいはモータ駆動装置あるいは空気調和機
WO2011162243A1 (ja) * 2010-06-24 2011-12-29 ザ ユニバーシティ オブ シェフィールド 半導体素子
JP2013239735A (ja) * 2013-07-29 2013-11-28 Panasonic Corp 電界効果トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190008B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 장치의 정전하 보호 장치
US7091524B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP5344445B2 (ja) 2005-11-11 2013-11-20 独立行政法人産業技術総合研究所 半導体素子
JP2007142198A (ja) * 2005-11-18 2007-06-07 Rohm Co Ltd 半導体レーザ及び半導体レーザ製造方法
JP4712683B2 (ja) * 2006-12-21 2011-06-29 パナソニック株式会社 トランジスタおよびその製造方法
JP2009117485A (ja) 2007-11-02 2009-05-28 Panasonic Corp 窒化物半導体装置
JP2009200395A (ja) * 2008-02-25 2009-09-03 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP2011233751A (ja) * 2010-04-28 2011-11-17 Panasonic Corp 窒化物半導体トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109761A (ja) * 2009-11-16 2011-06-02 Panasonic Corp 電力変換モジュール及びそれを用いた電力変換装置あるいはモータ駆動装置あるいは空気調和機
WO2011162243A1 (ja) * 2010-06-24 2011-12-29 ザ ユニバーシティ オブ シェフィールド 半導体素子
JP2013239735A (ja) * 2013-07-29 2013-11-28 Panasonic Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
US9991335B2 (en) 2018-06-05
JP2015207610A (ja) 2015-11-19
EP2988324A4 (en) 2017-06-14
WO2015159450A1 (ja) 2015-10-22
EP2988324A1 (en) 2016-02-24
JP5669119B1 (ja) 2015-02-12
TW201541634A (zh) 2015-11-01
US20160093691A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
TWI636567B (zh) 半導體元件、電氣機器、雙向場效電晶體及安裝構造體
JP5828435B1 (ja) 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
US9502398B2 (en) Composite device with integrated diode
US9041067B2 (en) Integrated half-bridge circuit with low side and high side composite switches
US9281388B2 (en) Composite semiconductor device with a SOI substrate having an integrated diode
JP4645313B2 (ja) 半導体装置
US11056584B2 (en) Semiconductor device
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
US20170110598A1 (en) Field effect diode and method of manufacturing the same
CN109155255B (zh) 半导体装置
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
Kachi Current status of GaN power devices
US8907377B2 (en) High electron mobility transistor and method of manufacturing the same
JP5643783B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族ダイオードを含む積層複合デバイス
KR20150064603A (ko) 반도체 소자 및 그 제조방법
Wei et al. GaN integrated bridge circuits on bulk silicon substrate: Issues and proposed solution
JP2014060358A (ja) 半導体装置
JP7176475B2 (ja) 半導体装置
KR102241012B1 (ko) 다이오드 내장형 반도체 소자
KR20140013194A (ko) 하이브리드 트랜지스터