TWI610424B - 主動矩陣基板 - Google Patents

主動矩陣基板 Download PDF

Info

Publication number
TWI610424B
TWI610424B TW104105160A TW104105160A TWI610424B TW I610424 B TWI610424 B TW I610424B TW 104105160 A TW104105160 A TW 104105160A TW 104105160 A TW104105160 A TW 104105160A TW I610424 B TWI610424 B TW I610424B
Authority
TW
Taiwan
Prior art keywords
drain
source
electrode
connection region
tft
Prior art date
Application number
TW104105160A
Other languages
English (en)
Other versions
TW201535692A (zh
Inventor
富田雅裕
上田直樹
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201535692A publication Critical patent/TW201535692A/zh
Application granted granted Critical
Publication of TWI610424B publication Critical patent/TWI610424B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

主動矩陣基板(100)係包含設置有複數個像素之顯示區域(R1)、及設置於顯示區域之周圍之邊框區域(R2)，且具備於邊框區域中構成驅動電路之複數個周邊電路TFT(5)，複數個周邊電路TFT之各者係具有閘極電極(12)、源極電極(16)、汲極電極(18)、及氧化物半導體層(14)，且於複數個周邊電路TFT中之至少一部分中，非對稱地形成有氧化物半導體層與源極電極之連接區域即源極連接區域(Rs)、及氧化物半導體層與汲極電極之連接區域即汲極連接區域(Rd)。

Description

主動矩陣基板
本發明係關於顯示裝置等所使用之主動矩陣基板，尤其關於具備氧化物半導體TFT之主動矩陣基板。
使用於液晶顯示裝置等之主動矩陣基板係於各像素具備薄膜電晶體(Thin Film Transistor：以下稱為「TFT」)等之開關元件。作為此種開關元件，先前廣泛使用將非晶矽膜作為活性層之TFT(以下稱為「非晶矽TFT」)或將多結晶矽膜作為活性層之TFT(以下稱為「多結晶矽TFT」)。
近年來，作為TFT之活性層之材料，進行使用非晶矽或多結晶矽以外之材料之嘗試。例如，於專利文獻1中，記述有藉由InGaZnO(由銦、鎵、鋅構成之氧化物)等之氧化物半導體膜而形成TFT之活性層之液晶顯示裝置。將此種TFT稱為「氧化物半導體TFT」。
氧化物半導體TFT可以較非晶矽TFT更高之速度進行動作。又，氧化物半導體膜係以較多結晶矽膜更簡便之製程而形成，亦可應用於需要大面積之裝置。因此，氧化物半導體TFT係作為可抑制製造步驟數或製造成本而製作之高性能主動元件，推進對顯示裝置等之利用。
又，因氧化物半導體之遷移率較高，故與先前之非晶矽TFT相比，即使尺寸小型化亦可獲得同等以上之性能。因此，只要使用氧化物半導體TFT製作主動矩陣基板，即可降低像素內之TFT之佔有面 積，而提高像素開口率。藉此，可抑制背光燈之光量且進行較亮之顯示，從而可實現低電力消耗。
尤其，在用於智慧型手機等之小型、高精細之顯示裝置中，因配線之最小寬度限制(處理規則)等，而不易提高像素之開口率。因此，只要使用氧化物半導體TFT提高像素開口率，即可抑制電力消耗且進行高精細之圖像之顯示。
又，因氧化物半導體TFT之關態洩漏特性優秀，故亦可利用降低圖像之重寫頻率而進行顯示之方式。例如，於靜態圖像顯示時等，可以用1秒1次之頻率重寫圖像資料之方式動作。此種驅動方式被稱為休止驅動方式或低頻驅動方式等。藉由利用休止驅動方式，可大幅度削減顯示裝置之電力消耗。
[先前技術文獻] [專利文獻]
專利文獻1：日本特開2012-134475號公報
專利文獻2：國際公開第2011/024499號
專利文獻3：日本特開2012-74681號公報
於液晶顯示裝置用之主動矩陣基板中，分別設置於顯示區域內之各像素之TFT(以下有時稱為像素TFT)之源極電極係連接於信號線，汲極電極係連接於像素電極。像素TFT導通時，經由信號線對像素電極施加像素電壓。又，像素TFT斷開之期間中，像素電壓係藉由液晶電容Clc或輔助電容Ccs等保持。
於像素TFT中，斷開期間中的汲極電極之電位並非那般高者。因此，只要使用氧化物半導體TFT，即較容易抑制關態洩漏電流。
另一方面，於一般之主動矩陣基板中，於顯示區域之外側設置 有用以配置連接端子或驅動電路之邊框區域。又，已知有於邊框區域中，於基板上單片式(一體化)形成閘極驅動器或源極驅動器等之驅動電路之技術。該等單片式驅動器係包含有例如使用複數個TFT(以下有時稱為周邊電路TFT)構成之位移暫存器。例如於專利文獻2，揭示有具備分別與閘極配線連接之複數段之位移暫存器之單片式閘極驅動器之構成。
單片式驅動器係可與像素TFT同時，即，利用製作像素TFT之製程製作。在由氧化物半導體形成像素TFT及周邊電路TFT之活性層之情形時，可將各TFT之尺寸設得較小。因此，於狹小之邊框區域中，亦可設置包含複數個周邊電路TFT之單片式驅動器。根據此種構成，因不必如先前般將驅動器用之IC晶片安裝於基板上，故可削減零件個數或製造步驟數。又，因可將驅動器配置於狹小之區域，故亦可謀求邊框區域之狹小化。
但，由本發明者確認，於使用氧化物半導體TFT作為周邊電路TFT之情形時，若將TFT之尺寸(尤其通道長度)設計得較小，則亦存在關態洩漏特性惡化之情形。於周邊電路TFT中，包含有斷開時汲極電位相對於源極電位之大小(源極/汲極間電壓)較像素TFT之情形要大者。因此，於周邊電路TFT中，有產生不對像素TFT造成問題之斷開時之絕緣破壞，而增大洩漏電流之虞。
作為提高TFT之關態洩漏特性(即，使TFT高耐壓化)之技術，例如於專利文獻3中，揭示有以降低閘極電極與汲極電極之重疊面積之方式，將其等設為偏置構造之構成。然而，於專利文獻3記述之TFT中，雖可期待高耐壓化，但因閘極電極與汲極電極係偏差配置，故而有致使導通電流減少之虞。又，因輔助閘極電極為必需者，故隨著TFT之面積之增大，若將此種構成應用於周邊電路TFT，則存在難以實現窄邊框之問題。
本發明係為解決上述問題而完成者，其目的在於提供一種具備耐壓性優秀之氧化物半導體TFT之主動矩陣基板。
本發明之實施形態之主動矩陣基板係包含設置有複數個像素之顯示區域、及設置於上述顯示區域外側之邊框區域，且具備於上述邊框區域中構成驅動電路之複數個周邊電路TFT者；上述複數個周邊電路TFT之各者係具有：閘極電極；氧化物半導體層，其配置為以與上述閘極電極絕緣之狀態與上述閘極電極至少部分重疊；及連接於上述氧化物半導體層之源極電極以及汲極電極；且於上述複數個周邊電路TFT中之至少一部分之周邊電路TFT中，非對稱地形成有上述氧化物半導體層與上述源極電極之連接區域即源極連接區域、及上述氧化物半導體層與上述汲極電極之連接區域即汲極連接區域。
於某實施形態中，上述汲極連接區域之寬度較上述源極連接區域之寬度要小。
於某實施形態中，上述汲極連接區域之面積較上述源極連接區域之面積要小。
於某實施形態中，上述汲極電極之寬度較上述源極電極之寬度要小。
於某實施形態中，進而包含：絕緣層，其係介存於上述氧化物半導體層與上述源極電極及上述汲極電極之間者，且於與上述源極電極及上述汲極電極對應之位置形成有源極接觸孔及汲極接觸孔；上述源極電極及上述汲極電極係分別於上述源極接觸孔及上述汲極接觸孔之內部與上述氧化物半導體層連接，上述源極接觸孔與上述汲極接觸孔具有不同形狀。
於某實施形態中，於上述絕緣層上設置有上述閘極電極。
於某實施形態中，於上述絕緣層下設置有上述閘極電極。
於某實施形態中，上述複數個周邊電路TFT係包含：周邊電路TFT，其係以上述非對稱形成有上述源極連接區域與上述汲極連接區域；及周邊電路TFT，其係對稱地形成有上述源極連接區域與上述汲極連接區域。
於某實施形態中，以於上述非對稱地形成有上述源極連接區域與上述汲極連接區域之周邊電路TFT之斷開期間中，施加於上述汲極電極之電壓為20V以上之方式構成。
於某實施形態中，上述氧化物半導體層係包含選自含In、Ga、及Zn之群之至少1種元素。
於某實施形態中，上述氧化物半導體層係包含In-Ga-Zn-O系半導體，上述In-Ga-Zn-O系半導體係包含結晶質部分。
根據本發明之實施形態，可於設置於主動矩陣基板之氧化物TFT中實現高耐壓化，且抑制關態洩漏電流。
2‧‧‧閘極匯流排線
4‧‧‧源極匯流排線
5‧‧‧TFT(周邊電路TFT)
6‧‧‧源極線
8‧‧‧汲極線
10‧‧‧基板
11‧‧‧緩衝層
12‧‧‧閘極電極
14‧‧‧氧化物半導體層
14'‧‧‧氧化物半導體層
14C‧‧‧通道區域
16‧‧‧源極電極
18‧‧‧汲極電極
20‧‧‧閘極絕緣層
22‧‧‧層間絕緣層
24‧‧‧蝕刻擋止層
24'‧‧‧蝕刻擋止層
50‧‧‧像素TFT
52‧‧‧TFT
53‧‧‧TFT
53'‧‧‧TFT
54a‧‧‧TFT
54b‧‧‧TFT
90‧‧‧TFT
92‧‧‧閘極電極
94‧‧‧氧化物半導體層
94C‧‧‧通道區域
96‧‧‧源極電極
98‧‧‧汲極電極
100‧‧‧主動矩陣基板
110‧‧‧閘極驅動器
112‧‧‧位移暫存器
112A‧‧‧雙穩態電路
120‧‧‧源極驅動器
Acd‧‧‧面積
Acs‧‧‧面積
Ad‧‧‧面積
As‧‧‧面積
C‧‧‧中央直線
CAP1‧‧‧電容器
Ccs‧‧‧輔助電容
CHD‧‧‧汲極接觸孔
CHS‧‧‧源極接觸孔
Clc‧‧‧液晶電容
CLR‧‧‧清除信號
CK1‧‧‧第1閘極時脈信號
CK1B‧‧‧第2閘極時脈信號
CK2‧‧‧第3閘極時脈信號
CK2B‧‧‧第4閘極時脈信號
CKA‧‧‧時脈信號
CKB‧‧‧時脈信號
CKC‧‧‧時脈信號
CKD‧‧‧時脈信號
MA‧‧‧薄膜電晶體
MB‧‧‧薄膜電晶體
MD‧‧‧薄膜電晶體
ME‧‧‧薄膜電晶體
MF‧‧‧薄膜電晶體
MI‧‧‧薄膜電晶體
MJ‧‧‧薄膜電晶體
MK‧‧‧薄膜電晶體
ML‧‧‧薄膜電晶體
MN‧‧‧薄膜電晶體
N1‧‧‧第1節點
N2‧‧‧第2節點
OUT‧‧‧輸出端子
Px‧‧‧像素
Q‧‧‧狀態信號
Qn‧‧‧狀態信號
R‧‧‧重設信號
R1‧‧‧顯示區域
R2‧‧‧邊框區域
Rd‧‧‧汲極連接區域
Rs‧‧‧源極連接區域
S‧‧‧設置信號
Vgh‧‧‧閘極導通電壓
VSS‧‧‧直流電壓
Wd‧‧‧寬
Ws‧‧‧寬
圖1係顯示比較例之氧化物半導體TFT之構成之俯視圖。
圖2係顯示本發明之實施形態1之主動矩陣基板之俯視圖。
圖3係顯示實施形態1之TFT之構成之圖，(a)為俯視圖，(b)為沿著(a)之x-x線之剖面圖。
圖4係用以說明圖3(a)及(b)所示之TFT之源極連接區域及汲極連接區域之寬度或面積之大小關係之俯視圖。
圖5係顯示源極/汲極非對稱構造(S/D非對稱)之情形、與源極/汲極對稱構造(S/D對稱)之情形時，相對於斷開時之施加電壓之大小之汲極電流(洩漏電流)之大小之圖表。
圖6係顯示實施形態1之單片式閘極驅動器之電路圖。
圖7係顯示實施形態1之閘極驅動器所含之雙穩態電路之圖。
圖8係顯示實施形態2之TFT之構成之圖，(a)為俯視圖，(b)為沿著(a)之x-x線之剖面圖。
圖9係用以說明圖8(a)及(b)所示之TFT之源極連接區域及汲極連接區域之寬度或面積之大小關係之俯視圖。
圖10係顯示實施形態3之TFT之構成之圖，(a)為俯視圖，(b)為沿著(a)之x-x線之剖面圖。
圖11係用以說明圖10(a)及(b)所示之TFT之源極連接區域及汲極連接區域之寬度或面積之大小關係之俯視圖。
圖12係顯示實施形態3之變化例之TFT之構成之俯視圖。
圖13係顯示實施形態4之TFT之構成之俯視圖，(a)及(b)係分別顯示不同之形態。
以下，參照圖式，說明本發明之實施形態之主動矩陣基板(TFT基板)，但本發明並非限定於下述實施形態。
本發明之實施形態之主動矩陣基板係適宜使用於以例如縱向電場模式(例如，VA(Vertical Alignment：垂直對準)、TN(Twisted Nematic：扭轉向列))或橫向電場模式(例如，IPS(In Plane Switching：面板內切換)、FFS(Fringe Field Switching：邊緣場切換))進行動作之液晶顯示裝置。又，亦適宜使用於有機EL顯示裝置等其他顯示裝置。又，本發明之實施形態之主動矩陣基板中形成之TFT之構造亦可應用於使用TFT構成之功率設備(例如，電源電路、高電壓I/O設備等)。
於本發明之實施形態之主動矩陣基板，設置有顯示區域、及顯示區域外側之邊框區域。於顯示區域內，複數個像素配置成矩陣狀，於複數個像素之各者設置有作為主動元件之像素TFT。又，於邊框區域設置單片式驅動器之情形，於邊框區域設置有構成單片式驅動器之 複數個周邊電路TFT。
此處，針對於周邊電路TFT中可能產生之斷開時之絕緣破壞進行說明。圖1係顯示設置於邊框區域之比較例之TFT90(周邊電路TFT)之俯視圖。TFT90亦可為構成單片式閘極驅動器之位移暫存器所含者，例如，可為其汲極連接於閘極配線之輸出緩衝電晶體。
TFT90係具有閘極電極92、覆蓋閘極電極92之閘極絕緣層(未圖示)、及以介隔閘極絕緣層而重疊於閘極電極92上之方式設置之島狀之氧化物半導體層94。又，於氧化物半導體層94，分別連接有源極電極96及汲極電極98。源極電極96及汲極電極98係以於其等間形成通道區域94C之方式相對於彼此分離而配置。
如圖1所示，源極電極96及汲極電極98係分別作為橫穿氧化物半導體層94之端部而直線狀延伸之源極線6及汲極線8之一部分而設置。於該構成中，源極線6與氧化物半導體層94之連接區域(以下，有時稱為源極連接區域Rs)為與TFT90之源極電極96對應之區域，汲極線8與氧化物半導體層94之連接區域(以下，有時稱為汲極連接區域Rd)為與TFT90之汲極電極98對應之區域。TFT90之通道區域94C係設置於源極連接區域Rs與汲極連接區域Rd之間，其通道寬度係與氧化物半導體層94之寬度實質性相等。
另，於本說明書中，氧化物半導體層之寬度及通道寬度係指相對於自源極電極朝向汲極電極之方向(有時稱為通道電流方向)正交之方向(有時稱為寬度方向)之氧化物半導體層及通道區域之尺寸。又，所謂通道長度係指相對於自源極電極朝向汲極電極之方向平行之方向之通道區域之尺寸。又，稱為源極連接區域Rs(或源極電極)之寬度及汲極連接區域(或汲極電極)之寬度之情形，係指上述寬度方向之各者之尺寸。
為了使邊框區域狹小化，較佳為儘量密集配置複數個TFT90。只 要採用如上所述將源極電極96及汲極電極98作為源極線6及汲極線8之一部分設置之構成，即可縮小各個TFT90之尺寸。因此，可將多個TFT90集約配置於較狹窄之區域。
然而，此種構成之TFT90係因汲極電極98與氧化物半導體層94之重疊面積較大，故汲極電極側之電位較高時，有TFT斷開時(施加於閘極電壓92之閘極電壓Vg為不滿臨限值電壓Vth之狀態)洩漏電流於源極/汲極間流動之虞。
於閘極驅動器所含之周邊電路TFT，包含有較像素TFT於斷開時施加更高之汲極電壓者。於TFT90之斷開期間將高電壓施加於汲極電極98側之情形時，於氧化物半導體層94與汲極電極98之間產生靜電電容結合，而氧化物半導體層94之通道區域94C活性化，藉此，可認為洩漏電流增大。
為了提高TFT之斷開時之耐壓性，可考慮縮窄TFT之通道寬度，增長通道長度。然而，該情形時，會產生導通電流易降低之問題。又，由於為了確保通道長度而使元件尺寸變大，因而閘極驅動器之佈局面積增加，難以實現窄邊框化。
因此，本發明者考慮將周邊電路TFT中汲極電極與氧化物半導體層之連接區域(源極連接區域Rs)之寬度或面積設為較源極電極與氧化物半導體層之連接區域(汲極連接區域Rd)之寬度或面積小。該構成係可藉由例如將汲極電極之寬度設定得較源極電極之寬度小而實現。該情形時，與圖1所示之先前之一般周邊電路TFT之構成不同，源極連接區域Rs與汲極連接區域Rd具有非對稱之形狀。於本說明書中，有時將此種構造稱為源極/汲極非對稱構造。
藉由如此將汲極連接區域之寬度或面積設得比源極連接區域之寬度或面積小，於TFT斷開時對汲極側施加高電壓時，亦可降低汲極電位對通道電位造成之影響，且抑制洩漏電流。又，因可不增加通道 長度而抑制洩漏電流，故可藉由將TFT之尺寸設計得相對較小而實現窄邊框化。再者，因可充分確保源極連接區域之面積，且通道長度相對較短，故亦可防止導通電流之降低。
另，可於周邊電路TFT中尤其需要高耐壓化之TFT(即，斷開時施加於汲極電極之電壓相對較大之TFT)中，選擇性應用上述之源極/汲極非對稱構造，對其他TFT應用如圖1所示之源極/汲極對稱構造。
作為必須高耐壓化之TFT，例舉構成單片式閘極驅動器之位移暫存器中，相對於如下述以藉由自舉起動而導通之方式設計之TFT(例如輸出緩衝電晶體)之閘極，連接有其汲極之多種TFT。在將源極/汲極非對稱構造僅應用於此種特定之TFT之情形時，於單片式閘極驅動器中，源極/汲極非對稱構造之TFT、與源極/汲極對稱構造之TFT混雜。
以下，說明本發明之實施形態之主動矩陣基板之更具體之構成。
(實施形態1)
圖2係示意性顯示實施形態1之主動矩陣基板100之整體構成之俯視圖。主動矩陣基板100係具有顯示區域R1、設置於顯示區域R1之外側之非顯示區域即邊框區域R2。在圖2所示之態樣中，邊框區域R2係作為位於顯示區域R1之上側及左側之帶狀區域而設置。但邊框區域R2亦可以其他態樣設置，例如亦可僅設置於顯示區域R1之下側。
於顯示區域R1中，複數個像素Px排列成矩陣狀。各像素Px係具備作為開關元件之像素TFT50。像素TFT50之閘極係連接於沿水平方向(列方向)延伸之閘極匯流排線2，像素TFT50之源極係連接於沿垂直方向(行方向)延伸之源極匯流排線4。又，像素TFT50之汲極係連接於像素電極。
又，於邊框區域R2中，閘極驅動器110及源極驅動器120分別設置於顯示區域R1之左側及上側之帶狀區域。本實施形態中閘極驅動 器110為單片式閘極驅動器，即利用用以製作像素TFT50等之製造製程而於基板上一體形成之電路。另，源極驅動器120亦可與閘極驅動器110同樣作為於基板上單片式形成之驅動器而設置，又可藉由安裝IC晶片而設置。
閘極驅動器110係經由相對於沿列方向排列之複數個像素Px共通連接之閘極匯流排線2，於像素TFT50之閘極電極供給閘極電壓Vg。更詳細而言，閘極驅動器110係具備相對於沿列方向彼此平行延伸之複數條閘極匯流排線2之各者分別連接之複數個位移暫存器112，且以於特定時序對各列之像素Px各者依序供給閘極導通電壓Vgh之方式構成。
圖3(a)及(b)係顯示構成閘極驅動器110之位移暫存器112所含之複數個TFT中一部分之TFT5(周邊電路TFT)之構成之俯視圖及剖面圖。TFT5係如下所述，亦可為例如構成位移暫存器112之複數個TFT中特別需要高耐壓化之特定TFT。
本實施形態之TFT5係於絕緣基板10上具有閘極電極12、覆蓋閘極電極12之閘極絕緣層20、及以介隔閘極絕緣層20重疊於閘極電極12之上之方式設置之島狀之氧化物半導體層14。又，於氧化物半導體層14之上表面，連接有以彼此分開之方式設置之源極電極16及汲極電極18，且於源極電極16與汲極電極18之間形成有氧化物半導體層14之通道區域14C。對閘極電極12施加有導通電壓Vgh時，TFT5為導通狀態，源極電極16與汲極電極18經由氧化物半導體層14而電性導通。
於TFT5中，源極電極16係作為橫穿氧化物半導體層14之左端部而沿垂直方向直線狀延伸之源極線6(圖2所示之源極匯流排線4)之一部分設置。於該構成中，源極電極16係與源極線6和氧化物半導體層14之連接區域(源極連接區域Rs)對應之部分。又，源極電極16(或源極連接區域Rs)之寬度係與氧化物半導體層14之寬度相同。另，於本實 施形態之TFT5中，除了氧化物半導體層14之外，於源極線6之下亦存在閘極電極12。
另一方面，汲極電極18係與源極電極16不同，為了收納於氧化物半導體層14之寬度方向內側而設置具有更狹窄之寬度。汲極電極18係具有朝源極電極16於圖中自右向左突出之形狀，於其前端部形成有與氧化物半導體層14之連接區域Rd。另，雖未圖示，但連接於汲極電極18之與源極電極16側相反之側之汲極線亦可與源極線6平行而設置。該汲極線係以不覆蓋例如氧化物半導體層14之方式設置，亦可略微與氧化物半導體層14之右端部重疊。
圖4係用以說明TFT5之源極電極16(或源極連接區域Rs)之寬度Ws、汲極電極18(或汲極連接區域Rd)之寬度Wd、源極連接區域Rs之面積As、汲極連接區域Rd之面積Ad等之大小關係之圖。
如圖4所示，汲極連接區域Rd之寬度Wd係較源極連接區域Rs之寬度Ws小。又，汲極連接區域Rd之面積Ad係較源極連接區域Rs之面積As小。藉由此種源極/汲極非對稱構造，於汲極側施加高電壓之情形亦可抑制關態洩漏電流。
為了防止導通電流下降且有效抑制關態洩漏電流，汲極連接區域Rd之寬度Wd係設定為源極連接區域Rs之寬度Ws之例如0.5倍以上0.8倍以下。又，汲極連接區域Rd之面積Ad係設定為源極連接區域Rs之面積As之例如0.5倍以上0.8倍以下。
於該構成中，形成於源極連接區域Rs與汲極連接區域Rd之間之實效通道區域14C係形成為將源極電極16之邊緣設為下底，並將汲極電極18之邊緣設為上底之梯形狀。以通過通道電流方向之源極/汲極中央部且與通道電流方向正交之直線C分割該通道區域14C時，汲極電極18側之實效通道區域之面積Acd較源極電極16側之實效通道區域之面積Acs要小。
另，上述實效通道區域14C係為方便而作為由源極連接區域Rs之邊緣、汲極連接區域Rd之邊緣、及連結該等端彼此之2條直線包圍之梯形區域予以說明，實際上，氧化物半導體層14之梯形區域附近之外側部分亦可作為TFT5之通道發揮功能。
圖5係顯示關於氧化物半導體TFT中採用源極/汲極非對稱構造(S/D非對稱：圖3)之情形、與採用源極/汲極對稱構造(S/D對稱：圖1)之情形之各者，相對於斷開時(Vg=0)之源極電壓或汲極電壓之大小之汲極電流之大小(即洩漏電流之大小)。比較圖5之虛線所示之圖表(S/D非對稱)與實線所示之圖表(S/D對稱)可知，採用S/D非對稱時可抑制洩漏電流。
其次，參照圖6及圖7，說明圖2所示之閘極驅動器110之構成例。另，與圖6及圖7所示之閘極驅動器110同樣之構成記述於國際公開第2011/024499號(專利文獻2)。為參考，而將國際公開第2011/024499號之揭示內容全部援用於本說明書。
圖6係顯示閘極驅動器110之電路構成例之圖。如圖示，閘極驅動器110係由複數段之位移暫存器112構成。各段之位移暫存器112係與像素矩陣之各列對應。
位移暫存器112係包含2a個雙穩態電路，各個雙穩態電路係以可藉由觸發信號切換輸出2個穩定狀態中一者之穩定狀態之方式構成。於雙穩態電路之各者，設置有接收4相之時脈信號CKA、CKB、CKC、CKD之輸入端子、接收設置信號S之輸入端子、接收重設信號R之輸入端子、接收清除信號CLR之輸入端子、接收低電位之直流電壓VSS之輸入端子、及輸出狀態信號Q之輸出端子。
又，於邊框區域之外周部分，設置有閘極時脈信號(第1閘極時脈信號CK1、第2閘極時脈信號CK1B、第3閘極時脈信號CK2、及第4閘極時脈信號CK2B)用之幹配線、低電位之直流電壓VSS用之幹配線、 清除信號CLR用之幹配線。
圖7係顯示雙穩態電路112A(位移暫存器112之1段量之構成)之更詳細之構成之電路圖。如圖7所示，雙穩態電路112A係具備10個薄膜電晶體(MA、MB、MI、MF、MJ、MK、ME、ML、MN、及MD)、及電容器CAP1。又，該雙穩態電路112A係具備接收時脈信號CKA、CKB、CKC、CKD之輸入端子、接收設置信號S之輸入端子、接收重設信號R之輸入端子、接收清除信號CLR之輸入端子、及輸出狀態信號Qn之輸出端子OUT。
薄膜電晶體MB之源極端子、薄膜電晶體MA之汲極端子、薄膜電晶體MJ之閘極端子、薄膜電晶體ME之汲極端子、薄膜電晶體ML之汲極端子、薄膜電晶體MI之閘極端子、電容器CAP1之一端係彼此連接。另，為求簡便而將該等彼此連接之配線部稱為「第1節點」，且於圖中以符號N1表示。
又，薄膜電晶體MJ之汲極端子、薄膜電晶體MK之汲極端子、薄膜電晶體MF之源極端子、薄膜電晶體ME之閘極端子係彼此連接。另，為求簡便而將該等彼此連接之配線部稱為「第2節點」，且於圖中以符號N2表示。
於該構成中，圖左側所示之薄膜電晶體MA係在清除信號CLR成為高位準時，將第1節點N1之電位設定成低位準。另一方面，薄膜電晶體MB係在設置信號S成為高位準時，將第1節點N1之電位設定成高位準。
又，圖右側所示之薄膜電晶體MI係作為輸出緩衝電晶體而發揮功能，且在第1節點N1之電位成為高位準時，將第1時脈信號CKA之電位施加於輸出端子。又，圖中央上部所示之薄膜電晶體MF係在第3時脈信號CKC成為高位準時，將第2節點N2之電位設為高位準。
薄膜電晶體MJ係在第1節點N1之電位成為高位準時，將第2節點 N2之電位設為低位準。於選擇有連接於該雙穩態電路112A之輸出端子OUT之閘極匯流排線之期間中，若第2節點N2成為高位準，且薄膜電晶體ME成為導通狀態，則第1節點N1之電位降低，且薄膜電晶體MI成為斷開狀態。為了防止此種現象，而設置有薄膜電晶體MJ。
薄膜電晶體MK係在第4時脈信號CKD成為高位準時，將第2節點N2之電位設為低位準。若未設置薄膜電晶體MK，則選擇期間以外之期間中，第2節點N2之電位始終為高位準，而於薄膜電晶體ME持續施加偏壓電壓。於是，薄膜電晶體ME之臨限值電壓上升，且薄膜電晶體ME作為開關不再充分發揮功能。為了防止此種現象，而設置有薄膜電晶體MK。
薄膜電晶體ME係在第2節點N2之電位成為高位準時，將第1節點N1之電位設為低位準。薄膜電晶體ML係在重設信號R成為高位準時，將第1節點N1之電位設為低位準。薄膜電晶體MN係在重設信號R成為高位準時，將輸出端子之電位設為低位準。薄膜電晶體MD係在第2時脈CKB成為高位準時，將輸出端子OUT之電位設為低位準。電容器CAP1係作為用以於選擇有連接於該雙穩態電路112A之輸出端子OUT之閘極匯流排線之期間中將第1節點N1之電位維持於高位準之補償電容而發揮功能。
於該構成中，圖7所示之第1節點N1為藉由自舉起動而將電位升壓至電源電壓以上之節點。另，本電路構成中，所謂自舉起動意指在將輸出緩衝電晶體MI設為導通時，利用經由輸出緩衝電晶體MI之源極電位之上升所引起之寄生電容之對閘極端子之電壓施加及對電容器CAP1之蓄電，而在將閘極電壓提高至超過設置信號S之電位之狀態下，將輸出緩衝電晶體MI設為導通之動作。
下拉第1節點N1之薄膜電晶體MA、ME、ML之汲極側係連接於第1節點N1，源極側連接於VSS。自舉起動動作時，第1節點N1成為 高電壓時，上述各薄膜電晶體MA、ME、ML為斷開狀態，且於汲極-源極間施加高電壓。此時，若各薄膜電晶體MA、ME、ML之通道長度較短，斷開耐壓較低，則無法保持正常之斷開狀態，其結果，有第1節點N1電位下降，而驅動器之選擇/非選擇動作崩潰之虞。
又，對輸出緩衝電晶體MI之汲極端子，輸入DUTY(佔空)比50%之時脈信號CKA，該段未被選擇之情形時，不可將時脈信號CKA作為狀態信號Qn輸出。該電晶體MI之斷開耐壓較低之情形時，於非選擇時，亦將時脈信號CKA之電壓作為狀態信號Qn輸出，而成為錯誤動作之主因。
因此，對如上述之薄膜電晶體追求高耐壓，若使通道長度變長，則薄膜電晶體之斷開耐壓有上升之傾向，而易確保驅動器之動作，但另一方面，薄膜電晶體之面積增加，而閘極驅動器之佈局面積增加。這會致使顯示器面板之外形尺寸增加，從而不再滿足設備之小型化要求。
因此，對追求斷開耐壓性之薄膜電晶體，應用使用圖3及圖4說明之本實施形態之TFT5之構成(源極/汲極非對稱構造)。藉此，可不使設備大型化而提高斷開耐壓。另，對不必特別要求斷開耐壓性之薄膜電晶體MD、MF、MN等，亦可應用圖1所示之比較例之TFT90之構造。
以上，已說明單片式閘極驅動器110之例示之構成，當然亦可具有其他構成。於該情形時，對有可能在單片式閘極驅動器中於斷開時對汲極側施加高電壓之任意TFT，亦只要應用上述之源極/汲極非對稱構造即可。例如，對如斷開時施加於汲極側之電壓可為20V~60V之TFT，適宜應用源極/汲極非對稱構造。
以下，一面參照圖3(a)及(b)，一面說明本實施形態之周邊電路TFT5之製造方法。該周邊電路TFT5係可利用設置於顯示區域R1之像 素TFT50(參照圖2)所應用之製造製程而製作。
首先，於基板10上形成閘極電極12。更具體而言，於玻璃基板上以濺鍍裝置以100~300nm之厚度形成作為閘極電極之金屬膜(Mo、Ti、Al、Ta、Cr、Au等)。該金屬膜亦可具有積層構造(例如Ti/Al/Ti)。成膜後，藉由光微影法使金屬膜圖案化，藉此可獲得閘極電極12等。
其次，形成閘極絕緣層20。更具體而言，藉由以電漿CVD裝置於300~400℃之溫度下以300~400nm之厚度形成矽氧化膜SiO2或矽氮化膜SiNx而獲得閘極絕緣層20。閘極絕緣層20亦可具有SiO2與SiNx之積層構造。
其次，形成作為活性層之氧化物半導體層14。更具體而言，將包含氧化物半導體(In-Ga-Zn-O系半導體、In-Zn-O系半導體、ZnO系半導體等)之薄膜以濺鍍裝置於200~400℃之溫度下以40~50nm之厚度形成。其後，亦可將惰性氬氣Ar(流量：100~300sccm)與氧氣O2(流量：5~20sccm)導入濺鍍裝置。另，氧化物半導體膜係除了濺鍍法之外，亦可於塗佈製程中以40~50nm之厚度形成。成膜後，可藉由光微影法而使氧化物半導體膜圖案化，且獲得作為各TFT之活性層之島狀之氧化物半導體層14。氧化物半導體層14之寬度方向之尺寸設定為例如5μm~50μm，且通道電流方向之尺寸設定為例如10μm~20μm。
其次，形成源極、汲極電極16、18。更具體而言，以濺鍍裝置以100~300nm之厚度形成金屬膜(Mo、Ti、Al、Ta、Cr、Au等)，且藉由光微影法而使其圖案化，藉此獲得源極、汲極電極16、18。於該步驟中完成TFT5。另，金屬膜亦可具有積層構造(例如Ti/Al/Ti)。
此時，如使用圖4說明般，以使汲極連接區域Rd之寬度及面積較源極連接區域Rs之寬度及面積要小之方式，適當選擇源極、汲極電極16、18之形狀及配置。為此，於光微影法中，於使用包含例如感光性 樹脂之抗蝕劑而進行金屬膜之蝕刻之情形時，只要適當選擇決定抗蝕劑圖案之遮罩之圖案或對準即可。
具體而言，源極連接區域Rs之寬度(於本實施形態中與氧化物半導體層14之寬度相等)亦可為例如5μm~50μm，汲極連接區域Rd之寬度亦可為例如2.5μm~40μm。又，源極/汲極間之間隔(即，TFT5之通道長度)亦可為例如5μm~15μm。
其後，根據需要形成作為覆蓋TFT5之保護層之鈍化層(未圖示)。更具體而言，以電漿CVD裝置於200~300℃之溫度下以200~300nm之厚度形成氧化膜SiO2或氮化膜SiNx。保護層亦可具有SiO2與SiNx之積層構造。
其後，於200~400℃之溫度下於乾空氣或大氣中進行1~2小時熱處理。藉由該熱處理，可提高TFT5之元件特性。
用以製作以上說明之TFT5之製程係與製作像素TFT50之製程共通者，亦可藉由上述各製程而形成像素TFT50之對應之各構成要件。
另，為了製作主動矩陣基板100，亦可於上述熱處理步驟後，於顯示區域R1中，進行例如形成有機層間絕緣膜之步驟、形成透明共通電極之步驟、進而介隔絕緣層形成像素電極之步驟等。因該等步驟可藉由周知之方法進行，故此處省略說明。
又，上述之氧化物半導體層14係包含例如In-Ga-Zn-O系半導體(以下簡稱為「In-Ga-Zn-O系半導體」)。此處，In-Ga-Zn-O系半導體係In(銦)、Ga(鎵)、Zn(鋅)之三元系氧化物，In、Ga及Zn之比例(組成比)未特別限定，包含例如In：Ga：Zn=2：2：1、In：Ga：Zn=1：1：1、In：Ga：Zn=1：1：2等。於本實施形態中，氧化物半導體層14亦可為以例如In：Ga：Zn=1：1：1之比例包含In、Ga、Zn之In-Ga-Zn-O系半導體層。
具有In-Ga-Zn-O系半導體層之TFT係具有高遷移率(相較於a- SiTFT超20倍)及低洩漏電流(相較於a-SiTFT不滿百分之一)，因而適宜用作驅動TFT及像素TFT。只要使用具有In-Ga-Zn-O系半導體層之TFT，即可大幅度削減顯示裝置之電力消耗。
In-Ga-Zn-O系半導體亦可為非晶矽，又可包含結晶質部分。作為結晶質In-Ga-Zn-O系半導體，較佳為c軸大致垂直於層面而配向之結晶質In-Ga-Zn-O系半導體。此種In-Ga-Zn-O系半導體之結晶構造係揭示於例如日本特開2012-134475號公報(專利文獻1)。作為參考，將日本特開2012-134475號公報之揭示內容全部援用於本說明書。
氧化物半導體層14亦可包含其他氧化物半導體，以取代In-Ga-Zn-O系半導體。例如亦可包含Zn-O系半導體(ZnO)、In-Zn-O系半導體(IZO(註冊商標))、Zn-Ti-O系半導體(ZTO)、Cd-Ge-O系半導體、Cd-Pb-O系半導體、CdO(氧化鎘)、Mg-Zn-O系半導體、In-Sn-Zn-O系半導體(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O系半導體等。
使用以上說明之本實施形態之主動矩陣基板100製作液晶面板之情形時，只要採用與主動矩陣基板100另行準備對向基板，且於主動矩陣基板100與對向基板之間設置液晶層之構成即可。
對向基板係藉由於例如縱向電場模式之情形時，於玻璃基板上設置由透明導電膜(例如厚度100nm之ITO膜)形成之對向電極而獲得。又，於進行彩色顯示之情形時，亦可於對向基板設置有例如RGB 3色之彩色濾光片。又，用以維持對向基板與主動矩陣基板100之間隙之光間隔物亦可設置於對向基板上。另，彩色濾光片或光間隔物亦可設置於主動矩陣基板100。
又，為了製作液晶面板，只要例如使用配置於外周部之環狀之密封材料空出間隙貼合主動矩陣基板100與對向基板後，將液晶材料注入於由密封材料包圍之基板間之空隙即可。此外，亦可以於對向基板上設置密封材料或光間隔物後，滴下液晶材料，其後使主動矩陣基 板100與對向基板貼合之方式製作液晶面板。另，在使用1片母玻璃製造複數個液晶面板之情形時，進行用以分割成各液晶面板之分斷步驟。
又，於製作透射型液晶顯示裝置之情形時，於上述液晶面板之背面(TFT基板側)設置背光單元。於背光單元，亦可設置有擴散薄膜等之多種光學元件。
另，於像素TFT50中，採用源極/汲極非對稱構造之例記述於本申請人之國際公開第2014/069260號。於本實施形態之主動矩陣基板100中，亦可於周邊電路TFT5中應用上述之源極/汲極非對稱構造，且於像素TFT50中亦應用源極/汲極非對稱構造。
(實施形態2)
以下，說明實施形態2之主動矩陣基板。本實施形態2之主動矩陣基板與實施形態1之主動矩陣基板100不同之主要方面在於，採用於構成單片式閘極驅動器之至少一部分之TFT52(周邊電路TFT)中，於氧化物半導體層14之上層配置有閘極電極12之頂部閘極型之TFT構造。另，以下，對於與實施形態1之主動矩陣基板100共通之構成要件，標註相同之參照符號，且避免重複說明。
圖8(a)及(b)係顯示於本實施形態之主動矩陣基板中，構成單片式閘極驅動器之位移暫存器具備之複數個TFT中一部分之TFT52(周邊電路TFT)之構成之俯視圖及剖面圖。TFT52亦可為構成位移暫存器之複數個TFT中特別需要高耐壓化之特定TFT。
TFT52係於絕緣基板10上，具有緩衝層11(例如，厚度100~300nm之SiO2膜或SiNx膜)、島狀之氧化物半導體層14、覆蓋氧化物半導體層14之閘極絕緣層20、以介隔閘極絕緣層20而與氧化物半導體層14重疊之方式設置之閘極電極12。又，以覆蓋閘極電極12之方式，設置有層間絕緣層22(例如，厚度200~300nm之SiO2膜或SiNx膜)。
又，於層間絕緣層22上，設置有汲極電極16及源極電極18。汲極電極16及源極電極18係分別通過以貫通閘極絕緣層20及層間絕緣層22之方式設置之源極接觸孔CHS及汲極接觸孔CHD而與氧化物半導體層14之上表面連接。
於TFT52中，於源極接觸孔CHS內形成源極電極16與氧化物半導體層14之連接區域(源極連接區域Rs)，於汲極接觸孔CHD內，形成有汲極電極18與氧化物半導體層14之連接區域(汲極連接區域Rd)。另，源極電極16及汲極電極18亦可為沿寬度方向延伸之源極線6及汲極線8之一部分。
源極連接區域Rs及汲極連接區域Rd係以於氧化物半導體層14之兩端部彼此分開之方式形成，於源極連接區域Rs與汲極連接區域Rd之間形成有氧化物半導體層14之通道區域14C。
圖9係用以說明TFT52之源極連接區域Rs之寬度Ws、汲極連接區域Rd之寬度Wd、源極連接區域Rs之面積As、汲極連接區域Rd之面積Ad等之大小關係之圖。
如圖9所示，與實施形態1之TFT5相同，汲極連接區域Rd之寬度Wd小於源極連接區域Rs之寬度Ws。又，汲極連接區域Rd之面積Ad小於源極連接區域Rs之面積As。再者，與實施形態1之TFT5相同，以中央直線C分割通道區域14C時，與源極電極16側之實效通道區域之面積Acs相比，汲極電極18側之實效通道區域之面積Acd較小。
與實施形態1之TFT5相同，為了防止導通電流之下降且有效抑制關態洩漏電流，汲極連接區域Rd之寬度Wd設定為源極連接區域Rs之寬度Ws之例如0.5倍以上0.8倍以下。
又，於本實施形態中，氧化物半導體層14之寬度與源極連接區域Rs之寬度Ws亦可為不同者。典型而言，以使源極連接區域Rs之寬度Ws較氧化物半導體層14之寬度小之方式決定源極接觸孔CHS之形 狀。但，亦可將源極接觸孔CHS之寬度設得比氧化物半導體層14之寬度大，於該情形時，源極連接區域Rs之寬度Ws與氧化物半導體層14之寬度相同。
如此，於頂部閘極型之TFT52中，亦採用源極/汲極非對稱構造，藉此可抑制對汲極側施加高電壓之情形之關態洩漏電流。另，可確認：對本實施形態之TFT52，亦與圖5所示之圖表相同，於使用源極/汲極非對稱構造(S/D非對稱)之情形時，較使用源極/汲極對稱構造(S/D對稱)之情形，關態洩漏電流降低。
以下，參照圖8(a)及(b)，說明TFT52之製造製程。
首先，於絕緣基板10上形成緩衝層11。緩衝層11係藉由以電漿CVD裝置於200~300℃之溫度下形成例如厚度100~300nm之SiO2膜或SiNx膜而獲得。
其次，藉由與實施形態1之TFT5相同之製程而形成氧化物半導體層14。再者，藉由與TFT5相同之製程而於氧化物半導體層14上形成閘極絕緣層20。再者，藉由與TFT5相同之製程以介隔閘極絕緣層20重疊於氧化物半導體層14之方式形成閘極電極12。
其後，形成層間絕緣層22。更具體而言，使用電漿CVD裝置於200~300℃之溫度下以200~300nm之厚度形成SiO2膜或SiNx膜，藉此獲得層間絕緣層22。層間絕緣層22亦可為SiO2膜與SiNx膜之積層構造。
其後，藉由進行光微影步驟與乾或濕蝕刻，而形成貫通層間絕緣層22及閘極絕緣層20之一對接觸孔CHS、CHD。此時，以汲極接觸孔CHD之面積及寬度較源極接觸孔CHS之面積及寬度更小之方式，形成各接觸孔CHS、CHD。
其後，藉由與TFT5相同之製程而形成源極電極16及汲極電極18。源極電極16及汲極電極18亦可作為源極線6及汲極線8之一部分而 形成。源極電極16及汲極電極18係以分別完全覆蓋源極接觸孔CHS及汲極接觸孔CHD之方式設置。於該步驟中，源極電極16係於源極接觸孔CHS之內部與氧化物半導體層14連接而形成源極連接區域Rs，汲極電極18係於汲極接觸孔CHD之內部與氧化物半導體層14連接而形成汲極連接區域Rd。
源極連接區域Rs之寬度及面積係由源極接觸孔CHS之尺寸決定，汲極連接區域Rd之寬度及面積係由汲極接觸孔CHD之尺寸決定。如上所述，因設定了各接觸孔之尺寸，故汲極連接區域Rd之寬度及面積係較源極連接區域Rs之寬度及面積要小。
其後，可進行與TFT5相同之熱處理，藉此可提高TFT52之元件特性。
用以製作以上說明之TFT52之製程係與製作形成於顯示區域之像素TFT之製程共通者，像素TFT之對應之各構成要件亦可藉由上述各製程而形成。於本實施形態中，除了周邊電路TFT52之外，像素TFT亦以具有頂部閘極型之TFT構造之方式製作。
(實施形態3)
以下，說明實施形態3之主動矩陣基板。本實施形態3之主動矩陣基板與實施形態1之主動矩陣基板100不同之主要方面在於，於構成單片式閘極驅動器之至少一部分之TFT53(周邊電路TFT)中，於氧化物半導體層14之上層設置有蝕刻擋止層24。另，以下，對於與TFT基板100共通之構成要件，標註相同之參照符號，且避免重複說明。
圖10(a)及(b)係顯示於本實施形態之主動矩陣基板中，構成單片式閘極驅動器之位移暫存器具備之複數個TFT中一部分之TFT53(周邊電路TFT)之構成之俯視圖及剖面圖。TFT53亦可為構成位移暫存器之複數個TFT中特別需要高耐壓化之特定TFT。
TFT53係於絕緣基板10上，具有閘極電極12、覆蓋閘極電極12之 閘極絕緣層20、及以介隔閘極絕緣層20重疊於閘極電極12上之方式設置之島狀之氧化物半導體層14。
又，於氧化物半導體層14上，設置有由SiO2等形成之蝕刻擋止層24。蝕刻擋止層24係為了於下述之源極/汲極形成步驟中使金屬膜圖案化時，防止蝕刻損傷影響到氧化物半導體層14之通道區域14C而設置。
於圖10(a)及(b)所示之形態中，蝕刻擋止層24係以整體覆蓋氧化物半導體層14之方式設置。但，以貫通蝕刻擋止層24之方式，於與氧化物半導體層14之左端部對應之位置形成有源極接觸孔CHS，且於與右端部對應之位置形成有汲極接觸孔CHD。源極接觸孔CHS之寬度及面積係形成得較汲極接觸孔CHD之寬度及面積更大。
通過該源極接觸孔CHS及汲極接觸孔CHD，以彼此分開之方式設置之源極電極16及汲極電極18連接於氧化物半導體層14。於該構成中，於源極接觸孔CHS內形成源極電極16與氧化物半導體層14之連接區域(源極連接區域Rs)，於汲極接觸孔CHD內，形成有汲極電極18與氧化物半導體層14之連接區域(汲極連接區域Rd)。另，源極電極16及汲極電極18亦可為沿垂直方向延伸之源極線6及汲極線8之一部分。
源極連接區域Rs及汲極連接區域Rd係以於氧化物半導體層14之兩端部彼此分開之方式形成，於源極連接區域Rs與汲極連接區域Rd之間形成有氧化物半導體層14之通道區域14C。
圖11係用以說明TFT53之源極連接區域Rs之寬度Ws、汲極連接區域Rd之寬度Wd、源極連接區域Rs之面積As、汲極連接區域Rd之面積Ad等之關係之圖。
如圖11所示，於本實施形態中，汲極連接區域Rd之寬度Wd亦小於源極連接區域Rs之寬度Ws。又，汲極連接區域Rd之面積Ad係小於源極連接區域Rs之面積As。再者，與實施形態2之TFT52相同，以中 央直線C分割通道區域14C時，與源極電極16側之實效通道區域之面積Acs相比，汲極電極18側之實效通道區域之面積Acd較小。
如此，藉由於具有蝕刻擋止層24之TFT53中採用源極/汲極非對稱構造，亦可於對汲極側施加高電壓之情形時抑制關態洩漏電流。另，可確認：對本實施形態之TFT53，亦與圖5所示之圖表相同，在使用源極/汲極非對稱構造(S/D非對稱)之情形時，較使用源極/汲極對稱構造(S/D對稱)之情形，關態洩漏電流降低。
以下，參照圖10說明TFT53之製造製程。
藉由與實施形態1之TFT5相同之製程，而於絕緣基板10上形成閘極電極12、閘極絕緣層20、氧化物半導體層14。
其後，以至少覆蓋成為氧化物半導體層14之通道區域之部分之方式形成蝕刻擋止層24。更具體而言，使用電漿CVD裝置於300~400℃之溫度下以100~400nm之厚度形成SiO2膜，且使用光微影法於SiO2膜設置一對接觸孔CHS、CHD，藉此可獲得蝕刻擋止層24。此時，以汲極接觸孔CHD之面積及寬度較源極接觸孔CHS之面積及寬度要小之方式，形成各接觸孔CHS、CHD。
其後，藉由與TFT5相同之製程而形成源極電極16及汲極電極18。源極電極16及汲極電極18係作為源極線6及汲極線8之一部分，以分別完全覆蓋源極接觸孔CHS及汲極接觸孔CHD之方式設置。於該步驟中，源極電極16係於源極接觸孔CHS之內部與氧化物半導體層14連接且形成源極連接區域Rs，汲極電極18係於汲極接觸孔CHD之內部與氧化物半導體層14連接而形成汲極連接區域Rd。
源極連接區域Rs之寬度及面積係由源極接觸孔CHS之尺寸決定，汲極連接區域Rd之寬度及面積係由汲極接觸孔CHD之尺寸決定。如上所述，因設定了各接觸孔之尺寸，故汲極連接區域Rd之寬度及面積係較源極連接區域Rs之寬度及面積要小。
其後，根據需要，亦可與實施形態1之TFT5同樣設置保護層(未圖示)。保護層係以電漿CVD裝置於200~300℃之溫度下以200~300nm之厚度形成氧化膜SiO2或氮化膜SiNx。保護膜亦可為SiO2與SiNx之積層構造。再者，可進行與實施形態1之TFT5同樣之熱處理，藉此可提高TFT53之元件特性。
用以製作以上說明之TFT53之製程係與製作形成於顯示區域之像素TFT之製程共通者，像素TFT之對應之各構成要件亦可藉由上述各製程而形成。於本實施形態中，除了周邊電路TFT53之外，於像素TFT亦設置蝕刻擋止層24，而降低對氧化物半導體層之通道區域之蝕刻損傷。
以下，參照圖12說明本實施形態之變化例之主動矩陣基板。
如圖12所示，於設置於變化例之主動矩陣基板之TFT53'(周邊電路TFT)中，以覆蓋氧化物半導體層14之至少通道部分14C之方式島狀地設置有蝕刻擋止層24'。但，該島狀之蝕刻擋止層24'係具有於源極側與汲極側不同之非對稱之形狀。
更具體而言，於變化例之TFT53'中，島狀之蝕刻擋止層24'雖覆蓋氧化物半導體層14之通道區域14C，但以露出氧化物半導體層14之端部之方式設置。源極電極16及汲極電極18係以覆蓋蝕刻擋止層24'之各個橫側邊緣之方式形成，且於氧化物半導體層14之露出部分形成有連接區域Rs及Rd。
此處，為了形成非對稱之連接區域Rs及Rd，蝕刻擋止層24'係於源極側與汲極側具有不同之邊緣形狀。更具體而言，於源極側形成有橫穿氧化物半導體層之直線狀之邊緣，與此相對，於汲極側於邊緣形成有使氧化物半導體層部分露出之矩形缺口部。對該缺口部中露出之氧化物半導體層14連接汲極電極18，藉此可獲得與源極側相比寬度及面積更小之汲極連接區域。
(實施形態4)
以下，說明實施形態4之主動矩陣基板。本實施形態4之主動矩陣基板與實施形態1之主動矩陣基板100不同之主要方面在於，於構成單片式閘極驅動器之至少一部分之TFT54a、54b(周邊電路TFT)中，使用於源極側與汲極側具有非對稱平面形狀之氧化物半導體層14'。另，以下，對於與TFT基板100共通之構成要件，標註相同之參照符號，且避免重複說明。
圖13(a)係顯示本實施形態之主動矩陣基板之周邊電路TFT54a之構成之俯視圖。TFT54a亦可為單片式閘極驅動器所含之複數個TFT中特別需要高耐壓化之特定TFT。
TFT54a為底部閘極型之TFT，與實施形態1之TFT5同樣，於絕緣基板上具有閘極電極12、閘極絕緣層、氧化物半導體層14'。此處，氧化物半導體層14'係具有包含大致平行於通道寬度方向之上底及下底之梯形之平面形狀。
於TFT54a中，源極線6以覆蓋氧化物半導體層14'之下底之方式於通道寬度方向平行地以直線狀延伸。源極線6中之與氧化物半導體層14'連接之部分作為源極電極16發揮功能，且於該部分中形成有源極連接區域Rs。
又，汲極線8以覆蓋氧化物半導體層14'之上底之方式於通道寬度方向平行地以直線狀延伸。汲極線8中之與氧化物半導體層14'連接之部分作為汲極電極18發揮功能，於該部分中形成有汲極連接區域Rd。
如此，藉由將氧化物半導體層14'之平面形狀設為於源極側與汲極側非對稱之梯形，可將汲極連接區域Rd之寬度及面積設為較源極連接區域Rs之寬度及面積更小。
圖13(b)係顯示本實施形態之變化例之周邊電路TFT54b之構成之 俯視圖。於圖13(b)所示之變化例中，氧化物半導體層14'具有橫向之T字型(凸型)之平面形狀，於通道寬度方向延伸之T字型之上邊部分連接於源極線6，且T字型之突出部分連接於汲極線8。於此種構成中，亦可將汲極連接區域Rd之寬度及面積設得比源極連接區域Rs之寬度及面積更小。
藉由如上所述將氧化物半導體層14'之形狀設為於源極側與汲極側非對稱之形狀，可將源極線6與汲極線8配置得較接近。於本實施形態中，無需將氧化物半導體層14與源極電極16及汲極電極18經由設置於介存之絕緣層之面積不同之一對接觸孔而連接(實施形態2及3)，可將直線狀延伸之源極線6與汲極線8之一部分作為源極電極16及汲極電極18利用。因此，可省略於氧化物半導體層14'與源極、汲極16、18之間設置絕緣層之製程，且可將元件尺寸設定得更小。
另，如本實施形態4般將氧化物半導體層14'設為源極/汲極非對稱形狀之構成亦可與上述實施形態1~3所說明之TFT組合應用。
[產業上之可利用性]
本發明之實施形態所形成之主動矩陣基板係適宜使用於例如液晶顯示裝置等之顯示裝置。又，在使用氧化物半導體TFT構成之多種設備中，可用於抑制需要高耐壓化之TFT之關態洩漏電流而使用。
5‧‧‧TFT
6‧‧‧源極線
10‧‧‧基板
12‧‧‧閘極電極
14‧‧‧氧化物半導體層
14C‧‧‧通道區域
16‧‧‧源極電極
18‧‧‧汲極電極
20‧‧‧閘極絕緣層
Rd‧‧‧汲極連接區域
Rs‧‧‧源極連接區域

Claims (11)

  1. 一種主動矩陣基板，其係包含設置有複數個像素之顯示區域、及設置於上述顯示區域外側之邊框區域，且具備於上述邊框區域中構成驅動電路之複數個周邊電路TFT者；上述複數個周邊電路TFT之各者係具有：閘極電極；氧化物半導體層，其配置為以與上述閘極電極絕緣之狀態與上述閘極電極至少部分重疊；及源極電極以及汲極電極，其等連接於上述氧化物半導體層；且上述複數個周邊電路TFT包含：第一周邊電路TFT，非對稱地形成有上述氧化物半導體層與上述源極電極之連接區域即源極連接區域、及上述氧化物半導體層與上述汲極電極之連接區域即汲極連接區域，且上述汲極連接區域之寬度小於上述源極連接區域之寬度；以及第二周邊電路TFT，對稱地形成有上述源極連接區域與上述汲極連接區域。
  2. 如請求項1之主動矩陣基板，其中在上述第一周邊電路TFT中，上述汲極連接區域之面積小於上述源極連接區域之面積。
  3. 如請求項1或2之主動矩陣基板，其中在上述第一周邊電路TFT中，上述汲極電極之寬度小於上述源極電極之寬度。
  4. 如請求項1或2之主動矩陣基板，其中在上述第一周邊電路TFT中，進而包含：絕緣層，該絕緣層係介存於上述氧化物半導體層與上述源極電極及上述汲極電極之間者，且於與上述源極電極及上述汲極電極對應之位置形成有源極接觸孔及汲極接觸孔；上述源極電極及上述汲極電極係分別於上述源極接觸孔及上述汲極接觸孔之內部與上述氧化物半導體層連接；上述源極接觸孔與上述汲極接觸孔具有不同形狀。
  5. 如請求項4之主動矩陣基板，其中在上述第一周邊電路TFT中，於上述絕緣層上設置有上述閘極電極。
  6. 如請求項4之主動矩陣基板，其中在上述第一周邊電路TFT中，於上述絕緣層下設置有上述閘極電極。
  7. 如請求項1或2之主動矩陣基板，其係以於上述第一周邊電路TFT之斷開期間中，施加於上述汲極電極之電壓為20V以上之方式構成。
  8. 如請求項1或2之主動矩陣基板，其中上述多個周邊電路TFT各自的上述氧化物半導體層係包含選自含In、Ga、及Zn之群之至少1種元素。
  9. 如請求項8之主動矩陣基板，其中上述多個周邊電路TFT各自的上述氧化物半導體層係包含In-Ga-Zn-O系半導體，上述In-Ga- Zn-O系半導體係包含結晶質部分。
  10. 如請求項1或2之主動矩陣基板，其中上述驅動電路含有複數個雙穩態電路；所述複數個雙穩態電路各自具有包含輸出緩衝電晶體的複數個TFT，上述輸出緩衝電晶體係上述第一周邊電路TFT，上述複數個TFT中的上述輸出緩衝電晶體以外的TFT的至少1個係上述第二周邊電路TFT。
  11. 一種主動矩陣基板，其係包含設置有複數個像素之顯示區域、及設置於上述顯示區域外側之邊框區域，且具備於上述邊框區域中構成驅動電路之複數個周邊電路TFT者；上述複數個周邊電路TFT之各者係具有：閘極電極；氧化物半導體層，其配置成以與上述閘極電極絕緣之狀態與上述閘極電極至少一部分重疊；及源極電極以及汲極電極，其等連接於上述氧化物半導體層；且於上述複數個周邊電路TFT中至少一部分周邊電路TFT中，非對稱地形成有上述氧化物半導體層與上述源極電極之連接區域即源極連接區域、及上述氧化物半導體層與上述汲極電極之連接區域即汲極連接區域；且上述汲極連接區域之寬度小於上述源極連接區域之寬度； 進而具有：絕緣層，該絕緣層係介存於上述氧化物半導體層與上述源極電極及上述汲極電極之間者，且於與上述源極電極及上述汲極電極對應之位置形成有源極接觸孔及汲極接觸孔；上述源極電極及上述汲極電極係分別於上述源極接觸孔及上述汲極接觸孔之內部與上述氧化物半導體層連接；上述源極接觸孔與上述汲極接觸孔具有不同形狀。
TW104105160A 2014-02-14 2015-02-13 主動矩陣基板 TWI610424B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014026292 2014-02-14
JP2014-026292 2014-02-14

Publications (2)

Publication Number Publication Date
TW201535692A TW201535692A (zh) 2015-09-16
TWI610424B true TWI610424B (zh) 2018-01-01

Family

ID=53800136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105160A TWI610424B (zh) 2014-02-14 2015-02-13 主動矩陣基板

Country Status (5)

Country Link
US (2) US9741308B2 (zh)
JP (1) JP6227016B2 (zh)
CN (1) CN105993077B (zh)
TW (1) TWI610424B (zh)
WO (1) WO2015122393A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101460216B (zh) 2006-03-30 2013-06-19 瓦莱里塔斯公司 多筒式流体递送器械
CN107408580B (zh) 2015-04-28 2020-10-27 三菱电机株式会社 晶体管、薄膜晶体管基板以及液晶显示装置
US10976627B2 (en) 2015-12-01 2021-04-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel comprising same
CN106571373B (zh) * 2016-10-17 2020-12-29 武汉华星光电技术有限公司 一种信号线在制备过程中高温退火及曝光后的预处理方法
WO2018181142A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置
KR102555779B1 (ko) * 2018-02-26 2023-07-17 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
DE102019004521A1 (de) * 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
US11348533B1 (en) * 2019-06-13 2022-05-31 Apple Inc. Methods and apparatus for accelerating scan signal fall time to reduce display border width
JP7484632B2 (ja) * 2020-09-30 2024-05-16 セイコーエプソン株式会社 電気光学装置、および電子機器
CN113972285A (zh) * 2021-10-25 2022-01-25 京东方科技集团股份有限公司 氧化物薄膜晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3002064B2 (ja) * 1992-11-12 2000-01-24 松下電器産業株式会社 薄膜トランジスタ
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
KR100223901B1 (ko) * 1996-10-11 1999-10-15 구자홍 액정 표시장치 및 제조방법
JP2001308320A (ja) * 2000-04-20 2001-11-02 Nec Corp 双曲型チャネルｍｏｓｆｅｔ
JP3254210B2 (ja) * 2001-03-22 2002-02-04 松下電器産業株式会社 薄膜トランジスタアレイ素子および液晶表示装置
JP4604440B2 (ja) 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
JP2003273364A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び液晶表示装置
KR100696469B1 (ko) * 2004-06-08 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치
KR101016291B1 (ko) * 2004-06-30 2011-02-22 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP2006269491A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 半導体装置の製造方法
JP5432445B2 (ja) * 2007-11-30 2014-03-05 三菱電機株式会社 薄膜トランジスタの製造方法，及び薄膜トランジスタ製造用のフォトマスク
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US20120146969A1 (en) 2009-08-31 2012-06-14 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device including same
WO2011043300A1 (ja) * 2009-10-09 2011-04-14 シャープ株式会社 半導体装置およびその製造方法
US8575610B2 (en) 2010-09-02 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2012124511A1 (ja) * 2011-03-11 2012-09-20 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
CN103035734A (zh) * 2011-10-07 2013-04-10 元太科技工业股份有限公司 金属氧化物薄膜晶体管
WO2014069260A1 (ja) 2012-10-29 2014-05-08 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
KR102045730B1 (ko) * 2012-12-28 2019-12-03 엘지디스플레이 주식회사 인버터와 이를 이용한 구동회로 및 표시장치
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置

Also Published As

Publication number Publication date
TW201535692A (zh) 2015-09-16
JPWO2015122393A1 (ja) 2017-03-30
JP6227016B2 (ja) 2017-11-08
CN105993077A (zh) 2016-10-05
CN105993077B (zh) 2019-12-06
US20170213511A1 (en) 2017-07-27
US9741308B2 (en) 2017-08-22
US20160358567A1 (en) 2016-12-08
US10074328B2 (en) 2018-09-11
WO2015122393A1 (ja) 2015-08-20

Similar Documents

Publication Publication Date Title
TWI610424B (zh) 主動矩陣基板
CN107636841B (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
KR102340936B1 (ko) 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치
US20200052005A1 (en) Drive circuit, matrix substrate, and display device
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
US20140104149A1 (en) Liquid crystal display device having minimized bezel
WO2015079756A1 (ja) 半導体装置
WO2018043426A1 (ja) アクティブマトリクス基板およびその製造方法
CN109585455B (zh) 半导体装置
WO2018150962A1 (ja) アクティブマトリクス基板
US20130048998A1 (en) Semiconductor device, thin film transistor substrate, and display apparatus
TW201330277A (zh) 薄膜電晶體基板及具備其之顯示裝置以及薄膜電晶體基板之製造方法
TWI575291B (zh) 液晶面板及其所使用之主動矩陣基板
US10141453B2 (en) Semiconductor device
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
US9029861B2 (en) Thin film transistor and shift register
WO2017159625A1 (ja) アクティブマトリクス基板
WO2017099024A1 (ja) アクティブマトリクス基板およびそれを備える液晶表示パネル
US11231628B2 (en) Display
US10976627B2 (en) Active matrix substrate and liquid crystal display panel comprising same
US20150077680A1 (en) Method of manufacturing display substrate, display panel and display apparatus having the display panel
US11189645B2 (en) Active matrix substrate and liquid crystal display device
WO2018043424A1 (ja) アクティブマトリクス基板および表示装置
KR102494157B1 (ko) 표시장치
KR20150002322A (ko) 액정표시장치 및 그 제조방법