CN113972285A - 氧化物薄膜晶体管 - Google Patents

氧化物薄膜晶体管 Download PDF

Info

Publication number
CN113972285A
CN113972285A CN202111244063.8A CN202111244063A CN113972285A CN 113972285 A CN113972285 A CN 113972285A CN 202111244063 A CN202111244063 A CN 202111244063A CN 113972285 A CN113972285 A CN 113972285A
Authority
CN
China
Prior art keywords
channel
thin film
film transistor
oxide thin
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111244063.8A
Other languages
English (en)
Inventor
赵坤
黄杰
宁策
李正亮
胡合合
贺家煜
姚念琦
李菲菲
雷利平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111244063.8A priority Critical patent/CN113972285A/zh
Publication of CN113972285A publication Critical patent/CN113972285A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种氧化物薄膜晶体管，包括：源极、漏极和有源层，所述源极和所述漏极之间通过沟道连接，所述有源层设置在所述沟道内，所述沟道边缘均为直线边缘；栅极层，所述栅极层覆盖所述有源层在所述栅极层的正投影。根据本申请实施例提供的技术方案，通过提供一种氧化物薄膜晶体管，通过将栅极层设置为包裹住有源层，也就是有源层在栅极层上的正投影完全被栅极层覆盖，通过该栅极层起到包裹该薄膜晶体管的作用，当该栅极包裹住该薄膜晶体管后，可以降低光照对沟道的影响，提升薄膜晶体管的NBTIS特性。

Description

氧化物薄膜晶体管
技术领域
本发明一般涉及薄膜晶体管领域，尤其涉及氧化物薄膜晶体管。
背景技术
随着高PPI(Pixels Per Inch，像素密度单位)的显示要求日益显著，TFT(ThinFilm Transistor，薄膜晶体管)的尺寸也越做越小，沟道尺寸也越来越短，特别是在纳米TFT中，短沟道效应更加显著。
小尺寸的TFT除了需要保持正常的电流和开启电压外，由于存在脉冲信号Tr、Tf对TFT的冲击影响，还需要在不同脉冲信号下保证TFT正常工作，而短沟道TFT在高压脉冲下稳定性较差，容易发生烧毁。目前的测试结果表明，高压脉冲下会激发出大量热载流子，在漏极端大电压的冲击下，造成漏极端烧毁，导致TFT损坏。而当沟道的宽度提升时，边缘处热载流子压力也会相应增加，TFT耐受性会进一步降低。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种氧化物薄膜晶体管。
第一方面，提供一种氧化物薄膜晶体管，包括：源极、漏极和有源层，所述源极和所述漏极之间通过沟道连接，所述有源层设置在所述沟道内，所述沟道边缘均为直线边缘；
栅极层，所述栅极层覆盖所述有源层在所述栅极层的正投影。
根据本申请实施例提供的技术方案，通过提供一种氧化物薄膜晶体管，通过将栅极层设置为包裹住有源层，也就是有源层在栅极层上的正投影完全被栅极层覆盖，通过该栅极层起到包裹该薄膜晶体管的作用，当该栅极包裹住该薄膜晶体管后，可以降低光照对沟道的影响，提升薄膜晶体管的NBTIS(Negative bias temperature instability，负偏置温度不稳定性)特性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为一实施例中氧化物薄膜晶体管源漏极和沟道示意图；
图2为图1的剖视图；
图3为另一实施例中氧化物薄膜晶体管源漏极和沟道示意图；
图4为图3的剖视图；
图5为另一实施例中氧化物薄膜晶体管源漏极和沟道示意图；
图6为不同沟道宽度下氧化物薄膜晶体管的耐受性。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图2和图4，本实施例提供一种氧化物薄膜晶体管，包括：源极1、漏极2和有源层4，所述源极1和所述漏极2之间通过沟道3连接，所述有源层4设置在所述沟道3内，所述沟道3边缘均为直线边缘；
栅极5层，所述栅极5层覆盖所述有源层4在所述栅极5层的正投影。
本实施例中的氧化物薄膜晶体管，通过将栅极5层设置为包裹住有源层4，也就是有源层4在栅极5层上的正投影完全被栅极5层覆盖，通过该栅极5层起到包裹该薄膜晶体管的作用，当该栅极5包裹住该薄膜晶体管后，可以降低光照对沟道3的影响，提升薄膜晶体管的NBTI(Negative bias temperature instability，负偏置温度不稳定性)特性。
如图2所示，本实施例中的氧化物薄膜晶体管通过设置的栅极5层包裹住有源层4，同时，也就是说该栅极5层也覆盖住了氧化物薄膜晶体管的沟道3区，栅极5和有源层4之间设有栅极绝缘层6，通过该结构能够降低光照对沟道3的影响；同时，本实施例中的结构为了保证该氧化物薄膜晶体管对高压脉冲的耐受性，同时不能影响该结构的开启电流，需要确保该氧化物薄膜晶体管的开启电流，该开启电流Ion受沟道3的长度和宽度的影响，因此，需要设定该氧化物薄膜晶体管的沟道3边缘为直线，此处所说的沟道边缘是指该沟道与源极或者漏极呈一定角度的边，该边缘为直线，确保沟道3的长度不发生变化，保证开启电流不变，确保该氧化物薄膜晶体管的稳定性。
进一步的，所述漏极2截面为环形结构，所述漏极2包围所源极1设置，所述漏极2与所述源极1之间为沟道区，所述沟道区设有至少两条所述沟道3。
如图1和图2所示，本实施例提供了一种源漏极2结构设置的示意图，其中，将源极2设置为环形，漏极1设置在环形中心，被源极2包围，该结构可应用在GOA或者MUX区较大的面板结构中；其中，漏极2和源极1之间的环状部分作为沟道3区，根据尺寸设置形成不同数量的沟道3，本实施例中优选的设置至少两条沟道3，形成多个并联的TFT，提升整体TFT的高压耐受性；
本实施例中在沟道3区设置至少两条沟道3，使得每条沟道3的宽度相比较一条沟道3的结构都有所降低，宽度降低的沟道3能够提升氧化物薄膜晶体管的高压耐受性，削弱小尺寸TFT的短沟道3效应，或者整个沟道区均设置成沟道结构；并且，经过测试发现，氧化物薄膜晶体管中的在沟道3长度不变的情况下，降低沟道3的宽度，该氧化物薄膜晶体管的高压耐受性也随之提高，但开启电流也会随之降低，当沟道3宽度为50微米时，600次脉冲后TFT便发生了损坏，但当沟道3宽度降低至3微米或者5微米时，TFT在22800次脉冲后依然能够正常开启(参见附图6，其中横坐标为该TFT的沟道3宽度W，纵坐标为该TFT接受的脉冲次数)；因此，本实施例中在保证开启电流不变的情况下，将原本的沟道3进行分割，形成至少两条沟道3，每条沟道3的宽度都有所降低，保证TFT的高压耐受性；
同时，本实施例中的沟道3数量可根据实际情况进行选择，图1中仅仅给出了沟道3数量为2的情况，实际沟道3数量可以进行增加。
进一步的，每条所述沟道3的宽度由所述源极2向所述漏极1逐渐减小。
如图1所示，本实施例中该沟道3的宽度由源极1向漏极2逐渐减小，由于氧化物薄膜晶体管的漏极2作为热载流子的压力承受端，为了进一步降低漏极2的压力，提升该氧化物薄膜晶体管的耐压性，可以对漏极2处沟道3的宽度进行降低。
进一步的，所述漏极2与所述源极1间隔设置，所述漏极2与所述源极1之间设有至少两条所述沟道3。
如图3和图4所示，本实施例提供了一种源漏极2的设置方式，该实施例中的源极1和漏极2间隔设置，两者之间通过沟道3进行联通，并且在源极1和漏极2之间设置至少两条沟道3；与上文中环形结构的TFT类似，本实施例中通过设置至少两条沟道3，使得每条沟道3的宽度相比较一条沟道3的结构都有所降低，宽度降低的沟道3能够提升氧化物薄膜晶体管的高压耐受性，削弱小尺寸TFT的短沟道3效应。
图3中给出了在源极1和漏极2之间设置两条沟道3的示意图，具体设置多少条沟道3可以根据实际情况进行计算和选择。
进一步的，每条所述沟道3的宽度由所述源极1至所述漏极2处处相等。
如图3和图4所示，本实施例中提供的沟道3是等间距的沟道3，其中所说的沟道3宽度是指以该氧化物薄膜晶体管俯视角度来看，该沟道3与源极1或者漏极2接触位置的宽度，该沟道3结构的宽度处处相等，且每条沟道3的宽度都是相同的，能够保证每条沟道3内经过的热载流子都是等量的，减小每条沟道3的宽度，提升氧化物薄膜晶体管的高压耐受性。
优选的，所述沟道3总宽度等于所述氧化物薄膜晶体管沟道3的标准宽度。
本实施例中同时保证设置的沟道3总宽度为氧化物薄膜晶体管的标准宽度，其中，根据不同位置不同情况下需求的氧化物薄膜晶体管的尺寸不相同，不同的氧化物薄膜晶体管的沟道3宽度也不尽相同，为了保证设置了多个沟道3的氧化物薄膜晶体的开启电流不受影响，需要保证分割的多个沟道3的总宽度与该氧化物薄膜晶体管的标准宽度相等，例如将宽度为50微米的沟道3进行分割，形成两个宽度为25微米的沟道3，或者形成五个宽度为10微米的沟道3。
优选的，每条所述沟道3的宽度由所述源极1向所述漏极2逐渐减小。
如图5所示，本实施例提供了另一种沟道3设置结构示意图，该结构的氧化物薄膜晶体管的截面图与图4的截面图相同，其中，将每条沟道3设置为梯形结构，即该沟道3的宽度由源极1向漏极2逐渐减小，由于氧化物薄膜晶体管的漏极2作为热载流子的压力承受端，为了进一步降低漏极2的压力，提升该氧化物薄膜晶体管的耐压性，可以对漏极2处沟道3的宽度进行降低。
进一步的，每条所述沟道3位于所述源极1位置的宽度，与位于所述漏极2位置的宽度之和等于所述氧化物薄膜晶体管沟道3的标准宽度。
本实施例中通过将每条沟道3设置为梯形结构，进一步的降低漏极2处沟道3的宽度，使得氧化物薄膜晶体管的耐压性进一步的提升，同时，为了保证该氧化物薄膜晶体管的开启电流；
优选的，相邻所述沟道3的形状相同；本实施例中每个梯形结构的沟道3均设置成相同的结构，保证每条沟道3内经过的热载流子都是等量的，形成多个并联的通道；
图5中也仅仅给出了设置两条沟道3的示意图，实际可根据需求进行沟道3数量的增加；为了保证该氧化物薄膜晶体管的开启电流，要确保分割后的沟道3宽度与该晶体管的标准宽度相同，因此，本实施例中的梯形沟道3具有有效宽度，该有效宽度可以认定为源极1处的沟道3宽度与漏极2处的沟道3宽度之和的平均数，多个沟道3的有效宽度之和等于该氧化物薄膜晶体管的标准宽度，确保该氧化物薄膜晶体管的开启电流。
本实施例提供的氧化物薄膜晶体管将沟道3进行拆分，形成多个更窄的沟道3，在确保开启电流的情况下，能够提升短沟道3氧化物薄膜晶体管的高压耐受性，并且氧化物薄膜晶体管可以设置多种结构，例如形成圆形的机构，可以适用在氧化物薄膜晶体管尺寸需求较大的结构上，采用多个沟道3确保高压耐受性的同时，采用栅极5包裹沟道3区域的结构，提升薄膜晶体管的稳定性。
需要理解的是，上文如有涉及术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位旋转90度或处于其他方位，并且对这里所使用的空间相对描述作出相应解释。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (9)

1.一种氧化物薄膜晶体管，其特征在于，包括：源极、漏极和有源层，所述源极和所述漏极之间通过沟道连接，所述有源层设置在所述沟道内，所述沟道边缘均为直线边缘；
栅极层，所述栅极层覆盖所述有源层在所述栅极层的正投影。
2.根据权利要求1所述的氧化物薄膜晶体管，其特征在于，所述源极截面为环形结构，所述源极包围所漏极设置，所述漏极与所述源极之间为沟道区，所述沟道区设有至少两条所述沟道。
3.根据权利要求2所述的氧化物薄膜晶体管，其特征在于，每条所述沟道的宽度由所述源极向所述漏极逐渐减小。
4.根据权利要求1所述的氧化物薄膜晶体管，其特征在于，所述漏极与所述源极间隔设置，所述漏极与所述源极之间设有至少两条所述沟道。
5.根据权利要求4所述的氧化物薄膜晶体管，其特征在于，每条所述沟道的宽度由所述源极至所述漏极处处相等。
6.根据权利要求5所述的氧化物薄膜晶体管，其特征在于，所述沟道总宽度等于所述氧化物薄膜晶体管沟道的标准宽度。
7.根据权利要求4所述的氧化物薄膜晶体管，其特征在于，每条所述沟道的宽度由所述源极向所述漏极逐渐减小。
8.根据权利要求3或7所述的氧化物薄膜晶体管，其特征在于，每条所述沟道位于所述源极位置的宽度，与位于所述漏极位置的宽度之和等于所述氧化物薄膜晶体管沟道的标准宽度。
9.根据权利要求2或4所述的氧化物薄膜晶体管，其特征在于，相邻所述沟道的形状相同。
CN202111244063.8A 2021-10-25 2021-10-25 氧化物薄膜晶体管 Pending CN113972285A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111244063.8A CN113972285A (zh) 2021-10-25 2021-10-25 氧化物薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111244063.8A CN113972285A (zh) 2021-10-25 2021-10-25 氧化物薄膜晶体管

Publications (1)

Publication Number Publication Date
CN113972285A true CN113972285A (zh) 2022-01-25

Family

ID=79588255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111244063.8A Pending CN113972285A (zh) 2021-10-25 2021-10-25 氧化物薄膜晶体管

Country Status (1)

Country Link
CN (1) CN113972285A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
CN103489921A (zh) * 2013-09-29 2014-01-01 合肥京东方光电科技有限公司 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN104218095A (zh) * 2014-09-01 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105993077A (zh) * 2014-02-14 2016-10-05 夏普株式会社 有源矩阵基板
US20190051758A1 (en) * 2016-02-26 2019-02-14 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin film transistor comprising oxide semiconductor layer
CN208521935U (zh) * 2018-08-03 2019-02-19 京东方科技集团股份有限公司 一种薄膜晶体管结构、阵列基板、显示面板及显示装置
CN111584640A (zh) * 2020-05-13 2020-08-25 深圳市华星光电半导体显示技术有限公司 晶体管结构、goa电路及显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
CN103489921A (zh) * 2013-09-29 2014-01-01 合肥京东方光电科技有限公司 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN105993077A (zh) * 2014-02-14 2016-10-05 夏普株式会社 有源矩阵基板
CN104218095A (zh) * 2014-09-01 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US20190051758A1 (en) * 2016-02-26 2019-02-14 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin film transistor comprising oxide semiconductor layer
CN208521935U (zh) * 2018-08-03 2019-02-19 京东方科技集团股份有限公司 一种薄膜晶体管结构、阵列基板、显示面板及显示装置
CN111584640A (zh) * 2020-05-13 2020-08-25 深圳市华星光电半导体显示技术有限公司 晶体管结构、goa电路及显示面板

Similar Documents

Publication Publication Date Title
US7956948B2 (en) Pixel structure
US6184559B1 (en) Active matrix display device having multiple gate electrode portions
KR102152178B1 (ko) 곡면 액정표시장치 및 이를 위한 컬러필터 기판
US11199752B2 (en) Display device
US10598996B2 (en) Array substrate including thin film transistor having sub-channel regions of different widths, display panel, and display device
US9607979B2 (en) Liquid crystal display device and manufacturing method thereof
US7626647B2 (en) Electrostatic discharge protection structure and electrostatic discharge protection device for a liquid crystal display, and method of making the same
US20170207252A1 (en) Array substrate, method for fabricating the same, and display apparatus containing the same
JP2016126353A (ja) 表示パネル
US10297207B2 (en) Pixel-lighting region and lighting device containing the same
JP2010272664A (ja) ａ−ＳｉＴＦＴ及びこのａ−ＳｉＴＦＴを有するシフトレジスター
CN113972285A (zh) 氧化物薄膜晶体管
US20220179270A1 (en) Display panel and display apparatus
KR102456802B1 (ko) 디스플레이 장치
US20210193650A1 (en) Display panel and display device
US9897845B2 (en) Display
US20230207576A1 (en) Display device
US8212251B2 (en) Active matrix substrate
CN108962980B (zh) 一种柔性面板及带有显示面板的装置
US20210367026A1 (en) Array substrate, display apparatus, method of reducing current-resistance drop and data loss in display apparatus, and method of fabricating array substrate
CN111312729B (zh) 共享薄膜晶体管及显示面板
US20170125442A1 (en) Array substrate, display panel, and display device
US9613987B2 (en) Display device
JP2003273364A (ja) 薄膜トランジスタ及び液晶表示装置
WO2023231863A1 (zh) 液晶手写板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220125