CN111584640A - 晶体管结构、goa电路及显示面板 - Google Patents

晶体管结构、goa电路及显示面板 Download PDF

Info

Publication number
CN111584640A
CN111584640A CN202010403049.7A CN202010403049A CN111584640A CN 111584640 A CN111584640 A CN 111584640A CN 202010403049 A CN202010403049 A CN 202010403049A CN 111584640 A CN111584640 A CN 111584640A
Authority
CN
China
Prior art keywords
transistor structure
substrate
drain
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010403049.7A
Other languages
English (en)
Other versions
CN111584640B (zh
Inventor
奚苏萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010403049.7A priority Critical patent/CN111584640B/zh
Priority to PCT/CN2020/096241 priority patent/WO2021227187A1/zh
Priority to US16/981,308 priority patent/US20210359090A1/en
Publication of CN111584640A publication Critical patent/CN111584640A/zh
Application granted granted Critical
Publication of CN111584640B publication Critical patent/CN111584640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本申请公开一种晶体管结构、GOA电路以及显示面板，所述晶体管结构包括：基板，以及依次设置在所述基板上的源漏极层、钝化层；其中，所述源漏极层包括源极以及漏极，所述源极围绕所述漏极设置，且所述源极呈环形状；所述钝化层具有一过孔，所述漏极在所述钝化层上的投影覆盖所述过孔。该方案能够有效减小晶体管结构的尺寸。

Description

晶体管结构、GOA电路及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种晶体管结构、GOA电路及显示面板。
背景技术
随着显示技术的发展，目前显示屏的像素值越来越高，且显示屏的边框越来越窄，其中，在显示屏中，晶体管的尺寸较大会造成遮光区域面积变大，进而相应透光区域面积变少，从而影响到像素单元的开口率。而当采用阵列基板栅极驱动技术(Gate DriveronArray，简称GOA)时，晶体管的尺寸也会影响到显示屏的边框大小，如果晶体管的尺寸较大，边框会随之变宽。因此，晶体管的大小会限制像素单元的开口率以及将栅极驱动电路集成制作在阵列基板上时边框的大小。
发明内容
本申请实施例提供一种晶体管结构、GOA电路及显示面板，能够有效减小晶体管结构的尺寸。
本申请提供了一种晶体管结构，包括：基板，以及依次设置在所述基板上的源漏极层和钝化层；其中，
所述源漏极层包括源极以及漏极，所述源极围绕所述漏极设置，且所述源极呈环形状；所述钝化层具有一过孔，所述漏极在所述钝化层上的投影覆盖所述过孔。
在本申请所提供的晶体管结构中，所述过孔对应位于所述漏极的中间区域。
在本申请所提供的晶体管结构中，所述晶体管结构还包括一栅极层，所述栅极层设置在所述基板上，所述栅极层包括一栅极；所述栅极呈环形状。
在本申请所提供的晶体管结构中，所述栅极在所述基板上的投影环绕所述漏极在所述基板上的投影设置。
在本申请所提供的晶体管结构中，所述晶体管结构为顶栅结构或者底栅结构。
在本申请所提供的晶体管结构中，所述晶体管结构还包括一有源层，所述有源层设置在所述基板与所述源漏极层之间，所述有源层包括一沟道；所述源极、所述漏极均与所述沟道直接接触，以使得所述源极、所述漏极均与所述沟道电性连接。
在本申请所提供的晶体管结构中，所述沟道呈环形状，且所述沟道对应围绕所述过孔设置。
在本申请所提供的晶体管结构中，所述源极在所述基板上的投影、所述漏极在所述基板上的投影均与所述沟道在所述基板上的投影至少部分重合。
相应的，本申请还提供一种GOA电路，其包括以上任意一项所述的晶体管结构。
相应的，本申请还提供一种显示面板，其包括以上任意一项所述的晶体管结构。
本申请提供一种晶体管结构、GOA电路以及显示面板，所述晶体管结构包括：基板，以及依次设置在所述基板上的源漏极层、钝化层；所述钝化层具有一过孔；其中，通过将源极设置成环绕漏极的环形状，漏极在钝化层上的投影覆盖过孔，从而可将过孔直接对应被源极环绕的漏极设置，从而减小了晶体管结构的尺寸。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的晶体管结构的第一平面示意图；
图2是本申请实施例提供的晶体管结构的第一结构示意图；
图3是本申请实施例提供的晶体管结构的第二结构示意图；
图4是本申请实施例提供的晶体管结构的第三结构示意图；
图5是本申请实施例提供的晶体管结构的第四结构示意图；
图6是本申请实施例提供的晶体管结构的第五结构示意图；
图7是本申请实施例提供的晶体管结构的第六结构示意图；
图8是本申请实施例提供的晶体管结构的第二平面示意图；
图9是本申请实施例提供的晶体管结构的第七结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。
本申请实施例中描述的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，且该晶体管可以是P型晶体管或N型晶体管，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
请参阅图1和图2，图1是本申请实施例提供的晶体管结构的平面示意图，图2是本申请实施例提供的晶体管结构的第一结构示意图。如图1和图2所示，该晶体管结构包括：基板10，以及依次设置在基板10上的源漏极层14、钝化层15。其中，源漏极层14包括源极141以及漏极142。源极141围绕漏极142设置。且源极141呈环形状。钝化层15具有一过孔150。漏极142在钝化层15上的投影覆盖过孔150。
需要说明的是，本申请实施例中的环形状可以是规则的圆环或方形环，也可以是不规则的其它环形状；漏极142可以是圆形、方形或椭圆形等规则图案，也可以是不规则的其它图案；本申请对此均不作具体限定。
其中，基板10可以为玻璃基板、石英基板、树脂基板、PI柔性基板(聚酰亚胺薄膜，Polyimide Film)或其他类型基板；钝化层15的材料可以是氧化硅、氮化硅或氧化硅和氮化硅的叠层结构等；源漏层14的材料可以是导电性优的金属，一般为钼、铜、铝或复合金属；本申请对此均不作限定。
本申请实施例提供的晶体管结构，通过源极141设置成环绕漏极142的环形状，漏极142在钝化层上的投影覆盖过孔150，从而可将过孔150直接对应被源极141环绕的漏极142设置，从而减小了晶体管结构的尺寸。
进一步的，过孔150对应位于漏极142的中间区域。在一些实施例中，当漏极142为规则的图案，如图1所示的正八边形时，漏极142的中心对称点在钝化层15上的投影与过孔150的圆心重合；在另一些实施例中，当漏极142为不规则图形时，过孔150对应漏极142的中间区域设置，该中间区域特指漏极142能够与过孔150的尺寸相匹配的区域；该方案在保证漏极142能够通过过孔150与相应电极线(图中未标识)电性连接，以充分发挥其作用的同时，能够尽可能的减小漏极的面积，进而减小晶体管结构的尺寸。
在本申请实施例中，请继续参阅图2，晶体管结构还包括一栅极层11。栅极层11设置在基板10上。栅极层11包括一栅极110。栅极110呈环形状。
其中，栅极层11远离基板10的一侧设置有栅绝缘层12。栅绝缘层12的材料可以是无机材料，例如氧化硅、氮化硅或氧化硅和氮化硅的结合等，也可以为有机材料；栅极层11的材料可以是导电性优的金属，一般为钼、铜、铝或复合金属；本申请对此均不作限定。
在一些实施例中，栅极110在基板10上的投影环绕漏极142在基板10上的投影设置。该方案使得栅极110在钝化层15上的投影与过孔150错开设置，避免在对钝化层15进行刻蚀以形成过孔150时，因存在工艺误差或刻蚀产生的应力对栅极110造成破坏。
进一步的，请参阅图3，栅极110在基板10上的投影环绕源极141在基板10上的投影设置。该方案使得栅极110在基板10上的投影与源极141在基板上的投影以及漏极142在基板10上的投影均不重合，避免了寄生电容的产生，提高了晶体管结构的稳定性。
需要说明的是，在一些实施例中，请参阅图4，栅极110可以呈圆形、方形或其它图案。具体的，栅极110在基板10上的投影可以至少覆盖源极141在基板10上的投影以及漏极142在基板10上的投影。
请继续参阅图2，晶体管结构还包括一有源层13。有源层13设置在基板10与源漏极层14之间。有源层13包括一沟道130。其中，源极141、漏极142均与沟道130直接接触，以使得源极141、漏极142均与沟道130电性连接。
其中，有源层13的材料包括非晶硅、低温多晶硅以及金属氧化物半导体。需要说明的是，该金属氧化物半导体可以是氧化铟镓锌、氧化铟锡锌、氧化铟锡或氧化铟锌等。沟道130可以是圆形、方形或者环形，在保证源极141以及漏极142分别与沟道130接触连接的前提下，本申请对此不做限定。
本申请实施例通过将源漏极层14设置于有源层13远离基板10的一侧表面，使得源极141以及漏极142直接与沟道130接触连接，省去了现有技术中在沟道130上沉积绝缘层并在绝缘层刻蚀通孔的步骤，简化了制成工艺，提高了生产效率。同时，由于晶体管结构设置成闭环型，在沟道130满足相同的沟道宽度和长度规格下，可减小晶体管结构的尺寸。
具体的，在一些实施例中，沟道130呈圆形、方形、正八边形或其他多边形图案。请继续参阅图2，沟道130在基板10上的投影完全覆盖源极141在基板10上的投影以及漏极142在基板10上的投影，使得源极141以及漏极142能够与沟道130充分接触连接。
在一些实施例中，沟道130呈环形状，且沟道130对应围绕过孔150设置。请参阅图5，沟道130在基板10上的投影完全覆盖源极141在基板10上的投影，沟道130在基板10上的投影与漏极142在基板10上的投影部分重合。该方案使得沟道130在钝化层15上的投影与过孔150错开设置，避免在对钝化层15进行刻蚀以形成过孔152时，因存在工艺误差对沟道130造成破坏。
进一步的，源极141在基板10上的投影、漏极142在基板10上的投影均与沟道130在基板10上的投影至少部分重合。
具体的，请参阅图6，沟道130具有相对的第一侧面131与第二侧面132。源极141与第一侧面131接触连接，漏极142与第二侧面132接触连接。该设置将沟道130与源极141以及漏极142同层设置，降低了晶体管结构的膜层厚度。
进一步的，请参阅图7，栅极110在基板10上的投影与沟道130在基板10上的投影重合。此时，晶体管结构的平面示意图如图8所示，该方案进一步减小了晶体管结构的尺寸，同时栅极110在基板10上的投影与源极141在基板上的投影以及漏极142在基板10上的投影均不重合，避免了寄生电容的产生，提高了晶体管结构的稳定性。
在本申请实施例中，晶体管结构可以是顶栅结构或者底栅结构。在一些实施例中，请继续参阅图2，晶体管结构为底栅结构。其中，栅极层11设置于基板10上，栅极层11包括一栅极110；栅绝缘层12层叠设置于栅极层11远离基板10的一侧；有源层13设置于栅绝缘层12远离基板10的一侧；有源层13包括一沟道130。源漏极层14设置于有源层13远离基板10的一侧；源漏极层14包括源极141和漏极142；钝化层15设置于源极141、漏极142以及沟道130上，且钝化层15上设有一过孔150，该过孔150贯穿钝化层15，以暴露出漏极142远离基板20的一侧表面。
其中，源极141围绕漏极142设置，且源极141呈环形状。漏极142在钝化层15上的投影覆盖过孔150。
在一些实施例中，请参阅图9，晶体管结构为顶栅结构。其中，有源层21设置于基板20上；有源层21包括一沟道210。源漏极层22设置于有源层21远离基板20的一侧；源漏极层包括源极221和漏极222；栅绝缘层23设置于有源层21、源漏极层22以及基板10上；栅极层24设置于栅绝缘层23远离基板20的一侧；栅极层24包括一栅极240；钝化层25设置于栅极层24以及栅绝缘层23上，且钝化层25上设有一过孔250，该过孔250贯穿钝化层25，并延伸至栅绝缘层23以暴露出漏极222远离基板20的一侧表面；过孔250与漏极222对应。
其中，源极221围绕漏极222设置，且源极221呈环形状。漏极222在钝化层25上的投影覆盖过孔250。
需要说明的是，上述对顶栅结构或者底栅结构的晶体管结构的具体结构说明仅为更好的理解本申请的技术方案，但不能理解为对本申请的限制。
相应的，本申请提供一种GOA电路，该GOA电路包括以上任意一实施例所述的晶体管结构。
本申请实施例提供一种GOA电路，该GOA电路通过设置闭环型晶体管结构，将源极设置成环绕漏极的环形状，漏极在钝化层上的投影覆盖过孔，将与漏极接触的过孔直接对应被源极环绕的漏极设置，从而减小了晶体管结构的尺寸，有效地节省GOA电路的布线空间。
相应的，本申请还提供一种显示面板，该显示面板包括以上任意一项实施例所述的晶体管结构。
本申请实施例提供一种显示面板，在显示面板中，通过设置闭环型晶体管结构，将源极设置成环绕漏极的环形状，漏极在钝化层上的投影覆盖过孔，从而可将与漏极接触的过孔直接对应被源极环绕的漏极设置，能够有效减小晶体管结构的尺寸，从而提高像素开口率。若显示面板中采用GOA电路设计，则能够有效降低显示面板的边框大小。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种晶体管结构，其特征在于，包括：基板，以及依次设置在所述基板上的源漏极层和钝化层；其中，
所述源漏极层包括源极以及漏极，所述源极围绕所述漏极设置，且所述源极呈环形状；所述钝化层具有一过孔，所述漏极在所述钝化层上的投影覆盖所述过孔。
2.根据权利要求1所述的晶体管结构，其特征在于，所述过孔对应位于所述漏极的中间区域。
3.根据权利要求1所述的晶体管结构，其特征在于，所述晶体管结构还包括一栅极层，所述栅极层设置在所述基板上，所述栅极层包括一栅极；所述栅极呈环形状。
4.根据权利要求3所述的晶体管结构，其特征在于，所述栅极在所述基板上的投影环绕所述漏极在所述基板上的投影设置。
5.根据权利要求4所述的晶体管结构，其特征在于，所述晶体管结构为顶栅结构或者底栅结构。
6.根据权利要求1所述的晶体管结构，其特征在于，所述晶体管结构还包括一有源层，所述有源层设置在所述基板与所述源漏极层之间，所述有源层包括一沟道；所述源极、所述漏极均与所述沟道直接接触，以使得所述源极、所述漏极均与所述沟道电性连接。
7.根据权利要求6所述的晶体管结构，其特征在于，所述沟道呈环形状，且所述沟道对应围绕所述过孔设置。
8.根据权利要求6所述的晶体管结构，其特征在于，所述源极在所述基板上的投影、所述漏极在所述基板上的投影均与所述沟道在所述基板上的投影至少部分重合。
9.一种GOA电路，其特征在于，包括权利要求1-8中任意一项所述的晶体管结构。
10.一种显示面板，其特征在于，包括权利要求1-8中任意一项所述的晶体管结构。
CN202010403049.7A 2020-05-13 2020-05-13 晶体管结构、goa电路及显示面板 Active CN111584640B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010403049.7A CN111584640B (zh) 2020-05-13 2020-05-13 晶体管结构、goa电路及显示面板
PCT/CN2020/096241 WO2021227187A1 (zh) 2020-05-13 2020-06-16 晶体管结构、 goa 电路及显示面板
US16/981,308 US20210359090A1 (en) 2020-05-13 2020-06-16 Transistor structure, goa circuit, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010403049.7A CN111584640B (zh) 2020-05-13 2020-05-13 晶体管结构、goa电路及显示面板

Publications (2)

Publication Number Publication Date
CN111584640A true CN111584640A (zh) 2020-08-25
CN111584640B CN111584640B (zh) 2021-11-23

Family

ID=72110850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010403049.7A Active CN111584640B (zh) 2020-05-13 2020-05-13 晶体管结构、goa电路及显示面板

Country Status (2)

Country Link
CN (1) CN111584640B (zh)
WO (1) WO2021227187A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113972285A (zh) * 2021-10-25 2022-01-25 京东方科技集团股份有限公司 氧化物薄膜晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292816A (zh) * 2010-04-13 2011-12-21 松下电器产业株式会社 有机半导体装置及其制造方法
CN104483793A (zh) * 2014-12-30 2015-04-01 深圳市华星光电技术有限公司 Tft-lcd像素结构及其制作方法
CN104779272A (zh) * 2015-04-10 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN108493236A (zh) * 2018-03-22 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
CN108987484A (zh) * 2018-07-27 2018-12-11 京东方科技集团股份有限公司 一种薄膜晶体管的制备方法和薄膜晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100499136C (zh) * 2006-03-22 2009-06-10 财团法人工业技术研究院 具有对称性的薄膜晶体管组件
CN100583458C (zh) * 2007-12-10 2010-01-20 友达光电股份有限公司 像素结构、薄膜晶体管及其制作方法
CN203288601U (zh) * 2013-06-28 2013-11-13 京东方科技集团股份有限公司 薄膜晶体管像素结构、阵列基板以及显示装置
CN107845674B (zh) * 2017-10-27 2020-07-03 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板
WO2019183030A1 (en) * 2018-03-19 2019-09-26 Rutgers, The State University Of New Jersey Oxide-based flexible high voltage thin film transistor
CN109473447B (zh) * 2018-10-18 2021-02-26 武汉华星光电半导体显示技术有限公司 阵列基板及采用该阵列基板的显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292816A (zh) * 2010-04-13 2011-12-21 松下电器产业株式会社 有机半导体装置及其制造方法
CN104483793A (zh) * 2014-12-30 2015-04-01 深圳市华星光电技术有限公司 Tft-lcd像素结构及其制作方法
CN104779272A (zh) * 2015-04-10 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN108493236A (zh) * 2018-03-22 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
CN108987484A (zh) * 2018-07-27 2018-12-11 京东方科技集团股份有限公司 一种薄膜晶体管的制备方法和薄膜晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113972285A (zh) * 2021-10-25 2022-01-25 京东方科技集团股份有限公司 氧化物薄膜晶体管

Also Published As

Publication number Publication date
CN111584640B (zh) 2021-11-23
WO2021227187A1 (zh) 2021-11-18

Similar Documents

Publication Publication Date Title
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US8035103B2 (en) Circuit board, electronic device, and method for producing circuit board
CN110491887B (zh) 一种阵列基板、显示面板及阵列基板的制作方法
CN102636927A (zh) 阵列基板及其制造方法
CN107331669A (zh) Tft驱动背板的制作方法
CN110707098B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN109659347B (zh) 柔性oled显示面板以及显示装置
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
CN111415948A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US10615188B2 (en) Array substrate and manufacturing method thereof
KR20170096007A (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
WO2017080013A1 (zh) 阵列基板及其制备方法、显示装置
US20210193841A1 (en) Thin film transistor and method for manufacturing the same, array substrate and electronic device
US20190206904A1 (en) Thin film transistor and method of making the same, and array substrate
US20120080677A1 (en) Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
CN110854175B (zh) 阵列基板及其制备方法、显示面板
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN111584640B (zh) 晶体管结构、goa电路及显示面板
CN108400139B (zh) 阵列基板及其制作方法以及显示装置
TWI570905B (zh) 顯示裝置及其製造方法
CN111129033A (zh) 阵列基板及其制备方法
CN108039352B (zh) 阵列基板及其制造方法
US10249763B2 (en) Array substrate, and display device, and fabrication methods
CN109920805B (zh) 电子装置及其制造方法
US20210359090A1 (en) Transistor structure, goa circuit, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant