CN108493236A - 薄膜晶体管及其制造方法、柔性显示屏及显示装置 - Google Patents

薄膜晶体管及其制造方法、柔性显示屏及显示装置 Download PDF

Info

Publication number
CN108493236A
CN108493236A CN201810240087.8A CN201810240087A CN108493236A CN 108493236 A CN108493236 A CN 108493236A CN 201810240087 A CN201810240087 A CN 201810240087A CN 108493236 A CN108493236 A CN 108493236A
Authority
CN
China
Prior art keywords
layer
underlay substrate
tft
active layer
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810240087.8A
Other languages
English (en)
Other versions
CN108493236B (zh
Inventor
栾梦雨
彭裕清
李菲
陈琳
胡友元
李慧慧
吴新风
王欣竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810240087.8A priority Critical patent/CN108493236B/zh
Publication of CN108493236A publication Critical patent/CN108493236A/zh
Priority to PCT/CN2018/116239 priority patent/WO2019179146A1/zh
Priority to US16/641,339 priority patent/US11164951B2/en
Application granted granted Critical
Publication of CN108493236B publication Critical patent/CN108493236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Abstract

本发明是关于一种薄膜晶体管及其制造方法、柔性显示屏及显示装置，属于显示技术应用领域。薄膜晶体管设置在衬底基板上，薄膜晶体管包括：半导体有源层、源漏极图形和栅极图形；栅极图形包括栅极，栅极图形设置在半导体有源层远离衬底基板的一侧，且与半导体有源层绝缘，源漏极图形包括第一极和第二极，第一极和第二极分别为源极和漏极中的一个，源漏极图形与半导体有源层电连接；其中，第一极、栅极和第二极在平行于衬底基板的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，半导体有源层在平行于衬底基板的平面上呈圆形，第一图形为圆形和圆环形的一种。本发明实现了解决了图像显示的可靠性较低的问题。

Description

薄膜晶体管及其制造方法、柔性显示屏及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法、柔性显示屏及显示装置。
背景技术
随着显示技术的发展，柔性显示屏受到越来越多的关注。
目前的柔性显示屏通常为有源显示屏，其像素通过TFT(Thin Film Transistor，薄膜晶体管)控制，该TFT为矩形TFT，其包括源极、漏极、半导体有源层和栅极，该源极、漏极、半导体有源层和栅极均为矩形结构。
但是，在柔性显示屏中，矩形TFT在不同方向上处于弯曲状态时，其TFT特性变化较大，导致柔性显示屏最终显示的图像区别较大，因此，影响图像显示的可靠性。
发明内容
本发明实施例提供了一种薄膜晶体管及其制造方法、柔性显示屏及显示装置，能够解决图像显示的可靠性较低的问题。所述技术方案如下：
第一方面，提高一种薄膜晶体管，所述薄膜晶体管设置在衬底基板上，所述薄膜晶体管包括：
半导体有源层、源漏极图形和栅极图形；
所述栅极图形包括栅极，所述栅极图形设置在所述半导体有源层远离所述衬底基板的一侧，且与所述半导体有源层绝缘，所述源漏极图形包括第一极和第二极，所述第一极和所述第二极分别为源极和漏极中的一个，所述源漏极图形与所述半导体有源层电连接；
其中，所述第一极、所述栅极和所述第二极在平行于所述衬底基板的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，所述半导体有源层在平行于所述衬底基板的平面上呈圆形，所述第一图形为圆形和圆环形的一种。
可选的，所述薄膜晶体管还包括：栅绝缘层，
所述半导体有源层设置在所述源漏极图形远离所述衬底基板的一侧；
所述栅绝缘层设置在所述半导体有源层远离所述衬底基板的一侧；
所述栅极图形设置在所述栅绝缘层远离所述衬底基板的一侧。
可选的，所述薄膜晶体管还包括：
设置在所述栅极图形远离所述衬底基板的一侧的第一绝缘层，所述第一绝缘层上设置有第一过孔和第二过孔；
设置在所述第一绝缘层远离所述衬底基板的一侧的导电层，所述导电层包括：通过所述第一过孔与所述第一极连接的第一引线，以及通过所述第二过孔与所述栅极连接的栅极引线，所述第一引线用于与电极层连接。
可选的，所述薄膜晶体管还包括：第二绝缘层和栅绝缘层，
所述第二绝缘层设置在所述半导体有源层远离所述衬底基板的一侧；
所述栅极图形设置在所述第二绝缘层远离所述衬底基板的一侧；
所述栅绝缘层设置在所述栅极图形远离所述衬底基板的一侧；
所述源漏极图形设置在所述栅绝缘层远离所述衬底基板的一侧，所述栅绝缘层上设置有第三过孔，所述源漏极图形通过所述第三过孔与所述半导体有源层电连接。
可选的，所述薄膜晶体管还包括：
设置在所述源漏极图形远离所述衬底基板的一侧的第三绝缘层，所述第三绝缘层上设置有第四过孔和第五过孔；
设置在所述第三绝缘层远离所述衬底基板的一侧的导电层；
所述栅绝缘层上还设置有第六过孔，所述导电层包括：第一引线和栅极引线，所述第一引线通过所述第四过孔与所述第一极连接，所述栅极引线通过所述第五过孔与所述栅极连接，所述第一引线用于与显示屏的电极层连接。
可选的，所述第六过孔在平行于所述衬底基板的平面上呈第三圆环形，所述源漏极图形还包括填充于所述第六过孔中的导电材料；
所述第一引线通过所述第四过孔与所述第一极连接，所述栅极引线通过所述第五过孔、所述导电材料与所述栅极连接。
第二方面，提供一种柔性显示屏，包括：
衬底基板以及设置在所述衬底基板上的薄膜晶体管，所述薄膜晶体管为如第一方面任一所述的薄膜晶体管。
可选的，所述阵列基板还包括：
与所述第一极电连接的电极层；
所述薄膜晶体管包括导电层，所述电极层与所述导电层采用一次构图工艺制成。
第三方面，提供一种显示装置，包括第二方面任一所述的柔性显示屏。
第四方面，提供一种薄膜晶体管的制造方法，包括：
在衬底基板上形成半导体有源层、源漏极图形和栅极图形；
所述栅极图形包括栅极，所述栅极图形设置在所述半导体有源层远离所述衬底基板的一侧，且与所述半导体有源层绝缘，所述源漏极图形包括第一极和第二极，所述第一极和所述第二极分别为源极和漏极中的一个，所述源漏极图形与所述半导体有源层电连接；
其中，所述第一极、所述栅极和所述第二极在平行于所述衬底基板的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，所述半导体有源层在平行于所述衬底基板的平面上呈圆形，所述第一图形为圆形和圆环形的一种。
可选的，所述薄膜晶体管还包括：栅绝缘层，
所述在衬底基板远离所述衬底基板的一侧形成半导体有源层、源漏极图形和栅极图形，包括：
在所述衬底基板上形成源漏极图形；
在所述源漏极图形远离所述衬底基板的一侧形成有源层图形；
在所述有源层图形远离所述衬底基板的一侧依次形成绝缘膜层和栅极层；
对涂覆有光刻胶的栅极层进行曝光、显影和刻蚀，得到带有光刻胶的栅极图形，并露出部分所述绝缘膜层；
刻蚀所述绝缘膜层露出的部分以得到图案化的所述栅绝缘层，并露出部分所述有源层图形；
对所述有源层图形露出的部分执行导体化工艺，以使所述有源层图形形成半导体有源层；
剥离所述光刻胶。
可选的，所述薄膜晶体管还包括：第二绝缘层和栅绝缘层，
所述在衬底基板远离所述衬底基板的一侧形成半导体有源层、源漏极图形和栅极图形，包括：
在所述衬底基板上形成有源层图形；
在所述有源层图形远离所述衬底基板的一侧依次形成绝缘膜层和栅极层；
对涂覆有光刻胶的栅极层进行曝光、显影和刻蚀，得到带有光刻胶的栅极图形，并露出部分所述绝缘膜层；
刻蚀所述绝缘膜层露出的部分以得到图案化的所述第二绝缘层，并露出部分所述有源层图形；
对所述有源层图形露出的部分执行导体化工艺，以使所述有源层图形形成半导体有源层；
剥离所述光刻胶；
在所述栅极图形远离所述衬底基板的一侧形成所述栅绝缘层；
在所述栅绝缘层远离所述衬底基板的一侧形成所述源漏极图形，所述栅绝缘层上设置有第三过孔，所述源漏极图形通过所述第三过孔与所述半导体有源层电连接。
可选的，所述栅绝缘层上形成有第六过孔；
所述在所述栅绝缘层上形成所述源漏极图形，包括：
在形成有所述第六过孔的所述栅绝缘层远离所述衬底基板的一侧形成所述源漏极图形；
所述方法还包括：
在所述源漏极图形远离所述衬底基板的一侧形成第三绝缘层，所述第三绝缘层上设置有第四过孔和第五过孔；
在所述第三绝缘层远离所述衬底基板的一侧形成导电层，所述导电层包括：通过所述第四过孔与所述第一极连接的第一引线，以及通过所述第五过孔、所述第六过孔与所述栅极连接的栅极引线，所述第一引线用于与显示屏的电极层连接。
可选的，所述第六过孔在平行于所述衬底基板的平面上呈第三圆环形，所述源漏极图形还包括填充于所述第六过孔中的导电材料；
所述栅极引线通过所述第五过孔、所述导电材料与所述栅极连接。
本发明的实施例提供的技术方案可以包括以下有益效果：
综上所述，本发明实施例提供的TFT及其制造方法、柔性显示屏及显示装置，由于第一极、栅极和第二极在平行于半导体有源层上表面的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，半导体有源层在平行于半导体有源层上表面的平面上呈圆形，因此该TFT在不同方向上处于弯曲状态时，其TFT特性的变化较小，减少柔性显示屏最终显示的图像区别，从而提高了图像显示的可靠性。
进一步的，由于该TFT采用顶栅结构设计，栅极与源极和漏极在衬底基板上的正投影均不重叠，有效减少寄生电容的产生，从而提高了TFT的可控性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明的实施例，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A至图5分别为本发明实施例提供的TFT的结构示意图。
图6A为现有技术提供的一种矩形TFT长度方向与弯曲方向相同时，矩形TFT的沟道区示意图。
图6B至图6D分别为本发明实施例提供的圆形TFT的沟道区示意图。
图7A为本发明实施例提供的一种TFT的制造方法的流程示意图。
图7B至图7E分别为本发明实施例提供的TFT的制造方法过程中TFT的部分结构示意图。
图8A为本发明实施例提供的另一种TFT的制造方法的流程示意图。
图8B至图8E分别为本发明实施例提供的TFT的制造方法过程中TFT的部分结构示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
目前的柔性显示屏中采用的TFT为矩形TFT。在柔性显示屏弯曲时，矩形TFT的膜层会由于受到拉伸力的作用而出现断裂。按照TFT边长所在方向(如长度方向或宽度方向)和弯曲的方向的相同或者不同，其TFT的特性会出现至少两种可能的变化。第一种，TFT的长度方向与弯曲方向垂直时，TFT的沟道区(TFT在导电时源极和漏极之间形成的区域)会出现变化，但是不会完全断开。第二种，TFT长度方向与弯曲方向相同时，TFT的沟道区可能会出现部分断裂或完全断裂。由此可知，矩形TFT在不同方向上处于弯曲状态时，其TFT特性变化较大，导致柔性显示屏最终显示的图像区别较大，因此，影响图像显示的可靠性。
本发明实施例提供一种TFT1，该TFT1有多种可实现方式，图1A和图1B为该TFT1的两种示意性结构的侧视图，如图1A和图1B所示，TFT1设置在衬底基板2上，该TFT1包括：
半导体有源层11、源漏极图形12和栅极图形13。
栅极图形13包括栅极131，栅极图形13设置在半导体有源层11远离衬底基板2的一侧，且与半导体有源层11绝缘，源漏极图形12包括第一极121和第二极122，第一极121和第二极122分别为源极和漏极中的一个，源漏极图形12与半导体有源层11电连接。
图1C为图1A所示的TFT1的俯视图，图1D为图1B所示的TFT1的俯视图，如图1C和图1D所示，第一极121、栅极131和第二极122在平行于衬底基板2的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，半导体有源层11在平行于衬底基板2的平面上呈圆形，第一图形为圆形和圆环形的一种。
综上所述，本发明实施例提供的TFT，由于第一极、栅极和第二极在平行于半导体有源层上表面的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，半导体有源层在平行于半导体有源层上表面的平面上呈圆形，因此该TFT在不同方向上处于弯曲状态时，其TFT特性的变化较小，减少柔性显示屏最终显示的图像区别，从而提高了图像显示的可靠性。
进一步的，由于该TFT采用顶栅结构设计，栅极与源极和漏极在衬底基板上的正投影均不重叠，有效减少寄生电容的产生，从而提高了TFT的可控性。
可选的，如图1A所示，该TFT1还包括：栅绝缘层14，半导体有源层11设置在源漏极图形12远离衬底基板2的一侧；栅绝缘层14设置在半导体有源层11远离衬底基板2的一侧；栅极图形13设置在栅绝缘层14远离衬底基板2的一侧。
如图2所示，在图1A所示的TFT1的基础上，TFT1还包括：
设置在栅极图形13远离衬底基板2的一侧的第一绝缘层15，第一绝缘层15上设置有第一过孔151和第二过孔152。
如图3所示，在图2所示的TFT1的基础上，TFT1还包括：
设置在第一绝缘层15远离衬底基板2的一侧的导电层16，导电层16包括：通过第一过孔151(图3未标示)与第一极121连接的第一引线161，以及通过第二过孔152(图3未标示)与栅极131连接的栅极引线162，第一引线161用于与显示屏的电极层连接，以实现TFT对电极层的电流的通断控制。当该显示屏为OLED(英文：Organic Light-Emitting Diode；简称：有机发光二极管)显示屏时，该电极层可以为阳极层或阴极层，当该显示屏为LCD(英文：Liquid Crystal Display；简称：液晶显示器)显示屏时，该电极层可以是像素电极层。
可选的，如图1B所示，TFT1包括：第二绝缘层17和栅绝缘层14，第二绝缘层17设置在半导体有源层11远离衬底基板2的一侧；栅极图形13设置在第二绝缘层17远离衬底基板2的一侧；栅绝缘层14设置在栅极图形13远离衬底基板2的一侧；源漏极图形12设置在栅绝缘层14远离衬底基板2的一侧，栅绝缘层14上设置有第三过孔141，源漏极图形12通过第三过孔141与半导体有源层11电连接。
进一步的，如图4所示，在图1B所示的TFT1的基础上，TFT1还包括：
设置在源漏极图形12远离衬底基板2的一侧的第三绝缘层18，第三绝缘层18上设置有第四过孔181和第五过孔182。
如图5所示，栅绝缘层14上还设置有第六过孔142，在图4所示的TFT1的基础上，TFT1还包括：导电层16，导电层16包括：第一引线161和栅极引线162，第一引线161通过第四过孔181(图5未标示)与第一极121连接，栅极引线162通过第五过孔182(图5未标示)与栅极131连接，第一引线161用于与显示屏的电极层连接。当该显示屏为OLED(英文：OrganicLight-Emitting Diode；简称：有机发光二极管)显示屏时，该电极层可以为阳极层或阴极层，当该显示屏为LCD(英文：Liquid Crystal Display；简称：液晶显示器)显示屏时，该电极层可以是像素电极层。
本发明实施例在实际实现时，栅极引线162可以通过第五过孔182(图5未标示)与栅极131直接连接，但是这样可能导致导电层16上的段差过大，导电层16的制造工艺要求过高。因此，进一步的，如图5所示，源漏极图形12还包括填充在第六过孔142中的导电材料(图5未标示)，栅极引线162通过第五过孔182、导电材料与栅极131连接。这样可以减少导电层16上的段差，降低导电层16的制造工艺要求。
可选的，第六过孔142在平行于衬底基板2的平面上呈第三圆环形。上述栅极所对应的第一圆环形在衬底基板上的正投影在第三圆环形在衬底基板的正投影内，这样填充在第六过孔142中的导电材料在平行于衬底基板2的平面上也呈第三圆环形，因此该TFT在不同方向上处于弯曲状态时，导电材料的特性的变化较小，从而减少柔性显示屏最终显示的图像区别，从而提高了图像显示的可靠性。
本发明实施例提供的TFT1可以称为圆形TFT(或环形TFT)，其所有圆形和环形结构均可以共圆心，例如，第一图形、第一圆环形、第二圆环形共圆心和半导体有源层对应的圆形均共圆心，也即是源极、漏极、栅极和半导体有源层共圆心。该圆形TFT具有多种优点，本发明实施例对其优点的产生原理进行如下介绍：
第一方面，本发明实施例提供的圆形TFT输出电阻无线大，输出电流恒定。
TFT在饱和区的输出电流IDS与源漏极电压VDS的大小无关，此时TFT的输出电阻是无限大的。因此，利用TFT在饱和区的电流特性可以获得稳定的输出电流。但是，IDS的大小是与TFT的宽长比W/L有关，其中W为TFT的宽度，L为TFT的长度。
现有技术中的矩形TFT，当L的大小发生了变化，会导致TFT的输出电流IDS逐渐变大，此时TFT的输出电阻不是无限大的。这就会导致输出电流IDS的不稳定，更难以被精确控制。
而本发明实施例提供的圆形TFT，由于圆形TFT的宽度W和长度L相同，当TFT的沟道被夹断的时候，宽度W和长度L同时发生同比例的变化，其最终结果是宽长比W/L的数值保持不变，即在提高漏极电位的时候，输出电流IDS保持不变。也即是，圆形TFT有无限大的输出电阻，有更稳定的电流输出。该宽长比W/L满足：
其中，请参考图1A至图1C，R2为环形沟道图的外径，R1为环形沟道区的内径。在本发明实施例中，该宽长比W/L可以为16/7至7/6。
第二方面，在弯曲状态下，本发明实施例提供的圆形TFT的特性稳定性强。
在本发明实施例中，假设第二圆环形对应漏极，则一方面漏极比内圈电极(或传统的矩形电极)需要消耗更多的电子，所以在漏极相同偏压条件下，饱和状态下的圆形TFT相较于矩形TFT沟道电荷更少。因此，很少的电子会因为自热应力(英文：Self heatingstress；简称：SHS)效应被诱捕，阈值电压Vth变化小；另一方面，机械弯曲应变导致半导体有源层中的原子距离增大，会使原子间的成键和反键轨道的分裂能级(即△E)有效的减少。这是因为当更多电子被激发到半导体的反键轨道时，费米函数值将会发生变化，而沟道导电性的增强在TFT转移特性上表现为阈值电压Vth负漂(即负向漂移)。
图6A为现有技术中矩形TFT长度方向与弯曲方向相同时，矩形TFT的沟道区示意图，如图6A所示，矩形TFT长度方向x与弯曲方向相同时，TFT的沟道区00可能会出现部分断裂或完全断裂。而在TFT的长度方向x与弯曲方向垂直时，TFT的沟道区会出现变化，但是不会完全断开。因此，矩形TFT在不同方向上处于弯曲状态时，其TFT特性变化较大。
如图6B至图6D所示，图6B至图6D为本发明实施例提供的圆形TFT的沟道区示意图，其中，图6B为本发明实施例提供的圆形TFT的沟道区在未处于弯曲状态的示意图，图6C和图6D为本发明实施例提供的圆形TFT的沟道区在处于弯曲状态的示意图，图6B至图6D中斜线区域为沟道区01，对于本发明实施例提供的圆形TFT，在TFT未弯曲时，其沟道区01的状态如图6B所示，电流可沿环形的沟道区的各个方向由内到外流动；当TFT因弯曲而导致沟道区开裂时，无论是其弯曲方向为左右方向，即图6C所示的x方向，还是其弯曲方向为上下方向，即图6D所示的y方向，其沟道区01都只会受到小程度的影响，电流可以传输的路径保存的较好。因此，该圆形TFT的抗弯曲性能较好。
因此，圆形TFT不受弯曲方向局限，在机械弯曲应变中表现出很好的稳定性。
第三方面，本发明实施例提供的圆形TFT的寄生电容小。
如图1A所示，第一极、栅极和第二极在平行于衬底基板的平面上嵌套且间隔排布，也即是源极、漏极和栅极在衬底基板上的正投影均不重叠，从而有效减少寄生电容的产生，提高了TFT的可控性。
综上所述，本发明实施例提供的TFT，由于第一极、栅极和第二极在平行于半导体有源层上表面的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，半导体有源层在平行于半导体有源层上表面的平面上呈圆形，因此该TFT在不同方向上处于弯曲状态时，其TFT特性的变化较小，减少柔性显示屏最终显示的图像区别，从而提高了图像显示的可靠性。并且其输出电阻无线大，输出电流恒定，在弯曲状态下，TFT的特性稳定性强，在竖直方向上源极、漏极和栅极不重叠，有效减少寄生电容的产生，提高了TFT的可控性。
本发明实施例提供一种柔性显示屏，包括：
衬底基板以及设置在衬底基板上的TFT，TFT为如本发明上述实施例所提供的TFT1。
进一步的，阵列基板还包括：与第一极电连接的电极层；如图3和图5所示，TFT1包括导电层16，电极层与导电层采用一次构图工艺制成。当该柔性显示屏为OLED显示屏时，该电极层可以为阳极层或阴极层。
综上所述，本发明实施例提供的柔性显示屏，由于第一极、栅极和第二极在平行于半导体有源层上表面的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，半导体有源层在平行于半导体有源层上表面的平面上呈圆形，因此该TFT在不同方向上处于弯曲状态时，其TFT特性的变化较小，减少柔性显示屏最终显示的图像区别，从而提高了图像显示的可靠性。并且其输出电阻无线大，输出电流恒定，在弯曲状态下，TFT的特性稳定性强，在竖直方向上源极、漏极和栅极不重叠，有效减少寄生电容的产生，提高了TFT的可控性，从而保证了柔性显示屏的显示稳定性。
本发明实施例提供一种显示装置，包括本发明实施例提供的柔性显示屏。在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例提供一种TFT的制造方法，该方法包括：
在衬底基板上形成半导体有源层、源漏极图形和栅极图形；
栅极图形包括栅极，栅极图形设置在半导体有源层远离衬底基板的一侧，且与半导体有源层绝缘，源漏极图形包括第一极和第二极，第一极和第二极分别为源极和漏极中的一个，源漏极图形与半导体有源层电连接；
其中，第一极、栅极和第二极在平行于衬底基板的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，半导体有源层在平行于衬底基板的平面上呈圆形，第一图形为圆形和圆环形的一种。
综上所述，本发明实施例提供的TFT的制造方法，由于第一极、栅极和第二极在平行于半导体有源层上表面的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，半导体有源层在平行于半导体有源层上表面的平面上呈圆形，因此该TFT在不同方向上处于弯曲状态时，其TFT特性的变化较小，减少柔性显示屏最终显示的图像区别，从而提高了图像显示的可靠性。并且其输出电阻无线大，输出电流恒定，在弯曲状态下，TFT的特性稳定性强，在竖直方向上源极、漏极和栅极不重叠，有效减少寄生电容的产生，提高了TFT的可控性。
进一步的，由于该TFT采用顶栅结构设计，栅极与源极和漏极在衬底基板上的正投影均不重叠，有效减少寄生电容的产生，从而提高了TFT的可控性。
在本发明实施例中，TFT可以有多种结构，相应的，其制造方法也不同，本发明实施例提供以下两种制造方法的可实现方式，包括：
第一种可实现方式，该TFT的结构可以如图3所示，如图7A所示，该TFT的制造方法包括：
步骤701、在衬底基板上形成源漏极图形。
该源漏极图形可以由金属材质制成。例如，源漏极图形可以采用金属Mo、金属Cu、金属Al或合金材料(如MoTi合金或MoNb合金)制造而成，源漏极图形的厚度可以根据具体的实现条件决定，例如，源漏极图形的材质为Cu时，其厚度可以为550nm。可选的，该衬底基板可以为透明衬底基板，如玻璃基板。示例的，可以采用涂覆、磁控溅射、热蒸发或者等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板上沉积一层具有一定厚度的金属层，然后对该金属层执行一次构图工艺，以形成源漏极图形。设置有源漏极图形12的衬底基板2可以如图7B和图7C所示。其中图7B为该衬底基板的侧视图，图7C为该衬底基板的俯视图。该源漏极图形12包括第一极121和第二极122，第一极121和第二极122分别为源极和漏极中的一个，第一极121和第二极122在平行于衬底基板的平面上由内向外呈依次嵌套且间隔排布的第一图形和第二圆环形，第一图形为圆形和圆环形的一种。
步骤702、在源漏极图形远离衬底基板的一侧形成有源层图形。
示例的，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在源漏极图形远离衬底基板的一侧上沉积一层具有一定厚度的有源膜层，然后对该有源膜层执行一次构图工艺，以形成有源层图形。设置有有源层图形111的衬底基板2可以如图7D和图7E所示。其中图7D为该衬底基板的侧视图，图7E为该衬底基板的俯视图。
步骤703、在有源层图形远离衬底基板的一侧依次形成绝缘膜层和栅极层。
示例的，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在有源层图形远离衬底基板的一侧依次形成绝缘膜层和栅极层。
步骤704、对涂覆有光刻胶的栅极层进行曝光、显影和刻蚀，得到带有光刻胶的栅极图形，并露出部分绝缘膜层。
示例的，可以在栅极层上涂覆光刻胶，然后采用掩膜版对涂覆有光刻胶的栅极层进行曝光、显影和刻蚀，得到带有光刻胶的栅极图形，并露出部分绝缘膜层。该显影后的光刻胶的形状与刻蚀后得到的栅极图形的形状相同，均为第一圆环形。
该栅极图形可以由金属材质制成。例如，栅极图形采用金属钼(简称：Mo)、金属铜(简称：Cu)、金属铝(简称：Al)或合金材料(如MoTi合金或MoNb合金)制造而成。栅极图形的厚度可以根据具体的实现条件决定，例如，栅极图形的材质为Cu时，其厚度可以为450nm。
步骤705、刻蚀绝缘膜层露出的部分以得到图案化的栅绝缘层，并露出部分有源层图形。
图案化的栅绝缘层与栅极图形的形状均相同，均为第二圆环形。可选的，该绝缘层的厚度可以为150nm。
步骤706、对有源层图形露出的部分执行导体化工艺，以使有源层图形形成半导体有源层。
导体化工艺也称离子注入工艺，在本发明实施例中，对有源层图形露出的部分进行离子注入，该有源层图形露出的部分形成导体化有源层，未露出的部分为非导体化有源层，最终两者组成了半导体有源层。
离子注入工艺是为了使施主或受主杂质原子能够进入到晶体中去，将注入的杂质原子电离成离子，并用强电场对其加速、使得这些离子获得很高的动能，然后直接轰击晶体，使得离子“挤”进到晶体里面去的工艺。在采用离子注入工艺进行掺杂时，在晶体中会产生出许多晶格缺陷，同时也会有一些原子处在其间隙中，因此，晶体在经过离子注入以后，还需要进行退火处理，以消除出现的缺陷，并使进入到晶体中的杂质“激活"。
可选的，该半导体有源层的材料可以为铟镓锌氧化物(英文：Indium GalliumZincOxide；简称：IGZO)、氧化铟锡(英文：Indium Tin Oxide；简称：ITO)或掺铟氧化锌(英文：Indium-doped Zinc Oxide；简称：IZO)等，该半导体有源层的厚度可以为约40nm(纳米)。该半导体有源层在平行于衬底基板的平面上呈圆形，
步骤707、剥离光刻胶。
光刻胶剥离后，设置有栅绝缘层14和栅极图形13的衬底基板2可以如图1A和图1C所示。其中，112为导体化有源层，113为非导体化有源层。
步骤708、在栅极图形远离衬底基板的一侧形成第一绝缘层，第一绝缘层上设置有第一过孔和第二过孔。
示例的，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在栅极图形远离衬底基板的一侧形成绝缘膜层，再对该绝缘膜层执行一次构图工艺，以形成带有第一过孔和第二过孔的第一绝缘层，可选的，该绝缘层的厚度可以为300nm。设置有第一绝缘层15的衬底基板2可以如图2所示。
步骤709、在第一绝缘层远离衬底基板的一侧形成导电层，导电层包括：通过第一过孔与第一极连接的第一引线，以及通过第二过孔与栅极连接的栅极引线，第一引线用于与电极层连接。
可选的，该导电层可以由金属或者氧化铟锡(英文：Indium tin oxide；简称：ITO)制成。示例的，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在第一绝缘层远离衬底基板的一侧形成金属层，再对该金属层执行一次构图工艺，以形成导电层。设置有导电层的衬底基板2可以如图3所示。此时得到的结构即为TFT。
第二种可实现方式，该TFT的结构可以如图5所示，如图8A所示，该TFT的制造方法包括：
步骤801、在衬底基板上形成有源层图形。
示例的，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在衬底基板上沉积一层具有一定厚度的有源膜层，然后对该有源膜层执行一次构图工艺，以形成有源层图形。设置有有源层图形111的衬底基板2可以如图8B和图8C所示。其中图8B为该衬底基板的侧视图，图8C为该衬底基板的俯视图。
步骤802、在有源层图形远离衬底基板的一侧依次形成绝缘膜层和栅极层。
步骤803、对涂覆有光刻胶的栅极层进行曝光、显影和刻蚀，得到带有光刻胶的栅极图形，并露出部分绝缘膜层。
步骤804、刻蚀绝缘膜层露出的部分以得到图案化的第二绝缘层，并露出部分有源层图形。
步骤805、对有源层图形露出的部分执行导体化工艺，以使有源层图形形成半导体有源层。
步骤806、剥离光刻胶。
上述步骤802至806可以参考步骤703至707，本发明实施例对此不再赘述。
步骤807、在栅极图形远离衬底基板的一侧形成栅绝缘层，栅绝缘层上形成有第六过孔。
示例的，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在栅极图形远离衬底基板的一侧形成绝缘膜层，再对该绝缘膜层执行一次构图工艺，以形成带有第六过孔的栅绝缘层。设置有第二绝缘层17、栅极图形13以及栅绝缘层14的衬底基板2可以如图8D和图8E所示。其中图8D为该衬底基板的侧视图，图8E为该衬底基板的俯视图。其中，112为导体化有源层，113为非导体化有源层。
步骤808、在形成有第六过孔的栅绝缘层远离衬底基板的一侧形成源漏极图形，栅绝缘层上设置有第三过孔，源漏极图形通过第三过孔与半导体有源层电连接。
示例的，该源漏极图形可以由金属材质制成。可以采用涂覆、磁控溅射、热蒸发或者等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)等方法在栅绝缘层远离衬底基板的一侧沉积一层具有一定厚度的金属层，然后对该金属层执行一次构图工艺，以形成源漏极图形。设置有源漏极图形12的衬底基板2可以如图1B和图1D所示。
步骤809、在源漏极图形远离衬底基板的一侧形成第三绝缘层。第三绝缘层上设置有第四过孔和第五过孔。
示例的，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在源漏极图形远离衬底基板的一侧形成绝缘膜层，再对该绝缘膜层执行一次构图工艺，以形成带有第四过孔和第五过孔的第三绝缘层。设置有第三绝缘层18的衬底基板2可以如图4所示。
步骤810、在第三绝缘层远离衬底基板的一侧形成导电层，导电层包括：通过第四过孔与第一极连接的第一引线，以及通过第五过孔、第六过孔与栅极连接的栅极引线，第一引线用于与显示屏的电极层连接。
可选的，该导电层可以由金属或者氧化铟锡(英文：Indium tin oxide；简称：ITO)制成，其厚度可以为100nm。示例的，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在第三绝缘层远离衬底基板的一侧形成金属层，再对该金属层执行一次构图工艺，以形成导电层。示例的，设置有导电层16的衬底基板2可以如图5所示。
本发明实施例中，如图5所示，栅极引线162可以通过第五过孔182(图5未标示)与栅极131直接连接，但是这样可能导致导电层16上的段差过大，导电层16的制造工艺要求过高。因此，在步骤805中，源漏极图形还包括填充于第六过孔中的导电材料，这样栅极引线可以通过第五过孔、导电材料与栅极连接。从而可以减少导电层16上的段差，降低导电层16的制造工艺要求。
可选的，第六过孔在平行于衬底基板的平面上呈第三圆环形。
综上所述，本发明实施例提供的TFT的制造方法，由于第一极、栅极和第二极在平行于半导体有源层上表面的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，半导体有源层在平行于半导体有源层上表面的平面上呈圆形，因此该TFT在不同方向上处于弯曲状态时，其TFT特性的变化较小，减少柔性显示屏最终显示的图像区别，从而提高了图像显示的可靠性。并且其输出电阻无线大，输出电流恒定，在弯曲状态下，TFT的特性稳定性强，在竖直方向上源极、漏极和栅极不重叠，有效减少寄生电容的产生，提高了TFT的可控性。
关于上述实施例中的方法，其中执行操作的具体方式已经在有关该装置的实施例中进行了详细描述，此处将不做详细阐述说明。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (15)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管设置在衬底基板上，所述薄膜晶体管包括：
半导体有源层、源漏极图形和栅极图形；
所述栅极图形包括栅极，所述栅极图形设置在所述半导体有源层远离所述衬底基板的一侧，且与所述半导体有源层绝缘，所述源漏极图形包括第一极和第二极，所述第一极和所述第二极分别为源极和漏极中的一个，所述源漏极图形与所述半导体有源层电连接；
其中，所述第一极、所述栅极和所述第二极在平行于所述衬底基板的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，所述半导体有源层在平行于所述衬底基板的平面上呈圆形，所述第一图形为圆形和圆环形的一种。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：栅绝缘层，
所述半导体有源层设置在所述源漏极图形远离所述衬底基板的一侧；
所述栅绝缘层设置在所述半导体有源层远离所述衬底基板的一侧；
所述栅极图形设置在所述栅绝缘层远离所述衬底基板的一侧。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
设置在所述栅极图形远离所述衬底基板的一侧的第一绝缘层，所述第一绝缘层上设置有第一过孔和第二过孔；
设置在所述第一绝缘层远离所述衬底基板的一侧的导电层，所述导电层包括：通过所述第一过孔与所述第一极连接的第一引线，以及通过所述第二过孔与所述栅极连接的栅极引线，所述第一引线用于与电极层连接。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：第二绝缘层和栅绝缘层，
所述第二绝缘层设置在所述半导体有源层远离所述衬底基板的一侧；
所述栅极图形设置在所述第二绝缘层远离所述衬底基板的一侧；
所述栅绝缘层设置在所述栅极图形远离所述衬底基板的一侧；
所述源漏极图形设置在所述栅绝缘层远离所述衬底基板的一侧，所述栅绝缘层上设置有第三过孔，所述源漏极图形通过所述第三过孔与所述半导体有源层电连接。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
设置在所述源漏极图形远离所述衬底基板的一侧的第三绝缘层，所述第三绝缘层上设置有第四过孔和第五过孔；
设置在所述第三绝缘层远离所述衬底基板的一侧的导电层；
所述栅绝缘层上还设置有第六过孔，所述导电层包括：第一引线和栅极引线，所述第一引线通过所述第四过孔与所述第一极连接，所述栅极引线通过所述第五过孔与所述栅极连接，所述第一引线用于与显示屏的电极层连接。
6.根据权利要求5所述的薄膜晶体管，其特征在于，
所述第六过孔在平行于所述衬底基板的平面上呈第三圆环形，所述源漏极图形还包括填充于所述第六过孔中的导电材料；
所述第一引线通过所述第四过孔与所述第一极连接，所述栅极引线通过所述第五过孔、所述导电材料与所述栅极连接。
7.一种柔性显示屏，其特征在于，包括：
衬底基板以及设置在所述衬底基板上的薄膜晶体管，所述薄膜晶体管为如权利要求1至6任一所述的薄膜晶体管。
8.根据权利要求7所述的柔性显示屏，其特征在于，所述阵列基板还包括：
与所述第一极电连接的电极层；
所述薄膜晶体管包括导电层，所述电极层与所述导电层采用一次构图工艺制成。
9.一种显示装置，其特征在于，包括权利要求7或8所述的柔性显示屏。
10.一种薄膜晶体管的制造方法，其特征在于，包括：
在衬底基板上形成半导体有源层、源漏极图形和栅极图形；
所述栅极图形包括栅极，所述栅极图形设置在所述半导体有源层远离所述衬底基板的一侧，且与所述半导体有源层绝缘，所述源漏极图形包括第一极和第二极，所述第一极和所述第二极分别为源极和漏极中的一个，所述源漏极图形与所述半导体有源层电连接；
其中，所述第一极、所述栅极和所述第二极在平行于所述衬底基板的平面上由内向外呈依次嵌套且间隔排布的第一图形、第一圆环形和第二圆环形，所述半导体有源层在平行于所述衬底基板的平面上呈圆形，所述第一图形为圆形和圆环形的一种。
11.根据权利要求10所述的方法，其特征在于，所述薄膜晶体管还包括：栅绝缘层，
所述在衬底基板远离所述衬底基板的一侧形成半导体有源层、源漏极图形和栅极图形，包括：
在所述衬底基板上形成源漏极图形；
在所述源漏极图形远离所述衬底基板的一侧形成有源层图形；
在所述有源层图形远离所述衬底基板的一侧依次形成绝缘膜层和栅极层；
对涂覆有光刻胶的栅极层进行曝光、显影和刻蚀，得到带有光刻胶的栅极图形，并露出部分所述绝缘膜层；
刻蚀所述绝缘膜层露出的部分以得到图案化的所述栅绝缘层，并露出部分所述有源层图形；
对所述有源层图形露出的部分执行导体化工艺，以使所述有源层图形形成半导体有源层；
剥离所述光刻胶。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括：
在所述栅极图形远离所述衬底基板的一侧形成第一绝缘层，所述第一绝缘层上设置有第一过孔和第二过孔；
在所述第一绝缘层远离所述衬底基板的一侧形成导电层，所述导电层包括：通过所述第一过孔与所述第一极连接的第一引线，以及通过所述第二过孔与所述栅极连接的栅极引线，所述第一引线用于与电极层连接。
13.根据权利要求10所述的方法，其特征在于，所述薄膜晶体管还包括：第二绝缘层和栅绝缘层，
所述在衬底基板远离所述衬底基板的一侧形成半导体有源层、源漏极图形和栅极图形，包括：
在所述衬底基板上形成有源层图形；
在所述有源层图形远离所述衬底基板的一侧依次形成绝缘膜层和栅极层；
对涂覆有光刻胶的栅极层进行曝光、显影和刻蚀，得到带有光刻胶的栅极图形，并露出部分所述绝缘膜层；
刻蚀所述绝缘膜层露出的部分以得到图案化的所述第二绝缘层，并露出部分所述有源层图形；
对所述有源层图形露出的部分执行导体化工艺，以使所述有源层图形形成半导体有源层；
剥离所述光刻胶；
在所述栅极图形远离所述衬底基板的一侧形成所述栅绝缘层；
在所述栅绝缘层远离所述衬底基板的一侧形成所述源漏极图形，所述栅绝缘层上设置有第三过孔，所述源漏极图形通过所述第三过孔与所述半导体有源层电连接。
14.根据权利要求13所述的方法，其特征在于，所述栅绝缘层上形成有第六过孔；
所述在所述栅绝缘层上形成所述源漏极图形，包括：
在形成有所述第六过孔的所述栅绝缘层远离所述衬底基板的一侧形成所述源漏极图形；
所述方法还包括：
在所述源漏极图形远离所述衬底基板的一侧形成第三绝缘层，所述第三绝缘层上设置有第四过孔和第五过孔；
在所述第三绝缘层远离所述衬底基板的一侧形成导电层，所述导电层包括：通过所述第四过孔与所述第一极连接的第一引线，以及通过所述第五过孔、所述第六过孔与所述栅极连接的栅极引线，所述第一引线用于与显示屏的电极层连接。
15.根据权利要求14所述的方法，其特征在于，
所述第六过孔在平行于所述衬底基板的平面上呈第三圆环形，所述源漏极图形还包括填充于所述第六过孔中的导电材料；
所述栅极引线通过所述第五过孔、所述导电材料与所述栅极连接。
CN201810240087.8A 2018-03-22 2018-03-22 薄膜晶体管及其制造方法、柔性显示屏及显示装置 Active CN108493236B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810240087.8A CN108493236B (zh) 2018-03-22 2018-03-22 薄膜晶体管及其制造方法、柔性显示屏及显示装置
PCT/CN2018/116239 WO2019179146A1 (zh) 2018-03-22 2018-11-19 薄膜晶体管及其制造方法、柔性显示屏及显示装置
US16/641,339 US11164951B2 (en) 2018-03-22 2018-11-19 Thin film transistor and manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810240087.8A CN108493236B (zh) 2018-03-22 2018-03-22 薄膜晶体管及其制造方法、柔性显示屏及显示装置

Publications (2)

Publication Number Publication Date
CN108493236A true CN108493236A (zh) 2018-09-04
CN108493236B CN108493236B (zh) 2021-03-26

Family

ID=63319206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810240087.8A Active CN108493236B (zh) 2018-03-22 2018-03-22 薄膜晶体管及其制造方法、柔性显示屏及显示装置

Country Status (3)

Country Link
US (1) US11164951B2 (zh)
CN (1) CN108493236B (zh)
WO (1) WO2019179146A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019179146A1 (zh) * 2018-03-22 2019-09-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
CN110636420A (zh) * 2019-09-25 2019-12-31 京东方科技集团股份有限公司 一种薄膜扬声器、薄膜扬声器的制备方法以及电子设备
CN111584640A (zh) * 2020-05-13 2020-08-25 深圳市华星光电半导体显示技术有限公司 晶体管结构、goa电路及显示面板
TWI735241B (zh) * 2020-01-14 2021-08-01 友達光電股份有限公司 可撓式顯示面板
WO2022267104A1 (zh) * 2021-06-23 2022-12-29 Tcl华星光电技术有限公司 薄膜晶体管、显示面板及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN111081160B (zh) * 2019-12-31 2022-01-04 上海天马微电子有限公司 显示面板、显示装置及显示面板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
CN101656295A (zh) * 2008-08-20 2010-02-24 中国科学院微电子研究所 金属环形栅有机晶体管结构及其制备方法
CN102709313A (zh) * 2005-05-20 2012-10-03 株式会社半导体能源研究所 薄膜晶体管的制造方法
CN103365012A (zh) * 2013-04-03 2013-10-23 友达光电股份有限公司 像素结构及其制作方法
CN104483793A (zh) * 2014-12-30 2015-04-01 深圳市华星光电技术有限公司 Tft-lcd像素结构及其制作方法
CN107104152A (zh) * 2017-05-23 2017-08-29 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板、显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN108493236B (zh) * 2018-03-22 2021-03-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
CN102709313A (zh) * 2005-05-20 2012-10-03 株式会社半导体能源研究所 薄膜晶体管的制造方法
CN101656295A (zh) * 2008-08-20 2010-02-24 中国科学院微电子研究所 金属环形栅有机晶体管结构及其制备方法
CN103365012A (zh) * 2013-04-03 2013-10-23 友达光电股份有限公司 像素结构及其制作方法
CN104483793A (zh) * 2014-12-30 2015-04-01 深圳市华星光电技术有限公司 Tft-lcd像素结构及其制作方法
CN107104152A (zh) * 2017-05-23 2017-08-29 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板、显示面板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
于军胜，田朝勇: "《OLED显示基础及产业化》", 28 February 2015, 电子科技大学出版社 *
叶志镇，吕建国，吕斌，张银珠: "《半导体薄膜技术与物理 第二版》", 31 December 2014, 浙江大学出版社 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019179146A1 (zh) * 2018-03-22 2019-09-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
US11164951B2 (en) 2018-03-22 2021-11-02 Hefei Xinsheng Optoelectronics Technology Co., Ltd Thin film transistor and manufacturing method thereof and display device
CN110636420A (zh) * 2019-09-25 2019-12-31 京东方科技集团股份有限公司 一种薄膜扬声器、薄膜扬声器的制备方法以及电子设备
CN110636420B (zh) * 2019-09-25 2021-02-09 京东方科技集团股份有限公司 一种薄膜扬声器、薄膜扬声器的制备方法以及电子设备
TWI735241B (zh) * 2020-01-14 2021-08-01 友達光電股份有限公司 可撓式顯示面板
CN111584640A (zh) * 2020-05-13 2020-08-25 深圳市华星光电半导体显示技术有限公司 晶体管结构、goa电路及显示面板
WO2022267104A1 (zh) * 2021-06-23 2022-12-29 Tcl华星光电技术有限公司 薄膜晶体管、显示面板及电子设备

Also Published As

Publication number Publication date
US11164951B2 (en) 2021-11-02
WO2019179146A1 (zh) 2019-09-26
US20200243660A1 (en) 2020-07-30
CN108493236B (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
CN108493236A (zh) 薄膜晶体管及其制造方法、柔性显示屏及显示装置
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
CN103872060B (zh) 阵列基板及其制造方法
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2015096292A1 (zh) 阵列基板及其制造方法、显示装置
WO2016008226A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示设备
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
WO2018040608A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN107195583B (zh) 一种oled显示面板及其制备方法
CN106252395B (zh) 一种薄膜晶体管及其制备方法
WO2015100894A1 (zh) 显示装置、阵列基板及其制造方法
CN109920845A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN103794555A (zh) 制造阵列基板的方法
CN107681063A (zh) 阵列基板及其制备方法、显示装置
WO2015051650A1 (zh) 薄膜晶体管制作方法、薄膜晶体管及显示设备
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN104347813B (zh) 晶体管、制造晶体管的方法和包括晶体管的电子装置
CN104752464B (zh) 一种有机发光显示装置及其制备方法
US9508762B2 (en) Array substrate, method of manufacturing array substrate and display device
CN105374827B (zh) 显示设备和用于制造该显示设备的方法
CN104882415B (zh) Ltps阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant