CN102709313A - 薄膜晶体管的制造方法 - Google Patents

薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN102709313A
CN102709313A CN2012101516047A CN201210151604A CN102709313A CN 102709313 A CN102709313 A CN 102709313A CN 2012101516047 A CN2012101516047 A CN 2012101516047A CN 201210151604 A CN201210151604 A CN 201210151604A CN 102709313 A CN102709313 A CN 102709313A
Authority
CN
China
Prior art keywords
conductive layer
semiconductor layer
layer
insulating barrier
releasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101516047A
Other languages
English (en)
Other versions
CN102709313B (zh
Inventor
广濑笃志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102709313A publication Critical patent/CN102709313A/zh
Application granted granted Critical
Publication of CN102709313B publication Critical patent/CN102709313B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24372—Particulate matter
    • Y10T428/24421—Silicon containing

Abstract

本发明涉及薄膜晶体管的制造方法。本发明提供了形状比传统情况更容易控制的圆形薄膜晶体管的制造方法，同时该方法通过诸如液滴释放方法的无掩模方法形成圆形薄膜晶体管而简化了步骤并且降低了制造时间和成本。在本发明中，通过诸如液滴释放方法的无掩模方法，在衬底的上方堆叠同心圆形薄膜来形成具有圆形电极的圆形薄膜晶体管。另外，通过诸如液滴释放方法的无掩模方法，可以通过在衬底的上方堆叠同心圆形薄膜来形成具有圆形半导体层的圆形薄膜晶体管。

Description

薄膜晶体管的制造方法
本申请是株式会社半导体能源研究所于2006年5月19日提交的、申请号为200610082449.2、发明名称为“薄膜晶体管的制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及具有圆形电极的薄膜晶体管(TFT)(下文称作圆形薄膜晶体管(TFT))、包括圆形薄膜晶体管的半导体器件及其制造方法。应当指出半导体器件相应于在衬底上方包括薄膜晶体管的薄膜晶体管衬底、在衬底上方包括薄膜晶体管和液晶的液晶面板衬底或液晶模块衬底、在衬底上方包括薄膜晶体管和发光元件的EL(电致发光)面板衬底或EL模块衬底、用密封材料密封的在衬底上方包括薄膜晶体管和液晶的液晶面板、用密封材料密封的在衬底上方包括薄膜晶体管和发光元件的EL面板衬底、包括连接到上述面板上的FPC等的模块、包括与该FPC等的端部连接的驱动器IC的模块、以及包括通过COG方法等安装到所述面板上的驱动器IC的模块。
背景技术
传统的薄膜晶体管使用诸如光掩模的掩模来形成，因此对于每次设计的改变都需要形成一个掩模。另外，作为主流的方法，通过在衬底的整个表面上形成薄膜来形成薄膜晶体管。举例来说，在连接电极和形成以夹住绝缘层的导线的情况中，需要在连接导线之前去除绝缘层。此外，电极、导线等的图案化需要使用掩模使抗蚀剂曝光，这就导致步骤数量增加并且效率和环境均受废液影响的问题。
应当指出传统的薄膜晶体管具有每个举例来说彼此线性或垂直交叉的电极。另外，传统的薄膜晶体管具有每个最后具有不会形成闭环结构的起始点和终点的电极。因此，在每个电极的中央和端部之间，机械和电学行为是不同的。此外，在电极中有许多不需要的区域，结果占据了薄膜晶体管的广泛区域。上述问题在具有传统形状的，特别是不使用掩模的方法(无掩模工艺)形成的薄膜晶体管中是明显存在的。
在为了解决上述问题而在传统方法中通过使用掩模形成具有圆形电极的圆形薄膜晶体管的情况中，难以使每个电极形成完美的圆形形状。最初，因为通过激光等绘出掩模，所以使用光掩模难以形成圆形形状的完美曲线。此外，当提高精确度时，成本增加。另外，当使用这种光掩模形成抗蚀剂并且进行蚀刻时，由该光掩模形成的抗蚀剂的角落部分可能被蚀刻得更多(诸如过蚀刻等)，这就导致形成变形的圆形形状。当薄膜晶体管的源电极和漏电极具有不规则形状时，难以形成均匀的沟道部分，这会引起薄膜晶体管特性的降低和变化。
另一方面，喷墨方法已经应用于平板显示器领域，并且作为不使用掩模(无掩模工艺)的方法被积极地发展，通过该方法可以不使用掩模而图案化薄膜。因为图案被直接绘出，容易应用于大的衬底，材料的效率是高的等，所以不需要掩模的喷墨方法具有许多优点，并且已经被应用于滤色器、等离子体显示器电极等的制造(举例来说，参见非专利文献1)。
但是，当使用这种无掩模工艺来形成具有传统形状的薄膜晶体管时，其形状与不确定的因素，诸如落下的液滴的形状有关。因此，难以控制电极、有源层等的形状。按照这种方式，无掩模工艺已经成为促进设计参数变化的主要因素，所述变化影响诸如薄膜晶体管沟道长度的特性。
[非专利文献1]
T.Shimoda,Ink-jet Technology for Fabrication Processes ofFlat Panel Displays,SID 03 DIGEST,第1178-1181页。
发明内容
考虑到上述问题，本发明提供了形状比使用无掩模工艺的传统情况更容易控制的薄膜晶体管的制造方法，该方法通过诸如液滴释放方法的无掩模方法形成薄膜晶体管(诸如圆形薄膜晶体管)而简化了步骤并且降低了制造时间和成本。
为了解决上述问题，本发明提供了下面的措施。
根据本发明，通过诸如液滴释放方法，典型地是喷墨方法的无掩模方法，在衬底上方堆叠薄膜来形成薄膜晶体管。
本发明提供了薄膜晶体管的制造方法，包括如下步骤：通过液滴释放方法在衬底上方形成第一绝缘层，通过液滴释放方法在该第一绝缘层上方形成第一液体排斥层，通过液滴释放方法在衬底上方形成与第一绝缘层接触的第一导电层，通过液滴释放方法在该第一液体排斥层和第一导电层上方形成第二液体排斥层，通过液滴释放方法在第一导电层和衬底上方形成与第二液体排斥层接触的第二绝缘层，去除第一液体排斥层和第二液体排斥层，在第一绝缘层上方形成第三液体排斥层，在第一导电层和第二绝缘层上方形成与第一绝缘层和第三液体排斥层接触的第二导电层，去除第三液体排斥层，通过液滴释放方法在第一绝缘层、第二导电层和第二绝缘层上方形成第三绝缘层，在该第三绝缘层上方形成第一半导体层，在该第一半导体层上方形成赋予一种导电类型第二半导体层，通过液滴释放方法在第二半导体层的一部分上方形成第一掩模，使用第一掩模通过蚀刻第一半导体层和第二半导体层而形成第三半导体层和第四半导体层，去除第一掩模，通过液滴释放方法形成与第四半导体层一部分接触的第三导电层，通过液滴释放方法在第三导电层和第四半导体层的一部分上方形成第四液体排斥层，通过液滴释放方法形成与第三半导体层、第四半导体层和第四液体排斥层接触的第四导电层，通过液滴释放方法形成与第四导电层接触的第五导电层，去除第四液体排斥层，使用第三导电层和第四导电层作为掩模蚀刻第三半导体层的一部分和第四半导体层的一部分，形成第五半导体层和第六半导体层，通过液滴释放方法在第三导电层上方形成第五液体排斥层，通过液滴释放方法在第三绝缘层、第四导电层和第五导电层上方形成与第五液体排斥层接触的第四绝缘层，去除第五液体排斥层，以及通过液滴释放方法形成与第三导电层和第四绝缘层接触的第六导电层。
在本发明中，通过无掩模方法，诸如液滴释放方法在衬底上方堆叠同心圆形薄膜，从而形成具有圆形电极的圆形薄膜晶体管。可选地，还可以通过无掩模方法，诸如液滴释放方法使用具有圆形半导体层的圆形薄膜晶体管或具有圆形绝缘层的圆形薄膜晶体管。应当指出在使用液体材料形成与中央孔洞同心的圆形薄膜的情况中，其形状可以通过形成排斥该液体材料的液体排斥层，然后在其上方形成同心圆形薄膜来控制。
在本发明中，引出栅电极、源电极和漏电极的薄膜晶体管的结构被改进，形成每个电极和沟道按回路连接的形状。在其它情况中，薄膜晶体管具有电极和沟道，每个形成像字母C(字母表)或者矩形形状的形状代替圆形形状。
在形成本发明的圆形薄膜晶体管中，通过代替在整个衬底上形成而仅在所需位置中选择性地形成构成薄膜晶体管的一部分的绝缘薄膜，可以省略部分去除绝缘层的步骤。
本发明提供了具有圆形电极的圆形薄膜晶体管的制造方法和半导体器件的制造方法。也就是说，在本发明的薄膜晶体管中，在整个晶体管中等间距地布置源电极、漏电极等(例如在实施方案方式中描述的、与源电极或漏电极连接的赋予p型或n型导电性的半导体层)。另外，本发明的薄膜晶体管具有栅电极、源电极和漏电极，每个电极按回路形状连接，并且具有在每个方向上比通过传统方法形成的具有更均匀长度的沟道部分。
在本发明中，如上所述，可以在每个方向上更均匀地形成薄膜晶体管的沟道部分(沟道长度)。另外，可以自由控制薄膜晶体管的沟道长度(例如控制图1B中的宽度b)。此外，还可以自由控制栅电极和用于使晶态半导体膜（crystalline semiconductor film），诸如与薄膜晶体管的沟道部分相邻存在的杂质半导体膜与其中插有栅绝缘膜的源电极和漏电极电学连接的薄膜(诸如赋予p型或n型导电性的半导体膜)的重叠区域(例如控制图1B中的宽度b)。通过控制用来形成液体排斥层、电极、掩模等的液滴的量可以控制薄膜晶体管的沟道长度。
通过在衬底上方堆叠源电极、漏电极、层间绝缘膜、栅电极、栅绝缘膜、用来使源电极和漏电极与晶态半导体膜电学连接的薄膜(例如赋予p型或n型导电性的半导体膜)，诸如无定形半导体膜、微晶半导体膜和杂质半导体膜等，形成本发明的薄膜晶体管。此外，本发明的薄膜晶体管可以使用上栅极结构或下栅极结构。此外，可以使用沟道蚀刻型(蚀刻有源层的一部分)或者沟道停止型(通过用保护膜等保持有源层而不蚀刻有源层)作为要蚀刻半导体层的结构。但是，本发明的每一层都可以由有机物质或无机物质来形成。
根据本发明的一方面，本发明提供了半导体器件的制造方法，包括以下步骤：在表面的第一区域上形成第一层，在该第一层上形成包含第一种液体排斥材料的第一液体排斥层，在该第一液体排斥层上滴下第二种液体排斥材料，使得在第一层的侧表面上和第一液体排斥层的侧表面上形成第二液体排斥层，其中表面的第二区域由第二液体排斥层覆盖，在表面的第三区域上方形成第二层，其中该表面的第三区域与表面的第二区域相邻，在形成第二层后至少去除第二液体排斥层，在第一层和第二层之间的间隙中形成第三层。
举例来说，如图2A-2D所示，形成第一绝缘层302作为第一层，形成第二绝缘层306作为第二层并且形成第二导电层308作为第三层。通过上述方法，控制第二导电层308的厚度(长度)是有利的。
当形成具有同心圆形状的源电极和漏电极时，源电极和漏电极间的距离被形成为相等的，并且更平滑地形成电极的周边，而与掩模精确度无关。因此，可以比通过使用掩模的传统工艺形成更均匀的部分沟道部分。结果，可以抑制以由于施加到薄膜边缘部分上的应力等而薄膜剥落为代表的机械特性，并且可以抑制电学特性，诸如圆形薄膜晶体管特性的降低和变化(在同心圆形形状中包括椭圆形等。即，可以使用在整个薄膜晶体管中均匀形成的沟道部分的形状，包括具有椭圆形状等的电极和沟道部分)。
此外，通过形成圆形薄膜晶体管的电极，可以从电极的所有方向中引出导线。结果，可以提高导线布局的自由度，并且可以改进由于引线引起的各种问题(例如，导线弯曲时产生的诸如阻抗(导线电阻、导线电容、导电电感)和反射(主要对于高频)电学问题，以及由于主要集中在薄膜边缘部分的应力引起的诸如薄膜剥落的机械问题)。(上述圆形电极不一定具有完美的圆形形状。也就是说，电极可以是椭圆形的等)。
通过形成像环路一样封闭形状的每个电极，可以形成沟道长度(L)在从源电极到漏电极的方向具有均匀长度的沟道部分(因为落下的液滴不能形成直线，在通过传统的液滴释放方法形成的薄膜晶体管的电极形状中难以形成均匀的沟道长度)。另外，可以形成设计值比传统方法具有更小误差的沟道宽度(W)(由于其边缘部分上的效应，通过传统方法形成的薄膜晶体管趋向于具有设计值的误差)。因此，通过形成应力或电力集中的没有边缘部分的结构(例如，通过沟道部分的边缘部分上电流的集中引起的静电力或恶化)，可以抑制薄膜的剥落。(上述像环路一样封闭的形状包括椭圆等。即，可以使用在整个薄膜晶体管中均匀形成的沟道部分的形状，包括具有椭圆形状等的电极和沟道部分)。
通过形成由诸如液滴释放方法的无掩模工艺以同心圆形铺展的形状的沟道和每个电极，可以更均匀地形成沟道长度(L)并且可以形成比使用掩模形成的薄膜晶体管相同区域更宽的沟道宽度(W)。因此，可以高效地使用薄膜晶体管的区域并且可以抑制其特性的变化。上述特征在集成中是特别重要的。
本发明的圆形薄膜晶体管可以减少或消除使用光掩模的步骤数量或者剥离步骤的数量，从而导致步骤的简化。另外，因为可以减少每个步骤中产生的各种废液，所以可以减轻对环境的负担。此外，可以减少制造时间和成本。
附图说明
图1A和1B是表示实施方案1的圆形薄膜晶体管的结构的图。
图2A至2D是表示实施方案1的圆形薄膜晶体管的制造方法的图。
图3A至3D是表示实施方案1的圆形薄膜晶体管的制造方法的图。
图4A至4C是表示实施方案1的圆形薄膜晶体管的制造方法的图。
图5A和5B是表示实施方案2的圆形薄膜晶体管的结构的图。
图6A至6C是表示实施方案2的圆形薄膜晶体管的结构的图。
图7A和7B是表示实施方案2的圆形薄膜晶体管的结构的图。
图8A和8B是表示实施方案3的圆形薄膜晶体管的结构的图。
图9A至9D是表示实施方案3的圆形薄膜晶体管的制造方法的图。
图10A至10D是表示实施方案3的圆形薄膜晶体管的制造方法的图。
图11A和11B是表示实施方案3的圆形薄膜晶体管的制造方法的图。
图12A和12B是表示实施方案4的圆形薄膜晶体管的结构的图。
图13是表示实施方案4的圆形薄膜晶体管的制造方法的图。
图14A和14B是表示实施方案4的圆形薄膜晶体管的制造方法的图。
图15A和15B是表示实施方案5的圆形薄膜晶体管的结构的图。
图16A至16D是表示实施方案5的圆形薄膜晶体管的制造方法的图。
图17A至17D是表示实施方案5的圆形薄膜晶体管的制造方法的图。
图18A和18B是表示实施方案5的圆形薄膜晶体管的制造方法的图。
图19A和19B是表示实施方案6的圆形薄膜晶体管的结构的图。
图20A至20D是表示实施方案6的圆形薄膜晶体管的制造方法的图。
图21A至21D是表示实施方案6的圆形薄膜晶体管的制造方法的图。
图22A和22B是表示实施方案7的圆形薄膜晶体管的结构的图。
图23A至23D是表示实施方案7的圆形薄膜晶体管的制造方法的图。
图24A至24D是表示实施方案7的圆形薄膜晶体管的制造方法的图。
图25A至25D是表示实施方案7的圆形薄膜晶体管的制造方法的图。
图26A和26B是表示实施方案7的圆形薄膜晶体管的制造方法的图。
图27A和27B是表示实施方案8的圆形薄膜晶体管的结构的图。
图28A至28D是表示实施方案8的圆形薄膜晶体管的制造方法的图。
图29A至29D是表示实施方案8的圆形薄膜晶体管的制造方法的图。
图30是表示在像素部分中使用本发明的圆形薄膜晶体管情况的图。
具体实施方式
尽管将参考附图通过实施方案详细地说明本发明，但是应当理解各种变化和修改对于本领域技术人员将是明显的。因此，除非这些变化和修改背离了本发明的范围，否则它们应当被解释为包括在本发明之内。注意在不同附图中实施方案中的相同部分用相同的附图标记表示。另外，下文中所述的衬底包括对其应用基本处理的衬底，诸如具有缓冲层的衬底。
[实施方案1]
参考图1A至4C对本发明的圆形薄膜晶体管的结构和制造方法进行说明。
图1A是本发明的圆形薄膜晶体管的顶部平面视图并且图1B是其剖视图。
如图1B所示，在衬底101上方形成第一绝缘层101和第一导电层103，然后形成第二绝缘层104和第二导电层105。应当指出此处第一导电层103用作栅极导线，并且第二导电层105用作栅电极。注意第二导电层105用第三绝缘层106覆盖。
此外，在第三绝缘层106上方形成半导体层107和108作为有源层。在位于圆形薄膜晶体管中央部分的半导体层108的上方形成用作源电极的第三导电层109。在远离圆形薄膜晶体管中央部分的半导体层108的上方形成用作漏电极的第四导电层110。应当指出与第四导电层110接触形成用作漏导线的第五导电层111。
形成第四绝缘层112，使之覆盖第三绝缘层106、第四导电层110和第五导电层111。此外，与第三导电层109接触形成用作源导线的第六导电层113。
或者，在通过液滴释放方法形成第一液体排斥层后，可以通过液滴释放方法形成第一导电层103。在通过液滴释放方法在衬底的上方形成第二导电层105使之与第一导电层103接触后，可以去除第一液体排斥层。然后，可以通过液滴释放方法形成第一绝缘层102并且形成第二液体排斥层，然后再形成第二绝缘层104。
应当指出下文中将更详细地说明上述圆形薄膜晶体管的制造方法。
如图2A所示，通过液滴释放方法在衬底301上方形成第一绝缘层302并且通过液滴释放方法在第一绝缘层302上方形成第一液体排斥层303。然后，通过液滴释放方法在衬底301上方形成第一导电层304。注意由硼硅酸钡玻璃、硼硅酸铝玻璃等制成的玻璃衬底、石英衬底、硅衬底、金属衬底、不锈钢衬底、或者能耐受制造步骤加工温度的热量的塑料衬底都可以用作衬底301。
用于液滴释放方法的喷嘴直径优选设置为0.02至100微米(更优选30微米或更窄)，并且从该喷嘴释放的组合物的量设置为0.001至100皮升(更优选10皮升或更少)。该量与喷嘴的直径成正比地增加。但是，喷嘴的直径可以根据要形成的图案的形状和尺寸适当地改变。为了将组合物滴在所需的地方，优选待加工的物体和喷嘴的释放开口彼此尽可能接近，优选约0.1至3毫米(更优选1毫米或更近)。喷嘴和待加工的物体移动，同时其间保持一定的距离，从而给出所需的图案。
在通过液滴释放方法形成绝缘层(包括实施方案1中的第一至第四绝缘层)的情况中，溶解或分散在溶剂中的绝缘材料被用作从释放开口释放的组合物。使用树脂材料，诸如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、蜜胺树脂和聚氨酯树脂作为所述绝缘材料。在使用这些树脂材料的情况中，优选通过使用溶解或分散上述材料的溶剂来控制其粘度。
可以使用包含氟原子的树脂或仅由烃组成的树脂作为用来形成液体排斥层(包括实施方案1中的第一至第五液体排斥层)的材料。更具体地说，可以使用包含分子中具有氟原子的单体的树脂，或者包含仅由碳原子和氢原子组成的单体的树脂。另外，可以使用诸如丙烯酸、苯并环丁烯、聚对苯二甲撑、氟代芳醚和透光聚酰亚胺的有机材料、由诸如硅氧烷基聚合物的聚合形成的化合物材料、以及包含水溶性均聚物和水溶性共聚物树脂等。
因为其优越的平面性可以防止薄膜厚度变得极薄或者在后来形成导电层的步骤部分中导线断裂，所以优选使用有机材料。但是，为了防止脱气，优选使用包含硅的无机材料作为下层和有机材料上层来形成薄膜。具体地说，优选通过等离子体CVD或者溅射方法形成氮化硅氧化物膜或氮化硅膜。建议用硅氧烷基聚合物作为具有由硅氧键组成的骨架并且至少包含氢作为取代基的材料、或者至少包含氟、烷基或者芳香烃作为取代基的材料的代表性实例。或者，可以使用具有上述条件的各种材料。硅氧烷基聚合物具有如下优点：具有优越的平面性、透光性和耐热性并且能耐受在形成由硅氧烷基聚合物组成的绝缘体后在300至600℃下的热处理。举例来说，通过该热处理可以同时进行氢化和烘烤。
此外，还可以使用包含光敏材料的商购抗蚀剂材料。诸如，可以使用溶解或分散在溶剂中的正型抗蚀剂，诸如酚醛清漆树脂和作为光敏材料的萘醌二叠氮化合物，或者溶解或分散在溶剂中的负型抗蚀剂，诸如基础树脂（base resin）、二苯基硅烷二醇、产生酸的试剂等。使用用来溶解或分散上述材料的溶剂控制其粘度。
此外，在通过液滴释放方法形成导电层(包括实施方案1中的第一至第六导电层)的情况中，使用溶解或分散在溶剂中的导电材料作为从释放开口释放的组合物。可以使用金属，诸如Ag(银)、Au(金)、Cu(铜)、Ni(镍)、Pt(铂)、Pb(铅)、Ir(铱)、Rh(铑)、W(钨)和Al(铝)，Cd(镉)、Zn(锌)、Fe(铁)、Ti(钛)、Si(硅)、Ge(锗)、Zr(锆)、Ba(钡)的微颗粒或分散的纳米颗粒，以及卤化银作为导电材料。此外，还可以使用用于透光导电膜的氧化铟锡(ITO)、由氧化铟锡和氧化硅组成的ITSO、有机铟、有机锡、氧化锌、氮化钛等。但是，从电阻值考虑，优选使用溶解或分散在溶剂中的金、银和铜中的任何一种作为要从释放开口释放的组合物。更优选地，可以使用电阻低的银或铜。但是当使用银或铜时，优选组合提供阻挡膜防护杂质。
至于所述溶剂，可以使用诸如乙酸丁酯和乙酸乙酯的酯、诸如异丙醇和乙醇的醇、诸如甲乙酮和丙酮的有机溶剂等。组合物的粘度优选为50cp或更低。这是因为防止组合物干燥或者从释放开口平滑地释放该组合物。组合物的表面张力优选为40mN/m或更低。但是，可以根据所使用的溶剂和应用适当地调节组合物的粘度等。举例来说，在溶剂中溶解或分散ITO、有机铟、有机锡、银或金的组合物的粘度为5至20mPa·s。
可以对被加工物体的表面实施等离子体处理。这是因为当实施了等离子体处理时，物体的表面变成亲液或疏液的。举例来说，其变成亲纯水的并且其变成疏用醇溶解的糊剂的。
至于在减压下释放组合物的步骤，因为当组合物被释放并到达被加工物体时，组合物的溶剂挥发，所以可以省略或缩短随后干燥和烘烤的步骤。因此，优选在减压下实施该步骤。另外，在通过释放组合物形成绝缘层后实施干燥和烘烤的一个或两个步骤。干燥步骤和烘烤步骤是热处理的步骤，但是每个步骤的目的、温度和时间是不同的。举例来说，在100℃的温度下实施干燥步骤三分钟，并且在200至350℃的温度下实施烘烤步骤15至120分钟。通过激光辐照、快速热退火和使用加热炉等在常压或减压下实施干燥步骤和烘烤步骤。注意实施热处理的时间没有特别限制。为了实施干燥步骤和烘烤步骤，优选可以事先加热衬底，并且那时的温度通常设置在100至800℃(优选200至350℃)，但是该温度取决于衬底的材料等。根据这些步骤，通过挥发组合物中的溶剂或者化学消除分散剂加速熔化和焊接，从而使周围的树脂固化并收缩。
连续波或脉冲波气体激光器或者固态激光器都可以用于激光辐照。受激准分子激光器、Ar激光器等都可以用作前者的气体激光器，而使用晶体，诸如用Cr、Nd等掺杂的YAG或YVO4的激光器可以用作后者的固态激光器。考虑激光的吸收比，优选使用连续波激光器。或者，优选使用组合脉冲激光器和连续波振荡的所谓混合激光辐照。注意可以根据衬底101的耐热性瞬时进行几微秒至几十秒的激光热处理辐照，使得不会毁坏衬底101。通过瞬时加热衬底从几微秒至几分钟，同时使用在惰性气体气氛中发射紫外光到红外光的红外灯、卤素灯等快速升高温度来实施快速热退火(RTA)。瞬时进行这种处理，因此基本上只有薄膜的上表面被加热，而不会不利地影响下面的薄膜。即，具有低耐热的衬底，诸如塑料衬底不会受所述热处理的影响。
应当指出液滴释放方法有两种方法，即按需求型和连续型，此处两种方法都可以使用。此外，用于液滴释放方法的大概有压电型和加热型喷头，并且此处两种都可以使用。压电型喷头使用压电物质受电压变形的性质，并且加热型喷头通过喷嘴中提供的加热器使组合物沸腾而释放组合物。
接下来，通过液滴释放方法形成第二液体排斥层305，以覆盖第一导电层304的一部分。另外，通过液滴释放方法在衬底301和第一导电层304上方形成第二绝缘层306(参见图2B)。
去除第一液体排斥层303和第二液体排斥层305并且在第一绝缘层302上方形成第三液体排斥层307(参见图2C)。
形成第二导电层308，与第一导电层304、第一绝缘层302和第二绝缘层306接触(参见图2D)。应当指出第二导电层308用作栅电极。
如图3A所示，去除第三液体排斥层307并且通过液滴释放方法在第二导电层308、第一绝缘层302和第二绝缘层306上方形成第三绝缘层309。注意第三绝缘层309用作栅绝缘膜。另外，在第三绝缘层309上方堆叠赋予p型或n型导电性的第一半导体膜310和第二半导体层311。
通过液滴释放方法在第二半导体层311的一部分上方形成第一掩模312。使用第一掩模312同时蚀刻第一半导体层310和第二半导体层311，然后形成赋予p型或n型导电性的第三半导体层313和第四半导体层314。应当指出第三半导体层313用作有源层(参见图3B)。
去除第一掩模312并且通过液滴释放方法在第四半导体层314上方形成第三导电层315。应当指出第三导电层315用作源电极或者漏电极(参见图3C)。
通过液滴释放方法在第四半导体层314和第三导电层315上方形成第四液体排斥层316。通过液滴释放方法在第四半导体层314的一部分和第三绝缘层309的一部分上方形成第四导电层317。通过液滴释放方法在第四导电层317的一部分和第三绝缘层309的一部分上方形成第五导电层318。注意第四导电层317用作源电极或者漏电极并且第五导电层318用作该源电极的引出导线或者该漏电极的引出导线(参见图3D)。
如图4A所示，去除第四液体排斥层316，并且使用第三导电层315和第四导电层317作为掩模同时蚀刻第三半导体层313和第四半导体层314的一部分，从而形成第五半导体层319和第六半导体层320。注意第五半导体层319用作有源层。第六半导体层320具有电学连接用作有源层的第五半导体层319与各用作源电极或漏电极的第三导电层315或第四导电层317的作用。
通过液滴释放方法在第三导电层上方形成第五液体排斥层322。通过液滴释放方法在第五半导体层319、第四导电层317和第五导电层318上方形成第四绝缘层323。注意第四绝缘层323用作层间绝缘膜(图4B)。
去除第五液体排斥层322，并且通过液滴释放方法在第三导电层315和第四绝缘层323上方形成第六导电层324。注意第六导电层324用作源电极的引出导线或者漏电极的引出导线。
通过在上述制造步骤中形成第六导电层324代替形成第三导电层315，可以实现第三导电层315的功能。在此情况中，通过液滴释放方法在第四半导体层上方形成用于形成第四半导体层的掩模，然后使用上述掩模和第六导电层作为掩模蚀刻第四半导体层，从而形成第五半导体层和第六半导体层。
此后，去除上述掩模，并且施用液体排斥处理，从而代替形成第三导电层315，在第四半导体层上方不会形成电极以外的元件。通过施用被施用到第三导电层315的液体排斥处理至第四半导体层314，可以形成用作第三导电层的第六导电层324。
通过诸如溅射方法和蒸发方法的公知方法堆叠薄膜，可以形成通过上述工艺的液滴释放方法而形成的薄膜。在此情况中，可以通过液滴释放方法形成掩模而形成具有所需形状的薄膜晶体管。
但是，在通过诸如溅射方法和蒸发方法的公知方法形成薄膜，因此难以在常温下形成薄膜的情况中，需要使用耐热衬底并且当堆叠薄膜时需要提供抗热措施。
在第一绝缘层302上方形成任意尺寸的第三液体排斥层307(图2C)，然后形成任意尺寸的第二导电层308，使之与第一导电层304、第一绝缘层302和第二绝缘层306接触(图2D)。因此，可以控制沟道方向中的栅电极的长度。
通过液滴释放方法在第四半导体层314的上方形成任意尺寸的第三导电层315(图3C)。随后，通过液滴释放方法在第四半导体层314和第三导电层315的上方形成任意尺寸的第四液体排斥层316。通过液滴释放方法在第四半导体层314的一部分和第三绝缘层309的一部分上方形成第四导电层317。此外，通过液滴释放方法在第四导电层317的一部分和第三绝缘层309的一部分上方形成第五导电层318(图3D)。
接着，如图4A所示，去除第四液体排斥层316。使用第三导电层315和第四导电层317作为掩模同时蚀刻第三半导体层313和第四半导体层314的一部分，从而形成第五半导体层319和第六半导体层320。结果，可以自由地控制薄膜晶体管的沟道长度。
通过实施上述方法之一或两种，可以自由地控制沟道长度和栅电极与薄膜重叠区域的长度之一或两者，所述薄膜用于使晶态半导体膜，诸如与圆形薄膜晶体管的沟道部分相邻存在的杂质半导体膜与源电极和漏电极电学连接。
[实施方案2]
将参考图5A至7B说明本发明的圆形薄膜晶体管的结构和制造方法。应当指出在实施方案2中，在使用液体排斥施用方法的情况中可以使用在实施方案1中说明的方法。此外，在实施方案1中说明的材料可以被用作用于形成绝缘层(包括实施方案2中的第一至第四绝缘层)、液体排斥层(包括实施方案2中的第一至第五液体排斥层)和导电层(包括实施方案2中的第一至第五导电层)的材料。
图5A是本发明的圆形薄膜晶体管的顶部平面视图，图5B是其剖视图。
如图5B所示，在衬底201上方形成第一绝缘层202和第一导电层203，并且形成第二绝缘层204和第二导电层205。应当指出第一导电层203此处用作栅导线并且第二导电层205此处用作栅电极。注意第二导电层205用第三绝缘层206覆盖。
此外，在第三绝缘层206上方形成半导体层207和208作为有源层。在远离圆形薄膜晶体管中央部分的半导体层208的上方形成用作漏电极的第三导电层209。应当指出形成用作漏导线的第四导电层210与第三导电层209接触。
形成第四绝缘层211，覆盖第三绝缘层206、第三导电层209和第四导电层210。在位于圆形薄膜晶体管中央部分的半导体层208的上方形成用作源电极和源导线的第五导电层212。
应当指出下文将更详细地说明上述圆形薄膜晶体管的制造方法。
在实施方案2中，在相同的步骤中形成在实施方案1的不同步骤中形成的第三导电层315和第六导电层324。注意与实施方案1中相同的步骤将用相同附图中的相同附图标记来说明，并且此处省略了其说明。即，参考图6A至7B，实施方案2将说明在实施方案1的图3B中形成第三半导体层313和第四半导体层314的步骤后的步骤。
去除图3B中的形成的第一掩模312，并且如图6A所示，通过液滴释放方法在第四半导体层314的上方形成第二掩模340。通过液滴释放方法在第四半导体层314和第二掩模340的上方形成第四液体排斥层341。
通过液滴释放方法在第四半导体层314的一部分和第三绝缘层309的一部分上方形成第三导电层342。通过液滴释放方法在第三导电层342的一部分和第三绝缘层309的一部分上方形成第四导电层343。应当指出第三导电层342用作源电极或漏电极。第四导电层343用作源电极的引出导线或者漏电极的引出导线(图6B)。
去除第四液体排斥层341，并且使用第二掩模340和第三导电层342作为掩模同时蚀刻第三半导体层313和第四半导体层314的一部分，从而形成赋予p型或n型导电性的第五半导体层344和第六半导体层345。应当指出第五半导体层344用作有源层并且第六半导体层345具有电学连接用作有源层的第五半导体层344与在后续步骤中形成的源电极和漏电极的功能(图6C)。
通过液滴释放方法在第二掩模340的上方形成第五液体排斥层346，并且通过液滴释放方法在第三绝缘层309、第五半导体层344、第六半导体层345、第三导电层342和第四导电层343的上方形成第四绝缘层347。应当指出第四绝缘层347用作层间绝缘膜(图7A)。
去除第五液体排斥层346和第二掩模340，并且通过液滴释放方法在第六半导体层345和第四绝缘层347的上方形成第五导电层348。应当指出第五导电层348用作源电极和源电极的引出导线，或者漏电极和漏电极的引出导线。
通过诸如溅射方法和蒸发方法的公知方法堆叠薄膜，可以形成通过上述工艺的液滴释放方法形成的薄膜。在此情况中，可以通过液滴释放方法形成掩模而形成具有所需形状的薄膜晶体管。
但是，在通过诸如溅射方法和蒸发方法的公知方法形成薄膜，因此难以在常温下形成薄膜的情况中，需要使用耐热衬底并且当堆叠薄膜时需要提供抗热措施。
如图6A所示，通过液滴释放方法在第四半导体层314的上方形成任意尺寸的第二掩模340，并且通过液滴释放方法在第四半导体层314和第二掩模340的上方形成任意尺寸的第四液体排斥层341。接着，通过液滴释放方法在第四半导体层314的一部分和第三绝缘层309的一部分上方形成第三导电层342。此外，通过液滴释放方法在第三导电层342的一部分和第三绝缘层309的一部分上方形成第四导电层343。应当指出第三导电层342用作源电极或漏电极。第四导电层343用作源电极的引出导线或者漏电极的引出导线(图6B)。
去除第四液体排斥层341，并且使用第二掩模340和第三导电层342作为掩模同时蚀刻第三半导体层313和第四半导体层314的一部分，从而形成赋予p型或n型导电性的第五半导体层344和第六半导体层345。结果，可以自由地控制薄膜晶体管的沟道长度。
通过实施上述方法之一或两者，可以自由地控制沟道长度和栅电极与薄膜重叠区域的长度之一或两者，所述薄膜用于使晶态半导体膜，诸如与圆形薄膜晶体管的沟道部分相邻存在的杂质半导体膜与源电极和漏电极电学连接。
[实施方案3]
将参考图8A至11B说明本发明的圆形薄膜晶体管的结构和制造方法。应当指出在实施方案3中，在使用液体排斥施用方法的情况中可以使用在实施方案1中说明的方法。此外，在实施方案1中说明的材料可以被用作用于形成绝缘层(包括实施方案3中的第一至第四绝缘层)、液体排斥层(包括实施方案3中的第一至第六液体排斥层)和导电层(包括实施方案3中的第一至第六导电层)的材料。
图8A是本发明的圆形薄膜晶体管的顶部平面视图，图8B是其剖视图。
如图8B所示，在衬底1401上方形成第一绝缘层1402和第一导电层1403，并且形成第二绝缘层1404和第二导电层1405。应当指出第一导电层1403此处用作栅导线并且第二导电层1405此处用作栅电极。注意第二导电层1405用第三绝缘层1406覆盖。
此外，在第三绝缘层1406的上方形成半导体层1407和1408作为有源层。通过向半导体层1407的一部分中添加赋予p型或n型导电性的杂质来形成半导体层1408。在位于圆形薄膜晶体管中央部分的半导体层1408的上方形成用作源电极的第三导电层1409。在远离圆形薄膜晶体管中央部分的半导体层1408的上方形成用作漏电极的第四导电层1410。应当指出形成用作漏导线的第五导电层1411与第四导电层1410接触。
形成第四绝缘层1412，覆盖第三绝缘层1406、第四导电层1410和第五导电层1411。形成用作源导线的第六导电层1413与第三导电层1409接触。
下文将更详细地说明上述圆形薄膜晶体管的制造方法。
实施方案3将说明半导体层的结构与实施方案1或2不同的情况的制造方法。注意与实施方案1中相同的步骤将用相同附图中的相同附图标记来说明，并且此处省略了其说明。即，参考图9A至11B，实施方案3将说明在实施方案1的图2D中形成第二导电层308的步骤后的步骤。
如图9A所示，去除第三液体排斥层307并且在第二导电层308、第一绝缘层302和第二绝缘层306上方形成第三绝缘层309。注意第三绝缘层309用作栅绝缘膜。接着，在第三绝缘层309上方形成第一半导体层360并且通过液滴释放方法在第一半导体层360上方形成第一掩模361，从而形成第二半导体层362。应当指出第二半导体层362用作有源层(图9B)。
去除第一掩模361，并且通过液滴释放方法在第二半导体层362的上方形成第四液体排斥层363。通过液滴释放方法在第二半导体层362的上方形成第二掩模364(图9C和9D)。
去除第四液体排斥层363，并且使用第二掩模364向第二半导体层362中添加高或低浓度的赋予p型或n型导电性的杂质，从而在第二半导体层362的一部分的上方形成第三半导体层365。应当指出第三导电层365被赋予p型或n型导电性，并且具有电学连接有源层和电极的功能(图10A)。
去除第二掩模364，并且通过液滴释放方法在第三半导体层365的上方形成第三导电层366。应当指出第三导电层366用作源电极或漏电极(图10B)。
通过液滴释放方法在第二半导体层362和第三导电层366的上方形成第五液体排斥层367(图10C)。
通过液滴释放方法形成第四导电层368，使之与第三半导体层365接触。此外，通过液滴释放方法形成第五导电层369，使之与第四导电层368接触。应当指出第四导电层368用作漏电极或源电极。第五导电层369用作漏电极的引出导线或者源电极的引出导线(图10D)。
去除第五液体排斥层367，并且通过液滴释放方法在第三导电层366的上方形成第六液体排斥层370。在第三绝缘层309、第二半导体层362、第四导电层368和第五导电层369的上方形成第四绝缘层371。应当指出第四绝缘层371用作层间绝缘膜(图11A)。
去除第六液体排斥层370，并且通过液滴释放方法形成第六导电层372，与第三导电层366接触。应当指出第六导电层372用作源电极和用于源电极的引出导线，或者漏电极和用于漏电极的引出导线。
通过形成第六导电层372代替上述制造步骤中形成的第三导电层366，可以实现第三导电层366的功能。在此情况中，施用液体排斥处理，从而代替形成第三导电层366，在第四半导体层上方不会形成电极以外的元件。换句话说，向第三半导体层365施用被施用到第三导电层366的液体排斥处理，进行图10D和11A所示的步骤，并且去除代替形成第三导电层366而施用到第三半导体层365，使得不会形成电极以外的元件的液体排斥处理，从而可以形成用作第三导电层366的第六导电层372。
在实施方案3中，通过在不去除第二掩模364的情形下由液滴释放方法在第三半导体层365的上方形成第三导电层366和第四导电层368，可以完成用作源电极或漏电极的导电层。在此情况中，第二掩模364需要由对随后步骤不会有不利影响的物质，诸如绝缘材料组成。上述第二掩模364在降低制造时间和成本并且进一步平整薄膜方面是有效的。
通过诸如溅射方法和蒸发方法的公知方法堆叠薄膜，可以形成通过上述工艺的液滴释放方法形成的薄膜。在此情况中，可以通过液滴释放方法形成掩模而形成具有所需形状的薄膜晶体管。
但是，在通过诸如溅射方法和蒸发方法的公知方法形成薄膜，因此难以在常温下形成薄膜的情况中，需要使用耐热衬底并且当堆叠薄膜时需要提供抗热措施。
通过液滴释放方法在第二半导体层362的上方形成任意尺寸的第四液体排斥层363。通过液滴释放方法在半导体层362的上方形成任意尺寸的第二掩模364(图9C和9D)。去除第四液体排斥层363，并且使用第二掩模364向第二半导体层362中添加高或低浓度的赋予p型或n型导电性的杂质，从而在第二半导体层362的一部分的上方形成第三半导体层365。结果，可以自由地控制薄膜晶体管的沟道长度。
通过实施上述方法之一或两者，可以自由地控制沟道长度和栅电极与薄膜(例如赋予p型或n型导电性的半导体膜)重叠区域的长度之一或两者，所述薄膜用于使晶态半导体膜，诸如与圆形薄膜晶体管的沟道部分相邻存在的杂质半导体膜与源电极和漏电极电学连接。
[实施方案4]
将参考图12A至14B说明本发明的圆形薄膜晶体管的结构和制造方法。应当指出在实施方案4中，在使用液体排斥施用方法的情况中可以使用在实施方案1中说明的方法。此外，在实施方案1中说明的材料可以被用作用于形成绝缘层(包括实施方案4中的第一至第四绝缘层)、液体排斥层(包括实施方案4中的第一至第六液体排斥层)和导电层(包括实施方案4中的第一至第六导电层)的材料。
图12A是本发明的圆形薄膜晶体管的顶部平面视图，图12B是其剖视图。
如图12B所示，在衬底501上方形成第一绝缘层502和第一导电层503，并且形成第二绝缘层504和第二导电层505。应当指出第一导电层503此处用作栅导线并且第二导电层505此处用作栅电极。注意第二导电层505用第三绝缘层506覆盖。
此外，在第三绝缘层506的上方形成半导体层507和508作为有源层。通过向半导体层507的一部分中添加赋予p型或n型导电性的杂质来形成半导体层508。在远离圆形薄膜晶体管中央部分的半导体层508的上方形成用作漏电极的第三导电层509。应当指出形成用作漏导线的第四导电层510与第三导电层509接触。
形成第四绝缘层511，覆盖第三绝缘层506、第三导电层509和第四导电层510。在位于圆形薄膜晶体管中央部分的半导体层508的上方形成用作源电极和源导线的第五导电层512。
下文将更详细地说明上述圆形薄膜晶体管的制造方法。
在实施方案4中，在相同的步骤中形成在实施方案3的不同步骤中形成的第三导电层366和第六导电层372。注意与实施方案1和3中相同的步骤将用相同附图中的相同附图标记来说明，并且此处省略了其说明。即，参考图13至14B，实施方案4将说明在实施方案3的图10A中形成第三半导体层365的步骤后的步骤。
如图13所示，去除第二掩模364，并且在第三半导体层365和第三绝缘层309的上方形成第三导电层381，并且通过液滴释放方法在第三导电层381和第三绝缘层309的上方形成第四导电层382。结果，完成用作源电极或漏电极的第三导电层和用作源电极或漏电极的第四导电层。
通过在不去除第二掩模的情形下由液滴释放方法在第三半导体层上方形成第三导电层，可以形成用作源电极或漏电极的导电层。第二掩模可以按照原样被用作绝缘层，因此需要使用对随后步骤不具有不利作用的物质。
去除第五液体排斥层，并且通过液滴释放方法在第三半导体层的上方形成第六液体排斥层。通过由液滴释放方法在第四导电层的一部分、第三绝缘层、第二半导体层和第三导电层的上方形成第四绝缘层，可以形成用作层间绝缘膜的绝缘膜(图14A)。
去除第六液体排斥层，并且通过液滴释放方法形成第六导电层。结果，完成用作源电极和用于源电极的引出导线，或者漏电极和用于漏电极的引出导线的导电层（图14B）。
在实施方案4中，去除第二掩模364，但是不一定必须去除。在此情况中，第二掩模364需要由不具有不利影响的物质，诸如绝缘体组成。如上所述的第二掩模364在除制造时间和成本并且进一步平整薄膜方面是有效的。
通过诸如溅射方法和蒸发方法的公知方法堆叠薄膜，可以形成通过上述工艺的液滴释放方法形成的薄膜。在此情况中，可以通过液滴释放方法形成掩模而形成具有所需形状的薄膜晶体管。
但是，在通过诸如溅射方法和蒸发方法的公知方法形成薄膜，因此难以在常温下形成薄膜的情况中，需要使用耐热衬底并且当堆叠薄膜时需要提供抗热措施。
通过实施上述方法之一或两者，可以自由地控制沟道长度和栅电极与薄膜(例如赋予p型或n型导电性的半导体膜)重叠区域的长度之一或两者，所述薄膜用于使晶态半导体膜，诸如与圆形薄膜晶体管的沟道部分相邻存在的杂质半导体膜与源电极和漏电极电学连接。
[实施方案5]
将参考图15A至18B说明本发明的圆形薄膜晶体管的结构和制造方法。应当指出在实施方案5中，在使用液体排斥施用方法的情况中可以使用在实施方案1中说明的方法。此外，在实施方案1中说明的材料可以被用作用于形成绝缘层(包括实施方案5中的第一和第二绝缘层)、液体排斥层(包括实施方案5中的第一至第六液体排斥层)和导电层(包括实施方案5中的第一至第六导电层)的材料。
图15A是本发明的圆形薄膜晶体管的顶部平面视图，图15B是其剖视图。
如图15B所示，在衬底601的上方形成半导体层602和603。在位于圆形薄膜晶体管中央部分的半导体层603的上方形成用作源电极的第一导电层604。在远离圆形薄膜晶体管中央部分的半导体层603的上方形成用作漏电极的第二导电层605。应当指出形成用作漏导线的第三导电层606与第二导电层605接触。
形成第一绝缘层607，覆盖衬底601、第二导电层605和第三导电层606。在第一绝缘层607的上方形成用作栅电极的第四导电层608，并且在第一绝缘层607和第四导电层608的上方形成第二绝缘层609。形成用作源导线的第五导电层610与第一导电层604接触，并且在第二绝缘层609的上方形成用作栅导线的第六导电层611与第四导电层608接触。
参考图16A至18B，说明本发明薄膜晶体管的制造方法。
在衬底401的上方堆叠第一半导体层402并且在第一半导体层402的上方堆叠赋予p型或n型导电性的第二半导体层403。通过液滴释放方法在第二半导体层403的上方形成第一掩模404。使用第一掩模404蚀刻第一半导体层402和第二半导体层403的一部分，从而形成第三半导体层405和第四半导体层406(图16A和16B)。
去除第一掩模404并且通过液滴释放方法在第二半导体层403的上方形成第一导电层407。应当指出第一导电层407用作源电极或者漏电极(图16C)。
在第一导电层407和第四半导体层406的上方形成第一液体排斥层408。通过液滴释放方法在衬底401和未用第一液体排斥层408覆盖的第四半导体层406的上方形成第二导电层409。在衬底401和第二半导体层403的上方形成第三导电层410，使之与第二导电层409接触。应当指出第二导电层409用作源电极或漏电极。第三导电层410用作源电极的引出导线或漏电极的引出导线(图16D)。
去除第一液体排斥层408，并且使用第一导电层407和第二导电层409作为掩模蚀刻赋予p型或n型导电性的第三半导体层405和第四半导体层406的一部分，从而形成第五半导体层411和第六半导体层412。应当指出第五半导体层411用作有源层。第六半导体层412具有电学连接用作有源层的第五半导体层411与用作源电极或漏电极的第一导电层407或第二导电层409的作用(图17A)。
通过液滴释放方法在第一导电层407的上方形成第二液体排斥层413。通过液滴释放方法在衬底401、第二导电层409、第三半导体层410和第五导电层411的上方形成第一绝缘层414。应当指出第一绝缘层414用作栅绝缘膜(图17B)。
通过液滴释放方法在第二液体排斥层413和第一绝缘层414的上方形成第三液体排斥层415。通过液滴释放方法在第一绝缘层414的上方形成第四导电层416。应当指出第四导电层416用作栅电极(图17C)。
去除第二液体排斥层413和第三液体排斥层415，并且通过液滴释放方法在第一导电层407的上方形成第四液体排斥层417，而且通过液滴释放方法在第四导电层416的上方形成第五液体排斥层418。通过液滴释放方法在第一绝缘层414的上方形成第二绝缘层419。应当指出第二绝缘层419用作层间绝缘膜(图17D)。
去除第四液体排斥层417和第五液体排斥层418。分别通过液滴释放方法在第二绝缘层419的上方形成第五导电层420和第六导电层421，使之与第一导电层407和第四导电层416接触。第五导电层420用作源电极或漏电极的引出导线，并且第六导电层421用作栅电极的引出导线(图18A)。
如图18B所示，去除第四液体排斥层和第五液体排斥层。通过液滴释放方法在第二绝缘层的上方形成第六液体排斥层422。在第二绝缘层419的上方，通过液滴释放方法可以同时形成第五导电层420和第六导电层421，分别与第一导电层407和第四导电层416接触。通过去除第六液体排斥层422，可以形成用作栅电极引出导线的第六导电层421和用作源电极或漏电极引出导线的第五导电层420。
通过诸如溅射方法和蒸发方法的公知方法堆叠薄膜，可以形成通过上述工艺的液滴释放方法而形成的薄膜。在此情况中，可以通过液滴释放方法形成掩模而形成具有所需形状的薄膜晶体管。
但是，在通过诸如溅射方法和蒸发方法的公知方法形成薄膜，因此难以在常温下形成薄膜的情况中，需要使用耐热衬底并且当堆叠薄膜时需要提供抗热措施。
通过液滴释放方法在第二绝缘层403的上方形成任意尺寸的第一导电层407。应当指出第一导电层407用作源电极和漏电极(图16C)。通过液滴释放方法在第一导电层407和第四半导体层406的一部分的上方形成任意尺寸的第一液体排斥层408。通过液滴释放方法在衬底401和未用第一液体排斥层408覆盖的第四半导体层406的上方形成第二导电层409。在衬底401的上方形成第三导电层410，使之与第二导电层409接触。应当指出第二导电层409用作源电极或漏电极。第三导电层410用作源电极的引出导线或漏电极的引出导线(图16D)。
去除第一液体排斥层408，并且使用第一导电层407和第二导电层409作为掩模蚀刻赋予p型或n型导电性的第三半导体层405和第四半导体层406的一部分，从而形成第五半导体层411和第六半导体层412。应当指出第五半导体层411用作有源层，而第六半导体层412具有电学连接用作有源层的第五半导体层411与用作源电极或漏电极的第一导电层407或第二导电层409的作用(图17A)。结果，可以自由控制薄膜晶体管的沟道长度。
在第二液体排斥层413和第一绝缘层414的上方形成任意尺寸的第三液体排斥层415。通过液滴释放方法在第一绝缘层414的上方形成任意尺寸的第四导电层416(图17C)。结果，可以控制沟道方向中栅电极的长度。
通过实施上述方法之一或两者，可以自由地控制沟道长度和由中间插有栅绝缘膜的栅电极与薄膜(诸如赋予p型或n型导电性的半导体膜)组成的重叠区域的长度之一或两者，所述薄膜用于使晶态半导体膜，诸如与圆形薄膜晶体管的沟道部分相邻存在的杂质半导体膜与源电极和漏电极电学连接。
[实施方案6]
将参考图19A至21D说明本发明的圆形薄膜晶体管的结构和制造方法。应当指出在实施方案6中，在使用液体排斥施用方法的情况中可以使用在实施方案1中说明的方法。此外，在实施方案1中说明的材料可以被用作用于形成绝缘层(包括实施方案6中的第一和第二绝缘层)、液体排斥层(包括实施方案6中的第一至第六液体排斥层)和导电层(包括实施方案6中的第一至第五导电层)的材料。
图19A是本发明的圆形薄膜晶体管的顶部平面视图，图19B是其剖视图。
如图19B所示，在衬底701的上方形成半导体层702和703作为有源层，并且在远离圆形薄膜晶体管中央部分的半导体层703的上方形成用作漏电极的第一导电层704。应当指出形成用作漏导线的第二导电层705与第一导电层704接触。
形成第一绝缘层706，覆盖衬底701、第一导电层704和第二导电层705。在第一绝缘层706的上方形成用作栅电极的第三导电层707，并且在第一绝缘层706和第三导电层707的上方形成第二绝缘层708。形成用作源电极和源导线的第四导电层709和用作栅导线的第五导电层710与位于圆形薄膜晶体管中央部分的半导体层703接触，并且在第二绝缘层708的上方形成分别用作源电极和源导线的第三导电层707和第四导电层709。
下文将详细说明上述薄膜晶体管的制造方法。
在实施方案6中，在相同的步骤中形成在实施方案5的不同步骤中形成的第一导电层407和第五导电层420。注意与实施方案5中相同的步骤将用相同附图中的相同附图标记来说明，并且此处省略了其说明。即，参考图20A至21D，实施方案6将说明在实施方案5的图16B中形成第三半导体层405和第四半导体层406的步骤后的步骤。
去除图16B中形成的第一掩模404，并且如图20A所示，通过液滴释放方法在第四半导体层406的上方形成第二掩模430。通过液滴释放方法在第四半导体层406和第二掩模430的上方形成第一液体排斥层431。
通过液滴释放方法在第四半导体层406和衬底401的上方形成第一导电层432。通过液滴释放方法在衬底401的上方形成第二导电层433与第一导电层432接触。应当指出第一导电层432用作源电极或漏电极。第二导电层433用作源电极的引出导线或者漏电极的引出导线(图20B)。
去除第一液体排斥层431，并且使用第二掩模430和第一导电层432作为掩模同时蚀刻第三半导体层405和第四半导体层406的一部分，从而形成第五半导体层434和第六半导体层435。第五半导体层434用作有源层。第六半导体层435具有电学连接用作有源层的第五半导体层434与在后续步骤中形成的源电极和漏电极的作用(图20C)。
通过液滴释放方法在第二掩模430的上方形成第二液体排斥层436。通过液滴释放方法在衬底401、第三半导体层405的一部分、第一导电层432和第二导电层433的上方形成第一绝缘层437。应当指出第一绝缘层437用作栅绝缘膜(图20D)。
此处，可以去除第二掩模430。在此情况中，通过液滴释放方法在第六半导体层的上方形成还可以用于随后步骤的第二液体排斥层。
通过液滴释放方法在第一绝缘层437的上方形成第三液体排斥层438，并且通过液滴释放方法在第一绝缘层437的上方形成第三导电层439。应当指出第三导电层439用作栅电极（图21A）。
去除第二液体排斥层436和第三液体排斥层438，并且通过液滴释放方法在第二掩模430的上方形成第四液体排斥层445而且在第三导电层439的上方形成第五液体排斥层440，然后通过液滴释放方法在第一绝缘层437的上方形成第二绝缘层441。应当指出第二绝缘层441用作层间绝缘膜(图21B)。
去除第二掩模430、第四液体排斥层445和第五液体排斥层440。通过液滴释放方法在第二绝缘层441的上方形成第四导电层442与第六半导体层435接触。通过液滴释放方法在第二绝缘层441的上方形成第五导电层443与第三导电层439接触。应当指出第四导电层442用作源电极的引出导线，并且第五导电层443用作栅电极和栅电极的引出导线，或者漏电极和漏电极的引出导线(图21C)。
在实施方案6中，如图21D所示，去除第四液体排斥层445和第五液体排斥层440。通过液滴释放方法第二绝缘层441的上方形成第六液体排斥层444。通过液滴释放方法可以在第二绝缘层441的上方同时形成第四导电层442和第五导电层443，使之分别与第六半导体层435和第三导电层439接触。通过去除第六液体排斥层444，可以形成用作栅电极引出导线的第四导电层442和用作源电极和源电极或漏电极引出导线以及源电极引出导线的第五导电层443。
通过诸如溅射方法和蒸发方法的公知方法堆叠薄膜，可以形成通过上述工艺的液滴释放方法而形成的薄膜。在此情况中，可以通过液滴释放方法形成掩模而形成具有所需形状的薄膜晶体管。
但是，在通过诸如溅射方法和蒸发方法的公知方法形成薄膜，因此难以在常温下形成薄膜的情况中，需要使用耐热衬底并且当堆叠薄膜时需要提供抗热措施。
如图20A所示，通过液滴释放方法在第四半导体层406的上方形成任意尺寸的第二掩模430。通过液滴释放方法在第四半导体层406和第二掩模430的上方形成任意尺寸的第一液体排斥层431。通过液滴释放方法在第四半导体层406和衬底401的上方形成第一导电层432。通过液滴释放方法在衬底401的上方形成第二导电层433与第一导电层432接触(图20B)。去除第一液体排斥层431，并且使用第二掩模430和第一导电层432作为掩模同时蚀刻第三半导体层405和第四半导体层406的一部分，从而形成第五半导体层434和第六半导体层435。结果，可以自由控制薄膜晶体管的沟道长度。
通过液滴释放方法在第一绝缘层437的上方形成任意尺寸的第三液体排斥层438。通过液滴释放方法在第一绝缘层437的上方形成任意尺寸的第三导电层439(图21A)。结果，可以控制沟道方向中栅电极的长度。
通过实施上述方法之一或两者，可以自由地控制沟道长度和栅电极与薄膜(例如赋予p型或n型导电性的半导体膜)重叠区域的长度之一或两者，所述薄膜用于使晶态半导体膜，诸如与圆形薄膜晶体管的沟道部分相邻存在的杂质半导体膜与源电极和漏电极电学连接。
[实施方案7]
将参考图22A至26D说明本发明的圆形薄膜晶体管的结构和制造方法。应当指出在实施方案7中，在使用液体排斥施用方法的情况中可以使用在实施方案1中说明的方法。此外，在实施方案1中说明的材料可以被用作用于形成绝缘层(包括实施方案7中的第一和第二绝缘层)、液体排斥层(包括实施方案7中的第一至第七液体排斥层)和导电层(包括实施方案7中的第一至第六导电层)的材料。
图22A是本发明的圆形薄膜晶体管的顶部平面视图，图22B是其剖视图。
如图22B所示，在衬底801的上方形成半导体层802和803作为有源层。通过向半导体层802的一部分添加赋予p型或n型导电性的杂质形成半导体层803。在位于圆形薄膜晶体管中央部分的半导体层803的上方形成用作源电极的第一导电层804，并且在远离圆形薄膜晶体管中央部分的半导体层803的上方形成用作漏电极的第二导电层805。应当指出形成用作漏导线的第三导电层806与第二导电层805接触。
形成第一绝缘层807，覆盖衬底801、第二导电层805和第三导电层806。在第一绝缘层807的上方形成用作栅电极的第四导电层808，并且在第一绝缘层807和第四导电层808的上方形成第二绝缘层809。在第二绝缘层809的上方形成用作源导线的第五导电层810并且形成用作栅导线的第六导电层811，分别与第一导电层804和第四导电层808接触。
下文将详细说明上述圆形薄膜晶体管的制造方法。
实施方案7将参考图23A至26B说明其中半导体层的结构与实施方案5或6中不同的制造方法。
如图23A所示，在衬底401的上方堆叠第一半导体层450，并且通过液滴释放方法在第一半导体层450的上方形成第一掩模451。使用第一掩模451蚀刻第一半导体层450，从而形成第二半导体层452(图23B)。
去除第一掩模451并且通过液滴释放方法形成第一液体排斥层453。通过液滴释放方法在第二半导体层452的上方形成第二掩模454(图23C和23D)。
通过去除第一液体排斥层453并且向第二半导体层452添加高或低浓度的赋予p型或n型导电性的杂质，在第二半导体层452的一部分中形成第三半导体层455。应当指出第三半导体层455具有电学连接电极与赋予p型或n型导电性的有源层的作用(图24A)。
去除第二掩模454，并且通过液滴释放方法在第三半导体层455的上方形成第一导电层456。应当指出第一导电层456用作源电极或漏电极(图24B)。
通过液滴释放方法在第一导电层456、第二半导体层452和第三半导体层455的上方形成第二液体排斥层457。通过液滴释放方法形成第二导电层458与衬底401和第三半导体层455接触。形成第三导电层459与衬底401和第二导电层458接触。第二导电层458用作漏电极或源电极。第三导电层459用作漏电极的引出导线或源电极的引出导线(图24D)。
去除第二液体排斥层457，并且通过液滴释放方法在第一导电层456的上方形成第三液体排斥层460。通过液滴释放方法在衬底401、第二半导体层452、第二导电层458和第三导电层459的上方形成第一绝缘层461。应当指出第一绝缘层461用作栅绝缘膜(图25A)。
通过液滴释放方法在第一绝缘层461的上方形成第四液体排斥层462。通过液滴释放方法在第一绝缘层461的上方形成第四导电层463。应当指出第四导电层463用作栅电极(图25B)。
去除第三液体排斥层460和第四液体排斥层462，并且通过液滴释放方法在第四导电层463的上方形成第五液体排斥层464、通过液滴释放方法在第一导电层456的上方形成第六液体排斥层465，并且通过液滴释放方法在第一绝缘层461的上方形成第二绝缘层466。应当指出第二绝缘层466用作层间绝缘膜(图25C)。
去除第五液体排斥层464和第六液体排斥层465，并且在第二绝缘层466的上方形成第五导电层467，与第一导电层456接触。应当指出第五导电层467用作源电极和用于源电极的引出导线，或者漏电极和用于漏电极的引出导线。
通过液滴释放方法在第二绝缘层466的上方形成第六导电层468，与第四导电层463接触。应当指出第六导电层468用作栅电极的引出导线。
或者，在实施方案7中，如图26A所示，可以去除第五液体排斥层464和第六液体排斥层465，并且通过液滴释放方法在第二绝缘层466的上方形成第七液体排斥层469。然后，可以通过液滴释放方法分别在第二绝缘层466的上方同时形成第五导电层467和第六导电层468，与第一导电层和第四导电层463接触。随后，去除第六液体排斥层465。应当指出在此情况中第五导电层467用作源电极的引出导线或漏电极的引出导线，并且第六导电层468用作栅电极和栅电极的引出导线。
在实施方案7中，如图26B所示，第一导电层456可以通过液滴释放方法在第二半导体层452和第三半导体层455的上方形成，而不去除在图23D中形成并且在图24B中去除的第二掩模454。应当指出第一导电层456用作源电极或漏电极。也就是说，第二掩模454可以被相似地用于后来形成的绝缘层。但是，第二掩模454需要由对随后步骤不具有不利作用的物质，诸如绝缘材料形成。留下上述的第二掩模454在降低制造时间和成本并且进一步平整薄膜方面是有效的。
通过诸如溅射方法和蒸发方法的公知方法堆叠薄膜，可以形成通过上述工艺的液滴释放方法而形成的薄膜。在此情况中，可以通过液滴释放方法形成掩模而形成具有所需形状的薄膜晶体管。
但是，在通过诸如溅射方法和蒸发方法的公知方法形成薄膜，因此难以在常温下形成薄膜的情况中，需要使用耐热衬底并且当堆叠薄膜时需要提供抗热措施。
通过液滴释放方法形成任意尺寸的第一液体排斥层453，并且通过液滴释放方法在第二半导体层452的上方形成任意尺寸的第二掩模454(图23C和23D)。通过去除第一液体排斥层453，并且使用第二掩模454向第二半导体层452添加能赋予p型或n型导电性的高或低浓度的杂质，在第二半导体层452的一部分的上方形成第三半导体层455(图24A)。结果，可以自由控制薄膜晶体管的沟道长度。
通过液滴释放方法在第一绝缘层461的上方形成任意尺寸的第四液体排斥层462和第四导电层463(图25B)。结果，可以控制沟道方向中栅电极的长度。
通过实施上述方法之一或两种，可以自由地控制沟道长度和栅电极与薄膜(例如赋予p型或n型导电性的半导体膜)重叠区域的长度之一或两者，所述薄膜用于使晶态半导体膜，诸如与圆形薄膜晶体管的沟道部分相邻存在的杂质半导体膜与源电极和漏电极电学连接。
[实施方案8]
将参考图27A至29D说明本发明的圆形薄膜晶体管的结构和制造方法。应当指出在实施方案8中，在使用液体排斥施用方法的情况中可以使用在实施方案1中说明的方法。此外，在实施方案1中说明的材料可以被用作用于形成绝缘层(包括实施方案8中的第一和第二绝缘层)、液体排斥层(包括实施方案8中的第一至第六液体排斥层)和导电层(包括实施方案8中的第一至第五导电层)的材料。
图27A是本发明的圆形薄膜晶体管的顶部平面视图，图27B是其剖视图。
如图27B所示，在衬底901的上方形成半导体层902和903作为有源层。通过向半导体层902的一部分添加赋予p型或n型导电性的杂质形成半导体层903。在远离圆形薄膜晶体管中央部分的半导体层903的上方形成用作漏电极的第一导电层904。形成用作漏导线的第二导电层905与第一导电层904接触。
形成第一绝缘层906，覆盖衬底901、第一导电层904和第二导电层905。在第一绝缘层906的上方形成用作栅电极的第三导电层907，并且在第一绝缘层906和第三导电层907的上方形成第二绝缘层908。形成用作源电极和源导线的第四导电层909，与位于圆形薄膜晶体管中央部分的半导体层903接触，并且在第二绝缘层908的上方形成用作栅导线的第五导电层910，与第三导电层907接触。
下文将详细说明上述圆形薄膜晶体管的制造方法。
在实施方案8中，在相同的步骤中形成在实施方案7的不同步骤中形成的第一导电层456和第五导电层467。注意与实施方案7中相同的步骤将用相同附图中的相同附图标记来说明，并且此处省略了其说明。即，参考图27A至29D，实施方案8将说明在实施方案7的图24A中形成第三半导体层455和第二掩模454的步骤后的步骤。
如图28A所示，通过液滴释放方法在第二半导体层452和第三半导体层455的上方形成第二液体排斥层480。通过液滴释放方法形成第一导电层481，与衬底401和第三半导体层455接触。通过液滴释放方法形成第二导电层482，与衬底401和第一导电层481接触。应当指出第二导电层482用作漏电极和漏电极的引出导线，或者源电极和源电极的引出导线(图28A和28B)。
去除第二液体排斥层480，通过液滴释放方法在第三半导体层455的上方形成第三液体排斥层483，并且通过液滴释放方法在衬底401、第二半导体层452、第一导电层481和第二导电层482的一部分的上方形成第一绝缘层484，从而形成用作栅绝缘膜的绝缘层(图28C)。
通过液滴释放方法在第三液体排斥层483和第一绝缘层484的上方形成第四液体排斥层485，并且通过液滴释放方法在第一绝缘层484的上方形成第三导电层486。应当指出第三导电层486用作栅电极(图28D)。
去除第三液体排斥层483和第四液体排斥层485，并且通过液滴释放方法在第三导电层486的上方形成第五液体排斥层487。通过液滴释放方法在第三半导体层455的上方形成第六液体排斥层488。通过液滴释放方法在第一绝缘层484的上方形成第二绝缘层489。应当指出第二绝缘层489用作层间绝缘膜(图29A)。
去除第五液体排斥层487和第六液体排斥层488，并且通过液滴释放方法在第二绝缘层489的上方形成第四导电层490，与第三半导体层455接触。应当指出第四导电层490用作源电极和用于源电极的引出导线。通过液滴释放方法在第二绝缘层489的上方形成第五导电层491，与第三导电层486接触。应当指出第五导电层491用作栅电极的引出导线(图29B)。
可选地，在实施方案8中，如图29C所示，可以去除第五液体排斥层487和第六液体排斥层488，并且通过液滴释放方法在第二绝缘层489的上方形成第七液体排斥层469。然后，可以通过液滴释放方法在第二绝缘层489的上方同时形成第四导电层490和第五导电层491，分别与第三半导体层455和第三导电层486接触。随后，去除第七液体排斥层469。应当指出在此情况中第四导电层490用作栅电极的引出导线，并且第五导电层491用作源电极的引出导线或漏电极的引出导线。
在实施方案8中，如图29D所示，第一导电层456可以通过液滴释放方法在第二半导体层452和第三半导体层455的上方形成，而不去除在实施方案7的图23D中形成并且在图24B中去除的第二掩模454。应当指出第一导电层456用作源电极或漏电极。也就是说，第二掩模454可以被相似地用于后来形成的绝缘层。但是，第二掩模454需要由对随后步骤不具有不利作用的物质，诸如绝缘材料形成。留下上述的第二掩模454在降低制造时间和成本并且进一步平整薄膜方面是有效的。
通过诸如溅射方法和蒸发方法的公知方法堆叠薄膜，可以形成通过上述工艺的液滴释放方法而形成的薄膜。在此情况中，可以通过液滴释放方法形成掩模而形成具有所需形状的薄膜晶体管。
但是，在通过诸如溅射方法和蒸发方法的公知方法形成薄膜，因此难以在常温下形成薄膜的情况中，需要使用耐热衬底并且当堆叠薄膜时需要提供抗热措施。
通过实施上述方法之一或两者，可以自由地控制沟道长度和栅电极与薄膜(例如赋予p型或n型导电性的半导体膜)重叠区域的长度之一或两种，所述薄膜用于使晶态半导体膜，诸如与圆形薄膜晶体管的沟道部分相邻存在的杂质半导体膜与源电极和漏电极电学连接。
[实施方案9]
在实施方案9中，本发明的圆形薄膜晶体管被用于诸如液晶显示器件和发光元件的显示装置的像素部分中。像素部分中晶体管的位置没有特别限制。举例来说，可以如图30的顶部平面视图所示提供晶体管。应当指出实施方案1中说明的圆形薄膜晶体管被按照本实施方案来使用。
在图30中，圆形薄膜晶体管3001的源电极3002通过源导线3003与源信号线3004连接。圆形薄膜晶体管3001的栅电极3005通过栅导线3006与栅信号线3007连接。形成像素电极3009，使其一部分与漏电极3008接触。
应当指出此处在一个像素中形成一个圆形薄膜晶体管，但是本发明不局限于这种结构。也可以在一个像素中提供两个以上圆形薄膜晶体管。
本申请基于2005年5月20日向日本专利局提交的申请号为2005-147660的日本专利申请，该专利申请的全部内容引入本文作参考。

Claims (9)

1.一种圆形薄膜晶体管，包括：
在衬底之上的圆形电极；
在所述圆形电极之上的绝缘层；
在第一绝缘层之上的圆形半导体层；
与所述圆形半导体层的中央部分交叠的源电极；以及
覆盖所述圆形半导体层的外围部分的漏电极，所述漏电极围绕所述源电极，
其中所述圆形电极和所述圆形半导体层以同心的方式堆叠。
2.一种圆形薄膜晶体管，包括：
第一绝缘层，具有其形状为圆形的开口；
在所述开口中的圆形半导体层；
在所述第一绝缘层和所述圆形半导体层之上的第二绝缘层；
在所述第二绝缘层之上的圆形半导体层；
与所述圆形半导体层的中央部分交叠的源电极；以及
覆盖所述圆形半导体层的外围部分的漏电极，所述漏电极围绕所述源电极，
其中所述第一绝缘层、所述圆形电极和所述圆形半导体层以同心的方式堆叠。
3.一种圆形薄膜晶体管，包括：
在衬底之上的圆形半导体层；
与所述圆形半导体层的中央部分交叠的源电极；
覆盖所述圆形半导体层的外围部分的漏电极，所述漏电极围绕所述源电极，
在所述圆形半导体层和所述漏电极之上的绝缘层；
在所述绝缘层之上的圆形电极；
其中所述圆形电极和所述圆形半导体层以同心的方式堆叠。
4.一种圆形薄膜晶体管，包括：
在衬底之上的圆形半导体层；
与所述圆形半导体层的中央部分交叠的源电极；
覆盖所述圆形半导体层的外围部分的漏电极，所述漏电极围绕所述源电极，
在所述圆形半导体层和所述漏电极之上的第一绝缘层，所述第一绝缘层具有第一开口；
在所述绝缘层之上的圆形电极；以及
在所述第一绝缘层和所述圆形电极之上的第二绝缘层，所述第二绝缘层具有第二开口，
其中所述圆形半导体层、所述第一开口、所述圆形电极和所述第二开口以同心的方式堆叠，以及
其中所述源电极在所述第一开口和所述第二开口中。
5.如权利要求1-4中任一项所述的圆形薄膜晶体管，其中所述漏电极覆盖在所述圆形半导体层的边沿上。
6.如权利要求1-4中任一项所述的圆形薄膜晶体管，其中所述圆形半导体层包括晶体。
7.如权利要求1-4中任一项所述的圆形薄膜晶体管，其中所述圆形电极具有椭圆形形状。
8.如权利要求1-4中任一项所述的圆形薄膜晶体管，其中在所述圆形半导体层中的沟道部分具有同心圆形状。
9.如权利要求1-4中任一项所述的圆形薄膜晶体管，还包括在所述圆形半导体层上的半导体层。
CN201210151604.7A 2005-05-20 2006-05-19 薄膜晶体管的制造方法 Expired - Fee Related CN102709313B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-147660 2005-05-20
JP2005147660 2005-05-20
CN200610082449.2A CN1866481B (zh) 2005-05-20 2006-05-19 薄膜晶体管的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200610082449.2A Division CN1866481B (zh) 2005-05-20 2006-05-19 薄膜晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN102709313A true CN102709313A (zh) 2012-10-03
CN102709313B CN102709313B (zh) 2016-12-07

Family

ID=37425454

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200610082449.2A Expired - Fee Related CN1866481B (zh) 2005-05-20 2006-05-19 薄膜晶体管的制造方法
CN201210151604.7A Expired - Fee Related CN102709313B (zh) 2005-05-20 2006-05-19 薄膜晶体管的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200610082449.2A Expired - Fee Related CN1866481B (zh) 2005-05-20 2006-05-19 薄膜晶体管的制造方法

Country Status (2)

Country Link
US (1) US7537976B2 (zh)
CN (2) CN1866481B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328713A (zh) * 2015-06-15 2017-01-11 联想(北京)有限公司 一种开关管
CN108493236A (zh) * 2018-03-22 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
CN110190133A (zh) * 2019-05-29 2019-08-30 上海大学 圆形结构的MgZnO薄膜晶体管的太阳能电池逆变器及其制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214276A (ja) * 2006-02-08 2007-08-23 Mitsubishi Chemicals Corp 発光素子
KR101291845B1 (ko) * 2006-12-13 2013-07-31 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조 방법
US7923800B2 (en) * 2006-12-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101293570B1 (ko) * 2007-03-21 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
US7968880B2 (en) 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
JP5411528B2 (ja) * 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
JP4466763B2 (ja) * 2008-05-14 2010-05-26 ソニー株式会社 パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
KR102462145B1 (ko) 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
CN112447130A (zh) 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
WO2011068025A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
KR101773641B1 (ko) 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP6147992B2 (ja) 2011-11-30 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6175244B2 (ja) * 2012-02-09 2017-08-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20230053723A (ko) 2013-06-27 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN114185216A (zh) 2015-02-12 2022-03-15 株式会社半导体能源研究所 显示装置
US9978621B1 (en) 2016-11-14 2018-05-22 Applied Materials, Inc. Selective etch rate monitor
US10235163B2 (en) * 2017-06-16 2019-03-19 Red Hat, Inc. Coordinating software builds for different computer architectures
CN108447871B (zh) * 2018-03-13 2020-12-25 深圳市华星光电半导体显示技术有限公司 像素单元及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
US5847413A (en) * 1994-08-31 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Differential amplifier circuit and analog buffer
US20050056847A1 (en) * 2003-09-09 2005-03-17 Sharp Kabushiki Kaisha Active matrix substrate and display device comprising same
WO2005041286A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2004070810A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
CN100467141C (zh) * 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
KR101115291B1 (ko) * 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
KR101084962B1 (ko) * 2003-04-25 2011-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 하전 빔을 사용한 액적 토출장치 및 상기 장치를 사용한패턴의 제작 방법
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7354808B2 (en) * 2003-08-15 2008-04-08 Semiconductor Energy Laboratory Co., Ltd. Resist composition and method for manufacturing semiconductor device using the same
CN1842745B (zh) * 2003-08-28 2013-03-27 株式会社半导体能源研究所 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法
JP3923462B2 (ja) * 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR101100625B1 (ko) * 2003-10-02 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
US7446054B2 (en) * 2003-10-28 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8101467B2 (en) * 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
WO2005041310A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same, and television receiver
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
KR101111470B1 (ko) * 2003-11-14 2012-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
US7439086B2 (en) * 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US7374977B2 (en) * 2003-12-17 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Droplet discharge device, and method for forming pattern, and method for manufacturing display device
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US20050196710A1 (en) * 2004-03-04 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US7572718B2 (en) * 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
US7401885B2 (en) * 2004-08-23 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Droplet discharge apparatus
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7449372B2 (en) * 2004-12-17 2008-11-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of substrate having conductive layer and manufacturing method of semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
US5847413A (en) * 1994-08-31 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Differential amplifier circuit and analog buffer
US20050056847A1 (en) * 2003-09-09 2005-03-17 Sharp Kabushiki Kaisha Active matrix substrate and display device comprising same
WO2005041286A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328713A (zh) * 2015-06-15 2017-01-11 联想(北京)有限公司 一种开关管
CN108493236A (zh) * 2018-03-22 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
WO2019179146A1 (zh) * 2018-03-22 2019-09-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
US11164951B2 (en) 2018-03-22 2021-11-02 Hefei Xinsheng Optoelectronics Technology Co., Ltd Thin film transistor and manufacturing method thereof and display device
CN110190133A (zh) * 2019-05-29 2019-08-30 上海大学 圆形结构的MgZnO薄膜晶体管的太阳能电池逆变器及其制备方法

Also Published As

Publication number Publication date
CN1866481A (zh) 2006-11-22
CN1866481B (zh) 2012-07-04
US20060263576A1 (en) 2006-11-23
US7537976B2 (en) 2009-05-26
CN102709313B (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN1866481B (zh) 薄膜晶体管的制造方法
JP5116251B2 (ja) 半導体装置の作製方法
JP4275644B2 (ja) アクティブマトリクス基板およびその製造方法、並びに電子装置
CN101226901B (zh) 薄膜晶体管、薄膜晶体管基板及其制造方法
TWI430450B (zh) 設有半導體元件的顯示裝置和其製造方法、及安裝有設有半導體元件的顯示裝置之電子裝置
CN100477118C (zh) 用于制造布线的方法和用于制造半导体器件的方法
EP2819173B1 (en) Method of manufacturing an organic light-emitting display device
US8785939B2 (en) Transparent and conductive nanostructure-film pixel electrode and method of making the same
CN106229347B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
TW201225280A (en) Light-scattering substrate, method of manufacturing the same, organic light-emitting display device including the same, and method of manufacturing the organic light-emitting display device
TW200910459A (en) Method for manufacturing display apparatus
JP4884227B2 (ja) 素子配置基板の製造方法
KR100946809B1 (ko) 박막트랜지스터 및 그의 제조방법
CN100530553C (zh) 布线基板的制造方法
KR20060020575A (ko) 다결정 ｉｔｏ 필름 및 다결정 ｉｔｏ 전극의 제조 방법
JP4780986B2 (ja) 回路基板の製造方法
US20090213039A1 (en) Display device
JP2010034343A (ja) 半導体装置の製造方法および半導体装置
JP2007139995A (ja) 表示装置およびその製造方法
KR20070001648A (ko) 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판
JP5195001B2 (ja) 回路基板の製造方法、回路基板、アクティブマトリックス回路基板、画像表示装置
WO2018225713A1 (ja) 液滴制御装置の製造方法、液滴制御装置、表示装置
JP4297938B2 (ja) 液晶表示装置とその製造方法
US9867273B2 (en) Printed circuit, thin film transistor and manufacturing method thereof
KR20060124306A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161207

Termination date: 20200519