CN107104152A - 薄膜晶体管及其制造方法、显示基板、显示面板 - Google Patents

薄膜晶体管及其制造方法、显示基板、显示面板 Download PDF

Info

Publication number
CN107104152A
CN107104152A CN201710370472.XA CN201710370472A CN107104152A CN 107104152 A CN107104152 A CN 107104152A CN 201710370472 A CN201710370472 A CN 201710370472A CN 107104152 A CN107104152 A CN 107104152A
Authority
CN
China
Prior art keywords
drain electrode
underlay substrate
section
source electrode
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710370472.XA
Other languages
English (en)
Other versions
CN107104152B (zh
Inventor
温钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710370472.XA priority Critical patent/CN107104152B/zh
Publication of CN107104152A publication Critical patent/CN107104152A/zh
Priority to US15/841,169 priority patent/US10505002B2/en
Application granted granted Critical
Publication of CN107104152B publication Critical patent/CN107104152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明公开了一种薄膜晶体管及其制造方法、显示基板、显示面板，属于显示领域。包括：设置在衬底基板上的栅极图形、栅绝缘层、有源层和源漏极图形，所述源漏极图形包括源极和漏极，所述漏极平行于所述衬底基板的表面的截面呈环形，所述源极平行于所述衬底基板的表面的截面呈椭圆形或者圆形，所述漏极环绕所述源极设置。本发明提高了漏极电流的稳定性，进而减小了漏极电流变化对显示装置显示效果的影响。本发明用于显示。

Description

薄膜晶体管及其制造方法、显示基板、显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法、显示基板、显示面板。
背景技术
在通过电流驱动图像显示的显示装置中，显示装置中薄膜晶体管(英文：ThinFilm Transistor；简称：TFT)的输出漏极电流稳定性会直接影响显示装置的显示效果。薄膜晶体管包括依次设置在衬底基板上的栅极图形、栅绝缘层、源漏极图形和绝缘层等层级结构，其中，栅极图形包括栅极，源漏极图形包括源极和漏极。
相关技术中，源极和漏极分别设置在有源层远离衬底基板一侧的两端，当漏极电压达到一定条件时，有源层中会形成导电沟道，以实现漏极与源极之间的导通，两者导通后产生的漏极电流即为显示装置的驱动电流，该电流与沟道的宽长比呈线性变化关系。
当漏极电压增大到一定程度时，沟道中会出现夹断区域，即沟道长度会发生变化，由于漏极电流与沟道的宽长比呈线性变化关系，因此，沟道长度的变化会使漏极电流出现较大波动，进而影响显示装置的显示效果。
发明内容
为了解决相关技术中沟道出现夹断区域，导致漏极电流出现较大波动，进而影响显示装置的显示效果的问题，本发明实施例提供了一种薄膜晶体管及其制造方法、显示基板、显示面板。所述技术方案如下：
第一方面，提供了一种薄膜晶体管，包括：
设置在衬底基板上的栅极图形、栅绝缘层、有源层和源漏极图形，所述源漏极图形包括源极和漏极，所述漏极平行于所述衬底基板的表面的截面呈环形，所述源极平行于所述衬底基板的表面的截面呈椭圆形或者圆形，所述漏极环绕所述源极设置。
可选地，所述漏极平行于所述衬底基板的表面的截面呈圆环形，且所述源极平行于所述衬底基板的表面的截面呈圆形。
可选地，所述源极和所述漏极共圆心。
可选地，所述源极垂直于所述衬底基板的表面的截面呈锯齿状或波浪状。
可选地，所述漏极垂直于所述衬底基板的表面的截面呈锯齿状或波浪状。
可选地，所述源极垂直于所述衬底基板的表面的截面呈锯齿状，所述锯齿状的齿牙深度等于所述源极在预设方向上的厚度，所述预设方向垂直于所述衬底基板的表面。
可选地，所述漏极垂直于所述衬底基板的表面的截面呈锯齿状，所述锯齿状的齿牙深度等于所述漏极在预设方向上的厚度，所述预设方向垂直于所述衬底基板的表面。
可选地，所述栅极图形、所述栅绝缘层和/或所述有源层平行于所述衬底基板的表面的截面呈椭圆形或者圆形。
第二方面，提供了一种薄膜晶体管的制造方法，所述方法包括：
在衬底基板上形成栅极图形、栅绝缘层、有源层和源漏极图形，所述源漏极图形包括源极和漏极，所述漏极平行于所述衬底基板的表面的截面呈环形，所述源极平行于所述衬底基板的表面的截面呈椭圆形或者圆形，所述漏极环绕所述源极设置。
可选地，通过构图工艺将所述漏极垂直于所述衬底基板的表面的截面形成为呈锯齿状或波浪状。
可选地，通过构图工艺将所述漏极垂直于所述衬底基板的表面的截面形成为呈锯齿状或波浪状。
第三方面，提供了一种显示基板，包括：第一方面所述的薄膜晶体管。
可选地，所述显示基板还包括：漏极引线，所述漏极引线与漏极连接；
所述显示基板还包括：
设置在源漏极图形上的钝化层；
设置在所述钝化层上的过孔；
设置在所述钝化层上的源极引线，所述源极引线通过所述过孔与源极连接。
第四方面，提供了一种显示面板，包括：第三方面所述的显示基板。
可选地，所述显示面板为电流驱动型显示面板。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的薄膜晶体管及其制造方法、显示基板、显示面板，通过将漏极平行于衬底基板的表面的截面设置成呈环形，源极平行于衬底基板的表面的截面设置成呈椭圆形或者圆形，且漏极环绕在源极外部，该薄膜晶体管的沟道长宽比变为沟道尺寸的对数函数，当沟道的有效长度出现变化时，沟道长宽比变化缓慢，相对于相关技术，减小了漏极电流波动的幅度，提高了漏极电流的稳定性，进而减小了漏极电流变化对显示装置显示效果的影响。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种薄膜晶体管的截面结构示意图；
图2-1是图1所示的薄膜晶体管的俯视结构示意图；
图2-2是本发明实施例提供的一种漏极平行于衬底基板的表面的截面呈椭圆环形，源极平行于衬底基板的表面的截面呈椭圆形时，两者的截面形状示意图；
图2-3是本发明实施例提供的一种漏极和源极平行于衬底基板的表面的截面呈椭圆环形时，两者的截面形状示意图；
图2-4是本发明实施例提供的一种漏极平行于衬底基板的表面的截面呈椭圆环形，源极平行于衬底基板的表面的截面呈圆形时，两者的截面形状示意图；
图2-5是本发明实施例提供的一种漏极平行于衬底基板的表面的截面呈椭圆环形，源极平行于衬底基板的表面的截面呈圆环形时，两者的截面形状示意图；
图2-6是本发明实施例提供的一种漏极平行于衬底基板的表面的截面呈圆环形，源极平行于衬底基板的表面的截面呈椭圆形时，两者的截面形状示意图；
图2-7是本发明实施例提供的一种漏极平行于衬底基板的表面的截面呈圆环形，源极平行于衬底基板的表面的截面呈椭圆环形时，两者的截面形状示意图；
图2-8是本发明实施例提供的一种漏极和源极平行于衬底基板的表面的截面呈圆环形时，两者的截面形状示意图；
图2-9是本发明实施例提供的一种漏极平行于衬底基板的表面的截面呈圆环形，源极平行于衬底基板的表面的截面呈圆形，且源极和漏极共圆心的截面形状示意图；
图2-10是本发明实施例提供的一种源极平行于衬底基板的表面的截面呈圆形，漏极平行于衬底基板的表面的截面呈圆环形，且该圆形和圆环形不共圆心的截面形状示意图；
图2-11是本发明实施例提供的一种源极和漏极垂直于衬底基板的表面的截面均呈方波状的锯齿，且锯齿状的齿牙深度均小于各自在预设方向上的厚度时，薄膜晶体管的俯视结构示意图；
图2-12是图2-11中BB’处薄膜晶体管的截面结构示意图；
图2-13是本发明实施例提供的一种源极和漏极垂直于衬底基板的表面的截面均呈方波状的锯齿，源极对应的锯齿状的齿牙深度小于其在预设方向上的厚度，且漏极对应的锯齿状的齿牙深度等于其在预设方向上的厚度时，薄膜晶体管的俯视结构示意图；
图2-14是图2-13中BB’处薄膜晶体管的截面结构示意图；
图3-1是相关技术中薄膜晶体管的截面结构示意图；
图3-2是图3-1所示薄膜晶体管中源极和栅极的俯视结构示意图；
图4-1是本发明实施例提供的一种当漏极平行于衬底基板的表面的截面呈圆环形、源极平行于衬底基板的表面的截面呈圆形，且漏极环绕在源极外部时，其沟道夹断后的示意图；
图4-2是本发明实施例提供的一种当源极平行于衬底基板的表面的截面呈圆环形、漏极平行于衬底基板的表面的截面呈圆形，且源极环绕在漏极外部时，其沟道夹断后的示意图；
图5是本发明实施例提供的一种薄膜晶体管的制造方法；
图6是本发明实施例提供的一种显示基板的截面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供了一种薄膜晶体管00的截面结构示意图，如图1所示，该薄膜晶体管00可以包括：
设置在衬底基板010上的栅极图形001、栅绝缘层002、有源层003和源漏极图形004，源漏极图形004包括源极0041和漏极0042，漏极0042平行于衬底基板010的表面的截面呈环形，源极0041平行于衬底基板010的表面的截面呈椭圆形或者圆形，漏极0042环绕在源极0041外部。
需要说明的是，当栅极电压达到沟道的开启电压时，有源层中会形成导电沟道，以实现漏极与源极之间的导通，两者导通后产生的漏极电流即为显示装置的驱动电流。
综上所述，本发明实施例提供的薄膜晶体管，通过将漏极平行于衬底基板的表面的截面设置成呈环形，源极平行于衬底基板的表面的截面设置成呈椭圆形或者圆形，且漏极环绕在源极外部，该薄膜晶体管的沟道长宽比变为沟道尺寸的对数函数，当沟道的有效长度出现变化时，沟道长宽比变化缓慢，相对于相关技术，减小了漏极电流波动的幅度，提高了漏极电流的稳定性，进而减小了漏极电流变化对显示装置显示效果的影响。
图2-1是图1所示的薄膜晶体管00的俯视结构示意图，图1是图2-1所示的薄膜晶体管在BB’处的截面结构示意图，如图1和图2-1所示，该薄膜晶体管00可以包括：
设置在衬底基板010上的栅极图形001、栅绝缘层002、有源层003和源漏极图形004，该源漏极图形004包括源极0041和漏极0042，漏极0042平行于衬底基板010的表面的截面呈环形，源极0041平行于衬底基板010的表面的截面呈椭圆形或者圆形，且漏极0042环绕在源极0041外部。
其中，栅绝缘层002、有源层003和源漏极图形004是依次层叠设置的，这样能够保证栅绝缘层与有源层接触，且有源层和源漏极图形接触。
需要说明的是，图1图2-1所示的漏极平行于衬底基板的表面的截面呈圆环形，且源极平行于衬底基板的表面的截面呈圆形，且源极和漏极共圆心的薄膜晶体管结构只是一种示意，实际应用中，源极和漏极还可以为其他结构，例如：漏极平行于衬底基板的表面的截面还可以呈椭圆环形或其他环形，源极平行于衬底基板的表面的截面还可以呈椭圆形、椭圆环形状或圆环形，示例地，当漏极平行于衬底基板的表面的截面呈椭圆环形，源极平行于衬底基板的表面的截面呈椭圆形时，两者的截面形状示意图请参考图2-2；当漏极和源极平行于衬底基板的表面的截面呈椭圆环形时，两者的截面形状示意图请参考图2-3；当漏极平行于衬底基板的表面的截面呈椭圆环形，源极平行于衬底基板的表面的截面呈圆形时，两者的截面形状示意图请参考图2-4；当漏极平行于衬底基板的表面的截面呈椭圆环形，源极平行于衬底基板的表面的截面呈圆环形时，两者的截面形状示意图请参考图2-5；当漏极平行于衬底基板的表面的截面呈圆环形，源极平行于衬底基板的表面的截面呈椭圆形时，两者的截面形状示意图请参考图2-6；当漏极平行于衬底基板的表面的截面呈圆环形，源极平行于衬底基板的表面的截面呈椭圆环形时，两者的截面形状示意图请参考图2-7；当漏极和源极平行于衬底基板的表面的截面呈圆环形时，两者的截面形状示意图请参考图2-8。相应地，图1和图2-1所示的源极和漏极对应的截面形状示意图请参考图2-9。
并且，从图2-2至图2-9的轮廓示意图可以看到，图中所示的源极和漏极平行于衬底基板的表面的截面的形状构成的整体截面形状均为中心对称的图形，例如，从图2-9的截面形状示意图可以看出，源极和漏极共圆心，两者在衬底基板的表面的截面形状为中心对称的图形。但是，在实际应用中，源极和漏极在衬底基板的表面的截面形状也可以为非中心对称图形，例如，当源极平行于衬底基板的表面的截面呈圆形和漏极平行于衬底基板的表面的截面呈圆环形，且该圆形和圆环形不共圆心时，两者在衬底基板的表面的截面形状为非中心对称的图形，其图形请参考图2-10。漏极平行于衬底基板的表面的截面呈椭圆环形或圆环形等其他环形，源极平行于衬底基板的表面的截面呈椭圆形、椭圆环形、圆形、圆环形或其他环形，且两者在衬底基板的表面的截面形状为非中心对称图形的其他情形，此处不再赘述。
同时，在本发明实施例中，当漏极平行于衬底基板的表面的截面呈环形，源极平行于衬底基板的表面的截面呈椭圆形或环形时，该源极和漏极垂直于衬底基板的表面的截面还可以呈多种形状，例如，其形状可以为以下几种情况中任一所述的形状：
第一种情况，源极垂直于衬底基板的表面的截面呈锯齿状或波浪状，和/或，漏极垂直于衬底基板的表面的截面呈锯齿状或波浪状，其中，锯齿状可以为方波状的锯齿，也可以是三角形的锯齿，且锯齿状的齿牙深度小于各自在预设方向上的厚度，该预设方向垂直于衬底基板的表面。
第二种情况，源极垂直于衬底基板的表面的截面呈锯齿状或波浪状，和/或，漏极垂直于衬底基板的表面的截面呈锯齿状或波浪状，其中，锯齿状可以为方波状的锯齿，也可以是三角形的锯齿，且锯齿状的齿牙深度等于各自在预设方向上的厚度，该预设方向垂直于衬底基板的表面。
在该情况下，源极平行于衬底基板的表面的截面的形状可以为环形与圆形或椭圆形组成的组合图形，或者，源极平行于衬底基板的表面的截面的形状也可以为由多个依次环绕的环形组成的组合图形。
需要说明的是，当源极或漏极为上述两种情况中的任一种时，源极和漏极的形状还可以互相组合，例如：源极和漏极垂直于衬底基板的表面的截面均呈锯齿状，其中，源极的锯齿状的齿牙深度小于其在预设方向上的厚度，漏极的锯齿状的齿牙深度等于其在预设方向上的厚度，本发明实施例对其不再赘述。
示例地，当源极和漏极垂直于衬底基板的表面的截面均呈方波状的锯齿，且锯齿状的齿牙深度均小于各自在预设方向上的厚度时，薄膜晶体管的俯视结构示意图请参考图2-11，该薄膜晶体管在图2-11中BB’处的截面结构示意图请参考图2-12，虚线框中的源极和漏极部分垂直于衬底基板的表面的截面均呈为方波状的锯齿(实际应用中，由于源极和漏极在预设方向上还存在别的膜层，例如：钝化层，因此，漏极和源极的方波状锯齿中可能还会有该膜层的材料，为了便于观看图2-12中未画出该膜层的材料)；当源极和漏极垂直于衬底基板的表面的截面均呈方波状的锯齿，源极对应的锯齿状的齿牙深度小于其在预设方向上的厚度，且漏极对应的锯齿状的齿牙深度等于其在预设方向上的厚度时，薄膜晶体管的俯视结构示意图请参考图2-13，该薄膜晶体管在图2-13中BB’处的截面结构示意图请参考图2-14，虚线框中的源极和漏极部分为方波状锯齿结构(图2-14中未画出源极的方波状锯齿中可能会有的膜层材料)。
当栅极和/或漏极垂直于衬底基板的表面的截面的形状为以上几种形状时，可以将源极和/或漏极看成是有凹槽的结构，将源极和/或漏极设计成有凹槽的结构，一方面，可以增大源极和/或漏极的散热面积，相对于源极和漏极平行于衬底基板的表面的截面均呈矩形，该凹槽的存在能够使薄膜晶体管工作时产生的焦耳热能够更均匀的散发出去，使热量不至于聚集在源极或漏极中，能够在一定程度上增强薄膜晶体管使用的稳定性，特别地，对于具有高分辨率的显示器件，由于显示器件需要较大的电流驱动，其工作时产生的热量更多，该作用在此类显示器件中的表现尤为明显；另一方面，当本发明实施例提供的薄膜晶体管用在柔性显示器件中时，该凹槽有利于释放显示器件在被弯折时产生的应力，可以减小器件内部因弯折而出现的裂纹的延展，进而延长显示器件的使用寿命。
在本发明实施例提供的薄膜晶体管中，栅极图形、栅绝缘层和/或有源层平行于衬底基板的表面的截面可以呈椭圆形或者圆形，也可以呈传统的矩形结构。需要说明的是，当栅极图形、栅绝缘层和有源层平行于衬底基板的表面的截面呈椭圆形或者圆形时，能够相对减小薄膜晶体管在像素中占用的面积，进而增大像素的开口率。
图3-1是相关技术中薄膜晶体管10的截面结构示意图，图3-2是图3-1所示薄膜晶体管10中源极和栅极的俯视结构示意图，其中，110为栅极图形，120为栅绝缘层，130为有源层，1401为源极，1402为漏极，在该结构中，源极和漏极分别设置在栅极远离衬底基板一侧的两端，源极在衬底基板上的正投影与栅极在衬底基板上的正投影部分重叠，漏极在衬底基板上的正投影与栅极在衬底基板上的正投影部分重叠，源极在衬底基板上的正投影与漏极在衬底基板上的正投影不重叠，且薄膜晶体管的源极和漏极平行于衬底基板的表面的截面均呈矩形，当源漏极电压VDS大于沟道的开启电压Vth时，在薄膜晶体管的有源层中会出现导电沟道，当VDS＝VGS-Vth时，沟道开始出现夹断区域，此时漏极电流达到饱和，其不会随着漏极电压的变化而变化，其中，VGS为栅极电压，当VDS≥VGS-Vth时，沟道区域会出现夹断区域，并且，夹断区域会随着VDS的增大而变大，其沟道的有效长度为(L-ΔL)，L为沟道开启时的沟道长度，ΔL为夹断的沟道的长度。在该结构的薄膜晶体管中，漏极电流的计算公式为：ID1＝W/L*μ*C*[(VGS-Vth)-1/2*VDS]，其中，ID1为漏极电流，f1＝W/L为薄膜晶体管导通时形成的沟道的宽长比，μ为场效应管的场效应迁移率，C为栅绝缘层电容。
相关技术中，在具有高分辨率和大尺寸的显示装置中，薄膜晶体管通常采用短沟道(例如：沟道的长度小于4um)，在采用短沟道的显示装置中，由于沟道长度L很小，夹断的沟道长度ΔL相对于沟道长度L是无法忽略的，此时，沟道的宽长比W/L是变化值(沟道的宽长比f1变为W/(L-ΔL))，漏极电流会随着VDS的增大而增大，因此，相关技术中的薄膜晶体管无法为显示装置提供稳定的驱动电流，进而影响显示装置的显示效果。
在图1和图2-1所示的薄膜晶体管中，漏极电流ID2、薄膜晶体管导通时形成的沟道的宽长比f2、栅极电压VGS、沟道的开启电压Vth为形成和漏极电压VDS之间满足关系：
其中，r的取值范围为[R1，R2]。
根据上式可得，漏极电流的计算公式为：ID2＝f2*μ*C*[(VGS-Vth)-1/2*VDS]，其中，f2＝2π/[ln((R2-ΔLD)/R1)]，ln为取对数运算符。
将该漏极电流的计算公式与相关技术中漏极电流的计算公式相比，可以看出当沟道出现夹断区域时，两者电流大小的差异主要由沟道的宽长比体现，且相关技术中沟道的宽长比f1＝W/(L-ΔL)，ID2的计算公式中沟道的宽长比f2＝2π/[ln((R2-ΔLD)/R1)]，可以看出，相关技术中沟道的宽长比f1与ΔL呈线性变化关系，ID2的计算公式中沟道的宽长比f2与ΔLD呈对数变化关系，根据线性函数和对数函数的相关性质可知，在沟道中会出现夹断区域时，相关技术中的漏极电流会出现较大的波动，而本发明实施例中的漏极电流会出现较小的波动，且本发明实施例中的漏极电流的波动幅度远小于相关技术中漏极电流的波动幅度，因此，当使用图1和图2-1所示的薄膜晶体管为显示装置提供驱动电流时，其提供的驱动电流的稳定性较好。并且，当薄膜晶体管采用短沟道时，该作用表现的尤其明显。
相应地，由于圆是特殊的椭圆，椭圆与圆具有大致相似的性质，椭圆环和其他环状与圆环也具有相似的性质，且当源极和漏极的截面形状为非中心对称的图形时，该非中心对称图形在经过一定的平移等变换后可以得到中心对称的图形，因此，可以对图1和图2-1对应的薄膜晶体管的漏极电流的计算公式进行简单的变换，以得到漏极和源极平行于衬底基板的表面的截面呈本发明实施例提出的其他形状时的漏极电流计算公式，且经过变换后可以得到沟道的宽长比f2与ΔLD仍呈对数变化关系，因此，在使用本发明实施例提供的薄膜晶体管为显示装置提供驱动电流时，显示装置均能获得较好的显示效果，本发明实施例不再对其原理进行赘述。
并且，当沟道出现夹断区域时，在相同的源漏极电压下，出现夹断区域的面积相同，且夹断区域是从漏极逐渐向源极延伸的，因此，若想获得较稳定的驱动电流，需要保证漏极环绕在源极外部。以漏极平行于衬底基板的表面的截面呈圆环形，且源极平行于衬底基板的表面的截面呈圆形为例，对其原理进行说明：
当漏极0042平行于衬底基板的表面的截面呈圆环形、源极0041平行于衬底基板的表面的截面呈圆形，且漏极0042环绕在源极0041外部时，其沟道夹断后的示意图请参考图4-1，沟道的宽长比f2＝2π/[ln((R2-ΔLD)/R1)]，夹断区的面积S2＝π*(R2+M)2-π*(R2-ΔLD)2，ΔLD为该结构下夹断的沟道长度，R1为源极平行于衬底基板的表面的截面所呈圆形的半径，R2为漏极平行于衬底基板的表面的截面所呈圆环形的半径，M为漏极的线宽，当源极0041平行于衬底基板的表面的截面呈圆环形、漏极0042平行于衬底基板的表面的截面呈圆形，且源极0041环绕在漏极0042外部时，其沟道夹断后的示意图请参考图4-2，沟道的宽长比f3＝2π/[ln(R2/(R1+ΔLS))]，夹断区面积S3＝π*(R1+ΔLS)2，ΔLS为该结构下夹断的沟道长度，R1为漏极平行于衬底基板的表面的截面所呈圆形的半径，R2为源极平行于衬底基板的表面的截面所呈圆环形的半径。示例地，假设R1＝1微米(英文：μm)，R2＝3μm，线宽M＝1μm，当夹断区域的面积分别为7.59πμm2、7.29πμm2和7.41πμm2时，两种结构下夹断的沟道长度和沟道的长宽比请参考表1中的数据。
表1
根据表1可知，当夹断沟道的长度出现变化时，其对漏极环绕在源极外部的结构的沟道长宽比影响较小，该影响几乎可以忽略不计，对源极环绕在漏极外部的结构的沟道长宽比影响较大，该影响不能够忽略不计，因此，若想获得较稳定的驱动电流，需要保证漏极环绕在源极外部。
综上所述，本发明实施例提供的薄膜晶体管，通过将漏极平行于衬底基板的表面的截面设置成呈环形，源极平行于衬底基板的表面的截面设置成呈椭圆形或者圆形，且漏极环绕在源极外部，该薄膜晶体管的沟道长宽比变为沟道尺寸的对数函数，当沟道的有效长度出现变化时，沟道长宽比变化缓慢，相对于相关技术，减小了漏极电流波动的幅度，提高了漏极电流的稳定性，进而减小了漏极电流变化对显示装置显示效果的影响。
本发明实施例提供一种薄膜晶体管的制造方法，该方法可以包括：在衬底基板上形成栅极图形、栅绝缘层、有源层和源漏极图形，源漏极图形包括源极和漏极，漏极平行于衬底基板的表面的截面呈环形，源极平行于衬底基板的表面的截面呈椭圆形或圆形，且漏极环绕在源极外部。
综上所述，本发明实施例提供的薄膜晶体管，通过将漏极平行于衬底基板的表面的截面设置成呈环形，源极平行于衬底基板的表面的截面设置成呈椭圆形或者圆形，且漏极环绕在源极外部，该薄膜晶体管的沟道长宽比变为沟道尺寸的对数函数，当沟道的有效长度出现变化时，沟道长宽比变化缓慢，相对于相关技术，减小了漏极电流波动的幅度，提高了漏极电流的稳定性，进而减小了漏极电流变化对显示装置显示效果的影响。
图5是本发明实施例提供的一种薄膜晶体管的制造方法的流程图，该制造的薄膜晶体管可以为顶栅结构，也可以为底栅结构，本发明实施例以制造的薄膜晶体管为底栅结构对本发明实施例提供的薄膜晶体管的制造方法进行说明，当制造的薄膜晶体管为顶栅结构时，其制造方法可以相应参考制造底栅结构的薄膜晶体管的制造方法，本发明实施例对其不再赘述。如图5所示，该方法可以包括：
步骤201、提供衬底基板。
衬底基板可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。
步骤202、在衬底基板上形成栅极图形。
可选地，栅极图形可以采用金属材料形成，比如，栅极图形采用金属钼(英文：Mo)、金属铜(英文：Cu)、金属铝(英文：Al)及其合金材料制造而成，栅极图形的厚度的取值范围可以根据实际需要设置，例如：其厚度可以设置为200～600纳米，本发明实施例对此不作限定。
示例地，可以采用磁控溅射、热蒸发或者等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板上沉积一层具有一定厚度的金属材料，得到金属材质层，然后通过一次构图工艺对金属材质层进行处理得到栅极图形。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤203、在形成有栅极图形的衬底基板上形成栅绝缘层。
可选地，栅绝缘层可以采用二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料形成，且栅绝缘层的厚度可以根据实际需要设置，例如：其厚度可以设置为30～70纳米，本发明实施例对此不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅极图形的衬底基板上沉积一层具有一定厚度的二氧化硅，得二氧化硅材质层，并进行烘烤处理形成栅绝缘层。
需要说明的是，实际应用中，当栅绝缘层包括图形时，还可以通过一次构图工艺对二氧化硅材质层进行处理得到栅绝缘层，本发明实施例在此不再赘述。
步骤204、在形成有栅绝缘层的衬底基板上形成有源层。
可选地，在形成有栅绝缘层的衬底基板上形成有源层，该有源层可以为非晶硅薄膜层，也可以为多晶硅薄膜层，例如：有源层可以由非晶铟镓锌氧化物(英文：AmorphousIndium gallium zinc Oxide；缩写：a-IGZO)制成，本发明实施例对其不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层的衬底基板上沉积一层具有一定厚度的非晶硅薄膜层，即为有源层。实际应用中，还可以通过一次构图工艺对该有源层进行处理，得到具有一定图形的有源层。
步骤205、在形成有有源层的衬底基板上形成源漏极图形。
该源漏极图形包括：源极和漏极，其中，漏极平行于衬底基板的表面的截面可以呈环形，源极平行于衬底基板的表面的截面可以呈椭圆形或圆形，漏极环绕在源极外部。具体地，漏极平行于衬底基板的表面的截面呈圆环形，且源极平行于衬底基板的表面的截面呈圆形，漏极环绕在源极外部。并且，源极和漏极可以共圆心。
示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有有源层的衬底基板上沉积源漏极膜层，该源漏极膜层可以由金属Mo、金属Cu、金属Al及其合金材料制成，本发明实施例对此不作限定。然后对该源漏极膜层通过一次构图工艺形成源漏极图形，例如：可以通过构图工艺将源极垂直于衬底基板的表面的截面形成为呈锯齿状或波浪状，和/或，通过构图工艺将漏极垂直于衬底基板的表面的截面形成为呈锯齿状或波浪状，进一步地，当源极垂直于衬底基板的表面的截面呈锯齿状，和/或，漏极垂直于衬底基板的表面的截面呈锯齿状时，还可以通过构图工艺使锯齿状的齿牙深度小于或者等于源极在预设方向上的厚度，该预设方向垂直于衬底基板的表面。
可选地，在栅极图形、栅绝缘层和/或有源层平行于衬底基板的表面的截面呈椭圆形或者圆形，且当栅极图形、栅绝缘层和/或有源层平行于衬底基板的表面的截面呈椭圆形或者圆形时，能够相对减小薄膜晶体管在像素中占用的面积，进而增大像素的开口率。
需要说明的是，本发明实施例提供的薄膜晶体管的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
综上所述，本发明实施例提供的薄膜晶体管的制造方法，通过将漏极平行于衬底基板的表面的截面设置成呈环形，源极平行于衬底基板的表面的截面设置成呈椭圆形或者圆形，且漏极环绕在源极外部，该薄膜晶体管的沟道长宽比变为沟道尺寸的对数函数，当沟道的有效长度出现变化时，沟道长宽比变化缓慢，相对于相关技术，减小了漏极电流波动的幅度，提高了漏极电流的稳定性，进而减小了漏极电流变化对显示装置显示效果的影响。
本发明实施例还提供了一种显示基板，该显示基板包括：图1、图2-1、图2-11至图2-14任一所示的薄膜晶体管，或由图5所示的薄膜晶体管的制造方法制造的薄膜晶体管。
可选地，如图6所示，该显示基板0还可以包括：漏极引线，该漏极引线与漏极连接，且该显示基板0还可以包括：设置在源漏极图形上的钝化层02、设置在钝化层02上的过孔和设置在钝化层02上的源极引线03，其中，源极引线03通过过孔与源极0041连接。该漏极引线和源极引线均与数据线连接。
综上所述，本发明实施例提供的显示基板，通过将薄膜晶体管的漏极平行于衬底基板的表面的截面设置成呈环形，源极平行于衬底基板的表面的截面设置成呈椭圆形或者圆形，且漏极环绕在源极外部，该薄膜晶体管的沟道长宽比变为沟道尺寸的对数函数，当沟道的有效长度出现变化时，沟道长宽比变化缓慢，相对于相关技术，减小了漏极电流波动的幅度，提高了漏极电流的稳定性，进而减小了漏极电流变化对显示装置显示效果的影响。
本发明实施例还提供了一种显示面板，包括：本发明实施例提供的显示基板。
显示面板可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件的显示面板。
可选地，该显示面板可以为电流驱动型显示面板，例如：该显示面板可以为以恒定电流驱动的有源矩阵有机发光二极管(英文：Active matrix organic light emittingdiode；缩写：AMOLED)显示面板。
综上所述，本发明实施例提供的显示面板，通过将薄膜晶体管的漏极平行于衬底基板的表面的截面设置成呈环形，源极平行于衬底基板的表面的截面设置成呈椭圆形或者圆形，且漏极环绕在源极外部，该薄膜晶体管的沟道长宽比变为沟道尺寸的对数函数，当沟道的有效长度出现变化时，沟道长宽比变化缓慢，相对于相关技术，减小了漏极电流波动的幅度，提高了漏极电流的稳定性，进而减小了漏极电流变化对显示装置显示效果的影响。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种薄膜晶体管，其特征在于，包括：
设置在衬底基板上的栅极图形、栅绝缘层、有源层和源漏极图形，所述源漏极图形包括源极和漏极，所述漏极平行于所述衬底基板的表面的截面呈环形，所述源极平行于所述衬底基板的表面的截面呈椭圆形或者圆形，所述漏极环绕所述源极设置。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏极平行于所述衬底基板的表面的截面呈圆环形，且所述源极平行于所述衬底基板的表面的截面呈圆形。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述源极和所述漏极共圆心。
4.根据权利要求1至3任一所述的薄膜晶体管，其特征在于，
所述源极垂直于所述衬底基板的表面的截面呈锯齿状或波浪状。
5.根据权利要求1至3任一所述的薄膜晶体管，其特征在于，
所述漏极垂直于所述衬底基板的表面的截面呈锯齿状或波浪状。
6.根据权利要求4所述的薄膜晶体管，其特征在于，
所述源极垂直于所述衬底基板的表面的截面呈锯齿状，所述锯齿状的齿牙深度等于所述源极在预设方向上的厚度，所述预设方向垂直于所述衬底基板的表面。
7.根据权利要求5所述的薄膜晶体管，其特征在于，
所述漏极垂直于所述衬底基板的表面的截面呈锯齿状，所述锯齿状的齿牙深度等于所述漏极在预设方向上的厚度，所述预设方向垂直于所述衬底基板的表面。
8.根据权利要求1所述的薄膜晶体管，其特征在于，
所述栅极图形、所述栅绝缘层和/或所述有源层平行于所述衬底基板的表面的截面呈椭圆形或者圆形。
9.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
在衬底基板上形成栅极图形、栅绝缘层、有源层和源漏极图形，所述源漏极图形包括源极和漏极，所述漏极平行于所述衬底基板的表面的截面呈环形，所述源极平行于所述衬底基板的表面的截面呈椭圆形或者圆形，所述漏极环绕所述源极设置。
10.一种显示基板，其特征在于，包括：权利要求1至8任一所述的薄膜晶体管。
11.根据权利要求10所述的显示基板，其特征在于，所述显示基板还包括：漏极引线，所述漏极引线与漏极连接；
所述显示基板还包括：
设置在源漏极图形上的钝化层；
设置在所述钝化层上的过孔；
设置在所述钝化层上的源极引线，所述源极引线通过所述过孔与源极连接。
12.一种显示面板，其特征在于，包括：权利要求10或11所述的显示基板。
13.根据权利要求12所述的显示面板，其特征在于，所述显示面板为电流驱动型显示面板。
CN201710370472.XA 2017-05-23 2017-05-23 薄膜晶体管及其制造方法、显示基板、显示面板 Active CN107104152B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710370472.XA CN107104152B (zh) 2017-05-23 2017-05-23 薄膜晶体管及其制造方法、显示基板、显示面板
US15/841,169 US10505002B2 (en) 2017-05-23 2017-12-13 Thin film transistor and manufacturing method thereof, display substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710370472.XA CN107104152B (zh) 2017-05-23 2017-05-23 薄膜晶体管及其制造方法、显示基板、显示面板

Publications (2)

Publication Number Publication Date
CN107104152A true CN107104152A (zh) 2017-08-29
CN107104152B CN107104152B (zh) 2020-04-21

Family

ID=59670335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710370472.XA Active CN107104152B (zh) 2017-05-23 2017-05-23 薄膜晶体管及其制造方法、显示基板、显示面板

Country Status (2)

Country Link
US (1) US10505002B2 (zh)
CN (1) CN107104152B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493236A (zh) * 2018-03-22 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
CN109473447A (zh) * 2018-10-18 2019-03-15 武汉华星光电半导体显示技术有限公司 阵列基板及采用该阵列基板的显示装置
CN109585303A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109859647A (zh) * 2019-03-29 2019-06-07 上海天马微电子有限公司 一种显示面板及显示装置
CN110061063A (zh) * 2019-04-24 2019-07-26 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管
CN111312744A (zh) * 2020-03-31 2020-06-19 上海天马微电子有限公司 显示面板及显示装置
US10896899B2 (en) 2018-10-25 2021-01-19 Shanghai Tianma Micro-electronics Co., Ltd. Display panel, method for manufacturing the same, and display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134713A1 (en) 2002-03-21 2006-06-22 Lifescan, Inc. Biosensor apparatus and methods of use
US20190206904A1 (en) * 2017-12-28 2019-07-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and method of making the same, and array substrate
CN108400110B (zh) * 2018-04-27 2020-01-17 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
CN112436059A (zh) * 2020-10-29 2021-03-02 深圳技术大学 柔性InGaZnO薄膜晶体管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245523A1 (en) * 2003-06-05 2004-12-09 Tean-Sen Jen Circular thin film transistor structure
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
CN104835851A (zh) * 2015-05-13 2015-08-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087682A (ja) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
US20060131669A1 (en) * 2004-12-22 2006-06-22 Douglas Albagli Thin film transistor for imaging system
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245523A1 (en) * 2003-06-05 2004-12-09 Tean-Sen Jen Circular thin film transistor structure
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
CN104835851A (zh) * 2015-05-13 2015-08-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019179146A1 (zh) * 2018-03-22 2019-09-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
US11164951B2 (en) 2018-03-22 2021-11-02 Hefei Xinsheng Optoelectronics Technology Co., Ltd Thin film transistor and manufacturing method thereof and display device
CN108493236A (zh) * 2018-03-22 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
CN109473447B (zh) * 2018-10-18 2021-02-26 武汉华星光电半导体显示技术有限公司 阵列基板及采用该阵列基板的显示装置
WO2020077853A1 (zh) * 2018-10-18 2020-04-23 武汉华星光电半导体显示技术有限公司 阵列基板及采用该阵列基板的显示装置
CN109473447A (zh) * 2018-10-18 2019-03-15 武汉华星光电半导体显示技术有限公司 阵列基板及采用该阵列基板的显示装置
US10896899B2 (en) 2018-10-25 2021-01-19 Shanghai Tianma Micro-electronics Co., Ltd. Display panel, method for manufacturing the same, and display device
CN109585303A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109859647A (zh) * 2019-03-29 2019-06-07 上海天马微电子有限公司 一种显示面板及显示装置
US11658167B2 (en) 2019-03-29 2023-05-23 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and display device
CN110061063A (zh) * 2019-04-24 2019-07-26 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管
CN111312744A (zh) * 2020-03-31 2020-06-19 上海天马微电子有限公司 显示面板及显示装置
CN111312744B (zh) * 2020-03-31 2022-10-11 上海天马微电子有限公司 显示面板及显示装置
US11545594B2 (en) 2020-03-31 2023-01-03 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
US20180342591A1 (en) 2018-11-29
US10505002B2 (en) 2019-12-10
CN107104152B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN107104152A (zh) 薄膜晶体管及其制造方法、显示基板、显示面板
US11848331B2 (en) Display device
JP6184122B2 (ja) 薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法
CN103579227B (zh) 薄膜晶体管基板及其制造方法
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
TWI431384B (zh) 一種畫素的結構及其製程方法
US20150214253A1 (en) Array substrate, manufacturing method thereof and display device
WO2016188052A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN102437059B (zh) 一种顶栅自对准氧化锌薄膜晶体管的制备方法
CN105514120B (zh) 一种双栅tft阵列基板及其制造方法和显示装置
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN109524419A (zh) Tft阵列基板的制作方法
CN103346089A (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN102654703A (zh) 一种阵列基板及其制造方法、以及显示设备
US9048322B2 (en) Display substrate and method of manufacturing the same
TW201432914A (zh) 薄膜電晶體元件與薄膜電晶體顯示裝置
TW201504738A (zh) 畫素結構、顯示面板及其製作方法
CN105140291B (zh) 薄膜晶体管及其制作方法、阵列基板以及显示装置
US9219156B2 (en) Display substrate and method of manufacturing the same
CN106784015B (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN102800708A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant