JP2001308320A - 双曲型チャネルｍｏｓｆｅｔ - Google Patents
双曲型チャネルｍｏｓｆｅｔInfo
- Publication number
- JP2001308320A JP2001308320A JP2000120080A JP2000120080A JP2001308320A JP 2001308320 A JP2001308320 A JP 2001308320A JP 2000120080 A JP2000120080 A JP 2000120080A JP 2000120080 A JP2000120080 A JP 2000120080A JP 2001308320 A JP2001308320 A JP 2001308320A
- Authority
- JP
- Japan
- Prior art keywords
- region
- width
- channel
- channel region
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005684 electric field Effects 0.000 claims abstract description 12
- 230000000694 effects Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004800 variational method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 チャネル領域におけるチャネル方向の電界の
強さを均一にし、ドレイン電流値を増加させることがで
きるＭＯＳＦＥＴを提供する。 【解決手段】 ソース領域１とドレイン領域２の間に配
置されたチャネル領域３において、ソース領域１側の端
部からドレイン領域２側に向かう方向の距離をｘ、この
距離ｘの位置におけるチャネル領域３の幅をＷ（ｘ）、
基板電荷効果係数をδ、ソース領域１側の端部からドレ
イン領域２側の端部までのチャネル領域３の長さをＬ、
ゲート電圧をＶDD、しきい値電圧をＶT、チャネル領域
の基準幅をＷ0及びキャリア速度飽和電界の強さをＥsat
とするときに、チャネル領域３の幅Ｗ（ｘ）が下記数式
に従って変化する。
強さを均一にし、ドレイン電流値を増加させることがで
きるＭＯＳＦＥＴを提供する。 【解決手段】 ソース領域１とドレイン領域２の間に配
置されたチャネル領域３において、ソース領域１側の端
部からドレイン領域２側に向かう方向の距離をｘ、この
距離ｘの位置におけるチャネル領域３の幅をＷ（ｘ）、
基板電荷効果係数をδ、ソース領域１側の端部からドレ
イン領域２側の端部までのチャネル領域３の長さをＬ、
ゲート電圧をＶDD、しきい値電圧をＶT、チャネル領域
の基準幅をＷ0及びキャリア速度飽和電界の強さをＥsat
とするときに、チャネル領域３の幅Ｗ（ｘ）が下記数式
に従って変化する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置における
ＭＯＳＦＥＴ（電界効果型ＭＯＳトランジスタ）に関
し、特に、チャネル領域の幅をソース領域及びドレイン
領域からの距離に応じて決定することによりドレイン電
流を増加させることができる双曲型チャネルＭＯＳＦＥ
Ｔに関する。
ＭＯＳＦＥＴ（電界効果型ＭＯＳトランジスタ）に関
し、特に、チャネル領域の幅をソース領域及びドレイン
領域からの距離に応じて決定することによりドレイン電
流を増加させることができる双曲型チャネルＭＯＳＦＥ
Ｔに関する。
【０００２】
【従来の技術】近時、半導体装置は高集積化が進んでお
り、ＭＯＳＦＥＴにおいてもより一層の微細化が要求さ
れている。そのため、ＭＯＳＦＥＴにおけるドレイン電
流密度を増大させる必要が生じている。
り、ＭＯＳＦＥＴにおいてもより一層の微細化が要求さ
れている。そのため、ＭＯＳＦＥＴにおけるドレイン電
流密度を増大させる必要が生じている。
【０００３】従来、ドレイン電流を増大させるために、
ＭＯＳＦＥＴのチャネル領域に強い電界をかけ、またソ
ース領域からドレイン領域までのチャネル領域の長さ
（以下、チャネル領域の長さという）を短くして、キャ
リアのオーバーシュート効果を利用する方法がある。
ＭＯＳＦＥＴのチャネル領域に強い電界をかけ、またソ
ース領域からドレイン領域までのチャネル領域の長さ
（以下、チャネル領域の長さという）を短くして、キャ
リアのオーバーシュート効果を利用する方法がある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＭＯＳＦＥＴにおいては、チャネル領域の電界を強くし
ても、電流がそれほど増加しないという問題点がある。
図５は、従来のＭＯＳＦＥＴの構成を示す模式図であ
る。従来、ＭＯＳＦＥＴにおけるチャネル領域の形状は
矩形をなしており、その幅はソース領域側の端部からド
レイン領域側の端部まで全長にわたり一定値をとってい
る。
ＭＯＳＦＥＴにおいては、チャネル領域の電界を強くし
ても、電流がそれほど増加しないという問題点がある。
図５は、従来のＭＯＳＦＥＴの構成を示す模式図であ
る。従来、ＭＯＳＦＥＴにおけるチャネル領域の形状は
矩形をなしており、その幅はソース領域側の端部からド
レイン領域側の端部まで全長にわたり一定値をとってい
る。
【０００５】図５に示すＭＯＳＦＥＴのチャネル領域に
おいては、チャネルに沿ってソース側からドレイン側に
移動するにつれてチャネル電位とゲート電位の差が小さ
くなり、誘起される反転層キャリアが減少する。チャネ
ル方向には電流連続則が成立しているため、このキャリ
アの減少分を補うためには、より強い電界をかけてキャ
リアをドリフトさせる必要が生じる。しかしながら、前
述の如くチャネル領域内のキャリア量はドレイン領域に
近づくほど減少するため、チャネル電位はドレイン領域
に近づく程その勾配が大きくなり、ソース・ドレイン間
の電位差は主にチャネル領域におけるドレイン側端部近
傍にかかる。図６は、従来のＭＯＳＦＥＴにおけるチャ
ネル電位分布を示す図である。図６に示すように、チャ
ネル領域のソース側ではチャネル方向にあまり強い電界
がかからないため、チャネル長さが短いＭＯＳＦＥＴで
あってもキャリアの速度オーバーシュートが発生しにく
く、その恩恵を十分に受けることができない。その結
果、チャネル長さを縮めてもそれ程電流値は向上しない
という問題点がある。
おいては、チャネルに沿ってソース側からドレイン側に
移動するにつれてチャネル電位とゲート電位の差が小さ
くなり、誘起される反転層キャリアが減少する。チャネ
ル方向には電流連続則が成立しているため、このキャリ
アの減少分を補うためには、より強い電界をかけてキャ
リアをドリフトさせる必要が生じる。しかしながら、前
述の如くチャネル領域内のキャリア量はドレイン領域に
近づくほど減少するため、チャネル電位はドレイン領域
に近づく程その勾配が大きくなり、ソース・ドレイン間
の電位差は主にチャネル領域におけるドレイン側端部近
傍にかかる。図６は、従来のＭＯＳＦＥＴにおけるチャ
ネル電位分布を示す図である。図６に示すように、チャ
ネル領域のソース側ではチャネル方向にあまり強い電界
がかからないため、チャネル長さが短いＭＯＳＦＥＴで
あってもキャリアの速度オーバーシュートが発生しにく
く、その恩恵を十分に受けることができない。その結
果、チャネル長さを縮めてもそれ程電流値は向上しない
という問題点がある。
【０００６】本発明はかかる問題点に鑑みてなされたも
のであって、チャネル方向の電界の強さを均一にし、ド
レイン電流を増加させることができるＭＯＳＦＥＴを提
供することを目的とする。
のであって、チャネル方向の電界の強さを均一にし、ド
レイン電流を増加させることができるＭＯＳＦＥＴを提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るＭＯＳＦＥ
Ｔは、ソース領域と、ドレイン領域と、前記ソース領域
と前記ドレイン領域の間に配置されたチャネル領域と、
を有し、前記チャネル領域において、ソース領域側の端
部からドレイン領域側に向かう方向の距離をｘ、この距
離ｘの位置におけるチャネル領域の幅をＷ（ｘ）、基板
電荷効果係数をδ、ソース領域側の端部からドレイン領
域側の端部までの長さをＬ、ゲート電圧をＶDD、しきい
値電圧をＶT、チャネル領域の基準幅をＷ0及びキャリア
速度飽和電界の強さをＥsatとするとき、前記チャネル
領域の幅が下記数式１に従って変化していることを特徴
とする。
Ｔは、ソース領域と、ドレイン領域と、前記ソース領域
と前記ドレイン領域の間に配置されたチャネル領域と、
を有し、前記チャネル領域において、ソース領域側の端
部からドレイン領域側に向かう方向の距離をｘ、この距
離ｘの位置におけるチャネル領域の幅をＷ（ｘ）、基板
電荷効果係数をδ、ソース領域側の端部からドレイン領
域側の端部までの長さをＬ、ゲート電圧をＶDD、しきい
値電圧をＶT、チャネル領域の基準幅をＷ0及びキャリア
速度飽和電界の強さをＥsatとするとき、前記チャネル
領域の幅が下記数式１に従って変化していることを特徴
とする。
【０００８】
【数１】
【０００９】また、前記ＭＯＳＦＥＴは、前記ソース領
域の幅が、前記チャネル領域におけるソース領域側端部
の幅と同一又はそれ以上であり、前記ドレイン領域の幅
が、前記チャネル領域におけるドレイン領域側端部の幅
と同一又はそれ以上であることが好ましい。
域の幅が、前記チャネル領域におけるソース領域側端部
の幅と同一又はそれ以上であり、前記ドレイン領域の幅
が、前記チャネル領域におけるドレイン領域側端部の幅
と同一又はそれ以上であることが好ましい。
【００１０】本発明においては、前述のようにチャネル
領域の幅を設定することにより、チャネル内のある位置
における全反転層キャリアの幅方向の合計量がソース領
域及びドレイン領域からの距離に依存せず一定となるた
め、チャネル領域全体にわたって同じ強さの電界をかけ
ることができ、ドレイン電流を最大化することができ
る。
領域の幅を設定することにより、チャネル内のある位置
における全反転層キャリアの幅方向の合計量がソース領
域及びドレイン領域からの距離に依存せず一定となるた
め、チャネル領域全体にわたって同じ強さの電界をかけ
ることができ、ドレイン電流を最大化することができ
る。
【００１１】また、前記ソース領域及び前記ドレイン領
域の幅を、夫々、これらの領域に接しているチャネル領
域の幅と同一又はそれ以上とすることにより、前述の効
果を最大限に発揮することができる。
域の幅を、夫々、これらの領域に接しているチャネル領
域の幅と同一又はそれ以上とすることにより、前述の効
果を最大限に発揮することができる。
【００１２】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して詳細に説明する。図１は本実施例の
ＭＯＳＦＥＴを示す平面図である。本実施例のＭＯＳＦ
ＥＴは、ソース領域１、ドレイン領域２及びソース領域
１とドレイン領域２の間に配置されたチャネル領域３よ
り構成され、チャネル領域３の幅Ｗ（ｘ）がソース領域
側の端部からドレイン領域側の端部にかけて連続的に広
がっている。このチャネル領域の幅は前記数式１に従
う。また、ソース領域１及びドレイン領域２の幅は、夫
々隣接するチャネル領域の幅と同一である。更に、チャ
ネル領域の上（図１においては紙面手前側）には絶縁層
４があり、絶縁層の上にはゲート５が配置されている。
付の図面を参照して詳細に説明する。図１は本実施例の
ＭＯＳＦＥＴを示す平面図である。本実施例のＭＯＳＦ
ＥＴは、ソース領域１、ドレイン領域２及びソース領域
１とドレイン領域２の間に配置されたチャネル領域３よ
り構成され、チャネル領域３の幅Ｗ（ｘ）がソース領域
側の端部からドレイン領域側の端部にかけて連続的に広
がっている。このチャネル領域の幅は前記数式１に従
う。また、ソース領域１及びドレイン領域２の幅は、夫
々隣接するチャネル領域の幅と同一である。更に、チャ
ネル領域の上（図１においては紙面手前側）には絶縁層
４があり、絶縁層の上にはゲート５が配置されている。
【００１３】数式１は、ドレイン電圧（ＶDS）が、従来
の矩形のＭＯＳＦＥＴにおいてドレイン電流の飽和が始
まるドレイン電圧（Ｖdsat）であるとき、チャネル内の
全電荷量が一定であるという拘束条件のもとで、ドレイ
ン電流が最大になる幅関数を、変分法により求めた結果
である。
の矩形のＭＯＳＦＥＴにおいてドレイン電流の飽和が始
まるドレイン電圧（Ｖdsat）であるとき、チャネル内の
全電荷量が一定であるという拘束条件のもとで、ドレイ
ン電流が最大になる幅関数を、変分法により求めた結果
である。
【００１４】数式１において、キャリア飽和速度をｖ
sat（ｃｍ／ｓｅｃ）、キャリア移動度をμ（ｃｍ2／Ｖ
・ｓｅｃ）とすると、キャリア速度飽和電界の強さ（Ｅ
sat（Ｖ／ｃｍ））は、Ｅsat＝２ｖsat／μで表され
る。ここで、キャリア移動度（μ）は測定が可能であ
る。また、キャリア飽和速度（ｖsat）は「フィジカル
レビューＢ（Physical Review B）３８巻１４号９７２
１〜９７４５頁 M.V.Fischetti and S.E.Laux 著 "Mo
nte Carlo analysis of electron transport in smalls
emiconductor devices including band-structure and
space-charge effects"」に掲載されているフルバンド
モンテカルロシミュレーションを使用して見積もること
ができる。また、基板電荷効果係数（δ）は、「Y.P.Ts
ividis 著 "Operation and modeling of the MOS tran
sistor" １２３〜１３０頁」にその物理的意味が説明
されている。また、チャネル領域の基準幅Ｗ0は、ＶDS
＝Ｖdsatのとき、チャネル領域内の全電荷量が本発明の
ＭＯＳＦＥＴと等しくなるような従来の矩形のＭＯＳＦ
ＥＴのチャネル領域の幅である。
sat（ｃｍ／ｓｅｃ）、キャリア移動度をμ（ｃｍ2／Ｖ
・ｓｅｃ）とすると、キャリア速度飽和電界の強さ（Ｅ
sat（Ｖ／ｃｍ））は、Ｅsat＝２ｖsat／μで表され
る。ここで、キャリア移動度（μ）は測定が可能であ
る。また、キャリア飽和速度（ｖsat）は「フィジカル
レビューＢ（Physical Review B）３８巻１４号９７２
１〜９７４５頁 M.V.Fischetti and S.E.Laux 著 "Mo
nte Carlo analysis of electron transport in smalls
emiconductor devices including band-structure and
space-charge effects"」に掲載されているフルバンド
モンテカルロシミュレーションを使用して見積もること
ができる。また、基板電荷効果係数（δ）は、「Y.P.Ts
ividis 著 "Operation and modeling of the MOS tran
sistor" １２３〜１３０頁」にその物理的意味が説明
されている。また、チャネル領域の基準幅Ｗ0は、ＶDS
＝Ｖdsatのとき、チャネル領域内の全電荷量が本発明の
ＭＯＳＦＥＴと等しくなるような従来の矩形のＭＯＳＦ
ＥＴのチャネル領域の幅である。
【００１５】以下、数式１の導出過程を説明する。チャ
ネル電位をＶCSとし、このときの電荷密度をＱI’、チ
ャネル領域の全電荷量をＡとすると、 数式１を導出する目的は、 を一定に保ったまま、下記の値を最大にするようなＷ
（ｘ）を求めることである。
ネル電位をＶCSとし、このときの電荷密度をＱI’、チ
ャネル領域の全電荷量をＡとすると、 数式１を導出する目的は、 を一定に保ったまま、下記の値を最大にするようなＷ
（ｘ）を求めることである。
【００１６】チャネル領域の幅（Ｗ）が、Ｗ＝Ｗ0＝ｃ
ｏｎｓｔ（一定）の場合には、下記数式が得られる。 但し、ＩD0は下記数式で得られる。 従って、Ａは下記数式で与えられる。
ｏｎｓｔ（一定）の場合には、下記数式が得られる。 但し、ＩD0は下記数式で得られる。 従って、Ａは下記数式で与えられる。
【００１７】Ｗ（ｘ）・（−ＱI’（ＶCS））＝Ｂ＝ｃ
ｏｎｓｔ（一定）と仮定すると、 ゆえに、 変分法の結果より、
ｏｎｓｔ（一定）と仮定すると、 ゆえに、 変分法の結果より、
【００１８】このとき、
【００１９】
【数２】
【００２０】図２は、この数式２を満足するｘとＷ
（ｘ）の関係を示す図である。
（ｘ）の関係を示す図である。
【００２１】ここで、ｘ＝Ｌにおける特異性を排除する
ために、ＢＳＩＭの速度飽和型の式を利用する。
ために、ＢＳＩＭの速度飽和型の式を利用する。
【００２２】
【数３】
【００２３】また、ＩD0は、 これを、前記数式３に代入すると下記数式が得られる。
【００２４】
【数４】
【００２５】ここで、 なので、以下のように変形される。 ゆえに、 従って、
【００２６】これらの数式を前記数式４に代入すると、
下記数式が得られる。
下記数式が得られる。
【００２７】Ｗ（ｘ）・（−ＱI’（ＶCS））＝Ｂ＝ｃ
ｏｎｓｔと仮定すると、
ｏｎｓｔと仮定すると、
【００２８】一方、下記数式が成り立つので、ＩDは以
下のように求まる。
下のように求まる。
【００２９】変分原理より、
【００３０】従って、 この式を更に変形すると、下記数式１が導かれる。
【００３１】ここで、例えば、チャネル領域の長さＬ＝
０．０５（μｍ）のｎ型ＭＯＳＦＥＴを仮定し、ＶDD＝
１．０（Ｖ）、ＶT＝０．２（Ｖ）、δ＝０．２５及び
μ＝３００（ｃｍ2／Ｖ・ｓｅｃ）とし、更に、電子の
速度オーバーシュート効果を考慮してｖsat＝２×１０7
（ｃｍ／ｓｅｃ）として前記数値を数式１に代入する
と、数式１は下記数式５で表される。
０．０５（μｍ）のｎ型ＭＯＳＦＥＴを仮定し、ＶDD＝
１．０（Ｖ）、ＶT＝０．２（Ｖ）、δ＝０．２５及び
μ＝３００（ｃｍ2／Ｖ・ｓｅｃ）とし、更に、電子の
速度オーバーシュート効果を考慮してｖsat＝２×１０7
（ｃｍ／ｓｅｃ）として前記数値を数式１に代入する
と、数式１は下記数式５で表される。
【００３２】
【数５】
【００３３】次に、本実施例の動作について説明する。
チャネル領域の幅を数式１を満足するように設定する
と、ＶDS＝Ｖdsatのとき、チャネル内のある位置ｘでチ
ャネル幅方向に積分した全反転層電荷量はｘに依存せず
一定値となる。図３は、ＶDS＝Ｖdsatのときのチャネル
電位ＶCS（ｘ）を示す図である。図３に示すように、本
実施例においては、ＶDS＝Ｖdsatのときチャネル電位Ｖ
CS（ｘ）がチャネル方向に沿って直線状に変化する。こ
のため、チャネル領域におけるソース側端部でチャネル
方向により強い電界が加わる。
チャネル領域の幅を数式１を満足するように設定する
と、ＶDS＝Ｖdsatのとき、チャネル内のある位置ｘでチ
ャネル幅方向に積分した全反転層電荷量はｘに依存せず
一定値となる。図３は、ＶDS＝Ｖdsatのときのチャネル
電位ＶCS（ｘ）を示す図である。図３に示すように、本
実施例においては、ＶDS＝Ｖdsatのときチャネル電位Ｖ
CS（ｘ）がチャネル方向に沿って直線状に変化する。こ
のため、チャネル領域におけるソース側端部でチャネル
方向により強い電界が加わる。
【００３４】一方、図５は、ＶDS＝Ｖdsatのときにチャ
ネル領域内の全電荷量が本実施例のＭＯＳＦＥＴと等し
くなるような矩形のＭＯＳＦＥＴの構成を示す。このＭ
ＯＳＦＥＴにおけるチャネル領域の幅はＷ0である。こ
のＭＯＳＦＥＴはチャネル領域の幅が数式１に従って変
化していないため、図６に示すように、ソース領域の近
傍においてチャネル電位ＶCSの傾きが小さくなる。
ネル領域内の全電荷量が本実施例のＭＯＳＦＥＴと等し
くなるような矩形のＭＯＳＦＥＴの構成を示す。このＭ
ＯＳＦＥＴにおけるチャネル領域の幅はＷ0である。こ
のＭＯＳＦＥＴはチャネル領域の幅が数式１に従って変
化していないため、図６に示すように、ソース領域の近
傍においてチャネル電位ＶCSの傾きが小さくなる。
【００３５】最後に、本実施例の効果について説明す
る。図４は、ゲート電圧を一定（ＶDD）としたとき、ド
レイン電圧ＶDSとドレイン電流ＩDSとの関係を示す図で
ある。図４に示すように、本実施例のＭＯＳＦＥＴにお
けるドレイン電流値ＩDSは、チャネル領域の幅がＷ0で
ある従来のＭＯＳＦＥＴにおけるドレイン電流値ＩDSよ
りも大きくなる。ＶDS＝Ｖdsatのときの両者の比（ＩD
／ＩD0）は、下記数式６のように表される。
る。図４は、ゲート電圧を一定（ＶDD）としたとき、ド
レイン電圧ＶDSとドレイン電流ＩDSとの関係を示す図で
ある。図４に示すように、本実施例のＭＯＳＦＥＴにお
けるドレイン電流値ＩDSは、チャネル領域の幅がＷ0で
ある従来のＭＯＳＦＥＴにおけるドレイン電流値ＩDSよ
りも大きくなる。ＶDS＝Ｖdsatのときの両者の比（ＩD
／ＩD0）は、下記数式６のように表される。
【００３６】前述の計算結果より、 一方、 この数式を更に変形すると、下記数式６が導かれる。
【００３７】
【数６】
【００３８】前記数式６に、前記数式５を導いた条件、
Ｌ＝０．０５（μｍ）、ＶDD＝１．０（Ｖ）、ＶT＝
０．２（Ｖ）、δ＝０．２５、μ＝３００（ｃｍ2／Ｖ
・ｓｅｃ）及びｖsat＝２×１０7（ｃｍ／ｓｅｃ）を適
用すると、ＩD／ＩD0＝１．５８が得られる。従って、
本発明のＭＯＳＦＥＴは、ＶDS＝Ｖdsatにおけるチャネ
ル領域の全電荷量が等しい従来のＭＯＳＦＥＴと比較し
て、ドレイン電流値を増加させることができる。
Ｌ＝０．０５（μｍ）、ＶDD＝１．０（Ｖ）、ＶT＝
０．２（Ｖ）、δ＝０．２５、μ＝３００（ｃｍ2／Ｖ
・ｓｅｃ）及びｖsat＝２×１０7（ｃｍ／ｓｅｃ）を適
用すると、ＩD／ＩD0＝１．５８が得られる。従って、
本発明のＭＯＳＦＥＴは、ＶDS＝Ｖdsatにおけるチャネ
ル領域の全電荷量が等しい従来のＭＯＳＦＥＴと比較し
て、ドレイン電流値を増加させることができる。
【００３９】一方、ＶDS＝Ｖdsatのときのチャネル領域
における全反転層電荷量ＱCHは、単位面積当たりのゲー
ト容量をＣOXとすると、下記数式７で表される。本発明
のＭＯＳＦＥＴにおける全反転層電荷量は、チャネル領
域の幅がＷ0である従来型のＭＯＳＦＥＴの全反転層電
荷量と等しい。従って、本発明は、ＶDS＝Ｖdsatのとき
のチャネル容量を従来のＭＯＳＦＥＴと同じ値に保った
まま、ドレイン電流値を増加させることができる。
における全反転層電荷量ＱCHは、単位面積当たりのゲー
ト容量をＣOXとすると、下記数式７で表される。本発明
のＭＯＳＦＥＴにおける全反転層電荷量は、チャネル領
域の幅がＷ0である従来型のＭＯＳＦＥＴの全反転層電
荷量と等しい。従って、本発明は、ＶDS＝Ｖdsatのとき
のチャネル容量を従来のＭＯＳＦＥＴと同じ値に保った
まま、ドレイン電流値を増加させることができる。
【００４０】
【数７】
【００４１】
【発明の効果】上述の如く、本発明によれば、チャネル
領域の幅をソース領域及びドレイン領域からの距離に応
じて最適に決定することにより、ＭＯＳＦＥＴのドレイ
ン電流値を著しく高めることができる。
領域の幅をソース領域及びドレイン領域からの距離に応
じて最適に決定することにより、ＭＯＳＦＥＴのドレイ
ン電流値を著しく高めることができる。
【図１】本発明の実施例のＭＯＳＦＥＴを示す平面図で
ある。
ある。
【図２】数式２におけるｘとＷ（ｘ）の関係を示す図で
ある。
ある。
【図３】本発明の実施例のＭＯＳＦＥＴにおいて、ＶDS
＝Ｖdsatのときのチャネル電位ＶCS（ｘ）を示す図であ
る。
＝Ｖdsatのときのチャネル電位ＶCS（ｘ）を示す図であ
る。
【図４】本発明の実施例のＭＯＳＦＥＴにおけるドレイ
ン電圧ＶDSとドレイン電流ＩDSとの関係を示す図であ
る。
ン電圧ＶDSとドレイン電流ＩDSとの関係を示す図であ
る。
【図５】従来のＭＯＳＦＥＴを示す平面図である。
【図６】従来のＭＯＳＦＥＴにおいて、ＶDS＝Ｖdsatの
ときのチャネル電位分布を示す図である。
ときのチャネル電位分布を示す図である。
１：ソース領域 ２；ドレイン領域 ３；チャネル領域 ４；絶縁層 ５；ゲート ６；本発明のＭＯＳＦＥＴにおけるドレイン電圧とドレ
イン電流の関係 ７；従来のＭＯＳＦＥＴにおけるドレイン電圧とドレイ
ン電流の関係
イン電流の関係 ７；従来のＭＯＳＦＥＴにおけるドレイン電圧とドレイ
ン電流の関係
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年４月１８日（２００１．４．１
８）
８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】従って、 この式を更に変形すると、下記数式１が導かれる。
Claims (3)
- 【請求項１】 ソース領域と、ドレイン領域と、前記ソ
ース領域と前記ドレイン領域の間に配置されたチャネル
領域と、を有し、前記チャネル領域において、ソース領
域側の端部からドレイン領域側に向かう方向の距離を
ｘ、この距離ｘの位置におけるチャネル領域の幅をＷ
（ｘ）、基板電荷効果係数をδ、ソース領域側の端部か
らドレイン領域側の端部までの長さをＬ、ゲート電圧を
ＶDD、しきい値電圧をＶT、チャネル領域の基準幅をＷ0
及びキャリア速度飽和電界の強さをＥsatとするとき、
前記チャネル領域の幅が下記数式に従って変化している
ことを特徴とする双曲型チャネルＭＯＳＦＥＴ。 - 【請求項２】 前記ソース領域の幅が、前記チャネル領
域におけるソース領域側端部の幅と同一又はそれ以上で
あることを特徴とする請求項１に記載の双曲型チャネル
ＭＯＳＦＥＴ。 - 【請求項３】 前記ドレイン領域の幅が、前記チャネル
領域におけるドレイン領域側端部の幅と同一又はそれ以
上であることを特徴とする請求項１又は２に記載の双曲
型チャネルＭＯＳＦＥＴ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000120080A JP2001308320A (ja) | 2000-04-20 | 2000-04-20 | 双曲型チャネルｍｏｓｆｅｔ |
| US09/838,087 US6566695B2 (en) | 2000-04-20 | 2001-04-19 | Hyperbolic type channel MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000120080A JP2001308320A (ja) | 2000-04-20 | 2000-04-20 | 双曲型チャネルｍｏｓｆｅｔ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308320A true JP2001308320A (ja) | 2001-11-02 |
Family
ID=18630954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000120080A Pending JP2001308320A (ja) | 2000-04-20 | 2000-04-20 | 双曲型チャネルｍｏｓｆｅｔ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6566695B2 (ja) |
| JP (1) | JP2001308320A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9634092B2 (en) | 2015-02-26 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor devices having tapered active regions |
| KR20200133198A (ko) * | 2013-11-08 | 2020-11-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 |
| WO2022198377A1 (zh) * | 2021-03-22 | 2022-09-29 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006114747A2 (en) * | 2005-04-28 | 2006-11-02 | Nxp B.V. | Fet device |
| US7939861B2 (en) * | 2007-02-02 | 2011-05-10 | Synopsys, Inc. | Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths |
| KR100836767B1 (ko) * | 2007-02-05 | 2008-06-10 | 삼성전자주식회사 | 높은 전압을 제어하는 모스 트랜지스터를 포함하는 반도체소자 및 그 형성 방법 |
| KR102037063B1 (ko) * | 2013-03-15 | 2019-11-26 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20150054040A (ko) * | 2013-11-08 | 2015-05-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 |
| CN105993077B (zh) | 2014-02-14 | 2019-12-06 | 夏普株式会社 | 有源矩阵基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2746154B2 (ja) * | 1994-12-07 | 1998-04-28 | 日本電気株式会社 | 固体撮像素子 |
| KR100223901B1 (ko) * | 1996-10-11 | 1999-10-15 | 구자홍 | 액정 표시장치 및 제조방법 |
-
2000
- 2000-04-20 JP JP2000120080A patent/JP2001308320A/ja active Pending
-
2001
- 2001-04-19 US US09/838,087 patent/US6566695B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200133198A (ko) * | 2013-11-08 | 2020-11-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 |
| KR102306600B1 (ko) * | 2013-11-08 | 2021-09-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 |
| US9634092B2 (en) | 2015-02-26 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor devices having tapered active regions |
| WO2022198377A1 (zh) * | 2021-03-22 | 2022-09-29 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010038134A1 (en) | 2001-11-08 |
| US6566695B2 (en) | 2003-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang | Device characteristics of short-channel and narrow-width MOSFET's | |
| Poiroux et al. | Leti-UTSOI2. 1: A compact model for UTBB-FDSOI technologies—Part II: DC and AC model description | |
| Nandi et al. | Analytical modeling of DG-MOSFET in subthreshold regime by green’s function approach | |
| Trevisoli et al. | Analytical model for the dynamic behavior of triple-gate junctionless nanowire transistors | |
| JP2001308320A (ja) | 双曲型チャネルｍｏｓｆｅｔ | |
| Vijayvargiya et al. | Analogue/RF performance attributes of underlap tunnel field effect transistor for low power applications | |
| Han et al. | Surface field distribution and breakdown voltage of RESURF LDMOSFETs | |
| Lyu et al. | A fully analytical current model for tunnel field-effect transistors considering the effects of source depletion and channel charges | |
| JP2000049339A (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル | |
| Lin et al. | Modeling of back-gate effects on gate-induced drain leakage and gate currents in UTB SOI MOSFETs | |
| Jandhyala et al. | A simple charge model for symmetric double-gate MOSFETs adapted to gate-oxide-thickness asymmetry | |
| US6587994B1 (en) | Hot-carrier degradation simulation of a semiconductor device | |
| Darwin et al. | Mathematical modeling of junctionless triple material double gate MOSFET for low power applications | |
| Taur et al. | A non-GCA DG MOSFET model continuous into the velocity saturation region | |
| US20020017682A1 (en) | Semiconductor device | |
| Saxena et al. | Modeling and simulation of asymmetric gate stack (ASYMGAS)-MOSFET | |
| Singh et al. | Modeling a dual-material-gate Junctionless FET under full and partial depletion conditions using finite-differentiation method | |
| Mendiratta et al. | Analytical model of dopingless asymmetrical junctionless double gate MOSFET | |
| Kumar et al. | Nanoscale-RingFET: an analytical drain current model including SCEs | |
| Sharma et al. | Physical parameters based analytical IV model of long and short channel a-IGZO TFTs | |
| Chaujar et al. | Laterally amalgamated DUal material GAte concave (L-DUMGAC) MOSFET for ULSI | |
| Mehrad et al. | SiC material in Si-LDMOS transistors by controlling mismatching at their interfaces | |
| Hartgring et al. | A MESFET model for circuit analysis | |
| Bera et al. | Modelling and analysis of dual material gate charge plasma based vertical t-shaped TFET | |
| Karbalaei et al. | A nano-FET structure comprised of inherent paralleled TFET and MOSFET with improved performance |