TWI606150B - Substrate processing method and template - Google Patents
Substrate processing method and template Download PDFInfo
- Publication number
- TWI606150B TWI606150B TW103116622A TW103116622A TWI606150B TW I606150 B TWI606150 B TW I606150B TW 103116622 A TW103116622 A TW 103116622A TW 103116622 A TW103116622 A TW 103116622A TW I606150 B TWI606150 B TW I606150B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- direct
- indirect
- template
- processing
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 49
- 238000003672 processing method Methods 0.000 title claims description 5
- 150000002500 ions Chemical class 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 47
- 239000007788 liquid Substances 0.000 claims description 46
- 239000011810 insulating material Substances 0.000 claims description 41
- 238000002347 injection Methods 0.000 claims description 19
- 239000007924 injection Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 230000009467 reduction Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims 2
- 230000004888 barrier function Effects 0.000 claims 1
- 238000007747 plating Methods 0.000 description 137
- 235000012431 wafers Nutrition 0.000 description 77
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 52
- 229910001431 copper ion Inorganic materials 0.000 description 52
- 239000000243 solution Substances 0.000 description 48
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 34
- 229910052802 copper Inorganic materials 0.000 description 34
- 239000010949 copper Substances 0.000 description 34
- 239000002245 particle Substances 0.000 description 16
- 238000004070 electrodeposition Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 230000005686 electrostatic field Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910021645 metal ion Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012774 insulation material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 150000001450 anions Chemical class 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 125000000129 anionic group Chemical group 0.000 description 2
- 125000002091 cationic group Chemical group 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910017109 AlON Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/008—Current shielding devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Electroplating Methods And Accessories (AREA)
- Automation & Control Theory (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明係關於一種對基板之處理區域供給處理液、並使用該處理液中之被處理離子進行特定處理的基板之處理方法及該基板之處理方法中所使用之模板。
本申請案基於在2013年5月20日於日本申請之專利申請案2013-106074號而主張優先權，並將其內容引用至本申請案。
近年來，業界要求半導體裝置之高性能化而使半導體設備之高積體化得以發展。於此種狀況下，於在水平面內配置複數個經高積體化之半導體設備、並利用配線連接該等半導體設備而製造半導體裝置之情形時，配線長度增加，擔憂由此導致配線之電阻變大且配線延遲變大。
因此，提出有3維地積層半導體設備之3維積體技術。於該3維積體技術中，以貫通藉由對背面進行研磨而薄化且於表面形成有複數個電子電路的半導體晶圓(以下稱為「晶圓」)之方式，形成複數個例如具有100μm以下之微細直徑之電極，即所謂之貫通電極(TSV：Through Silicon Via，矽貫通電極)。並且，經由該貫通電極而使上下所積層之晶圓電性連接。
如此於在貫通孔內形成貫通電極時，進行藉由例如電鍍等鍍敷方法而於貫通孔內埋入鍍敷金屬之操作。關於電鍍方法，例如可藉由專利文獻1中所記載之鍍敷裝置而進行。鍍敷裝置具有儲留鍍液之鍍
槽，鍍槽之內部由調整板劃分。於所劃分之一個區間內配置正極，於其他區間內浸漬晶圓，並藉由上述調整板調整正極與晶圓之間之電位分佈。繼而，於將晶圓浸漬於鍍槽內之鍍液中之後，以正極為陽極、以晶圓為陰極施加電壓而於該正極與晶圓之間流通電流。藉由該電流而使鍍液中之金屬離子移動至晶圓側，進而使該金屬離子於晶圓側作為鍍敷金屬而析出，從而於貫通孔之內部埋入鍍敷金屬。
[專利文獻1]日本專利特開2012-132058號公報
然而，於進行專利文獻1中所記載之電鍍方法之情形時，使用形成貫通電極所需之鍍敷量以上之大量鍍液，進而需要用以使大量鍍液攪拌及循環之大規模機構。並且，由於在此種大量鍍液中使金屬離子移動至晶圓側，故鍍敷處理極為耗時。
又，即便於未於晶圓側集聚充分之金屬離子之情形時，由於電流於正極與晶圓之間流通，故鍍敷處理之效率亦較差。進而，由於如此於未集聚有充分之金屬離子之狀態下進行鍍敷處理，故存在例如於貫通孔之底部鍍敷金屬不均勻地析出之情形。於此種情形時，於貫通孔內鍍敷處理未均勻地進行，從而無法恰當地形成貫通電極。
本發明係鑒於該問題而成者，其目的在於對基板之處理區域供給處理液、並使用該處理液中之被處理離子而效率佳且恰當地進行針對基板之特定處理。
為了達成上述目的，本發明係一種基板之處理方法，其對基板之處理區域供給處理液、並使用該處理液中之被處理離子進行特定處
理，且包括：模板配置步驟，其將模板對向地配置於基板上，上述模板包括使處理液流通之流通路、直接電極及間接電極，上述基板係於上述處理區域設置有與上述直接電極成對之對向電極；處理液供給步驟，其經由上述流通路而對上述處理區域供給處理液；及處理步驟，其對上述間接電極施加電壓而使上述被處理離子移動至上述對向電極側，並且對上述直接電極與上述對向電極之間施加電壓而使已移動至上述對向電極側之上述被處理離子氧化或還原，從而對基板進行特定處理。
根據本發明，於處理步驟中對間接電極施加電壓，並且對直接電極與對向電極之間施加電壓。例如於被處理離子為陽離子之情形時，當對間接電極施加電壓而形成靜電場時，負帶電粒子集聚於間接電極及直接電極側，被處理離子移動至對向電極側。又，以直接電極為陽極、以對向電極為陰極施加電壓，從而於直接電極與對向電極之間流通電流。如此一來，如上述般移動至對向電極側之被處理離子之電荷得以交換，從而使被處理離子還原。
又，例如於被處理離子為陰離子之情形時亦同樣地，當對間接電極施加電壓而形成靜電場時，被處理離子移動至對向電極側。又，以直接電極為陰極、以對向電極為陽極施加電壓，從而於直接電極與對向電極之間流通電流。如此一來，已移動至對向電極側之被處理離子之電荷得以交換，從而使被處理離子氧化。
如此，於本發明中，由於間接電極所致之被處理離子之移動與直接電極及對向電極所致之被處理離子之氧化或還原(以下，有時簡稱為「氧化還原」)係分別單獨進行，因此可於短時間內且效率佳地進行基板之處理。又，能夠以於對向電極側集聚有充分之被處理離子之狀態進行被處理離子之氧化還原，因此無需如先前之電鍍方法般於正極與晶圓之間流通無用之電流便可效率佳地使被處理離子氧化還
原。進而，可使均勻地集聚於對向電極側之被處理離子均勻地氧化還原，因此可均勻地進行基板之處理。又，無需如先前之電鍍方法般儲留於鍍槽內之大量鍍液，而僅對流通路及處理區域供給鍍液，因此可將鍍液之供給量抑制為少量。因此，鍍液中之被處理離子之移動距離縮短，從而可使該被處理離子之移動時間變短。又，亦無需用以如先前般使大量鍍液攪拌及循環之大規模機構，從而可簡化裝置構成。
自另一觀點所得之本發明係一種模板，其係於對基板之處理區域供給處理液、並使用該處理液中之被處理離子進行特定處理時使用，且包括：流通路，其使處理液流通；間接電極，其用以藉由被施加電壓而使上述被處理離子移動至對向電極側；直接電極，其用以藉由在與設置於上述處理區域之上述對向電極之間被施加電壓，而使已移動至上述對向電極側之上述被處理離子氧化或還原。
根據本發明，可對基板之處理區域供給處理液、並使用該處理液中之被處理離子而效率佳且恰當地進行針對基板之特定處理。
10‧‧‧晶圓
10a‧‧‧晶圓之表面
10b‧‧‧晶圓之背面
11‧‧‧貫通孔
12‧‧‧對向電極
20‧‧‧模板
20a‧‧‧模板之表面
20b‧‧‧模板之背面
21‧‧‧流通路
21a‧‧‧注入孔
21b‧‧‧排出孔
21c‧‧‧間隙路
22‧‧‧直接電極
23‧‧‧間接電極
24‧‧‧絕緣材料
30‧‧‧直流電源
31‧‧‧開關
40‧‧‧銅鍍層
41‧‧‧貫通電極
50‧‧‧監測電極
51‧‧‧控制部
60‧‧‧另一間接電極
61‧‧‧絕緣材料
70‧‧‧另一間接電極
71‧‧‧絕緣材料
80‧‧‧電沈積絕緣膜
90‧‧‧親水區域
100‧‧‧第1鰭片
101‧‧‧第2鰭片
110‧‧‧接觸電極
C‧‧‧銅離子
D‧‧‧電沈積絕緣膜溶液
E‧‧‧蝕刻液
H‧‧‧帶電粒子
M‧‧‧鍍液
N‧‧‧被處理離子
P‧‧‧被處理離子
圖1係表示晶圓之構成之概略的縱剖面圖。
圖2係表示模板之構成之概略的縱剖面圖。
圖3係表示直接電極之構成之概略的橫剖面圖。
圖4係表示間接電極及絕緣材料之構成之概略的橫剖面圖。
圖5係表示於晶圓上配設有模板之情況的說明圖。
圖6係表示經由流通路而對貫通孔供給鍍液、並對間接電極與對向電極之間施加有電壓之情況的說明圖。
圖7係表示對間接電極與對向電極之間連續施加直流電壓、並且對直接電極與對向電極之間呈脈衝狀施加直流電壓之情況的曲線圖。
圖8係表示對直接電極與對向電極之間施加有電壓之情況的說明
圖。
圖9係表示於貫通孔內形成有貫通電極之情況的說明圖。
圖10係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖11係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖12係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖13係表示其他實施形態之模板及晶圓之構成之概略的縱剖面圖。
圖14係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖15係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖16係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖17係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖18係表示其他實施形態之直接電極及間接電極之構成之概略的橫剖面圖。
圖19係表示其他實施形態之直接電極及間接電極之構成之概略的橫剖面圖。
圖20係表示其他實施形態中之模板及晶圓之構成之概略的縱剖面圖。
圖21係表示於其他實施形態中對晶圓進行蝕刻而形成貫通孔之情況的說明圖。
圖22係表示其他實施形態中之模板及晶圓之構成之概略的縱剖面圖。
圖23係表示於其他形態中對間接電極與對向電極之間施加有電壓之情況的說明圖。
圖24係表示於其他實施形態中於貫通孔之內側面形成有電沈積絕緣膜之情況的說明圖。
圖25係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖26係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖27係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖28係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖29係表示其他實施形態中之晶圓上之親水區域的俯視圖。
圖30係表示於其他實施形態中經由流通路而對貫通孔供給鍍液且自貫通孔排出鍍液之情況的說明圖。
圖31係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖32係表示其他實施形態之直接電極之構成之概略的俯視圖。
圖33係表示其他實施形態之直接電極及間接電極之構成之概略的縱剖面圖。
圖34係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖35係表示於其他實施形態中於貫通電極上成長有銅鍍層之情況的說明圖。
圖36係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖37係表示其他實施形態之模板之構成之概略的縱剖面圖。
以下，對本發明之實施形態進行說明。於本實施形態中，關於作為本發明之基板之晶圓的處理，即於晶圓上所形成之貫通孔內形成貫通電極之鍍敷處理，係與該鍍敷處理中所使用之晶圓及模板之構成一併加以說明。再者，於以下之說明中所使用之圖式中，為了易於理解技術，各構成要素之尺寸不一定對應於實際尺寸。
首先，對本實施形態之鍍敷處理中所使用之晶圓及模板之構成進行說明。如圖1所示，於晶圓10中形成有沿厚度方向自晶圓10之表面10a貫通至背面10b的複數個貫通孔11。於本實施形態中，貫通孔11之內部對應於本發明中之處理區域。於各貫通孔11之背面10b側設置有對於後文敍述之模板20之直接電極22及間接電極23共用的對向電極
12。
再者，於晶圓10之背面10b形成有包括電子電路或配線等之設備層(未圖示)。上述對向電極12配置於該設備層上。又，晶圓10已薄化，且於晶圓10之背面10b側設置有用以支持經薄化之晶圓10的支持基板(未圖示)。支持基板例如可使用矽晶圓或玻璃基板。
圖2所示之模板20例如具有大致圓盤形狀，且具有與晶圓10之俯視時之形狀相同之形狀。模板20例如可使用碳化矽(SiC)等。
於模板20上形成有用以使作為處理液之鍍液流通之複數條流通路21。於模板20配置於晶圓10之表面10a側時，複數條流通路21形成於與晶圓10之複數個貫通孔11相對向之位置。流通路21係沿厚度方向自模板20之表面20a貫通至背面20b、且沿厚度方向延伸而形成。又，流通路21之兩端部分別於表面20a及背面20b開口。進而，如圖3及圖4所示，流通路21之平面形狀為圓形狀，且流通路21具有中空之圓筒形狀。
如圖2所示，於流通路21之上部設置有直接電極22。直接電極22係如圖3所示般以圍繞流通路21之方式設置為環狀。又，直接電極22係露出於流通路21之內部而設置。再者，例如於模板20包括導體之情形時，直接電極22無需物理性地露出於流通路21之內部，只要可與流通路21之內部之鍍液電性導通即可。
又，如圖2所示，於流通路21中，於直接電極22之下方設置有間接電極23。間接電極23係與流通路21之間介隔絕緣材料24而設置。間接電極23及絕緣材料24係如圖4所示般分別以圍繞流通路21之方式設置為環狀。
其次，對使用以如上方式構成之晶圓10及模板20的鍍敷處理進行說明。
首先，如圖5所示般於晶圓10之表面10a側配設模板20。此時，模
板20係以貫通孔11與流通路21相對向之方式對位置加以調整而配置。再者，為了方便說明，於圖5中圖示有1個貫通孔11及1條流通路21之周圍，但實際上係複數個貫通孔11與複數條流通路21分別相對向。又，雖然於模板20與晶圓10之間描繪有間隙，但實際上該間隙非常小，如後文所述，自流通路21供給之鍍液可直接侵入至貫通孔11內部。或者亦可視需要於模板20之背面20b及晶圓10之表面10a僅對流通路21及貫通孔11之開口周圍進行親水處理。
直流電源30連接於對向電極12、直接電極22及間接電極23。對向電極12連接於直流電源30之負極側。直接電極22及間接電極23分別連接於直流電源30之正極側。又，於直接電極22與直流電源30之間設置用以切換該直接電極22與直流電源30之連接狀態的開關31。於開關31為導通之狀態下，直接電極22與直流電源30連接，電流於直接電極22與對向電極12之間流通。又，於開關31為斷開之狀態下，直接電極22與直流電源30被切斷，於直接電極22與對向電極12之間電流不流通。再者，直流電源30係用作對於複數個對向電極12、複數個直接電極22及複數個間接電極23共用之電源。如此，可將複數個對向電極12、複數個直接電極22及複數個間接電極23之直流電源30共用化，因此尤其於形成有複數條微細流通路21之模板20中，可簡化裝置構成。
其後，如圖6所示般經由模板20之流通路21而對晶圓10之貫通孔11供給鍍液M。繼而，於流通路21及貫通孔11內填充鍍液M。作為鍍液M，例如可使用溶解有硫酸銅及硫酸之混合液。於該鍍液M中含有銅離子作為被處理離子。
其後，如圖7所示般對間接電極23與對向電極12之間連續施加直流電壓，並對直接電極22與對向電極12之間呈脈衝狀施加直流電壓，即施加所謂之脈衝電壓。
若更詳細地說明，則如圖6所示般以間接電極23為陽極、以對向
電極12為陰極施加直流電壓而形成靜電場。如此一來，負帶電粒子H例如硫酸離子或電子集聚於間接電極23及直接電極22側，銅離子C移動至對向電極12側。再者，於圖6中，雖然集聚於間接電極23與對向電極12側之離子之數量各不相同，但實際上集聚於間接電極23與對向電極12側之離子等之電荷量均衡。於其他圖中亦相同。此時，開關31為斷開狀態，直接電極22與直流電源30未連接。但為了避免直接電極22變為陰極，不使直接電極22與接地連接而設為浮接狀態。
其後，當充分之銅離子C移動至對向電極12側而集聚時，如圖8所示般將開關31設為導通。繼而以直接電極22為陽極、以對向電極12為陰極施加電壓而於直接電極22與對向電極12之間流通電流。如此一來，已移動至對向電極12側之銅離子C之電荷得以交換，銅離子C得以還原，從而於對向電極12側析出銅鍍層40。此時，由於在對向電極12側集聚有充分之銅離子C，因此可於對向電極12側均勻地析出銅鍍層40。
再者，雖然因對間接電極23與對向電極12之間施加之電壓而導致氫離子亦移動至對向電極12側，但由於銅離子C之離子化傾向大於氫離子，因此氫離子不會因對直接電極22與對向電極12之間施加之電壓而還原，而係僅銅離子C還原。因此，不會於對向電極12側產生空隙，從而可更均勻地析出銅鍍層40。
如此藉由重複進行銅離子C之移動集聚及銅離子C之還原而使銅鍍層40成長，從而如圖9所示般於貫通孔11內形成貫通電極41。
根據以上之實施形態，可於藉由對間接電極23與對向電極12之間施加電壓而使銅離子C移動至對向電極12側從而於對向電極12附近充分地集聚銅離子C的狀態下，藉由對直接電極22與對向電極12之間施加電壓而於對向電極12側使銅離子C還原。如此，銅離子C之移動及銅離子C之還原因不同電極間之電壓而分別單獨進行，因此可於短
時間內且效率佳地進行鍍敷處理。又，由於使該銅離子C移動之模式及使銅離子C還原之模式僅藉由切換開關31之導通與斷開便可進行，因此可效率更佳地進行鍍敷處理。再者，於使銅離子C還原之模式中，於鍍液M中靜電場亦起作用。
又，由於流通路21係於對應於貫通孔11之位置沿厚度方向延伸且貫通模板20而形成，因此可使用具有此種毛細管結構之模板20而對流通路21及貫通孔11選擇性地供給鍍液M。因此，無需如先前之電鍍方法般儲留於鍍槽內之大量鍍液，從而可將鍍液M之供給量抑制為少量。因此，可縮短鍍液M中之銅離子C之移動距離，從而可使該銅離子C之移動時間較短。
又，於先前之電鍍方法中，由於在貫通孔之內部以外例如晶圓之表面亦形成銅鍍層，因此於鍍敷處理後，必須藉由例如化學機械研磨(CMP：Chemical Mechanical Polishing)而去除形成於貫通孔之內部以外的銅鍍層。關於該點，根據本實施形態，可使用模板20對貫通孔11選擇性地供給鍍液M，因此可僅於該貫通孔11之內部析出銅鍍層40，從而可省略先前之化學機械研磨等銅鍍層之去除步驟。因此，可提高鍍敷處理之處理量。
又，亦無需用以如先前般攪拌及循環大量鍍液之大規模機構，從而可簡化裝置構成。
又，藉由對間接電極23與對向電極12之間連續施加直流電壓，可始終使銅離子C移動至對向電極12側，進而藉由對直接電極22與對向電極12之間呈脈衝狀施加直流電壓，可於充分之銅離子C移動並集聚於對向電極12側之狀態下使該等銅離子C還原。因此，無需如先前之電鍍方法般於正極與晶圓之間流通無用之電流即可效率佳地使銅離子C還原。又，可使均勻地集聚於對向電極12側之銅離子C均勻地還原而均勻地析出銅鍍層40。進而，藉由呈脈衝狀施加直流電壓，可將
電解反應細分化，從而可實現細緻之電解反應而可析出細緻之銅鍍層40。因此，可均勻地進行鍍敷處理。
於以上之實施形態中，對向電極12係用作對於直接電極22及間接電極23共用之電極，但間接電極23無需與對向電極12成對使用。即，亦可將間接電極23單獨用作電容器，並對該間接電極23施加電壓，藉此形成靜電場。藉由該靜電場，負帶電粒子H移動至間接電極23及直接電極22側，銅離子C移動至對向電極12側。再者，關於直接電極22，由於在該直接電極22與對向電極12之間流通電流而使集聚於對向電極12側之銅離子C還原，因此必須與對向電極12成對使用。
於此種情形時，亦可將間接電極23之電源設為不同於直流電源30之電源，即，亦可不將直流電源30設為對於直接電極22及間接電極23共用之電源。直接電極22及間接電極23之電源可任意地設定。
由於本實施形態亦可藉由對間接電極23施加電壓而使銅離子C移動至對向電極12側，因此可享受與上述實施形態同樣之效果。
於以上之實施形態之模板20中，如圖10所示，直接電極22亦可配置於與在鍍敷處理之結束時殘留於流通路21內之鍍液M之上表面相同之高度。隨著自鍍液M中析出銅鍍層40，鍍液M與銅鍍層40之體積之總和減少。於此種情形時，於在貫通孔11內形成有貫通電極41時，由於鍍液M變得不與直接電極22接觸，因此鍍敷處理自動結束。根據本實施形態，可避免進行所需程度以上之鍍敷處理，因此可更恰當地形成貫通電極41，且可效率更佳地進行鍍敷處理。
以上之實施形態之模板20亦可如圖11所示般具有用以檢查鍍敷處理之狀態之監測電極50。監測電極50係以圍繞流通路21之方式設置於模板20之背面20b。並且，藉由控制部51測定流經該監測電極50與對向電極12之間之電流值，利用所測定之電流值之變化檢查鍍敷處理之處理狀態。隨著銅鍍層40於貫通孔11內成長，內部之電阻下降，因此
上述電流值亦變化。預先測定銅鍍層40成長至晶圓10之表面10a為止時，即於貫通孔11內形成有貫通電極41時的於監測電極50與對向電極12之間流通之特定電流值。繼而，於實際之製造步驟中，於使銅鍍層40成長至一定程度時，分別停止間接電極23所致之電壓之施加及直接電極22與對向電極12之間之電壓之施加，並測定流經監測電極50與對向電極12之間之電流值。若藉由控制部51測定之電流值變為上述特定電流值，則判定於貫通孔11內已形成貫通電極41，並完全停止間接電極23所致之電壓之施加及直接電極22與對向電極12之間之電壓之施加。根據本實施形態，可測定鍍敷處理之終點，從而可避免進行所需程度以上之鍍敷處理，因此可更恰當地形成貫通電極41，且可效率更佳地進行鍍敷處理。
再者，於在貫通孔11內形成貫通電極41後，進行晶圓10之貫通電極41或設備層之電子電路等的電特性之檢查，亦可將上述監測電極50用作該電特性之檢查之電極。
於以上之實施形態之模板20中，亦可如圖12所示般於較間接電極23靠晶圓10側之流通路21、即間接電極23之下方之流通路21內設置另一間接電極60。於另一間接電極60與流通路21之間設置絕緣材料61，該等另一間接電極60及絕緣材料61係以圍繞流通路21之方式設置為環狀。又，於將模板20配置於晶圓10時，另一間接電極60連接於直流電源30之負極側。
於此種情形時，於進行鍍敷處理時，以間接電極23為陽極、以對向電極12為陰極施加直流電壓，並以間接電極23為陽極、以另一間接電極60為陰極施加直流電壓。如此一來，負帶電粒子H集聚於間接電極23及直接電極22側，進而銅離子C集聚於另一間接電極60側。如此藉由設置另一間接電極60，可將銅離子C集聚於較間接電極23靠晶圓10側，因此可於更短時間內且效率佳地進行銅離子C向對向電極12
側之移動。
於以上之實施形態之晶圓10中，亦可如圖13所示般於較對向電極12靠模板20側之貫通孔11、即對向電極12之上方之貫通孔11內設置另一間接電極70。於另一間接電極70與貫通孔11之間設置絕緣材料71，該等另一間接電極70及絕緣材料71係以圍繞貫通孔11之方式設置為環狀。又，於將模板20配置於晶圓10時，另一間接電極70連接於直流電源30之負極側。
於此種情形時，於進行鍍敷處理時，以間接電極23為陽極、以對向電極12為陰極施加直流電壓，並且以間接電極23為陽極、以另一間接電極70為陰極施加直流電壓。如此一來，負帶電粒子H集聚於間接電極23及直接電極22側，進而銅離子C集聚於另一間接電極70側。如此藉由設置另一間接電極70，可將銅離子C集聚於晶圓10側，因此可於更短時間內且效率佳地進行銅離子C向對向電極12側之移動。
再者，於本實施形態中，亦可如圖10所示般將直接電極22配置於與在鍍敷處理之結束時殘留於流通路21內之鍍液M之上表面相同之高度。
於以上之實施形態之模板20中，如圖14所示，間接電極23亦可延伸至模板20之背面20b為止。於此種情形時，於進行鍍敷處理時，若以間接電極23為陽極、以對向電極12為陰極施加直流電壓，則負帶電粒子H集聚於間接電極23及直接電極22側兩側。於本實施形態中，由於間接電極23之面積變大，因此可更多地集聚負帶電粒子H，換言之，可增大銅離子C向對向電極12側之制動力。因此，可於更短時間內且效率佳地進行銅離子C向對向電極12側之移動。
再者，為了如此增大銅離子C向對向電極12側之制動力，既可如圖14所示般使間接電極23延伸至模板20之背面20b為止，亦可如圖15所示般於直接電極22之下方設置複數個間接電極23。複數個間接電極
23分別連接於直流電源30之正極側。
於以上之實施形態之模板20中，如圖16所示，直接電極22及間接電極23亦可分別設置複數個，例如2個。直接電極22及間接電極23係自上方起依序交替設置。又，於將模板20配置於晶圓10時，2個直接電極22及2個間接電極23分別連接於直流電源30之正極側。於該等2個直接電極22與直流電源30之間設置開關31。再者，直接電極22及間接電極23之個數並不限定於本實施形態，可任意地設定。
於此種情形時，於進行鍍敷處理時，以2個間接電極23為陽極、以對向電極12為陰極施加直流電壓。如此一來，負帶電粒子H集聚於2個間接電極23及2個直接電極22側兩側。因此，可於更短時間內且效率佳地進行銅離子C向對向電極12側之移動。
於以上之實施形態之模板20中，係沿鉛垂方向排列而配置直接電極22及間接電極23，但亦可如圖17所示般沿水平方向排列而配置直接電極22及間接電極23。直接電極22及間接電極23係以分別沿厚度方向自模板20之表面20a起延伸至背面20b為止而設置。又，直接電極22及間接電極23係如圖18所示般以於俯視下圍繞流通路21之方式排列而配置。
再者，直接電極22及間接電極23亦可如圖19所示般以於俯視下圍繞流通路21之方式排列而配置複數個。又，直接電極22及間接電極23之個數並不限定於圖示之例，可任意地設定。
於如本實施形態般沿水平方向排列、設置直接電極22及間接電極23之情形時，亦可享受與如上述實施形態般沿鉛垂方向排列、設置直接電極22及間接電極23之情形同樣的效果。即，可於短時間內且效率佳地進行鍍敷處理，進而可均勻地進行鍍敷處理。
於以上之實施形態之模板20中，直接電極22係設置於流通路21之周圍，但亦可於流通路21之內部與對向電極12平行地設置。於此種
情形時，可於對向電極12側效率更佳地析出銅鍍層40，從而可效率佳地進行鍍敷處理。
於以上之實施形態中，對進行鍍敷處理作為晶圓10之特定處理之情形進行了說明，但本發明可應用於各種電解製程。
例如本發明可於對晶圓10進行蝕刻處理而於該晶圓10中形成貫通孔11時加以應用。於此種情形時，被處理離子為陰離子，被處理離子於對向電極12側被氧化。
如圖20所示，於晶圓10中，於形成貫通孔11之部位(圖20中之虛線部分)之背面10b側設置對向電極12。對向電極12連接於直流電源30之正極側。又，直接電極22及間接電極23分別連接於直流電源30之負極側。再者，於本實施形態中，晶圓10中之形成貫通孔11之部位對應於本發明中之處理區域。
繼而，於在晶圓10之表面10a側配設模板20後，如圖21所示般經由流通路21對晶圓10之形成貫通孔11之部位(處理區域)供給蝕刻液E作為處理液。作為蝕刻液E，例如可使用氫氟酸與異丙醇之混合液(HF/IPA)或氫氟酸與乙醇之混合液等。
其後，以間接電極23為陰極、以對向電極12為陽極對該間接電極23與對向電極12之間連續施加直流電壓，而將正帶電粒子H集聚於間接電極23及直接電極22側，並使作為蝕刻液E中之陰離子之被處理離子N移動至對向電極12側。繼而，於充分之被處理離子N移動並集聚於對向電極12側之狀態下，以直接電極22為陰極、以對向電極12為陽極對該直接電極22與對向電極12之間施加直流電壓而使被處理離子N氧化。此時，可藉由呈脈衝狀施加直接電極22與對向電極12之間之電壓而重複進行移動集聚被處理離子N之模式及使被處理離子N氧化之模式。繼而，晶圓10受到蝕刻而形成貫通孔11。再者，由於該被處理離子N之移動集聚及氧化與上述實施形態相同，因此省略詳細說
明。
於如本實施形態般進行蝕刻處理之情形時，亦可享受與如上述實施形態般進行鍍敷處理之情形同樣之效果。即，可於短時間內且效率佳地進行蝕刻處理，進而可均勻地進行蝕刻處理。又，由於在對向電極12側被處理離子N被均勻地氧化，因此蝕刻處理之各向異性提高，從而可恰當地形成貫通孔11。
又，例如本發明於在晶圓10之貫通孔11內形成電沈積絕緣膜時亦可加以應用。該電沈積絕緣膜係於在貫通孔11內形成貫通電極41之前形成於該貫通孔11之內側面。
於此種情形時，如圖22所示，於晶圓10中形成貫通孔11。再者，於本實施形態中，貫通孔11之內側面對應於本發明中之處理區域及對向電極。
繼而，於在晶圓10之表面10a側配設模板20後，如圖23所示般經由流通路21對晶圓10之貫通孔11供給電沈積絕緣膜溶液D作為處理液。作為電沈積絕緣膜溶液D，例如可使用電沈積聚醯亞胺溶液。
其後，對間接電極23與貫通孔11之內側面之間連續施加直流電壓，而將負帶電粒子H集聚於間接電極23及直接電極22側，並使作為電沈積絕緣膜溶液D中之陽離子之被處理離子P移動至貫通孔11之內側面側。藉由對貫通孔11之內側面施加直流電壓，而與上述實施形態同樣地使與電沈積絕緣膜溶液D接觸之貫通孔11之內側面作為對向電極而發揮功能，從而移動集聚被處理離子P。繼而，於充分之被處理離子P移動並集聚於貫通孔11之內側面之狀態下，對直接電極22與晶圓10之間施加直流電壓而使被處理離子P還原。此時，可藉由於直接電極22與晶圓10之間呈脈衝狀施加之電壓，而重複進行移動集聚被處理離子P之模式及使被處理離子P還原之模式。如此一來，如圖24所示般於貫通孔11之內側面形成電沈積絕緣膜80。再者，由於該被處理離
子P之移動集聚及還原與上述實施形態相同，因此省略詳細說明。
於如本實施形態般於貫通孔11之內側面進行電沈積絕緣膜80之形成之情形時，亦可享受與如上述實施形態般進行鍍敷處理之情形同樣之效果。即，可於短時間內且效率佳地進行電沈積絕緣膜80之形成，進而可均勻地進行電沈積絕緣膜80之形成。
再者，於形成於貫通孔11內之貫通電極41為接地用貫通電極之情形時，無需於該貫通孔11之內側面形成電沈積絕緣膜。關於該點，於本實施形態中，可藉由僅對供給至接地用貫通孔11以外之貫通孔11例如信號線或電源線用貫通孔11的電沈積絕緣膜溶液D選擇性地施加電壓，而僅於該信號線或電源線用貫通孔11之內側面形成電沈積絕緣膜80卻不於接地用貫通孔11之內側面形成電沈積絕緣膜。
又，為了形成電沈積絕緣膜80，可使用陽離子型電沈積及陰離子型電沈積兩者。於陽離子型電沈積之情形時，如上述實施形態般進行被處理離子之還原。另一方面，於陰離子型電沈積之情形時，進行被處理離子之氧化。
於以上之實施形態之模板20中，直接電極22及間接電極23可具有任意之構成。例如，直接電極22及間接電極23亦可積層而設置為一體。以下，以進行鍍敷處理之情形為例，對該等直接電極22及間接電極23之各種構成進行說明。
例如，如圖25所示，直接電極22、絕緣材料24及間接電極23亦可積層而設置。直接電極22、絕緣材料24及間接電極23設置於流通路21之內部，且自對向電極12側起依序積層。
於此種情形時，由於直接電極22及間接電極23係積層而配置，因此於垂直於直接電極22且朝向對向電極12而分佈電力線、並藉由間接電極23而使銅離子C移動至對向電極12側時，負帶電粒子H容易集聚於直接電極22側。並且，由於該負帶電粒子H集聚於直接電極22
上，因此於藉由直接電極22及對向電極12而使銅離子C還原時，促進該直接電極22上之負帶電粒子H之氧化反應。因此，可效率更佳地使銅離子C還原。
再者，積層直接電極22、絕緣材料24及間接電極23時之配置方法可考慮各種形式(pattern)。例如亦可如圖26所示般將直接電極22浸漬於流通路21之內部而配置，且絕緣材料24及間接電極23設置於直接電極22之內側。即，以覆蓋絕緣材料24及間接電極23之方式配置直接電極22。於此種情形時，間接電極23之表面積變大，從而可效率更佳地將負帶電粒子H集聚於直接電極22之表面上，進而可效率更佳地使銅離子C移動至對向電極12側。
又，例如亦可如圖27所示般於積層直接電極22、絕緣材料24及間接電極23，且於直接電極22之內側配置有絕緣材料24及間接電極23的狀態(如上述般圖26所示之配置)下，使該直接電極22之下端延伸至晶圓10之貫通孔11之內部為止。即便為此種情形，亦可效率佳地將負帶電粒子H集聚於直接電極22之表面上，且可效率佳地使銅離子C移動至對向電極12側。於該情形時，亦可使該等電極之集合體配合處理之進行而上下移動。尤其於進行蝕刻之情形時，若隨著孔之掘進而使該電極之集合體下降，則可效率佳地進行處理。
再者，於圖26及圖27所示之例中，亦可使模板20之流通路21之直徑大於晶圓10之貫通孔11之直徑。
此處，例如，如圖28所示，模板20之流通路21亦可具有注入鍍液M之注入孔21a及排出鍍液M之排出孔21b。注入孔21a及排出孔21b係分別沿厚度方向自模板20之表面20a貫通至背面20b為止、且沿厚度方向延伸而形成。又，注入孔21a及排出孔21b係如圖28及圖29所示般於俯視下配置於晶圓10之貫通孔11之水平方向(Y方向)兩側。再者，於以下之說明中，於模板20與晶圓10之間隙中，將注入孔21a與排出
孔21b之間之鍍液M之流路稱為間隙路21c。即，流通路21包括注入孔21a、排出孔21b及間隙路21c。
於晶圓10之表面10a形成有親水區域90。親水區域90例如可藉由進行光微影處理而容易地形成。親水區域90係以於俯視下至少覆蓋貫通孔11之周圍、注入孔21a及排出孔21b，即覆蓋間隙路21c之方式形成。藉由該親水區域90，存在於間隙路21c中之鍍液M因於親水區域90之交界線表面張力起作用，故不會流出至該親水區域90之外側。繼而，如圖30所示，自注入孔21a注入之鍍液M經由間隙路21c而流入至貫通孔11，進而不需要之鍍液M經由間隙路21c而自排出孔21b排出。
以下，對如此形成有注入孔21a及排出孔21b之模板20中的直接電極22及間接電極23之各種構成進行說明。
例如，如圖28所示，直接電極22、絕緣材料24及間接電極23設置於注入孔21a與排出孔21b之間。該等直接電極22、絕緣材料24及間接電極23配置於貫通孔11之上方，即，以與對向電極12相對向之方式配置。又，直接電極22、絕緣材料24及間接電極23自對向電極12側起依序積層。絕緣材料24及間接電極23配置於直接電極22之內側。絕緣材料24例如於側視下呈鋸齒狀延伸，且沿該絕緣材料24設置有直接電極22及間接電極23。
此處，為了藉由間接電極23而使大量銅離子C移動至對向電極12側，必須增大間接電極23之靜電電容。關於該點，本實施形態為利用三維結構之例，從而間接電極23之靜電電容較大。因此，可效率佳地使銅離子C移動至對向電極12側，從而可效率佳地使該銅離子C還原。
再者，作為可用於增大間接電極23之靜電電容之方法，主要可考慮增大間接電極23之表面積、提高絕緣材料24之相對介電常數、減小絕緣材料24之厚度等。其中，絕緣材料24之相對介電常數取決於其
材料。絕緣材料24例如可使用二氧化矽(SiO2)、氮化矽(SiN)、鋁酸氮化物(AlON)等，但考慮到加工性，選擇相對介電常數較高之材料。又，減小絕緣材料24之厚度方面存在極限。如此，由於絕緣材料24之相對介電常數及厚度取決於某一範圍，因此宜為增大間接電極23之表面積。
因此，間接電極23亦可具有所謂之鰭片結構。例如，如圖31所示，直接電極22、絕緣材料24及間接電極23設置於注入孔21a與排出孔21b之間，且自對向電極12側起依序積層。直接電極22之表面露出於注入孔21a與排出孔21b之間之鍍液M之流路(流通路21)之內部。
如圖32及圖33所示，直接電極22於其表面具有複數個平板形狀之第1鰭片100。複數個第1鰭片100係與鍍液M之流通方向(Y方向)平行地延伸、且沿與鍍液M之流通方向正交之方向(X方向)排列而配置。又，間接電極23亦於其表面具有複數個平板形狀之第2鰭片101。第2鰭片101配置於第1鰭片100之內側。
於此種情形時，由於間接電極23具有複數個第2鰭片101，因此可增大該間接電極23之表面積。因此，可增大間接電極23之靜電電容，從而可效率更佳地使銅離子C移動至對向電極12側。因此，可效率更佳地使銅離子C還原。尤其於貫通孔11具有微細直徑之情形時，由於難以確保間接電極23之表面積，因此可增大表面積之本實施形態極為有用。
又，例如，如圖34所示，直接電極22、絕緣材料24及間接電極23亦可設置於流通路21之內側面。直接電極22係以露出於流通路21之內部之方式設置。絕緣材料24及間接電極23係自直接電極22側起依序積層而設置於模板20之內部。
於流通路21中之注入孔21a及排出孔21b中，沿內側面延伸而設置有直接電極22、絕緣材料24及間接電極23。又，於間隙路21c中，沿
貫通孔11之上方之間隙路21c之內側面延伸而設置有直接電極22、絕緣材料24及間接電極23。
於此種情形時，由於沿注入孔21a、排出孔21b、間隙路21c之內側面設置有間接電極23，因此可增大該間接電極23之表面積。因此，可增大間接電極23之靜電電容，從而可效率更佳地使銅離子C移動至對向電極12側。因此，可效率更佳地使銅離子C還原。
再者，於圖34之例中，直接電極22、絕緣材料24及間接電極23係於注入孔21a之內側面、排出孔21b之內側面、間隙路21c之內側面均有設置，但亦可根據所要求之間接電極23之靜電電容而僅設置於一部分。
於以上之實施形態中，於積層有直接電極22及間接電極23之情形時，對進行鍍敷處理之情形進行了說明，但本發明係如上述般亦可應用於進行蝕刻處理或電沈積絕緣膜形成處理之情形。
又，本發明亦可應用於進行晶圓10之貫通電極41或設備層之電子電路等的電特性之檢查之情形。例如，如圖35所示，於對貫通孔11內進行鍍敷處理而形成貫通電極41後，進而於貫通電極41上使銅離子C還原而於該貫通電極41上成長銅鍍層40。銅鍍層40係成長至到達直接電極22為止。此時，例如測定直接電極22與對向電極12之間之電流值，並監視該電流值之變化，藉此判定銅鍍層40已到達至直接電極22。其後，自直接電極22側經由銅鍍層40對貫通電極41發送電氣信號，進行貫通電極41或電子電路之電特性之檢查。
再者，於本實施形態中，對連續進行貫通電極之形成及電特性之檢查之例進行了說明，但於對預先形成有貫通電極之晶圓配置模板20、並使用該模板20而僅進行貫通電極或電子電路之電特性之檢查時，亦可應用本實施形態。與上述之實施形態相同，可藉由成長自貫通電極到達至直接電極為止之銅鍍層而獲得貫通電極與直接電極之導
通。於如先前之將探針抵壓至晶圓上之電極而獲得導通之檢查方法中，隨著微細化之發展，難以準確地進行接觸，而若為本實施形態，則可準確地獲得接觸。
於以上之實施形態中，於與對向電極12相對向而設置有直接電極22之情形時，直接電極22之對向電極12側之表面之中心部亦可突出。例如，於如圖28所示般於貫通孔11之上方積層有直接電極22、絕緣材料24及間接電極23之例中，如圖35所示般直接電極22之表面之中心部突出。於圖示之例中，直接電極22之頂端部呈圓錐狀突出。
繼而於進行鍍敷處理時，於貫通孔11中自其中心部成長銅鍍層40而形成貫通電極41。即便為此種情形，亦可享受與上述實施形態同樣之效果，即，可於短時間內且效率佳地進行鍍敷處理，進而可均勻地進行鍍敷處理。
又，於進行貫通電極41或電子電路之電特性之檢查時，於在貫通電極41上成長銅鍍層40之情形時，由於直接電極22之中心部成為距貫通孔11最近之陽極，故銅鍍層40於該直接電極22之中心部及貫通孔11之電力線上優先成長。如此一來，貫通電極41與直接電極22係僅其中心部由銅鍍層40連接。於此種情形時，應成長之銅鍍層40係少量便足夠，從而可於更短時間內進行成長該銅鍍層40之鍍敷處理。因此，可效率更佳地進行貫通電極41或電子電路之電特性之檢查。
再者，於以上之實施形態中，係將直接電極22之頂端部設為圓錐狀而使該直接電極22之表面之中心部突出，但亦可使直接電極22之表面平坦而於該表面之中心部另行設置突出部。又，上述實施形態對圖28所示之例進行了說明，但於例如圖31或圖34所示之例中，亦可使直接電極22之表面之中心部突出。
於以上之實施形態中，係使用直接電極22進行貫通電極41或電子電路之電特性之檢查，但亦可使用不同於直接電極22之接觸電極。
例如，於如圖34所示般於貫通孔11之上方積層有直接電極22、絕緣材料24及間接電極23之例中，如圖37所示般於直接電極22之對向電極12側之表面之中心部突出地設置接觸電極110。換言之，接觸電極110配置於貫通孔11之中央部上方。再者，於直接電極22之表面，於接觸電極110之周圍不形成其他電極。
於此種情形時，於在貫通孔11內成長銅鍍層40而形成貫通電極41時，使接觸電極110作為與直接電極22相同之陽極而發揮功能。
其後，於在貫通電極41上進一步成長銅鍍層40以進行貫通電極41或電子電路之電特性之檢查時，僅使接觸電極110作為陽極而發揮功能。關於直接電極22，雖然停止作為陽極之功能，但為了避免成為陰極，將該直接電極22設為浮接狀態。如此一來，接觸電極110成為距貫通電極41最近之陽極，因此銅鍍層40於該接觸電極110及貫通電極41之電力線上優先成長。於此種情形時，應成長之銅鍍層40係少量便足夠，從而可於更短時間內進行成長該銅鍍層40之鍍敷處理。因此，可效率更佳地進行貫通電極41或電子電路之電特性之檢查。
再者，上述實施形態對圖34所示之例進行了說明，但於例如圖28或圖31所示之例中，亦可於直接電極22之表面之中心部設置接觸電極110。
以上，一面參照隨附圖式一面對本發明之較佳實施形態進行了說明，但本發明並不限定於此種示例。明顯，只要為本領域技術人員，便可於申請專利範圍內所記載之思想之範疇內想到各種變更例或修正例，且應瞭解，其等當然亦屬於本發明之技術範圍。本發明並不限定於該例，可採用各種態樣。
20‧‧‧模板
20a‧‧‧模板之表面
20b‧‧‧模板之背面
21‧‧‧流通路
22‧‧‧直接電極
23‧‧‧間接電極
24‧‧‧絕緣材料
Claims (35)
- 一種基板之處理方法，其係對基板之處理區域供給處理液，並使用該處理液中之被處理離子進行特定處理者，且包括：模板配置步驟，其將模板與基板相對向地配置，上述模板包括使處理液流通之流通路、直接電極及間接電極，上述基板係於上述處理區域設置有與上述直接電極成對之對向電極；處理液供給步驟，其經由上述流通路對上述處理區域供給處理液；及處理步驟，其對上述間接電極施加電壓而使上述被處理離子移動至上述對向電極側，並且對上述直接電極與上述對向電極之間施加電壓而使已移動至上述對向電極側之上述被處理離子氧化或還原，從而對基板進行特定處理；上述流通路係沿上述模板厚度方向延伸且貫通而形成，且上述間接電極介隔絕緣材料而設置於上述流通路中。
- 如請求項1之基板之處理方法，其中上述直接電極設置於上述間接電極之上方，上述處理步驟係於上述流通路內之處理液位於不與上述直接電極接觸之高度時結束。
- 如請求項1或2之基板之處理方法，其中上述模板具有另一間接電極，該另一間接電極係於較上述間接電極靠基板側之上述流通路中於與該流通路之間介隔絕緣材料而設置，且極性不同於上述間接電極，且於上述處理步驟中，對上述間接電極施加電壓，並且對上述另一間接電極施加電壓，使上述被處理離子移動至上述對向電極側。
- 如請求項1或2之基板之處理方法，其中基板具有另一間接電極，該另一間接電極係於較上述對向電極靠上述模板側之上述處理區域中於與該處理區域之間介隔絕緣材料而設置，且極性不同於上述間接電極，且於上述處理步驟中，對上述間接電極施加電壓，並且對上述另一間接電極施加電壓，使上述被處理離子移動至上述對向電極側。
- 一種基板之處理方法，其係對基板之處理區域供給處理液，並使用該處理液中之被處理離子進行特定處理者，且包括：模板配置步驟，其將模板與基板相對向地配置，上述模板包括使處理液流通之流通路、直接電極及間接電極，上述基板係於上述處理區域設置有與上述直接電極成對之對向電極；處理液供給步驟，其經由上述流通路對上述處理區域供給處理液；及處理步驟，其對上述間接電極施加電壓而使上述被處理離子移動至上述對向電極側，並且對上述直接電極與上述對向電極之間施加電壓而使已移動至上述對向電極側之上述被處理離子氧化或還原，從而對基板進行特定處理；上述間接電極係介隔絕緣材料而積層設置於上述直接電極。
- 如請求項5之基板之處理方法，其中上述流通路係沿上述模板厚度方向延伸且貫通而形成。
- 如請求項5或6之基板之處理方法，其中上述直接電極之表面露出於上述流通路之內部，上述直接電極於其表面具有平行配置之複數個平板形狀之第1鰭片，上述間接電極具有配置於上述第1鰭片之內側之複數個平板形 狀之第2鰭片。
- 如請求項5或6之基板之處理方法，其中上述直接電極設置於上述流通路之內部，上述絕緣材料及上述間接電極設置於上述直接電極之內側。
- 如請求項5或6之基板之處理方法，其中上述直接電極、上述絕緣材料及上述間接電極設置於上述流通路之內側面。
- 如請求項5或6之基板之處理方法，其中上述直接電極係與上述對向電極相對向而設置，上述直接電極之上述對向電極側之表面之中心部突出。
- 如請求項5或6之基板之處理方法，其中上述流通路具有注入處理液之注入孔及排出處理液之排出孔，上述直接電極、上述絕緣材料及上述間接電極設置於上述注入孔與上述排出孔之間。
- 如請求項5或6之基板之處理方法，其中上述直接電極係與上述對向電極相對向而設置，且於上述直接電極之上述對向電極側之表面之中心部設置有不同於該直接電極之接觸電極。
- 如請求項1、2、5、6中任一項之基板之處理方法，其中上述對向電極係對於上述直接電極及上述間接電極共用地設置，且於上述處理步驟中，對上述間接電極與上述對向電極之間施加電壓而使上述被處理離子移動至上述對向電極側。
- 如請求項1、2、5、6中任一項之基板之處理方法，其中於上述直接電極設置有用以切換該直接電極與電源之連接狀態之開關。
- 如請求項1、2、5、6中任一項之基板之處理方法，其中於上述處理步驟中，對上述間接電極連續施加直流電壓，並對上述直 接電極與上述對向電極之間施加脈衝電壓。
- 如請求項1、2、5、6中任一項之基板之處理方法，其中上述模板具有檢查特定處理之狀態之監測電極，且於上述處理步驟中，對流經上述對向電極與上述監測電極之間之電流的電流值進行測定，並藉由上述所測定之電流值之變化而檢查處理狀態。
- 一種模板，其係於對基板之處理區域供給處理液，並使用該處理液中之被處理離子進行特定處理時使用者，且包括：流通路，其使處理液流通；間接電極，其用以藉由被施加電壓而使上述被處理離子移動至對向電極側；及直接電極，其用以藉由於與設置於上述處理區域之上述對向電極之間被施加電壓，而使已移動至上述對向電極側之上述被處理離子氧化或還原；上述流通路係沿上述模板厚度方向延伸且貫通而形成，且上述間接電極介隔絕緣材料而設置於上述流通路中。
- 如請求項17之模板，其中上述直接電極配置於上述間接電極之上方，且該直接電極之下端成為與於特定處理之結束時殘留於上述流通路內之處理液之上表面相同之高度。
- 如請求項17或18之模板，其中上述直接電極及上述間接電極係沿鉛垂方向排列而配置。
- 如請求項17或18之模板，其中上述直接電極及上述間接電極係沿水平方向排列而配置。
- 如請求項17或18之模板，其中上述直接電極及上述間接電極分別設置有複數個。
- 如請求項17或18之模板，其中上述間接電極沿上述流通路延伸 至上述模板之下端為止。
- 如請求項17或18之模板，其具有另一間接電極，該另一間接電極係於較上述間接電極靠基板側之上述流通路中與該流通路之間介隔絕緣材料而設置，且極性不同於上述間接電極。
- 一種模板，其係於對基板之處理區域供給處理液，並使用該處理液中之被處理離子進行特定處理時使用者，且包括：流通路，其使處理液流通；間接電極，其用以藉由被施加電壓而使上述被處理離子移動至對向電極側；及直接電極，其用以藉由於與設置於上述處理區域之上述對向電極之間被施加電壓，而使已移動至上述對向電極側之上述被處理離子氧化或還原；上述間接電極係介隔絕緣材料而積層設置於上述直接電極。
- 如請求項24之模板，其中上述流通路係沿上述模板厚度方向延伸且貫通而形成。
- 如請求項24或25之模板，其中上述直接電極之表面露出於上述流通路之內部，上述直接電極於其表面具有平行配置之複數個平板形狀之第1鰭片，上述間接電極具有配置於上述第1鰭片之內側之複數個平板形狀之第2鰭片。
- 如請求項24或25之模板，其中上述直接電極設置於上述流通路之內部，上述絕緣材料及上述間接電極設置於上述直接電極之內側。
- 如請求項24或25之模板，其中上述直接電極、上述絕緣材料及上述間接電極設置於上述流通路之內側面。
- 如請求項24或25之模板，其中上述直接電極係與上述對向電極相對向而設置，上述直接電極之上述對向電極側之表面之中心部突出。
- 如請求項24或25之模板，其中上述流通路具有注入處理液之注入孔及排出處理液之排出孔，上述直接電極、上述絕緣材料及上述間接電極設置於上述注入孔與上述排出孔之間。
- 如請求項24或25之模板，其中上述直接電極係與上述對向電極相對向而設置，且於上述直接電極之上述對向電極側之表面之中心部設置有不同於該直接電極之接觸電極。
- 如請求項17、18、24、25中任一項之模板，其中上述對向電極係對於上述直接電極及上述間接電極共用地設置，上述間接電極藉由於與上述對向電極之間被施加電壓而使上述被處理離子移動至上述對向電極側。
- 如請求項17、18、24、25中任一項之模板，其中於上述直接電極設置有用以切換該直接電極與電源之連接狀態之開關。
- 如請求項17、18、24、25中任一項之模板，其中對上述間接電極施加之電壓為連續施加之直流電壓，對上述直接電極與上述對向電極之間施加之電壓為脈衝電壓。
- 如請求項17、18、24、25中任一項之模板，其具有監測電極，該監測電極係用以藉由流經與上述對向電極之間之電流的電流值之變化而檢查特定處理之狀態。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013106074A JP6198456B2 (ja) | 2013-05-20 | 2013-05-20 | 基板の処理方法及びテンプレート |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201502323A TW201502323A (zh) | 2015-01-16 |
| TWI606150B true TWI606150B (zh) | 2017-11-21 |
Family
ID=51933458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103116622A TWI606150B (zh) | 2013-05-20 | 2014-05-09 | Substrate processing method and template |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10428438B2 (zh) |
| JP (1) | JP6198456B2 (zh) |
| KR (1) | KR102196945B1 (zh) |
| TW (1) | TWI606150B (zh) |
| WO (1) | WO2014188897A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11111592B2 (en) * | 2015-12-03 | 2021-09-07 | Tokyo Electron Limited | Manufacturing apparatus and manufacturing method for semiconductor device |
| JP6806476B2 (ja) * | 2016-07-07 | 2021-01-06 | 春生 岩津 | 電解処理方法及び電解処理装置 |
| KR20190110556A (ko) * | 2017-02-01 | 2019-09-30 | 도쿄엘렉트론가부시키가이샤 | 전해 처리 장치 및 전해 처리 방법 |
| JP2021014600A (ja) * | 2017-11-22 | 2021-02-12 | 東京エレクトロン株式会社 | 半導体装置の製造装置、半導体装置の製造方法、プログラム及びコンピュータ記憶媒体 |
| JP2021014599A (ja) * | 2017-11-22 | 2021-02-12 | 東京エレクトロン株式会社 | 半導体装置の製造装置、半導体装置の製造方法、プログラム及びコンピュータ記憶媒体 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179097A (ja) * | 1987-01-21 | 1988-07-23 | Hitachi Cable Ltd | 部分表面処理用マスキング方法 |
| JPH04141599A (ja) * | 1990-09-29 | 1992-05-15 | Sony Corp | 部分メツキ方法及びその装置 |
| JPH07188755A (ja) * | 1993-12-28 | 1995-07-25 | Kawasaki Steel Corp | 方向性けい素鋼板の鉄損低減方法 |
| JPH08225998A (ja) * | 1995-02-15 | 1996-09-03 | Matsushita Electric Ind Co Ltd | 電磁場を利用したメッキ装置及びウェットエッチング装置 |
| US6802946B2 (en) * | 2000-12-21 | 2004-10-12 | Nutool Inc. | Apparatus for controlling thickness uniformity of electroplated and electroetched layers |
| US6773570B2 (en) * | 2002-11-14 | 2004-08-10 | International Business Machines Corporation | Integrated plating and planarization process and apparatus therefor |
| JP2006283151A (ja) * | 2005-04-01 | 2006-10-19 | Toshiba Corp | 半導体製造方法及び半導体製造装置 |
| JP4624873B2 (ja) * | 2005-06-28 | 2011-02-02 | 株式会社荏原製作所 | めっき方法 |
| KR101486587B1 (ko) * | 2005-11-18 | 2015-01-26 | 레플리서러스 그룹 에스에이에스 | 마스터 전극 및 마스터 전극 형성 방법 |
| US20080128019A1 (en) * | 2006-12-01 | 2008-06-05 | Applied Materials, Inc. | Method of metallizing a solar cell substrate |
| JP2008223144A (ja) * | 2008-04-28 | 2008-09-25 | Ebara Corp | めっき方法およびこれに使用するめっき装置 |
| JP5539511B2 (ja) * | 2010-06-15 | 2014-07-02 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| WO2012050057A1 (ja) * | 2010-10-13 | 2012-04-19 | 東京エレクトロン株式会社 | テンプレート及び基板の処理方法 |
| JP5504147B2 (ja) | 2010-12-21 | 2014-05-28 | 株式会社荏原製作所 | 電気めっき方法 |
| JP2014082291A (ja) * | 2012-10-16 | 2014-05-08 | Tokyo Electron Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2014107469A (ja) * | 2012-11-29 | 2014-06-09 | Tokyo Electron Ltd | 半導体装置の製造方法及び製造装置 |
-
2013
- 2013-05-20 JP JP2013106074A patent/JP6198456B2/ja active Active
-
2014
- 2014-05-09 TW TW103116622A patent/TWI606150B/zh active
- 2014-05-12 KR KR1020157033072A patent/KR102196945B1/ko active IP Right Grant
- 2014-05-12 WO PCT/JP2014/062584 patent/WO2014188897A1/ja active Application Filing
- 2014-05-12 US US14/892,236 patent/US10428438B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10428438B2 (en) | 2019-10-01 |
| JP6198456B2 (ja) | 2017-09-20 |
| WO2014188897A1 (ja) | 2014-11-27 |
| KR20160009571A (ko) | 2016-01-26 |
| JP2014227556A (ja) | 2014-12-08 |
| TW201502323A (zh) | 2015-01-16 |
| US20160108538A1 (en) | 2016-04-21 |
| KR102196945B1 (ko) | 2020-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI606150B (zh) | Substrate processing method and template | |
| JP4815159B2 (ja) | 半導体ウェーハをメッキする方法及び装置 | |
| KR101358627B1 (ko) | 한정 영역 평탄화를 위한 장치 및 방법 | |
| KR20180087273A (ko) | 반도체 장치의 제조 장치 및 제조 방법 | |
| KR101841199B1 (ko) | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 | |
| TWI835872B (zh) | 用於惰性陽極鍍覆槽的流量分配設備 | |
| KR20010051787A (ko) | 도금 분석 방법 | |
| KR100755661B1 (ko) | 도금 처리 장치 및 이를 이용한 도금 처리 방법 | |
| TW201542885A (zh) | 基板處理方法及基板處理治具 | |
| JP2015129330A (ja) | 電解処理方法及び電解処理装置 | |
| US20080237048A1 (en) | Method and apparatus for selective electrofilling of through-wafer vias | |
| JP2012253333A (ja) | 貫通電極を備えた配線基板とその製造方法 | |
| WO2014061643A1 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US11161281B2 (en) | Structure and method for monitoring directed self-assembly pattern formation | |
| JP2004292907A (ja) | 電解処理装置および半導体装置の製造方法 | |
| KR100731082B1 (ko) | 반도체 소자 제조 방법 | |
| JP2006144060A (ja) | 電解メッキ装置および電解メッキ方法 | |
| US20090020437A1 (en) | Method and system for controlled material removal by electrochemical polishing | |
| KR20190060763A (ko) | 전해 처리 지그 및 전해 처리 방법 | |
| US20150108001A1 (en) | Liquid processing jig and liquid processing method | |
| JP2012211394A (ja) | 半導体装置の製造方法及びめっき装置 |