JP2006144060A - 電解メッキ装置および電解メッキ方法 - Google Patents

Abstract

【課題】被処理基板内の半導体チップを無駄にすることなく、被処理基板の面内において均一なメッキ層を形成することができる電解メッキ装置および電解メッキ方法を提供する。
【解決手段】電解メッキ装置は、被処理基板１０の被メッキ面を浸すメッキ液５を収容する収容槽６と、被処理基板１０に含まれる複数の単位素子を区画するスクライブラインに接触するカソード電極４ａを備える給電手段４と、カソード電極４ａとの間で電圧が印加されるアノード電極７とを有する。
【選択図】図１

Description

本発明は、電解メッキ装置および電解メッキ方法に関し、例えば、半導体装置の配線形成に使用される電解メッキ装置および電解メッキ方法に関する。

半導体素子（半導体チップ）の製造工程では、近年、配線として銅層が使用されつつある。例えば銅層からなる配線層の形成では、層間絶縁膜に配線を埋め込むための配線溝を形成しておき、この溝内にＴａＮとＴａの積層膜からなるバリアメタルを成膜した後に、銅層を形成して、配線溝以外の部位に堆積した不要な銅層およびバリアメタルをＣＭＰ（Chemical Mechanical Polishing）により除去する手法が採用されている。上記の銅層は、一般に、電解メッキにより形成される。

図１０（ａ）は、従来の電解メッキ装置によるメッキ方法を説明するための図である。

例えば、図１０（ａ）に示す電解メッキ装置では、メッキ液１０４に対してウェハ（被処理基板）１００の被処理面を下向きに水平に保持し、この状態でウェハ１００をメッキ液１０４に浸漬し、アノード電極１０５とウェハ１００との間に所定の電圧Ｖを印加して、ウェハ１００の被処理面上にメッキ層を形成する。

メッキ層として銅層を形成する場合には、下地層として例えばＴａとＴａＮの積層膜からなるバリアメタル１０１がウェハ１００に形成されている。また、電解メッキでは、ウェハ１００の被処理面に電流を流す必要があることから、低抵抗な銅からなるシード層１０２がバリアメタル１０１上に形成されている。シード層１０２は、例えば無電解メッキにより形成される。

上記の図１０（ａ）に示す電解メッキ装置では、ウェハ１００の外周部にカソード電極１０６を接触させて、カソード電極１０６を介してウェハ１００の被処理面に形成されたシード層１０２をカソードとして機能させている。ウェハ１００の外周部から給電する方式は、装置機構がシンプルであるという利点を備えており、また、従来、シード層１０２の抵抗が十分に低かったためウェハ１００の外周部から給電することで十分に均一な膜厚のメッキ層が形成できていた。

ところで、近年、半導体チップに形成されるパターンの微細化に伴い、配線溝への良好な埋め込み性を確保するため、シード層１０２は薄膜化する傾向にある。そのため、今まで無視できていたシード層１０２の抵抗が無視できなくなってきた。

この結果、図１０（ａ）に示した電解メッキ方法では、カソード電極１０６から離れるに従ってシード層１０２の抵抗が大きくなることから、ウェハ１００の外周付近に電流が集中し、図１０（ｂ）に示すように、ウェハ１００の中心付近ではメッキ層１０３が薄く、ウェハ１００の外周側に近づくほどメッキ層１０３が厚く形成される現象が顕在化しつつある。また、将来的に、バリアメタル１０１上に直接メッキ層１０３を形成することも考えられ、この場合にはシード層１０２よりもバリアメタル１０１の抵抗はさらに大きいことから、上記の現象はさらに顕著となる。

上記の問題を解決するため、図１１に示すように、従来１つであったアノード電極を複数のアノード電極１０５−１，１０５−２，１０５−３に分割し、各アノード電極１０５−１，１０５−２，１０５−３に印加する電圧Ｖ１，Ｖ２，Ｖ３を調整することにより、シード層１０２の面内に流れる電流を均一にしてメッキする方法が開示されている（例えば、特許文献１，２参照）。

しかしながら、上記の方法では、メッキ層の膜厚の面内均一性を維持するために、メッキ膜厚が増加するにつれ、各アノード電極１０５−１，１０５−２，１０５−３に印加する電圧Ｖ１，Ｖ２，Ｖ３を時間ごとに調整する必要があり、その制御が困難であるという問題がある。また、シード層１０２の膜厚はウェハ毎にばらつきがあることから、各アノード電極１０５−１，１０５−２，１０５−３に印加する電圧をウェハ毎に変える必要があるという問題がある。

他の従来例として、ウェハの中央部に穴を開けてウェハ裏面（被メッキ面の反対側の面）からカソード電極を接触させる方法と、ウェハに穴を開けずにウェハの被メッキ面の中央にカソード電極を接触させる方法が開示されている（特許文献３参照）。
特開２００３−２７２９１号公報 特表２００３−５３５９７４公報 特開２００１−３１６８８５公報

しかしながら、ウェハの中央部に穴を開ける方法については、ウェハの中央に穴を開けることは困難であること、ウェハに穴を開けると他の工程での処理の変更も生じること、穴を開けた部分からは半導体チップを取れないこと、ウェハが大口径化した場合にウェハ中央部だけでは膜厚均一性が確保できない恐れがあること、という種々の問題がある。

ウェハの表面の中央のみに電極を接触させる方法については、電極を接触させた部分からは半導体チップが取れないこと、ウェハが大口径化した場合にウェハ中央部だけでは膜厚均一性が確保できない恐れがあること、という問題がある。

いずれにしても電解メッキ処理において、ウェハ内にある半導体チップを無駄にすることなく、ウェハ面内におけるメッキ層の膜厚均一性を向上させることが要求されている。また、ウェハが大口径化した場合においても膜厚均一性を確保できることが好ましい。

本発明は上記の事情に鑑みてなされたものであり、その目的は、被処理基板内の単位素子を無駄にすることなく、被処理基板の面内において均一なメッキ層を形成することができる電解メッキ装置および電解メッキ方法を提供することにある。

上記の目的を達成するため、本発明の電解メッキ装置は、被処理基板の被メッキ面を浸すメッキ液を収容する収容槽と、前記被処理基板に含まれる複数の単位素子を区画するスクライブラインに接触する第１電極を備える第１給電手段と、前記第１電極との間で電圧が印加される第２電極とを有する。

上記の本発明の電解メッキ装置では、被処理基板の被メッキ面をメッキ液に接触させ、かつ、被処理基板のスクライブラインに第１電極を接触させた状態で、第１電極と第２電極との間に電圧を印加する。第１電極がカソード電極、第２電極がアノード電極となるように電圧を印加する。第１電極は、被処理基板に接触していることから、被処理基板はカソードとして機能し、被処理基板上で金属イオンの還元反応が進行し、メッキ層が形成される。
上記の電解メッキ処理において、被処理基板のスクライブラインに第１電極を接触させることにより、全ての単位素子の領域に略均一な電流を流すことが可能となる。均一な電流分布は、形成されるメッキ層の膜厚均一性に影響する。

上記の目的を達成するため、本発明の電解メッキ方法は、前記被処理基板に含まれる複数の単位素子を区画するスクライブラインに第１電極を接触させ、前記被処理基板の被メッキ面と第２電極との間にメッキ液を介在させた状態で、前記第１電極と前記第２電極との間に電圧を印加することによりメッキ処理を施すものである。

上記の本発明の電解メッキ方法では、被処理基板のスクライブラインに第１電極を接触させ、被処理基板の被メッキ面と第２電極との間にメッキ液を介在させた状態で、第１電極と第２電極との間に電圧を印加する。第１電極がカソード電極、第２電極がアノード電極となるように電圧を印加する。第１電極は、被処理基板に接触していることから、被処理基板はカソードとして機能し、被処理基板上で金属イオンの還元反応が進行し、メッキ層が形成される。
上記の電解メッキ処理において、被処理基板のスクライブラインに第１電極を接触させることにより、全ての単位素子の領域に略均一な電流を流すことが可能となる。均一な電流分布は、形成されるメッキ層の膜厚均一性に影響する。

本発明によれば、被処理基板内の単位素子を無駄にすることなく、被処理基板の面内において均一なメッキ層を形成することができる。

以下に、本発明の電解メッキ装置および電解メッキ方法の実施の形態について、図面を参照して説明する。

図１は、本実施形態に係る電解メッキ装置の概略構成を示す図である。なお、図１では、装置構成の左半分のみを図解している。

本実施形態に係る電解メッキ装置は、ウェハ（被処理基板）１０の裏面（被メッキ面の裏面）を保持する保持手段２と、ウェハ１０の外周部を支持する支持手段３と、ウェハ１０に給電する給電手段４と、メッキ液５を収容する収容槽６と、収容槽６内に設置されたアノード電極７とを有する。

ウェハ１０には、バリアメタル１１が形成されており、バリアメタル１１上にはシード層１２が形成されている。ウェハ１０に銅層をメッキする場合には、バリアメタル１１は例えばＴａとＴａＮの積層膜からなり、シード層１２は低抵抗な銅層からなる。シード層１２は、例えば無電解メッキにより形成される。ただし、これらに限定はなく、下地に導電層が形成されていれば、電解メッキが可能である。

保持手段２は、例えばウェハ１０の裏面の中央部を真空吸着する。保持手段２は、ウェハ１０の昇降動作および回転軸を中心とした回転動作を行う。保持手段２は、支持手段３および給電手段４との連結および取り外しが可能となっている。したがって、メッキ処理時には、保持手段２は、ウェハ１０とともに、支持手段３、給電手段４を昇降動作および回転動作させる。

支持手段３は、ウェハ１０の被メッキ面の外周部を下側から支持する。後述するように、ウェハ１０の外周部からも給電する場合には、ウェハ１０の外周部と接触する部位に、カソード電極が設けられていてもよい。この場合には、支持手段３も本発明の給電手段となる。

給電手段４は、ウェハ１０のスクライブラインに接触するカソード電極（第１電極）４ａと、ウェハ１０と接触する部分以外のカソード電極４ａの周りを被覆する絶縁層４ｂとを有する。本実施形態では、後述するようにウェハ１０への給電箇所としてスクライブラインを利用する。

メッキ液５は、銅の電解メッキを行う場合には、例えば硫酸銅浴を採用する。硫酸銅浴は、例えば硫酸銅、硫酸、塩素イオン、金属銅、適当な添加剤を含むが、液の組成に限定はない。また、銅以外の電解メッキを行う場合には、それに適した組成のメッキ液を用意すればよい。

収容槽６は、メッキ液５を収容し、必要に応じて温度制御手段、攪拌手段、ろ過手段を備える。ろ過手段により、メッキ液５内の浮遊固形分が除去され、温度制御手段および攪拌手段によりメッキ液５の温度や液組成の調節が行われる。

アノード電極(第２電極)７は、例えば、ウェハ１０の被メッキ面に対向した平板状の電極である。アノード電極７と、給電手段４のカソード電極４ａは、図示しない電源に接続されている。

図２は、カソード電極４ａによるウェハ１０への給電箇所を説明するための図である。

本実施形態では、ウェハ１０に含まれる複数の半導体チップ（単位素子）１を区画するスクライブライン１３を給電箇所として利用する。スクライブライン１３に点状あるいは線状に接触するように、カソード電極４ａは点状あるいは線状に加工されている。最も外側にある半導体チップ１については、隣接する半導体チップ１がない外側の辺もスクライブライン１３となる（図中、斜線で示す）。スクライブライン１３とは、最終工程において個々の半導体チップ１に分割するために使用される幅をもった切断線である。

カソード電極４ａが接触する給電箇所にはメッキ層はほとんど成長しないため、給電箇所を半導体チップ１外のスクライブライン１３内に設定することによって、半導体チップ１を無駄にすることはない。

カソード電極４ａがスクライブライン１３から外れて半導体チップ１と接触しないようにするため、スクライブライン１３の幅は、３００μｍ以上５００μｍ以下が好ましい。例えば、カソード電極４ａの直径を１００μｍ、合わせ精度を１００〜２００μｍ、ズレマージンを１００〜２００μｍとすると、カソード電極４ａをスクライブライン１３内に確実に接触させるためには、３００μｍは必要であるからである。また、５００μｍ以下としたのは、必要以上にスクライブライン１３の幅が広いと、ウェハ１０から作製される半導体チップ１の個数が少なくなってしまうからである。

スクライブライン１３に加えて、ウェハ１０のウェハ外周部１４を給電箇所として利用してもよい。ウェハ外周部１４は、例えば、ウェハ１０の端部と、当該端部から１０ｍｍ内側の位置との間の領域である。

図３は、電解メッキ処理を説明するための図である。

保持手段２によりウェハ１０を下降させて、ウェハ１０の被メッキ面をメッキ液５に接触させる。このとき、ウェハ１０の被メッキ面に付着した空気の泡を除去するため、ウェハ１０をメッキ液５に接触させた状態で、保持手段２によりウェハ１０を回転させることにより、ウェハ１０の表面の泡抜きを行う。

泡抜きを行った後、必要に応じて保持手段２によりウェハ１０を回転させた状態で、カソード電極４ａとアノード電極７との間に電圧Ｖを印加してメッキを開始する。カソード電極４ａがシード層１２に接触していることにより、シード層１２はカソードとして機能し、シード層１２上で銅イオンの還元反応が進行し、シード層１２上に銅が析出する。これにより、シード層１２上に銅からなるメッキ層が形成される。

上記の電解メッキ処理において、ウェハ１０のスクライブラインにカソード電極４ａを複数の箇所で接触させることにより、全ての半導体チップ１の領域に略均一な電流（図中、矢印で示す）が流れる。ウェハ１０の面内での電流分布を均一にできることから、ウェハ１０の面内に形成されるメッキ層の面内均一性を向上させることができる。

また、スクライブライン１３を利用してウェハ１０の面内に複数の給電箇所を設けることにより、下地であるシード層１２が比較的高抵抗であっても、ウェハ１０の面内での電流分布を均一にすることができ、メッキ層の面内均一性を維持することができる。なお、下地導電層として比較的高抵抗な導電層であってもメッキが可能となることから、シード層１２を形成せずにバリアメタル１１を用いる場合にも対応できる。

ここで、ウェハ１０と接触する部分以外のカソード電極４ａは絶縁層４ｂで覆われていることから、カソード電極４ａを介してシード層１２をカソードとして機能させて、ウェハ１０とアノード電極７との間に電流を流すことができる。絶縁層４ｂが存在しない場合には、ウェハ１０とアノード電極７との間に例えばメッシュ状の導電体が存在することとなり、この導電体の遮蔽効果によりウェハ１０に有効な電流が流れないからである。

上記の給電箇所の数と配置は、カソード電極４ａからの距離が最も離れた被メッキ場所にも均一にメッキ層が付着するように配置することが望ましく、カソード電極４ａの数と配置は、シード層１２の抵抗、半導体チップ１のレイアウト、半導体チップ１のサイズに応じて、適宜設定するようにする。

以下に、カソード電極４ａによる給電箇所の一例を示す。なお、以下の給電箇所の説明は、当該給電箇所に対応してカソード電極４ａを配置することを意味する。

図４（ａ）は、スクライブライン１３の交点全てに給電箇所Ｐを設置する例である。図４（ａ）に示すように給電箇所Ｐを設置すれば、全ての半導体チップ１に均一に給電可能であり、下地の導電層（シード層１２）が高抵抗であっても、メッキ層の膜厚均一性を維持できる。

図４（ｂ）は、ウェハ外周部１４を給電箇所Ｐとし、さらに、スクライブライン１３の交点の一部分に給電箇所Ｐを設置する例である。図４（ｂ）に示すように給電箇所Ｐを設置することにより、従来のウェハ外周給電のみに比べて比較的均一に給電可能であり、下地の導電層（シード層１２）が高抵抗であっても、メッキ層の膜厚均一性を維持できる。

同様に、図５（ａ）に示すように、ウェハ１０の中心に位置するスクライブライン１３の交点を給電箇所Ｐとし、中心と外周との間に位置するスクライブライン１３の交点を給電箇所Ｐとしてもよい。また、図５（ｂ）に示すように、中心付近の給電箇所Ｐを多数設けてもよい。

また、図６（ａ）に示すように、ウェハ１０の中心とウェハ１０の外周との間に位置するスクライブライン１３の交点のみを給電箇所Ｐとしてもよい。さらに、スクライブライン１３の交点を給電箇所Ｐとするのではなく、図６（ｂ）に示すように、スクライブライン１３上の交点以外の箇所を給電箇所Ｐとしてもよい。

さらに、給電箇所Ｐを点状とするのではなく、線状としてもよい。例えば、図７（ａ）に示すように、スクライブライン１３の全てを給電箇所Ｐとして、スクライブライン１３とカソード電極４ａを線状に接触させてもよい。また、図７（ｂ）に示すように、中心と外周の中間付近のスクライブライン１３を利用して、線状の給電箇所Ｐを設定してもよい。

また、図８（ａ）に示すように、内側と外側のそれぞれを囲むような線状の給電箇所Ｐを設定してもよい。さらに、図８（ｂ）に示すように、点状および線状の給電箇所Ｐを組み合わせてもよい。

上記の例では、全てのスクライブラインは均一な幅をもつ例について説明した。しかしながら、ウェハ１０から分割される半導体チップ１の個数を増やすため、図９に示すように、給電箇所Ｐが設定されるスクライブライン１３の幅Ｗ２を、他のスクライブライン１３の幅Ｗ１に比べて大きくしてもよい。

本発明は、上記の実施形態の説明に限定されない。
例えば、絶縁層４ｂにより、アノード電極７からカソードとなるシード層１２へ向かう電気力線が遮蔽され、均一なめっきが妨げられる場合には、種々の改良を施してもよい。例えば、絶縁層４ｂとシード層１２の間に多孔質セラミックスの抵抗体を挟んだり、カソード電極４ａを長くすることにより、上記の問題は解決される。
また、例えば、銅以外の金属材料の電解メッキにも適用可能である。また、下地に導電層が存在すれば、バリアメタル１１およびシード層１２はなくてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本実施形態に係る電解メッキ装置の概略構成を示す図である。 カソード電極によるウェハへの給電箇所を説明するための図である。 電解メッキを説明するための図である。 スクライブラインへの給電箇所の設置例を示す図である。 スクライブラインへの給電箇所の設置例を示す図である。 スクライブラインへの給電箇所の設置例を示す図である。 スクライブラインへの給電箇所の設置例を示す図である。 スクライブラインへの給電箇所の設置例を示す図である。 給電箇所の有無に応じてスクライブラインの幅を変える例を示す図である。 （ａ）は従来の電解メッキ方法の一例を示す図であり、（ｂ）は電解メッキの問題点を説明するための図である。 分割アノード電極を用いる電解メッキ方法を説明するための図である。

符号の説明

１…半導体チップ、２…保持手段、３…支持手段、４…給電手段、４ａ…カソード電極、４ｂ…絶縁層、５…メッキ液、６…収容槽、７…アノード電極、１０…ウェハ、１１…バリアメタル、１２…シード層、１３…スクライブライン、１４…ウェハ外周部、１００…ウェハ、１０１…バリアメタル、１０２…シード層、１０３…メッキ層、１０４…メッキ液、１０５…アノード電極、１０６…カソード電極、Ｐ…給電箇所

Claims (8)

1. 被処理基板の被メッキ面を浸すメッキ液を収容する収容槽と、
   前記被処理基板に含まれる複数の単位素子を区画するスクライブラインに接触する第１電極を備える第１給電手段と、
   前記第１電極との間で電圧が印加される第２電極と
   を有する電解メッキ装置。
2. 前記第１電極は、前記スクライブラインに接触する部分を除いて絶縁層により被覆された
   請求項１記載の電解メッキ装置。
3. 前記第１電極は、前記スクライブラインに対応する位置に点状あるいは線状に配置された
   請求項１記載の電解メッキ装置。
4. 前記第１電極は、前記スクライブラインと、前記被処理基板の外周部に接触する位置に配置された
   請求項１記載の電解メッキ装置。
5. 被処理基板に含まれる複数の単位素子を区画するスクライブラインに第１電極を接触させ、前記被処理基板の被メッキ面と第２電極との間にメッキ液を介在させた状態で、前記第１電極と前記第２電極との間に電圧を印加することによりメッキ処理を施す
   電解メッキ方法。
6. 前記スクライブラインに対応する位置に点状あるいは線状に配置された複数の前記第１電極を接触させる
   請求項５記載の電解メッキ方法。
7. 前記スクライブラインと、前記被処理基板の外周部に前記第１電極を接触させる
   請求項５記載の電解メッキ方法。
8. 前記第１電極が接触するスクライブラインが、他のスクライブラインに比べて予め幅広に形成された前記被処理基板を用いる
   請求項５記載の電解メッキ方法。
   

Images