TWI553795B - 系統級封裝結構及其製造方法 - Google Patents

系統級封裝結構及其製造方法 Download PDF

Info

Publication number
TWI553795B
TWI553795B TW101118807A TW101118807A TWI553795B TW I553795 B TWI553795 B TW I553795B TW 101118807 A TW101118807 A TW 101118807A TW 101118807 A TW101118807 A TW 101118807A TW I553795 B TWI553795 B TW I553795B
Authority
TW
Taiwan
Prior art keywords
liquid crystal
die
substrate
passive component
adhesive material
Prior art date
Application number
TW101118807A
Other languages
English (en)
Other versions
TW201250949A (en
Inventor
姜泰信
黃明運
柳承燁
金範珍
金智煥
Original Assignee
芯光飛股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 芯光飛股份有限公司 filed Critical 芯光飛股份有限公司
Publication of TW201250949A publication Critical patent/TW201250949A/zh
Application granted granted Critical
Publication of TWI553795B publication Critical patent/TWI553795B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

系統級封裝結構及其製造方法
本發明關於一種封裝及其製造方法，且特別是有關於一種系統級封裝(System-in-package,SiP)結構及其製造方法。
習知的系統級封裝(SiP)結構製造技術是在基材(Substrate)11上將被動元件13及液晶12等的晶片外部部件安裝、設置於安裝有晶粒(Die)14的周邊，使得被動元件13及液晶12在電路上連接於晶粒14，從而形成一個系統。如第1圖所示的系統級封裝(SiP)結構實現方法雖然是最為簡單且被廣泛使用的結構，但系統級封裝10大小會隨著部件面積而增加，因此很難適用於如智慧型電話一樣集成度較高的產品。
另一習知技術是將晶粒黏貼至習知被動元件的上方之結構，但由於被安裝的各被動組件之高度有差異，使得將晶粒黏貼於被動組件上方時晶粒的黏貼力會變弱，而黏貼力的變弱導致在進行引線連結件時因鍵合設備的壓力而出現晶粒的移動，因此對引線連結件的鍵合產生困難。
為了解決上述現有的問題，本發明的目的在於提供一種系統級封裝(SiP)結構及其製造方法，為能縮小與部件面積成正比而增加的封裝大小，將晶粒(Die)黏貼於液晶(Liquid Crystal)及被動元件的上方，從而縮小晶粒安裝面積大小的封裝的大小，為能支撐晶粒而將較大面積的液晶設置于晶粒的下方，由此強化晶粒的黏貼力，從而可以解決由被動元件的高度偏差引起的引線連結件時的困難。
本發明的另一目的在於提供一種封裝及其製造方法，當晶粒過多地大 於液晶面積時，在其間通過互補品來使用間隙部(Spacer)，從而加強晶粒支撐力。
為了達到所述目的，根據本發明的第一實施例的系統級封裝(SiP)結構，其特徵在於，包括：基材(Substrate)、位於所述基材上方的液晶(Liquid Crystal)、位於所述液晶上方的晶粒、將所述基材上面與晶粒的上面以電性方式連接的引線連結件、以及將所述基材上方及液晶、晶粒、引線連結件的外部進行澆鑄的成型部，其中所述晶粒的下方還包括一用於黏貼于液晶上方的黏貼材質部(Attach Material)。
根據本發明的第二實施例的系統級封裝(SiP)結構，其包括：基材、位於所述基材上方的液晶、位於所述液晶側面的被動組件(RLC)、位於所述液晶上方的晶粒、將所述基材上面與晶粒的上面以電性方式連接的引線連結件、以及將所述基材上方及液晶、被動元件、晶粒、引線連結件的外部進行澆鑄的成型部，其中所述晶粒的下方還包括一用於黏貼于液晶上方的黏貼材質部。
根據本發明的第三實施例的系統級封裝(SiP)結構，其包括：基材、位於所述基材上方的液晶、位於所述液晶側面的被動組件、位於所述液晶及被動組件上方的晶粒、將所述基材上面與晶粒的上面以電性方式連接的引線連結件、以及將所述基材上方及液晶、被動元件、晶粒、引線連結件的外部進行澆鑄的成型部，其中所述晶粒的下方還包括一用於黏貼於液晶及被動組件上方的黏貼材質部。
根據本發明的第四實施例的系統級封裝(SiP)結構，其包括：基材、位於所述基材上方的液晶、位於所述液晶側面的被動組件、位於所述液晶上 方的間隙部(Spacer)、位於所述間隙部上方的晶粒、將所述基材上面與晶粒的上面以電性方式連接的引線連結件、以及將所述基材上方及液晶、被動組件、間隙部、晶粒、引線連結件的外部進行澆鑄的成型部，其中所述間隙部的下方還包括一用於黏貼于液晶上方的黏貼材質部，所述晶粒的下方還包括一用於黏貼於間隙部上方的黏貼材質部。
根據本發明的第五實施例的系統級封裝(SiP)結構，其包括：基材、位於所述基材上方的液晶、位於所述液晶側面的被動組件、位於所述液晶及被動組件上方的間隙部、位於所述間隙部上方的晶粒、將所述基材上面與晶粒的上面以電性方式連接的引線連結件、以及將所述基材上方及液晶、被動組件、間隙部、晶粒、引線連結件的外部進行澆鑄的成型部，其中所述間隙部的下方還包括一用於黏貼於液晶及被動組件上方的黏貼材質部，所述晶粒的下方還包括一用於黏貼於間隙部上方的黏貼材質部。
根據本發明的第一至第五實施例的系統級封裝(SiP)結構，所述黏貼材質部是由環氧、聚醯亞胺或雙面膠所組成的其中一種。
根據本發明的第一實施例至第五實施例的系統級封裝(SiP)結構，所述基材的下方包括至少一個焊球(Solder Ball)。
根據本發明的第一實施例的系統級封裝(SiP)結構的製造方法，其包括下列步驟：在步驟(A-1)中，將液晶安裝於基材的上面一側；在步驟(A-2)中，通過黏貼材質部而在所述液晶的上方黏貼晶粒；在步驟(A-3)中，將所述基材與晶粒進行引線連結件而以電性方式連接；以及在步驟(A-4)中，所述基材上方及液晶、晶粒、引線連結件的外部形成成型部。
根據本發明的第一實施例的系統級封裝(SiP)結構的製造方法，在所述 步驟(A-4)之後，還包括步驟(A-5)，在基材下方形成至少一個焊球。
根據本發明的第二實施例的系統級封裝(SiP)結構的製造方法，其包括下列步驟：在步驟(B-1)中，在基材的上面一側安裝液晶；在步驟(B-2)中，在所述液晶的側部安裝被動組件；在步驟(B-3)中，通過黏貼材質部而在所述液晶的上方黏貼晶粒；在步驟(B-4)中，將所述基材與晶粒進行引線連結件而以電性方式連接；以及在步驟(B-5)中，在所述基材上方及液晶、被動組件、晶粒、引線連結件的外部形成成型部。
根據本發明的第二實施例的系統級封裝(SiP)結構的製造方法，在所述步驟(B-5)之後，還包括步驟(B-6)，在基材下方形成至少一個焊球。
根據本發明的第三實施例的系統級封裝(SiP)結構的製造方法，其包括下列步驟：在步驟(C-1)中，將液晶安裝於基材的上面一側；在步驟(C-2)中，在所述液晶的側部安裝被動組件；在步驟(C-3)中，通過黏貼材質部，在所述液晶及被動組件的上方黏貼晶粒；在步驟(C-4)中，將所述基材與晶粒進行引線連結件而以電性方式連接；以及在步驟(C-5)中，在所述基材上方及液晶、被動組件、晶粒、引線連結件的外部形成成型部。
根據本發明的第三實施例的系統級封裝(SiP)結構的製造方法，在所述步驟(C-5)之後，還包括步驟(C-6)，在基材下方形成至少一個焊球。
根據本發明的第四實施例的系統級封裝(SiP)結構的製造方法，其包括下列步驟：在步驟(D-1)中，在基材上面的一側安裝液晶；在步驟(D-2)中，在所述液晶的側部安裝被動組件；在步驟(D-3)中，通過黏貼材質部而在所述液晶上方黏貼間隙部；在步驟(D-4)中，通過黏貼材質部而在所述間隙部上方黏貼晶粒；在步驟(D-5)中，將所述基材與晶粒進行引線連結件而以電 性方式連接；以及在步驟(D-6)中，在所述基材上方及液晶、被動組件、間隙部、晶粒、引線連結件的外部形成成型部。
根據本發明的第四實施例的系統級封裝(SiP)結構的製造方法，在所述步驟(D-6)之後，還包括步驟(D-7)，在基材下方形成至少一個焊球。
根據本發明的第五實施例的系統級封裝(SiP)結構的製造方法，其包括下列步驟：在步驟(E-1)中，在基材上面的一側安裝液晶；在步驟(E-2)中，在所述液晶的側部安裝被動組件；在步驟(E-3)中，通過黏貼材質部而在所述液晶及被動組件上方黏貼間隙部；在步驟(E-4)中，通過黏貼材質部而在所述間隙部上方黏貼晶粒；在步驟(E-5)中，將所述基材與晶粒進行引線連結件而以電性方式連接；以及在步驟(E-6)中，在所述基材上方及液晶、被動組件、間隙部、晶粒、引線連結件的外部形成成型部。
根據本發明的第五實施例的系統級封裝(SiP)結構的製造方法，在所述步驟(E-6)之後，還包括步驟(E-7)，在基材下方形成至少一個焊球。
根據本發明的第一實施例至第五實施例的系統級封裝(SiP)結構的製造方法，所述黏貼材質部是由環氧、聚醯亞胺或雙面膠中的一個而實現。
如上所述，根據本發明的各種實施例的系統級封裝(SiP)結構及其製造方法具有如下效果。
第一，將液晶及被動元件集成于封裝之內，從而簡便地實現成為一個系統級封裝(SiP)結構。
第二，當與現有的系統級封裝(SiP)結構相同地可以實現一個系統時，本發明進一步將晶粒黏貼至液晶及被動元件的上方，從而使得封裝內部的設計空間能縮小至晶粒面積大小小，由此實現部件的小型化。
第三，將晶粒僅黏貼於被動組件的上方時，由於晶粒的黏貼力小而很難進行引線連結件，當根據本製造方法，將較大面積的液晶設置于晶粒的下方後黏貼晶粒時，晶粒的黏貼力會提高，從而能解決引線連結件時晶粒出現移動的問題。
第四，將間隙部作為液晶與晶粒中間的支撐墊，從而使得比液晶面積大很多的晶粒也可以穩定地黏貼於液晶及被動元件的上方，使得較大面積的晶粒也可以實現部件的小型化。
第五，隨著部件的小型化，可以減少成本。
第六，隨著部件小型化及系統級封裝(SiP)結構中的液晶的集成，可以適用於需要較高集成度的如智慧型電話的系統。
參照附圖對根據本發明的具體實施例進行如下的詳細說明。
圖2為根據本發明的第一實施例的系統級封裝(SiP)結構之示意圖。
如圖2所示的第一實施例的系統級封裝(SiP)結構100a包括：基材(Substrate)110a；位於基材110a上方的液晶(Liquid Crystal)120a；位於液晶120a上方的晶粒(Die)130a；將基材110a的上面與晶粒130a的上面以電性方式連接的引線連結件140a；以及將基材110a上方及液晶120a、晶粒130a、引線連結件140a的外部進行澆鑄的成型部150a。
其中，在晶粒130a的下方還包括一用於黏貼於液晶120a上方的黏貼材質部(Attach Material)131a。
圖3為根據本發明的第二實施例的系統級封裝(SiP)結構之示意圖。
如圖3所示的第二實施例的系統級封裝(SiP)結構100b包括：基材 110b；位於基材110b上方的液晶120b；位於液晶120b側部的被動組件(RLC)170b；位於液晶120b上方的晶粒130b；將所述基材110b的上面與晶粒130b上面以電性方式連接的引線連結件140b；及將基材110b上方及液晶120b、被動組件170b、晶粒130b、引線連結件140b的外部進行澆鑄的成型部150b。
這時，在晶粒130b的下方還包括一用於黏貼於液晶120b上方的黏貼材質部131b。
圖4為根據本發明的第三實施例的系統級封裝(SiP)結構之示意圖。
如圖4所示的第三實施例的系統級封裝(SiP)結構100c包括：基材110c；位於基材110c上方的液晶(Liquid Crystal)120c；位於液晶120c側部的被動組件170c；位於液晶120c及被動組件170c上方的晶粒130c；將基材110c的上面與晶粒130c的上面以電性方式連接的引線連結件140c；及將基材110c上方及液晶120c、被動組件170c、晶粒130c、引線連結件140c的外部進行澆鑄的成型部150c。
並且，在晶粒130c的下方還包括一用於黏貼於液晶120c及被動組件170c上方的黏貼材質部131c。
圖5為根據本發明的第四實施例的系統級封裝(SiP)結構之示意圖。
如圖5所示的第四實施例的系統級封裝(SiP)結構100d包括：基材110d；位於基材110d上方的液晶120d；位於液晶120d側部的被動組件170d；位於液晶120d上方的間隙部180d；位於間隙部180d上方的晶粒130d；將基材110d的上面與晶粒130d上面以電性方式連接的引線連結件140d；將基材110d上方及液晶120d、被動組件170d、間隙部180d、晶粒 130d、引線連結件140d的外部進行澆鑄的成型部150d。
其中，間隙部180d的下方還包括一用於黏貼於液晶120d上方的黏貼材質部181d，在晶粒130d的下方還包括一用於黏貼於間隙部180d上方的黏貼材質部131d。
圖6為根據本發明的第五實施例的系統級封裝(SiP)結構之示意圖。
如圖6所示的第五實施例的系統級封裝(SiP)結構100e包括：基材110e；位於基材110e上方的液晶120e；位於液晶120e側部的被動組件170e；位於液晶120e及被動組件170e上方的間隙部180e；位於間隙部180e上方的晶粒130e；將基材110e的上面與晶粒130e上面以電性方式連接的引線連結件140e；及將基材110e上方及液晶120e、被動組件170e、間隙部180e、晶粒130e、引線連結件140e的外部進行澆鑄的成型部150e。
並且，在間隙部180e的下方還包括一用於黏貼於液晶120e及被動組件170e上方的黏貼材質部181e，在晶粒130e的下方還包括一用於黏貼於間隙部180e上方的黏貼材質部131e。
根據本發明的第一至第五實施例的系統級封裝(SiP)結構100a~100e的黏貼材質部131a~131e及181d~181e是由環氧、聚醯亞胺或雙面膠中的一個而實現。
並且，根據本發明的第一實施例至第五實施例的系統級封裝(SiP)結構100a~100e)的基材110a~110e)為，下部形成有至少一個焊球(Solder ball)160a~160e的球格陣列(Ball Grid Array,BGA)形態，也可以不需要透過焊球的平面閘格陣列(Land Grid Array,LGA)形態實現出來。
圖7為示意根據本發明的第一實施例中系統級封裝(SiP)結構的製造方 法之步驟順序圖。
如圖7所示的第一實施例的系統級封裝(SiP)結構100a的製造方法，包括：在步驟(A-1)(S110A)中，在基材110a上面的一側安裝液晶(Liquid Crystal)120a；在步驟(A-2)(S120A)中，通過黏貼材質部(Attach Material)131a而在液晶120a上方黏貼晶粒(Die)130a；在步驟(A-3)(S130A)中，將基材110a於晶粒130a進行引線連結件140而以電性方式連接；以及在步驟(A-4)(S140A)中，在基材110a上方及液晶120a、晶粒130a、引線連結件140a的外部形成成型部150a。
其中，步驟(A-4)(S140A)為止為未形成有焊球的LGA形態，但之後還包括步驟(A-5)，在基材110a下方形成至少一個焊球160a，從而可以以BGA形態實現。
圖8為示意根據本發明的第二實施例中系統級封裝(SiP)結構的製造方法之步驟順序圖。
如圖8所示的第二實施例的系統級封裝(SiP)結構100b的製造方法，包括：在步驟(B-1)(S110B)中，在基材110b上面的一側安裝液晶120b；在步驟(B-2)(S120B)中，在液晶120b的側部安裝被動組件(RLC)170b；在步驟(B-3)(S130B)中，通過黏貼材質部131b而在液晶120b上方黏貼晶粒130b；在步驟(B-4)(S140B)中，將基材110b與晶粒130b進行引線連結件140b而以電性方式連接；以及在步驟(B-5)(S150B)中，在基材110b上方及液晶120b、被動組件170b、晶粒130b、引線連結件140b的外部形成成型部150b。
並且，步驟(B-5)(S150B)為止為未形成有焊球的LGA形態，但之後還包括步驟(B-6)，在基材110b下方形成至少一個焊球160b，從而可以以BGA 形態實現。
圖9為示意根據本發明的第三實施例中系統級封裝(SiP)結構的製造方法之步驟順序圖。
如圖9所示的第三實施例的系統級封裝(SiP)結構100c的製造方法，包括：在步驟(C-1)(S110C)中，在基材110c上面的一側安裝液晶120c；在步驟(C-2)(S120C)中，在液晶120c的側部安裝被動組件170c；在步驟(C-3)(S130C)中，通過黏貼材質部131c而在液晶120c及被動組件170c上方黏貼晶粒130c；在步驟(C-4)(S140C)中，將基材110c與晶粒130c進行引線連結件140c而以電性方式連接；以及在步驟(C-5)(S150C)中，在基材110c上方及液晶120c、被動組件170c、晶粒130c、引線連結件140c的外部形成成型部150c。
其中，步驟(C-5)(S150C)為止為未形成有焊球的LGA形態，但之後還包括步驟(C-6)，在基材110c下方形成至少一個焊球160c，從而可以以BGA形態實現。
圖10為示意根據本發明的第四實施例中系統級封裝(SiP)結構的製造方法之步驟順序圖。
如圖10所示的第四實施例的系統級封裝(SiP)結構100d的製造方法，包括：在步驟(D-1)(S110D)中，在基材110d上面的一側安裝液晶120d；在步驟(D-2)(S120D)中，在液晶120d的側部安裝被動組件170d；在步驟(D-3)(S130D)中，通過黏貼材質部181d而在液晶120d上方黏貼間隙部(Spacer)180d；在步驟(D-4)(S140D)中，通過黏貼材質部131d而在間隙部180d上方黏貼晶粒130d；在步驟(D-5)(S150D)中，將所述基材110d與晶粒 130d進行引線連結件140d而以電性方式連接；以及在步驟(D-6)(S160D)中，在基材110d上方及液晶120d、被動組件170d、間隙部180d、晶粒130d、引線連結件140d的外部形成成型部150d。
並且，步驟(D-6)(S160D)為止為未形成有焊球的LGA形態，但之後還包括步驟(D-7)，在基材110d下方形成至少一個焊球160d，從而可以以BGA形態實現。
圖11為示意根據本發明的第五實施例中系統級封裝(SiP)結構的製造方法之步驟順序圖。
如圖11所示的第五實施例的系統級封裝(SiP)結構100e的製造方法，包括：在步驟(E-1)(S110E)中，在基材110e上面的一側安裝液晶120e；在步驟(E-2)(S120E)中，在液晶120e的側部安裝被動組件170e；在步驟(E-3)(S130E)中，通過黏貼材質部181e而在液晶120e及被動組件170e上方黏貼間隙部180e；在步驟(E-4)(S140E)中，通過黏貼材質部131e而在間隙部180e上方黏貼晶粒130e；在步驟(E-5)(S150E)中，將基材110e與晶粒130e進行引線連結件140e而以電性方式連接；在步驟(E-6)(S160E)中，在基材110e上方及液晶120e、被動組件170e、間隙部180e、晶粒130e、引線連結件140e的外部形成成型部150e。
其中，步驟(E-6)(S160E)為止為未形成有焊球的LGA形態，但之後還包括步驟(E-7)，在基材110e下方形成至少一個焊球160e，從而可以以BGA形態實現。
根據本發明的第一實施例至第五實施例的系統級封裝(SiP)結構100a~100e的製造方法，其黏貼材質部131a~131e及181d~181e是由環氧、 聚醯亞胺或雙面膠所組成的其中一種。
雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧系統級封裝結構
11‧‧‧基材
12‧‧‧液晶
13‧‧‧被動元件
100a~100e‧‧‧系統級封裝結構
110a~110e‧‧‧基材
120a~120e‧‧‧液晶
130a~130e‧‧‧晶粒
131a~131e‧‧‧黏貼材質部
140a~140e‧‧‧引線連結件
150a~150e‧‧‧成型部
160a~160e‧‧‧焊球
170b~170e‧‧‧被動組件
180d、180e‧‧‧間隙部
181d、181e‧‧‧黏貼材質部
S110A~S140A‧‧‧步驟
S110B~S150B‧‧‧步驟
S110C~S1500‧‧‧步驟
S110D~S160D‧‧‧步驟
S110E~S160E‧‧‧步驟
第1圖為現有的系統級封裝(SiP)結構封裝結構的示意圖；第2圖為根據本發明的第一實施例的系統級封裝(SiP)結構之示意圖；第3圖為根據本發明的第二實施例的系統級封裝(SiP)結構之示意圖；第4圖為根據本發明的第三實施例的系統級封裝(SiP)結構之示意圖；第5圖為根據本發明的第四實施例的系統級封裝(SiP)結構之示意圖；第6圖為根據本發明的第五實施例的系統級封裝(SiP)結構之示意圖；第7圖為根據本發明的第一實施例中系統級封裝(SiP)結構的製造方法之步驟順序圖；第8圖為根據本發明的第二實施例中系統級封裝(SiP)結構的製造方法之步驟順序圖；第9圖為根據本發明的第三實施例中系統級封裝(SiP)結構的製造方法之步驟順序圖；第10圖為根據本發明的第四實施例中系統級封裝(SiP)結構的製造方法之步驟順序圖；以及第11圖為根據本發明的第五實施例中系統級封裝(SiP)結構的製造方法之步驟順序圖。
100a‧‧‧系統級封裝結構
110a‧‧‧基材
120a‧‧‧液晶
131a‧‧‧黏貼材質部
130a‧‧‧晶粒
140a‧‧‧引線連結件
150a‧‧‧成型部
160a‧‧‧焊球

Claims (9)

  1. 一種系統級封裝結構，包括：一基材、位於該基材上方的一液晶、位於該液晶側部的一被動組件、位於該液晶上方的一間隙部、位於該間隙部上方的一晶粒、將該基材的上面與該晶粒上面以電性方式連接的一引線連結件、以及將該基材上方及該液晶、該被動組件、該間隙部、該晶粒、該引線連結件的外部進行澆鑄的一成型部，其中在該間隙部的下方還包括一用於黏貼於液晶上方的一黏貼材質部，在該晶粒的下方還包括用於黏貼於該間隙部上方的另一黏貼材質部，並且使該液晶的上方完全黏貼於該晶粒的下方，其中該液晶的上表面藉由該黏貼材質部完全貼附於該間隙部之一部分下表面區域，該間隙部的上表面藉由該另一黏貼材質部完全貼附於該晶粒之一部分下表面區域。
  2. 一種系統級封裝結構，包括：一基材、位於該基材上方的一液晶、位於該液晶側部的一被動組件、位於該液晶及該被動組件上方的一間隙部、位於該間隙部上方的一晶粒、將該基材的上面與該晶粒上面以電性方式連接的一引線連結件、以及將該基材上方及該液晶、該被動組件、該間隙部、該晶粒、該引線連結件的外部進行澆鑄的一成型部，其中在該間隙部的下方還包括用於黏貼於該液晶及該被動組件上方的一黏貼材質部，在該晶粒的下方還包括用於黏貼於該間隙部上方的另一黏貼材質部，並且使該液晶的上方完全黏貼於該晶粒的下方，其中該被動組件的上表面藉由該黏貼材質部完全貼附於該間隙部之一部分下表面區域，並且該液晶的上表面藉由該黏貼材質部完全貼附於該間隙部之另一部分下表面區域，該間隙部的上表面藉由該另一黏貼材質部完全貼附於該晶粒之下表面。
  3. 如申請專利範圍第1至2中的任意一項所述的系統級封裝結構，其中該黏貼材質部係為環氧、聚醯亞胺或雙面膠其中一種。
  4. 如申請專利範圍第1至2中的任意一項所述的系統級封裝結構，其中在該基材的下方還包括至少一個焊球。
  5. 一種系統級封裝結構的製造方法，包括下列步驟：(D-1)在基材上面的一側安裝液晶；(D-2)在該液晶的側部安裝被動組件；(D-3)通過黏貼材質部而在該液晶上方黏貼間隙部，並且使該液晶的上方完全黏貼於該晶粒的下方，其中該液晶的上表面藉由該黏貼材質部完全貼附於該間隙部之一部分下表面區域；(D-4)通過黏貼材質部而在該間隙部上方黏貼晶粒，其中該間隙部的上表面藉由另一黏貼材質部完全貼附於該晶粒之一部分下表面區域；(D-5)將該基材與晶粒進行引線連結件而以電性方式連接；以及(D-6)在該基材上方及液晶、被動組件、間隙部、晶粒、引線連結件的外部形成一成型部。
  6. 如申請專利範圍第5所述的系統級封裝結構的製造方法，其中在所述步驟(D-6)之後，還包括步驟(D-7)：在基材下方形成至少一個焊球。
  7. 一種系統級封裝結構的製造方法，包括下列步驟：(E-1)在基材上面的一側安裝液晶；(E-2)在該液晶的側部安裝被動組件；(E-3)通過黏貼材質部而在該液晶及被動組件上方黏貼間隙部，並且使該液晶的上方完全黏貼於該晶粒的下方； (E-4)通過黏貼材質部而在該間隙部上方黏貼晶粒，其中該被動組件的上表面藉由該黏貼材質部完全貼附於該間隙部之一部分下表面區域，並且該液晶的上表面藉由該黏貼材質部完全貼附於該間隙部之另一部分下表面區域，該間隙部的上表面藉由該另一黏貼材質部完全貼附於該晶粒之下表面；(E-5)將該基材與晶粒進行引線連結件而以電性方式連接；以及(E-6)在該基材上方及液晶、被動組件、間隙部、晶粒、引線連結件的外部形成一成型部。
  8. 如申請專利範圍第7所述的系統級封裝結構的製造方法，其中在所述步驟(E-6)之後，還包括步驟(E-7)：在基材下方形成至少一個焊球。
  9. 如申請專利範圍第5、及7中的任意一項所述的系統級封裝結構的製造方法，其中該黏貼材質部係為環氧、聚醯亞胺或雙面膠其中一種。
TW101118807A 2011-06-15 2012-05-25 系統級封裝結構及其製造方法 TWI553795B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110057838 2011-06-15

Publications (2)

Publication Number Publication Date
TW201250949A TW201250949A (en) 2012-12-16
TWI553795B true TWI553795B (zh) 2016-10-11

Family

ID=47287996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101118807A TWI553795B (zh) 2011-06-15 2012-05-25 系統級封裝結構及其製造方法

Country Status (3)

Country Link
KR (1) KR101191075B1 (zh)
CN (1) CN102842540A (zh)
TW (1) TWI553795B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592640B1 (ko) 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102298516B1 (ko) 2020-02-28 2021-09-27 주식회사 웨이브피아 임피던스 매칭 기능이 내장된 허매틱 알에프 칩 패키지용 리드 프레임

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000078887A1 (fr) * 1999-06-18 2000-12-28 Hitachi Chemical Company, Ltd. Adhesif, element adhesif, substrat de circuit pour montage de semi-conducteur presentant un element adhesif, et dispositif a semi-conducteur contenant ce dernier
JP2003003134A (ja) * 2001-06-20 2003-01-08 Japan Gore Tex Inc Ｉｃチップ接着用シートおよびｉｃパッケージ
US20060043559A1 (en) * 2004-08-31 2006-03-02 Stats Chippac Ltd. Stacked die packaging and fabrication method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700983B1 (ko) * 2005-07-06 2007-03-29 삼성전자주식회사 기판조립체 제조방법
US7622325B2 (en) * 2005-10-29 2009-11-24 Stats Chippac Ltd. Integrated circuit package system including high-density small footprint system-in-package
KR100780690B1 (ko) 2006-03-03 2007-11-30 주식회사 하이닉스반도체 스택 패키지의 제조방법
JP2010010480A (ja) 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2010103802A (ja) 2008-10-24 2010-05-06 Epson Toyocom Corp 電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000078887A1 (fr) * 1999-06-18 2000-12-28 Hitachi Chemical Company, Ltd. Adhesif, element adhesif, substrat de circuit pour montage de semi-conducteur presentant un element adhesif, et dispositif a semi-conducteur contenant ce dernier
JP2003003134A (ja) * 2001-06-20 2003-01-08 Japan Gore Tex Inc Ｉｃチップ接着用シートおよびｉｃパッケージ
US20060043559A1 (en) * 2004-08-31 2006-03-02 Stats Chippac Ltd. Stacked die packaging and fabrication method

Also Published As

Publication number Publication date
TW201250949A (en) 2012-12-16
KR101191075B1 (ko) 2012-10-16
CN102842540A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
TWI393228B (zh) 覆晶及焊線封裝半導體
KR101814081B1 (ko) 패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
US20080169557A1 (en) System-in-package packaging for minimizing bond wire contamination and yield loss
TWI409924B (zh) 半導體封裝體及其製造方法
US9716079B2 (en) Multi-chip package having encapsulation body to replace substrate core
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
US20120146242A1 (en) Semiconductor device and method of fabricating the same
TW201207961A (en) Semiconductor package device using underfill material and packaging method thereof
US20120112363A1 (en) Chip structure having redistribution layer
TW201304018A (zh) 積層型半導體封裝及其製造方法
US7732252B2 (en) Multi-chip package system incorporating an internal stacking module with support protrusions
KR20120020983A (ko) 패키지 온 패키지
TWI553795B (zh) 系統級封裝結構及其製造方法
TW201316462A (zh) 封裝件及其製法
TWI409932B (zh) 具凹槽之封裝結構及其製造方法
TWI430376B (zh) The Method of Fabrication of Semiconductor Packaging Structure
TW201413903A (zh) 半導體封裝件及其製法
US8012800B2 (en) Method of fabricating a stacked type chip package structure and a stacked type package structure
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
TWI491014B (zh) 半導體堆疊單元與半導體封裝件之製法
KR101099584B1 (ko) 반도체 패키지 및 그 제조 방법
TWI401777B (zh) 具開口之基板之晶粒堆疊封裝結構及其封裝方法
TWI313924B (en) High frequency ic package for uniforming bump-bonding height and method for fabricating the same
TWI406386B (zh) 微機電封裝結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees