KR101191075B1 - 에스아이피 구현을 위한 패키지 및 그 제조방법 - Google Patents

에스아이피 구현을 위한 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101191075B1
KR101191075B1 KR1020110133466A KR20110133466A KR101191075B1 KR 101191075 B1 KR101191075 B1 KR 101191075B1 KR 1020110133466 A KR1020110133466 A KR 1020110133466A KR 20110133466 A KR20110133466 A KR 20110133466A KR 101191075 B1 KR101191075 B1 KR 101191075B1
Authority
KR
South Korea
Prior art keywords
die
crystal
tcxo
substrate
passive element
Prior art date
Application number
KR1020110133466A
Other languages
English (en)
Inventor
강태신
황명운
유승엽
김범진
김지환
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Application granted granted Critical
Publication of KR101191075B1 publication Critical patent/KR101191075B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 서브스트레이트(Substrate)와, 상기 서브스트레이트 상부에 위치하는 크리스탈(Crystal) 또는 TCXO와, 상기 크리스탈 또는 TCXO 측부에 위치하는 수동소자(RLC)와, 상기 크리스탈 또는 TCXO와 수동소자 상부에 접착층(Attach Material)으로 접착시킨 다이(Die)와, 상기 서브스트레이트 상면과 다이 상면을 전기적으로 연결하는 와이어 본딩, 및 상기 서브스트레이트 상부 및 크리스탈, 수동소자, 다이, 와이어 본딩 외부를 몰딩하는 몰딩부;를 포함하되, 상기 접착층은 UV에 노출시켜 높이 편차가 다른 크리스탈 또는 TCXO와 수동소자 상부에 압착한 후 경화처리하여 평탄화한 것을 특징으로 하는 SiP 구현을 위한 패키지 및 그 제조방법에 관한 것이다.

Description

에스아이피 구현을 위한 패키지 및 그 제조방법{SiP PACKAGE AND MANUFACTURING METHOD}
본 발명은 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 SiP 구현을 위한 패키지 및 그 제조방법에 관한 것이다.
일련의 구동을 하는 시스템을 구현하기 위해서는 RF나 베이스밴드(baseband)의 기능을 가지고 있는 칩(chip) 이외에도 칩에 기준 클럭을 제공해 줄 수 있는 크리스탈이나 TCXO등의 외부 부품이 필요하다.
종래의 SiP(System in Package) 제작기술은 그림 1과 같이 서브스트레이트(11)에 다이(Die, 14)가 실장되는 주변으로 수동소자(13) 및 크리스탈(12) 또는 TCXO의 칩 외적인 부품을 실장, 위치시켜서 수동소자(13) 및 크리스탈(12) 또는 TCXO가 다이(14)와 회로상 연결하여 하나의 시스템을 만들게 된다. 도 1과 같은 SiP 구현방법은 가장 간단하며 널리 사용되는 구조이긴 하지만 부품 면적만큼 패키지(10)의 크기가 비례하여 증가하게 되어 최근의 스마트폰과 같은 집적도 높은 제품에 적용이 어렵다.
또한, 기존에 수동소자(13) 위쪽으로 다이를 접착시키는 구조가 하나의 대안으로 제안 되었으나 실장된 여러 수동소자의 높이 차이 때문에 수동소자 위쪽으로 다이를 접착시킬 경우 다이 접착력이 약해지며, 약해진 접착력으로 인해 와이어 본딩 시 본딩 장비의 압력에 의해 다이가 깨지거나 움직이게 되어 와이어 본딩에 어려움이 있었다. 특히, SiP의 경우 작은 크기(size)를 구현해야 하기 때문에 비교적 부품의 면적이 큰 크리스탈이나 TCXO등의 외부 부품에 다이를 접착시키는 것은 시도조차 없었다.
상기한 종래 문제점을 해결하기 위한 본 발명의 목적은 기준 클럭을 제공하는 크리스탈 또는 TCXO와 주변 수동소자를 SiP내에 내장하여 하나의 시스템을 완성하면서도 작은 크기로 구현하는 패키지 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 다이를 지지 할 수 있게끔 비교적 넓은 크기의 크리스탈 또는 TCXO을 다이 밑으로 위치시켜 다이의 접착력을 강화시키고, 수동소자 높이 편차로 인한 와이어 본딩의 어려움을 해결하는 패키지 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 다이 밑의 크리스탈 또는 TCXO와 수동소자의 높이 편차를 접착층으로 해결하는 패키지 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 SiP 구현을 위한 패키지는, 서브스트레이트(Substrate)와; 상기 서브스트레이트 상부에 위치하는 크리스탈(Crystal) 또는 TCXO와; 상기 크리스탈 또는 TCXO 측부에 위치하는 수동소자(RLC)와; 상기 크리스탈 또는 TCXO와 수동소자 상부에 접착층(Attach Material)으로 접착시킨 다이(Die)와; 상기 서브스트레이트 상면과 다이 상면을 전기적으로 연결하는 와이어 본딩; 및 상기 서브스트레이트 상부 및 크리스탈, 수동소자, 다이, 와이어 본딩 외부를 몰딩하는 몰딩부;를 포함하되, 상기 접착층은 UV에 노출시켜 높이 편차가 다른 크리스탈 또는 TCXO와 수동소자 상부에 압착한 후 경화처리하여 평탄화한 것을 특징으로 한다.
본 발명에 따르면, 상기 접착층(Attach Material)은 에폭시, 폴리미드 또는 양면 접착 테이프 중 어느 하나인 것을 특징으로 한다.
본 발명에 따르면, 상기 서브스트레이트는 하부에 적어도 하나 이상의 솔더볼(Solder ball) 또는 전극 어레이(LGA: land grid array)를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시 예에 따른 SiP 구현을 위한 패키지의 제조방법은, 서브스트레이트(Substrate) 상면 일측에 크리스탈(Crystal) 또는 TCXO을 실장하는 C-1단계와; 상기 크리스탈 또는 TCXO 측부에 수동소자(RLC)를 실장하는 C-2단계와; 경화되기 전에 부드러운 성질의 접착층(Attach Material)을 다이에 접착하여 크리스탈 또는 TCXO와 수동소자 상부에 압착시킨 후 경화 처리하는 C-3단계와; 상기 서브스트레이트와 다이를 와이어 본딩하여 전기적으로 연결하는 C-4단계; 및 상기 서브스트레이트 상부 및 크리스탈, 수동소자, 다이, 와이어 본딩 외부에 몰딩부를 형성하는 C-5단계;로 이루어지는 것을 특징으로 한다.
본 발명에 따르면, 상기 경화되기 전에 부드러운 성질의 접착층(Attach Material)는 UV로 수 초간 노출시키는 것을 특징으로 한다.
본 발명에 따르면, 상기 경화처리는 70~130℃ 챔버에서 30~80분 정도 실시하는 것을 특징으로 한다.
본 발명에 따르면, 상기 C-5단계 이후 서브스트레이트 하부에 적어도 하나 이상의 솔더부(Solder ball) 또는 전극 어레이(LGA: land grid array)를 형성하는 C-6단계를 더 포함하는 것을 특징으로 한다.
상기한 바와 같이, 본 발명의 다양한 실시 예에 따른 SiP 구현을 위한 패키지 및 그 제조방법의 효과를 설명 하면 다음과 같다.
첫째, 크리스탈 또는 TCXO와 수동소자를 패키지 내에 집적하여 하나의 시스템을 간편하게 구현 가능하다.
둘째, 기존의 SiP와 동일하게 하나의 시스템을 구현하면서도, 다이를 크리스탈 또는 TCXO와 수동소자 위쪽으로 접착시킴으로 패키지 내부의 다이 면적만큼의 디자인 공간을 줄일 수 있게 되어 부품의 소형화를 구현할 수 있다.
셋째, 수동소자 위쪽으로만 다이를 접착시킬 경우 다이 접착력이 약해져서 와이어 본딩이 어려우나, 비교적 크기가 큰 크리스탈 또는 TCXO을 다이 밑쪽으로 위치시켜 다이를 접착하면 다이 접착력이 강화되어 와이어 본딩시 다이가 움직이는 어려움이 해결된다.
넷째, 크리스탈 또는 TCXO와 수동소자간의 높이 편차를 UV 처리한 접착층을 압착한 후 경화처리하여 극복할 수 있다.
다섯째, 부품 소형화에 따라 원가 절감이 가능하다.
여섯째, 부품 소형화 및 SiP내에 크리스탈 또는 TCXO 집접화에 따라, 높은 집적도가 요구되는 스마트폰과 같은 시스템에 손쉽게 적용 가능하다.
도 1은 종래 SiP 패키지 구조를 나타낸 도면이다.
도 2는 본 발명의 제1실시 예에 따른 SiP 패키지를 나타낸 도면이다.
도 3은 본 발명의 제2실시 예에 따른 SiP 패키지를 나타낸 도면이다.
도 4는 본 발명의 제3실시 예에 따른 SiP 패키지를 나타낸 도면이다.
도 5는 본 발명의 제4실시 예에 따른 SiP 패키지를 나타낸 도면이다.
도 6은 본 발명의 제5실시 예에 따른 SiP 패키지를 나타낸 도면이다.
도 7은 본 발명의 제1실시 예에 따른 SiP 패키지 제조방법을 나타낸 순서도이다.
도 8은 본 발명의 제2실시 예에 따른 SiP 패키지 제조방법을 나타낸 순서도이다.
도 9는 본 발명의 제3실시 예에 따른 SiP 패키지 제조방법을 나타낸 순서도이다.
도 10은 본 발명의 제4실시 예에 따른 SiP 패키지 제조방법을 나타낸 순서도이다.
도 11은 본 발명의 제5실시 예에 따른 SiP 패키지 제조방법을 나타낸 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 구체적인 실시 예를 상세하게 설명하면 다음과 같다.
도 2는 본 발명의 제1실시 예에 따른 SIP 패키지를 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명의 제1실시 예에 따른 SiP 구현을 위한 패키지(100a)는 서브스트레이트(Substrate, 110a)와, 서브스트레이트(110a) 상부에 위치하는 크리스탈(Crystal, 120a) 또는 TCXO와, 크리스탈(120a) 또는 TCXO 상부에 접착층(Attach Material, 131a)을 통해 접착하는 다이(Die, 130a)와, 서브스트레이트(110a) 상면과 다이(130a) 상면을 전기적으로 연결하는 와이어 본딩(140a), 및 서브스트레이트(110a) 상부 및 크리스탈(120a) 또는 TCXO, 다이(130a), 와이어 본딩(140a) 외부를 몰딩하는 몰딩부(150a)로 구성한다.
도 3은 본 발명의 제2실시 예에 따른 SIP 패키지를 나타낸 도면이다.
도 3에 도시된 바와 같이, 본 발명의 제2실시 예에 따른 SiP 구현을 위한 패키지(100b)는 서브스트레이트(Substrate, 110b)와, 서브스트레이트(110b) 상부에 위치하는 크리스탈(Crystal, 120b) 또는 TCXO와, 크리스탈(120b) 또는 TCXO 측부에 위치하는 수동소자(RLC, 170b)와, 크리스탈(120b) 또는 TCXO 상부에 접착층(Attach Material, 131b)을 통해 접착하는 다이(Die, 130b)와, 서브스트레이트(110b) 상면과 다이(130b) 상면을 전기적으로 연결하는 와이어 본딩(140b), 및 서브스트레이트(110b) 상부 및 크리스탈(120b) 또는 TCXO, 수동소자(170b), 다이(130b), 와이어 본딩(140b) 외부를 몰딩하는 몰딩부(150b)로 구성한다.
도 4는 본 발명의 제3실시 예에 따른 SIP 패키지를 나타낸 도면이다.
도 4에 도시된 바와 같이, 본 발명의 제3실시 예에 따른 SiP 구현을 위한 패키지(100c)는 서브스트레이트(Substrate, 110c)와, 서브스트레이트(110c) 상부에 위치하는 크리스탈(Crystal, 120c) 또는 TCXO와, 크리스탈(120c) 또는 TCXO 측부에 위치하는 수동소자(RLC, 170c)와, 크리스탈(120c) 또는 TCXO와 수동소자(170c) 상부에 접착층(Attach Material, 131c)을 통해 접착하는 다이(Die, 130c)와, 서브스트레이트(110c) 상면과 다이(130c) 상면을 전기적으로 연결하는 와이어 본딩(140c), 및 서브스트레이트(110c) 상부 및 크리스탈(120c) 또는 TCXO, 수동소자(170c), 다이(130c), 와이어 본딩(140c) 외부를 몰딩하는 몰딩부(150c)로 구성한다.
여기서, 상기 접착층(Attach Material, 131c)은 다이(Die, 130c) 하부에 접착시켜 UV에 노출시킨 다음, 높이 편차가 다른 크리스탈(120c) 또는 TCXO와 수동소자(170c) 상부에 압착한 후 경화 처리한다. 이에 따라 높이 편차가 극복되어 접착층(131c)이 평탄화된다. 여기서, 상기 UV는 5~10초 정도 노출시키고, 경화는 70~130℃ 챔버에서 30~80분 정도 처리한다.
도 5는 본 발명의 제4실시 예에 따른 SIP 패키지를 나타낸 도면이다.
도 5에 도시된 바와 같이, 본 발명의 제4실시 예에 따른 SiP 구현을 위한 패키지(100d)는 서브스트레이트(Substrate, 110d)와, 서브스트레이트(110d) 상부에 위치하는 크리스탈(Crystal, 120d) 또는 TCXO와, 크리스탈(120d) 또는 TCXO 측부에 위치하는 수동소자(RLC, 170d)와, 크리스탈(120d) 또는 TCXO 상부에 위치하는 스페이서(Spacer, 180d)와, 스페이서(180d) 상부에 위치하는 다이(Die, 130d)와, 서브스트레이트(110d) 상면과 다이(130d) 상면을 전기적으로 연결하는 와이어 본딩(140d), 및 서브스트레이트(110d) 상부 및 크리스탈(120d) 또는 TCXO, 수동소자(170d), 스페이서(180d), 다이(130d), 와이어 본딩(140d) 외부를 몰딩하는 몰딩부(150d)로 구성한다.
상기 스페이서(180d)와 크리스탈(120d) 또는 TCXO을 접착하기 위한 접착층(181d)과 상기 다이(130d)와 스페이서(180d)를 접착하기 위한 접착층(131d)을 더 포함한다.
도 6은 본 발명의 제5실시 예에 따른 SIP 패키지를 나타낸 도면이다.
도 6에 도시된 바와 같이, 본 발명의 제5실시 예에 따른 SiP 구현을 위한 패키지(100e)는 서브스트레이트(Substrate, 110e)와, 서브스트레이트(110e) 상부에 위치하는 크리스탈(Crystal, 120e) 또는 TCXO와, 크리스탈(120e) 또는 TCXO 측부에 위치하는 수동소자(RLC, 170e)와, 크리스탈(120e) 또는 TCXO와 수동소자(170e) 상부에 위치하는 스페이서(Spacer, 180e)와, 스페이서(180e) 상부에 위치하는 다이(Die, 130e)와, 서브스트레이트(110e) 상면과 다이(130e) 상면을 전기적으로 연결하는 와이어 본딩(140e), 및 서브스트레이트(110e) 상부 및 크리스탈(120e) 또는 TCXO, 수동소자(170e), 스페이서(180e), 다이(130e), 와이어 본딩(140e) 외부를 몰딩하는 몰딩부(150e)로 구성한다.
상기 스페이서(180e)와 크리스탈(120e) 또는 TCXO와 수동소자(170e)를 접착하기 위한 접착층(181e)과 상기 다이(130e)와 스페이서(180e)를 접착하기 위한 접착층(131e)을 더 포함한다.
또한, 본 발명의 제1 내지 제5실시 예에 따른 SiP 구현을 위한 패키지(100a~100e)의 서브스트레이트(110a~110e)는 하부에 적어도 하나 이상의 솔더볼(Solder ball, 160a~160e)을 형성하는 BGA(ball grid array) 형태나, 솔더볼이 필요 없는 LGA(land grid array) 형태로도 구현이 가능하다.
도 7은 본 발명의 제1실시 예에 따른 SIP 패키지 제조방법을 나타낸 순서도이다.
도 7에 도시된 바와 같이, 본 발명의 제1실시 예에 따른 SiP 구현을 위한 패키지(100a)의 제조방법은 서브스트레이트(110a) 상면 일측에 크리스탈(Crystal, 120a) 또는 TCXO을 실장하는 A-1단계(S110A)와, 크리스탈(120a) 또는 TCXO 상부에 접착층(131a)을 통해 다이(Die, 130a)를 접착하는 A-2단계(S120A)와, 서브스트레이트(110a)와 다이(130a)를 와이어 본딩(140)하여 전기적으로 연결하는 A-3단계(S130A), 및 서브스트레이트(110a) 상부 및 크리스탈(120a) 또는 TCXO, 다이(130a), 와이어 본딩(140a) 외부에 몰딩부(150a)를 형성하는 A-4단계(S140A)로 이루어진다.
이때, 상기 A-2단계(S120A)는 경화되기 전에 부드러운 성질의 접착층(131a)을 다이(130a)에 접착한 후 크리스탈(120a) 또는 TCXO 상부에 압착시켜 다이(130a)를 접착시킨 다음, 70~130℃ 챔버에서 30~80분 정도 경화시킨다.
여기서, A-4단계(S140A)까지는 솔더볼을 형성하지 않는 LGA 형태이나 이후 서브스트레이트(110a) 하부에 적어도 하나 이상의 솔더볼(Solder ball, 160a)을 형성하는 A-5단계를 더 포함함으로써 BGA 형태로 구현하는 것이 가능하다.
도 8은 본 발명의 제2실시 예에 따른 SIP 패키지 제조방법을 나타낸 순서도이다.
도 8에 도시된 바와 같이, 본 발명의 제2실시 예에 따른 SiP 구현을 위한 패키지(100b)의 제조방법은 서브스트레이트(110b) 상면 일측에 크리스탈(Crystal, 120b) 또는 TCXO을 실장하는 B-1단계(S110B)와, 크리스탈(120b) 또는 TCXO 측부에 수동소자(RLC, 170b)를 실장하는 B-2단계(S120B)와, 크리스탈(120b) 또는 TCXO 상부에 접착층(131b)을 통해 다이(Die, 130b)를 접착하는 B-3단계(S130B)와, 서브스트레이트(110b)와 다이(130b)를 와이어 본딩(140b)하여 전기적으로 연결하는 B-4단계(S140B), 및 서브스트레이트(110b) 상부 및 크리스탈(120b) 또는 TCXO, 수동소자(170b), 다이(130b), 와이어 본딩(140b) 외부에 몰딩부(150b)를 형성하는 B-5단계(S150B)로 이루어진다.
이때, 상기 B-3단계(S130B)는 경화되기 전에 부드러운 성질의 접착층(131b)을 다이(130b)에 접착시킨 후 크리스탈(120b) 또는 TCXO 상부에 압착시켜 다이(130b)를 접착시킨 다음, 70~130℃ 챔버에서 30~80분 정도 경화시킨다.
그리고, B-5단계(S150B)까지는 솔더볼을 형성하지 않는 LGA 형태이나 이후 서브스트레이트(110b) 하부에 적어도 하나 이상의 솔더볼(Solder ball, 160b)을 형성하는 B-6단계를 포함함으로써 BGA 형태로 구현하는 것이 가능하다.
도 9는 본 발명의 제3실시 예에 따른 SIP 패키지 제조방법을 나타낸 순서도이다.
도 9에 도시된 바와 같이, 본 발명의 제3실시 예에 따른 SiP 구현을 위한 패키지(100c)의 제조방법은 서브스트레이트(110c) 상면 일측에 크리스탈(Crystal, 120c) 또는 TCXO을 실장하는 C-1단계(S110C)와, 크리스탈(120c) 또는 TCXO 측부에 수동소자(RLC, 170c)를 실장하는 C-2단계(S120C)와, 크리스탈(120c) 또는 TCXO와 수동소자(170c) 상부에 접착층(131c)을 통해 다이(Die, 130c)를 접착하는 C-3단계(S130C)와, 서브스트레이트(110c)와 다이(130c)를 와이어 본딩(140c)하여 전기적으로 연결하는 C-4단계(S140C), 및 서브스트레이트(110c) 상부 및 크리스탈(120c) 또는 TCXO, 수동소자(170c), 다이(130c), 와이어 본딩(140c) 외부에 몰딩부(150c)를 형성하는 C-5단계(S150C)로 이루어진다.
이때, 상기 C-3단계(S130C)는 경화되기 전에 부드러운 성질의 접착층(131c)을 다이(130c)에 접착시킨 후 크리스탈(120c) 또는 TCXO와 수동소자(170c) 상부에 압착시켜 다이(130c)를 접착시킨 다음, 70~130℃ 챔버에서 30~80분 정도 경화시킨다.
여기서, C-5단계(S150C)까지는 솔더볼을 형성하지 않는 LGA 형태이나 이후 서브스트레이트(110c) 하부에 적어도 하나 이상의 솔더부(Solder ball, 160c)을 형성하는 C-6단계를 더 포함함으로써 BGA 형태로 구현하는 것이 가능하다.
도 10은 본 발명의 제4실시 예에 따른 SIP 패키지 제조방법을 나타낸 순서도이다.
도 10에 도시된 바와 같이, 본 발명의 제4실시 예에 따른 SiP 구현을 위한 패키지(100d)의 제조방법은 서브스트레이트(110d) 상면 일측에 크리스탈(Crystal, 120d) 또는 TCXO을 실장하는 D-1단계(S110D)와, 크리스탈(120d) 측부에 수동소자(RLC, 170d)를 실장하는 D-2단계(S120D)와, 크리스탈(120d) 또는 TCXO 상부에 스페이서(Spacer, 180d)가 접착된 다이(Die, 130d)를 접착하는 D-3단계(S130D)와, 서브스트레이트(110d)와 다이(130d)를 와이어 본딩(140d)하여 전기적으로 연결하는 D-4단계(S140D), 및 서브스트레이트(110d) 상부 및 크리스탈(120d) 또는 TCXO, 수동소자(170d), 스페이서(180d), 다이(130d), 와이어 본딩(140d) 외부에 몰딩부(150d)를 형성하는 D-5단계(S150D)로 이루어진다.
상기 E-3단계(S130D)는 경화되기 전에 부드러운 성질의 접착층(131d)을 다이(130d)에 접착시킨 후 스페이서(180d)을 접착시키고, 상기 스페이서 (180d)에 접착층(181d)을 접착한 후 크리스탈(120d) 또는 TCXO 상부에 압착시킨 다음, 70~130℃ 챔버에서 30~80분 정도 경화시킨다.
그리고, D-5단계(S150D)까지는 솔더볼을 형성하지 않는 LGA 형태이나 이후 서브스트레이트(110d) 하부에 적어도 하나 이상의 솔더볼(Solder ball, 160d)을 형성하는 D-6단계를 더 포함함으로써 BGA 형태로 구현하는 것이 가능하다.
도 11은 본 발명의 제5실시 예에 따른 SIP 패키지 제조방법을 나타낸 순서도이다.
도 11에 도시된 바와 같이, 본 발명의 제5실시 예에 따른 SiP 구현을 위한 패키지(100e)의 제조방법은 서브스트레이트(110e) 상면 일측에 크리스탈(Crystal, 120e) 또는 TCXO을 실장하는 E-1단계(S110E)와, 크리스탈(120e) 또는 TCXO 측부에 수동소자(RLC, 170e)를 실장하는 E-2단계(S120E)와, 크리스탈(120e) 또는 TCXO와 수동소자(170e) 상부에 스페이서(Spacer, 180e)가 접착된 다이(Die, 130e)를 접착하는 E-3단계(S130E)와, 서브스트레이트(110e)와 다이(130e)를 와이어 본딩(140e)하여 전기적으로 연결하는 E-4단계(S140E), 및 서브스트레이트(110e) 상부 및 크리스탈(120e) 또는 TCXO, 수동소자(170e), 스페이서(180e), 다이(130e), 와이어 본딩(140e) 외부에 몰딩부(150e)를 형성하는 E-5단계(S150E)로 이루어진다.
상기 E-3단계(S130E)는 경화되기 전에 부드러운 성질의 접착층(131e)을 다이(130e)에 접착시킨 후 스페이서(180e)를 접착시키고, 상기 스페이서(180e)에 접착층(181e)을 접착한 후 크리스탈(120e) 또는 TCXO와 수동소자(170e) 상부에 압착시킨 다음, 70~130℃ 챔버에서 30~80분 정도 경화시킨다.
여기에서, E-5단계(S150E)까지는 솔더볼을 형성하지 않는 LGA 형태이나 이후 서브스트레이트(110e) 하부에 적어도 하나 이상의 솔더볼(Solder ball, 160e)을 형성하는 E-6단계를 더 포함함으로써 BGA 형태로 구현하는 것이 가능하다.
본 발명의 접착층(Attach Material)은 경화되기 전에 부드러운 성질의 에폭시, 폴리미드 또는 양면 접착 테이프 중 어느 하나를 다이 또는 스페이서에 접착하여 사용하는 것이 바람직하고, 더욱 바람직하게는 에폭시, 폴리미드 또는 양면 접착 테이프 중 어느 하나를 다이 또는 스페이서에 접착한 후 UV로 수 초간, 바람직하게는 5~10초 정도 노출시켜 사용한다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
100a~100e : 패키지 110a~110e : 서브스트레이트(Substrate)
120a~120e : 크리스탈(Crystal) 130a~130e : 다이(Die)
131a~131e, 181d~181e : 접착층(Attach material)
140a~140e : 와이어 본딩 150a~150e : 몰딩부
160a~160e : 솔더볼(Solder ball) 170b~170e : 수동소자(RLC)
180d~180e : 스페이서(Spacer)

Claims (8)

  1. 서브스트레이트(Substrate)와;
    상기 서브스트레이트의 상부에 위치하는 크리스탈(Crystal) 또는 TCXO;
    상기 크리스탈 또는 TCXO의 측부에 위치하는 수동소자;
    상기 크리스탈 또는 TCXO와 상기 수동소자의 상부에 위치하는 다이(Die);
    상기 크리스탈 또는 TCXO 및 상기 수동소자와 상기 다이 사이에 위치하여, 상기 크리스탈 또는 TCXO와 상기 수동소자의 상부에 상기 다이를 접촉시킨 접착층;
    상기 서브스트레이트의 상면과 상기 다이의 상면을 전기적으로 연결하는 와이어 본딩; 그리고
    상기 서브스트레이트의 노출된 상부, 상기 크리스탈 또는 TCXO, 상기 수동소자, 상기 다이, 그리고 상기 와이어 본딩의 외부를 몰딩한 몰딩부
    를 포함하고,
    상기 접착층은 자외선(UV)에 노출되어 높이가 다른 상기 크리스탈 또는 TCXO와 상기 수동 소자의 상부에 압착된 후 경화 처리되어 평탄화된
    SiP 구현을 위한 패키지.
  2. 제1항에 있어서,
    상기 접착층은 에폭시 또는 양면 접착 테이프로 이루어진 SiP 구현을 위한 패키지.
  3. 제1항에 있어서,
    상기 서브스트레이트의 하부에 위치한 적어도 하나 이상의 솔더볼 또는 전극 어레이를 더 포함하는 SiP 구현을 위한 패키지.
  4. 서브스트레이트(Substrate)의 상면 일측에 크리스탈(Crystal) 또는 TCXO를 실장하는 단계,
    상기 크리스탈 또는 TCXO의 측면에 수동소자를 실장하는 단계,
    다이의 한 면에 접착층을 접착시키는 단계,
    상기 접착층이 접착된 상기 다이를 상기 크리스탈 또는 TCXO와 상기 수동소자의 상부에 위치시킨 후 압착하여 상기 크리스탈 또는 TCXO 및 상기 수동소자 위에 상기 다이를 접착시키고 경화시키는 단계,
    상기 서브스트레이트와 상기 다이를 와이어로 본딩하여 상기 서브스트레이트와 상기 다이를 전기적으로 연결하는 단계, 그리고
    상기 서브스트레이트의 노출된 상부 및 상기 크리스탈 또는 TCXO, 상기 수동소자, 상기 다이 및 상기 와이어 본딩의 외부에 몰딩부를 형성하는 단계
    를 포함하는 SiP 구현을 위한 패키지 제조방법.
  5. 제4항에서,
    상기 경화되기 전 상기 접착층은 자외선(UV)에 수 초 동안 노출되는 SiP 구현을 위한 패키지 제조방법.
  6. 제4항에서,
    상기 경화 처리는 70℃~130℃의 챔버에서 30분~80분동안 행해지는 SiP 구현을 위한 패키지 제조방법.
  7. 제4항에서,
    상기 몰딩부 형성 단계 이후, 상기 서브스트레이트의 하부에 적어도 하나의 솔더부 또는 전극 어레이를 형성하는 단계를 더 포함하는 SiP 구현을 위한 패키지 제조방법.
  8. 제4항에 있어서,
    상기 접착층은 에폭시 또는 양면 접착 테이프로 이루어진 SiP 구현을 위한 패키지 제조방법.
KR1020110133466A 2011-06-15 2011-12-13 에스아이피 구현을 위한 패키지 및 그 제조방법 KR101191075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110057838 2011-06-15
KR1020110057838 2011-06-15

Publications (1)

Publication Number Publication Date
KR101191075B1 true KR101191075B1 (ko) 2012-10-16

Family

ID=47287996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133466A KR101191075B1 (ko) 2011-06-15 2011-12-13 에스아이피 구현을 위한 패키지 및 그 제조방법

Country Status (3)

Country Link
KR (1) KR101191075B1 (ko)
CN (1) CN102842540A (ko)
TW (1) TWI553795B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381334B2 (en) 2016-11-04 2019-08-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package
US11342250B2 (en) 2020-02-28 2022-05-24 Wavepia Co., Ltd. Lead frame for hermetic RF chip package embedded with impedance matching function

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780690B1 (ko) 2006-03-03 2007-11-30 주식회사 하이닉스반도체 스택 패키지의 제조방법
JP2010010480A (ja) 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2010103802A (ja) 2008-10-24 2010-05-06 Epson Toyocom Corp 電子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1586615B1 (en) * 1999-06-18 2007-08-15 Hitachi Chemical Company, Ltd. Adhesive, adhesive member, interconnecting substrate for semiconductor mounting having adhesive member, and semiconductor device containing the same
JP2003003134A (ja) * 2001-06-20 2003-01-08 Japan Gore Tex Inc Ｉｃチップ接着用シートおよびｉｃパッケージ
US7064430B2 (en) * 2004-08-31 2006-06-20 Stats Chippac Ltd. Stacked die packaging and fabrication method
KR100700983B1 (ko) * 2005-07-06 2007-03-29 삼성전자주식회사 기판조립체 제조방법
US7622325B2 (en) * 2005-10-29 2009-11-24 Stats Chippac Ltd. Integrated circuit package system including high-density small footprint system-in-package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780690B1 (ko) 2006-03-03 2007-11-30 주식회사 하이닉스반도체 스택 패키지의 제조방법
JP2010010480A (ja) 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2010103802A (ja) 2008-10-24 2010-05-06 Epson Toyocom Corp 電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381334B2 (en) 2016-11-04 2019-08-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package
US10971486B2 (en) 2016-11-04 2021-04-06 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package
US11342250B2 (en) 2020-02-28 2022-05-24 Wavepia Co., Ltd. Lead frame for hermetic RF chip package embedded with impedance matching function

Also Published As

Publication number Publication date
TWI553795B (zh) 2016-10-11
TW201250949A (en) 2012-12-16
CN102842540A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
TWI495021B (zh) 半導體封裝結構的製造方法
US8378477B2 (en) Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US7282693B2 (en) Camera module for compact electronic equipments
TWI550741B (zh) 四方扁平無接腳封裝及其製造方法
US11908779B2 (en) Land structure for semiconductor package and method therefor
KR20080076854A (ko) 다수의 칩을 구비한 반도체 디바이스 패키지 및 제조 방법
KR101352233B1 (ko) 반도체 패키지 및 그 제조방법
US9123629B2 (en) Chip package and method for forming the same
TWI741207B (zh) 半導體裝置
KR20120020983A (ko) 패키지 온 패키지
US20140131848A1 (en) Land structure for semiconductor package and method therefor
KR101191075B1 (ko) 에스아이피 구현을 위한 패키지 및 그 제조방법
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
TWI409932B (zh) 具凹槽之封裝結構及其製造方法
JP2015170814A (ja) 部品内蔵基板及びその製造方法
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
US20100019363A1 (en) Semiconductor system-in-package and method for making the same
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
KR20100020772A (ko) 반도체 패키지
KR101099584B1 (ko) 반도체 패키지 및 그 제조 방법
JP2012146882A (ja) 半導体装置
JP5230580B2 (ja) 半導体装置およびその実装方法
KR20100109042A (ko) 반도체 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161010

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191007

Year of fee payment: 8