CN102842540A - 系统级封装结构及其制作方法 - Google Patents

系统级封装结构及其制作方法 Download PDF

Info

Publication number
CN102842540A
CN102842540A CN2012101910293A CN201210191029A CN102842540A CN 102842540 A CN102842540 A CN 102842540A CN 2012101910293 A CN2012101910293 A CN 2012101910293A CN 201210191029 A CN201210191029 A CN 201210191029A CN 102842540 A CN102842540 A CN 102842540A
Authority
CN
China
Prior art keywords
liquid crystal
base material
crystal grain
connecting piece
passive block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101910293A
Other languages
English (en)
Inventor
姜泰信
黄明运
柳承烨
金范珍
金智焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FCI Inc Korea
Original Assignee
FCI Inc Korea
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FCI Inc Korea filed Critical FCI Inc Korea
Publication of CN102842540A publication Critical patent/CN102842540A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种系统级封装(System-in-package,SiP)结构及其制作方法，所述系统级封装(SiP)结构的特征在于，包括：基材(Substrate)、位于所述基材上方的液晶(Liquid Crystal)、位于所述液晶上方的晶粒(Die)、将所述基材上面与晶粒上面以电性方式连接的引线连结件、以及将所述基材上方及液晶、晶粒、引线连结件的外部进行浇铸的成型部，所述晶粒(Die)的下方还包括一用于粘贴于液晶上方的粘贴材质部(Attach Material)。

Description

系统级封装结构及其制作方法
【技术领域】
本发明涉及一种封装及其制作方法，且特别涉及一种系统级封装结构及其制作方法。
【背景技术】
现有的系统级封装(System-in-package,SiP)结构制作技术是在基材（Substrate）11上将无源组件13及液晶12等的芯片外部部件安装、设置于安装有晶粒(Die)14的周边，使得无源组件13及液晶12在电路上连接于晶粒14，从而形成一个系统。如图1所示的系统级封装(SiP)结构实现方法虽然是最为简单且被广泛使用的结构，但系统级封装10大小会随着部件面积而增加，因此很难适用于如智能电话一样集成度较高的产品。
另一现有技术是将晶粒粘贴至现有的无源组件的上方的结构，但由于被安装的各无源组件在高度上有差异，将晶粒粘贴于无源组件上方时晶粒的粘贴力会变弱，而粘贴力的变弱导致了在进行引线连结件时因键合装备的压力而出现晶粒的移动，因此对引线连结件产生困难。
【发明内容】
为了解决上述现有的问题，本发明的目的在于提供一种系统级封装(SiP)结构及其制作方法，为能缩小与部件面积成正比而增加的封装大小，将晶粒(Die)粘贴于液晶(LiquidCrystal)及无源组件的上方，从而缩小晶粒安装面积大小的封装的大小，为能支撑晶粒而将较大面积的液晶设置于晶粒的下方，由此强化晶粒的粘贴力，从而可以解决由无源组件的高度偏差引起的引线连结件时的困难。
本发明的另一目的在于提供一种封装及其制作方法，当晶粒过多地大于液晶面积时，在其间通过互补品来使用间隙部(Spacer)，从而加强晶粒支撑力。
为了达到所述目的，根据本发明的第一实施例的系统级封装(SiP)结构，其特征在于，包括：基材(Substrate)、位于所述基材上方的液晶(LiquidCrystal)、位于所述液晶上方的晶粒、将所述基材上面与晶粒的上面以电性方式连接的引线连结件、以及将所述基材上方及液晶、晶粒、引线连结件的外部进行浇铸的成型部，其中所述晶粒的下方还包括一用于粘贴于液晶上方的粘贴材质部(Attach Material)。
根据本发明的第二实施例的系统级封装(SiP)结构，其特征在于，包括：基材、位于所述基材上方的液晶、位于所述液晶侧面的无源组件(RLC)、位于所述液晶上方的晶粒、将所述基材上面与晶粒的上面以电性方式连接的引线连结件、以及将所述基材上方及液晶、无源组件、晶粒、引线连结件的外部进行浇铸的成型部，其中所述晶粒的下方还包括一用于粘贴于液晶上方的粘贴材质部。
根据本发明的第三实施例的系统级封装(SiP)结构，其特征在于，包括：基材、位于所述基材上方的液晶、位于所述液晶侧面的无源组件、位于所述液晶及无源组件上方的晶粒、将所述基材上面与晶粒的上面以电性方式连接的引线连结件、以及将所述基材上方及液晶、无源组件、晶粒、引线连结件的外部进行浇铸的成型部，其中所述晶粒的下方还包括一用于粘贴于液晶及无源组件上方的粘贴材质部。
根据本发明的第四实施例的系统级封装(SiP)结构，其特征在于，包括：基材、位于所述基材上方的液晶、位于所述液晶侧面的无源组件、位于所述液晶上方的间隙部(Spacer)、位于所述间隙部上方的晶粒、将所述基材上面与晶粒的上面以电性方式连接的引线连结件、以及将所述基材上方及液晶、无源组件、间隙部、晶粒、引线连结件的外部进行浇铸的成型部，其中所述间隙部的下方还包括一用于粘贴于液晶上方的粘贴材质部，所述晶粒的下方还包括一用于粘贴于间隙部上方的粘贴材质部。
根据本发明的第五实施例的系统级封装(SiP)结构，其特征在于，包括：基材、位于所述基材上方的液晶、位于所述液晶侧面的无源组件、位于所述液晶及无源组件上方的间隙部、位于所述间隙部上方的晶粒、将所述基材上面与晶粒的上面以电性方式连接的引线连结件、以及将所述基材上方及液晶、无源组件、间隙部、晶粒、引线连结件的外部进行浇铸的成型部，其中所述间隙部的下方还包括一用于粘贴于液晶及无源组件上方的粘贴材质部，所述晶粒的下方还包括一用于粘贴于间隙部上方的粘贴材质部。
根据本发明的第一至第五实施例的系统级封装(SiP)结构，其特征在于，所述粘贴材质部是由环氧、聚酰亚胺或两面胶所组成的其中一种。
根据本发明的第一至第五实施例的系统级封装(SiP)结构，其特征在于，所述基材的下方包括至少一个焊球(Solder Ball)。
根据本发明的第一实施例的系统级封装(SiP)结构的制作方法，其特征在于，包括：在步骤(A-1)中，将液晶安装于基材的上面一侧;在步骤(A-2)中，通过粘贴材质部而在所述液晶的上方粘贴晶粒;在步骤(A-3)中，将所述基材与晶粒进行引线连结件而以电性方式连接;以及在步骤(A-4)中，所述基材上方及液晶、晶粒、引线连结件的外部形成成型部。
根据本发明的第一实施例的系统级封装(SiP)结构的制作方法，其特征在于，在所述步骤(A-4)之后，还包括步骤(A-5)，在基材下方形成至少一个焊球。
根据本发明的第二实施例的系统级封装(SiP)结构的制作方法，其特征在于，包括：在步骤(B-1)中，在基材的上面一侧安装液晶;在步骤(B-2)中，在所述液晶的侧部安装无源组件;在步骤(B-3)中，通过粘贴材质部而在所述液晶的上方粘贴晶粒;在步骤(B-4)中，将所述基材与晶粒进行引线连结件而以电性方式连接;以及在步骤(B-5)中，在所述基材上方及液晶、无源组件、晶粒、引线连结件的外部形成成型部。
根据本发明的第二实施例的系统级封装(SiP)结构的制作方法，其特征在于，在所述步骤(B-5)之后，还包括步骤(B-6)，在基材下方形成至少一个焊球。
根据本发明的第三实施例的系统级封装(SiP)结构的制作方法，其特征在于，包括：在步骤(C-1)中，将液晶安装于基材的上面一侧；在步骤(C-2)中，在所述液晶的侧部安装无源组件；在步骤(C-3)中，通过粘贴材质部，在所述液晶及无源组件的上方粘贴晶粒；在步骤(C-4)中，将所述基材与晶粒进行引线连结件而以电性方式连接；以及在步骤(C-5)中，在所述基材上方及液晶、无源组件、晶粒、引线连结件的外部形成成型部。
根据本发明的第三实施例的系统级封装(SiP)结构的制作方法，其特征在于，在所述步骤(C-5)之后，还包括步骤(C-6)，在基材下方形成至少一个焊球。
根据本发明的第四实施例的系统级封装(SiP)结构的制作方法，其特征在于，包括：在步骤(D-1)中，在基材上面的一侧安装液晶；在步骤(D-2)中，在所述液晶的侧部安装无源组件；在步骤(D-3)中，通过粘贴材质部而在所述液晶上方粘贴间隙部；在步骤(D-4)中，通过粘贴材质部而在所述间隙部上方粘贴晶粒；在步骤(D-5)中，将所述基材与晶粒进行引线连结件而以电性方式连接;以及在步骤(D-6)中，在所述基材上方及液晶、无源组件、间隙部、晶粒、引线连结件的外部形成成型部。
根据本发明的第四实施例的系统级封装(SiP)结构的制作方法，其特征在于，在所述步骤(D-6)之后，还包括步骤(D-7)，在基材下方形成至少一个焊球。
根据本发明的第五实施例的系统级封装(SiP)结构的制作方法，其特征在于，包括：在步骤(E-1)中，在基材上面的一侧安装液晶；在步骤(E-2)中，在所述液晶的侧部安装无源组件；在步骤(E-3)中，通过粘贴材质部而在所述液晶及无源组件上方粘贴间隙部；在步骤(E-4)中，通过粘贴材质部而在所述间隙部上方粘贴晶粒；在步骤(E-5)中，将所述基材与晶粒进行引线连结件而以电性方式连接;以及在步骤(E-6)中，在所述基材上方及液晶、无源组件、间隙部、晶粒、引线连结件的外部形成成型部。
根据本发明的第五实施例的系统级封装(SiP)结构的制作方法，其特征在于，在所述步骤(E-6)之后，还包括步骤(E-7)，在基材下方形成至少一个焊球。
根据本发明的第一至第五实施例的系统级封装(SiP)结构的制作方法，其特征在于，所述粘贴材质部是由环氧、聚酰亚胺或两面胶中的一个而实现。
如上所述，根据本发明的各种实施例的系统级封装(SiP)结构及其制作方法具有如下效果。
第一，将液晶及无源组件集成于封装之内，从而简便地实现成为一个系统级封装(SiP)结构。
第二，当与现有的系统级封装(SiP)结构相同地可以实现一个系统时，本发明进一步将晶粒粘贴至液晶及无源组件的上方，从而使得封装内部的设计空间能缩小至晶粒面积大小小，由此实现部件的小型化。
第三，将晶粒仅粘贴于无源组件的上方时，由于晶粒的粘贴力小而很难进行引线连结件，当根据本制作方法，将较大面积的液晶设置于晶粒的下方后粘贴晶粒时，晶粒的粘贴力会提高，从而能解决引线连结件时晶粒出现移动的问题。
第四，将间隙部作为液晶与晶粒中间的支撑垫，从而使得比液晶面积大很多的晶粒也可以稳定地粘贴于液晶及无源组件的上方，使得较大面积的晶粒也可以实现部件的小型化。
第五，随着部件的小型化，可以减少成本。
第六，随着部件小型化及系统级封装(SiP)结构中的液晶的集成，可以适用于需要较高集成度的如智能电话的系统。
【附图说明】
图1为现有的系统级封装(SiP)结构封装结构的示意图；
图2为根据本发明的第一实施例的系统级封装(SiP)结构之示意图；
图3为根据本发明的第二实施例的系统级封装(SiP)结构之示意图；
图4为根据本发明的第三实施例的系统级封装(SiP)结构之示意图；
图5为根据本发明的第四实施例的系统级封装(SiP)结构之示意图；
图6为根据本发明的第五实施例的系统级封装(SiP)结构之示意图；
图7为根据本发明的第一实施例中系统级封装(SiP)结构的制作方法之步骤顺序图；
图8为根据本发明的第二实施例中系统级封装(SiP)结构的制作方法之步骤顺序图；
图9为根据本发明的第三实施例中系统级封装(SiP)结构的制作方法之步骤顺序图；
图10为根据本发明的第四实施例中系统级封装(SiP)结构的制作方法之步骤顺序图；以及
图11为根据本发明的第五实施例中系统级封装(SiP)结构的制作方法之步骤顺序图。
【具体实施方式】
以下，参照附图对根据本发明的具体实施例进行如下的详细说明。
图2为根据本发明的第一实施例的系统级封装(SiP)结构之示意图。
如图2所示的第一实施例的系统级封装(SiP)结构100a包括：基材(Substrate)110a；位于基材110a上方的液晶(Liquid Crystal)120a；位于液晶120a上方的晶粒(Die)130a；将基材110a的上面与晶粒130a的上面以电性方式连接的引线连结件140a；以及将基材110a上方及液晶120a、晶粒130a、引线连结件140a的外部进行浇铸的成型部150a。
其中，在晶粒130a的下方还包括一用于粘贴于液晶120a上方的粘贴材质部(Attach Material)131a。
图3为根据本发明的第二实施例的系统级封装(SiP)结构之示意图。
如图3所示的第二实施例的系统级封装(SiP)结构100b包括：基材110b；位于基材110b上方的液晶120b；位于液晶120b侧部的无源组件(RLC)170b；位于液晶120b上方的晶粒130b；将所述基材110b的上面与晶粒130b上面以电性方式连接的引线连结件140b；及将基材110b上方及液晶120b、无源组件170b、晶粒130b、引线连结件140b的外部进行浇铸的成型部150b。
这时，在晶粒130b的下方还包括一用于粘贴于液晶120b上方的粘贴材质部131b。
图4为根据本发明的第三实施例的系统级封装(SiP)结构之示意图。
如图4所示的第三实施例的系统级封装(SiP)结构100c包括：基材110c；位于基材110c上方的液晶(Liquid Crystal)120c；位于液晶120c侧部的无源组件170c；位于液晶120c及无源组件170c上方的晶粒130c；将基材110c的上面与晶粒130c的上面以电性方式连接的引线连结件140c；及将基材110c上方及液晶120c、无源组件170c、晶粒130c、引线连结件140c的外部进行浇铸的成型部150c。
并且，在晶粒130c的下方还包括一用于粘贴于液晶120c及无源组件170c上方的粘贴材质部131c。
图5为根据本发明的第四实施例的系统级封装(SiP)结构之示意图。
如图5所示的第四实施例的系统级封装(SiP)结构100d包括：基材110d；位于基材110d上方的液晶120d；位于液晶120d侧部的无源组件170d；位于液晶120d上方的间隙部180d；位于间隙部180d上方的晶粒130d；将基材110d的上面与晶粒130d上面以电性方式连接的引线连结件140d；将基材110d上方及液晶120d、无源组件170d、间隙部180d、晶粒130d、引线连结件140d的外部进行浇铸的成型部150d。
其中，间隙部180d的下方还包括一用于粘贴于液晶120d上方的粘贴材质部181d，在晶粒130d的下方还包括一用于粘贴于间隙部180d上方的粘贴材质部131d。
图6为根据本发明的第五实施例的系统级封装(SiP)结构之示意图。
如图6所示的第五实施例的系统级封装(SiP)结构100e包括：基材110e；位于基材110e上方的液晶120e；位于液晶120e侧部的无源组件170e；位于液晶120e及无源组件170e上方的间隙部180e；位于间隙部180e上方的晶粒130e；将基材110e的上面与晶粒130e上面以电性方式连接的引线连结件140e；及将基材110e上方及液晶120e、无源组件170e、间隙部180e、晶粒130e、引线连结件140e的外部进行浇铸的成型部150e。
并且，在间隙部180e的下方还包括一用于粘贴于液晶120e及无源组件170e上方的粘贴材质部181e，在晶粒130e的下方还包括一用于粘贴于间隙部180e上方的粘贴材质部131e。
根据本发明的第一至第五实施例的系统级封装(SiP)结构100a~100e的粘贴材质部131a~131e及181d~181e是由环氧、聚酰亚胺或两面胶中的一个而实现。
并且，根据本发明的第一至第五实施例的系统级封装(SiP)结构100a~100e)的基材110a~110e)为，下部形成有至少一个焊球(Solderball)160a~160e的球格数组(Ball Grid Array,BGA)形态，也可以以不需要焊球的平面闸格数组(Land Grid Array,LGA)形态实现出来。
图7为示意根据本发明的第一实施例中系统级封装(SiP)结构的制作方法之步骤顺序图。
如图7所示的第一实施例的系统级封装(SiP)结构100a的制作方法，包括：在步骤(A-1)(S110A)中，在基材110a上面的一侧安装液晶(LiquidCrystal)120a；在步骤(A-2)(S120A)中，通过粘贴材质部(AttachMaterial)131a而在液晶120a上方粘贴晶粒(Die)130a；在步骤(A-3)(S130A)中，将基材110a于晶粒130a进行引线连结件140而以电性方式连接；以及在步骤(A-4)(S140A)中，在基材110a上方及液晶120a、晶粒130a、引线连结件140a的外部形成成型部150a。
其中，步骤(A-4)(S140A)为止为未形成有焊球的LGA形态，但之后还包括步骤(A-5)，在基材110a下方形成至少一个焊球(Solder ball)160a，从而可以以BGA形态实现。
图8为示意根据本发明的第二实施例中系统级封装(SiP)结构的制作方法之步骤顺序图。
如图8所示的第二实施例的系统级封装(SiP)结构100b的制作方法，包括：在步骤(B-1)(S110B)中，在基材110b上面的一侧安装液晶120b；在步骤(B-2)(S120B)中，在液晶120b的侧部安装无源组件(RLC)170b；在步骤(B-3)(S130B)中，通过粘贴材质部131b而在液晶120b上方粘贴晶粒130b；在步骤(B-4)(S140B)中，将基材110b与晶粒130b进行引线连结件140b而以电性方式连接；以及在步骤(B-5)(S150B)中，在基材110b上方及液晶120b、无源组件170b、晶粒130b、引线连结件140b的外部形成成型部150b。
并且，步骤(B-5)(S150B)为止为未形成有焊球的LGA形态，但之后还包括步骤(B-6)，在基材110b下方形成至少一个焊球160b，从而可以以BGA形态实现。
图9为示意根据本发明的第三实施例中系统级封装(SiP)结构的制作方法之步骤顺序图。
如图9所示的第三实施例的系统级封装(SiP)结构100c的制作方法，包括：在步骤(C-1)(S110C)中，在基材110c上面的一侧安装液晶120c；在步骤(C-2)(S120C)中，在液晶120c的侧部安装无源组件170c；在步骤(C-3)(S130C)中，通过粘贴材质部131c而在液晶120c及无源组件170c上方粘贴晶粒130c；在步骤(C-4)(S140C)中，将基材110c与晶粒130c进行引线连结件140c而以电性方式连接；以及在步骤(C-5)(S150C)中，在基材110c上方及液晶120c、无源组件170c、晶粒130c、引线连结件140c的外部形成成型部150c。
其中，步骤(C-5)(S150C)为止为未形成有焊球的LGA形态，但之后还包括步骤(C-6)，在基材110c下方形成至少一个焊球160c，从而可以以BGA形态实现。
图10为示意根据本发明的第四实施例中系统级封装(SiP)结构的制作方法之步骤顺序图。
如图10所示的第四实施例的系统级封装(SiP)结构100d的制作方法，包括：在步骤(D-1)(S110D)中，在基材110d上面的一侧安装液晶120d；在步骤(D-2)(S120D)中，在液晶120d的侧部安装无源组件170d;在步骤(D-3)(S130D)中，通过粘贴材质部181d而在液晶120d上方粘贴间隙部(Spacer)180d；在步骤(D-4)(S140D)中，通过粘贴材质部131d而在间隙部180d上方粘贴晶粒130d；在步骤(D-5)(S150D)中，将所述基材110d与晶粒130d进行引线连结件140d而以电性方式连接；以及在步骤(D-6)(S160D)中，在基材110d上方及液晶120d、无源组件170d、间隙部180d、晶粒130d、引线连结件140d的外部形成成型部150d。
并且，步骤(D-6)(S160D)为止为未形成有焊球的LGA形态，但之后还包括步骤(D-7)，在基材110d下方形成至少一个焊球160d，从而可以以BGA形态实现。
图11为示意根据本发明的第五实施例中系统级封装(SiP)结构的制作方法之步骤顺序图。
如图11所示的第五实施例的系统级封装(SiP)结构100e的制作方法，包括：在步骤(E-1)(S110E)中，在基材110e上面的一侧安装液晶120e；在步骤(E-2)(S120E)中，在液晶120e的侧部安装无源组件170e；在步骤(E-3)(S130E)中，通过粘贴材质部181e而在液晶120e及无源组件170e上方粘贴间隙部180e；在步骤(E-4)(S140E)中，通过粘贴材质部131e而在间隙部180e上方粘贴晶粒130e；在步骤(E-5)(S150E)中，将基材110e与晶粒130e进行引线连结件140e而以电性方式连接；在步骤(E-6)(S160E)中，在基材110e上方及液晶120e、无源组件170e、间隙部180e、晶粒130e、引线连结件140e的外部形成成型部150e。
其中，步骤(E-6)(S160E)为止为未形成有焊球的LGA形态，但之后还包括步骤(E-7)，在基材110e下方形成至少一个焊球160e，从而可以以BGA形态实现。
根据本发明的第一至第五实施例的系统级封装(SiP)结构100a~100e的制作方法，其粘贴材质部131a~131e及181d~181e是由环氧、聚酰亚胺或两面胶所组成的其中一种。
如上所述，本发明的说明书中对本发明优选的实施例进行说明，但本发明所属的技术领域的技术人员在不超出本发明的范畴的范围内会有多种变换。从而，本发明的权利要求范围并不只限于进行说明的实施例，应该根据后述的权利要求及与其同等的范围而决定。

Claims (18)

1.一种系统级封装结构，其特征在于，所述系统级封装结构包括：基材、位于所述基材上方的液晶、位于所述液晶上方的晶粒、将所述基材的上面与晶粒上面以电性方式连接的引线连结件、以及将所述基材上方及所述液晶、所述晶粒、所述引线连结件的外部进行浇铸的成型部，所述晶粒的下方还包括一用于粘贴于液晶的上方的粘贴材质部。
2.一种系统级封装结构，其特征在于，所述系统级封装结构包括：基材、位于所述基材上方的液晶、位于所述液晶侧部的无源组件、位于所述液晶上方的晶粒、将所述基材的上面与所述晶粒上面以电性方式连接的引线连结件、将所述基材上方及液晶、无源组件、晶粒、引线连结件的外部进行浇铸的成型部，其中所述晶粒的下方还包括一用于粘贴于液晶上方的粘贴材质部。
3.一种系统级封装结构，其特征在于，所述系统级封装结构包括：基材、位于所述基材上方的液晶、位于所述液晶侧部的无源组件、位于所述液晶及无源组件上方的晶粒、将所述基材的上面与晶粒上面以电性方式连接的引线连结件、以及将所述基材上方及液晶、无源组件、晶粒、引线连结件的外部进行浇铸的成型部，其中在所述晶粒的下方还包括一用于粘贴于液晶及无源组件上方的粘贴材质部。
4.一种系统级封装结构，其特征在于，所述系统级封装结构包括：基材、位于所述基材上方的液晶、位于所述液晶侧部的无源组件、位于所述液晶上方的间隙部、位于所述间隙部上方的晶粒、将所述基材的上面与晶粒上面以电性方式连接的引线连结件、以及将所述基材上方及液晶、无源组件、间隙部、晶粒、引线连结件的外部进行浇铸的成型部，其中在所述间隙部的下方还包括一用于粘贴于液晶上方的粘贴材质部，在所述晶粒的下方还包括一用于粘贴于间隙部上方的粘贴材质部。
5.一种系统级封装结构，其特征在于，所述系统级封装结构包括：基材、位于所述基材上方的液晶、位于所述液晶侧部的无源组件、位于所述液晶及无源组件上方的间隙部、位于所述间隙部上方的晶粒、将所述基材的上面与晶粒上面以电性方式连接的引线连结件、以及将所述基材上方及液晶、无源组件、间隙部、晶粒、引线连结件的外部进行浇铸的成型部，其中在所述间隙部的下方还包括一用于粘贴于液晶及无源组件上方的粘贴材质部，在所述晶粒的下方还包括一用于粘贴于间隙部上方的粘贴材质部。
6.如权利要求1至5中的任意一项所述的系统级封装结构，其特征在于，所述粘贴材质部是环氧、聚酰亚胺或两面胶其中一种。
7.如权利要求1至5中的任意一项所述的系统级封装结构，其特征在于，在所述基材的下方还包括至少一个焊球。
8.一种系统级封装结构的制作方法，其特征在于，所述制作方法包括下列步骤：
(A-1)在基材上面的一侧安装液晶；
(A-2)通过粘贴材质部而在所述液晶上方粘贴晶粒；
(A-3)将所述基材与晶粒进行引线连结件而以电性方式连接；以及
(A-4)在所述基材上方及液晶、晶粒、引线连结件的外部形成成型部。
9.如权利要求8所述的系统级封装结构的制作方法，其特征在于，在所述步骤(A-4)之后，还包括步骤(A-5)：在基材下方形成至少一个焊球。
10.一种系统级封装结构的制作方法，其特征在于，所述制作方法包括下列步骤：
(B-1)在基材上面的一侧安装液晶；
(B-2)在所述液晶的侧部安装无源组件；
(B-3)通过粘贴材质部而在所述液晶上方粘贴晶粒；
(B-4)将所述基材与晶粒进行引线连结件而以电性方式连接；以及
(B-5)在所述基材上方及液晶、无源组件、晶粒、引线连结件的外部形成成型部。
11.如权利要求10所述的系统级封装结构的制作方法，其特征在于，在所述步骤(B-5)之后，还包括步骤(B-6)：在基材下方形成至少一个焊球。
12.一种系统级封装结构的制作方法，其特征在于，所述制作方法包括下列步骤：
(C-1)在基材上面的一侧安装液晶；
(C-2)在所述液晶的侧部安装无源组件；
(C-3)通过粘贴材质部而在所述液晶及无源组件上方粘贴晶粒；
(C-4)将所述基材与晶粒进行引线连结件而以电性方式连接；以及
(C-5)在所述基材上方及液晶、无源组件、晶粒、引线连结件的外部形成成型部。
13.如权利要求12所述的系统级封装结构的制作方法，其特征在于，在所述步骤(C-5)之后，还包括步骤(C-6)：在基材下方形成至少一个焊球。
14.一种系统级封装结构的制作方法，其特征在于，所述制作方法包括下列步骤：
(D-1)在基材上面的一侧安装液晶；
(D-2)在所述液晶的侧部安装无源组件；
(D-3)通过粘贴材质部而在所述液晶上方粘贴间隙部；
(D-4)通过粘贴材质部而在所述间隙部上方粘贴晶粒；
(D-5)将所述基材与晶粒进行引线连结件而以电性方式连接；以及
(D-6)在所述基材上方及液晶、无源组件、间隙部、晶粒、引线连结件的外部形成成型部。
15.如权利要求14所述的系统级封装结构的制作方法，其特征在于，在所述步骤(D-6)之后，还包括步骤(D-7)：在基材下方形成至少一个焊球。
16.一种系统级封装结构的制作方法，其特征在于，所述制作方法包括下列步骤：
(E-1)在基材上面的一侧安装液晶；
(E-2)在所述液晶的侧部安装无源组件；
(E-3)通过粘贴材质部而在所述液晶及无源组件上方粘贴间隙部；
(E-4)通过粘贴材质部而在所述间隙部上方粘贴晶粒；
(E-5)将所述基材与晶粒进行引线连结件而以电性方式连接；以及
(E-6)在所述基材上方及液晶、无源组件、间隙部、晶粒、引线连结件的外部形成成型部。
17.如权利要求16所述的系统级封装结构的制作方法，其特征在于，在所述步骤(E-6)之后，还包括步骤(E-7)：在基材下方形成至少一个焊球。
18.如权利要求8、10、12、14、及16中的任意一项所述的系统级封装结构的制作方法，其特征在于，所述粘贴材质部是环氧、聚酰亚胺或两面胶其中一种。
CN2012101910293A 2011-06-15 2012-06-11 系统级封装结构及其制作方法 Pending CN102842540A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110057838 2011-06-15
KR10-2011-0057838 2011-06-15

Publications (1)

Publication Number Publication Date
CN102842540A true CN102842540A (zh) 2012-12-26

Family

ID=47287996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101910293A Pending CN102842540A (zh) 2011-06-15 2012-06-11 系统级封装结构及其制作方法

Country Status (3)

Country Link
KR (1) KR101191075B1 (zh)
CN (1) CN102842540A (zh)
TW (1) TWI553795B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592640B1 (ko) 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102298516B1 (ko) 2020-02-28 2021-09-27 주식회사 웨이브피아 임피던스 매칭 기능이 내장된 허매틱 알에프 칩 패키지용 리드 프레임

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043559A1 (en) * 2004-08-31 2006-03-02 Stats Chippac Ltd. Stacked die packaging and fabrication method
CN1893775A (zh) * 2005-07-06 2007-01-10 三星电子株式会社 在电路板之间设置有电子元件的板组件装置及其制造方法
US20070096282A1 (en) * 2005-10-29 2007-05-03 Stats Chippac Ltd. Integrated circuit package system including high-density small footprint system-in-package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60025720T2 (de) * 1999-06-18 2006-11-09 Hitachi Chemical Co., Ltd. Klebstoff, klebstoffgegenstand, schaltungssubstrat für halbleitermontage mit einem klebstoff und eine halbleiteranordnung die diesen enthält
JP2003003134A (ja) * 2001-06-20 2003-01-08 Japan Gore Tex Inc Ｉｃチップ接着用シートおよびｉｃパッケージ
KR100780690B1 (ko) 2006-03-03 2007-11-30 주식회사 하이닉스반도체 스택 패키지의 제조방법
JP2010010480A (ja) 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2010103802A (ja) 2008-10-24 2010-05-06 Epson Toyocom Corp 電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043559A1 (en) * 2004-08-31 2006-03-02 Stats Chippac Ltd. Stacked die packaging and fabrication method
CN1893775A (zh) * 2005-07-06 2007-01-10 三星电子株式会社 在电路板之间设置有电子元件的板组件装置及其制造方法
US20070096282A1 (en) * 2005-10-29 2007-05-03 Stats Chippac Ltd. Integrated circuit package system including high-density small footprint system-in-package

Also Published As

Publication number Publication date
KR101191075B1 (ko) 2012-10-16
TW201250949A (en) 2012-12-16
TWI553795B (zh) 2016-10-11

Similar Documents

Publication Publication Date Title
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US8237249B2 (en) Stacked multichip package
CN100459122C (zh) 多芯片封装体及其制造方法
US7732901B2 (en) Integrated circuit package system with isloated leads
US7674640B2 (en) Stacked die package system
KR20060096868A (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US20060220208A1 (en) Stacked-type semiconductor device and method of manufacturing the same
CN107768349A (zh) 双面SiP三维封装结构
CN101241904A (zh) 四方扁平无接脚型的多芯片封装结构
US7732252B2 (en) Multi-chip package system incorporating an internal stacking module with support protrusions
US20140071652A1 (en) Techniques for reducing inductance in through-die vias of an electronic assembly
CN101477979A (zh) 多芯片封装体
CN207269022U (zh) 一种引线框架及其芯片倒装封装结构
CN101916735A (zh) 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法
CN102842540A (zh) 系统级封装结构及其制作方法
TW201316462A (zh) 封裝件及其製法
CN202394859U (zh) 半导体封装构造
CN105990298A (zh) 一种芯片封装结构及其制备方法
CN113410215B (zh) 半导体封装结构及其制备方法
CN204011390U (zh) 一种倒装安装芯片的陶瓷封装外壳
US20110291294A1 (en) Multi-Chip Package
CN201845754U (zh) 碳纳米管团簇作为芯片凸点的倒装芯片封装结构
KR20080002449A (ko) 패키지 인 패키지
CN219203162U (zh) 芯片间可互联的堆叠结构
CN219842980U (zh) 高性能互连封装结构、模组及电子产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121226