TWI553715B - 形成方法和製造物品的方法 - Google Patents

形成方法和製造物品的方法 Download PDF

Info

Publication number
TWI553715B
TWI553715B TW104105334A TW104105334A TWI553715B TW I553715 B TWI553715 B TW I553715B TW 104105334 A TW104105334 A TW 104105334A TW 104105334 A TW104105334 A TW 104105334A TW I553715 B TWI553715 B TW I553715B
Authority
TW
Taiwan
Prior art keywords
substrate
electrode
pattern
indication
wafer
Prior art date
Application number
TW104105334A
Other languages
English (en)
Other versions
TW201543556A (zh
Inventor
水谷将樹
森堅一郎
三浦聖也
Original Assignee
佳能股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 佳能股份有限公司 filed Critical 佳能股份有限公司
Publication of TW201543556A publication Critical patent/TW201543556A/zh
Application granted granted Critical
Publication of TWI553715B publication Critical patent/TWI553715B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

形成方法和製造物品的方法
本發明相關於在基板中形成貫通電極的形成方法，及製造物品的方法。
當製造半導體裝置等時，有形成複數個重疊電路圖案層的方法。日本特許公開專利申請案第7-321012號描述當在一基板上形成複數個重疊電路圖案層時所使用的定位方法。
藉由重疊各者包括電路圖案的複數個基板而製造半導體裝置的技術最近已受到關注。在此技術中，在各複數個基板上形成電路圖案，且之後，重疊及接合該複數個基板。在接合該複數個基板後，在各基板中形成電連接基板之電路圖案的貫通電極(直通矽穿孔：TSV)。例如，在第二基板中形成電連接第一基板之電路圖案及接合在第一基板上的第二基板之電路圖案的貫通電極。
然而，當重疊及接合複數個基板時，由於複數個基板之間的重疊誤差、及由接合應力導致的基板形變 等，電路圖案的位置偏差可發生在複數個基板之間。在已發生位置偏差的情形中，若貫通電極基於，例如，第二基板的標示(調正標示)形成，可阻止貫通電極與第一基板的電路圖案(電極墊)接觸。在此情形中，第一基板的電路圖案及第二基板的電路圖案不能電連接。
本發明提供有利於，例如，在基板中形成貫通電極的技術。
根據本發明的一樣態，提供一種形成貫通電極在接合在具有電極墊之第一基板上的第二基板中以將待形成在該第二基板上之圖案電連接至該電極墊的形成方法，該方法包含下列步驟：在該第一基板及該第二基板接合的狀態中，偵測形成在該第一基板上之第一標示的位置及形成在該第二基板上之第二標示的位置；基於在該偵測中偵測之該第一標示的該位置及該第二標示的該位置決定該貫通電極形成在該第二基板中以電連接該圖案至該電極墊的點；及將該貫通電極形成在該決定的點。
本發明之其他特性將從參考該等隨附圖式之示範實施例的以下描述而變得明顯。
1‧‧‧無缺陷晶片
2‧‧‧基板
2a‧‧‧第一基板
2b‧‧‧第二基板
3‧‧‧遮罩
10‧‧‧曝光設備
20a‧‧‧第二表面
20b‧‧‧第一表面
21‧‧‧晶片區域
21a、21a1、21a2、21a3‧‧‧第一晶片區域
21b、21b1、21b2、21b3‧‧‧第二晶片區域
22‧‧‧標示
22a、30a‧‧‧第一標示
22b、30b‧‧‧第二標示
23、23a、29‧‧‧電極墊
23b‧‧‧第二電極墊
24、24a、24b、32‧‧‧預定點
25、25-1、25-2、25-3‧‧‧接合晶片區域
26、33‧‧‧光阻劑
27、27a、27b、34‧‧‧貫通孔
31‧‧‧輔助構件
100‧‧‧照明光學系統
101‧‧‧遮罩台
102‧‧‧投影光學系統
103‧‧‧位置量測單元
104‧‧‧基板夾
105‧‧‧基板台
106‧‧‧對準偵測單元
107‧‧‧控制單元
圖1A係用於解釋藉由重疊複數個基板製造半導體裝置之方法的圖； 圖1B係用於解釋藉由重疊複數個基板製造半導體裝置之方法的圖；圖2係顯示曝光設備之配置的概要圖；圖3係顯示其上形成有電路圖案之一基板的概要圖；圖4係顯示一晶片區域之剖面的剖面圖；圖5係顯示第二基板重疊在第一基板上之範例的圖；圖6A係顯示在第一基板及第二基板接合之後的接合晶片區域之剖面的剖面圖；圖6B係顯示在第一基板及第二基板接合之後的接合晶片區域之剖面的剖面圖；圖7A係顯示當電路圖案的位置偏差發生在第一晶片區域及第二晶片區域之間時在第二基板中形成貫通電極之步驟的剖面圖；圖7B係顯示當電路圖案的位置偏差發生在第一晶片區域及第二晶片區域之間時在第二基板中形成貫通電極之步驟的剖面圖；圖7C係顯示當電路圖案的位置偏差發生在第一晶片區域及第二晶片區域之間時在第二基板中形成貫通電極之步驟的剖面圖；圖8係顯示在第二晶片區域中形成貫通孔之方法的流程圖；圖9A係顯示在重疊及接合第一基板及第二基 板之後的複數個接合晶片區域之剖面的剖面圖；圖9B係顯示在重疊及接合第一基板及第二基板之後的複數個接合晶片區域之剖面的剖面圖；圖9C係顯示在重疊及接合第一基板及第二基板之後的複數個接合晶片區域之剖面的剖面圖；圖10係顯示第二基板重疊在第一基板上之範例的圖；圖11A係顯示在第一基板及第二基板接合之後的接合晶片區域之剖面的剖面圖；圖11B係顯示在第一基板及第二基板接合之後的接合晶片區域之剖面的剖面圖；圖12A係顯示形成在基板上的一晶片區域之剖面的剖面圖；且圖12B係顯示形成在基板上的一晶片區域之剖面的剖面圖。
茲參考該等附隨圖式於下文中描述本發明的範例實施例。須注意相同的參考數字在各該等圖式中指示相同的構件，且將不提供彼等的重複描述。
藉由重疊各者包括電路圖案的複數個基板製造半導體裝置的方法包括晶片至晶片法及晶圓至晶圓法。晶片至晶片法在切割後重疊及接合無缺陷晶片1，如圖1A所示。另一方面，晶圓至晶圓法重疊及接合基板2，如圖 1B所示，然後實施切割。本發明可應用於二方法。在以下實施例中，將描述使用晶圓至晶圓法的範例。
<第一實施例>
在第一實施例中，將描述在接合在包括電極墊之第一基板上的第二基板中形成貫通電極以電連接形成在第二基板上的圖案及第一基板之電極墊的方法。首先，將解釋形成貫通電極之方法的大綱。藉由光微影設備將光阻圖案形成在第二基板的表面(在與第一基板接觸之第一表面的背對側上的第二表面)上。之後，將光阻圖案使用為蝕刻遮罩實施蝕刻處理，從而形成穿透第二基板的貫通孔。以導電材料，諸如，金屬，填充該貫通孔，從而形成貫通電極。例如，將原版的圖案轉移至基板的曝光設備、使用模具將壓印材料形成在基板上的壓印設備、或使用帶電粒子束將圖案形成在基板上的繪圖設備作為光微影設備。在此實施例中，將描述將曝光設備使用為光微影設備的範例。
將參考圖2解釋使用在此實施例中的曝光設備10。圖2係顯示曝光設備10之配置的概要圖。曝光設備10能包括，例如，照明光學系統100、遮罩台101、投影光學系統102、基板夾104、基板台105、位置量測單元103、對準偵測單元106、及控制單元107。控制單元107包括，例如，CPU、及記憶體等，並控制將形成在遮罩3上的圖案轉移至基板2的處理(曝光基板2的處理)。
照明光學系統100使用從光源(未圖示)發射的 光均勻地照明保持在遮罩台101上的遮罩3。投影光學系統102具有預定放大率(例如，1/2x)，並將形成在遮罩3上的圖案投影至基板2。基板夾104保持基板2。基板台105組態以機器地保持基板夾104並在垂直於投影光學系統102之光學軸的方向上(X及Y方向)移動。位置量測單元103包括，例如，雷射干涉儀並量測基板台105的位置。雷射干涉儀以雷射光束照射設置在基板台105上的反射板(未圖示)，並基於由該反射板反射的雷射光束偵測基板台105與基準位置的位移。位置量測單元103基於由雷射干涉儀偵測的位移取得基板台105的目前位置。對準偵測單元106偵測形成在基板2上之標示(調正標示)的位置。在第一實施例中，對準偵測單元106在第一基板及第二基板接合的狀態中使用發射通過第二基板的光，諸如，紅外光，偵測形成在第一基板上之標示的位置及形成在第二基板上之標示的位置。控制單元107基於藉由對準偵測單元106偵測之第一標示的位置及第二標示的位置控制投影光學系統102的投影放大率或基板台105的移動，從而控制遮罩3及基板2之間的對準。
圖3係顯示其上形成有電路圖案之一基板2(例如，第一基板)的概要圖。複數個晶片區域21在上述處理中形成在基板2上。將在稍後處理的對準中使用的標示22及電極墊23形成在各晶片區域21中。在圖3中，將一標示22設置在各晶片區域21中。然而，本發明未受限於此，並可將複數個標示22設置在各晶片區域21中。 為了描述方便，圖3僅描繪作為形成在各晶片區域中的電路圖案之待連接至貫通電極的電極墊23。圖4係顯示一晶片區域21之剖面的剖面圖。在晶片區域21中，標示22及電極墊23形成在基板2上，如圖4所示。
曝光設備10導致對準偵測單元106偵測形成在基板2上的複數個晶片區域21各者中之標示22的位置。曝光設備10導致控制單元107計算整體基板與複數個晶片區域21各者中的標示22之位置的位置誤差、旋轉誤差、及放大率誤差。曝光設備10基於如此計算的位置誤差、旋轉誤差、及放大率誤差控制投影光學系統102的投影放大率或基板台105的移動，從而對準基板2及遮罩3使得誤差落在可允許範圍內。若複數個標示22形成在各晶片區域21中，曝光設備10導致對準偵測單元106偵測各晶片區域21中的該複數個標示22的位置。此使獨立計算各晶片區域21的位置誤差、旋轉誤差、及放大率誤差變得可能。
[範例1]
將描述將各者包括電路圖案的複數個基板2重疊及接合的範例。此處將描述重疊及接合各者包括尺寸相同之複數個晶片區域21的二個基板2(第一基板2a及第二基板2b)的範例。圖5係顯示第二基板2b重疊在第一基板2a上之範例的圖。將各者包括作為電路圖案之標示(第一標示22a)及電極墊23a的複數個晶片區域21(在下文中稱為 第一晶片區域21a)形成在第一基板2a上。將各者包括作為電路圖案之標示(第二標示22b)的複數個晶片區域21(在下文中稱為第二晶片區域21b)形成在第二基板2b上。第二基板2b重疊及接合在第一基板2a上，使得在具有電路圖案之表面(第二表面)的背對側上的該表面(第一表面)與第一基板2a接觸。藉由接合第一基板2a及第二基板2b而使第一晶片區域21a及第二晶片區域21b重疊的區域將稱為接合晶片區域25。圖5描繪第二基板2b之第二表面上的預定點24，若沒有位置偏差發生在第一基板2a及第二基板2b之間，貫通電極應在該處形成。預定點24基於第二標示22b的位置決定。沒有標示等設置在各預定點24。在貫通電極形成之後，圖案(導電層)能在基於第二標示22b的位置定位的同時形成。
將描述在重疊及接合第一基板2a及第二基板2b之後，在第二晶片區域21b中形成貫通電極的方法。圖6A及6B係顯示在接合第一基板2a及第二基板2b之後的接合晶片區域25之剖面的剖面圖。如上文所述，第一標示22a及電極墊23a形成在第一基板2a的第一晶片區域21a中，且第二標示22b形成在第二基板2b的第二晶片區域21b中。如圖6A所示，若沒有位置偏差發生在第一晶片區域21a及第二晶片區域21b之間，控制單元107導致對準偵測單元106偵測第二標示22b的位置，並基於第二標示22b的位置決定預定點24。控制單元107僅在預定點24對供應至第二晶片區域21b的光阻劑26實 施曝光處理。藉由顯影處理移除在預定點24之已受曝光處理的光阻劑，並形成僅在預定點24具有開口的光阻圖案。當將光阻圖案使用為蝕刻遮罩實施蝕刻處理時，能在第二基板2b的第二晶片區域21b中形成與第一晶片區域21a中的電極墊23a連通的貫通孔27，如圖6B所示。以導電材料，諸如，金屬，填充形成在第二晶片區域21b中的貫通孔27，從而形成貫通電極。
然而，當重疊及接合複數個基板時，由於複數個基板之間的重疊誤差、及由接合應力導致的基板形變等，電路圖案的位置偏差可發生在複數個基板2之間。圖7A至7C係顯示當電路圖案的位置偏差發生在第一晶片區域21a及第二晶片區域21b之間時在第二基板2b中形成貫通電極之步驟的剖面圖。假設電路圖案的位置偏差發生在第一晶片區域21a及第二晶片區域21b之間，如圖7A所示。在此情形中，例如，若預定點24係基於形成在第二基板2b上的第二標示22b決定，且貫通孔27在預定點24形成，貫通孔27可能無法與第一晶片區域21a中的電極墊23a連通，如圖7B所示。亦即，藉由以導電材料填充貫通孔27而形成的貫通電極可能無法與電極墊23a電接觸。在此情形中，不可能電連接第一晶片區域21a中的電極墊23a及形成在第二基板2b上的圖案(導電層)。
根據第一實施例的曝光設備10基於藉由對準偵測單元106偵測的第一標示22a的位置及第二標示22b的位置得到第一晶片區域21a(第一基板2a)及第二晶片區 域21b(第二基板2b)之間的位置偏差量。基於得到的位置偏差量，曝光設備10決定形成貫通電極以使形成在第二基板2b上的圖案與第一晶片區域21a中的電極墊23a電接觸的該點，並針對該點實施曝光處理。藉由顯影處理移除在該點之已受曝光處理的光阻劑26，並形成僅在該點具有開口的光阻圖案。當將光阻圖案使用為蝕刻遮罩實施蝕刻處理時，能在第二晶片區域21b中形成與第一晶片區域21a中的電極墊23a連通的貫通孔27，如圖7C所示。以導電材料，諸如金屬，填充形成在第二晶片區域21b中的貫通孔27，從而形成與第一晶片區域21a中的電極墊23a電接觸的貫通電極。
其次將參考流程圖描述在第二晶片區域21b中形成貫通孔27a的方法。圖8係顯示在第二晶片區域21b中形成貫通孔27之方法的流程圖。在步驟S11中，曝光設備10的對準偵測單元106偵測第一標示22a的位置及第二標示22b的位置。例如，藉由與裝置座標系統之原點的距離表示藉由對準偵測單元106偵測之第一標示22a的位置及第二標示22b的位置。在下文中，第一標示22a的位置將參照為△D1，且第二標示22b的位置將參照為△D2。在步驟S12中，曝光設備10的控制單元107基於在步驟S11中偵測的第二標示22b的位置△D2決定若沒有位置偏差發生在第一晶片區域21a及第二晶片區域21b之間，貫通孔27應在該處形成的預定點24。此處決定的預定點24具有相關於第一晶片區域21a中的電極墊23a在 X及Y方向上的位置偏差，如圖7A所示。
在步驟S13中，曝光設備10的控制單元107基於第一標示22a的位置△D1及第二標示22b的位置△D2得到第一晶片區域21a及第二晶片區域21b之間的位置偏差量。該位置偏差量係藉由，例如，△D1+△D2而得到。在步驟S14中，曝光設備10的控制單元107基於第一晶片區域21a及第二晶片區域21b之間的位置偏差量決定形成貫通電極以電連接電極墊23a及形成在第二基板2b上之圖案的該點。基於在步驟S13得到的位置偏差量將形成貫通電極的該點決定為從在步驟S12中決定的預定點24偏移的點。將位置偏差量的一半使用為從與預定點24的偏移量。在此情形中，藉由△D=(△D1+△D2)/2得到與預定點24的偏移量△D。可將藉由將各位置偏差量乘以基於形成在第二基板2b上之圖案的尺寸對第一晶片區域21a中之電極墊23a的尺寸之比率的各權重而得到的量使用為與預定點24的偏移量。在此情形中，例如，若第一晶片區域21a中的電極墊23a具有形成在第二基板2b上之圖案的尺寸二倍大的尺寸，藉由△D=△D1×(1/3)+△D2×(2/3)得到與預定點24的偏移量△D。
在步驟S15中，曝光設備10對在步驟S14中決定的點實施曝光處理。且，顯影設備對已受曝光處理的光阻劑26實施顯影處理。因此能將具有在步驟S14決定之該點的開口的光阻圖案形成在第二晶片區域21b中。在步驟S16中，蝕刻設備將在步驟S15中形成的光阻圖案使 用為蝕刻遮罩實施蝕刻處理。與第一晶片區域21a中的電極墊23a連通的貫通孔27因此能形成在第二晶片區域21b中，如圖7C所示。當貫通孔27根據圖8的流程圖形成時，第一晶片區域21a中的電極墊23a及形成在第二基板2b上的圖案能經由藉由以導電材料填充貫通孔27而形成的貫通電極電連接。
若在一個接合晶片區域25中偵測到複數個標示22的位置，能將旋轉偏差△Drot及放大率偏差△Dmag得到為與接合晶片區域25中的預定點24的偏移量。例如，對準偵測單元106偵測設置在第一基板2a之各第一晶片區域21a中的第一標示22a(b1、b2、b3...)的位置(△Db1、△Db2、△Db2...)。係數係藉由最小平方近似法從第一標示22a的位置得到，並計算第一基板2a之各第一晶片區域21a的旋轉偏差△Db_rot及放大率偏差△Db_mag。以相似方式，偵測設置在第二基板2b之各第二晶片區域21b中的第二標示22b(t1、t2、t3...)。係數係藉由最小平方近似法從第二標示22b的位置得到，並計算第二基板2b之各第二晶片區域21b的旋轉偏差△Dt_rot及放大率偏差△Dt_mag。
若形成在第二基板2b之圖案的尺寸與第一晶片區域21a中之電極墊23a的尺寸幾乎相同，接合晶片區域25的旋轉偏差△Drot能藉由△Drot=(△Db_rot+△Dt_rot)/2得到。相似地，接合晶片區域25的放大率偏差△Dmag能藉由△Dmag=(△Db_mag+△Dt_mag)/2得到。或者，假設，例如，第一晶片區域21a中的電極墊23a的尺寸係形成在第二基板 2b上之圖案的尺寸的二倍大。在此情形中，接合晶片區域25的旋轉偏差△Drot能藉由△Drot=△Db_rot×(1/3)+△Dt_rot×(2/3)得到。相似地，接合晶片區域25的放大率偏差△Dmag能藉由△Dmag=△Dd_mag×(1/3)+△Dt_mag×(2/3)得到。
如上文所述，若旋轉偏差發生在第一晶片區域21a及第二晶片區域21b之間，曝光處理在僅藉由上述旋轉偏差△Drot旋轉基板之後實施。若放大率偏差發生在第一晶片區域21a及第二晶片區域21b之間，曝光處理在僅藉由上述放大率偏差△Dmag改變投影光學系統102的投影放大率之後實施。
[範例2]
將描述在接合第一基板2a及第二基板2b之後，當電路圖案的不同位置偏差已發生在複數個接合晶片區域25之間時，在第二基板2b中形成貫通電極的方法。圖9A至圖9C係顯示在重疊及接合第一基板2a及第二基板2b之後的複數個(三個)接合晶片區域25-1至25-3之剖面的剖面圖。如圖9A所示，接合晶片區域25-1具有第一晶片區域21a1及第二晶片區域21b1，且第一晶片區域21a1具有相關於第二晶片區域21b1在-X方向上的位置偏差。相似地，接合晶片區域25-3具有第一晶片區域21a3及第二晶片區域21b3，且第一晶片區域21a3具有相關於第二晶片區域21b3在-X方向上的位置偏差。另一方面，接合晶片區域25-2具有第一晶片區域21a2及第二晶片區域21b2， 且第一晶片區域21a2具有相關於第二晶片區域21b2在+X方向上的位置偏差。
在此狀況中，假設形成貫通電極的點係基於第一晶片區域21a1及第二晶片區域21b1之間的位置偏差量及第一晶片區域21a3及第二晶片區域21b3之間的位置偏差量決定的情形。在此情形中，在接合晶片區域25-1及25-3中，能形成貫通電極以電連接形成在第二晶片區域21b中的圖案及第一晶片區域21a中的電極墊23a，如圖9B所示。然而，在接合晶片區域25-2中，貫通電極在與第一晶片區域21a2及第二晶片區域21b2間之位置偏差的方向相反之方向上偏移的點形成。因此不可能經由貫通電極電連接形成在第二晶片區域21b2中的圖案及第一晶片區域21a2中的電極墊23a。亦即，在此種情形中，若貫通電極係藉由從各接合晶片區域25的位置偏差量得到整體基板的位置偏差等而形成，能存在電極墊23a及形成在第二晶片區域21b中的圖案不被電連接的接合晶片區域。因此，針對複數個接合晶片區域25之間的位置偏差發生在不同方向上的基板2，實施對準量測的接合晶片區域25的數量增加，以不僅計算1階誤差分量，諸如，位置誤差、旋轉誤差、及放大率誤差，而也計算更高階誤差分量。或者，對準量測對所有接合晶片區域25實施，並得到各接合晶片區域25的位置誤差等以形成貫通電極。此使形成貫通電極以在所有接合晶片區域25中連接形成在第二晶片區域21b中的圖案及第一晶片區域21a中的電極 墊23a變得可能，如圖9C所示。
<第二實施例>
在第二實施例中，將描述第二基板2b重疊及接合在第一基板2a上使得具有電路圖案之第一基板2a的表面與具有電路圖案之第二基板2b的表面接觸的範例。圖10係顯示第二基板2b重疊在第一基板2a上之範例的圖。將各者包括作為電路圖案之第一標示22a及電極墊(第一電極墊23a)的複數個晶片區域21(在下文中稱為第一晶片區域21a)形成在第一基板2a上。將各者包括作為電路圖案之第二標示22b及電極墊(第二電極墊23b)的複數個晶片區域21(在下文中稱為第二晶片區域21b)形成在第二基板2b上。第二基板2b重疊及接合在第一基板2a上，使得具有電路圖案的表面(第一表面)與第一基板2a接觸。
其次將描述在重疊及接合第一基板2a及第二基板2b之後，在第二晶片區域21b中形成貫通電極的方法。圖11A及11B係顯示在接合第一基板2a及第二基板2b之後的接合晶片區域25之剖面的剖面圖。如上文所述，第一標示22a及第一電極墊23a形成在第一基板2a的第一晶片區域21a中。第二標示22b及第二電極墊23b形成在第二基板2b的第二晶片區域21b中。圖11A及11B描繪在第二基板2b之第一表面的背對側上之第二表面上的預定點24a及24b，若沒有位置偏差發生在第一基板2a及第二基板2b之間，貫通電極應在該等點形成。沒 有標示等設置在預定點24a及24b。在貫通電極的形成之後，圖案(導電層)能在基於第一標示22a的位置及第二標示22b的位置定位的同時形成。
例如，假設沒有位置偏差發生在第一晶片區域21a及第二晶片區域21b之間的情形。在此情形中，曝光設備10(控制單元107)導致對準偵測單元106偵測第一標示22a的位置及第二標示22b之位置的其中一者，並基於偵測結果決定預定點24a及24b，如圖11A所示。控制單元107僅在預定點24a及24b對供應至第二晶片區域21b的光阻劑26實施曝光處理。在預定點24a及24b的曝光處理能使用一遮罩實施。藉由顯影處理移除已受曝光處理之在預定點24a及24b的光阻劑26，並形成僅在預定點24a及24b具有開口的光阻圖案。當將光阻圖案使用為蝕刻遮罩實施蝕刻處理時，與第一電極墊23a連通的貫通孔及與第二電極墊23b連通的貫通孔能形成在第二基板2b的第二晶片區域21b中。以導電材料，諸如，金屬，填充形成在第二晶片區域21b中的貫通孔，從而形成貫通電極。
然而，當重疊及接合複數個基板2時，由於複數個基板之間的重疊誤差、及由接合應力導致的基板形變等，電路圖案的位置偏差可發生在複數個基板2之間。假設在已發生此種位置偏差的狀況中，預定點24a及24b係基於，例如，第二標示22b決定，且貫通電極在所決定之預定點24a及24b形成的情形。在此情形中，雖然形成 在預定點24b的貫通電極與第二電極墊23b接觸，形成在預定點24a的貫通電極可能無法與第一電極墊23a接觸。相似地假設預定點係基於第一標示22a決定，且貫通電極在預定點形成的情形。在此情形中，雖然形成在預定點24a的貫通電極與第一電極墊23a接觸，形成在預定點24b的貫通電極可能無法與第二電極墊23b接觸。
在第二實施例中，曝光設備10基於藉由對準偵測單元106偵測的第一標示22a的位置及第二標示22b的位置得到第一晶片區域21a(第一基板2a)及第二晶片區域21b(第二基板2b)之間的位置偏差量。基於得到的位置偏差量，曝光設備10決定形成貫通電極以使形成在第二基板2b上的圖案與第一電極墊23a及第二電極墊23b電接觸的點，並針對該等點實施曝光處理。藉由顯影處理移除在該等點之已受曝光處理的光阻劑26，並形成僅在該等點具有開口的光阻圖案。當將光阻圖案使用為蝕刻遮罩實施蝕刻處理時，與第一電極墊23a連通的貫通孔27a及與第二電極墊23b連通的貫通孔27b能形成在第二晶片區域21b中，如圖11B所示。以導電材料，諸如，金屬，填充形成在第二晶片區域21b中的貫通孔27a及27b，從而形成與第一電極墊23a電接觸的貫通電極及與第二電極墊23b電接觸的貫通電極。
例如，曝光設備10的對準偵測單元106偵測第一標示22a的位置△D1及第二標示22b的位置△D2。控制單元107得到第一晶片區域21a及第二晶片區域21b之 間的位置偏差量(△D1+△D2)。基於第一晶片區域21a及第二晶片區域21b之間的位置偏差量，控制單元107決定形成貫通電極以電連接形成在第二基板2b上的圖案至第一電極墊23a及第二電極墊23b的點。將形成貫通電極的各點決定為基於與預定點的位置偏差量偏移的點，該預定點係若沒有位置偏差發生在第一晶片區域21a及第二晶片區域21b之間，貫通電極應形成於其的點。如第一實施例，能將位置偏差量的一半或藉由將位置偏差量乘以形成在第二基板2b上之圖案的尺寸對第一電極墊23a(第二電極墊23b)之尺寸的比率而得到的量使用為與預定點的偏移量。對如此決定的點實施曝光處理以形成貫通孔27a及27b，從而在第二晶片區域21b中形成電連接至第一電極墊23a的貫通電極及電連接至第二電極墊23b的貫通電極。在第二實施例中，形成貫通電極的各點係藉由基於位置偏差量將其從預定點偏移而決定。然而，本發明並未受限於此。例如，形成貫通電極的各點可藉由基於位置偏差量改變投影光學系統102的投影放大率或可藉由與預定點的偏移量及投影光學系統102的投影放大率二者而決定。
<第三實施例>
在第三實施例中，將描述貫通電極形成在包括具有電極墊29的第一表面20b及具有圖案之第二表面20a的基板2中，使得第一表面20b上的電極墊29及形成在第二表面20a上的圖案電連接的範例。首先將描述製造基板2 的方法。在將電極墊29及第一標示30a在第一表面20b上形成為電路圖案之後，研磨在第一表面20b之背對側上的第二表面20a以薄化基板2。在基板2甚薄的情形中，能變得難以對基板2實施包括曝光處理的各種處理。因此，將組態成輔助基板2的輔助構件31(支撐基板)接合成與基板2的第一表面20b接觸。包括第二標示30b的電路圖案形成在輔助構件31接合至其之基板2的第二表面20a上。
其次將描述在包括各者具有電路圖案之第一表面20b及第二表面20a的基板2中形成貫通電極的方法。圖12A及12B係顯示形成在基板2上的一晶片區域21之剖面的剖面圖。如上文所述，第一標示30a及電極墊29形成在晶片區域21中的第一表面20b上，且第二標示30b形成在第二表面20a上。圖12A及12B描繪第二表面20a上的預定點32，若沒有位置偏差發生在第一表面20b及第二表面20a之間，貫通電極應在該預定點形成。預定點32係基於形成在第二表面20a上之第二標示30b的位置決定。然而，沒有標示等設置在預定點32。在貫通電極形成之後，圖案(導電層)能在基於第二標示30b的位置定位的同時形成。
例如，當沒有電路圖案的位置偏差發生在第一表面20b及第二表面20a之間時，曝光設備10(控制單元107)導致對準偵測單元106偵測第二標示30b的位置，並基於偵測結果決定預定點32。控制單元107僅在預定 點32對供應至第二表面20a的光阻劑33實施曝光處理。藉由顯影處理移除在預定點32之已受曝光處理的光阻劑33，並形成僅在預定點32具有開口的光阻圖案。當將光阻圖案使用為蝕刻遮罩實施蝕刻處理時，能在基板2中形成與第一表面20b上的電極墊29連通的貫通孔。以導電材料，諸如，金屬，填充形成在基板2中的貫通孔，從而形成貫通電極。
然而，由於第一表面20b及第二表面20a之間的對準誤差、及當接合基板2至輔助構件31時由接合應力導致的基板2的變形等，電路圖案的位置偏差可發生在第一表面20b及第二表面20a之間。因此，當預定點32基於第二標示30b的位置決定，且貫通電極在預定點32形成時，貫通電極可能無法與第一表面20b上的電極墊29接觸。在第三實施例中，曝光設備10基於藉由對準偵測單元106偵測之第一標示30a的位置及第二標示30b的位置得到第一表面20b及第二表面20a之間的電路圖案的位置偏差。基於已得到的位置偏差量，曝光設備10決定形成貫通電極以使形成在第二表面20a上的圖案與第一表面20b上的電極墊29電接觸的點。
例如，曝光設備10的對準偵測單元106偵測第一標示30a的位置△D1及第二標示30b的位置△D2。控制單元107得到第一表面20b及第二表面20a之間的位置偏差量(△D1+△D2)。基於第一表面20b及第二表面20a之間的位置偏差量，曝光設備的控制單元107決定形成貫通 電極以電連接形成在第二表面20a上的圖案至第一表面20b上之電極墊29的點。將形成貫通電極的點決定為基於與預定點32的位置偏差量偏移的點，該預定點係若沒有位置偏差發生在第一表面20b及第二表面20a之間，貫通電極應形成於其的點。如第一實施例，能將位置偏差量的一半或藉由將位置偏差量乘以形成在第二表面20a上之圖案的尺寸對第一表面20b上之電極墊29的尺寸的比率而得到的量使用為與預定點32的偏移量。對如此決定的點實施曝光處理以形成貫通電極，從而形成與第一表面20b上的電極墊29連通的貫通孔34，如圖12B所示。以導電材料，諸如，金屬，填充貫通孔34，從而形成電連接至電極墊29的貫通電極。
<製造物品之方法的實施例>
根據本發明的實施例之製造物品的方法適於製造物品，例如，電子裝置，諸如，半導體裝置或具有微結構的元件。根據實施例之製造物品的方法包括使用上述貫通電極形成方法在基板中形成貫通電極的步驟，及處理在上述步驟中將貫通電極形成於其中的該基板的步驟。該製造方法也包括其他已知處理(氧化、沈積、氣相沈積、摻雜、平坦化、蝕刻、光阻移除、切塊、壓焊、及封裝)。根據實施例之製造物品的方法在物品之效能、品質、生產性、及製造成本的至少一者上優於習知方法。
在本發明已參考模範實施例描述的同時，待 理解本發明並未受限於該等已揭示的模範實施例。下文之申請專利範圍待受最廣泛之解釋以包含所有此種修改及等效結構與功能。

Claims (12)

  1. 一種形成貫通電極在接合在具有電極墊之第一基板上的第二基板中以使待形成在該第二基板上之圖案經由該貫通電極電連接至該電極墊的方法，該第一基板具有第一標示，該第二基板具有第二標示，該方法包含下列步驟：在該第一基板及該第二基板接合的狀態中，偵測該第一基板之該第一標示的位置及該第二基板之該第二標示的位置，其中該第一標示的該位置係使用傳輸通過該第二基板的光偵測；基於在該偵測中偵測之該第一標示的該位置及該第二標示的該位置決定該貫通電極形成在該第二基板中以電連接該圖案至該電極墊的點；及將該貫通電極形成在該決定的點。
  2. 如申請專利範圍第1項的方法，其中在該決定中，該第一基板及該第二基板之間的位置偏差量係基於該第一標示之該位置及該第二標示的該位置得到，並將從預定點偏移該位置偏差量之一半的位置決定為形成該貫通電極的該點。
  3. 如申請專利範圍第1項的方法，其中在該決定中，該第一基板及該第二基板之間的位置偏差量係基於該第一標示之該位置及該第二標示的該位置得到，並將從預定點偏移從該第一標示之位置偏差量、第二標示的位置偏差量、該圖案之尺寸、及該墊的尺寸得到之量的位置決定為形成該貫通電極的該點。
  4. 如申請專利範圍第1項的方法，其中該第二基板包括接合在該第一基板上的第一表面，及背對該第一表面的第二表面，及該第二標示佈置在該第二表面上。
  5. 如申請專利範圍第4項的方法，更包含將該圖案形成在該第二基板的該第二表面上的步驟，其中該圖案基於該第二標示之該位置而定位。
  6. 如申請專利範圍第1項的方法，其中該第二基板包括接合在該第一基板上的第一表面，及背對該第一表面的第二表面，及該第二標示佈置在該第一表面上，及其中該方法更包含將該圖案形成在該第二表面上的步驟。
  7. 如申請專利範圍第6項的方法，其中在該偵測步驟中，第二標示的該位置係使用傳輸通過該第二基板的光偵測。
  8. 如申請專利範圍第7項的方法，更包含將該圖案形成在該第二基板的該第二表面上的步驟，其中該圖案藉由基於該第二標示之該位置而定位。
  9. 一種形成貫通電極在包括具有電極墊的第一表面及待形成圖案於其上之第二表面的基板中以使該圖案經由該貫通電極電連接至該電極墊的方法，該第一基板具有第一標示，該第二基板具有第二標示，該方法包含下列步驟：偵測該第一表面之該第一標示的位置及該第二表面之 該第二標示的位置，其中該第一標示的該位置係使用傳輸通過該第二基板的光偵測；基於在該偵測中偵測之該第一標示的該位置及該第二標示的該位置決定該貫通電極形成在該基板中以電連接該圖案至該電極墊的點；及將該貫通電極形成在該決定的點。
  10. 如申請專利範圍第9項的方法，其中將組態成輔助該基板的輔助構件接合至該第一表面。
  11. 一種製造物品的方法，該方法包含下列步驟：將貫通電極形成在接合在具有電極墊之第一基板上的第二基板中以使待形成在該第二基板上之圖案經由該貫通電極電連接至該電極墊，該第一基板具有第一標示，該第二基板具有第二標示；將該圖案形成在具有該貫通電極的該第二基板上；及處理具有該貫通電極及該圖案的該基板，其中該形成該貫通電極包括：在該第一基板及該第二基板接合的狀態中，偵測該第一基板之該第一標示的位置及該第二基板之該第二標示的位置，其中該第一標示的該位置係使用傳輸通過該第二基板的光偵測；基於在該偵測中偵測之該第一標示的該位置及該第二標示的該位置決定該貫通電極形成在該第二基板中以電連接該圖案至該電極墊的點；及將該貫通電極形成在該決定的點。
  12. 一種製造物品的方法，該方法包含下列步驟：將貫通電極形成在包括具有電極墊的第一表面及待形成圖案於其上之第二表面的基板中以使該圖案經由該貫通電極電連接至該電極墊，該第一基板具有第一標示，該第二基板具有第二標示；將該圖案形成在具有該貫通電極的該基板上；及處理具有該貫通電極及該圖案的該基板，其中該形成該貫通電極包括：偵測該第一基板之該第一標示的位置及該第二基板之該第二標示的位置，其中該第一標示的該位置係使用傳輸通過該第二基板的光偵測；基於在該偵測中偵測之該第一標示的該位置及該第二標示的該位置決定該貫通電極形成在該第二基板中以電連接該圖案至該電極墊的點；及將該貫通電極形成在該決定的點。
TW104105334A 2014-03-11 2015-02-16 形成方法和製造物品的方法 TWI553715B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014048070A JP6363854B2 (ja) 2014-03-11 2014-03-11 形成方法、および物品の製造方法

Publications (2)

Publication Number Publication Date
TW201543556A TW201543556A (zh) 2015-11-16
TWI553715B true TWI553715B (zh) 2016-10-11

Family

ID=54069673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105334A TWI553715B (zh) 2014-03-11 2015-02-16 形成方法和製造物品的方法

Country Status (4)

Country Link
US (1) US9564374B2 (zh)
JP (1) JP6363854B2 (zh)
KR (1) KR101827597B1 (zh)
TW (1) TWI553715B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016002251A1 (de) 2016-02-26 2017-08-31 Tts Marine Gmbh Verfahren zum Handhaben von Decksgeschirr auf Schiffen sowie eine Winde für Decksgeschirr von Schiffen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201332043A (zh) * 2011-12-02 2013-08-01 Kobe Steel Ltd 貼合基板之旋轉偏移量計測裝置、貼合基板之旋轉偏移量計測方法及貼合基板之製造方法
TW201438186A (zh) * 2013-02-13 2014-10-01 Qualcomm Inc 用於直接層疊式整合裝置的雙基板功率分配和熱解決方案

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136896A (ja) * 1985-12-11 1987-06-19 日本電気株式会社 高密度多層基板の位置合せマ−ク検出方法
JP3284641B2 (ja) * 1992-09-03 2002-05-20 ソニー株式会社 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法
JPH06244073A (ja) * 1993-02-17 1994-09-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3402750B2 (ja) * 1994-05-25 2003-05-06 キヤノン株式会社 位置合わせ方法及びそれを用いた素子の製造方法
JP2000183492A (ja) * 1998-12-15 2000-06-30 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP4798891B2 (ja) * 2000-09-21 2011-10-19 キヤノン株式会社 露光装置及びデバイス製造方法
JP2003115661A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 多層回路基板の製造方法
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
JP2004158715A (ja) * 2002-11-07 2004-06-03 Fujikura Ltd 両面プリント基板の作製方法
US7629697B2 (en) * 2004-11-12 2009-12-08 Asml Netherlands B.V. Marker structure and method for controlling alignment of layers of a multi-layered substrate
JP4694305B2 (ja) * 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP5078687B2 (ja) * 2007-03-22 2012-11-21 日本特殊陶業株式会社 多層配線基板の製造方法
TWI533394B (zh) * 2007-06-21 2016-05-11 尼康股份有限公司 Conveying method and conveying device
CN101779270B (zh) * 2007-08-10 2013-06-12 株式会社尼康 基板贴合装置及基板贴合方法
JP5264332B2 (ja) * 2008-07-09 2013-08-14 ラピスセミコンダクタ株式会社 接合ウエハ、その製造方法、及び半導体装置の製造方法
JP5424024B2 (ja) * 2009-04-07 2014-02-26 株式会社目白プレシジョン 投影露光装置のアライメント方法
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
KR101854177B1 (ko) * 2012-02-17 2018-06-20 덕터 요한네스 하이덴하인 게엠베하 부품에 대한 가공 기구 위치 정렬 장치 및 방법
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8821659B2 (en) * 2012-05-14 2014-09-02 Asm Technology Singapore Pte Ltd Apparatus and method for real-time alignment and lamination of substrates
JP5876000B2 (ja) * 2012-06-11 2016-03-02 株式会社新川 ボンディング装置およびボンディング方法
JP2014022625A (ja) * 2012-07-20 2014-02-03 Fujikura Ltd プリント配線基板及びその製造方法
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201332043A (zh) * 2011-12-02 2013-08-01 Kobe Steel Ltd 貼合基板之旋轉偏移量計測裝置、貼合基板之旋轉偏移量計測方法及貼合基板之製造方法
TW201438186A (zh) * 2013-02-13 2014-10-01 Qualcomm Inc 用於直接層疊式整合裝置的雙基板功率分配和熱解決方案

Also Published As

Publication number Publication date
JP2015173179A (ja) 2015-10-01
US20150262890A1 (en) 2015-09-17
KR101827597B1 (ko) 2018-02-08
JP6363854B2 (ja) 2018-07-25
US9564374B2 (en) 2017-02-07
TW201543556A (zh) 2015-11-16
KR20150106341A (ko) 2015-09-21

Similar Documents

Publication Publication Date Title
JP5359873B2 (ja) 基板貼り合わせ方法、位置決め方法、積層基板製造装置、位置決め装置及び露光装置
US7494830B2 (en) Method and device for wafer backside alignment overlay accuracy
KR100715280B1 (ko) 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
JP2014229883A (ja) インプリント方法、インプリント装置及びデバイス製造方法
TW201249647A (en) Imprint method and apparatus
TWI715770B (zh) 偏移值之決定方法、圖案之形成方法、微型裝置和微型元件之製造方法及記憶媒體
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
JP2018072541A (ja) パターン形成方法、基板の位置決め方法、位置決め装置、パターン形成装置、及び、物品の製造方法
TWI502289B (zh) 曝光設備、校正方法及製造物品之方法
CN110554581B (zh) 一种双面套刻误差校准方法及光刻装置
TWI553715B (zh) 形成方法和製造物品的方法
TWI509733B (zh) 基板處理裝置、微影裝置及物品的製造方法
JP3962736B2 (ja) 露光装置およびデバイス製造方法
JPH1197342A (ja) 位置合わせ方法
JP2006140300A (ja) 半導体装置、ウェーハ及び半導体装置の製造方法
JP2007194357A (ja) 重ね合わせマークおよびその製造方法
JPH1174189A (ja) マスクの位置ずれ検出用マーク
WO1997050121A1 (fr) Procede servant a transferer une configuration de conducteurs sur un substrat, masque utilise dans ce procede et substrat
KR100298193B1 (ko) 웨이퍼의수평정렬을위한레티클
JP4007343B2 (ja) フィルムキャリアへの導体パターンの転写方法及びフィルムキャリア
JP2005274687A (ja) 露光装置及び位置合わせ方法
KR100349106B1 (ko) 반도체 미세 패턴 변위 측정 방법
JP2004031542A (ja) 半導体装置の製造方法
KR20080095608A (ko) 반도체 장치의 오버레이 버니어 및 이의 형성 방법
JP2000188249A (ja) 露光装置およびデバイス製造方法