JPH06244073A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06244073A
JPH06244073A JP5028169A JP2816993A JPH06244073A JP H06244073 A JPH06244073 A JP H06244073A JP 5028169 A JP5028169 A JP 5028169A JP 2816993 A JP2816993 A JP 2816993A JP H06244073 A JPH06244073 A JP H06244073A
Authority
JP
Japan
Prior art keywords
substrate
pattern
thickness
photomask
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5028169A
Other languages
English (en)
Inventor
Yukari Arai
ゆかり 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5028169A priority Critical patent/JPH06244073A/ja
Publication of JPH06244073A publication Critical patent/JPH06244073A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 表面に第1のパターン33a 〜33c が形成され
た基板31の裏面を基板の厚さが薄くなるよう研磨し、該
研磨面に第1のパターンに対し所定の位置関係の第2の
パターンを形成する際に、第1のパターンに第2のパタ
ーン形成用ホトマスクを片面アラインのみでアライメン
トできる方法を提供する。 【構成】 第1のパターン形成済みの基板31であって裏
面を研磨する前の基板の研磨予定面側から基板に、該研
磨により除去される基板厚さ分Pより少なくとも深い深
さd1 を有し、かつ、第1のパターン33a 〜33c に対し
所定の配置関係となる穴部43a,43b を設ける。または、
第1のパターン形成済みの基板であって裏面を研磨する
前の基板の第1のパターン形成面側から基板に、該加工
終了後の基板の厚さ分より深い穴部であって、第1のパ
ターンに対し所定の配置関係となる穴部を設ける。その
後、基板の裏面を研磨する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、特性向上のために基
板を薄くする必要があり、かつ、基板の一方の面に第1
のパターン、他方の面に第2のパターンをそれぞれ設け
る必要のある半導体装置の製造方法に関するものであ
る。
【0002】
【従来の技術】例えばガリウム砒素(GaAs)などの
化合物半導体を用いた例えばモノリシックマイクロ波集
積回路(MMIC)では、図10(A)及び(B)に部
分的斜視図(ただし(B)図にあっては一部切り欠き斜
視図)で例示したように、基板11の表面にMMICを
構成する各種の構成成分13(電界効果トランジスタ、
配線など)を形成し、この基板11の裏面11aを研磨
して該基板の厚さを100μm程度に薄くし、この薄く
した基板の一部に基板を貫通する孔15(バイヤホール
と称される。)を設け、そして基板裏面11a上及び上
記バイヤホール15内に裏面導電層17を設け、この裏
面導電層17で基板表面の各種構成成分13のいずれか
を基板裏面側と導通させた構造が、しばしば採られる。
基板を薄くすると半導体装置の熱容量がその分低減する
ので半導体装置で生じる熱の放熱を効率良く行なえるた
め半導体装置の熱抵抗を低減でき、また、バイアホール
及び裏面導電層を利用することで例えばワイヤボディン
グを用いる場合に比べ配線距離の短縮が図れるため接地
インピーダンスなどを低減できるからであった。
【0003】このような構造の半導体装置を得るために
は、基板裏面11a側から基板11に形成されるバイヤ
ホール15、裏面導電層17と、基板表面の各種構成成
分とが所定の位置関係となるようにこれらをそれぞれ形
成する必要がある。即ち、基板表面に形成される第1の
パターンと基板裏面に形成される第2のパターンとを所
定の位置関係で形成する必要がある。そのため、従来で
は、この種の半導体装置は以下に説明するような方法で
製造されていた。図11〜図14はその説明に供する工
程図である。いずれの図も工程中の主な工程での装置の
様子をその断面図(図13(B)にあっては平面図及び
断面図)によって示したものである。
【0004】この従来の製造方法では、基板表面に各種
の構成成分13a〜13c及びアライメントマーク13
d,13eが形成されたGaAs基板11(図11
(A))が、サファイア或いは石英ガラスなどの特定の
材質で構成した支持体21に、基板表面側が支持体21
に対向するような配置関係で、特定の貼り付け材料23
によって貼り付けられる(図11(B))。この貼り付
けは、機械的強度がシリコンなどに比べ弱いGaAs基
板がその後の工程で破損されることを防ぐためと、後に
厚みが薄くされた基板が反ってしまって製造装置への適
用ができなくなることを防ぐために行われる。そのた
め、この貼り付けは、基板11と支持体21との平行度
が高い精度で確保されるように行なわれる。なお、ここ
で、特定の支持体、特定の貼り付け材料とは、後に基板
裏面にパターンを形成する際に、そこで使用する裏面パ
ターン形成用ホトマスクを基板表面のパターンにアライ
メントする際に使用される所定の波長の赤外光(詳細は
後述する。)を透過し易いもののことである。
【0005】このように支持体21に貼り付けられた基
板11は、その裏面11a側からラッピングマシン若し
くは高精度のグラインダによって基板厚みが所定厚みと
なるまで研磨される。本来の厚みが600μmであった
GaAs基板11はその厚さが例えば100μmとなる
まで研磨される(図12(A))。研磨加工の済んだ基
板を11xで示す。
【0006】次に、研磨加工済みの基板11xの研磨面
が、次亜塩素酸系エッチャントとポリッシングクロスと
を用いたポリッシャー(ポリッシングマシン)によりさ
らに研摩され平滑度が増される。次に、この平滑化され
た基板裏面上にフォトレジスト25が塗布される。その
後、この試料と、基板裏面に形成予定のパターン形成の
ために用いられるホトマスク27とのアライメントが行
われる(図12(B))。このアライメントは、例え
ば、両面マスクアライナを用いた以下に説明する公知の
方法により行える。すなわち、支持体21の基板11を
貼り付けた面とは反対面側からこの支持体21に、Ga
Asのバンドギャップ(1.4eV)より長波長の赤外
光29を照射すると、この赤外光29は、基板表面に形
成された構成成分のうちの金属パタン部分は透過でき
ず、支持体21、貼り付け材料23及び基板11部分は
透過してホトマスク27にまで至るという現象を利用し
て行われる。具体的には、基板表面に設けたアライメン
トマーク13d,13eを金属パタンで構成しておく。
こうすると、これら部分は支持体21の裏面から照射し
た上記赤外光線29がホトマスク27側に至るのを阻止
するためホトマスク側ではこの部分は影となるので、こ
の影部分にホトマスク27のアライメントマーク27a
バイヤホール用の開口部27aを合わせることでアライ
メントを行うのである。この処理により、この場合、ホ
トマスク27のバイヤホール用パタン27bと基板表面
側の所定構成成分のうちの構成成分13aとが所望通り
アライメントされる。
【0007】基板11xとホトマスク27とのアライメ
ントが終了後、レジスト25に対しホトマスク27を介
し露光が行われる(図13(A))。
【0008】次に、図13(B)に示したように、この
露光済みのレジストの現像が行われて所望のレジストパ
タン25aが形成される。得られたレジストパタン25
aは、形成したいバイヤホールの形状及び大きさに応じ
た形状及び大きさの開口部25xとアライメントマーク
27aに由来する開口部25yとを有するものである。
なお、ここでは、レジスト25がポジ型の例を示してあ
る。その後、基板11xのレジストパタン25aで覆わ
れていない部分が、例えば三塩化ホウ素(BCl3 )と
塩素(Cl2 )とを用いた反応性イオンエッチング等の
好適なエッチング方法により、選択的に除去され、基板
11xにバイヤホール15xが形成される。ただし本来
のバイヤホールはレジスト開口部25xに由来するもの
である。
【0009】次に、レジストパタン25aが除去され、
その後、この基板裏面側に電子ビーム蒸着法によりチタ
ン(Ti)薄膜及び金(Au)薄膜が形成され(図示せ
ず)、これら薄膜をカレントフィルムとして電解めっき
法により厚さ数μm〜数10μmの金のめっき膜が形成
される。これらチタン薄膜、Au薄膜及びAuのめっき
膜の積層膜により、裏面導電層17が構成される(図1
4(A))。
【0010】その後、基板が支持体21より剥離されさ
らに洗浄される。さらに、必要に応じダイシングが行な
われて、所望の半導体装置が得られる(図14
(B))。
【0011】
【発明が解決しようとする課題】しかしながら、上述の
従来の製造方法では、半導体基板(GaAs基板)11
表面に形成されている第1のパターンと、基板裏面に第
2のパターンを形成するために用いられるホトマスクと
のアライメントは、基板裏面の研磨若しくは研削終了後
に該基板表面側から(実際は支持体を介し)所定の長波
長の赤外線を照射し、基板表面に予め形成されている金
属パタンにおいてこの赤外線が遮断され基板裏面側(ホ
トマスク側)に影部分ができることを利用して行ってい
たので、以下に説明する(a)及び(b)の問題点が生
じていた。
【0012】(a)支持体21や、支持体21と半導体
基板11とを貼り付けるための貼り付け材料23は、上
記所定の赤外線に対する透過性が十分に高い性質を有す
るものである必要があるというように、支持体21、貼
り付け材料23の選択自由度が制約されるという問題
点。具体的には、次のようなことである。支持体21に
半導体基板11を貼り付けた後の工程では試料に例えば
熱が加えられるので、支持体21や貼り付け材料に対
し、赤外線透過性のみならず熱伝導率が良いこと、熱膨
張係数が基板に近い物であることなどの他の性質も要求
されるが、このような条件を満たし得る材料であっても
上記赤外光に対する透過性の条件を満たさなければなら
ないため、支持体21や貼り付け材料23の選択自由度
に大きな制約を受けるのである。例えば、支持体21と
して使用されるサファイヤは基板の熱を支持体側から放
熱するという点では必ずしも満足のゆくものではない
が、上記赤外光の透過性が優れることから使用されてい
るというような点である。
【0013】この問題点は、第1のパターンにモニタ光
を照射し該第1のパターンの反射像を光学的に基板の反
対面に導きこの反射像を第2のパターン形成用マスクに
アライメントする、いわゆる反射型の両面マスクアライ
ナを用いる場合も同様に起こる。なぜなら、この場合も
支持体21や貼り付け材料23には第1のパターンの反
射像を得るためのモニタ光に対する透過性が他の性質
(熱伝導率など)と共に要求されるので、支持体21や
貼り付け材料23の選択自由度はやはり透過型の両面マ
スクアライナを用いる場合同様大きく制約されるからで
ある。
【0014】(b)基板裏面を研磨した後の研磨面は上
記所定の赤外光の入射面になるのでこの赤外光が散乱さ
れることがないような十分な平滑面に仕上げる必要があ
る。このため、上述のごとく、研磨面を、次亜塩素酸系
エッチャントとポリッシングクロスとを用いたポリッシ
ャー(ポリッシングマシン)によりさらに研摩すること
が行われていたが、これを行うと基板の仕上げ厚さの精
度および1枚の基板中での厚み分布共に低下してしまう
という問題点。このような問題点があると、例えば、バ
イヤホール形成のためのエッチング時間を同じとした場
合にある基板ではバイヤホールが形成されるが別の基板
では未だ貫通孔が得られないとか、1枚の基板中に複数
のバイヤホールを形成する場合でも同様に各所のバイヤ
ホールの形成具合に違いが生じるなどの不都合が生じ
る。
【0015】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は、基板表裏の一方の
面に第1のパターンが形成された基板の他方の面を基板
の厚さが薄くなるよう加工し、該加工終了面に前記第1
のパターンに対し所定の位置関係の第2のパタ−ンを形
成する方法であって、第2のパターン形成用マスクの第
1のパターンに対するアライメントを、両面アライメン
トによらず行い得る方法を提供することにある。
【0016】
【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、基板表裏の一方の面側に第1の
パターンが形成された基板の他方の面を該基板の厚さが
薄くなるよう加工し、該加工終了面に前記第1のパター
ンに対し所定の位置関係の第2のパターンを形成し半導
体装置を製造する方法において、(1)第1のパターン
形成済みの基板であって薄く加工する前の基板の該加工
予定面側から該基板に、該加工により除去される基板厚
さ分より少なくとも深い深さの穴部であって、第1のパ
ターンに対し所定の配置関係となる穴部を設ける工程、
または、(2)第1のパターン形成済みの基板であって
薄く加工する前の基板の該第1のパターン形成面側から
該基板に、該加工終了後の基板の厚さ分より深い穴部で
あって、第1のパターンに対し所定の配置関係となる穴
部を設ける工程を含むことを特徴とする。
【0017】ここで、基板の厚さが薄くなるよう加工す
る方法は種々の好適な方法で良く例えば基板の他方の面
を研磨する方法やグラインダにより研削する方法などが
ある。
【0018】また、この発明の実施に当たり、基板の厚
みを薄くする加工を行う予定面側からこの基板に穴部を
形成する上記(1)の工程を実施する場合は、該穴部
は、基板の加工予定面(即ち基板の他方の面)から基板
の一方の面に貫通するような穴部であっても良い。しか
し、基板にその他方の面から一方の面に貫通している穴
部を設けるのは、半導体基板の厚さが一般に500〜6
00μmもあることを考えると、加工精度及び加工時間
の点からして好ましくない。したがって、基板の厚みを
薄くする加工を行う予定面側からこの基板に穴部を形成
する上記(1)の工程を実施する場合は、穴部の深さ
を、前記加工により除去される基板厚さ分よりは大きく
かつ前記加工前の基板の厚さよりは小さい寸法、より好
ましくは、前記加工により除去される基板厚さ分よりは
大きく(深く)、かつ、なるべく前記加工により除去さ
れる基板厚さ分に近い値とするのが良い。
【0019】また、上記(1)の工程、(2)の工程い
ずれの場合も穴部の個数は1個であっても2個以上であ
っても構わない。ただし、第2のパターン形成用マスク
を第1のパターンにアライメントすることを容易にする
には、少なくとも2個の穴部を互いがある距離だけ離れ
るように設けるのが良い。しかし、基板の平面的な上下
方向と左右方向とが1個の穴部で判断がつくように穴部
の平面形状を工夫するようにしておけば、例えば穴部の
平面形状を長方形とか十字形などとしておけば、穴部の
個数が1個であっても上記アライメントを行うことがで
きる。
【0020】
【作用】この発明の構成によれば、基板を薄く加工する
前に基板に所定深さの穴部であって第1のパターンに対
し所定の配置関係の穴部を設けることができるので、こ
の基板を薄くする加工が終了した後の加工面側には上記
穴部がその深さは基板加工された分減るものの依然とし
て残存する。この残存している穴部は第1のパターンに
対し依然として所定の配置関係を有するから、この穴部
をアライメントマークとして用いて第2のパターン形成
用のホトマスクを基板にアライメントすると、結果的
に、第1のパターンに対し第2のパターン形成用のホト
マスクをアライメントできる。しかも、このアライメン
トは、基板を薄くする加工をした面側において行えるの
で、半導体装置製造プロセスで一般に行われている基板
片面からのアライメント手法で上記アライメントが行え
る。
【0021】また、基板の厚みを薄くする加工を終了し
た面に第2のパターンを形成する際のホトマスクのアラ
イメントに当たり赤外光を用いた両面アライメントや反
射光を用いた両面アライメントは必要なくなるので、加
工終了面の粗さは、赤外光を照射する必要や反射光を利
用する必要があったときに比べ粗くて済む。
【0022】なお、上記(1)の工程を実施する場合
は、所定の穴部形成用のホトマスクと第1のパターンと
をアライメントする際には、基板の、第1のパターンが
形成された面側から所定の長波長の赤外光を照射する必
要が以前ある(後述の図1(B)参照)。しかし、この
(1)の工程の場合も、第2のパターン形成用のホトマ
スクを第1のパターンにアライメントする際には片面か
らのアライメントのみで行える。また、上記(1)の工
程において所定の穴部形成用のホトマスクと第1のパタ
ーンとをアライメントする際に両面アライメントを行う
としても、それは、基板を支持体に貼り付ける前に行わ
れるので、支持体や貼り付け材料に赤外線の透過性や基
板加工面の平滑性の制約は回避できる。
【0023】また、上記(2)の工程の場合は、第1の
パターンに第2のパターン形成用ホトマスクをアライメ
ントする工程以外の工程においても、両面アライメント
の工程を除去できる。
【0024】
【実施例】以下、図面を参照して、この発明の半導体装
置の製造方法の実施例について説明する。なお、説明に
用いる各図はこの発明が理解できる程度に各構成成分の
形状、寸法及び配置関係を概略的に示してあるにすぎな
い。また、説明に用いる各図において、同様な構成成分
については同一の符号を付して示す。また、以下の説明
ではそれら構成成分の説明を一部省略する。
【0025】1.第1実施例 図1〜図6は第1実施例の製造方法の説明に供する工程
図である。いずれの図も工程中の主な工程での試料を基
板の厚さ方向に沿って切った断面図(図2(B)及び図
5にあっては断面図及び要部平面図)によって示した図
である。この第1実施例では、基板表裏の一方の面(こ
こでは表面)に第1のパターン形成済みの基板であって
薄く加工する前の基板の該加工予定面(裏面)側から該
基板に所定の穴部を次のように形成する。
【0026】先ず、基板31としての例えばGaAs基
板31の表面31aに、第1のパターンとしての各種の
構成成分33a〜33cと、この第1のパターン33a
〜33cに対し所定の配置関係を有しかつ長波長の赤外
線の透過率が低い材料例えば金属で構成した2つの遮蔽
パターン35a,35bとを形成する(図1(A))。
ここで、構成成分33a〜33cとは半導体装置の動作
に必要な各種半導体素子、配線パターン、バイヤホール
の受け金属部分などのことである。また、遮蔽パターン
35a,35bはこの場合基板上の互いに離れた領域
で、かつ、これに限られないが、半導体装置の動作に不
要となる基板部分に形成してある。なお、これら構成成
分33a〜33cと遮蔽パターン35a,35bとは、
例えば1枚のホトマスク(図示せず)を用い形成できる
ので、高精度な位置関係で形成できる。なお、この実施
例の場合、この遮蔽パターンの形状及び大きさによりこ
の発明でいう所定の穴部(アライメントマーク)の形状
及び大きさがほぼ決定できるので、この遮蔽パターンの
形状及び大きさは、アライメントマークとして好適な形
状及び大きさを考慮した好適なものとするのが良い。こ
の実施例では平面形状が四角形の遮光パターンとしてい
る(平面図の図示は省略)。
【0027】次に、基板31の裏面31bにレジスト層
37を形成し、次に、基板裏面31b側に、遮光パター
ン35a,35bに対応する光透過部39a,39bを
有するホトマスク39を対向させると共に、基板表面3
1a側からGaAsのバンドギャップ以上の長波長の赤
外光41をこの基板31に照射する。この赤外光は少な
くとも遮蔽パターン35a,35bにおいては遮断され
或いは著しく減衰されるのでこの部分ではホトマスク3
9側に至らないから、基板31のホトマスク側では遮光
パターン35a,35b部分が影となる。この影にホト
マスクの光透過部39a,39bが合うように基板31
及びホトマスク39を相対的に移動させて両者をアライ
メントする(図1(B))。このようなアライメント
は、例えば従来同様両面マスクアライナを用いることで
行える。なお、図1(B)において、39xはホトマス
ク39での遮光部(例えば上記赤外光に対し半透明膜例
えば金属酸化物薄膜)である。なお、この例ではポジ型
レジストを用いる場合のホトマスク構成を示している
が、ネガ型レジストを用いる系としてももちろん良い
(以下の、各ホトリソグラフィ工程において同じ。)。
【0028】次に、レジスト層37に対しホトマスク3
9を介しレジスト感光波長の光で露光を行う(図2
(A))。次に、露光済みレジスト層37を現像する。
これにより、所定の平面形状の開口部37aを有するレ
ジストパタン37bが得られる(図2(B))。この実
施例ではレジストパタン37bの開口部37aの平面形
状は四角形となる。
【0029】次に、GaAs基板31の、レジストパタ
ン37aで覆われていない部分を、例えばリン酸と過酸
化水素水との混合液により、または、塩素系ガスを用い
た反応性イオンエッチング法により少なくとも所定の深
さd1 までエッチングして、所定の深さd1 を有し、か
つ、第1のパターン33a〜33cに対し所定の配置関
係の穴部43a,43bを得る(図2(B))。ここ
で、所定の深さd1 とは、基板裏面から基板表面まで貫
通する深さでも原理的には構わない。しかし、基板31
の厚さTは、例えば基板31が直径3インチのGaAs
基板であれば一般に600μm程度もあり、これに対し
穴部43a,43bのアライメントマークとして好適な
面積は小さいから、このような面積の小さい穴部43
a,43bを600μmの深さに形成するのは技術的に
もまた精度の点及び作業時間の点で好ましくない。ま
た、この発明の目的からして穴部43a,43bの深さ
は、後に基板の厚さを薄くするために行う加工が終了し
た後も穴部として確認されれば十分であるから、厚さ加
工で除去される基板厚さ分(図2(B)及び図3(B)
にPで示す寸法。)よりは大きく、かつ、なるべくこの
加工により除去される基板厚さ分Pに近い値とするのが
良いので、この実施例ではd1 がP<d1 <Tとなるよ
うにエッチングを行う。
【0030】次に、レジストパタン37bを除去し、次
に、基板31を支持体45に基板表面側31aが支持体
45と対向するような配置関係で貼り付け材料47によ
り貼り付ける(図3(A))。ただし、ここで用いる支
持体45や貼り付け材料47は、赤外線の透過性に関す
る制約は考えなくて良い。この工程以後の製造工程で
は、基板表面側からに所定の赤外光を基板に照射し基板
裏面でその透過光を利用するような工程はないからであ
る。したがって、支持体45や貼り付け材料47は、赤
外線の透過性に関する制約がなくなる分、選択自由度が
向上する。
【0031】次に、基板31を基板裏面側から例えば従
来方法と同様な方法で所定寸法Pだけ研磨又は研削す
る。これにより基板は所定厚さに薄く加工される(図3
(B))。所定厚みに薄くされた基板31を、説明の都
合上、以下、厚み加工済み基板31xと称する。この厚
み加工済み基板31xの加工終了面には、穴部43a,
43bが、その深さは浅くなるものの、依然残存する
(図3(B))。この残存する穴部を、説明の都合上、
以下、アライメント用穴部43ax,43bxと称す
る。
【0032】次に、図4図に示したように、厚み加工済
み基板31xのアライメント用穴部43ax,43bx
を有する面にレジスト層49を形成する。さらに、基板
31xのレジスト層49形成面に第2のパターンである
バイヤホール形成用パターン43aを有するホトマスク
51を対向させる。ただし、このホトマスク51はアラ
イメント用穴部43ax,43bxに対応するアライメ
ントマーク(光透過部)51x,51yが予め形成され
ているものである。そこで、レジスト層49形成済みの
試料とホトマスク51とを、上記アライメント用穴部4
3ax,43bx及びアライメントマーク51x,51
yを用いアライメントする。そして、レジスト層49を
ホトマスク51を介し露光する。
【0033】次に、露光済みのレジスト層を現像する。
これにより、厚み加工済み基板31xの加工終了面に
は、基板表面の第1のパターン33a〜33cに対し所
定の配置関係の第2のパターン形成用レジストパターン
49a詳細にはバイヤホール形成用レジストパターン4
9aが形成される(図5)。なお、図5の例ではバイヤ
ホール形成用レジストパターン49aの開口部49bの
平面形状を丸形としているが勿論これに限られない。さ
らに、基板31xのレジストパタン49aで覆われてい
ない部分を、例えばリン酸と過酸化水素水との混合液に
より、または、塩素系ガスを用いた反応性イオンエッチ
ング法により、基板表面に至るまで除去してバイヤホー
ル53を得る(図5)。
【0034】その後、レジストパターン49aを除去
し、次に、例えば従来の方法と同様な方法により、第2
のパターンの一部である裏面導電層55を基板裏面上及
びバイヤホール内に形成する(図6(A))。次に、試
料を支持体45から剥離させ、さらに洗浄し、さらに、
基板31xの、アライメント用穴部43ax,43bx
より内側の所定位置(図6(A)にQで示す位置)で、
基板31xに例えばダイシングソーを用いた切断加工を
する。勿論Qの位置は一例である。これにより所望の半
導体装置57を得る(図6(B))。
【0035】2.第2実施例 上述の第1実施例では、第1のパターンに第2のパター
ン形成用マスクをアライメントする場合確かに片面アラ
イメントで行えるが、基板31に所定の穴部43a,4
3bを形成する方法として、基板表面に所定の遮光パタ
ーン35a,35bを形成し、この遮光パターン35
a,35b形成済み基板表面側からの所定の赤外光照射
をし、基板裏面では遮光パターン35a,35b部分に
影ができる方法を用いていた。このため、上記第1実施
例の方法では、依然として、工程の一部に両面アライメ
ントの工程を含んでいるので、改善が望まれる。この第
2実施例はこれを達成できる例である。図7〜図9はこ
の第2実施例の方法の説明に供する要部工程図である。
何れの図も第1実施例の説明に用いたと同様な断面図
(ただし、図7(B)、図9(B)にあっては断面図及
び平面図)によって示してある。
【0036】この第2実施例では、基板表裏の一方の面
(ここでは表面)に第1のパターン形成済みの基板であ
って薄く加工する前の基板の該第1のパターン形成面
(表面)側から該基板に、所定の穴部を次のように形成
する。
【0037】先ず、図7(A)に示したように、基板3
1の表面に第1のパターン33a〜33cを形成する。
ただし、この実施例の第1のパターンには他のホトマス
クをこの第1のパターンにアライメントするための図示
しないアライメントマークが含まれている。次に、第1
のパターン形成済みの基板表面上にレジスト層61を形
成する。次に、このレジスト層61に、第1のパターン
33a〜33cに対し所定の配置関係の開口部63a,
63bを有するホトマスク63を対向させ、そして、ホ
トマスク63に形成されている図示しないアライメント
マーク及び第1のパターンに含まれている上記図示しな
いアライメントマークを用い、基板31とホトマスク6
3とをアライメントする。なお、ホトマスク63の開口
部63a,63bそれぞれの形状及び面積によって、こ
の発明でいう所定の穴部(アライメントマーク)の形状
及び大きさがほぼ規定できるので、ホトマスク63の開
口部63a,63b各々の形状及び大きさはアライメン
トマークとして好適な形状及び大きさとする。次に、レ
ジスト層61をホトマスク63を介して露光する。
【0038】次に、露光済みレジスト層61を現像して
ホトマスク63の開口部63a,63bに対応する開口
部61a,61bを有するレジストパタン61xを得る
(図7(B))。
【0039】次に、基板31のレジストパターン61x
で覆われていない部分を、例えば、リン酸と過酸化水素
水との混合液により、または、塩素系ガスを用いた反応
性イオンエッチング法により、後に行う基板を薄くする
加工が終了後の基板の厚さ分(図8(A)及び図9
(B)にRで示す寸法。)より深い深さd2 までエッチ
ングして、所定の深さを有し、かつ、第1のパターン3
3a〜33cに対し所定の配置関係の穴部65a,65
bを得る(図8(A))。なお、この寸法Rは、第1実
施例の各寸法T及びP(図2(B)参照)に対し、R=
T−Pの関係となる。
【0040】次に、レジストパターン61xを除去し
(図8(B))、その後、この穴部65a,65b形成
済みの基板を、第1実施例と同様に第1のパターン33
a〜33c形成面側が支持体45と対向する配置関係で
支持体45に貼り付け材料47を用い貼り付ける(図9
(A))。
【0041】次に、基板31に裏面側からその厚みを薄
くする加工を第1実施例同様な方法で実施して厚み加工
済みの基板31xを得る(図9(B))。この加工にお
いて穴部65a,65bは厚み加工済み基板31xの表
裏を貫通する貫通孔になるものの依然存在する。この貫
通孔が第2実施例でのアライメント用穴部65ax,6
5bxとなる。
【0042】その後は、これらアライメント用穴部65
ax,65bxを用いること以外は第1実施例において
図4〜図6を用いて説明した方法と同様な方法により、
基板裏面に第2のパターンとしてのバイヤホール53及
び裏面導電層55を形成する。
【0043】この第2実施例の方法では、一般的な片面
マスクアラインのみでバイヤホール構造を形成できるか
ら、第1実施例に比べ工程が簡略になるという利点が得
られる。
【0044】上述においてはこの発明の各実施例につい
て説明したがこの発明はこれらの実施例にかぎられな
い。
【0045】例えば上述の各実施例では基板裏面に形成
する第2のパターンをバイヤホール及び裏面導電層とし
ていたが、第2のパターンはこれにかぎられず、第1の
パターンに対し所定の配置関係で形成したい種々のパタ
ーンであることができる。
【0046】また、上述の各実施例では最終製品化まで
基板は支持体に貼り付けられた状態で説明したが、基板
の厚みを薄くする加工終了後の基板の厚み次第では支持
体を外す場合があっても勿論良い。
【0047】また、上述の実施例では基板としてGaA
s基板を用いる例を示したが基板はこれにかぎられず他
の半導体基板でも良い。さらに、場合によってはある半
導体基板にこれとは異なる半導体層が形成されたような
ものであっても良いと考えられる。
【0048】また、上述の実施例では、ホトリソグラフ
ィ技術を仮定し所定の穴部に第2のパターン形成用ホト
マスクをアライメントする例を説明したが、この発明
は、ホトリソグラフィ技術にかぎらず他のリソグラフィ
技術に適用できると考える。
【0049】また、第1実施例の所定の穴部43a,4
3b及び第2実施例の所定の穴部65a,65b各々の
作製方法は、上述の実施例に限られず他の好適な方法で
も良い。
【0050】
【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体装置の製造方法によれば、基板表裏の一
方の面に第1のパターンが形成された基板の他方の面を
該基板の厚さが薄くなるよう加工し、該加工終了面に前
記第1のパターンに対し所定の位置関係の第2のパター
ンを形成する必要のある半導体装置を製造するに当た
り、厚みを薄くする加工前の基板に所定の穴部を設ける
ので、基板の厚み加工終了面にアライメントマークとし
て使用できる穴部を残存させることができる。このた
め、この穴部に対し第2のパターン形成用のマスクのア
ライメントマークを合わせることでこのマスクを第1の
パターンにアライメントできるから、第2のパターン形
成用ホトマスクと第1のパタ−ンとのアライメントを片
面マスクアライナで行えるようになる。したがって、基
板を支持体に貼り付けた状態で半導体装置製造プロセス
を実施する必要がある場合においても、支持体や、支持
体と基板との貼り付け材料は、第1のパターンをモニタ
ーするための光源(従来の赤外光や反射型の場合のモニ
タ光)に対する透過性の制約を受けることなく、熱伝導
率、熱膨張係数、耐薬品性などに主眼を置いて選択でき
る。このため、例えば、サファイヤより熱伝導率が良い
材料で支持体を構成することも可能になるから、製造工
程中で試料に種々加わる熱を従来より効率良く放熱する
こともできる。このことは例えば、薄膜形成時やドライ
エッチング時の基板加熱温度の制約を緩和できるなどの
利点を生む。
【0051】また、基板の厚みを薄くする加工を終了し
た面に第2のパターンを形成する際のホトマスクのアラ
イメントに当たり赤外光を用いた両面アライメントは必
要なくなるので、加工終了面の粗さは、赤外光を照射す
る必要があったときに比べ粗くて済む。このため、鏡面
若しくは半鏡面の加工終了面を得るため従来必要とされ
ていたポリッシング加工工程を不要とできるから、この
工程を行うことで生じていた工程数の増加や、厚み精度
の低下及びバラツキ増大などの問題を除去できる。
【図面の簡単な説明】
【図1】(A)及び(B)は第1実施例の説明に供する
工程図である。
【図2】(A)及び(B)は第1実施例の説明に供する
図1に続く工程図である。
【図3】(A)及び(B)は第1実施例の説明に供する
図2に続く工程図である。
【図4】第1実施例の説明に供する図3に続く工程図で
ある。
【図5】第1実施例の説明に供する図4に続く工程図で
ある。
【図6】(A)及び(B)は第1実施例の説明に供する
図5に続く工程図である。
【図7】(A)及び(B)は第2実施例の説明に供する
要部工程図である。
【図8】(A)及び(B)は第2実施例の説明に供する
図7に続く要部工程図である。
【図9】(A)及び(B)は第2実施例の説明に供する
図8に続く要部工程図である。
【図10】(A)及び(B)はバイヤホールを有する半
導体装置の説明図である。
【図11】(A)及び(B)は従来の製造方法の説明に
供する工程図である。
【図12】(A)及び(B)は従来の製造方法の説明に
供する図11に続く工程図である。
【図13】(A)及び(B)は従来の製造方法の説明に
供する図12に続く工程図である。
【図14】(A)及び(B)は従来の製造方法の説明に
供する図13に続く工程図である。
【符号の説明】
31:基板 31x:厚み加
工済み基板 31a:基板の一方の面(基板表面) 31b:基板の他方の面(基板裏面) 33a〜33c:第1のパターン 35a,35b:第1のパターンに対し所定位置関係の
遮光パターン 37:レジスト層 39:ホトマス
ク 39a,39b:光透過部 39x:遮光部 41:所定の赤外光 43a,43
b:所定の穴部 43ax,43bx:アライメント用穴部 45:支持体 47:貼り付け
材料 49:レジスト層 51:第2のパターン形成用のホトマスク 51x.51y:アライメントマーク 53:バイヤホール 55:裏面導電
層 65a,65b:第2実施例の所定の穴部 65ax,65bx:アライメント用穴部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板表裏の一方の面に第1のパターンが
    形成された基板の他方の面を該基板の厚さが薄くなるよ
    う加工し、該加工終了面に前記第1のパターンに対し所
    定の位置関係の第2のパターンを形成し半導体装置を製
    造する方法において、 第1のパターン形成済みの基板であって薄く加工する前
    の基板の該加工予定面側から該基板に、該加工により除
    去される基板厚さ分より少なくとも深い深さの穴部であ
    って、第1のパターンに対し所定の配置関係となる穴部
    を設ける工程、または、 第1のパターン形成済みの基板であって薄く加工する前
    の基板の該第1のパターン形成面側から該基板に、該加
    工終了後の基板の厚さ分より深い穴部であって、第1の
    パターンに対し所定の配置関係となる穴部を設ける工程
    を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1に記載の半導体装置の製造方法
    において、 前記加工予定面側から前記基板に前記穴部を形成する場
    合は該穴部の深さを、前記加工により除去される基板厚
    さ分よりは大きく前記加工前の基板の厚さよりは小さい
    値とすることを特徴とする半導体装置の製造方法。
JP5028169A 1993-02-17 1993-02-17 半導体装置の製造方法 Withdrawn JPH06244073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5028169A JPH06244073A (ja) 1993-02-17 1993-02-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5028169A JPH06244073A (ja) 1993-02-17 1993-02-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06244073A true JPH06244073A (ja) 1994-09-02

Family

ID=12241244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5028169A Withdrawn JPH06244073A (ja) 1993-02-17 1993-02-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06244073A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059884A (ja) * 2010-09-08 2012-03-22 Elpida Memory Inc 半導体基板の処理方法及び半導体装置の製造方法
JP2015522213A (ja) * 2012-07-03 2015-08-03 エレメント シックス テクノロジーズ ユーエス コーポレイション 半導体−オン−ダイヤモンドウェハのハンドルおよび製造方法
JP2015173179A (ja) * 2014-03-11 2015-10-01 キヤノン株式会社 形成方法、および物品の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059884A (ja) * 2010-09-08 2012-03-22 Elpida Memory Inc 半導体基板の処理方法及び半導体装置の製造方法
US8853005B2 (en) 2010-09-08 2014-10-07 Ps4 Luxco S.A.R.L. Method for manufacturing semiconductor device
JP2015522213A (ja) * 2012-07-03 2015-08-03 エレメント シックス テクノロジーズ ユーエス コーポレイション 半導体−オン−ダイヤモンドウェハのハンドルおよび製造方法
US9882007B2 (en) 2012-07-03 2018-01-30 Rfhic Corporation Handle for semiconductor-on-diamond wafers and method of manufacture
JP2015173179A (ja) * 2014-03-11 2015-10-01 キヤノン株式会社 形成方法、および物品の製造方法

Similar Documents

Publication Publication Date Title
JP2002353080A (ja) 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
JPS613409A (ja) 半導体ウエ−ハの整合マ−ク形成方法
KR101313232B1 (ko) 도파로 절단면 형성 방법 및 이를 채용하는 포토닉스 소자
JP2729413B2 (ja) 半導体装置
TW200426931A (en) Method for dicing wafer
US6013954A (en) Semiconductor wafer having distortion-free alignment regions
US6020249A (en) Method for photo alignment after CMP planarization
JPH06244073A (ja) 半導体装置の製造方法
JP4749537B2 (ja) 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法
JP3271616B2 (ja) 電子線露光用マスク及びその製造方法
JP2870492B2 (ja) Soi基板およびその製造方法
US20030108803A1 (en) Method of manufacturing phase shift mask, phase shift mask and apparatus
JP2625362B2 (ja) 半導体装置の製造方法
JP3358609B2 (ja) 電子線マスク,その製造方法及び露光方法
JP3297996B2 (ja) X線マスク及びその製造方法
JP3587712B2 (ja) 保護ダミーパターンを有する半導体製造用アライメントマーク構造
JP2993339B2 (ja) 半導体装置の製造方法
JP2994193B2 (ja) 電気回路基板及びバイアホールモニタ方法
JP2933050B2 (ja) 半導体基体及び半導体装置の製造方法
TW454304B (en) Method for cutting wafers
JP2001196332A (ja) レーザ光を用いた硬質非金属膜の切断方法
TW405173B (en) Aperture apparatus used for photolithography and method of fabricating the same
KR20020060334A (ko) 균일성을 갖는 웨이퍼의 제조 방법
JPS6341024A (ja) X線リソグラフイ用マスクの製造方法
Brown et al. Cross-sectioning specific devices and regions in IC wafers

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509