TWI544636B - 使用選擇式磊晶成長整合ｖｌｓｉ相容性鰭狀結構與在其上製作裝置 - Google Patents

使用選擇式磊晶成長整合ｖｌｓｉ相容性鰭狀結構與在其上製作裝置 Download PDF

Info

Publication number
TWI544636B
TWI544636B TW103121019A TW103121019A TWI544636B TW I544636 B TWI544636 B TW I544636B TW 103121019 A TW103121019 A TW 103121019A TW 103121019 A TW103121019 A TW 103121019A TW I544636 B TWI544636 B TW I544636B
Authority
TW
Taiwan
Prior art keywords
epitaxial
trench
regions
region
layer
Prior art date
Application number
TW103121019A
Other languages
English (en)
Other versions
TW201511281A (zh
Inventor
尼堤 高爾
拉維 皮拉瑞斯提
威利 瑞奇曼第
傑克 卡瓦萊羅斯
吉伯特 狄威
班傑明 朱功
馬可 拉多撒福傑維克
馬修 梅茲
尼洛依 穆可吉
羅伯特 喬
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201511281A publication Critical patent/TW201511281A/zh
Application granted granted Critical
Publication of TWI544636B publication Critical patent/TWI544636B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

使用選擇式磊晶成長整合VLSI相容性鰭狀結構與在其上製作裝置
電路裝置以及鰭狀式電路裝置的製造和結構。
於在基板上的電路裝置中(例如，於半導體(例如，矽)基板上之積體電路(IC)電晶體、電阻器、電容器等等)之增進的效能為在前述裝置之設計、製造、和操作期間所考慮之典型的主要因子。例如，在設計和製造或形成金屬氧化物半導體(MOS)電晶體裝置期間，像是在互補金屬氧化物半導體(CMOS)中所使用之那些裝置，增加在N-型MOS裝置(n-MOS)通道中的電子之移動，並增加在P-型MOS裝置(p-MOS)通道中的帶正電荷之電洞的移動是通常被期望的。然而，因為晶格失配和形成MOS所使用的材料之層之間所產生的缺陷，效能和移動變慢。
對於一些CMOS實施，像是III-V材料磊晶成長於矽 上的晶格失配材料之共整合將會是一大挑戰。目前，針對共整合n-和p-MOS材料磊晶成長於單一矽基板上，沒有最好的解決方案。因此，在目前的應用中，因為材料中大的晶格失配，當新穎材料(III-V，鍺(Ge))被成長於矽材料基板上時，缺陷被產生。這些應用也未能提供用於從同一基板形成p-和n-型兩者磊晶電子裝置鰭之有效的和可靠的處理。
101‧‧‧基板
102‧‧‧材料
103‧‧‧表面
104‧‧‧材料
105‧‧‧溝槽
106‧‧‧溝槽
107‧‧‧區域
108‧‧‧區域
110‧‧‧區域
112‧‧‧側壁
113‧‧‧側壁
114‧‧‧側壁
115‧‧‧側壁
116‧‧‧表面
117‧‧‧表面
118‧‧‧表面
122‧‧‧材料
132‧‧‧材料
134‧‧‧材料
142‧‧‧材料
145‧‧‧區域
146‧‧‧區域
155‧‧‧表面
156‧‧‧表面
160‧‧‧遮罩
162‧‧‧遮罩
166‧‧‧側壁
168‧‧‧側壁
170‧‧‧側壁
172‧‧‧側壁
206‧‧‧溝槽
212‧‧‧側壁
215‧‧‧側壁
216‧‧‧側壁
217‧‧‧側壁
220‧‧‧材料
222‧‧‧材料
232‧‧‧材料
242‧‧‧材料
244‧‧‧區域
245‧‧‧區域
255‧‧‧表面
345‧‧‧區域
355‧‧‧表面
360‧‧‧遮罩
361‧‧‧遮罩
362‧‧‧遮罩
363‧‧‧遮罩
364‧‧‧遮罩
380‧‧‧鰭
382‧‧‧鰭
390‧‧‧鰭
392‧‧‧鰭
460‧‧‧遮罩
462‧‧‧遮罩
464‧‧‧遮罩
465‧‧‧遮罩
480‧‧‧鰭
490‧‧‧鰭
520‧‧‧材料
520‧‧‧層
522‧‧‧層
580‧‧‧部分
581‧‧‧部分
582‧‧‧部分
583‧‧‧部分
584‧‧‧部分
585‧‧‧部分
588‧‧‧裝置側壁
589‧‧‧裝置側壁
590‧‧‧裝置側壁
591‧‧‧裝置側壁
592‧‧‧裝置側壁
593‧‧‧裝置側壁
594‧‧‧裝置側壁
595‧‧‧裝置側壁
596‧‧‧裝置側壁
597‧‧‧裝置側壁
1100‧‧‧計算裝置
1102‧‧‧板
1104‧‧‧處理器
1106‧‧‧通訊晶片
H1‧‧‧高度
H2‧‧‧高度
H3‧‧‧高度
H4‧‧‧高度
H5‧‧‧高度
H6‧‧‧高度
H7‧‧‧高度
H8‧‧‧高度
L1‧‧‧長度
W1‧‧‧寬度
W2‧‧‧寬度
W6‧‧‧寬度
圖1為半導體基板底部的部分之圖解的截面視圖，其在形成一層淺溝槽隔離(STI)材料於基板的頂表面上之後。
圖2示出圖1之半導體基板，其在形成STI區域和於STI區域之間的溝槽之後。
圖3示出圖1之半導體基板，其在形成磊晶材料於在STI區域之間的溝槽中之後。
圖4示出圖1之半導體基板，其在拋光和圖案化於溝槽上和於STI區域上形成的磊晶材料以形成第一和第二磊晶區域之後。
圖5示出圖1的半導體基板，其在蝕刻STI區域以在被遮罩的第一和第二磊晶區域之間形成第三溝槽；以及形成間隔物材料的共形層於遮罩、和第三溝槽的壁和底部之上之後。
圖6示出圖1的半導體基板，其在從第三溝槽的底部 蝕刻間隔物材料的共形層，以及接著磊晶地成長第二磊晶材料的區域於第三溝槽中之後。
圖7示出圖1的半導體基板，其在移除先前蝕刻遮罩、拋光和圖案化第一和第二磊晶區域以形成裝置鰭之後。
圖8示出圖1的半導體基板，其在從第一和第二磊晶區域的鰭移除先前蝕刻遮罩、以STI填充第一和第二磊晶區域、及拋光和圖案化第三磊晶區域以形成裝置鰭之後。
圖9示出圖1的半導體基板，其在形成一層STI材料於鰭和磊晶區域之上、拋光STI層及凹陷蝕刻拋光的STI層以暴露電子裝置鰭和鰭的部分之裝置側壁之後。
圖10為一示例處理，其用於在第一、第二和第三磊晶區域中形成一對不同類型材料的電子裝置鰭。
圖11說明根據一實施的計算裝置。
【發明內容及實施方式】
當特定材料(例如，III-V族，或鍺(Ge)材料)被磊晶地成長於矽材料基板(例如，單晶矽)上時，大的晶格失配在材料中可產生缺陷。在一些情況下，材料可從在淺溝槽隔離(STI)區域之間的溝槽的基板表面磊晶地成長。前述成長可被圖案化且被蝕刻以形成「鰭狀(fin)」材料，其中裝置被形成於「鰭狀」材料中或於「鰭狀」材料上。因此，在鰭從成長的磊晶被圖案化且被蝕刻後，缺陷可存在於「鰭狀」材料，其中裝置被形成於 「鰭狀」材料中或於「鰭狀」材料上。若這些缺陷的傳播貫穿溝槽，在建立於從延伸於溝槽之上的磊晶成長所形成的裝置層上之裝置中，這些缺陷可產生產量和變化問題。此傳播可存在於形成在鰭中之「鰭狀」裝置中，前述鰭從延伸於溝槽之上的磊晶成長被圖案化且被蝕刻。如此之鰭狀裝置可包括鰭狀積體電路(IC)電晶體、電阻器、電容器等等，其被形成於從半導體(例如，矽)基板或其他材料上成長或延伸之「鰭狀」中、或於從半導體(例如，矽)基板或其他材料成長或延伸之「鰭狀」的側壁上。如此之裝置可包括鰭狀金屬氧化物半導體(MOS)電晶體裝置，像是那些被使用在基於在N-型MOS裝置(n-MOS)通道中之電子移動和在P-型MOS裝置(p-MOS)通道中之帶正電荷之電洞移動之互補金屬氧化物半導體(CMOS)。
在此所描述的實施例提供一解決方案以處理僅在鰭的一方向上之捕捉缺陷(trap defect)(沿著寬度W，如圖2所示)。解決方案可包括使用高寬比捕捉(aspect ratio trapping)概念之一處理，其中鰭的高度(H)係大於寬度(W)。然而此方案導致大量的缺陷在鰭的長度方向上向裝置層傳播。根據實施例，如此之缺陷可藉由沿著形成溝槽的STI之側壁(例如，在W和長度L兩者方向)捕捉缺陷而被避免，其藉由使溝槽的高度(H)大於溝槽的寬度(W)和長度(L)，而使得比率H/W>=1.5和H/L>=1.5。此比率可給予最小的H/W比率限制以在形成於溝槽 之內的緩衝層之內阻止許多缺陷。因此，在此所描述的處理可避免因為層介面中的晶格失配所造成之鰭中的晶體缺陷。例如，溝槽中的缺陷(例如，晶體缺陷)可能不會延伸進入或存在於磊晶區域中(例如，區域的上層裝置材料)。因此，從前述材料所形成的鰭可設置電子裝置材料(例如，井和通道)，其中無缺陷鰭狀式裝置可被形成。
此外，在此所描述的實施例提供更有效率和更可靠的處理來用於從相同的基板形成p-和n-型磊晶電子裝置鰭兩者，其藉由以選擇式磊晶成長而整合超大型積體電路(VLSI)相容鰭狀結構和製造裝置於其上。如此之整合可包括形成一對不同類型材料的電子裝置鰭於第一、第二和第三磊晶區域中，其藉由在形成在第一、第二和第三淺溝槽隔離(STI)區域之間的第一和第二溝槽的底部之基板表面上，同時磊晶地成長第一磊晶材料的第一和第二磊晶區域。溝槽高度可至少為其寬度的1.5倍。接著，第二STI區域可被圖案化且被蝕刻以暴露基板的頂表面以形成第三溝槽在第一和第二磊晶區域之間。接著，一層間隔物材料可被形成於第一和第二磊晶區域側壁上。接著，第二磊晶材料的第三磊晶區域(例如，不同於第一材料的P-或N-型材料)可被磊晶地成長於形成在第一和第二磊晶區域之間的第三溝槽之底部的基板表面上。第一、第二和第三磊晶區域可接著被圖案化且被蝕刻以從第一、第二和第三磊晶區域形成第一、第二和第三對電子裝置鰭。電晶體裝置可接著被形成於各個鰭的至少一裝置側壁上(選擇性 的)。
因此，在此所描述的實施例提供用以(1)針對CMOS實施(例如，且於特定長度L、寬度W、和高度H要求之內，如在此所記)，於相同的矽表面上共整合n-和p-mos(例如，在從磊晶溝槽材料/區域蝕刻電子裝置鰭之前，形成用於n-和p-mos兩者之磊晶溝槽材料或區域)；(2)於n-和p-側電子裝置鰭兩者上，大量減少傳播至裝置層之缺陷；(3)沿著(例如，長度L)及垂直(例如，寬度W)於上述電子裝置鰭(垂直的或高度)兩者之方向上捕捉缺陷，因此最小化到達主動裝置層或裝置鰭之缺陷的密度(例如，設置捕捉晶體缺陷的雙向之高寬比(例如，選擇式磊晶)，像是藉由沿著鰭的寬度和長度兩者而捕捉55度(110)方向上的缺陷)；及(4)消除在薄的(W<10奈米(nm))和深的(H>200nm)溝槽中(例如，不需在溝槽中或以寬度少於10nm成長磊晶材料或區域)，成長磊晶層或區域的需求。此允許更粗的和更短的溝槽和磊晶層，因此在溝槽磊晶材料中提供更好的結晶材料和更高的產量，前述溝槽磊晶材料被使用以從其形成鰭，然而針對更大高度溝槽之所需使用更少的材料和處理。在一些情況下，井的底部(例如，表面103)可被圖案化以實施相關缺陷改善技術和想法的各種磊晶成長。在一些情況下，所提出之異質整合(hetero-integrated)解決方案可被使用來製造任何裝置結構，像是三閘極、奈米線、奈米帶、和類似者。
圖1為半導體基板底部的部分的圖解的截面視圖，其在形成一層STI材料於基板的頂表面上之後。圖1示出材料102的半導體基板或底部101，其具有頂表面103。基板101可包括矽、多晶矽、單晶矽、或各種其他適合的技術、可由彼等所形成、所沉積、或所成長而形成矽底部或基板，像是矽晶圓。例如，根據實施例，基板101可藉由成長具有100埃和1000埃之間厚度的純矽之單晶矽基板底部材料而被形成。替代地，基板101可藉由足夠的各種適當之矽或矽合金材料102的化學氣相沉積(CVD)而被形成以用來形成在厚度上具有1-3微米之間的厚度的一層材料，像是藉由CVD以在厚度上形成兩微米的厚度。也可以理解的是，基板101可為鬆弛的、非鬆弛的、漸變(graded)，和/或非漸變矽合金材料102。材料102在表面103可為鬆弛的材料(例如，具有非應變的晶格)。材料102可為單晶矽材料。基板102可由矽所組成且具有擁有(100)結晶定向材料(例如，根據米勒指數)的頂表面103。基板101可為「斜切(miscut)」基板。
圖1也示出一層淺溝槽隔離(STI)材料104，其被形成或成長於基板101的頂表面103上。STI材料104可由氧化物或氮化物或其結合形成。如本發明領域所熟悉，STI材料104可由SiC或另一材料而被形成。STI材料104可藉由原子層沉積(ALD)或化學氣相沉積(CVD)而被形成。STI材料104通常係藉由電漿增強式化學氣相沉積(PECVD)所沉積。如本發明領域所熟悉，在一些情 況下，任何各種的氧的前驅物、矽烷的前驅物、或同屬(generic)前驅物在一處理(例如，PECVD)期間可被使用以形成STI材料104。在一些情況下，STI材料104可藉由使用TEOS+O2+RF在400℃的處理而被形成。
材料104的底表面可具有相同的(100)晶體定向，如材料102的晶體定向(例如，在表面103)。在一些情況下，材料104的底表面可具有相同的晶格大小，如材料102的晶格大小(例如，在表面103)。相對於其與表面103的介面(例如，其化學地或原子地結合至表面下)，材料104可為鬆弛的(relaxed)材料(例如，具有非應變的晶格)。
圖2示出圖1之半導體基板，其在形成STI區域和於STI區域之間的溝槽之後。圖2示出溝槽105和106，其被定義在STI區域107、108和110以及表面103之間。如本發明領域所熟悉，區域107、108和110可藉由圖案化和蝕刻而被形成。此可包括形成STI材料104的覆蓋(blanket)層，接著圖案化和蝕刻材料104以形成STI區域107、108和110。在一些情況下，圖案化和蝕刻材料104以形成STI區域包括使用光阻或在光阻之下硬遮罩來圖案化材料。在一些情況下1、2、或3光阻層可被使用來圖案化材料。在一些情況下，圖案化和蝕刻材料104以形成STI區域包括在壓力為10-100mTorr範圍，以及在室溫下使用O2或O2/Ar電漿蝕刻。如此之圖案化和蝕刻也可包括在壓力為10-100mTorr範圍，以及在室溫下，蝕刻 包括STI材料的氧化物，其藉由以氟碳化合物(例如，CF4和/或C4F8)，O2和Ar蝕刻。
STI區域107具有側壁113和頂表面117。STI區域108具有側壁112和115、和具有頂表面116。STI區域110具有側壁114和頂表面118。側壁112、113、114和115可為垂直的平表面，其垂直於(例如，為直角相對於)水平的平表面表面103和水平的平表面表面116、117和118。側壁可包含或為STI材料104。STI區域107、108和110可具有寬度W1，其由他們的側壁之間之水平距離所定義。STI區域108可具有寬度W1，其由區域107的側壁115和區域108的側壁112之間之水平距離所定義。STI區域107、108和110可具有高度H1，其由頂表面103和頂表面116、117和118之間的垂直距離，分別地定義。STI區域107、108和110可具有長度L1，其由沿著側壁112、113、114或115、進入紙面(page)的長度所定義。
溝槽105和106可由區域107、108和110的側壁所定義。更具體地，圖2示出溝槽106，其由以下界定或具有：一側在區域108的側壁112、一側在區域110的側壁114、在頂表面103的底部、和鄰接於頂表面116或118的頂部(例如，開口或隅角)。圖2也示出溝槽105，其由以下界定或具有：一側在區域107的側壁113、一側在區域108的側壁115、在頂表面103的底部、和鄰接於頂表面117或116的頂部。溝槽105和106可包括暴露在溝 槽的底部之材料102的表面103，像是晶體材料的平面的或平坦化之表面。在一些情況下，溝槽105和106之各者係由其他STI區域之額外的側壁類似於表面116、117或118的及頂表面為所定義，額外的側壁像是具有類似於側壁112、113、114和115的側壁之前STI和後STI，但無定義溝槽105和106的長度L。
溝槽105可具有寬度W1，其由區域107的側壁113和在區域108的側壁115之側之間的水平距離所定義。溝槽106可具有寬度W1，其由區域108的側壁112和在區域110的側壁114的水平距離所定義。在一些情況下，寬度W可為10和100奈米(nm)之間的寬度。在一些情況下W1大約為25nm。在一些情況下，寬度W1為30和150奈米(nm)之間的寬度。在一些情況下W1為形成在磊晶區域中的鰭之節距的三倍，像是鰭380和390的中點之間或鰭480和490的中點之間的水平節距的三倍(例如，見圖8至圖9)。
溝槽105和106可具有高度H1，其由頂表面103和頂表面116、117或118之間的垂直距離所定義。高度H1可為30和300奈米(nm)之間的高度。在一些情況下，H1大約為75nm。溝槽的H1可能大於溝槽的W1，使得比率H1/W1為>=1.5。在一些情況下，比率H1/W1為=1.5。在一些情況下，比率H1/W1為>=2.0。
溝槽105和106可具有長度L1，其由進入紙面和沿著側壁112、113、114或115的長度所定義。長度L1可 為10和100奈米(nm)之間的長度。在一些情況下，L1大約為25nm。在一些情況下，L1係等於(或大約相同於)W1。在一些情況下，L1為大於或少於W1。
在一些情況下，L1為50和250奈米(nm)之間的寬度。在一些情況下，L1為形成在裝置部分的側壁中之電晶體裝置的閘極之節距之兩倍，像是形成在裝置部分580和581，或582和583(例如，見圖9)的側壁中之電晶體裝置的閘極之間的節距之兩倍。
溝槽的H1可能大於溝槽的L1，使得比率H1/L1為>=1.5。在一些情況下，比率H1/L1為=1.5。在一些情況下，比率H1/L1為>=2.0。根據一些實施例，W1可為10和15奈米(nm)之間和H1可為350奈米(nm)。選擇性地，L1可能等於W1。
圖2示出溝槽105和106，其定義在STI區域107、108和110和表面103之間。然而可以預期的是，更多、類似的溝槽和STI區域可存在於基板101上(例如，像是至少數百或成千上萬)。
圖3示出圖1之半導體基板，其在形成磊晶材料於在STI區域之間的溝槽中之後。圖3示出在溝槽105和106中形成磊晶材料，然而可以預期的是溝槽105和106代表形成於基板101上的STI區域中之任何數量的溝槽。圖3示出第一層材料122，其從在溝槽105和106中的表面103磊晶地成長。材料122可從基板表面103的晶體表面磊晶地成長。材料122可藉由使用原子層沉積(ALD)、 化學氣相沉積(CVD)、有機金屬化學氣相沉積(MOCVD)或有機金屬氣相磊晶(MOVPE)的而被磊晶地成長(例如，異質磊晶)來形成，且僅可從在溝槽之下的「晶種」表面103成長，但不從STI側壁或STI頂表面成長。成長沉積的選擇，像是成長溫度、氣體流量的壓力等等可定義磊晶成長的選擇性。在一些情況下，材料122的成長係藉由選擇或使用預定成長溫度範圍、氣體流量的壓力範圍等等而選擇式地從表面103成長，作為已知的，材料122從材料表面103成長，但不從STI側壁或頂表面的材料成長或開始。
材料122可為第一層結晶材料，從表面103，其具有少於H1的高度H2。材料122可從表面103成長具有擁有(100)結晶定向材料的底表面，且側表面沿著或鄰近於側壁112、113、114和115具有(110)結晶定向材料。在一些實施例中，晶體缺陷可存在在材料122中、靠近或沿著形成溝槽的STI之側壁。
材料122可具有擁有(100)晶體定向(米勒指數)的頂表面。材料122的頂表面可被拋光或被蝕刻以形成擁有(100)晶面指數的平坦表面。材料122可在溝槽105中的側壁113和115之間；和在溝槽106中的側壁112和114之間具有寬度W1。材料122可具有長度L1。
材料122可具有高度H2，其為頂表面103和材料122的頂表面之間的垂直距離所定義。高度H2可為50-100奈米(nm)之間的高度。在一些情況下，H2大約為50或 70nm。在一些情況下，材料122為一層InP或GaAS材料。
材料122的底表面具有如材料102的晶體定向(例如，在表面103)之相同的(100)晶體定向。在一些情況下，材料122的底表面可具有如材料102的晶格大小(例如，在表面103)之相同的晶格大小。材料122相對於其介面與表面103，可為鬆弛的材料(例如，具有非應變的晶格)。在一些情況下，材料122相對於基板(例如，表面103)為鬆弛的層(部分地或完全地)。
圖3示出從材料122的頂表面磊晶地成長之第二層材料132。材料132可從材料122的晶體頂表面磊晶地成長。材料132可藉由使用化學氣相沉積(CVD)、有機金屬化學氣相沉積(MOCVD)、或有機金屬氣相磊晶(MOVPE)的而被磊晶地成長(例如，異質磊晶)來形成，且僅可從在溝槽頂部之下的材料122之「晶種」頂表面成長，但不從側壁或STI頂表面成長。在一些情況下，材料132的成長係藉由選擇或使用預定成長溫度範圍、氣體流量的壓力範圍等等而從材料122的頂表面(例如，從材料122)選擇式成長，作為已知的，材料132從材料122成長，但不從STI側壁或頂表面的材料成長或開始。
材料132可為具有高度H3的第二層結晶材料，其由頂表面103和材料132的頂表面之間的垂直距離所定義。高度H3可為少於H1。材料132可從材料122成長具有擁有(100)結晶定向材料的底表面，且側表面沿著或鄰近 於側壁112、113、114和115具有(110)結晶定向材料。在一些實施例中，晶體缺陷可存在於材料132中、靠近或沿著形成溝槽的STI之側壁。材料132可具有擁有(100)晶體定向(米勒指數)的頂表面。材料132的頂表面可被拋光或被蝕刻以形成擁有(100)晶面指數的平坦表面。
材料132在溝槽105中的側壁113和115之間；和在溝槽106中的側壁112和114之間，可具有寬度W1。材料132可具有長度L1。
高度H3可為50-400奈米(nm)之間的高度。在一些情況下，H3大約為200或300nm。根據一些實施例，材料122的頂部和材料132的頂部之間的高度差可為200奈米(nm)。在一些情況下，材料142為一層InAlAs、GaAsSb、或InP材料。
材料132的底表面可具有如材料122(例如，在其頂表面)的晶體定向之相同的(100)晶體定向。在一些情況下，材料132的底表面可具有如材料122(例如，在其頂表面)的晶格大小之相同的晶格大小。材料132相對於其與材料122介面(例如，在其頂表面)可為鬆弛的材料(例如，具有非應變的晶格)。在一些情況下，材料132相對於材料122(例如，材料122的頂表面)可為鬆弛的層(大部分地或完全地)。
圖3示出從材料132的頂表面磊晶地成長之第三層材料142。如本領域所熟悉的，材料142可為「裝置」層， 像是電路裝置被形成於其上或於其中的層。如此之裝置可包括在此所描述之裝置。
材料142可從晶體材料132的頂表面磊晶地成長。材料142可使用化學氣相沉積(CVD)，有機金屬化學氣相沉積(MOCVD)或有機金屬氣相磊晶(MOVPE)而被磊晶地成長(例如，異質磊晶)來形成，且僅可從在溝槽頂部之下的「晶種」材料132的頂表面成長，但不從側壁STI頂表面成長。在一些情況下，材料142的成長係藉由選擇或使用預定成長溫度範圍、氣體流量的壓力範圍等等而從材料132的頂表面選擇式成長，作為已知的，材料142從材料132成長，但不從STI側壁或頂表面的材料成長或開始。
材料142可為具有高度H4的第三層結晶材料，其由頂表面103和材料142的頂表面之間的垂直距離所定義。在一些情況下，高度H4可為大於H1。在一些情況下，材料142具有延伸於頂表面116、117、和118之上或超過頂表面116、117、和118的高度H4。
從材料132成長的材料142可具有擁有(100)結晶定向材料的底表面，且側表面具有沿著平行於側壁112、113、114和115的方向之(110)結晶定向材料。在一些實施例中，晶體缺陷可存在於材料122或132中、靠近或沿著STI的側壁、不延伸至材料142中(例如，不延伸至於高度H3之上的高度H4中)。
材料142可具有擁有(100)晶體定向(米勒指數) 的頂表面。材料142可具有延伸越過或超過溝槽及表面STI區域107、108和110的頂表面116，117和118之水平寬度。材料142可具有長度L1。在一些情況下，材料142為單一層InGaAs或InAs材料。在一些情況下，材料142為InGaAs/InP/InGaAs材料的多堆疊。在一些情況下，當材料142為多堆疊時，高度H4可為在50和300奈米(nm)之間的高度。在一些情況下，當材料142為單一層時，高度H4可為在20和300奈米(nm)之間的高度。在一些情況下，H4大約為50nm。根據一些實施例，材料132的頂部和材料142的頂部之間的高度差可為50、100、或200奈米(nm)。
在一些情況下，材料122為InP或GaAs材料的一底部層、材料132為InAlAs材料的一中間層、和材料142為InGaAs材料的一頂部層或為一5-50nm InGaAs/2nm InP/20nm高度摻雜InGaAs材料(在InGaAs中有從53%至100%的銦成份)之堆疊。
材料142的底表面可具有如材料132(例如，在其頂表面)的晶體定向之相同的(100)晶體定向。在一些情況下，材料142的底表面可具有如材料132(例如，在其頂表面)的晶格大小之相同的晶格大小。材料142相對於其材料132介面(例如，在其頂表面)可為鬆弛的材料(例如，具有非應變的晶格)。在一些情況下，材料142具有如材料122的底部之相同的晶格常數或如表面103之相同的晶格常數。在一些情況下，材料142相對於材料 132(例如，材料132的頂表面)為晶格匹配的。在一些情況下，材料142相對於材料132(例如，材料132的頂表面)為完全地應變。上述之應變可為恰當增加載子移動率之拉伸或壓縮應變。
圖4示出圖1之半導體基板，其在拋光和圖案化於溝槽上和於STI區域上形成的磊晶材料142以形成第一和第二磊晶區域145和146之後。區域145和146可為形成於基板表面上和於STI區域之間的溝槽105和106之側壁上之第一磊晶材料(例如，變為P-或N-型材料)的磊晶地成長區域。區域145和146可被描述為從在STI區域107、108和110的內側壁之間所形成的溝槽105和106之底部的基板表面103成長的第一磊晶材料之磊晶地成長。區域145和146可被同時描述為磊晶地區域，其為在淺溝槽隔離(STI)區域108旁邊(例如，至其左和其右)所形成的溝槽105和106之底部的基板表面103上之第一型磊晶材料(例如，p-或n-型)磊晶地成長。
圖4示出材料142，其被拋光或被平坦化至於表面103上的高度H1。材料142的頂表面可被拋光以在材料142的頂表面155和156的高度H1或之上形成擁有(100)晶面指數的平坦表面。頂表面155和156可具有相同的高度和與頂表面116、117、或118為同一平面。在一些情況下，在拋光之後或作為拋光的結果，在溝槽105和106中的材料122、132和142可被分別地以磊晶區域145和146所描述。
如本領域所熟悉的，拋光或平坦化磊晶材料142可藉由化學式、物理式或機械式拋光而被實行以形成材料142的頂部平表面155和156。磊晶區域145和146可具有W1和L1、和H1。在一些情況下，材料122、132和142可被描述為「磊晶區域」；或磊晶層或材料的「堆疊」(例如，在拋光至高度H5後)。在一些實施例中，在各個溝槽中的材料122、132和142可被描述為單一「磊晶區域」(例如，為單一區域145和146)；或一單一磊晶層或材料的「堆疊」(例如，在拋光至高度H5後)。在一些實施例中，材料122或132為選擇性的且不被形成在溝槽中，像是其中材料142被形成於層132上而沒有層122、或材料142被形成於層122上而沒有層132。在一些實施例中，僅材料122、132或142被形成。在一些實施例中，在各個溝槽中的材料122、132和/或142，如上所述，被稱為單一區域、層或材料。對於一些實施例，形成材料122、132和142；或形成區域145和146被描述為「同時地」磊晶地成長第一和第二磊晶區域。例如，「同時地」可描述同時實行形成、拋光、圖案化和蝕刻的相同處理，以在不同的區域(例如，STI和/或磊晶區域)中用來形成、拋光、圖案化和蝕刻相同的材料。在此情況下，同時磊晶地成長第一和第二磊晶區域可描述同時實行形成材料122在溝槽105和106中；接著132在溝槽105和106中；及接著142在溝槽105和106中(例如，在區域145和146中)之相同的處理。
圖4也示出被形成於磊晶區域145和146的頂表面155和156上的圖案或遮罩160和162。在一些情況下，遮罩160和162具有寬度W1和於表面155和156上的高度H5。遮罩160和162可具有長度L1。在一些情況下，遮罩160和162僅由光阻、或光阻/氧化物結合；或光阻/氮化物結合所形成。
遮罩160和162可具有內側壁166和168，其於側壁115和112上或鄰近於側壁115和112。在一些情況下，內側壁166和168可為平行和對齊(例如，直接地於上)平側壁112和114的平表面。於表面113和114上，遮罩160和162也可具有內側壁170和172。側壁170和172可為平表面，其平行於和於平側壁113和114之上，像是相對於側壁112和115所描述之側壁160和162。
根據一些實施例，W1可為10和15奈米(nm)之間；H1可為350奈米(nm)；H2可為70奈米(nm)；材料122的頂部和材料132的頂部之間的高度差可為200奈米(nm)；和材料132的頂部和材料142的頂部或磊晶區域145和146之間的高度差可為50奈米(nm)。而且，L1可等於W1。
如下相對於圖5至圖9和區域108的描述也可被應用於區域107和110。在一些情況下，相對於區域108的那些描述可同時被應用至區域107和110，像是應用至在同時影響或處理區域107、108和110的處理期間。
在此情況下，同時磊晶地成長第三磊晶區域可描述為 同時實行在溝槽206和藉由蝕刻區域108和110所形成之類似的溝槽中形成材料222；接著在溝槽206和藉由蝕刻區域108和110所形成之類似的溝槽中形成232；及接著在溝槽206和藉由蝕刻區域108和110所形成之類似的溝槽中形成242之相同處理。
圖5示出圖1之半導體基板，在蝕刻STI區域以在被遮罩的第一和第二磊晶區域之間形成第三溝槽；以及形成間隔物材料的共形層於遮罩、和第三溝槽的壁和底部之上之後。圖5示出STI區域108被蝕刻以暴露基板的頂表面103而在磊晶區域145和146之間形成溝槽206。在一些情況下，STI區域108係相對於遮罩160和162而被選擇式地蝕刻以形成溝槽206。溝槽206可由暴露的頂表面103、磊晶區域145的側壁215、和磊晶區域146的側壁212所定義。溝槽206可具有寬度W1、高度H1和長度L1。在一些情況下，溝槽206的寬度W1、高度H1和長度L1等於區域145和146的寬度、高度和長度。在一些情況下，溝槽206的高度H1和長度L1等於區域145和146的高度和長度，但其寬度不等於區域145和146的寬度。
在一些情況下，溝槽206可由暴露的頂表面103；磊晶區域的側壁215和212，和遮罩的側壁166和168所定義。在此情況下，溝槽206的高度為H1加上H5。
區域108可藉由濕式或乾式蝕刻來蝕刻以移除材料104，其不由遮罩160和162所保護或不在遮罩160和 162之下。蝕刻區域108可包括如上針對用於蝕刻材料104以形成STI區域107、108和110的描述。在一些情況下，區域108可使用濕式蝕刻(例如，HF)或乾式蝕刻來蝕刻以移除區域108的所有材料。
溝槽206具有內側壁215和212，其於遮罩內側壁166和168之下或鄰近於遮罩內側壁166和168。在一些情況下，內側壁215和212可為平行和對齊(例如，直接地於其下)平側壁166和168的平表面。在一些情況下，內側壁166和168可為平行或稍為寬於平側壁115和112(例如，寬於W1 2至5nm)的平表面，像是因為區域108的蝕刻也移除側壁166和168的寬度。
圖5示出間隔物材料220的共形層，其形成於在區域145和146之上的遮罩，溝槽206的側壁和溝槽206的底表面之上。間隔物材料220的共形層形成於(例如，碰觸)遮罩160和162；側壁212和215；和溝槽206的表面103之上。此可包括形成間隔物材料220的共形層於(例如，碰觸)頂表面、和遮罩160和162的內側壁166和168(和外側壁)之上。
材料220可被形成至一共形厚度(例如，於頂表面上的「高度」及於側壁上的「寬度」)於溝槽206的寬度、高度和長度之內。共形厚度可在2和20奈米(nm)之間。在一些情況下，共形厚度大約為5或10nm。
材料220可由氧化物或氮化物或其結合形成。材料220可由氮化矽、氧化矽、或介電材料組成。材料220可 藉由原子層沉積(ALD)或化學氣相沉積(CVD)而被形成。
圖6示出圖1之半導體基板，其在從第三溝槽的底部蝕刻間隔物材料的共形層，以及接著磊晶地成長第二磊晶材料的區域於第三溝槽中之後。圖6示出間隔物材料220的共形層被蝕刻以在第三溝槽的底部的基板表面上，和形成於第一和第二磊晶區域上的遮罩之頂表面上移除共形層，但不從第三溝槽側壁。圖6示出隔物材料220的共形層被蝕刻以暴露基板103的頂表面和遮罩160和162的頂表面。在一些情況下，在材料220如此之蝕刻期間，材料220的部分不從溝槽206的側壁被蝕刻，但保留於溝槽206的側壁上。在一些情況下，在材料220如此之蝕刻期間，材料220的部分不從側壁166、168、212和215被蝕刻，但保留於側壁166、168、212和215之上，如所示。
材料220可藉由乾式蝕刻處理來蝕刻，前述乾蝕刻處理移除層的垂直厚度快於水平厚度。在一些情況下，蝕刻可為異向性蝕刻。在一些情況下，蝕刻可使用氯或另一酸性乾化學。在一些情況下，材料220相對於材料102和遮罩160和162為選擇式被蝕刻。在一些情況下，材料220可使用濕式蝕刻(例如，HF)或乾式蝕刻來蝕刻以移除材料220之所有水平的部分。
在蝕刻之後，蝕刻的材料220(例如，溝槽206)具有內側壁216和218，其從表面103延伸至少至高度H1。內側壁216可為平表面，其與側壁166和215平行且具有 相同的長度(例如，L1)和高度(例如，H1加上H5)。內側壁218可為平表面，其與側壁168和212平行且具有相同的長度和高度。在蝕刻之後，內側壁216和218可具有2和15奈米(nm)之間的厚度(例如，在水平的方向上)。在一些情況下，共形厚度大約為5或10nm。
在一些情況下，內側壁216和217在溝槽206中形成寬度W2，其少於W1如上所記之側壁的厚度。在其他情況下，對於在此所描述的實施例，內側壁216和217在溝槽206中形成等於W1的寬度W2。
圖6也示出磊晶地成長第二磊晶材料的區域(例如，用以變為P-或N-型材料)於基板表面上和形成在第一和第二磊晶區域之間的第三溝槽之側壁上。區域245可為磊晶地成長之第二磊晶材料，其從形成於磊晶區域145和146的內側壁216和217之間的溝槽206之底部的基板表面103成長。在一些情況下，區域245可被形成或之後被摻雜不同於區域145和146的P-或N-型材料(例如，被形成為或之後被摻雜而變為)。在一些情況下，區域245可為N-型材料，而區域145和146為P-型材料。此可包括在區域245、145和146之內的任何層或材料，像是如下所述的材料222、232和242。區域245可具有寬度W2、長度L1、和大於高度H1但少於高度H1加上H5的高度H6。
圖6示出溝槽206，然而可以預期的是溝槽206可代表形成於基板101上之第一和第二磊晶區域之間的任何數 量之溝槽。圖6示出第一層材料222在溝槽206中從表面103磊晶地成長。材料222可從基板表面103的晶體表面磊晶地成長。材料222可藉由使用原子層沉積(ALD)或化學氣相沉積(CVD)、有機金屬化學氣相沉積(MOCVD)或有機金屬氣相磊晶(MOVPE)而被磊晶地成長(例如，異質磊晶)來形成，且僅從在溝槽頂部之下的「晶種」表面103成長，但不從間隔物材料側壁216和217成長，或從遮罩160和162的遮罩頂表面成長。成長沉積的選擇，像是成長溫度、氣體流量的壓力等等可定義磊晶成長的選擇性。在一些情況下，材料222的成長係藉由選擇或使用預定成長溫度範圍、氣體流量的壓力範圍等等而選擇式地從表面103成長，作為已知的，材料222從材料表面103成長，但不從間隔物材料側壁216和217，或遮罩160和162的遮罩頂表面的材料成長或開始。
材料222可為第一層結晶材料，其從表面103具有少於H1的高度H2。材料222可從表面103成長具有擁有(100)結晶定向材料的底表面，且沿著或鄰近於側壁216和217的側表面具有(110)結晶定向材料。在一些實施例中，晶體缺陷可存在於鄰近或沿著側壁216和217的材料222中。
材料222可具有擁有(100)晶體定向(米勒指數)的頂表面255。材料222的頂表面可被拋光或被蝕刻以形成擁有(100)晶面指數的平坦表面。材料222在溝槽206中的側壁216和217之間，可具有寬度W2。材料222 可具有長度L1。
材料222可具有高度H2，其由頂表面103和材料222的頂表面之間的垂直距離所定義。在一些情況下，材料222為一層Si70Ge30材料(例如，百分比70的Si和百分比30的Ge)。
材料222的底表面可具有如材料102的晶體定向(例如，在表面103)之相同的(100)晶體定向。在一些情況下，材料222的底表面可具有如材料102的晶格大小(例如，在表面103)之相同的晶格大小。相對於其與表面103的介面，材料222可為鬆弛的材料(例如，具有非應變的晶格)。在一些情況下，相對於上述基板(例如，表面103)，材料222為鬆弛的層(部分地或完全地)。
圖6示出第二層材料232，其從材料222的頂表面磊晶地成長。材料232可從材料222的結晶頂表面磊晶地成長。材料232可藉由使用化學氣相沉積(CVD)、有機金屬化學氣相沉積(MOCVD)或有機金屬氣相磊晶(MOVPE)之磊晶成長(例如，異質磊晶)而被形成，且僅可從在溝槽頂部之下的材料222之「晶種」之頂表面成長，但不從側壁216或217，或遮罩160和162的頂表面成長。在一些情況下，材料232的成長係藉由選擇或使用預定成長溫度範圍、氣體流量的壓力範圍等等而選擇式地從材料222(例如，從材料222)的頂表面成長，作為已知的，材料232從材料222成長，但不從側壁216或217，或遮罩160和162的頂表面之材料成長或開始。
材料232可為具有高度H3的第二層結晶材料，其由頂表面103和材料232的頂表面之間的垂直距離所定義。材料232可具有從材料222成長之擁有(100)結晶定向材料的底表面，且沿著或鄰近於側壁216和217的側表面具有(110)結晶定向材料。在一些實施例中，晶體缺陷可鄰近或沿著這些側壁而存在於材料232中。材料232可具有擁有(100)晶體定向(米勒指數)的頂表面。材料232的頂表面可被拋光或被蝕刻以形成擁有(100)晶面指數的平坦表面。
材料232在側壁216和217之間可具有寬度W1。材料232可具有長度L1。根據一些實施例，材料222的頂部和材料232的頂部之間的高度差可為200奈米(nm)。
材料232的底表面可具有如材料222(例如，在其頂表面)的晶體定向之相同的(100)晶體定向。在一些情況下，材料232的底表面可具有如材料222(例如，在其頂表面)的晶格大小之相同的晶格大小。相對於其與材料222(例如，在其頂表面)的介面，材料232可為鬆弛的材料(例如，具有非應變的晶格)。在一些情況下，相對於材料222(例如，材料222的頂表面)，材料232為鬆弛的層(大部分地或完全地)。
圖6示出第三層材料242，其從材料232的頂表面磊晶地成長。材料242可為「裝置」層，如本領域所熟悉的，像是電路裝置被形成於其上或於其中的層。如此之裝 置可包括在此所描述之裝置。
材料242可從材料232的晶體頂表面磊晶地成長。材料242可藉由使用化學氣相沉積(CVD)、有機金屬化學氣相沉積(MOCVD)或有機金屬氣相磊晶(MOVPE)的磊晶成長(例如，異質磊晶)而被形成，且僅從在溝槽頂部之下的材料232的「晶種」頂表面成長，但不從側壁216或217，或遮罩160和162的頂表面成長。在一些情況下，材料242的成長係藉由選擇或使用預定成長溫度範圍、氣體流量的壓力範圍等等而選擇式地從材料232的頂表面成長，作為已知的，材料242從材料232成長，但不從側壁216或217、或遮罩160和162之頂表面的材料成長或開始。
材料242可為具有高度H6的第三層結晶材料，其由頂表面103和材料242的頂表面之間的垂直距離所定義。在一些情況下，高度H6可為大於H1。在一些情況下，材料242具有延伸於之上或超過頂表面155和156的高度H6。
材料242可具有從材料232成長之擁有(100)結晶定向材料的底表面，且側表面沿著平行於側壁216和217的方向具有(110)結晶定向材料。在一些實施例中，晶體缺陷可存在於材料222或232中、鄰近或沿著側壁216和217而不延伸至材料242中(例如，不延伸至於高度H3之上的高度H6)。
材料242可具有擁有(100)晶體定向(米勒指數) 的頂表面255。材料242可具有水平寬度W2。材料242可具有長度L1。在一些情況下，材料242為單一層Ge材料。在一些情況下，材料242為多堆疊Si70Ge30/Si30Ge70/Ge材料。在一些情況下，當材料242為多堆疊時，高度H6可為50和300奈米(nm)之間的高度。在一些情況下，當材料242為單一層時，高度H6可為20和300奈米(nm)之間的高度。在一些情況下，H6大約為50nm。根據一些實施例，材料232的頂部和材料242的頂部之間的高度差可為50奈米(nm)。在一些實施例中，材料222可為或可包括Si70Ge30材料(例如，百分比70的Si和百分比30的Ge)；材料232可為或可包括Si30Ge70材料；和材料142可為或可包括Ge材料。
材料242的底表面可具有如材料232(例如，在其頂表面)的晶體定向之相同的(100)晶體定向。在一些情況下，材料242的底表面可具有如材料232(例如，在其頂表面)的晶格大小之相同的晶格大小。材料242相對於其與材料232(例如，在其頂表面)的介面可為鬆弛的材料(例如，具有非應變的晶格)。在一些情況下，材料242具有如材料222的底部之相同的晶格常數或表面103之相同的晶格常數。在一些情況下，材料242相對於材料232的頂表面為晶格匹配的。在一些情況下，材料242相對於材料232(例如，材料232的頂表面)為完全地應變。上述之應變可為恰當增加載子移動率之拉伸或壓縮應變。
在圖6(例如，在形成區域245之後)之後，電子裝置鰭可從磊晶區域145、245和146(和其他由圖1至圖6的處理所形成之類似區域)的材料142和242而被形成，其藉由移除先前的蝕刻遮罩；和拋光、圖案化磊晶區域以形成裝置鰭。如此之處理可包括(1)首先分別地使STI凹陷，接著藉由磊晶區域的部分之蝕刻以形成鰭，或(2)僅乾式蝕刻磊晶區域的部分，接著凹陷STI以形成鰭，或(3)使用非選擇式的乾式蝕刻以同時移除磊晶區域和STI兩者的部分以形成鰭。接著移除使用為磊晶區域的遮罩部分之光阻以形成鰭。
根據實施例，在形成區域245之後，遮罩160和162係完全地藉由蝕刻或拋光而被移除。如此之蝕刻可包括所述之用於移除STI材料104的蝕刻技術。如此之拋光可包括所述之用於拋光磊晶材料142的拋光技術。
在一些情況下，在形成區域245之後，區域245的頂表面255被拋光。相較於用以移除遮罩160和162的前述拋光，此拋光可為相同的或為隨後的拋光。如此之拋光可包括從高度H6蝕刻間隔物材料220至區域345的高度(例如，至高度H1)。在一些情況下，區域245的拋光也拋光間隔物材料220，和區域145和146的材料142。在許多如此之情況下，區域245的拋光為拋光區域245的材料242，和區域145和146的材料142(若需要)至少至或少於(例如，或低於)高度H1。此拋光暴露區域245的材料242之頂表面，和區域145和146的材料142。如 此之拋光可包括對拋光磊晶材料142所述之拋光技術。在一些情況下，拋光區域245的頂表面255至少至或少於(例如，或低於)高度H1，而形成具有頂表面355的磊晶區域345(例如，區域245具有高度H1而非H6)。在一些情況下，區域245的拋光也拋光間隔物材料220。如此之拋光可包括從高度H6拋光間隔物材料220至區域345的高度(例如，至高度H1)。
在拋光之後，區域245的材料242之頂表面，和區域145和146的材料142被圖案化以形成一對裝置鰭於各個區域中。根據一些實施例，在拋光之後，(1)區域245的材料242、(2)區域145的材料142、和(3)區域146的材料142的頂表面之兩個部分以遮罩被圖案化。在圖案化之後，不在遮罩之下或未由遮罩所保護之磊晶材料242和142的厚度被蝕刻低至高度H7以在區域145、146、245之各者中形成兩個電子裝置鰭。高度H7可等於或少於高度H3。在一些情況下，在圖案化之後，區域145和146的材料142之頂表面的非遮罩之部分被蝕刻移除磊晶材料12的厚度(及選擇性地，材料132的一些高度)以在區域145、146之各者中形成材料142的兩個電子裝置鰭；及區域245的材料242之頂表面的非遮罩之部分被蝕刻以移除磊晶材料242的厚度(及選擇性地，材料232的一些高度)以在區域245中形成材料242的兩個電子裝置鰭。在一些情況下，在圖案化之後，材料142的頂表面之非遮罩之部分(及選擇性地，材料132的一些高度)； 及區域245的材料242之頂表面的非遮罩之部分(及選擇性地，材料232的一些高度)被蝕刻至高度H7，其包括磊晶材料122和132；和222和232。電子裝置鰭可在區域145、146之各者中包括材料142(及選擇性地，材料132的一些高度)；和在區域245中的材料242(及選擇性地，材料232的一些高度)。
磊晶材料242和142的非遮罩之部分之厚度可藉由乾式蝕刻處理而被蝕刻，前述乾蝕刻處理移除材料的垂直厚度。在一些情況下，蝕刻可為異向性蝕刻。在一些情況下，蝕刻可為減少蝕刻，像是除了材料220和遮罩的其他材料之外，蝕刻掉材料242和142。在一些情況下，蝕刻可使用氯或另一酸性乾化學。在一些情況下，相對於遮罩160和162，材料242和142被選擇式地蝕刻。在一些情況下，材料242和142可使用濕式蝕刻(例如，HF)或乾式蝕刻來蝕刻以移除於材料232和132上的材料242和142之所有未遮罩的水平部分。
在一些情況下，首先、實行圖案化和蝕刻以從在區域145和146之各者中的材料磊晶材料142之頂表面的部分形成鰭；接著實行圖案化和蝕刻以從在區域245的材料242之頂表面的部分(例如，見圖7至圖9)形成鰭。在其他情況下，首先，實行圖案化和蝕刻以從在區域245中的材料磊晶材料242之頂表面的部分形成鰭；接著實行圖案化和蝕刻以從在區域145和146中的材料142之頂表面的部分形成鰭。
圖7示出圖1之半導體基板，其在移除先前蝕刻遮罩、拋光和圖案化第一和第二磊晶區域以形成裝置鰭之後。在一些情況下，如圖7所示，區域245的所有頂表面材料242；和區域145和146的材料142之兩個部分被圖案化。接著材料142在區域145和146中被蝕刻(例如，其不由遮罩所保護)以移除材料142(及選擇性地，132)至高度H7以在區域145和146中形成磊晶材料142的裝置鰭。
如此之圖案化可包括形成遮罩360和361於區域145的材料142上(例如，材料142的拋光表面)；形成遮罩362和363於區域146的材料142上(例如，材料142的拋光表面)；和形成遮罩364於區域245的材料242上(例如，材料242的拋光表面355)。在圖案化之後，不被遮罩360至遮罩363所遮罩的區域145和146之材料134的表面155和156之寬度W1的部分，被蝕刻以分別地形成區域145和146的裝置鰭380、390和382、392，如圖7所示(例如，不蝕刻區域245的材料242之頂表面的部分)。
圖7示出從磊晶區域145和146形成之鰭380、390和382、392，像是藉由濕式或乾式蝕刻以移除不由遮罩360至遮罩363所保護或於其下的材料142。在一些實施例中，鰭380、390和382、392可被描述為「裝置鰭」或「電子裝置鰭」，其中電子裝置可被形成於其上。如此之蝕刻可移除在溝槽105和106中(例如，及鄰近於內STI 側壁)的材料142之第一寬度(例如，在遮罩之間)至高度H3以暴露材料132的頂表面。如此之蝕刻可移除層142至低於高度H3之下以暴露在材料132的頂表面之下的材料132。如此之蝕刻也可移除間隔物材料220至高度H3以暴露材料242的側壁；或至高度H3之下以在材料232的頂表面之下暴露材料242和材料232的側壁。
圖8示出圖1之半導體基板，其在從第一和第二磊晶區域的鰭移除先前蝕刻遮罩、以STI填充第一和第二磊晶區域、及拋光和圖案化第三磊晶區域以形成裝置鰭之後。在一些情況下，如圖8所示，區域145和146之所有頂表面材料；和區域245的材料242之兩個部分被圖案化。接著材料242在區域245中被蝕刻(例如，其不由遮罩所保護)以移除材料242(及選擇性地，232)至高度H7以在區域245中形成磊晶材料242的裝置鰭。
如此之圖案化可包括形成遮罩460和462於區域245的材料242上(例如，拋光材料242的表面)；及形成遮罩464和465於區域145和146的材料142上(例如，拋光材料142的表面)。在圖案化之後，不被遮罩460和遮罩462所遮罩的區域245之材料242的表面355之寬度W1的部分被蝕刻以於區域245上形成裝置鰭480和490，如圖8所示(例如，不蝕刻區域145和146的材料142或132之頂表面的部分)。
圖8示出從磊晶區域244形成之鰭480和490，像是藉由濕式或乾式蝕刻以移除不由遮罩460和遮罩462所保 護或於其下的材料242。在一些實施例中，鰭480和490可被描述為「裝置鰭」或「電子裝置鰭」，其中電子裝置可被形成於其上。如此之蝕刻可移除在溝槽345中的材料242之第一寬度(例如，在遮罩之間)至高度H3以暴露材料232的頂表面。如此之蝕刻可移除層242至低於高度H3之下以暴露在材料232的頂表面之下的材料232。在一些情況下，如此之蝕刻也可移除間隔物材料220至高度H3；或至高度H3之下。
在一些情況下，在移除圖6之先前蝕刻遮罩之後，第一、第二和第三磊晶區域(區域145、146和245)可同時被拋光和被圖案化以同時在各個區域形成兩個裝置鰭。在此情況下，遮罩360至遮罩363和遮罩460和遮罩462可同時被圖案化，或使用相同的圖案化處理於三個區域上(區域145、146和245，如圖7至圖8所示)及非選擇式蝕刻可同時被使用或使用相同的處理以蝕刻不由遮罩所保護之材料142和242之水平的部分，以同時形成鰭380、382、390、392、480和490。
在此情況下，同時形成鰭380、382、390、392、480和490可描述同時實行圖案化的相同處理及接著蝕刻區域區域145、146和245以形成鰭380、382、390、392、480和490。在此，及區域145和146的材料142之兩個部分，和區域245的材料242可被圖案化。接著，相同或分開的濕式或乾式蝕刻可被使用以移除材料142和242的非遮罩之寬度至材料132和232的頂表面或於材料132和 232的頂表面之下。
在一些情況下，同時拋光和圖案化包括於第一、第二和第三磊晶區域之各者的頂表面之第一和第二部分之上形成兩個遮罩；及接著同時(1)蝕刻第一和第二磊晶區域的第三部分以形成第一和第二對P-型電子裝置鰭於第一和第二磊晶區域的第三部分上，及(2)蝕刻第三磊晶區域的第三部分以形成第三對N-型電子裝置鰭於第三磊晶區域的第三部分上。
圖9示出圖1之半導體基板，其在形成一層STI材料於鰭和磊晶區域之上、拋光STI層及凹陷蝕刻拋光的STI層以暴露電子裝置鰭和鰭的部分之裝置側壁之後。首先，一層淺溝槽隔離(STI)材料520被形成於或成長於鰭380、390、382、392、480和490之上；和於被蝕刻以形成鰭的區域145、146和245的部分之上。在一些情況下，遮罩360、361、362、363、460和480可被移除，及層520被形成於鰭的頂表面及鄰近於鰭的材料132和232之上。層520可被形成至大於鰭的頂表面之高度。STI材料520可以類似於材料104來形成，其具有相同的晶體定向、具有相同的晶格大小，且可為鬆弛的材料。STI材料520可為形成於表面之上的共形或覆蓋層。
材料520可接著被拋光或被平坦化至超過或大於鰭的頂表面的高度H1的高度；以及之後，接續地被凹陷蝕刻至高度H7以暴露鰭的裝置側壁，及形成STI層522。如本領域所熟悉的，拋光或平坦化STI層520可藉由化學 式、物理式、或機械式拋光而被實行以在大於高度H1的高度形成材料520的頂部平表面。在拋光之後，一覆蓋濕式蝕刻可隨後凹陷蝕刻平坦化材料520的頂表面至高度H7以暴露裝置材料142和242。如此之蝕刻可使用稀釋的HF持續幾秒以移除材料520的至少一高度。如此之蝕刻可留材料520的層522至於超過或高過材料132和232的頂表面的高度H7，材料132和232的頂表面超過或高過高度H3。
在一些情況下，如此之蝕刻可包括暴露材料142和242的側壁，而不同時暴露材料132或232的側壁。在一些情況下，如此之蝕刻可蝕刻材料520低至一高度，其超過或等於高度H3以暴露鰭的裝置材料142和242，但不暴露緩衝材料132或232。
圖9分別示出鰭380、390、382、392、480和490的裝置部分580、581、582、583、584和585。在一些情況下，裝置部分可被描述為「裝置鰭」或「電子裝置鰭」，其中電子裝置可被形成於其上。裝置部分可包括裝置材料142或242。在一些情況下，裝置部分排除緩衝材料132或材料232。圖9示出(例如，暴露的)部分580的裝置側壁586和587、部分581的裝置側壁588和589、部分582的裝置側壁590和591、部分583的裝置側壁592和593、部分584的裝置側壁594和595、和部分585的裝置側壁596和597。在一些情況下，裝置部分具有材料142或242的寬度W6和高度H8，和長度L1。裝置側壁 可為平行於平側壁112和114的平表面。
裝置側壁可包括足夠高度、寬度和長度的材料142或242以提供電子裝置的井和通道。裝置側壁可包括足夠高度、寬度和長度的材料142或242以具有「鰭狀」電子裝置被形成於其中或於其上。如此之電子裝置可包括鰭狀積體電路(IC)電晶體、電阻器、電容器等等在側壁中或於側壁上。如此之裝置可包括鰭狀金屬氧化物半導體(MOS)電晶體裝置，像是那些被使用在基於在N-型MOS裝置(n-MOS)通道中之電子移動和在P-型MOS裝置(p-MOS)通道中之帶正電荷之電洞移動之互補金屬氧化物半導體(CMOS)。
在一些實施例中，材料122可為或可包括N-型InP或GaAs材料。材料132可為或可包括N-型InAlAs材料。材料142可為或可包括N-型InGaAs或InAs材料。這些材料可提供被使用為電子裝置(例如，PMOS裝置)之通道的N-型InGaAS或InAs材料之無缺陷的裝置鰭。
在一些實施例中，材料222可為或可包括P-型Si70Ge30材料(例如，百分比70的Si和百分比30的Ge)。材料232可為或可包括P-型Si30Ge70材料。材料142可為或可包括P-型Ge材料。這些材料可提供被使用為電子裝置(例如，NMOS裝置)之通道的P-型Ge材料之更無缺陷的裝置鰭。在其他實施例中，用於材料122、132和142的N-和P-型材料之上述的描述可與用於材料222、232和242的N-和P-型材料交換。
可以理解的是，上述的描述可被應用於首先圖案化和蝕刻區域245的材料242之頂表面的部分以形成鰭480和490，及接著上述的描述可被應用於接下來圖案化和蝕刻區域145和146之各者中的磊晶材料142之頂表面的部分以形成鰭380、382、390和392。可以理解的是，針對區域108(例如，相對於圖5至圖9)之上述的描述可被應用於同時處理區域107和110，如針對區域108的描述。
因此，不同的n-和p-型裝置鰭可被形成，其藉由從在淺溝槽隔離(STI)區域之間形成之第一溝槽的底部之基板表面磊晶地成長第一型材料的第一磊晶區域。STI區域及第一溝槽高度可至少為其寬度的1.5倍。STI區域可接著被蝕刻掉以暴露基板的頂表面而在第一磊晶區域之間形成第二溝槽。接著，一層間隔物材料可被形成於第一磊晶區域的側壁上的第二溝槽中。第二型材料的第二磊晶區域可從在第一磊晶區域之間的第二溝槽的底部之基板表面被成長。磊晶區域可被圖案化且被蝕刻以形成具有裝置可被形成於側壁上的成對之電子裝置鰭。此處理可減少在鰭中因為層介面中的晶格失配之晶體缺陷，及提供從形成於相同的矽表面上之磊晶區域同時形成或共整合n-和p-型鰭。
圖10為一示例處理1000，其用於在第一、第二和第三磊晶區域中形成一對不同類型材料的電子裝置鰭。圖10示出開始於方塊1004的處理1000，其中同時磊晶地成長第一磊晶材料的第一和第二磊晶區域在形成於第一、第 二和第三淺溝槽隔離(STI)區域之間的第一和第二溝槽的底部的基板表面上。區域可包括磊晶地成長於在兩個溝槽的底部的基板表面上的第一、第二和第三層磊晶材料，各者係藉由複數個淺溝槽隔離(STI)區域而形成。STI區域可被形成於基板之上以定義各對區域之間的溝槽。STI區域可具有定義溝槽的第一寬度W1和第一高度H1的STI側壁。第一高度H1可為第一寬度W1的至少1.5倍。第一寬度可在10-100nm之間，以及第一高度可在30-300nm之間。基板表面可為矽且擁有(100)晶體定向指數。此可包括使用多於兩個區域以定義各個溝槽。此可包括由STI區域107、108和110所定義之溝槽105和106。方塊804可包括用於形成溝槽105和106及成長材料122、132和142的上述之說明，如上針對圖1至圖4所述。
接著，在方塊806，第二STI區域被圖案化且被蝕刻以暴露基板的頂表面以在第一和第二磊晶區域之間形成第三溝槽。此可包括圖案化和蝕刻第二STI區域108以暴露基板的頂表面103以在第一和第二磊晶區域145和146之間形成第三溝槽206，如上針對圖4至圖6所述。
接著，在方塊808，一層間隔物材料被形成於第一和第二磊晶區域側壁上。此可包括形成一層間隔物材料220於第一和第二磊晶區域側壁212和215上，如上針對圖5至圖6所述。
接著，在方塊810，第二磊晶材料的第三磊晶區域係 於形成在第一和第二磊晶區域之間的第三溝槽之底部的基板表面上磊晶地成長。此可包括磊晶地成長第二磊晶材料222、232和234的第三磊晶區域245於形成在第一和第二磊晶區域145和146之間的第三溝槽206之底部的基板表面上103，如上針對圖6所述。
接著，在方塊812，第一、第二和第三磊晶區域被蝕刻以從第一、第二和第三磊晶區域形成第一、第二和第三對電子裝置鰭。此可包括同時圖案化和蝕刻第一145、第二146和第三245磊晶區域以從第一、第二和第三磊晶區域形成第一(380、390)、第二(382、392)和第三(480、490)對電子裝置鰭，如圖7至圖9所描述。
接著，在選擇方塊822，一電晶體裝置可被形成於各個鰭的至少一裝置側壁上(選擇性的)。在一些情況下方塊822包括形成電晶體裝置於各個鰭的各個裝置側壁上(選擇性的)。此方塊不是用來針對一些實施例實行。方塊822可包括用於形成電晶體裝置於各個鰭的裝置側壁上的上述之說明，如圖9所描述。
因此，在此已經被描述實施例提供更有效率和更可靠的處理而用於從相同的基板形成p-和n-型磊晶電子裝置鰭兩者，其藉由以選擇式磊晶成長而整合VLSI-相容鰭狀結構和製造裝置於其上。如此之整合可包括從相同的基板形成或成長不同類型的P-和N-型材料在不同的、鄰近的磊晶區域中；及接著形成不同類型材料的一對電子裝置鰭在不同的磊晶區域之各者中。因此，在此所描述的實施例 提供好處和優點，相對於其他處理和裝置，包括(1)針對CMOS實施(例如，且於特定長度L、寬度W、和高度H要求之內，如在此所記)，從成長於或於相同的矽表面103上之磊晶區域共整合n-和p-mos電子裝置鰭。n-和p-mos的如此之共整合可包括對於n-和p-mos裝置而形成n-和p-mos磊晶區域145和245於相同的矽表面103上，其在蝕刻來自n-和p-mos磊晶區域之n-和p-mos兩者電子裝置鰭之前。
在此描述的一些實施例也提供相對於其他處理和裝置的好處和優點，包括(2)大量減少傳播至n-和p-側兩者電子裝置鰭上的裝置層之缺陷。在一些實施例中，既然在溝槽105、106和110中的缺陷(例如，晶體缺陷)已經不延伸進入或不存在於鰭、或材料142或材料242之裝置部分(例如，H7)，鰭(例如，裝置側壁)可提供電子裝置材料(例如，井和通道)，其中無缺陷鰭狀式裝置可被形成(例如，磊晶過生長區域為鰭或裝置部分)。例如，藉由形成電子裝置鰭(或部分)，如在此所述，當特定材料(例如，III-V族、或Ge材料)被磊晶地成長於矽材料基板上、在溝槽中時，避免或最小化產生於鰭中的晶體缺陷是可能的，前述缺陷係因為或來自在材料中之大的晶格失配。如此之缺陷包括那些被捕捉或沿著形成溝槽的上述STI之側壁。藉由避免或最小化這些晶體缺陷可產生建立於裝置層中或鰭的裝置側壁的裝置中之產量和變化問題。
此外，相較於其它處理和裝置，在此描述的一些實施 例也提供好處和優點，包括(3)沿著(例如，長度L)及垂直(例如，寬度W)於電子裝置鰭(垂直的或高度)兩者之方向上捕捉缺陷，因此最小化到達主動裝置層或電子裝置鰭之缺陷的密度。此可包括在捕捉缺陷中、沿著鰭的寬度和長度兩者提供雙向的高寬比捕捉之好處(例如，如上所記)。
接著，相較於其它處理和裝置，在此描述的一些實施例也提供的好處和優點，包括(4)消除在薄的(W<10奈米(nm))和深的(H>200nm)溝槽中，成長磊晶層或區域的需求。此可包括不需在溝槽中或以寬度少於10nm成長磊晶材料或區域，或在溝槽中或以寬度大於10nm成長磊晶區域的能力。此可允許用於更粗的和更短的溝槽和磊晶層，因此在溝槽磊晶材料中提供更好的結晶材料和更高的產量，前述溝槽磊晶材料被使用以從其形成鰭，而使用較少的材料和處理來針對更大高度溝槽之所需。
圖11說明根據一實施的計算裝置1100。計算裝置1100包含板1102。板1102可包括一些組件，包括但不限制於處理器1104和至少一通訊晶片1106。處理器1104係實體地和電連接地至板1102。在一些實施中，至少一通訊晶片1106係也實體地和電連接地至板1102。在更進一步實施中，通訊晶片1106為處理器1104的一部分。
取決於其應用，計算裝置1100可包括其他組件，其可能或不可能被實體地和電連接地至板1102。這些其他組件包括，但不限制於，揮發性記憶體(例如， DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、聲頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機、和大量儲存裝置(像是硬式磁碟機、光碟(CD)、數位光碟(DVD)、和等等)。
通訊晶片1106致能用於傳輸至和自計算裝置1100的無線通訊。術語「無線」和其衍生詞可被使用以描述電路、裝置、系統、方法、技術、通訊通道等等，其可透過通過非固態介質之調變電磁輻射的使用而通信資料。術語不意味相關的裝置不包含任何線，雖然在一些實施例中，它們可能不包含任何線。通訊晶片1106可實施任何一些無線標準或協定，包括但不限制於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙，其衍生詞，和任何其他被指定為3G、4G、5G、和超過的無線協定。計算裝置1100可包括複數個通訊晶片1106。例如，第一通訊晶片1106可從事於像是Wi-Fi和藍牙的較短範圍之無線通訊，以及第二通訊晶片1106可從事於像是GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、和其他的較長範圍之無線通訊。
計算裝置1100的處理器1104包括封裝於處理器 1104之內的積體電路晶片。在一些實施中，如參考圖1至圖6所述，積體電路晶片包含包括線路和通孔的單塊(monoliths)之多級互連，其允許在互連組合中的氣隙(air gap)。術語「處理器」可指任何裝置或裝置的部分，其從暫存器和/或記憶體處理電子資料以轉換前述電子資料為另一可被儲存於暫存器和/或記憶體中的電子資料。
通訊晶片1106也包括積體電路晶片，其封裝於通訊晶片1106內。根據另一實施，一封裝包括結合像是如上所述之一或多個電容器的通訊晶片。
在更進一步實施中，位於計算裝置1100內之另一組件可包含包括像是如上所述之積體電路晶片的微電子封裝。
在各種實施中，計算裝置1100可為膝上型電腦、輕省筆電、筆記型電腦、超輕薄筆電、智慧型手機、平板、個人數位助理(PDA)、超級移動電腦、行動電話、桌上型電腦、伺服器、印表機、掃描器、顯示器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位視訊記錄器。在更進一步實施中，計算裝置1100可為處理資料的任何其他電子裝置。
示例
下列為屬於實施例的示例。
示例1為形成一對電子裝置鰭的方法，包括：同時磊 晶地成長第一型磊晶材料的第一和第二磊晶區域於形成在淺溝槽隔離(STI)區域旁邊之第一和第二溝槽的底部的基板表面上；圖案化和蝕刻上述STI區域以暴露上述基板的上述頂表面以在上述第一和第二磊晶區域的第一和第二磊晶區域側壁之間形成第三溝槽；於上述第一和第二磊晶區域側壁上形成一層間隔物材料；於形成在上述第一和第二磊晶區域側壁之間的第三溝槽之底部的上述基板表面上，磊晶地成長第二型磊晶材料的第三磊晶區域；接著圖案化和蝕刻上述第一、第二和第三磊晶區域以從上述第一、第二和第三磊晶區域形成第一、第二和第三對電子裝置鰭。
在示例2中，示例1的方法之於上述第一和第二磊晶區域側壁上形成一層間隔物材料包括於上述第一和第二磊晶區域側壁上、於在第三溝槽的底部的上述基板表面上、且於形成於上述第一和第二磊晶區域上之第一和第二遮罩的頂表面上形成間隔物材料的共形層；蝕刻上述共形層以從於在第三溝槽的底部的上述基板表面上，且於形成於上述第一和第二磊晶區域上的第一和第二遮罩之頂表面上移除上述共形層，但不從上述第一和第二磊晶區域側壁。
示例3，為示例1的方法，其中上述第一溝槽具有針對上述第一溝槽定義第一寬度和第一高度的第一STI側壁，上述第二溝槽具有針對上述第二溝槽定義上述第一寬度和上述第一高度的STI側壁，上述第三溝槽具有針對上述第一溝槽定義上述第一寬度和上述第一高度的第一和第 二磊晶區域側壁，且上述第一高度至少為大於上述第一寬度的1.5倍。
示例4，為示例1的方法，其中同時磊晶地成長上述第一和第二磊晶區域包括於在上述第一溝槽和上述第二溝槽的上述底部的上述基板表面上，磊晶地成長第一層磊晶材料至於上述基板表面上的第二高度；於上述第一層上和於上述第一溝槽和上述第二溝槽中，磊晶地成長第二層緩衝磊晶材料至於上述基板表面上的第三高度；及於上述第二層的頂表面上和於上述第一溝槽和上述第二溝槽中，磊晶地成長第三層裝置磊晶材料至於上述基板表面上的第四高度。
示例5，為示例1的方法，其中同時磊晶地成長上述第一和第二磊晶區域包括同時磊晶地成長一層上述第一磊晶材料於上述溝槽中至於上述第二STI區域的頂表面上；接著拋光上述第一磊晶材料的頂表面低至上述第二STI區域的上述頂表面以形成上述第一和第二磊晶區域。
示例6，為示例1的方法，其中圖案化和蝕刻上述第二STI區域包括於上述第一和第二磊晶區域的頂表面上形成兩個遮罩；及蝕刻上述兩個遮罩之間的上述第二STI區域。
示例7，為示例1的方法，其中磊晶地成長上述第三磊晶區域包括於在上述第三溝槽的上述底部之上述基板表面上，磊晶地成長第四層磊晶材料至於上述基板表面上的上述第二高度；於上述第四層上和於上述第三溝槽中，磊 晶地成長第五層緩衝磊晶材料至於上述基板表面上的上述第三高度；及於上述第五層的頂表面上和於上述第三溝槽中，磊晶地成長第六層裝置磊晶材料至於上述基板表面上的上述第四高度。
示例8，為示例1的方法，其中磊晶地成長上述第三磊晶區域包括不在上述第三溝槽中磊晶地成長一層上述第二磊晶材料至於上述第一磊晶區域的頂表面上；接著不拋光上述第二磊晶材料的頂表面低至上述第一磊晶區域的上述頂表面以形成上述第三磊晶區域。
示例9，為示例1的方法，其中圖案化和蝕刻上述第一、第二和第三磊晶區域包括於上述第一、第二和第三磊晶區域之各者的頂表面之第一和第二部分上形成兩個遮罩；及同時(1)蝕刻上述第一和第二磊晶區域的第三部分以形成第一和第二對P-型電子裝置鰭於上述第一和第二磊晶區域的第三部分上，及(2)蝕刻上述第三磊晶區域的第三部分以形成第三對N-型電子裝置鰭於上述第三磊晶區域的上述第三部分上。
示例10，為示例9的方法，更包括於上述第一、第二和第三磊晶區域的上述第三部分上，和於上述第一、第二和第三對電子裝置鰭上形成STI層；拋光上述STI層以於上述第一、第二和第三對電子裝置鰭的頂表面上形成平表面；及蝕刻上述拋光的STI層以暴露上述第一、第二和第三對電子裝置鰭的裝置部分。
示例11，為示例10的方法，更包括於上述第一、第 二和第三對電子裝置鰭之各個鰭的至少一裝置側壁上形成電晶體裝置。
示例12，為示例1的方法，其中圖案化和蝕刻上述第一、第二和第三磊晶區域包括於上述第一和第二磊晶區域之各者的頂表面之第一和第二部分上，和於上述第三磊晶區域上形成兩個遮罩；及蝕刻上述第一和第二磊晶區域的第三部分以於上述第一和第二磊晶區域的第三部分上形成第一和第二對電子裝置鰭；接著於上述第三磊晶區域之各者之頂表面的第一和第二部分上，及於上述第一和第二磊晶區域上形成兩個遮罩；及蝕刻上述第三磊晶區域的第三部分以於上述第三磊晶區域的上述第三部分上形成第三對電子裝置鰭。
示例13，為示例1的方法，更包括於上述第一、第二和第三對電子裝置鰭上形成STI層；拋光上述STI層以於上述第一、第二和第三對電子裝置鰭的頂表面上形成平表面；及蝕刻上述拋光的STI層以暴露上述第一、第二和第三對電子裝置鰭的裝置部分。
示例14，為一種形成一對電子裝置鰭的方法，包括：磊晶地成長第一型磊晶材料的第一磊晶區域於在淺溝槽隔離(STI)區域之間所形成之第一溝槽的底部的基板表面上；圖案化和蝕刻上述STI區域以暴露上述基板的上述頂表面以在上述第一磊晶區域的第一磊晶區域側壁之間形成第二溝槽；於上述第一磊晶區域側壁上形成一層間隔物材料；磊晶地成長第二型磊晶材料的第二磊晶區域於在 上述第一磊晶區域側壁之間所形成之上述第二溝槽的底部之上述基板表面上；接著圖案化和蝕刻上述第一和第二磊晶區域以從上述第一和第二磊晶區域形成第一和第二對電子裝置鰭。
示例15，為示例14的方法，其中於上述第一磊晶區域側壁上形成一層間隔物材料包括於上述第一磊晶區域側壁上，及於在上述第二溝槽的底部之上述基板表面上形成間隔物材料的共形層；及蝕刻上述共形層以從於在上述第二溝槽的底部之上述基板表面上移除上述共形層，但不從上述第一磊晶區域側壁。
示例16，為示例15的方法，其中圖案化和蝕刻上述第一和第二磊晶區域包括於上述第一和第二磊晶區域之各者的頂表面之第一和第二部分上形成兩個遮罩；及蝕刻上述第一和第二磊晶區域的第三部分以於上述第一和第二磊晶區域的第三部分上形成第一和第二對電子裝置鰭。
示例17，為一種形成成對N-型和P-型電子裝置鰭方法，包括從在淺溝槽隔離(STI)區域之間形成之第一溝槽的底部之基板表面磊晶地成長第一型材料的第一磊晶區域，上述STI區域及第一溝槽高度為至少其寬度的1.5倍；蝕刻掉上述STI區域以暴露上述基板的上述頂表面以在上述第一磊晶區域之間形成第二溝槽；於上述第一磊晶區域的側壁上的上述第二溝槽中形成一層間隔物材料；從在上述第一磊晶區域之間的上述第二溝槽的底部之上述基板表面形成第二型材料的第二磊晶區域；接著圖案化和蝕 刻上述第一磊晶區域以形成具有裝置可被形成於側壁上的成對P-型電子裝置鰭；及圖案化和蝕刻上述第二磊晶區域以形成具有裝置可被形成於側壁上的成對N-型電子裝置鰭。
示例18，為示例17的方法，其中圖案化和蝕刻包括同時圖案化和蝕刻上述第一和第二磊晶區域以形成具有裝置可被形成於側壁上的上述成對的電子裝置鰭。
示例19，為示例18的方法，更包括於上述第一和第二對電子裝置鰭上形成STI層；拋光上述STI層以於上述第一和第二對電子裝置鰭的頂表面上形成一平表面；及蝕刻上述拋光的STI層以暴露上述第一和第二對電子裝置鰭的裝置部分。
示例20，為示例17的方法，其中圖案化和蝕刻上述第一和第二磊晶區域包括於上述第一和第二磊晶區域之各者的頂表面之第一和第二部分上形成兩個遮罩；及蝕刻上述第一和第二磊晶區域的第三部分以於上述第一和第二磊晶區域的第三部分上形成第一和第二對電子裝置鰭。
示例21，為示例17的方法，更包括形成STI層於第一和第二對電子裝置鰭上；拋光STI層以於上述第一和第二對電子裝置鰭的頂表面上形成一平表面；及蝕刻上述拋光的STI層以暴露上述第一和第二對電子裝置鰭的裝置部分。
在前述的說明中，係用於解釋的目的，許多的特定細節已經被提出以提供對實施例的全面了解。然而，對本發 明領域熟悉技術者而言，一個或多個其他實施例可被實施而不用這些特定的細節將是明顯的。所述特定實施例並非提供來限制本發明的實施例，而是用來說明實施例。本發明的實施例之範疇並非由上述所提供的特定示例來決定，而是下述的申請專利範圍所決定。在其他情況下，已經以方塊圖之形式或沒有細節而被已經示出眾所周知的結構、裝置、和操作係為了避免模糊對本說明書的了解。其中，當認為適當時，參考數字或參考數字的終端部分已經在圖式中被重複以表示對應的或類似的元件，其可選擇性地，具有類似的特性。
應該也被理解的是，例如，以「一個實施例」、「一實施例」、「一或多個實施例」、或「不同的實施例」貫穿此說明書的參考意指一特定的特徵可被包括在實施例的實踐中。類似地，可以被理解的是，在說明書中，各種特徵有時被一起群組在單一實施例、圖式，或其說明中來組織本揭示及幫助對各種發明態樣之了解的目的。然而，揭示的此方法不被解釋為反應一實施例，其相較於各個申請項明顯之所請特徵需要更多的特徵。而是，如接下來之申請專利範圍所反應，實施例的發明態樣可在於少於單一揭示的實施例之所有特徵。例如，雖然前述之說明書和圖式描述形成一單一對電子裝置鰭於磊晶區域之各者中，前述之說明書和圖式可被應用以在各個區域中形成一或三個鰭。因此，於發明內容之後的申請專利範圍係在此明確地以各個申請項支持其本身為本發明之單獨的實施例而結合 至發明內容。
101‧‧‧基板
102‧‧‧材料
103‧‧‧表面
104‧‧‧材料

Claims (21)

  1. 一種形成一對電子裝置鰭的方法，包含：同時磊晶地成長第一型磊晶材料的第一和第二磊晶區域於形成在淺溝槽隔離(STI)區域旁邊之第一和第二溝槽的底部的基板表面上；圖案化和蝕刻上述STI區域以暴露上述基板的頂表面以在上述第一和第二磊晶區域的第一和第二磊晶區域側壁之間形成第三溝槽；於上述第一和第二磊晶區域側壁上形成一層間隔物材料；於形成在上述第一和第二磊晶區域側壁之間的第三溝槽之底部的上述基板表面上，磊晶地成長第二型磊晶材料的第三磊晶區域；接著圖案化和蝕刻上述第一、第二和第三磊晶區域以從上述第一、第二和第三磊晶區域形成第一、第二和第三對電子裝置鰭。
  2. 如申請專利範圍第1項所述之方法，其中於上述第一和第二磊晶區域側壁上形成一層間隔物材料，包含：於上述第一和第二磊晶區域側壁上、於在第三溝槽的底部的上述基板表面上、且於形成於上述第一和第二磊晶區域上之第一和第二遮罩的頂表面上形成間隔物材料的共形層；蝕刻上述共形層以從於在第三溝槽的底部的上述基板表面上，及於形成於上述第一和第二磊晶區域上的第一和 第二遮罩之頂表面上移除上述共形層，但不從上述第一和第二磊晶區域側壁移除上述共形層。
  3. 如申請專利範圍第1項所述之方法，其中上述第一溝槽具有針對上述第一溝槽定義第一寬度和第一高度的第一STI側壁，上述第二溝槽具有針對上述第二溝槽定義上述第一寬度和上述第一高度的STI側壁，上述第三溝槽具有針對上述第一溝槽定義上述第一寬度和上述第一高度的第一和第二磊晶區域側壁，且上述第一高度至少為大於上述第一寬度的1.5倍。
  4. 如申請專利範圍第1項所述之方法，其中同時磊晶地成長上述第一和第二磊晶區域，包含：於在上述第一溝槽和上述第二溝槽的上述底部的上述基板表面上，磊晶地成長第一層磊晶材料至於上述基板表面上的第二高度；於上述第一層上和於上述第一溝槽和上述第二溝槽中，磊晶地成長第二層緩衝磊晶材料至於上述基板表面上的第三高度；及於上述第二層的頂表面上和於上述第一溝槽和上述第二溝槽中，磊晶地成長第三層裝置磊晶材料至於上述基板表面上的第四高度。
  5. 如申請專利範圍第1項所述之方法，其中同時磊晶地成長上述第一和第二磊晶區域，包含：同時磊晶地成長一層上述第一磊晶材料於上述溝槽中至於上述第二STI區域的頂表面上；接著 拋光上述第一磊晶材料的頂表面低至上述第二STI區域的上述頂表面以形成上述第一和第二磊晶區域。
  6. 如申請專利範圍第1項所述之方法，其中圖案化和蝕刻上述第二STI區域，包含：於上述第一和第二磊晶區域的頂表面上形成兩個遮罩；及蝕刻上述兩個遮罩之間的上述第二STI區域。
  7. 如申請專利範圍第1項所述之方法，其中磊晶地成長上述第三磊晶區域，包含：於在上述第三溝槽的上述底部之上述基板表面上，磊晶地成長第四層磊晶材料至於上述基板表面上的上述第二高度；於上述第四層上和於上述第三溝槽中，磊晶地成長第五層緩衝磊晶材料至於上述基板表面上的上述第三高度；及於上述第五層的頂表面上和於上述第三溝槽中，磊晶地成長第六層裝置磊晶材料至於上述基板表面上的上述第四高度。
  8. 如申請專利範圍第1項所述之方法，其中磊晶地成長上述第三磊晶區域，包含：不在上述第三溝槽中磊晶地成長一層上述第二磊晶材料至於上述第一磊晶區域的頂表面上；接著不拋光上述第二磊晶材料的頂表面低至上述第一磊晶區域的上述頂表面以形成上述第三磊晶區域。
  9. 如申請專利範圍第1項所述之方法，其中圖案化和蝕刻上述第一、第二和第三磊晶區域，包含：於上述第一、第二和第三磊晶區域之各者的頂表面之第一和第二部分上形成兩個遮罩；及同時(1)蝕刻上述第一和第二磊晶區域的第三部分以形成第一和第二對P-型電子裝置鰭於上述第一和第二磊晶區域的第三部分上，及(2)蝕刻上述第三磊晶區域的第三部分以形成第三對N-型電子裝置鰭於上述第三磊晶區域的上述第三部分上。
  10. 如申請專利範圍第9項所述之方法，更包含：於上述第一、第二和第三磊晶區域的上述第三部分上，和於上述第一、第二和第三對電子裝置鰭上形成STI層；拋光上述STI層以於上述第一、第二和第三對電子裝置鰭的頂表面上形成平表面；及蝕刻上述拋光的STI層以暴露上述第一、第二和第三對電子裝置鰭的裝置部分。
  11. 如申請專利範圍第10項所述之方法，更包含：於上述第一、第二和第三對電子裝置鰭之各個鰭的至少一裝置側壁上形成電晶體裝置。
  12. 如申請專利範圍第1項所述之方法，其中圖案化和蝕刻上述第一、第二和第三磊晶區域，包含：於上述第一和第二磊晶區域之各者的頂表面之第一和第二部分上，和於上述第三磊晶區域上形成兩個遮罩；及 蝕刻上述第一和第二磊晶區域的第三部分以於上述第一和第二磊晶區域的第三部分上形成第一和第二對電子裝置鰭；接著於上述第三磊晶區域之各者之頂表面的第一和第二部分上，及於上述第一和第二磊晶區域上形成兩個遮罩；及蝕刻上述第三磊晶區域的第三部分以於上述第三磊晶區域的上述第三部分上形成第三對電子裝置鰭。
  13. 如申請專利範圍第1項所述之方法，更包含：於上述第一、第二和第三對電子裝置鰭上形成STI層；拋光上述STI層以於上述第一、第二和第三對電子裝置鰭的頂表面上形成平表面；及蝕刻上述拋光的STI層以暴露上述第一、第二和第三對電子裝置鰭的裝置部分。
  14. 一種形成一對電子裝置鰭的方法，包含：磊晶地成長第一型磊晶材料的第一磊晶區域於在淺溝槽隔離(STI)區域之間所形成之第一溝槽的底部的基板表面上；圖案化和蝕刻上述STI區域以暴露上述基板的頂表面以在上述第一磊晶區域的第一磊晶區域側壁之間形成第二溝槽；於上述第一磊晶區域側壁上形成一層間隔物材料；磊晶地成長第二型磊晶材料的第二磊晶區域於在上述第一磊晶區域側壁之間所形成之上述第二溝槽的底部之上 述基板表面上；接著圖案化和蝕刻上述第一和第二磊晶區域以從上述第一和第二磊晶區域形成第一和第二對電子裝置鰭。
  15. 如申請專利範圍第14項所述之方法，其中於上述第一磊晶區域側壁上形成一層間隔物材料，包含：於上述第一磊晶區域側壁上，及於在上述第二溝槽的底部之上述基板表面上形成間隔物材料的共形層；蝕刻上述共形層以從於在上述第二溝槽的底部之上述基板表面上移除上述共形層，但不從上述第一磊晶區域側壁移除上述共形層。
  16. 如申請專利範圍第15項所述之方法，其中圖案化和蝕刻上述第一和第二磊晶區域包含：於上述第一和第二磊晶區域之各者的頂表面之第一和第二部分上形成兩個遮罩；及蝕刻上述第一和第二磊晶區域的第三部分以於上述第一和第二磊晶區域的第三部分上形成第一和第二對電子裝置鰭。
  17. 一種形成成對N-型和P-型電子裝置鰭的方法，包含：從在淺溝槽隔離(STI)區域之間形成之第一溝槽的底部之基板表面磊晶地成長第一型材料的第一磊晶區域，上述STI區域及第一溝槽高度為至少其寬度的1.5倍；蝕刻掉上述STI區域以暴露上述基板的頂表面以在上述第一磊晶區域之間形成第二溝槽； 於上述第一磊晶區域的側壁上的上述第二溝槽中形成一層間隔物材料；從在上述第一磊晶區域之間的上述第二溝槽的底部之上述基板表面形成第二型材料的第二磊晶區域；接著圖案化和蝕刻上述第一磊晶區域以形成具有裝置可被形成於側壁上的成對P-型電子裝置鰭；及圖案化和蝕刻上述第二磊晶區域以形成具有裝置可被形成於側壁上的成對N-型電子裝置鰭。
  18. 如申請專利範圍第17項所述之方法，其中圖案化和蝕刻包含：同時圖案化和蝕刻上述第一和第二磊晶區域以形成具有裝置可被形成於側壁上的上述成對的電子裝置鰭。
  19. 如申請專利範圍第18項所述之方法，更包含：於上述第一和第二對電子裝置鰭上形成STI層；拋光上述STI層以於上述第一和第二對電子裝置鰭的頂表面上形成一平表面；及蝕刻上述拋光的STI層以暴露上述第一和第二對電子裝置鰭的裝置部分。
  20. 如申請專利範圍第17項所述之方法，其中圖案化和蝕刻上述第一和第二磊晶區域，包含：於上述第一和第二磊晶區域之各者的頂表面之第一和第二部分上形成兩個遮罩；及蝕刻上述第一和第二磊晶區域的第三部分以於上述第一和第二磊晶區域的第三部分上形成第一和第二對電子裝 置鰭。
  21. 如申請專利範圍第17項所述之方法，更包含：於上述第一和第二對電子裝置鰭上形成STI層；拋光上述STI層以於上述第一和第二對電子裝置鰭的頂表面上形成一平表面；及蝕刻上述拋光的STI層以暴露上述第一和第二對電子裝置鰭的裝置部分。
TW103121019A 2013-06-28 2014-06-18 使用選擇式磊晶成長整合ｖｌｓｉ相容性鰭狀結構與在其上製作裝置 TWI544636B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048773 WO2014209396A1 (en) 2013-06-28 2013-06-28 Integrating vlsi-compatible fin structures with selective epitaxial growth and fabricating devices thereon

Publications (2)

Publication Number Publication Date
TW201511281A TW201511281A (zh) 2015-03-16
TWI544636B true TWI544636B (zh) 2016-08-01

Family

ID=52142517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121019A TWI544636B (zh) 2013-06-28 2014-06-18 使用選擇式磊晶成長整合ｖｌｓｉ相容性鰭狀結構與在其上製作裝置

Country Status (8)

Country Link
US (2) US9685381B2 (zh)
KR (1) KR102100743B1 (zh)
CN (1) CN105308728B (zh)
BR (1) BR112015029855B1 (zh)
DE (1) DE112013007039B4 (zh)
GB (1) GB2530194B (zh)
TW (1) TWI544636B (zh)
WO (1) WO2014209396A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559683B2 (en) * 2014-09-19 2020-02-11 Intel Corporation Apparatus and methods to create a buffer to reduce leakage in microelectronic transistors
KR102248475B1 (ko) 2014-09-19 2021-05-06 인텔 코포레이션 인듐 풍부 표면들을 갖는 인듐 갈륨 비화물 활성 채널을 생성하는 장치 및 방법
KR102150942B1 (ko) * 2014-12-01 2020-09-03 삼성전자주식회사 핀펫을 구비하는 반도체 장치
CN104966672B (zh) * 2015-06-30 2019-01-25 上海华力微电子有限公司 鳍式场效应管基体制备方法
CN106611787A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 半导体结构及其制作方法
MX2018005222A (es) * 2015-12-01 2019-04-29 Nihon Nohyaku Co Ltd Compuesto de 3h-pirrolopiridina, n-óxido o sal del mismo, insecticida agrícola y hortícola que comprende el compuesto y método para usar los mismos.
US9515073B1 (en) * 2016-02-08 2016-12-06 International Business Machines Corporation III-V semiconductor CMOS FinFET device
EP3300117A1 (en) * 2016-09-22 2018-03-28 IMEC vzw A high aspect ratio channel semiconductor device and method for manufacturing thereof
US10163628B1 (en) 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Lattice-mismatched semiconductor substrates with defect reduction
CN109273440B (zh) * 2017-07-18 2021-06-22 联华电子股份有限公司 具伸张应力鳍状结构的制作方法与互补式鳍状晶体管结构
DE102017220787B4 (de) * 2017-11-21 2022-09-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines mikroelektronischen Systems mit funktionalen Dünnschichten
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US11996480B2 (en) 2021-09-09 2024-05-28 International Business Machines Corporation Vertical transistor with late source/drain epitaxy

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP4613478B2 (ja) * 2003-05-15 2011-01-19 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
KR100546488B1 (ko) 2003-12-26 2006-01-26 한국전자통신연구원 반도체 소자의 제조 방법
KR100829599B1 (ko) * 2006-12-04 2008-05-14 삼성전자주식회사 트랜지스터 및 이를 형성하는 방법
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
US7902584B2 (en) 2007-04-16 2011-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
CN101779287B (zh) * 2008-05-22 2011-12-21 松下电器产业株式会社 电阻变化型非易失性存储装置
US8058692B2 (en) 2008-12-29 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors with reverse T-shaped fins
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
JP5473482B2 (ja) 2009-08-27 2014-04-16 日東電工株式会社 膜濾過装置
US8283202B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
WO2011090152A1 (ja) * 2010-01-21 2011-07-28 日本電気株式会社 半導体装置及びその製造方法
JP5166458B2 (ja) 2010-01-22 2013-03-21 株式会社東芝 半導体装置及びその製造方法
TWI433241B (zh) 2010-06-24 2014-04-01 Inotera Memories Inc 具有浮置體之鰭式場效電晶體的製造方法
CN103168359B (zh) * 2010-12-03 2016-05-04 松下知识产权经营株式会社 非易失性存储元件和非易失性存储装置及它们的制造方法
JP5537524B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 抵抗変化メモリ

Also Published As

Publication number Publication date
GB201520311D0 (en) 2015-12-30
GB2530194B (en) 2019-12-04
WO2014209396A1 (en) 2014-12-31
TW201511281A (zh) 2015-03-16
BR112015029855A8 (pt) 2019-12-24
US9685381B2 (en) 2017-06-20
US20170250182A1 (en) 2017-08-31
CN105308728B (zh) 2019-01-29
BR112015029855B1 (pt) 2021-02-23
CN105308728A (zh) 2016-02-03
BR112015029855A2 (pt) 2017-07-25
KR102100743B1 (ko) 2020-04-14
DE112013007039T5 (de) 2016-01-21
KR20160051685A (ko) 2016-05-11
US20160204037A1 (en) 2016-07-14
DE112013007039B4 (de) 2023-11-02
GB2530194A (en) 2016-03-16

Similar Documents

Publication Publication Date Title
TWI544636B (zh) 使用選擇式磊晶成長整合ｖｌｓｉ相容性鰭狀結構與在其上製作裝置
US10249490B2 (en) Non-silicon device heterolayers on patterned silicon substrate for CMOS by combination of selective and conformal epitaxy
TWI540649B (zh) 形成一對電子裝置鰭的方法
EP3238243B1 (en) High mobility nanowire fin channel on silicon substrate formed using sacrificial sub-fin
TW201709408A (zh) 用於環繞式閘極電晶體之ＧａＡｓ上的擬晶式ＩｎＧａＡｓ
TW201523702A (zh) 在選擇性磊晶期間防止側壁缺陷的方法及結構
CN107636834A (zh) 具有子鳍状物层的晶体管
TWI582912B (zh) 半導體結構以及形成半導體結構之方法
US20170256408A1 (en) Methods and structures to prevent sidewall defects during selective epitaxy
RU2737136C2 (ru) Изготовление свободного от дефектов устройства на основе ребра в области поперечного эпитаксиального наращивания