DE112013007039T5 - Das Integrieren VLSI-kompatibler Rippen-Strukturen mit selektivem Epitaxialwachstum und das Fertigen von Vorrichtungen darauf - Google Patents

Das Integrieren VLSI-kompatibler Rippen-Strukturen mit selektivem Epitaxialwachstum und das Fertigen von Vorrichtungen darauf Download PDF

Info

Publication number
DE112013007039T5
DE112013007039T5 DE112013007039.1T DE112013007039T DE112013007039T5 DE 112013007039 T5 DE112013007039 T5 DE 112013007039T5 DE 112013007039 T DE112013007039 T DE 112013007039T DE 112013007039 T5 DE112013007039 T5 DE 112013007039T5
Authority
DE
Germany
Prior art keywords
epitaxial
regions
layer
sti
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013007039.1T
Other languages
English (en)
Other versions
DE112013007039B4 (de
Inventor
Niti Goel
Ravi Pillarisetty
Willy Rachmady
Gilbert Dewey
Benjamin Chu-Kung
Jack T. Kavalieros
Marko Radosavljevic
Matthew V. Metz
Niloy Mukherjee
Robert S. Chau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013007039T5 publication Critical patent/DE112013007039T5/de
Application granted granted Critical
Publication of DE112013007039B4 publication Critical patent/DE112013007039B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

Unterschiedliche n- und p-Typen von Vorrichtungs-Rippen werden durch epitaxiales Wachsenlassen erster Epitaxialbereiche eines Materials eines ersten Typs aus einer Substratoberfläche an einer Unterseite von ersten Gräben ausgebildet, die zwischen flachen-Grabenisolations(STI)-Bereichen ausgebildet sind. Die STI-Bereiche und erste-Graben-Höhen sind mindestens 1,5 mal deren Breite. Die STI-Bereiche werden weggeätzt, um die obere Fläche des Substrats zur Ausbildung von zweiten Gräben zwischen den ersten Epitaxialbereichen freizulegen. Eine Abstandsmaterialschicht ist in den zweiten Gräben auf Seitenwänden der ersten Epitaxialbereiche ausgebildet. Zweite Epitaxialbereiche eines Materials eines zweiten Typs werden aus der Substratoberfläche an einer Unterseite der zweiten Gräben zwischen den ersten Epitaxialbereichen wachsen gelassen. N- und p-Typ-Rippen-Paare können aus dem ersten und zweiten Epitaxialbereich gebildet werden. Die Rippen werden miteinbezogen und weisen verminderte Defekte aus einer Materialschnittflächengitterfehlanpassung auf.

Description

  • HINTERGRUND
  • Gebiet
  • Schaltkreisvorrichtungen und die Herstellung und Struktur von Rippen-basierten Schaltkreisvorrichtungen.
  • Beschreibung des Standes der Technik
  • Erhöhtes Leistungsverhalten in Schaltkreisvorrichtungen auf einem Substrat (beispielsweise integrierten Schaltkreis(IC)-Transistoren, elektrischen Widerständen, Kondensatoren etc. auf einem Halbleiter(beispielsweise Silizium)-Substrat) ist typischerweise ein während der Entwurf, Herstellung und Betrieb dieser Vorrichtungen als bedeutend erachteter Faktor. Beispielsweise ist während Entwurf und Herstellung oder Ausbildung von Metalloxidhalbleiter(MOS)-Transistorvorrichtungen, wie diejenigen, die in einem komplementären Metalloxidhalbleiter (CMOS) eingesetzt werden, eine Erhöhung der Beweglichkeit von Elektronen in N-Typ-MOS-Vorrichtungs(n-MOS)-Kanälen und eine Erhöhung der Beweglichkeit von positiv geladenen Löchern in P-Typ-MOS-Vorrichtungs(p-MOS)-Kanälen oft wünschenswert. Leistungsverhalten und Beweglichkeit werden jedoch durch Gitterfehlanpassungen und Defekte verlangsamt, die in Zwischenschichten von den zur Ausbildung der MOS verwendeten Materialien erzeugt werden.
  • Für einige CMOS-Implementierungen ist die Miteinbeziehung von gitterfehlangepassten Materialien, wie III-V-Material-Epitaxialwachstum auf Silizium eine große Aufgabe. Derzeit gibt es keine dem Stand der Technik gemäße Lösung, n- und p-MOS-Material-Epitaxialwachstümer auf einem einzigen Siliziumsubstrat gemeinsam zu integrieren. Somit werden in aktuellen Anwendungen Defekte aufgrund großer Gitterfehlanpassungen in Materialien erzeugt, wenn neuartige Materialien (III-V, Germanium (Ge)) auf einem Silizium-Material-Substrat wachsen gelassen werden. Auch diesen Anwendungen gelingt es nicht, ein effizientes und betriebssicheres Verfahren zur Ausbildung sowohl von p- als auch n-Typ-Epitaxial-Elektronik-Vorrichtungs-Rippen aus demselben Substrat bereitzustellen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Querschnittsansicht eines Abschnitts einer Halbleitersubstratbasis nach Ausbildung einer Grabenisolations(STI)-Materialschicht auf einer oberen Fläche des Substrats.
  • 2 zeigt das Halbleitersubstrat von 1 nach Ausbildung der STI-Bereiche und Gräben zwischen den STI-Bereichen.
  • 3 zeigt das Halbleitersubstrat von 1 nach Ausbildung von Epitaxialmaterial in den Gräben zwischen den STI-Bereichen.
  • 4 zeigt das Halbleitersubstrat von 1 nach Polieren und Strukturieren des Epitaxialmaterials, das oberhalb der Gräben und oberhalb der STI-Bereiche zur Ausbildung von ersten und zweiten Epitaxialbereichen ausgebildet ist.
  • 5 zeigt das Halbleitersubstrat von 1 nach Ätzen der STI-Bereiche zur Ausbildung von dritten Gräben zwischen den maskierten ersten und zweiten Epitaxialbereichen; und Ausbilden einer konturgetreuen Schicht von Abstandsmaterial über den Masken, und den Wänden und Unterseite des dritten Grabens.
  • 6 zeigt das Halbleitersubstrat von 1 nach Ätzen der konturgetreuen Abstandsmaterialschicht aus der Unterseite des dritten Grabens, und in der Folge das epitaxiale Wachsenlassen eines Bereichs eines zweiten Epitaxialmaterials im dritten Graben.
  • 7 zeigt das Halbleitersubstrat von 1 nach Entfernen früherer Ätzmasken, Polieren und Strukturieren von ersten und zweiten Epitaxialbereichen zur Ausbildung von Vorrichtungs-Rippen.
  • 8 zeigt das Halbleitersubstrat von 1 nach Entfernen früherer Ätzmasken aus Rippen von ersten und zweiten Epitaxialbereichen, Füllen erster und zweiter Epitaxialbereiche mit STI, und Polieren und Strukturieren der dritten Epitaxialbereiche zur Ausbildung von Vorrichtungs-Rippen.
  • 9 zeigt das Halbleitersubstrat von 1 nach Ausbilden einer STI-Materialschicht oberhalb der Rippen und Epitaxialbereiche, Polieren der STI-Schicht und Vertiefungssätzen der polierten STI-Schicht zur Freilegung von Vorrichtungsseitenwänden elektronischer Vorrichtungs-Rippen oder Rippen-Abschnitten.
  • 10 ist ein beispielhaftes Verfahren zur Ausbildung eines Elektronik-Vorrichtungs-Rippen-Paars von verschiedenartigem Material in einem ersten, zweiten und dritten Epitaxialbereich.
  • 11 stellt eine Rechnervorrichtung gemäß einer Implementierung dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Eine große Gitterfehlanpassung in Materialien kann Defekte erzeugen, wenn gewisse Materialien (beispielsweise Typ III-V, oder Germanium(Ge)-Materialien) epitaxial auf einem Siliziummaterialsubstrat (beispielsweise Einkristallsilizium) wachsen gelassen werden. In einigen Fällen können die Materialien aus einer Substratoberfläche, in Gräben zwischen Grabenisolations(STI)-Bereichen epitaxial wachsen gelassen werden. Das Wachstum kann zur Ausbildung von ”Rippen” von Material strukturiert und geätzt werden, in dem oder auf dem Vorrichtungen ausgebildet werden können. Somit können Defekte in Material-„Rippen” vorliegen, in dem oder auf dem Vorrichtungen ausgebildet werden können, nachdem die Rippen aus den Wachstümern strukturiert und geätzt sind. Breiten sich diese Defekte im ganzen Graben aus, dann können sie zu Ertrags- und Variationen-Problemen in einer Vorrichtung führen, die auf einer durch Epitaxialwachstum ausgebildeten Vorrichtungsschicht gebaut ist, die sich oberhalb des Graben ausdehnt. Diese Ausbreitung kann in „Rippen”-Vorrichtungen vorliegen, die in Rippen ausgebildet sind, die durch das sich oberhalb des Graben ausdehnende Epitaxialwachstum strukturiert und geätzt sind. Derartige Rippen-Vorrichtungen können Rippen-integrierte-Schaltkreis(IC)-Transistoren, elektrische Widerstände, Kondensatoren etc. umfassen, die in oder auf Seitenwänden von „Rippen” ausgebildet sind, die aus einem Halbleiter(beispielsweise Silizium)-Substrat oder einem anderen Material gewachsen sind oder sich oberhalb desselben erstrecken. Derartige Vorrichtungen können Rippen-Metalloxid-Halbleiter(MOS)-Transistorvorrichtungen umfassen, beispielsweise diejenigen, die in einem komplementären Metalloxid-Halbleiter (CMOS) auf Basis einer Beweglichkeit von Elektronen in N-Typ-MOS-Vorrichtungs(n-MOS)-Kanälen und einer Beweglichkeit von positiv geladenen Löchern in P-Typ-MOS-Vorrichtungs(p-MOS)-Kanälen verwendet werden.
  • Hierin beschriebene Ausführungsformen stellen eine Lösung für Verfahren bereit, die Defekte in lediglich einer Richtung der Rippe (der Breite W entlang, wie in 2 dargestellt), einfangen. Die Lösung kann ein Verfahren umfassen, das das Konzept des Aspektverhältnis-Einfangens anwendet, in dem die Höhe (H) der Rippe größer als die Breite (W) ist. Bei diesem Schema breiten sich eine große Anzahl an Defekten in Richtung der Vorrichtungsschichten in die lange Richtung der Rippe jedoch weiter aus. Ausführungsformen gemäß können derartige Defekte durch ein Einfangen der Defekte entlang der Seitenwand der STI, welche die Gräben ausbildet (beispielsweise in sowohl die W- als auch die L-Richtungen) hintangehalten werden, indem die Höhe (H) des Grabens größer als die Breite (W) und Länge (L) des Grabens ausgestaltet wird, sodass die Verhältnisse H/W > = 1.5 und H/L > = 1.5. Dieses Verhältnis kann eine Minimum-H/W-Verhältnis-Begrenzung setzen, um viele Defekte innerhalb einer im Graben ausgebildeten Pufferschicht zu blockieren. Somit kann das hierin beschriebene Verfahren kristalline Defekte in den Rippen aufgrund von Gitterfehlanpassung in den Schichtgrenzflächen vermeiden. Defekte (beispielsweise kristalline Defekte) im Graben haben sich beispielsweise vielleicht nicht in die Epitaxialbereiche (beispielsweise das obere Vorrichtungsmaterial der Bereiche) hinein erstreckt oder liegen dort nicht vor. Somit können die aus diesem Material ausgebildeten Rippen elektronisches Vorrichtungsmaterial (beispielsweise Töpfe und Kanäle) bereitstellen, in dem defektfreie Rippen-basierte Vorrichtungen ausgebildet werden können.
  • Darüber hinaus stellen hierin beschriebene Ausführungsformen ein effizienteres und betriebssicheres Verfahren zur Ausbildung sowohl von p- als auch n-Typ-Epitaxial-Elektronik-Vorrichtungs-Rippen aus demselben Substrat durch ein Integrieren von sehr großmaßstäbigen Integrations(VLSI)-kompatiblen Rippen-Strukturen mit selektivem Epitaxialwachstum und durch ein Fertigen von Vorrichtungen darauf bereit. Eine solche Integration kann das Ausbilden eines Paars an elektronischen Vorrichtungs-Rippen von verschiedenartigem Material in einem ersten, zweiten und dritten Epitaxialbereich durch gleichzeitiges epitaxiales Wachsenlassen eines ersten und zweiten Epitaxialbereichs eines ersten epitaxialen Materials auf einer Substratoberfläche auf einer Unterseite eines ersten und zweiten Grabens umfassen, der zwischen ersten, zweiten und dritten Grabenisolations(STI)-Bereichen ausgebildet ist. Die Grabenhöhen können mindestens 1,5 mal ihrer Breite entsprechen. Dann kann der zweite STI-Bereich strukturiert und geätzt werden, um die obere Fläche des Substrats zur Ausbildung eines dritten Grabens zwischen dem ersten und zweiten Epitaxialbereich freizulegen. In der Folge kann eine Abstandsmaterialschicht auf einer ersten und zweiten Epitaxialbereichs-Seitenwand ausgebildet werden. Dann kann ein dritter Epitaxialbereich eines zweiten epitaxialen Materials (beispielsweise ein dem ersten Material gegenüber unterschiedliches P- oder N-Typ-Material) epitaxial auf der Substratoberfläche an einer Unterseite eines dritten Grabens wachsen gelassen werden, der zwischen dem ersten und zweiten Epitaxialbereich ausgebildet ist. Die ersten, zweiten und dritten Epitaxialbereiche können dann zur Ausbildung eines ersten, zweiten und dritten Paars an elektronischen Vorrichtungs-Rippen aus den ersten, zweiten und dritten Epitaxialbereichen strukturiert und geätzt werden. Transistorvorrichtungen können dann auf mindestens einer Vorrichtungsseitenwand von jeder (wahlweisen) Rippe ausgebildet werden.
  • Somit stellen die hierin beschriebenen Ausführungsformen (1) die gemeinsame Integration von n- und p-mos (beispielsweise das Ausbilden von Epitaxialgraben-Material oder -Bereichen für n- als auch p-mos, vor dem Ätzen von elektronischen Vorrichtungs-Rippen aus diesem Material/Bereichen) auf derselben Siliziumoberfläche für CMOS-Implementierung (beispielsweise, und, wie hierin angemerkt, innerhalb gewisser Längen- L, Breiten- W und Höhen-H-Erfordernisse); (2) eine große Verminderung von Defekten, die sich zu den Vorrichtungsschichten sowohl auf n- als auch p-seitigen Elektronikvorrichtungs-Rippen ausbreiten; (3) Erfassen der Defekte sowohl entlang (beispielsweise Länge L) und senkrecht (beispielsweise Breite W) zur elektronischen Vorrichtungs-Rippe(vertikalen oder Höhen)-Richtung, wodurch die Defektdichte minimiert wird, die aktive Vorrichtungsschichten oder Vorrichtungs-Rippen erreicht (stellt beispielsweise ein bi-direktionales Aspektverhältnis (beispielsweise selektives Epitaxie)-Einfangen von kristallinen Defekten bereit, beispielsweise durch Einfangen der 55 Grad (110) – ausgerichteten Defekte sowohl der Breite als auch der Länge der Rippe entlang); und (4) das Beseitigen der Notwendigkeit, Epitaxialschichten oder -bereiche in einem dünnen (W < 10 Nanometer (nm)) und tiefen (H > 200 nm) Graben wachsen zu lassen (beispielsweise Epitaxialmaterial oder -bereiche in Gräben oder mit einer Breite von weniger als 10 nm nicht wachsen lassen zu müssen). Das ermöglicht breitere und kürzere Gräben und Epitaxialschichten, wodurch ein besseres kristallines Material und ein höherer Ertrag im Graben-Epitaxialmaterial bereitgestellt wird, das zur Ausbildung von Rippen verwendet wird, während weniger Material und Verarbeitung angewandt wird, die für den größeren Höhengraben erforderlich sind. In einigen Fällen kann die Unterseite des Topfes (beispielsweise Oberfläche 103) strukturiert sein, unterschiedliche Epitaxialwachstumsbezogene Defektverbesserungstechnologien und -Ideen zu implementieren. In einigen Fällen kann die vorgeschlagene hetero-integrierte Lösung angewandt werden, um jede beliebige Vorrichtungsarchitektur, beispielsweise Trigate, Nanodrähte, Nanobänder und ähnliches auszugestalten.
  • 1 ist eine schematische Querschnittsansicht eines Abschnitts einer Halbleitersubstratbasis nach Ausbildung einer STI-Materialschicht auf einer oberen Fläche des Substrats. 1 zeigt ein Halbleitersubstrat oder eine Material 102-Basis 101 mit einer oberen Fläche 103. Das Substrat 101 kann Silizium, polykristallines Silizium, Einkristall-Silizium oder verschiedene andere geeignete Technologien zur Ausbildung einer Siliziumbasis oder -substrat, beispielsweise Silizium-Wafer, umfassen, daraus gebildet sein, damit absediert sein oder daraus gewachsen gelassen sein. In Übereinstimmung mit Ausführungsformen kann das Substrat 101 beispielsweise durch das Wachsenlassen eines Einkristall-Siliziumsubstratbasismaterials ausgebildet sein, das eine Dicke zwischen 100 Angström und 1000 Angström von reinem Silizium aufweist. Alternativ dazu kann das Substrat 101 durch ausreichende chemische Gasphasenabscheidung (CVD) verschiedener geeigneter Silizium- oder Siliziumlegierungsmaterialien 102 ausgebildet sein, um eine Materialschicht auszubilden, die eine Dicke zwischen einem und drei Mikrometern an Dicke aufweist, wie beispielsweise durch CVD, um eine Dicke von zwei Mikrometern an Dicke auszubilden. Ferner wird in Erwägung gezogen, dass das Substrat 101 ein entspanntes, nicht-entspanntes, gradiertes und/oder nicht-gradiertes Siliziumlegierungsmaterial 102 sein kann. Das Material 102 kann ein entspanntes Material (weist beispielsweise ein nicht verzerrtes Gitter auf) bei Oberfläche 103 sein. Das Material 102 kann ein Einkristall-Siliziummaterial sein. Das Substrat 102 kann aus Silizium gebildet sein und eine obere Fläche 103 mit einem (100) kristallorientierten Material (beispielsweise gemäß Miller-Index) aufweisen. Das Substrat 101 kann ein „verschnittenes” Substrat sein.
  • 1 zeigt ebenfalls eine flache-Grabenisolations(STI)-Material 104-Schicht, die auf der oberen Fläche 103 des Substrats 101 ausgebildet oder wachsen gelassen ist. STI-Material 104 kann aus einem Oxid oder einem Nitrid oder aus einer Kombination davon gebildet sein. STI-Material 104 kann aus SiC oder einem anderen, dem Stand der Technik nach bekannten Material gebildet sein. STI-Material 104 kann durch Atomlagenabscheidung (ALD) oder chemische Gasphasenabscheidung (CVD) ausgebildet sein. STI-Material 104 wird allgemein über plasmaunterstütztes Beschichtungsverfahren (PECVD) abgelagert. In einigen Fällen können beliebige von verschiedenen Sauerstoff-Vorläufern oder generischen Vorläufern während eines Verfahrens (beispielsweise PECVD) verwendet werden, um das dem Stand der Technik nach bekannte STI-Material 104 auszubilden. In einigen Fällen kann STI-Material 104 durch ein Verfahren unter Anwendung von TEOS + O2 + RF bei 400°C ausgebildet werden.
  • Die untere Oberfläche von Material 104 kann dieselbe (100) Kristallorientierung wie diejenige von Material 102 (beispielsweise an Oberfläche 103) aufweisen. In einigen Fällen kann die untere Oberfläche von Material 104 dieselbe Kristallgittergröße wie diejenige von Material 102 (beispielsweise an Oberfläche 103) aufweisen. Material 104 kann ein entspanntes Material sein (beispielsweise ein nicht verzerrtes Gitter aufweisen) in Bezug auf seine Grenzfläche (beispielsweise dort, wo es chemisch oder atomar mit der Oberfläche darunter gebunden ist) mit Oberfläche 103.
  • 2 zeigt das Halbleitersubstrat von 1 nach Ausbildung von STI-Bereichen und Gräben zwischen den STI-Bereichen. 2 zeigt Gräben 105 und 106, die zwischen STI-Bereichen 107, 108 und 110 und Oberfläche 103 definiert sind. Die Bereiche 107, 108 und 110 können durch ein dem Stand der Technik nach bekanntes Strukturieren und Ätzen ausgebildet werden. Das kann das Ausbilden einer Deckschicht von STI-Material 104, in der Folge das Strukturieren und Ätzen von Material 104 zur Ausbildung von STI-Bereichen 107, 108 und 110 umfassen. In einigen Fällen umfasst das Strukturieren und Ätzen von Material 104 zur Ausbildung der STI-Bereiche die Anwendung einer Resist- oder Hard-Maske unterhalb eines Resists für die Strukturierungsmaterialien. In einigen Fällen können 1, 2 oder 3 Resist-Schichten für die Strukturierungsmaterialien angewandt werden. In einigen Fällen umfasst das Strukturierungs- und Ätzmaterial 104 zur Ausbildung der STI-Bereiche die Anwendung einer O2 oder O2/Ar-Plasma-Ätzung bei Drücken im Bereich von 10–100 m Torr, und bei Raumtemperatur. Ein solches Strukturieren und Ätzen kann auch ein Ätzen von Oxiden, umfassend STI-Material, durch ein Ätzen mit Fluorkohlenstoffen (beispielsweise CF4 und/oder C4F8), O2 und Ar, bei Drücken im Bereich von 10–100 m Torr, und bei Raumtemperatur umfassen.
  • STI-Bereich 107 weist eine Seitenwand 113 und eine obere Fläche 117 auf. STI-Bereich 108 weist Seitenwände 112 und 115 auf, und weist eine obere Fläche 116 auf. STI-Bereich 110 weist Seitenwand 114 und eine obere Oberfläche 118 auf. Seitenwände 112, 113, 114 und 115 können vertikale, ebene Oberflächen sein, die senkrecht zur (beispielsweise in einem rechten Winkel mit Bezug auf) horizontalen, ebenen Oberflächen-Fläche 103 und den horizontalen, ebenen Oberflächen-Flächen 116, 117 und 118 sind. Die Seitenwände können STI-Material 104 umfassen oder dieses sein. STI-Bereiche 107, 108 und 110 können eine Breite W1 aufweisen, die durch den horizontalen Abstand zwischen deren Seitenwänden definiert ist. STI-Bereich 108 kann eine Breite W1 aufweisen, die durch den horizontalen Abstand zwischen Seitenwand 115 von Bereich 107 und der Seite an Seitenwand 112 von Bereich 108 definiert ist. STI-Bereiche 107, 108 und 110 können Höhe H1 aufweisen, die durch den vertikalen Abstand zwischen der oberen Fläche 103 beziehungsweise der oberen Fläche 116, 117 und 118 definiert ist. STI-Bereiche 107, 108 und 110 können eine Länge L1 aufweisen, die als die Länge definiert ist, die in die Seite hineingeht und der Seitenwand 112, 113, 114 oder 115 entlang.
  • Gräben 105 und 106 können durch die Seitenwände der Bereiche 107, 108 und 110 definiert sein. Im Besonderen zeigt 2 Graben 106, der durch eine Seite an der Seitenwand 112 des Bereichs 108, eine Seite an der Seitenwand 114 des Bereichs 110, eine Unterseite an der oberen Fläche 103 und eine Oberseite (beispielsweise Öffnung oder Ecken), die an die oberen Flächen 116 oder 118 angrenzend angeordnet ist, definiert ist oder diese aufweist. 2 zeigt ebenfalls Graben 105, der durch eine Seitenwand 113 des Bereichs 107, eine Seite an der Seitenwand 115 des Bereichs 108, eine Unterseite an der oberen Fläche 103 und eine an die oberen Flächen 117 oder 116 angrenzend angeordnete Oberseite definiert ist oder diese aufweist. Gräben 105 und 106 können die Oberfläche 103 des an der Unterseite des Grabens freiliegenden Materials 102 umfassen, beispielsweise eine ebene oder planarisierte Oberfläche von Kristallmaterial. In einigen Fällen ist jeder der Gräben 105 und 106 durch zusätzliche Seitenwände von anderen STI-Bereichen definiert, beispielsweise eine vordere und eine hintere STI, die eine Seitenwand, die den Seitenwänden 112, 113, 114 und 115 ähnlich ist, und obere Flächen, die den Oberflächen 116, 117 oder 118 ähnlich ist, aufweist, jedoch die Länge L der Gräben 105 und 106 definiert.
  • Graben 105 kann die Breite W1, die durch den horizontalen Abstand zwischen Seitenwand 113 des Bereichs 107 und eine Seite an Seitenwand 115 des Bereichs 108 definiert ist, aufweisen. Graben 106 kann die Breite W1, die durch den horizontalen Abstand zwischen Seitenwand 112 des Bereichs 108 und eine Seite an Seitenwand 114 des Bereichs 110 definiert ist, aufweisen. In einigen Fällen kann die Breite W1 eine Breite zwischen 10 und 100 Nanometer (nm) sein. In einigen Fällen ist die Breite W1 ungefähr 25 nm. In einigen Fällen ist die Breite W1 eine Breite zwischen 30 und 150 Nanometer (nm). In einigen Fällen entspricht W1 dreimal dem Teilungsabstand der in den Epitaxialbereichen ausgebildeten Rippen, wie beispielsweise dreimal dem horizontalen Teilungsabstand zwischen dem Mittelpunkt der Rippen 380 und 390 oder zwischen dem der Rippen 480 und 490 (siehe beispielsweise 8–9).
  • Gräben 105 und 106 können Höhe H1 aufweisen, die durch den vertikalen Abstand zwischen der oberen Fläche 103 und der oberen Fläche 116, 117 oder 118 definiert ist. Höhe H1 kann eine Höhe zwischen 30 und 300 Nanometer (nm) sein. In einigen Fällen ist H1 ungefähr 75 nm. H1 des Grabens kann größer als die W1 des Grabens sein, sodass das Verhältnis H1/W1 > = 1,5 ist. In einigen Fällen ist das Verhältnis H1/W1 = 1,5. In einigen Fällen ist das Verhältnis H1/W1 > = 2,0.
  • Gräben 105 und 106 können eine Länge L1 aufweisen, die als die Länge definiert ist, die in die Seite hineingeht und der Seitenwand 112, 113, 114 oder 115 entlang. Länge L1 kann eine Länge zwischen 10 und 100 Nanometer (nm) sein. In einigen Fällen ist L1 ungefähr 25 nm. In einigen Fällen ist L1 gleich (oder ungefähr dieselbe wie) W1. In einigen Fällen ist L1 größer als oder kleiner als W1.
  • In einigen Fällen ist L1 eine Breite zwischen 50 und 250 Nanometer (nm). In einigen Fällen ist L1 zweimal der Teilungsabstand der Gates von Transistorvorrichtungen, die in den Seitenwänden der Vorrichtungsabschnitte ausgebildet sind, so wie zweimal der Teilungsabstand zwischen den Gates von Transistorvorrichtungen, die in den Seitenwänden der Vorrichtungsabschnitte 580 und 581, oder 582 und 583 ausgebildet sind (siehe beispielsweise 9).
  • H1 des Grabens kann größer als die L1 des Grabens sein, sodass das Verhältnis H1/L1 > = 1,5 ist. In einigen Fällen ist das Verhältnis H1/L1 = 1,5. In einigen Fällen ist das Verhältnis H1/L1 > = 2,0. Gemäß einigen Ausführungsformen kann W1 zwischen 10 und 15 Nanometer (nm) sein und H1 kann 350 Nanometer (nm) sein. Wahlweise kann L1 gleich W1 sein.
  • 2 zeigt Gräben 105 und 106, die zwischen STI-Bereichen 107, 108 und 110 und Oberfläche 103 definiert sind. Es wird jedoch in Erwägung gezogen, dass mehrere ähnliche Gräben und STI-Bereiche auf Substrat 101 (beispielsweise mindestens Hunderte oder Hunderttausende) vorhanden sein können.
  • 3 zeigt das Halbleitersubstrat von 1 nach Ausbilden von Epitaxialmaterial in den Gräben zwischen den STI-Bereichen. 3 zeigt das Ausbilden von Epitaxialmaterial in Gräben 105 und 106, es wird jedoch in Erwägung gezogen, dass die Gräben 105 und 106 eine beliebige Anzahl von Gräben darstellen, die in STI-Bereichen auf Substrat 101 ausgebildet sind. 3 zeigt eine ersten Schicht von Material 122, die aus der Oberfläche 103 in Gräben 105 und 106 epitaxial wachsen gelassen wird. Material 122 kann aus der Kristalloberfläche der Substratoberfläche 103 epitaxial wachsen gelassen werden. Material 122 kann durch Epitaxialwachstum (beispielsweise Heteroepitaxie) unter Anwendung von Atomlagenabscheidung (ALD), chemische Gasphasenabscheidung (CVD), metallorganische Gasphasenabscheidung (MOCVD) oder metallorganische Gasphasenepitaxie (MOVPE) ausgebildet sein, und kann lediglich aus einer „Keimlings-”Oberfläche 103 unter dem Graben wachsen gelassen werden, jedoch nicht aus den STI-Seitenwänden oder STI-Oberflächen wachsen. Eine Auswahl an Wachstumsablagerung wie Wachstumstemperatur, Gasströmungsdruck etc. kann die Selektivität des Epitaxialwachstums definieren. In einigen Fällen wird das Material 122-Wachstum selektiv aus der Oberfläche 103 durch Auswahl oder Anwendung eines vorausbestimmten Wachstumstemperaturbereichs, eines Gasströmungsdruckbereichs etc. wachsen gelassen, wie Material 122 bekanntlicherweise aus Oberflächen 103-Material wachst, jedoch nicht aus dem Material der STI-Seitenwand oder oberen Flächen wachst oder darauf entsteht.
  • Material 122 kann eine erste Schicht von kristallinem Material sein, die eine Höhe H2 von Oberfläche 103 aufweist, die kleiner als H1 ist. Material 122 kann eine untere Oberfläche mit einem (100) kristallorientierten Material, das aus Oberfläche 103 wachst, und seitliche Oberflächen mit einem (110) kristallorientierten Material entlang oder angrenzend an Seitenwände 112, 113, 114 und 115 aufweisen. In einigen Ausführungsformen können kristalline Defekte in Material 122 nahe der oder entlang der Seitenwände der STI, welche die Gräben ausbildet, vorhanden sein.
  • Material 122 kann eine obere Fläche mit einer (100) Kristallorientierung (Miller-Index) aufweisen. Die obere Fläche von Material 122 kann zur Ausbildung einer flachen Oberfläche, die einen (100) Kristallindex aufweist, poliert und geätzt werden. Material 122 kann Breite W1 zwischen den Seitenwänden 113 und 115 im Graben 105; und zwischen den Seitenwänden 112 und 114 im Graben 106 aufweisen. Material 122 kann eine Länge L1 aufweisen.
  • Material 122 kann Höhe H2 aufweisen, die durch den vertikalen Abstand zwischen der oberen Fläche 103 und einer oberen Fläche von Material 122 definiert ist. Höhe H2 kann eine Höhe zwischen 50–100 Nanometer (nm) sein. In einigen Fällen ist H2 ungefähr 50 oder 70 nm. In einigen Fällen ist Material 122 eine Schicht aus InP- oder GaAs-Material.
  • Die untere Oberfläche von Material 122 kann dieselbe (100) Kristallorientierung wie diejenige von Material 102 (beispielsweise an Oberfläche 103) aufweisen. In einigen Fällen kann die untere Oberfläche von Material 122 dieselbe Kristallgittergröße wie die von Material 102 (beispielsweise an Oberfläche 103) aufweisen. Material 122 kann ein entspanntes Material (beispielsweise ein nicht verzerrtes Gitter aufweisen) mit Bezug auf seine Grenzfläche mit Oberfläche 103 sein. In einigen Fällen ist Material 122 eine (teilweise oder zur Gänze) entspannte Schicht mit Bezug auf das Substrat (beispielsweise Oberfläche 103).
  • 3 zeigt eine zweite Material 132-Schicht, die epitaxial aus einer oberen Fläche von Material 122 wachst. Material 132 kann epitaxial aus der Kristalloberfläche von Material 122 wachsen gelassen werden. Material 132 kann durch Epitaxialwachstum (beispielsweise Heteroepitaxie) unter Anwendung von chemischer Gasphasenabscheidung (CVD), metallorganischer Gasphasenabscheidung (MOCVD), oder metallorganischer Gasphasenepitaxie (MOVPE) ausgebildet werden, und kann lediglich aus einer „Keimlings-”Oberfläche von Material 122 unter der Graben-Oberseite wachsen, jedoch nicht aus den Seitenwänden oder oberen STI-Flächen. In einigen Fällen wird das Material 132-Wachstum selektiv aus der oberen Fläche von Material 122 (beispielsweise aus Material 122) durch Auswahl oder Anwendung eines vorausbestimmten Wachstumstemperaturbereichs, eines Gasströmungsdruckbereichs etc. wachsen gelassen, wie Material 132 bekanntlicherweise aus Material 122 wächst, jedoch nicht aus dem Material der STI-Seitenwand oder den oberen Flächen wächst, oder darauf entsteht.
  • Material 132 kann eine zweite Schicht von kristallinem Material sein, das eine Höhe H3, die durch den vertikalen Abstand zwischen der oberen Fläche 103 und einer oberen Fläche von Material 132 definiert ist, aufweist. Höhe H3 kann kleiner als H1 sein. Material 132 kann eine untere Oberfläche mit einem (100) kristallorientierten Material, das aus Material 122 wachst, und seitliche Oberflächen mit einem (100) kristallorientierten Material entlang den oder angrenzend an die Seitenwände 112, 113, 114 und 115 aufweisen. In einigen Ausführungsformen können kristalline Defekte in Material 132 nahe der oder entlang der Seitenwände der STI, welche die Gräben ausbildet, vorhanden sein. Material 132 kann eine obere Fläche mit einer (100) Kristallorientierung (Miller-Index) aufweisen. Die obere Fläche von Material 132 kann zur Ausbildung einer flachen Oberfläche mit einem (100) Kristallindex poliert oder geätzt sein.
  • Material 132 kann Breite W1 zwischen den Seitenwänden 113 und 115 im Graben 105; und zwischen den Seitenwänden 112 und 114 im Graben 106 aufweisen. Material 132 kann eine Länge L1 aufweisen.
  • Höhe H3 kann eine Höhe zwischen 50–400 Nanometer (nm) sein. In einigen Fällen ist H3 ungefähr 200 oder 300 nm. Gemäß einigen Ausführungsformen kann die Höhen-Differenz zwischen der Oberseite des Materials 122 und der Oberseite des Materials 132 200 Nanometer (nm) sein. In einigen Fällen ist Material 142 eine Schicht von InAlAs-, GaAsSb- oder InP-Material.
  • Die untere Fläche von Material 132 kann dieselbe (100) Kristallorientierung wie diejenige von Material 122 (beispielsweise an dessen oberen Fläche) aufweisen. In einigen Fällen kann die untere Oberfläche von Material 132 dieselbe Kristallgittergröße wie diejenige von Material 122 (beispielsweise an dessen oberen Fläche) aufweisen. Material 132 kann ein entspanntes Material (beispielsweise ein nicht verzerrtes Gitter aufweisen) mit Bezug auf dessen Grenzfläche mit Material 122 (beispielsweise an dessen oberen Fläche) sein. In einigen Fällen ist Material 132 eine (meist oder zur Gänze) entspannte Schicht mit Bezug auf Material 122 (beispielsweise eine obere Fläche von Material 122).
  • 3 zeigt eine dritte Material 142-Schicht, die epitaxial aus einer oberen Fläche von Material 132 wächst. Material 142 kann eine ”Vorrichtungs-”Schicht sein, beispielsweise eine Schicht, auf der oder in der, dem Stand der Technik gemäß, Schaltkreisvorrichtungen ausgebildet werden. Derartige Vorrichtungen können hierin beschriebene Vorrichtungen umfassen.
  • Material 142 kann epitaxial aus der oberen Kristall-Fläche von Material 132 wachsen gelassen werden. Material 142 kann durch Epitaxialwachstum (beispielsweise Heteroepitaxie) unter Anwendung von chemischer Gasphasenabscheidung (CVD), metallorganischer Gasphasenabscheidung (MOCVD) oder metallorganischer Gasphasenepitaxie (MOVPE) ausgebildet werden, und kann lediglich aus einer oberen „Keimlings-”-Fläche von Material 132 unter der Graben-Oberseite wachsen, aber nicht aus den Seitenwänden oder oberen STI-Flächen wachsen. In einigen Fällen wird das Wachstum von Material 142 selektiv aus der oberen Fläche von Material 132 durch Auswahl oder Anwendung eines vorausbestimmten Wachstumstemperaturbereichs, eines Gasströmungsdruckbereichs etc. wachsen gelassen, wie Material 142 bekanntlicherweise aus Material 132 wachst, aber nicht aus dem Material der STI-Seitenwand oder der oberen Flächen wachst oder darauf entsteht.
  • Material 142 kann eine dritte kristalline Materialschicht sein, die eine Höhe H4, die durch den vertikalen Abstand zwischen oberer Fläche 103 und einer oberen Fläche von Material 142 definiert ist, aufweist. In einigen Fällen kann Höhe H4 größer als H1 sein. In einigen Fällen weist Material 142 Höhe H4 auf, die sich oberhalb der oder über die oberen Flächen 116, 117 und 118 erstreckt.
  • Material 142 kann eine untere Oberfläche mit einem (100) kristallorientierten Material, das aus Material 132 gewachsen ist, und seitliche Oberflächen mit einem (100) kristallorientierten Material entlang einer Richtung aufweisen, die parallel zu Seitenwänden 112, 113, 114 und 115 verläuft. In einigen Ausführungsformen werden sich kristalline Defekte, die in Material 122 oder 132 nahe oder entlang den Seitenwänden der STI vorhanden waren, vielleicht nicht in Material 142 hinein erstrecken (erstrecken sich beispielsweise nicht in Höhe H4 oberhalb Höhe H3 hinein).
  • Material 142 kann eine obere Fläche mit einer (100) Kristallorientierung (Miller-Index) aufweisen. Material 142 kann eine horizontale Breite aufweisen, die sich durch oder über die Gräben und Ober-Flächen-Oberflächen 116, 117 und 118 der STI-Bereiche 107, 108 und 110 erstreckt. Material 142 kann eine Länge L1 aufweisen. In einigen Fällen ist Material 142 eine Einzel-Schicht von InGaAs- oder InAs-Material. In einigen Fällen ist Material 142 ein Mehrfach-Stapel von InGaAs/InP/InGaAs-Material. In einigen Fällen, wenn Material 142 ein Mehrfach-Stapel ist, kann Höhe H4 eine Höhe zwischen 50 und 300 Nanometer (nm) sein. In einigen Fällen, wenn Material 142 eine Einzel-Schicht ist, kann Höhe H4 eine Höhe zwischen 20 und 300 Nanometer (nm) sein. In einigen Fällen ist H4 ungefähr 50 nm. Gemäß einiger Ausführungsformen kann die Höhen-Differenz zwischen der Oberseite von Material 132 und der Oberseite von Material 142 50, 100 oder 200 Nanometer (nm) sein.
  • In einigen Fällen ist Material 122 eine untere Schicht von InP- oder GaAs-Material, Material 132 ist eine mittlere Schicht von InAlAs-Material, und Material 142 ist eine obere Schicht von InGaAs-Material oder ein Stapel von 5–50 nm InGaAs/2 nm InP/20 nm hochdotiertem InGaAs-Material (mit Indium-Zusammensetzung von 53% bis 100% in InGaAs).
  • Die untere Oberfläche von Material 142 kann dieselbe (100) Kristallorientierung wie diejenige von Material 132 (beispielsweise an dessen oberen Fläche) aufweisen. In einigen Fällen kann die untere Oberfläche von Material 142 dieselbe Kristallgittergröße wie diejenige von Material 132 (beispielsweise an dessen oberer Fläche) aufweisen. Material 142 kann ein entspanntes Material (beispielsweise ein nicht verzerrtes Gitter aufweisen) mit Bezug zu seiner Grenzfläche mit Material 132 (beispielsweise an dessen oberen Fläche) aufweisen. In einigen Fällen weist Material 142 eine selbe Gitterkonstante wie die Unterseite des Materials 122 oder diejenige der Oberfläche 103 auf. In einigen Fällen ist Material 142 mit Bezug auf Material 132 (beispielsweise eine obere Fläche von Material 132) gitterangepasst. In einigen Fällen ist Material 142 mit Bezug auf Material 132 (beispielsweise eine obere Fläche von Material 132) vollkommen verzerrt. Die Verzerrung kann eine Zug- oder Druckverzerrung sein, die zur Erhöhung der Trägerbeweglichkeit geeignet ist.
  • 4 zeigt das Halbleitersubstrat von 1 nach dem Polieren und Strukturieren des Epitaxialmaterials 142, das oberhalb des Grabens und oberhalb der STI-Bereiche ausgebildet wird, um erste und zweite Epitaxialbereiche 145 und 146 zu bilden. Bereiche 145 und 146 können epitaxial gewachsene Bereiche eines ersten Epitaxialmaterials (beispielsweise um ein P- oder N-Typ-Material zu werden) auf der Substratoberfläche und Seitenwänden der Gräben 105 und 106 sein, die zwischen den STI-Bereichen ausgebildet sind. Bereiche 145 und 146 können als von einem ersten Epitaxialmaterial epitaxial gewachsen beschrieben werden, das aus der Substratoberfläche 103 an der Unterseite der Gräben 105 und 106 gewachsen ist, die zwischen inneren Seitenwänden von STI-Bereichen 107, 108 und 110 ausgebildet sind. Bereiche 145 und 146 können als Epitaxialbereiche beschrieben werden, die gleichzeitig epitaxial von einem ersten Epitaxialmaterialtyp (beispielsweise p- oder n-Typ) auf der Substratoberfläche 103 an einer Unterseite der Gräben 105 und 106 gewachsen sind, die neben (beispielsweise links oder rechts von) dem flachen-Grabenisolations(STI)-Bereich 108 ausgebildet sind.
  • 4 stellt Material 142 dar, das zur Höhe H1 oberhalb der Oberfläche 103 poliert oder planarisiert ist. Die obere Fläche von Material 142 kann poliert werden, um eine flache Oberfläche zu bilden, die einen (100) Kristallindex oberhalb oder bei einer Höhe H1 von oberen Flächen 155 und 156 von Material 142 aufweist. Die oberen Flächen 155 und 156 können dieselbe Höhe wie die oberen Flächen 116, 117 oder 118 aufweisen und so eben wie diese sein. In einigen Fällen können, die Materialien 122, 132 und 142 in Gräben 105 und 106, nach oder als eine Folge des Polierens, als Epitaxialbereiche 145 beziehungsweise 146 beschrieben werden.
  • Das Polieren oder Planarisieren von Epitaxialmaterial 142 kann durch als dem Stand der Technik nach bekanntes chemisches, physikalisches oder mechanisches Polieren ausgeführt werden, um obere ebene Oberflächen 155 und 156 von Material 142 auszubilden. Epitaxialbereiche 145 und 146 können W1 und L1 und H1 aufweisen. In einigen Fällen können die Materialien 122, 132 und 142 als ein „Epitaxialbereich”; oder als ein „Stapel” von Epitaxialschichten oder -Materialien (beispielsweise nach Polieren zur Höhe H5) beschrieben werden. In einigen Ausführungsformen können die Materialien 122, 132 und 142 in jedem Graben als ein Einzel-„Epitaxialbereich” (beispielsweise als Einzelbereiche 145 und 146); oder als ein Einzel-„Stapel” von Epitaxialschichten oder -Materialien (beispielsweise nach Polieren zur Höhe H5) beschrieben werden. In einigen Ausführungsformen sind das Material 122 oder 132 wahlweise und im Graben nicht ausgebildet, wie beispielsweise dort, wo Material 142 auf Schicht 132 ohne Schicht 122 ausgebildet ist, oder Material 142 auf Schicht 122 ohne Schicht 132 ausgebildet ist. In einigen Ausführungsformen ist lediglich Material 122, 132 oder 142 ausgebildet. In einigen Ausführungsformen werden Materialien 122, 132 und/oder 142 in jedem Graben, wie oben beschrieben, als ein Einzelbereich, -schicht oder -material bezeichnet. Für einige Ausführungsformen wird das Ausbilden von Materialien 122, 132 und 142; oder das Ausbilden von Bereichen 145 und 146 als „gleichzeitig” epitaxiales Wachsenlassen der ersten und zweiten Epitaxialbereiche beschrieben. „Gleichzeitig” kann beispielsweise das Ausführen, zur gleichen Zeit, desselben Verfahrens zum Ausbilden, Polieren, Strukturieren und Ätzen beschreiben, um dieselben Materialien in unterschiedlichen Bereichen (beispielsweise STI- und/oder Epitaxialbereiche) auszubilden, zu polieren, zu strukturieren und zu ätzen. In diesem Fall kann das gleichzeitige epitaxiale Wachsenlassen der ersten und zweiten Bereiche das Ausführen, zur gleichen Zeit, derselben Verfahren zur Ausbildung von Materialien 122 in Gräben 105 und 106; dann 132 in Gräben 105 und 106; und dann 142 in Gräben 105 und 106 (beispielsweise in Bereichen 145 und 146) beschreiben.
  • 4 stellt ebenfalls die Strukturierung oder die Masken 160 und 162 dar, die auf den oberen Flächen 155 und 156 der Epitaxialbereiche 145 und 146 ausgebildet sind. In einigen Fällen weisen die Masken 160 und 162 eine Breite W1 und Höhe H5 oberhalb der Oberflächen 155 und 156 auf. Masken 160 und 162 können eine Länge L1 aufweisen. In einigen Fällen werden die Masken 160 und 162 durch oder aus einem Photoresist allein, oder einer Photoresist/Oxid-Kombination; oder einer Photoresist/Nitrid-Kombination gebildet.
  • Masken 160 und 162 können innere Seitenwände 166 und 168 über oder angrenzend an Seitenwände 115 und 112 aufweisen. In einigen Fällen können innere Seitenwände 166 und 168 ebene Oberflächen sein, die zu den ebenen Seitenwänden 112 und 114 parallel sind und mit ihnen gleich ausgerichtet (beispielsweise direkt darüber) sind. Masken 160 und 162 können auch innere Seitenwände 170 und 172 oberhalb der Oberflächen 113 und 114 aufweisen. Seitenwände 170 und 172 können ebene Oberflächen sein, die zu und oberhalb der ebenen Seitenwände 113 und 114 parallel sind, wie beispielsweise für Seitenwände 160 und 162 mit Bezug auf Seitenwände 112 und 115 beschrieben ist.
  • Gemäß einiger Ausführungsformen kann W1 zwischen 10 und 15 Nanometer (nm) sein; H1 kann 350 Nanometer (nm) sein; H2 kann 70 Nanometer (nm) sein; die Höhen-Differenz zwischen der Oberseite von Material 122 und der Oberseite von Material 132 kann 200 Nanometer (nm) sein; und die Höhen-Differenz zwischen der Oberseite von Material 132 und der Oberseite von Material 142 oder der Epitaxialbereiche 145 und 146 kann 50 Nanometer (nm) sein. Ferner kann L1 gleich W1 sein.
  • Die nachstehenden Beschreibungen mit Bezug auf 5–9 und Bereich 108 können auch auf Bereiche 107 und 110 angewandt werden. In einigen Fällen können diese Beschreibungen mit Bezug auf Bereich 108 gleichzeitig auf Bereiche 107 und 110 angewandt werden, wie beispielsweise während der Verarbeitung, welche die Bereiche 107, 108 und 110 gleichzeitig erwirkt, auf sie angewandt wird, oder verarbeitet.
  • In diesem Fall kann das gleichzeitige eptiaxiale Wachsenlassen des dritten Epitaxialbereichs das gleichzeitige Ausführen derselben Verfahren zur Ausbildung von Materialien 222 im Graben 206 und ähnlichen Gräben beschreiben, die durch Ätzbereiche 108 und 110 ausgebildet werden; dann 232 im Graben 206 und ähnliche Gräben, die durch Ätzbereiche 108 und 110 ausgebildet werden; und dann 242 im Graben 206 und ähnlichen Gräben, die durch Ätzbereiche 108 und 110 ausgebildet werden.
  • 5 stellt das Halbleitersubstrat von 1 nach Ätzen der STI-Bereiche, um dritte Gräben zwischen den maskierten ersten und zweiten Epitaxialbereichen auszubilden; und das Ausbilden einer konturgetreuen Schicht von Abstandsmaterial über die Masken und die Wände und Unterseite des dritten Grabens dar. 5 stellt STI-Bereich 108 dar, der zur Freilegung der oberen Fläche des Substrats 103 zur Ausbildung von Graben 206 zwischen den Epitaxialbereichen 145 und 146 geätzt wird. In einigen Fällen wird STI-Bereich 108 selektiv mit Bezug auf die Masken 160 und 162 zur Ausbildung von Graben 206 geätzt. Graben 206 kann durch freigelegte die obere Fläche 103, Seitenwand 215 von Epitaxialbereich 145 und Seitenwand 212 von Epitaxialbereich 146 definiert sein. Graben 206 kann Breite W1, Höhe H1 und Länge l1 aufweisen. In einigen Fällen sind die Breite W1, Höhe H1 und Länge L1 von Graben 206 gleich jenen der Bereiche 145 und 146. In einigen Fällen sind die Höhe H1 und Länge L1 von Graben 206 gleich jenen der Bereiche 145 und 146, wobei die Breite W1 jedoch nicht gleich jener der Bereiche 145 und 146 ist.
  • In einigen Fällen kann Graben 206 durch freigelegte die obere Fläche 103; Seitenwände 215 und 212 der Epitaxialbereiche, und Seitenwände 166 und 168 der Masken definiert sein. In diesem Fall ist die Höhe von Graben 206 H1 plus H5.
  • Bereich 108 kann durch Nass- oder Trocken-Ätzen geätzt sein, um Material 104 zu entfernen, das durch oder unterhalb der Masken 160 und 162 geschützt ist. das Ätzen von Bereich 108 kann obige Beschreibungen für Ätzmaterial 104 zur Ausbildung von STI-Bereichen 107, 108 und 110 umfassen. In einigen Fällen kann Bereich 108 unter Anwendung von Nassätzen (beispielsweise von HF) oder ein Trockenätzen geätzt werden, um das ganze Material von Bereich 108 zu entfernen.
  • Graben 206 weist innere Seitenwände 215 und 212 unter oder angrenzend an Maskeninnere Seitenwände 166 und 168 auf. In einigen Fällen können die inneren Seitenwände 215 und 212 ebene Oberflächen sein, die zu den ebenen Seitenwänden 166 und 168 parallel und mit ihnen (beispielsweise direkt unterhalb) gleich ausgerichtet sind. In einigen Fällen können die inneren Seitenwände 166 und 168 ebene Oberflächen sein, die zu den ebenen Seitenwänden 115 und 112 parallel und geringfügig breiter (beispielsweise 2–5 nm breiter als W1) sind, sodass aufgrund des Ätzens von Bereich 108 eine Breite der Seitenwände 166 und 168 ebenfalls entfernt wird.
  • 5: eine konturgetreue Abstandsmaterial 220-Schicht, die auf oder über Masken über Bereiche 145 und 146, Graben 206-Seitenwände und die untere Oberfläche von Graben 206 ausgebildet ist. Konturgetreue Abstandsmaterial 220-Schicht, die auf (beispielsweise Berührungs-)Masken 160 und 162; Seitenwänden 212 und 215; und Oberfläche 103 von Graben 206 ausgebildet ist. Das kann das Ausbilden einer konturgetreuen Abstandsmaterial 220-Schicht auf oberen (beispielsweise Berührungs-)Flächen, und inneren Seitenwänden 166 und 168 (und äußeren Seitenwänden) der Masken 160 und 162 umfassen.
  • Material 220 kann mit einer konturgetreuen Dicke (beispielsweise einer ”Höhe” auf den oberen Flächen und ”Breite” auf den Seitenwänden) innerhalb der Breite, Höhe und Länge von Graben 206 ausgebildet sein. Die konturgetreue Dicke kann zwischen 2 und 20 Nanometer (nm) sein. In einigen Fällen ist die konturgetreue Dicke ungefähr 5 oder 10 nm.
  • Material 220 kann aus einem Oxid oder einem Nitrid oder aus einer Kombination davon gebildet werden. Material 220 kann aus Siliziumnitrid, Siliziumoxid oder einem dielektrischen Material gebildet werden. Material 220 kann durch Atomlagenabscheidung (ALD) oder chemische Gasphasenabscheidung (CVD) gebildet werden.
  • 6 zeigt das Halbleitersubstrat von 1 nach Ätzen der konturgetreuen Abstandsmaterialschicht aus der Unterseite des dritten Grabens, und in der Folge das epitaxiale Wachsenlassen eines Bereichs eines zweiten Epitaxialmaterials im dritten Graben. 6 zeigt das Ätzen der konturgetreuen Abstandsmaterial 220-Schicht zur Entfernung der konturgetreuen Schicht aus der Substratoberfläche an einer Unterseite des dritten Grabens, und aus einer oberen Fläche der Masken, die über die ersten und zweiten Epitaxialbereiche ausgebildet sind, jedoch nicht aus den dritte-Graben-Seitenwänden. 6 zeigt die konturgetreue Abstandsmaterial 220-Schicht, die zur Freilegung der oberen Fläche des Substrats 103 und der oberen Flächen der Masken 160 und 162 geätzt wird. In einigen Fällen wird während eines solchen Ätzens von Material 220 ein Teil von Material 220 nicht geätzt, bleibt jedoch auf Seitenwänden von Graben 206. In einigen Fällen wird während eines solchen Ätzens von Material 220 ein Teil von Material 220 nicht aus den Seitenwänden 166, 168, 212 und 215 geätzt, sondern bleibt, wie dargestellt, darauf.
  • Material 220 kann durch ein Trockenätzverfahren geätzt werden, das die vertikale Dicke der Schicht schneller als die horizontale Dicke entfernt. In einigen Fällen kann die Ätzung eine anisotrope Ätzung sein. In einigen Fällen kann die Ätzung Chlor oder eine andere säurehaltige Trockenchemie einsetzen. In einigen Fällen wird Material 220 selektiv mit Bezug auf Material 102 und Masken 160 und 162 geätzt. In einigen Fällen kann Material 220 unter Anwendung einer Nassätzung (beispielsweise von HF) oder einer Trockenätzung geätzt werden, um alle horizontalen Abschnitte von Material 220 zu entfernen.
  • Nach dem Ätzen weist das geätzte Material 220 (beispielsweise Graben 206) innere Seitenwände 216 und 218 auf, die sich von der Oberfläche 103 mindestens bis zur Höhe H1 erstrecken. Die innere Seitenwand 216 kann eine ebene Oberfläche sein, die zu den Seitenwänden 166 und 215 parallel ist, und eine selbe Länge (beispielsweise L1) und Höhe (beispielsweise H1 plus H5) wie diese aufweist. Die innere Seitenwand 218 kann eine ebene Oberfläche sein, die zu den Seitenwänden 168 und 212 parallel ist, und eine selbe Länge und Höhe wie diese aufweist. Nach dem Ätzen können die inneren Seitenwände 216 und 218 eine Dicke (beispielsweise in horizontaler Richtung) zwischen 2 und 15 Nanometer (nm) aufweisen. In einigen Fällen ist die konturgetreue Dicke ungefähr 5 oder 10 nm.
  • In einigen Fällen bilden die inneren Seitenwände 216 und 217 eine Breite W2 im Graben 206, die kleiner als W1 durch die Dicke der oben angemerkten Seitenwände ist. In anderen Fällen bilden die inneren Seitenwände 216 und 217 eine Breite W2 im Graben 206, die gleich W1 für die hierein beschriebenen Ausführungsformen ist.
  • 6 stellt ebenfalls das epitaxiale Wachsenlassen eines Bereichs eines zweiten Epitaxialmaterials (beispielsweise um ein P- oder N-Typ-Material zu werden) auf der Substratoberfläche und den Seitenwänden des dritten Grabens dar, der zwischen dem ersten und zweiten Epitaxialbereich ausgebildet ist. Bereich 245 kann aus einem zweiten Epitaxialmaterial gewachsen sein, das aus der Substratoberfläche 103 an der Unterseite von Graben 206 gewachsen ist, der zwischen den inneren Seitenwänden 216 und 217 der Epitaxialbereiche 145 und 146 ausgebilet ist. In einigen Fällen kann Bereich 245 ausgebildet werden als, oder in der Folge dotiert werden, um ein unterschiedliches P- oder N-Typ-Material als die Bereiche 145 und 146 (beispielsweise ausgebildet oder in der Folge dazu dotiert werden) zu sein. In einigen Fällen kann Bereich 245 ein N-Typ-Material sein, während Bereiche 145 und 146 ein P-Typ-Material sind. Das kann jegliche Schichten oder Materialien innerhalb der Bereiche 245, 145 und 146 umfassen, beispielsweise nachstehend beschriebene Materialien 222, 232 und 242. Bereich 245 kann eine Breite W2, eine Länge L1 und eine Höhe H6 aufweisen, die größer als H1, aber kleiner als Höhe H1 plus H5 ist.
  • 6 stellt die Gräben 206 dar, es wird jedoch in Erwägung gezogen, dass Graben 206 eine beliebige Anzahl an Gräben darstellen kann, die zwischen ersten und zweiten Epitaxialbereichen auf Substrat 101 ausgebildet sind. 6 stellt eine erste Schicht von Material 222 dar, das epitaxial aus Oberfläche 103 im Graben 206 gewachsen ist. Material 222 kann aus der Kristalloberfläche von Substratoberfläche 103 epitaxial gewachsen sein. Material 222 kann durch Epitaxialwachstum (beispielsweise Heteroepitaxie) unter Anwendung von Atomlagenabscheidung (ALD) oder chemischer Gasphasenabscheidung (CVD), metallorganischer Gasphasenabscheidung (MOCVD) oder metallorganischer Gasphasenepitaxie (MOVPE) ausgebildet sein und kann lediglich aus der „Keimlings-”Oberfläche 103 unterhalb der Grabenoberseite wachsen, aber nicht aus den Abstandsmaterialseitenwänden 216 und 217, oder aus Maskenoberflächen von Masken 160 und 162 wachsen. Die Auswahl von Wachstumsablagerung wie Wachstumstemperatur, Gasströmungsdruck etc. kann die Selektivität des Epitaxialwachstums definieren. In einigen Fällen wird das Wachstum von Material 222 selektiv aus Oberfläche 103 durch Auswahl oder Anwendung eines vorausbestimmten Wachstumstemperaturbereichs, Gasströmungsdruchbereichs etc. wachsen gelassen, wie von Material 222 bekannt ist, das aus dem Oberflächen 103-Material wachst, aber nicht aus dem Material der Abstandsmaterialseitenwände 216 und 217 oder aus Maskenoberflächen der Masken 160 und 162 wachst.
  • Material 222 kann eine erste Schicht von kristallinem Material sein, das eine Höhe H2 von Oberfläche 103 aufweist, die kleiner als H1 ist. Material 222 kann eine Unterseitenoberfläche mit einem (100) kristallorientierten Material, das aus Oberfläche 103 gewachsen ist, und seitliche Oberflächen mit einem (100) kristallorientierten Material entlang oder angrenzend an die Seitenwände 216 und 217 aufweisen. In einigen Ausführungsformen können kristalline Defekte im Material 222 nahe oder entlang den Seitenwänden 216 und 217 vorhanden sein.
  • Material 222 kann eine obere Fläche 255 mit einer (100) Kristallorientierung (Miller-Index) aufweisen. Die obere Fläche von Material 222 kann poliert oder geätzt werden, um eine flache Oberfläche mit einem (100) Kristallindex auszubilden. Material 222 kann Breite W2 zwischen den Seitenwänden 216 und 217 im Graben 206 aufweisen. Material 222 kann eine Länge L1 aufweisen.
  • Material 222 kann eine Höhe H2 aufweisen, die durch den vertikalen Abstand zwischen deren oberen Fläche 103 und einer oberen Fläche von Material 222 definiert ist. In einigen Fällen ist Material 222 eine Schicht von Si70Ge30-Material (beispielsweise 70% Si und 30% Ge).
  • Die Unterseitenoberfläche von Material 222 kann dieselbe (100) Kristallorientierung wie diejenige von Material 102 (beispielsweise an Oberfläche 103) aufweisen. In einigen Fällen kann die Unterseitenoberfläche 222 dieselbe Kristallgittergröße wie diejenige von Material 102 (beispielsweise an Oberfläche 103) aufweisen. Material 222 kann ein entspanntes Material (mit beispielsweise einem nicht verzerrten Gitter) mit Bezug auf seine Grenzfläche mit Oberfläche 103 sein. In einigen Fällen ist Material 222 eine (zum Teil oder zur Gänze) entspannte Schicht mit Bezug auf das Substrat (beispielsweise Oberfläche 103).
  • 6 stellt eine zweite Material 232-Schicht dar, die aus einer oberen Fläche von Material 222 epitaxial gewachsen ist. Material 232 kann aus der Kristalloberfläche von Material 222 epitaxial wachsen gelassen werden. Material 232 kann durch Epitaxialwachstum (beispielsweise Heteroepitaxie) unter Anwendung von chemischer Gasphasenabscheidung (CVD), metallorganischer Gasphasenabscheidung (MOCVD) oder metallorganischer Gasphasenepitaxie (MOVPE) ausgebildet werden und kann lediglich aus der „Keimlings-”Oberfläche des Materials 222 unterhalb der Grabenoberseite wachsen, und nicht aus den Seitenwänden 216 oder 217, oder den oberen Flächen der Masken 160 und 162 wachsen. In einigen Fällen wird das Wachstum des Materials 232 selektiv aus der oberen Fläche von Material 222 (beispielsweise aus Material 222) durch Auswahl oder Anwendung eines vorausbestimmten Wachstumstemperaturbereichs, eines Gasströmungsdruckbereichs etc. wachsen gelassen, wie Material 232 bekanntlicherweise aus Material 222 wachst, aber nicht aus dem Material der Seitenwände 216 oder 217 oder aus oberen Flächen der Masken 160 und 162 wachst oder darauf entsteht.
  • Material 232 kann eine zweite Schicht aus kristallinem Material sein, das eine Höhe H3 aufweist, die durch den vertikalen Abstand zwischen der oberen Fläche 103 und einer oberen Fläche von Material 232 definiert ist. Material 232 kann eine Unterseitenoberfläche mit einem (100) kristallorientierten Material, das aus Material 222 gewachsen ist, und seitliche Oberflächen mit einem (100) kristallorientierten Material entlang oder angrenzend an Seitenwände 216 und 217 aufweisen. In einigen Ausführungsformen können kristalline Defekte in Material 232 nahe oder entlang dieser Seitenwände vorhanden sein. Material 232 kann eine obere Fläche mit einer (100) Kristallorientierung (Miller-Index) aufweisen. Die obere Fläche von Material 232 kann zur Ausbildung einer flachen Oberfläche mit einem (100) Kristallindex poliert oder geätzt werden.
  • Material 232 kann Breite W1 zwischen den Seitenwänden 216 und 217 aufweisen. Material 232 kann eine Länge L1 aufweisen. Gemäß einiger Ausführungsformen kann die Höhen-Differenz zwischen der Oberseite des Materials 222 und der Oberseite des Materials 232 200 Nanometer (nm) sein.
  • Die Unterseitenoberfläche von Material 232 kann dieselbe (100) Kristallausrichtung wie diejenige von Material 222 (an dessen oberen Fläche) aufweisen. In einigen Fällen kann die Unterseitenoberfläche von Material 232 dieselbe Kristallgittergröße wie diejenige von Material 222 (beispielsweise an dessen oberen Fläche) aufweisen. Material 232 kann ein entspanntes Material (beispielsweise mit einem nicht verzerrten Gitter) mit Bezug auf seine Grenzfläche mit Material 222 (beispielsweise an dessen oberen Fläche) sein. In einigen Fällen ist Material 232 eine (meist oder zur Gänze) entspannte Schicht mit Bezug auf Material 222 (beispielsweise eine obere Fläche von Material 222).
  • 6 stellt eine dritte Schicht von Material 242 dar, das aus einer oberen Fläche von Material 232 epitaxial gewachsen ist. Material 242 kann eine ”Vorrichtungs-”Schicht sein, beispielsweise eine Schicht, auf oder in der dem Stand der Technik gemäß Schaltkreisvorrichtungen ausgebildet werden. Derartige Vorrichtungen können hierin beschriebene Vorrichtungen umfassen.
  • Material 242 kann aus der Kristalloberfläche von Material 232 epitaxial gewachsen sein. Material 242 kann durch Epitaxialwachstum (beispielsweise Hetereoepitaxie) unter Anwendung von chemischer Gasphasenabscheidung (CVD), metallorganischer Gasphasenabscheidung (MOCVD) oder metallorganischer Gasphasenepitaxie (MOVPE) ausgebildet werden und kann lediglich aus einer ”Keimlings-”Oberfläche von Material 232 unterhalb der Grabenoberseite wachsen, aber nicht aus den Seitenwänden 216 oder 217, oder den oberen Flächen der Masken 160 und 162 wachsen. In einigen Fällen wird das Wachstum des Materials 242 selektiv aus der oberen Fläche von Material 232 durch Auswahl oder Anwendung eines vorausbestimmten Wachstumstemperaturbereichs, eines Gasströmungsdruckbereichs etc. wachsen gelassen, wie bekanntlicherweise Material 242 aus Material 232 wachst, nicht jedoch aus dem Material der Seitenwände 216 oder 217, oder aus oberen Flächen der Masken 160 und 162 wächst.
  • Material 242 kann eine dritte Schicht aus kristallinem Material sein, das eine Höhe H6 aufweist, die durch den vertikalen Abstand zwischen der oberen Fläche 103 und einer oberen Fläche von Material 242 definiert ist. In einigen Fällen kann Höhe H6 größer als H1 sein. In einigen Fällen weist Material 242 Höhe H6 auf, die sich über den oder die oberen Flächen 155 und 156 erstreckt.
  • Material 242 kann eine Unterseitenoberfläche mit einem (100) kristallorientierten Material, das aus dem Material 232 wachsen gelassen wurde, und seitliche Oberflächen mit einem (100) kristallorientierten Material entlang einer Richtung aufweisen, die zu den Seitenwänden 216 und 217 parallel ist. In einigen Ausführungsformen werden sich kristalline Defekte, die in Material 222 oder 232 nahe oder entlang der Seitenwände 216 und 217 existiert haben, vielleicht nicht in das Material 242 hinein erstrecken (erstrecken sich beispielsweise nicht in Höhe H6 oberhalb Höhe H3).
  • Material 242 kann eine obere Fläche 255 mit einer (100) Kristallorientierung (Miller-Index) aufweisen. Material 242 kann eine horizontale Breite W2 aufweisen. Material 242 kann eine Länge L1 aufweisen. In einigen Fällen ist Material 242 eine Einzel-Schicht von Ge-Material. In einigen Fällen ist Material 242 ein Mehrfach-Stapel von Si70Ge30/Si30Ge70/Ge-Material. In einigen Fällen kann, wenn Material 242 ein Mehrfach-Stapel ist, Höhe H6 eine Höhe zwischen 50 und 300 Nanometer (nm) sein. In einigen Fällen kann, wenn Material 242 eine Einzel-Schicht ist, Höhe H6 eine Höhe zwischen 20 und 300 Nanometer (nm) sein. In einigen Fällen ist H6 ungefähr 50 nm. Gemäß einiger Ausführungsformen kann die Höhen-Differenz zwischen der Oberseite des Materials 232 und der Oberseite des Materials 242 50 Nanometer (nm) sein. In einigen Ausführungsformen kann Material 222 Si70Ge30-Material (beispielsweise 70% Si und 30% Ge) sein oder umfassen; Material 232 kann Si30Ge70-Material sein oder umfassen; und Material 142 kann Ge-Material sein oder umfassen.
  • Die Unterseitenoberfläche von Material 242 kann dieselbe (100) Kristallorientierung wie diejenige von Material 232 (an dessen oberen Fläche) aufweisen. In einigen Fällen kann die Unterseitenoberfläche von Material 242 dieselbe Kristallgittergröße wie diejenige von Material 232 (beispielsweise an dessen oberen Fläche) aufweisen. Material 242 kann ein entspanntes Material (beispielsweise mit einem nicht verzerrten Gitter) mit Bezug auf seine Grenzfläche mit Material 232 (beispielsweise an dessen oberen Fläche) sein. In einigen Fällen weist Material 242 eine selbe Gitterkonstante wie die Unterseite von Material 222 oder diejenige von Oberfläche 103 auf. In einigen Fällen ist Material 242 mit Bezug auf eine obere Fläche von Material 232 gitterangepasst. In einigen Fällen ist Material 242 zur Gänze mit Bezug auf Material 232 (beispielsweise einer oberen Fläche von Material 232) verzerrt. Die Verzerrung kann eine Zug- oder Druckverzerrung sein, die für die Erhöhung der Trägerbeweglichkeit geeignet ist.
  • Nach 6 (beispielsweise nach Ausbildung von Bereich 245), können elektronische Vorrichtungs-Rippen aus Material 142 und 242 der Epitaxialbereiche 145, 245 und 146 (und anderer ähnlicher Bereiche, die durch Verfahren von 1–6 ausgebildet werden) durch Entfernen der früheren Ätzmasken; und durch Polieren und Strukturieren der Epitaxialbereiche ausgebildet werden, um die Vorrichtungs-Rippen auszubilden. Ein solches Verfahren kann Folgendes umfassen: (1) STI zuerst und separat vertiefen, anschließend Ätzen von Abschnitten der Epitaxialbereiche zur Ausbildung der Rippen, oder (2) Weg-Trockenätzen von Abschnitten lediglich der Epitaxialbereiche, anschließend Ausnehmungs-STI zur Ausbildung der Rippen, oder (3) Anwendung einer nicht-selektiven Trockenätzung zur gleichzeitigen Entfernung sowohl von Abschnitten der Epitaxialbereiche als auch der STI, um die Rippen auszubilden. In der Folge das Entfernen des Resists, das zur Maskierung von Abschnitten der Epitaxialbereiche zur Ausbildung der Rippen eingesetzt wird.
  • In Übereinstimmung mit Ausführungsformen werden nach Ausbildung des Bereichs 245 die Masken 160 und 162 durch Ätzen oder Polieren zur Gänze entfernt. Ein solches Ätzen kann Ätztechniken, wie beschrieben, zur Entfernung von STI-Material 104 umfassen. Ein solches Polieren kann Poliertechniken, wie beschrieben, zum Polieren von Epitaxialmaterial 142 umfassen.
  • In einigen Fällen wird, nach Ausbilden von Bereich 245, die obere Fläche 255 von Bereich 245 poliert. Dieses Polieren kann dasselbe oder ein anschließendes Polieren im Vergleich zum Polieren darüber sein, um die Masken 160 und 162 zu entfernen. Ein solches Polieren kann ein Ätzen von Abstandsmaterial 220 von Höhe H6 bis zur Höhe von Bereich 345 (beispielsweise bis Höhe H1) umfassen. In einigen Fällen poliert das Polieren von Bereich 245 auch das Abstandsmaterial 220 und Material 142 der Bereiche 145 und 146. In vielen dieser Fälle poliert das Polieren von Bereich 245 das Material 242 von Bereich 245, und Material 142 und (gegebenenfalls) Bereiche 145 und 146 zumindest bis Höhe H1 oder weniger (oder beispielsweise niedriger). Dieses Polieren legt eine obere Fläche von Material 242 von Bereich 245, und Material 142 der Bereiche 145 und 146 frei. Ein solches Polieren kann Poliertechniken, wie beschrieben, zum Polieren des Epitaxialmaterials 142 umfassen. In einigen Fällen bildet das Polieren der oberen Fläche 255 von Bereich 245 mindestens bis Höhe H1 oder weniger (beispielsweise niedriger) den Epitaxialbereich 345 mit einer oberen Fläche 355 (beispielsweise Bereich 245, jedoch mit Höhe H1 anstelle von H6) aus. In einigen Fällen poliert das Polieren von Bereich 245 auch das Abstandsmaterial 220. Ein solches Polieren kann das Polieren von Abstandsmaterial 220 von Höhe H6 bis zur Höhe des Bereichs 345 (beispielsweise bis Höhe H1) umfassen.
  • Nach dem Polieren werden eine obere Fläche eines Materials 242 von Bereich 245 und ein Material 142 der Bereiche 145 und 146 strukturiert, um in jedem Bereich ein Vorrichtungs-Rippen-Paar auszubilden. Gemäß einigen Ausführungsformen werden, nach dem Polieren zwei Abschnitte einer oberen Fläche von (1) Material 242 von Bereich 245, (2) Material 142 von Bereich 145 und (3) Material 142 von Bereich 146 mit Masken strukturiert. Nach dem Strukturieren wird eine Dicke von Epitaxialmaterial 242 und 142, das nicht unter den Masken ist oder durch sie geschützt wird, hinunter auf Höhe H7 geätzt, um in jedem der Bereiche 145, 146 und 245 zwei elektronische Vorrichtungs-Rippen auszubilden. Höhe H7 kann gleich oder kleiner als Höhe H3 sein. In einigen Fällen werden die nicht maskierten Abschnitte der oberen Fläche von Material 142 der Bereiche 145 und 146 nach dem Strukturieren geätzt, um eine Dicke von Epitaxialmaterial 12 (und wahlweise etwas Höhe von Material 132) zu entfernen, um jedem der Bereiche 145, 146 zwei elektronische Vorrichtungs-Rippen von Material 142 auszubilden; und die nicht maskierten Abschnitte der oberen Fläche von Material 242 von Bereich 245 wird geätzt, um eine Dicke von Epitaxialmaterial 242 (und wahlweise etwas Höhe von Material 232) zu entfernen, um im Bereich 245 zwei elektronische Vorrichtungs-Rippen von Material 242 auszubilden. In einigen Fällen werden, nach dem Strukturieren, die nicht maskierten Abschnitte einer oberen Fläche von Material 142 (und wahlweise etwas Höhe von Material 132); und die nicht maskierten Abschnitte der oberen Fläche von Material 242 von Bereich 245 (und wahlweise etwas Höhe von Material 232) auf Höhe H7 geätzt, die Epitaxialmaterial 122 und 132; und 222 und 232 umfasst. Die elektronischen Vorrichtungs-Rippen können Material 142 (und wahlweise etwas Höhe von Material 132) in jedem der Bereiche 145, 146; und Material 242 (und wahlweise etwas Höhe von Material 232) im Bereich 245 umfassen.
  • Eine Dicke von unmaskierten Abschnitten der Epitaxialmaterialien 242 und 142 kann durch ein Trockenätzverfahren geätzt werden, das die vertikale Dicke des Materials entfernt. In einigen Fällen kann das Ätzen ein anisotropisches Ätzen sein. In einigen Fällen kann das Ätzen ein subtraktives Ätzen sein, beispielsweise das Wegätzen der Materialien 242 und 142, mit Ausnahme von anderen Materialien, beispielsweise Material 220 und die Masken. In einigen Fällen kann das Ätzen Chlor oder eine andere säurehältige Trockenchemie einsetzen. In einigen Fällen werden 242 und 142 selektiv mit Bezug auf die Masken 160 und 162 geätzt. In einigen Fällen können die Materialien 242 und 142 unter Anwendung einer Nassätzung (beispielsweise von HF) oder einer Trockenätzung geätzt werden, um alle unmaskierten horizontalen Abschnitte der Materialien 242 und 142 oberhalb der Materialien 232 und 132 zu entfernen.
  • In einem Fall wird zuerst ein Strukturieren und Ätzen ausgeführt, um Rippen aus Abschnitten von oberen Epitaximaterial 142-Flächen in jedem der Bereiche 145 und 146 auszubilden; dann wird ein Strukturieren und Ätzen ausgeführt, um Rippen aus Abschnitten von oberen Flächen von Material 242 von Bereich 245 (siehe beispielsweise 7–9) auszubilden. In einem anderen Fall wird zuerst ein Strukturieren und Ätzen ausgeführt, um Rippen aus Abschnitten von oberen Epitaxialmaterial 242-Flächen im Bereich 245 auszubilden; in der Folge wird ein Strukturieren und Ätzen ausgeführt, um Rippen aus Abschnitten von oberen Material 142-Flächen der Bereich 145 und 146 auszubilden.
  • 7 zeigt das Halbleitersubstrat von 1 nach Entfernen früherer Ätzmasken, Polieren und Strukturieren der ersten und zweiten Epitaxialbereiche zur Ausbildung von Vorrichtungs-Rippen. In einem Fall wird, wie in 7 dargestellt, das ganze Oberflächenmaterial 242 von Bereich 245; und zwei Material 142-Abschnitte der Bereiche 145 und 146 strukturiert. Anschließend wird Material 142 in den Bereichen 145 und 146 (beispielsweise dort, wo es nicht durch die Masken geschützt ist) geätzt, um das Material 142 (und wahlweise 132) bis Höhe H7 zu entfernen, um Vorrichtungs-Rippen von Epitaxialmaterial 142 in den Bereichen 145 und 146 auszubilden.
  • Ein solches Strukturieren kann das Ausbilden von Masken 360 und 361 auf Material 142 im Bereich 145 (beispielsweise eine polierte Oberfläche von Material 142); das Ausbilden von Masken 362 und 363 auf Material 142 von Bereich 146 (beispielsweise eine polierte Oberfläche von Material 142); und das Ausbilden von Maske 364 auf Material 242 von Bereich 245 (beispielsweise eine polierte Oberfläche 355 von Material 242) umfassen. Nach dem Strukturieren werden die Abschnitte von Breite W1 der Oberflächen 155 und 156 von Material 134 der Bereiche 145 und 146, die nicht durch Masken 360–363 maskiert sind, geätzt, um Vorrichtungs-Rippen 380, 390 und 382, 392 der Bereiche 145 beziehungsweise 146, wie in 7 (beispielsweise ohne Abschnitte von Oberflächenmaterial 242 von Bereich 245 zu ätzen) dargestellt, auszubilden.
  • 7 stellt Rippen 380, 390 und 382, 392 dar, die aus den Epitaxialbereichen 145 und 146, beispielsweise durch Nass- oder Trockenätzen, ausgebildet sind, um Material 142 zu entfernen, das durch oder unterhalb der Masken 360–363 nicht geschützt ist. In einigen Ausführungsformen können Rippen 380, 390 und 382, 392 als ”Vorrichtungs-Rippen” oder ”elektronische Vorrichtungs-Rippen” beschrieben sein, auf denen elektronische Vorrichtungen ausgebildet sein können. Ein solches Ätzen kann erste Breiten von Material 142 (beispielsweise zwischen den Masken) in Gräben 105 und 106 (und beispielsweise an innere STI-Seitenwände angrenzend) bis Höhe H3 entfernen, um eine obere Fläche von Material 1032 freizulegen. Ein solches Ätzen kann die Schicht 142 bis unter Höhe H3 entfernen, um Material 132 unter einer oberen Fläche von Material 132 freizulegen. Ein solches Ätzen kann ebenfalls das Abstandsmaterial 220 bis Höhe H3 entfernen, um Seitenwände von Material 242 freizulegen; oder bis unter Höhe H3, um Seitenwände von Material 242 und Material 232 unter einer oberen Fläche von Material 232 freizulegen.
  • 8 zeigt das Halbleitersubstrat von 1 nach Entfernen von früheren Ätzmasken aus Rippen von ersten und zweiten Epitaxialbereichen, das Füllen von ersten und zweiten Epitaxialbereichen mit STI, und das Polieren und Strukturieren des dritten Epitaxialbereichs zur Ausbildung von Vorrichtungs-Rippen. In einem Fall wird, wie in 8 dargestellt, das ganze Oberflächenmaterial von Bereich 145 und 146; und zwei Abschnitte von Material 242 von Bereich 245 strukturiert. Dann wird Material 242 im Bereich 245 (beispielsweise dort, wo es durch die Masken nicht geschützt ist) geätzt, um Material 242 (und wahlweise 232) bis Höhe H7 zu entfernen, um Vorrichtungs-Rippen von Epitaxialmaterial 242 im Bereich 245 auszubilden.
  • Ein solches Strukturieren kann das Ausbilden von Masken 460 und 462 auf Material 242 von Bereich 345 (beispielsweise eine polierte Oberfläche von Material 242); und das Ausbilden von Masken 464 und 465 auf Material 142 der Bereiche 145 und 146 (beispielsweise polierte Oberflächen von Material 142) umfassen. Nach dem Strukturieren werden die Abschnitte von Breite W1 von Oberfläche 355 von Material 242 von Bereich 245, die durch Masken 460 und 462 nicht geschützt sind, geätzt, um, wie in 8 dargestellt, Vorrichtungs-Rippen 480 und 490 über Bereich 245 auszubilden (beispielsweise ohne Abschnitte von oberen Flächen von Material 142 oder 132 von Bereichen 145 und 146 zu ätzen).
  • 8 zeigt Rippen 480 und 490, die aus dem Epitaxialbereich 244 ausgebildet sind, beispielsweise durch Nass- oder Trockenätzen, um Material 242 zu entfernen, das durch oder unter den Masken 460 und 462 nicht geschützt ist. In einigen Ausführungsformen können Rippen 480 und 490 als „Vorrichtungs-Rippen” oder „elektronische Vorrichtungs-Rippen” beschrieben sein, auf denen elektronische Vorrichtungen ausgebildet werden können. Ein solches Ätzen kann erste Breiten von Material 242 (beispielsweise zwischen den Masken) im Graben 345 bis zu Höhe H3 entfernen, um eine obere Fläche von Material 232 freizulegen. Ein solches Ätzen kann Schicht 242 bis unter Höhe H3 entfernen, um Material 232 unter einer oberen Fläche von Material 232 freizulegen. In einigen Fällen kann ein solches Ätzen auch Abstandsmaterial 220 bis zu Höhe H3; oder bis unter Höhe H3 entfernen.
  • In einigen Fällen können nach Entfernung früherer Ätzmasken von 6 die ersten, zweiten und dritten Epitaxialbereiche (Bereiche 145, 146 und 245) gleichzeitig poliert und strukturiert werden, um gleichzeitig zwei Vorrichtungs-Rippen in jedem Bereich auszubilden. In diesem Fall können Masken 360–363 und 460 und 462 zur gleichen Zeit strukturiert werden oder dasselbe Strukturierungsverfahren auf die drei Bereiche (Bereiche 145, 146 und 245, wie in 7–8 dargestellt) anwenden, und eine nicht-selektive Ätzung kann zur gleichen Zeit angewandt werden oder dasselbe Verfahren zur Ätzung von horizontalen Abschnitten von Material 142 und 242, die durch die Masken nicht geschützt sind, wird angewandt, um gleichzeitig Rippen 380, 382, 390, 392, 480 und 490 auszubilden.
  • In diesem Fall kann das gleichzeitige Ausbilden von Rippen 380, 382, 390, 392, 480 und 490 das gleichzeitige Ausführen desselben Verfahrens zum Strukturieren und in der Folge Ätzens der Bereiche Bereiche 145, 146 und 245 zur Ausbildung von Rippen 380, 382, 390, 392, 480 und 490 beschreiben. Hier können zwei Abschnitte von Material 142 der Bereiche 145 und 146, und von Material 242 von Bereich 245 strukturiert werden. In der Folge kann dasselbe oder ein separates Nass- oder Trockenätzen eingesetzt werden, um eine nicht-maskierte Breite von Material 142 und 242 zu oder unter obere Flächen von Materialien 132 und 232 zu entfernen.
  • In einigen Fällen umfasst das gleichzeitige Polieren und Strukturieren das Ausbilden von zwei Masken über erste und zweite Abschnitte von oberen Flächen von jedem der ersten, zweiten und dritten Epitaxialbereiche; und in der Folge das gleichzeitige (1) Ätzen von dritten Abschnitten der ersten und zweiten Epitaxialbereiche, um ein erstes und zweites P-Typ-Elektronik-Vorrichtungs-Rippen-Paar oberhalb der dritten Abschnitte der ersten und zweiten Epitaxialbereiche auszubilden, und (2) das Ätzen von dritten Abschnitten des dritten Epitaxialbereichs, um ein drittes N-Typ-Elektronik-Vorrichtungs-Rippen-Paar oberhalb der dritten Abschnitte des dritten Epitaxialbereichs auszubilden.
  • 9 stellt das Halbleitersubstrat von 1 nach Ausbilden einer STI-Material-Schicht oberhalb der Rippen und Epitaxialbereiche, Polieren der STI-Schicht und Vertiefungs-Ätzen der polierten STI-Schicht dar, um Vorrichtungsseitenwände von elektronischen Vorrichtungs-Rippen oder Abschnitten von Rippen freizulegen. Zuerst wird eine flache-Grabenisolations(STI)-Material 520-Schicht oberhalb Rippen 380, 390, 382, 392, 480 und 490; und über Abschnitte von Bereichen 145, 146 und 245 ausgebildet oder wachsen gelassen, die zur Ausbildung der Rippen geätzt worden sind. In einigen Fällen können die Masken 360, 361, 362, 363, 460 und 480 entfernt werden und die Schicht 520 kann auf oberen Flächen der Rippen und Material 132 und 232, das an die Rippen angrenzend angeordnet ist, ausgebildet werden. Die Schicht 520 kann bis zu einer Höhe ausgebildet werden, die größer als die oberen Flächen der Rippen ist. STI-Material 520 kann so ähnlich wie das von Material 104 ausgebildet sein, dieselbe Kristallorientierung wie dieses aufweisen, dieselbe Kristallgittergröße, und kann ein ähnlich entspanntes Material wie dieses sein. STI-Material 520 kann eine konturgetreue Schicht oder eine Deckschicht sein, die über die Oberflächen ausgebildet ist.
  • Material 520 kann anschließend auf eine Höhe oberhalb Höhe H1 oder größer als Höhe H1 der oberen Flächen der Rippen poliert und planarisiert werden; und dann anschließend auf Höhe H7 Vertiefungs-geätzt werden, um Vorrichtungsseitenwände der Rippen freizulegen und STI-Schicht 522 auszubilden. Das Polieren und Planarisieren der STI-Schicht 520 kann durch dem Stand der Technik nach bekanntes chemisches, physikalisches oder mechanisches Polieren ausgeführt werden, um eine obere ebene Oberfläche von Material 520 in einer Höhe auszubilden, die größer als Höhe H1 ist. Nach dem Polieren kann eine Abdeck-Nassätzung die obere Fläche des planarisierten Materials 520 hinunter zu Höhe H7 anschließend Vertiefungs-Ätzen, um Vorrichtungsmaterial 142 und 242 freizulegen. Ein solches Ätzen kann verdünntes HF einige Sekunden lang anwenden, um mindestens eine Höhe von Material 520 zu entfernen. Ein solches Ätzen kann Höhe H7 von Schicht 522 von Material 520 über obere Flächen oder oberhalb oberer Flächen von Material 132 und 232 über die Höhe oder oberhalb der Höhe H3 belassen.
  • In einigen Fällen kann ein solches Ätzen das Freilegen von Seitenwänden von Material 142 und 242, während Seitenwände von Material 132 oder 232 nicht freigelegt werden, umfassen. In einigen Fällen kann ein solches Ätzen Material 520 hinunter zu einer Höhe ätzen, die oberhalb oder gleich Höhe H3 ist, um Vorrichtungsmaterial 142 und 242 der Rippen freizulegen, aber nicht das Puffer-Material 132 oder 232 freizulegen.
  • 9 stellt Vorrichtungsabschnitte 580, 581, 582, 583, 584 und 585 der Rippen 380, 390, 382, 392, 480 beziehungsweise 490 dar. In einigen Fällen können die Vorrichtungsabschnitte als ”Vorrichtungs-Rippen” oder ”elektronische Vorrichtungs-Rippen” beschrieben sein, auf denen elektronische Vorrichtungen ausgebildet sein können. Die Vorrichtungsabschnitte können Vorrichtungsmaterial 142 oder 242 umfassen. In einigen Fällen schließen die Vorrichtungsabschnitte Puffer-Material 132 oder Material 232 aus. 9 stellt (beispielsweise freigelegte) Vorrichtungswände 586 von Abschnitt 580, Vorrichtungsseitenwände 588 und 589 von Abschnitt 581, Vorrichtungsseitenwände 590 und 591 von Abschnitt 582, Vorrichtungsseitenwände 592 und 593 von Abschnitt 583, Vorrichtungsseitenwände 594 und 595 von Abschnitt 584, und Vorrichtungsseitenwände 596 und 597 von Abschnitt 585 dar. In einigen Fällen weisen die Vorrichtungsabschnitte eine Breite W6 und eine Höhe H8 von Material 142 oder 242, und eine Länge L1 auf. Die Vorrichtungsseitenwände können ebene Oberflächen sein, die zu ebenen Seitenwänden 112 und 114 parallel sind.
  • Die Vorrichtungsseitenwände können eine ausreichende Höhe, Breite und Länge von Material 142 oder 242 aufweisen, um einen Topf und Kanal einer elektronischen Vorrichtung bereitzustellen. Die Vorrichtungsseitenwände können eine ausreichende Höhe, Breite und Länge von Material 142 oder 242 umfassen, sodass eine „Rippen”-Elektronik-Vorrichtung in oder auf ihnen ausgebildet werden kann. Derartige elektronische Vorrichtungen können Rippen-integrierte-Schaltkreis(IC)Transistoren, elektrische Widerstände, Kondensatoren etc. in oder auf den Seitenwänden umfassen. Solche Vorrichtungen können Rippen-Metalloxid-Halbleiter(MOS)-Transistor-Vorrichtungen umfassen, beispielsweise jene, die in einem komplementären Metalloxid-Halbleiter (CMOS) auf Basis von Elektronenbewegung in N-Typ-MOS-Vorrichtungs(n-MOS)-Kanälen und von Bewegung von positiv geladenen Löchern in P-Typ-MOS-Vorrichtungs(p-MOS)-Kanälen verwendet werden.
  • In einigen Ausführungsformen kann Material 122 ein N-Typ-InP- oder GaAs-Material sein oder umfassen. Material 132 kann ein N-Typ-InAlAs-Material sein oder umfassen. Material 142 kann ein N-Typ-InGaAs- oder InAs-Material sein oder umfassen. Diese Materialien können eine defektfreiere Vorrichtungs-Rippe von N-Typ-InGaAs- oder InAs-Material bereitstellen, um als ein Kanal einer elektronischen Vorrichtung (beispielsweise einer PMOS-Vorrichtung) verwendet zu werden.
  • In einigen Ausführungsformen kann Material 222 ein P-Typ-Si70Ge30-Material (beispielsweise 70% Si und 30% Ge) sein oder umfassen. Material 232 kann ein P-Typ-Si30Ge70-Material sein oder umfassen. Material 142 kann ein P-Typ-Ge-Material sein oder umfassen. Diese Materialien können eine defektfreiere Vorrichtungs-Rippe aus P-Typ-Ge-Material bereitstellen, um als ein Kanal einer elektronischen Vorrichtung (beispielsweise einer NMOS-Vorrichtung) verwendet zu werden. In anderen Ausführungsformen werden die obigen Beschreibungen von N- und P-Typ-Materialien für Materialien 122, 132 und 142 mit denjenigen für Materialien 222, 232 und 242 ausgewechselt.
  • Es wird darauf hingewiesen, dass die obigen Beschreibungen auf eine erste Struktur und Ätzabschnitte einer oberen Fläche von Material 242 von Bereich 245 angewandt werden kann, um Rippen 480 und 490 auszubilden, und dass die obigen Beschreibungen dann auf eine zweite Struktur und Ätzabschnitte von oberen Flächen von Epitaxialmaterial 142 in jedem der Bereiche 145 und 146 angewandt werden können, um Rippen 380, 382, 390 und 392 auszubilden. Es wird darauf hingewiesen, dass die obigen Beschreibungen betreffend Bereich 108 (beispielsweise mit Bezug auf 5–9) angewandt werden können, um Bereiche 107 und 110, wie für Bereich 108 beschrieben, gleichzeitig zu verarbeiten.
  • Somit können unterschiedliche N- und P-Typen von Vorrichtungs-Rippen durch epitaxiales Wachsenlassen von ersten Epitaxialbereichen eines Materials eines ersten Typs aus einer Substratoberfläche an einer Unterseite von ersten Gräben ausgebildet werden, die zwischen flachen-Grabenisolations(STI)-Bereichen ausgebildet sind. Die STI-Bereiche und ersten Graben-Höhen können mindestens 1,5 mal deren Breite sein. Die STI-Bereiche können dann weggeätzt werden, um die obere Fläche des Substrats freizulegen, um zweite Gräben zwischen den ersten Epitaxialbereichen auszubilden. In der Folge kann eine Abstandsmaterialschicht in den zweiten Gräben auf Seitenwänden der ersten Epitaxialbereiche ausgebildet werden. Zweite Epitaxialbereiche eines Materials eines zweiten Typs können aus der Substratoberfläche an einer Unterseite der zweiten Gräben zwischen den ersten Epitaxialbereichen wachsen gelassen werden. Die Epitaxialbereiche können strukturiert und geätzt sein, um elektronische Vorrichtungs-Rippten-Paare mit Seitenwänden auszubilden, auf denen Vorrichtungen ausgebildet werden können. Dieses Verfahren kann kristalline Defekte in den Rippen aufgrund von Gitterfehlanpassung in den Schichtgrenzflächen verringern, und ein gleichzeitiges Ausbilden oder gemeinsames Integrieren von n- und p-Typ-Rippen aus Epitaxialbereichen bereitstellen, die auf derselben Siliziumoberfläche ausgebildet sind.
  • 10 ist ein beispielhaftes Verfahren 1000 zur Ausbildung eines elektronischen Vorrichtungs-Rippen-Paars aus unterschiedlichem Typ-Material in einem ersten, zweiten und dritten Epitaxialbereich. 10 stellt Verfahren 1000, beginnend bei Block 1004, dar, wo ein erster und zweiter Epitaxialbereich eines ersten Epitaxialmaterials auf einer Substratoberfläche an einer Unterseite eines ersten und zweiten Grabens gleichzeitig epitaxial wachsen gelassen wird, der zwischen ersten, zweiten und dritten flachen-Grabenisolations(STI)-Bereichen ausgebildet ist. Die Bereiche können eine erste, zweite und dritte Epitaxialmaterialienschicht umfassen, die auf einer Substratoberfläche an einer Unterseite von zwei Gräben epitaxial wachsen gelassen worden ist, wobei jeder durch eine Vielzahl an flachen-Grabenisolations(STI)-Bereichen ausgebildet ist. Die STI-Bereiche können auf einem Substrat zur Definierung von Gräben zwischen jedem Bereiche-Paar ausgebildet sein. Die STI-Bereiche können STI-Seitenwände aufweisen, die eine erste Breite W1 und eine erste Höhe H1 der Gräben definieren. Die erste Höhe H1 kann mindestens 1,5 mal die erste Breite W1 sein. Die erste Breite kann zwischen 10–100 nm sein, und die erste Höhe kann zwischen 30–300 nm sein. Die Substratoberfläche kann Silizium sein und einen (100) Kristallorientierungsindex aufweisen. Das kann die Anwendung von mehr als zwei Bereichen zur Definierung von jedem Graben umfassen. Das kann Gräben 105 und 106 umfassen, die durch STI-Bereiche 107, 108 und 110 definiert sind. Block 804 kann obige Beschreibungen zur Ausbildung von Gräben 105 und 106 und zum Wachsenlassen von Materialien 122, 132 und 142, wie für 1–4 beschrieben, umfassen.
  • Anschließend wird bei Block 806 der zweite STI-Bereich strukturiert und geätzt, um die obere Fläche des Substrats freizulegen, um einen dritten Graben zwischen dem ersten und zweiten Epitaxialbereich auszubilden. Das kann das Strukturieren und Ätzen des zweiten STI-Bereichs 108 umfassen, um die obere Fläche 103 des Substrats freizulegen, um einen dritten Graben 206 zwischen dem ersten und zweiten Epitaxialbereich 145 und 146, wie oben für 4–6 beschrieben, umfassen.
  • Anschließend wird bei Block 808 eine Abstandsmaterialschicht auf ersten und zweiten Epitaxialbereichsseitenwänden ausgebildet. Das kann das Ausbilden einer Abstandsmaterial 220-Schicht auf den ersten und zweiten Epitaxialbereichsseitenwänden 212 und 215, wie oben für 5–6 beschrieben, umfassen.
  • Anschließend wird bei Block 810 ein dritter Epitaxialbereich eines zweiten Epitaxialmaterials auf der Substratoberfläche an einer Unterseite eines dritten Grabens wachsen gelassen, der zwischen dem ersten und zweiten Epitaxialbereich ausgebildet ist. Das kann das epitaxiale Wachsenlassen des dritten Epitaxialbereichs 245 von zweiten Epitaxialmaterialien 222, 232 und 234 auf der Substratoberfläche 103 an einer Unterseite des dritten Grabens 206 umfassen, der zwischen dem ersten und zweiten Epitaxialbereich 145 und 146, wie oben für 6 beschrieben ist, ausgebildet ist.
  • Anschließend werden bei Block 812 die ersten, zweiten und dritten Epitaxialbereiche geätzt, um ein erstes, zweites und drittes elektronisches Vorrichtungs-Rippen-Paar aus den ersten, zweiten und dritten Epitaxialbereichen auszubilden. Das kann das gleichzeitige Strukturieren und Ätzen des ersten 145, zweiten 146 und dritten 245 Epitaxialbereichs umfassen, um ein erstes (380, 390), zweites (382, 392) und drittes (480, 490) elektronisches Vorrichtungs-Rippen-Paar aus den, wie für 7–9 beschrieben, ersten, zweiten und dritten Epitaxialbereichen auszubilden.
  • Anschließend kann beim wahlweisen Block 822 eine Transistorvorrichtung auf mindestens einer Vorrichtungsseitenwand von jeder (wahlweisen) Rippe ausgebildet werden. In einigen Fällen umfasst Block 822 das Ausbilden von Transistorvorrichtungen auf jeder Vorrichtungsseitenwand von jeder (wahlweisen) Rippe. Dieser Block wird für einige Ausführungsformen nicht ausgeführt. Block 822 kann obige Beschreibungen zum Ausbilden von Transistorvorrichtungen auf einer Vorrichtungsseitenwand von, wie für 9 beschrieben, jeder Rippe umfassen.
  • Somit sind hierin Ausführungsformen beschrieben worden, um ein effizienteres und betriebssicheres Verfahren zum Ausbilden sowohl von p- als auch n-Typ-Epitaxial-Elektronik-Vorrichtungs-Rippen aus demselben Substrat durch ein Integrieren von VLSI-kompatiblen Rippen-Strukturen mit selektivem Epitaxialwachstum und ein Fertigen von Vorrichtungen darauf bereitzustellen. Ein derartiges Integrieren kann das Ausbilden oder Wachsenlassen von unterschiedlichen Typen von P- und N-Typ-Material in unterschiedlichen, angrenzend angeordneten Epitaxialbereichen, die aus demselben Substrat gewachsen sind; und anschließend das Ausbilden eines elektronischen Vorrichtungs-Rippen-Paars des unterschiedlichen Typ-Materials in jedem der unterschiedlichen Epitaxialbereiche umfassen. Somit stellen die hierin beschriebenen Ausführungsformen Nutzen und Vorteile im Vergleich zu anderen Verfahren und Vorrichtungen bereit, umfassend (1) das gemeinsame Integrieren von n- und p-mos-Elektronik-Vorrichtungs-Rippen aus Epitaxialbereichen, die aus oder auf derselben Siliziumoberfläche 103 zur CMOS-Implementierung (beispielsweise und innerhalb gewisser Längen-L, Breiten-W und Höhen-H-Erfordernisse, wie hierin angemerkt) gewachsen sind. Eine derartige gemeinsame Integration von n- und p-mos kann das Ausbilden von n- und p-mos-Epitaxialbereichen 145 und 245 auf derselben Siliziumoberfläche 103 sowohl für n- als auch p-mos-Vorrichtungen vor dem Ätzen sowohl der n- als auch p-mos-Elektronik-Vorrichtungs-Rippen aus diesen Bereichen umfassen.
  • Einige hierin beschriebenen Ausführungsformen stellen auch Nutzen und Vorteile im Vergleich zu anderen Verfahren und Vorrichtungen bereit, umfassend (2) eine große Reduzierung von Defekten, die sich zu den Vorrichtungsschichten auf sowohl den n- als auch den p-seitigen elektronischen Vorrichtungs-Rippen ausbreiten. In einigen Ausführungsformen können die Rippen (beispielsweise Vorrichtungsseitenwände), da sich die Defekte (beispielsweise kristalline Defekte) in Gräben 105, 106 und 110 nicht in die Rippen oder Vorrichtungsabschnitte (beispielsweise H7) von Material 142 oder Material 242 hinein estreckt haben oder nicht in diesen vorhanden sind, elektronisches Vorrichtungsmaterial (beispielsweise Töpfe und Kanäle) bereitstellen, in denen defektfreie Rippen-basierte Vorrichtungen ausgebildet werden können (beispielsweise in demjenigen Epitaxie-Überwachsungsbereich, der die Rippen oder Vorrichtungsabschnitte ist). Durch das Ausbilden von elektronischen Vorrichtungs-Rippen (oder Abschnitten), wie hierin beschrieben, ist es beispielsweise möglich, kristalline Defekte hintanzuhalten oder zu minimieren, die sich in den Rippen aufgrund oder durch eine große Gitterfehlanpassung in Materialien niederschlagen, wenn gewisse Materialien (beispielsweise Typ III-V, oder Ge-Materialien) auf einem Siliziummaterialsubstrat in Gräben epitaxial wachsen gelassen werden. Solche Defekte umfassen diejenigen, die abgefangen werden oder die entlang der Seitenwand der STI die Gräben ausbilden. Durch ein Hintanhalten oder Minimieren können diese kristallinen Defekte zu Ertrags- und Variations-Problemen in einer Vorrichtung führen, die auf einer Vorrichtungsschicht oder einer Vorrichtungsseitenwand der Rippen konstruiert ist.
  • Zusätzlich dazu stellen einige hierin beschriebenen Ausführungsformen auch Nutzen und Vorteile im Vergleich zu anderen Verfahren und Vorrichtungen bereit, umfassend (3) das Erfassen von Defekten sowohl entlang (beispielsweise Länge L) und senkrecht (beispielsweise Breite W) zur (vertikalen oder Höhen-)Richtung der elektronischen Vorrichtungs-Rippe, und somit das Minimieren der Defekt-Dichte, die sich bis zu den aktiven Vorrichtungsschichten oder elektronischen Vorrichtungs-Rippen erstreckt. Das kann das Bereitstellen von bidirektionalen Aspektverhältnis-Einfang-Nutzen (beispielsweise wie oben angemerkt) durch das Einfangen von Defekten sowohl entlang der Breite als auch der Länge der Rippen umfassen.
  • Als nächstes stellen einige hierin beschriebener Ausführungsformen auch Nutzen und Vorteile im Vergleich zu anderen Verfahren und Vorrichtungen bereit, umfassend (4) das Beseitigen der Notwendigkeit, epitaxiale Schichten oder Bereiche in einem schmalen (W < 10 Nanometer (nm)) und tiefen (H > 200 nm) Graben wachsen zu lassen. Das kann die Kapazität umfassen, dass die Entwicklung von Epitaxialmaterial oder -bereichen in Gräben oder mit einer Breite, die kleiner als 10 nm ist, oder dass das Wachsenlassen von Epitaxialbereichen in Gräben oder mit einer Breite, die größer als 10 nm ist, nicht erforderlich ist. Dadurch könnten breitere und kürzere Gräben und Epitaxialschichten ermöglicht werden, was für ein besseres Kristallmaterial und höheren Ertrag im Grabenepitaxialmaterial sorgt, das zur Ausbildung von Rippen verwendet wird, während ein Weniger an Material und Verarbeitung angewandt wird, das für den Graben mit größerer Höhe erforderlich ist.
  • 11 stellt eine Rechnervorrichtung 1100 in Übereinstimmung mit einer Implementierung dar. Platte 1102 ist in der Rechnervorrichtung 1100 untergebracht. Platte 1102 kann eine Anzahl an Komponenten umfassen, und umfasst, ist aber nicht beschränkt auf Prozessor 1104 und mindestens einen Kommunikationschip 1106. Prozessor 1104 ist phyisisch und elektrisch mit Platte 1102 verbunden. In einigen Ausführungsformen ist mindestens ein Kommunikationschip 1106 auch physisch und elektrisch mit Platte 1102 verbunden. In weiteren Ausführungsformen ist Kommunikationschip 1106 ein Teil von Prozessor 1104.
  • Je nach ihren Anwendungen kann die Rechnervorrichtung 1100 andere Komponenten umfassen, die mit Platte 1102 physisch und elektrisch verbunden sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht darauf beschränkt, einen flüchtigen Speicher (beispielsweise DRAM), einen nicht-flüchtigen Speicher (beispielsweise ROM, einen Flash-Speicher, einen Graphik-Prozessor, einen digitalen Signal-Prozessor, einen Kryptoprozessor, einen Chip-Satz, eine Antenne, eine Bildschirmanzeige eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerungseinheit, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine Satellitennavigationssystem(GPS)-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Laugsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie beispielsweise ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) undsoweiter).
  • Kommunikationschip 1106 ermöglicht drahtlose Übermittlungen für die Übertragung von Daten an die und von der Rechnervorrichtung 1100. Der Begriff ”drahtlos” und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung einer modulierten elektromagnetischen Strahlung durch ein nicht-festes Medium hindurch übermitteln können. Der Begriff impliziert nicht, dass die zugeordneten Vorrichtungen keine Drähte beinhalten, obwohl sie das in einigen Ausführungsformen nicht könnten. Kommunikationschip 1106 kann eine beliebige Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend, aber nicht beschränkt auf Wi-Fi (IEEE 802.11.Family), WiMAX (IEEE 802.16-Family), IEEE 802.20, Long-Term-Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon, als auch alle anderen drahtlosen Protokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Rechnervorrichtung 1100 kann eine Vielzahl an Kommunikationschips 1106 umfassen. Ein erster Kommunikationschip 1106 kann beispielsweise drahtlosen Übermittlungen von kürzerer Reichweite, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 1106 kann drahtlosen Übermittlungen von längerer Reichweite, wie beispielsweise, GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und noch anderen weiteren, zugeordnet sein.
  • Prozessor 1104 der Rechnervorrichtung 1100 umfasst einen integrierten-Schaltkreis-Nacktchip, der innerhalb des Prozessors 1104 abgepackt untergebracht ist. In einigen Implementierungen umfasst der integrierte-Schaltkreis-Nacktchip eine mehrstufige Zwischenschaltungseinheit, die Monolithen von Verdrahtungsleitungen und Durchkontaktierungen umfasst, was Luftspalten in der Zwischenschaltungseinheitsanordnung, wie beispielsweise mit Bezug auf die 1–6 beschrieben, ermöglicht. Der Begriff „Prozessor” kann sich auf jede beliebige Vorrichtung oder einen Abschnitt einer Vorrichtung beziehen, der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronische Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder in einem Speicher gespeichert werden können.
  • Kommunikationschip 1106 umfasst auch einen integrierten-Schaltkreis-Nacktchip, der innerhalb des Kommunikationschips 1106 abgepackt untergebracht ist. In Übereinstimmung mit einer weiteren Implementierung beinhaltet ein Paket, das einen Kommunikationschip umfasst, einen oder mehrere der, wie oben beschriebenen Kondensatoren.
  • In weiteren Implementierungen kann eine weitere Komponente, die innerhalb der Rechnervorrichtung 1100 untergebracht ist, ein mikroelektronisches Paket beinhalten, das einen, wie oben beschriebenen, integrierten-Schaltkreis-Nacktchip umfasst.
  • In verschiedenen Implementierungen kann die Rechnervorrichtung 1100 ein Laptop, ein Netbook, ein Notebook, ein Smartphone, ein Tablet, ein perönlicher digitaler Assistent (PDA), ein ultra-mobiler PC, ein Mobiltelefon, ein Schreibtischcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuerungseinheit, eine digitale Kamera, ein tragbarer Musik-Spieler oder ein digitaler Videorekorder sein. In weiteren Implementierungen kann die Rechnervorrichtung 1100 irgendeine andere elektronische Vorrichtung, die Daten verarbeitet, sein.
  • BEISPIELE
  • Die folgenden Beispiele betreffen Ausführungsformen.
  • Beispiel 1 ist ein Verfahren zur Ausbildung eines elektronischen Vorrichtungs-Rippen-Paars, welches das gleichzeitige epitaxiale Wachsenlassen eines ersten und zweiten Bereichs eines ersten Typs von Epitaxialmaterial auf einer Substratoberfläche an einer Unterseite eines ersten und eines zweiten Grabens, die neben einem flachen-Grabenisolations(STI)-Bereich ausgebildet sind; das Strukturieren und Ätzen des STI-Bereichs zur Freilegung der oberen Fläche des Substrats, um einen dritten Graben zwischen einer ersten und zweiten Epitaxialbereichsseitenwand des ersten und zweiten Epitaxialbereichs auszubilden; das Ausbilden einer Abstandsmaterialschicht auf den ersten und zweiten Epitaxialbereichsseitenwänden; das epitaxiale Wachsenlassen eines dritten Epitaxialbereichs eines zweiten Typs von Epitaxialmaterial auf der Substratoberfläche an einer Unterseite eines dritten Grabens, der zwischen der ersten und zweiten Epitaxialbereichsseitenwand ausgebildet ist; anschließend das Strukturieren und Ätzen des ersten, zweiten und dritten Epitaxialbereichs umfasst, um ein erstes, zweites und drittes Paar von elektronischen Vorrichtungs-Rippen aus den ersten, zweiten und dritten Bereichen auszubilden.
  • In Beispiel 2 umfasst das Ausbilden einer Abstandsmaterialschicht auf den ersten und zweiten Epitaxialbereichsseitenwänden des Verfahrens von Beispiel 1 das Ausbilden einer konturgetreuen Abstandsmaterialschicht auf den ersten und zweiten Epitaxialbereichsseitenwänden, auf der Substratoberfläche an einer Unterseite eines dritten Grabens, und auf oberen Flächen einer ersten und zweiten Maske, die über die ersten und zweiten Epitaxialbereiche ausgeformt ist; das Ätzen der konturgetreuen Schicht, um die konturgetreue Schicht von der Substratoberfläche an einer Unterseite eines dritten Grabens, und auf einer oberen Fläche einer ersten und zweiten Maske zu entfernen, die über die ersten und zweiten Epitaxialbereiche, jedoche nicht von den ersten und zweiten Epitaxialbereichsseitenwänden ausgebildet ist.
  • Beispiel 3 ist das Verfahren von Beispiel 1, worin der erste Graben erste STI-Seitenwände aufweist, die eine erste Breite und eine erste Höhe für den ersten Graben definieren, der zweite Graben STI-Seitenwände aufweist, die die erste Breite und die erste Höhe für den zweiten Graben definieren, der dritte Graben eine erste und zweite Epitaxialbereichsseitenwand aufweist, die die erste Breite und die erste Höhe für den ersten Graben definiert, und die erste Höhe mindestens 1,5 mal größer als die erste Breite ist.
  • Beispiel 4 ist das Verfahren von Beispiel 1, worin das gleichzeitige epitaxiale Wachsenlassen der ersten und zweiten Epitaxialbereiche das epitaxiale Wachsenlassen einer ersten Epitaxialmaterialschicht auf der Substratoberfläche an der Unterseite des ersten Grabens und des zweiten Grabens auf eine zweite Höhe oberhalb der Substratoberfläche; das epitaxiale Wachsenlassen einer zweiten Puffer-Epitaxialmaterialschicht auf der ersten Schicht und im ersten Graben und im zweiten Graben auf eine dritte Höhe oberhalb der Substratoberfläche; und das epitaxiale Wachsenlassen einer dritten Vorrichtungs-Epitaxialmaterialschicht auf einer oberen Fläche der zweiten Schicht und im ersten Graben und im zweiten Graben auf eine vierte Höhe oberhalb der Substratoberfläche umfasst.
  • Beispiel 5 ist das Verfahren von Beispiel 1, worin das gleichzeitige epitaxiale Wachsenlassen der ersten und zweiten Epitaxialbereiche das gleichzeitige epitaxiale Wachsenlassen einer Schicht des ersten Epitaxialmaterials in den Gräben bis über eine obere Fläche des zweiten STI-Bereichs; anschließend das Polieren einer oberen Fläche des ersten Epitaxialmaterials hinunter zur oberen Fläche des zweiten STI-Bereichs umfasst, um die ersten und zweiten Epitaxialbereiche auszubilden.
  • Beispiel 6 ist das Verfahren von Beispiel 1, worin das Strukturieren und Ätzen des zweiten STI-Bereichs das Ausbilden zweier Masken oberhalb oberer Flächen der ersten und zweiten Epitaxialbereiche; und das Ätzen des zweiten STI-Bereichs zwischen den zwei Masken umfasst.
  • Beispiel 7 ist das Verfahren von Beispiel 1, worin das epitaxiale Wachsenlassen des dritten Epitaxialbereichs das epitaxiale Wachsenlassen einer vierten Epitaxialmaterialschicht auf der Substratoberfläche an der Unterseite des dritten Grabens bis auf die zweite Höhe oberhalb der Substratoberfläche; das epitaxiale Wachsenlassen einer fünften Puffer-Epitaxialmaterialschicht auf der vierten Schicht und im dritten Graben bis auf die dritte Höhe oberhalb der Substratoberfläche; und das epitaxiale Wachsenlassen einer sechsten Vorrichtungs-Epitaxialmaterialschicht auf einer oberen Fläche der fünften Schicht und im dritten Graben bis auf die vierte Höhe oberhalb der Substratoberfläche umfasst.
  • Beispiel 8 ist das Verfahren von Beispiel 1, worin das epitaxiale Wachsenlassen des dritten Epitaxialbereichs das Nicht-epitaxiale-Wachsenlassen einer Schicht des zweiten Epitaxialmaterials im dritten Graben bis über eine obere Fläche des ersten Epitaxialbereichs; anschließend das Nicht-Polieren einer oberen Fläche des zweiten Epitaxialmaterials hinunter zur oberen Fläche des ersten Epitaxialbereichs umfasst, um den dritten Epitaxialbereich auszubilden.
  • Beispiel 9 ist das Verfahren von Beispiel 1, worin das Strukturieren und Ätzen der ersten, zweiten und dritten Epitaxialbereiche das Ausbilden zweier Masken über die ersten und zweiten Abschnitte von oberen Flächen von jedem der ersten, zweiten und dritten Epitaxialbereiche; und das gleichzeitige (1) Ätzen von dritten Abschnitten der ersten und zweiten Epitaxialbereiche, um ein erstes und zweites P-Typ-Elektronik-Vorrichtungs-Rippen-Paar oberhalb der dritten Abschnitte der ersten und zweiten Epitaxialbereiche auszubilden, und (2) das Ätzen von dritten Abschnitten des dritten Epitaxialbereichs umfasst, um ein drittes N-Typ-Elektronik-Vorrichtungs-Rippen-Paar oberhalb der dritten Abschnitte des dritten Epitaxialbereichs auszubilden.
  • Beispiel 10 ist das Verfahren von Beispiel 9, ferner umfassend das Ausbilden einer STI-Schicht oberhalb der dritten Abschnitte der ersten, zweiten und dritten Epitaxialbereiche, und oberhalb des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars; das Polieren der STI-Schicht, um eine ebene Oberfläche oberhalb einer oberen Fläche des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars auszubilden; und das Ätzen der polierten STI-Schicht, um einen Vorrichtungsabschnitt des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars freizulegen.
  • Beispiel 11 ist das Verfahren von Beispiel 10, ferner umfassend das Ausbilden einer Transistorvorrichtung auf mindestens einer Vorrichtungsseitenwand von jeder Rippe des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars.
  • Beispiel 12 ist das Verfahren von Beispiel 1, worin das Polieren und Ätzen der ersten, zweiten und dritten Epitaxialbereiche das Ausbilden zweier Masken über erste und zweite Abschnitte von oberen Flächen von jedem der ersten und zweiten Epitaxialbereiche, und über den dritten Epitaxialbereich; und das Ätzen dritter Abschnitte der ersten und zweiten Epitaxialbereiche zur Ausbildung eines ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars oberhalb der dritten Abschnitte der ersten und zweiten Epitaxiabereiche; anschließend das Ausbilden zweier Masken über erste und zweite Abschnitte von oberen Flächen von jedem des dritten Epitaxialbereichs, und über die ersten und zweiten Epitaxialbereiche; und das Ätzen dritter Abschnitte des dritten Epitaxialbereichs zur Ausbildung eines dritten Elektronik-Vorrichtungs-Rippen-Paars oberhalb der dritten Abschnitte des dritten Epitaxialbereichs umfasst.
  • Beispiel 13 ist das Verfahren von Beispiel 1, ferner umfassend das Ausbilden einer STI-Schicht oberhalb des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars; das Polieren der STI-Schicht, um eine ebene Oberfläche oberhalb einer oberen Fläche des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars auszubilden; und das Ätzen der polierten STI-Schicht, um einen Vorrichtungsabschnitt des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars freizulegen.
  • Beispiel 14 ist ein Verfahren zur Ausbildung eines Elektronik-Vorrichtungs-Rippen-Paars, das das epitaxiale Wachsenlassen von ersten Epitaxialbereichen eines ersten Typs von Epitaxialmaterial auf einer Substratoberfläche an einer Unterseite von ersten Gräben, die zwischen flachen-Grabenisolations(STI)-Bereichen ausgebildet sind; das Strukturieren und Ätzen der STI-Bereiche, um die obere Fläche des Substrats freizulegen, um einen zweiten Graben zwischen ersten Epitaxialbereichsseitenwänden der ersten Epitaxialbereiche auszubilden; das Ausbilden einer Abstandmaterialschicht auf den ersten Epitaxialbereichsseitenwänden; das epitaxiale Wachsenlassen von zweiten Epitaxialbereichen eines zweiten Typs von Epitaxialmaterial auf der Substratoberfläche an einer Unterseite der zweiten Gräben, die zwischen den ersten Epitaxialbereichsseitenwänden ausgebildet sind; anschließend das Strukturieren und Ätzen des ersten und zweiten Epitaxialbereichs umfasst, um erstes und zweite Elektronik-Vorrichtungs-Rippen-Paare aus den ersten und zweiten Epitaxialbereichen auszubilden.
  • Beispiel 15 ist das Verfahren von Beispiel 14, worin das Ausbilden einer Abstandsmaterialschicht auf den ersten Epitaxialbereichsseitenwänden das Ausbilden einer konturgetreuen Abstandsmaterialschicht auf den ersten Epitaxialbereichsseitenwänden, und auf dem Oberflächensubstrat an einer Unterseite der zweiten Gräben; und das Ätzen der konturgetreuen Schicht umfasst, um die konturgetreue Schicht aus der Substratoberfläche an einer Unterseite des zweiten Grabens, jedoch nicht von den ersten Epitaxialbereichsseitenwänden zu entfernen.
  • Beispiel 16 ist das Verfahren von Beispiel 15, worin das Strukturieren und Ätzen der ersten und zweiten Epitaxialbereiche das Ausbilden zweier Masken über die ersten und zweiten Abschnitte von oberen Flächen von jedem der ersten und zweiten Epitaxialbereiche; und das Ätzen dritter Abschnitte der ersten und zweiten Epitaxialbereiche umfasst, um ein erstes und zweites Elektronik-Vorrichtungs-Rippen-Paar oberhalb der dritten Abschnitte der ersten und zweiten Epitaxialbereiche auszubilden.
  • Beispiel 17 ist ein Verfahren zur Ausbildung von N-Typ- und P-Typ-Elektronik-Vorrichtungs-Rippen, umfassend das epitaxiale Wachsenlassen von ersten Epitaxialbereichen eines Materials eines ersten Typs aus einer Substratsoberfläche an einer Unterseite von ersten Gräben, die zwischen flachen-Grabenisolations(STI)-Bereichen ausgebildet sind, wobei die STI-Bereiche und Höhen des ersten Grabens mindestens 1,5 mal dessen Breite sind; das Wegätzen der STI-Bereiche, um die obere Fläche des Substrats zur Ausbildung zweiter Gräben zwischen den ersten Epitaxialbereichen freizulegen; das Ausbilden einer Abstandsmaterialschicht in den zweiten Gräben auf Seitenwänden der ersten Epitaxialbereiche; das Ausbilden von zweiten Epitaxialbereichen eines Materials eines zweiten Typs sind aus einer Substratoberfläche an einer Unterseite der zweiten Gräben zwischen den ersten Epitaxialbereichen gewachsen; anschließend das Strukturieren und Ätzen der ersten Epitaxialbereiche, um P-Typ-Elektronik-Vorrichtungs-Rippen-Paare, die Seitenwände aufweisen, auf denen Vorrichtungen ausgebildet werden können; und das Strukturieren und Ätzen der zweiten Epitaxialbereiche, um N-Typ-Elektronik-Vorrichtungs-Rippen-Paare mit Seitenwänden auszubilden, auf denen Vorrichtungen ausgebildet werden können.
  • Beispiel 18 ist das Verfahren von Beispiel 17, worin das Strukturieren und Ätzen das gleichzeitige Strukturieren und Ätzen der ersten und zweiten Epitaxialbereiche umfasst, um die Elektronik-Vorrichtungs-Rippen-Paare mit Seitenwänden auszubilden, auf denen Vorrichtungen ausgebildet werden können.
  • Beispiel 19 ist das Verfahren von Beispiel 18, ferner umfassend das Ausbilden einer STI-Schicht oberhalb des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars; das Polieren der STI-Schicht zur Ausbildung einer ebenen Oberfläche oberhalb einer oberen Fläche des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars; und das Ätzen der polierten STI-Schicht zur Freilegung eines Vorrichtungsabschnitts des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars.
  • Beispiel 20 ist das Verfahren von Beispiel 17, worin das Strukturieren und Ätzen des ersten und zweiten Epitaxialbereichs das Ausbilden zweier Masken über erste und zweite Abschnitte von oberen Flächen von jedem der ersten und zweiten Epitaxialbereiche; und das Ätzen dritter Abschnitte der ersten und zweiten Epitaxialbereiche umfasst, um ein erstes und ein zweites Elektronik-Vorrichtungs-Rippen-Paar oberhalb der dritten Abschnitte der ersten und zweiten Epitaxialbereichen auszubilden, umfasst.
  • Beispiel 21 ist das Verfahren von Beispiel 17, ferner umfassend das Ausbilden einer STI-Schicht oberhalb des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars; das Polieren der STI-Schicht zur Ausbildung einer ebenen Oberfläche oberhalb einer oberen Fläche des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars; und das Ätzen der polierten STI-Schicht zur Freilegung eines Vorrichtungsabschnitts des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars.
  • In obiger Beschreibung sind zwecks Erläuterung zahlreiche spezifische Details angeführt worden, um ein umfassendes Verstehen der Ausführungsformen bereitzustellen. Für den Fachmann wird es jedoch offenkundig sein, dass eine oder mehrere andere Ausführungsformen ohne einiger dieser spezifischen Details in die Praxis umgesetzt werden können. Die bestimmten beschriebenen Ausführungsformen sind nicht zur Einschränkung von Ausführungsformen der Erfindung, sondern zu deren Veranschaulichung bereitgestellt. Der Schutzumfang der Ausführungsformen der Erfindung soll nicht durch die oben bereitgestellten, spezifischen Beispiele bestimmt sein, sondern lediglich durch die nachstehenden Ansprüche. In anderen Beispielen sind gut bekannte Strukturen, Vorrichtungen und Arbeitsvorgänge in Blockschaltbildform oder ohne Detail dargestellt worden, um ein Verschleiern des Verstehens der Beschreibung zu vermeiden. Dort, wo es angemessen erscheint, sind Bezugszahlen oder Endabschnitte von Bezugszahlen unter den Ziffern wiederholt worden, um entsprechende oder analoge Element anzuzeigen, die wahlweise ähnliche Charakteristiken aufweisen können.
  • Es wird auch darauf hingewiesen, dass die Bezugnahme überall in der Beschreibung auf ”eine (einzige) Ausführungsform”, ”eine Ausführungsform”, ”eine oder mehrere Ausführungsformen” oder ”unterschiedliche Ausführungsformen” beispielsweise bedeutet, dass ein bestimmtes Merkmal von der Praxis der Ausführungsformen umfasst sein kann. Auf ähnliche Art und Weise wird darauf hingewiesen, dass in der Beschreibung verschiedene Merkmale manchmal in einer einzigen Ausführungsform, Figur oder Beschreibung davon zwecks Straffung der Offenbarung und Unterstützung im Verstehen verschiedener Erfindungsaspekte in einer Gruppe zusammengefasst sind. Das Offenbarungsverfahren ist jedoch nicht als die Widerspiegelung einer Ausführungsform zu deuten, die mehrere Merkmale erfordert, als in jedem Anspruch ausdrücklich vorgebracht sind. Sondern eher, wie die nachfolgenden Ansprüche widerspiegeln, Erfindungsaspekte von Ausführungsformen, die in weniger als allen Merkmalen einer einzigen offenbarten Ausführungsform zu finden sein können. Beispielsweise können, obwohl die obigen Beschreibungen und Figuren das Ausbilden eines einzelnen Elektronik-Vorrichtungs-Rippen-Paars in jedem Epitaxialbereich beschreiben, die obigen Beschreibungen und Figuren angewandt werden, um eine oder drei Rippen in jedem Bereich auszubilden. Somit sind die auf die ausführliche Beschreibung folgenden Ansprüche dadurch von dieser ausführlichen Beschreibung ausdrücklich umfasst, wobei jeder Anspruch für sich alleine als eine eigene Ausführungsform der Erfindung steht.

Claims (21)

  1. Verfahren zur Ausbildung eines Elektronik-Vorrichtungs-Rippen-Paars, umfassend: gleichzeitiges epitaxiales Wachsenlassen eines ersten und zweiten Epitaxialbereichs eines ersten Typs von Epitaxialmaterial auf einer Substratoberfläche an einer Unterseite eines ersten und eines zweiten Grabens, die neben einem flachen-Grabenisolations(STI)-Bereich ausgebildet sind; Strukturieren und Ätzen des STI-Bereichs zur Freilegung der oberen Fläche des Substrats, um einen dritten Graben zwischen einer ersten und einer zweiten Epitaxialbereichsseitenwand des ersten und des zweiten Epitaxialbereichs auszubilden; Ausbilden einer Abstandsmaterialschicht auf der ersten und der zweiten Epitaxialbereichsseitenwand; epitaxiales Wachsenlassen eines dritten Epitaxialbereichs eines zweiten Typs von Epitaxialmaterial auf der Substratoberfläche an einer Unterseite eines dritten Grabens, der zwischen der ersten und der zweiten Epitaxialbereichsseitenwand ausgebildet ist; anschließend Strukturieren und Ätzen des ersten, zweiten und dritten Epitaxialbereichs, um ein erstes, zweites und drittes Elektronik-Vorrichtungs-Rippen-Paar aus den ersten, zweiten und dritten Epitaxialbereichen auszubilden.
  2. Verfahren nach Anspruch 1, worin das Ausbilden einer Abstandsmaterialschicht auf der ersten und zweiten Epitaxialbereichsseitenwand Folgendes umfasst: Ausbilden einer konturgetreuen Abstandsmaterialschicht auf der ersten und zweiten Epitaxialbereichsseitenwand, auf der Substratoberfläche an einer Unterseite eines dritten Grabens und auf oberen Flächen einer ersten und zweiten Maske, die oberhalb des ersten und zweiten Epitaxialbereichs ausgebildet sind; Ätzen der konturgetreuen Schicht zur Entfernung der konturgetreuen Schicht von der Substratoberfläche an einer Unterseite eines dritten Grabens, und von einer oberen Fläche einer ersten und zweiten Maske, die oberhalb des ersten und zweiten Epitaxialbereichs ausgeformt sind, aber nicht von der ersten und zweiten Epitaxialbereichsseitenwand.
  3. Verfahren nach Anspruch 1, worin der erste Graben erste STI-Seitenwände aufweist, die eine erste Breite und eine erste Höhe für den ersten Graben definieren, der zweite Graben STI-Seitenwände aufweist, die die erste Breite und die erste Höhe für den zweiten Graben definieren, der dritte Graben eine erste und eine zweite Epitaxialbereichsseitenwand aufweist, die die erste Breite und die erste Höhe für den ersten Graben definieren, und die erste Höhe mindestens 1,5 mal größer als die erste Breite ist.
  4. Verfahren nach Anspruch 1, worin das gleichzeitige epitaxiale Wachsenlassen des ersten und zweiten Epitaxialbereichs Folgendes umfasst: epitaxiales Wachsenlassen einer ersten Schicht von Epitaxialmaterial auf der Substratoberfläche an der Unterseite des ersten Grabens und des zweiten Grabens bis auf eine zweite Höhe oberhalb der Substratoberfläche; epitaxiales Wachsenlassen einer zweiten Schicht von Puffer-Epitaxialmaterial auf der ersten Schicht und im ersten Graben und im zweiten Graben bis auf eine dritte Höhe oberhalb der Substratoberfläche; und epitaxiales Wachsenlassen einer dritten Schicht von Vorrichtungs-Epitaxialmaterial auf einer oberen Fläche der zweiten Schicht und im ersten Graben und im zweiten Graben bis auf eine vierte Höhe oberhalb der Substratoberfläche.
  5. Verfahren nach Anspruch 1, worin das gleichzeitige epitaxiale Wachsenlassen der ersten und zweiten Epitaxialbereiche Folgendes umfasst: gleichzeitiges epitaxiales Wachsenlassen einer Schicht des ersten Epitaxialmaterials in den Gräben bis über eine obere Fläche des zweiten STI-Bereichs; anschließend Polieren einer oberen Fläche des ersten Epitaxialmaterials hinunter zur oberen Fläche des zweiten STI-Bereichs, um den ersten und zweiten Epitaxialbereich auszubilden.
  6. Verfahren nach Anspruch 1, worin das Strukturieren und Ätzen des zweiten STI-Bereichs Folgendes umfasst: Ausbilden zweier Masken über obere Flächen des ersten und zweiten Epitaxialbereichs; und Ätzen des zweiten STI-Bereichs zwischen den zwei Masken.
  7. Verfahren nach Anspruch 1, worin epitaxiales Wachsenlassen des dritten Epitaxialbereichs Folgendes umfasst: epitaxiales Wachsenlassen einer vierten Schicht von Epitaxialmaterial auf der Substratoberfläche an der Unterseite des dritten Grabens bis auf die zweite Höhe oberhalb der Substratoberfläche; epitaxiales Wachsenlassen einer fünften Schicht von Puffer-Epitaxialmaterial auf der vierten Schicht und im dritten Graben bis auf die dritte Höhe oberhalb der Substratoberfläche; und epitaxiales Wachsenlassen einer sechsten Schicht von Vorrichtungs-Epitaxialmaterial auf einer oberen Fläche der fünften Schicht und im dritten Graben bis auf die vierte Höhe oberhalb der Substratoberfläche.
  8. Verfahren nach Anspruch 1, worin epitaxiales Wachsenlassen des dritten Epitaxialbereichs Folgendes umfasst: Nicht-epitaxiales-Wachsenlassen einer Schicht des zweiten Epitaxialmaterials im dritten Graben bis über einer oberen Fläche des ersten Epitaxialbereichs; anschließend Nicht-Polieren einer oberen Fläche des zweiten Epitaxialmaterials hinunter zur oberen Fläche des ersten Epitaxialbereichs, um den dritten Epitaxialbereich auszubilden.
  9. Verfahren nach Anspruch 1, worin das Strukturieren und Ätzen des ersten, zweiten und dritten Epitaxialbereichs Folgendes umfasst: Ausbilden zweier Masken über erste und zweite Abschnitte von oberen Flächen von jedem des ersten, zweiten und dritten Epitaxialbereichs; und gleichzeitiges (1) Ätzen dritter Abschnitte des ersten und zweiten Epitaxialbereichs zur Ausbildung eines ersten und zweiten P-Typ-Elektronik-Vorrichtungs-Rippen-Paars oberhalb der dritten Abschnitte des ersten und zweiten Epitaxialbereichs, und (2) Ätzen dritter Abschnitte des dritten Epitaxialbereichs zur Ausbildung eines dritten N-Typ-Elektronik-Vorrichtungs-Rippen-Paars oberhalb der dritten Abschnitte des dritten Epitaxialbereichs.
  10. Verfahren nach Anspruch 9, ferner umfassend: Ausbilden einer STI-Schicht oberhalb der dritten Abschnitte der ersten, zweiten und dritten Epitaxialbereiche, und oberhalb des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars; Polieren der STI-Schicht zur Ausbildung einer ebenen Oberfläche oberhalb einer oberen Fläche des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars; und Ätzen der polierten STI-Schicht zur Freilegung eines Vorrichtungsabschnitts des ersten, zweiten und dritten Elektronik-Vorrichtungs-Paars.
  11. Verfahren nach Anspruch 10, ferner umfassend: Ausbilden einer Transistorvorrichtung auf mindestens einer Vorrichtungsseitenwand von jeder Rippe des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars.
  12. Verfahren nach Anspruch 1, worin das Strukturieren und Ätzen des ersten, zweiten und dritten Epitaxialbereichs Folgendes umfasst: Ausbilden zweier Masken über erste und zweite Abschnitte von oberen Flächen von jedem der ersten und zweiten Epitaxialbereiche, und über den dritten Epitaxialbereich; und Ätzen dritter Abschnitte der ersten und zweiten Epitaxialbereiche zur Ausbildung eines ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars oberhalb der dritten Abschnitte des ersten und zweiten Epitaxialbereichs; anschließend Ausbilden zweier Masken über erste und zweite Abschnitte von oberen Flächen von jedem des dritten Epitaxialbereichs, und über den ersten und zweiten Epitaxialbereich; und Ätzen dritter Abschnitte des dritten Epitaxialbereichs zur Ausbildung eines dritten Elektronik-Vorrichtungs-Rippen-Paars oberhalb der dritten Abschnitte des dritten Epitaxialbereichs.
  13. Verfahren nach Anspruch 1, ferner umfassend: Ausbilden einer STI-Schicht oberhalb des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars; Polieren der STI-Schicht zur Ausbildung einer ebenen Oberfläche oberhalb einer oberen Fläche des ersten, zweiten und dritten Elektronik-Vorrichtungs-Paars; und Ätzen der polierten STI-Schicht zur Freilegung eines Vorrichtungsabschnitts des ersten, zweiten und dritten Elektronik-Vorrichtungs-Rippen-Paars.
  14. Verfahren zur Ausbildung eines Elektronik-Vorrichtungs-Rippen-Paars, umfassend: epitaxiales Wachsenlassen von ersten Epitaxialbereichen eines ersten Typs von Epitaxialmaterial auf einer Substratoberfläche an einer Unterseite von ersten Gräben, die zwischen flachen-Grabenisolations(STI)-Bereichen ausgebildet sind; Strukturieren und Ätzen der STI-Bereiche zur Freilegung der oberen Fläche des Substrats, um zweite Gräben zwischen ersten Epitaxialbereichsseitenwänden der ersten Epitaxialbereiche auszubilden; Ausbilden einer Abstandsmaterialschicht auf den ersten Epitaxialbereichsseitenwänden; epitaxiales Wachsenlassen von zweiten Epitaxialbereichen eines zweiten Typs von Epitaxialmaterial auf der Substratoberfläche an einer Unterseite der zweiten Gräben, die zwischen den ersten Epitaxialbereichsseitenwänden ausgebildet sind; anschließend Strukturieren und Ätzen des ersten und zweiten Epitaxialbereichs zur Ausbildung erster und zweiter Elektronik-Vorrichtungs-Rippen-Paare aus den ersten und zweiten Epitaxialbereichen.
  15. Verfahren nach Anspruch 14, worin das Ausbilden einer Abstandsmaterialschicht auf den ersten Epitaxialbereichsseitenwänden Folgendes umfasst: Ausbilden einer konturgetreuen Abstandsmaterialschicht auf den ersten Epitaxialbereichsseitenwänden, und auf der Substratoberfläche an einer Unterseite der zweiten Gräben; Ätzen der konturgetreuen Schicht zur Entfernung der konturgetreuen Schicht von der Substratoberfläche an einer Unterseite des zweiten Grabens, aber nicht von den ersten Epitaxialbereichsseitenwänden.
  16. Verfahren nach Anspruch 15, worin ein Strukturieren und Ätzen der ersten und zweiten Epitaxialbereiche Folgendes umfasst: Ausbilden zweier Masken über erste und zweite Abschnitte von oberen Flächen von jedem des ersten und zweiten Epitaxialbereichs; und Ätzen dritter Abschnitte des ersten und zweiten Epitaxialbereichs zur Ausbildung eines ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars oberhalb der dritten Abschnitte des ersten und zweiten Epitaxialbereichs.
  17. Verfahren zur Ausbildung von N-Typ- und P-Typ-Elektronik-Vorrichtungs-Rippen-Paaren, umfassend: epitaxiales Wachsenlassen erster Epitaxialbereiche eines Materials eines ersten Typs aus einer Substratoberfläche an einer Unterseite von ersten Gräben, die zwischen flachen-Grabenisolations(STI)-Bereichen ausgebildet sind, wobei die STI-Bereiche und Höhen des ersten Grabens mindestens 1,5 mal deren Breite sind; Wegätzen der STI-Bereiche zur Freilegung der oberen Fläche des Substrats, um zweite Gräben zwischen den ersten Epitaxialbereichen auszubilden; Ausbilden einer Abstandsmaterialschicht in den zweiten Gräben auf Seitenwänden der ersten Epitaxialbereiche; Ausbilden zweiter Epitaxialbereiche eines Materials eines zweiten Typs, sind aus der Substratoberfläche an einer Unterseite der zweiten Gräben zwischen den ersten Epitaxialbereichen gewachsen; anschließend Strukturieren und Ätzen der ersten Epitaxialbereiche zur Ausbildung von P-Typ-Elektronik-Vorrichtungs-Rippen-Paaren mit Seitenwänden, auf denen Vorrichtungen ausgebildet werden können; und Strukturieren und Ätzen der zweiten Epitaxialbereiche zur Ausbildung von N-Typ-Elektronik-Vorrichtungs-Rippen-Paaren mit Seitenwänden, auf denen Vorrichtungen ausgebildet werden können.
  18. Verfahren nach Anspruch 17, worin das Strukturieren und Ätzen Folgendes umfasst: gleichzeitiges Strukturieren und Ätzen des ersten und zweiten Epitaxialbereichs zur Ausbildung der Elektronik-Vorrichtungs-Rippen-Paare mit Seitenwänden, auf denen Vorrichtungen ausgebildet werden können.
  19. Verfahren nach Anspruch 18, ferner umfassend: Ausbilden einer STI-Schicht oberhalb des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars; Polieren der STI-Schicht zur Ausbildung einer ebenen Oberfläche oberhalb einer oberen Fläche des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars; und Ätzen der polierten STI-Schicht zur Freilegung eines Vorrichtungsabschnitts des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars.
  20. Verfahren nach Anspruch 17, worin das Strukturieren und Ätzen des ersten und zweiten Epitaxialbereichs Folgendes umfasst: Ausbilden zweier Masken über einen ersten und zweiten Abschnitt von oberen Flächen von jedem des ersten und zweiten Epitaxialbereichs; und Ätzen dritter Abschnitte des ersten und zweiten Epitaxialbereichs zur Ausbildung eines ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars oberhalb der dritten Abschnitte des ersten und zweiten Epitaxialbereichs.
  21. Verfahren nach Anspruch 17, ferner umfassend: Ausbilden einer STI-Schicht oberhalb des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars; Polieren der STI-Schicht zur Ausbildung einer ebenen Oberfläche oberhalb einer oberen Fläche des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars; und Ätzen der polierten STI-Schicht zur Freilegung eines Vorrichtungsabschnitts des ersten und zweiten Elektronik-Vorrichtungs-Rippen-Paars.
DE112013007039.1T 2013-06-28 2013-06-28 Das Integrieren VLSI-kompatibler Rippen-Strukturen mit selektivem Epitaxialwachstum und das Fertigen von Vorrichtungen darauf Active DE112013007039B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048773 WO2014209396A1 (en) 2013-06-28 2013-06-28 Integrating vlsi-compatible fin structures with selective epitaxial growth and fabricating devices thereon

Publications (2)

Publication Number Publication Date
DE112013007039T5 true DE112013007039T5 (de) 2016-01-21
DE112013007039B4 DE112013007039B4 (de) 2023-11-02

Family

ID=52142517

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013007039.1T Active DE112013007039B4 (de) 2013-06-28 2013-06-28 Das Integrieren VLSI-kompatibler Rippen-Strukturen mit selektivem Epitaxialwachstum und das Fertigen von Vorrichtungen darauf

Country Status (8)

Country Link
US (2) US9685381B2 (de)
KR (1) KR102100743B1 (de)
CN (1) CN105308728B (de)
BR (1) BR112015029855B1 (de)
DE (1) DE112013007039B4 (de)
GB (1) GB2530194B (de)
TW (1) TWI544636B (de)
WO (1) WO2014209396A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017220787A1 (de) * 2017-11-21 2019-05-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines mikroelektronischen Systems mit funktionalen Dünnschichten

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102248475B1 (ko) 2014-09-19 2021-05-06 인텔 코포레이션 인듐 풍부 표면들을 갖는 인듐 갈륨 비화물 활성 채널을 생성하는 장치 및 방법
EP3195367A4 (de) * 2014-09-19 2018-08-15 Intel Corporation Vorrichtung und verfahren zur herstellung eines puffers zur reduzierung von leckagen in mikroelektronischen transistoren
KR102150942B1 (ko) * 2014-12-01 2020-09-03 삼성전자주식회사 핀펫을 구비하는 반도체 장치
CN104966672B (zh) * 2015-06-30 2019-01-25 上海华力微电子有限公司 鳍式场效应管基体制备方法
CN106611787A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 半导体结构及其制作方法
CN108290858B (zh) * 2015-12-01 2021-07-06 日本农药株式会社 3h-吡咯并吡啶化合物或其n-氧化物、或它们的盐类及含有该化合物的农业园艺用杀虫剂及其使用方法
US9515073B1 (en) * 2016-02-08 2016-12-06 International Business Machines Corporation III-V semiconductor CMOS FinFET device
EP3300117B1 (de) * 2016-09-22 2024-07-17 IMEC vzw Verfahren zur herstellung eines halbleiterbauelements mit kanal mit hohem aspektverhältnis
US10163628B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Lattice-mismatched semiconductor substrates with defect reduction
CN109273440B (zh) * 2017-07-18 2021-06-22 联华电子股份有限公司 具伸张应力鳍状结构的制作方法与互补式鳍状晶体管结构
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US11996480B2 (en) 2021-09-09 2024-05-28 International Business Machines Corporation Vertical transistor with late source/drain epitaxy

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399970B2 (en) 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP4613478B2 (ja) * 2003-05-15 2011-01-19 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
KR100546488B1 (ko) * 2003-12-26 2006-01-26 한국전자통신연구원 반도체 소자의 제조 방법
KR100829599B1 (ko) * 2006-12-04 2008-05-14 삼성전자주식회사 트랜지스터 및 이를 형성하는 방법
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
US7902584B2 (en) 2007-04-16 2011-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US8094485B2 (en) * 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect
US8058692B2 (en) * 2008-12-29 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors with reverse T-shaped fins
US8816391B2 (en) 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
JP5473482B2 (ja) 2009-08-27 2014-04-16 日東電工株式会社 膜濾過装置
US8283202B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
US8946668B2 (en) * 2010-01-21 2015-02-03 Nec Corporation Semiconductor device and method of manufacturing the same
JP5166458B2 (ja) 2010-01-22 2013-03-21 株式会社東芝 半導体装置及びその製造方法
TWI433241B (zh) 2010-06-24 2014-04-01 Inotera Memories Inc 具有浮置體之鰭式場效電晶體的製造方法
CN103168359B (zh) * 2010-12-03 2016-05-04 松下知识产权经营株式会社 非易失性存储元件和非易失性存储装置及它们的制造方法
JP5537524B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 抵抗変化メモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017220787A1 (de) * 2017-11-21 2019-05-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines mikroelektronischen Systems mit funktionalen Dünnschichten
DE102017220787B4 (de) 2017-11-21 2022-09-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines mikroelektronischen Systems mit funktionalen Dünnschichten

Also Published As

Publication number Publication date
GB201520311D0 (en) 2015-12-30
CN105308728B (zh) 2019-01-29
WO2014209396A1 (en) 2014-12-31
US20170250182A1 (en) 2017-08-31
KR102100743B1 (ko) 2020-04-14
KR20160051685A (ko) 2016-05-11
GB2530194A (en) 2016-03-16
US9685381B2 (en) 2017-06-20
BR112015029855A2 (pt) 2017-07-25
TW201511281A (zh) 2015-03-16
GB2530194B (en) 2019-12-04
BR112015029855A8 (pt) 2019-12-24
CN105308728A (zh) 2016-02-03
BR112015029855B1 (pt) 2021-02-23
DE112013007039B4 (de) 2023-11-02
TWI544636B (zh) 2016-08-01
US20160204037A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
DE112013007039B4 (de) Das Integrieren VLSI-kompatibler Rippen-Strukturen mit selektivem Epitaxialwachstum und das Fertigen von Vorrichtungen darauf
DE112013007058B4 (de) Herstellung einer defektfreien finnenbasierten Vorrichtung in einem lateralen Epitaxieüberwachsungsgebiet
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE112013007031B4 (de) Auf selektiv epitaktisch gezüchteten III-V-Materialien basierende Vorrichtungen
DE102020103710A1 (de) Rückseitenkontakte für Halbleitervorrichtungen
DE112013006527B4 (de) Nanodrahttransistor mit Unterschicht-Ätzstopps
DE112013006525B4 (de) Herstellung eines Nanodrahttransistors Hartmaskenschichten
KR102106348B1 (ko) 선택적 에피텍시 및 컨포멀 에피텍시의 조합에 의한 ｃｍｏｓ용의 패터닝된 실리콘 기판 상의 비실리콘 디바이스 이종층들
DE102019126237A1 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE112015007201T5 (de) Integrierte hf-frontend-strukturen
DE112015007207T5 (de) Nanodrahttransistoren mit eingebetteten dielektrischen Abstandshaltern
DE112013006642T5 (de) Leckageverringerungsstrukturen für Nanodraht-Transistoren
DE112011105987T5 (de) Nichtplanarer III-N-Transistor
DE112013007072T5 (de) Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie
DE102012204516A1 (de) FinFET-Vorrichtung und Herstellungsverfahren für dieselbe
DE112006003550T5 (de) Mehrgateanordnung mit vertieften Beanspruchungsbereichen
DE112013005588T5 (de) Defektübertragener und gitterfehlangepasster Epitaxialfilm
DE102019122949A1 (de) Verspannte abstimmbare nanodrahtstrukturen und prozess
DE102019118385A1 (de) Halbleitervorrichtung und Verfahren
DE112013006645T5 (de) Planarvorrichtung auf gratbasierter Transistorarchitektur
DE112017008312T5 (de) Heterogene ge/iii-v-cmos-transistorstrukturen
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102017121749A1 (de) Gitterfehlangepasste Halbleitersubstrate mit Fehlerverringerung
DE112015006971T5 (de) Hochbeweglichkeits-Feldeffekttransistoren mit einer/einem retrogradierten Halbleiter-Source/Drain
DE102020103736A1 (de) Nichtplanare transistoren mit kanalgebieten, die variierende breiten aufweisen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021823800

R018 Grant decision by examination section/examining division
R020 Patent grant now final