BR112015029855B1 - método para formar um par de aletas de dispositivo eletrônico - Google Patents

método para formar um par de aletas de dispositivo eletrônico Download PDF

Info

Publication number
BR112015029855B1
BR112015029855B1 BR112015029855-9A BR112015029855A BR112015029855B1 BR 112015029855 B1 BR112015029855 B1 BR 112015029855B1 BR 112015029855 A BR112015029855 A BR 112015029855A BR 112015029855 B1 BR112015029855 B1 BR 112015029855B1
Authority
BR
Brazil
Prior art keywords
epitaxial
regions
layer
fins
sti
Prior art date
Application number
BR112015029855-9A
Other languages
English (en)
Other versions
BR112015029855A8 (pt
BR112015029855A2 (pt
Inventor
Niti Goel
Ravi Pillarisetty
Willy Rachmady
Jack T. Kavalieros
Gilbert Dewey
Benjamin Chu-Kung
Marko Radosavljevic
Matthew V. Metz
Niloy Mukherjee
Robert S. Chau
Original Assignee
Intel Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corporation filed Critical Intel Corporation
Publication of BR112015029855A2 publication Critical patent/BR112015029855A2/pt
Publication of BR112015029855A8 publication Critical patent/BR112015029855A8/pt
Publication of BR112015029855B1 publication Critical patent/BR112015029855B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

"INTEGRAR ESTRUTURAS DE ALETA COMPATÍVEIS COM VLSI COM CRESCIMENTO EPITAXIAL SELETIVO E FABRICAR DISPOSITIVOS NAS MESMAS" Trata-se de diferentes tipos n e p de aletas de dispositivo que são formados por crescimento epitaxial das primeiras regiões epitaxiais de um material de primeiro tipo a partir de uma superfície de substrato em um fundo de primeiras trincheiras formadas entre regiões de isolamento de trincheira rasa (STI). As alturas das regiões de STI e da primeira trincheira são pelo menos 1,5 vez sua largura. As regiões de STI são removidas por corrosão para expor a superfície superior do substrato para formar as segundas trincheiras entre as primeiras regiões epitaxiais. Uma camada de material espaçador é formada nas segundas trincheiras nas paredes laterais das primeiras regiões epitaxiais. Faz-se com que as segundas regiões epitaxiais de um material de segundo tipo cresçam a partir da superfície de substrato em um fundo das segundas trincheiras entre as primeiras regiões epitaxiais. Os pares de aletas do tipo n e p podem ser formados a partir da primeira e da segunda regiões epitaxiais. As aletas são cointegradas e têm defeitos reduzidos de incompatibilidade de retícula de interface de material.

Description

ANTECEDENTES CAMPO
[001] Dispositivos de circuito e a fabricação e a estrutura de dispositivos de circuito baseados em aleta.
DESCRIÇÃO DA TÉCNICA RELACIONADA
[002] O desempenho aumentado em dispositivos de circuito em um substrato (por exemplo, transistores de circuito integrado (IC), resistores, capacitores, etc. em um substrato semicondutor (por exemplo, silício)) é tipicamente um fator principal considerado durante o projeto, fabricação e operação desses dispositivos. Por exemplo, durante o projeto e a fabricação ou formação de dispositivos transistores de semicondutor de óxido metálico (MOS), tais como aqueles usados em um semicondutor de óxido metálico complementar (CMOS), é frequentemente desejado aumentar o movimento de elétrons em canais de dispositivo MOS do tipo N (n-MOS) e aumentar o movimento de buracos com carga positiva em canais de dispositivo MOS do tipo P (p-MOS). No entanto, o desempenho e o movimento são retardados por incompatibilidades de retícula e defeitos gerados em uma camada intermediária de materiais usados para formar o MOS.
[003] Para algumas implantações de CMOS, a cointegração de materiais incompatíveis de retícula como crescimento epitaxial de material III-V em Silício é um grande obstáculo. Atualmente, não há solução no estado da técnica para cointegrar crescimentos epitaxiais de material n e p-MOS em um substrato de silício único. Portanto, em aplicações atuais, devido à grande incompatibilidade de retícula em materiais, são gerados defeitos quando se faz com que novos materiais (III-V, Germânio (Ge)) cresçam em um substrato de material de silício. Essas aplicações também falham em fornecer um processo eficaz e confiável para formar aletas de dispositivo eletrônico epitaxiais dos tipos tanto p como n a partir do mesmo substrato.
BREVE DESCRIÇÃO DOS DESENHOS
[004] A Figura 1 é uma vista em corte transversal esquemática de uma porção de uma base de substrato semicondutor após formar uma camada de material de isolamento de trincheira rasa (STI) em uma superfície superior do substrato.
[005] A Figura 2 mostra o substrato semicondutor da Figura 1 após formar regiões de STI e trincheiras entre as regiões de STI.
[006] A Figura 3 mostra o substrato semicondutor da Figura 1 após formar material epitaxial nas trincheiras entre as regiões de STI.
[007] A Figura 4 mostra o substrato semicondutor da Figura 1 após polir e moldar o material epitaxial formado acima das trincheiras e acima das regiões de STI para formar as primeira e segunda regiões epitaxiais.
[008] A Figura 5 mostra o substrato semicondutor da Figura 1 após corroer as regiões de STI para formar as terceiras trincheiras entre as primeira e segunda regiões epitaxiais mascaradas; e formar uma camada conformal de material espaçador sobre as máscaras e as paredes e o fundo da terceira trincheira.
[009] A Figura 6 mostra o substrato semicondutor da Figura 1 após corroer a camada conformal de material espaçador do fundo da terceira trincheira e, então, fazer crescer de modo epitaxial uma região de um segundo material epitaxial na terceira trincheira.
[0010] A Figura 7 mostra o substrato semicondutor da Figura 1 após remover máscaras de corrosão anteriores, polir e moldar as primeira e segunda regiões epitaxiais para formar aletas de dispositivo.
[0011] A Figura 8 mostra o substrato semicondutor da Figura 1 após remover máscaras de corrosão anteriores de aletas das primeira e segunda regiões epitaxiais, preencher as primeira e segunda regiões epitaxiais com STI e polir e moldar as terceiras regiões epitaxiais para formar aletas de dispositivo.
[0012] A Figura 9 mostra o substrato semicondutor da Figura 1 após formar uma camada de material STI sobre as aletas e as regiões epitaxiais, polir a camada de STI e corroer por retirada a camada de STI polida para expor as paredes laterais de dispositivo de aletas de dispositivo eletrônico ou porções de aletas.
[0013] A Figura 10 é um processo de exemplo para formar um par de aletas de dispositivo eletrônico de material de tipo diferente em uma primeira, uma segunda e uma terceira região epitaxiais.
[0014] A Figura 11 ilustra um dispositivo de computação em conformidade com uma implantação.
DESCRIÇÃO DETALHADA
[0015] A grande incompatibilidade de retícula em materiais pode gerar defeitos quando se faz com que determinados materiais (por exemplo, materiais do tipo III-V ou Germânio (Ge)) cresçam de modo epitaxial em um substrato de material de silício (por exemplo, silício em cristal único). Em alguns casos, pode-se fazer com que os materiais cresçam de modo epitaxial a partir de uma superfície de substrato, em trincheiras entre regiões de isolamento de trincheira rasa (STI). O crescimento pode ser moldado e corroído para formar "aletas" de material e ou sobre as quais os dispositivos podem ser formados. Assim, podem existir defeitos em "aletas" de material em ou sobre o qual os dispositivos podem ser formados, após as aletas serem moldadas e corroídas a partir dos crescimentos. Se esses defeitos se propagarem por toda a trincheira, podem levar a problemas de rendimento e variações em um dispositivo construído em uma camada de dispositivo formada a partir de crescimento epitaxial que se estende acima da trincheira. Essa propagação pode existir em dispositivos de "aleta" formados em aletas que são moldadas ou corroídas a partir de crescimento epitaxial que se estende acima da trincheira. Tais dispositivos de aleta podem incluir transistores, resistores, capacitores, etc. de circuito integrado (IC) de aleta formados nas ou sobre as paredes laterais de "aletas" que se fez crescer a partir de um substrato semicondutor ou que se estendem acima do mesmo (por exemplo, silício) ou outro material. Tais dispositivos podem incluir dispositivos transistores de semicondutor de óxido metálico (MOS) de aleta, tais como aqueles usados em um semicondutor de óxido metálico complementar (CMOS) baseado em movimento de elétrons em canais de dispositivo MOS do tipo N (n-MOS) e movimento de buracos com carga positiva em canais de dispositivo MOS do tipo P (p-MOS).
[0016] As modalidades descritas no presente documento fornecem uma solução para processos que capturam defeitos apenas em uma direção da aleta (ao longo da largura W, tal como mostrado na Figura 2). A solução pode incluir um processo que usa o conceito de captura de razão de aspecto em que a altura (H) da aleta é maior que a largura (W). No entanto, esse esquema deixa grande número de defeitos que se propagam em direção às camadas de dispositivo na direção de comprimento da aleta. De acordo com as modalidades, tais defeitos podem ser evitados por captura de defeitos ao longo da parede lateral do STI que forma as trincheiras (por exemplo, em ambas as direções de W e comprimento L) tornando a altura (H) da trincheira maior que a largura (W) e o comprimento (L) da trincheira de modo que as razões H/W > = 1,5 e H/L > = 1,5. Essa razão pode gerar um limite mínimo de razão H/W para bloquear muitos defeitos dentro de uma camada de tampão formada dentro da trincheira. Assim, os processos descritos no presente documento podem evitar defeitos cristalinos nas aletas devido a incompatibilidade de retícula nas interfaces de camada. Por exemplo, os defeitos (por exemplo, defeitos cristalinos) na trincheira podem não ter se estendido em ou não existir nas regiões de epitaxia (por exemplo, o material de dispositivo superior das regiões). Assim, as aletas formadas a partir desse material podem fornecer material de dispositivo eletrônico (por exemplo, cavidades e canais) em que dispositivos baseados em aleta sem defeito podem ser formados.
[0017] Adicionalmente, as modalidades descritas no presente documento fornecem um processo mais eficaz e confiável para formar aletas de dispositivo eletrônico epitaxial do tipo tanto p como n a partir do mesmo substrato por integração de estruturas de aleta compatíveis com integração em altíssima escala (VLSI) com crescimento epitaxial seletivo e fabricação de dispositivos nas mesmas. Tal integração pode incluir formar um par de aletas de dispositivo eletrônico de material de tipo diferente em uma primeira, segunda e terceira regiões epitaxiais por crescimento epitaxial simultâneo de uma primeira e segunda regiões epitaxiais de um primeiro material epitaxial em uma superfície de substrato em um fundo de uma primeira e segunda trincheiras formadas entre as primeira, segunda e terceira regiões de isolamento de trincheira rasa (STI). As alturas de trincheira podem ser pelo menos 1,5 vezes sua largura. Então, a segunda região de STI pode ser moldada e corroída para expor a superfície superior do substrato para formar uma terceira trincheira entre as primeira e segunda regiões epitaxiais. Então, uma camada de um material espaçador pode ser formada nas primeira e segunda paredes laterais de região epitaxial. Então, pode-se fazer com que uma terceira região epitaxial de um segundo material epitaxial (por exemplo, um material do tipo P ou N diferente do primeiro material) cresça de modo epitaxial na superfície de substrato em um fundo de uma terceira trincheira formada entre as primeira e segunda regiões epitaxiais. As primeira, segunda e terceira regiões epitaxiais podem ser, então, moldadas e corroídas para formar os primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico a partir das primeira, segunda e terceira regiões epitaxiais. Os próprios dispositivos transistores podem ser formados em pelo menos uma parede lateral de dispositivo de cada aleta (opcional).
[0018] Assim, as modalidades descritas no presente documento fornecem (1) cointegração de n e p-mos (por exemplo, formação de material de trincheira epitaxial ou regiões para n e p-mos, antes de corroer as aletas de dispositivo eletrônico daquele material/regiões) na mesma superfície de silício para implantação de CMOS (por exemplo, e dentro de determinados requisitos de comprimento L, largura W e altura H conforme observado no presente documento); (2) grande redução de defeitos que se propagam para as camadas de dispositivos em aletas de dispositivo eletrônico de lado tanto n como p; (3) captura de defeitos tanto ao longo de (por exemplo, comprimento L) como perpendiculares (por exemplo, largura W) à direção de aleta de dispositivo eletrônico (vertical ou altura), minimizando, assim, a densidade de defeitos que alcançam as camadas de dispositivo ou aletas de dispositivo ativas (por exemplo, fornece razão de aspecto bidirecional (por exemplo, epitaxia seletiva) capturando efeitos cristalinos, tal como por captura dos defeitos orientados a 55 graus (110) tanto ao longo da largura como do comprimento da aleta); e (4) eliminação da necessidade de fazer crescer camadas ou regiões epitaxiais em trincheira fina (W < 10 nanômetros (nm)) e profunda (H > 200 nm) (por exemplo, não é necessário fazer crescer regiões ou material epitaxial em trincheiras ou com largura menor que 10 nm). Isso permite trincheiras e camadas epitaxiais mais espessas e mais curtas, fornecendo, assim, melhor material de cristal e rendimento mais alto no material epitaxial de trincheira usado para formar aletas, enquanto usa menos material e processamento necessários para a trincheira de altura maior. Em alguns casos, o fundo da cavidade (por exemplo, superfície 103) pode ser moldado para implantar várias tecnologias e ideias de aprimoramento relacionadas a crescimento epitaxial. Em alguns casos, a solução heterointegrada proposta pode ser utilizada para produzir qualquer arquitetura de dispositivo, tal como trigate, nanofios, nanofitas e similares.
[0019] A Figura 1 é uma vista em corte transversal esquemática de uma porção de uma base de substrato semicondutor após formar uma camada de material de STI em uma superfície superior do substrato. A Figura 1 mostra a base ou substrato semicondutor 101 de material 102 que tem superfície superior 103. O substrato 101 pode incluir, ser formado a partir de, depositado com ou que se fez crescer a partir de silício, silício policristalino, silício de cristal único ou várias outras tecnologias adequadas para formar uma base ou um substrato de silício, tal como uma pastilha de silício. Por exemplo, de acordo com as modalidades, o substrato 101 pode ser formado por crescimento de uma base de substrato de silício de cristal único que tem uma espessura entre 100 angstroms e 1.000 angstroms de silício puro. Alternativamente, o substrato 101 pode ser formado por deposição química de vapor suficiente (CVD) de vários materiais de silício ou liga de silício apropriados 102 para formar uma camada de material que tem uma espessura entre um e três micrômetros de espessura, tal como por CVD para formar uma espessura de dois micrômetros de espessura. Considera-se também que o substrato 101 pode ser um material de liga de silício relaxado, não relaxado, classificado e/ou não classificado 102. O material 102 pode ser um material relaxado (por exemplo, ter uma retícula não tensa) na superfície 103. O material 102 pode ser um material de silício de cristal único. O substrato 102 pode ser feito de silício e ter superfície superior 103 com um (100) material orientado de cristal (por exemplo, de acordo com Índice de Miller). O substrato 101 pode ser um substrato "mal cortado".
[0020] A Figura 1 também mostra uma camada de material de isolamento de trincheira rasa (STI) 104 formado ou que se fez crescer na superfície superior 103 do substrato 101. O material STI 104 pode ser formado de um óxido ou um nitreto ou combinação dos mesmos. O material STI 104 pode ser formado de SiC ou outro material conforme conhecido na técnica. O material STI 104 pode ser formado por deposição de camada atômica (ALD) ou deposição química de vapor (CVD). O material STI 104 é, de modo geral, depositado através de Deposição Química Assistida por Plasma (PECVD). Em alguns casos, qualquer um de vários precursores de oxigênio, precursores de silano ou precursores genéricos podem ser usados durante um processo (por exemplo, PECVD) para formar material STI 104, conforme conhecido na técnica. Em alguns casos, o material STI 104 pode ser formado por um processo que usa TEOS + O2 + RF a 400 °C.
[0021] A superfície inferior do material 104 pode ter a mesma (100) orientação de cristal que aquela do material 102 (por exemplo, na superfície 103). Em alguns casos, a superfície inferior do material 104 pode ter o mesmo tamanho de retícula de cristal que aquele do material 102 (por exemplo, na superfície 103). O material 104 pode ser um material relaxado (por exemplo, ter uma retícula não tensa) em relação à sua interface (por exemplo, onde a mesma está química ou atomicamente ligada à superfície abaixo) com a superfície 103.
[0022] A Figura 2 mostra o substrato semicondutor da Figura 1 após formar regiões de STI e trincheiras entre as regiões de STI. A Figura 2 mostra as trincheiras 105 e 106 definidas entre as regiões de STI 107, 108 e 110 e a superfície 103. As regiões 107, 108 e 110 podem ser formadas por moldagem ou corrosão, conforme conhecido na técnica. O mesmo pode incluir formar uma camada de cobertor de material STI 104, então moldar e corroer o material 104 para formar as regiões de STI 107, 108 e 110. Em alguns casos, moldar e corroer material 104 para formar as regiões de STI inclui usar uma máscara resistente ou dura debaixo de uma resistência para a moldagem de materiais. Em alguns casos 1, 2 ou 3 camadas resistentes podem ser usadas para a moldagem de materiais. Em alguns casos, moldar e corroer o material 104 para formar as regiões de STI inclui usar uma corrosão por plasma de O2 ou O2/Ar em pressões na faixa de 1,33 a 13,33 Pa (10 a 100 mTorr) e à temperatura ambiente. Tal moldagem e corrosão podem também incluir corroer um material STI que inclui óxidos, por corrosão com fluorocarbonetos (por exemplo, CF4 e/ou C4F8), O2 e Ar, em pressões na faixa de 1,33 a 13,33 Pa (10 a 100 mTorr) e à temperatura ambiente.
[0023] A região de STI 107 tem a parede lateral 113 e a superfície superior 117. A região de STI 108 tem as paredes laterais 112 e 115 e tem a superfície superior 116. A região de STI 110 tem a parede lateral 114 e a superfície superior 118. As paredes laterais 112, 113, 114 e 115 podem ser superfícies planas verticais perpendiculares às (por exemplo, a um ângulo reto em relação às) superfície plana horizontal 103 e superfícies plantas horizontais 116, 117 e 118. As paredes laterais podem compreender ou ser o material STI 104. As regiões de STI 107, 108 e 110 podem ter uma largura W1 definida pela distância horizontal entre suas paredes laterais. A região de STI 108 pode ter a largura W1 definida pela distância horizontal entre a parede lateral 115 da região 107 e o lado da parede lateral 112 da região 108. As regiões de STI 107, 108 e 110 podem ter a altura H1 definida pela distância vertical entre a superfície superior 103 e a superfície superior 116, 117 e 118, respectivamente. As regiões de STI 107, 108 e 110 podem ter um comprimento L1 definido como o comprimento que entra na página e ao longo da parede lateral 112, 113, 114 ou 115.
[0024] As trincheiras 105 e 106 podem ser definidas pelas paredes laterais das regiões 107, 108 e 110. Mais especificamente, a Figura 2 mostra a trincheira 106 definida por ou que tem um lado na parede lateral 112 da região 108, um lado na parede lateral 114 da região 110, um fundo na superfície superior 103 e um topo (por exemplo, aberturas ou cantos) adjacente às superfícies superiores 116 ou 118. A Figura 2 também mostra a trincheira 105 definida por ou que tem um lado na parede lateral 113 da região 107, um lado na parede lateral 115 da região 108, um fundo na superfície superior 103 e um topo adjacente às superfícies superiores 117 ou 116. As trincheiras 105 e 106 podem incluir a superfície 103 de material 102 exposta no fundo da trincheira, tal como uma superfície plana ou aplanada de material de cristal. Em alguns casos, cada uma das trincheiras 105 e 106 é definida por paredes laterais adicionais de outras regiões de STI, tal como um STI anterior e posterior que tem uma parede lateral similar às paredes laterais 112, 113, 114 e 115, e as superfícies superiores similares às superfícies 116, 117 ou 118, mas que definem o comprimento L das trincheiras 105 e 106.
[0025] A trincheira 105 pode ter a largura W1 definida pela distância horizontal entre a parede lateral 113 da região 107 e o lado da parede lateral 115 da região 108. A trincheira 106 pode ter a largura W1 definida pela distância horizontal entre a parede lateral 112 da região 108 e o lado da parede lateral 114 da região 110. Em alguns casos, a largura W1 pode ser uma largura entre 10 e 100 nanômetros (nm). Em alguns casos, W1 é aproximadamente 25 nm. Em alguns casos, a largura W1 é uma largura entre 30 e 150 nanômetros (nm). Em alguns casos, W1 é três vezes o afastamento das aletas formadas nas regiões epitaxiais, tal como três vezes o afastamento horizontal entre o ponto médio das aletas 380 e 390 ou entre aquele das aletas 480 e 490 (por exemplo, consultar as Figuras 8 a 9).
[0026] As trincheiras 105 e 106 podem ter a altura H1 definida pela distância vertical entre a superfície superior 103 e a superfície superior 116, 117 ou 118. A altura H1 pode ser uma altura entre 30 e 300 nanômetros (nm). Em alguns casos, H1 é aproximadamente 75 nm. A H1 da trincheira pode ser maior que a W1 da trincheira, de modo que a razão H1/W1 seja > = 1,5. Em alguns casos, a razão H1/W1 é = 1,5. Em alguns casos, a razão H1/W1 é > = 2,0.
[0027] As trincheiras 105 e 106 podem ter um comprimento L1 definido como o comprimento que entra na página e ao longo da parede lateral 112, 113, 114 ou 115. O comprimento L1 pode ser um comprimento entre 10 e 100 nanômetros (nm). Em alguns casos, L1 é aproximadamente 25 nm. Em alguns casos, L1 é igual a (ou aproximadamente o mesmo que) W1. Em alguns casos, L1 é maior ou menor que W1.
[0028] Em alguns casos, L1 é uma largura entre 50 e 250 nanômetros (nm). Em alguns casos, L1 é duas vezes o afastamento das portas de dispositivos transistores formados nas paredes laterais das porções de dispositivo, tal como duas vezes o afastamento entre as portas de dispositivos transistores nas paredes laterais das porções de dispositivo 580 e 581 ou 582 e 583 (por exemplo, consultar a Figura 9).
[0029] A H1 da trincheira pode ser maior que a L1 da trincheira, de modo que a razão H1/L1 seja > = 1,5. Em alguns casos, a razão H1/L1 é = 1,5. Em alguns casos, a razão H1/L1 é > = 2,0. De acordo com algumas modalidades, a W1 pode estar entre 10 e 15 nanômetros (nm) e a H1 pode ser de 350 nanômetros (nm). Opcionalmente, L1 pode ser igual a W1.
[0030] A Figura 2 mostra as trincheiras 105 e 106 definidas entre as regiões de STI 107, 108 e 110 e a superfície 103. No entanto, contempla-se que mais trincheiras e regiões de STI similares podem existir no substrato 101 (por exemplo, tal como pelo menos centenas ou centenas de milhares).
[0031] A Figura 3 mostra o substrato semicondutor da Figura 1 após formar material epitaxial nas trincheiras entre as regiões de STI. A Figura 3 mostra a formação de material epitaxial nas trincheiras 105 e 106, no entanto, contempla-se que as trincheiras 105 e 106 representam qualquer número de trincheiras formadas nas regiões de STI no substrato 101. A Figura 3 mostra uma primeira camada de material 122 que se fez crescer de modo epitaxial a partir da superfície 103 nas trincheiras 105 e 106. Pode-se fazer com que o material 122 cresça de modo epitaxial a partir da superfície de cristal da superfície de substrato 103. O material 122 pode ser formado por crescimento epitaxial (por exemplo, heteroepitaxia) com o uso de deposição de camada atômica (ALD), deposição química de vapor (CVD), Deposição Química de Vapor de Organometálicos (MOCVD) ou epitaxia em fase de vapor de organometálicos (MOVPE), e pode apenas crescer a partir de uma superfície "semente" 103 abaixo da trincheira, mas não pode crescer a partir de paredes laterais de STI ou superfícies superiores STI. A escolha de deposição de crescimento como temperatura de crescimento, pressão de fluxo de gás, etc. pode definir a seletividade do crescimento epitaxial. Em alguns casos, o crescimento de material 122 é feito seletivamente a partir da superfície 103 por escolha ou uso de uma faixa de temperatura de crescimento predeterminada, faixa de pressão de fluxo de gás, etc., conforme conhecido para o material 122 crescer a partir do material de superfície 103, mas não crescer a partir de ou iniciar-se no material da parede lateral STI ou superfícies superiores.
[0032] O material 122 pode se ruma primeira camada de material cristalino que tem a altura H2 a partir da superfície 103 que é menos que H1. O material 122 pode ter uma superfície inferior que tem um (100) material orientado de cristal que se fez crescer a partir da superfície 103 e superfícies laterais que têm um (110) material orientado de cristal ao longo ou adjacente às paredes laterais 112, 113, 114 e 115. Em algumas modalidades, podem existir defeitos cristalinos no material 122 próximo ou ao longo das paredes laterais do STI que forma as trincheiras.
[0033] O material 122 pode ter uma superfície superior que tem uma (100) orientação de cristal (Índice de Miller). A superfície superior do material 122 pode ser polida ou corroída para formar uma superfície plana que tem um (100) índice de cristal. O material 122 pode ter a largura W1 entre as paredes laterais 113 e 115 na trincheira 105; e entre as paredes laterais 112 e 114 na trincheira 106. O material 122 pode ter um comprimento L1.
[0034] O material 122 pode ter uma altura H2 definida pela distância vertical entre a superfície superior 103 e uma superfície superior do material 122. A altura H2 pode ser uma altura entre 50 e 100 nanômetros (nm). Em alguns casos, H2 é aproximadamente 50 ou 70 nm. Em alguns casos, o material 122 é uma camada de material InP ou GaAs.
[0035] A superfície inferior do material 122 pode ter a mesma (100) orientação de cristal que aquela do material 102 (por exemplo, na superfície 103). Em alguns casos, a superfície inferior do material 122 pode ter o mesmo tamanho de retícula de cristal que aquele do material 102 (por exemplo, na superfície 103). O material 122 pode ser um material relaxado (por exemplo, ter uma retícula não tensa) em relação a sua interface com a superfície 103. Em alguns casos, o material 122 é uma camada relaxada (parcial ou completamente) em relação ao substrato (por exemplo, superfície 103).
[0036] A Figura 3 mostra uma segunda camada de material 132 que se fez crescer de modo epitaxial a partir de uma superfície superior do material 122. Pode-se fazer com que o material 132 cresça de modo epitaxial a partir da superfície superior de cristal no material 122. O material 132 pode ser formado por crescimento epitaxial (por exemplo, heteroepitaxia) com o uso de deposição química de vapor (CVD), Deposição Química de Vapor de Organometálicos (MOCVD) ou epitaxia em fase de vapor de organometálicos (MOVPE), e pode apenas crescer a partir de uma superfície superior "semente" 122 abaixo do topo da trincheira, mas não pode crescer a partir de paredes laterais ou superfícies superiores STI. Em alguns casos, o crescimento de material 132 é feito seletivamente a partir da superfície superior do material 122 (por exemplo, a partir do material 122) por escolha ou uso de uma faixa de temperatura de crescimento predeterminada, faixa de pressão de fluxo de gás, etc., conforme conhecido para o material 132 crescer a partir do material 122, mas não crescer a partir ou iniciar-se no material da parede lateral STI ou superfícies superiores.
[0037] O material 132 pode ser uma segunda camada de material cristalino que tem uma altura H3 definida pela distância vertical entre a superfície superior 103 e uma superfície superior do material 132. A altura H3 pode ser menor que H1. O material 132 pode ter uma superfície inferior que tem um (100) material orientado de cristal que se fez crescer a partir do material 122 e superfícies laterais que têm um (110) material orientado de cristal ao longo ou adjacente às paredes laterais 112, 113, 114 e 115. Em algumas modalidades, podem existir defeitos cristalinos no material 132 próximo ou ao longo das paredes laterais do STI que forma as trincheiras. O material 132 pode ter uma superfície superior que tem uma (100) orientação de cristal (Índice de Miller). A superfície superior do material 132 pode ser polida ou corroída para formar uma superfície plana que tem um (100) índice de cristal.
[0038] O material 132 pode ter a largura W1 entre as paredes laterais 113 e 115 na trincheira 105; e entre as paredes laterais 112 e 114 na trincheira 106. O material 132 pode ter um comprimento L1.
[0039] A altura H3 pode ser uma altura entre 50 e 400 nanômetros (nm). Em alguns casos, H3 é aproximadamente 200 ou 300 nm. De acordo com algumas modalidades, a diferença na altura entre o topo do material 122 e o topo do material 132 pode ser de 200 nanômetros (nm). Em alguns casos, o material 142 é uma camada de material InAlAs, GaAsSb ou InP.
[0040] A superfície inferior do material 132 pode ter a mesma (100) orientação de cristal que aquela do material 122 (por exemplo, em sua superfície superior 103). Em alguns casos, a superfície inferior do material 132 pode ter o mesmo tamanho de retícula de cristal que aquele do material 122 (por exemplo, em sua superfície superior 103). O material 132 pode ser um material relaxado (por exemplo, ter uma retícula não tensa) em relação a sua interface com o material 122 (por exemplo, em sua superfície superior). Em alguns casos, o material 132 é uma camada relaxada (predominante ou completamente) em relação ao material 122 (por exemplo, uma superfície superior do material 122).
[0041] A Figura 3 mostra uma terceira camada de material 142 que se fez crescer de modo epitaxial a partir de uma superfície superior do material 132. O material 142 pode ser uma camada de "dispositivo", tal como uma camada sobre ou em que dispositivos de conjunto de circuitos são formados, conforme conhecido na técnica. Tais dispositivos podem incluir os dispositivos descritos no presente documento.
[0042] Pode-se fazer com que o material 142 cresça de modo epitaxial a partir da superfície superior de cristal no material 132. O material 142 pode ser formado por crescimento epitaxial (por exemplo, heteroepitaxia) com o uso de deposição química de vapor (CVD), Deposição Química de Vapor de Organometálicos (MOCVD) ou epitaxia em fase de vapor de organometálicos (MOVPE), e pode apenas crescer a partir de uma superfície superior "semente" 132 abaixo do topo da trincheira, mas não pode crescer a partir de paredes laterais ou superfícies superiores STI. Em alguns casos, o crescimento de material 142 é feito seletivamente a partir da superfície superior do material 132 por escolha ou uso de uma faixa de temperatura de crescimento predeterminada, faixa de pressão de fluxo de gás, etc., conforme conhecido para o material 142 crescer a partir do material 132, mas não crescer a partir de ou iniciar-se no material da parede lateral STI ou superfícies superiores.
[0043] O material 142 pode ser uma terceira camada de material cristalino que tem uma altura H4 definida pela distância vertical entre a superfície superior 103 e uma superfície superior do material 142. Em alguns casos, a altura H4 pode ser maior que H1. Em alguns casos, o material 142 tem uma altura H4 que se estende acima ou sobre as superfícies superiores 116, 117 e 118.
[0044] O material 142 pode ter uma superfície inferior que tem um (100) material orientado de cristal que se fez crescer a partir do material 132 e superfícies laterais que têm um (110) material orientado de cristal ao longo de uma direção paralela às paredes laterais 112, 113, 114 e 115. Em algumas modalidades, os defeitos cristalinos podem ser aqueles que existiram no material 122 ou 132 próximo ou ao longo das paredes laterais do STI que não se entendem para o material 142 (por exemplo, não se estendem na altura H4 acima da altura H3).
[0045] O material 142 pode ter uma superfície superior que tem uma (100) orientação de cristal (Índice de Miller). O material 142 pode ter uma largura horizontal que se estende através ou sobre as trincheiras e as superfícies superiores 116, 117 e 118 das regiões de STI 107, 108 e 110. O material 142 pode ter um comprimento L1. Em alguns casos, o material 142 é uma camada única de material InGaAs ou InAs. Em alguns casos, o material 142 é uma pilha múltipla de material InGaAs/InP/InGaAs. Em alguns casos, quando o material 142 é uma pilha múltipla, a altura H4 pode ser uma altura entre 50 e 300 nanômetros (nm). Em alguns casos, quando o material 142 é uma camada única, a altura H4 pode ser uma altura entre 20 e 300 nanômetros (nm). Em alguns casos, H4 é aproximadamente 50 nm. De acordo com algumas modalidades, a diferença na altura entre o topo do material 132 e o topo do material 142 pode ser de 50, 100 ou 200 nanômetros (nm).
[0046] Em alguns casos, o material 122 é uma camada inferior de material InP ou GaAs, o material 132 é uma camada intermediária de material InAlAs e o material 142 é uma camada superior de material InGaAs ou é uma pilha de material de 5 a 50 nm de InGaAs/ 2 nm de InP/20 nm de InGaAs altamente dopado (com composição de índio de 53% a 100% em InGaAs).
[0047] A superfície inferior do material 142 pode ter a mesma (100) orientação de cristal que aquela do material 132 (por exemplo, em sua superfície superior 103). Em alguns casos, a superfície inferior do material 142 pode ter o mesmo tamanho de retícula de cristal que aquele do material 132 (por exemplo, em sua superfície superior 103). O material 142 pode ser um material relaxado (por exemplo, ter uma retícula não tensa) em relação a sua interface com o material 132 (por exemplo, em sua superfície superior). Em alguns casos, o material 142 tem uma mesma constante de retícula que o fundo do material 122 ou que da superfície 103. Em alguns casos, o material 142 é compatível com retícula em relação ao material 132 (por exemplo, uma superfície superior do material 132). Em alguns casos, o material 142 é completamente tenso em relação ao material 132 (por exemplo, uma superfície superior do material 132). A tensão pode ser tensão de tração ou compressão apropriada para aumentar a mobilidade dos portadores.
[0048] A Figura 4 mostra o substrato semicondutor da Figura 1 após polir e moldar o material epitaxial 142 formado acima da trincheira e acima das regiões de STI para formar as primeira e segunda regiões epitaxiais 145 e 146. As regiões 145 e 146 podem ser regiões que se fez crescer de modo epitaxial de um primeiro material epitaxial (por exemplo, para tornar-se um material do tipo P ou N) na superfície de substrato e nas paredes laterais das trincheiras 105 e 106 formadas entre as regiões de STI. A região 145 e 146 pode ser descrita como tendo-se feito crescer de modo epitaxial a partir de um primeiro material epitaxial que se fez crescer a partir da superfície de substrato 103 no fundo das trincheiras 105 e 106 formadas entre as paredes laterais internas das regiões de STI 107, 108 e 110. As regiões 145 e 146 podem ser descritas como regiões epitaxiais que se fez crescer de modo simultaneamente epitaxial de um primeiro tipo de material epitaxial (por exemplo, tipo p ou n) na superfície de substrato 103 em um fundo das trincheiras 105 e 106 formadas ao lado (por exemplo, à esquerda ou à direita) da região de isolamento de trincheira rasa (STI) 108.
[0049] A Figura 4 mostra o material 142 polido ou aplanado até a altura H1 acima da superfície 103. A superfície superior do material 142 pode ser polida para formar uma superfície plana que tem um índice de cristal (100) acima ou em uma altura H1 das superfícies superiores 155 e 156 do material 142. As superfícies superiores 155 e 156 podem ter a mesma altura que e ser planas em relação às superfícies superiores 116, 117 ou 118. Em alguns casos, após ou como resultado do polimento, os materiais 122, 132 e 142 nas trincheiras 105 e 106 podem ser descritos como as regiões epitaxiais 145 e 146, respectivamente.
[0050] O polimento ou o aplanamento do material epitaxial 142 pode ser realizado por polimento químico, físico ou mecânico, conforme conhecido na técnica, para formar as superfícies planas superiores 155 e 156 do material 142. As regiões epitaxiais 145 e 146 podem ter W1 e L1, e H1. Em alguns casos, os materiais 122, 132 e 142 podem ser descritos como uma "região epitaxial" ou uma "pilha" de camadas ou materiais epitaxiais (por exemplo, após polimento até a altura H5). Em algumas modalidades, os materiais 122, 132 e 142 em cada trincheira podem ser descritos como uma "região epitaxial" única (por exemplo, como as regiões únicas 145 e 146); ou uma "pilha" única de camadas ou materiais epitaxiais (por exemplo, após polimento até a altura H5). Em algumas modalidades, os materiais 122 ou 132 são opcionais e não formados na trincheira, tal como nos casos em que o material 142 é formado na camada 132 sem a camada 122, ou o material 142 é formado na camada 122 sem a camada 132. Em algumas modalidades, b é 122, 132 ou 142. Em algumas modalidades, os materiais 122, 132 e/ou 142 em cada trincheira, conforme descrito acima, são referidos como uma região, camada ou material único. Para algumas modalidades, a formação de materiais 122, 132 e 142; ou a formação de regiões 145 e 146 é descrita como fazer crescer de modo "simultaneamente" epitaxial as primeira e segunda regiões epitaxiais. Por exemplo, "simultaneamente" pode descrever realizar, ao mesmo tempo, os mesmos processos para formar, polir, moldar e corroer para formar, polir, moldar e corroer os mesmos materiais de regiões diferentes (por exemplo, STI e/ou regiões epitaxiais). Nesse caso, fazer crescer de modo simultaneamente epitaxial as primeira e segunda regiões epitaxiais pode descrever a realização, ao mesmo tempo, dos mesmos processos para formar materiais 122 nas trincheiras 105 e 106; então132, nas trincheiras 105 e 106; e então 142, nas trincheiras 105 e 106 (por exemplo, nas regiões 145 e 146).
[0051] A Figura 4 também mostra padrões ou máscaras 160 e 162 formados nas superfícies superiores 155 e 156 das regiões epitaxiais 145 e 146. Em alguns casos, as máscaras 160 e 162 têm a largura W1 e a altura H5 acima das superfícies 155 e 156. As máscaras 160 e 162 podem ter uma largura L1. Em alguns casos, as máscaras 160 e 162 são formadas por ou de resina fotorresistente apenas ou uma combinação de resina fotorresistente/óxido; ou uma combinação de resina fotorresistente/nitreto.
[0052] As máscaras 160 e 162 podem ter paredes laterais internas 166 e 168 acima ou adjacentes às paredes laterais 115 e 112. Em alguns casos, as paredes laterais internas 166 e 168 podem ser superfícies planas paralelas ou alinhadas (por exemplo, diretamente acima) às paredes laterais planas 112 e 114. As máscaras 160 e 162 também podem ter paredes laterais internas 170 e 172 acima das superfícies 113 e 114. As paredes laterais 170 e 172 podem ser superfícies plantas paralelas a e acima das paredes laterais planas 113 e 114, tal como descrito para as paredes laterais 160 e 162 em relação às paredes laterais 112 e 115.
[0053] De acordo com algumas modalidades, W1 pode estar entre 10 e 15 nanômetros (nm); H1 pode ser 350 nanômetros (nm); H2 pode ser 70 nanômetros (nm); a diferença na altura entre o topo do material 122 e o topo do material 132 pode ser 200 nanômetros (nm); e a diferença na altura entre o topo do material 132 e o topo do material 142 ou das regiões epitaxiais 145 e 146 pode ser 50 nanômetros (nm). Além disso, L1 pode ser igual a W1.
[0054] As descrições abaixo em relação às Figuras 5 a 9 e à região 108 podem ser também aplicadas às regiões 107 e 110. Em alguns casos, essas descrições em relação à região 108 podem ser simultaneamente aplicadas às regiões 107 e 110, tal como durante o processamento que afeta simultaneamente, é aplicado ou processa as regiões 107, 108 e 110.
[0055] Nesse caso, fazer crescer de modo simultaneamente epitaxial a terceira região epitaxial pode descrever a realização, ao mesmo tempo, dos mesmos processos para formar materiais 222 na trincheira 206 e trincheiras similares formadas por corrosão das regiões 108 e 110; então 232, na trincheira 206 e trincheiras similares formadas por corrosão das regiões 108 e 110; e então 242, na trincheira 206 e trincheiras similares formadas por corrosão das regiões 108 e 110.
[0056] A Figura 5 mostra o substrato semicondutor da Figura 1 após corroer as regiões de STI para formar as terceiras trincheiras entre as primeira e segunda regiões epitaxiais mascaradas; e formar uma camada conformal de material espaçador sobre as máscaras e as paredes e o fundo da terceira trincheira. A Figura 5 mostra a região de STI 108 corroída para expor a superfície superior do substrato 103 para formar a trincheira 206 entre as regiões epitaxiais 145 e 146. Em alguns casos, a região de STI 108 é corroída seletivamente em relação às máscaras 160 e 162 para formar a trincheira 206. A trincheira 206 pode ser definida por exposição da superfície superior 103, da parede lateral 215 da região epitaxial 145 e da parede lateral 212 da região epitaxial 146. A trincheira 206 pode ter a largura W1, a altura H1 e o comprimento L1. Em alguns casos, a largura W1, a altura H1 e o comprimento L1 da trincheira 206 são iguais àqueles das regiões 145 e 146. Em alguns casos, a altura H1 e o comprimento L1 da trincheira 206 são iguais àqueles das regiões 145 e 146, mas a largura não é igual àquela das regiões 145 e 146.
[0057] Em alguns casos, a trincheira 206 pode ser definida por exposição da superfície superior 103; das paredes laterais 215 e 212 das regiões epitaxiais e as paredes laterais 166 e 168 das máscaras. Nesse caso, a altura da trincheira 206 é H1 mais H5.
[0058] A região 108 pode ser corroída por corrosão úmida ou seca para remover o material 104 que não está protegido por ou embaixo das máscaras 160 e 162. A corrosão da região 108 pode incluir as descrições acima para corroer o material 104 para formar as regiões de STI 107, 108 e 110. Em alguns casos, a região 108 pode ser corroída com o uso de uma corrosão seca (por exemplo, de HF) ou uma corrosão seca para remover todo o material da região 108.
[0059] A trincheira 206 tem as paredes laterais 215 e 212 abaixo ou adjacentes às paredes laterais internas de máscara 166 e 168. Em alguns casos, as paredes laterais internas 215 e 212 podem ser superfícies planas paralelas ou alinhadas (por exemplo, diretamente abaixo) às paredes laterais planas 166 e 168. Em alguns casos, as paredes laterais internas 166 e 168 podem ser superfícies planas paralelas ou ligeiramente mais largas que as paredes laterais planas 115 e 112 (por exemplo, mais largas que W1 em 2 a 5 nm), tal como devido à corrosão da região 108 que também remove uma largura das paredes laterais 166 e 168.
[0060] Na Figura 5, uma camada conformal de material espaçador 220 é formada em ou sobre as máscaras sobre as regiões 145 e 146, as paredes laterais de trincheira 206 e a superfície inferior da trincheira 206. A camada conformal de material espaçador 220 é formada nas (por exemplo, tocando) máscaras 160 e 162; paredes laterais 212 e 215; e superfície 103 da trincheira 206. Isso pode incluir formar a camada conformal de material espaçador 220 nas (por exemplo, tocando) superfícies superiores e nas paredes laterais internas 166 e 168 (e paredes laterais externas) das máscaras 160 e 162.
[0061] O material 220 pode ser formado a uma espessura conformal (por exemplo, uma "altura" nas superfícies superiores e "largura" nas paredes laterais) dentro da largura, da altura e do comprimento da trincheira 206. A espessura conformal pode estar entre 2 e 20 nanômetros (nm). Em alguns casos, a espessura conformal é aproximadamente 5 ou 10 nm.
[0062] O material 220 pode ser formado de um óxido ou um nitreto ou combinação dos mesmos. O material 220 pode ser formado de nitreto de silício, óxido de silício ou um material dielétrico. O material 220 pode ser formado por deposição de camada atômica (ALD) ou deposição química de vapor (CVD).
[0063] A Figura 6 mostra o substrato semicondutor da Figura 1 após corroer a camada conformal de material espaçador do fundo da terceira trincheira e, então, fazer crescer de modo epitaxial uma região de um segundo material epitaxial na terceira trincheira. A Figura 6 mostra a corrosão da camada conformal de material espaçador 220 para remover a camada conformal da superfície de substrato em um fundo da terceira trincheira, e em uma superfície superior das máscaras formadas sobre as primeira e segunda regiões epitaxiais, mas não das paredes laterais da terceira trincheira. A Figura 6 mostra a camada conformal de material espaçador 220 corroída para expor a superfície superior do substrato 103 e as superfícies superiores das máscaras 160 e 162. Em alguns casos, durante tal corrosão do material 220, uma porção do material 220 não é corroída, mas permanece nas paredes laterais da trincheira 206. Em alguns casos, durante tal corrosão do material 220, uma porção do material 220 não é corroída, mas permanece nas paredes laterais 166, 166, 168, 212 e 215, conforme mostrado.
[0064] O material 220 pode ser corroído por um processo de corrosão seca que remove a espessura vertical da camada mais rapidamente que a espessura horizontal. Em alguns casos, a corrosão pode ser uma corrosão anisotrópica. Em alguns casos, a corrosão pode usar cloro ou outra substância química seca ácida. Em alguns casos, o material 220 é corroído seletivamente em relação ao material 102 e às máscaras 160 e 162. Em alguns casos, o material 220 pode ser corroído com o uso de uma corrosão seca (por exemplo, de HF) ou uma corrosão seca para remover todas as porções horizontais do material 220.
[0065] Após a corrosão, o material corroído 220 (por exemplo, trincheira 206) tem paredes laterais internas 216 e 218 que se estendem a partir da superfície 103 pelo menos até a altura H1. A parede lateral interna 216 pode ser uma superfície plana paralela a e que tem um mesmo comprimento (por exemplo, L1) e altura (por exemplo, H1 mais H5) que as paredes laterais 166 e 215. A parede lateral interna 218 pode ser uma superfície plana paralela a e que tem um mesmo comprimento e altura que as paredes laterais 168 e 212. Após a corrosão, as paredes laterais internas 216 e 218 podem ter uma espessura (por exemplo, na direção horizontal) entre 2 e 15 nanômetros (nm). Em alguns casos, a espessura conformal é aproximadamente 5 ou 10 nm.
[0066] Em alguns casos, as paredes laterais internas 216 e 217 formam uma largura W2 na trincheira 206 que é menor que W1 pela espessura das paredes laterais citadas acima. Em outros casos, as paredes laterais internas 216 e 217 formam uma largura W2 na trincheira 206 que é igual a W1 para as modalidades descritas no presente documento.
[0067] A Figura 6 também mostra o crescimento epitaxial de uma região de um segundo material epitaxial (por exemplo, para tornar-se um material do tipo P ou N) na superfície de substrato e nas paredes laterais da terceira trincheira formada entre as primeira e segunda regiões epitaxiais. Pode-se fazer com que a região 245 cresça de modo epitaxial de um segundo material epitaxial que se fez crescer a partir da superfície de substrato 103 no fundo da trincheira 206 formada entre as paredes laterais internas 216 e 217 das regiões epitaxiais 145 e 146. Em alguns casos, a região 245 pode ser formada como ou posteriormente dopada para ser um material do tipo P ou N diferente das regiões 145 e 146 (por exemplo, são formadas como ou posteriormente dopadas para ser). Em alguns casos, a região 245 pode ser um material do tipo N, enquanto as regiões 145 e 146 são um material do tipo P. O mesmo pode incluir quaisquer camadas ou materiais dentro das regiões 245, 145 e 146, tais como os materiais 222, 232 e 242 descritos abaixo. A região 245 pode ter a largura W2, o comprimento L1 e a altura H6, que é maior que a altura H1, mas menor que a altura H1 mais H5.
[0068] A Figura 6 mostra as trincheiras 206, no entanto, contempla-se que a trincheira 206 pode representar qualquer número de trincheiras formadas entre as primeira e segunda regiões epitaxiais no substrato 101. A Figura 6 mostra uma primeira camada de material 222 que se fez crescer de modo epitaxial a partir da superfície 103 na trincheira 206. Pode-se fazer com que o material 222 cresça de modo epitaxial a partir da superfície de cristal da superfície de substrato 103. O material 222 pode ser formado por crescimento epitaxial (por exemplo, heteroepitaxia) com o uso de deposição de camada atômica (ALD) ou deposição química de vapor (CVD), Deposição Química de Vapor de Organometálicos (MOCVD) ouepitaxia em fase de vapor de organometálicos (MOVPE), e pode apenas crescer a partir de uma superfície "semente" 103 abaixo do topo da trincheira, mas não pode crescer a partir das paredes laterais de material espaçador 216 e 217 ou a partir das superfícies superiores de máscara das máscaras 160 e 162. A escolha de deposição de crescimento como temperatura de crescimento, pressão de fluxo de gás, etc. pode definir a seletividade do crescimento epitaxial. Em alguns casos, o crescimento de material 222 é feito seletivamente a partir da superfície 103 por escolha ou uso de uma faixa de temperatura de crescimento predeterminada, faixa de pressão de fluxo de gás, etc., conforme conhecido para o material 222 crescer a partir do material de superfície 103, mas não crescer a partir de ou iniciar-se no material das paredes laterais de material espaçador 216 e 217 ou das superfícies superiores de máscara das máscaras 160 e 162.
[0069] O material 222 pode se ruma primeira camada de material cristalino que tem a altura H2 a partir da superfície 103 que é menos que H1. O material 222 pode ter uma superfície inferior que tem um (100) material orientado de cristal que se fez crescer a partir da superfície 103 e superfícies laterais que têm um (110) material orientado de cristal ao longo ou adjacente às paredes laterais 216 e 217. Em algumas modalidades, podem existir defeitos cristalinos no material 222 próximo ou ao longo das paredes laterais 216 e 217.
[0070] O material 222 pode ter uma superfície superior 255 que tem uma (100) orientação de cristal (Índice de Miller). A superfície superior do material 222 pode ser polida ou corroída para formar uma superfície plana que tem um (100) índice de cristal. O material 222 pode ter uma largura W2 entre as paredes laterais 216 e 217 na trincheira 206. O material 222 pode ter um comprimento L1.
[0071] O material 222 pode ter uma altura H2 definida pela distância vertical entre a superfície superior 103 e uma superfície superior do material 222. Em alguns casos, o material 222 é uma camada de material Si70Ge30 (por exemplo, 70 por cento de Si e 30 por cento de Ge).
[0072] A superfície inferior do material 222 pode ter a mesma (100) orientação de cristal que aquela do material 102 (por exemplo, na superfície 103). Em alguns casos, a superfície inferior do material 222 pode ter o mesmo tamanho de retícula de cristal que aquele do material 102 (por exemplo, na superfície 103). O material 222 pode ser um material relaxado (por exemplo, ter uma retícula não tensa) em relação a sua interface com a superfície 103. Em alguns casos, o material 222 é uma camada relaxada (parcial ou completamente) em relação ao substrato (por exemplo, superfície 103).
[0073] A Figura 6 mostra uma segunda camada de material 232 que se fez crescer de modo epitaxial a partir de uma superfície superior do material 222. Pode-se fazer com que o material 232 cresça de modo epitaxial a partir da superfície superior de cristal no material 222. O material 232 pode ser formado por crescimento epitaxial (por exemplo, heteroepitaxia) com o uso de deposição química de vapor (CVD), Deposição Química de Vapor de Organometálicos (MOCVD) ou epitaxia em fase de vapor de organometálicos (MOVPE), e pode apenas crescer a partir de uma superfície superior "semente" 222 abaixo do topo da trincheira, mas não pode crescer a partir de paredes laterais 216 ou 217 ou das superfícies superiores das máscaras 160 e 162. Em alguns casos, o crescimento de material 232 é feito seletivamente a partir da superfície superior do material 222 (por exemplo, a partir do material 222) por escolha ou uso de uma faixa de temperatura de crescimento predeterminada, faixa de pressão de fluxo de gás, etc., conforme conhecido para o material 232 crescer a partir do material 222, mas não crescer a partir de ou iniciar-se no material das paredes laterais 216 ou 217 ou das superfícies superiores das máscaras 160 e 162.
[0074] O material 232 pode ser uma segunda camada de material cristalino que tem uma altura H3 definida pela distância vertical entre a superfície superior 103 e uma superfície superior do material 232. O material 232 pode ter uma superfície inferior que tem um (100) material orientado de cristal que se fez crescer a partir do material 222 e superfícies laterais que têm um (110) material orientado de cristal ao longo ou adjacente às paredes laterais 216 e 217. Em algumas modalidades, podem existir defeitos cristalinos no material 232 próximo ou ao longo dessas paredes laterais. O material 232 pode ter uma superfície superior que tem uma (100) orientação de cristal (Índice de Miller). A superfície superior do material 232 pode ser polida ou corroída para formar uma superfície plana que tem um (100) índice de cristal.
[0075] O material 232 pode ter uma largura W1 entre as paredes laterais 216 e 217. O material 232 pode ter um comprimento L1. De acordo com algumas modalidades, a diferença na altura entre o topo do material 222 e o topo do material 232 pode ser de 200 nanômetros (nm).
[0076] A superfície inferior do material 232 pode ter a mesma (100) orientação de cristal que aquela do material 222 (por exemplo, em sua superfície superior 103). Em alguns casos, a superfície inferior do material 232 pode ter o mesmo tamanho de retícula de cristal que aquele do material 222 (por exemplo, em sua superfície superior 103). O material 232 pode ser um material relaxado (por exemplo, ter uma retícula não tensa) em relação a sua interface com o material 222 (por exemplo, em sua superfície superior). Em alguns casos, o material 232 é uma camada relaxada (predominante ou completamente) em relação ao material 222 (por exemplo, uma superfície superior do material 222).
[0077] A Figura 6 mostra uma terceira camada de material 242 que se fez crescer de modo epitaxial a partir de uma superfície superior do material 232. O material 242 pode ser uma camada de "dispositivo", tal como uma camada sobre ou em que dispositivos de conjunto de circuitos são formados, conforme conhecido na técnica. Tais dispositivos podem incluir os dispositivos descritos no presente documento.
[0078] Pode-se fazer com que o material 242 cresça de modo epitaxial a partir da superfície superior de cristal no material 232. O material 242 pode ser formado por crescimento epitaxial (por exemplo, heteroepitaxia) com o uso de deposição química de vapor (CVD), Deposição Química de Vapor de Organometálicos (MOCVD) ou epitaxia em fase de vapor de organometálicos (MOVPE), e pode apenas crescer a partir de uma superfície superior "semente" 232 abaixo do topo da trincheira, mas não pode crescer a partir de paredes laterais 216 ou 217 ou das superfícies superiores das máscaras 160 e 162. Em alguns casos, o crescimento de material 242 é feito seletivamente a partir da superfície superior do material 232 por escolha ou uso de uma faixa de temperatura de crescimento predeterminada, faixa de pressão de fluxo de gás, etc., conforme conhecido para o material 242 crescer a partir do material 232, mas não crescer a partir de ou iniciar-se no material das paredes laterais 216 ou 217 ou das superfícies superiores das máscaras 160 e 162.
[0079] O material 242 pode ser uma terceira camada de material cristalino que tem uma altura H6 definida pela distância vertical entre a superfície superior 103 e uma superfície superior do material 242. Em alguns casos, a altura H6 pode ser maior que H1. Em alguns casos, o material 242 tem uma altura H6 que se estende acima ou sobre as superfícies superiores 155 e 156.
[0080] O material 242 pode ter uma superfície inferior que tem um (100) material orientado de cristal que se fez crescer a partir do material 232 e superfícies laterais que têm um (110) material orientado de cristal ao longo de uma direção paralela às paredes laterais 216 e 217. Em algumas modalidades, os defeitos cristalinos podem ser aqueles que existiram no material 222 ou 232 próximo ou ao longo das paredes laterais 216 e 217 que não se entendem para o material 242 (por exemplo, não se estendem na altura H6 acima da altura H3).
[0081] O material 242 pode ter uma superfície superior 255 que tem uma (100) orientação de cristal (Índice de Miller). O material 242 pode ter uma largura horizontal W2. O material 242 pode ter um comprimento L1. Em alguns casos, o material 242 é uma camada única de material Ge. Em alguns casos, o material 242 é uma pilha múltipla de material Si70Ge30/Si30Ge70/Ge. Em alguns casos, quando o material 242 é uma pilha múltipla, a altura H6 pode ser uma altura entre 50 e 300 nanômetros (nm). Em alguns casos, quando o material 242 é uma camada única, a altura H6 pode ser uma altura entre 20 e 300 nanômetros (nm). Em alguns casos, H6 é aproximadamente 50 nm. De acordo com algumas modalidades, a diferença na altura entre o topo do material 232 e o topo do material 242 pode ser de 50 nanômetros (nm). Em algumas modalidades, o material 222 pode ser ou pode incluir material Si70Ge30 (por exemplo, 70 por cento de Si e 30 por cento de Ge); o material 232 pode ser ou pode incluir material Si30Ge70; e o material 142 pode ser ou pode incluir material Ge.
[0082] A superfície inferior do material 242 pode ter a mesma (100) orientação de cristal que aquela do material 232 (por exemplo, em sua superfície superior 103). Em alguns casos, a superfície inferior do material 242 pode ter o mesmo tamanho de retícula de cristal que aquele do material 232 (por exemplo, em sua superfície superior 103). O material 242 pode ser um material relaxado (por exemplo, ter uma retícula não tensa) em relação a sua interface com o material 232 (por exemplo, em sua superfície superior). Em alguns casos, o material 242 tem uma mesma constante de retícula que o fundo do material 222 ou que da superfície 103. Em alguns casos, o material 242 é compatível com retícula em relação ao material 232. Em alguns casos, o material 242 é completamente tenso em relação ao material 232 (por exemplo, uma superfície superior do material 232). A tensão pode ser tensão de tração ou compressão apropriada para aumentar a mobilidade dos portadores.
[0083] Após a Figura 6 (por exemplo, após a formação da região 245), as aletas de dispositivo eletrônico podem ser formadas a partir de material 142 e 242 de regiões epitaxiais 145, 245 e 146 (e outras regiões similares formadas por processos da Figura 1 a 6) por remoção das máscaras de corrosão anteriores; e polimento e moldagem das regiões epitaxiais para formar as aletas de dispositivo. Tal processo pode incluir (1) retirada do STI primeiro e, separadamente, seguida por uma corrosão de porções das regiões epitaxiais para formar as aletas ou (2) remover por corrosão seca porções das regiões epitaxiais apenas, então retirar o STI para formar as aletas ou (3) uso de uma corrosão seca não seletiva para remover ambas as porções das regiões epitaxiais e STI, simultaneamente, para formar as aletas. Então, remover a resistência usada para mascarar porções das regiões epitaxiais para formar as aletas.
[0084] De acordo com as modalidades, após formar a região 245, as máscaras 160 e 162 são completamente removidas por corrosão ou polimento. Tal corrosão pode incluir técnicas de corrosão conforme descritas para remover o material STI 104. Tal polimento pode incluir técnicas de polimento conforme descritas para polir o material epitaxial 142.
[0085] Em alguns casos, após formar a região 245, a superfície superior 255 da região 245 é polida. Esse polimento pode ser o mesmo ou um polimento subsequente em comparação ao polimento acima para remover as máscaras 160 e 162. Tal polimento pode incluir corroer o material espaçador 220 da altura H6 até a altura da região 345 (por exemplo, até a altura H1). Em alguns casos, o polimento da região 245 também pole o material espaçador 220 e o material 142 das regiões 145 e 146. Em muitos desses casos, o polimento da região 245 pole o material 242 da região 245 e o material 142 e as regiões 145 e 146 (se necessário) pelo menos até a altura H1 ou menos (por exemplo, ou menor). Esse polimento expõe uma superfície superior do material 242 da região 245 e o material 142 das regiões 145 e 146. Tal polimento pode incluir técnicas de polimento conforme descritas para polir o material epitaxial 142. Em alguns casos, polir a superfície superior 255 da região 245 pelo menos até a altura H1 ou menos (por exemplo, ou menor) forma a região epitaxial 345 que tem superfície superior 355 (por exemplo, a região 245, mas que tem altura H1 em vez de H6). Em alguns casos, o polimento da região 245 também pole o material espaçador 220. Tal polimento pode incluir polir o material espaçador 220 da altura H6 até a altura da região 345 (por exemplo, até a altura H1).
[0086] Após o polimento, uma superfície superior do material 242 da região 245 e o material 142 das regiões 145 e 146 são moldados para formar um par de aletas de dispositivo em cada região. De acordo com algumas modalidades, após o polimento, duas porções de uma superfície superior de (1) material 242 da região 245, (2) material 142 da região 145 e (3) material 142 da região 146 são moldadas com as máscaras. Após a moldagem, uma espessura de material epitaxial 242 e 142, que não está sob ou protegida pelas máscaras, é corroída até a altura H7 para formar duas aletas de dispositivo eletrônico em cada uma das regiões 145, 146 e 245. A altura H7 pode ser igual ou menor que a altura H3. Em alguns casos, após a moldagem, as porções não mascaradas de superfície superior do material 142 das regiões 145 e 146 são corroídas para remover uma espessura de material epitaxial 12 (e, opcionalmente, alguma altura de material 132) para formar duas aletas de dispositivo eletrônico de material 142 em cada uma das regiões 145, 146; e as porções não mascaradas de superfície superior do material 242 da região 245 são corroídas para remover uma espessura de material epitaxial 242 (e, opcionalmente, alguma altura do material 232) para formar duas aletas de dispositivo eletrônico de material 242 na região 245. Em alguns casos, após a moldagem, as porções não mascaradas de superfície superior de material 142 (e, opcionalmente, alguma altura de material 132); e s porções não mascaradas de superfície superior de material 242 da região 245 (e, opcionalmente, alguma altura de material 232) são corroídas até a altura H7, que inclui material epitaxial 122 e 132; e 222 e 232. As aletas de dispositivo eletrônico podem incluir material 142 (e, opcionalmente, alguma altura de material 132) em cada uma das regiões 145, 146; e o material 242 (e, opcionalmente, alguma altura de material 232) na região 245.
[0087] Uma espessura de porções não mascaradas de materiais epitaxiais 242 e 142 pode ser corroída por um processo de corrosão seca que remove a espessura vertical do material. Em alguns casos, a corrosão pode ser uma corrosão anisotrópica. Em alguns casos, a corrosão pode ser uma corrosão subtrativa, tal como para remover por corrosão os materiais 242 e 142, com exceção de outros materiais, tal como o material 220 e as máscaras. Em alguns casos, a corrosão pode usar cloro ou outra substância química seca ácida. Em alguns casos, os materiais 242 e 142 são seletivamente corroídos em relação às máscaras 160 e 162. Em alguns casos, os materiais 242 e 142 podem ser corroídos com o uso de uma corrosão seca (por exemplo, de HF) ou uma corrosão seca para remover todas as porções horizontais não mascaradas dos materiais 242 e 142 acima dos materiais 232 e 132.
[0088] Em alguns casos, primeiro, moldagem e corrosão são realizadas para formar aletas a partir de porções de superfícies superiores de material epitaxial 142 em cada uma das regiões 145 e 146; então, moldagem e corrosão são realizadas para formar aletas a partir de porções de superfícies superiores de material 242 da região 245 (por exemplo, consulte as Figuras 7 a 9). Em outro caso, primeiro, moldagem e corrosão são realizadas para formar aletas a partir de porções de superfícies superiores de material epitaxial 242 na região 245; então, moldagem e corrosão são realizadas para formar aletas a partir de porções de superfícies superiores de material 142 das regiões 145 e 146.
[0089] A Figura 7 mostra o substrato semicondutor da Figura 1 após remover máscaras de corrosão anteriores, polir e moldar as primeira e segunda regiões epitaxiais para formar aletas de dispositivo. Em alguns casos, conforme mostrado na Figura 7, todo o material de superfície superior 242 da região 245; e duas porções de material 142 das regiões 145 e 146 são moldadas. Então, o material 142 é corroído nas regiões 145 e 146 (por exemplo, onde não protegido pelas máscaras) para remover material 142 (e, opcionalmente, 132) até a altura H7 para formar aletas de dispositivo de material epitaxial 142 nas regiões 145 e 146.
[0090] Tal moldagem pode incluir formar máscaras 360 e 361 no material 142 da região 145 (por exemplo, uma superfície polida de material 142); formar máscaras 362 e 363 no material 142 da região 146 (por exemplo, uma superfície polida de material 142); e formar máscara 364 no material 242 da região 245 (por exemplo, superfície polida 355 do material 242). Após moldagem, as porções da largura W1 das superfícies 155 e 156 de material 134 das regiões 145 e 146, que não são mascaradas pelas máscaras 360 a 363, são corroídas para formar aletas de dispositivo 380, 390 e 382, 392 das regiões 145 e 146, respectivamente, conforme mostrado na Figura 7 (por exemplo, sem corroer porções de superfície superior do material 242 da região 245).
[0091] A Figura 7 mostra as aletas 380, 390 e 382, 392 formadas a partir das regiões epitaxiais 145 e 146, tal como por corrosão úmida ou seca, para remover o material 142 que não está protegido por ou debaixo das máscaras 360 a 363. Em algumas modalidades, as aletas 380, 390 e 382, 392 podem ser descritas como "aletas de dispositivo" ou "aletas de dispositivo eletrônico" em que dispositivos eletrônicos podem ser formados. Tal corrosão pode remover as primeiras larguras do material 142 (por exemplo, entre as máscaras) nas trincheiras 105 e 106 (por exemplo, e adjacentes às paredes laterais de STI internas) até a altura H3 para expor uma superfície superior de material 132. Tal corrosão pode remover a camada 142 até abaixo da altura H3 para expor o material 132 abaixo de uma superfície superior de material 132. Tal corrosão pode também remover o material espaçador 220 até a altura H3 para expor as paredes laterais de material 242; ou até abaixo da altura H3 para expor as paredes laterais de material 242 e material 232 abaixo de uma superfície superior de material 232.
[0092] A Figura 8 mostra o substrato semicondutor da Figura 1 após remover máscaras de corrosão anteriores de aletas das primeira e segunda regiões epitaxiais, preencher as primeira e segunda regiões epitaxiais com STI e polir e moldar as terceiras regiões epitaxiais para formar aletas de dispositivo. Em alguns casos, conforme mostrado na Figura 8, todo o material de superfície superior da região 145 e 146; e duas porções de material 242 da região 245 são moldadas. Então, o material 242 é corroído na região 146 (por exemplo, onde não protegido pelas máscaras) para remover material 242 (e, opcionalmente, 232) até a altura H7 para formar aletas de dispositivo de material epitaxial 242 na região 245.
[0093] Tal moldagem pode incluir formar máscaras 460 e 462 no material 242 da região 245 (por exemplo, uma superfície polida de material 242); e formar máscaras 464 e 465 no material 142 das regiões 145 e 146 (por exemplo, superfícies polidas do material 142). Após a moldagem, as porções de largura W1 da superfície 355 de material 242 da região 245, que não estão mascaradas pelas máscaras 460 e 462, são corroídas para formar as aletas de dispositivo 480 e 490 sobre a região 245, conforme mostrado na Figura 8 (por exemplo, sem corroer as porções de superfícies superiores de material 142 ou 132 das regiões 145 e 146).
[0094] A Figura 8 mostra as aletas 480 e 490 formadas a partir da região epitaxial 244, tal como por corrosão úmida ou seca, para remover o material 242 que não está protegido por ou debaixo das máscaras 460 e 462. Em algumas modalidades, as aletas 480 e 490 podem ser descritas como "aletas de dispositivo" ou "aletas de dispositivo eletrônico" em que dispositivos eletrônicos podem ser formados. Tal corrosão pode remover as primeiras larguras do material 242 (por exemplo, entre as máscaras) na trincheira 345 até a altura H3 para expor uma superfície superior de material 232. Tal corrosão pode remover a camada 242 até abaixo da altura H3 para expor o material 232 abaixo de uma superfície superior de material 232. Em alguns casos, tal corrosão pode também remover material espaçador 220 até a altura H3; ou até abaixo da altura H3.
[0095] Em alguns casos, após remover máscaras de corrosão anteriores da Figura 6, as primeira, segunda e terceira regiões epitaxiais (regiões 145, 146 e 245) podem ser polidas e moldadas simultaneamente para formar simultaneamente duas aletas de dispositivo em cada região. Nesse caso, as máscaras 360 a 363 e 460 e 462 podem ser moldadas ao mesmo tempo ou com o uso do mesmo processo de moldagem, nas três regiões (regiões 145, 146 e 245, conforme mostrado nas Figuras 7 a 8) e uma corrosão não seletiva pode ser usada ao mesmo tempo ou com o uso do mesmo processo para corroer porções horizontais de material 142 e 242 que não estão protegidas pelas máscaras, para formar simultaneamente as aletas 380, 382, 390, 392, 480 e 490.
[0096] Nesse caso, formar simultaneamente as aletas 380, 382, 390, 392, 480 e 490 pode descrever a realização, ao mesmo tempo, dos mesmos processos de moldagem e, então, corrosão das regiões 145, 146 e 245 para formar aletas 380, 382, 390, 392, 480 e 490. Aqui, duas porções de material 142 das regiões 145 e 146 e de material 242 da região 245 podem ser moldadas. Então, uma corrosão úmida ou seca igual ou separada pode ser usada para remover uma largura não mascarada de material 142 e 242 até ou abaixo das superfícies superiores de materiais 132 e 232.
[0097] Em alguns casos, polir e moldar simultaneamente inclui formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre as primeira, segunda e terceira regiões epitaxiais; e, então, simultaneamente, (1) corroer as terceiras porções das primeira e segunda regiões epitaxiais para formar um primeiro e segundo pares de aletas de dispositivo eletrônico do tipo P acima das terceiras porções das primeira e segunda regiões epitaxiais, e (2) corroer as terceiras porções da terceira região epitaxial para formar um terceiro par de aletas de dispositivo eletrônico do tipo N acima das terceiras porções da terceira região epitaxial.
[0098] A Figura 9 mostra o substrato semicondutor da Figura 1 após formar uma camada de material STI sobre as aletas e as regiões epitaxiais, polir a camada de STI e corroer por retirada a camada de STI polida para expor as paredes laterais de dispositivo de aletas de dispositivo eletrônico ou porções de aletas. Primeiro, uma camada de material de isolamento de trincheira rasa (STI) 520 é formada ou se faz com que cresça sobre as aletas 380, 390, 382, 392, 480 e 490; e sobre as porções das regiões 145, 146 e 245 que foram corroídas para formar as aletas. Em alguns casos, as máscaras 360, 361, 362, 363, 460 e 480 podem ser removidas e a camada 520 formada nas superfícies superiores das aletas e do material 132 e 232 adjacente às aletas. A camada 520 pode ser formada até uma altura que é maior que as superfícies superiores das aletas. O material STI 520 pode ser formado similarmente a, ter a mesma orientação de cristal que, ter o mesmo tamanho de retícula de cristal e pode ser um material relaxado similar àquele do material 104. O material STI 520 pode ser uma camada conformal ou de cobertor formada sobre as superfícies.
[0099] O material 520 pode, então, ser polido ou aplanado até uma altura acima ou maior que a altura H1 das superfícies superiores das aletas; e após, subsequentemente, corroída por retirada até a altura H7 para expor as paredes laterais de dispositivo das aletas e formar a camada de STI 522. O polimento ou o aplanamento da camada de STI 520 pode ser realizado por polimento químico, físico ou mecânico, conforme conhecido na técnica, para formar uma superfície plana superior 520 a uma altura maior que a altura H1. Após o polimento, uma corrosão úmida de cobertor pode corroer por retirada subsequentemente a superfície superior do material aplanado 520 até a altura H7 para expor o material de dispositivo 142 e 242. Tal corrosão pode usar HF diluído por alguns segundos para remover pelo menos uma altura de material 520. Tal corrosão pode deixar a altura H7 da camada 522 de material 520 sobre ou acima das superfícies superiores de material 132 e 232 sobre ou acima da altura H3.
[00100] Em alguns casos, tal corrosão pode incluir expor as paredes laterais de material 142 e 242 apesar de não expor as paredes laterais de material 132 ou 232. Em alguns casos, tal corrosão pode corroer o material 520 até uma altura acima ou igual a altura H3 para expor o material de dispositivo 142 e 242 das aletas, mas não expor o material de tampão 132 ou 232.
[00101] A Figura 9 mostra as porções de dispositivo 580, 581, 582, 583, 584 e 585 das aletas 380, 390, 382, 392, 480 e 490, respectivamente. Em alguns casos, as porções de dispositivo podem ser descritas como "aletas de dispositivo" ou "aletas de dispositivo eletrônico" em que dispositivos eletrônicos podem ser formados. As porções de dispositivo podem incluir material de dispositivo 142 ou 242. Em alguns casos, as porções de dispositivo excluem o material de tampão 132 ou o material 232. A Figura 9 mostra (por exemplo, expostas) as paredes laterais de dispositivo 586 e 587 da porção 580, as paredes laterais de dispositivo 588 e 589 da porção 581, as paredes laterais de dispositivo 590 e 591 da porção 582, as paredes laterais de dispositivo 592 e 593 da porção 583, as paredes laterais de dispositivo 594 e 595 da porção 584 e as paredes laterais de dispositivo 596 e 597 da porção 585. Em alguns casos, as porções de dispositivo têm a largura W6 e a altura H8 de material 142 ou 242 e o comprimento L1. As paredes laterais de dispositivo podem ser superfícies planas paralelas às paredes laterais planas 112 e 114.
[00102] As paredes laterais de dispositivo podem incluir uma altura, uma largura e um comprimento suficientes de material 142 ou 242 para fornecer uma cavidade e um canal de um dispositivo eletrônico. As paredes laterais de dispositivo podem incluir uma altura, uma largura e um comprimento suficientes de material 142 ou 242 para ter um dispositivo eletrônico de "aleta" formado em ou sobre as mesmas. Tais dispositivos eletrônicos podem incluir transistores, resistores, capacitores, etc. de circuito integrado (IC) de aleta em ou sobre as paredes laterais. Tais dispositivos podem incluir dispositivos transistores de semicondutor de óxido metálico (MOS) de aleta, tais como aqueles usados em um semicondutor de óxido metálico complementar (CMOS) baseado em movimento de elétrons em canais de dispositivo MOS do tipo N (n-MOS) e movimento de buracos com carga positiva em canais de dispositivo MOS do tipo P (p-MOS).
[00103] Em algumas modalidades, o material 122 pode ser ou pode incluir um material InP ou GaAs do tipo N. O material 132 pode ser ou pode incluir um material InAlAs do tipo N. O material 142 pode ser ou pode incluir um material InGaAs ou InAs do tipo N. Esses materiais podem fornecer uma aleta de dispositivo mais livre de defeitos de material InGaAs ou InAs do tipo N a ser usado como um canal de um dispositivo eletrônico (por exemplo, um dispositivo PMOS).
[00104] Em algumas modalidades, o material 222 pode ser ou pode incluir um material Si70Ge30 do tipo P (por exemplo, 70 por cento de Si e 30 por cento de Ge). O material 232 pode ser ou pode incluir um material Si30Ge70 do tipo P. O material 142 pode ser ou pode incluir um material Ge do tipo P. Esses materiais podem fornecer uma aleta de dispositivo mais livre de defeitos de material Ge do tipo P a ser usado como um canal de um dispositivo eletrônico (por exemplo, um dispositivo NMOS). Em outras modalidades, as descrições acima de materiais do tipo N e P para os materiais 122, 132 e 142 são comutadas com aquelas para os materiais 222, 232 e 242.
[00105] Pode-se perceber que as descrições acima podem ser aplicadas às primeiras porções de moldagem e corrosão da superfície superior de material 242 da região 245 para formar as aletas 480 e 490 e, então, as descrições acima podem ser aplicadas às segundas porções de moldagem e corrosão das superfícies superiores de material epitaxial 142 em cada uma das regiões 145 e 146 para formar as aletas 380, 382, 390 e 392. Pode-se perceber que as descrições acima em relação à região 108 (por exemplo, em relação às Figuras 5 a 9) podem ser aplicadas para processar simultaneamente as regiões 107 e 110 conforme descrito para a região 108.
[00106] Assim, diferentes tipos n e p de aletas de dispositivo podem ser formados por crescimento epitaxial das primeiras regiões epitaxiais de um material de primeiro tipo a partir de uma superfície de substrato em um fundo de primeiras trincheiras formadas entre regiões de isolamento de trincheira rasa (STI). As alturas das regiões de STI e da primeira trincheira podem ser pelo menos 1,5 vezes sua largura. As regiões de STI podem ser, então, removidas por corrosão para expor a superfície superior do substrato para formar as segundas trincheiras entre as primeiras regiões epitaxiais. Então, uma camada de material espaçador pode ser formada nas segundas trincheiras nas paredes laterais das primeiras regiões epitaxiais. Pode-se fazer com que as segundas regiões epitaxiais de um material de segundo tipo cresçam a partir da superfície de substrato em um fundo das segundas trincheiras entre as primeiras regiões epitaxiais. As regiões epitaxiais podem ser moldadas e corroídas para formar pares de aletas de dispositivo eletrônico que têm paredes laterais nas quais dispositivos podem ser formados. Esse processo pode reduzir os defeitos cristalinos nas aletas devido à incompatibilidade de retícula nas interfaces de camada e pode fornecer formação ou cointegração simultânea de aletas do tipo n e p a partir de regiões epitaxiais formadas na mesma superfície de silício.
[00107] A Figura 10 é um processo de exemplo 1000 para formar um par de aletas de dispositivo eletrônico de material de tipo diferente em uma primeira, segunda e terceira regiões epitaxiais. A Figura 10 mostra o processo 1000 começando com o bloco 1004 em que se faz com que uma primeira e segunda regiões epitaxiais de um primeiro material epitaxial cresçam de modo simultaneamente epitaxial em uma superfície de substrato em um fundo de uma primeira e segunda trincheiras formadas entre as primeira, segunda e terceira regiões de isolamento de trincheira rasa (STI). As regiões podem incluir uma primeira, uma segunda e uma terceira camadas de materiais epitaxiais que se fez crescer de modo epitaxial em uma superfície de substrato em um fundo de duas trincheiras, em que cada uma é formada por uma pluralidade de regiões de isolamento de trincheira rasa (STI). As regiões de STI podem ser formadas em um substrato para definir trincheiras entre cada par de regiões. As regiões de STI podem ter paredes laterais de STI que definem uma primeira largura W1 e uma primeira altura H1 das trincheiras. A primeira altura H1 pode ser pelo menos 1,5 vezes a primeira largura W1. A primeira largura pode estar entre 10 a 100 nm, e a primeira altura pode estar entre 30 a 300 nm. A superfície de substrato pode ser silício ou ter um (100) índice de orientação de cristal. A mesma pode incluir usar mais de duas regiões para definir cada trincheira. A mesma pode incluir trincheiras 105 e 106 definidas pelas regiões de STI 107, 108 e 110. O bloco 804 pode incluir as descrições para formar as trincheiras 105 e 106 e fazer crescer os materiais 122, 132 e 142, conforme descrito para as Figuras 1 a 4.
[00108] Então, no bloco 806, a segunda região de STI é moldada e corroída para expor a superfície superior do substrato para formar uma terceira trincheira entre as primeira e segunda regiões epitaxiais. Isso pode incluir moldar e corroer a segunda região de STI 108 para expor a superfície superior 103 do substrato para formar uma terceira trincheira 206 entre as primeira e segunda regiões epitaxiais 145 e 146 conforme descrito acima para as Figuras 4 a 6.
[00109] Então, no bloco 808, uma camada de um material espaçador é formada nas primeira e segunda paredes laterais de região epitaxial. Isso pode incluir formar uma camada de um material espaçador 220 nas primeira e segunda paredes laterais de região epitaxial 212 e 215, conforme descrito acima para as Figuras 5 a 6.
[00110] Então, no bloco 810, faz-se com que uma terceira região epitaxial de um segundo material epitaxial cresça de modo epitaxial na superfície de substrato em um fundo de uma terceira trincheira formada entre as primeira e segunda regiões epitaxiais. Isso pode incluir fazer crescer de modo epitaxial a terceira região epitaxial 245 de um segundo material epitaxial 222, 232 e 234 na superfície de substrato 103 em um fundo da terceira trincheira 206 formada entre as primeira e segunda regiões epitaxiais 145 e 146, conforme descrito para a Figura 6.
[00111] Então, no bloco 812, as primeira, segunda e terceira regiões epitaxiais são corroídas para formar um primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico das primeira, segunda e terceira regiões epitaxiais. Isso pode incluir moldar e corroer simultaneamente as primeira 145, segunda 146 e terceira 245 regiões epitaxiais para formar um primeiro (380,390), segundo (382,392) e terceiro (480,490) pares de aletas de dispositivo eletrônico a partir das primeira, segunda e terceira regiões epitaxiais, conforme descrito para as Figuras 7 a 9.
[00112] Então, no bloco opcional 822, um dispositivo transistor pode ser formado em pelo menos uma parede lateral de dispositivo de cada aleta (opcional). Em alguns casos, o bloco 822 inclui formar dispositivos transistores em cada parede lateral de dispositivo de cada aleta (opcional). Esse bloco não é realizado para algumas modalidades. O bloco 822 pode incluir as descrições acima para formar dispositivos transistores na parede lateral de dispositivo de cada aleta conforme descrito para a Figura 9.
[00113] Assim, as modalidades foram descritas no presente documento para fornecer um processo mais eficaz e confiável para formar aletas de dispositivo eletrônico epitaxial do tipo tanto p como n a partir do mesmo substrato por integração de estruturas de aleta compatíveis com VLSI com crescimento epitaxial seletivo e fabricação de dispositivos nas mesmas. Tal integração pode incluir formar ou fazer crescer diferentes tipos de material do tipo P e N em diferentes regiões epitaxiais adjacentes que se fez crescer a partir do mesmo substrato; e, então, formar um par de aletas de dispositivo eletrônico do material de tipo diferente em cada uma das diferentes regiões epitaxiais. Assim, as modalidades descritas no presente documento fornecem benefícios e vantagens em comparação aos outros processos e dispositivos, incluindo (1) cointegração de aletas de dispositivo eletrônico n e p-mos a partir de regiões epitaxiais que se fez crescer a partir da ou na mesma superfície de silício 103 para implantação de CMOS (por exemplo, e dentro de determinados requisitos de comprimento L, largura W e altura H conforme observados no presente documento). Tal cointegração de n e p-mos pode incluir formação de regiões epitaxiais n e p-mos145 e 245 na mesma superfície de silício 103 para ambos os dispositivos n e p-mos antes de corroer ambas as aletas de dispositivo eletrônico n e p-mos dessas regiões.
[00114] Algumas modalidades descritas no presente documento também fornecem benefícios e vantagens em comparação a outros processos e dispositivos, incluindo (2) uma grande redução de defeitos que se propagam para as camadas de dispositivo em ambas as aletas de dispositivo eletrônico de lado n e p. Em algumas modalidades, como os defeitos (por exemplo, defeitos cristalinos) nas trincheiras 105, 106 e 110 não se estenderam ou não existem nas aletas ou porções de dispositivo (por exemplo, H7) de material 142 ou material 242, as aletas (por exemplo, paredes laterais de dispositivo) podem fornecer material de dispositivo eletrônico (por exemplo, cavidades e canais) em que dispositivos com base em aleta sem defeitos podem ser formados (por exemplo, naquela região de crescimento epitaxial excessivo em que estão as aletas e porções de dispositivo). Por exemplo, formando-se aletas de dispositivo eletrônico (ou porções) conforme descrito no presente documento, é possível evitar ou minimizar os defeitos cristalinos que resultam nas aletas devido ou a partir de grande incompatibilidade de retícula em materiais quando se faz com que determinados materiais (por exemplo, materiais tipo III-V ou Ge) cresçam de modo epitaxial em um substrato de material de silício, nas trincheiras. Tais defeitos incluem aqueles capturados ou ao longo da parede lateral do STI que forma as trincheiras. Evitar ou minimizar esses defeitos cristalinos pode levar a problemas de rendimento e variação em um dispositivo construído em uma camada de dispositivo ou parede lateral de dispositivo das aletas.
[00115] Adicionalmente, algumas modalidades descritas no presente documento fornecem benefícios e vantagens em comparação a outros processos e dispositivos, incluindo (3) capturar defeitos tanto ao longo de (por exemplo, comprimento L) como perpendiculares à (por exemplo, largura W) direção de aleta de dispositivo eletrônico (vertical ou altura), minimizando, assim, a densidade de defeitos que alcançam as camadas de dispositivo ou aletas de dispositivo eletrônico. Isso pode incluir fornecer benefícios de captura de razão de aspecto bidirecional (por exemplo, conforme citado acima) na captura de defeito tanto ao longo da largura como do comprimento das aletas).
[00116] Em seguida, algumas modalidades descritas no presente documento também fornecem benefícios e vantagens em comparação a outros processos e dispositivos, incluindo (4) eliminar a necessidade de fazer crescer camadas ou regiões epitaxiais em trincheira fina (W < 10 nanômetros (nm)) e profunda (H > 200 nm) . Isso pode incluir a capacidade de não precisar fazer crescer material ou regiões epitaxiais em trincheiras ou com largura menor que 10 nm ou fazer crescer regiões epitaxiais em trincheiras ou com largura maior que 10 nm. Isso por permitir trincheiras e camadas epitaxiais mais espessas e mais curtas, fornecendo, assim, melhor material de cristal e rendimento mais alto no material epitaxial de trincheira usado para formar aletas, enquanto usa menos material e processamento necessários para a trincheira de altura maior.
[00117] A Figura 11 ilustra um dispositivo de computação 1100 em conformidade com uma implantação. O dispositivo de computação 1100 aloja uma placa 1102. A placa 1102 pode incluir vários componentes, incluindo, porém, sem limitação, um processador 1104 e pelo menos um chip de comunicação 1106. O processador 1104 está física e eletronicamente conectado à placa 1102. Em algumas implantações, pelo menos um chip de comunicação 1106 está também física e eletricamente conectado à placa 1102. Em implantações adicionais, o chip de comunicação 1106 é parte do processador 1104.
[00118] Dependendo de suas aplicações, o dispositivo de computação 1100 pode incluir outros componentes que podem ou não estar física e eletricamente conectado à placa 1102. Esses outros componentes incluem, sem limitação, memória volátil (por exemplo, DRAM), memória não volátil (por exemplo, ROM), memória flash, um processador de gráfico, um processador de sinal digital, um cripto processador, um chipset, uma antena, um visor, a visor de tela sensível ao toque, um controlador de tela sensível ao toque, uma bateria, um codec de áudio, um codec de vídeo, um amplificador de potência, um dispositivo de sistema de posicionamento global (GPS), uma bússola, um acelerômetro, um giroscópio, um alto-falante, uma câmera, e um dispositivo de armazenamento em massa (como unidade de disco rígido, disco compacto (CD), disco versátil digital (DVD), e assim por diante).
[00119] O chip de comunicação 1106 habilita as comunicações sem fio para a transferência de dados para e a partir do dispositivo de computação 1100. O termo "sem fio" e seus derivados podem ser usados para descrever circuitos, dispositivos, sistemas, métodos, conjuntos de procedimentos, canais de comunicação, etc., que podem comunicar dados através do uso de radiação eletromagnética modulada através de um meio não sólido. O termo não implica que os dispositivos associados não contêm quaisquer fios, embora em algumas modalidades os mesmos não possam. O chip de comunicação 1106 pode implantar qualquer um dentre diversos padrões e protocolos sem fio, incluindo, porém, sem limitação Wi-Fi (família IEEE 802.11), WiMAX (família IEEE 802.16), IEEE 802.20, evolução a longo prazo (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, derivados dos mesmos, assim como quaisquer outros protocolos que são designados como 3G, 4G, 5G e além. O dispositivo de computação 1100 pode incluir uma pluralidade de chips de comunicação 1106. Por exemplo, um primeiro chip de comunicação 1106 pode ser dedicado a comunicações sem fio de alcance mais curto como Wi-Fi e Bluetooth, e um segundo chip de comunicação 1106 pode ser dedicado para comunicações sem fio de alcance mais longo como GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO e outros.
[00120] O processador 1104 do dispositivo de computação 1100 inclui uma matriz de circuito integrado acondicionada dentro do processador 1104. Em algumas implantações, a matriz de circuito integrado inclui uma interconexão de múltiplos níveis que inclui monólitos de linhas e vias de fiação para a mesma permitir lacunas de ar na montagem de interconexão, tal como descrito em referência às Figuras 1 a 6. O termo "processador" pode se referir a qualquer dispositivo ou porções de um dispositivo que processa dados eletrônicos de registros e/ou memória para transformar aqueles dados eletrônicos em outros dados eletrônicos que podem ser armazenados em registros e/ou memória.
[00121] O chip de comunicação 1106 também inclui uma matriz de circuito integrado acondicionada dentro do chip de comunicação 1106. Em conformidade com outra implantação, um pacote que inclui um chip de comunicação incorpora um ou mais capacitores, tal como descrito acima.
[00122] Em implantações adicionais, outro componente alojado dentro do dispositivo de computação 1100 pode conter um pacote microeletrônico que inclui uma matriz de circuito integrado, tal como descrito acima.
[00123] Em várias implantações, o dispositivo de computação 1100 pode ser um computador do tipo laptop, um computador do tipo netbook, um computador do tipo notebook, um computador do tipo ultrabook, um telefone inteligente, um computador do tipo tablet, um assistente digital pessoal (PDA), um PC ultramóvel, um telefone móvel, um computador do tipo desktop, um servidor, uma impressora, um dispositivo de varredura, um monitor, um codificador, uma unidade de controle de entretenimento, uma câmera digital, um reprodutor de música portátil, ou um gravador de vídeo digital. Em implantações adicionais, o dispositivo de computação 1100 pode ser qualquer dispositivo eletrônico que processa dados. EXEMPLOS
[00124] Os exemplos a seguir pertencem às modalidades.
[00125] O Exemplo 1 é um método para formar um par de aletas de dispositivo eletrônico que inclui fazer crescer de modo simultaneamente epitaxial uma primeira e segunda regiões epitaxiais de um primeiro tipo de material epitaxial em uma superfície de substrato em um fundo de uma primeira e segunda trincheiras formadas ao lado de uma região de isolamento de trincheira rasa (STI); moldar e corroer a região de STI para expor a superfície superior do substrato para formar uma terceira trincheira entre as primeira e segunda paredes laterais de região epitaxial das primeira e segunda regiões epitaxiais; formar uma camada de um material espaçador nas primeira e segunda paredes laterais de região epitaxial; fazer crescer de modo epitaxial uma terceira região epitaxial de um segundo tipo de material epitaxial na superfície de substrato em um fundo de uma terceira trincheira formada entre as primeira e segunda paredes laterais de regiões epitaxiais; então, moldar e corroer as primeira, segunda e terceira regiões epitaxiais para formar um primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico a partir das primeira, segunda e terceira regiões epitaxiais.
[00126] No Exemplo 2, formar uma camada de um material espaçador nas primeira e segunda paredes laterais de região epitaxial do método do Exemplo 1 inclui formar uma camada conformal de um material espaçador nas primeira e segunda paredes laterais de região epitaxial, na superfície de substrato em um fundo de uma terceira trincheira e nas superfícies superiores de uma primeira e segunda máscaras formadas sobre as primeira e segunda regiões epitaxiais; corroer a camada conformal para remover a camada conformal da superfície de substrato em um fundo de uma terceira trincheira e em uma superfície superior de uma primeira e segunda máscaras sobre as primeira e segunda regiões epitaxiais, mas não das primeira e segunda paredes laterais de regiões epitaxiais.
[00127] O Exemplo 3 é o método do Exemplo 1, em que a primeira trincheira tem as primeiras paredes laterais de STI que definem uma primeira largura e uma primeira altura para a primeira trincheira, a segunda trincheira tem as paredes laterais de STI que definem a primeira largura e a primeira altura para a segunda trincheira, a terceira trincheira tem as primeira e segunda paredes laterais de região epitaxial que definem a primeira largura e a primeira altura para a primeira trincheira e em que a primeira altura é pelo menos 1,5 vez maior que a primeira largura.
[00128] O Exemplo 4 é o método do Exemplo 1, em que fazer crescer de modo simultaneamente epitaxial as primeira e segunda regiões epitaxiais inclui fazer crescer de modo epitaxial uma primeira camada de material epitaxial na superfície de substrato no fundo da primeira trincheira e da segunda trincheira até uma segunda altura acima da superfície de substrato; fazer crescer de modo epitaxial uma segunda camada de material epitaxial de tampão na primeira camada e na primeira trincheira e na segunda trincheira até uma terceira altura acima da superfície de substrato; e fazer crescer de modo epitaxial uma terceira camada de material epitaxial de dispositivo em uma superfície superior da segunda camada e na primeira trincheira e na segunda trincheira até uma quarta altura acima da superfície de substrato.
[00129] O Exemplo 5 é o método do Exemplo 1, em que fazer crescer de modo simultaneamente epitaxial as primeira e segunda regiões epitaxiais inclui fazer crescer de modo simultaneamente epitaxial uma camada do primeiro material epitaxial nas trincheiras até acima de uma superfície superior da segunda região de STI; então, polir uma superfície superior do primeiro material epitaxial até a superfície superior da segunda região de STI para formar as primeira e segunda regiões epitaxiais.
[00130] O Exemplo 6 é o método do Exemplo 1, em que moldar e corroer a segunda região de STI inclui formar duas máscaras sobre as superfícies superiores das primeira e segunda regiões epitaxiais; e corroer a segunda região de STI entre as duas máscaras.
[00131] O Exemplo 7 é o método do Exemplo 1, em que fazer crescer de modo epitaxial a terceira região epitaxial inclui fazer crescer de modo epitaxial uma quarta camada de material epitaxial na superfície de substrato no fundo da terceira trincheira até a segunda altura acima da superfície de substrato; fazer crescer de modo epitaxial uma quinta camada de material epitaxial de tampão na quarta camada e na terceira trincheira até a terceira altura acima da superfície de substrato; e fazer crescer de modo epitaxial uma sexta camada de material epitaxial de dispositivo em uma superfície superior da quinta camada e na terceira trincheira até a quarta altura acima da superfície de substrato.
[00132] O Exemplo 8 é o método do Exemplo 1, em que fazer crescer de modo epitaxial a terceira região epitaxial inclui não fazer crescer de modo epitaxial uma camada do segundo material epitaxial na terceira trincheira até acima de uma superfície superior da primeira região epitaxial; então, não polir uma superfície superior do segundo material epitaxial até a superfície superior da primeira região epi para formar a terceira região epitaxial.
[00133] O Exemplo 9 é o método do Exemplo 1, em que moldar e corroer as primeira, segunda e terceira regiões epitaxiais inclui formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre as primeira, segunda e terceira regiões epitaxiais; e simultaneamente, (1) corroer as terceiras porções das primeira e segunda regiões epitaxiais para formar um primeiro e segundo pares de aletas de dispositivo eletrônico do tipo P acima das terceiras porções das primeira e segunda regiões epitaxiais, e (2) corroer as terceiras porções da terceira região epitaxial para formar um terceiro par de aletas de dispositivo eletrônico do tipo N acima das terceiras porções da terceira região epitaxial.
[00134] O Exemplo 10 é o método do Exemplo 9, incluindo, ainda, formar uma camada de STI sobre as terceiras porções das primeira, segunda e terceira regiões epitaxiais e sobre os primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico; polir a camada de STI para formar uma superfície plana acima de uma superfície superior dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico; e corroer a camada de STI polida para expor uma porção de dispositivo dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico.
[00135] O Exemplo 11 é o método do Exemplo 10, incluindo, ainda, formar um dispositivo transistor em pelo menos uma parede lateral de dispositivo de cada aleta dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico.
[00136] O Exemplo 12 é o método do Exemplo 1, em que moldar e corroer as primeira, segunda e terceira regiões epitaxiais inclui formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre as primeira e segunda regiões epitaxiais e sobre a terceira região epitaxial; e corroer as terceiras porções das primeira e segunda regiões epitaxiais para formar um primeiro e segundo pares de aletas de dispositivo eletrônico acima das terceiras porções das primeira e segunda regiões epitaxiais; então, formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre a terceira região epitaxial e sobre as primeira e segunda regiões epitaxiais; e corroer as terceiras porções da terceira região epitaxial para formar um terceiro par de aletas de dispositivo eletrônico acima das terceiras porções da terceira região epitaxial.
[00137] O Exemplo 13 é o método do Exemplo 1, incluindo, ainda, formar uma camada de STI sobre os primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico; polir a camada de STI para formar uma superfície plana acima de uma superfície superior dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico; e corroer a camada de STI polida para expor uma porção de dispositivo dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico.
[00138] O Exemplo 14 é um método para formar um par de aletas de dispositivo eletrônico que inclui fazer crescer de modo epitaxial as primeiras regiões epitaxiais de um primeiro tipo de material epitaxial em uma superfície de substrato em um fundo das primeiras trincheiras formadas entre as regiões de isolamento de trincheira rasa (STI); moldar e corroer as regiões de STI para expor a superfície superior do substrato para formar as segundas trincheiras entre as primeiras paredes laterais de região epitaxial das primeiras regiões epitaxiais; formar uma camada de um material espaçador nas primeiras paredes laterais de região epitaxial; fazer crescer de modo epitaxial as segundas regiões epitaxiais de um segundo tipo de material epitaxial na superfície de substrato em um fundo das segundas trincheiras formadas entre as paredes laterais das primeiras regiões epitaxiais; então, moldar as primeira e segunda regiões epitaxiais para formar os primeiro e segundo pares de aletas de dispositivo eletrônico a partir das primeira e segunda regiões epitaxiais.
[00139] O Exemplo 15 é o método do Exemplo 14, em que formar uma camada de um material espaçador nas primeiras paredes laterais de região epitaxial inclui formar uma camada conformal de um material espaçador nas primeiras paredes laterais de região epitaxial e na superfície de substrato em um fundo das segundas trincheiras; e corroer a camada conformal para remover a camada conformal da superfície de substrato em um fundo da segunda trincheira, mas não das paredes laterais das primeiras regiões epitaxiais.
[00140] O Exemplo 16 é o método do Exemplo 15, em que moldar e corroer as primeira e segunda regiões epitaxiais inclui formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre as primeira e segunda regiões epitaxiais; e corroer as terceiras porções das primeira e segunda regiões epitaxiais para formar um primeiro e segundo pares de aletas de dispositivo eletrônico acima das terceiras porções das primeira e segunda regiões epitaxiais.
[00141] O Exemplo 17 é um método para formar pares de aletas de dispositivo eletrônico do tipo N e do tipo P que inclui fazer crescer de modo epitaxial as primeiras regiões epitaxiais de um material de primeiro tipo a partir de uma superfície de substrato em um fundo das primeiras trincheiras formadas entre as regiões de isolamento de trincheira rasa (STI), em que as alturas das regiões de STI e da primeira trincheira são pelo menos 1,5 vezes sua largura; remover por corrosão as regiões de STI para expor a superfície superior do substrato para formar as segundas trincheiras entre as primeiras regiões epitaxiais; formar uma camada de um material espaçador na segundas trincheiras em paredes laterais das primeiras regiões epitaxiais; formar as segundas regiões epitaxiais de um material de segundo tipo que se faz crescer a partir da superfície de substrato em um fundo das segundas trincheiras entre as primeiras regiões epitaxiais; então, moldar e corroer as primeiras regiões epitaxiais para formar pares de aletas de dispositivo eletrônico do tipo P que têm paredes laterais nas quais dispositivos podem ser formados; e moldar e corroer as segundas regiões epitaxiais para formar pares de aletas de dispositivo eletrônico do tipo N que têm paredes laterais nas quais dispositivos podem ser formados.
[00142] O Exemplo 18 é o método do Exemplo 17, em que moldar e corroer inclui moldar e corroer simultaneamente as primeira e segunda regiões epitaxiais para formar os pares de aletas de dispositivo eletrônico que têm paredes laterais nas quais os dispositivos podem ser formados.
[00143] O Exemplo 19 é o método do Exemplo 18, incluindo, ainda, formar uma camada de STI sobre os primeiro e segundo pares de aletas de dispositivo eletrônico; polir a camada de STI para formar uma superfície plana acima de uma superfície superior dos primeiro e segundo pares de aletas de dispositivo eletrônico; e corroer a camada de STI polida para expor uma porção de dispositivo dos primeiro e segundo pares de aletas de dispositivo eletrônico.
[00144] O Exemplo 20 é o método do Exemplo 17, em que moldar e corroer as primeira e segunda regiões epitaxiais inclui formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre as primeira e segunda regiões epitaxiais; e corroer as terceiras porções das primeira e segunda regiões epitaxiais para formar um primeiro e segundo pares de aletas de dispositivo eletrônico acima das terceiras porções das primeira e segunda regiões epitaxiais.
[00145] O Exemplo 21 é o método do Exemplo 17, incluindo, ainda, formar uma camada de STI sobre o primeiro e o segundo pares de aletas de dispositivo eletrônico; polir a camada de STI para formar uma superfície plana acima de uma superfície superior dos primeiro e segundo pares de aletas de dispositivo eletrônico; e corroer a camada de STI polida para expor uma porção de dispositivo dos primeiro e segundo pares de aletas de dispositivo eletrônico.
[00146] Na descrição acima, para os propósitos de explicação, diversos detalhes específicos foram apresentados a fim de fornecer um entendimento completo das modalidades. Será evidente, entretanto, para uma pessoa versada na técnica que uma ou mais outras modalidades podem ser praticadas sem alguns desses detalhes específicos. As modalidades particulares descritas não são fornecidas para limitar as modalidades da invenção, mas para ilustrar a mesma. O escopo das modalidades da invenção não deve ser determinado pelos exemplos específicos fornecidos acima, mas apenas penas reivindicações abaixo. Em outras instâncias, estruturas, dispositivos e operações bem conhecidas foram mostrados em forma de diagrama de blocos ou sem detalhes a fim de evitar obscurecer o entendimento da descrição. Nos casos em que foi considerado apropriado, os numerais de referência ou porções terminais de numerais de referência foram repetidos entre as figuras para indicar elementos correspondentes ou análogo, que pode ter, opcionalmente, características similares.
[00147] Deve-se perceber também que a referência por todo este relatório descritivo a "uma (numeral) modalidade", "uma (artigo indefinido) modalidade", "uma ou mais modalidades", ou "diferentes modalidades", por exemplo, significa que um recurso particular pode estar incluído na prática nas modalidades. De modo similar, deve ser verificado que na descrição, diversos recursos são, algumas vezes, agrupados juntos em uma única modalidade, figura ou descrição das mesmas com o propósito de simplificação da revelação e auxiliando no entendimento dos diversos aspectos inventivos. No entanto, esse método de revelação não deve ser interpretado como reflexão de uma modalidade que exige mais recursos que são expressamente citados em cada reivindicação. Pelo contrário, como as reivindicações a seguir refletem, os aspectos inventivos das modalidades podem estar em menos características que todas as características de uma única modalidade apresentada. Por exemplo, embora as descrições e as figuras acima descrevam a formação de um único par de aletas de dispositivo eletrônico em cada região epitaxial, as descrições e as figuras acima podem ser aplicadas para formar uma ou três aletas em cada região. Desse modo, as reivindicações que seguem a Descrição Detalhada são, através disso, expressamente incorporadas nessa Descrição Detalhada, com cada reivindicação sustentada por si só como uma modalidade separada da invenção.

Claims (20)

1. Método para formar um par de aletas de dispositivo eletrônico caracterizado pelo fato de que compreende: fazer crescer (804) de modo simultaneamente epitaxial uma primeira e segunda regiões epitaxiais de um primeiro tipo de material epitaxial em uma superfície de substrato (103) em um fundo de uma primeira e segunda trincheiras (105, 106) formadas ao lado de uma região de isolamento de trincheira rasa (STI) (107, 108, 110); moldar e corroer (806) a região de STI (107, 108, 110) para expor a superfície superior do substrato para formar uma terceira trincheira (206) entre as primeira e segunda paredes laterais de região epitaxial das primeira e segunda regiões epitaxiais; formar (808) uma camada de um material espaçador nas primeira e segunda paredes laterais de região epitaxial; fazer crescer (810) de modo epitaxial uma terceira região epitaxial de um segundo tipo de material epitaxial na superfície de substrato (103) em um fundo de uma terceira trincheira (206) formada entre as primeira e segunda paredes laterais de regiões epitaxiais; e então moldar e corroer (812) as primeira, segunda e terceira regiões epitaxiais para formar um primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico das primeira, segunda e terceira regiões epitaxiais.
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que formar uma camada de um material espaçador nas primeira e segunda paredes laterais de região epitaxial compreende: formar uma camada conformal de um material espaçador nas primeira e segunda paredes laterais de região epitaxial, na superfície de substrato (103) em um fundo de uma terceira trincheira (206), e nas superfícies superiores de uma primeira e segunda máscaras formadas sobre as primeira e segunda regiões epitaxiais; e corroer a camada conformal para remover a camada conformal da superfície de substrato (103) em um fundo de uma terceira trincheira (206), e em uma superfície superior de uma primeira e segunda máscaras formadas sobre as primeira e segunda regiões epitaxiais, mas não das primeira e segunda paredes laterais de regiões epitaxiais.
3. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a primeira trincheira (105) tem primeiras paredes laterais de STI (107, 108, 110) que definem uma primeira largura e uma primeira altura para a primeira trincheira (105), a segunda trincheira (106) tem as paredes laterais de STI (107, 108, 110) que definem a primeira largura e a primeira altura para a segunda trincheira (106), a terceira trincheira (206) tem as primeira e segunda paredes laterais de região epitaxial que definem a primeira largura e a primeira altura para a primeira trincheira (105), e em que a primeira altura é pelo menos 1,5 vezes maior que a primeira largura.
4. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que fazer crescer de modo simultaneamente epitaxial as primeira e segunda regiões epitaxiais compreende: fazer crescer de modo epitaxial uma primeira camada de material epitaxial na superfície de substrato (103) no fundo da primeira trincheira (105) e da segunda trincheira (106) até uma segunda altura acima da superfície de substrato; fazer crescer de modo epitaxial uma segunda camada de material epitaxial de tampão na primeira camada e na primeira trincheira (105) e na segunda trincheira (106) até uma terceira altura acima da superfície de substrato (103); e fazer crescer de modo epitaxial uma terceira camada de material epitaxial de dispositivo em uma superfície superior da segunda camada e na primeira trincheira (105) e na segunda trincheira (106) até uma quarta altura acima da superfície de substrato (103).
5. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que fazer crescer de modo simultaneamente epitaxial as primeira e segunda regiões epitaxiais compreende: fazer crescer de modo simultaneamente epitaxial uma camada do primeiro material epitaxial nas trincheiras (105, 106, 206) até acima de uma superfície superior da segunda região de STI (107, 108, 110); e então polir uma superfície superior do primeiro material epitaxial até a superfície superior da segunda região de STI (107, 108, 110) para formar as primeira e segunda regiões epitaxiais.
6. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que moldar e corroer a segunda região de STI (107, 108, 110) compreende: formar duas máscaras sobre as superfícies superiores das primeira e segunda regiões epitaxiais; e corroer a segunda região de STI (107, 108, 110) entre as duas máscaras.
7. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que fazer crescer de modo epitaxial a terceira região epitaxial compreende: fazer crescer de modo epitaxial uma quarta camada de material epitaxial na superfície de substrato (103) no fundo da terceira trincheira (206) até a segunda altura acima da superfície de substrato (103); fazer crescer de modo epitaxial uma quinta camada de material epitaxial de tampão na quarta camada e na terceira trincheira (206) até a terceira altura acima da superfície de substrato (103); e fazer crescer de modo epitaxial uma sexta camada de material epitaxial de dispositivo em uma superfície superior da quinta camada e na terceira trincheira (206) até a quarta altura acima da superfície de substrato (103).
8. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que fazer crescer de modo epitaxial a terceira região epitaxial compreende: não fazer crescer de modo epitaxial uma camada do segundo material epitaxial na terceira trincheira (206) até acima de uma superfície superior da primeira região epitaxial; e então não polir uma superfície superior do segundo material epitaxial até a superfície superior da primeira região epi para formar a terceira região epitaxial.
9. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que moldar e corroer as primeira, segunda e terceira regiões epitaxiais compreende: formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre as primeira, segunda e terceira regiões epitaxiais; e simultaneamente (i) corroer as terceiras porções das primeira e segunda regiões epitaxiais para formar um primeiro e segundo pares de aletas de dispositivo eletrônico do tipo P acima das terceiras porções das primeira e segunda regiões epitaxiais, e (ii) corroer as terceiras porções da terceira região epitaxial para formar um terceiro par de aletas de dispositivo eletrônico do tipo N acima das terceiras porções da terceira região epitaxial.
10. Método, de acordo com a reivindicação 9, caracterizado pelo fato de que ainda compreende: formar uma camada de STI (107, 108, 110) sobre as terceiras porções das primeira, segunda e terceira regiões epitaxiais e sobre os primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico; polir a camada de STI (107, 108, 110) para formar uma superfície plana acima de uma superfície superior dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico; e corroer a camada de STI (107, 108, 110) polida para expor uma porção de dispositivo dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico.
11. Método, de acordo com a reivindicação 10, caracterizado pelo fato de que ainda compreende: formar um dispositivo transistor em pelo menos uma parede lateral de dispositivo de cada aleta dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico.
12. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que moldar e corroer as primeira, segunda e terceira regiões epitaxiais compreende: formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre as primeira e segunda regiões epitaxiais e sobre a terceira região epitaxial; e corroer as terceiras porções das primeira e segunda regiões epitaxiais para formar um primeiro e segundo pares de aletas de dispositivo eletrônico acima das terceiras porções das primeira e segunda regiões epitaxiais; então formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre a terceira região epitaxial e sobre as primeira e segunda regiões epitaxiais; e corroer as terceiras porções da terceira região epitaxial para formar um terceiro par de aletas de dispositivo eletrônico acima das terceiras porções da terceira região epitaxial.
13. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende: formar uma camada de STI (107, 108, 110) sobre os primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico; polir a camada de STI (107, 108, 110) para formar uma superfície plana acima de uma superfície superior dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico; e corroer a camada de STI (107, 108, 110) polida para expor uma porção de dispositivo dos primeiro, segundo e terceiro pares de aletas de dispositivo eletrônico.
14. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende: fazer crescer de modo epitaxial as primeiras regiões epitaxiais de um primeiro tipo de material epitaxial em uma superfície de substrato (103) em um fundo das primeiras trincheiras (105) formadas entre regiões de isolamento de trincheira rasa (STI) (107, 108, 110); moldar e corroer as regiões de STI (107, 108, 110) para expor a superfície superior do substrato para formar as segundas trincheiras (106) entre as primeiras paredes laterais de região epitaxial das primeiras regiões epitaxiais; formar uma camada de um material espaçador nas primeiras paredes laterais de região epitaxial; fazer crescer de modo epitaxial as segundas regiões epitaxiais de um segundo tipo de material epitaxial na superfície de substrato (103) em um fundo das segundas trincheiras (106) formadas entre as primeiras paredes laterais de regiões epitaxiais; e então moldar e corroer as primeira e segunda regiões epitaxiais para formar os primeiro e segundo pares de aletas de dispositivo eletrônico das primeira e segunda regiões epitaxiais.
15. Método, de acordo com a reivindicação 14, caracterizado pelo fato de que formar uma camada de um material espaçador nas primeiras paredes laterais de região epitaxial compreende: formar uma camada conformal de um material espaçador nas primeiras paredes laterais de região epitaxial e na superfície de substrato (103) em um fundo das segundas trincheiras (106); e corroer a camada conformal para remover a camada conformal da superfície de substrato (103) em um fundo da segunda trincheira (106), mas não das primeiras paredes laterais de regiões epitaxiais.
16. Método, de acordo com a reivindicação 15, caracterizado pelo fato de que moldar e corroer as primeira e segunda regiões epitaxiais compreende: formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre as primeira e segunda regiões epitaxiais; e corroer as terceiras porções das primeira e segunda regiões epitaxiais para formar um primeiro e segundo pares de aletas de dispositivo eletrônico acima das terceiras porções das primeira e segunda regiões epitaxiais.
17. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que é para formar pares de aletas de dispositivo eletrônico dos tipos N e P diferentes e em que ainda compreende: fazer crescer de modo epitaxial as primeiras regiões epitaxiais de um material de primeiro tipo de uma superfície de substrato (103) em um fundo das primeiras trincheiras (105) formadas entre regiões de isolamento de trincheira rasa (STI) (107, 108, 110), em que alturas das regiões de STI (107, 108, 110) e da primeira trincheira (105) são pelo menos 1,5 vezes sua largura; remover por corrosão as regiões de STI (107, 108, 110) para expor a superfície superior do substrato para formar as segundas trincheiras (106) entre as primeiras regiões epitaxiais; formar uma camada de um material espaçador nas segundas trincheiras (106) em paredes laterais das primeiras regiões epitaxiais; formar as segundas regiões epitaxiais de um material de segundo tipo que se faz crescer a partir da superfície de substrato (103) em um fundo das segundas trincheiras (106) entre as primeiras regiões epitaxiais; e então moldar e corroer as primeiras e segundas regiões epitaxiais, em que: moldar e corroer a primeira região epitaxial forma pares de aletas de dispositivo eletrônico do tipo P tendo paredes laterais nas quais os dispositivos podem ser formados; e moldar e corroer a segunda região epitaxial forma pares de aletas de dispositivo eletrônico do tipo N tendo paredes laterais nas quais os dispositivos podem ser formados.
18. Método, de acordo com a reivindicação 17, caracterizado pelo fato de que ainda compreende: formar uma camada de STI (107, 108, 110) sobre os primeiro e segundo pares de aletas de dispositivo eletrônico; polir a camada de STI (107, 108, 110) para formar uma superfície plana acima de uma superfície superior dos primeiro e segundo pares de aletas de dispositivo eletrônico; e corroer a camada de STI (107, 108, 110) polida para expor uma porção de dispositivo dos primeiro e segundo pares de aletas de dispositivo eletrônico.
19. Método, de acordo com a reivindicação 17, caracterizado pelo fato de que moldar e corroer as primeira e segunda regiões epitaxiais compreende: formar duas máscaras sobre as primeira e segunda porções de superfícies superiores de cada uma dentre as primeira e segunda regiões epitaxiais; e corroer as terceiras porções das primeira e segunda regiões epitaxiais para formar um primeiro e segundo pares de aletas de dispositivo eletrônico acima das terceiras porções das primeira e segunda regiões epitaxiais.
20. Método, de acordo com a reivindicação 17, caracterizado pelo fato de que ainda compreende: formar uma camada de STI (107, 108, 110) sobre os primeiro e segundo pares de aletas de dispositivo eletrônico; polir a camada de STI (107, 108, 110) para formar uma superfície plana acima de uma superfície superior dos primeiro e segundo pares de aletas de dispositivo eletrônico; e corroer a camada de STI (107, 108, 110) polida para expor uma porção de dispositivo dos primeiro e segundo pares de aletas de dispositivo eletrônico.
BR112015029855-9A 2013-06-28 2013-06-28 método para formar um par de aletas de dispositivo eletrônico BR112015029855B1 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048773 WO2014209396A1 (en) 2013-06-28 2013-06-28 Integrating vlsi-compatible fin structures with selective epitaxial growth and fabricating devices thereon

Publications (3)

Publication Number Publication Date
BR112015029855A2 BR112015029855A2 (pt) 2017-07-25
BR112015029855A8 BR112015029855A8 (pt) 2019-12-24
BR112015029855B1 true BR112015029855B1 (pt) 2021-02-23

Family

ID=52142517

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112015029855-9A BR112015029855B1 (pt) 2013-06-28 2013-06-28 método para formar um par de aletas de dispositivo eletrônico

Country Status (8)

Country Link
US (2) US9685381B2 (pt)
KR (1) KR102100743B1 (pt)
CN (1) CN105308728B (pt)
BR (1) BR112015029855B1 (pt)
DE (1) DE112013007039B4 (pt)
GB (1) GB2530194B (pt)
TW (1) TWI544636B (pt)
WO (1) WO2014209396A1 (pt)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3195366B1 (en) 2014-09-19 2020-10-21 Intel Corporation Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces
JP6555624B2 (ja) * 2014-09-19 2019-08-07 インテル・コーポレーション マイクロ電子トランジスタ内の漏洩を低減するバッファを作成するための装置及び方法
KR102150942B1 (ko) 2014-12-01 2020-09-03 삼성전자주식회사 핀펫을 구비하는 반도체 장치
CN104966672B (zh) * 2015-06-30 2019-01-25 上海华力微电子有限公司 鳍式场效应管基体制备方法
CN106611787A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 半导体结构及其制作方法
KR102070746B1 (ko) * 2015-12-01 2020-01-29 니혼노야쿠가부시키가이샤 3h-피롤로피리딘 화합물 또는 그의 n-옥사이드, 또는 그들의 염류 및 상기 화합물을 함유하는 농원예용 살충제 및 그의 사용 방법
US9515073B1 (en) * 2016-02-08 2016-12-06 International Business Machines Corporation III-V semiconductor CMOS FinFET device
EP3300117A1 (en) * 2016-09-22 2018-03-28 IMEC vzw A high aspect ratio channel semiconductor device and method for manufacturing thereof
US10163628B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Lattice-mismatched semiconductor substrates with defect reduction
CN109273440B (zh) * 2017-07-18 2021-06-22 联华电子股份有限公司 具伸张应力鳍状结构的制作方法与互补式鳍状晶体管结构
DE102017220787B4 (de) * 2017-11-21 2022-09-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines mikroelektronischen Systems mit funktionalen Dünnschichten
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US11996480B2 (en) 2021-09-09 2024-05-28 International Business Machines Corporation Vertical transistor with late source/drain epitaxy

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399970B2 (en) 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP4613478B2 (ja) * 2003-05-15 2011-01-19 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
KR100546488B1 (ko) 2003-12-26 2006-01-26 한국전자통신연구원 반도체 소자의 제조 방법
KR100829599B1 (ko) * 2006-12-04 2008-05-14 삼성전자주식회사 트랜지스터 및 이를 형성하는 방법
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
US7902584B2 (en) 2007-04-16 2011-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
WO2009141857A1 (ja) * 2008-05-22 2009-11-26 パナソニック株式会社 抵抗変化型不揮発性記憶装置
US8058692B2 (en) 2008-12-29 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors with reverse T-shaped fins
US8816391B2 (en) 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
JP5473482B2 (ja) 2009-08-27 2014-04-16 日東電工株式会社 膜濾過装置
US8283202B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
JPWO2011090152A1 (ja) * 2010-01-21 2013-05-23 日本電気株式会社 半導体装置及びその製造方法
JP5166458B2 (ja) 2010-01-22 2013-03-21 株式会社東芝 半導体装置及びその製造方法
TWI433241B (zh) * 2010-06-24 2014-04-01 Inotera Memories Inc 具有浮置體之鰭式場效電晶體的製造方法
JP5442876B2 (ja) * 2010-12-03 2014-03-12 パナソニック株式会社 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法
JP5537524B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 抵抗変化メモリ

Also Published As

Publication number Publication date
GB201520311D0 (en) 2015-12-30
WO2014209396A1 (en) 2014-12-31
TWI544636B (zh) 2016-08-01
TW201511281A (zh) 2015-03-16
GB2530194A (en) 2016-03-16
US9685381B2 (en) 2017-06-20
DE112013007039T5 (de) 2016-01-21
GB2530194B (en) 2019-12-04
KR102100743B1 (ko) 2020-04-14
CN105308728A (zh) 2016-02-03
BR112015029855A8 (pt) 2019-12-24
KR20160051685A (ko) 2016-05-11
US20170250182A1 (en) 2017-08-31
CN105308728B (zh) 2019-01-29
BR112015029855A2 (pt) 2017-07-25
DE112013007039B4 (de) 2023-11-02
US20160204037A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
BR112015029855B1 (pt) método para formar um par de aletas de dispositivo eletrônico
TWI682498B (zh) 用於致能深寬比捕獲（ＡＲＴ）溝槽中的III-V閘極全環繞（ＧＡＡ）的ＩｎＧａＡｓ磊晶結構及溼蝕刻製程
US10249490B2 (en) Non-silicon device heterolayers on patterned silicon substrate for CMOS by combination of selective and conformal epitaxy
TWI603461B (zh) 鍺錫通道電晶體
TWI688041B (zh) 使用犧牲次鰭部層而被形成於矽基板上的奈米線通道、使用犧牲次鰭部層以形成奈米線通道於矽基板上之方法、及計算系統
TWI508264B (zh) 包含半導體元件之裝置、形成半導體元件之方法及運算系統
US10475706B2 (en) Making a defect free fin based device in lateral epitaxy overgrowth region
TWI706476B (zh) 蝕刻鰭片核心以提供加倍鰭片
TW201733117A (zh) 基於鰭部的ＩＩＩ－Ｖ／Ｓｉ或Ｇｅ的互補金屬氧化物半導體（ＣＭＯＳ）自對準閘極邊緣（ＳＡＧＥ）整合
TWI721115B (zh) 用以抑制摻雜原子擴散的源極／汲極摻雜擴散屏障
CN107924944A (zh) 磷化铝铟子鳍状物锗沟道晶体管

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 28/06/2013, OBSERVADAS AS CONDICOES LEGAIS.