TWI529531B - 訊號處理電路 - Google Patents

訊號處理電路 Download PDF

Info

Publication number
TWI529531B
TWI529531B TW100147394A TW100147394A TWI529531B TW I529531 B TWI529531 B TW I529531B TW 100147394 A TW100147394 A TW 100147394A TW 100147394 A TW100147394 A TW 100147394A TW I529531 B TWI529531 B TW I529531B
Authority
TW
Taiwan
Prior art keywords
transistor
data
oxide semiconductor
memory device
film
Prior art date
Application number
TW100147394A
Other languages
English (en)
Other versions
TW201248408A (en
Inventor
黑川義元
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201248408A publication Critical patent/TW201248408A/zh
Application granted granted Critical
Publication of TWI529531B publication Critical patent/TWI529531B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

訊號處理電路
本發明關於包括非揮發性半導體記憶體裝置之訊號處理電路。
諸如中央處理單元(CPU)之訊號處理電路依據其應用而具有各種組態，但通常配置各種半導體記憶體裝置(以下簡稱為記憶體裝置)，諸如暫存器及快取記憶體以及用於儲存資料或指令之主記憶體裝置。此外，快取記憶體係配置於CPU中以便位於算術單元與主記憶體裝置之間而減少對於主記憶體裝置之低速存取並加速算術處理。
需要的是諸如快取記憶體之記憶體裝置以較主記憶體裝置更高速度執行資料寫入。因此，通常正反器用作暫存器及SRAM等用作快取記憶體。此外，專利文獻1揭露一種結構，其中諸如SRAM之揮發性記憶體及非揮發性記憶體組合用作快取記憶體。
[參考文獻]
[專利文獻1]日本公開專利申請案No.H7-121444
SRAM具有一種結構，其中p通道電晶體及n通道電晶體於施加高位準電源電位之節點與施加低位準電源電位 之節點之間串聯連接。p通道電晶體及n通道電晶體操作使得當p通道電晶體及n通道電晶體之一開啟時，其另一者則關閉。因此，施加高位準電源電位之節點與施加低位準電源電位之節點之間之電流理想地為零。然而，實際上微量關閉狀態電流於關閉狀態電晶體中流動；因此，節點之間之電流不為零。因而，甚至在其中未執行資料寫入之保持狀態，SRAM中造成電力消耗。
儘管依據電晶體之尺寸，例如當使用塊矽形成串聯連接之p通道電晶體及n通道電晶體時，在節點之間之電壓為約3 V之狀況下，於室溫產生約1 pA之關閉狀態電流。於一般SRAM中配置串聯連接之二對p通道電晶體及n通道電晶體，因而產生約2 pA之關閉電流。若快取記憶體包括約107記憶體元件，整個快取記憶體之關閉狀態電流為20 μA。隨著配置快取記憶體之IC晶片的溫度變成更高，電力消耗變成更大，且快取記憶體之關閉狀態電流變成若干毫安培。
為抑制電力消耗，已建議於資料未輸入及輸出期間暫時停止供應電源電位至快取記憶體之方法。當停止供應電源電位時資料抹除之揮發性記憶體裝置用於快取記憶體。因此，在方法中，環繞揮發性記憶體裝置配置非揮發性記憶體裝置，且資料暫時轉移至非揮發性記憶體裝置。然而，由於該等非揮發性記憶體裝置主要係使用磁性元件或鐵電體形成，製造程序複雜。
此外，當CPU中電源長時間停止時，在電源停止之 前，快取記憶體中資料轉移至諸如硬碟或快閃記憶體之外部記憶體裝置，使得資料可免於抹除。然而，從該等外部記憶體裝置將資料回置快取記憶體耗時。因此，使用諸如硬碟或快閃記憶體之外部記憶體裝置備份資料不適於電源短時間停止之狀況，以便減少電力消耗。
鑒於上述問題，本發明之一實施例之目標為提供一種訊號處理電路，其不需複雜製造程序並可抑制電力消耗。尤其，目標為提供一種訊號處理電路，可藉由短時間停止電源而抑制其電力消耗。
為解決上述問題，根據本發明之一實施例之訊號處理電路中所包括之記憶體裝置包括記憶格，每一記憶格包括記憶體元件及充當用於控制記憶體元件中電荷之供應、保留、及釋放之切換元件的電晶體。此外，電晶體於通道形成區域中包括半導體，其帶隙寬於矽及其本質載子密度低於矽。有關該等半導體，例如可使用其帶隙約為矽之兩倍寬之氧化物半導體、碳化矽、氮化鎵等。包括半導體之電晶體可具有較包括諸如矽或鍺之正常半導體材料之電晶體更低之關閉狀態電流。具有以上結構之電晶體用作切換元件以保留於記憶體元件中流動之電荷，藉此可避免來自記憶體元件之電荷洩漏。
此外，除了記憶體裝置以外，根據本發明之一實施例之訊號處理電路包括與記憶體裝置交換資料之算術單元，及諸如控制單元之各種邏輯電路。記憶體裝置充當緩衝記憶體裝置。
有關記憶體元件，例如可使用電晶體、電容器等。
請注意，藉由減少充當電子供體(供體)之諸如濕氣或氫之雜質及減少缺氧所獲得之高度純化氧化物半導體(純化氧化物半導體)為本質(i型)半導體或實質上本質半導體。因此，包括氧化物半導體之電晶體具有極小關閉狀態電流之特性。具體地，藉由二次離子質譜(SIMS)測量之高度純化氧化物半導體中氫之濃度為小於5×1018/cm3或更低，較佳地小於或等於5×1017/cm3，更佳地小於或等於1×1016/cm3。此外，可藉由霍爾效應測量而測量之氧化物半導體之載子密度為小於1×1014/cm3，較佳地小於1×1012/cm3，更佳地小於1×1011/cm3。此外，氧化物半導體之帶隙為大於或等於2 eV，較佳地大於或等於2.5 eV，更佳地大於或等於3 eV。基於使用氧化物半導體膜，其係藉由充分減少諸如濕氣或氫之雜質濃度而高度純化，可減少電晶體之關閉狀態電流。
此處說明氧化物半導體膜中氫之濃度分析。半導體膜中氫之濃度係藉由SIMS測量。原則上已知藉由SIMS而獲得樣本之表面附近或使用不同材料形成之堆疊膜之間之介面附近的精確資料是困難的。因而，若藉由SIMS分析沿厚度方向之膜的氫濃度分佈，可獲得膜之區域中之平均值，其中值未大幅改變並幾乎為相同值，並採用作為氫濃度。此外，若膜之厚度小，因彼此鄰近之膜的氫濃度影響，無法發現可獲得幾乎相同值之區域。在此狀況下，膜之區域中氫濃度之最大值或最小值被採用作為膜之氫濃度。 此外，若膜之區域中不存在具有最大值之山形峰值或具有最小值之谷形峰值，則轉折點之值被採用作為氫濃度。
各種實驗可實際上證實包括高度純化氧化物半導體膜作為作用層之電晶體的關閉狀態電流為低。例如，甚至基於具1×106 μm之通道寬度及10 μm之通道長度的元件，在源極端子與汲極端子之間1 V至10 V之電壓(汲極電壓)範圍內，關閉狀態電流可小於或等於半導體參數分析儀之測量限制，即小於或等於1×10-13 A。在此狀況下，可發現相應於藉由關閉電流除以電晶體之通道寬度所獲得值之關閉電流密度小於或等於100 zA/μm。
請注意，氧化物半導體較佳地包含至少銦(In)或鋅(Zn)。尤其，較佳地包含In及Zn。有關用於減少包括氧化物之電晶體之電特性變化的穩定劑，較佳地額外包括鎵(Ga)。較佳地包含錫(Sn)作為穩定劑。較佳地包含鉿(Hf)作為穩定劑。較佳地包含鋁(Al)作為穩定劑。
有關另一穩定劑，可包含一或複數種鑭系元素，諸如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)。
有關氧化物半導體，可使用例如氧化銦、氧化錫、氧化鋅；二成分金屬氧化物，諸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、或In-Ga基氧化物；三成分金 屬氧化物，諸如In-Ga-Zn基氧化物(亦稱為IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、或In-Lu-Zn基氧化物；四成分金屬氧化物，諸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物、或In-Hf-Al-Zn基氧化物。以上氧化物半導體可包含矽。
請注意，例如In-Ga-Zn基氧化物表示包含In、Ga、及Zn之氧化物，且對於In、Ga、及Zn之比例並無限制。此外，In-Ga-Zn基氧化物可包含In、Ga、及Zn以外之金屬元素。請注意，當無電場時，In-Ga-Zn基氧化物具有充分高電阻，因而可充分減少關閉狀態電流。此外，亦具有高場效移動性，In-Ga-Zn基氧化物適用於訊號處理電路中之半導體材料。
將具有以上結構之記憶體元件應用至諸如訊號處理電路中所包括之緩衝記憶體裝置的記憶體裝置，使其可避免記憶體裝置中資料因電源停止而被抹除。因此，甚至在訊號處理電路或訊號處理電路中所包括之一或複數邏輯電路中電源可短時間停止。因此，可提供可抑制電力消耗之訊 號處理電路，及用於驅動可抑制電力消耗之訊號處理電路的方法。
以下，將參照附圖詳細說明本發明之實施例及範例。然而，本發明不侷限於下列說明，且熟悉本技藝之人士易於理解可各種改變模式及細節而未偏離本發明之範圍及精神。因此，本發明不應解譯為侷限於以下實施例及範例之說明。
本發明之訊號處理電路於其分類包括積體電路，諸如包括微處理器、影像處理電路、數位訊號處理器(DSP)、或微控制器之大型積體電路(LSI)。
(實施例1)
根據本發明之一實施例之訊號處理電路包括至少控制單元、一或複數算術單元、及一或複數緩衝記憶體裝置。圖1A描繪根據本發明之一實施例之訊號處理電路100之一範例。圖1A中所描繪之訊號處理電路100包括控制單元101、算術單元102、緩衝記憶體裝置103、及主記憶體裝置104。
控制單元101為一種電路，其控制訊號處理電路100中所包括之算術單元102、緩衝記憶體裝置103、及主記憶體裝置104之作業。算術單元102為一種邏輯電路，其執行諸如邏輯作業之算術作業、四算術作業等。緩衝記憶 體裝置103具有於算術單元102中算術作業時暫時儲存資料之功能，及/或暫時儲存藉由控制單元101實施之指令之功能。
主記憶體裝置104可儲存藉由控制單元101實施之指令，及/或可儲存從算術單元102輸出之資料。請注意，在圖1A中，描繪主記憶體裝置104配置於訊號處理電路100中作為其一部分之結構，但主記憶體裝置104可配置於訊號處理電路100外部。
緩衝記憶體裝置103係配置於算術單元102與主記憶體裝置104之間或控制單元101與主記憶體裝置104之間，使得可減少針對主記憶體裝置104之低速存取，且諸如算術處理之訊號處理的速度可更高。
複數記憶格係配置於緩衝記憶體裝置103中，且每一記憶格包括記憶體元件，及其關閉狀態電流或洩漏電流極低並用於控制記憶體元件中電荷保留之電晶體。
圖1B為電路圖，描繪緩衝記憶體裝置103中所包括之記憶格結構，作為範例。在圖1B中所示之電路圖中，記憶格105包括記憶體元件106及充當切換元件之電晶體107。諸如電容器或電晶體之半導體元件可用於記憶體元件106。在記憶體元件106中，電荷係累積於電容器中，或閘極電容係形成於電晶體之閘極電極與作用層之間，藉此儲存資料。
充當切換元件之電晶體107控制電荷供應至記憶體元件106、電荷從記憶體元件106釋放、及電荷保留於記憶 體元件106中。
請注意，記憶格105可視需要而進一步包括另一電路元件，諸如電晶體、二極體、電阻器、或電感器。
在本發明之一實施例中，充當切換元件之電晶體107的通道形成區域包括半導體材料，其帶隙寬於矽半導體及其本質載子密度低於矽。當通道形成區域中包括具有該等特性之半導體材料時，可達成具極低關閉狀態電流或極低洩漏電流之電晶體107。
資料保留時間之長度取決於經由電晶體107而累積於記憶體元件106中之電荷的洩漏量。因此，使用具有以上結構作為切換元件以保留記憶體元件106中所累積之電荷的電晶體107，使其可避免電荷從記憶體元件106洩漏，並確保長資料保留時間。
除非另有說明，在n通道電晶體之狀況下，本說明書中關閉狀態電流為當汲極電極之電位高於源極電極及閘極電極之電位，同時當參考電位為源極電極之電位，閘極電極之電位小於或等於零時，於源極電極與汲極電極之間流動之電流。另一方面，在本說明書中，在p通道電晶體之狀況下，關閉狀態電流為當汲極電極之電位低於源極電極或閘極電極之電位，同時當參考電位為源極電極之電位，閘極電極之電位大於或等於零時，於源極電極與汲極電極之間流動之電流。此外，洩漏電流為於源極電極與閘極電極之間或於汲極電極與閘極電極之間流經絕緣膜之電流。
有關其帶隙寬於矽半導體及其本質載子密度低於矽之 半導體材料之一範例，可使用諸如碳化矽(SiC)或氮化鎵(GaN)之化合物半導體、以諸如氧化鋅(ZnO)之金屬氧化物形成之氧化物半導體等。在以上各項之中，因為氧化物半導體可藉由濺鍍法、濕法等形成，氧化物半導體具有高量產性之優點。此外，不同於碳化矽或氮化鎵，氧化物半導體可於室溫形成，因而氧化物半導體可於玻璃基板或使用半導體元件之積體電路上形成。此外，可使用更大基板。因此，在具寬帶隙之半導體之中，氧化物半導體尤其具有高量產性之優點。此外，若將獲得具高結晶性之氧化物半導體以改進電晶體之屬性(例如場效移動性)，可藉由250℃至800℃之熱處理而輕易獲得具結晶性之氧化物半導體。
在下列說明中，提供具以上優點之氧化物半導體用作電晶體107之半導體膜的範例。
請注意，在圖1B中，電晶體107於作用層之一側具有閘極電極。當電晶體107具有其間配置作用層之閘極電極對時，用於控制切換之訊號供應至閘極電極之一，且閘極電極之另一者可處於浮動狀態(即電絕緣)或電位可供應至閘極電極之另一者。在後者之狀況下，具相同位準之電位可施加於電極對，或諸如接地電位之固定電位可僅施加於閘極電極之另一者。藉由控制施加於閘極電極之另一者的電位位準，可控制電晶體107之閾值電壓。
儘管圖1B描繪記憶格105包括充當切換元件之一電晶體107的結構之一實施例，本發明不侷限於此結構。在 本發明之一實施例中，只要充當切換元件之一電晶體配置於每一記憶格中便可接受，且該電晶體之數量可為二或更多。若記憶格105包括充當切換元件之複數電晶體，複數電晶體可相互並聯、串聯連接，或並聯連接及串聯連接之組合。
請注意，在本說明書中，電晶體相互串聯連接之狀態表示，例如僅第一電晶體之第一端子及第二端子之一連接至僅第二電晶體之第一端子及第二端子之一的狀態。此外，電晶體相互並聯連接之狀態表示，第一電晶體之第一端子連接至第二電晶體之第一端子，且第一電晶體之第二端子連接至第二電晶體之第二端子的狀態。
其次，圖1C中描繪圖1B中所描繪之電晶體107之截面圖範例。
圖1C中電晶體107於具有絕緣表面之基板110之上包括閘極電極111；閘極電極111上之絕緣膜112；氧化物半導體膜113，其充當作用層並與閘極電極111重疊且絕緣膜112配置於其間；及氧化物半導體膜113上之源極電極114及汲極電極115。在圖1C中，絕緣膜116係形成於氧化物半導體膜113、源極電極114、及汲極電極115之上。可包括絕緣膜116作為電晶體107之組件。
請注意，儘管圖1C描繪電晶體107具有單閘極結構之狀況，電晶體107可具有多閘極結構，其中包括複數電連接之閘極電極，使得包括複數通道形成區域。
甚至當供應至緩衝記憶體裝置103之電源電壓停止時 ，包括上述記憶格之緩衝記憶體裝置103可保留資料。因此，可停止供應至整個訊號處理電路100之電源電壓，以抑制電力消耗。另一方面，可停止供應至緩衝記憶體裝置103之電源電壓，以抑制電力消耗。
此外，如同停止供應至緩衝記憶體裝置103之電源電壓，亦可停止供應至與緩衝記憶體裝置103交換資料之控制單元101或算術單元102之電源電壓。例如，當算術單元102及緩衝記憶體裝置103未操作時，可停止供應至算術單元102及緩衝記憶體裝置103之電源電壓。
圖2A至2C及圖3A至3D描繪記憶格105之結構的特定範例。
請注意，本說明書中「連接」用詞係指電連接，並相應於可供應或傳輸電流、電位、或電壓之狀態。因此，連接狀態不僅為直接連接之狀態，亦為經由諸如佈線、電阻器、二極體、或電晶體之電路元件而可供應或傳輸電流、電位、或電壓之間接連接之狀態。
此外，甚至當電路圖中不同組件相互連接時，實際上存在一種狀況其中一導電膜具有複數組件之功能，諸如部分佈線充當電極之狀況。「連接」用詞亦表示一導電膜具有複數組件之功能之狀況。
電晶體中所包括之「源極電極」及「汲極電極」之名稱依據電晶體之極性或施加於各電極之電位位準而相互交換。通常，在n通道電晶體中，被施加較低電位之電極稱為源極電極，及被施加較高電位之電極稱為汲極電極。此 外，在p通道電晶體中，被施加較低電位之電極稱為汲極電極，及被施加較高電位之電極稱為源極電極。以下，源極電極及汲極電極之一將稱為第一端子，及另一者稱為第二端子。
圖2A中所描繪之記憶格105包括充當切換元件之電晶體107及充當記憶體元件之電容器120。電晶體107之閘極電極連接至字線WL。電晶體107之第一端子連接至資料線DL及其第二端子連接至電容器120之一電極。電容器120之另一電極連接至被供應諸如接地電位之固定電位的節點。
在圖2A中所描繪之記憶格105中，電晶體107於資料寫入時開啟，使得包括資料之訊號的電位從資料線DL經由電晶體107而供應至電容器120之一電極。根據訊號之電位而控制電容器120中所累積之電荷量，使得資料寫入至電容器120。
接著，電晶體107於資料保留時關閉，使得電荷保留於電容器120中。如以上說明，電晶體107具有極低關閉狀態電流或極低洩漏電流之特性。因此，電容器120中所累積之電荷難以洩漏，因而，相較於諸如矽之半導體材料用於電晶體107之狀況，資料可長時間保留。
在資料讀取時，電晶體107開啟，使得電容器120中所累積之電荷經由資料線DL而被取出。讀取電荷量差異，藉此可讀取資料。
圖2B中所描繪之記憶格105包括充當切換元件之電 晶體107、及充當記憶體元件之電晶體121及電容器122。電晶體107之閘極電極連接至第一字線WLa。電晶體107之第一端子連接至第一資料線DLa及其第二端子連接至電晶體121之閘極電極。電晶體121之第一端子連接至第二資料線DLb，及其第二端子連接至被施加預定電位之節點。電容器122包括一對電極，其一電極連接至電晶體121之閘極電極，及其另一者連接至第二字線WLb。
在圖2B中所描繪之記憶格105中，電晶體107於資料寫入時開啟，使得包括資料之訊號的電位從第一資料線DLa經由電晶體107而供應至電晶體121之閘極電極。根據訊號之電位控制電晶體121之閘極電容及電容器122中所累積之電荷量，使得資料被寫入至電晶體121及電容器122。
當資料保留時，電晶體107關閉，使得電晶體121及電容器122之閘極電容中所累積之電荷保留。如以上說明，電晶體107具有極低關閉狀態電流或極低洩漏電流之特性。因此，累積之電荷難以洩漏，因而，相較於諸如矽之半導體材料用於電晶體107之狀況，資料可長時間保留。
在資料讀取時，第二字線WLb之電位改變。根據電荷守恆之原理，電容器122中所包括之電極對之間之電位差異保持，因而，第二字線WLb之電位中的改變被供應於電晶體121之閘極電極。電晶體121之閾值電壓依據電晶體121之閘極電容中所累積之電荷量而改變。因此，從電晶體121之汲極電流量，其係經由改變電晶體121之閘 極電極之電位而予獲得，讀取累積之電荷量中差異，使得可讀取資料。
請注意，氧化物半導體膜可用於充當記憶體元件之電晶體121的作用層。另一方面，對電晶體121之作用層而言，除了半導體以外，可使用任何下列半導體：非結晶矽、微晶矽、多晶矽、單晶矽、非結晶鍺、微晶鍺、多晶鍺、單晶鍺等。將氧化物半導體膜用於記憶格105中所有電晶體之作用層，使其可簡化製造程序。此外，例如使用諸如多晶矽或單晶矽之半導體材料，其提供較氧化物半導體更高移動性，形成充當記憶體元件之電晶體121的作用層，藉此可以高速從記憶格105讀取資料。
圖2C中所描繪之記憶格105與圖2B中所描繪之記憶格105不同，其中一資料線DL具有第一資料線DLa及第二資料線DLb之功能。具體地，圖2C中所描繪之記憶格105包括充當切換元件之電晶體107，及充當記憶體元件之電晶體123及電容器124。電晶體107之閘極電極連接至第一字線WLa。電晶體107之第一端子連接至資料線DL，及其第二端子連接至電晶體123之閘極電極。電晶體123之第一端子連接至資料線DL，及其第二端子連接至被施加預定電位之節點。電容器124包括電極對，其中一電極連接至電晶體123之閘極電極，及其另一者連接至第二字線WLb。
諸如資料寫入、保留、及讀取之作業可於圖2C中所描繪之記憶格105中以類似於圖2B中所描繪之記憶格 105中之方式執行。
此外，氧化物半導體膜可用於充當記憶體元件之電晶體123的作用層。另一方面，對於電晶體123之作用層而言，除了氧化物半導體以外，可使用任何下列半導體：非結晶矽、微晶矽、多晶矽、單晶矽、非結晶鍺、微晶鍺、多晶鍺、單晶鍺等。將氧化物半導體膜用於記憶格105中所有電晶體之作用層，使其可簡化製造程序。此外，例如使用諸如多晶矽或單晶矽之半導體材料，其提供較氧化物半導體更高移動性，形成充當記憶體元件之電晶體123的作用層，藉此可以高速從記憶格105讀取資料。
圖3A中所描繪之記憶格105包括充當切換元件之電晶體107及充當記憶體元件之電晶體125。電晶體125包括其間配置作用層之一對閘極電極。閘極電極對之一充當第一閘極電極及其另一者充當第二閘極電極。
電晶體107之閘極電極連接至第一字線WLa。電晶體107之第一端子連接至第一資料線DLa及其第二端子連接至電晶體125之第一閘極電極。電晶體125之第二閘極電極連接至第二字線WLb。電晶體125之第一端子連接至第二資料線DLb，及其第二端子連接至被施加預定電位之節點。
在圖3A中所描繪之記憶格105中，電晶體107於資料寫入時開啟，使得包括資料之訊號之電位從第一資料線DLa經由電晶體107而供應於電晶體125之第一閘極電極。根據訊號之電位控制電晶體125之閘極電容中所累積之 電荷量，使得資料被寫入至電晶體125。
當資料保留時，電晶體107關閉，使得電晶體125之閘極電容中所累積之電荷保留。如以上說明，電晶體107具有極低關閉狀態電流或極低洩漏電流之特性。因此，累積之電荷難以洩漏，因而，相較於諸如矽之半導體材料用於電晶體107之狀況，資料可長時間保留。
於資料讀取時，第二字線WLb之電位改變以改變電晶體125之第二閘極電極之電位。依據電晶體125之閘極電容中所累積之電荷量而改變電晶體125之閾值電壓。因此，從電晶體125之汲極電流量，其係經由改變電晶體125之第二閘極電極之電位而予獲得，讀取累積之電荷量中的差異，結果可讀取資料。
請注意，氧化物半導體膜可用於充當記憶體元件之電晶體125的作用層。另一方面，對於電晶體125之作用層而言，除了氧化物半導體以外，可使用任何下列半導體：非結晶矽、微晶矽、多晶矽、單晶矽、非結晶鍺、微晶鍺、多晶鍺、單晶鍺等。將氧化物半導體膜用於記憶格105中所有電晶體之作用層，使其可簡化製造程序。此外，例如使用諸如多晶矽或單晶矽之半導體材料，其提供較氧化物半導體更高移動性，形成充當記憶體元件之電晶體125的作用層，藉此可以高速從記憶格105讀取資料。
圖3B中所描繪之記憶格105包括充當切換元件之電晶體107、充當記憶體元件之電晶體126、及充當切換元件用於控制資料讀取之電晶體127。電晶體107之閘極電 極連接至第一字線WLa。電晶體107之第一端子連接至第一資料線DLa及其第二端子連接至電晶體126之閘極電極。電晶體126之第一端子連接至電晶體127之第二端子，及電晶體126之第二端子連接至被施加預定電位之節點。電晶體127之第一端子連接至第二資料線DLb。電晶體127之閘極電極連接至第二字線WLb。
在圖3B中所描繪之記憶格105中，電晶體107於資料寫入時開啟，使得包括資料之訊號之電位從第一資料線DLa經由電晶體107而供應至電晶體126之閘極電極。根據訊號之電位控制電晶體126之閘極電容中所累積之電荷量，使得資料被寫入至電晶體126。
當資料保留時，電晶體107關閉，使得電晶體126之閘極電容中所累積之電荷保留。如以上說明，電晶體107具有極低關閉狀態電流或極低洩漏電流之特性。因此，累積之電荷難以洩漏，因而，相較於使用諸如矽之半導體材料之狀況，資料可長時間保留。
於資料讀取時，第二字線WLb之電位改變，使得電晶體127開啟。當電晶體127開啟時，具有相應於其閘極電容中所累積之電荷量的汲極電流量流經電晶體126。因此，從電晶體126之汲極電流量讀取累積之電荷量中的差異，使得可讀取資料。
請注意，氧化物半導體膜可用於電晶體126或電晶體127之作用層。另一方面，對於電晶體126或電晶體127之作用層而言，除了氧化物半導體以外，可使用任何下列 半導體：非結晶矽、微晶矽、多晶矽、單晶矽、非結晶鍺、微晶鍺、多晶鍺、單晶鍺等。將氧化物半導體膜用於記憶格105中所有電晶體之作用層，使其可簡化製造程序。此外，例如使用諸如多晶矽或單晶矽之半導體材料，其提供較氧化物半導體更高移動性，形成電晶體126或電晶體127之作用層，使得可以高速從記憶格105讀取資料。
圖3C中所描繪之記憶格105與圖3B中所描繪之記憶格105不同，其中一字線WL具有第一字線WLa及第二字線WLb之功能。具體地，圖3C中所描繪之記憶格105包括充當切換元件之電晶體107、充當記憶體元件之電晶體128、及充當切換元件用於控制資料讀取之電晶體129。電晶體129具有與電晶體128不同極性。電晶體107之閘極電極連接至字線WL。電晶體107之第一端子連接至第一資料線DLa，及其第二端子連接至電晶體128之閘極電極。電晶體128之第一端子連接至電晶體129之第二端子，及其第二端子連接至被施加預定電位之節點。電晶體129之第一端子連接至第二資料線DLb。電晶體129之閘極電極連接至字線WL。
諸如資料寫入、保留、及讀取之作業可於圖3C中所描繪之記憶格105中以類似於圖3B中所描繪之記憶格105中之方式執行。
請注意，氧化物半導體膜可用於電晶體128之作用層。另一方面，對於電晶體128之作用層而言，除了氧化物半導體以外，可使用任何下列半導體：非結晶矽、微晶矽 、多晶矽、單晶矽、非結晶鍺、微晶鍺、多晶鍺、單晶鍺等。此外，例如使用諸如多晶矽或單晶矽之半導體材料，其提供較氧化物半導體更高移動性，形成電晶體128之作用層，使得可以高速從記憶格105讀取資料。
圖3D中所描繪之記憶格105包括充當切換元件之電晶體107、充當記憶體元件之電晶體130、及用於控制資料讀取之二極體131。電晶體107之閘極電極連接至字線WL。電晶體107之第一端子連接至第一資料線DLa及其第二端子連接至電晶體130之閘極電極。電晶體130之第一端子連接至二極體131之陰極，及其第二端子連接至被施加預定電位之節點。二極體131之陽極連接至第二資料線DLb。
在圖3D中所描繪之記憶格105中，電晶體107於資料寫入時開啟，使得包括資料之訊號之電位從第一資料線DLa經由電晶體107供應至電晶體130之閘極電極。根據訊號之電位控制電晶體130之閘極電容中所累積之電荷量，使得資料被寫入至電晶體130。請注意，於資料寫入時，第二資料線DLb之電位保持為等於或低於預定電位。
接著，於資料保留時，電晶體107關閉。第二資料線DLb之電位於資料保留時亦保持為等於或低於預定電位。因而，電晶體130之閘極電容中所累積之電荷保留。如以上說明，電晶體107具有極低關閉狀態電流或極低洩漏電流之特性。因此，累積之電荷難以洩漏，因而，相較於諸如矽之半導體材料用於電晶體107之狀況，資料可長時間 保留。
於資料讀取時，第二資料線DLb之電位設定為高於預定電位。依據電晶體130之閘極電容中所累積之電荷量而改變電晶體130之閾值電壓。因此，從電晶體130之汲極電流量讀取累積之電荷量中的差異，其係經由改變電晶體130之閘極電極之電位而予獲得，使得可讀取資料。
請注意，氧化物半導體膜可用於充當記憶體元件之電晶體130之作用層。另一方面，對電晶體130之作用層而言，除了氧化物半導體以外，可使用任何下列半導體：非結晶矽、微晶矽、多晶矽、單晶矽、非結晶鍺、微晶鍺、多晶鍺、單晶鍺等。將氧化物半導體膜用於記憶格105中所有電晶體之作用層，使其可簡化製造程序。此外，例如使用諸如多晶矽或單晶矽之半導體材料，其提供較氧化物半導體更高移動性，形成充當記憶體元件之電晶體130之作用層，使得可以高速從記憶格105讀取資料。
接著，說明包括複數記憶格之記憶體裝置的結構及用於驅動記憶體裝置之方法範例。
圖4為包括圖2C中所描繪之複數記憶格105之格陣列200的電路圖範例。不同於圖2C，圖4描繪電晶體123為p通道電晶體的電路圖範例。
在圖4中所描繪之格陣列200中，配置各種佈線，諸如複數第一字線WLa、複數資料線DL、複數第二字線WLb、及複數源極線SL，且來自驅動器電路之訊號或電位經由佈線而供應至每一記憶格105。源極線SL連接至 電晶體123之第二端子。
請注意，藉由記憶格105之數量及記憶格105之配置，可決定佈線之數量。具體地，在圖4中所描繪之格陣列200的狀況下，記憶格105係以y列及x行矩陣配置，且第一字線WLa1至WLay、第二字線WLb1至WLby、源極線SL1至SLy、及資料線DL1至DLx係以格陣列200配置。
其次，參照圖5中時序圖說明圖4中所描繪之格陣列200的作業。請注意，圖5描繪於第一列及第一行中記憶格105、第一列及第x行中記憶格105、第y列及第一行中記憶格105、及第y列及第x行中記憶格105上執行資料寫入、保留、及讀取。圖5描繪電晶體123為p通道電晶體之狀況。
請注意，圖5中時序圖之陰影區表示電位為高位準電位或低位準電位之期間。
首先，說明資料寫入時期Ta中格陣列200之作業。
資料係一列一列寫入。在圖5中，資料寫入至第一列及第一行中記憶格及第一列及第x行中記憶格，接著，資料寫入至第y列及第一行中記憶格及第y列及第x行中記憶格。
首先，選擇寫入資料之第一列中記憶格105中之第一字線WLa1及第二字線WLb1。具體地，在圖5中，高位準電位VH施加於第一字線WLa1，及接地電位GND施加於第一字線WLa2至WLay。因而，僅閘極電極連接至第 一字線WLa1之電晶體107選擇性開啟。此外，接地電位GND施加於第二字線WLb1，及高位準電位VDD施加於另一第二字線WLb2至WLby。
在選擇第一字線WLa1及第二字線WLb1期間，包括資料之訊號的電位施加於資料線DL1及DLx。不用說，供應至資料線DL1及DLx之電位位準依據資料之內容而改變。圖5描繪高位準電位VDD施加於資料線DL1及接地電位GND施加於資料線DLx之狀況。施加於資料線DL1及DLx之電位經由開啟之電晶體107而施加於電容器124之一電極及電晶體123之閘極電極。當電容器124之一電極及電晶體123之閘極電極相互連接之節點稱為節點FG時，根據訊號之電位控制節點FG中所累積之電荷量，使得資料被寫入至第一列及第一行中記憶格105及第一列及第x行中記憶格105。
接著，接地電位GND施加於第一字線WLa1，及閘極電極連接至第一字線WLa1之電晶體107關閉。
接著，選擇寫入資料之第y列中記憶格105中之第一字線WLay及第二字線WLby。具體地，在圖5中，高位準電位VH施加於第一字線WLay，及接地電位GND施加於第一字線WLa1至WLa(y-l)。因而，僅閘極電極連接至第一字線WLay之電晶體107選擇性開啟。接地電位GND施加於第二字線WLby，及高位準電位VDD施加於第二字線WLb1至WLb(y-l)。
在選擇第一字線WLay及第二字線WLby期間，包括 資料之訊號的電位施加於資料線DL1及DLx。圖5描繪接地電位GND施加於資料線DL1及高位準電位VDD施加於資料線DLx之狀況。施加於資料線DL1及DLx之電位經由開啟之電晶體107而施加於電容器124之一電極及電晶體123之閘極電極。根據訊號之電位控制節點FG中所累積之電荷量，使得資料被寫入至第y列及第一行中記憶格105及第y列及第x行中記憶格105。
請注意，在寫入時期Ta中，接地電位GND施加於所有源極線SL。基於以上結構，若接地電位GND施加於節點FG，可抑制資料線DL及源極線SL中電流之產生。
為避免錯誤資料寫入至記憶格105，較佳地於第一字線WLa及第二字線WLb之選擇時期終止之後，終止包括資料之訊號的電位輸入至資料線DL之時期。
接著，說明資料保留時期Ts中格陣列200之作業。
在保留時期Ts中，電晶體107關閉之電位，具體地接地電位GND施加於所有第一字線WLa。在本發明之一實施例中，如以上說明，電晶體107具有極低關閉狀態電流。當電晶體107之關閉狀態電流低時，節點FG中所累積之電荷不太可能洩漏；因而，資料可長時間保留。
接著，說明資料讀取時期Tr中格陣列200之作業。
首先，選擇執行讀取之第一列中記憶格105中的第二字線WLb1。具體地，在圖5中，接地電位GND施加於第二字線WLb1，及高位準電位VDD施加於第二字線WLb2至WLby。在讀取時期Tr中，藉由接地電位GND之應用 而未選擇所有第一字線WLa。在選擇第二字線WLb1之時期中，高位準電位VR施加於所有源極線SL。請注意，電位VR為等於電位VDD，或低於電位VDD及高於接地電位GND。
電晶體123之源極電極與汲極電極之間電阻取決於節點FG中所累積之電荷量。因而，依據節點FG中所累積之電荷量的電位施加於資料線DL1及DLx。接著，藉由從電位讀取電荷量中差異，可從第一列及第一行中記憶格105及第一列及第x行中記憶格105讀取資料。
接著，選擇讀取資料之第y列中記憶格105中的第二字線WLby。具體地，在圖5中，接地電位GND施加於第二字線WLby，及高位準電位VDD施加於第二字線WLb1至WLb(y-l)。如以上說明，在讀取時期Tr中，藉由接地電位GND之應用而未選擇所有第一字線WLa。在選擇第二字線WLby期間，高位準電位VR施加於所有源極線SL。
電晶體123之源極電極與汲極電極之間電阻取決於節點FG中所累積之電荷量。因而，依據節點FG中所累積之電荷量的電位施加於資料線DL1及DLx。接著，藉由從電位讀取電荷量中差異，可從第y列及第一行中記憶格105及第y列及第x行中記憶格105讀取資料。
請注意，讀取電路連接至每一資料線DL之末端，及從讀取電路輸出之訊號包括實際上從格陣列200讀取之資料。
接著，說明包括複數記憶格之記憶體裝置之結構及用於驅動記憶體裝置之方法的不同範例。
圖6為包括圖2A中所描繪之複數記憶格105之格陣列300的電路圖範例。
在圖6中所描繪之格陣列300中，配置各種佈線，諸如複數字線WL、複數資料線DL、及複數源極線SL，且來自驅動器電路之訊號或電位經由佈線而供應至每一記憶格105。源極線SL連接至電容器120之另一電極並供應予接地電位。
請注意，藉由記憶格105之數量及記憶格105之配置，可決定佈線之數量。具體地，在圖6中所描繪之格陣列300的狀況下，記憶格係以y列及x行矩陣配置，且字線WL1至WLy、資料線DL1至DLx、源極線SL1至SLy係以格陣列300配置。
其次，說明圖6中所描繪之格陣列300的作業。
首先，說明資料寫入時期中格陣列300之作業。在寫入時期中，當具脈衝之訊號輸入至字線WL1時，脈衝之電位，具體地高位準電位，施加於連接至字線WL1之電晶體107之閘極電極。因而，閘極電極連接至字線WL1之所有電晶體107開啟。
接著，包括資料之訊號輸入至資料線DL1至DLx。不用說，輸入至資料線DL1至DLx之訊號的電位位準依據資料之內容而改變。輸入至資料線DL1至DLx之電位經由開啟之電晶體107而各施加至電容器120之一電極。 根據訊號之電位控制電容器120中所累積之量，使得資料被寫入電容器120。
當具脈衝之訊號輸入至寫入字線WL1結束時，閘極電極連接至寫入字線WL1之所有電晶體107關閉。具脈衝之訊號連續輸入至字線WL2至WLy，且在包括字線WL2至WLy之記憶格105中重複以上作業。
接著，說明資料保留時期中格陣列300之作業。在保留時期中，具電晶體107關閉之位準的電位，具體地低位準電位，施加於所有字線WL1至WLy。在本發明之一實施例中，如以上說明，電晶體107之關閉狀態電流極低。當電晶體107之關閉狀態電流為低時，電容器120中所累積之電荷不太可能洩漏；因而，資料可長時間保留。
接著，說明資料讀取時期中格陣列300之作業。在資料讀取時期中，具脈衝之訊號以類似於資料寫入時期之方式相繼輸入至字線WL1至WLy。當脈衝之電位，具體地高位準電位，施加於連接至字線WL1之電晶體107之閘極電極時，連接至字線WL1之電晶體107開啟。
當電晶體107開啟時，電容器120中所累積之電荷經由資料線DL而被取出。藉由從資料線DL之電位讀取電荷量中之差異，可讀取資料。
請注意，讀取電路連接至每一資料線DL之末端，且從讀取電路輸出之訊號包括實際上從記憶體部讀取之資料。
儘管在本實施例中，說明於複數記憶格105中相繼執 行資料寫入、保留、及讀取之驅動方法，本發明不侷限於本結構。僅具指定位址之記憶格105可執行以上作業。
請注意，根據本發明之一實施例之訊號處理電路中所包括之記憶體裝置不侷限於圖4及圖6中所描繪之記憶格105之結構。
請注意，在根據本發明之一實施例之訊號處理電路中所包括之記憶體裝置中，可寫入不同資料，使得已寫入之資料被複寫。因而，不同於習知快閃記憶體，在重寫資料時不需抹除已寫入之資料，此為優點之一。
在一般快閃記憶體之狀況下，電荷累積之浮動閘極被絕緣膜覆蓋並處於絕緣狀態。因此，約20 V之高電壓需施加於記憶體元件以便電荷可使用隧道效應而累積於浮動閘極中。此外，花費長時間執行資料寫入。然而，在根據本發明之一實施例之訊號處理電路中所包括之記憶體裝置中，藉由包括高度純化氧化物半導體膜作為作用層之電晶體，可寫入及讀取資料。因此，記憶體裝置作業需要若干伏特電壓，使得電力消耗可顯著減少。此外，可以較快閃記憶體之狀況更高速度執行資料寫入。
此外，在包括一般快閃記憶體之訊號處理電路中，由於快閃記憶體之作業所需電壓高，通常使用步升電路等提昇施加於快閃記憶體之電壓。然而，由於在根據本發明之一實施例之訊號處理電路中記憶體裝置之作業電壓可降低，可減少電力消耗。因此，訊號處理電路中可減少用於記憶體裝置作業之外部電路的負荷，諸如步升直流-直流轉 換器，使得外部電路之功能擴展，並可體現訊號處理電路之較高性能。此外，可降低記憶體裝置之作業電壓，使得不需要掩蓋由高作業電壓造成之失敗所需之冗餘電路設計；因此，用於訊號處理電路之積體電路的整合程度可增加，並可形成更高性能訊號處理電路。
此外，在本實施例中，儘管說明當使用二進制數位資料時之驅動方法，根據本發明之一實施例之訊號處理電路中所包括之記憶體裝置亦可使用具有三或更多值之多值資料。請注意，在具有三或更多值之多值資料的狀況下，隨著值之數量增加至例如四、五、及六，電荷量之間差異變成更小。因而，若存在微量關閉狀態電流，便難以維持資料之準確度，且保留時期傾向於變短。然而，在根據本發明之一實施例之訊號處理電路中所包括之記憶體裝置中，由於關閉狀態電流顯著減少之電晶體用作切換元件，可抑制因值多工之保留時期的變短。
(實施例2)
將說明記憶體裝置中驅動器電路之特定結構範例。
圖7為記憶體裝置之特定結構的方塊圖範例。請注意，在圖7之方塊圖中，記憶體裝置中電路係根據其功能而分類，並描繪各方塊。然而，其難以根據其功能而完全分類實際電路，且一電路可具有複數功能。
圖7中所描繪之記憶體裝置800包括格陣列801及驅動器電路802。驅動器電路802包括：讀取電路803，其 產生包括從格陣列801讀取之資料的訊號；字線驅動器電路804，其控制第一字線或第二字線之電位；及資料線驅動器電路805，其控制格陣列801中所選擇之記憶格中資料寫入。驅動器電路802額外包括控制讀取電路803之作業的控制電路806、字線驅動器電路804、及資料線驅動器電路805。
在圖7中所描繪之記憶體裝置800中，字線驅動器電路804包括解碼器807、位準移位器808、及緩衝器809。資料線驅動器電路805包括解碼器810、位準移位器811、及選擇器812。
請注意，可使用一基板形成格陣列801、讀取電路803、字線驅動器電路804、資料線驅動器電路805、及控制電路806；其中任何一項可使用與針對其他項之基板不同的基板形成；或所有各項均使用不同基板形成。
若使用不同基板，可使用軟性印刷電路(FPC)等確保以上電路之間之電連接。在此狀況下，部分驅動器電路802可藉由薄膜覆晶(COF)法而連接至FPC。此外，藉由玻璃覆晶(COG)法可確保電連接。
當包括格陣列801之位址(Ax，Ay)的訊號AD作為資料輸入至記憶體裝置800時，控制電路806分別傳輸有關位址中行方向之資料的Ax及有關位址中列方向之資料的Ay至資料線驅動器電路805及字線驅動器電路804。此外，控制電路806將包括輸入至記憶體裝置800之資料的訊號資料傳輸至資料線驅動器電路805。
根據供應至控制電路806之訊號RE(讀取啟動)、訊號WE(寫入啟動)等選擇格陣列801中寫入資料之作業及讀取資料之作業。此外，若配置複數格陣列801，用於選擇格陣列801之訊號CE(晶片啟動)可輸入至控制電路806。在此狀況下，於根據訊號CE選擇之格陣列801中執行根據訊號RE或訊號WE選擇之作業。
在格陣列801中，當根據訊號WE而選擇寫入作業時，回應於來自控制電路806之指令，字線驅動器電路804中所包括之解碼器807中產生用於選擇相應於位址Ay之記憶格的訊號。藉由位準移位器808調整訊號之振幅，接著於緩衝器809中處理訊號之波形，且處理之訊號輸入至格陣列801。在資料線驅動器電路805中，回應於來自控制電路806之指令，於解碼器810中所選擇之記憶格之中產生用於選擇相應於位址Ax之記憶格的訊號。藉由位準移位器811調整訊號之振幅，接著處理之訊號輸入至選擇器812。在選擇器812中，根據輸入訊號取樣訊號資料，且取樣之訊號輸入至記憶格相應於位址(Ax，Ay)。
在格陣列801中，當根據訊號RE而選擇讀取作業時，回應於來自控制電路806之指令，字線驅動器電路804中所包括之解碼器807中產生用於選擇相應於位址Ay之記憶格的訊號。藉由位準移位器808調整訊號之振幅，接著於緩衝器809中處理訊號之波形，且處理之訊號輸入至格陣列801。在讀取電路803中，回應於來自控制電路806之指令，於解碼器807中所選擇之記憶格之中產生用 於選擇相應於位址Ax之記憶格的訊號。讀取儲存於相應於位址(Ax，Ay)之記憶格中之資料，並產生包括資料之訊號。
本實施例可藉由與任何以上實施例適當組合而予實施。
(實施例3)
在本實施例中，將說明讀取電路之特定結構範例。
根據寫入至記憶格之資料而決定從格陣列讀取之電位位準。因此，在理想視圖中，當具相同數位值之資料儲存於複數記憶格中時，應從複數記憶格讀取具有相同位準之電位。然而，實際上，充當記憶體元件之電晶體或充當切換元件之電晶體的特性於讀取資料時可於記憶格之中改變。在此狀況下，即使所有將讀取之資料具有相同數位值，實際上讀取之電位改變，使得電位位準可廣泛地分佈。因而，較佳地於驅動器電路中提供讀取電路，其中甚至當從格陣列讀取之電位略為改變，可產生包括更準確資料及具有根據所欲規格處理之振幅及波形的訊號。
圖8描繪讀取電路之電路圖範例。圖8中所描繪之讀取電路包括充當切換元件之電晶體260，用於控制從格陣列讀取之電位Vdata輸入至讀取電路，以及充當電阻器之電晶體261。此外，圖8中讀取電路包括運算放大器262。
具體地，電晶體261之閘極電極連接至電晶體261之 各汲極電極(或汲極區域)。此外，高位準電源電位Vdd施加於閘極電極及汲極電極。此外，電晶體261之源極電極連接至運算放大器262之非反相輸入端子(+)。因此，電晶體261充當連接於施加電源電位Vdd之節點與運算放大器262之非反相輸入端子(+)之間之電阻器。請注意，儘管在圖8中，閘極電極連接至汲極電極之電晶體用作電阻器，本發明之實施例不侷限於此。另一方面，可使用充當電阻器之元件。
充當切換元件之電晶體260根據施加於電晶體260之閘極電極之訊號Sig的電位，而控制電位Vdata供應至電晶體260之源極電極。
例如，當電晶體260開啟時，藉由使用電晶體260及電晶體261之電位Vdata及電源電位Vdd之電阻劃分所獲得之電位，施加於運算放大器262之非反相輸入端子(+)。電源電位Vdd之位準固定；因而，藉由電阻器劃分所獲得之電位位準反映電位Vdata之位準，即讀取資料之數位值。
相比之下，參考電位Vref施加於運算放大器262之反相輸入端子(-)。輸出端子之電位Vout的位準可依據相對於參考電位Vref而施加於非反相輸入端子(+)之電位位準而改變。因而，可獲得間接包括資料之訊號。
請注意，即使具相同值之資料儲存於記憶格中，因記憶格之特性變化而發生讀取電位Vdata之位準波動，使得電位之位準有時可廣泛地分佈。考量節點之電位Vdata的 波動而決定參考電位Vref之位準，以便準確地讀取資料值。
由於圖8描繪使用二進制數位值之狀況下讀取電路之範例，用於讀取資料之一運算放大器用於被施加電位Vdata之每一節點。然而，運算放大器之數量不侷限於此。當使用n值資料(n為2或更大之自然數)時，用於被施加電位Vdata之每一節點的運算放大器數量為(n-1)。
本實施例可藉由與任何以上實施例適當組合而予實施。
(實施例4)
在本實施例中，將說明根據本發明之訊號處理電路之特定實施例。圖9中方塊圖描繪訊號處理電路之結構範例。
訊號處理電路600包括控制單元601、相應於算術單元之算術邏輯單元(ALU)602、資料快取記憶體603、指令快取記憶體604、程式計數器605、指令暫存器606、主記憶體裝置607、及暫存器檔案608。
控制單元601具有解碼及實施輸入指令之功能。ALU 602具有執行各種算術作業之功能，諸如四算術作業及邏輯作業。資料快取記憶體603為緩衝記憶體裝置，其暫時儲存頻繁使用之資料。指令快取記憶體604為緩衝記憶體裝置，其暫時儲存發送至控制單元601之指令(程式)的 頻繁使用之指令。程式計數器605為暫存器，其儲存接著將實施之指令的位址。指令暫存器606為暫存器，其儲存接著將實施之指令。ALU 602中用於算術作業之資料及控制單元601中實施之指令係儲存於主記憶體裝置607中。暫存器檔案608包括包括通用暫存器之複數暫存器，並可儲存從主記憶體裝置607讀出之資料、於ALU 602中算術作業期間獲得之資料、ALU 602中算術作業獲得結果之資料等。
其次，說明訊號處理電路600之作業。
控制單元601從相應於儲存於程式計數器605中接著將實施之指令之位址的指令快取記憶體604之位址讀取指令，並使指令暫存器606儲存指令。當指令未儲存於指令快取記憶體604之相應位址時，控制單元601存取主記憶體裝置607之相應位址，從主記憶體裝置607讀取指令，並使指令暫存器606儲存指令。在此狀況下，指令亦儲存於指令快取記憶體604中。
控制單元601解碼指令暫存器606中所儲存之指令，並實施該指令。具體地，控制單元601根據指令而產生各種訊號以控制ALU 602之作業。
當將實施之指令為算術指令時，控制單元601使ALU 602使用儲存於暫存器檔案608中之資料執行算術作業，並將算術作業之結果儲存於暫存器檔案608中。
當將實施之指令為載入指令時，控制單元601首先存取資料快取記憶體603之相應位址，並檢查相應資料是否 存在於資料快取記憶體603中。當資料存在於資料快取記憶體603中時，相應資料從資料快取記憶體603之相應位址複製至暫存器檔案608。當資料不存在於資料快取記憶體603中時，資料從主記憶體裝置607之相應位址複製至資料快取記憶體603之相應位址，接著資料從資料快取記憶體603之相應位址複製至暫存器檔案608。
當將實施之指令為儲存指令時，控制單元601將暫存器檔案608之資料儲存於資料快取記憶體603之相應位址中。在此狀況下，首先控制單元601存取資料快取記憶體603之相應位址，並檢查相應資料是否可儲存於資料快取記憶體603中。當資料可儲存於資料快取記憶體603中時，資料從暫存器檔案608複製至資料快取記憶體603之相應位址。當資料無法儲存時，便於部分資料快取記憶體603中指配新相應位址，且資料從暫存器檔案608複製至資料快取記憶體603之相應位址。請注意，於資料複製至資料快取記憶體603之後，可立即複製資料至主記憶體裝置607。另一方面，若干項資料可複製至資料快取記憶體603，接著資料項可統合複製至主記憶體裝置607。
接著，在控制單元601實施指令之後，控制單元601再次存取程式計數器605，並重複以上作業其中解碼及實施從指令暫存器606讀出之指令。
在本發明一實施例中，以上實施例中所說明之記憶體裝置施加於資料快取記憶體603及指令快取記憶體604，藉此可避免甚至當電源停止時之資料抹除。因此，於整個 訊號處理電路600中，或於諸如控制單元601或訊號處理電路600中所包括之ALU 602的邏輯電路中，電源甚至可短時間停止。因此，可減少訊號處理電路600之電力消耗。
本實施例可藉由與任何以上實施例適當組合而予實施。
(實施例5)
緩衝記憶體裝置包括各儲存預定資訊量之複數快取行。每一快取行包括稱為資料欄位之記憶體區域、稱為標籤之記憶體區域、及稱為有效位元之記憶體區域。
快取資料為從主記憶體裝置或算術單元發送之資料，儲存於資料欄位中。位址資料為相應於快取資料之位址的資料，儲存於標籤中。有效資料為表示資料欄位中所儲存之快取資料是否有效之資料，儲存於有效位元中。
圖10描繪緩衝記憶體裝置之結構範例。圖10中所描繪之緩衝記憶體裝置包括n快取行，即快取行0至n-1。每一快取行包括標籤、有效位元、及資料欄位。
例如，若供應至訊號處理電路之電源電壓長時間停止，當緩衝記憶體裝置包括揮發性記憶體時，快取行中所儲存之資料具有未定義值。因此，在電源電壓開始供應至訊號處理電路之後，所有快取行之有效位元需為失效。然而，於使有效位元失效之處理期間，控制單元及算術單元需處於備用狀態。因此，在電源電壓開始供應之後，直至訊 號處理電路實際上開始處理訊號之前係耗費時間。
在根據本發明之一實施例之訊號處理電路中，可於記憶體裝置之所有記憶格中同時執行資料寫入。換言之，不需將有效位元之資料寫入每一快取行中，且所有快取行中所包括之有效位元的資料可同時寫入。具體地，基於該結構其中可同時控制記憶格之所有字線WL之電位或所有第一字線WLa之電位，充當切換元件之電晶體開啟同時，及表示失效之數位值的資料寫入至所有記憶格。此外，當充當切換元件之電晶體包括其間配置作用層之一對閘極電極，且一閘極電極連接至字線WL或第一字線WLa時，表示失效之數位值的資料可藉由控制另一閘極電極之電位而同時寫入所有記憶格。
因此，相較於包括資料需寫入每一快取行之記憶體裝置的一般處理電路，於根據本發明之一實施例之訊號處理電路中可縮短用於失效有效位元所需時間。因此，可縮短開始供應電源電壓之後直至訊號處理電路實際上開始處理訊號之開始時間。
尤其，當快取行之數量隨著緩衝記憶體裝置之容量增加而變大時，相較於一般訊號處理電路，根據本發明之一實施例之訊號處理電路使其可相當縮短開始時間。
例如，於訊號處理電路之指令集中準備使緩衝記憶體裝置中所有有效位元失效之指令。指令係儲存於主記憶體裝置中控制單元首先存取之位址中。此外，緩衝記憶體裝置於電源電壓開始供應之後不久置於備用狀態，並於有效 位元之失效完成之後開始其作業。具體地，準備表示緩衝記憶體裝置之狀態的暫存器，並於電源電壓開始供應至訊號處理電路之後不久，暫存器具有表示緩衝記憶體裝置之備用狀態的資料。
由於緩衝記憶體裝置於電源電壓開始供應至訊號處理電路之後處於備用狀態，控制單元存取主記憶體裝置。控制單元從主記憶體裝置讀取使所有有效位元失效之指令。控制單元解碼讀取指令並予實施。
本實施例可藉由與任何以上實施例適當組合而予實施。
(實施例6)
在本實施例中，將藉由提供一範例其中氧化物半導體用於電晶體107之作用層及矽用於圖2C中所描繪之記憶格105中電晶體123之作用層，而說明記憶體裝置之製造方法。
在矽之外，諸如鍺、矽鍺、或單晶碳化矽之半導體材料可用於電晶體123。例如，可使用諸如矽晶圓之單晶半導體基板、藉由SOI法形成之矽薄膜、藉由蒸氣沉積法形成之矽薄膜等，形成包括矽之電晶體123。另一方面，在本發明之一實施例中，記憶格中所包括之所有電晶體可包括氧化物半導體。
在本實施例中，首先如圖11A中所描繪，從單晶半導體基板分離之絕緣膜701及半導體膜702係形成於基板 700之上。
儘管對於可用作基板700之材料無特別限制，需要的是材料具有至少夠高耐熱性以耐受之後將執行之熱處理。例如，藉由熔化處理器浮動處理形成之玻璃基板、石英基板、半導體基板、陶瓷基板等可用作基板700。若之後將執行之熱處理的溫度高，其應變點大於或等於730℃之玻璃基板較佳地用作玻璃基板。
在本實施例中，提供一範例其中使用單晶矽形成半導體膜702，作為形成電晶體123之方法。請注意，簡要說明用於形成單晶半導體膜702之方法的特定範例。首先，包括藉由電場加速之離子的離子束進入接合基板，因為局部失序之結晶結構係形成於從接合基板之表面之某深度的區域中，其為單晶半導體基板及易碎之脆化層。藉由離子束之加速能量及離子束進入角度，可調整形成脆化層之深度。接著，接合基板及配置絕緣膜701之基板700相互連接，使得絕緣膜701配置於其間。在接合基板及基板700相互重疊之後，約1 N/cm2至500 N/cm2之壓力，較佳地為11 N/cm2至20 N/cm2，施加於部分接合基板及部分基板700，使得基板相互連接。當施加壓力時，接合基板與絕緣膜701之間接合係從導致接合基板及絕緣膜701相互緊密接觸之整個表面的接合之部分開始。隨後，執行熱處理，藉此存在於脆化層中之微孔擴展，且微孔相互組合，使得可獲得大體積之孔。因此，部分接合基板之單晶半導體膜沿脆化層而從接合基板分離。熱處理係以未超過基板 700之應變點的溫度執行。接著，單結晶半導體膜藉由蝕刻等而被處理為所欲形狀，使得可形成半導體膜702。
為控制閾值電壓，傳遞p型導電之雜質元素，諸如硼、鋁、或鎵，或傳遞n型導電之雜質元素，諸如磷或砷，可添加至半導體膜702。用於控制閾值電壓之雜質元素可添加至未定形之半導體膜，或可添加至定形之半導體膜702。另一方面，用於控制閾值電壓之雜質元素可添加至接合基板。另一方面，雜質元素可添加至接合基板，以粗略控制閾值電壓，且雜質元素可額外添加至半導體膜，其為未定形或定形半導體膜702，以微控閾值電壓。
請注意，儘管本實施例中說明使用單晶半導體膜之範例，本發明不侷限於此結構。例如，可使用多晶、微晶、或非結晶半導體膜，其係藉由蒸氣沉積法形成於絕緣膜701之上。另一方面，可藉由已知技術而結晶半導體膜。有關結晶之已知技術，提供使用雷射束之雷射結晶法及使用催化元素之結晶法。另一方面，可組合使用催化元素之結晶法及雷射結晶法。當使用諸如石英基板之耐熱基板時，可使用與使用電熱爐之熱結晶法組合之結晶法、使用紅外光之燈退火結晶法、使用催化元素之結晶法、或約950℃之高溫退火法。
其次，如圖11B中所描繪，閘極絕緣膜703係形成於半導體膜702之上。接著，遮罩705係形成於閘極絕緣膜703之上，且傳遞導電之雜質元素添加至部分半導體膜702，使得形成雜質區704。
藉由高密度電漿處理、熱處理等氧化或氮化半導體膜702之表面可形成閘極絕緣膜703。執行高密度電漿處理，例如藉由使用諸如He、Ar、Kr、或Xe之惰性氣體及氧、氧化氮、氨、氮、氫等之混合氣體。在此狀況下，藉由導入微波而激發電漿，可產生具低電子溫度及高密度之電漿。藉由具該等高密度電漿產生之氧基(有時包括OH基)或氮基(有時包括NH基)之半導體膜表面的氧化或氮化，可形成具1 nm至20 nm厚度之絕緣膜，較佳地為5 nm至10 nm，以便接觸半導體膜。例如，半導體膜702之表面使用藉由以10 Pa至30 Pa壓力應用3 kW至5 kW之微波(2.45 GHz)電力而以1倍至3倍(流率)之Ar稀釋的氧化亞氮(N2O)氧化或氮化。藉由本處理，形成具有1 nm至10 nm(較佳地2 nm至6 nm)厚度之絕緣膜。此外，導入氧化亞氮(N2O)及矽烷(SiH4)並以10 Pa至30 Pa之壓力施加3 kW至5 kW之微波(2.45 GHz)電力，使得藉由蒸氣沉積法形成氧氮化矽膜，藉此形成閘極絕緣膜。基於固相反應及藉由蒸氣沉積法之反應的組合，可形成具低介面狀態密度及卓越耐受電壓之閘極絕緣膜。
藉由固相反應而繼續藉由高密度電漿處理之半導體膜的氧化或氮化。因而，閘極絕緣膜703與半導體膜702之間之介面狀態密度可極低。此外，藉由高密度電漿處理之半導體膜702的直接氧化或氮化，可抑制將形成之絕緣膜的厚度變化。再者，若半導體膜具有結晶性，藉由高密度 電漿處理而以固相反應氧化半導體膜之表面，以抑制僅晶粒邊界之快速氧化；因此，可形成具均勻及低介面狀態密度之閘極絕緣膜。可抑制其閘極絕緣膜局部或完全包括藉由高密度電漿處理形成之絕緣膜的電晶體之特性變化。
可藉由電漿CVD法、濺鍍法等使用單層或使用包括氧化矽、氮氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy，(x>0，y>0))、添加氮之矽酸鉿(HfSixOy，(x>0，y>0))、添加氮之鋁酸鉿(HfAlxOy，(x>0，y>0))等之膜的堆疊層，形成閘極絕緣膜703。
請注意，在本說明書中，氧氮化物係指包含較氮更大量之氧的材料，及氮氧化物係指包含較氧更大量之氮的材料。
閘極絕緣膜703之厚度可為例如大於或等於1 nm及小於或等於100 nm，較佳地為大於或等於10 nm及小於或等於50 nm。在本實施例中，藉由電漿CVD法之包含氧化矽之單層絕緣膜用作閘極絕緣膜703。
接著，在藉由蝕刻等移除遮罩705之後，如圖11C中所描繪，部分閘極絕緣膜703被移除，並於與雜質區704重疊之區域中形成開口706。之後，形成閘極電極707及導電膜708。
形成導電膜以便覆蓋開口706，接著被處理(定形)為預定形狀，使得可形成閘極電極707及導電膜708。導電膜708於開口706中接觸雜質區704。可藉由CVD法 、濺鍍法、蒸氣沉積法、旋塗法等形成導電膜。對於導電膜而言，可使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等。可使用包含上述金屬作為主成分之合金或包含上述金屬之化合物。另一方面，可使用諸如摻雜磷之雜質元素的多晶矽的半導體形成導電膜，該雜質元素傳遞導電至半導體膜。
請注意，儘管本實施例中使用單層導電膜形成閘極電極707及導電膜708，本實施例不侷限於此結構。閘極電極707及導電膜708可以複數堆疊導電膜形成。
有關二導電膜之組合，氮化鉭或鉭可用於第一導電膜及鎢可用於第二導電膜。此外，提供下列組合：氮化鎢及鎢、氮化鉬及鉬、鋁及鉭、鋁及鈦等。由於鎢及氮化鉭具有高耐熱性，在形成二導電膜之後的後續步驟中可執行旨在熱激活之熱處理。另一方面，有關二導電膜之組合，例如可使用矽化鎳及摻雜傳遞n型導電之雜質元素的矽、矽化鎢及摻雜傳遞n型導電之雜質元素的矽等。
若使用具三以上導電膜之堆疊的三層結構，鉬膜、鋁膜、及鉬膜之堆疊結構較佳。
可使用氧化銦之透光氧化物導電膜、氧化銦及氧化錫之混合物、氧化銦及氧化鋅之混合物、氧化鋅氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等，作為閘極電極707及導電膜708。
另一方面，可藉由液滴釋放法選擇性形成閘極電極707及導電膜708而未使用遮罩。液滴釋放法係指藉由從 孔口釋放或噴射包含預定組成之液滴以形成預定圖案之方法，且於其分類包括噴墨法。
此外，藉由形成導電膜可形成閘極電極707及導電膜708，且在適當控制狀況(例如，施加於盤繞電極層之電量、施加於基板側電極層之電量、及基板側之電極溫度)藉由電感耦合電漿(ICP)蝕刻，導電膜經蝕刻而具有所欲錐形。此外，亦可藉由遮罩形狀而控制錐形之角度等。請注意，有關蝕刻氣體，可適當使用氯基氣體，諸如氯、氯化硼、氯化矽、或四氯化碳；氟基氣體，諸如四氟化碳、氟化硫、或氟化氮；或氧。
其次，如圖11D中所描繪，當傳遞一導電之雜質元素添加至半導體膜702且閘極電極707及導電膜708用作遮罩時，半導體膜702中形成與閘極電極707重疊之通道形成區域710、其間配置通道形成區域710之一對雜質區709、及藉由額外添加雜質元素至部分雜質區704所獲得之雜質區711。
在本實施例中，說明傳遞p型導電之雜質元素(例如硼)添加至半導體膜702之狀況。
請注意，圖14A為當以上步驟結束時記憶格之俯視圖。沿圖14A中虛線A1-A2之截面圖相應於圖11D。
其次，如圖12A中所描繪，形成絕緣膜712及713以便覆蓋閘極絕緣膜703、閘極電極707、及導電膜708。具體地，氧化矽、氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等無機絕緣膜可用作絕緣膜712及713。尤 其，因為可充分減少因電極或佈線重疊之電容，較佳地使用低介電常數(低k)材料形成絕緣膜712及713。請注意，可採用包括該等材料之多孔絕緣膜作為絕緣膜712及713。由於多孔絕緣膜具有較密集絕緣層更低介電常數，可額外減少因電極或佈線之寄生電容。
在本實施例中，說明一範例其中氧氮化矽用於絕緣膜712及氮氧化矽用於絕緣膜713。此外，在本實施例中，儘管一範例其中絕緣膜712及713係形成於閘極電極707及導電膜708之上，在本發明之一實施例中僅一絕緣膜可形成於閘極電極707及導電膜708之上，或可堆疊三或更多層之複數絕緣膜。
其次，如圖12B中所描繪，絕緣膜712及713歷經CMP(化學機械拋光)或蝕刻，使得閘極電極707及導電膜708之表面暴露。請注意，為改進之後形成之電晶體107的特性，較佳地盡可能使絕緣膜712及713之表面平坦。
藉由以上處理，可形成電晶體123。
其次，說明電晶體107之製造方法。首先，如圖12C中所描繪，氧化物半導體膜716係形成於絕緣膜712或絕緣膜713之上。
藉由將絕緣膜712及713上形成之氧化物半導體膜處理為所欲形狀，可形成氧化物半導體膜716。氧化物半導體膜之厚度為大於或等於2 nm及小於或等於200 nm，較佳地為大於或等於3 nm及小於或等於50 nm，更佳地為 大於或等於3 nm及小於或等於20 nm。藉由濺鍍法使用氧化物半導體靶材而沉積氧化物半導體膜。再者，可於稀有氣體(例如氬)、氧氣、或稀有氣體(例如氬)及氧之混合氣體中藉由濺鍍法而形成氧化物半導體膜。
請注意，在藉由濺鍍法沉積氧化物半導體膜之前，藉由其中導入氬氣並產生電漿之反向濺鍍，較佳地移除附著至絕緣膜712及713表面之灰塵。反向濺鍍係指一方法其中靶材側未施用電壓，射頻(RF)電源於氬氣中施用電壓於基板側以於基板附近產生電漿而修改表面。請注意，除了氬氣以外，可使用氮氣、氦氣等。另一方面，可使用添加氧、氧化亞氮等之氬氣。另一方面，可使用添加氯、四氟化碳等之氬氣。
有關氧化物半導體，可使用例如氧化銦、氧化錫、氧化鋅、二成分金屬氧化物諸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、或In-Ga基氧化物、三成分金屬氧化物諸如In-Ga-Zn基氧化物(亦稱為IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、或In- Lu-Zn基氧化物、四成分金屬氧化物諸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物、或In-Hf-Al-Zn基氧化物。以上氧化物半導體可包括矽。
可使用例如具In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)之原子比的In-Ga-Zn基氧化物，或具接近以上原子比之原子比的氧化物。另一方面，可使用具In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)、或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)之原子比的In-Sn-Zn基氧化物，或具接近以上原子比之原子比的氧化物。
然而，不侷限於以上提供之材料，依據所需半導體特性(例如，移動性、閾值電壓、及變化)可使用具適當組成之材料。為獲得所需半導體特性，較佳的是可將載子密度、雜質濃度、缺點密度、金屬元素與氧之間之原子比、原子間距離、密度等設定為適當值。
例如，若使用In-Sn-Zn氧化物可相當輕易地獲得高移動性。然而，亦在使用In-Ga-Zn基氧化物之狀況下，藉由減少若干缺點密度可增加移動性。
請注意，例如「具In：Ga：Zn=a：b：c(a+b+c=1)之原子比的氧化物組成為接近In：Ga：Zn=A：B：C(A+B+C=1)之原子比的氧化物組成」之表達，表示a、b、及c滿足下列關係：(a-A)2+(b-B)2+(c-C)2 r2。變數r可為例如0.05。相同論述可應用於其他氧化物。
在本實施例中，有關氧化物半導體膜，使用藉由濺鍍法使用包括銦(In)、鎵(Ga)、及鋅(Zn)之靶材而獲得具30 nm厚度之In-Ga-Zn-O基氧化物半導體薄膜。有關以上靶材，使用具有例如In2O3：Ga2O3：ZnO=1：1：1[莫耳比]之組成比的靶材。另一方面，可使用具有In2O3：Ga2O3：ZnO=1：1：2[莫耳比]之組成比的靶材，或具有In2O3：Ga2O3：ZnO=1：1：4[莫耳比]之組成比的靶材。包括In、Ga、及Zn之靶材的填充率為高於或等於90%及低於或等於100%，及較佳地為高於或等於95%及低於100%。基於使用具高填充率之靶材，沉積密集氧化物半導體膜。
在本實施例中，氧化物半導體膜係以下列方式沉積：基板保持於減壓狀態之處理室中，移除處理室中留下之濕氣，導入氫及濕氣移除之濺鍍氣體，並使用靶材。沉積時基板溫度可為高於或等於100℃及低於或等於600℃，較佳地為高於或等於200℃及低於或等於400℃。藉由於基板加熱之狀態下沉積氧化物半導體膜，可減少沉積之氧化物半導體膜中所包括之雜質濃度。此外，藉由濺鍍之損害可減少。為移除處理室中剩餘濕氣，較佳地使用截留真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空單元可為配置冷阱之渦輪泵。在以低溫泵排空之處理室中，移除例如氫原子、諸如水(H2O)之包含氫原子之化 合物(更佳地，連同包含碳原子之化合物)等，藉此可減少沉積於處理室中氧化物半導體膜之雜質濃度。
有關沉積狀況之一範例，基板與靶材之間距離為100 mm，壓力為0.6 Pa，直流(DC)電源為0.5 kW，及氣體為氧氣(氧流率之比例為100%)。請注意，脈衝直流(DC)電源較佳，因為沉積中所產生之灰塵可減少，且膜厚度可均勻。
再者，當濺鍍設備之處理室的洩漏率設定為低於或等於1×10-10 Pa．m3/秒時，可減少諸如鹼金屬或氫化物之雜質進入藉由濺鍍法形成之氧化物半導體膜。此外，基於使用截留真空泵作為排空系統，可減少諸如鹼金屬、氫原子、氫分子、水、羥基、或氫化物之雜質從排空系統逆流。
當靶材之純度設定為99.99%或更高時，可減少混合至氧化物半導體膜之鹼金屬、氫原子、氫分子、水、羥基、氫化物等。此外，當使用靶材時，可減少氧化物半導體膜中諸如鋰、鈉、或鉀之鹼金屬的濃度。
請注意，為使氧化物半導體膜中盡可能少包含氫、羥基、及濕氣，較佳的是藉由於濺鍍設備之預熱室中預熱其上形成絕緣膜712及713之基板700，以排除及排空吸附於基板700上之諸如氫或濕氣之雜質，作為沉積之預先處理。用於預熱之溫度為高於或等於100℃及低於或等於400℃，較佳地為高於或等於150℃及低於或等於300℃。有關排空裝置，預熱室中較佳地配置低溫泵。請注意，此預熱處理可省略。在閘極絕緣膜721沉積之前，可類似地 於其上形成導電膜719及720之基板700上執行此預熱。
請注意，用於形成氧化物半導體膜716之蝕刻可為乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻二者。有關用於乾式蝕刻之蝕刻氣體，較佳地使用包含氯之氣體(氯基氣體，諸如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4))。另一方面，可使用包含氟之氣體(氟基氣體，諸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))、溴化氫(HBr)、氧(O2)、添加諸如氦(He)或氬(Ar)稀有氣體之的任何該些氣體等。
有關乾式蝕刻法，可使用平行板(反應離子蝕刻)RIE法或電感耦合電漿(ICP)蝕刻法。為將膜蝕刻而具有所欲形狀，適當調整蝕刻狀況(例如，施加於盤繞電極之電量、施加於基板側電極之電量、及基板側之電極溫度)。
有關用於濕式蝕刻之蝕刻劑，可使用磷酸、乙酸、及硝酸之混合溶液，或諸如檸檬酸或草酸之有機酸。在本實施例中，使用ITO-07N(藉由KANTO CHEMICAL CO.,INC.製造)。
可藉由噴墨法形成用於形成氧化物半導體膜716之抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可減少製造成本。
請注意，較佳的是於後續步驟中形成導電膜之前執行反向濺鍍，使得移除吸附於氧化物半導體膜716及絕緣膜 712及713表面之殘留抗蝕劑等。
請注意，藉由濺鍍等沉積之氧化物半導體膜有時包含大量濕氣或氫(包括羥基)作為雜質。濕氣或氫輕易形成供體位準，因而充當氧化物半導體中之雜質。在本發明之一實施例中，為減少氧化物半導體膜中諸如濕氣或氫之雜質(脫水或脫氫)，氧化物半導體膜716較佳地於減壓力空氣、氮、稀有氣體等之惰性氣體、氧氣、或極乾燥空氣(以腔體震盪吸收光譜(CRDS)法藉由露點儀執行測量，濕氣量為20 ppm(-55℃轉換為露點)或更少，較佳地為1 ppm或更少，更佳地為10 ppb或更少)中歷經熱處理。
藉由使島形氧化物半導體膜716歷經熱處理，可排除氧化物半導體膜716中濕氣或氫。具體地，可以高於或等於250℃及低於或等於750℃之溫度，較佳地為高於或等於400℃及低於基板之應變點之溫度執行熱處理。例如，可以500℃執行熱處理達約三分鐘至六分鐘。當RTA用於熱處理時，可以短時間執行脫水或脫氫；因而，甚至可以高於玻璃基板之應變點的溫度執行處理。
在本實施例中，使用熱處理設備之一之電熔爐。
請注意，熱處理設備不侷限於電熔爐，而是可具有一種裝置用於藉由來自諸如電阻加熱元件之加熱元件的熱傳導或熱輻射而加熱目標。例如，可使用快速熱退火(RTA)設備，諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備。LRTA設備為一種設備用於藉由自諸 如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為用於使用高溫氣體而熱處理之設備。有關該氣體，係使用未藉由熱處理而與將處理之目標反應之惰性氣體，例如氮或諸如氬之稀有氣體。
在熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含濕氣、氫等。另一方面，被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體的純度較佳地為大於或等於6 N(99.9999%)，更佳地為大於或等於7 N(99.99999%)(即，雜質之濃度為小於或等於1 ppm，較佳地為小於或等於0.1 ppm)。
請注意，已指出氧化物半導體對於雜質不敏感，當膜中包含相當的金屬雜質量時不成問題，因此，亦可使用並不昂貴之包含大量諸如鈉之鹼金屬的鈉鈣玻璃(Kamiya、Nomura、及Hosono「固態物理之工程應用：載子運輸屬性及非結晶氧化物半導體之電子結構：目前狀態」(“Engineering application of solid state physics：Carrier transport properties and electronic structures of amorphous oxide semiconductors：the present status”)，KOTAI BUTSURI(SOLID STATE PHYSICS)，2009，Vol.44，pp.621-633)。但該等考量並不適當。鹼金屬並非氧化物半導體中所包括之元素，因此為雜質。而且，在氧化物半導體中未包括鹼土金屬之狀況下，鹼土金屬為雜質。當絕緣膜接觸氧化物半導體膜時，鹼金屬為氧化物 ，尤其，Na變成Na+，且Na擴散進入絕緣層。此外，在氧化物半導體膜中，Na切斷或進入金屬與氧化物半導體中所包括之氧之間之鍵。結果，發生例如電晶體之特性惡化，諸如因閾值電壓沿負方向偏移之電晶體的正常開狀態，或移動性減少。此外，亦發生特性變化。當氧化物半導體膜中氫濃度極低時，該等電晶體特性惡化及因雜質之特性變化顯著出現。因此，當氧化物半導體膜中氫濃度為小於或等於1×1018/cm3時，較佳地為小於或等於1×1017/cm3，以上雜質之濃度較佳地減少。具體地，藉由二次離子質譜之Na濃度的測量值較佳地為小於或等於5×1016/cm3，更佳地為小於或等於1×1016/cm3，仍更佳地為小於或等於1×1015/cm3。以類似方式，Li濃度之測量值較佳地為小於或等於5×1015/cm3，更佳地為小於或等於1×1015/cm3。以類似方式，K濃度之測量值較佳地為小於或等於5×1015/cm3，更佳地為小於或等於1×1015/cm3。
經由以上步驟，可降低氧化物半導體膜716中氫濃度。因而，氧化物半導體膜可為穩定。此外，於低於或等於玻璃轉換溫度之溫度的熱處理使其可形成具寬帶矽之氧化物半導體膜及因氫之低載子密度。因此，可使用大型基板製造電晶體，使得產量可增加。在氧化物半導體膜形成之後，可於任何時間執行以上熱處理。
請注意，氧化物半導體膜可為非結晶或可具有結晶性。有關具有結晶性之氧化物半導體膜，因為可獲得電晶體之可靠性的改進效果，包括具c軸校準之結晶(亦稱為 CAAC：c軸校準結晶)的氧化物亦較佳。
可執行濺鍍以形成包括CAAC之氧化物半導體膜。為藉由濺鍍法獲得CAAC，重要的是於氧化物半導體膜之沉積的最初階段形成六角形結晶，以造成從作為核心之六角形結晶的結晶生長。為達成此目的，較佳的是將靶材與基板之間之距離做大(例如，150 mm至200 mm)，且基板加熱溫度為100℃至500℃，更佳地為200℃至400℃，仍較佳地為250℃至300℃。此外，沉積之氧化物半導體膜歷經高於沉積中基板加熱溫度之溫度的熱處理。因此，可補償膜中微缺點及堆疊層之介面的缺點。
具體地，CAAC為非單晶，當從垂直於a-b平面之方向觀看時，具有以三角形、六角形、等邊三角形、或正六角形形狀配置之原子，並具有金屬原子配置於c軸方向之層的相位，或金屬原子及氧原子配置於c軸方向之層的相位。
在CAAC中，相較於非結晶氧化物半導體，金屬原子及氧原子係以有秩序的方式鍵結。意即，若氧化物半導體為非結晶，各種金屬原子之間配位數量可能改變，但金屬原子之配位數量如同CAAC中幾乎相同。因此，可減少氧之微觀缺點，並可減少因氫原子(包括氫離子)或鹼金屬原子之附著及分離的不穩定及電荷移動。
因此，使用包括CAAC之氧化物半導體膜形成電晶體，藉此可減少於電晶體上執行光照及偏壓-溫度(BT)應力試驗之後發生之電晶體之閾值電壓的偏移量。因此，可 形成具有穩定電特性之電晶體。
接著，如圖13A中所描繪，形成接觸閘極電極707及氧化物半導體膜716之導電膜719，及接觸導電膜708及氧化物半導體膜716之導電膜720。導電膜719及720充當源極及汲極電極。
具體地，可以該等方式形成導電膜719及720，即藉由濺鍍法或真空蒸氣沉積法形成導電膜及接著被處理(定形)為預定形狀以便覆蓋閘極電極707及導電膜708。
有關充當導電膜719及720之導電膜，可使用任何下列材料：選自鋁、鉻、銅、鉭、鈦、鉬、或鎢之元素；包括任何該些元素之合金；包括以上元素組合之合金膜等。另一方面，可採用一結構其中諸如鉻、鉭、鈦、鉬、或鎢之耐火金屬膜係堆疊於鋁或銅之金屬膜之上或以下。鋁或銅較佳地與耐火金屬材料組合使用，以避免耐熱及腐蝕問題。有關耐火金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。
此外，充當導電膜719及720之導電膜可具有單層結構或二或更多層之層級結構。例如，可提供包含矽之鋁膜的單層結構；鈦膜堆疊於鋁膜上之二層結構；鈦膜、鋁膜、及鈦膜依序堆疊之三層結構。Cu-Mg-Al合金、Mo-Ti合金、Ti、及Mo具有與氧化物膜之高黏著性。因此，對導電膜719及720而言，採用層級結構，其中包括Cu-Mg-Al合金、Mo-Ti合金、Ti、或Mo之導電膜用於下層及包括Cu之導電膜用於上層；因而，氧化物膜之絕緣膜 與導電膜719及720之間之黏著性可增加。
對充當導電膜719及720之導電膜而言，可使用導電金屬氧化物。有關導電金屬氧化物，可使用氧化銦、氧化錫、氧化鋅、氧化銦及氧化錫之混合物、氧化銦及氧化鋅之混合物、或包含矽或氧化矽之導電金屬氧化物材料。
若於導電膜形成之後執行熱處理，導電膜較佳地具有足以耐受熱處理之耐熱性。
請注意，適當調整每一材料及蝕刻狀況使得在蝕刻導電膜時盡可能不移除氧化物半導體膜716。依據蝕刻狀況，局部蝕刻氧化物半導體膜716之暴露部分，使得有時形成槽(凹部)。
在本實施例中，鈦膜用於導電膜。因此，可使用包含氨及過氧化氫水之溶液(過氧化氫氨混合物)於導電膜上選擇性執行濕式蝕刻。有關過氧化氫氨混合物，具體地，使用31重量%過氧化氫水、28重量%氨水、及水以5：2：2體積比混合之溶液。另一方面，可使用包含氯(Cl2)、氯化硼(BCl3)等氣體於導電膜上執行乾式蝕刻。
為減少光刻步驟中光罩及步驟之數量，可使用多色調遮罩形成之抗蝕罩執行蝕刻，此係經此而透光之曝光遮罩，以便具有複數強度。使用多色調遮罩形成之抗蝕罩具有複數厚度，並可藉由蝕刻改變形狀；因而，抗蝕罩可用於將膜處理將為不同圖案之複數蝕刻處理中。因此，可藉由一多色調遮罩形成相應於至少二種或更多不同圖案之抗蝕罩。因而，可減少曝光遮罩之數量，亦可減少相應光刻步 驟之數量，藉此可體現處理簡化。
此外，氧化物半導體膜716與充當源極及汲極電極之導電膜719及720之間可配置充當源極區域及汲極區域之氧化物導電膜。氧化物導電膜之材料較佳地包含氧化鋅作為成分，及較佳地不包含氧化銦。對該等氧化物導電膜而言，可使用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鎵鋅等。
例如，若形成氧化物導電膜，可同時執行用於形成氧化物導電膜之定形及用於形成導電膜719及720之定形。
基於提供充當源極區域及汲極區域之氧化物導電膜，可降低氧化物半導體膜716與導電膜719及720之間之電阻，使得電晶體可以高速操作。此外，基於提供充當源極區域及汲極區域之氧化物導電膜，可增加電晶體之耐受電壓。
其次，可使用諸如N2O、N2、或Ar之氣體執行電漿處理。藉由本電漿處理，移除黏附於氧化物半導體膜之暴露表面的水等。亦可使用氧及氬之混合物氣體執行電漿處理。
請注意，圖14B為當以上步驟結束於記憶格之俯視圖。沿圖14B中虛線A1-A2之截面圖相應於圖13A。
如圖13B中所描繪，在電漿處理之後，形成閘極絕緣膜721以便覆蓋導電膜719及720及氧化物半導體膜716。接著，於閘極絕緣膜721之上形成閘極電極722，以便與氧化物半導體膜716重疊，並於導電膜719之上形成導 電膜723，以便與導電膜719重疊。
可使用類似於閘極絕緣膜703之材料及層級結構形成閘極絕緣膜721。請注意，閘極絕緣膜721較佳地盡可能少包括諸如濕氣或氫之雜質，並可使用單層絕緣膜或複數絕緣膜堆疊而形成閘極絕緣膜721。當閘極絕緣膜721中包含氫時，氫進入氧化物半導體膜716或藉由氫提取氧化物半導體膜716中之氧，藉此氧化物半導體膜716具有較低電阻(n型導電)；因而，可形成寄生通道。因而，重要的是採用未使用氫之沉積法，以便形成盡可能包含少量之氫的閘極絕緣膜721。具有高障壁屬性之材料較佳地用於閘極絕緣膜721。有關具有高障壁屬性之絕緣膜，可使用例如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。當使用複數絕緣膜堆疊時，具有低比例氮之絕緣膜，諸如氧化矽膜或氧氮化矽膜，係形成於較具有高障壁屬性之絕緣膜更接近氧化物半導體膜716之側。接著，形成具有高障壁屬性之絕緣膜以便與導電膜719及720及氧化物半導體膜716重疊，且具有低比例氮之絕緣膜夾於其間。當使用具有高障壁屬性之絕緣膜時，可避免諸如濕氣或氫之雜質進入氧化物半導體膜716、閘極絕緣膜721、或氧化物半導體膜716與另一絕緣膜之間之介面及其附近。此外，形成具有低比例氮之絕緣膜，諸如氧化矽膜或氧氮化矽膜，以便接觸氧化物半導體膜716，使得可避免具有高障壁屬性之絕緣膜與氧化物半導體膜716直接接觸。
在本實施例中，形成具下列結構之閘極絕緣膜721， 其中藉由濺鍍形成之100 nm厚度之氮化矽膜係堆疊於藉由濺鍍法形成之200 nm厚度之氧化矽膜。沉積中基板溫度可為高於或等於室溫及低於或等於300℃，且在本實施例中為100℃。
在閘極絕緣膜721形成之後，可執行熱處理。熱處理係在氮氣、極乾燥空氣、或稀有氣體(例如，氬或氦)中，較佳地以高於或等於200℃及低於或等於400℃，例如高於或等於250℃及低於或等於350℃之溫度執行。較佳的是氣體中之水含量為20 ppm或更少，較佳地為1 ppm或更少，進一步較佳地為10 ppb或更少。在本實施例中，例如，於氮氣中以250℃執行熱處理達一小時。另一方面，在以類似於在氧化物半導體膜上執行熱處理的方式形成導電膜719及720之前，可以高溫度短時間執行RTA處理以減少濕氣或氫。甚至當藉由於氧化物半導體膜716上執行熱處理而於氧化物半導體膜716中產生氧缺陷時，藉由於提供包含氧之閘極絕緣膜721之後執行熱處理，氧便從閘極絕緣膜721供應至氧化物半導體膜716。藉由供應氧至氧化物半導體膜716，可減少氧化物半導體膜716中充當供體之氧缺陷，並可滿足化學計量組成。氧化物半導體膜716較佳地包含氧，其組成超過化學計量組成。結果，氧化物半導體膜716可為實質上本質，並可減少因氧缺陷的電晶體之電特性變化；因而，可改進電特性。此熱處理之時序並未特別限制，只要是在閘極絕緣膜721形成之後即可。當本熱處理充當另一步驟之熱處理(例如，形 成樹脂膜時之熱處理或用於降低透明導電膜電阻之熱處理)時，可使氧化物半導體膜716為實質上本質，而未增加步驟數量。
另一方面，藉由使氧化物半導體膜716於氧氣中歷經熱處理使得氧添加至氧化物半導體，可減少氧化物半導體膜716中充當供體之氧缺陷。熱處理係以例如高於或等於100℃及低於350℃，較佳地為高於或等於150℃及低於250℃之溫度執行。較佳的是在氧氣下用於熱處理之氧氣未包括水、氫等。另一方面，導入熱處理設備之氧氣的純度較佳地為大於或等於6N(99.9999%)或更多，進一步較佳地為大於或等於7N(99.99999%)(即，氧氣中雜質濃度為小於或等於1 ppm，較佳地為小於或等於0.1 ppm)。
另一方面，氧可藉由離子注入法、離子摻雜法等添加至氧化物半導體膜716，使得充當供體之氧缺陷減少。例如，以2.45 GHz微波製成電漿之氧可添加至氧化物半導體膜716。
可以該等方式形成閘極電極722及導電膜723，即於閘極絕緣膜721之上形成導電膜並接著定形。可使用類似於閘極電極707及導電膜719及720之材料及層級結構形成閘極電極722及導電膜723。
每一閘極電極722及導電膜723之厚度為10 nm至400 nm，較佳地為100 nm至200 nm。在本實施例中，在藉由濺鍍法使用鎢靶材針對閘極電極形成150 nm厚度之 導電膜之後，導電膜藉由蝕刻而被處理(定形)為所欲形狀，藉此形成閘極電極722及導電膜723。請注意，可藉由噴墨法形成抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可減少製造成本。
經由以上步驟，形成電晶體107。
請注意，導電膜719及導電膜723相互重疊且閘極絕緣膜721配置於其間之部分相應於電容器120。
請注意，圖14C為以上步驟結束時記憶格之俯視圖。沿圖14C中虛線A1-A2之截面圖相應於圖13B。
儘管電晶體107經說明為單閘極電晶體，當需要時包括電連接之複數閘極電極可形成包括複數通道形成區域之多閘極電晶體。
請注意，可使用包含屬於13族之元素之絕緣材料及氧形成與氧化物半導體膜716接觸之絕緣膜(在本實施例中，相應於閘極絕緣膜721)。藉由使用包含13族元素之該等絕緣材料用於與氧化物半導體膜接觸之絕緣膜，具氧化物半導體膜之介面可保持有利狀態。
包含13族元素之絕緣材料係指包含一或更多屬於13族之元素的絕緣材料。有關包含13族元素之絕緣材料，提供氧化鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁等。此處，氧化鋁鎵係指原子百分比中鋁量大於鎵量之材料，及氧化鎵鋁係指原子百分比中鎵量大於鋁量之材料。
例如，若形成絕緣膜接觸包含鎵之氧化物半導體膜，可使用包括氧化鎵之材料作為絕緣膜，使得氧化物半導體 膜與絕緣膜之間之介面可保持有利特性。當氧化物半導體膜及包含氧化鎵之絕緣膜經配置而相互接觸時，例如可減少氧化物半導體膜與絕緣膜之間之介面之氫的堆積。請注意，若與氧化物半導體之組成元素相同族之元素用於絕緣膜中，可獲得類似效果。例如，使用包括氧化鋁之材料而有效地形成絕緣膜。請注意，氧化鋁具有不易傳輸水之屬性。因而，較佳地使用包括氧化鋁之材料以避免水進入氧化物半導體膜。
接觸氧化物半導體膜716之絕緣膜藉由於氧氣或氧摻雜中熱處理，而較佳地包含高於化學計量組成之比例的氧。「氧摻雜」係指於若干量中添加氧。請注意，使用「若干量」用詞以澄清氧不僅添加至薄膜表面亦添加至薄膜內部。此外，「氧摻雜」包括「氧電漿摻雜」其中被製成電漿之氧被添加至若干量中。氧摻雜可藉由離子注入或離子摻雜執行。
例如，若使用氧化鎵形成接觸氧化物半導體膜716之絕緣膜，藉由於氧氣或氧摻雜中熱處理，氧化鎵之組成可設定為Ga2Ox(X=3+α，0<α<1)。
若使用氧化鋁形成接觸氧化物半導體膜716之絕緣膜，藉由於氧氣或氧摻雜中熱處理，氧化鋁之組成可設定為Al2Ox(X=3+α，0<α<1)。
若使用氧化鎵鋁(氧化鋁鎵)形成接觸氧化物半導體膜716之絕緣膜，藉由於氧氣或氧摻雜中熱處理，氧化鎵鋁(氧化鋁鎵)之組成可設定為GaxAl2-xO3+α(0<X<2， 0<α<1)。
藉由氧摻雜，可形成包括氧之比例高於化學計量組成之區域的絕緣膜。當包括該等區域之絕緣膜接觸氧化物半導體膜時，絕緣膜中過度存在之氧供應至氧化物半導體膜，且氧化物半導體膜中或氧化物半導體膜與絕緣膜之間之介面的缺氧減少。因而，可形成氧化物半導體膜為本質或實質上本質氧化物半導體。
包括氧之比例高於化學計量組成之區域的絕緣膜可應用於置於接觸氧化物半導體膜716之絕緣膜的氧化物半導體膜上側之絕緣膜或置於該氧化物半導體膜下側之絕緣膜；然而，較佳地將該等絕緣膜應用於接觸氧化物半導體膜716之二絕緣膜。以上效果可以氧化物半導體膜716配置於各包括氧之比例高於化學計量組成之區域的絕緣膜之間的結構予以增強，其係用作接觸氧化物半導體膜716並設於氧化物半導體膜716之上側及下側之絕緣膜。
氧化物半導體膜716之上側及下側之絕緣膜可包含相同組成元素或不同組成元素。例如，上側及下側之絕緣膜可均以Ga2Ox(X=3+α，0<α<1)之組成的氧化鎵形成。另一方面，上側及下側之絕緣膜之一可以Ga2Ox(X=3+α，0<α<1)之組成形成，及另一者可以Al2Ox(X=3+α，0<α<1)之組成的氧化鋁形成。
接觸氧化物半導體膜716之絕緣膜可藉由各包括氧之比例高於化學計量組成之區域的絕緣膜之堆疊形成。例如，氧化物半導體膜716上側之絕緣膜可形成如下：形成 Ga2Ox(X=3+α，0<α<1)之組成的氧化鎵，並於其上形成GaxAl2-xO3+α(0<X<2，0<α<1)之組成的氧化鎵鋁(氧化鋁鎵)。請注意，氧化物半導體膜716下側之絕緣膜可藉由各包括氧之比例高於化學計量組成之區域的絕緣膜之堆疊形成。另一方面，氧化物半導體膜716上側及下側之二者絕緣膜可藉由各包括氧之比例高於化學計量組成之區域的絕緣膜之堆疊形成。
其次，如圖13C中所描繪，形成絕緣膜724以便覆蓋閘極絕緣膜721、導電膜723、及閘極電極722。可藉由PVD、CVD等形成絕緣膜724。可使用包括無機絕緣材料之材料形成絕緣膜724，諸如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鎵、或氧化鋁。請注意，對絕緣膜724而言，較佳地使用具低介電常數或具低介電常數之結構(例如多孔結構)的材料。當絕緣膜724之介電常數降低時，佈線或電極之間產生之寄生電容可減少，此導致較高速作業。請注意，儘管在本實施例中絕緣膜724具有單層結構，本發明之一實施例不侷限於此結構。絕緣膜724可具有二或更多層之層級結構。
其次，閘極絕緣膜721及絕緣膜724中形成開口725，使得部分導電膜720暴露。之後，接觸導電膜720之佈線726經由開口725而形成於絕緣膜724之上。
藉由PVD或CVD形成導電膜並接著定形，使得形成佈線726。有關導電膜之材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬、或鎢之元素；包含任何該些元件作為成分之 合金等。可使用包括錳、鎂、鋯、鈹、釹、及鈧之一或任何些元素之組合的材料。
具體地，例如可採用一方法，其中藉由PVD法於包括絕緣膜724之開口之區域中形成薄鈦膜(具約5 nm厚度)，接著形成鋁膜以便嵌入開口725中。此處，藉由PVD法形成之鈦膜具有氧化物膜(例如固有氧化物膜)減少之功能，係形成於其上形成鈦膜之表面上，以減少與低電極等(此處為導電膜720)之接觸電阻。此外，可避免鋁膜之凸出。在鈦、氮化鈦等之障壁膜形成之後，可藉由電鍍法形成銅膜。
形成於絕緣膜724中之開口725較佳地形成於與導電膜708重疊之區域中。基於於該等區域中提供開口725，可避免因接觸區域之元件面積增加。
此處，說明雜質區704及導電膜720之連接位置及導電膜720及佈線726之連接位置相互重疊而未使用導電膜708之狀況。在此狀況下，開口(亦稱為下部中開口)係形成於形成於雜質區704上之絕緣膜712及713中，並形成導電膜720以便覆蓋下部中開口。之後，開口(亦稱為上部中開口)係形成於與下部中開口重疊之區域中之閘極絕緣膜721及絕緣膜724中，並形成佈線726。當於與下部中開口重疊之區域中形成上部中開口時，形成於下部之開口中之導電膜720可藉由蝕刻而脫離。為避免脫離，形成下部及上部中之開口以便相互不重疊，使得發生元件面積增加之問題。
如本實施例中所說明，基於使用導電膜708，可形成上部中開口而未脫離導電膜720。因而，可形成下部及上部中之開口以便相互重疊，使得可抑制因開口之元件面積增加。簡而言之，訊號處理電路之整合程度可增加。
其次，形成絕緣膜727以便覆蓋佈線726。經由串聯步驟，可製造記憶體裝置。
請注意，在製造方法中，於氧化物半導體膜716形成之後形成充當源極及汲極電極之導電膜719及720。因而，如圖13B中所描繪，在藉由製造方法獲得之電晶體107中，於氧化物半導體膜716之上形成導電膜719及720。然而，在電晶體107中，可於氧化物半導體膜716以下，即氧化物半導體膜716與絕緣膜712及713之間，形成充當源極及汲極電極之導電膜。
圖15描繪當充當源極及汲極電極之導電膜719及720配置於氧化物半導體膜716與絕緣膜712及713之間時，記憶格之截面圖。以該等方式可獲得圖15中所描繪之電晶體107，即於絕緣膜713形成之後形成導電膜719及720，接著形成氧化物半導體膜716。
本實施例可藉由與任何以上實施例適當組合而予實施。
(實施例7)
在本實施例中，將說明包括具有與實施例6中不同結構之氧化物半導體膜之電晶體。
圖16A中所描繪之電晶體901包括：氧化物半導體膜903，其係形成於絕緣膜902之上並充當作用層；源極電極904及汲極電極905，其係形成於氧化物半導體膜903之上；氧化物半導體膜903、源極電極904、及汲極電極905上之閘極絕緣膜906；及閘極絕緣膜906上之閘極電極907，其係配置於與氧化物半導體膜903重疊之位置。
圖16A中所描繪之電晶體901為頂閘電晶體，其中閘極電極907係形成於氧化物半導體膜903之上，亦為頂部接觸電晶體，其中源極電極904及汲極電極905係形成於氧化物半導體膜903之上。源極電極904及汲極電極905於電晶體901中未與閘極電極907重疊。即，源極電極904與閘極電極907之間之距離及汲極電極905與閘極電極907之間之距離各大於閘極絕緣膜906之厚度。因此，源極電極904與閘極電極907之間及汲極電極905與閘極電極907之間之寄生電容可減少，因而電晶體901中可達成高速作業。
氧化物半導體膜903包括一對高濃度區域908，其係藉由於閘極電極907形成之後添加傳遞n型導電之摻雜物至氧化物半導體膜903而予獲得。此外，在氧化物半導體膜903中，與閘極電極907重疊且閘極絕緣膜906配置於其間之區域為通道形成區域909。在氧化物半導體膜903中，通道形成區域909係配置於該對高濃度區域908之間。可藉由離子注入法添加用於形成高濃度區域908之摻雜 物。諸如氦、氬、及氙之稀有氣體；諸如氮、磷、砷、及銻之屬於5族之原子等可用作摻雜物。
例如，當氮用作摻雜物時，較佳的是高濃度區域908具有高於或等於5×1019/cm3及低於或等於1×1022/cm3之氮原子濃度。
添加傳遞n型導電之摻雜物的高濃度區域908具有較氧化物半導體膜903中其他區域更高導電。因而，高濃度區域908係配置於氧化物半導體膜903中，藉此源極電極904與汲極電極905之間之電阻可減少。
當In-Ga-Zn基氧化物半導體用於氧化物半導體膜903時，在添加氮之後以高於或等於300℃及低於或等於600℃之溫度執行熱處理達約一小時，使得高濃度區域908中氧化物半導體具有纖維鋅礦結晶結構。當高濃度區域908中氧化物半導體具有纖維鋅礦結晶結構時，可額外增加高濃度區域908之導電，及可額外減少源極電極904與汲極電極905之間之電阻。請注意，為有效減少藉由形成具有纖維鋅礦結晶結構之氧化物半導體之源極電極904與汲極電極905之間之電阻，當氮用作摻雜物時，高濃度區域908中氮原子濃度較佳地為高於或等於1×1020/cm3及低於或等於7原子%。然而，甚至當氮原子濃度低於以上範圍時，有時可獲得具有纖維鋅礦結晶結構之氧化物半導體。
此外，氧化物半導體膜903可包括CAAC。當氧化物半導體膜903包括CAAC時，相較於非結晶半導體之狀況，氧化物半導體膜903之導電可為高；因此，源極電極 904與汲極電極905之間之電阻可減少。
源極電極904與汲極電極905之間電阻減少確保甚至當電晶體901小型化時之高開啟狀態電流及高速作業。此外，電晶體901之小型化使其可減少藉由記憶格佔據之面積，及增加格陣列之每單位面積記憶體容量。
圖16B中所描繪之電晶體911包括：形成於絕緣膜912上之源極電極914及汲極電極915；形成於源極電極914及汲極電極915上並充當作用層之氧化物半導體膜913；氧化物半導體膜913、源極電極914、及汲極電極915上之閘極絕緣膜916；及閘極絕緣膜916上之閘極電極917，其配置於與氧化物半導體膜913重疊之位置。
圖16B中所描繪之電晶體911為頂閘電晶體，其中閘極電極917係形成於氧化物半導體膜913之上，為底部接觸電晶體，其中源極電極914及汲極電極915係形成於氧化物半導體膜913以下。以類似於電晶體901之方式，源極電極914及汲極電極915於電晶體911中未與閘極電極917重疊。因而，源極電極914與閘極電極917之間及汲極電極915與閘極電極917之間形成之寄生電容可減少，並可達成高速作業。
此外，氧化物半導體膜913包括一對高濃度區域918，其係藉由於閘極電極917形成之後添加傳遞n型導電之摻雜物至氧化物半導體膜913而予獲得。此外，在氧化物半導體膜913中，與閘極電極917重疊且閘極絕緣膜916配置於其間之區域為通道形成區域919。在氧化物半導體 膜913中，通道形成區域919係配置於該對高濃度區域918之間。
以類似於電晶體901中所包括之高濃度區域908的狀況之方式，可藉由離子注入法形成高濃度區域918。用於形成高濃度區域918之摻雜物種類可參照高濃度區域908之狀況。
例如，當氮用作摻雜物時，較佳的是高濃度區域918具有高於或等於5×1019/cm3及低於或等於1×1022/cm3之氮原子濃度。
添加傳遞n型導電之摻雜物的高濃度區域918具有較氧化物半導體膜913中其他區域更高導電。因而，高濃度區域918係包括於氧化物半導體膜913中，此導致源極電極914與汲極電極915之間之電阻減少。
當In-Ga-Zn基氧化物半導體用於氧化物半導體膜913時，在添加氮之後以高於或等於300℃及低於或等於600℃之溫度執行熱處理達約一小時，使得高濃度區域918中氧化物半導體具有纖維鋅礦結晶結構。當高濃度區域918中氧化物半導體具有纖維鋅礦結晶結構時，可額外增加高濃度區域918之導電，及可額外減少源極電極914與汲極電極915之間之電阻。請注意，為有效減少藉由形成具有纖維鋅礦結晶結構之氧化物半導體之源極電極914與汲極電極915之間之電阻，當氮用作摻雜物時，高濃度區域918中氮原子濃度較佳地為高於或等於1×1020/cm3及低於或等於7原子%。然而，甚至當氮原子濃度低於以上範圍 時，有時可獲得具有纖維鋅礦結晶結構之氧化物半導體。
此外，氧化物半導體膜913可包括CAAC。當氧化物半導體膜913包括CAAC時，相較於非結晶半導體之狀況，氧化物半導體膜913之導電可為高，因而，源極電極914與汲極電極915之間之電阻可減少。
源極電極914與汲極電極915之間電阻減少確保甚至當電晶體911小型化時之高開啟狀態電流及高速作業。此外，電晶體911之小型化使其可減少藉由記憶格佔據之面積，及增加格陣列之每單位面積記憶體容量。
圖16C中所描繪之電晶體921包括：形成於絕緣膜922上並充當作用層之氧化物半導體膜923；形成於氧化物半導體膜923上之源極電極924及汲極電極925；氧化物半導體膜923、源極電極924、及汲極電極925上之閘極絕緣膜926；及閘極絕緣膜926上之閘極電極927，其配置於與氧化物半導體膜923重疊之位置。電晶體921額外包括配置於閘極電極927側並使用絕緣膜形成之側壁930。
圖16C中所描繪之電晶體921為頂閘電晶體，其中閘極電極927係形成於氧化物半導體膜923之上，亦為頂部接觸電晶體，其中源極電極924及汲極電極925係形成於氧化物半導體膜923之上。由於源極電極924及汲極電極925於電晶體921中未與閘極電極927重疊，以類似於電晶體901之方式，源極電極924與閘極電極927之間及汲極電極925與閘極電極927之間之寄生電容可減少，並可 達成高速作業。
此外，氧化物半導體膜923包括一對高濃度區域928及一對低濃度區域929，其可藉由於閘極電極927形成之後添加傳遞n型導電之摻雜物至氧化物半導體膜923而予獲得。此外，在氧化物半導體膜923中，與閘極電極927重疊且閘極絕緣膜926配置於其間之區域為通道形成區域931。在氧化物半導體膜923中，該對低濃度區域929係配置於該對高濃度區域928之間，且通道形成區域931係配置於該對低濃度區域929之間。該對低濃度區域929係配置於氧化物半導體膜923中所包括之區域中，並與側壁930重疊，且閘極絕緣膜926配置於其間。
以類似於電晶體901中所包括之高濃度區域908的狀況之方式，可藉由離子注入法形成高濃度區域928及低濃度區域929。用於形成高濃度區域928之摻雜物種類可參照高濃度區域908之狀況。
例如，當氮用作摻雜物時，較佳的是高濃度區域928具有高於或等於5×1019/cm3及低於或等於1×1022/cm3之氮原子濃度。此外，當氮用作摻雜物時，例如較佳的是低濃度區域929具有高於或等於5×1018/cm3及低於5×1019/cm3之氮原子濃度。
添加傳遞n型導電之摻雜物的高濃度區域928具有較氧化物半導體膜923中其他區域更高導電。因而，高濃度區域928係配置於氧化物半導體膜923中，此導致源極電極924與汲極電極925之間之電阻減少。此外，低濃度區 域929係配置於通道形成區域931與高濃度區域928之間，此導致因短通道效應之閾值電壓的負偏移減少。
當In-Ga-Zn基氧化物半導體用於氧化物半導體膜923時，在添加氮之後以高於或等於300℃及低於或等於600℃之溫度執行熱處理達約一小時，使得高濃度區域928中氧化物半導體具有纖維鋅礦結晶結構。此外，低濃度區域929可依據氮之濃度藉由熱處理而具有纖維鋅礦結晶結構。當高濃度區域928中氧化物半導體具有纖維鋅礦結晶結構時，可額外增加高濃度區域928之導電，及可額外減少源極電極924與汲極電極925之間之電阻。請注意，為有效減少藉由形成具有纖維鋅礦結晶結構之氧化物半導體之源極電極924與汲極電極925之間之電阻，當氮用作摻雜物時，高濃度區域928中氮原子濃度較佳地為高於或等於1×1020/cm3及低於或等於7原子%。然而，甚至當氮原子濃度低於以上範圍時，有時可獲得具有纖維鋅礦結晶結構之氧化物半導體。
此外，氧化物半導體膜923可包括CAAC。當氧化物半導體膜923包括CAAC時，相較於非結晶半導體之狀況，氧化物半導體膜923之導電可為高，因而，源極電極924與汲極電極925之間之電阻可減少。
源極電極924與汲極電極925之間電阻減少確保甚至當電晶體921小型化時之高開啟狀態電流及高速作業。此外，電晶體921之小型化使其可減少藉由記憶格佔據之面積，及增加格陣列之每單位面積記憶體容量。
圖16D中所描繪之電晶體941包括：形成於絕緣膜942上之源極電極944及汲極電極945；形成於源極電極944及汲極電極945之上並充當作用層之氧化物半導體膜943；氧化物半導體膜943、源極電極944、及汲極電極945上之閘極絕緣膜946；及閘極絕緣膜946上之閘極電極947，其配置於與氧化物半導體膜943重疊之位置。電晶體941額外包括配置於閘極電極947側並使用絕緣膜形成之側壁950。
圖16D中所描繪之電晶體941為頂閘電晶體，其中閘極電極947係形成於氧化物半導體膜943之上，為底部接觸電晶體，其中源極電極944及汲極電極945係形成於氧化物半導體膜943以下。由於源極電極944及汲極電極945於電晶體941中未與閘極電極947重疊，以類似於電晶體901之方式，源極電極944與閘極電極947之間及汲極電極945與閘極電極947之間之寄生電容可減少，並可達成高速作業。
此外，氧化物半導體膜943包括一對高濃度區域948及一對低濃度區域949，其可藉由於閘極電極947形成之後添加傳遞n型導電之摻雜物至氧化物半導體膜943而予獲得。此外，在氧化物半導體膜943中，與閘極電極947重疊且閘極絕緣膜946配置於其間之區域為通道形成區域951。在氧化物半導體膜943中，該對低濃度區域949係配置於該對高濃度區域948之間，且通道形成區域951係配置於該對低濃度區域949之間。該對低濃度區域949係 配置於氧化物半導體膜943中所包括之區域中，並與側壁950重疊，且閘極絕緣膜946配置於其間。
以類似於電晶體901中所包括之高濃度區域908的狀況之方式，可藉由離子注入法形成高濃度區域948及低濃度區域949。用於形成高濃度區域948之摻雜物種類可參照高濃度區域908之狀況。
例如，當氮用作摻雜物時，較佳的是高濃度區域948具有高於或等於5×1019/cm3及低於或等於1×1022/cm3之氮原子濃度。此外，當氮用作摻雜物時，例如較佳的是低濃度區域949具有高於或等於5×1018/cm3及低於5×1019/cm3之氮原子濃度。
添加傳遞n型導電之摻雜物的高濃度區域948具有較氧化物半導體膜943中其他區域更高導電。因而，高濃度區域948係包括於氧化物半導體膜943中，此導致源極電極944與汲極電極945之間之電阻減少。此外，低濃度區域949係配置於通道形成區域951與高濃度區域948之間，此導致因短通道效應之閾值電壓的負偏移減少。
當In-Ga-Zn基氧化物半導體用於氧化物半導體膜943時，在添加氮之後以高於或等於300℃及低於或等於600℃之溫度執行熱處理達約一小時，使得高濃度區域948中氧化物半導體包括纖維鋅礦結晶結構。此外，低濃度區域949可依據氮之濃度藉由熱處理而包括纖維鋅礦結晶結構。當高濃度區域948中氧化物半導體包括纖維鋅礦結晶結構時，可額外增加高濃度區域948之導電，及可額外減少 源極電極944與汲極電極945之間之電阻。請注意，為有效減少藉由形成具有纖維鋅礦結晶結構之氧化物半導體之源極電極944與汲極電極945之間之電阻，當氮用作摻雜物時，高濃度區域948中氮原子濃度較佳地為高於或等於1×1020/cm3及低於或等於7原子%。然而，甚至當氮原子濃度低於以上範圍時，有時可獲得具有纖維鋅礦結晶結構之氧化物半導體。
此外，氧化物半導體膜943可包括CAAC。當氧化物半導體膜943包括CAAC時，相較於非結晶半導體之狀況，氧化物半導體膜943之導電可為高，因而，源極電極944與汲極電極945之間之電阻可減少。
源極電極944與汲極電極945之間電阻減少確保甚至當電晶體941小型化時之高開啟狀態電流及高速作業。此外，電晶體941之小型化使其可減少藉由記憶格佔據之面積，及增加格陣列之每單位面積記憶體容量。
請注意，有關藉由自我校正處理而製造包括氧化物半導體之電晶體中充當源極區域及汲極區域之高濃度區域的方法之一，揭露一種方法其中氧化物半導體膜之表面暴露，並執行氬電漿處理以減少暴露於電漿之氧化物半導體膜之區域中之電阻(S.Jeon等人，「高密度影像感測器應用之180nm閘極長度非結晶InGaZnO薄膜電晶體」(“180nm Gate Length Amorphous InGaZnO Thin Film Transistor for High Density Image Sensor Application”)，IEDM Tech.Dig.，p.504，2010)。
然而，在該製造方法中，在閘極絕緣膜形成之後需局部移除閘極絕緣膜，使得充當源極區域及汲極區域之部分暴露。在局部移除閘極絕緣膜時，閘極絕緣膜以下之部分氧化物半導體膜將過度蝕刻，使得充當源極區域及汲極區域之部分的厚度減少。結果，源極區域及汲極區域之電阻增加，且極可能發生因過度蝕刻之特性缺陷。
為使電晶體小型化，需採用具高處理精確度之乾式蝕刻法。然而，當乾式蝕刻法未充分確保氧化物半導體膜與閘極絕緣膜之間之選擇性時，更可能發生以上過度蝕刻。
例如，當氧化物半導體膜具有充分厚度時便未造成問題，但若通道長度為200 nm或更少時，充當通道形成區域之部分氧化物半導體膜需為20 nm或更少，較佳地為10 nm或更少，以避免短通道效應。當使用該等薄氧化物半導體膜時，氧化物半導體膜之過度蝕刻便不好，因為如以上說明，過度蝕刻造成源極區域及汲極區域之電阻及電晶體之特性缺陷增加。
然而，如本發明之一實施例中所說明，當在氧化物半導體膜未暴露且閘極絕緣膜保留之狀況下，摻雜物添加至氧化物半導體時，可避免氧化物半導體膜之過度蝕刻，並可減少氧化物半導體膜之過度損害。此外，氧化物半導體膜與閘極絕緣膜之間之介面保持清潔。結果，可改進電晶體之特性及可靠性。
本實施例可藉由與任何以上實施例適當組合而予實施。
(實施例8)
本實施例說明根據本發明之一實施例之訊號處理電路施加於行動電子裝置的狀況，諸如行動電話、智慧型電話、及電子書閱讀器。若暫時儲存影像資料，SRAM或DRAM用於例如一般行動電子裝置。使用SRAM或DRAM因為其反應速度於寫入、讀取等時高於快閃記憶體等，因而適用於影像資料之處理。
另一方面，當SRAM或DRAM用於暫時儲存影像資料時存在下列缺點。在一般SRAM中，如圖18A中所描繪，一記憶格包括六電晶體401至406，並藉由X解碼器407及Y解碼器408驅動。記憶格包括包括電晶體403及電晶體405之反向器及包括電晶體404及電晶體406之反向器。儘管SRAM具有高反應速度之優點，一記憶格包括六電晶體，導致記憶格之面積大的缺點。假設設計規則之最小特徵尺寸為F，SRAM中記憶格面積一般為100F2至150F2。因此，在半導體記憶體裝置之中，SRAM之每位元價格是最貴的。
相比之下，如圖18B中所描繪，DRAM之記憶格包括電晶體411及電容器412，並藉由X解碼器413及Y解碼器414驅動。一記憶格包括一電晶體及一電容器，且記憶格之面積小。DRAM之記憶格面積一般為10F2或更少。然而，在DRAM之狀況下，恆定地需要刷新作業，且甚至當未執行重寫作業時亦消耗電力。
在應用於根據本發明之一實施例之訊號處理電路的記憶體裝置中，記憶格之面積為約10F2且不需頻繁刷新作業。不同於一般SRAM或DRAM，以上記憶體裝置可達成記憶格面積減少及電力消耗減少之二目標。
圖19為行動電話之方塊圖。圖19中所示之行動電話包括RF電路421、類比基帶電路422、數位基帶電路423、電池424、電源電路425、應用處理器426、快閃記憶體430、顯示控制器431、記憶體電路432、顯示器433、觸碰感測器439、音頻電路437、鍵盤438等。顯示器433包括顯示部434、源極驅動器435、及閘極驅動器436。應用處理器426包括CPU 427、DSP 428、及介面(IF)429。記憶體電路432一般包括SRAM或DRAM，但以上實施例中所說明之記憶體裝置應用於記憶體電路432，使其可減少每位元價格並減少電力消耗。
圖20為記憶體電路432之結構方塊圖。記憶體電路432包括記憶體裝置442、記憶體裝置443、開關444、開關445、及記憶體控制器441。
首先，影像資料係於行動電話中接收或藉由應用處理器426形成。影像資料經由開關444而儲存於記憶體裝置442中。影像資料經由開關444輸出並經由顯示控制器431而發送至顯示器433。顯示器433顯示使用影像資料之影像。
若影像未改變，如同靜止影像之狀況，從記憶體裝置442讀出之影像資料通常以30 Hz至60 Hz之週期，持續 經由開關445而發送至顯示控制器431。當使用者執行顯示於顯示器上之影像切換時，應用處理器426形成新影像資料，且影像資料經由開關444而儲存於記憶體裝置443中。甚至當新影像資料儲存於記憶體裝置443中時，經由開關445而定期從記憶體裝置442讀出影像資料。
當記憶體裝置443中新影像資料之儲存完成時，經由開關445及顯示控制器431而讀出記憶體裝置443中所儲存之新資料並發送至顯示器433。顯示器433顯示使用已發送之新影像資料的影像。影像資料之讀取係連續執行，直至下一新影像資料儲存於記憶體裝置442中為止。以此方式，記憶體裝置442及記憶體裝置443交替地執行影像資料之寫入及讀取，且顯示器433顯示影像。
記憶體裝置442及記憶體裝置443不一定為不同記憶體裝置，並可劃分使用一記憶體裝置中所包括之記憶體區域。
圖21為電子書閱讀器之方塊圖。圖21之電子書閱讀器包括電池451、電源電路452、微處理器453、快閃記憶體454、音頻電路455、鍵盤456、記憶體電路457、觸控面板458、顯示器459、及顯示控制器460。微處理器453包括CPU 467、DSP 468、及介面(IF)469。以上實施例中所說明之記憶體裝置可用於根據本發明之一實施例之訊號處理電路中之記憶體電路457。
例如，當使用者利用澄清書資料中預定部分及其他部分之間差異的強調功能時，例如於預定部分中藉由改變顯 示顏色、劃底線、以粗體字顯示、及改變字型，書資料中藉由使用者指定之部分的資料需予儲存。記憶體電路457具有暫時儲存資料之功能。請注意，當長時間保持資料時，資料可複製於快閃記憶體454中。
本實施例可藉由與任何以上實施例適當組合而予實施。
(實施例9)
本實施例中將說明記憶體裝置之結構之一模式。
圖22及圖23各為記憶體裝置之截面圖。在圖22及圖23之每一記憶體裝置中，以多層形成之複數記憶格係配置於上部，且邏輯電路3004係包括於下部中。描繪複數記憶格中所包括之記憶格3170a及記憶格3170b作為典型範例。
請注意，描繪記憶格3170a中所包括之電晶體3171a作為典型範例。描繪記憶格3170b中所包括之電晶體3171b作為典型範例。每一電晶體3171a及電晶體3171b包括包括通道形成區域之氧化物半導體膜。通道形成區域形成於氧化物半導體膜中之電晶體結構與任何其他實施例中所說明之結構相同，因而結構之說明省略。
以與電晶體3171a之源極電極及汲極電極之相同層形成的電極3501a經由電極3502a而電連接至電極3003a。以與電晶體3171b之源極電極及汲極電極之相同層形成的電極3501c經由電極3502c而電連接至電極3003c。
邏輯電路3004包括電晶體3001，其中氧化物半導體以外之半導體材料用作通道形成區域。電晶體3001可為以該等方式獲得之電晶體，即元件分離絕緣膜3106係配置於包括半導體材料(例如矽)之基板3000之上，且充當通道形成區域之區域係形成於藉由元件分離絕緣膜3106環繞之區域中。請注意，電晶體3001可為以該等方式獲得之電晶體，即通道形成區域係形成於諸如形成於絕緣表面之矽膜的半導體膜中或SOI基板之矽膜中。因為可使用已知結構，電晶體3001之說明省略。
佈線3100a及佈線3100b係配置於電晶體3171a與電晶體3001之間。絕緣膜3140a係配置於佈線3100a與包括電晶體3001之層之間。絕緣膜3141a係配置於佈線3100a與佈線3100b之間。絕緣膜3142a係配置於佈線3100b與包括電晶體3171a之層之間。
類似地，佈線3100c及佈線3100d係配置於電晶體3171b與電晶體3171a之間。絕緣膜3140b係配置於佈線3100c與包括電晶體3171a之層之間。絕緣膜3141b係配置於佈線3100c與佈線3100d之間。絕緣膜3142b係配置於佈線3100d與包括電晶體3171b之層之間。
絕緣膜3140a、3141a、3142a、3140b、3141b、及3142b各充當表面可平面化之層際絕緣膜。
佈線3100a、3100b、3100c、及3100d啟動記憶格之間電連接、邏輯電路3004與記憶格之間電連接等。
邏輯電路3004中所包括之電極3303可電連接至配置 於上部中之電路。
例如，如圖22中所描繪，電極3303可經由電極3505而電連接至佈線3100a。佈線3100a可經由電極3503a而電連接至電極3501b。以此方式，佈線3100a及電極3303可電連接至電晶體3171a之源極或汲極。此外，電極3501b可經由電極3502b而電連接至電極3003b。電極3003b可經由電極3503b而電連接至佈線3100c。
儘管圖22中電極3303經由佈線3100a而電連接至電晶體3171a，一實施例不侷限於此。電極3303可經由佈線3100b或佈線3100a及佈線3100b而電連接至電晶體3171a。此外，如圖23中所描繪，電極3303電連接至電晶體3171a，並未經由佈線3100a或佈線3100b。在圖23中，電極3303經由電極3503而電連接至電極3003b。電極3003b電連接至電晶體3171a之源極或汲極。以此方式，電極3303可電連接至電晶體3171a。
儘管圖22及圖23各描繪二記憶格(記憶格3170a及記憶格3170b)堆疊之範例，將堆疊之記憶格數量不侷限於本結構。
此外，儘管圖22及圖23各描繪二佈線層，即包括佈線3100a之佈線層及包括佈線3100b之佈線層，配置於包括電晶體3171a之層及包括電晶體3001之層之間之結構，一實施例不侷限於此結構。一佈線層或三或更多佈線層可配置於包括電晶體3171a之層及包括電晶體3001之層之間。
此外，圖22及圖23各描繪二佈線層，即包括佈線3100c之佈線層及包括佈線3100d之佈線層，配置於包括電晶體3171b之層及包括電晶體3171a之層之間之結構，一實施例不侷限於此結構。一佈線層或三或更多佈線層可配置於包括電晶體3171b之層及包括電晶體3171a之層之間。
本實施例可藉由與任何以上實施例適當組合而予實施。
[範例1]
使用根據本發明之一實施例之訊號處理電路，使得可提供具低電力消耗之電子裝置。尤其，在連續接收電力方面具有困難之可攜式電子裝置的狀況下，當附加根據本發明之一實施例之具低電力消耗的訊號處理電路作為裝置之組件時，可獲得增加連續作業時間之優點。此外，基於使用具小關閉狀態電流之電晶體，不需要掩飾藉由大關閉狀態電流造成之失敗所需的冗餘電路設計；因此，可增加訊號處理電路之整合程度，且訊號處理電路可具有較高功能性。
根據本發明之一實施例之訊號處理電路可用於配置記錄媒體之顯示裝置、個人電腦、或影像再生裝置(典型地，再生諸如數位影音光碟(DVD)之記錄媒體之內容的裝置，及具有顯示器以顯示再生之影像的裝置)。除了以上物件以外，有關可採用根據本發明之一實施例之訊號處理 電路的電子裝置，可提供行動電話、可攜式遊戲機、可攜式資訊終端機、電子書閱讀器、諸如攝影機及數位相機之攝像機、眼罩型顯示器(頭戴型顯示器)、導航系統、音頻再生裝置(例如，汽車音頻系統及數位音頻播放器)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、自動販賣機等。圖17A至17F中描繪該些電子裝置之特定範例。
圖17A描繪電子書閱讀器，其包括外殼7001、顯示部7002等。根據本發明之一實施例之訊號處理電路可用於積體電路，以控制電子書閱讀器之驅動。基於將根據本發明之一實施例之訊號處理電路用於積體電路，以控制電子書閱讀器之驅動，電子書閱讀器可減少電力消耗。當使用軟性基板時，訊號處理電路可具有彈性，藉此可提供軟性及輕量之容易使用之電子書閱讀器。
圖17B描繪顯示裝置，其包括外殼7011、顯示部7012、支撐基底7013等。根據本發明之一實施例之訊號處理電路可用於積體電路，以控制顯示裝置之驅動。基於將根據本發明之一實施例之訊號處理電路用於顯示裝置，以控制顯示裝置之驅動，顯示裝置可減少電力消耗。請注意，顯示裝置於其分類包括用於顯示資訊之所有顯示裝置，諸如個人電腦之顯示裝置，用於接收TV廣播，及用於顯示廣告。
圖17C描繪顯示裝置，其包括外殼7021、顯示部7022等。根據本發明之一實施例之訊號處理電路可用於 積體電路，以控制顯示裝置之驅動。基於將根據本發明之一實施例之訊號處理電路用於積體電路，以控制顯示裝置之驅動，顯示裝置可減少電力消耗。再者，基於使用軟性基板，訊號處理電路可具有彈性。因而，可提供軟性及輕量之容易使用之顯示裝置。因此，如圖17C中所描繪，可使用顯示裝置同時固定至布料等，且顯示裝置之應用範圍顯著變寬。
圖17D描繪可攜式遊戲機，其包括外殼7031、外殼7032、顯示部7033、顯示部7034、麥克風7035、揚聲器7036、操作鍵7037、觸控筆7038等。根據本發明之一實施例之訊號處理電路可用於積體電路，以控制可攜式遊戲機之驅動。基於將根據本發明之一實施例之訊號處理電路用於積體電路，以控制可攜式遊戲機之驅動，可攜式遊戲機可減少電力消耗。請注意，儘管圖17D中所描繪之可攜式遊戲機包括二顯示部7033及7034，可攜式遊戲機中所包括之顯示部的數量不侷限於二。
圖17E描繪行動電話，其包括外殼7041、顯示部7042、音頻輸入部7043、音頻輸出部7044、操作鍵7045、光接收部7046等。光接收部7046中所接收之光轉換為電訊號，藉此可載入外部影像。根據本發明之一實施例之訊號處理電路可用於積體電路，以控制行動電話之驅動。基於將根據本發明之一實施例之訊號處理電路用於積體電路，以控制行動電話之驅動，行動電話可減少電力消耗。
圖17F描繪可攜式資訊終端機，其包括外殼7051、 顯示部7052、操作鍵7053等。可將數據機併入圖17F中所描繪之可攜式資訊終端機的外殼7051。根據本發明之一實施例之訊號處理電路可用於積體電路，以控制可攜式資訊終端機之驅動。基於將根據本發明之一實施例之訊號處理電路用於積體電路，以控制可攜式資訊終端機之驅動，可攜式資訊終端機可減少電力消耗。
本實施例可藉由與任何以上實施例適當組合而予實施。
本申請案係依據2010年12月28日向日本專利處提出申請之序號2010-291835日本專利申請案，其整個內容係以提及方式併入本文。
100、600‧‧‧訊號處理電路
101、601‧‧‧控制單元
102‧‧‧算術單元
103‧‧‧緩衝記憶體裝置
104、607‧‧‧主記憶體裝置
105、3170a、3170b‧‧‧記憶格
106‧‧‧記憶體元件
107、121、123、125-130、260、261、401-406、411、901、911、921、941、3001、3171a、3171b‧‧‧電晶體
110、700、3000‧‧‧基板
111、707、722、907、917、927、947‧‧‧閘極電極
112、116、701、712、713、724、727、902、912、922、942、3140a、3140b、3141a、3141b、3142a、3142b‧‧‧絕緣膜
113、716、903、913、923、943‧‧‧氧化物半導體膜
114、904、914、924、944‧‧‧源極電極
115、905、915、925、945‧‧‧汲極電極
120、122、124、412‧‧‧電容器
131‧‧‧二極體
200、300、801‧‧‧格陣列
262‧‧‧運算放大器
407、413‧‧‧X解碼器
408、414‧‧‧Y解碼器
421‧‧‧射頻電路
422‧‧‧類比基帶電路
423‧‧‧數位基帶電路
424、451‧‧‧電池
425、452‧‧‧電源電路
426‧‧‧應用處理器
427、467‧‧‧中央處理單元
428、468‧‧‧數位訊號處理器
429、469‧‧‧介面
430、454‧‧‧快閃記憶體
431、460‧‧‧顯示控制器
432、457‧‧‧記憶體電路
433、459‧‧‧顯示器
434、7012、7022、7033、7034、7042、7052‧‧‧顯示部
435‧‧‧源極驅動器
436‧‧‧閘極驅動器
437、455‧‧‧音頻電路
438、456‧‧‧鍵盤
439‧‧‧觸碰感測器
441‧‧‧記憶體控制器
442、443‧‧‧記憶體裝置
444、445‧‧‧開關
453‧‧‧微處理器
458‧‧‧觸控面板
602‧‧‧算術邏輯單元
603‧‧‧資料快取記憶體
604‧‧‧指令快取記憶體
605‧‧‧程式計數器
606‧‧‧指令暫存器
608‧‧‧暫存器檔案
702‧‧‧半導體膜
703、721、906、916、926、946‧‧‧閘極絕緣膜
704、709、711‧‧‧雜質區
705‧‧‧遮罩
706、725‧‧‧開口
708、719、720、723‧‧‧導電膜
710、909、919、931、951‧‧‧通道形成區域
726、3100a、3100b、3100c、3100d‧‧‧佈線
800‧‧‧記憶體裝置
802‧‧‧驅動器電路
803‧‧‧讀取電路
804‧‧‧字線驅動器電路
805‧‧‧資料線驅動器電路
806‧‧‧控制電路
807‧‧‧解碼器
808、811‧‧‧位準移位器
809‧‧‧緩衝器
810‧‧‧解碼器
812‧‧‧選擇器
908、918、928、948‧‧‧高濃度區域
929、949‧‧‧低濃度區域
930、950‧‧‧側壁
3003a、3003b、3003c、3303、3501a、3501b、3501c、3502a、3502b、3502c、3503、3503a、3503b、3505‧‧‧電極
3004‧‧‧邏輯電路
3106‧‧‧元件分離絕緣膜
7011、7021、7031、7032、7041、7051‧‧‧外殼
7013‧‧‧支撐基底
7035‧‧‧麥克風
7036‧‧‧揚聲器
7037、7045、7053‧‧‧操作鍵
7038‧‧‧觸控筆
7043‧‧‧音頻輸入部
7044‧‧‧音頻輸出部
7046‧‧‧光接收部
AD、CE、RE、Sig、WE‧‧‧訊號
DL、DL1-DLx‧‧‧資料線
DLa‧‧‧第一資料線
DLb‧‧‧第二資料線
FG‧‧‧節點
GND‧‧‧接地電位
SL、SL1-SLy‧‧‧源極線
Ta‧‧‧資料寫入時期
Tr‧‧‧資料讀取時期
Ts‧‧‧資料保留時期
VDD、VH、VR‧‧‧高位準電位
Vdata、Vout‧‧‧電位
Vref‧‧‧參考電位
WL、WL1-WLy‧‧‧字線
WLa、WLa1-WLay‧‧‧第一字線
WLb、WLb1-WLby‧‧‧第二字線
在附圖中：圖1A至1C分別為訊號處理電路之方塊圖、描繪記憶格之結構圖及電晶體之截面圖；圖2A至2C為記憶格之電路圖；圖3A至3D為記憶格之電路圖；圖4為格陣列之電路圖；圖5為時序圖，顯示記憶體裝置之作業；圖6為格陣列之電路圖；圖7為方塊圖，描繪記憶體裝置之結構；圖8描繪讀取電路之結構；圖9為方塊圖，描繪訊號處理電路之結構； 圖10描繪緩衝記憶體裝置之結構；圖11A至11D描繪記憶體裝置之製造方法；圖12A至12C描繪記憶體裝置之製造方法；圖13A至13C描繪記憶體裝置之製造方法；圖14A至14C描繪記憶體裝置之製造方法；圖15為記憶體裝置之截面圖；圖16A至16D為電晶體之截面圖；圖17A至17F為電子裝置；圖18A及18B分別描繪SRAM之結構及DRAM之結構；圖19為行動電話之方塊圖；圖20為記憶體電路之方塊圖；圖21為行動電子書閱讀器之方塊圖；圖22為記憶體裝置之截面圖；及圖23為記憶體裝置之截面圖。
100‧‧‧訊號處理電路
101‧‧‧控制單元
102‧‧‧算術單元
103‧‧‧緩衝記憶體裝置
104‧‧‧主記憶體裝置

Claims (9)

  1. 一種訊號處理電路，包含：控制單元；算術單元；以及緩衝記憶體裝置，其中，該緩衝記憶體裝置根據來自該控制單元之指令而儲存從主記憶體裝置或該算術單元發送之資料，其中，該緩衝記憶體裝置包含複數記憶格，以及其中，該記憶格各包含：第一字線及第二字線；第一資料線和第二資料線；第一電晶體，於通道形成區域中包含氧化物半導體；第二電晶體；以及記憶體元件，經由該第一電晶體向其供應電荷量取決於該資料值的電荷，其中，該第一電晶體之閘極電連接至該第一字線，且該第一電晶體之源極和汲極之其中一者電連接至該第一資料線，以及其中，該第二電晶體之閘極電連接至該第二字線，該第二電晶體之源極和汲極之其中一者電連接至該第二資料線，且該第二電晶體之源極和汲極之其中另一者電連接至該記憶體元件。
  2. 一種訊號處理電路，包含： 控制單元；算術單元；緩衝記憶體裝置；以及主記憶體裝置，其中，該緩衝記憶體裝置根據來自該控制單元之指令而儲存從該主記憶體裝置或該算術單元發送之資料，其中，該緩衝記憶體裝置包含複數記憶格，以及其中，該記憶格各包含：第一字線及第二字線；第一資料線和第二資料線；第一電晶體，於通道形成區域中包含氧化物半導體；第二電晶體；以及記憶體元件，經由該第一電晶體向其供應電荷量取決於該資料值的電荷，其中，該第一電晶體之閘極電連接至該第一字線，且該第一電晶體之源極和汲極之其中一者電連接至該第一資料線，以及其中，該第二電晶體之閘極電連接至該第二字線，該第二電晶體之源極和汲極之其中一者電連接至該第二資料線，且該第二電晶體之源極和汲極之其中另一者電連接至該記憶體元件。
  3. 一種訊號處理電路，包含：控制單元； 算術單元；以及緩衝記憶體裝置，其中，該緩衝記憶體裝置儲存包括從主記憶體裝置發送之指令的資料，其中，該控制單元讀取來自該緩衝記憶體裝置之該資料並根據該指令控制該算術單元及該緩衝記憶體裝置之作業，其中，該緩衝記憶體裝置包含複數記憶格，以及其中，該記憶格各包含：第一字線及第二字線；第一資料線和第二資料線；第一電晶體，於通道形成區域中包含氧化物半導體；第二電晶體；以及記憶體元件，經由該第一電晶體向其供應電荷量取決於該資料值的電荷，其中，該第一電晶體之閘極電連接至該第一字線，且該第一電晶體之源極和汲極之其中一者電連接至該第一資料線，以及其中，該第二電晶體之閘極電連接至該第二字線，該第二電晶體之源極和汲極之其中一者電連接至該第二資料線，且該第二電晶體之源極和汲極之其中另一者電連接至該記憶體元件。
  4. 一種訊號處理電路，包含複數記憶格，該記憶格 各包含：第一字線和第二字線；第一資料線和第二資料線；第一電晶體，於通道形成區域中包含氧化物半導體；第二電晶體；以及記憶體元件，經由該第一電晶體向其供應電荷量取決於資料值的電荷，其中，該第一電晶體之閘極電連接至該第一字線，且該第一電晶體之源極和汲極之其中一者電連接至該第一資料線，以及其中，該第二電晶體之閘極電連接至該第二字線，該第二電晶體之源極和汲極之其中一者電連接至該第二資料線，且該第二電晶體之源極和汲極之其中另一者電連接至該記憶體元件。
  5. 如申請專利範圍第1至3項任一項之訊號處理電路，其中，該第一電晶體之關閉狀態電流密度低於或等於100zA/μm。
  6. 如申請專利範圍第1至4項任一項之訊號處理電路，其中，該記憶體元件為電晶體或電容器。
  7. 如申請專利範圍第1至4項任一項之訊號處理電路，其中，該氧化物半導體包含In、Ga、及Zn。
  8. 如申請專利範圍第1至4項任一項之訊號處理電路，其中，該通道形成區域之氫濃度為低於5×1018/cm3。
  9. 如申請專利範圍第1至4項任一項之訊號處理電 路，其中，該訊號處理電路為包含CPU、DSP、或微電腦之LSI。
TW100147394A 2010-12-28 2011-12-20 訊號處理電路 TWI529531B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010291835 2010-12-28

Publications (2)

Publication Number Publication Date
TW201248408A TW201248408A (en) 2012-12-01
TWI529531B true TWI529531B (zh) 2016-04-11

Family

ID=46316594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147394A TWI529531B (zh) 2010-12-28 2011-12-20 訊號處理電路

Country Status (4)

Country Link
US (2) US8687416B2 (zh)
JP (2) JP6030298B2 (zh)
KR (2) KR101931931B1 (zh)
TW (1) TWI529531B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009002215T5 (de) 2008-09-15 2011-07-28 Piezo Resonance Innovations, Inc., Pa. Medizinisches Instrument zur Verringerung der Penetrationskraft mit Mitteln zur Rückkopplung
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
JP2012256406A (ja) * 2011-04-08 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び当該記憶装置を用いた半導体装置
US8611437B2 (en) 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US9338036B2 (en) 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
US9135182B2 (en) * 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9153314B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9147447B2 (en) 2013-03-15 2015-09-29 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9171607B2 (en) * 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended system-on-package
US9076551B2 (en) 2013-03-15 2015-07-07 Nvidia Corporation Multi-phase ground-referenced single-ended signaling
US9170980B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9153539B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
TWI618058B (zh) * 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
JP6444723B2 (ja) * 2014-01-09 2018-12-26 株式会社半導体エネルギー研究所 装置
DE112015000705T5 (de) * 2014-02-07 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Vorrichtung
JP6563313B2 (ja) * 2014-11-21 2019-08-21 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US10522693B2 (en) 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
JP6773453B2 (ja) * 2015-05-26 2020-10-21 株式会社半導体エネルギー研究所 記憶装置及び電子機器
CN108701480B (zh) * 2016-03-10 2022-10-14 株式会社半导体能源研究所 半导体装置
CN115995242A (zh) 2016-03-18 2023-04-21 株式会社半导体能源研究所 半导体装置
US10658395B2 (en) 2017-03-24 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10262736B2 (en) 2017-07-05 2019-04-16 Micron Technology, Inc. Multifunctional memory cells
KR20210020934A (ko) * 2018-06-15 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
KR102554712B1 (ko) 2019-01-11 2023-07-14 삼성전자주식회사 반도체 소자
JP7536798B2 (ja) 2020-01-21 2024-08-20 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US20240212781A1 (en) * 2022-12-21 2024-06-27 Infineon Technologies LLC System and method for testing a non-volatile memory

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927935B2 (ja) * 1980-02-29 1984-07-09 株式会社日立製作所 情報処理装置
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
EP0259967B1 (en) * 1986-08-01 1994-03-23 Fujitsu Limited Directory memory
JPH073660B2 (ja) * 1986-08-01 1995-01-18 富士通株式会社 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2742747B2 (ja) * 1992-05-29 1998-04-22 株式会社半導体エネルギー研究所 薄膜トランジスタを有する多層半導体集積回路
JPH07121444A (ja) 1993-10-21 1995-05-12 Fuji Xerox Co Ltd 補助記憶装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5742781A (en) * 1996-08-09 1998-04-21 Hitachi America, Ltd. Decoded instruction buffer apparatus and method for reducing power consumption in a digital signal processor
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3554666B2 (ja) * 1997-10-07 2004-08-18 株式会社日立製作所 半導体メモリ装置
US6065112A (en) * 1997-06-18 2000-05-16 Matsushita Electric Industrial Co., Ltd. Microprocessor with arithmetic processing units and arithmetic execution unit
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002359296A (ja) * 2001-06-01 2002-12-13 Mitsubishi Electric Corp 半導体記憶装置
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6809949B2 (en) * 2002-05-06 2004-10-26 Symetrix Corporation Ferroelectric memory
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4241175B2 (ja) * 2003-05-09 2009-03-18 株式会社日立製作所 半導体装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4927321B2 (ja) * 2004-06-22 2012-05-09 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2006048488A (ja) * 2004-08-06 2006-02-16 Sanyo Electric Co Ltd 命令処理装置及び半導体装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5408930B2 (ja) * 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100043941A (ko) * 2008-10-21 2010-04-29 삼성전자주식회사 저항성 메모리 어레이의 제조 방법
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2011001880A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101457837B1 (ko) * 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
WO2011078373A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8941112B2 (en) * 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
WO2012090799A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012256406A (ja) * 2011-04-08 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び当該記憶装置を用いた半導体装置

Also Published As

Publication number Publication date
KR101931931B1 (ko) 2018-12-24
US9093136B2 (en) 2015-07-28
JP2012150875A (ja) 2012-08-09
KR20120075411A (ko) 2012-07-06
KR101987638B1 (ko) 2019-06-12
US20120163071A1 (en) 2012-06-28
US20140211558A1 (en) 2014-07-31
TW201248408A (en) 2012-12-01
JP2017059291A (ja) 2017-03-23
US8687416B2 (en) 2014-04-01
JP6392824B2 (ja) 2018-09-19
KR20180134815A (ko) 2018-12-19
JP6030298B2 (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
TWI529531B (zh) 訊號處理電路
US9305612B2 (en) Programmable LSI with multiple transistors in a memory element
TWI556355B (zh) 記憶體裝置及半導體裝置
TWI525614B (zh) 儲存元件、儲存裝置、及信號處理電路
TWI540445B (zh) 信號處理電路
TWI564890B (zh) 記憶體裝置及半導體裝置
TWI541981B (zh) 半導體裝置
US8576636B2 (en) Semiconductor device
US9570141B2 (en) Memory device having a transistor including a semiconductor oxide
US8730730B2 (en) Temporary storage circuit, storage device, and signal processing circuit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees