TWI519074B - Ｃｍｏｓ輸入緩衝電路 - Google Patents

Ｃｍｏｓ輸入緩衝電路 Download PDF

Info

Publication number
TWI519074B
TWI519074B TW099120107A TW99120107A TWI519074B TW I519074 B TWI519074 B TW I519074B TW 099120107 A TW099120107 A TW 099120107A TW 99120107 A TW99120107 A TW 99120107A TW I519074 B TWI519074 B TW I519074B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
cmos
voltage
pmos transistor
Prior art date
Application number
TW099120107A
Other languages
English (en)
Other versions
TW201121242A (en
Inventor
宇都宮文靖
Original Assignee
精工電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工電子有限公司 filed Critical 精工電子有限公司
Publication of TW201121242A publication Critical patent/TW201121242A/zh
Application granted granted Critical
Publication of TWI519074B publication Critical patent/TWI519074B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

CMOS輸入緩衝電路
本發明是有關將未滿CMOS位準的輸入訊號變換成CMOS位準的輸出訊號之CMOS輸入緩衝電路，特別是有關在廣電源電壓範圍的動作及低消耗電流化所必要的CMOS輸入緩衝電路。
即使在CMOS電路的輸入端子被輸入不明朗的位準的電壓，還是可判斷該輸入位準為高位準或低位準，變換成CMOS電路所動作的電源電壓之CMOS位準的訊號而輸出的電路為CMOS輸入緩衝電路。
在圖7顯示以往的CMOS輸入緩衝電路。PMOS電晶體701是源極被連接至電源端子VDD，汲極被連接至輸出端子720，閘極被連接至PMOS電晶體702的汲極與NMOS電晶體704的汲極。PMOS電晶體702是源極被連接至電源端子VDD，閘極被連接至輸出端子720。NMOS電晶體703是源極被連接至基準端子GND，汲極被連接至輸出端子720，閘極被連接至輸入端子710。NMOS電晶體704是源極被連接至基準端子GND，閘極被連接至PMOS電晶體706的汲極與NMOS電晶體707的汲極。NMOS電晶體705是源極被連接至PMOS電晶體706的源極，汲極與閘極被連接至電源端子VDD。PMOS電晶體706是閘極被連接至輸入端子710。NMOS電晶體707是源極被連接至基準端子GND，閘極被連接至輸入端子710。雖未圖示，但實際從電源供給高位準的電壓的3V至電源端子VDD，從電源供給低位準的電壓的0V至基準端子GND。
其次，說明有關以往的CMOS輸入緩衝電路的動作。在此是將PMOS電晶體的臨界值電壓設為-0.5V，將NMOS電晶體的臨界值電壓設為0.5V。
首先，一旦在輸入端子710輸入低位準的0V，則NMOS電晶體703與NMOS電晶體707會關閉，PMOS電晶體706會開啟。在NMOS電晶體704的閘極，輸入從3V減去NMOS電晶體705的臨界值電壓後的電壓2.5V。藉此，NMOS電晶體704開啟。然後，PMOS電晶體701的閘極會成為0V，PMOS電晶體701開啟。因此，在輸出端子720輸出3V。PMOS電晶體702因為閘極會成為3V，所以關閉。亦即，一旦在輸入端子710輸入0V，則CMOS位準的高位準的3V會被輸出至輸出端子720。並且，一旦在輸入端子710輸入3V，則CMOS位準的低位準的0V會被輸出至輸出端子720。
而且此情況，在具有3個的電流路徑中，一定1個的MOS電晶體會關閉，因此CMOS輸入緩衝電路是不消耗電流。
其次，若在輸入端子710輸入未滿CMOS位準且NMOS電晶體可開啟的電壓以上的電壓，則因為NMOS電晶體703會開啟，所以輸出端子720會成為0V。因為輸出端子720成為0V，所以PMOS電晶體702會開啟。因為NMOS電晶體707開啟，所以NMOS電晶體704的閘極成為0V，NMOS電晶體704會關閉。然後，因為PMOS電晶體701的閘極成為3V，所以PMOS電晶體701會關閉。因此，若在輸入端子710輸入未滿CMOS位準且NMOS電晶體可開啟的電壓以上的電壓，則CMOS位準的低位準的0V會被輸出至輸出端子720。然而，因為PMOS電晶體706的源極為從電源端子VDD的電壓3V減去NMOS電晶體705的臨界值電壓0.5V後的2.5V，所以PMOS電晶體706若在閘極未被輸入2V以上的電壓，則無法關閉。因此，電流會經由PMOS電晶體706與NMOS電晶體707來流動，所以消耗電流。
此時，為了在更低的輸入電壓，不消耗電流，而需要串聯2個NMOS電晶體705等，降低PMOS電晶體706的源極的電壓(例如，參照專利文獻1)。
[先行技術文献]
[專利文獻]
[專利文獻1]特開2000-13214號公報(圖3)
然而，以往的CMOS輸入緩衝電路的最低動作電壓是形成對NMOS電晶體705的臨界值電壓合計NMOS電晶體704的臨界值電壓之電壓，或合計PMOS電晶體706的臨界值電壓的絕對值之電壓的任一高的電壓。因此，就消耗電流對策而言，一旦降低PMOS電晶體706的源極的電壓，則會有最低動作電壓變高的課題。
又，亦有對圖7所示的構成追加輸出基準電壓的基準電壓電路，在NMOS電晶體705的閘極連接基準電壓電路的輸出之方法。藉此，在電源電壓高時，即使被輸入未滿CMOS位準的電壓，也不會有PMOS電晶體706開啟的情形，但會有追加的基準電壓電路消耗電流的課題。
本發明有鑑於上述課題，而以提供一種低電壓動作且低消耗電流的CMOS輸入緩衝電路為目的。亦即，以提供一種未滿CMOS位準的高位準電壓被輸入至輸入端子時，即使提高電源電壓，也不會消耗電流之CMOS輸入緩衝電路為目的。
為了解決以往的課題，本發明的CMOS輸入緩衝電路是設為以下那樣的構成。
一種CMOS輸入緩衝電路，係將輸入至輸入端子之未滿CMOS位準的訊號變換成CMOS位準的訊號而輸出至輸出端子之CMOS輸入緩衝電路，其特徵為具備：電源端子VDD及基準端子GND，其係被供給CMOS位準的電壓；空乏型NMOS電晶體，其係汲極被連接至電源端子VDD，閘極被連接至輸出端子
PMOS電晶體，其係源極被連接至空乏型NMOS電晶體的源極，汲極被連接至輸出端子，閘極被連接至輸入端子；NMOS電晶體，其係源極被連接至基準端子GND，閘極被連接至輸入端子，汲極被連接至輸出端子。
若根據本發明的CMOS緩衝電路，則由於最低動作電壓是成為PMOS電晶體的臨界值電壓的絕對值，或NMOS電晶體的臨界值電壓的任一高的電壓，因此可降低最低動作電壓。
又，具有若輸入從空乏型NMOS電晶體的臨界值電壓的絕對值減去PMOS電晶體的臨界值電壓的絕對值之電壓以上的高位準電壓，則無論電源電壓多高，也不會消耗電流的效果。
以下，參照圖面說明本發明的實施形態。
<第1實施形態>
圖1是表示第1實施形態的CMOS輸入緩衝電路的電路圖。第1實施形態的CMOS輸入緩衝電路101是具備：空乏型NMOS電晶體(以後簡稱DNMOS電晶體)102、PMOS電晶體103、及NMOS電晶體104。
DNMOS電晶體102是汲極連接至電源端子VDD，源極連接至PMOS電晶體103的源極，閘極連接至輸出端子120。PMOS電晶體103是汲極連接至輸出端子120，閘極連接至輸入端子110。NMOS電晶體104是源極連接至基準端子GND，汲極連接至輸出端子120，閘極連接至輸入端子110。雖未圖示，但實際從電源供給高位準的電壓的3V至電源端子VDD，從電源供給低位準的電壓的0V至基準端子GND。另外，DNMOS電晶體102的臨界值電壓的絕對值是設為比PMOS電晶體103的臨界值電壓的絕對值更高的構成。
其次，說明有關第1實施形態的CMOS輸入緩衝電路的動作。
一旦在輸入端子110輸入NMOS電晶體104的臨界值電壓以上的電壓，則NMOS電晶體104會開啟，輸出端子120與DNMOS電晶體102的閘極會成為0V。因此，比起在輸入端子110的電壓加上PMOS電晶體103的臨界值電壓的絕對值之電壓，DNMOS電晶體102的臨界值電壓的絕對值較小時，DNMOS電晶體102及PMOS電晶體103會關閉。因此，輸出端子120的電壓會成為0V。然後，電流不會從電源端子VDD往基準端子GND流動。
一旦在輸入端子110輸入0V，則比起PMOS電晶體103的臨界值電壓的絕對值之電壓，因為DNMOS電晶體102的臨界值電壓的絕對值較大，所以DNMOS電晶體102及PMOS電晶體103會開啟。因此，輸出端子120的電壓會成為電源端子VDD的電壓。而且，因為NMOS電晶體104關閉，所以電流不會從電源端子VDD往基準端子GND流動。
亦即，在圖1所示之上述第1實施形態的CMOS輸入緩衝電路是只要被輸入從DNMOS電晶體102的臨界值電壓的絕對值減去PMOS電晶體103的臨界值電壓的絕對值之電壓以上的高位準電壓，則無論電源電壓多高，也不消耗電流。
並且，藉由將CMOS輸入緩衝電路設為上述構成，最低動作電壓是成為PMOS電晶體103的臨界值電壓的絕對值、或NMOS電晶體104的臨界值電壓的任一高的電壓。因此，可在比以往的CMOS輸入緩衝電路更低的電源電壓下動作。
如以上述般，在圖1所示之第1實施形態的CMOS輸入緩衝電路，可完全解決在以往的CMOS輸入緩衝電路的課題。
另外，DNMOS電晶體102的閘極是連接至輸出端子120的構成，但當然即使是連接至在輸入端子110輸入高位準的電壓時成為基準端子GND的電壓附近，輸入低位準的電壓時成為電源端子VDD的電壓附近之節點，也可取得相同的功能。
<第2實施形態>
圖2是表示第2實施形態的CMOS輸入緩衝電路的電路圖。第2實施形態的CMOS輸入緩衝電路是追加第1實施形態的CMOS輸入緩衝電路101、及以PMOS電晶體201、PMOS電晶體202、NMOS電晶體203及NMOS電晶體204所構成的位準位移電路(level shift circuit)之構成。
PMOS電晶體201是源極被連接至電源端子VDD，汲極被連接至輸出端子220，閘極被連接至PMOS電晶體202與NMOS電晶體204的汲極。PMOS電晶體202是源極被連接至電源端子VDD，閘極被連接至輸出端子220。NMOS電晶體203是源極被連接至基準端子GND，汲極被連接至輸出端子220，閘極被連接至輸入端子210。NMOS電晶體204是源極被連接至基準端子GND，閘極被連接至CMOS輸入緩衝電路101的輸出端子120。CMOS輸入緩衝電路101是輸入端子110被連接至輸入端子210。雖未圖示，但實際從電源供給正的電壓供給至電源端子VDD，從電源供給0V的電壓至基準端子GND。
其次，說明有關第2實施形態的CMOS輸入緩衝電路的動作。
在輸入端子210輸入0V時，因為NMOS電晶體203關閉，CMOS輸入緩衝電路101的輸出端子120成為電源端子VDD的電壓，所以NMOS電晶體204會開啟。因此，NMOS電晶體204的汲極成為0V，PMOS電晶體201會開啟，所以輸出端子220會成為CMOS位準的高位準電壓。然後，因為輸出端子220成為CMOS位準的高位準電壓，所以PMOS電晶體202會關閉。因此，在輸入端子210輸入0V時，即使CMOS輸入緩衝電路101的輸出端子120的電壓為未滿CMOS位準的高位準電壓，也會輸出CMOS位準的高位準電壓至輸出端子220。而且，NMOS電晶體203及PMOS電晶體202會關閉，CMOS輸入緩衝電路101亦不消耗電流，所以電路全體也不會消耗電流。
在輸入端子210輸入未滿CMOS位準的高位準時，因為NMOS電晶體203開啟，所以輸出端子220成為0V。因為CMOS輸入緩衝電路101的輸出端子120成為0V，所以NMSO電晶體204關閉。然後，因為輸出端子220成為0V，所以PMOS電晶體202開啟，因為PMOS電晶體202與NMOS電晶體204的汲極成為CMOS位準的高位準電壓，所以PMOS電晶體201關閉。因此，即使在輸入端子210輸入未滿CMOS位準的高位準電壓，也會在輸出端子220輸出CMOS位準的低位準電壓。而且，NMOS電晶體204與PMOS電晶體201會關閉，因為CMOS輸入緩衝電路101亦不消耗消耗電流，所以電路全體也不消耗電流。
如以上述般，在圖2所示之第2實施形態的CMOS輸入緩衝電路，可完全解決在以往的CMOS輸入緩衝電路的課題。而且，即使CMOS輸入緩衝電路101的高位準的輸出成為未滿CMOS位準，也不會有消耗電流的情形，輸出端子220可輸出CMOS位準的高位準。
另外，DNMOS電晶體102的閘極是連接至輸出端子120的構成，但當然即使是連接至在輸入端子110輸入高位準的電壓時成為基準端子GND的電壓附近，輸入低位準的電壓時成為電源端子VDD的電壓附近之節點，也可取得相同的功能。
並且，CMOS輸入緩衝電路的VDD與位準位移電路的VDD亦可為不同。
<第3實施形態>
圖3是表示第3實施形態的CMOS輸入緩衝電路的電路圖。第3實施形態的CMOS輸入緩衝電路是具備：PMOS電晶體301、PMOS電晶體302、NMOS電晶體303、DNMOS電晶體304、及PMOS電晶體305。
PMOS電晶體301是源極被連接至電源端子VDD，汲極被連接至輸出端子320，閘極被連接至PMOS電晶體302的汲極與DNMOS電晶體304的汲極。PMOS電晶體302是源極被連接至電源端子VDD，閘極被連接至輸出端子320。NMOS電晶體303是源極被連接至基準端子GND，汲極被連接至輸出端子320，閘極被連接至輸入端子310。DNMOS電晶體304是源極被連接至PMOS電晶體305的源極，閘極被連接至基準端子GND。PMOS電晶體305是汲極被連接至基準端子GND，閘極被連接至輸入端子310。雖未圖示，但實際從電源供給高位準的電壓的3V至電源端子VDD，從電源供給低位準的電壓的0V至基準端子GND。另外，DNMOS電晶體304的臨界值電壓的絕對值是設為比PMOS電晶體305的臨界值電壓的絕對值更高的構成。
其次，說明有關第3實施形態的CMOS輸入緩衝電路的動作。
在輸入端子310輸入0V時，NMOS電晶體303會關閉，PMOS電晶體305與DNMOS電晶體304會開啟。PMOS電晶體301的閘極是成為PMOS電晶體305的臨界值電壓的絕對值附近的電壓。因此，若電源端子VDD的電壓為加上PMOS電晶體305的臨界值電壓的絕對值與PMOS電晶體301的臨界值電壓的絕對值之電壓以上，則PMOS電晶體301會開啟，輸出端子320會成為CMOS位準的高位準。而且，若輸出端子320成為CMOS位準的高位準，則PMOS電晶體302是關閉。
在輸入端子310輸入未滿CMOS位準的高位準時，因為NMOS電晶體303會開啟，PMOS電晶體305與DNMOS電晶體304會關閉，所以輸出端子320是成為0V。而且，因為輸出端子320成為0V，所以PMOS電晶體302會開啟，PMOS電晶體302的汲極是成為CMOS位準的高位準。又，由於PMOS電晶體302的汲極成為CMOS位準的高位準，所以PMOS電晶體301會關閉。
如以上說明般，第3實施形態相較於第2實施形態，可以更簡單的電路構成來解決以往的CMOS輸入緩衝電路的課題。
另外，DNMOS電晶體304的閘極是被連接至基準端子GND的構成，但當然即使是連接至在輸入端子310輸入高位準的電壓時成為基準端子GND的電壓附近，輸入低位準的電壓時成為電源端子VDD的電壓附近之節點，也可取得相同的功能。
<第4實施形態>
圖4是表示第4實施形態的CMOS輸入緩衝電路的電路圖。第4實施形態的CMOS輸入緩衝電路是在第3實施形態的CMOS輸入緩衝電路更具備輸出基準電壓的基準電壓電路401。而且，DNMOS電晶體304是閘極被連接至基準電壓電路401的輸出端子402，而非基準端子GND。
在設為上述構成下，PMOS電晶體305與DNMOS電晶體304關閉的條件，是加上輸入端子310的電壓與PMOS電晶體305的臨界值電壓的絕對值之電壓為加上DNMOS電晶體304的臨界值電壓的絕對值與基準電壓電路401的基準電壓之電壓以上。
因此，即使在無法提高DMOS電晶體304的臨界值電壓的絕對值等，PMOS電晶體305的臨界值電壓的絕對值對DNMOS電晶體304的臨界值電壓的絕對值為形成接近的值或高的值時，照樣可充分地開啟DNMOS電晶體304與PMOS電晶體305，因此可解決以往的CMOS輸入緩衝電路的課題。
<第5實施形態>
圖5是表示第5實施形態的CMOS輸入緩衝電路的電路圖。第5實施形態的CMOS輸入緩衝電路是具備：第1實施形態的CMOS輸入緩衝電路101、輸出基準電壓的基準電壓電路401、DNMOS電晶體501、及PMOS電晶體502。DNMOS電晶體501是源極被連接至PMOS電晶體502的源極，汲極被連接至電源端子VDD，閘極被連接至基準電壓電路401的輸出端子402。PMOS電晶體502是汲極被連接至輸出端子520，閘極被連接至輸入端子510。CMOS輸入緩衝電路101的輸入端子110與輸出端子120是被連接至輸入端子510與輸出端子520。
在輸入端子510輸入0V時，DNMOS電晶體501與PMOS電晶體502會開啟。因此，在輸出端子520是被供給對基準電壓電路401的基準電壓加上DNMOS電晶體501的臨界值電壓的絕對值之電壓。在輸入端子510輸入未滿CMOS位準的高位準時，因為DNMOS電晶體501與PMOS電晶體502會關閉，所以電壓不會被供給至輸出端子520。因此，除第1實施形態的CMOS輸入緩衝電路101的動作以外，在輸入端子510輸入0V時，上述電壓會被供給至輸出端子520。
因此，即使在無法提高DNMOS電晶體102的臨界值電壓的絕對值等，PMOS電晶體103的臨界值電壓的絕對值對DNMOS電晶體102的臨界值電壓的絕對值為形成接近的值或高的值時，照樣DNMOS電晶體102與PMOS電晶體103可充分地開啟，所以可解決以往的CMOS輸入緩衝電路的課題。而且，即使第5實施形態的CMOS輸入緩衝電路是DNMOS電晶體102的臨界值電壓的絕對值為低時，照樣在輸入端子510輸入0V時的輸出電壓的上昇速度會飛躍的提升。
圖6是在圖4與圖5所示的基準電壓電路401的電路圖。基準電壓電路401是具備：DNMOS電晶體601、NMOS電晶體602、及NMOS電晶體603。DNMOS電晶體601是源極被連接至輸出端子402，汲極被連接至電源端子VDD，閘極被連接至基準端子GND。被飽和結線的NMOS電晶體602與NMOS電晶體603是被串聯配置於輸出端子402與基準端子GND間。而且是比起DNMOS電晶體601的臨界值電壓的絕對值，合計NMOS電晶體602與NMOS電晶體603的臨界值電壓之值為較高的構成。
其次，說明有關圖6所示的基準電壓電路401的動作。
由於基準電壓電路401是以上述的臨界值來構成各電晶體，所以全部的電晶體是關閉，電流不會從電源端子VDD流至基準端子GND。在此，若輸出端子402的電壓低於DNMOS電晶體601的臨界值電壓的絕對值，則DNMOS電晶體601會開啟，電流會從電源端子VDD流至輸出端子402。又，若輸出端子402的電壓超過合計NMOS電晶體602與NMOS電晶體603的臨界值電壓之電壓，則電流會從輸出端子402流至基準端子GND。因此，輸出端子402的電壓是DNMOS電晶體601的臨界值電壓的絕對值以上，成為NMOS電晶體602與NMOS電晶體603的臨界值電壓的合計值以下的範圍。
如以上說明那樣，基準電壓電路401是具有基準電壓的精度在某範圍被保證，且從電源端子VDD到基準端子GND完全不會有電流流動之特徵。因此，即使被編入在圖4～圖5所示那樣的CMOS輸入緩衝電路，當然也可充分達成功能，CMOS輸入緩衝電路的消耗電流仍舊不消耗。
另外，基準電壓電路401是將NMOS電晶體的飽和結線設為在輸出端子402與基準端子GND間串聯必要的個數之構成，但當然即使取代NMOS電晶體，而使用PMOS電晶體的飽和結線，也可成為相同的功能。
並且，在第2實施形態的CMOS輸入緩衝電路，即使是在DNMOS電晶體102的閘極連接圖6所示的基準電壓電路401的輸出端子402之構成，當然也可取得與圖2所示的電路相同的功能與效果。
而且，在各實施形態說明的CMOS輸入緩衝電路，即使是將各MOS電晶體的通道型態形成相反的電路，亦即置換成P通道MOS電晶體與N通道MOS電晶體，N通道MOS電晶體與P通道MOS電晶體，空乏型N通道MOS電晶體與空乏型P通道MOS電晶體之電路構成，當然也可取得相同的效果。
在本發明所說明之未滿CMOS位準的訊號是怎樣的訊號皆可，只要是未滿CMOS位準的訊號。例如，只要輸入0.6V程度的發電電壓之太陽電池的輸出，便可不消耗電流來檢測出太陽電池的發電有無。如此，當然可作為不被要求檢測精度的電壓檢測電路使用。
<第6實施形態>
圖8是表示第6實施形態的CMOS輸入緩衝電路的電路圖。第6實施形態的CMOS輸入緩衝電路是以PMOS電晶體806、DNMOS電晶體805及NMOS電晶體807所構成的反相電路(inverter circuit)、及以PMOS電晶體801、PMOS電晶體802、NMOS電晶體803及NMOS電晶體804所構成的位準位移電路之構成。
PMOS電晶體801是源極被連接至電源端子VDD，汲極被連接至輸出端子820，閘極被連接至PMOS電晶體802與NMOS電晶體804的汲極。PMOS電晶體802是源極被連接至電源端子VDD，閘極被連接至輸出端子820。NMOS電晶體803是源極被連接至基準端子GND，汲極被連接至輸出端子820，閘極被連接至輸入端子810。NMOS電晶體804是源極被連接至基準端子GND，閘極被連接至NMOS電晶體807與PMOS電晶體806的汲極。NMOS電晶體807是源極被連接至基準端子GND，閘極被連接至PMOS電晶體806的閘極與輸入端子810。PMOS電晶體806是源極被連接至DNMOS電晶體805的源極。DNMOS電晶體805是汲極被連接至電源端子VDD，閘極被連接至基準端子GND。另外，DNMOS電晶體805的臨界值電壓的絕對值是設為比PMOS電晶體806的臨界值電壓的絕對值更高的構成。雖未圖示，但實際從電源供給正的電壓至電源端子VDD，從電源供給0V的電壓至基準端子GND。
其次，說明有關第6實施形態的CMOS輸入緩衝電路的動作。
若在輸入端子810輸入0V，則比起在輸入端子810的電壓加上PMOS電晶體806的臨界值電壓的絕對值之電壓，因為DNMOS電晶體805的臨界值電壓的絕對值較大，所以DNMOS電晶體805與PMOS電晶體806會開啟。因此，NMOS電晶體807的汲極是成為DNMOS電晶體805的臨界值電壓。而且，因為NMOS電晶體807關閉，所以電流不會從電源端子VDD流往基準端子GND。
並且，在輸入端子810輸入0V時，因為NMOS電晶體803關閉，NMOS電晶體807的汲極成為DNMOS電晶體805的臨界值電壓，所以NMOS電晶體804會開啟。因此，NMOS電晶體804的汲極會成為0V，PMOS電晶體801會開啟，所以輸出端子820會成為CMOS位準的高位準電壓。而且，因為輸出端子820會成為CMOS位準的高位準電壓，所以PMOS電晶體802會關閉。因此，在輸入端子810輸入0V時，即使NMOS電晶體807的汲極的電壓為未滿CMOS位準的高位準電壓，也會在輸出端子820輸出CMOS位準的高位準電壓。而且，NMOS電晶體803與PMOS電晶體802會關閉，電流不會流動。因此，電路全體也不會消耗電流。
若在輸入端子810輸入NMOS電晶體807的臨界值電壓以上未滿CMOS位準的高位準的電壓，則NMOS電晶體807會開啟。因為DNMOS電晶體805的閘極是0V，所以比起在輸入端子810的電壓加上PMOS電晶體806的臨界值電壓的絕對值之電壓，DNMOS電晶體805的臨界值電壓的絕對值較小時，DNMOS電晶體805與PMOS電晶體806是關閉。因此，NMOS電晶體807的汲極是成為0V。而且，電流不會從電源端子VDD流往基準端子GND。
並且，在輸入端子810輸入NMOS電晶體807的臨界值電壓以上未滿CMOS位準的高位準時，因為NMOS電晶體803會開啟，所以輸出端子820是成為0V。因為NMOS電晶體807的汲極成為0V，所以NMOS電晶體804是關閉。而且，因為輸出端子820成為0V，所以PMOS電晶體802是開啟，PMOS電晶體802與NMOS電晶體804的汲極成為CMOS位準的高位準電壓，所以PMOS電晶體801是關閉。因此，即使在輸入端子810輸入NMOS電晶體807的臨界值電壓以上未滿CMOS位準的高位準電壓，照樣CMOS位準的低位準電壓會被輸出至輸出端子820。而且，NMOS電晶體804與PMOS電晶體801會關閉，電流不會流動。因此，電路全體也不會消耗電流。
亦即，在圖8所示之上述第6實施形態的CMOS輸入緩衝電路是只要被輸入從DNMOS電晶體805的臨界值電壓的絕對值減去PMOS電晶體806的臨界值電壓的絕對值之電壓以上的高位準電壓，則無論電源電壓多高，也不消耗電流。
並且，藉由將CMOS輸入緩衝電路設為上述構成，最低動作電壓是成為PMOS電晶體806的臨界值電壓的絕對值、或NMOS電晶體807的臨界值電壓的任一高的電壓。因此，可在比以往的CMOS輸入緩衝電路更低的電源電壓下動作。
如以上述般，在圖8所示的第6實施形態的CMOS輸入緩衝電路，可完全解決在以往的CMOS輸入緩衝電路的課題。而且，即使NMOS電晶體807的汲極的高位準的輸出成為未滿CMOS位準，也不會有消耗電流的情形，輸出端子820可輸出CMOS位準的高位準。
另外，DNMOS電晶體805的汲極的電源端子VDD、PMOS電晶體801及PMOS電晶體802的源極的電源端子VDD亦可為不同。
<第7實施形態>
圖9是表示第7實施形態的CMOS輸入緩衝電路的電路圖。第7實施形態的CMOS輸入緩衝電路是具備：PMOS電晶體901、PMOS電晶體902、NMOS電晶體903、DNMOS電晶體904、定電流電路911、及定電流電路912。定電流電路911是具備：定電流流入的電流流入端子、及定電流流出的電流流出端子(未圖示)。並且，空乏Tr.的閘極與源極會被連接，汲極會成為電流流入端子，源極乃至閘極會成為電流流出端子之構成。定電流電路912是具備：定電流流入的電流流入端子、及定電流流出的電流流出端子(未圖示)。而且，空乏Tr.的閘極與源極會被連接，汲極會成為電流流入端子，源極乃至閘極會成為電流流出端子之構成。
PMOS電晶體901是源極被連接至電源端子VDD，汲極被連接至輸出端子920，閘極被連接至定電流電路911的電流流出端子與DNMOS電晶體904的汲極。PMOS電晶體902是源極被連接至電源端子VDD，汲極被連接至定電流電路911的電流流入端子，閘極被連接至輸出端子920。NMOS電晶體903是源極被連接至基準端子GND，汲極被連接至輸出端子920，閘極被連接至輸入端子910。DNMOS電晶體904是源極被連接至輸入端子910及定電流電路912的電流流入端子，閘極被連接至基準端子GND。定電流電路912是電流流入端子被連接至DNMOS電晶體904的源極及輸入端子910，電流流出端子被連接至基準端子GND。雖未圖示，但實際從電源供給高位準的電壓的3V至電源端子VDD，從電源供給低位準的電壓的0V至基準端子GND。
其次，說明有關第7實施形態的CMOS輸入緩衝電路的動作。
流至定電流電路911的電流是形成比流至定電流電路912的電流小。
在輸入端子910輸入0V時，NMOS電晶體903會關閉，DNMOS電晶體904會開啟。於是，PMOS電晶體901的閘極是成為基準端子GND附近的電壓，開啟，輸出端子920會成為CMOS位準的高位準。然後，若輸出端子920成為CMOS位準的高位準，則PMOS電晶體902會關閉。
在輸入端子910被輸入未滿CMOS位準的高位準時，因為NMOS電晶體903開啟，DNMOS電晶體904關閉，所以輸出端子920成為0V。然後，因為輸出端子920成為0V，所以PMOS電晶體902開啟，PMOS電晶體902的汲極成為CMOS位準的高位準。而且，因為PMOS電晶體902的汲極成為CMOS位準的高位準，所以定電流電路911的電流流出端子成為高位準，PMOS電晶體901關閉。
在輸入端子910什麼也未被輸入，無負荷時，因為輸入端子910是定電流電路912流動比定電流電路911多的電流，所以成為基準端子GND附近的電壓。然後，NMOS電晶體903關閉，DNMOS電晶體904開啟。於是，PMOS電晶體901的閘極是成為基準端子GND附近的電壓，開啟，輸出端子920會成為CMOS位準的高位準。然後，若輸出端子920成為CMOS位準的高位準，則PMOS電晶體902關閉。
如以上說明般，第7實施形態是即使輸入端子為無負荷，也不會有形成不定的情況，可解決以往的CMOS輸入緩衝電路的課題。
另外，DNMOS電晶體904的閘極是被連接至基準端子GND的構成，但當然即使是連接至在輸入端子910輸入高位準的電壓時成為基準端子GND的電壓附近，輸入低位準的電壓時成為電源端子VDD的電壓附近之節點，也可取得相同的功能。
101．．．CMOS輸入緩衝電路
401．．．基準電壓電路
911．．．定電流電路
912．．．定電流電路
圖1是表示第1實施形態的CMOS輸入緩衝電路的電路圖。
圖2是表示第2實施形態的CMOS輸入緩衝電路的電路圖。
圖3是表示第3實施形態的CMOS輸入緩衝電路的電路圖。
圖4是表示第4實施形態的CMOS輸入緩衝電路的電路圖。
圖5是表示第5實施形態的CMOS輸入緩衝電路的電路圖。
圖6是表示使用於本發明的CMOS輸入緩衝電路的基準電壓電路的一例電路圖。
圖7是表示以往的CMOS輸入緩衝電路的電路圖。
圖8是表示第6實施形態的CMOS輸入緩衝電路的電路圖。
圖9是表示第7實施形態的CMOS輸入緩衝電路的電路圖。
101．．．CMOS輸入緩衝電路
102．．．DNMOS電晶體
103．．．PMOS電晶體
104．．．NMOS電晶體
110．．．輸入端子
120．．．輸出端子
GND．．．基準端子

Claims (6)

  1. 一種CMOS輸入緩衝電路，係將輸入至輸入端子之未滿CMOS位準的訊號變換成CMOS位準的訊號而輸出至輸出端子之CMOS輸入緩衝電路，其特徵為具備：電源端子VDD及基準端子GND，其係被供給CMOS位準的電壓；第1空乏型NMOS電晶體，其係汲極被連接至前述電源端子VDD，閘極被連接至前述輸出端子；第1PMOS電晶體，其係源極被連接至前述第1空乏型NMOS電晶體的源極，汲極被連接至前述輸出端子，閘極被連接至前述輸入端子；及NMOS電晶體，其係源極被連接至前述基準端子GND，閘極被連接至前述輸入端子，汲極被連接至前述輸出端子，更具備：基準電壓電路，其係從基準電壓輸出端子輸出基準電壓；第2PMOS電晶體，其係汲極被連接至前述輸出端子，閘極被連接至前述輸入端子；及第2空乏型NMOS電晶體，其係汲極被連接至前述電源端子VDD，源極與前述第2PMOS電晶體的源極連接，閘極被連接至前述基準電壓輸出端子。
  2. 如申請專利範圍第1項之CMOS輸入緩衝電路，其中，前述基準電壓電路係具備： 第3空乏型NMOS電晶體，其係汲極被連接至前述電源端子VDD，閘極被連接至前述基準端子GND，源極被連接至前述基準電壓輸出端子；及MOS電晶體，其係設於前述基準電壓輸出端子與前述基準端子GND之間，1個以上被飽和結線。
  3. 一種CMOS輸入緩衝電路，係將輸入至輸入端子之未滿CMOS位準的訊號變換成CMOS位準的訊號而輸出至輸出端子之CMOS輸入緩衝電路，其特徵為具備：電源端子VDD及基準端子GND，其係被供給CMOS位準的電壓；NMOS電晶體，其係源極被連接至前述基準端子GND，閘極被連接至前述輸入端子，汲極被連接至前述輸出端子；第1PMOS電晶體，其係源極被連接至前述電源端子VDD，汲極被連接至前述輸出端子；第2PMOS電晶體，其係源極被連接至前述電源端子VDD，汲極被連接至前述第1PMOS電晶體的閘極，閘極被連接至前述輸出端子；第3PMOS電晶體，其係汲極被連接至前述基準端子GND，閘極被連接至前述輸入端子；及空乏型NMOS電晶體，其係源極被連接至前述第3PMOS電晶體的源極，汲極與前述第2PMOS電晶體的汲極連接，閘極與基準電壓連接。
  4. 如申請專利範圍第3項之CMOS輸入緩衝電路，其 中，輸出前述基準電壓的電路係具備：第2空乏型NMOS電晶體，其係汲極被連接至前述電源端子VDD，閘極被連接至前述基準端子GND，源極被連接至基準電壓輸出端子；及MOS電晶體，其係設於前述基準電壓輸出端子與前述基準端子GND之間，1個以上被飽和結線。
  5. 如申請專利範圍第3項之CMOS輸入緩衝電路，其中，前述基準電壓為前述基準端子GND的電壓。
  6. 一種CMOS輸入緩衝電路，係將輸入至輸入端子之未滿CMOS位準的訊號變換成CMOS位準的訊號而輸出至輸出端子之CMOS輸入緩衝電路，其特徵為具備：電源端子VDD及基準端子GND，其係被供給CMOS位準的電壓；NMOS電晶體，其係源極被連接至前述基準端子GND，閘極被連接至前述輸入端子，汲極被連接至前述輸出端子；第1PMOS電晶體，其係源極被連接至前述電源端子VDD，汲極被連接至前述輸出端子；第2PMOS電晶體，其係源極被連接至前述電源端子VDD，汲極被連接至第1定電流電路，閘極被連接至前述NMOS電晶體的汲極；第1定電流電路，其係一方被連接至前述第1PMOS電晶體的閘極，另一方被連接至前述第2PMOS電晶體的汲極； 第2定電流電路，其係一方被連接至前述輸入端子，另一方被連接至前述基準端子GND；及空乏型NMOS電晶體，其係源極被連接至前述第2定電流電路，汲極與前述第1PMOS電晶體的閘極連接，閘極被連接至前述基準端子GND。
TW099120107A 2009-07-03 2010-06-21 Ｃｍｏｓ輸入緩衝電路 TWI519074B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009159128 2009-07-03
JP2009185083 2009-08-07
JP2009265455A JP5468882B2 (ja) 2009-07-03 2009-11-20 Ｃｍｏｓ入力バッファ回路

Publications (2)

Publication Number Publication Date
TW201121242A TW201121242A (en) 2011-06-16
TWI519074B true TWI519074B (zh) 2016-01-21

Family

ID=43412287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120107A TWI519074B (zh) 2009-07-03 2010-06-21 Ｃｍｏｓ輸入緩衝電路

Country Status (5)

Country Link
US (1) US8013631B2 (zh)
JP (1) JP5468882B2 (zh)
KR (2) KR101662325B1 (zh)
CN (1) CN101944903B (zh)
TW (1) TWI519074B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588370B2 (ja) * 2011-01-25 2014-09-10 セイコーインスツル株式会社 出力回路、温度スイッチｉｃ、及び、電池パック
JP6870553B2 (ja) 2017-09-27 2021-05-12 株式会社豊田自動織機 車両用可変容量型圧縮機
JP7154102B2 (ja) * 2018-10-24 2022-10-17 エイブリック株式会社 基準電圧回路及びパワーオンリセット回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096584A (en) * 1977-01-31 1978-06-20 Intel Corporation Low power/high speed static ram
US4697101A (en) * 1983-08-30 1987-09-29 Kabushiki Kaisha Toshiba Read/write control circuit
DE3339253A1 (de) * 1983-10-28 1985-05-09 Siemens AG, 1000 Berlin und 8000 München Cmos-inverter
JPS63132527A (ja) * 1986-11-21 1988-06-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路
US5144167A (en) * 1991-05-10 1992-09-01 Altera Corporation Zero power, high impedance TTL-to-CMOS converter
JPH06111529A (ja) * 1992-06-18 1994-04-22 Matsushita Electric Works Ltd テープ用リールハブ
US5359243A (en) * 1993-04-16 1994-10-25 Altera Corporation Fast TTL to CMOS level converting buffer with low standby power
KR100266633B1 (ko) * 1997-10-10 2000-09-15 김영환 레벨 쉬프터 회로
JP2000013214A (ja) * 1998-05-29 2000-01-14 Sekai Senshin Sekitai Denro Kofun Yugenkoshi 低出力のｔｔｌからｃｍｏｓへの入力バッファ
JP3658280B2 (ja) * 2000-06-09 2005-06-08 シャープ株式会社 電圧レベルシフタ回路およびそれを用いた不揮発性半導体記憶装置
US6614283B1 (en) * 2002-04-19 2003-09-02 Lsi Logic Corporation Voltage level shifter
KR100566395B1 (ko) * 2003-12-17 2006-03-31 삼성전자주식회사 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법
CN100352164C (zh) * 2004-11-16 2007-11-28 矽成积体电路股份有限公司 用于降低功率消耗的输入缓冲器电路
US7145364B2 (en) * 2005-02-25 2006-12-05 Agere Systems Inc. Self-bypassing voltage level translator circuit
US7999573B2 (en) * 2005-12-30 2011-08-16 Stmicroelectronics Pvt. Ltd. Low-voltage-to-high-voltage level converter for digital signals and related integrated circuit, system, and method

Also Published As

Publication number Publication date
CN101944903A (zh) 2011-01-12
CN101944903B (zh) 2015-03-25
JP5468882B2 (ja) 2014-04-09
JP2011055458A (ja) 2011-03-17
KR20160115891A (ko) 2016-10-06
TW201121242A (en) 2011-06-16
US20110001513A1 (en) 2011-01-06
KR20110003269A (ko) 2011-01-11
KR101681458B1 (ko) 2016-11-30
KR101662325B1 (ko) 2016-10-04
US8013631B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
US7205820B1 (en) Systems and methods for translation of signal levels across voltage domains
JP5225876B2 (ja) パワーオンリセット回路
TWI520486B (zh) 搭載於半導體裝置的移位電路
TWI519074B (zh) Ｃｍｏｓ輸入緩衝電路
JP5421075B2 (ja) 入力回路
JP2005101965A (ja) レベルシフト回路及びそのレベルシフト回路を有する半導体集積回路
JP2009260804A (ja) パワーオン検知回路およびレベル変換回路
JP5603479B2 (ja) Ｃｍｏｓ入力バッファ回路
JP3667288B2 (ja) インタフェースバッファ
US9369123B2 (en) Power-on reset circuit
JP2006352204A (ja) 電位検出回路及びそれを備える半導体集積回路
JP2005164357A (ja) 電圧検出回路
JP4350575B2 (ja) 電圧検出回路
TW201838338A (zh) 位準移位電路及整合電路
JP2011250189A (ja) レベル変換回路及び電子機器
JP2004304475A (ja) トレラント入力回路
JP2009213109A (ja) 入出力回路
JP2007104181A (ja) オープンドレイン出力回路
JP2003168967A (ja) インバータ出力回路
JP2017063300A (ja) 入力回路
CN110784221A (zh) 一种防止ad采样通道漏电的设计方法
US20100231273A1 (en) Semiconductor device
CN111049514A (zh) 电平转换电路
JP2010277437A (ja) 電源回路
JP2006170819A (ja) 電位検出回路及びそれを具備する半導体集積回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees