TWI497712B - 微晶半導體膜，薄膜電晶體，和包括薄膜電晶體的顯示裝置 - Google Patents

微晶半導體膜，薄膜電晶體，和包括薄膜電晶體的顯示裝置 Download PDF

Info

Publication number
TWI497712B
TWI497712B TW097140179A TW97140179A TWI497712B TW I497712 B TWI497712 B TW I497712B TW 097140179 A TW097140179 A TW 097140179A TW 97140179 A TW97140179 A TW 97140179A TW I497712 B TWI497712 B TW I497712B
Authority
TW
Taiwan
Prior art keywords
film
impurity element
semiconductor film
microcrystalline semiconductor
donor
Prior art date
Application number
TW097140179A
Other languages
English (en)
Other versions
TW200931659A (en
Inventor
Shunpei Yamazaki
Yasuhiro Jinbo
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200931659A publication Critical patent/TW200931659A/zh
Application granted granted Critical
Publication of TWI497712B publication Critical patent/TWI497712B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

微晶半導體膜，薄膜電晶體，和包括薄膜電晶體的顯示裝置
本發明係關於一種微晶半導體膜，薄膜電晶體和至少在一個像素部分中包括薄膜電晶體的顯示裝置。
近年來，用於使用形成於具有絕緣表面的基板上的半導體薄膜(大約具有幾十毫微米到幾百毫微米的厚度)，形成薄膜電晶體的技術成為是引人注目的。薄膜電晶體適用於廣泛的電子設備，諸如IC或電子光學設備，並且，尤其是，推進了作為顯示裝置中的開關元件的薄膜電晶體的迅速發展。
作為顯示裝置中的開關元件，使用包括非晶半導體膜的薄膜電晶體，包括多晶半導體膜的薄膜電晶體等。作為用於形成多晶半導體膜的方法，已知一種技術，其中以光學系統將脈衝受激準分子雷射光束處理為線性形狀，並且以線性束掃描和照射非晶矽膜，從而使其結晶。
另外，作為顯示裝置中的開關元件，使用包括微晶半導體膜的薄膜電晶體(見參考文件1：日本公開的專利申請No.H4-242724和參考文件2：日本公開的專利申請No.2005-49832)。
一種包括多晶半導體膜的薄膜電晶體具有這樣的優點，其場效應遷移率比包括非晶半導體膜的薄膜電晶體大2或更大的數量級，並且可以在一個基板上形成顯示裝置的像素部分和週邊驅動電路。然而，由於半導體膜的結晶，包括多晶半導體膜的薄膜電晶體需要比包括非晶半導體膜的薄膜電晶體更為複雜的處理。因此，存在諸如產量減少和成本增加的問題。
另外，包括微晶半導體膜的反交錯薄膜電晶體具有閘極絕緣膜和微晶半導體膜之間的分介面區域的結晶度低，並且薄膜電晶體的電特性不佳的問題。
鑒於上述問題，一個目標是提供具有極好的電特性的薄膜電晶體，包括這種薄膜電晶體的顯示裝置，以及用於製造這種薄膜電晶體和顯示裝置的方法。
本發明的一個觀點是一種形成於絕緣膜上，並且包括作為施體的雜質元素的微晶半導體膜，並且作為施體的雜質元素的濃度從絕緣膜側向著微晶半導體膜的表面下降。
本發明的另一個觀點是一種形成於絕緣膜上，並且包括作為施體的雜質元素的微晶半導體膜，並且作為施體的雜質元素的濃度從絕緣膜側向著微晶半導體膜的表面以5到120nm/dec的斜率下降。
本發明的另一個觀點是一種薄膜電晶體，其包括在閘極電極之上形成的閘極絕緣膜，在閘極絕緣膜之上形成的包括作為施體的雜質元素的微晶半導體膜；在包括作為施體的雜質元素的微晶半導體膜之上形成的緩衝層；在緩衝層上形成的添加了賦予一種傳導類型的雜質元素的一對半導體膜；和在添加了賦予一種傳導類型的雜質元素的一對半導體膜之上形成的佈線，其中作為微晶半導體膜中的施體的雜質元素的濃度從閘極絕緣膜側向著緩衝層下降，並且緩衝層不包括濃度高於二次離子質譜(SIMS)的檢測限的作為施體的雜質元素。
本發明的另一個觀點是一種薄膜電晶體，其包括在閘極電極上形成的閘極絕緣膜，形成於閘極絕緣膜上的包括作為施體的雜質元素的微晶半導體膜；在包括作為施體的雜質元素的微晶半導體膜之上形成的緩衝層；在緩衝層之上形成的添加了賦予一種傳導類型的雜質元素的一對半導體膜；和在添加了賦予一種傳導類型的雜質元素的一對半導體膜之上形成的佈線，其中作為微晶半導體膜中的施體的雜質元素的濃度從閘極絕緣膜側向著緩衝層以5到120nm/dec，較佳的10到50nm/dec，更佳的15到30nm/dec的斜率下降，並且緩衝層不包括濃度高於二次離子質譜(SIMS)的檢測限的作為施體的雜質元素。
作為施體的雜質元素的濃度可以在閘極絕緣膜和微晶半導體膜之間的分介面處或其周圍具有峰值。
閘極絕緣膜還可以包括作為施體的雜質元素。
該薄膜電晶體還可以在包括作為施體的雜質元素的微晶半導體膜和緩衝層之間包括不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜。
此處，閘極絕緣膜或微晶半導體膜中的作為施體的雜質元素的濃度為6×1015 到3×1018 原子/cm3 ，包括6×1015 和3×1018 在內，較佳的為1×1016 到3×1018 原子/cm3 ，包括1×1016 和3×1018 在內，更佳的3×1016 到3×1017 原子/cm3 ，包括3×1016 和3×1017 在內。另外，由以SIMS測量的濃度分佈(濃度分佈曲線)的濃度確定作為施體的雜質元素濃度。
作為施體的雜質元素是磷、砷或銻。
在微晶半導體膜的形成中，可以用任意下面的步驟改進微晶半導體膜中和微晶半導體膜和閘極絕緣膜之間的分介面處的結晶度：在閘極電極上形成作為施體的雜質元素的閘極絕緣膜，在閘極絕緣膜上吸附作為施體的雜質元素，將包括作為施體的雜質元素的氣體混合到微晶半導體膜的原料氣體內，並且將作為施體的雜質元素引入在其中形成微晶半導體膜的反應室。因此，可以製造薄膜電晶體，其中在與閘極絕緣膜的分介面處具有高結晶度的微晶半導體膜被用於通道形成區域。
另外，透過形成包括作為與閘極絕緣膜接觸的微晶半導體膜的施體的雜質元素的微晶半導體膜，改進了微晶半導體膜的結晶度，並且提高了微晶半導體膜中的載體傳播速度(載體遷移率)，從而可以製造具有高場效應遷移率和高導通電流的薄膜電晶體。
作為閘極絕緣膜或微晶半導體膜中的施體的雜質元素的峰值濃度被設置為6×1015 到3×1018 原子/cm3 ，包括6×1015 和3×1018 在內，較佳的為1×1016 到3×1018 原子/cm3 ，包括1×1016 和3×1018 在內，更佳的3×1016 到3×1017 原子/cm3 ，包括3×1016 和3×1017 在內，從而可以製造積累型薄膜電晶體(即，通道形成區域包括低濃度的n型雜質元素的薄膜電晶體)。當作為閘極絕緣膜或微晶半導體膜中的施體的雜質元素的峰值濃度低於6×1015 原子/cm3 時，作為施體的雜質元素的數量不足，並且不能期望薄膜電晶體的場效應遷移率和導通電流的增加。另外，當作為閘極絕緣膜或微晶半導體膜中的施體的雜質元素的峰值濃度高於3×1018 原子/cm3 時，臨界電壓移向負側，並且電晶體不能很好地工作。因此，較佳的，作為閘極絕緣膜或微晶半導體膜中的施體的雜質元素的峰值濃度為6×1015 到3×1018 原子/cm3 ，包括6×1015 和3×1018 在內，較佳的，1×1016 到3×1018 原子/cm3 ，包括1×1016 和3×1018 在內，更佳的3×1016 到3×1017 原子/cm3 ，包括3×1016 和3×1017 在內。
本發明的另一個觀點是一種用於形成微晶半導體膜的方法，其中將包括作為施體的雜質元素的氣體引入電漿CVD裝置的反應室；然後，引入包括氧或氮的非沈積氣體和包括矽的沈積氣體，施加高頻電源，從而在基板上形成包括作為施體的雜質元素的絕緣膜；並且透過使用包括矽或鍺的沈積氣體和氫，在絕緣膜上形成包括作為施體的雜質元素的微晶半導體膜。
本發明的另一個觀點是一種用於形成微晶半導體膜的方法，其中將包括氧或氮的非沈積氣體和包括矽的沈積氣體引入電漿CVD裝置的反應室，並且施加高頻電源，從而在基板上形成絕緣膜；並且在引入包括作為半導體的施體的雜質元素的氣體之後，透過使用包括矽或鍺的沈積氣體和氫，在絕緣膜上形成包括作為施體的雜質元素的微晶半導體膜。
本發明的另一個觀點是一種用於形成微晶半導體膜的方法，其中引入包括氧或氮的非沈積氣體和包括矽的沈積氣體，並且施加高頻電源，從而在基板上形成第一絕緣膜；在將包括作為半導體的施體的雜質元素的氣體引入電漿CVD裝置的反應室之後，引入包括氧或氮的非沈積氣體和包括矽的沈積氣體，並且施加高頻電源，從而在第一絕緣膜上形成包括作為施體的雜質元素的第二絕緣膜；並且透過使用包括矽或鍺的沈積氣體和氫，在第二絕緣膜上形成包括作為施體的雜質元素的微晶半導體膜。
本發明的另一個觀點是一種用於形成微晶半導體膜的方法，其中引入包括氧或氮的非沈積氣體和包括矽的沈積氣體，並且施加高頻電源，從而在基板上形成第一絕緣膜；引入包括氧或氮的非沈積氣體和包括矽的沈積氣體，並且施加高頻電源，從而在第一絕緣膜上形成第二絕緣膜；在將包括作為半導體的施體的雜質元素的氣體引入電漿CVD裝置的反應室之後，引入包括氧或氮的非沈積氣體和包括矽的沈積氣體，並且施加高頻電源，從而在第二絕緣膜上形成包括作為施體的雜質元素的第三絕緣膜；並且透過使用包括矽或鍺的沈積氣體和氫，在第三絕緣膜上形成包括作為施體的雜質元素的微晶半導體膜。
本發明的另一個觀點是一種用於形成微晶半導體膜的方法，其中透過使用包括作為施體的雜質元素的氣體，包括矽或鍺的沈積氣體和氫，在電漿CVD裝置的反應室的內壁上形成保護膜；將基板送入反應室；在基板上形成絕緣膜；和透過使用包括矽或鍺的沈積氣體和氫，在絕緣膜上形成微晶半導體膜。
另外，本發明的另一個觀點是一種用於製造包括該微晶半導體膜的薄膜電晶體的方法。
本發明的再一個觀點是形成連接到該薄膜電晶體的像素電極，並且製造一種顯示裝置。
另外，使用本發明的微晶半導體膜製造薄膜電晶體(TFT)，並且使用用於像素部分和進一步用於驅動電路的薄膜電晶體製造顯示裝置。由於本發明的微晶半導體膜在與閘極絕緣膜的分介面處具有高的結晶度，包括該微晶半導體膜的薄膜電晶體具有2.5到10cm2 /V.sec的場效應遷移率，這是包括非晶半導體膜的薄膜電晶體的5到20倍；因此，可在與像素部分相同的基板上形成驅動電路的一部分或整個驅動電路，從而可以製造板上型系統。
顯示裝置包括發光設備和液晶顯示裝置。發光設備包括發光元件，並且液晶顯示裝置包括液晶元件。發光元件在其範疇內包括亮度受電流或電壓控制的元件；具體地，有機電致發光(EL)元件，以及無機EL元件。
另外，顯示裝置包括密封有顯示元件的面板，以及模組，其中包括控制器的IC等被安裝在面板上。本發明係關於在顯示裝置的製造方法中完成顯示元件之前的元件基板的一種模式，並且給該元件基板提供用於在多個像素中的每個像素中給顯示元件提供電流的裝置。具體地，元件基板可以處於僅被提供有顯示元件的像素電極的狀態，處於形成了將成為像素電極的導電膜之後，以及刻蝕該導電膜以形成像素電極之前的狀態，或任意其他狀態。
在本說明書中顯示裝置的含義是圖像顯示裝置，發光設備或光源(包括發光設備)。另外，顯示裝置在其種類中包括任意下列模組：包括連接器諸如撓性印刷電路(FPC)、帶狀自動焊(TAB)帶、帶載封裝(TCP)的模組；包括在端部提供有印刷佈線板的TAB帶或TCP的模組；和具有以玻璃上的晶片(COG)方法直接安裝在顯示元件上的積體電路(IC)的模組。
根據本發明，可以從與絕緣膜的分介面起形成具有高結晶度的微晶半導體膜。另外，透過形成從與絕緣膜的分介面起具有高結晶度的微晶半導體膜，並且透過將該微晶半導體膜用於通道形成區域，可以製造具有極好的電特性的薄膜電晶體。另外，可以透過形成具有高結晶度的微晶半導體膜，並且透過將該微晶半導體膜用於通道形成區域，製造具有極好的電特性的薄膜電晶體。另外，可以製造具有該薄膜電晶體的顯示裝置。
以下，將參考附圖描述本發明的實施例模式和實施例。注意本發明不限於下面的描述，並且本領域的技術人員容易理解，可以各種方式修改此處公開的模式和細節，而不脫離本發明的精神和範圍。因此，本發明不應被解釋為局限於下面給出的實施例模式和實施例的描述。在後面將描述的本發明的結構中，在不同的圖中使用共同的參考號指相同的部分。
(實施例模式1)
現在，將參考圖1A到1C，圖2A到2C，圖3A到3F和圖4A和4B描述薄膜電晶體的結構，其中整個微晶半導體膜以及閘極絕緣膜和微晶半導體膜之間的分介面處的結晶度高，並且與在通道形成區域中具有傳統微晶半導體膜的薄膜電晶體相比，具有更高的場效應遷移率和更高的導通電流。
在圖1A中所示的薄膜電晶體中，在基板50上形成閘極電極51，在閘極電極51上形成絕緣膜52a和52b，在絕緣膜52a和52b上形成包括作為施體的雜質元素的微晶半導體膜61，在微晶半導體膜61上形成緩衝層73，在緩衝層73上形成添加了賦予一種傳導類型的雜質元素的一對半導體膜72，並且在添加了賦予一種傳導類型的雜質元素的一對半導體膜72上形成佈線71a到71c。
微晶半導體膜61包括峰值濃度為6×1015 到3×1018 原子/cm3 ，包括6×1015 和3×1018 在內，較佳的，1×1016 到3×1018 原子/cm3 ，包括1×1016 和3×1018 在內，更佳的3×1016 到3×1017 原子/cm3 ，包括3×1016 和3×1017 在內的作為施體的雜質元素。具體地，微晶半導體膜61包括諸如以圖1B中的曲線27或圖1C中的曲線28表示的濃度的作為施體的雜質元素。作為施體的雜質元素的濃度從絕緣膜52b側向著緩衝層73側相對減少。即，這種模式的特徵在於在絕緣膜52b側包括較高濃度的作為施體的雜質元素。理論上，在SIMS的檢測限處，該輪廓曲線應是平坦的；然而實際上，由於在作為測量物件的離子的低濃度區域處的低的信號/雜訊(S/N)比，該輪廓曲線很可能不平坦。因此，將低濃度區域內的作為測量物件的離子的濃度的均值設置為檢測限。另外，如圖1C所示，作為施體的雜質元素的濃度可以在絕緣膜52b和微晶半導體膜61之間的分介面處具有峰值。緩衝層73不包括濃度高於SIMS的檢測限的作為施體的雜質元素。圖1B和1C示意地顯示絕緣膜52b、微晶半導體膜61和緩衝層73中的作為施體的雜質元素的濃度，並且水平軸表示厚度，並且垂直軸表示作為施體的雜質元素的濃度。
微晶半導體膜的例子是微晶矽膜、包括鍺的微晶矽膜等。另外，作為施體的雜質元素的例子是磷、砷、銻等。
作為施體並且包括在微晶半導體膜內的雜質元素的濃度被設置在上述範圍內，從而絕緣膜52b和微晶半導體膜61之間的分介面可以具有改進的結晶度，並且與絕緣膜52b的分介面處的微晶半導體膜61可以具有較低的電子率；因此，可以製造具有高場效應遷移率和高導通電流的薄膜電晶體。當作為施體並且被包括在微晶半導體膜內的雜質元素的峰值濃度低於6×1015 原子/cm3 時，作為施體的雜質元素的數量不足，並且不能改進結晶度，並且從而不能期望場效應遷移率和導通電流的增加。另外，當作為施體並且被包括在微晶半導體膜中的雜質元素的峰值濃度高於3×1018 原子/cm3 時，臨界電壓移向閘極電壓的負側，並且電晶體不能很好地工作；因此，較佳的，作為施體的雜質元素的濃度為6×1015 到3×1018 原子/cm3 ，包括6×1015 和3×1018 在內，較佳的，1×1016 到3×1018 原子/cm3 ，包括1×1016 和3×1018 在內，更佳的3×1016 到3×1017 原子/cm3 ，包括3×1016 和3×1017 在內。
此處，微晶半導體膜是包括具有在非晶和晶體結構(包括單晶和多晶)之間的中間結構的半導體的膜。該半導體處於自由能穩定的第三狀態，並且是具有短範圍有序和晶格畸變的晶體半導體，並且在垂直於基板的表面的方向上生長了具有0.5到20nm的直徑的圓柱形或針形晶體。另外，在多個微晶半導體之間出現非晶半導體。作為微晶半導體的典型例子的微晶矽的拉曼光譜位於低於表示單晶矽的520cm-1 的波數內。即，微晶矽的拉曼光譜的峰值位於分別表示單晶矽和非晶矽的520cm-1 和480cm-1 之間。另外，微晶半導體膜包括氫或至少1原子%(at.%)的鹵素，以便終止懸垂鍵。微晶半導體膜還可以包括諸如氦、氬、氪或氖的稀有氣體，以便進一步提升晶格畸變，從而增強穩定性，並且可以獲得有利的微晶半導體膜。在例如美國專利No.4,409,134中公開了關於微晶半導體膜的這種描述。
形成厚度從5到200nm，包括5和200nm在內，較佳的，從5到100nm，包括10和100nm在內，更佳的，從5到50nm，包括5和50nm在內，更佳的，從10到25nm，包括10和25nm在內的包括作為施體的雜質元素的微晶半導體膜61。當形成厚度從5到50nm，包括5和50nm在內的包括作為施體的雜質元素的微晶半導體膜61時，薄膜電晶體可以是全耗盡型。
另外，較佳的包括作為施體的雜質元素的微晶半導體膜61中的氧的濃度和氮的濃度比作為施體的雜質元素低10倍，典型地低3×1019 原子/cm3 ，較佳的，低3×1018 原子/cm3 ，並且碳的濃度低於或等於3×1018 原子/cm3 。混合在微晶半導體膜內的氧、氮和碳的較低的濃度可以抑制微晶半導體膜中的缺陷的產生。另外，微晶半導體膜中的氧和氮阻礙了結晶。因此，當微晶半導體膜包括相對低濃度的氧和氮，並且包括作為施體的雜質元素時，可以改進微晶半導體膜的結晶度。
這個實施例模式的微晶半導體膜包括作為施體的雜質元素；因此，透過在微晶半導體膜的形成的同時或之後，給作為薄膜電晶體的通道形成區域的微晶半導體膜添加作為受體的雜質元素，可以控制臨界電壓。作為受體的雜質元素的典型例子是硼，並且較佳的以1到1000ppm，較佳的1到100ppm，將雜質氣體諸如B2 H6 或BF3 混合到矽氫化物內。另外，硼的濃度較佳的設置為近似是作為施體的雜質元素的十分之一，例如，1×1014 到6×1016 原子/cm3 。
將非晶半導體膜，或包括氮或鹵素諸如氟或氯的非晶半導體膜用作緩衝層73。緩衝層73具有50到200nm的厚度。非晶半導體膜的例子是非晶矽膜，包括鍺的非晶矽膜。
由非晶半導體膜形成的緩衝層73具有比微晶半導體膜61大的能隙和比微晶半導體膜61大的電阻率，以及是微晶半導體膜61的五分之一到十分之一的低遷移率。因此，在以後形成的薄膜電晶體中，緩衝層73起高阻抗區域的作用，並且因此可以減少在作為源和汲區域的半導體膜72和微晶半導體膜61之間產生的漏電流。另外，可以減小截止電流。
此外，透過非晶半導體膜的形成，可以自然地防止微晶半導體膜61的表面、微晶半導體膜61內所包括的晶粒的表面上的作為緩衝層73的包括氫、氮或鹵素的非晶半導體膜的氧化。具體地，在非晶半導體與微晶粒接觸的微晶半導體膜的區域內，很可能由於局部壓力產生裂縫。當這種裂縫被暴露於氧時，晶粒被氧化了，從而形成氧化矽。然而，透過在微晶半導體膜61的表面上形成緩衝層73，可以防止微晶粒被氧化。
對於基板50，可以使用以熔解方法或懸浮方法製造的無鹼玻璃基板，諸如硼矽酸鋇玻璃，硼矽酸鋁玻璃或鋁矽酸鹽玻璃；陶瓷基板；具有足以承受該製造方法的溫度的高耐熱性的塑膠基板等。另外，可以使用表面被提供有絕緣膜的金屬(例如，不銹鋼合金)基板。當基板50是母玻璃時，基板可以具有任意下面的尺寸：第一代(320mm×400mm)，第二代(400mm×500mm)，第三代(550mm×650mm)，第四代(680mm×880mm，或730mm×920mm)，第五代(1000mm×1200mm，或1100mm×1250mm)，第六代(1500mm×1800mm)，第七代(1900mm×2200mm)，第八代(2160mm×2460mm)，第九代(2400mm×2800mm，或2450mm×3050mm)，第十代(2950mm×3400mm)等。
閘極電極51由金屬材料形成。作為金屬材料，使用鋁、鉻、鈦、鉭、鉬、銅等。較佳的，由鋁或鋁和屏障金屬的堆層結構形成閘極電極51。作為屏障金屬，使用具有高熔點的金屬，諸如鈦、鉬或鉻。較佳的，提供屏障金屬，以便防止鋁的隆起和氧化。
以50到300nm的厚度形成閘極電極51，包括50和300nm在內。閘極電極51的50到300nm的厚度，包括50和300nm在內，可以防止以後形成的半導體膜和佈線的斷路。另外，閘極電極51的150到300nm的厚度，包括150和300nm在內，可以降低閘極電極51的電阻。
由於在閘極電極51上形成半導體膜和佈線，較佳的，處理閘極電極51以便具有漸縮端部，從而其上的半導體膜和佈線不會斷路。另外，雖然未示出，同時，還在這個步驟中形成連接到閘極電極的佈線或電容佈線。
可以使用厚度為50到150nm的氧化矽膜、氮化矽膜、氧氮化矽膜、或氮化矽氧化物膜形成每個絕緣膜52a和52b。這個模式顯示這樣的例子，其中形成氮化矽膜或氮化矽氧化物膜作為絕緣膜52a，並且形成氧化矽膜或氧化氮矽膜作為絕緣膜52b，以便形成疊層結構。取代兩層結構，可以使用單層氧化矽膜、氮化矽膜、氧氮化矽膜、或氮化矽氧化物膜形成閘極絕緣膜。
透過使用氮化矽膜或氮化矽氧化物膜形成絕緣膜52a，增加了基板50和絕緣膜52a之間的附著，並且另外，當使用玻璃基板作為基板50時，可以防止來自基板50的雜質擴散到包括作為施體的雜質元素的微晶半導體膜61內。另外，可以防止閘極電極51的氧化。即，可以防止膜剝落，可以改進以後形成的薄膜電晶體的電特性。另外，具有大於或等於50nm厚度的每個絕緣膜52a和52b是較佳的，這是因為具有上述厚度的絕緣膜52a和52b可以減輕由於閘極電極51產生的由於不平坦而引起的覆蓋減少。
注意，氧化氮矽膜的含義是包括的氧多於氮的膜，並且包括濃度範圍分別從55到65原子%，1到20原子%，25到35原子%，以及0.1到10原子%的氧、氮、矽和氫。另外，氮化矽氧化物膜的含義是包括的氮多於氧的膜，並且包括濃度範圍分別從15到30原子%，20到35原子%，25到35原子%，以及15到25原子%的氧、氮、矽和氫。
如果形成n通道薄膜電晶體，可以給添加了賦予一種傳導類型的雜質元素的半導體膜72摻雜作為典型的雜質元素的磷；例如，可以給氫化矽添加雜質氣體諸如PH3 。如果形成p通道薄膜電晶體，可以給添加了賦予一種傳導類型的雜質元素的半導體膜72摻雜作為典型的雜質元素的硼；例如，可以給氫化矽添加雜質氣體諸如B2 H6 。添加了賦予一種傳導類型的雜質元素的半導體膜72包括濃度從1×1019 到1×1021 原子/cm3 的磷或硼，從而具有與佈線71a到71c的歐姆接觸，並且添加了賦予一種傳導類型的雜質元素的半導體膜72起源和汲區域的作用。可以使用微晶半導體或非晶半導體形成添加了賦予一種傳導類型的雜質元素的半導體膜72。以2到50nm的厚度，包括2和50nm，形成添加了賦予一種傳導類型的雜質元素的半導體膜72。添加了賦予一種傳導類型的雜質元素的半導體膜的厚度的減小可以改進生產量。
較佳的，使用鋁；銅；或添加了防止隆起的元素或用於改進耐熱屬性的元素諸如矽、鈦、釹、鈧或鉬的鋁合金，以單層或疊層形成佈線71a到71c。可替換地，可以用鈦、鉭、鉬或鎢或這些元素的氮化物形成與添加了賦予一種傳導類型的雜質元素的半導體膜接觸的膜；並且還可以在其上形成鋁或鋁合金，以便形成疊層結構。另外可替換地，可以給鋁或鋁合金的每個頂和底表面覆蓋鈦、鉭、鉬或鎢或這些元素的氮化物，以便形成疊層結構。這個模式顯示具有佈線71a到71c的三層結構的導電膜，以及這樣的疊層結構，其中使用鉬膜形成佈線71a和71c，並且使用鋁膜形成佈線71b，或這樣的疊層結構，其中使用鈦形成佈線71a和71c，並且使用鋁膜形成佈線71b。
下面描述如圖1A所示的在閘極絕緣膜上堆疊了包括作為施體的雜質元素雜質的微晶半導體膜和緩衝層的薄膜電晶體的操作機制。在下面的描述中，使用磷作為作為施體的雜質元素，使用微晶矽膜作為微晶半導體膜，並且使用非晶矽膜作為緩衝層。
圖2A到2C是本發明的薄膜電晶體的能帶圖，圖3A，3C和3E是該薄膜電晶體的截面圖，並且圖3B、3D和3F是等效電路圖。
圖3A顯示堆疊了基板20、閘極電極21、閘極絕緣膜22、微晶矽膜23、作為緩衝層的非晶矽膜24、源區域25S、汲區域25D、源極26S和汲極26D的薄膜電晶體。
圖3B顯示圖3A的薄膜電晶體的等效電路。電阻Rsa 主要表示源區域25S和非晶矽膜24的電阻值，電阻RDa 主要表示汲區域25D和非晶矽膜24的電阻值，電阻Rac 主要表示非晶矽膜24的電阻值，並且電阻Rμc 主要表示微晶矽膜23的電阻值。
圖2A是閘極電極21上未施加電壓的狀態下的圖3A的薄膜電晶體的帶圖。在該情況下，微晶矽膜23和非晶矽膜24的費米能級Ef和閘極電極21的費米能級Efm彼此相等。
由於包括磷作為作為施體的雜質元素，本發明的微晶矽膜23是n型半導體；因此，在微晶矽膜23中費米能級Ef靠近傳導帶能Ec。另外，微晶矽膜23為n型，並且非晶矽膜24是i型。另外，例如，微晶矽膜23的帶隙(傳導帶的底Ec和價帶的頂Ev之間的能差)被設置為1.7eV，從而在微晶矽膜23和非晶矽膜24之間的分介面處形成n-i結。因此，微晶矽膜23和非晶矽膜24之間的分介面周圍的能帶彎曲，並且微晶矽膜23的傳導帶的底部Ec比非晶矽膜24的低。
給閘極電極21提供正電壓，源極26S接地以便具有地電位，並且給汲極26D提供正電壓。圖3C顯示此時汲極電流的路徑。以虛線27表示在汲極26D和源極26S之間流動的汲極電流的路徑。如圖3C中的虛線27所示，汲極電流流過汲極26D、汲區域25D、非晶矽膜24、微晶矽膜23和閘極絕緣膜22之間的分介面的附近、非晶矽膜24、源區域25S和源極26S。換言之，在源極26S、源區域25S、非晶矽膜24、微晶矽膜23和閘極絕緣膜22之間的分介面的附近、非晶矽膜24、汲區域25D和汲極26D中形成在汲極26D和源極26S之間流動的載體的路徑。
圖3D顯示圖3C所示的薄膜電晶體的等效電路。在源區域25S和非晶矽膜24之間的分介面處施加的正偏壓，從而電阻Rsa 表示正向連接的源區域25S和非晶矽膜24的電阻值，這是小的。另外，在汲區域25D和非晶矽膜24之間的分介面處施加反向偏壓，並且形成耗盡層，從而電阻RDa 是高的。電阻Rμc 表示反轉的微晶矽膜23的電阻值。反轉的微晶矽膜23的含義是在微晶矽膜23中，透過給閘極電極21施加電位，傳導電子被感應到與閘極絕緣膜22的分介面。認為電阻Rsa 比電阻RDa 和電阻Rμc 低得多。
圖2B是給閘極電極21施加正電壓的狀態下的圖3C所示的薄膜電晶體的帶圖，該正電壓通常足夠高，以便形成反轉層。透過給閘極電極21施加正電壓，微晶矽膜23中的能帶彎曲，並且形成傳導帶的底部Ec低於費米能級Ef的區域，即，反轉層，並且電子被感應到微晶矽膜23的與閘極絕緣膜22的分介面周圍的區域，以便提高傳導電子的密度，並且因此，形成通道。開始形成反轉層的正電壓大體上與臨界電壓Vth相等。
在實際的設備結構中，通常在近似具有0.1到0.3μm的厚度的非晶矽膜24中形成電阻RDa 。在另一方面，通常在近似具有3到6μm的厚度的微晶矽膜23中形成電阻Rμc 。因此，通道中載體的傳播距離是非晶矽膜24的10到30倍。透過使得微晶矽膜23的電阻Rμc 比非晶矽膜24的電阻Rac 小得多，可以增加薄膜電晶體的導通電流和場效應遷移率。因此，透過給微晶矽膜23添加作為施體的雜質元素，此處，為磷，可以增加載體濃度，並且因此，可以改進微晶矽膜23的導電性。
在另一方面，給閘極電極21提供負電壓，源極26S接地以便具有地電位，並且給汲極26D提供負電壓。圖3E顯示此時汲極電流的路徑。以虛線28表示在汲極26D和源極26S之間流動的汲極電流的路徑。如圖3E中的虛線28所示，汲極電流流過汲極26D、汲區域25D、非晶矽膜24的表面的附近、源區域25S和源極26S。換言之，在源極26S、源區域25S、非晶矽膜24的表面的附近、汲區域25D和汲極26D中形成在汲極26D和源極26S之間流動的載體的路徑。
圖3F顯示圖3E所示的薄膜電晶體的等效電路。在源區域25S和非晶矽膜24之間的分介面處施加的正偏壓，從而電阻Rsa 表示正向連接的源區域25S和非晶矽膜24的電阻值，這是小的。另外，在汲區域25D和非晶矽膜24之間的分介面處施加反向偏壓，並且形成耗盡層，從而電阻RDa 是高的。電阻Rac 表示非晶矽膜24的電阻值。認為電阻Rsa 比電阻RDa 和電阻Rac 低得多。
圖2C是給閘極電極21施加負電壓的狀態下的圖3E所示的薄膜電晶體的帶圖。透過給閘極電極21施加負電壓，電子被從閘極絕緣膜22與微晶矽膜23之間的分介面的周圍的區域移去。結果，電子密度被減少，並且形成耗盡層。在這種狀態下，傳導電子被從傳導帶移去，並且在微晶矽膜23和閘極絕緣膜22之間的分介面處，添加了賦予一種傳導類型的雜質元素的微晶矽膜23的傳導帶的底部Ec仍然高於費米能級Ef，並且微晶矽膜23的表面具有高於非晶矽膜24的電阻。因此，當給閘極電極21施加負電壓時，電子透過非晶矽膜24，從而電流透過其流動。在非晶矽膜24和汲區域25D之間的分介面周圍，施加反向偏壓，並且形成耗盡層，從而增加了電阻RDa 。然而，當非晶矽膜24具有缺陷、雜質或重新組合的中心時，該缺陷、雜質或重新組合的中心起洩漏路徑的作用，結果耗盡層不能延伸並且中斷電流。因此，將在與汲區域25D的分介面處形成完美的鍵，並且具有很少雜質，很少缺陷和很少重新組合的中心的非晶矽膜用於非晶矽膜24。即，透過形成光電電流高並且暗電流低的非晶矽膜24，可以減少薄膜電晶體的漏電流。
如在這個模式中所述，當給閘極電極21施加正電壓時，使用具有高傳導性的微晶半導體作為載體的傳播區域，並且當給閘極電極施加負電壓時，使用具有低傳導性的非晶半導體作為載體的傳播區域，從而可以獲得具有高ON/OFF比的薄膜電晶體。即，可以製造具有高導通電流和高場效應遷移率，並且可以抑制截止電流的薄膜電晶體。
圖4A和4B顯示與圖1A所示的薄膜電晶體不同的薄膜電晶體的結構。
在圖4A所示的薄膜電晶體中，在基板50上形成閘極電極51，在閘極電極51上形成絕緣膜52a和52b，在絕緣膜52a和52b上形成包括作為施體的雜質元素的微晶半導體膜61，在包括作為施體的雜質元素的微晶半導體膜61上形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58，在微晶半導體膜58上形成緩衝層73，在緩衝層73上形成添加了賦予一種傳導類型的雜質元素的一對半導體膜72，在添加了賦予一種傳導類型的雜質元素的一對半導體膜72上形成佈線71a到71c。
接著，以圖4B中的曲線42以SIMS示意地顯示包括絕緣膜52a和52b，包括作為施體的雜質元素的微晶半導體膜61，不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58和緩衝層73的疊層部分中的作為施體的雜質元素的濃度分佈。
如圖4B中的曲線42所示的作為施體的雜質元素的濃度分佈，作為施體的雜質元素的濃度分佈的峰值位於絕緣膜52b和包括作為施體的雜質元素的微晶半導體膜61之間的分介面處，或位於絕緣膜52b和包括作為施體的雜質元素的微晶半導體膜61之間的分介面周圍，並且該濃度向著微晶半導體膜58下降。
在包括作為施體的雜質元素的微晶半導體膜61上形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58可以防止微晶半導體膜61中的作為施體的雜質元素擴散到緩衝層73中。如果作為施體的雜質元素擴散到作為高阻抗的緩衝層73中，緩衝層73的電阻下降，並且漏電流在包括作為施體的雜質元素的微晶半導體膜61和作為源和汲區域的半導體膜72之間流動，從而降低了開關特性。因此，較佳的，在包括作為施體的雜質元素的微晶半導體膜61和緩衝層73之間形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58。包括作為施體的雜質元素的微晶半導體膜61和不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58的疊層結構的厚度被設置為5到50nm，較佳的5到25nm，並且作為施體的雜質元素的啟動率增加，從而這個區域作為通道形成區域，並且可以降低阻抗，並且另外，可以增加薄膜電晶體的導通電流和場效應遷移率。
參考圖5描述閘極絕緣膜具有不同於上述薄膜電晶體的閘極絕緣膜的結構的薄膜電晶體。
取代圖1A所示的薄膜電晶體的絕緣膜52a和52b，可以如圖5所示形成三個閘極絕緣膜52a，52b和52c。作為閘極絕緣膜52c，它是第三層，可以形成大約具有厚度1到5nm的氮化矽膜或氮化矽氧化物膜。
當作為第三層的閘極絕緣膜52c形成大約具有厚度1到5nm的氮化矽膜或氮化矽氧化物膜時，可以採用電漿CVD方法。另外，還可以用高密度電漿對絕緣膜52b進行氮化處理，以便在絕緣膜52b的表面上形成氮化矽層。透過高密度電漿氮化，可以獲得包括較高濃度的氮的氮化矽層。透過使用高頻微波，例如2.45GHz頻率的微波產生高密度電漿。使用具有低電子溫度特性的高密度電漿，由於活性物質的動能低，可以形成具有很少電漿損傷以及與由習知電漿處理形成的層相比較少缺陷的層。另外，由於可以降低絕緣膜52b的表面的粗糙程度，可以增加載體遷移率。
在微晶半導體膜中，非晶半導體和晶體半導體被混合。因此，當非晶半導體與氧化矽或氧氮化矽接觸時，非晶半導體中的氫傾向於與氧化矽或氧氮化矽反應，從而微晶半導體膜中的氫的濃度下降，閘極絕緣膜和微晶半導體膜之間的分介面退化。因此，被形成為微晶半導體膜的基膜的具有小厚度的氧化矽或氧氮化矽可以作為用於防止氫擴散的阻礙膜，從而可以減少閘極絕緣膜和微晶半導體膜之間的分介面的退化。
下面，參考圖6A和6B描述與上述不同的模式。
圖6A顯示這個實施例模式的薄膜電晶體的截面圖。
在圖6A中所示的薄膜電晶體中，在基板50上形成閘極電極51，在閘極電極51上形成包括作為施體的雜質元素的閘極絕緣膜59a，在包括作為施體的雜質元素的閘極絕緣膜59b上形成包括作為施體的雜質元素的微晶半導體膜61，在包括作為施體的雜質元素的微晶半導體膜61上形成緩衝層73，在緩衝層73上形成添加了賦予一種傳導類型的雜質元素的一對半導體膜72，並且在添加了賦予一種傳導類型的雜質元素的一對半導體膜72上形成佈線71a到71c。
較佳的，包括作為施體的雜質元素的閘極絕緣膜59a和59b和微晶半導體膜61中的每一個的作為施體的雜質元素的峰值濃度為從6×1015 到3×1018 原子/cm3 ，包括6×1015 和3×1018 在內，較佳的，從1×1016 到3×1018 原子/cm3 ，包括1×1016 和3×1018 在內，更佳的從3×1016 到3×1017 原子/cm3 ，包括3×1016 和3×1017 在內。
接著，以圖6B中的曲線46以SIMS示意地顯示包含包括作為施體的雜質元素的閘極絕緣膜59a和59b，包括作為施體的雜質元素的微晶半導體膜61和緩衝層73的疊層部分中的作為施體的雜質元素的濃度分佈。
如圖6B所示，在圖6A中所示的薄膜電晶體中作為施體的雜質元素的濃度滿足閘極絕緣膜59a和59b以及微晶半導體膜61中的上述濃度範圍，並且在其內具有峰值。該峰值位於閘極電極51和閘極絕緣膜59a之間的分介面處，或閘極電極51和閘極絕緣膜59a之間的分介面周圍。顯示作為施體的雜質元素的濃度的曲線46的形狀不限於圖6B所示，並且該濃度可以在包括作為施體的雜質元素的閘極絕緣膜59a的中心或中心周圍，在包括作為施體的雜質元素的閘極絕緣膜59b的中心或中心周圍，或在包括作為施體的雜質元素的閘極絕緣膜59a和59b之間的分介面處或周圍具有峰值。可替換地，該濃度可以在包括作為施體的雜質元素的閘極絕緣膜59b和包括作為施體的雜質元素的微晶半導體膜61之間的分介面處或周圍具有峰值。
下面，參考圖7A和7B描述與上述不同的模式。
在圖7A中所示的薄膜電晶體中，在基板50上形成閘極電極51，在閘極電極51上形成包括作為施體的雜質元素的閘極絕緣膜59a和59b，在包括作為施體的雜質元素的閘極絕緣膜59a和59b上形成包括作為施體的雜質元素的微晶半導體膜61，在包括作為施體的雜質元素的微晶半導體膜61上形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58，在微晶半導體膜58上形成緩衝層73，在緩衝層73上形成添加了賦予一種傳導類型的雜質元素的一對半導體膜72，並且在添加了賦予一種傳導類型的雜質元素的一對半導體膜72上形成佈線71a到71c。
接著，以圖7B中的曲線33以SIMS示意地示出包含包括作為施體的雜質元素的閘極絕緣膜59a和59b，包括作為施體的雜質元素的微晶半導體膜61，不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58和緩衝層73的疊層部分中的作為施體的雜質元素的濃度分佈。
如圖7B所示，在圖7A中所示的薄膜電晶體中作為施體的雜質元素的濃度在包括作為施體的雜質元素的閘極絕緣膜59a中具有峰值。另外，作為施體的雜質元素的濃度從閘極絕緣膜側向著微晶半導體膜58相對下降。即，在閘極絕緣膜59a側包括較高濃度的作為施體的雜質元素。另外，曲線33的形狀示出作為施體的雜質元素的濃度分佈不限於圖7B所示，並且該濃度可以在包括作為施體的雜質元素的閘極絕緣膜59a的中心或中心周圍，在包括作為施體的雜質元素的閘極絕緣膜59b的中心或中心周圍，或在包括作為施體的雜質元素的閘極絕緣膜59a和59b之間的分介面處或周圍具有峰值。可替換地，該濃度可以在包括作為施體的雜質元素的閘極絕緣膜59b和包括作為施體的雜質元素的微晶半導體膜61之間的分介面處或周圍具有峰值。
在包括作為施體的雜質元素的微晶半導體膜61上形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58可以防止微晶半導體膜61中的作為施體的雜質元素擴散到緩衝層73。如果作為施體的雜質元素擴散到作為高阻抗的緩衝層73中，緩衝層73的電阻下降，並且汲極電流在包括作為施體的雜質元素的微晶半導體膜61和作為源和汲區域的半導體膜72之間流動，從而降低了開關特性。因此，較佳的，在包括作為施體的雜質元素的微晶半導體膜61和緩衝層73之間形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58。
取代圖6A所示的包括作為施體的雜質元素的閘極絕緣膜59a和59b，可以如圖8A所示，形成包含包括作為施體的雜質元素的絕緣膜52a和閘極絕緣膜59b的疊層結構。具體地，在絕緣膜52a上形成包括作為施體的雜質元素的閘極絕緣膜59b，在閘極絕緣膜59b上形成包括作為施體的雜質元素的微晶半導體膜61，並且在微晶半導體膜61上形成緩衝層73，從而可以製造薄膜電晶體。
接著，以圖8B中的曲線35以SIMS示意地示出包含包括作為施體的雜質元素的絕緣膜52a，閘極絕緣膜59b，包括作為施體的雜質元素的微晶半導體膜61和緩衝層73的疊層部分中作為施體的雜質元素的濃度分佈。
如圖8B所示，在圖8A中所示的薄膜電晶體中作為施體的雜質元素的濃度在包括作為施體的雜質元素的閘極絕緣膜59b中具有峰值。該峰值出現在包括作為施體的雜質元素的絕緣膜52a和閘極絕緣膜59b之間的分介面處或其周圍。顯示作為施體的雜質元素的濃度分佈的該曲線的形狀不限於圖8B所示，並且該濃度可以在包括作為施體的雜質元素的閘極絕緣膜59b的中心或中心周圍，或在包括作為施體的雜質元素的閘極絕緣膜59b和包括作為施體的雜質元素的微晶半導體膜61之間的分介面處或其周圍具有峰值。
另外，取代圖6A中所示的薄膜電晶體內的兩個閘極絕緣膜，薄膜電晶體可以包括如圖9A所示的三個閘極絕緣膜。具體地，在基板50和閘極電極51上形成包括作為施體的雜質元素的絕緣膜52a和52b以及閘極絕緣膜59c，在包括作為施體的雜質元素的閘極絕緣膜59c上形成包括作為施體的雜質元素的微晶半導體膜61。
作為作為第一和第二層的絕緣膜52a和52b，可由電漿CVD方法或濺射方法形成氮化矽膜，氮化矽氧化物膜，氧化矽膜或氧氮化矽膜。作為作為第三層的包括作為施體的雜質元素的閘極絕緣膜59c，可以形成包括磷、砷或銻的大約1到5nm厚的氮化矽膜或氮化矽氧化物膜。
接著，以圖9B中的曲線37以SIMS示意地示出包含包括作為施體的雜質元素的閘極絕緣膜59b，閘極絕緣膜59c，包括作為施體的雜質元素的微晶半導體膜61和緩衝層73的疊層部分中作為施體的雜質元素的濃度分佈。
如圖9B所示，在圖9A中所示的薄膜電晶體中作為施體的雜質元素的濃度在包括作為施體的雜質元素的閘極絕緣膜59c中具有峰值。該峰值出現在包括作為施體的雜質元素的絕緣膜52b和閘極絕緣膜59c之間的分介面處或其周圍。另外，作為施體的雜質元素的濃度從閘極絕緣膜側向著形成緩衝層73的一側上的表面相對降低。即，在閘極絕緣膜59c側上包括較高濃度的作為施體的雜質元素。另外，顯示作為施體的雜質元素的濃度分佈的該曲線的形狀不限於圖9B所示，並且該濃度可以在包括作為施體的雜質元素的閘極絕緣膜59c的中心或中心周圍，或在包括作為施體的雜質元素的閘極絕緣膜59c和包括作為施體的雜質元素的微晶半導體膜61之間的分介面處或其周圍具有峰值。
透過在包括作為施體的雜質元素的閘極絕緣膜59c上形成包括作為施體的雜質元素的微晶半導體膜61，可以在微晶半導體膜61開始沈積時增加微晶半導體膜61的結晶度，並且另外，由於在起通道作用的微晶半導體膜61內還包括作為施體的雜質元素，可以進一步減小微晶半導體膜的電阻率。因此，可以製造具有高導通電流和高場效應遷移率的薄膜電晶體。
在上述方式中，透過形成積累型薄膜電晶體，其中微晶半導體膜和或閘極絕緣膜包括作為施體的雜質元素，可以增加閘極絕緣膜和微晶半導體膜之間的分介面處，以及整個微晶半導體膜中的結晶度，並且可以減小通道形成區域的電阻率；因此，可以製造具有高場效應遷移率和高導通電流的薄膜電晶體。
另外，形成具有微晶半導體膜的通道形成區域抑制了臨界電壓的改變，改進了場效應遷移率，並且降低了次臨界擺動(S值)；因此，薄膜電晶體可以實現高性能。因此，可以提高顯示裝置的驅動頻率，從而可以增加面板大小，並且可以實現像素的高密度。另外，可以在大面積基板上製造上述的薄膜電晶體。
(實施例模式2)
在這個實施例模式中，將描述用於形成整個膜和與絕緣膜的分介面處的結晶度高的微晶半導體膜的方法。另外，將描述用於製造實施例模式1中所述的薄膜電晶體的處理，其中整個微晶半導體膜和閘極絕緣膜和微晶半導體膜之間的分介面處的結晶度高，並且場效應遷移率和導通電流比在通道形成區域內包括習知微晶半導體膜的薄膜電晶體高。
由於n型薄膜電晶體具有更高的場效應遷移率，具有n型微晶半導體膜的薄膜電晶體比n型的更適合於用於驅動電路中。希望在相同基板上形成的所有薄膜電晶體具有相同的極性，以便減少製造步驟的數目。此處，使用n通道薄膜電晶體進行描述。
首先，下面描述圖4A中所示的薄膜電晶體的製造方法。
如圖11A所示，在基板50上形成閘極電極51，並且在閘極電極51上形成絕緣膜52a和52b。
使用實施例模式1中所述的金屬材料中的任意一種，以濺射法、CVD法、電鍍法、印刷法、滴排出法等形成閘極電極51。在這個實施例模式中，以濺射法在基板50上形成鉬膜作為導電膜，並且利用使用第一光掩膜形成的抗蝕劑掩膜對其蝕刻，從而形成閘極電極51。
可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮化矽氧化物膜，由CVD法、濺射法等形成絕緣膜52a和52b中的每一個。
接著，在作為施體的雜質元素被吸附在絕緣膜52b上之後，使用包括矽或鍺以及氫的沈積氣體以電漿CVD法沈積微晶半導體膜，從而形成包括作為施體的雜質元素的微晶半導體膜57。
作為用於形成包括施體的雜質元素的絕緣膜52a和52b和微晶半導體膜57的方法的典型例子，將參考圖10以發生時間順序描述形成氮化矽膜、氧氮化矽膜和包括磷的微晶半導體膜的步驟。
圖10是用於描述形成包括施體的雜質元素的絕緣膜52a和52b和微晶半導體膜57的步驟的時序圖的典型例子。圖10顯示在電漿CVD裝置的反應室中，以從大氣壓起抽真空440的步驟開始的過程。然後，以發生時間順序示出在抽真空440之後執行的下面的處理：預塗層處理441、基板送入442、用於形成絕緣膜52a的膜形成處理(1)443、抽真空處理444、用於形成絕緣膜52b的膜形成處理(2)445、抽真空處理446、沖刷處理447、用於形成包括施體的雜質元素的微晶半導體膜57的膜形成處理(3)448和基板取出449。
首先，在反應室內執行抽真空440到預定的真空程度。在高真空抽取的情況下，透過使用渦輪分子泵等執行抽真空，以便獲得低於10-1 pa壓力的真空度。可替換地，可以透過使用低溫泵執行抽真空，以便將反應室內的壓力降到低於10-5 pa，即，降到超高真空(此後，這種壓力被稱為NP：正常壓力)。另外，較佳的，對反應室進行熱處理，以便去除反應室內壁的氣體。另外，透過操作用於加熱基板的加熱器穩定溫度(此後，這種溫度稱為ST：設置溫度)。基板加熱溫度為100到300℃，較佳的，120到220℃。
在預塗層處理441中，以具有與閘極絕緣膜相同或類似的成分的膜預塗電漿CVD裝置的反應室的內壁。因此，可以防止用於形成反應室的金屬作為雜質進入閘極絕緣膜。換言之，透過以具有與閘極絕緣膜相同或類似的成分的膜覆蓋反應室的內壁，可以防止反應室的內壁被電漿蝕刻，並且可以減少從反應室進入閘極絕緣膜的雜質的濃度。
在基板送入442中，將基板從與反應室連接的裝載鎖定室送入反應室。反應室內的壓力與裝載鎖定室的壓力相同(此後，這種壓力稱為LP：裝載鎖定壓力)。
在用於形成絕緣膜52a的膜形成處理(1)443，引入並且混合原料氣體，此處為氫、矽烷和氨，並且以高頻電源(此後，這種壓力稱為SP：設置壓力)的應用產生的輝光放電電漿形成氮化矽膜。注意，除了上述的原料氣體之外，還在反應室內引入氮。在形成絕緣膜52a之後，停止上述原料氣體的引入，關閉電源，並且然後停止電漿的產生。
在抽真空處理444中，在反應室中執行抽真空到預定的真空度。
在用於形成絕緣膜52b的膜形成處理(2)445，引入並且混合原料氣體，此處為氫、矽烷和雙氮一氧化物，並且以高頻電源的應用產生的輝光放電電漿形成氮化矽膜。在形成絕緣膜52b之後，停止上述原料氣體的引入，關閉電源，並且然後停止電漿的產生。
在抽真空處理446中，在反應室中執行抽真空到預定的真空度。
在沖刷處理447中，將包括作為施體的雜質元素的氣體引入反應室，並且作為施體的雜質元素被吸附在絕緣膜52b的表面上，另外，吸附在反應室的內壁上。在這個模式中，將0.001到1%的磷化氫(以氫或矽烷稀釋)引入反應室。注意，未必要以氫或矽烷稀釋磷化氫。除了包括作為施體的雜質元素的氣體之外，如虛線461表示的將包括矽或鍺的沈積氣體引入反應室，或如虛線462表示的將氫引入反應室。透過將包括矽或鍺的沈積氣體引入反應室，反應室中的雜質諸如氧、氮或氟可被從反應室中排出，從而可以防止膜的污染。
在用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448中，在反應室內引入並混合包括矽或鍺，此處為矽烷、氫和或稀有氣體的沈積氣體，並且以高頻電源的應用產生的輝光放電電漿形成微晶半導體膜。以氫和或稀有氣體將矽烷稀釋為10到2000倍的稀釋劑。因此，需要大量的氫和或稀有氣體。基板加熱溫度為100到300℃，較佳的，120到220℃。較佳的，在120到220℃的溫度形成該膜，從而以氫鈍化微晶半導體膜的生長表面，並且促進微晶矽的生長。此時，使用作為施體並且被吸附在絕緣膜52b的表面上的雜質元素，此處為磷，作為晶核生長微晶矽。因此，在半導體膜的沈積的早期階段不形成非晶半導體，並且晶體在相對於絕緣膜52b的法線方向上生長，從而可以形成其中排列有圓柱形微晶半導體的具有高結晶度的微晶半導體膜。另外，微晶半導體膜中包括作為施體並且被吸附在絕緣膜52b的表面上的雜質元素，從而可以形成包括作為施體的雜質元素的高導電微晶半導體膜。
作為包括矽或鍺的沈積氣體，適當時可以使用SiH4 ，Si2 H6 ，SiH2 Cl2 ，SiHCl3 ，SiCl4 ，SiF4 ，GeH4 ，Ge2 H6 ，GeH2 Cl2 ，GeHCl3 ，GeCl4 ，GeF4 等。另外透過在氣體諸如矽烷中混合氫化鍺或氟化鍺諸如GeH4 或GeF4 ，能帶寬度可被調整為0.9到1.1eV。透過將鍺添加到矽，可以改變薄膜電晶體的溫度特性。
在基板取出449中，從反應室中取出基板，並且送入與反應室連接的裝載鎖定室，反應室的壓力與裝載鎖定室中的相同。
在沖刷處理447之後，執行用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448。然而，取代這些處理，可以如下那樣不使用沖刷處理447形成包括作為施體的雜質元素的微晶半導體膜57：如以虛線465表示的，將包括矽或鍺、氫和或稀有氣體的沈積氣體與包括作為施體的雜質元素的氣體相混合，並且以輝光放電電漿形成包括作為施體的雜質元素的微晶半導體膜57。
在用於形成微晶半導體膜的習知方法中，由於雜質、晶格失配等，在沈積的早期階段形成非晶半導體層。在反交錯薄膜電晶體中，載體在閘極絕緣膜周圍的微晶半導體膜的區域內流動。因此，當在閘極絕緣膜和微晶半導體膜之間的分介面處形成非晶半導體層時，遷移率下降，並且另外，電流數量減小，從而降低了薄膜電晶體的電特性。
然而，如果在以電漿CVD法形成包括作為施體的雜質元素的微晶半導體膜時，在反應室內出現作為施體的雜質元素的，矽和作為施體的雜質元素易於在電漿中彼此反應，以便形成晶核。當晶核被沈積在閘極絕緣膜上時，從晶核上生長出晶體，從而可以減少閘極絕緣膜和微晶半導體膜之間的分介面處的非晶半導體膜的形成。另外，在吸收作為施體的雜質元素，並且將其保持在反應室內的同時沈積微晶半導體膜，從而可以促進微結晶。
另外，在以電漿CVD法形成包括作為施體的雜質元素的微晶半導體膜的情況下，透過以大量的容易有選擇地蝕刻非晶半導體膜的氫，或透過使用具有蝕刻作用的氫、矽、鍺等的氟化物稀釋，可以有選擇地蝕刻在形成微晶半導體膜時形成的非晶半導體膜，並且可以提高微結晶率，從而可以提高微晶半導體膜和閘極絕緣膜之間的分介面處的結晶度。作為具有蝕刻作用的氫、矽、鍺等的氟化物，可以給出HF，SiF4 ，SiHF3 ，SiH2 F2 ，SiH3 F，Si2 F6 ，GeF4 ，GeHF3 ，GeH2 F2 ，GeH3 F，Ge2 F6 等。
結果，如在這個模式中，透過在閘極絕緣膜上形成包括作為施體的雜質元素的微晶半導體膜，可以提高膜厚度方向上的結晶度，並且可以提高閘極絕緣膜和微晶半導體膜之間的分介面處的結晶度。
接著，如圖11A所示，在包括作為施體的雜質元素的微晶半導體膜57上形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53。如下形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53：在反應室內混合包括矽或鍺，此處為矽烷、氫和或稀有氣體的沈積氣體，並且以輝光放電電漿形成微晶半導體膜。以氫和或稀有氣體將矽烷稀釋為10到2000倍的稀釋劑。因此，需要大量的氫和或稀有氣體。基板加熱溫度為100到300℃，較佳的，120到220℃。較佳的，在120到220℃的溫度形成該膜，從而以氫鈍化微晶半導體膜的生長表面，並且促進微晶矽的生長。透過在與用於形成包括作為施體的雜質元素的微晶半導體膜57的反應室不同的反應室內形成微晶半導體膜53，可以形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53。同樣，透過連續地形成微晶半導體膜53而不進行圖10所示的基板取出449，可以形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53；在這個情況下，在沖刷處理447中，較佳的，減小作為施體並且被吸附在絕緣膜52b和反應室的內部上的雜質元素的濃度。
接著，如圖11B所示，在不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53上形成緩衝層54和添加了賦予一種傳導類型的雜質元素的半導體膜55。然後，在添加了賦予一種傳導類型的雜質元素的半導體膜55上形成抗蝕劑掩膜56。
作為緩衝層54，可以使用包括矽或鍺的沈積氣體以電漿CVD法形成非晶半導體膜。可替換地，透過以從氦、氬、氪和氖中選擇的一種或多種稀有氣體稀釋包括矽或鍺的沈積氣體，可以形成非晶半導體膜。另外，可以使用流速為包括矽或鍺的沈積氣體的1到5倍的氫，形成包括氫的非晶半導體膜。另外，可以給上述的添加氫的半導體膜添加氮或鹵素，諸如氟化物或氯。
同樣，對於緩衝層54，可以使用半導體諸如矽或鍺作為靶，用氫或稀有氣體以濺射形成非晶半導體膜。
較佳的使用不包括晶粒的非晶半導體膜形成緩衝層54。因此，在以幾十到幾百MHz的高頻電漿CVD法，或微波電漿CVD法形成緩衝層54的情況下，較佳的控制膜形成條件，從而非晶半導體膜不包括晶粒。
在某些情況下，在用於形成源和汲區域的以後的步驟中部分地蝕刻緩衝層54。因此，較佳的以在蝕刻時緩衝層54的一部分得以保留的厚度形成緩衝層54。典型地，較佳的，形成厚度為30到500nm，包括30和500nm在內，較佳的，50到200nm，包括50和200nm在內的緩衝層54。在施加高電壓(例如，大約15V)的包括薄膜電晶體的顯示裝置中，在液晶顯示裝置中，如果形成後的緩衝層54，則耐受電壓增加，從而即使給薄膜電晶體施加高電壓，也可以防止薄膜電晶體的退化。
在不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53上形成作為緩衝層54的非晶半導體膜或包括氫、氮或鹵素的非晶半導體膜可以防止包括在微晶半導體膜53內的晶粒的表面被自然氧化。具體地，在非晶半導體與微晶粒接觸的區域，由於局部壓力易於產生裂縫。當這種裂縫被暴露於氧時，晶粒被氧化了，從而形成氧化矽。然而，透過在不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53的表面上形成緩衝層54，可以防止微晶粒被氧化。
由於使用非晶半導體膜或包括氫、氮或鹵素的非晶半導體膜形成緩衝層54，緩衝層54具有比微晶半導體膜53更大的能隙和更高的電阻率，以及是微晶半導體膜53的五分之一到十分之一的低遷移率。因此，在以後形成的薄膜電晶體中，在源和汲區域以及不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53之間形成的緩衝層54起高電阻率區域的作用，並且微晶半導體膜57起通道形成區域的作用。因此，可以減小薄膜電晶體的截斷電流。另外，當薄膜電晶體被用作顯示裝置的開關元件時，該顯示裝置可以具有改進的對比度。
還可以在形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53之後，以電漿CVD法在300到400℃的溫度形成緩衝層54。以這種處理，給微晶半導體膜53提供氫，並且可以獲得與氫化不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53相同的效果。換言之，透過在微晶半導體膜53上沈積緩衝層54，氫擴散到不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53內，並且可以終止懸垂鍵。
在形成包括作為施體的雜質元素的微晶半導體膜57之後，透過形成緩衝層54而不形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53，可以製造圖1A所示的薄膜電晶體。
在形成n通道薄膜電晶體的情況下，可以將磷作為一種典型的雜質元素添加到被添加了賦予一種傳導類型的雜質元素的半導體膜55，並且可以給氫化矽添加雜質氣體諸如PH3 。當形成p通道薄膜電晶體時，可以作為典型的雜質元素添加硼；例如，可以給氫化矽添加雜質氣體諸如B2 H6 。可由微晶半導體或非晶半導體形成添加了賦予一種傳導類型的雜質元素的半導體膜55。以2到50nm，包括2和50nm在內的厚度形成添加了賦予一種傳導類型的雜質元素的半導體膜55。透過以小厚度形成添加了賦予一種傳導類型的雜質元素的半導體膜，可以提高生產量。
然後，在添加了賦予一種傳導類型的雜質元素的半導體膜55上形成抗蝕劑掩膜56。
以光微影技術形成抗蝕劑掩膜56。此處，使用第二光掩膜，透過將施加在添加了賦予一種傳導類型的雜質元素的半導體膜55上的抗蝕劑曝光，並且對該抗蝕劑顯影，形成抗蝕劑掩膜56。
接著，使用抗蝕劑掩膜56蝕刻包括作為施體的雜質元素的微晶半導體膜57，不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53，緩衝層54和添加了賦予一種傳導類型的雜質元素的半導體膜55，從而形成圖11C所示的包括作為施體的雜質元素的微晶半導體膜61，不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58，緩衝層62和添加了賦予一種傳導類型的雜質元素的半導體膜63。此後，移去抗蝕劑掩膜56。圖11C顯示沿圖14A中的線A-B的截面圖(除了抗蝕劑掩膜56外)。
對於包括作為施體的雜質元素的微晶半導體膜61，不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58，緩衝層62的具有斜面的端部側表面，微晶半導體膜58和和源和汲區域間具有較大的距離，從而可以防止微晶半導體膜61和在緩衝層62上形成的源和汲區域之間的漏電流。另外，可以防止佈線和微晶半導體膜61之間的漏電流。微晶半導體膜61，微晶半導體膜58和緩衝層62的端部的側表面的傾斜角為30°到90°，較佳的，為45°到80°。以這種角度，可以防止由於臺階形狀產生的斷路。
接著，如圖12A所示，在添加了賦予一種傳導類型的雜質元素的半導體膜63和絕緣膜52b上形成導電膜65a到65c，並且然後在導電膜65a到65c上形成抗蝕劑掩膜66。以濺射法、CVD法、印刷法、滴排出法、蒸發法等形成導電膜65a到65c。此處，作為導電膜，顯示具有堆疊了導電膜65a到65c的三層結構的導電膜，並且可將鉬膜用於導電膜65a和65c中的每一個，並且可將鋁膜用於導電膜65b，或將鈦膜用於導電膜65a和65c中的每一個，並且可將鋁膜用於導電膜65b。以濺射法或真空蒸發法形成導電膜65a到65c。
可以用與抗蝕劑掩膜56類似的方式形成抗蝕劑掩膜66。
接著，如圖12B所示，部分地蝕刻導電膜65a到65c以便形成佈線對71a到71c(起源和汲極的作用)。此處，使用抗蝕劑掩膜66以濕蝕刻蝕刻導電膜65a到65c，使用第三光掩膜以光微影處理形成抗蝕劑掩膜66。因此，由於等方向性地蝕刻導電膜65a到65c，可以形成具有比抗蝕劑掩膜66小的區域的佈線71a到71c。
然後，蝕刻添加了賦予一種傳導類型的雜質元素的半導體膜63，以便使用抗蝕劑掩膜66進行分離。結果，可以如圖12C所示形成作為源和汲區域的一對半導體膜72。在這個蝕刻處理中，還部分地蝕刻緩衝層62。被部分蝕刻並且具有凹入部分的緩衝層被稱為緩衝層73。可以用相同處理形成緩衝層的源和汲區域和凹入部分。緩衝層的凹入部分的深度被設置為緩衝層中最厚區域的厚度的二分之一到三分之一，從而源區域和汲區域間可以具有距離。因此，可以減小源區域和汲區域之間的漏電流。此後，移去抗蝕劑掩膜66。
接著，在不損壞暴露的緩衝層，並且相對於緩衝層的蝕刻速度低的條件下執行乾蝕刻。透過這個乾蝕刻步驟，可以去除源區域和汲區域之間的緩衝層上蝕刻殘留物，抗蝕劑掩膜的殘留物，和用於抗蝕劑掩膜的去除的裝置內的污染源，從而必定可以隔離源區域和汲區域。結果，可以減小薄膜電晶體的漏電流，從而可以製造具有小截止電流和高耐壓的薄膜電晶體。例如，可以將氯氣用作蝕刻氣體。
圖12C顯示沿圖14B中的線A-B的截面圖(除了抗蝕劑掩膜66之外)。如圖14B所示，作為源和汲區域的半導體膜72的端部位於佈線71c之外。另外，緩衝層73的端部位於佈線71c和作為源和汲區域的半導體膜72之外。另外，這些佈線中的一個圍繞著另一個(具體地，前一個佈線是U形或C形的)。因此，可以增加載體在其中傳播的區域的面積，並且因此，可以增加電流數量，並且可以減小薄膜電晶體的面積。在閘極電極上，微晶半導體膜和佈線重疊，並且因此，由於閘極電極不平坦而產生的影響是小的，並且可以抑制覆蓋減少和漏電流的產生。
透過上述處理，可以形成通道蝕刻薄膜電晶體74。
接著，如圖13A所示，在佈線71a到71c，作為源和汲區域的半導體膜72，緩衝層73和絕緣膜52b上形成保護絕緣膜76。可以用與絕緣膜52a和52b類似的方式形成保護絕緣膜76。保護絕緣膜76防止污染雜質諸如有機物質、金屬或空氣中包括的水蒸氣的侵入；因此，較佳的將厚膜用於保護絕緣膜76。另外，透過使用氮化矽膜作為保護絕緣膜76，緩衝層73中的氧濃度可被設置為小於或等於5×1019 原子/cm3 ，較佳的，小於或等於1×1019 原子/cm3 ，從而可以防止緩衝層73被氧化。
接著，如圖13B所示，透過利用使用第四光掩膜形成的抗蝕劑掩膜部分地蝕刻保護絕緣膜76，在保護絕緣膜76中形成接觸孔。然後，形成在該接觸孔中與佈線71c接觸的像素電極77。圖13B顯示沿圖14C中的線A-B的截面圖。
可由導電材料，諸如包括氧化鎢的銦氧化物，包括氧化鎢的銦鋅氧化物，包括氧化鈦的銦氧化物，包括氧化鈦的銦錫氧化物，ITO，銦鋅氧化物、添加了氧化矽的銦錫氧化物形成像素電極77。
可以使用包括導電高分子化合物(也稱為導電聚合物)的導電合成物形成像素電極77。較佳的，使用具有小於或等於10000Ω/□的薄膜電阻，在550nm波長時具有大於或等於70%的透光度的導電合成物形成像素電極。另外，希望包括在導電合成物內的導電高分子化合物的電阻率小於或等於0.1Ω．cm。
作為導電高分子化合物，可以使用所謂的π電子共軛導電高分子化合物。其例子包括聚苯胺和其衍生物，聚噻吩和其衍生物，以及它們中的兩種或多種的共聚物。
此處，如下形成像素電極77：以濺射法形成ITO膜，在ITO膜上施加抗蝕劑並且使用第五光掩膜對其曝光和顯影，從而形成抗蝕劑掩膜，並且然後，使用該抗蝕劑掩膜蝕刻ITO膜。
因此，可以形成可用於顯示裝置的薄膜電晶體和元件基板。
接著，下面將描述圖8A中所示的薄膜電晶體的製造方法。
如圖11A中所示，在基板50上形成閘極電極51，在閘極電極51上形成絕緣膜52a。
接著，如圖19所示，在絕緣膜52a上形成包括作為施體的雜質元素的閘極絕緣膜59b，並且在閘極絕緣膜59b上使用包括矽或鍺的沈積氣體以及氫，以電漿CVD法形成包括作為施體的雜質元素的微晶半導體膜57。
接著，下面將描述圖6A所示的薄膜電晶體的製造方法。
如圖11A所示的步驟，在基板50上形成閘極電極51。
接著，在電漿CVD裝置的反應室的內壁上形成包括作為施體的雜質元素的膜作為保護膜之後，將基板50送入反應室，並且然後，如圖16所示，在閘極電極51上形成包括作為施體的雜質元素的閘極絕緣膜59a和59b和包括作為施體的雜質元素的微晶半導體膜57。在這種情況下，透過使得反應室內部成為真空，並且透過產生電漿，作為施體的雜質元素從在反應室內壁上形成的保護膜釋放到反應室內部。在吸取作為施體並且被從保護膜中釋放出的雜質元素同時，形成閘極絕緣膜和微晶半導體膜，從而可以在閘極電極上形成包括作為施體的雜質元素的每個閘極絕緣膜和包括作為施體的雜質元素的微晶半導體膜。
作為形成包括作為施體的雜質元素的閘極絕緣膜59a和59b和包括作為施體的雜質元素的微晶半導體膜57的典型方法，將參考圖15以發生時間順序描述形成包括磷的氮化矽膜、包括磷的氧氮化矽膜、和包括磷的微晶矽膜的步驟。
圖15是用於描述形成包括作為施體的雜質元素的閘極絕緣膜59a和59b和包括作為施體的雜質元素的微晶半導體膜57的步驟的時序圖的典型例子。圖15顯示開始於在電漿CVD裝置的反應室中從大氣壓起抽真空440的步驟的過程。然後，以發生時間順序示出在抽真空440之後執行的下面的處理：預塗層處理452、基板送入442、用於形成包括作為施體的雜質元素的閘極絕緣膜59a的膜形成處理(1)453、抽真空處理444、用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)454、抽真空處理446、用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)455和基板取出449。
在預塗層處理452中，作為保護膜，以具有與包括作為施體的雜質元素的閘極絕緣膜相同或類似的成分的膜預塗電漿CVD裝置的反應室的內壁。在這個模式中，0.001到1%的磷化氫(以氫或矽烷稀釋)，包括矽或鍺的沈積氣體，此處為矽烷，氫，和氨、氧化亞氮和氮中的至少一種被引入反應室，並且在其內混合。然後，透過以高頻電源的應用產生的輝光放電電漿，形成包括磷的氮化矽膜、包括磷的氧氮化矽膜、包括磷的氮化矽膜、或包括磷的氮化矽氧化物膜。因此，可以防止用於形成反應室的金屬作為雜質進入閘極絕緣膜，並且可以將作為施體的雜質元素添加到以後形成的閘極絕緣膜、微晶半導體膜等。
在基板送入442中，將基板從與反應室連接的裝載鎖定室送入反應室。在基板送入之前和之後，反應室的壓力被降低以便執行抽真空。此時，作為施體的雜質元素從在反應室內壁上形成的預塗保護膜釋放到反應室內部。
在用於形成包括作為施體的雜質元素的閘極絕緣膜59a的膜形成處理(1)453中，引入並且混合原料氣體，此處為氫、矽烷和氨。然後在吸取作為施體並且被釋放到反應室內部的雜質元素(此處為磷)的同時，以輝光放電電漿沈積氮化矽膜。當輝光放電電漿散佈到反應室的內壁時，除了上述的原料氣體之外，作為施體的雜質元素，此處為磷，被從在反應室內壁上形成的預塗保護膜中釋放出來。因此，可以形成包括磷的氮化矽膜。注意，除了上述的原料氣體之外，還在反應室內引入氮。在形成包括作為施體的雜質元素的閘極絕緣膜59a之後，停止上述原料氣體的引入，關閉電源，並且然後停止電漿的產生。
在抽真空處理444中，在反應室中執行抽真空到預定的真空度。
在用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)454中，引入並且混合原料氣體，此處為氫、矽烷和雙氮一氧化物。然後，在吸取作為施體並且被釋放到反應室內部的雜質元素(此處為磷)的同時，以高頻電源的應用產生的輝光放電電漿形成氧氮化矽膜。在形成包括作為施體的雜質元素的閘極絕緣膜59b之後，停止上述原料氣體的引入，關閉電源，並且然後停止電漿的產生。
在抽真空處理446中，在反應室中執行抽真空到預定的真空度。
在用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)455中，引入並且混合包括矽或鍺，此處為矽烷，氫，和或稀有氣體的沈積氣體，並且以高頻電源的應用產生的輝光放電電漿形成微晶半導體膜。以氫和或稀有氣體將矽烷稀釋為10到2000倍的稀釋劑。因此，需要大量的氫和或稀有氣體。基板加熱溫度為100到300℃，較佳的，120到220℃。此時，當輝光放電電漿散佈到反應室的內壁時，除了上述的原料氣體之外，作為施體的雜質元素，此處為磷，被從在反應室內壁上形成的預塗保護膜中釋放出來。在吸取作為施體並且被釋放到反應室內部的雜質元素的同時，沈積微晶半導體膜，並且因此，可以形成包括磷的氮化矽膜。因此，在半導體膜的沈積的早期階段不形成非晶半導體，晶體在相對於閘極絕緣膜59b的法線方向上生長，並且可以形成其中排列有圓柱形微晶半導體的具有高結晶度的微晶半導體膜。另外，可以形成包括作為施體的雜質元素的高導電微晶半導體膜。另外，透過使用氫、矽、鍺等的氟化物，或具有蝕刻作用的氟作為原料氣體的一部分，可以有選擇地蝕刻在形成微晶半導體膜時形成的非晶半導體膜，並且可以提高微結晶率，從而可以提高微晶半導體膜和閘極絕緣膜之間的分介面處的結晶度。
這個模式的特徵在於形成包括作為施體的雜質元素的閘極絕緣膜59a和59b以及包括作為施體的雜質元素的微晶半導體膜57。作為施體的雜質元素的濃度為6×1015 到3×1018 原子/cm3 ，包括6×1015 和3×1018 在內，較佳的，1×1016 到3×1018 原子/cm3 ，包括1×1016 和3×1018 在內，更佳的，3×1016 到3×1017 原子/cm3 ，包括3×1016 和3×1017 在內。
在基板取出449中，從反應室中取出基板，並且送入與反應室連接的裝載鎖定室。此時，反應室的壓力與裝載鎖定室中的相同。
接著，如圖11B所示，在包括作為施體的雜質元素的微晶半導體膜57上形成緩衝層54和添加了附於一種傳導類型的雜質元素的半導體膜55。然後，透過圖11C和圖12A到12C所示的步驟，可以製造如圖6A所示的薄膜電晶體。另外，透過如圖13A和13B所示的步驟，可以形成可以用於顯示裝置的元件基板。
另外，在包括作為施體的雜質元素的微晶半導體膜57和緩衝層54之間形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜之後，透過圖11B和11C以及圖12A到12C所示的步驟，可以製造薄膜電晶體。另外，透過圖13A和13B所示的步驟，可以形成可以用於顯示裝置的元件基板。
接著，下面將描述圖6A所示的薄膜電晶體的製造方法。
圖17是用於描述形成包括作為施體的雜質元素的閘極絕緣膜59a和59b以及包括作為施體的雜質元素的微晶半導體膜57的步驟的時序圖的典型例子。圖17顯示開始於在電漿CVD裝置的反應室中從大氣壓起抽真空440的步驟的過程。然後，以發生時間順序示出在抽真空440之後執行的下面的處理：預塗層處理441、基板送入442、沖刷處理447、用於形成包括作為施體的雜質元素的閘極絕緣膜59a的膜形成處理(1)456、抽真空處理444、用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)457、抽真空處理446、用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448和基板取出449。
注意，預塗層處理441、基板送入442、抽真空處理444、抽真空處理446、用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448和基板取出449與圖10相同，並且在基板送入442和抽真空處理446之間執行沖刷處理447、用於形成包括作為施體的雜質元素的閘極絕緣膜59a的膜形成處理(1)456、抽真空處理444、用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)457。
在沖刷處理447，將包括作為施體的雜質元素的氣體引入反應室，並且將作為施體的雜質元素的吸附在基板50、閘極電極51的表面上，並且另外，吸附在反應室的內壁上。在這個模式中，將0.001到1%的磷化氫(以氫或矽烷稀釋)引入反應室。除了包括作為施體的雜質元素的氣體之外，如以虛線462表示的，將氫引入反應室，或如以虛線461表示的，將包括矽或鍺的沈積氣體引入反應室。透過將包括矽或鍺的沈積氣體引入反應室，反應室中的雜質諸如氧、氮或氟可被從反應室中排出，從而可以防止膜的污染。
在用於形成包括作為施體的雜質元素的閘極絕緣膜59a的膜形成處理(1)456中，原料氣體，此處為氫、矽烷和氨被混合，並且以由高頻電源的應用產生的輝光放電電漿形成氮化矽膜。注意，除了上述的原料氣體之外，還在反應室內引入氮。此時，在吸取作為施體並且被吸附在基板50、閘極電極51、以及另外，反應室內壁的表面上的雜質元素(此處為磷)的同時，沈積氮化矽膜。因此，可以形成包括磷的氮化矽膜。在形成包括作為施體的雜質元素的閘極絕緣膜59a之後，停止上述原料氣體的引入，關閉電源，並且然後停止電漿的產生。
在抽真空處理444中，在反應室中執行抽真空到預定的真空度。
在用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)457中，原料氣體，此處為氫、矽烷和雙氮一氧化物被混合，並且以由高頻電源的應用產生的輝光放電電漿形成氧氮化矽膜。此時，在吸取作為施體並且沈積在閘極絕緣膜59a的表面上以及吸附在反應室內壁的表面上的雜質元素(此處為磷)的同時，沈積氧氮化矽膜。因此，可以形成包括磷的氧氮化矽膜作為包括作為施體的雜質元素的閘極絕緣膜59b。在形成閘極絕緣膜59b之後，停止上述原料氣體的引入，關閉電源，並且然後停止電漿的產生。
在抽真空處理446中，在反應室中執行抽真空到預定的真空度。
此處，在沖刷處理447之後執行用於形成包括作為施體的雜質元素的閘極絕緣膜59a的膜形成處理(1)456。然而，取代這些處理，可以如下那樣形成包括作為施體的雜質元素的閘極絕緣膜59a和59b而不進行沖刷處理447：如以圖17中的虛線463和464表示的，除了包括矽或鍺的沈積氣體和氨之外，引入並且混合包括作為施體的雜質元素的氣體，並且以由高頻電源的應用產生的輝光放電電漿形成包括作為施體的雜質元素的閘極絕緣膜59a和59b。
然後，如圖16所示形成包括作為施體的雜質元素的微晶半導體膜57，並且如圖11B所示，在包括作為施體的雜質元素的微晶半導體膜57上形成緩衝層和添加了賦予一種傳導類型的雜質元素的半導體膜。另外，此時，透過使用氫、矽、鍺等的氟化物，或具有蝕刻作用的氟作為原料氣體的一部分，可以有選擇地蝕刻在形成微晶半導體膜時形成的非晶半導體，並且可以提高微結晶率，從而可以提高閘極絕緣膜和微晶半導體膜之間的分介面處的結晶度。
這個模式的特徵在於形成包括作為施體的雜質元素的閘極絕緣膜59a和59b以及包括作為施體的雜質元素的微晶半導體膜57。作為施體的雜質元素的峰值濃度為6×1015 到3×1018 原子/cm3 ，包括6×1015 和3×1018 在內，較佳的，1×1016 到3×1018 原子/cm3 ，包括1×1016 和3×1018 在內，更佳的，3×1016 到3×1017 原子/cm3 ，包括3×1016 和3×1017 在內。
然後，透過圖11C和圖12A到12C所示的步驟，可以製造圖6A所示的薄膜電晶體。另外，透過圖13A和13B所示的步驟，可以形成用於顯示裝置元件基板。
另外，在包括作為施體的雜質元素的微晶半導體膜57和緩衝層54之間形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜之後，透過圖11B和11C以及圖12A到12C所示的步驟，可以製造薄膜電晶體。另外，透過圖13A和13B所示的步驟，可以形成可以用於顯示裝置的元件基板。
接著，下面將描述圖8A所示的薄膜電晶體的製造方。
作為用於形成包括作為施體的雜質元素的絕緣膜52a，閘極絕緣膜59b和包括作為施體的雜質元素的微晶半導體膜57的方法的典型例子，將參考圖18以發生時間順序描述形成包括磷的氮化矽膜、氧氮化矽膜的步驟。
圖18是用於描述形成包括作為施體的雜質元素的絕緣膜52a，閘極絕緣膜59b以及包括作為施體的雜質元素的微晶半導體膜57的步驟的時序圖的典型例子。圖18顯示開始於在電漿CVD裝置的反應室中從大氣壓起抽真空440的步驟的過程。然後，以發生時間順序示出在抽真空440之後執行的下面的處理：預塗層處理441、基板送入442、用於形成絕緣膜52a的膜形成處理(1)443、抽真空處理444、用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)450、抽真空處理446、用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)451和基板取出449。
注意，預塗層處理441、基板送入442、用於形成絕緣膜52a的膜形成處理(1)443、抽真空處理444和基板取出449與圖10相同，並且在抽真空處理444與基板取出449之間執行用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)450、抽真空處理446和用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)451。
在用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)450中，將包括作為施體的雜質元素的氣體引入用於形成閘極絕緣膜的原料氣體。在這個模式中，在反應室內引入並且混合矽烷、雙氮一氧化物，和0.001到1%的磷化氫(以氫或矽烷稀釋)，並且以高頻電源的應用產生的輝光放電電漿形成氧氮化矽膜。在形成包括作為施體的雜質元素的閘極絕緣膜59b之後，停止上述原料氣體的引入，關閉電源，並且然後停止電漿的產生。
在用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)451中，在反應室內引入並混合包括矽或鍺，此處為矽烷的沈積氣體、氫、和或稀有氣體，並且以輝光放電電漿形成微晶半導體膜。以氫和或稀有氣體將矽烷稀釋為10到2000倍的稀釋劑。因此，需要大量的氫和或稀有氣體。基板加熱溫度為100到300℃，較佳的，120到220℃。在形成微晶半導體膜57之後，停止上述原料氣體的引入，並且關閉電源，並且然後，停止電漿的產生。
在形成包括作為施體的雜質元素的閘極絕緣膜59b之後，以保留在反應室內的作為施體的雜質元素，在形成微晶半導體膜57的條件下沈積包括作為施體的雜質元素的微晶半導體膜。另外，透過使用具有蝕刻作用的氣體，諸如氫、矽、鍺等的氟化物，或氟作為原料氣體的一部分，可以有選擇地蝕刻在形成微晶半導體膜時形成的非晶半導體，並且可以提高微結晶率，從而可以提高閘極絕緣膜和微晶半導體膜之間的分介面處的結晶度。
接著，在形成緩衝層之後，透過圖11B和11C以及圖12A到12C所示的步驟，可以製造如圖8A所示的薄膜電晶體，其中在閘極電極51上形成包括作為施體的雜質元素的絕緣膜52a和閘極絕緣膜59b，在閘極絕緣膜59b上形成包括作為施體的雜質元素的微晶半導體膜61，在微晶半導體膜61上形成緩衝層。然後，透過圖13A和13B所示的步驟，可以形成可以用於顯示裝置的元件基板。
另外，在包括作為施體的雜質元素的微晶半導體膜57和緩衝層54之間形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜之後，透過圖11B和11C以及圖12A到12C所示的步驟，可以製造薄膜電晶體。此後，透過圖13A和13B所示的步驟，可以形成可以用於顯示裝置的元件基板。
然後，下面描述與上述的薄膜電晶體不同的薄膜電晶體的製造方法。
如圖11A所示，在基板50上形成閘極電極51，在閘極電極51上形成絕緣膜52a。
接著，如圖19所示，在絕緣膜52a上形成包括作為施體的雜質元素的閘極絕緣膜59b，並且在閘極絕緣膜59b上使用包括矽或鍺的沈積氣體以及氫，以電漿CVD法形成包括作為施體的雜質元素的微晶半導體膜57。
作為用於形成包括作為施體的雜質元素的絕緣膜52a，閘極絕緣膜59b和包括作為施體的雜質元素的微晶半導體膜57的方法的典型例子，將參考圖20以發生時間順序描述形成包括磷的氮化矽膜、氧氮化矽膜的步驟。
圖20是用於描述形成包括作為施體的雜質元素的絕緣膜52a，閘極絕緣膜59b以及包括作為施體的雜質元素的微晶半導體膜57的步驟的時序圖的典型例子。圖20顯示開始於在電漿CVD裝置的反應室中從大氣壓起抽真空440的步驟的過程。然後，以發生時間順序示出在抽真空440之後執行的下面的處理：預塗層處理441、基板送入442、用於形成絕緣膜52a的膜形成處理(1)443、抽真空處理444、沖刷處理447、用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)457、抽真空處理446、用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448和基板取出449。
注意，預塗層處理441、基板送入442、用於形成絕緣膜52a的膜形成處理(1)443、抽真空處理444、用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448和基板取出449與圖10相同，並且在基板送入442與用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448之間執行沖刷處理447、用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)457和抽真空處理446。
在沖刷處理447中，將包括作為施體的雜質元素的氣體引入反應室，並且作為施體的雜質元素被吸附在絕緣膜52b的表面上，另外，吸附在反應室的內壁上。在這個模式中，將0.001到1%的磷化氫(以氫或矽烷稀釋)引入反應室。除了包括作為施體的雜質元素的氣體之外，如以虛線462表示的將氫引入反應室，或如以虛線461表示的將包括矽或鍺的沈積氣體引入反應室。
在用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)457中，原料氣體，此處為氫、矽烷和雙氮一氧化物被混合，並且以由高頻電源的應用產生的輝光放電電漿形成氧氮化矽膜。此時，在吸取作為施體並且沈積在閘極絕緣膜52a的表面上以及吸附在反應室內壁的表面上的雜質元素(此處為磷)的同時，沈積氧氮化矽膜。因此，可以形成包括磷的氧氮化矽膜。。在形成包括作為施體的雜質元素的閘極絕緣膜59b之後，停止上述原料氣體的引入，關閉電源，並且然後停止電漿的產生。
接著，形成如圖19所示的包括作為施體的雜質元素的微晶半導體膜57。此時，透過使用氫、矽、鍺等的氟化物，或具有蝕刻作用的氟作為原料氣體的一部分，可以有選擇地蝕刻在形成微晶半導體膜時形成的非晶半導體，並且可以提高微結晶率，從而可以提高閘極絕緣膜和微晶半導體膜之間的分介面處的結晶度。然後，形成緩衝層和添加了賦予一種傳導類型的雜質元素的半導體膜。
然後，透過圖11B和11C以及圖12A到12C所示的步驟，可以製造如圖8A所示的薄膜電晶體。另外，透過圖13A和13B所示的步驟，可以形成可以用於顯示裝置的元件基板。
另外，在包括作為施體的雜質元素的微晶半導體膜57和緩衝層54之間形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜之後，透過圖11B和11C以及圖12A到12C所示的步驟，可以製造薄膜電晶體。另外，透過圖13A和13B所示的步驟，可以形成可以用於顯示裝置的元件基板。
接著，下面將描述圖9A所示的薄膜電晶體的製造方法。
如在圖11A中所示的步驟中，在基板50上形成閘極電極51。然後，如圖22所示，在基板50和閘極電極51上形成包括作為施體的雜質元素的絕緣膜52a和52b以及閘極絕緣膜59c。接著，在包括作為施體的雜質元素的閘極絕緣膜59c上形成包括作為施體的雜質元素的微晶半導體膜57。
作為絕緣膜52a和52b(是第一和第二層)，可由電漿CVD方法或濺射方法形成氮化矽膜，氮化矽氧化物膜，氧化矽膜或氧氮化矽膜。作為包括作為施體的雜質元素的閘極絕緣膜59c(是第三層)，可以形成包括磷、砷或銻的大約1到5nm厚的氮化矽膜或氮化矽氧化物膜。
作為用於形成包括作為施體的雜質元素的絕緣膜52a，閘極絕緣膜59b和包括作為施體的雜質元素的微晶半導體膜57的方法的典型例子，將參考圖21以發生時間順序描述形成氮化矽膜、氧氮化矽膜、包括磷的氮化矽膜的步驟。
圖21是用於描述形成閘極絕緣膜52a和52b，包括作為施體的雜質元素的閘極絕緣膜59c以及包括作為施體的雜質元素的微晶半導體膜57的步驟的時序圖的典型例子。圖21顯示開始於在電漿CVD裝置的反應室中從大氣壓起抽真空440的步驟的過程。然後，以發生時間順序示出在抽真空440之後執行的下面的處理：預塗層處理441、基板送入442、用於形成絕緣膜52a的膜形成處理(1)443、抽真空處理444、用於形成包括作為施體的雜質元素的閘極絕緣膜59b的膜形成處理(2)445、抽真空處理446、沖刷處理447、用於形成包括作為施體的雜質元素的閘極絕緣膜59c的膜形成處理(4)458、抽真空處理459、用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448和基板取出449。
注意，預塗層處理441、基板送入442、用於形成絕緣膜52a的膜形成處理(1)443、抽真空處理444、用於形成閘極絕緣膜52b的膜形成處理(2)445、抽真空處理446、用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448和基板取出449與圖10相同，並且在抽真空處理446與用於形成包括作為施體的雜質元素的微晶半導體膜57的膜形成處理(3)448之間執行沖刷處理447、用於形成包括作為施體的雜質元素的閘極絕緣膜59c的膜形成處理(2)458和抽真空處理459。
在沖刷處理447中，將包括作為施體的雜質元素的氣體引入反應室，並且作為施體的雜質元素被吸附在絕緣膜52b的表面上，另外，吸附在反應室的內壁上。在這個模式中，將0.001到1%的磷化氫(以氫或矽烷稀釋)引入反應室。除了包括作為施體的雜質元素的氣體之外，如以虛線462表示的將氫引入反應室，或如以虛線461表示的將包括矽或鍺的沈積氣體引入反應室。
在用於形成包括作為施體的雜質元素的閘極絕緣膜59c的膜形成處理(4)458中，引入並混合閘極絕緣膜的原料氣體，此處為氫、矽烷和雙氮一氧化物，並且，以高頻電源的應用產生的輝光放電電漿形成氮化矽膜。此時，在吸取作為施體並且被沈積在絕緣膜52b的表面上以及吸附在反應室內壁的表面上的雜質元素(此處為磷)的同時，沈積氮化矽膜。因此，可以形成包括磷的氮化矽膜。在形成包括作為施體的雜質元素的閘極絕緣膜59c之後，停止上述原料氣體的引入，關閉電源，並且然後停止電漿的產生。
在抽真空處理459中，在反應室中執行抽真空到預定的真空度。
此後，在包括作為施體的雜質元素的閘極絕緣膜59c上形成包括作為施體的雜質元素的微晶半導體膜57。
作為用於形成包括作為施體的雜質元素的閘極絕緣膜59c的方法，在沖刷處理447之後，可用高密度電漿氮化絕緣膜52b，從而可以在絕緣膜52b的表面上形成包括作為施體的雜質元素的氮化矽層。透過使用具有高頻率例如2.45GHz的微波產生高密度電漿。由於具有低電子溫度特性的高密度電漿具有活性物質的動能低，與習知電漿處理相比，可以很少的電漿損傷形成具有較少缺陷的層。另外，由於絕緣膜52b的表面可以不很粗糙，可以增加載體遷移率。
另外，還可以不執行圖21所示的沖刷處理447，除了用於形成閘極絕緣膜的原料氣體之外，如圖21中的虛線463所示，透過使用包括作為施體的雜質元素的氣體，形成包括作為施體的雜質元素的閘極絕緣膜59c。
另外，在形成包括作為施體的雜質元素的微晶半導體膜57時，透過使用氫、矽、鍺等的氟化物，或具有蝕刻作用的氟作為原料氣體的一部分，可以有選擇地蝕刻在形成微晶半導體膜時形成的非晶半導體，並且可以提高微結晶率，從而可以提高閘極絕緣膜和微晶半導體膜之間的分介面處的結晶度。
此後，透過圖11B和11C以及圖12A到12C所示的步驟以及實施例模式1的處理，可以製造圖9A所示的薄膜電晶體。
另外，在包括作為施體的雜質元素的微晶半導體膜57和緩衝層54之間形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜之後，透過圖11B和11C以及圖12A到12C所示的步驟，可以製造薄膜電晶體。另外，透過圖13A和13B所示的步驟，可以形成可以用於顯示裝置的元件基板。
在這個實施例模式的處理中，透過施加具有1到20MHz，典型地13.56MHz的頻率的高頻電源，或具有20到大約120MHz的VHF帶中的頻率，典型地，27.12或60MHz的高頻電源，產生輝光放電電漿。另外，透過施加具有120MHz到3GHz的UHF帶內的頻率，典型地1GHz的微波，或具有2.45GHz的頻率的微波，產生輝光放電電漿。
在微晶半導體膜的膜形成處理中，除了矽烷和氫之外，可以在反應氣體中添加氦作為稀有氣體。由於氦具有在所有氣體中是最大的24.5eV的電離能，並且具有在比電離能略低的大約為20eV的能級中的亞穩態，在保持放電的同時，為了進行電離僅需要大約4eV的差值。因此，放電開始電壓也顯示出所有氣體中的最低值。由於這種特性，可由氦穩定地保持電漿。另外，由於可由氦形成均勻的電漿，即使在其上沈積微晶半導體膜的基板的面積大，可以獲得使得電漿密度均勻的效果。
在於這個實施例模式中製造的薄膜電晶體中，微晶半導體膜和或閘極絕緣膜包括作為施體的雜質元素。因此，與閘極絕緣膜的分介面處的微晶半導體膜的結晶度高，並且可以提高微晶半導體膜的結晶度。因此，使用該微晶半導體膜的薄膜電晶體具有比使用非晶半導體膜或習知微晶半導體膜更高的場效應遷移率和更高的導通電流。因此，將使用以該微晶半導體膜形成通道形成區域的薄膜晶體管用於顯示元件的開關，可以減小通道形成區域的面積，即，薄膜電晶體的面積。因此，減小了單個像素中的薄膜電晶體的面積，並且因此，可以增加像素的開口率。因此，顯示裝置可以具有高的解析度。
由於使用微晶半導體膜形成在這個實施例模式中製造的薄膜電晶體的通道形成區域，其電阻率比使用非晶半導體膜形成的通道形成區域的電阻率低。因此，使用微晶半導體膜57的薄膜電晶體具有以在上升部分中具有陡峭斜率的曲線表示的電流-電壓特性，具有極好的作為開關元件的回應，並且可被高速操作。在薄膜電晶體的通道形成區域內使用該微晶半導體膜，可以抑制薄膜電晶體的臨界電壓的波動。因此，可以製造具有很小電特性變化的顯示裝置。
另外，在於這個實施例模式中製造的薄膜電晶體中，在作為通道形成區域的微晶半導體膜和添加了賦予一種傳導類型的雜質元素、並且作為源和汲區域的半導體膜之間形成非晶半導體膜作為緩衝層。截止電流流過緩衝層。然而，由於該緩衝層具有高阻抗區域，可以抑制截止電流，並且另外，可以防止微晶半導體膜被氧化。因此，可以抑制截止電流，並且由於減少了通道形成區域內的缺陷，可以實現導通電流的增加。
接著，作為應用上述反應室的電漿CVD的例子，描述適合於閘極絕緣膜和微晶半導體膜的沈積的結構。
圖23顯示包括多個反應室的多室電漿CVD裝置的例子。該裝置被提供有公共室423，裝載/卸載室422，第一反應室400a，第二反應室400b，第三反應室400c和第四反應室400d。該裝置為單晶片處理型，其中安置在裝載/卸載室422內的盒子內的一個基板被公共室423內的傳輸單元426傳送到/傳送出每個反應室。在公共室423和每個室之間提供閘閥425，從而在不同反應室內執行的處理不會彼此干擾。
取決於將要形成的薄膜的類型，每個反應室用於不同的目的。例如，在第一反應室400a中形成絕緣膜，諸如閘極絕緣膜，在第二反應室400b中形成形成通道的微晶半導體膜，在第三反應室400c中形成緩衝層，並且在第四反應室400d中形成添加了賦予一種傳導類型的雜質元素，並且作為源極和汲極半導體膜。當然，反應室的數目不限於4，並且如果需要可以被增加或減少。在一個反應室內形成一個膜，或在一個反應室內形成多個膜。
作為排空單元，渦輪分子泵419和乾泵420連接到每個反應室。排空單元不限於這些真空泵的組合，並且可以採用其他的真空泵，只要它們可以將反應室抽取到10-1 到10-5 Pa的真空度。在排空單元和每個反應室之間提供蝴蝶閥417，其可以中斷真空抽取，並且導閥418可以控制排空速度以便調整每個反應室內的壓力。
注意，在其中形成微晶半導體膜的第二反應室400b可被連接到低溫泵421，低溫泵421執行真空抽取到超高真空。透過使用低溫泵421，反應室可被抽取到具有低於10-5 Pa的超高真空。在這個實施例模式中，以反應室中的低於10-5 Pa的超高真空，可以有效地減少微晶半導體膜中的氧濃度。因此，微晶半導體膜53中的氧濃度可被設置為低於或等於1×1016 原子/cm3 。透過減少微晶半導體膜中的氧濃度，可以減少膜中的缺陷，從而可以提高結晶度，並且因此提高載體遷移率。
氣體提供單元408包括充滿該處理所使用的氣體諸如稀有氣體或以矽烷為代表的半導體原料氣體的氣缸410、停止閥412、質量流控制器413等。氣體提供單元408a連接到第一反應室400a，並且提供用於形成閘極絕緣膜的氣體。氣體提供單元408i連接到第二反應室400b，並且提供用於形成微晶半導體膜的氣體。氣體提供單元408b連接到第三反應室400c，並且提供用於形成緩衝層的氣體。氣體提供單元408n連接到第四反應室400d，並且提供例如用於形成n型半導體膜的氣體。另外，作為包括作為施體的雜質元素的氣體之一的磷化氫被連接到並且被提供到第一反應室400a和第二反應室400b。氣體提供單元408a提供氬，並且氣體提供單元408f提供用於清潔反應室內部的蝕刻氣體。因此，氣體提供單元408a和408f被共同地提供給每個反應室。
用於產生電漿的高頻電源單元連接到每個反應室。高頻電源單元包括高頻電源404和匹配箱406。
取決於將要形成的薄膜的類型，每個反應室用於不同的目的。由於每個薄膜具有形成的最佳溫度，在不同的反應室內形成每個薄膜，從而可以容易地控制膜形成溫度。另外，可以重覆形成相同類型的膜，從而可以消除由於形成的膜產生的剩餘雜質的影響。具體地，可以防止作為施體並且被包括在微晶半導體膜內的雜質元素混合在緩衝層內。因此，可以減少緩衝層內作為施體的雜質元素的濃度，從而可以減小薄膜電晶體的截止電流。
可以在一個反應室內連續地形成微晶半導體膜、緩衝層、添加了賦予一種傳導類型的雜質元素的半導體膜。具體地，將被提供有閘極絕緣膜的基板送入反應室，並且連續地在其中形成微晶半導體膜、緩衝層、添加了賦予一種傳導類型的雜質元素的半導體膜。然後，在從反應室中取出基板之後，以氟基清潔反應室內部。然而，即使清潔了反應室的內部，在某些情況下，作為施體的雜質元素也會留在反應室內。當被提供有閘極絕緣膜的基板被送入這種反應室，並且形成微晶半導體膜時，微晶半導體膜包括作為施體的雜質元素。因此，可以形成在與閘極絕緣膜的分介面處具有高結晶度，並且包括作為施體的雜質元素的微晶半導體膜。在形成緩衝層時，希望盡可能多地減小緩衝層內作為施體的雜質元素的濃度；因此，清潔反應室內部，從而不在其中留有作為施體的雜質元素。
接著，參考圖24A和24B，圖25A到25D，圖26A到26C，圖27A和27B，圖28A和28B，圖29到29C和圖30A到30C描述與上述模式不同的薄膜電晶體的製造方法。此處，顯示一個方法，透過該方法，光掩膜的數目可以少於上述的模式，並且透過該方法，可以製造薄膜電晶體。此處，描述圖1A所示的薄膜電晶體的製造方法；然而，下面的模式可以應用於圖4A和4B，圖5，圖6A和6B，圖7A和7B，圖8A和8B以及圖9A和9B所示的薄膜電晶體的製造方法。
在與圖1A類似的方式中，在基板50上形成導電膜，在導電膜上施加抗蝕劑，並且利用使用第一光掩膜以光微影處理形成的抗蝕劑掩膜蝕刻導電膜的一部分，從而形成閘極電極51。然後，如圖24A所示，在閘極電極51上形成絕緣膜52a和52b。在類似於圖11A的方式中，形成包括作為施體的雜質元素的微晶半導體膜57。然後，按順序在包括作為施體的雜質元素的微晶半導體膜57上形成微晶半導體膜53、緩衝層54、添加了賦予一種傳導類型的雜質元素的半導體膜55、以及導電膜65a到65c。然後，在導電膜65a上施加抗蝕劑80。
抗蝕劑80可以是正性抗蝕劑或負性抗蝕劑。在這個情況下，使用正性的抗蝕劑。
接著，使用多階掩膜159作為第二光掩膜，並且用光照射抗蝕劑80，從而使得抗蝕劑80曝光。
現在，參考圖25A到25D描述使用多階掩膜159進行曝光。
多階掩膜可以實現3個等級的曝光，曝光部分，半曝光部分和未曝光部分，並且一體曝光和顯影處理允許形成具有多個厚度(通常，兩種厚度)的區域的抗蝕劑掩膜。因此，可以使用多階掩膜減少抗蝕劑的數目。
多階掩膜的典型的例子包括圖25A中所示的灰階掩膜159a和圖25C所示的半階掩膜159b。
如圖25A所示，灰階掩膜159a包括被提供有遮光部分164和衍射光柵165的透光基板163。遮光部分164的透光度是0%。衍射光柵165具有具有小於或等於由於曝光的光的解析度極限的間隔的狹縫形、點形、網孔形等的透光部分；因此，可以控制透光度。衍射光柵165可以是具有規則間隔的狹縫形、點形、或網孔形；或具有不規則間隔的狹縫形、點形、或網孔形。
對於透光基板163，可以使用具有透光屬性的基板，諸如石英基板。可以使用吸收光的阻光材料，諸如鉻或氧化鉻，形成遮光部分164和衍射光柵165。
當以用於曝光的光照射灰階掩膜159a時，如圖25B所示，遮光部分164的透光度166是0%，並且不是遮光部分164或衍射光柵165的區域的透光度是100%。衍射光柵165的透光度被控制在10到70%的範圍內。可以衍射光柵165的狹縫、點或網孔的間隔或節距控制衍射光柵165的透光度。
如圖25C所示，半階掩膜159b包括被提供有半透光部分167和阻光部分168的透光基板163。可將MoSiN，MoSi，MoSiO，MoSiON，CrSi等用於半透光部分167。可以使用吸收光的阻光材料，諸如鉻或氧化鉻，形成阻光部分168。
當以用於曝光的光照射半階掩膜159b時，如圖25D所示，阻光部分168的透光度169是0%，並且不是阻光部分168或半透光部分167的區域的透光度是100%。半透光部分167的透光度被控制在10到70%的範圍內。可以半透光部分167的材料控制半透光部分167的透光度。
在使用多階掩膜執行曝光之後，執行顯影，從而如圖24B所示，可以形成具有不同厚度的區域的抗蝕劑掩膜81。
接著，使用抗蝕劑掩膜81，蝕刻包括作為施體的雜質元素的微晶半導體膜57、微晶半導體膜53、緩衝層54、添加了賦予一種傳導類型的雜質元素的半導體膜55、以及導電膜65a到65c。結果，如圖26A所示，可以形成包括作為施體的雜質元素的微晶半導體膜61、不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58、緩衝層62、添加了賦予一種傳導類型的雜質元素的半導體膜63、和導電膜85a到85c。圖26A顯示沿圖30A的線A-B的截面圖(除了抗蝕劑掩膜81之外)。
接著，在抗蝕劑掩膜81上進行灰化。結果，抗蝕劑的面積和厚度被減小。此時，移去在一個區域內具有小厚度的抗蝕劑(與閘極電極51的一部分重疊的區域)，以便如圖26A所示，形成分離的抗蝕劑掩膜86。
接著，使用抗蝕劑掩膜86蝕刻導電膜85a到85c以便進行分離。結果，可以如圖26B所示形成佈線對92a到92c。此處，透過使用抗蝕劑掩膜86對導電膜85a到85c進行濕蝕刻，有選擇地蝕刻導電膜85a到85c。並且，由於等方向性地蝕刻導電膜85a到85c，可以形成具有面積小於抗蝕劑掩膜86的佈線對92a到92c。
接著，使用抗蝕劑掩膜86蝕刻添加了賦予一種傳導類型的雜質元素的半導體膜63，從而形成一對源和汲區域88。注意，在這個蝕刻步驟中，還蝕刻一部分緩衝層62。被部分蝕刻的緩衝層被稱為緩衝層87。緩衝層87具有凹入部分。可以用相同的處理形成源和汲區域以及緩衝層的凹入部分。此處，使用具有面積小於抗蝕劑掩膜81的抗蝕劑掩膜86部分地蝕刻緩衝層62，從而緩衝層87的端部位於源和汲區域88的端部之外。另外，佈線92a到92c的端部不與源和汲區域88的端部對齊，並且源和汲區域88的端部形成於佈線92a到92c的端部之外。此後，移去抗蝕劑掩膜86。
接著，在不損壞暴露的緩衝層，並且相對於緩衝層的蝕刻速度低的條件下執行乾蝕刻。透過這個乾蝕刻步驟，可以去除源區域和汲區域之間的緩衝層上蝕刻殘留物，抗蝕劑掩膜的殘留物，和用於抗蝕劑掩膜的去除的裝置內的污染源，從而必定可以隔離源區域和汲區域。結果，可以減小薄膜電晶體的漏電流，從而可以製造具有小截止電流和高耐壓的薄膜電晶體。例如，可以將氯氣用作蝕刻氣體。
如圖26C所示，佈線92a到92c的端部不與源和汲區域88的端部對齊，從而佈線92a到92c的端部之間可以具有較大的距離；因此，可以防止佈線之間的漏電流或短路。因此，可以制造反交錯薄膜電晶體。
透過上述的處理，可以形成通道蝕刻薄膜電晶體83。另外，可以使用兩個光掩膜形成薄膜電晶體。
接著，如圖27A所示，在佈線92a到92c、源和汲區域88、緩衝層87、微晶半導體膜61、包括作為施體的雜質元素的微晶半導體膜58、和絕緣膜52b上形成保護絕緣膜76a。可以用與絕緣膜52a和52b類似的方式形成保護絕緣膜76a。
接著，利用使用第三光掩膜形成的抗蝕劑掩膜蝕刻保護絕緣膜76a的一部分，從而形成接觸孔。然後，形成在該接觸孔中與佈線92c接觸的像素電極77。在這個例子中，作為像素電極77，以濺射法形成ITO膜，並且然後，在ITO膜上施加抗蝕劑。然後，對抗蝕劑曝光並且使用第四光掩膜顯影，從而形成抗蝕劑掩膜，並且使用該抗蝕劑掩膜蝕刻ITO膜，以便形成像素電極77。圖27B顯示沿圖30C中的線A-B的截面圖。
透過上述處理，可以形成薄膜電晶體和包括該薄膜電晶體並且可用於顯示裝置的元件基板。
接著，下面將描述能夠以一個光掩膜形成接觸孔和電容元件的處理。此處使用沿圖30A到30C的線C-D的截面圖。
在圖27A中所示的步驟之後，如圖28A中所示，在保護絕緣膜76a上形成絕緣膜101。此處使用光敏有機樹脂形成絕緣膜101。然後，使用多階掩膜160對絕緣膜101曝光並且顯影，從而如圖28B所示，形成具有將覆蓋薄膜電晶體的佈線的保護絕緣膜76a暴露出來的凹入部分111a和電容佈線51c上的凹入部分111b的絕緣膜102。此處，透過使用多階掩膜160，絕緣膜101可被在薄膜電晶體的佈線上暴露於100%的穿透光，並且絕緣膜101可被在電容佈線51c上暴露於消弱為10到70%的穿透光。
接著，蝕刻具有凹入部分的絕緣膜102(回蝕)，然後，蝕刻保護絕緣膜76a的一部分。結果，如圖29A所示，形成具有將佈線暴露出來的接觸孔112a和電容佈線51c上的凹入部分112b的絕緣膜103。
接著，在絕緣膜103上執行灰化，並且加寬接觸孔112a和凹入部分112b，從而形成具有接觸孔113a和凹入部分113b的絕緣膜104。由於不是以光敏有機樹脂形成保護絕緣膜76，而是以無機絕緣膜形成保護絕緣膜76，不對其進行灰化處理。因此，佈線上的接觸孔113a具有雙圓的頂部形狀。
此後，形成像素電極77，並且可以形成包括電容佈線51c、絕緣膜52a 和 52b、保護絕緣膜76、像素電極77的電容元件。
透過上述處理，可以僅使用單階掩膜形成與像素電極和佈線連接的接觸孔，以及所述電容元件。
另外，在圖12B或圖26B中，在形成佈線71a到71c或92a到92c之後，可以移去抗蝕劑掩膜66或86，並且可以使用佈線71a到71c或92a到92c作為掩膜蝕刻添加了賦予一種傳導類型的雜質元素的半導體膜63。結果，可以形成佈線71a到71c或92a到92c的端部與作為源和汲區域的半導體膜72或88的端部對齊的薄膜電晶體。此處，在移去圖12B所示的抗蝕劑掩膜66之後，使用佈線71a到71c作為掩膜蝕刻添加了賦予一種傳導類型的雜質元素的半導體膜63，從而如圖31所示，可以形成源和汲區域89的端部與佈線71a到71c的端部對齊的薄膜電晶體。此處，將源和汲區域89的端部與佈線71a到71c的端部彼此對齊的模式應用於圖4A所示的薄膜電晶體，但是這種模式還可以應用於圖1A、圖5、圖6A、圖7A、圖8A和圖9A所示的薄膜電晶體。
雖然這種實施例模式描述了通道蝕刻薄膜電晶體，微半導體膜還可被用於通道保護薄膜電晶體的通道形成區域。
具體地，如圖11A所示，在基板50上形成閘極電極51，並且在閘極電極51上形成絕緣膜52a和52。然後，在其上形成包括作為施體的雜質元素的微晶半導體膜57。可以在其上形成不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53。
如圖11B所示，在包括作為施體的雜質元素的微晶半導體膜57或不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53上形成緩衝層54。然後，在覆蓋緩衝層54並且與閘極電極51重疊的區域內形成通道保護膜。透過形成氮化矽膜、氧化矽膜、氮化矽氧化物膜、或氧氮化矽膜，並且透過光微影處理有選擇地蝕刻膜，形成通道保護膜。可替換地，可以透過排出包括聚醯亞胺、丙烯或矽氧烷的合成物，並且對其進行烘烤，形成通道保護膜。接著，以添加了賦予一種傳導類型的雜質元素的半導體膜和導電膜的順序形成添加了賦予一種傳導類型的雜質元素的半導體膜和導電膜。然後，使用透過光微影處理形成的抗蝕劑掩膜，蝕刻導電膜、添加了賦予一種傳導類型的雜質元素的半導體膜、緩衝層54、不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜53、以及包括作為施體的雜質元素的微晶半導體膜57。從而，如圖32所示，形成包括作為施體的雜質元素的微晶半導體膜61、不包括濃度高於SIMS的檢測限的作為施體的雜質元素的微晶半導體膜58、緩衝層73、作為源和汲區域的半導體膜72、以及作為源極和汲極電極的佈線71a到71c。另外，形成在其一部分中具有凹入部分的通道保護膜82。
透過上處理，可以形成通道保護薄膜電晶體。
雖然此處描述了將通道保護膜應用於圖4A所示的薄膜電晶體的模式，通道保護膜還可被應用於圖1A、圖5、圖6A、圖7A、圖8A和圖9A中所示的薄膜電晶體。
根據這個實施例模式，可以製造具有極好的電特性的反交錯薄膜電晶體，以及被提供有反交錯薄膜電晶體的元件基板。
本實施例模式以薄膜電晶體描述了反交錯薄膜電晶體，但是本發明不限於此，並且還可以應用於交錯薄膜電晶體，頂閘薄膜電晶體等。具體地，使得作為基膜的微晶半導體膜和或絕緣膜包括作為施體的雜質元素，並且在微晶半導體膜上形成閘極電極，從而可以製造具有在與絕緣膜的分介面處具有高結晶度的微晶半導體膜的薄膜電晶體。因此，可以形成具有極好電特性的薄膜電晶體。
(實施例模式3)
在這個實施例模式中，作為顯示裝置的一種模式，下面將描述包括在實施例模式1中描述的薄膜電晶體的液晶顯示裝置。此處，將參考圖33、圖34和圖35描述垂直取向(VA)液晶顯示裝置。VA液晶顯示裝置採用一種用於控制液晶面板的液晶分子的取向的模式。VA液晶顯示裝置採用這樣的模式，其中當不施加電壓時，液晶分子垂直於面板表面。具體地，在這個實施例模式中，設計為將像素劃分為若干區域(子像素)，從而在分子在不同的區域中取向在不同的方向上。這被稱為多域設計。在下面的描述中，描述具有多域設計的液晶顯示裝置。
圖33和圖34顯示VA液晶面板的像素結構。圖34是基板600的平面圖。圖33顯示沿圖34中的線Y-Z的截面結構。將參考圖33和圖34進行下面的描述。
在這個像素結構中，一個像素中包括多個像素電極624和626，並且薄膜電晶體628和629分別透過平整化膜622連接到像素電極624和626。以不同的閘極信號驅動薄膜電晶體628和629。即，多域設計的像素具有這樣的結構，其中獨立地控制施加到像素電極624和626中的每一個的信號。
像素電極624透過接觸孔623內的佈線618連接到薄膜電晶體628。在接觸孔627內，像素電極626透過佈線619連接到薄膜電晶體629。薄膜電晶體628的閘極佈線602和薄膜電晶體629的閘極佈線603分離，從而可以向其給出不同的閘極信號。相反，作為資料線的佈線616被薄膜電晶體628和629公共使用。可以按實施例模式2中描述的方法製造薄膜電晶體628和629。
像素電極624和626具有不同的形狀，並且由縫隙625分開。像素電極626圍繞著V形的像素電極624。以薄膜電晶體628和薄膜電晶體629在像素電極624和像素電極626之間改變電壓應用的時序，從而控制液晶的取向。當給閘極佈線602和閘極佈線603提供不同的閘極信號時，可以改變薄膜電晶體628和薄膜電晶體629的操作時序。在像素電極624和626上形成取向膜648。
給相對基板601提供阻光膜632、彩色膜636、相對電極640。另外，在彩色膜636和相對電極640之間形成平整化膜637，從而防止液晶的取向混亂。另外，在相對電極640上形成取向膜646。圖35顯示相對基板側的結構。在被在不同像素之間公共使用的相對電極640中形成縫隙641。縫隙641和像素電極624和626側的縫隙625以接合方式交替佈置；因此，有效地產生傾斜電場，並且可以控制液晶的取向。因此，可以使得液晶的取向方向根據位置而不同，並且使得視角變寬。
在本說明書中，基板、彩色膜、阻光膜和平整化膜形成彩色濾波器。注意，未必要在基板上形成阻光膜或平整化膜，或是阻光膜和平整化膜兩者。
彩色膜具有優先傳輸可見光波長範圍的光當中的預定波長的光的功能。一般地，將優先傳輸紅光波長範圍的光的彩色膜、優先傳輸藍光波長範圍的光的彩色膜、優先傳輸綠光波長範圍的光的彩色膜用於彩色濾波器。然而，彩色膜的組合不限於上述組合。
像素電極624、液晶層650、和相對電極640彼此重疊，以便形成第一液晶元件。另外，透過重疊像素電極626、液晶層650、和相對電極640形成第二液晶元件。另外，採用多域基板，其中給一個像素提供第一液晶元件和第二液晶元件。
雖然此處描述了垂直取向(VA)液晶顯示裝置，根據實施例模式1形成的元件基板還可被應用於FFS模式液晶顯示裝置、IPS模式液晶顯示裝置、TN模式液晶顯示裝置等。
可以透過上述處理製造液晶顯示裝置。由於將具有小截斷電流和極好的電特性的反交錯薄膜晶體管用於這個實施例模式中的液晶顯示裝置，該液晶顯示裝置可以具有高對比度和高可見度。
(實施例模式4)
在這個實施例模式中，作為顯示裝置的一種模式，將描述包括根據實施例模式1和2的薄膜電晶體的發光顯示裝置，並且將描述該發光顯示裝置中包括的像素的結構。圖36A顯示像素的頂視圖。圖36B顯示沿圖36A中的線A-B的像素截面結構的一種模式。
作為發光設備，顯示包括利用電致發光的發光元件的顯示裝置。根據發光材料是有機化合物還是無機化合物給利用電致發光的發光元件分類。一般地，前者被稱為有機EL元件，並且後者被稱為無機EL元件。在這個實施例模式中，可以使用根據實施例模式2的薄膜電晶體的製造方法。
在有機EL元件的情況下，透過給發光元件施加電壓，電子和電洞被從一對電極注入包括具有發光屬性的有機化合物的層內，以便產生電流。然後，透過這些載體(電子和電洞)的重新組合，具有發光屬性的有機化合物形成激發態，並且當激發態返回到基態時發出光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
根據無機EL元件的元件結構，將無機EL元件分為散佈型無機EL元件和薄膜型無機EL元件。散佈型無機EL元件具有發光層，其中發光材料的粒子被散佈在粘合劑內。散佈型無機EL元件的發光機制是施體受體重新組合光發射，這利用施體能級和受體能級。薄膜型無機EL元件具有這樣的結構，其中發光層被插入介電層之間，並且插入介電層之間的發光層還被插入電極之間，並且採用局部發射，其中利用了金屬離子的內殼層電子躍遷。注意，此處使用有機EL元件作為發光元件進行描述。另外，使用通道蝕刻薄膜電晶體作為用於控制第一電極的信號輸入的開關薄膜電晶體和控制發光元件的驅動的驅動薄膜電晶體進行描述，但是適當時還可以使用通道保護薄膜電晶體。
在圖36A和36B中，第一薄膜電晶體74a是用於控制第一電極的信號輸入的開關薄膜電晶體，並且第二薄膜電晶體74b是用於控制提供給發光元件94的電流或電壓的驅動薄膜電晶體。
第一薄膜電晶體74a的閘極電極連接到作為掃描線的佈線51a，源極和汲極之一連接到作為信號線的佈線71a到71c，並且源極和汲極中的另一個電連接到第二薄膜電晶體74b的閘極電極51b。第二薄膜電晶體74b的源極和汲極之一連接到電源線93a到93c，並且源極和汲極中的另一個電連接到顯示裝置的第一電極79。第二薄膜電晶體74b的閘極電極、閘極絕緣膜和電源線93a形成電容元件96，並且第一薄膜電晶體74a的源極和汲極中的另一個連接到電容元件96。
電容元件96相應於用於保持閘極和源極之間，或當第一薄膜電晶體74a截止時第二薄膜電晶體74b的閘極和汲極之間的電壓(此後稱為閘極電壓)的電容元件，並且不是必須提供的。
在這個實施例模式中，可以使用實施例模式1中描述的薄膜電晶體形成第一薄膜電晶體74a和第二薄膜電晶體74b中的每一個。另外，雖然第一薄膜電晶體74a和第二薄膜電晶體74b中的每一個是n通道薄膜電晶體，還可以分別使用n通道薄膜電晶體和p通道薄膜電晶體形成第一薄膜電晶體74a和第二薄膜電晶體74b。另外，可以使用p通道薄膜電晶體形成第一薄膜電晶體74a和第二薄膜電晶體74b兩者。
在第一薄膜電晶體74a和第二薄膜電晶體74b上形成保護絕緣膜76，並且在保護絕緣膜76上形成平整化膜78，並且然後，在形成於平整化膜78和保護絕緣膜76內的接觸孔內形成與佈線93f連接的第一電極79。較佳的，使用有機樹脂諸如丙烯、聚醯亞胺、或矽氧烷聚合物形成平整化膜78。由於在接觸孔中第一電極79不平坦，提供具有開口並且覆蓋第一電極79的不平坦部分的分隔壁91。在分隔壁91的開口中，形成EL層92，以便與第一電極79接觸，並且形成第二電極93，以便覆蓋EL層92。形成保護絕緣膜95，以便覆蓋第二電極93和分隔壁91。
示出具有頂部發射結構的發光元件94作為發光元件。注意，即使在具有頂部發射結構的發光元件94覆蓋在第一薄膜電晶體74a和第二薄膜電晶體74b的情況下，具有頂部發射結構的發光元件94也可以發光；因此，可以增加發光面積。然而，如果EL層92的基膜不平坦，由於不平坦，厚度是不均勻的，並且第二電極93和第一電極79短路，從而產生顯示缺陷。因此，提供平整化膜78是可取的。
發光元件94相應於第一電極79和第二電極93將EL層92夾在中間的區域。在圖36A所示的像素的情況下，如輪廓線箭頭所示，從發光元件94向第二電極93發光。
作為起陰極作用的第一電極79，可以使用已知的導電膜，只要它具有低的逸出功並且反射光即可。例如，較佳的可以使用Ca，Al，CaF，MgAg，AlLi等。可以使用單層或透過堆疊多個層形成EL層92。當使用多個層形成EL層92時，以電子注入層、電子傳輸層、發光層、電洞傳輸層和電洞注入層的順序在第一電極79上堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層和電洞注入層。未必要形成所有這些層。使用透光導電材料，諸如包括氧化鎢的銦氧化物，包括氧化鎢的銦鋅氧化物，包括氧化鈦的銦氧化物，包括氧化鈦的銦錫氧化物，ITO，銦鋅氧化物、添加了氧化矽的銦錫氧化物的膜形成作為陽極的第二電極93。
此處，描述了具有從基板的相反側提取光的頂部發射結構的發光元件；然而，也可以採用具有從基板側提取光的底部發射結構的發光元件，或具有從基板側和基板的相反側提取光的雙發射結構的發光元件。
雖然此處描述了有機EL元件作為發光元件，還可以提供無機EL元件作為發光元件。
注意，在這個實施例模式中，描述了用於控制發光元件的驅動的薄膜電晶體(驅動薄膜電晶體)電連接到發光元件的例子；然而，用於控制電流的薄膜電晶體可被連接在驅動薄膜電晶體和發光元件之間。
透過上述的處理，可以製造發光顯示裝置。由於具有小截止電流和極好的電特性的反交錯薄膜電晶體的使用，這個實施例模式的發光顯示裝置可以具有高對比度和高可見性。
(實施例模式5)
在這個實施例模式中，將描述作為本發明的顯示裝置的一種模式的顯示面板的結構。
圖37A顯示一種顯示面板的模式，其中在基板6011上形成的像素部分6012連接到單獨形成的信號線驅動電路6013。使用根據實施例模式1和2的薄膜電晶體形成像素部分6012和掃描線驅動電路6014中的每一個。透過使用具有比將微晶半導體膜用於通道形成區域的薄膜電晶體高的場效應遷移率的電晶體形成信號線驅動電路，可以穩定需要高於掃描線驅動電路的驅動頻率的信號線驅動電路的操作。可以使用將單晶半導體用於通道形成區域、將多晶半導體用於通道形成區域的薄膜電晶體、或將SOI用於通道形成區域的的電晶體形成信號線驅動電路6013。透過FPC6015給像素部分6012、信號線驅動電路6013和掃描線驅動電路6014中的每一個提供電源電位，各種信號等。另外，可以在信號線驅動電路6013和FPC6015之間，或在信號線驅動電路6013和像素部分6012之間提供保護電路。該保護電路包括從薄膜電晶體、二極體、電阻元件、電容元件等中選擇的一個或多個元件。例如，可以使用透過作為二極體連接根據實施例模式1或2的薄膜電晶體而獲得的二極體。
注意，可以在與像素部分相同的基板上形成信號線驅動電路和掃描線驅動電路兩者。
另外，當單獨形成驅動電路時，不總需要將被提供有驅動電路的基板附加於被提供有像素部分的基板，並且可以附於例如FPC。圖37B顯示這樣的顯示面板，其中信號線驅動電路6023被單獨形成，並且被連接到在基板6021上形成的像素部分6022和掃描線驅動電路6024。使用將微晶半導體膜用於通道形成區域的薄膜電晶體形成像素部分6022和掃描線驅動電路6024中的每一個。給信號線驅動電路6023透過FPC6025連接到像素部分6022。透過FPC6025給像素部分6022、信號線驅動電路6023和掃描線驅動電路6024中的每一個提供電源電位，各種信號等。另外，可以在信號線驅動電路6023和FPC6025之間，或在信號線驅動電路6023和像素部分6022之間提供保護電路。
另外，可以使用將微晶半導體膜用於通道形成區域的薄膜電晶體，在與像素部分相同的基板上僅形成信號線驅動電路的一部分，或僅形成掃描線驅動電路的一部分，並且可以分離地形成剩餘部分，並且將其電連接到像素部分。圖37C顯示這樣的顯示面板，其中在基板6031上形成包括在信號驅動電路中的類比開關6033a，在該顯示面板上，形成像素部分6032和掃描線驅動電路6034，並且單獨在不同的基板上形成包括在信號線驅動電路內的移位暫存器6033b，並且然後將其附於基板6031。使用將微晶半導體膜用於通道形成區域的微晶半導體膜的薄膜電晶體形成像素部分6032和掃描線驅動電路6034中的每一個。透過FPC6035將包括在信號線驅動電路內的移位暫存器6033b連接到像素部分6032。透過FPC6035給像素部分6032、信號線驅動電路和掃描線驅動電路6034中的每一個提供電源電位，各種信號等。另外，可以在信號線驅動電路和FPC6035之間，或在信號線驅動電路和像素部分6032之間提供保護電路。
如圖37A到37C所示，在這個實施例模式中的顯示裝置中，可以使用將微晶半導體膜用於通道形成區域的薄膜電晶體，在與像素部分相同的基板上形成整個驅動電路或其一部分。
注意，對於單獨形成的基板的連接方法不存在特別的限制，並且可以使用已知的方法，諸如COG法、線路焊接法、或TAB法。另外，連接部分不限於圖37A到37C所示的位置，只要可以進行電連接即可。另外，可以單獨形成並且連接控制器、CPU、記憶體和或其他等等。
注意，在本發明中使用的信號線驅動電路包括移位暫存器和類比開關。除了移位暫存器和類比開關之外，可以包括其他電路，諸如緩衝器、位準移位器、或源跟隨器。另外，未必要提供移位暫存器和類比開關。例如，取代移位暫存器，可以使用不同的電路，諸如可以選擇信號線的解碼器，取代類比開關，可以使用鎖存器等。
(實施例模式6)
透過本發明獲得的顯示裝置等可被用於主動矩陣顯示面板。即，本發明可被應用於將顯示面板結合在顯示部分中的所有電子設備。
這種電子設備的例子包括相機，諸如攝像機和數位相機、頭戴顯示器(護目鏡型顯示器)、汽車導航系統、放映機、汽車身歷聲設備、個人電腦、利便攜資訊終端(例如，移動電腦、行動電話和電子閱讀器)。圖38A到38C顯示這些設備的例子。
圖38A顯示電視設備。如圖38A所示，可以透過將顯示面板結合到殼體內，完成電視設備。使用顯示面板形成主螢幕2003，作為附加附件提供揚聲器部分2009、操作開關等。以這種方式，可以完成電視設備。
如圖38A所示，使用顯示元件的顯示面板2002被結合在殼體2001內，並且除了以接收器2005接收一般的電視廣播之外，可以透過數據機2004透過到有線或無線通信網路的連接，執行一個方向(從發射器到接收器)或兩個方向(發射器和接收器之間，或接收器之間)的資訊通信。可以使用結合在殼體內的開關或透過單獨提供的遙控器2006執行電視設備的操作。可以給遙控器2006提供顯示資訊輸出的顯示部分2007。
另外，除了主螢幕2003之外，該電視設備可以包括用於顯示頻道、音量等的使用第二顯示面板形成的子螢幕2008。在這種結構中，可由液晶顯示面板形成主螢幕2003，可由發光顯示面板形成子螢幕2008。另外，為了優先考慮低電能消耗，可由發光顯示面板形成主螢幕2003和子螢幕2008中的每一個，並且子螢幕2008可被設置為被打開和關閉。
圖39是顯示該電視設備的主要結構的方塊圖。給顯示面板900提供像素部分921。可以用COG法將信號線驅動電路922和掃描線驅動電路923安裝在顯示面板900上。
作為其他外部電路的結構，在視頻信號的輸入側上提供放大由調諧器924接收的信號中的視頻信號的視頻信號放大器電路925、將從視頻信號放大器電路925輸出的信號轉換為相應於紅、綠和藍的色度信號的視頻信號處理電路926、用於將視頻信號轉換為符合驅動器IC的輸入規範的信號的控制電路927等。控制電路927向掃描線側和信號線側輸出信號。當執行數位驅動時，可以採用在信號線側上提供信號分割電路928的結構，並且將輸入的數位信號劃分為將被提供的m個信號。
由調諧器924接收的信號中的音頻信號被發送給音頻信號放大器電路929，並且來自音頻信號放大器電路929的輸出被透過音頻信號處理電路930提供給揚聲器933。控制電路931從輸入部分932接收關於接收台(接收頻率)和音量的控制資訊，並且向調諧器924和音頻信號處理電路930傳輸信號。
不言而喻，本發明不限於電視設備，並且可應用於各種用途，諸如個人電腦、大顯示媒體，諸如地鐵站、機場的資訊顯示板等、或街道上的廣告顯示板。
上述實施例模式中描述的顯示裝置可被應用於主螢幕2003和子螢幕2008，從而可以提高電視設備的大規模產量。
圖38B所示的便攜電腦包括主體2401、顯示部分2402等。在上面的實施例模式中描述的顯示裝置被應用於顯示部分2402，從而可以提高電腦的大規模產量。
圖38C顯示包括發光部分2501、罩2502、可調臂2503、支撐桿2504、基座2505和電源開關2506的臺燈。將本發明的發光設備用於發光部分2501，製造該臺燈。注意該發光裝置包括吊燈、壁燈等。使用在上面的實施例模式中示出的顯示裝置可以增加不昂貴的臺燈的大規模產量。
圖40A到圖40C顯示應用本發明的智慧型電話1000的結構的例子。圖40A是正視圖，圖40B是後視圖，並且圖40C是展開圖。智慧型電話1000具有兩個殼體1001和 1002。智慧型電話1000具有行動電話的功能和便攜資訊終端的功能，並且結合有被提供有除了口頭通信(語音呼叫)之外，用來進行各種資料處理的電腦；因此，它被稱為智慧型電話。
智慧型電話1000具有兩個殼體1001和1002。殼體1001包括顯示部分1101、揚聲器1102、微音器1103、操作鍵1104、指標設備1105、前攝像鏡頭1106、用於外部連接端子的插孔1107、耳機端子1108等，而殼體1002包括鍵盤1201、外部記憶體槽1202、後相機1203、閃光燈1204等。另外，殼體1001內結合有天線。
另外，除了上述結構之外，智慧型電話可以結合有非接觸IC晶片、小型記憶體設備等。
透過圖40C所示的滑動展開被放置在一起以便彼此重疊的殼體1001和1002(圖40A)。在顯示部分1101中，可以結合有上面的實施例模式中描述的顯示裝置，並且可以根據使用模式改變顯示方向。由於前攝像鏡頭1106被提供在與顯示部分1101相同的平面內，該智慧型電話可被用作視頻電話。可以使用顯示部分1101作為取景器，以後照相機1203和閃光燈1204拍攝靜態圖像和運動圖像。
揚聲器1102和微音器1103可被用於視頻電話、記錄、重播等，而不限於口頭通信。使用操作鍵1104，可以進行呼叫的進入和外出、簡單的資訊輸入諸如電子郵件、螢幕滾動、游標移動等操作。
如果需要處理大量資訊，諸如文字檔，作為便攜資訊終端使用等，鍵盤1201的使用是方便的。當透過圖40C所示的滑動展開被放置在一起以便彼此重疊的殼體1001和1002(圖40A)，並且將智慧型電話用作便攜資訊終端時，可以透過使用鍵盤1201和指點設備1105進行平滑的操作。對於用於外部連接端子的插孔1107，可以連接AC適配器和各種類型的纜線，諸如USB纜線，並且可以進行充電以及與個人電腦的通信等。另外，透過將儲存媒體插入外部記憶體槽1202，可以儲存和移動大量資料。
在殼體1002的後表面內(圖40B)，提供了後照相機1203和閃光燈1204，並且可以使用顯示部分1101作為取景器拍攝靜態圖像和運動圖像。
另外，除了上述的功能和結構之外，該智慧型電話可以具有紅外通信功能，USB埠，接收一段電視廣播的功能，非接觸IC晶片，耳機插孔等。
透過採用在上面的實施例模式中描述的顯示裝置，可以提高智慧型電話的大規模產量。
[實施例1]
在玻璃基板上形成閘極絕緣膜，使用磷化氫執行沖刷處理，其中磷化氫是包括作為施體的雜質元素的氣體，並且然後形成微晶半導體膜。下面顯示以SIMS測量磷峰值濃度的結果。
作為閘極絕緣膜，在下面的條件下以電漿CVD法在具有0.7mm厚度的玻璃基板上形成具有100nm厚度的氧氮化矽膜：RF電源頻率為13.56MHz，RF電源的功率為50W，膜形成溫度為280℃，矽烷和雙氮一氧化物的流速分別為30sccm 和1200sccm，並且壓力為40Pa。
然後，將包括磷化氫的氣體引入反應室，以便執行沖刷處理。此時的條件如下：
(條件1)
0.1%PH3 的流速(以Ar稀釋)：500sccm
(條件2)
SiH4 的流速：100sccm，0.5%PH3 的流速(以H2 稀釋)：170sccm
(條件3)
SiH4 的流速：100sccm，H2 的流速：153sccm，0.5%PH3 /H2 的流速：17sccm
接著，在下面的條件下，以電漿CVD法在閘極絕緣膜上形成具有50nm厚度的微晶半導體膜：RF電源頻率為13.56MHz，RF電源的功率為50W，膜形成溫度為280℃，矽烷和氫的流速分別為10sccm和1500sccm，並且壓力b280Pa。
將基板從反應室內取出，並且以氟基清潔反應室內部。然後，再次將基板送入反應室。
接著在微晶半導體膜上形成非晶矽膜作為緩衝層。在下面的條件下，以電漿CVD法在微晶半導體膜上形成具有100nm厚度的非晶矽膜：RF電源頻率為13.56MHz，RF電源的功率為60W，膜形成溫度為280℃，矽烷和氫的流速分別為280sccm和300sccm，並且壓力為170Pa。此時，在經過條件1到3下的沖刷處理的每個基板上，在從基板表面起的深度方向上執行SIMS。圖41顯示測量結果。此處，對測量點處的值，測量點之間的三個點，以及測量點後面的三個點(總共七個點)進行平均，並且將其用於示意地示出近似的曲線。
在圖41中，縱軸表示磷的濃度(原子/cm3 )，並且橫軸表示樣本被蝕刻的深度(nm)。從表面到近似70到80nm深度的層是非晶矽膜，它是緩衝層；從近似80nm的深度到近似120nm的深度的層是微晶半導體膜；並且從近似120nm的深度到近似220nm的深度的層是氧氮化矽膜，它是閘極絕緣膜。
下面顯示圖41中的微晶半導體膜內的磷的濃度。近似80nm的深度到近似115nm的深度的層被定義為微晶半導體膜，並且下面顯示微晶半導體膜中的磷的濃度。注意，此處排除從近似115到130nm的深度的磷的濃度，這是由於由於微晶半導體膜和氧氮化矽膜之間的分介面的影響，矽的二次離子強度不處於正常狀態。
條件1下的樣本：9.94×1016 到1.58×1018 原子/cm3
條件2下的樣本：1.89×1017 到2.56×1018 原子/cm3
條件3下的樣本：3.17×1016 到1.74×1017 原子/cm3
另外，為每個樣本顯示濃度以透過近似80nm深度處的濃度和近似115nm深度處的濃度的直線(Δ厚度/步長(Δthickness/log)(Δ濃度))中的一個數位改變(減小)時的厚度的比例。
條件1下的樣本：31nm/dec
條件2下的樣本：33nm/dec
條件3下的樣本：50nm/dec
如從上述可見，透過在磷化氫沖刷處理之後形成微晶半導體膜，可以形成包括磷的微晶半導體膜。另外，微晶半導體膜中的磷濃度從閘極絕緣膜側向著緩衝層減小。
[實施例2]
在玻璃基板上形成包括作為施體的雜質元素的閘極絕緣膜，並且然後形成微晶半導體膜。下面顯示以SIMS測量磷峰值濃度的結果。此處，作為第一閘極絕緣膜形成氧氮化矽膜以便包括磷，並且作為第二閘極絕緣膜形成氧氮化矽膜。
作為第一閘極絕緣膜，在下面的條件下以電漿CVD法在具有0.7mm厚度的玻璃基板上形成具有10nm厚度的包括磷的氧氮化矽膜：RF電源頻率為13.56MHz，RF電源的功率為50W，膜形成溫度為280℃，並且壓力為40Pa。下面顯示原料氣體的流速的條件。
(條件4)
SiH4 的流速：30sccm，N2 O的流速：1200sccm，0.5%PH3 的流速(以H2 稀釋)：60sccm
(條件5)
SiH4 的流速：30sccm，N2 O的流速：1200sccm，0.5%PH3 的流速(以H2 稀釋)：6sccm
接著，在第一閘極絕緣膜上形成第二閘極絕緣膜。作為第二閘極絕緣膜，在下面的條件下以電漿CVD法在玻璃基板上形成具有10nm厚度的氧氮化矽膜：RF電源頻率為13.56MHz，RF電源的功率為50W，膜形成溫度為280℃，矽烷和雙氮一氧化物的流速分別為30sccm和1200sccm，並且壓力為40Pa。
接著，在下面的條件下，以電漿CVD法在該閘極絕緣膜上形成具有50nm厚度的微晶半導體膜：RF電源頻率為13.56MHz，RF電源的功率為50W，膜形成溫度為280℃，矽烷和氫的流速分別為10sccm和1500sccm，並且壓力為280Pa。
將基板從反應室內取出，並且以氟基清潔反應室內部。然後，再次將基板送入反應室。
接著在微晶半導體膜上形成非晶矽膜作為緩衝層。在下面的條件下，以電漿CVD法在微晶半導體膜上形成具有100nm厚度的非晶矽膜：RF電源頻率為13.56MHz，RF電源的功率為60W，膜形成溫度為280℃，矽烷和氫的流速分別為280sccm和300sccm，並且壓力為170Pa。此時，在經過條件4和5在其上形成了第一閘極絕緣膜的每個基板上，在從基板表面起的深度方向上執行SIMS。圖42顯示測量結果。此處，對測量點處的值，測量點之間的三個點，以及測量點後面的三個點(總共七個點)進行平均，並且將其用於示出近似的曲線。
在圖42中，縱軸表示磷的濃度(原子/cm3 )，並且橫軸表示樣本被蝕刻的深度(nm)。從表面到近似80到90nm深度的層是非晶矽膜，它是緩衝層；從近似80nm的深度到近似130nm的深度的層是微晶半導體膜；並且從近似120nm的深度到近似220nm的深度的層是氧氮化矽膜，它是閘極絕緣膜。
圖42顯示微晶半導體膜內的磷的濃度。近似85nm的深度到近似120nm的深度的層被定義為微晶半導體膜，並且下面顯示微晶半導體膜中的磷的濃度。注意，此處排除從近似120到130nm的深度的磷的濃度，這是由於由於微晶半導體膜和氧氮化矽膜之間的分介面的影響，矽的二次離子強度不處於正常狀態。
條件4下的樣本：7.17×1016 到6.72×1017 原子/cm3
條件5下的樣本：4.24×1016 到1.82×1017 原子/cm3
另外，為每個樣本顯示濃度以透過近似85nm深度處的濃度和近似120nm深度處的濃度的直線中的一個數位改變(減小)時的厚度的比例(Δ厚度/步長(Δ濃度))。
條件4下的樣本：38nm/dec
條件5下的樣本：58nm/dec
雖然由於是以矽基準樣本進行量化的，在圖42中不能精確測量氧氮化矽膜中的磷的濃度，峰形狀使得可以估計是否包括磷。在從200到230nm深度處也具有磷濃度的大的峰值，這表示不與微晶半導體膜接觸的閘極絕緣膜包括磷。
如從上述可見，透過在形成包括磷的閘極絕緣膜之後形成微晶半導體膜，微晶半導體膜和閘極絕緣膜包括磷；換言之，可以形成包括磷的閘極絕緣膜和微晶半導體膜。另外，微晶半導體膜中的磷濃度從閘極絕緣膜側向著緩衝層減小。
[實施例3]
在以保護膜預塗電漿CVD裝置的反應室的內壁之後，將玻璃基板送入反應室，並且形成第一閘極絕緣膜、第二閘極絕緣膜、微晶半導體膜和作為緩衝層的非晶矽膜。圖43顯示以SIMS測量磷的峰值濃度的結果。此處，作為第一閘極絕緣膜形成氮化矽膜，並且作為第二閘極絕緣膜形成氧氮化矽膜。
以保護膜預塗反應室的內壁。此時的條件如下。
(條件6)
在下面的條件下在反應室內壁上形成具有50nm厚度的包括磷的非晶矽膜作為保護膜：RF電源頻率為13.56MHz，RF電源的功率為60W，並且壓力為170Pa。另外，原料氣體的流速條件如下。
SiH4 的流速：100sccm，0.5%PH3 的流速(以H2 稀釋)：170sccm
(條件7)
堆疊氮化矽膜、氧氮化矽膜和非晶矽膜作為保護膜。此時，在下面的條件下在反應室內壁上形成具有110nm厚度的氮化矽膜：RF電源頻率為13.56MHz，RF電源的功率為370W，矽烷、氫、氮和氨的流速分別為10sccm、500sccm、550sccm和140sccm，並且壓力為100Pa。另外，在下面的條件下以電漿CVD法在氮化矽膜上形成具有110nm厚度的氧氮化矽膜：RF電源頻率為13.56MHz，RF電源的功率為50W，膜形成溫度為280℃，矽烷和雙氮一氧化物的流速分別為30sccm和1200sccm，並且壓力為40Pa。另外，在下面的條件下，以電漿CVD法在氧氮化矽膜上形成具有200nm厚度的非晶矽膜：RF電源頻率為13.56MHz，RF電源的功率為120W，膜形成溫度為280℃，並且壓力為170Pa。
接著，將具有0.7mm厚度的玻璃基板送入反應室，並且然後作為第一閘極絕緣膜，在下面的條件下以電漿CVD法在玻璃基板上形成具有100nm厚度的氮化矽膜：RF電源頻率為13.56MHz，RF電源的功率為370W，膜形成溫度為280℃，矽烷、氫、氮和氨的流速分別為10sccm、500sccm、550sccm和140sccm，並且壓力為100Pa。
然後，在第一閘極絕緣膜上形成第二閘極絕緣膜。作為第二閘極絕緣膜，在下面的條件下以電漿CVD法在玻璃基板上形成具有100nm厚度的氧氮化矽膜：RF電源頻率為13.56MHz，RF電源的功率為50W，膜形成溫度為280℃，矽烷和雙氮一氧化物的流速分別為30sccm和1200sccm，並且壓力為40Pa。
接著，在下面的條件下，以電漿CVD法在該閘極絕緣膜上形成具有50nm厚度的微晶半導體膜：RF電源頻率為13.56MHz，RF電源的功率為50W，膜形成溫度為280℃，矽烷和氫的流速分別為10sccm和1500sccm，並且壓力為280Pa。
將基板從反應室內取出，並且以氟基清潔反應室內部。然後，再次將基板送入反應室。
接著在微晶半導體膜上形成非晶矽膜作為緩衝層。在下面的條件下，以電漿CVD法在微晶半導體膜上形成具有100nm厚度的非晶矽膜：RF電源頻率為13.56MHz，RF電源的功率為60W，膜形成溫度為280℃，矽烷和氫的流速分別為280sccm和300sccm，並且壓力為170Pa。此時，在經過條件6和7下的反應室內壁預塗的每個基板上，在從基板表面起的深度方向上執行SIMS。圖43顯示測量結果。此處，對測量點處的值，測量點之間的三個點，以及測量點後面的三個點(總共七個點)進行平均，並且將其用於示出近似的曲線。
在圖43中，縱軸表示磷的濃度(原子/cm3 )，並且橫軸表示樣本被蝕刻的深度(nm)。另外，從表面到近似85nm深度的層是非晶矽膜，它是緩衝層；從近似85nm的深度到近似135nm的深度的層是微晶半導體膜；並且從近似135nm的深度到近似220nm的深度的層是氧氮化矽膜，它是閘極絕緣膜。
圖43顯示微晶半導體膜內的磷的濃度。近似85nm的深度到近似122nm的深度的層被定義為微晶半導體膜，並且下面顯示微晶半導體膜中的磷的濃度。注意，此處排除從近似122到135nm的深度的磷的濃度，這是由於由於微晶半導體膜和氧氮化矽膜之間的分介面的影響，矽的二次離子強度不處於正常狀態。
條件6下的樣本：6.09×1016 到1.29×1017 原子/cm3
條件7下的樣本：2.30×1016 到5.94×1016 原子/cm3
另外，為每個樣本顯示濃度以透過近似85nm深度處的濃度和近似122nm深度處的濃度的直線中的一個數位改變(減小)時的厚度的比例(Δ厚度/步長(Δ濃度))。
條件6下的樣本：114nm/dec
條件7下的樣本：90nm/dec
如從上述可見，透過在用作為保護層的包括磷的非晶矽膜預塗電漿CVD裝置的反應室內壁之後，形成閘極絕緣膜和微晶半導體膜，微晶半導體膜包括磷。另外，透過在用作為保護層的包括磷的非晶矽膜預塗電漿CVD裝置的反應室內壁之後，形成閘極絕緣膜和微晶半導體膜，微晶半導體膜包括磷。這可能是由於在以非晶矽膜作為保護膜預塗內壁之前引入反應室的磷化氫的殘餘混入了保護膜，並且因此，微晶半導體膜包括磷。另外，微晶半導體膜中的磷濃度從閘極絕緣膜側向著緩衝層減小。
50．．．基板
51．．．閘極電極
52a,52b,52c．．．閘極絕緣膜
61．．．微晶半導體膜
71a-71c．．．佈線
72．．．半導體膜
73．．．緩衝層
27,28．．．曲線
20．．．基板
21．．．閘極電極
22．．．閘極絕緣膜
23．．．微晶矽膜
24．．．非晶矽膜
25S．．．源區
25D．．．汲區
26S．．．源區
26D．．．汲區
27．．．虛線
28．．．虛線
58．．．微晶半導體膜
59a,59b,59c．．．絕緣膜
46,33,37．．．曲線
57．．．微晶半導體膜
440．．．抽真空
441．．．預塗層處理
442．．．基板送入
443．．．膜形成處理(1)
444．．．抽真空處理
445．．．膜形成處理(2)
446．．．抽真空處理
447．．．沖刷處理
448．．．膜形成處理(3)
449．．．基板取出
53．．．微晶半導體膜
54．．．緩衝層
55．．．半導體膜
56．．．抗蝕劑掩膜
62．．．緩衝層
63．．．半導體膜
65a-65c．．．導電膜
66．．．抗蝕劑掩膜
74．．．通道蝕刻薄膜電晶體
76．．．保護絕緣膜
77．．．像素電極
452．．．預塗層處理
453．．．膜形成處理(1)
454．．．膜形成處理(2)
455．．．膜形成處理(3)
461,462．．．虛線
456．．．膜形成處理(1)
457．．．膜形成處理(2)
463,464．．．虛線
451．．．膜形成處理(3)
450．．．膜形成處理(2)
458．．．膜形成處理(4)
459．．．抽真空處理
400a．．．第一反應室
400b．．．第二反應室
400c．．．第三反應室
422．．．裝載/卸載室
423．．．公共室
400d．．．第四反應室
425．．．閘閥
426．．．傳輸單元
420．．．乾泵
419．．．渦輪分子泵
417．．．蝴蝶閥
418．．．導閥
421．．．低溫泵
408,408i,408n,408f,408b,408a．．．氣體提供單元
410．．．氣缸
412．．．停止閥
413．．．質量流控制器
80．．．抗蝕劑
159,159a,159b．．．多階掩膜
163．．．透光基板
164．．．遮光部分
165．．．衍射光柵
167．．．半透光部分
168．．．阻光部分
81．．．抗蝕劑掩膜
85a-85c．．．導電膜
86．．．抗蝕劑掩膜
92a-92c．．．佈線
88．．．源和汲區
87．．．緩衝層
76a．．．保護絕緣膜
101．．．絕緣膜
160．．．多階掩膜
102．．．絕緣膜
111a,111b．．．凹入部分
51c．．．電容佈線
112a．．．接觸孔
103．．．絕緣膜
112b．．．凹入部分
104．．．絕緣膜
113a．．．接觸孔
89．．．源和汲區
600．．．基板
624．．．像素電極
626．．．像素電極
628．．．薄膜電晶體
629．．．薄膜電晶體
622．．．平整化膜
618．．．佈線
623．．．接觸孔
627．．．接觸孔
619．．．佈線
602．．．閘極佈線
603．．．閘極佈線
616．．．佈線
625．．．縫線
601．．．相對基板
632．．．阻光膜
636．．．彩色膜
640．．．相對電極
637．．．平整化膜
646．．．取向膜
641．．．縫隙
650．．．液晶層
74a．．．第一薄膜電晶體
51a．．．佈線
74b．．．第二薄膜電晶體
93a-93c．．．電源線
79．．．第一電極
96．．．電容元件
78．．．平整化膜
93f．．．佈線
91．．．分隔壁
92．．．EL層
93．．．第二電極
95．．．保護絕緣膜
94．．．發光元件
6011．．．基板
6012．．．像素部分
6013．．．信號線驅動電路
6014．．．掃描線驅動電路
6015．．．FPC
6021．．．基板
6022．．．像素部分
6023．．．信號線驅動電路
6024．．．掃描線驅動電路
6025．．．FPC
6031．．．基板
6032．．．像素部分
6033a．．．類比開關
6033b．．．移位暫存器
6034．．．掃描線驅動電路
6035．．．FPC
2001．．．殼體
2002．．．顯示面板
2003．．．主螢幕
2009．．．揚聲器部分
2005．．．接收器
2004．．．數據機
2006．．．遙控器
2007．．．顯示部分
2008．．．子螢幕
900．．．顯示面板
921．．．像素部分
922．．．信號線驅動電路
923．．．掃描線驅動電路
924．．．調諧器
925．．．視頻信號放大器電路
926．．．視頻信號處理電路
927．．．控制電路
928．．．信號分割電路
929．．．音頻信號放大器電路
930．．．音頻信號處理電路
931．．．控制電路
932．．．輸入部分
933．．．揚聲器
2401．．．主體
2402．．．顯示部分
2501．．．發光部分
2502．．．罩
2503．．．可調臂
2504．．．支撐桿
2505．．．基座
2506．．．電源開關
1000．．．智慧型電話
1001．．．殼體
1002．．．殼體
1101．．．顯示部分
1102．．．揚聲器
1103．．．微音器
1104．．．操作鍵
1105．．．指標設備
1106．．．前攝像鏡頭
1107．．．插孔
1108．．．耳機端子
1201．．．鍵盤
1202．．．外部記憶體槽
1203．．．後照相機
1204．．．閃光燈
圖1A是顯示本發明的薄膜電晶體的截面圖，並且圖1B和1C中的每一個顯示堆疊膜中的雜質元素的峰值濃度；
圖2A到2C是本發明的薄膜電晶體的能帶圖；
圖3A，3C和3E是顯示本發明的薄膜電晶體的截面圖，並且圖3B，3D和3F是等效電路圖；
圖4A是顯示本發明的薄膜電晶體的截面圖，並且圖4B是顯示堆疊膜中的雜質元素的峰值濃度的圖；
圖5是顯示本發明的薄膜電晶體的截面圖；
圖6A是顯示本發明的薄膜電晶體的截面圖，並且圖6B是顯示堆疊膜中的雜質元素的峰值濃度的圖；
圖7A是顯示本發明的薄膜電晶體的截面圖，並且圖7B是顯示堆疊膜中的雜質元素的峰值濃度的圖；
圖8A是顯示本發明的薄膜電晶體的截面圖，並且圖8B是顯示堆疊膜中的雜質元素的峰值濃度的圖；
圖9A是顯示本發明的薄膜電晶體的截面圖，並且圖9B是顯示堆疊膜中的雜質元素的峰值濃度的圖；
圖10是顯示用於形成閘極絕緣膜和微晶半導體膜的處理的時序圖的例子；
圖11A到11C是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖12A到12C是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖13A和13B是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖14A到14C是顯示用於製造本發明的顯示裝置的方法的俯視圖；
圖15是顯示用於形成閘極絕緣膜和微晶半導體膜的處理的時序圖的例子；
圖16是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖17是顯示用於形成閘極絕緣膜和微晶半導體膜的處理的時序圖的例子；
圖18是顯示用於形成閘極絕緣膜和微晶半導體膜的處理的時序圖的例子；
圖19是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖20是顯示用於形成閘極絕緣膜和微晶半導體膜的處理的時序圖的例子；
圖21是顯示用於形成閘極絕緣膜和微晶半導體膜的處理的時序圖的例子；
圖22是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖23是顯示可應用於本發明的電漿CVD裝置的結構的圖；
圖24A和24B是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖25A到25D是顯示可應用於本發明的多階掩膜的圖；
圖26A到26C是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖27A和27B是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖28A和28B是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖29A到29C是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖30A到30C是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖31是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖32是顯示用於製造本發明的顯示裝置的方法的截面圖；
圖33是顯示本發明的顯示裝置的截面圖；
圖34是顯示本發明的顯示裝置的俯視圖；
圖35是顯示本發明的顯示裝置的俯視圖；
圖36A和36B分別是顯示本發明的顯示裝置的俯視圖和截面圖；
圖37A到37C是顯示本發明的顯示面板的立體圖；
圖38A到38C是顯示包括本發明的顯示裝置的電子設備的立體圖；
圖39是顯示包括本發明的顯示裝置的電子設備的圖；
圖40A到40C是顯示包括本發明的顯示裝置的電子設備的圖；
圖41是顯示以SIMS測量本發明的微晶半導體膜內的磷濃度的結果的圖；
圖42是顯示以SIMS測量本發明的微晶半導體膜內的磷濃度的結果的圖；以及
圖43是顯示以SIMS測量本發明的微晶半導體膜內的磷濃度的結果的圖。

Claims (14)

  1. 一種微晶半導體膜，其形成在一絕緣膜上且包括作為施體的一雜質元素，其中該雜質元素的濃度從該絕緣膜側向著該微晶半導體膜的上表面以5nm/dec到120nm/dec的斜率下降。
  2. 如申請專利範圍第1項的微晶半導體膜，其中該雜質元素的濃度在該絕緣膜和微晶半導體膜之間的分介面處或在其周圍具有峰值。
  3. 如申請專利範圍第1項的微晶半導體膜，其中以二次離子質譜(SIMS)獲得的該微晶半導體膜中的雜質元素的峰值濃度大於或等於6×1015 原子/cm3 並且小於或等於3×1018 原子/cm3 。
  4. 如申請專利範圍第1項的微晶半導體膜，其中該雜質元素是從由磷、砷和銻組成的組中選擇的一種。
  5. 一種薄膜電晶體，包含：在一閘極電極之上形成的一閘極絕緣膜；在該閘極絕緣膜之上形成的包括一雜質元素的第一微晶半導體膜；在該第一微晶半導體膜之上形成的一緩衝層；和在該緩衝層上形成的一對半導體膜，其中該雜質元素作為施體，並且其中該第一微晶半導體膜中的該雜質元素的濃度從該閘極絕緣膜側向著該緩衝層下降。
  6. 一種薄膜電晶體，包含： 在一閘極電極之上形成的一閘極絕緣膜；在該閘極絕緣膜之上形成的包括一雜質元素的第一微晶半導體膜；在該第一微晶半導體膜之上形成的一緩衝層；和在該緩衝層上形成的一對半導體膜，其中該雜質元素作為施體，並且其中該雜質元素的濃度在該閘極絕緣膜和該第一微晶半導體膜之間的分介面處或其周圍具有峰值，並且從該閘極絕緣膜側向著該緩衝層下降。
  7. 一種薄膜電晶體，包含：在一閘極電極之上形成的一閘極絕緣膜；在該閘極絕緣膜之上形成的包括一雜質元素的第一微晶半導體膜；在該第一微晶半導體膜之上形成的一緩衝層；和在該緩衝層上形成的一對半導體膜，其中該雜質元素作為施體，並且其中在該第一微晶半導體膜中，該雜質元素的濃度從該閘極絕緣膜側向著該緩衝層以5nm/dec到120nm/dec的斜率下降。
  8. 一種薄膜電晶體，包含：在一閘極電極之上形成的一閘極絕緣膜；在該閘極絕緣膜之上形成的包括一雜質元素的第一微晶半導體膜；在該第一微晶半導體膜之上形成的一緩衝層；和 在該緩衝層上形成的一對半導體膜，其中該雜質元素作為施體，並且其中該雜質元素的濃度在該閘極絕緣膜和該第一微晶半導體膜之間的分介面處或其周圍具有峰值，並且從該閘極絕緣膜側向著該緩衝層以5nm/dec到120nm/dec的斜率下降。
  9. 如申請專利範圍第5、6、7、和8項中任一項的薄膜電晶體，其中該緩衝層不包括濃度高於二次離子質譜(SIMS)的檢測限的雜質元素。
  10. 如申請專利範圍第5、6、7、和8項中任一項的薄膜電晶體，進一步包含第二微晶半導體膜在包括該雜質元素的該第一微晶半導體膜和該緩衝層之間，該第二微晶半導體膜不包括濃度高於二次離子質譜(SIMS)的檢測限的該雜質元素。
  11. 如申請專利範圍第5、6、7、和8項中任一項的薄膜電晶體，其中以二次離子質譜(SIMS)獲得的該第一微晶半導體膜中的該雜質元素的峰值濃度大於或等於6×1015 原子/cm3 並且小於或等於3×1018 原子/cm3 。
  12. 如申請專利範圍第5、6、7、和8項中任一項的薄膜電晶體，其中該閘極絕緣膜包括作為施體的該雜質元素。
  13. 如申請專利範圍第5、6、7、和8項中任一項的薄膜電晶體，其中該雜質元素是從由磷、砷和銻組成的組中選擇的一種。
  14. 一種顯示裝置，包含如申請專利範圍第5、6、7、和8項中任一項的薄膜電晶體和電連接到該薄膜電晶體的一像素電極。
TW097140179A 2007-10-23 2008-10-20 微晶半導體膜，薄膜電晶體，和包括薄膜電晶體的顯示裝置 TWI497712B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007275736 2007-10-23

Publications (2)

Publication Number Publication Date
TW200931659A TW200931659A (en) 2009-07-16
TWI497712B true TWI497712B (zh) 2015-08-21

Family

ID=40562567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140179A TWI497712B (zh) 2007-10-23 2008-10-20 微晶半導體膜，薄膜電晶體，和包括薄膜電晶體的顯示裝置

Country Status (4)

Country Link
US (1) US8106398B2 (zh)
JP (1) JP5311957B2 (zh)
CN (1) CN101419980B (zh)
TW (1) TWI497712B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101452971B1 (ko) * 2008-01-24 2014-10-23 삼성디스플레이 주식회사 박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치
US20120043543A1 (en) * 2009-04-17 2012-02-23 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor
JP5563787B2 (ja) * 2009-06-09 2014-07-30 三菱電機株式会社 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8347100B1 (en) 2010-07-14 2013-01-01 F5 Networks, Inc. Methods for DNSSEC proxying and deployment amelioration and systems thereof
US20130083265A1 (en) 2010-07-21 2013-04-04 Katsunori Misaki Active matrix substrate, method for fabricating the same, and liquid crystal display panel
CN102386072B (zh) * 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
CN102176663B (zh) * 2010-12-08 2013-09-25 国家卫星气象中心 适用高频微波遥感具有混频功能的石英电路的制备方法
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
US10797888B1 (en) 2016-01-20 2020-10-06 F5 Networks, Inc. Methods for secured SCEP enrollment for client devices and devices thereof
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989969A (en) * 1995-03-06 1999-11-23 Nec Corporation Method of producing silicon layer having surface controlled to be uneven
TW200428667A (en) * 2003-03-26 2004-12-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW200428666A (en) * 2002-10-25 2004-12-16 Chi Mei Optoelectronics Corp Method for making a micro-crystallized thin film, and method for manufacturing a thin film transistor, and thin film transistor, and picture display device using thin film transistor
TW200527678A (en) * 2004-02-05 2005-08-16 Au Optronics Corp A thin film transistor and method of fabrication the same
US20060079042A1 (en) * 2004-09-24 2006-04-13 Lg Philips Lcd Co., Ltd. Thin film transistor and manufacturing method thereof

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPS5892217A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS60160170A (ja) 1984-01-31 1985-08-21 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS63258072A (ja) 1987-04-15 1988-10-25 Nec Corp 電界効果トランジスタ
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US5843225A (en) * 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH08201851A (ja) * 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JP3907726B2 (ja) * 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JPH11177094A (ja) * 1997-12-08 1999-07-02 Advanced Display Inc 半導体薄膜トランジスタおよび該半導体薄膜トランジスタを含む半導体薄膜トランジスタアレイ基板
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW571342B (en) * 2002-12-18 2004-01-11 Au Optronics Corp Method of forming a thin film transistor
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US7205171B2 (en) 2004-02-11 2007-04-17 Au Optronics Corporation Thin film transistor and manufacturing method thereof including a lightly doped channel
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP5013393B2 (ja) * 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
US7375272B2 (en) * 2006-08-21 2008-05-20 Wei-Pin Wang Pedal stand for musical instrument
JP4488039B2 (ja) * 2007-07-25 2010-06-23 ソニー株式会社 薄膜半導体装置の製造方法
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101523353B1 (ko) * 2007-12-03 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터 및 반도체 장치
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
US7968880B2 (en) * 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989969A (en) * 1995-03-06 1999-11-23 Nec Corporation Method of producing silicon layer having surface controlled to be uneven
TW200428666A (en) * 2002-10-25 2004-12-16 Chi Mei Optoelectronics Corp Method for making a micro-crystallized thin film, and method for manufacturing a thin film transistor, and thin film transistor, and picture display device using thin film transistor
TW200428667A (en) * 2003-03-26 2004-12-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW200527678A (en) * 2004-02-05 2005-08-16 Au Optronics Corp A thin film transistor and method of fabrication the same
US20060079042A1 (en) * 2004-09-24 2006-04-13 Lg Philips Lcd Co., Ltd. Thin film transistor and manufacturing method thereof

Also Published As

Publication number Publication date
JP5311957B2 (ja) 2013-10-09
CN101419980A (zh) 2009-04-29
JP2009124113A (ja) 2009-06-04
CN101419980B (zh) 2013-08-14
US20090101916A1 (en) 2009-04-23
US8106398B2 (en) 2012-01-31
TW200931659A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
TWI497712B (zh) 微晶半導體膜，薄膜電晶體，和包括薄膜電晶體的顯示裝置
TWI446543B (zh) 薄膜電晶體以及具有該薄膜電晶體之顯示裝置
US8343821B2 (en) Method for manufacturing a thin film transistor
US8558236B2 (en) Semiconductor device
TWI470805B (zh) 薄膜電晶體，具有該薄膜電晶體的顯示裝置，和其製造方法
KR101534099B1 (ko) 미결정 반도체막, 이 미결정 반도체막을 갖는 박막 트랜지스터, 및 광전 변환 장치의 제작 방법
TWI535035B (zh) 薄膜電晶體，具有該薄膜電晶體的顯示裝置，和其製造方法
US7968879B2 (en) Thin film transistor and display device including the same
TWI521712B (zh) 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5542364B2 (ja) 薄膜トランジスタの作製方法
US20090261330A1 (en) Thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees