KR101452971B1 - 박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치 - Google Patents

박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치 Download PDF

Info

Publication number
KR101452971B1
KR101452971B1 KR1020080007551A KR20080007551A KR101452971B1 KR 101452971 B1 KR101452971 B1 KR 101452971B1 KR 1020080007551 A KR1020080007551 A KR 1020080007551A KR 20080007551 A KR20080007551 A KR 20080007551A KR 101452971 B1 KR101452971 B1 KR 101452971B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
negative voltage
annealing
Prior art date
Application number
KR1020080007551A
Other languages
English (en)
Other versions
KR20090081595A (ko
Inventor
황태형
전형일
니클린 이반
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080007551A priority Critical patent/KR101452971B1/ko
Priority to US12/249,833 priority patent/US8026990B2/en
Publication of KR20090081595A publication Critical patent/KR20090081595A/ko
Application granted granted Critical
Publication of KR101452971B1 publication Critical patent/KR101452971B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터의 성능 회복 방법과 이를 적용한 박막 트랜지스터 및 액정 표시 장치에 관한 것이다. 본 발명의 박막 트랜지스터의 성능 회복 방법은, 게이트 전극, 상기 게이트 전극과 절연되며 상호 이격 형성되는 소스 전극 및 드레인 전극 및 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 활성층을 포함하는 박막 트랜지스터의 성능 회복 방법으로서, 상기 게이트 전극에 음전압을 인가하여 상기 활성층의 열화된 성능을 회복하는 것을 특징으로 한다.
본 발명의 박막 트랜지스터의 성능 회복 방법과 이를 적용한 박막 트랜지스터 및 액정 표시 장치에 따르면, 열화된 박막 트랜지스터의 성능을 회복하여 이를 포함하는 표시장치의 품질을 향상시킬 수 있다.

Description

박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막 트랜지스터 및 액정 표시 장치{RECOVERY METHOD OF PERFORMANCE OF THIN FILM TRANSISTOR, THIN FILM TRANSISTOR AND LIQUID CRYSTAL DISPLAY}
본 발명은 박막 트랜지스터의 성능 회복 방법과 이를 적용한 박막 트랜지스터 및 액정 표시 장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터의 열화된 성능을 보상할 수 있는 박막 트랜지스터의 성능 회복 방법과 이를 적용한 박막 트랜지스터 및 액정 표시 장치에 관한 것이다.
오늘날 정보화 시대의 도래와 함께 다양한 정보의 신속한 전달을 위해, 영상, 그래픽, 문자 등의 각종 정보를 표시하는 고성능의 디스플레이에 대한 요구가 급증하고 있다. 이와 같은 요구에 따라 최근 디스플레이 산업은 급속한 성장을 보이고 있다.
특히, 액정 표시 장치(LCD)는 음극선관(CRT)에 비해 소비 전력이 낮고, 경량박형화가 가능하며, 유해 전자파를 방출하지 않아, 차세대 첨단 디스플레이 소자 로 수년간 크게 진보하여 왔으며, 전자시계, 전자계산기, PC 및 TV 등에 폭 넓게 사용되고 있다.
최근에는 휴대성이 향상된 디스플레이에 대한 요구가 증가됨에 따라 접거나 마는 것이 가능한 가요성 디스플레이(Flexible Display)에 대한 시장의 요구가 거세지고 있다. 이에 따라 가요성 디스플레이의 구현이 가능한 플라스틱 디스플레이에 대한 연구가 활발히 진행되고 있다.
플라스틱은 고온 환경에서 취약하기 때문에 그 위에 디스플레이를 구현하기 위해서는 모든 공정이 Tg(Glass Transition Temperature)보다 낮은 저온에서 진행되어야 한다. 그러나, 저온에서 제조된 박막 트랜지스터의 경우 특성이 열화되는 문제가 있다.
본 발명이 해결하고자 하는 과제는, 박막 트랜지스터의 열화된 성능을 보상할 수 있는 박막 트랜지스터의 성능 회복 방법과 이를 적용한 박막 트랜지스터 및 액정 표시 장치를 제공하는 것이다.
본 발명은, 절연 기판 위에 형성된 게이트 전극, 상기 게이트 전극과 절연되며 상호 이격 형성되는 소스 전극 및 드레인 전극 및 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 활성층을 포함하는 박막 트랜지스터의 성능 회복 방법으로서, 상기 게이트 전극에 음전압을 인가하여 상기 활성층의 열화된 성능을 회복하는 것을 특징으로 하는 박막 트랜지스터의 성능 회복 방법을 제공한다.
상기 박막 트랜지스터는 상기 게이트 전극과 절연되어 형성되는 어닐링 전극을 포함할 수 있다. 이때, 어닐링 전극에 인가된 음전압에 의해 상기 게이트 전극에 음전압이 인가될 수 있다. 여기서, 상기 음전압은 전원 오프시에 게이트 전극에 인가될 수 있으며, 상기 소스 전극 및 드레인 전극은 전원 오프 시 플로팅(Floating)되도록 형성될 수 있다. 한편, 전원 오프 시 상기 어닐링 전극에 인가된 음전압은 -30 내지 -50V일 수 있다.
상기 어닐링 전극은 Cu, Mo, Al, Cu 합금, Mo 합금 및 Al 합금으로 이루어진 군에서 선택되는 금속 재료를 포함하여 이루어질 수 있다.
상기 절연 기판이 플라스틱 등으로 이루어진 가요성 기판일 경우, 상기 박막 트랜지스터의 활성층은 상기 절연 기판의 유리 전이 온도(Tg)보다 낮은 온도에서 형성된다.
본 발명은 또한, 절연 기판 위에 형성된 어닐링 전극; 상기 어닐링 전극과 절연되어 중첩되도록 형성된 게이트 전극; 상기 게이트 전극과 절연되며, 상호 이격 형성되는 소스 전극 및 드레인 전극; 및 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 활성층을 포함하며, 전원 오프 시 상기 어닐링 전극은 상기 게이트 전극에 음전압을 인가하여 상기 활성층의 열화된 성능을 회복하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
상기 박막 트랜지스터에 있어서, 전원 오프 시 상기 어닐링 전극에 인가된 음전압에 의해 상기 게이트 전극에 음전압이 인가될 수 있다. 여기서, 상기 음전압은 전원 오프시에 게이트 전극에 인가될 수 있으며, 상기 소스 전극 및 드레인 전극은 전원 오프시 플로팅(Floating)되도록 형성될 수 있다. 한편, 전원 오프 시 상기 어닐링 전극에 인가된 음전압은 -30 내지 -50V일 수 있다.
상기 어닐링 전극은 Cu, Mo, Al, Cu 합금, Mo 합금 및 Al 합금으로 이루어진 군에서 선택되는 금속 재료를 포함하여 이루어질 수 있다.
본 발명은 또한, 액정 표시 패널; 상기 액정 표시 패널에 형성되며, 절연 기판 위에 형성된 어닐링 전극, 상기 어닐링 전극과 절연되어 중첩되도록 형성된 게이트 전극, 상기 게이트 전극과 절연되며 상호 이격 형성되는 소스 전극 및 드레인 전극 및 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 활성층을 포함 하는 적어도 하나의 박막 트랜지스터를 포함하는 게이트 구동용 회로; 및 전원 오프 시 상기 어닐링 전극에 음전압을 인가하는 음전압 인가부를 포함하는 액정 표시 장치를 제공한다.
상기 액정 표시 장치에 있어서, 전원 오프 시 상기 어닐링 전극에 인가된 음전압에 의해 상기 게이트 전극에 음전압이 인가될 수 있다. 여기서, 상기 소스 전극 및 드레인 전극은 전원 오프 시 플로팅(Floating)되도록 형성될 수 있다. 한편, 전원 오프 시 상기 어닐링 전극에 인가된 음전압은 -30 내지 -50V일 수 있다.
본 발명의 박막 트랜지스터의 성능 회복 방법과 이를 적용한 박막 트랜지스터 및 액정 표시 장치에 따르면, 열화된 박막 트랜지스터의 성능을 회복하여 이를 포함하는 표시장치의 품질을 향상시킬 수 있다.
저온 공정으로 제조되는 가요성 표시장치의 경우 박막 트랜지스터의 성능 열화가 특히 문제되나, 본 발명의 박막 트랜지스터의 성능 회복 방법 등을 활용함으로써 가요성 표시장치의 품질을 크게 향상시킬 수 있다.
이하, 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면 과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"에 있다고 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"에 있다고 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 경우를 나타낸다.
박막 트랜지스터는 게이트 전극, 상기 게이트 전극과 절연되도록 형성되는 소스 전극 및 드레인 전극 및 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 활성층을 포함하여 이루어진다. 이 같은 박막 트랜지스터는 사용에 따라 성능이 열화되는 문제가 있다.
도 1은 DC 바이어스 스트레스에 따른 박막 트랜지스터의 특성 열화 정도를 보여 주는 그래프로서, 게이트 전압(VG)-드레인 전류(ID) 그래프를 나타낸다. 도 1에 도시된 7개의 그래프는 바이어스 스트레스(게이트 소스 간 전압(Vgs) 20V, 드레 인 소스 간 전압 10V)를 1 시간 인가한 후 시간 경과에 따라 박막 트랜지스터의 특성이 어떻게 변화하는지를 보여 준다. 각각의 그래프는 바이어스 스트레스를 인가한 후, 초기 상태 및 10초, 60초, 160초, 460초, 960초, 3960초 경과한 후의 게이트 전압(Vg)-드레인 전류(Id) 그래프를 나타낸다. 각각의 그래프를 통해 바이어스 스트레스를 인가한 후 시간이 경과함에 따라 동일 게이트 전압(VG)에서 드레인 전류(ID) 양이 적어짐을 알 수 있다.
한편, 하나의 표시장치에 사용되는 박막 트랜지스터들 간에도 회로 내에서 노출되는 스트레스 환경이 서로 다르기 때문에 박막 트랜지스터의 특성 열화 정도에 차이가 난다.
이와 같은 박막 트랜지스터의 사용에 따른 성능 열화 및 박막 트랜지스터 간의 열화 정도 차이는 표시장치의 표시 품질을 크게 저하시킨다.
본 발명은 이 같은 박막 트랜지스터의 성능 열화를 보상할 수 있는 성능 회복 방법에 관한 것이다. 본 발명의 박막 트랜지스터의 성능 회복 방법은 표시장치의 전원 오프 시 게이트 전극에 음전압을 인가하여 활성층에 음전압이 인가되도록 함으로써 박막 트랜지스터 구체적으로는 활성층의 열화된 성능을 회복한다. 박막 트랜지스터의 구동시 양의 게이트 바이어스가 활성층에 미치는 스트레스로 인해 트레시홀드 전압은 점점 증가하게 되는데, 게이트 전극에 음전압을 걸어 주어 활성층에 반대 극성의 스트레스를 가함으로써 트레시홀드 전압을 낮출 수 있다. 이처럼, 활성층에 음전압을 가함에 의해 박막 트랜지스터의 열화된 성능을 회복할 수 있는 것은, 양의 게이트 바이어스에 의해 활성층에 댕글링 본드(dangling bond)가 발생하게 되는데, 활성층에 음전압을 인가함으로써 댕글링 본드들을 제거할 수 있기 때문이다.
도 2는 게이트 전극에 인가된 음전압에 따른 박막 트랜지스터의 성능 회복 정도를 나타낸 도면이고, 박막 트랜지스터의 게이트 전극에 0 내지 -50V의 전압을 인가한 경우 박막 트랜지스터의 온 전류(Ion) 변화를 나타낸다.
그래프의 좌상부에 점선으로 초기 온 전류(initial Ion)가 표시되고, 우하부로부터 DC 바이어스 스트레스를 1 시간 인가한 후의 온 전류(도 2에서 after + bias stress로 표시됨), DC 바이어스 스트레스 인가 후 24 시간 경과 시의 온 전류, DC 바이어스 스트레스 인가 후 -10V, -20V, -30V, -40V, -50V의 음전압을 게이트 전극에 인가했을 때의 온 전류가 표시된다. -10V의 음전압은 1 시간 동안, -20V의 음전압은 100 초 동안, -30V, -40V, -50V의 음전압은 100초 및 200초 동안 인가한 후의 온 전류를 나타낸다. 초기 온 전류가 1.07 ㎂인 박막 트랜지스터가 DC 바이어스 스트레스를 1 시간 인가한 후 0.48 ㎂까지 특성이 열화되었으나 -30V(200 초 인가), -40V(200 초 인가), -50V(200 초 인가)의 음전압을 인가함에 따라서, 0.85 ㎂, 0.97 ㎂, 1.09 ㎂까지 온 전류가 증가하여 초기 상태와 같이 원복되는 것을 확인 할 수 있다.
도 3은 게이트 전극에 인가된 음전압에 따른 박막 트랜지스터의 성능 회복 정도를 나타낸 도면으로, 박막 트랜지스터의 게이트 전극에 0 내지 -50V의 전압을 인가한 경우 박막 트랜지스터의 트레시홀드 전압(Vth) 특성 변화를 나타낸다.
그래프의 좌하부에 점선으로 초기 트레시홀드 전압이 표시되고, 우상부로부터 DC 바이어스 스트레스를 1 시간 인가한 후의 트레시홀드 전압(도 3에서 after + bias stress로 표시됨), DC 바이어스 스트레스 인가 후 24 시간 경과 시의 트레시홀드 전압, DC 바이어스 스트레스 인가 후 -10V, -20V, -30V, -40V, -50V의 음전압을 게이트 전극에 인가했을 때의 트레시홀드 전압이 표시된다. -10V의 음전압은 1 시간 동안, -20V의 음전압은 100 초 동안, -30V, -40V, -50V의 음전압은 100초 및 200초 동안 인가한 후의 트레시홀드 전압을 나타낸다.
초기 트레시홀드 전압도 초기 6.1V에서 DC 바이어스 스트레스를 1 시간 인가한 후 9.9V까지 특성이 열화되었으나, -30V(200 초 인가), -40V(200 초 인가), -50V(200 초 인가)의 음전압을 인가함에 따라서, 7.6V, 6.9V, 6.2V까지 온 전류가 증가하여 초기 상태와 같이 원복되는 것을 확인 할 수 있다.
도 2 및 도 3의 결과를 통해 전원 오프 시 게이트 전극에 음전압을 인가하여 활성층에 음전압이 인가되게 함으로써 박막 트랜지스터의 열화된 성능을 회복할 수 있음을 알 수 있다. 성능 회복 정도를 고려할 때 게이트 전극에 인가되는 음전압 값은 -30 내지 -50V로 하는 것이 효과적이다. 저온 공정으로 제조된 박막 트랜지스터의 경우 도 1에 도시된 바와 같이 오프 전압이 계속 감소하더라도 오프 전류는 증가하지 않으므로 -30 내지 -50V의 음전압을 인가하더라도 표시장치의 구동에 문제를 일으키지 않는다.
도 4는 본 발명의 일 실시에에 따른 박막 트랜지스터의 단면을 개략적으로 나타낸 단면도이다. 도 4를 참조하여 본 실시예에 따른 박막 트랜지스터에 대하여 설명한다.
본 실시예에 따른 박막 트랜지스터는, 절연 기판(110) 위에 형성된 어닐링 전극(300), 게이트 전극(130), 상기 게이트 전극(130)과 절연되며 상호 이격 형성되는 소스 전극(170) 및 드레인 전극(180)과 활성층(150)을 포함한다.
어닐링 전극(300)은 절연 기판(110) 위에 형성된다. 어닐링 전극(300)은 후술될 게이트 전극(130)에 음전압을 인가하기 위해 형성되며, 예를 들어 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등의 금속층으로 형성될 수 있다.
게이트 전극(130)은 어닐링 전극(300)과 절연되어 중첩되도록 형성된다. 게이트 전극(130)은 예를 들어 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등의 금속층으로 형성될 수 있다. 게이트 전극(130)과 어닐링 전극(300)의 절연을 위하여 어닐링 전극(300) 위에 절연막(120)을 형성하고 절연막(120) 위에 게이트 전극(130)이 형성된다.
활성층(150)은 게이트 전극(130)과 절연되어 중첩되도록 형성되어, 소스 전극(170) 및 드레인 전극(180) 사이에 채널을 형성한다. 활성층(150)은 예를 들어 아몰포스 실리콘으로 형성된 제1 반도체층과 불순물 도핑된 아몰포스 실리콘으로 형성된 제2 반도체층으로 이루어질 수 있다. 활성층(150)과 게이트 전극(130)의 절연을 위하여 게이트 전극(130) 위에 게이트 절연막(140)을 형성하고 게이트 절연막(140) 위에 활성층(150)을 형성한다.
소스 전극(170) 및 드레인 전극(180)은 게이트 전극(130)과 절연되며, 상호 이격되도록 형성된다. 앞서 설명한 바와 같이 활성층(150)은 소스 전극(170) 및 드레인 전극(180) 사이에 채널을 형성한다. 소스 전극(170) 및 드레인 전극(180)은 예를 들어 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등의 금속층으로 형성될 수 있다. 소스 전극(170) 및 드레인 전극(180)은 표시장치의 전원 오프 시에 플로팅되어, 음전압이 인가된 어닐링 전극(300)과의 사이에 전계를 형성한다. 어닐링 전극(300)과 소스 전극(170) 및 드레인 전극(180)과의 사이에 형성된 전계에 의해 게이트 전극(130) 및 활성층(150)에 음전압이 형성된다. 이를 통해 박막 트랜지스터의 구동시에 양의 게이트 바이어스에 의해 열화된 활성층(150)의 특성이 원복된다.
소스 전극(170) 및 드레인 전극(180) 위에는 박막 트랜지스터 보호를 위해 실리콘옥사이드 또는 실리콘나이트라이드 등으로 보호막(350)이 형성된다.
도 5는 도4의 일 실시예에 따른 박막 트랜지스터를 포함하는 비정질 실리콘 게이트 구동부를 갖는 액정 표시 장치를 도시한 블록도이다. 도 5를 참조하여 본 실시예에 따른 액정 표시 장치에 대하여 설명한다.
본 실시예에 따른 액정 표시 장치는 액정 패널(10), 게이트 구동부(30), 데이터 구동부(40), 타이밍 컨트롤러(50), 전원부(70) 및 음전압 인가부(60)를 포함한다.
타이밍 컨트롤러(50)는 게이트 제어신호(G_CS) 및 데이터 제어신호(D_CS)를 생성하여 게이트 제어신호(G_CS)를 게이트 구동부(30)에 공급하고, 데이터 제어신 호(D_CS)를 데이터 구동부(40)에 공급한다. 그리고, 타이밍 컨트롤러(50)는 외부로부터 입력된 적, 녹, 청의 화상 신호를 화소 데이터 신호(R, G, B)로 변환하여 데이터 구동부(40)에 공급한다.
상기 데이터 구동부(40)는 타이밍 컨트롤러(50)로부터 인가된 데이터 제어신호(D_CS)에 응답하여 데이터 신호(R, G, B)를 아날로그 데이터 전압으로 변환하여 데이터 라인(DL)에 공급한다. 상기 게이트 구동부(30)는 게이트 제어신호(G_CS)에 응답하여 게이트 온 전압(VON) 또는 게이트 오프 전압(VOFF)을 액정 패널의 게이트 라인에 인가한다.
상기 음전압 인가부(60)는 음전압인 어닐링 전압(VA)을 생성하여 게이트 구동부(30)를 구성하는 다수의 구동용 박막 트랜지스터로 인가한다. 여기서, 음전압 인가부(60)는 액정 표시 장치의 전원 오프 시에 상기의 음전압을 공급한다. 다시 말하면, 액정 표시 장치의 종료 신호가 인가되면 전원 공급 시퀀스에 따라 데이터 구동부(40)에 공급되는 데이터 제어신호(D_CS) 및 데이터 신호(R, G, B)들이 차단되고, 게이트 구동부(30)에는 게이트 오프 전압(VOFF)을 출력하도록 하는 게이트 제어신호(G_CS)가 공급된다. 다음으로, 게이트 오프 전압(VOFF)이 차단된 후, 음전압 인가부(60)에서 게이트 구동부(30)에 어닐링 전압(VA)을 공급한다.
한편, 표시장치의 전원 오프시에 박막 트랜지스터의 소스 전극(170) 및 드레인 전극(180)은 플로팅되어, 음전압이 인가된 어닐링 전극(300)과의 사이에 전계를 형성한다. 어닐링 전극(300)과 소스 전극(170) 및 드레인 전극(180)과의 사이에 형성된 전계에 의해 게이트 전극(130) 및 활성층(150)에 음전압이 인가된다. 이를 통해, 박막 트랜지스터의 구동시 양의 게이트 바이어스가 활성층(150)에 미치는 스트레스로 인해 증가된 트레시홀드 전압을 감소시킬 수 있다.
상기 전원부(70)는 게이트 구동부(30)에 게이트 온/오프 전압(VON/VOFF)을 공급하고, 데이터 구동부(40)에 아날로그 전압(AVDD)을 공급한다.
상기 액정 패널(10)은 화소 전극이 형성되는 제1 기판, 공통 전극이 형성되는 제2 기판 및 제1 기판 및 제2 기판 사이에 개재되는 액정층을 포함한다. 데이터 구동부(40) 및 게이트 구동부(30)에서 전달된 신호들은 액정 패널(10)의 각 화소에 전달되어 액정 패널(10)을 구동한다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 공정 단계별로 나타낸 도면이다. 도 6a 내지 도 6f를 참조하여 본 실시예에 따른 박막 트랜지스터의 제조방법을 설명한다.
먼저, 절연 기판(110) 위에 어닐링 전극(300)을 형성한다(도 6a 참조).
절연 기판(110)에 스퍼터링(Sputtering) 등의 방법을 통해 도전층을 형성한다. 다음으로, 도전층을 포토리소그라피 공정을 통해 식각하여 어닐링 전극 패턴을 형성한다. 어닐링 전극(300)은 예를 들어 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등의 금속층으로 형성될 수 있다.
다음으로, 어닐링 전극(300) 위에 어닐링 절연막(120)을 형성한다(도 6b 참조).
어닐링 전극(300)을 모두 덮도록 어닐링 절연막(120)을 형성한다. 어닐링 절연막(120)은 실리콘옥사이드 또는 실리콘나이트라이드 등의 무기 절연 물질로 형성될 수 있으며, 증착 방법으로는 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법이 사용될 수 있다.
다음으로, 어닐링 절연막(120) 위에 게이트 전극(130)을 형성한다(도 6c 참조).
어닐링 전극(300) 및 어닐링 절연막(120)이 형성된 기판에 스퍼터링 등의 방법을 통해 도전층을 형성한다. 다음으로, 도전층을 포토리소그라피 공정을 통해 식각하여 게이트 전극 패턴을 형성한다. 게이트 전극은 예를 들어 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등의 금속층으로 형성될 수 있다.
다음으로, 게이트 전극(130) 위에 게이트 절연막(140) 및 활성층(150)을 형성한다(도 6d 참조).
게이트 전극(130)이 형성된 기판 위에 절연막 및 반도체층을 PECVD, CVD 등의 공정을 통해 적층한다. 다음으로, 절연막 및 반도체층을 포토리소그라피 공정 등을 통해 식각하여 게이트 절연막(140) 및 활성층(150)을 형성한다. 게이트 절연막(140)에는 실리콘옥사이드 또는 실리콘나이트라이드가 이용될 수 있다. 한편, 활성층(150)은 아몰포스 실리콘으로 형성된 제1 반도체층과 불순물 도핑된 아몰포스 실리콘으로 형성된 제2 반도체층을 적층하여 형성할 수 있다.
활성층(150)은 예를 들어 약 100 내지 180℃의 온도에서 150 내지 300W의 고주파 전력을 이용하는 PECVD 공정으로 적층한다. 플라스틱 기판과 같은 가요성 기판을 사용할 경우, 박막 트랜지스터의 제조 공정은 기판의 유리 전이 온도(Tg)보 다 낮은 온도에서 진행되어야 하므로, 활성층(150) 형성 공정은 예시한 바와 같은 저온 공정으로 진행된다. 이와 같이 저온 공정으로 활성층(150)을 형성할 경우, 활성층(150)이 불안정하여 박막 트랜지스터를 사용함에 따라 성능이 열화되는 문제가 있다. 그러나, 본 실시예에 따른 박막 트랜지스터에서는 활성층(150)의 열화된 성능을 원복시켜, 박막 트랜지스터의 수명을 향상시킬 수 있다.
다음으로, 활성층(150) 위에 소스 전극(170) 및 드레인 전극(180)을 형성한다(도 6e 참조).
활성층(150)이 형성된 기판 위에 스퍼터링 등의 방법을 통해 도전층을 형성한다. 다음으로, 도전층을 포토리소그라피 공정을 통해 식각하여 소스 전극 및 드레인 전극 패턴을 형성한다. 소스 전극(170) 및 드레인 전극(180)은 예를 들어 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등의 금속층으로 형성될 수 있다.
다음으로, 소스 전극(170) 및 드레인 전극(180) 위에 보호막(350)을 형성한다(도 6f 참조).
소스 전극(170) 및 드레인 전극(180)이 형성된 기판 위에 실리콘옥사이드 또는 실리콘나이트라이드로 막을 형성하고, 이 막을 포토리소그라피 공정을 통해 식각하여 보호막(350)을 형성한다. 보호막(350)에는 드레인 전극(180)을 노출시키는 콘택홀을 형성하여 드레인 전극(180)이 외부 회로와 접속되게 할 수 있다.
전술한 박막 트랜지스터의 제조 방법은 하나의 박막 트랜지스터가 제조되는 과정을 설명한 것이며, 표시장치에 사용되는 다수의 박막 트랜지스터들의 동일한 층은 동일한 하나의 공정으로 제조될 수 있다. 게이트 구동부(30)가 액정 패널(10) 에 집적되는 ASG 구동에서는 게이트 구동부의 구동용 박막 트랜지스터 및 화소 박막 트랜지스터의 동일층들은 동일한 하나의 공정으로 제조될 수 있다.
본 발명은 액정 표시 장치를 예를 들어 설명하고 있으나, 유기 발광 표시 장치 또는 전기 영동 표시 장치에도 응용할 수 있다.
이상과 같은 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 가진 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 2는 DC 바이어스 스트레스에 따른 박막 트랜지스터의 특성 열화 정도를 나타낸 그래프이다.
도 2 및 도 3은 게이트 전극에 인가된 음전압에 따른 박막 트랜지스터의 성능 회복 정도를 나타낸 도면이다. 도 2는 박막 트랜지스터의 게이트 전극에 0 내지 -50V의 전압을 인가한 경우 박막 트랜지스터의 온 전류(Ion) 변화를 나타내고, 도 3은 박막 트랜지스터의 게이트 전극에 0 내지 -50V의 전압을 인가한 경우 박막 트랜지스터의 트레시홀드 전압(Vth) 변화를 나타낸다.
도 4는 본 발명의 일 실시에에 따른 박막 트랜지스터의 단면을 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 액정 표시 장치를 도시한 블록도이다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 공정 단계별로 나타낸 도면이다.
<도면부호의 간단한 설명>
10: 액정 패널 30: 게이트 구동부
40: 데이터 구동부 50: 타이밍 컨트롤러
60: 음전압 인가부 70: 전원부
110: 절연 기판 120: 어닐링 절연막
130: 게이트 전극 140: 게이트 절연막
150: 활성층 170: 소스 전극
180: 드레인 전극 300: 어닐링 전극
350: 보호막

Claims (20)

  1. 게이트 전극, 상기 게이트 전극과 절연되며 상호 이격 형성되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 활성층을 포함하는 박막 트랜지스터의 성능 회복 방법에 있어서,
    활성층 형성하는 단계 이후에 상기 게이트 전극에 -30 내지 -50V의 음전압을 인가하여 상기 활성층의 열화된 성능을 회복하는 것을 특징으로 하는 박막 트랜지스터의 성능 회복 방법.
  2. 제1항에 있어서,
    상기 박막 트랜지스터는 상기 게이트 전극과 절연되어 형성되는 어닐링 전극을 포함하며,
    상기 어닐링 전극에 인가된 음전압에 의해 상기 게이트 전극에 음전압이 인가되는 것을 특징으로 하는 박막 트랜지스터의 성능 회복 방법.
  3. 제1항에 있어서,
    전원 오프시에 상기 게이트 전극에 음전압을 인가하는 것을 특징으로 하는 박막 트랜지스터의 성능 회복 방법.
  4. 제3항에 있어서,
    상기 소스 전극 및 드레인 전극은 전원 오프 시 플로팅(Floating)되는 것을 특징으로 하는 박막 트랜지스터의 성능 회복 방법.
  5. 제1항에 있어서,
    상기 어닐링 전극은 Cu, Mo, Al, Cu 합금, Mo 합금 및 Al 합금으로 이루어진 군에서 선택되는 금속 재료를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 성능 회복 방법.
  6. 제1항에 있어서,
    상기 박막 트랜지스터는 액정 표시 장치의 ASG(Amorphous Silicon Gate) 구동용 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터의 성능 회복 방법.
  7. 제1항에 있어서,
    상기 박막 트랜지스터의 활성층은 상기 기판의 유리 전이 온도보다 낮은 온도에서 형성된 것을 특징으로 하는 박막 트랜지스터의 성능 회복 방법.
  8. 절연 기판 위에 형성된 어닐링 전극;
    상기 어닐링 전극과 절연되어 중첩되도록 형성된 게이트 전극;
    상기 게이트 전극과 절연되며, 상호 이격 형성되는 소스 전극 및 드레인 전극; 및
    상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 활성층을 포함하며,
    상기 어닐링 전극에 음전압을 인가하여 상기 활성층의 열화된 성능을 회복하는 것을 특징으로 하는 열화 성능이 회복된 박막 트랜지스터.
  9. 제8항에 있어서,
    상기 어닐링 전극에 인가된 음전압에 의해 상기 게이트 전극에 음전압이 인가되는 것을 특징으로 하는 열화 성능이 회복된 박막 트랜지스터.
  10. 제8항에 있어서,
    전원 오프시에 상기 어닐링 전극에 음전압을 인가하는 것을 특징으로 하는 열화 성능이 회복된 박막 트랜지스터.
  11. 제10항에 있어서,
    상기 소스 전극 및 드레인 전극은 전원 오프 시 플로팅(Floating)되는 것을 특징으로 하는 열화 성능이 회복된 박막 트랜지스터.
  12. 제11항에 있어서,
    전원 오프 시 상기 게이트 전극에 인가된 음전압은 -30 내지 -50V인 것을 특징으로 하는 열화 성능이 회복된 박막 트랜지스터.
  13. 제8항에 있어서,
    상기 어닐링 전극은 Cu, Mo, Al, Cu 합금, Mo 합금 및 Al 합금으로 이루어진 군에서 선택되는 금속 재료를 포함하여 이루어지는 것을 특징으로 하는 열화 성능이 회복된 박막 트랜지스터.
  14. 제8항에 있어서,
    액정 표시 장치의 ASG(Amorphous Silicon Gate) 구동용 박막 트랜지스터인 것을 특징으로 하는 열화 성능이 회복된 박막 트랜지스터.
  15. 액정 표시 패널;
    상기 액정 표시 패널에 형성되며, 절연 기판 위에 형성된 어닐링 전극, 상기 어닐링 전극과 절연되어 중첩되도록 형성된 게이트 전극, 상기 게이트 전극과 절연되며 상호 이격 형성되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 활성층을 포함하는 적어도 하나의 박막 트랜지스터를 포함하는 게이트 구동용 회로; 및
    상기 어닐링 전극에 음전압을 인가하는 음전압 인가부를 포함하는 열화 성능이 회복된 액정 표시 장치.
  16. 제15항에 있어서,
    전원 오프시에 상기 어닐링 전극에 음전압을 인가하는 것을 특징으로 하는 열화 성능이 회복된 액정 표시 장치.
  17. 제16항에 있어서,
    상기 어닐링 전극에 인가된 음전압에 의해 상기 활성층에 음전압이 인가되는 것을 특징으로 하는 열화 성능이 회복된 액정 표시 장치.
  18. 제16항에 있어서,
    상기 소스 전극 및 드레인 전극은 전원 오프 시 플로팅(Floating)되는 것을 특징으로 하는 열화 성능이 회복된 액정 표시 장치.
  19. 제16항에 있어서,
    전원 오프 시 상기 어닐링 전극에 인가된 음전압은 -30 내지 -50V인 것을 특징으로 하는 열화 성능이 회복된 액정 표시 장치.
  20. 제15항에 있어서,
    상기 어닐링 전극은 Cu, Mo, Al, Cu 합금, Mo 합금 및 Al 합금으로 이루어진 군에서 선택되는 금속 재료를 포함하여 이루어진 것을 특징으로 하는 열화 성능이 회복된 액정 표시 장치.
KR1020080007551A 2008-01-24 2008-01-24 박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치 KR101452971B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080007551A KR101452971B1 (ko) 2008-01-24 2008-01-24 박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치
US12/249,833 US8026990B2 (en) 2008-01-24 2008-10-10 Thin film transistor, method of recovering performance of the same, and liquid crystal display employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080007551A KR101452971B1 (ko) 2008-01-24 2008-01-24 박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20090081595A KR20090081595A (ko) 2009-07-29
KR101452971B1 true KR101452971B1 (ko) 2014-10-23

Family

ID=40898852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007551A KR101452971B1 (ko) 2008-01-24 2008-01-24 박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치

Country Status (2)

Country Link
US (1) US8026990B2 (ko)
KR (1) KR101452971B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101887564B1 (ko) * 2011-08-12 2018-08-10 엘지디스플레이 주식회사 트랜지스터 제조방법
KR102005485B1 (ko) 2011-11-04 2019-07-31 삼성디스플레이 주식회사 표시 패널

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158929A1 (en) 1998-06-12 2005-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
JP5007491B2 (ja) * 2005-04-14 2012-08-22 セイコーエプソン株式会社 電気光学装置、及び電子機器
US8692740B2 (en) * 2005-07-04 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158929A1 (en) 1998-06-12 2005-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20090190057A1 (en) 2009-07-30
US8026990B2 (en) 2011-09-27
KR20090081595A (ko) 2009-07-29

Similar Documents

Publication Publication Date Title
US9041706B2 (en) Thin film transistor circuit, light emitting display apparatus, and driving method thereof
US10672849B2 (en) Organic light emitting display device comprising multi-type thin film transistor
US8928564B2 (en) Pixel circuit of a flat panel display device and method of driving the same
US10553727B2 (en) Thin film transistor, method of manufacturing the same, and organic light emitting display device including the same
US20110175674A1 (en) Method of driving transistor and device including transistor driven by the method
CN102473737B (zh) 发光显示装置及其制造方法
WO1998036406A1 (en) Current-driven emissive display device and method for manufacturing the same
US20200135089A1 (en) Display apparatus
JP2011141525A (ja) 液晶表示装置、液晶表示装置の駆動方法、及び当該液晶表示装置を具備する電子機器
JP2012124463A (ja) 薄膜トランジスタアレイパネル
US8237168B2 (en) Organic light emitting display device
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
EP2889913B1 (en) Organic light emitting display device
US11107391B2 (en) Light emitting display device
US20170133514A1 (en) Thin film transistor and operating method thereof
US9905588B2 (en) Organic light emitting display panel and method of manufacturing the same
US8748892B2 (en) Thin film transistor and method for fabricating the same
KR101452971B1 (ko) 박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치
US9673334B2 (en) Low temperature poly silicon thin film transistors (LTPS TFTs) and TFT substrates
KR101844601B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 유기 ｅｌ 표시 장치의 제조 방법
KR20120124802A (ko) 박막트랜지스터의 제조방법
TWI413062B (zh) 有機發光二極體顯示裝置、有機發光二極體顯示面板、畫素架構及電壓補償方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee