TWI497701B - Solid-state imaging devices and electronic machines - Google Patents

Solid-state imaging devices and electronic machines Download PDF

Info

Publication number
TWI497701B
TWI497701B TW100109467A TW100109467A TWI497701B TW I497701 B TWI497701 B TW I497701B TW 100109467 A TW100109467 A TW 100109467A TW 100109467 A TW100109467 A TW 100109467A TW I497701 B TWI497701 B TW I497701B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor region
solid
state imaging
imaging device
Prior art date
Application number
TW100109467A
Other languages
English (en)
Other versions
TW201203529A (en
Inventor
Yasunori Sogoh
Hiroyuki Ohri
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201203529A publication Critical patent/TW201203529A/zh
Application granted granted Critical
Publication of TWI497701B publication Critical patent/TWI497701B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固體攝像裝置及電子機器
本發明係關於一種固體攝像裝置、及包含該固體攝像裝置之相機等電子機器。
作為固體攝像裝置(影像感測器)，已知有CCD(Charge Coupled Device，電荷耦合器件)固體攝像裝置、CMOS(Complementary Metal-Oxide Semiconductor，互補金屬氧化物半導體)固體攝像裝置等。該CCD固體攝像裝置、CMOS固體攝像裝置被用於數位靜態相機、數位攝影機、進而附相機之行動電話等各種手機終端機器等。
一般所知之CCD固體攝像裝置中，於光電轉換元件(光電二極體)行之間，具有讀取經光電轉換之電荷之CCD結構之垂直轉移部。且具有：自該垂直轉移部轉移信號電荷之CCD結構之水平轉移部；及將來自水平轉移部之信號電荷進行電荷-電壓轉換並輸出之輸出部。此種CCD固體攝像裝置中，垂直轉移部、水平轉移部及輸出部係由包含鎢等金屬材料之遮光膜所被覆，且於該遮光膜中，在各光電轉換元件上形成有開口部。
於CMOS固體攝像裝置中，已知一種固體攝像裝置，其具有使由光電轉換元件(光電二極體)實施光電轉換後之信號電荷同時向電荷保持部進行電荷轉移之全域快門(global shutter)功能。對於具有該全域快門功能之固體攝像裝置，亦與CCD固體攝像裝置同樣地，使除光電二極體、接觸開 口部以外被覆有鉭、鎢等之遮光性較高之膜，藉此對電荷保持部進行遮光。
將該遮光膜作為電極而使暗電流降低之固體攝像裝置亦正在積極開發。圖17中，圖示出CCD固體攝像裝置之一例(參照專利文獻1)。該CCD固體攝像裝置係於n型半導體基板301形成有p型井區域302，於p型井區域302形成有n型半導體區域之光電轉換區域(光電二極體)303而成。於光電轉換區域303之表面形成有高濃度之p型儲存區域329。於p型井區域302內，形成有p型讀取區域305、n型轉移通道區域304及p型通道阻絕區域306。於n型轉移通道區域304之正下方，形成有p型井區域308。
於n型轉移通道區域304、p型讀取區域305及p型通道阻絕區域306上，隔著閘極絕緣膜而形成有轉移電極311。隔著層間絕緣膜314而形成有導電性遮光膜315，進而形成有透明導電膜321。而且，隔著平坦化膜318而形成有彩色濾光片層319及晶載微透鏡320。
專利文獻1之CCD固體攝像裝置中，如圖17所示，於光電轉換區域303上，隔著層間絕緣膜314而形成有導電性遮光膜315及透明導電膜321，藉此形成MOS電容結構。此種結構中，對導電性遮光膜315及透明導電膜321施加負電壓，藉此可於光電轉換區域303之表面部形成高濃度之p型儲存區域329。由該電壓施加而形成之p型儲存區域329發揮捕獲於光電轉換區域303之基板表面所產生之暗電流之作用。於自電壓施加機構對導電性遮光膜315施加單極性 之電壓並將信號電荷讀取至垂直轉移部之n型轉移通道區域304的步驟中，係自電壓施加機構對導電性遮光膜315施加0V或與單極性為相反極性之電壓。
另一方面，關於CMOS固體攝像裝置中之浮動擴散部(稱為FD部)，作為保持時間，於通常驅動中為數μsec，為實現全域快門動作而要求至少幀頻以上之保持特性。因此，FD部亦與光電二極體同樣地，降低暗電流成為較大課題。然而，關於FD部之暗電流降低，即便應用上述固體攝像裝置之結構亦無法期待暗電流降低效果。
圖18中，圖示出CMOS固體攝像裝置之一例(參照專利文獻2)。該CMOS固體攝像裝置係於n型半導體基板2201形成有p型井區域2202，於p型井區域2202形成有LOCOS(Local Oxidation Of Silicon，矽局部氧化)氧化膜之元件分離區域2204。與元件分離區域2204之下表面相接而形成有p型通道阻絕層2203。於p型井區域2202，形成有n型擴散層之浮動擴散區域(稱為FD區域)2205，且形成有未圖示之光電二極體。進而，形成有具有隔著閘極絕緣膜2207而形成之閘極電極2206之像素電晶體。
圖18之CMOS固體攝像裝置中，若於形成於LOCOS氧化膜之元件分離區域2204下之空乏層2208之正上方存在閘極電極2206，則表示易產生暗電流。即，作為高濃度之n+層之FD區域2205與作為p+層之通道阻絕層2203相接近之部分，於執行信號讀取之期間，於動作上，FD區域2205之電壓會對p型井區域2202施加正電位。因此，會對pn接面施 加反方向電壓。
又，於圖18所示之區域b中，夾著元件分離區域2204而形成有包含n+多晶矽之閘極電極2206。該閘極電極2206與p型通道阻絕層2203中存在功函數差，因而即便閘極電極2206與p型井區域2202為相同電位，與功函數差分相應地，通道阻絕層2203之多數載子於實效上被高濃度化並且p+化。藉此於形成於FD區域2205與p型井區域2202之間之空乏層2208中，與無閘極電極2206之區域c相比，區域b中空乏層寬度變短(d1<d2)。同時，對n+之FD2205與p+之通道阻絕層2203之間施加高電場，易產生洩漏電流。即，若將與FD區域成接面並形成空乏層之相反導電型之半導體區域之多數載子濃度於實效上高濃度化的材料(電極)佈局於該空乏層之附近，則易產生洩漏電流。
例如，當FD區域為n型矽之情形時，當使用具有於實效上提高電洞區域之多數載子濃度之功函數的例如n型多晶矽、鋁等之材料時，易產生洩漏電流。相反，當FD區域為p型矽之情形時，當使用具有於實效上提高n區域之多數載子濃度之功函數的例如p型多晶矽等之材料時，易產生洩漏電流。因此，上述情形時，更佳為如區域b所示，FD區域之空乏層與p+通道阻絕層並非最接近之佈局。
圖19中，圖示出CMOS固體攝像裝置之另一例(參照專利文獻3)。圖19A中，於n型半導體基板411形成有p型井區域412，於該p型井區域412形成有LOCOS氧化膜之元件分離區域413、包含n型半導體區域之光電二極體414及讀取電 晶體421。讀取電晶體421將光電二極體414信號電荷與垂直信號線之間加以連接。讀取電晶體421係形成為將光電二極體414與n型半導體區域415作為一對源極/汲極，並具有隔著閘極絕緣膜416而形成之閘極電極417。於p型井區域412上，以包圍元件分離區域413之方式形成有p型半導體區域422。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利第4247235號
[專利文獻2]日本專利特開2005-142503號公報
[專利文獻3]日本專利特開2001-28433號公報
[非專利文獻]
[非專利文獻1]Hurkx et al., 「A New Recombination Model for Device Simulation Including Tunneling」, IEEE TED. Vol. 39, no. 2pp. 331-338, 1992。
[非專利文獻2]G. Enemanet al., 「Analysis of junction leakage in advanced germanium p+/n jundtions」, in proc. European Solid-State Device Research Conf. 2007, pp. 454-457
於FD區域中缺陷集中之區域係應力集中之場邊緣(field edge)部，若空乏層疊合，則FD區域之暗電流會增加。與專利文獻1(參照圖17)同樣地，即便於LOCOS氧化膜上配 置有遮光膜，並對FD區域施加負偏壓，亦如專利文獻2(參照圖18)所述，p井區域側之載子會高濃度化，空乏層寬度會變小且電場強度亦會變高。進而，該空乏層區域為存在缺陷層之場邊緣部。因此，若使暗電流增加，且使測定溫度上升，則暗電流會加速增加。
根據非專利文獻1、2，已說明如下情況：一般而言，於半導體裝置中，若於結晶缺陷部藉由pn接面之逆偏壓而產生電場集中，則藉由被稱為TAT(Trap-Assisted-Tunneling-model，陷井輔助穿隧模式)之機構而會產生經由結晶缺陷之洩漏電流。因此，上述問題係由該機構產生已廣為人知。
專利文獻2中，提出一種佈局，其將空乏層對於經由氧化膜之電極之偏壓之影響降到最小限度，但空乏層自身之位置為存在缺陷層之場邊緣部，故無法期待FD部之洩漏電流之大幅改善。
為避免此問題，如專利文獻3(參照圖19A)所示，於元件分離區域413之端部(所謂場邊緣部)形成有p型半導體區域422，對作為缺陷層之場邊緣部進行電洞釘紮(hole pinning)。藉此，空乏層露出於表面部分，但來自場邊緣部之缺陷數較少，故暗電流得到改善。然而，如圖19B所示，對場邊緣部進行電洞釘紮之p型半導體區域422由阻劑遮罩423而圖案化，故無法以相對於元件分離區域413而自我對準(self-alignment)之方式形成。於n型半導體區域415所形成之空乏層存在以下擔憂：由於p半導體區域422與n 半導體區域415之線寬之疊合差異，故導致空乏層面積產生變動，從而暗電流差異現象變得非常大。
本發明係鑒於上述各點而完成，其提供一種浮動擴散區域之洩漏電流較少、且像素間之洩漏電流量差異較少的固體攝像裝置、及包含該固體攝像裝置之相機等電子機器。
本發明之固體攝像裝置包含：第1導電型之第1半導體區域；光電轉換部，其具有形成於第1半導體區域之由元件分離區域予以分離之區域內之第2導電型之第2半導體區域；像素電晶體，其形成於第1半導體區域。且包含：第2導電型之浮動擴散區域，其形成於第1半導體區域之由元件分離區域予以分離之區域內；及電極，其形成於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上，且被施加所需之偏壓電壓。
本發明之固體攝像裝置中，於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上形成有電極，並對該電極施加所需之偏壓電壓。根據該構成，於浮動擴散區域所形成之空乏層之擴展寬度得到抑制。因此，存在於半導體表面之空乏層之面積變小，洩漏電流降低。
本發明之固體攝像裝置之製造方法包括以下步驟：於半導體基板上，形成第1導電型之第1半導體區域、元件分離區域、及包圍元件分離區域且雜質濃度較第1半導體區域之雜質濃度高之第1導電型之第2半導體區域。且包括以下步驟：形成具有由元件分離區域予以區劃之區域內之第2 導電型之第2半導體區域之光電轉換部、及上述區域內之第2導電型之浮動擴散區域。又包括以下步驟：於第1半導體區域形成具有閘極電極之像素電晶體。進而包括以下步驟：於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上，形成被施加所需之偏壓電壓之電極。
本發明之固體攝像裝置之製造方法中，包括於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上形成被施加所需之偏壓電壓之電極的步驟。藉此，於浮動擴散區域所形成之空乏層之擴展寬度得到抑制，從而可製造存在於半導體表面之空乏層之面積變小、洩漏電流降低之固體攝像裝置。
本發明之固體攝像裝置包含：第1導電型之第1半導體區域；光電轉換部，其具有形成於第1半導體區域之由元件分離區域予以分離之區域內之第2導電型之第2半導體區域；及像素電晶體，其形成於第1半導體區域。且包含：第2導電型之浮動擴散區域，其形成於第1半導體區域之由元件分離區域予以分離之區域內；及絕緣膜，其形成於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上，且具有負的固定電荷。
本發明之固體攝像裝置中，於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上形成有具有負的固定電荷之絕緣膜，藉此，於浮動擴散區域形成之空乏層之擴展寬度得到抑制。因此，存在於半導體表面之空乏層之面積變小。
本發明之固體攝像裝置之製造方法包括以下步驟：於半導體基板上，形成第1導電型之第1半導體區域、元件分離區域、及包圍元件分離區域且雜質濃度較第1半導體區域高之第1導電型之第2半導體區域。且包括以下步驟：形成具有由元件分離區域予以區劃之區域內之第2導電型之第2半導體區域之光電轉換部、及上述區域內之第2導電型之浮動擴散區域。又包括以下步驟：於第1半導體區域形成具有閘極電極之像素電晶體。進而包括以下步驟：於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上，形成具有負的固定電荷之絕緣膜。
本發明之固體攝像裝置之製造方法中，包括於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上形成具有負的固定電荷之絕緣膜之步驟。藉此，於浮動擴散區域形成之空乏層之擴展寬度得到抑制，從而可製造存在於半導體表面之空乏層之面積變小、洩漏電流降低之固體攝像裝置。
本發明之電子機器包含：固體攝像裝置；光學系統，其將入射光導引至固體攝像裝置之光電二極體；及信號處理電路，其處理固體攝像裝置之輸出信號。固體攝像裝置包含上述固體攝像裝置而構成。
即，固體攝像裝置之構成為，包含：第1導電型之第1半導體區域；光電轉換部，其包含形成於第1半導體區域之由元件分離區域予以分離之區域內之第2導電型之第2半導體區域；及像素電晶體，其形成於第1半導體區域。且包 含第2導電型之浮動擴散區域，其形成於第1半導體區域之由元件分離區域分離之區域內。更包含電極，其形成於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上，且被施加所需之偏壓電壓。
或者，固體攝像裝置之構成為，包含：第1導電型之第1半導體區域；光電轉換部，其包含形成於第1半導體區域之由元件分離區域予以分離之區域內之第2導電型之第2半導體區域；及像素電晶體，其形成於第1半導體區域。且包含第2導電型之浮動擴散區域，其形成於第1半導體區域之由元件分離區域分離之區域內。更包含絕緣膜，其形成於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上，且具有負的固定電荷。
本發明之電子機器可，於固體攝像裝置中，於存在於浮動擴散區域與元件分離區域之間之第1半導體區域上，形成有被施加所需之偏壓電壓之電極、或具有負的固定電荷之絕緣膜。藉此，於浮動擴散區域形成之空乏層之擴展寬度得到抑制，因熱存在於半導體表面之空乏層之面積變小。
根據本發明之固體攝像裝置，因包含被施加所需之偏壓電壓之電極，故浮動擴散區域之空乏層中，存在於半導體表面之空乏層之面積變小。藉此，可減少浮動擴散區域之洩漏電流，且可減少像素間之洩漏電流量之差異。
根據本發明之固體攝像裝置之製造方法，因包括形成施 加有所需之偏壓電壓之電極之步驟，故可製造浮動擴散區域之洩漏電流較少、且像素間之洩漏電流量之差異較少之固體攝像裝置。
根據本發明之固體攝像裝置，因包含具有負的固定電荷之絕緣膜，故於浮動擴散區域之空乏層中，存在於半導體表面之空乏層之面積變小。藉此，可減少浮動擴散區域之洩漏電流，且可減少像素間之洩漏電流量之差異。
根據本發明之固體攝像裝置之製造方法，因包括形成具有負的固定電荷之絕緣膜之步驟，故可製造浮動擴散區域之洩漏電流較少、且像素間之洩漏電流量之差異較少之固體攝像裝置。
根據本發明之電子機器，藉由包含上述本發明之固體攝像裝置作為固體攝像裝置，可減少浮動擴散區域之洩漏電流，且可減少像素間之洩漏電流量之差異。因此，可提供一種能獲得高畫質之圖像之高品質之相機等電子機器。
以下，對用以實施發明之形態(以下稱為實施形態)進行說明。再者，說明係按以下順序進行。
1. MOS固體攝像裝置之概略構成例
2.第1實施形態(固體攝像裝置之構成例與製造方法例)
3.第2實施形態(固體攝像裝置之構成例)
4.第3實施形態(固體攝像裝置之構成例)
5.第4實施形態(固體攝像裝置之構成例)
6.第5實施形態(固體攝像裝置之構成例)
7.第6實施形態(電子機器之構成例)
<1. CMOS固體攝像裝置之概略構成例>
圖1中，圖示出應用於本發明各實施形態之MOS固體攝像裝置之一例的概略構成。如圖1所示，本例之固體攝像裝置1包含像素區域(所謂攝像區域)3與周邊電路部而構成，上述像素區域3係於半導體基板11例如矽基板上以規則的2維陣列狀排列有包含光電轉換部之複數個像素2。作為像素2，可使用包含1個光電轉換部與複數個像素電晶體之單位像素。又，作為像素2，可使用欲共有複數個光電轉換部與除轉移電晶體外之其他像素電晶體之所謂像素共有之結構。複數個像素電晶體可由轉移電晶體、重置電晶體、放大電晶體及選擇電晶體之4個電晶體、或省略選擇電晶體之3個電晶體而構成。
周邊電路部包含垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7、及控制電路8等之所謂邏輯電路而構成。
控制電路8接收輸入時脈、與指示動作模式等之資料，且輸出固體攝像裝置之內部資訊等資料。即，控制電路8中根據垂直同步信號、水平同步信號及主時鐘，生成成為垂直驅動電路4、行信號處理電路5及水平驅動電路6等之動作之基準的時脈信號及控制信號。然後，將該等信號輸入至垂直驅動電路4、行信號處理電路5及水平驅動電路6等。
垂直驅動電路4係由例如移位暫存器構成，其選擇像素 驅動配線，對所選擇之像素驅動配線供給用以驅動像素之脈衝，並以列為單位而驅動像素。即，垂直驅動電路4係以列為單位依序於垂直方向上選擇像素區域3之各像素2。然後，通過垂直信號線9，將基於成為各像素2之光電轉換元件之例如光電二極體中根據受光量所生成之信號電荷的像素信號供給至行信號處理電路5。
行信號處理電路5配置於像素2之例如每一行，對自相當於1行之像素2輸出之信號於每一像素行進行雜訊去除等之信號處理。即，行信號處理電路5進行用以去除像素2所固有之固定圖案雜訊之CDS(correlated double sampling，相關雙重取樣)、信號放大、AD轉換等信號處理。行信號處理電路5之輸出段被設置成將水平選擇開關(未圖示)與水平信號線10之間加以連接。
水平驅動電路6係由例如移位暫存器構成，依序輸出水平掃描脈衝，藉此依序選擇行信號處理電路5之各者，並自行信號處理電路5之各者使像素信號輸出至水平信號線10。
輸出電路7係對自行信號處理電路5之各者通過水平信號線10而依序供給之信號進行信號處理並輸出。例如，存在僅進行緩衝之情形，亦存在進行黑位準調整、行差異修正、各種數位信號處理等之情形。輸入輸出端子12係與外部進行信號之交換。
<2.第1實施形態>
[固體攝像裝置之構成例]
圖2~圖3中，圖示出本發明之固體攝像裝置，即CMOS固體攝像裝置之第1實施形態。圖2表示與將複數個像素排列成2維陣列狀(所謂矩陣狀)之攝像區域之單位像素相當之區域的概略俯視圖(佈局)，圖3表示圖2之A-A線上之概略剖面結構。
第1實施形態之固體攝像裝置21之構成為，於第2導電型之矽半導體基板22形成有第1導電型之半導體井區域23，且半導體井區域23中具有包含成為光電轉換部之光電二極體PD與複數個像素電晶體之像素24。將複數個像素24規則地2維陣列狀、例如矩陣狀排列而形成攝像區域。本例中，於n型之半導體基板22形成有p型之半導體井區域23，於該半導體井區域23形成有複數個像素24而形成攝像區域。
光電二極體PD係包含進行光電轉換及電荷儲存之n型半導體區域25、及於其表面側雜質濃度較n型半導體區域更高(高劑量)之暗電流抑制用之p型半導體區域26而形成。本例中，複數個像素電晶體係由轉移電晶體Tr1、重置電晶體Tr2、放大電晶體Tr3、及選擇電晶體Tr4之4個電晶體構成。
於p型半導體井區域23中，形成有用以進行像素間分離及像素內分離之元件分離區域28。本例中，作為元件分離區域28，係由STI(Shallow Trench Isolation，淺槽隔離)結構或LOCOS氧化膜等之絕緣膜形成。本例中元件分離區域28係由LOCOS氧化膜形成。以包圍該元件分離區域28之方 式於p型半導體井區域23內形成雜質濃度較p型半導體區域23更高(亦即高劑量)之p型半導體區域29。
光電二極體PD及轉移電晶體Tr1係形成於由元件分離區域28分離之區域內。其他像素電晶體即重置電晶體Tr2、放大電晶體Tr3及選擇電晶體Tr4統一自光電二極體PD分離而形成於由元件分離區域28分離之區域。
轉移電晶體Tr1係將光電二極體PD作為源極，將形成於n型半導體區域之浮動擴散區域FD作為汲極，並包含隔著閘極絕緣膜(例如矽氧化膜)31形成之轉移閘極電極32而形成。浮動擴散區域FD係以雜質濃度較包圍元件分離區域28之p型半導體區域29與p型半導體井區域23更高(亦即高劑量)而形成。浮動擴散區域FD係以n型雜質之離子注入而形成，較佳為以As離子注入而形成。
重置電晶體Tr2係將n型半導體區域34作為源極，將共有之n型半導體區域35作為汲極，並包含隔著閘極絕緣膜31形成之重置閘極電極38而形成。放大電晶體Tr3係將共有之n型半導體區域35作為汲極，將共有之n型半導體區域36作為源極，並包含隔著閘極絕緣膜31形成之放大閘極電極39而形成。選擇電晶體Tr4係將共有之n型半導體區域36作為汲極，將n型半導體區域37作為源極，並包含隔著閘極絕緣膜31形成之選擇閘極電極41而形成。各n型半導體區域34~37係於與浮動擴散區域相同之步驟而形成。各閘極電極32、38、39及41係由例如摻有雜質之多晶矽膜而形成。
如下所述，浮動擴散區域FD係經由接觸部42、43及44而電性連接於成為重置電晶體Tr2之源極之n型半導體區域34與放大閘極電極39。成為重置電晶體Tr2及放大電晶體Tr3之汲極之共有之n型半導體區域35係經由接觸部45而連接於電源VDD。成為選擇電晶體Tr4之源極之n型半導體區域37係經由接觸部46而連接於垂直信號線。
轉移電晶體Tr1之轉移閘極電極32經由接觸部47而連接於施加有轉移閘極脈衝之轉移配線。轉移電晶體Tr1藉由導通而將光電二極體FD之信號電荷轉移至浮動擴散區域FD並保持。重置電晶體Tr2之重置閘極電極38經由接觸部48而連接於施加有重置閘極脈衝之重置配線。重置電晶體Tr2藉由導通而將保持於浮動擴散區域FD中之信號電荷重置。選擇電晶體Tr4之選擇閘極電極41經由接觸部49而連接於施加有選擇閘極脈衝之選擇配線。選擇電晶體Tr4藉由導通而進行行選擇，將由放大電晶體Tr3進行電荷電壓轉換後所得之像素信號輸出至垂直信號線。
而且，本實施形態中，將浮動擴散區域FD自元件分離區域28及包圍其之p型半導體區域29分離而形成。又，夾著浮動擴散區域FD之pn接面j而形成之空乏層51係以與元件分離區域28不重疊、且空乏層51之一部分存在於半導體表面之方式而構成。圖3中，空乏層51與元件分離區域28及包圍其之p型半導體區域29不重疊，朝p型半導體井區域23側擴展之空乏層51及朝浮動擴散FD側擴展之空乏層51之一部分露出於半導體表面。
於包含閘極電極32、38、39及41、元件分離區域28上之半導體基板表面上，形成有矽氧化膜50、矽氮化膜30、及矽氧化膜40。於除閘極電極外之其他部之整個面上，形成有上述之閘極絕緣膜(例如矽氧化膜)31、矽氮化膜30、及矽氧化膜40之積層絕緣膜。進而，於半導體基板上，以隨此存在於該積層之絕緣膜上之至少浮動擴散區域FD與元件分離區域28之間的方式，形成施加所需之直流偏壓電壓之電極53。換言之，於空乏層51之一部分露出於半導體表面之區域，形成有施加所需之直流偏壓電壓之電極53。該所需之偏壓電壓被設定為半導體井區域23之與絕緣膜之界面上之多數載子濃度變高的電壓。本例中半導體井區域23為p型，因而較佳為對電極53施加於上述界面感應出多數載子即電洞之負的電壓。再者，如下所述，即便對電極53施加0V亦有效果。作為電極53，例如可由鎢(W)等之金屬膜形成，並可兼作遮光膜。本例中，於除光電二極體PD及接觸部之開口54外之整個面上形成。
於形成有光電二極體PD及複數個像素電晶體Tr1~Tr4之半導體基板23之表面側之上方，隔著層間絕緣膜55而形成有配置有複數層之配線56之多層配線層57。圖3中僅圖示出第1層之配線56。各接觸部經由導電插塞58而連接於所需之配線56。浮動擴散區域FD貫通電極53之開口54並連接於所需之配線56。又，電極53經由導電插塞58而連接於所需之配線56(參照圖3)。導電插塞58例如可隔著位障金屬59而由鎢插塞形成。配線56可於上下隔著位障金屬59而由鋁 配線形成。
進而，於多層配線層57上形成有彩色濾光片及晶載透鏡而構成目標之表面照射型之固體攝像裝置21(未圖示)。
根據第1實施形態之固體攝像裝置21，於夾著浮動擴散區域之pn接面j而形成之空乏層51之一部分露出於半導體表面之區域上，隔著絕緣膜而形成有施加負的偏壓電壓之電極53。藉此，於p型半導體井區域23之與絕緣膜之界面上感應出電洞，該界面被電洞釘紮，因此如圖4所示，於p型半導體井區域23側之半導體表面露出之空乏層之擴展寬度變小。另一方面，於成為浮動擴散區域FD之n型半導體區域側具有電子濃度減少之傾向，但由於浮動擴散區域FD即n型半導體區域之雜質濃度高於p型半導體井區域23，故露出於半導體表面之空乏層之擴展提到抑制。即，由於n型浮動擴散區域FD所生成之電子數較多，故即便於負偏壓之條件下亦可降低空乏化。因此，圖4所示之露出於半導體表面之空乏層51之寬度t1小於圖5所示之將電極53設為接地電位(0V)時之空乏層51之擴展寬度t2，從而露出於半導體表面之空乏層51之面積變小。因此，浮動擴散區域FD之洩漏電流、所謂暗電流變少，又，像素間之洩漏電流量之差異亦變少。露出於半導體表面之空乏層51之面積越小，則洩漏電流越少。
此處，施加負偏壓時所擔心的是，若上述空乏層面積變小，則必然引起浮動擴散區域FD之pn接面部之電場強度變高。然而，於浮動擴散區域FD之半導體表面，比起元件分 離區域28之端部(所謂場邊緣)，並未施加元件分離區域形成時之應力。而且亦不存在元件分離區域28之階差，上層之膜應力對半導體表面之影響較小，故製造製程中誘導之結晶缺陷亦難以產生。因此，由於缺陷產生頻度較少，故儘管電場強度增加，亦可抑制經由TAT之結晶缺陷之洩漏電流。又，露出於半導體表面之空乏層面積藉由對電極53施加之偏壓電壓而得到控制，因而像素間之露出於半導體表面之空乏層面積成為固定，像素間之洩漏電流量之差異亦得到控制。
圖6中，圖示出使對電極53施加之偏壓電壓自正(plus)偏向0V進而偏向負(minus)方向時，浮動擴散區域FD之接面洩漏電流之變化。如直線I所示，可斷定，越成為負偏壓，則接面洩漏電流越降低。又可斷定，即便為0V，浮動擴散區域FD之接面洩漏電流亦降低。特別當不存在電極53之情形時，例如若絕緣膜中含有正離子，則由圖6顯然明瞭，接面洩漏電流增加。
圖7A中，圖示出電極53下之浮動擴散區域FD及p型井區域23之最表面之載子濃度分佈對施加至電極53之偏壓電壓依存性。試樣如圖7B所示，與圖3對應之部分標註相同符號，省略重複說明。圖7A中，左側之曲線表示包圍LOCOS氧化膜之元件分離區域29之p型半導體區域29之電洞濃度(載子濃度)，右側之曲線表示浮動擴散區域FD之電子濃度(載子濃度)。電洞濃度與電子濃度之曲線間相當於空乏層。
而且，圖7A中，曲線II表示對電極53施加接地電壓(0V)時之分佈。曲線III表示對電極53施加-2V之負偏壓電壓時之分佈。曲線IV表示對電極53施加-4V之負偏壓電壓時之分佈。
當施加負偏壓電壓時，例如曲線IV所示，比起施加接地電壓時(曲線II)，於p型半導體井區域23側成為積聚狀態，表面空乏層部之電洞濃度上升。另一方面，於n型浮動擴散區域FD側雜質劑量(雜質濃度)被設定為較高，故表面空乏層部之電子濃度之減少極少而為可忽視之程度。因此，當施加負偏壓電壓時，圖7A所示之空乏層之寬度t1小於施加接地電壓時之空乏層之寬度t2，從而斷定露出於半導體表面之空乏層51之面積變小。因此，本實施形態中，浮動擴散區域FD之洩漏電流之降低效果得到證實。
另一方面，由於p型半導體井區域23之與絕緣膜之界面被電洞釘紮，故可抑制該界面之暗電流。由於雜質濃度較高的n型浮動擴散區域FD與包圍元件分離區域28之高雜質濃度之p型半導體區域29分開，故浮動擴散區域FD之pn接面之電場強度不會變高，此處之洩漏電流亦得到抑制。由於空乏層51並未與存在缺陷層之元件分離區域28疊合，故可避免洩漏電流增加。
由於在光電二極體PD上形成有矽氧化膜31、矽氮化膜30、及矽氧化膜40之積層絕緣膜，因而積層絕緣膜具有抗反射作用，可使對光電二極體PD之光入射效率提高。電極53兼作遮光膜時，無需另外配置遮光膜，從而於結構上得 以簡化。
[製造方法例1]
圖8~圖9中，圖示出第1實施形態之固體攝像裝置之製造方法例1。首先，如圖8A所示，準備n型矽半導體基板22。於該n型半導體基板22之表面經氧化處理而形成矽氧化膜，並於其上藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法而堆積矽氮化膜。其後，使用微影技術及乾式蝕刻技術選擇性去除應形成矽氮化膜之元件分離區域之區域部分，其次進行場氧化處理，形成LOCOS氧化膜之元件分離區域28。其次，於n型半導體基板22之表面，進行犧牲氧化處理而形成犧牲氧化膜59。其後，將p型雜質、例如硼(B)離子注入，進行850℃之熱處理而形成p型半導體井區域23。於形成元件分離區域28之前或之後，形成包圍元件分離區域28之p型半導體區域29。
其次，如圖8B所示，去除犧牲氧化膜59，重新形成閘極絕緣膜31。閘極絕緣膜31係可由例如熱氧化之矽氧化膜而形成。於應形成像素電晶體之區域之閘極絕緣膜31上堆積摻雜有p型雜質之多晶矽膜，使用微影技術及乾式蝕刻技術進行圖案化，形成p型摻雜多晶矽膜之像素電晶體之閘極電極。此時，活性區域上之閘極電極31殘留。即，形成轉移閘極電極32、重置閘極電極38、放大閘極電極39及選擇閘極電極41。
其次，使用阻劑遮罩61，藉由離子注入法形成n型半導體區域25及其表面之p型半導體區域26，而形成光電二極 體PD。n型半導體區域25係將n型雜質、例如砷(As)進行離子注入而形成。p型半導體區域26係於表面附近將p型雜質、例如硼(B)進行離子注入而形成。
其次，如圖8C所示，隔著阻劑遮罩62而形成成為包含浮動擴散區域FD之像素電晶體之源極、汲極的n型半導體區域34、35、36及37。浮動擴散區域FD及各n型半導體區域34~37較佳為藉由砷(As)之離子注入而形成。由於砷(As)之擴散係數較小，n型半導體區域與p型半導體井區域之邊界之雜質濃度陡峭故而較佳。
浮動擴散區域FD係以自其pn接面擴展之空乏層與元件分離區域28之其他部分不疊合之方式佈局。即，自元件分離區域28及包圍其之p型半導體區域29分開所需之距離而形成。
包圍元件分離區域28之p型半導體區域29係較p型半導體井區域更高之雜質濃度而形成。浮動擴散區域FD係以較p型半導體區域29及p型半導井區域23之雜質濃度更高之雜質濃度而形成。浮動擴散區域FD之雜質濃度較理想的是滿足以下條件。該濃度為即便於對上述電流53施加負偏壓電壓時，亦不會對表面所感應之電洞濃度造成影響，且空乏層之擴展寬度得到抑制之濃度。該濃度為對浮動擴散區域之pn接面所施加之電場強得到抑制，且接面洩漏電流得到抑制之濃度。該濃度為可充分取得浮動擴散區域FD之接點之濃度。
作為p型半導體井區域23之雜質濃度(劑量換算)，可為 1×1012~1×1013/cm2左右。作為包圍元件分離區域之p型半導體區域29之雜質濃度(劑量換算)，可為1×1013~1×1014/cm2左右。
雖未圖示，但作為攝像區域、成為周邊電路中之n通道MOS電晶體、p通道MOS電晶體之源極、汲極的n型半導體區域及p型半導體區域，形成有LDD(Lightly Doped Drain，輕摻雜汲極)結構之高濃度區域及低濃度區域。
其次，如圖9D所示，於包含閘極電極32及閘極電極38、39、41(未圖示)上之整個面上，將矽氧化膜50、矽氮化膜30及矽氧化膜40之積層絕緣膜成膜。作為矽氧化膜50、40，可使用例如TEOS(tetraethoxysilane，四乙氧矽烷)膜。進而，於其上堆積成為電極53之例如鎢(W)等之高熔點金屬、其他金屬等之金屬膜53A。於要求遮光性之固體攝像裝置中，該金屬膜53A具有作為遮光膜之功能。矽氧化膜50、矽氮化膜30及矽氧化膜40之積層絕緣膜係作為抗反射膜而發揮功能。該積層絕緣膜之總計膜厚可為10nm~250nm左右。
其次，如圖9E所示，對金屬膜53A進行圖案化加工。以於與光電二極體PD、閘極電極之接觸部、成為源極、汲極之n型半導體區域之接觸部對應之區域形成開口之方式進行圖案化加工。金屬膜53A特別以跨及浮動擴散區域FD與p型半導體井區域23、且露出於半導體表面之空乏層完全被覆之方式而圖案化，形成電極53。
其次，如圖9F所示，堆積層間絕緣膜55，以 CMP(Chemical Mechanical Polishing，化學機械研磨)法對層間絕緣膜55進行平坦化處理。其後，形成接觸用之開口。然後，於開口內面濺鍍鈦(Ti)等之高熔點金屬或TiN等位障金屬59，以將鎢(W)埋入至上述開口內之方式藉由CVD法而堆積。其次，對鎢(W)進行回蝕或進行CMP研磨而形成接觸用之導電插塞58。
其次，於層間絕緣膜55上依序堆積TiN等之位障金屬59、鋁、位障金屬59，並圖案化而形成鋁之配線56。反覆執行該步驟，形成複數層之配線56，形成多層配線層。
其次，雖未圖示，但於多層配線層上隔著平坦化膜而依序形成彩色濾光片及晶載透鏡而獲得目標固體攝像裝置21。
[製造方法例2]
圖10中，圖示出第1實施形態之固體攝像裝置之製造方法例2。本實施形態係使用STI結構之元件分離區域作為元件分離區域28之情形。
如圖10A所示，於n型矽半導體基板22上形成p型半導體井區域23，其次，於應形成元件分離區域之區域形成所需深度之槽61。於槽61之內壁面形成矽氧化膜62之後，通過槽61內而對p型半導體井區域23選擇性地將p型雜質、例如硼(B)進行離子注入，並以包圍槽61之方式於槽61之界面形成p型半導體區域29。於p型半導體井區域23之表面形成犧牲氧化膜59。
其次，如圖10B所示，於槽61內埋入矽氧化膜63，形成 STI結構之元件分離區域28。其後，經過與上述圖8B~圖9F所示相同之步驟。浮動擴散區域FD係以與p型半導體區域29不疊合之方式分開而形成。p型半導體區域29亦可於形成STI結構之元件分離區域28之後形成。其他步驟及各步驟中之形成條件與上述製造方法例1相同，故省略詳細說明。
根據本實施形態之製造方法例1、2，可製造浮動擴散區域之洩漏電流較少、且像素間之洩漏電流量差異較少的第1實施形態之固體攝像裝置21。
<3.第2實施形態>
[固體攝像裝置之構成例]
圖11中，圖示出本發明之固體攝像裝置、即CMOS固體攝像裝置之第2實施形態。本實施形態係應用於進行全域快門動作之固體攝像裝置之情形。第2實施形態之固體攝像裝置71之基本構成與上述第1實施形態之固體攝像裝置21相同。因此，圖11中，對於與圖3對應之部分標註相同符號，省略重複說明。
本實施形態之固體攝像裝置71之構成為，尤其將來自光電二極體PD之信號電荷對各像素之浮動擴散區域FD同時進行所有像素轉移，並將信號電荷於浮動擴散區域FD中保持所需之期間。即，固體攝像裝置71之構成為，將儲存於所有像素之光電二極體PD中之信號電荷同時轉移至對應的浮動擴散區域FD，並保持於其中，然後，將每一行像素之信號電荷依序進行電荷電壓轉換並輸出。亦即，浮動擴散 區域FD係作為具有記憶體功能之電荷保持部而構成。
圖12中，圖示出固體攝像裝置71之驅動時序圖。首先，為重置光電二極體PD，使所有像素之轉移電晶體Tr1及重置電晶體Tr2導通，重置光電二極體PD之電荷。即，將圖12所示之轉移閘極脈衝TGi、TGi+1供給至轉移閘極電極，將重置閘極脈衝RSTi、RSTi+1供給至重置閘極電極。其後，開始曝光並將電荷儲存於光電二極體PD中。
其次，自光電二極體PD向浮動擴散區域FD轉移信號電荷，但於此之前使所有像素之浮動擴散區域FD重置。即，供給重置閘極脈衝RSTi、RSTi+1並使重置電晶體Tr2導通而將浮動擴散區域FD重置。期間A為所有像素共同之曝光期間。
電極53始終為被施加負偏壓電壓之狀態。惟電極53僅於自光電二極體PD向浮動擴散區域FD轉移信號電荷之時，為使電荷轉移確實有效，而被施加接地電壓或正的偏壓電壓Vw。於信號電荷之轉移完成後，電極53之電壓Vw亦與轉移閘極電壓TGi、TGi+1同時返回至負偏壓之狀態，於浮動擴散區域FD之電荷保持狀態下使電極53成為負偏壓狀態。即，轉移閘極電極TGi、TGi+1亦成為負偏壓狀態。期間Bi為第i列之電荷保持期間，期間Bi+1為第i+1列之電荷保持期間。
保持於浮動擴散區域FD之信號電荷對選擇閘極電極施加選擇閘極脈衝SELi、SELi+1，使選擇電晶體Tr4導通，逐列讀取像素。該情形時，對於浮動擴散區域FD之電荷保 持期間而言，比起第i列，第i+1列延長相當於第1列讀取期間所保持之量，因此，越為後段之列之讀取，電荷保持期間越長。電荷保持期間之浮動擴散區域FD之電位VFD較佳為理想性地不發生變化，但實際上，如虛線所示，越經過保持期間，越會因洩漏電流之增加而導致電位下降。
再者，圖12中，D期間為浮動擴散區域FD中儲存有電荷之狀態之期間，P期間為浮動擴散區域FD中無電荷之狀態之期間。
根據第2實施形態之固體攝像裝置71，可減少該浮動擴散區域FD中之保持期間中之洩漏電流，且可減少像素間之洩漏電流量之差異。除此之外，發揮與第1實施形態所說明為相同之效果。
<4.第3實施形態>
[固體攝像裝置之構成例]
圖13中，圖示出本發明之固體攝像裝置、即CMOS固體攝像裝置之第3實施形態。本實施形態係應用於執行全域快門動作之固體攝像裝置之其他例之情形。第3實施形態之固體攝像裝置73係於光電二極體PD與浮動擴散區域FD之間，設置有暫時保持光電二極體PD之信號電荷之電荷保持部(所謂記憶體部)74而構成。電荷保持部74係以與光電二極體PD鄰接之方式，形成為包含形成於p型半導體井區域23上之n型半導體區域75、及於其上隔著閘極絕緣膜31而形成之閘極電極76。n型半導體區域75可由例如與成為浮動擴散區域FD之n型半導體區域相同之步驟而形成。於 電荷保持部74與浮動擴散區域FD之間之p型半導體井區域23之表面上，隔著閘極絕緣膜31而形成有轉移閘極電極32。電極53亦以被覆電荷保持部之閘極電極76及轉移閘極電極32上之方式而形成。
其他構成與上述第1實施形態之固體攝像裝置21為相同，故於圖13中，對於與圖3對應之部分標註相同符號，省略重複說明。
第3實施形態之固體攝像裝置73之製造方法可由與上述第1實施形態之製造方法例1、2相同之步驟而製造。此時，電荷保持部74之n型半導體區域75係由與浮動擴散區域FD及成為其他源極、汲極之n半導體區域相同之步驟而形成，電荷保持部74之閘極電極76係由與像素電晶體之閘極電極相同之步驟而形成。
第3實施形態之固體攝像裝置73中，所有像素經過相同之曝光期間後，將讀取閘極脈衝施加至電荷保持部74之閘極電極76，所有像素之光電二極體PD之信號電荷暫時被讀取並保持於電荷保持部74之n型半導體區域75。其後，如通常般，對轉移閘極電極施加轉移閘極脈衝，對每一列像素將保持於電荷保持部74中之信號電荷轉移至浮動擴散區域FD，選擇電晶體導通並進行像素信號之讀取。時序圖中，除轉移閘極脈衝之時序，且除將施加至電荷保持部74之閘極電極76上之讀取閘極脈衝替換為圖12之轉移閘極脈衝外，與圖12之時序圖為相同。
根據第3實施形態之固體攝像裝置73，藉由對電極53施 加負的偏壓電壓而可減少浮動擴散區域FD之洩漏電流，又可減少像素間之洩漏電流量。電荷保持部74之洩漏電流係受到閘極電極76之偏壓電壓控制。除此之外，發揮與第1實施形態所說明為相同之效果。
<5.第4實施形態>
[固體攝像裝置之構成例]
圖14中，圖示出本發明之固體攝像裝置、即CMOS固體攝像裝置之第4實施形態。本實施形態之固體攝像裝置78之構成為，省略上述施加負的偏壓電壓之電極53，取而代之以被覆光電二極體PD、浮動擴散區域FD之方式，於整個面上形成具有負的固定電荷之絕緣膜79。於該絕緣膜79上依序形成有矽氮化膜30及矽氧化膜40。具有負的固定電荷之絕緣膜79只要為於p型半導體井區域23之表面形成有使上述電洞濃度上升之電洞積聚(accumulation)狀態之膜厚即可，例如形成為3nm~100nm左右之膜厚。
具有負的固定電荷之絕緣膜79可使用例如二氧化鉿(HfO2)、三氧化二鋁(Al2O3)、五氧化二鉭(Ta2O5)、三氧化二鑭(La2O3)或三氧化二釔(Y2O3)等之膜。除此之外，上述絕緣膜79亦可使用Zn、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Ti等之氧化膜。具有負的固定電荷之絕緣膜79之成膜方法可用例如電子層蒸鍍(ALD：Atomic Layer Deposition，原子層沈積)法、MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)法。
其他構成與上述第1實施形態之固體攝像裝置21為相同，故於圖14中，對於與圖3對應之部分標註相同符號，省略重複說明。
第4實施形態之固體攝像裝置78之製造方法中，與圖8A~圖8C之步驟為止為相同。其次，於整個面上積層具有負的固定電荷之緣膜79、氮化膜30及矽氧化膜40。其後，形成層間絕緣膜、導電插塞、及配線，藉由該反覆而形成多層配線層，並隔著平坦化膜而形成彩色濾光片及晶載透鏡，獲得固體攝像裝置78。
根據第4實施形態之固體攝像裝置78，藉由具有負的固定電荷之絕緣膜79而使p型半導體井區域23之表面之電洞濃度上升，該表面成為電洞釘紮狀態。對浮動擴散區域FD之n型半導體區域表面而言，即便電子濃度降低，該n型半導體區域之雜質濃度亦高於p型半導體井區域23，故n型半導體區域側之空乏化得到抑制。作為結果，可實現與對上述電極53賦予負偏壓電壓之條件下相同之狀態，可減少浮動擴散區域FD之洩漏電流(暗電流)。又，可減少像素間之洩漏電流量之差異。
第4實施形態之形成具有負的固定電荷之絕緣膜79之構成亦可應用於上述可執行全域快門動作之圖11、圖13之構成。
<6.第5實施形態>
[固體攝像裝置之構成例]
圖15中，圖示出本發明之固體攝像裝置、即CMOS固體 攝像裝置之第5實施形態。本實施形態之固體攝像裝置81之構成為，將具有負的固定電荷之絕緣膜79隔著層間絕緣膜82而同樣地形成於矽氧化膜50、矽氮化膜30及矽氧化膜40之積層絕緣膜上。其他構成與第4實施形態為相同，故於圖15中，對於與圖14對應之部分標註相同符號，省略重複說明。
第5實施形態之固體攝像裝置81之製造方法中，具有負的固定電荷之絕緣膜79之形成步驟較第4實施形態中之形成步驟更後，僅此點外，與第4實施形態之固體攝像裝置78之製造方法實質上無變化。
根據第5實施形態之固體攝像裝置81，替代賦予負偏壓電壓之電極53而形成具有負的固定電荷之絕緣膜79，因而具有與第4實施形態中所說明為相同之作用，可減少浮動擴散區域FD之洩漏電流(暗電流)。又，可減少像素間之洩漏電流量之差異。
第5實施形態之形成具有負的固定電荷之絕緣膜79之構成亦可應用於可執行上述全域快門動作之圖11、圖13之構成。
上述實施形態之固體攝像裝置之像素可使用包含1個光電二極體與複數個像素電晶體、例如4個電晶體、3個電晶體之單位像素(非共有類型)。或者可使用使複數個光電二極體共有1個浮動擴散FD、1個像素電晶體部之共有之像素(共有類型)。
上述實施形態之固體攝像裝置中，係將信號電荷作為電 子，將第1導電型設為p型，並將第2導電型設為n型而構成，但亦可應用於將信號電荷作為正(電洞)的固體攝像裝置。該2個導電型中，n型成為第1導電型。
<7.第6實施形態>
[電子機器之構成例]
上述本發明之固體攝像裝置可應用於例如包含數位相機或攝像機等之相機系統、具有攝像功能之行動電話、或者具有攝像功能之其他機器等電子機器。
圖16中，圖示出應用於相機之第6實施形態作為本發明之電子機器之一例。本實施形態之相機係以可進行靜態影像或動畫攝影之攝像機為例者。本實施形態之相機91亦包含：固體攝像裝置92；光學系統93，其將入射光導引至固體攝像裝置92之光電二極體PD；及快門裝置94。相機91更包含：驅動固體攝像裝置92之驅動電路95、及處理固體攝像裝置92之輸出信號之信號處理電路96。
固體攝像裝置92使用上述各實施形態之固體攝像裝置之任一者。光學系統(光學透鏡)93使來自被攝體之像光(入射光)於固體攝像裝置92之攝像面上成像。藉此，於固體攝像裝置92內，於固定期間儲存有信號電荷。光學系統93亦可為由複數個光學透鏡構成之光學透鏡系統。快門裝置94控制朝向固體攝像裝置92之光照射期間及遮光期間。驅動電路95供給控制固體攝像裝置92之轉移動作及快門裝置94之快門動作的驅動信號。藉由自驅動電路95供給之驅動信號(時序信號)而進行固體攝像裝置92之信號轉移。信號處 理電路96進行各種信號處理。經信號處理後之影像信號被儲存於記憶體等之記憶媒體中，或者被輸出至監控器。
根據第6實施形態之相機等之電子機器，於固體攝像裝置92中，浮動擴散區域之洩漏電流(暗電流)變少，像素間之洩漏電流量之差異亦變少，從而可獲得高畫質之圖像。因此，可提供一種高品質之相機等之電子機器。
1‧‧‧固體攝像裝置
2、24‧‧‧像素
3‧‧‧像素區域
4‧‧‧垂直驅動電路
5‧‧‧行信號處理電路
6‧‧‧水平驅動電路
7‧‧‧輸出電路
8‧‧‧控制電路
9‧‧‧垂直信號線
10‧‧‧水平信號線
11‧‧‧基板
12‧‧‧輸入輸出端子
21、73、78、81、92‧‧‧固體攝像裝置
22、301、411、2201‧‧‧n型半導體基板
23‧‧‧半導體井區域
24‧‧‧像素
25、34~37、75、415‧‧‧n型半導體區域
26、29、422‧‧‧p型半導體區域
28、413、2204‧‧‧元件分離區域
30‧‧‧矽氮化膜
31、416、2207‧‧‧閘極絕緣膜
32、38、39、41、76、2206‧‧‧閘極電極
34~37‧‧‧n型半導體區域
40、50‧‧‧矽氧化膜
42~49‧‧‧接觸部
51、2208‧‧‧空乏層
53‧‧‧電極
53A‧‧‧金屬膜
54‧‧‧開口
55‧‧‧層間絕緣膜
56‧‧‧配線
57‧‧‧配線層
58‧‧‧導電插塞
59‧‧‧犧牲氧化膜/位障金屬
61‧‧‧阻劑遮罩/槽
62‧‧‧阻劑遮罩/矽氧化膜
74‧‧‧電荷保持部
79‧‧‧絕緣膜
82、314‧‧‧層間絕緣膜
91‧‧‧相機
93‧‧‧光學系統
94‧‧‧快門裝置
95‧‧‧驅動電路
96‧‧‧信號處理電路
302、308、412、2202‧‧‧p型井區域
303‧‧‧光電轉換區域
304‧‧‧n型轉移通道區域
305‧‧‧p型讀取區域
306‧‧‧p型通道阻絕區域
311‧‧‧轉移電極
315‧‧‧導電性遮光膜
318‧‧‧平坦化膜
319‧‧‧彩色濾光片層
320‧‧‧晶載微透鏡
321‧‧‧透明導電膜
329‧‧‧p型儲存區域
414、PD‧‧‧光電二極體
421‧‧‧讀取電晶體
423‧‧‧阻劑遮罩
2203‧‧‧p型通道阻絕層
2205、FD‧‧‧浮動擴散區域
b、c‧‧‧區域
d1、d2、t1、t2‧‧‧寬度
圖1係表示應用於本發明各實施形態之固體攝像裝置之一例的概略構成圖。
圖2係表示本發明之固體攝像裝置之第1實施形態之要部的概略俯視圖。
圖3係圖2之A-A線上之概略剖面圖。
圖4係用於第1實施形態之說明之剖面圖。
圖5係用於第1實施形態之說明之比較剖面圖。
圖6係表示用於第1實施形態之說明之直流偏壓電壓與浮動擴散區域FD之洩漏電流之關係的圖表。
圖7之A、B係表示載子濃度分佈對偏壓電壓依存性之圖表及試樣剖面圖。
圖8之A~C係表示第1實施形態之固體攝像裝置之製造方法例1的製造步驟圖(其1)。
圖9之D~F係表示第1實施形態之固體攝像裝置之製造方法例1的製造步驟圖(其1)。
圖10之A~B係表示第1實施形態之固體攝像裝置之製造方法例2的製造步驟圖。
圖11係表示本發明之固體攝像裝置之第2實施形態之要部的概略剖面圖。
圖12係第2實施形態之固體攝像裝置之驅動之時序圖。
圖13係表示本發明之固體攝像裝置之第3實施形態之要部的概略剖面圖。
圖14係表示本發明之固體攝像裝置之第4實施形態之要部的概略剖面圖。
圖15係表示本發明之固體攝像裝置之第5實施形態之要部的概略剖面圖。
圖16係本發明第6實施形態之電子機器之概略構成圖。
圖17係表示先前之CCD固體攝像裝置之一例之要部的剖面圖。
圖18係表示先前之CMOS固體攝像裝置之一例之要部的剖面圖。
圖19之A、B係表示先前之CMOS固體攝像裝置之其他例之要部的剖面圖。
21‧‧‧固體攝像裝置
24‧‧‧像素
32、38、39、41‧‧‧閘極電極
34~37‧‧‧n型半導體區域
42~48‧‧‧接觸部
54‧‧‧開口
FD‧‧‧浮動擴散區域
PD‧‧‧光電二極體

Claims (18)

  1. 一種固體攝像裝置，其包含：第1導電型之第1半導體區域；元件分離區域，其於上述第1半導體區域中定義像素區域；光電轉換部，其於上述第1半導體區域之上述像素區域內，具有第2導電型之第2半導體區域；上述第1導電型之第3半導體區域，其位於上述第1半導體區域，且將上述第1半導體區域之其他部分與上述元件分離區域分離，上述第3半導體區域具有與上述第1半導體區域不同之雜質濃度，上述第3半導體區域與上述第2半導體區域在俯視上不重疊；像素電晶體，其位於上述第1半導體區域；第2導電型之浮動擴散區域，其位於上述第1半導體區域之上述像素區域內；及電極，其位於上述第1半導體區域上，在俯視上，上述電極具有一部分位於上述浮動擴散區域與上述元件分離區域之間。
  2. 如請求項1之固體攝像裝置，其中上述元件分離區域包含絕緣膜；上述第1導電型之上述第3半導體區域之雜質濃度較上述第1半導體區域高；及上述浮動擴散區域其雜質濃度較上述第1及第2半導體區域高，且與上述第2半導體區域有間隔地分開。
  3. 如請求項1之固體攝像裝置，其中當偏壓電壓施加至上述電極時，上述電極為可操作的以提高上述第1半導體區域與絕緣膜之界面上之多數載子濃度。
  4. 如請求項3之固體攝像裝置，其中上述第1半導體區域為p型；及施加至上述電極之偏壓電壓為0V或負電壓。
  5. 如請求項1之固體攝像裝置，其中上述浮動擴散區域為n型；及上述浮動擴散區域之雜質含有砷(As)。
  6. 如請求項1之固體攝像裝置，其中上述電極具有遮光性。
  7. 如請求項1之固體攝像裝置，其包含攝像區域，該攝像區域係將複數個同樣構成之像素排列成2維陣列狀。
  8. 如請求項1之固體攝像裝置，其包含空乏層，該空乏層係夾著上述浮動擴散區域之pn接面而形成，其一部分存在於上述電極正下方之半導體表面，且與上述元件分離區域不接觸。
  9. 如請求項1之固體攝像裝置，其中上述電極覆蓋上述第3半導體區域之至少一部分。
  10. 一種固體攝像裝置之製造方法，其包括以下步驟：於半導體基板上，形成第1導電型之第1半導體區域及元件分離區域，上述元件分離區域於上述第1半導體區域中定義像素區域； 於上述第1半導體區域之上述像素區域內，形成具有第2導電型之第2半導體區域之光電轉換部；及於上述第1半導體區域之上述像素區域內，形成上述第2導電型之浮動擴散區域；於上述第1半導體區域上形成具有閘極電極之像素電晶體；及形成被施加所需之偏壓電壓之電極，上述電極具有一部分設置於上述浮動擴散區域與上述元件分離區域之間之上述第1半導體區域上；且上述第1導電型之第3半導體區域位於上述第1半導體區域，且將上述第1半導體區域之其他部分與上述元件分離區域分離，上述第3半導體區域具有高於上述第1半導體區域之雜質濃度，上述第3半導體區域與上述第2半導體區域在俯視上不重疊。
  11. 一種固體攝像裝置，其包含：第1導電型之第1半導體區域；元件分離區域，其於上述第1半導體區域中定義像素區域；光電轉換部，其於上述第1半導體區域之上述像素區域內，具有第2導電型之第2半導體區域；上述第1導電型之第3半導體區域，其位於上述第1半導體區域，且將上述第1半導體區域之其他部分與上述元件分離區域分離，上述第3半導體區域具有與上述第1半導體區域不同之雜質濃度，上述第3半導體區域與上 述第2半導體區域在俯視上不重疊；像素電晶體，其位於上述第1半導體區域；第2導電型之浮動擴散區域，其位於上述第1半導體區域之上述像素區域內；及絕緣膜，其具有負的固定電荷位於上述第1半導體區域上，上述絕緣膜具有一部分位於上述浮動擴散區域與上述元件分離區域之間。
  12. 如請求項11之固體攝像裝置，其中上述元件分離區域包含絕緣膜；上述第1導電型之第3半導體區域之雜質濃度較上述第1半導體區域高；及上述浮動擴散區域其雜質濃度較上述第1及第2半導體區域高，且與上述第2半導體區域有間隔地分開。
  13. 如請求項11之固體攝像裝置，其中上述浮動擴散區域為n型；及上述浮動擴散區域之雜質含有砷(As)。
  14. 如請求項11之固體攝像裝置，其包含攝像區域，該攝像區域係將複數個同樣構成之像素排列成2維陣列狀。
  15. 如請求項11之固體攝像裝置，其包含空乏層，該空乏層係夾著上述浮動擴散區域之pn接面而形成，其一部分存在於上述具有負的固定電荷之絕緣膜正下方之半導體表面，且與上述元件分離區域不接觸。
  16. 一種固體攝像裝置之製造方法，其包括以下步驟：於半導體基板上，形成第1導電型之第1半導體區域及 元件分離區域，上述元件分離區域於第1半導體區域中定義像素區域；於上述第1半導體區域之上述像素區域內，形成具有第2導電型之第2半導體區域之光電轉換部；及於上述第1半導體區域之上述像素區域內，形成上述區域內之第2導電型之浮動擴散區域；於上述第1半導體區域形成具有閘極電極之像素電晶體；及於存在於上述浮動擴散區域與上述元件分離區域之間之上述第1半導體區域上，形成具有負的固定電荷之絕緣膜；且上述第1導電型之第3半導體區域形成於上述第1半導體區域，且將上述第1半導體區域之其他部分與上述元件分離區域分離，上述第3半導體區域具有高於上述第1半導體區域之雜質濃度，上述第3半導體區域與上述第2半導體區域在俯視上不重疊。
  17. 一種電子機器，其包含：固體攝像裝置；光學系統，其將入射光導引至上述固體攝像裝置；及信號處理電路，其處理上述固體攝像裝置之輸出信號；且上述固體攝像裝置包含：第1導電型之第1半導體區域；元件分離區域，其於上述第1半導體區域中定義像 素區域；光電轉換部，其於上述第1半導體區域之上述像素區域內，具有第2導電型之第2半導體區域；上述第1導電型之第3半導體區域，其位於上述第1半導體區域，且將上述第1半導體區域之其他部分與上述元件分離區域分離，上述第3半導體區域具有與上述第1半導體區域不同之雜質濃度，上述第3半導體區域與上述第2半導體區域在俯視上不重疊；像素電晶體，其位於上述第1半導體區域；第2導電型之浮動擴散區域，其位於上述第1半導體區域之上述像素區域內；及電極，其位於上述第1半導體區域上，上述電極具有一部分位於上述浮動擴散區域與上述元件分離區域之間。
  18. 一種電子機器，其包含：固體攝像裝置；光學系統，其將入射光導引至上述固體攝像裝置；及信號處理電路，其處理上述固體攝像裝置之輸出信號；且上述固體攝像裝置包含：第1導電型之第1半導體區域；元件分離區域，其於上述第1半導體區域中定義像素區域；光電轉換部，其於上述第1半導體區域之上述像素 區域內，具有第2導電型之第2半導體區域；上述第1導電型之第3半導體區域，其位於上述第1半導體區域，且將上述第1半導體區域之其他部分與上述元件分離區域分離，上述第3半導體區域具有與上述第1半導體區域不同之雜質濃度，上述第3半導體區域與上述第2半導體區域在俯視上不重疊；像素電晶體，其位於上述第1半導體區域；第2導電型之浮動擴散區域，其位於上述第1半導體區域之上述像素區域內；及絕緣膜，其具有負的固定電荷位於上述第1半導體區域上，上述絕緣膜具有一部分位於上述浮動擴散區域與上述元件分離區域之間。
TW100109467A 2010-03-31 2011-03-18 Solid-state imaging devices and electronic machines TWI497701B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010082772A JP5651982B2 (ja) 2010-03-31 2010-03-31 固体撮像装置、固体撮像装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
TW201203529A TW201203529A (en) 2012-01-16
TWI497701B true TWI497701B (zh) 2015-08-21

Family

ID=44697177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109467A TWI497701B (zh) 2010-03-31 2011-03-18 Solid-state imaging devices and electronic machines

Country Status (5)

Country Link
US (3) US8947573B2 (zh)
JP (1) JP5651982B2 (zh)
KR (1) KR101683309B1 (zh)
CN (1) CN102208427B (zh)
TW (1) TWI497701B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5812692B2 (ja) * 2011-05-27 2015-11-17 キヤノン株式会社 固体撮像装置の製造方法
JP6095258B2 (ja) 2011-05-27 2017-03-15 キヤノン株式会社 固体撮像装置、及び固体撮像装置を用いた撮像システム
TWI548073B (zh) * 2011-12-14 2016-09-01 Sony Corp Solid-state imaging devices and electronic equipment
JP5985269B2 (ja) * 2012-06-26 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6010425B2 (ja) * 2012-10-26 2016-10-19 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
CN107359172B (zh) * 2013-01-16 2021-01-19 索尼半导体解决方案公司 摄像装置
JP6037878B2 (ja) * 2013-02-13 2016-12-07 オリンパス株式会社 撮像装置
WO2014171316A1 (ja) * 2013-04-18 2014-10-23 オリンパスメディカルシステムズ株式会社 撮像素子、撮像装置および内視鏡システム
JP2015032717A (ja) * 2013-08-02 2015-02-16 株式会社東芝 固体撮像装置およびカメラモジュール
JP6079502B2 (ja) 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
US9749553B2 (en) * 2013-08-23 2017-08-29 Semiconductor Components Industries, Llc Imaging systems with stacked image sensors
JP6265709B2 (ja) 2013-11-27 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN104735368B (zh) * 2013-12-19 2018-08-14 比亚迪股份有限公司 Cmos传感器及其图像中黑电平的调整方法和装置
JP2015177034A (ja) * 2014-03-14 2015-10-05 キヤノン株式会社 固体撮像装置、その製造方法、及びカメラ
JP6294721B2 (ja) * 2014-03-25 2018-03-14 エイブリック株式会社 イメージセンサ
USD794050S1 (en) * 2014-08-19 2017-08-08 Fujifilm Corporation Display screen for digital camera with transitional graphical user interface
JP6650668B2 (ja) * 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置
WO2016194653A1 (ja) * 2015-06-05 2016-12-08 ソニー株式会社 撮像素子、電子機器、並びに、製造装置および方法
US10896923B2 (en) * 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10332921B2 (en) 2015-10-09 2019-06-25 Sony Semiconductor Solutions Corporation Solid-state image sensing device and method for manufacturing the same, and electronic device
JP2017085065A (ja) * 2015-10-30 2017-05-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6816014B2 (ja) * 2015-11-18 2021-01-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法、および電子機器
KR102466904B1 (ko) * 2016-01-12 2022-11-15 삼성전자주식회사 씨모스 이미지 센서
JP2017143189A (ja) * 2016-02-10 2017-08-17 ルネサスエレクトロニクス株式会社 固体撮像素子
KR102499854B1 (ko) * 2016-02-25 2023-02-13 주식회사 디비하이텍 격리 구조물 및 이를 포함하는 이미지 센서
JP2017152669A (ja) 2016-02-25 2017-08-31 パナソニックＩｐマネジメント株式会社 撮像装置
EP3425900B1 (en) * 2016-02-29 2023-08-30 Sony Group Corporation Solid-state imaging element
GB2558714B (en) 2016-10-28 2020-04-08 Canon Kk Photoelectric conversion apparatus and image pickup system
CN108206194B (zh) * 2016-12-20 2020-08-25 中芯国际集成电路制造(上海)有限公司 图像传感器及其制造方法
JP2019024075A (ja) * 2017-07-24 2019-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
JP6978893B2 (ja) * 2017-10-27 2021-12-08 キヤノン株式会社 光電変換装置、その製造方法及び機器
CN110970453B (zh) * 2018-10-01 2024-10-08 松下知识产权经营株式会社 摄像装置
WO2021009978A1 (ja) * 2019-07-12 2021-01-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2021090110A1 (ja) 2019-11-07 2021-05-14 株式会社半導体エネルギー研究所 撮像装置、その動作方法および電子機器
CN110797368A (zh) * 2019-12-10 2020-02-14 上海微阱电子科技有限公司 图像传感器单元及其制备方法
KR102704197B1 (ko) * 2019-12-12 2024-09-09 에스케이하이닉스 주식회사 이미지 센싱 장치
CN111933651B (zh) * 2020-08-13 2024-01-30 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法
JP2022112240A (ja) * 2021-01-21 2022-08-02 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138646B2 (en) * 2002-07-15 2006-11-21 Matsushita Electric Works, Ltd. Light receiving device with controllable sensitivity and spatial information detecting apparatus with charge discarding device using the same
US7145128B2 (en) * 2004-11-12 2006-12-05 Kabushiki Kaisha Toshiba Light receiving device for optical encoder, and optical encoder, including first and second photodiodes arranged in perpendicular directions and irradiated through openings of a light shielding layer
US7622758B2 (en) * 2006-05-04 2009-11-24 Jaroslav Hynecek CMOS image sensor with improved performance incorporating pixels with burst reset operation
JP2010040594A (ja) * 2008-07-31 2010-02-18 National Univ Corp Shizuoka Univ 高速電荷転送フォトダイオード、ロックインピクセル及び固体撮像装置
US20100073541A1 (en) * 2006-11-30 2010-03-25 National University Corporation Shizuoka Univ. Semiconductor range-finding element and solid-state imaging device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04247235A (ja) 1991-01-31 1992-09-03 Chuichi Hirayama β２−ミクログロブリン用吸着剤
JP4449106B2 (ja) 1999-07-14 2010-04-14 ソニー株式会社 Ｍｏｓ型固体撮像装置及びその製造方法
JP3624140B2 (ja) * 1999-08-05 2005-03-02 キヤノン株式会社 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
JP4247235B2 (ja) 2001-05-16 2009-04-02 パナソニック株式会社 固体撮像装置およびその駆動方法
US6809359B2 (en) 2001-05-16 2004-10-26 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device, method for manufacturing the same, and method for driving the same
JP4132961B2 (ja) 2002-05-16 2008-08-13 富士フイルム株式会社 固体撮像素子の製造方法
JP4165250B2 (ja) * 2003-02-21 2008-10-15 セイコーエプソン株式会社 固体撮像装置
JP4514188B2 (ja) * 2003-11-10 2010-07-28 キヤノン株式会社 光電変換装置及び撮像装置
US7898010B2 (en) * 2004-07-01 2011-03-01 Micron Technology, Inc. Transparent conductor based pinned photodiode
JP4595464B2 (ja) * 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
JP4892836B2 (ja) * 2005-02-01 2012-03-07 ソニー株式会社 半導体装置とその製造方法、並びに固体撮像素子とその製造方法
JP4313789B2 (ja) * 2005-07-29 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体撮像装置およびその製造方法
JP4242880B2 (ja) * 2006-05-17 2009-03-25 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその動作方法
JP2009038309A (ja) * 2007-08-03 2009-02-19 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP5328224B2 (ja) * 2008-05-01 2013-10-30 キヤノン株式会社 固体撮像装置
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
JP2010193421A (ja) * 2009-01-26 2010-09-02 Fujifilm Corp 固体撮像素子、内視鏡装置、及び固体撮像素子の駆動方法
JP5402040B2 (ja) * 2009-02-06 2014-01-29 ソニー株式会社 固体撮像装置及びその製造方法、並びに撮像装置、並びに半導体装置及びその製造方法、並びに半導体基板
JP2010232571A (ja) * 2009-03-30 2010-10-14 Panasonic Corp 固体撮像素子及び固体撮像装置
US8405751B2 (en) * 2009-08-03 2013-03-26 International Business Machines Corporation Image sensor pixel structure employing a shared floating diffusion

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138646B2 (en) * 2002-07-15 2006-11-21 Matsushita Electric Works, Ltd. Light receiving device with controllable sensitivity and spatial information detecting apparatus with charge discarding device using the same
US7145128B2 (en) * 2004-11-12 2006-12-05 Kabushiki Kaisha Toshiba Light receiving device for optical encoder, and optical encoder, including first and second photodiodes arranged in perpendicular directions and irradiated through openings of a light shielding layer
US7622758B2 (en) * 2006-05-04 2009-11-24 Jaroslav Hynecek CMOS image sensor with improved performance incorporating pixels with burst reset operation
US20100073541A1 (en) * 2006-11-30 2010-03-25 National University Corporation Shizuoka Univ. Semiconductor range-finding element and solid-state imaging device
JP2010040594A (ja) * 2008-07-31 2010-02-18 National Univ Corp Shizuoka Univ 高速電荷転送フォトダイオード、ロックインピクセル及び固体撮像装置

Also Published As

Publication number Publication date
CN102208427B (zh) 2016-01-20
US20150115336A1 (en) 2015-04-30
US20110242390A1 (en) 2011-10-06
KR101683309B1 (ko) 2016-12-06
TW201203529A (en) 2012-01-16
US8947573B2 (en) 2015-02-03
US9177980B2 (en) 2015-11-03
CN102208427A (zh) 2011-10-05
US9419045B2 (en) 2016-08-16
US20160035781A1 (en) 2016-02-04
JP2011216639A (ja) 2011-10-27
KR20110109894A (ko) 2011-10-06
JP5651982B2 (ja) 2015-01-14

Similar Documents

Publication Publication Date Title
TWI497701B (zh) Solid-state imaging devices and electronic machines
JP5621266B2 (ja) 固体撮像装置とその製造方法、並びに電子機器
US8692303B2 (en) Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device
TWI424555B (zh) 固態成像器件，其製造方法及成像裝置
JP5564847B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP5564874B2 (ja) 固体撮像装置、及び電子機器
TWI435445B (zh) 用於互補金氧半導體影像感測器之無損害雜質摻雜之方法
TWI479648B (zh) 固態成像裝置及其製造方法及電子設備
JP5558916B2 (ja) 光電変換装置の製造方法
US10777594B2 (en) Solid-state imaging element, solid-state imaging element manufacturing method, and imaging device
US9006852B2 (en) Solid-state imaging device with a light shielding layer formed around a transfer gate
JP2013012556A (ja) 固体撮像装置とその製造方法、および電子機器
US10854660B2 (en) Solid-state image capturing element to suppress dark current, manufacturing method thereof, and electronic device
JP2008300446A (ja) 固体撮像素子、固体撮像素子の製造方法及び撮像装置
US20150147843A1 (en) Method of manufacturing photoelectric conversion apparatus
JP5842903B2 (ja) 固体撮像装置、及び電子機器
JP5890863B2 (ja) 光電変換装置の製造方法
JP2014127514A (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees