JP4132961B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP4132961B2 JP4132961B2 JP2002141736A JP2002141736A JP4132961B2 JP 4132961 B2 JP4132961 B2 JP 4132961B2 JP 2002141736 A JP2002141736 A JP 2002141736A JP 2002141736 A JP2002141736 A JP 2002141736A JP 4132961 B2 JP4132961 B2 JP 4132961B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state imaging
- imaging device
- oxide film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 52
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000002784 hot electron Substances 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000010893 electron trap Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子およびその製造方法に関し、特にゲート酸化膜中に窒化シリコン膜を含む構造の固体撮像素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来の固体撮像素子は、図７に断面構造の一例を示すように、半導体基板１０表面に形成されたｐウェル１１内に、フォトダイオード部と、電荷転送部とを形成してなるもので、フォトダイオード部で生成された電荷を、電荷転送部の電荷転送電極に電圧を印加することにより、ｎ型不純物領域１４からなる転送チャネルに導き、順次読み出すように構成されている。そして電荷転送部では、フォトダイオード部で生成された電荷を、ｎ型不純物領域１４からなる転送チャネルに導き、この上層に酸化シリコン膜１５、窒化シリコン膜１６、酸化シリコン膜１７との３層構造のゲート酸化膜を介して、電荷転送電極兼読み出し電極（以下読み出し電極）としてのゲート電極１８が形成される構造となっている。
【０００３】
このように、固体撮像素子の読み出し電極下のゲート酸化膜は、高耐圧ゲートである窒化シリコン膜を酸化シリコン膜で挟む、いわゆるＯＮＯ構造をとっている。この構造は、薄くかつ昨今の微細化が進んだ固体撮像素子においては薄くかつ高耐圧のゲート酸化膜が必須であり、ＯＮＯ構造は、ゲート薄膜化のために必須の構造となっている。
【０００４】
この構造の固体撮像素子において、画素部に光が入射すると、ｎ型不純物領域１３にて光電変換されて信号電荷ａが発生し、電荷転送電極兼読み出し電極であるゲート電極１８に読み出しパルスが印加されると転送チャネル１４に移動する。一方基板表面近傍で発生した信号電荷ｂは読み出しパルスによる電界にて加速され、一部がホットエレクトロンとなり、窒化シリコン膜中にトラップされ、読み出しゲート電圧の経時変化を引き起こしている。
【０００５】
素子の微細化が進むにつれ、低抵抗化のためにｎ型不純物領域１３の不純物濃度は上昇される傾向にあり、読み出し電極端部での電界集中はより大きくなる。また、ゲート長が短くなるため、電子の衝突回数が減ってホットエレクトロンの発生頻度は上昇する傾向にあり、読み出しゲートにかかる電圧の経時変化は深刻な問題となりつつある。
【０００６】
【発明が解決しようとする課題】
このように、従来の固体撮像素子においては、高耐圧で薄型化の可能なゲート構造と、ホットエレクトロンによる経時変化が発生しないゲート構造とはトレードオフの関係にあり、２つを同時に満たすことはできないという問題があった。本発明は前記実情に鑑みてなされたもので、ホットエレクトロンによる経時変化が発生することなく、安定で、信頼性の高い薄型の高耐圧固体撮像素子を提供することを目的とする。
また、製造が容易で信頼性の高い固体撮像素子の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の固体撮像素子は、半導体基板上に形成された光電変換部と、前記光電変換部に近接した、電荷転送素子（ＣＣＤ）の転送路のゲート酸化膜が、酸化シリコン膜（ＳｉＯ）と、窒化シリコン膜（ＳｉＮ）との積層構造膜で構成され、少なくとも前記ゲート酸化膜の光電変換部側端部が窒化シリコン膜を含有しないことを特徴とする。
【０００８】
かかる構成によれば、光電変換部に近接した、電荷転送素子（ＣＣＤ）の転送路のゲート酸化膜が、光電変換部側端部で窒化シリコン膜を含有しない構造をとっており、読み出しパルス印加時に際してもっとも電界が集中する電極端部に窒化シリコン膜が存在しないため、基板表面近傍で発生した信号電荷がホットエレクトロンとなっても、窒化シリコン膜を含む構造に比べてトラップを少なくすることができる。従って、読み出しゲートにかかる電圧の経時変化を引き起こすことなく良好な読み出し特性を維持することが可能となる。
【０００９】
望ましくは、前記積層構造膜は、酸化シリコン膜（ＳｉＯ）中に、窒化シリコン膜（ＳｉＮ）を介在させたＯＮＯ構造膜である。ＯＮＯ構造膜を用いることにより、薄くてかつ高耐圧のゲート酸化膜を構成することができ、転送路のゲート酸化膜が、光電変換部側端部で窒化シリコン膜を含有しない単層構造をとっているため、ホットエレクトロンが窒化シリコン膜にトラップされることが少なくなる。
【００１０】
また、前記窒化シリコン膜を含有しない領域のゲート酸化膜は幅０．２μｍを越えないようにするのが望ましく、ホットエレクトロンの蓄積されやすい領域において窒化シリコン膜が存在しないようにすることにより、ホットエレクトロンのトラップは防止可能である。一方、幅０．２μｍを越えると、耐圧が不十分となることがある。
【００１１】
望ましくは、前記光電変換部はフォトダイオードで構成され、前記転送路は、フォトダイオードに近接した読み出しゲート電極と、前記読み出しゲートに近接しかつ独立した転送電極とを有し、読み出しゲート電極下の窒化シリコン膜端部が、読み出しゲート電極の端部よりも内方に位置するようにしている。
このように読み出しゲートと電荷転送電極とが独立している場合にも読み出しゲート電極下の窒化シリコン膜端部が読み出しゲート電極の端部よりも退出しているため、ホットエレクトロンのトラップを防止するとともに、耐圧も十分に維持することが可能となる。
【００１２】
また望ましくは、前記読み出しゲート電極下のゲート酸化膜は単層構造となるようにしてもよい。これにより読み出しゲート電極下では完全に窒化シリコン膜が除去されているため、ホットエレクトロンのトラップは皆無となる。
【００１３】
また本発明の方法では、半導体基板表面の絶縁膜上に、少なくとも窒化シリコン膜と酸化シリコン膜とを含む積層構造のゲート酸化膜を形成するゲート酸化膜形成工程と、前記ゲート酸化膜上に電荷転送電極を形成する工程と、前記電荷転送電極をマスクとして、前記ゲート酸化膜をエッチングする工程とを含み、固体撮像素子を形成する方法において、前記エッチングする工程の後、酸化シリコン膜に対する窒化シリコン膜のエッチング選択比の高いエッチング条件でエッチングを行い、窒化シリコン膜の端部を選択的に除去する工程を含むことを特徴とする。
【００１４】
かかる構成によれば、電荷転送電極のパターニング後、この電荷転送電極をマスクとしてゲート酸化膜をパターニングすることにより、高度なリソグラフィ技術を必要とすることなく、端部から窒化シリコン膜が除去されたゲート酸化膜を容易に形成することが出来る。従って、高耐圧でかつホットエレクトロンによる経時変化のない固体撮像素子を提供することが可能となる。
【００１５】
望ましくは、前記選択的に除去する工程は、ケミカルドライエッチング（ＣＤＥ）とすることにより、容易に制御性よく窒化シリコン膜を除去することが可能となる。
【００１６】
また望ましくは、前記選択的に除去する工程は、燐酸を用いた等方性エッチングとすることにより、容易に制御性よく窒化シリコン膜を除去することが可能となる。
【００１７】
また望ましくは、窒化シリコンを除去した後、酸化工程を経ることにより、窒化シリコンの除去された領域は酸化シリコン膜で覆われることになり、極めて容易に信頼性の高い固体撮像素子を形成することが可能となる。
【００１８】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
【００１９】
（第1の実施の形態）
この固体撮像素子は、図１に、概略断面図を示すように、シリコン基板１０表面のＯＮＯ構造の絶縁膜１５、１６、１７（以下、ゲート酸化膜と記述する。）を介して多結晶シリコン膜からなる電荷転送電極としてのゲート電極１８が形成されており、このゲート電極１８下のゲート酸化膜がフォトダイオード部側の端部で窒化シリコン膜１６を含有しない単層構造のゲート酸化膜をなすことを特徴とする。
【００２０】
他部については、図7に示した従来例の固体撮像素子と同様に形成されている。
【００２１】
次に、この固体撮像素子の製造工程について、図２（ａ）乃至（ｅ）を用いて説明する。この例ではフォトダイオード領域形成のためのｎ型不純物領域１２、ｐ型不純物拡散領域１３、転送チャネルとしてのｎ型不純物領域１４を形成すべく、イオン注入を行った後、ゲート酸化膜およびゲート電極を形成する。このとき後続工程における加熱により拡散長が伸びるのを想定し、拡散時間を設定する必要がある。以下の工程では簡略化のために半導体基板内に形成されるフォトダイオード領域および転送チャネルを省略する。
【００２２】
まず、図２（ａ）に示すように、ｎ型のシリコン基板１０表面に形成されたｐウェル１１内に、膜厚１５ｎｍの酸化シリコン膜１５と、膜厚５０ｎｍの窒化シリコン膜１６と、膜厚１０ｎｍの酸化シリコン膜１７を形成し、３層構造のゲート酸化膜を形成する。
続いて、このゲート酸化膜上に、ゲート電極１８形成のための膜厚０．４μｍの高濃度ドープの多結晶シリコン膜を形成する。
【００２３】
そして、図２（ｂ）に示すように、フォトリソグラフィで形成したレジストパターンをマスクとして、反応性イオンエッチングにより、この多結晶シリコン膜をパターニングすることにより、読み出しゲートとしてのゲート電極１８を形成する。さらに、このゲート電極１８をマスクとしてゲート酸化膜を順次エッチングする。
【００２４】
この後、図２（ｃ）に示すように、熱酸化を行い、読み出しゲートの表面に熱酸化膜１９を形成する。このとき、ゲート酸化膜上にも熱酸化膜は形成されるが、窒化シリコン膜１６上であるため、ほとんど形成されない。従って酸系の処理で容易に除去可能である。
【００２５】
そして図２（ｄ）に示すように、窒化シリコン膜１６上の酸化膜を酸系の処理で除去し、熱燐酸を用いたウエットエッチングにより読み出しゲート端部から０．２μｍ程度の幅で窒化シリコン膜を選択的にエッチング除去する。
【００２６】
この後、熱酸化を行い、図２（ｅ）に示すように、窒化シリコン膜の除去された領域を酸化シリコン膜で埋める。
【００２７】
なお、最後の酸化シリコン膜の形成工程は熱酸化に限定されることなく、プラズマＣＶＤ法、減圧ＣＶＤ法などを用いるようにしてもよい。また、そのまま後続工程に移行するようにしてもよい。
【００２８】
このようにして形成された固体撮像素子によれば、フォトダイオード領域に近接した、読み出しゲート下のゲート酸化膜が、端部で窒化シリコン膜を含有しない単層構造をとっており、読み出しパルス印加時に際してもっとも電界が集中する電極端部に窒化シリコン膜が存在しないため、基板表面近傍で発生した信号電荷がホットエレクトロンとなってもほとんどトラップされない。従って、読み出しゲート電圧の経時変化を引き起こすことなく良好な読み出し特性を維持することが可能となる。
【００２９】
また、形成に際しても、新たなフォトリソ工程を必要とすることなく、エッジを等方性エッチングでエッチングするのみで形成することができ、極めて容易に作業性よく特性の良好な固体撮像素子を形成することが可能となる。
【００３０】
（第２の実施の形態）
次に、本発明の第２の実施の形態について図３を用いて説明する。第１の実施の形態では、シリコン基板１０上に酸化シリコン膜１５、窒化シリコン膜１６、酸化シリコン膜１７を形成し、この上層に読み出しゲートとなる多結晶シリコン膜を形成しこれをパターニングし、この多結晶シリコン膜をマスクとしてサイドエッチングにより窒化シリコンを退出させるようにしたが、本実施の形態では窒化シリコンをあらかじめパターニングし、この上層に窒化シリコン膜１６のエッジを囲むように読み出しゲートを突出させたものである。
【００３１】
すなわち、酸化シリコン膜１５、窒化シリコン膜１６、酸化シリコン膜１７を形成し、酸化シリコン膜１７、窒化シリコン膜１６をパターニングしてから、窒化シリコン膜１６のエッジよりも突出するように読み出しゲート１８を形成するようにしたことを特徴とするものである。 他部についても前記第１の実施の形態と同様に形成される。
【００３２】
かかる構造によっても同様に、ホットエレクトロンのトラップによる読み出し電圧の上昇を防ぐことが可能となる。ただ難点は、この場合フォトリソグラフィ工程が一回増える点である。
【００３３】
（第３実施の形態）
次に、本発明の第３の実施の形態について図４を用いて説明する。第２実施の形態では、シリコン基板１０上に酸化シリコン膜１５、窒化シリコン膜１６、酸化シリコン膜１７を形成し、酸化シリコン膜１７、窒化シリコン膜１６をパターニングしてから、窒化シリコン膜１６のエッジよりも突出するように読み出しゲートとしてのゲート電極１８を形成するようにしたが、本実施の形態では、ゲート酸化膜とゲート電極とを前記第１の実施の形態と同様に順次パターニングしたのち、ゲート電極の側壁に側壁残し法により多結晶シリコンからなるサイドウォール２０を形成し、このサイドウォールにより実質的に読み出しゲートの端部を外方に突出させたことを特徴とするものである。
他部についても前記第１の実施の形態と同様に形成される。
【００３４】
かかる構造によっても同様に、ホットエレクトロンのトラップによる読み出し電圧の上昇を防ぐことが可能となる。
【００３５】
次にこの製造工程を簡単に説明する。図５（ａ）乃至（ｄ）はその製造工程図であるが、図５（ｂ）に示すパターニング工程までは前記第１の実施の形態と同様に形成され、図２（ｂ）に示すように、ゲート電極１８およびゲート酸化膜１５、１６、１７を形成する。このとき、実際は読み出しゲートであるゲート電極１８のパターンを前記第１の実施の形態の場合よりも０．２μｍ程度小さく形成させておくようにする。
【００３６】
そして図５（ｃ）に示すように、減圧ＣＶＤ法により６００〜６５０℃でＳｉＨ4を熱分解することにより、膜厚０．４μｍの高濃度ドープの多結晶シリコン膜４ｂを形成する。
【００３７】
そして、異方性をもつように条件設定のなされた反応性イオンエッチングにより図５（ｄ）に示すように、側壁残しを行い多結晶シリコンからなるサイドウォール２０を形成する。
【００３８】
そして表面酸化を行い図４に示した固体撮像素子が形成される。
この方法によってもサイドウォール２０の存在により実質的に読み出しゲートが突出しているのと同様の構成をとることができ、窒化シリコンへのホットエレクトロンのトラップをなくし、信頼性の高い固体撮像素子を形成することが可能となる。
【００３９】
またフォトリソグラフィ工程が増えることもなく、低温工程である減圧ＣＶＤ法と異方性エッチング工程のみで形成されるため、拡散長の伸びもなく設計どおりの固体撮像素子を提供することが可能となる。
【００４０】
（第４の実施の形態）
次に、本発明の第４の実施の形態について図６を用いて説明する。本実施の形態では、前記第３の実施の形態で多結晶シリコンのサイドウオールで形成した、読み出しゲートの端部となる領域を、本来の読み出しゲートの周りを覆うタングステン膜からなる遮光性の電極２１で形成したものである。
【００４１】
望ましくはタングステンシリサイドを介してタングステン膜を形成するようにすれば、密着性も向上する。
製造工程では、サイドウォール形成のための異方性エッチングに代えて、遮光性の電極のエッジを規定するためのフォトリソグラフィ工程が必要であるが、他については前記第３の実施の形態と同様に形成される。
【００４２】
固体撮像素子では、受光領域を除いて遮光膜で被覆することは誤動作を防ぐために極めて有効であり、この構造では遮光性という面からも、ホットエレクトロンのトラップ防止という面からも有効な効果を奏効するものである。
【００４３】
なお、前記実施の形態では、読み出しゲートについて説明したが、読み出しゲートと転送ゲートが一体化されている場合には、その一体化されたゲート電極の端縁の窒化シリコンを退行するようにすればよい。
【００４４】
また、前記実施の形態では、端縁のみを単層構造にしたが、光電変換部にもっとも近接した読み出しゲートなどのゲート電極のゲート酸化膜全体が窒化シリコンを含まない構造とするようにしてもよい。
【００４５】
さらにまた、かかる遮光膜の形状で、多結晶シリコン膜あるいは金属膜を用いるようにしてもよい。この場合、遮光性は持たなくても、電極２１としての役割は奏功し得る。また、金属膜としてはタングステンのほか、タンタル、チタン、モリブデン、コバルト等を用いるようにしてもよい。
【００４６】
【発明の効果】
以上説明してきたように、本発明の固体撮像素子によれば、光電変換部に近接した、電荷転送素子（ＣＣＤ）の転送路のゲート酸化膜が、光電変換部側端部で窒化シリコン膜を含有しない単層構造をとっており、読み出しパルス印加時に際してもっとも電界が集中する電極端部に窒化シリコン膜が存在しないため、読み出しゲートにかかる電圧の経時変化を引き起こすことなく良好な読み出し特性を維持することが可能となる。
【００４７】
また本発明の方法によれば、極めて容易に、ゲート電圧の経時変化を引き起こすことのない良好な読み出し特性を持つ固体撮像素子の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の固体撮像素子を示す図
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図
【図３】本発明の第２の実施の形態の固体撮像素子を示す図
【図４】本発明の第３の実施の形態の固体撮像素子を示す図
【図５】本発明の第３の実施の形態の固体撮像素子の製造工程を示す図
【図６】本発明の第４の実施の形態の固体撮像素子を示す図
【図７】従来例の形態の固体撮像素子を示す図
【符号の説明】
１０・・・シリコン基板
１５・・・酸化シリコン膜（ゲート酸化膜）
１６・・・窒化シリコン膜
１７・・・酸化シリコン膜
１８・・・ゲート電極
【発明の属する技術分野】
本発明は、固体撮像素子およびその製造方法に関し、特にゲート酸化膜中に窒化シリコン膜を含む構造の固体撮像素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来の固体撮像素子は、図７に断面構造の一例を示すように、半導体基板１０表面に形成されたｐウェル１１内に、フォトダイオード部と、電荷転送部とを形成してなるもので、フォトダイオード部で生成された電荷を、電荷転送部の電荷転送電極に電圧を印加することにより、ｎ型不純物領域１４からなる転送チャネルに導き、順次読み出すように構成されている。そして電荷転送部では、フォトダイオード部で生成された電荷を、ｎ型不純物領域１４からなる転送チャネルに導き、この上層に酸化シリコン膜１５、窒化シリコン膜１６、酸化シリコン膜１７との３層構造のゲート酸化膜を介して、電荷転送電極兼読み出し電極（以下読み出し電極）としてのゲート電極１８が形成される構造となっている。
【０００３】
このように、固体撮像素子の読み出し電極下のゲート酸化膜は、高耐圧ゲートである窒化シリコン膜を酸化シリコン膜で挟む、いわゆるＯＮＯ構造をとっている。この構造は、薄くかつ昨今の微細化が進んだ固体撮像素子においては薄くかつ高耐圧のゲート酸化膜が必須であり、ＯＮＯ構造は、ゲート薄膜化のために必須の構造となっている。
【０００４】
この構造の固体撮像素子において、画素部に光が入射すると、ｎ型不純物領域１３にて光電変換されて信号電荷ａが発生し、電荷転送電極兼読み出し電極であるゲート電極１８に読み出しパルスが印加されると転送チャネル１４に移動する。一方基板表面近傍で発生した信号電荷ｂは読み出しパルスによる電界にて加速され、一部がホットエレクトロンとなり、窒化シリコン膜中にトラップされ、読み出しゲート電圧の経時変化を引き起こしている。
【０００５】
素子の微細化が進むにつれ、低抵抗化のためにｎ型不純物領域１３の不純物濃度は上昇される傾向にあり、読み出し電極端部での電界集中はより大きくなる。また、ゲート長が短くなるため、電子の衝突回数が減ってホットエレクトロンの発生頻度は上昇する傾向にあり、読み出しゲートにかかる電圧の経時変化は深刻な問題となりつつある。
【０００６】
【発明が解決しようとする課題】
このように、従来の固体撮像素子においては、高耐圧で薄型化の可能なゲート構造と、ホットエレクトロンによる経時変化が発生しないゲート構造とはトレードオフの関係にあり、２つを同時に満たすことはできないという問題があった。本発明は前記実情に鑑みてなされたもので、ホットエレクトロンによる経時変化が発生することなく、安定で、信頼性の高い薄型の高耐圧固体撮像素子を提供することを目的とする。
また、製造が容易で信頼性の高い固体撮像素子の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の固体撮像素子は、半導体基板上に形成された光電変換部と、前記光電変換部に近接した、電荷転送素子（ＣＣＤ）の転送路のゲート酸化膜が、酸化シリコン膜（ＳｉＯ）と、窒化シリコン膜（ＳｉＮ）との積層構造膜で構成され、少なくとも前記ゲート酸化膜の光電変換部側端部が窒化シリコン膜を含有しないことを特徴とする。
【０００８】
かかる構成によれば、光電変換部に近接した、電荷転送素子（ＣＣＤ）の転送路のゲート酸化膜が、光電変換部側端部で窒化シリコン膜を含有しない構造をとっており、読み出しパルス印加時に際してもっとも電界が集中する電極端部に窒化シリコン膜が存在しないため、基板表面近傍で発生した信号電荷がホットエレクトロンとなっても、窒化シリコン膜を含む構造に比べてトラップを少なくすることができる。従って、読み出しゲートにかかる電圧の経時変化を引き起こすことなく良好な読み出し特性を維持することが可能となる。
【０００９】
望ましくは、前記積層構造膜は、酸化シリコン膜（ＳｉＯ）中に、窒化シリコン膜（ＳｉＮ）を介在させたＯＮＯ構造膜である。ＯＮＯ構造膜を用いることにより、薄くてかつ高耐圧のゲート酸化膜を構成することができ、転送路のゲート酸化膜が、光電変換部側端部で窒化シリコン膜を含有しない単層構造をとっているため、ホットエレクトロンが窒化シリコン膜にトラップされることが少なくなる。
【００１０】
また、前記窒化シリコン膜を含有しない領域のゲート酸化膜は幅０．２μｍを越えないようにするのが望ましく、ホットエレクトロンの蓄積されやすい領域において窒化シリコン膜が存在しないようにすることにより、ホットエレクトロンのトラップは防止可能である。一方、幅０．２μｍを越えると、耐圧が不十分となることがある。
【００１１】
望ましくは、前記光電変換部はフォトダイオードで構成され、前記転送路は、フォトダイオードに近接した読み出しゲート電極と、前記読み出しゲートに近接しかつ独立した転送電極とを有し、読み出しゲート電極下の窒化シリコン膜端部が、読み出しゲート電極の端部よりも内方に位置するようにしている。
このように読み出しゲートと電荷転送電極とが独立している場合にも読み出しゲート電極下の窒化シリコン膜端部が読み出しゲート電極の端部よりも退出しているため、ホットエレクトロンのトラップを防止するとともに、耐圧も十分に維持することが可能となる。
【００１２】
また望ましくは、前記読み出しゲート電極下のゲート酸化膜は単層構造となるようにしてもよい。これにより読み出しゲート電極下では完全に窒化シリコン膜が除去されているため、ホットエレクトロンのトラップは皆無となる。
【００１３】
また本発明の方法では、半導体基板表面の絶縁膜上に、少なくとも窒化シリコン膜と酸化シリコン膜とを含む積層構造のゲート酸化膜を形成するゲート酸化膜形成工程と、前記ゲート酸化膜上に電荷転送電極を形成する工程と、前記電荷転送電極をマスクとして、前記ゲート酸化膜をエッチングする工程とを含み、固体撮像素子を形成する方法において、前記エッチングする工程の後、酸化シリコン膜に対する窒化シリコン膜のエッチング選択比の高いエッチング条件でエッチングを行い、窒化シリコン膜の端部を選択的に除去する工程を含むことを特徴とする。
【００１４】
かかる構成によれば、電荷転送電極のパターニング後、この電荷転送電極をマスクとしてゲート酸化膜をパターニングすることにより、高度なリソグラフィ技術を必要とすることなく、端部から窒化シリコン膜が除去されたゲート酸化膜を容易に形成することが出来る。従って、高耐圧でかつホットエレクトロンによる経時変化のない固体撮像素子を提供することが可能となる。
【００１５】
望ましくは、前記選択的に除去する工程は、ケミカルドライエッチング（ＣＤＥ）とすることにより、容易に制御性よく窒化シリコン膜を除去することが可能となる。
【００１６】
また望ましくは、前記選択的に除去する工程は、燐酸を用いた等方性エッチングとすることにより、容易に制御性よく窒化シリコン膜を除去することが可能となる。
【００１７】
また望ましくは、窒化シリコンを除去した後、酸化工程を経ることにより、窒化シリコンの除去された領域は酸化シリコン膜で覆われることになり、極めて容易に信頼性の高い固体撮像素子を形成することが可能となる。
【００１８】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
【００１９】
（第1の実施の形態）
この固体撮像素子は、図１に、概略断面図を示すように、シリコン基板１０表面のＯＮＯ構造の絶縁膜１５、１６、１７（以下、ゲート酸化膜と記述する。）を介して多結晶シリコン膜からなる電荷転送電極としてのゲート電極１８が形成されており、このゲート電極１８下のゲート酸化膜がフォトダイオード部側の端部で窒化シリコン膜１６を含有しない単層構造のゲート酸化膜をなすことを特徴とする。
【００２０】
他部については、図7に示した従来例の固体撮像素子と同様に形成されている。
【００２１】
次に、この固体撮像素子の製造工程について、図２（ａ）乃至（ｅ）を用いて説明する。この例ではフォトダイオード領域形成のためのｎ型不純物領域１２、ｐ型不純物拡散領域１３、転送チャネルとしてのｎ型不純物領域１４を形成すべく、イオン注入を行った後、ゲート酸化膜およびゲート電極を形成する。このとき後続工程における加熱により拡散長が伸びるのを想定し、拡散時間を設定する必要がある。以下の工程では簡略化のために半導体基板内に形成されるフォトダイオード領域および転送チャネルを省略する。
【００２２】
まず、図２（ａ）に示すように、ｎ型のシリコン基板１０表面に形成されたｐウェル１１内に、膜厚１５ｎｍの酸化シリコン膜１５と、膜厚５０ｎｍの窒化シリコン膜１６と、膜厚１０ｎｍの酸化シリコン膜１７を形成し、３層構造のゲート酸化膜を形成する。
続いて、このゲート酸化膜上に、ゲート電極１８形成のための膜厚０．４μｍの高濃度ドープの多結晶シリコン膜を形成する。
【００２３】
そして、図２（ｂ）に示すように、フォトリソグラフィで形成したレジストパターンをマスクとして、反応性イオンエッチングにより、この多結晶シリコン膜をパターニングすることにより、読み出しゲートとしてのゲート電極１８を形成する。さらに、このゲート電極１８をマスクとしてゲート酸化膜を順次エッチングする。
【００２４】
この後、図２（ｃ）に示すように、熱酸化を行い、読み出しゲートの表面に熱酸化膜１９を形成する。このとき、ゲート酸化膜上にも熱酸化膜は形成されるが、窒化シリコン膜１６上であるため、ほとんど形成されない。従って酸系の処理で容易に除去可能である。
【００２５】
そして図２（ｄ）に示すように、窒化シリコン膜１６上の酸化膜を酸系の処理で除去し、熱燐酸を用いたウエットエッチングにより読み出しゲート端部から０．２μｍ程度の幅で窒化シリコン膜を選択的にエッチング除去する。
【００２６】
この後、熱酸化を行い、図２（ｅ）に示すように、窒化シリコン膜の除去された領域を酸化シリコン膜で埋める。
【００２７】
なお、最後の酸化シリコン膜の形成工程は熱酸化に限定されることなく、プラズマＣＶＤ法、減圧ＣＶＤ法などを用いるようにしてもよい。また、そのまま後続工程に移行するようにしてもよい。
【００２８】
このようにして形成された固体撮像素子によれば、フォトダイオード領域に近接した、読み出しゲート下のゲート酸化膜が、端部で窒化シリコン膜を含有しない単層構造をとっており、読み出しパルス印加時に際してもっとも電界が集中する電極端部に窒化シリコン膜が存在しないため、基板表面近傍で発生した信号電荷がホットエレクトロンとなってもほとんどトラップされない。従って、読み出しゲート電圧の経時変化を引き起こすことなく良好な読み出し特性を維持することが可能となる。
【００２９】
また、形成に際しても、新たなフォトリソ工程を必要とすることなく、エッジを等方性エッチングでエッチングするのみで形成することができ、極めて容易に作業性よく特性の良好な固体撮像素子を形成することが可能となる。
【００３０】
（第２の実施の形態）
次に、本発明の第２の実施の形態について図３を用いて説明する。第１の実施の形態では、シリコン基板１０上に酸化シリコン膜１５、窒化シリコン膜１６、酸化シリコン膜１７を形成し、この上層に読み出しゲートとなる多結晶シリコン膜を形成しこれをパターニングし、この多結晶シリコン膜をマスクとしてサイドエッチングにより窒化シリコンを退出させるようにしたが、本実施の形態では窒化シリコンをあらかじめパターニングし、この上層に窒化シリコン膜１６のエッジを囲むように読み出しゲートを突出させたものである。
【００３１】
すなわち、酸化シリコン膜１５、窒化シリコン膜１６、酸化シリコン膜１７を形成し、酸化シリコン膜１７、窒化シリコン膜１６をパターニングしてから、窒化シリコン膜１６のエッジよりも突出するように読み出しゲート１８を形成するようにしたことを特徴とするものである。 他部についても前記第１の実施の形態と同様に形成される。
【００３２】
かかる構造によっても同様に、ホットエレクトロンのトラップによる読み出し電圧の上昇を防ぐことが可能となる。ただ難点は、この場合フォトリソグラフィ工程が一回増える点である。
【００３３】
（第３実施の形態）
次に、本発明の第３の実施の形態について図４を用いて説明する。第２実施の形態では、シリコン基板１０上に酸化シリコン膜１５、窒化シリコン膜１６、酸化シリコン膜１７を形成し、酸化シリコン膜１７、窒化シリコン膜１６をパターニングしてから、窒化シリコン膜１６のエッジよりも突出するように読み出しゲートとしてのゲート電極１８を形成するようにしたが、本実施の形態では、ゲート酸化膜とゲート電極とを前記第１の実施の形態と同様に順次パターニングしたのち、ゲート電極の側壁に側壁残し法により多結晶シリコンからなるサイドウォール２０を形成し、このサイドウォールにより実質的に読み出しゲートの端部を外方に突出させたことを特徴とするものである。
他部についても前記第１の実施の形態と同様に形成される。
【００３４】
かかる構造によっても同様に、ホットエレクトロンのトラップによる読み出し電圧の上昇を防ぐことが可能となる。
【００３５】
次にこの製造工程を簡単に説明する。図５（ａ）乃至（ｄ）はその製造工程図であるが、図５（ｂ）に示すパターニング工程までは前記第１の実施の形態と同様に形成され、図２（ｂ）に示すように、ゲート電極１８およびゲート酸化膜１５、１６、１７を形成する。このとき、実際は読み出しゲートであるゲート電極１８のパターンを前記第１の実施の形態の場合よりも０．２μｍ程度小さく形成させておくようにする。
【００３６】
そして図５（ｃ）に示すように、減圧ＣＶＤ法により６００〜６５０℃でＳｉＨ4を熱分解することにより、膜厚０．４μｍの高濃度ドープの多結晶シリコン膜４ｂを形成する。
【００３７】
そして、異方性をもつように条件設定のなされた反応性イオンエッチングにより図５（ｄ）に示すように、側壁残しを行い多結晶シリコンからなるサイドウォール２０を形成する。
【００３８】
そして表面酸化を行い図４に示した固体撮像素子が形成される。
この方法によってもサイドウォール２０の存在により実質的に読み出しゲートが突出しているのと同様の構成をとることができ、窒化シリコンへのホットエレクトロンのトラップをなくし、信頼性の高い固体撮像素子を形成することが可能となる。
【００３９】
またフォトリソグラフィ工程が増えることもなく、低温工程である減圧ＣＶＤ法と異方性エッチング工程のみで形成されるため、拡散長の伸びもなく設計どおりの固体撮像素子を提供することが可能となる。
【００４０】
（第４の実施の形態）
次に、本発明の第４の実施の形態について図６を用いて説明する。本実施の形態では、前記第３の実施の形態で多結晶シリコンのサイドウオールで形成した、読み出しゲートの端部となる領域を、本来の読み出しゲートの周りを覆うタングステン膜からなる遮光性の電極２１で形成したものである。
【００４１】
望ましくはタングステンシリサイドを介してタングステン膜を形成するようにすれば、密着性も向上する。
製造工程では、サイドウォール形成のための異方性エッチングに代えて、遮光性の電極のエッジを規定するためのフォトリソグラフィ工程が必要であるが、他については前記第３の実施の形態と同様に形成される。
【００４２】
固体撮像素子では、受光領域を除いて遮光膜で被覆することは誤動作を防ぐために極めて有効であり、この構造では遮光性という面からも、ホットエレクトロンのトラップ防止という面からも有効な効果を奏効するものである。
【００４３】
なお、前記実施の形態では、読み出しゲートについて説明したが、読み出しゲートと転送ゲートが一体化されている場合には、その一体化されたゲート電極の端縁の窒化シリコンを退行するようにすればよい。
【００４４】
また、前記実施の形態では、端縁のみを単層構造にしたが、光電変換部にもっとも近接した読み出しゲートなどのゲート電極のゲート酸化膜全体が窒化シリコンを含まない構造とするようにしてもよい。
【００４５】
さらにまた、かかる遮光膜の形状で、多結晶シリコン膜あるいは金属膜を用いるようにしてもよい。この場合、遮光性は持たなくても、電極２１としての役割は奏功し得る。また、金属膜としてはタングステンのほか、タンタル、チタン、モリブデン、コバルト等を用いるようにしてもよい。
【００４６】
【発明の効果】
以上説明してきたように、本発明の固体撮像素子によれば、光電変換部に近接した、電荷転送素子（ＣＣＤ）の転送路のゲート酸化膜が、光電変換部側端部で窒化シリコン膜を含有しない単層構造をとっており、読み出しパルス印加時に際してもっとも電界が集中する電極端部に窒化シリコン膜が存在しないため、読み出しゲートにかかる電圧の経時変化を引き起こすことなく良好な読み出し特性を維持することが可能となる。
【００４７】
また本発明の方法によれば、極めて容易に、ゲート電圧の経時変化を引き起こすことのない良好な読み出し特性を持つ固体撮像素子の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の固体撮像素子を示す図
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図
【図３】本発明の第２の実施の形態の固体撮像素子を示す図
【図４】本発明の第３の実施の形態の固体撮像素子を示す図
【図５】本発明の第３の実施の形態の固体撮像素子の製造工程を示す図
【図６】本発明の第４の実施の形態の固体撮像素子を示す図
【図７】従来例の形態の固体撮像素子を示す図
【符号の説明】
１０・・・シリコン基板
１５・・・酸化シリコン膜（ゲート酸化膜）
１６・・・窒化シリコン膜
１７・・・酸化シリコン膜
１８・・・ゲート電極
Claims (4)
- 半導体基板表面の絶縁膜上に、少なくとも窒化シリコン膜と酸化シリコン膜とを含む積層構造のゲート酸化膜を形成するゲート酸化膜形成工程と、前記ゲート酸化膜上に電荷転送電極を形成する工程と、前記電荷転送電極をマスクとして、前記ゲート酸化膜をエッチングする工程とを含み、固体撮像素子を形成する方法において、前記エッチングする工程の後、酸化シリコン膜に対する窒化シリコン膜のエッチング選択比の高いエッチング条件でエッチングを行い、窒化シリコン膜の端部を選択的に除去する工程を含むことを特徴とする固体撮像素子の製造方法。
- 請求項１記載の固体撮像素子の製造方法であって、前記選択的に除去する工程は、ケミカルドライエッチング（ＣＤＥ）工程であることを特徴とする固体撮像素子の製造方法。
- 請求項１記載の固体撮像素子の製造方法であって、前記選択的に除去する工程は、燐酸を用いた等方性エッチング工程であることを特徴とする固体撮像素子の製造方法。
- 請求項１から３のいずか１つに記載の固体撮像素子の製造方法であって、前記選択的に除去する工程の後、前記窒化シリコン膜が選択的に除去された領域を前記酸化シリコンで埋めることを特徴とする固体撮像素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002141736A JP4132961B2 (ja) | 2002-05-16 | 2002-05-16 | 固体撮像素子の製造方法 |
| US10/438,865 US6946694B2 (en) | 2002-05-16 | 2003-05-16 | Gate oxide film structure for a solid state image pick-up device |
| US11/187,937 US7402452B2 (en) | 2002-05-16 | 2005-07-25 | Gate oxide film structure for a solid state image pick-up device |
| US12/071,241 US7759157B2 (en) | 2002-05-16 | 2008-02-19 | Gate oxide film structure for a solid state image pick-up device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002141736A JP4132961B2 (ja) | 2002-05-16 | 2002-05-16 | 固体撮像素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008103943A Division JP2008177621A (ja) | 2008-04-11 | 2008-04-11 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332556A JP2003332556A (ja) | 2003-11-21 |
| JP4132961B2 true JP4132961B2 (ja) | 2008-08-13 |
Family
ID=29702240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002141736A Expired - Fee Related JP4132961B2 (ja) | 2002-05-16 | 2002-05-16 | 固体撮像素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6946694B2 (ja) |
| JP (1) | JP4132961B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4132961B2 (ja) * | 2002-05-16 | 2008-08-13 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| JP4739703B2 (ja) * | 2004-07-14 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| KR100817201B1 (ko) * | 2004-07-14 | 2008-03-27 | 후지필름 가부시키가이샤 | 고체 촬상 소자 및 그 제조 방법 |
| JP4739706B2 (ja) | 2004-07-23 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
| KR100719797B1 (ko) | 2004-09-03 | 2007-05-21 | 엠텍비젼 주식회사 | 광감도 개선을 위한 이미지 센서 및 그 제조 방법 |
| JP2006261229A (ja) | 2005-03-15 | 2006-09-28 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JP2008135636A (ja) * | 2006-11-29 | 2008-06-12 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| US7692134B2 (en) * | 2008-03-24 | 2010-04-06 | Omnivision Technologies, Inc. | Variable transfer gate oxide thickness for image sensor |
| JP4784655B2 (ja) | 2009-01-26 | 2011-10-05 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP2010182790A (ja) * | 2009-02-04 | 2010-08-19 | Fujifilm Corp | 固体撮像素子、撮像装置、固体撮像素子の製造方法 |
| KR101062325B1 (ko) * | 2009-09-15 | 2011-09-05 | 삼성전기주식회사 | 염료 감응 태양전지 및 이를 포함하는 모바일 기기 |
| JP5651982B2 (ja) * | 2010-03-31 | 2015-01-14 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
| US8557624B2 (en) * | 2011-01-13 | 2013-10-15 | International Business Machines Corporation | Pixel sensor cells with a split-dielectric transfer gate |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286361A (ja) * | 1991-03-15 | 1992-10-12 | Sony Corp | 固体撮像装置 |
| JP2996567B2 (ja) | 1992-10-30 | 2000-01-11 | 松下電子工業株式会社 | 固体撮像素子の製造方法 |
| KR0123048Y1 (ko) * | 1994-07-08 | 1998-10-01 | 구본준 | 씨씨디 영상소자 |
| US6094221A (en) * | 1997-01-02 | 2000-07-25 | Andersion; Eric C. | System and method for using a scripting language to set digital camera device features |
| US6133595A (en) | 1997-04-08 | 2000-10-17 | Matsushita Electronics Corporation | Solid state imaging device with improved ground adhesion layer |
| JPH1145989A (ja) | 1997-04-08 | 1999-02-16 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| US6747757B1 (en) * | 1998-05-20 | 2004-06-08 | Fuji Photo Film Co., Ltd. | Image processing method and apparatus |
| JP2000000286A (ja) | 1998-06-16 | 2000-01-07 | Dainippon Printing Co Ltd | Ｘ線装置で視認可能なプレススルーパック包装体 |
| JP2000286407A (ja) | 1999-03-31 | 2000-10-13 | Matsushita Electronics Industry Corp | 固体撮像装置およびその製造方法 |
| US6482706B1 (en) * | 2001-12-10 | 2002-11-19 | Macronix International Co., Ltd. | Method to scale down device dimension using spacer to confine buried drain implant |
| JP4132961B2 (ja) * | 2002-05-16 | 2008-08-13 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| US7233352B2 (en) * | 2002-06-20 | 2007-06-19 | Hewlett-Packard Development Company, L.P. | Method and apparatus for color non-uniformity correction in a digital camera |
| EP1447977A1 (en) * | 2003-02-12 | 2004-08-18 | Dialog Semiconductor GmbH | Vignetting compensation |
| EP1564681A1 (en) * | 2004-02-13 | 2005-08-17 | Dialog Semiconductor GmbH | Vignetting compensation algorithm |
| US20070211154A1 (en) * | 2006-03-13 | 2007-09-13 | Hesham Mahmoud | Lens vignetting correction algorithm in digital cameras |
-
2002
- 2002-05-16 JP JP2002141736A patent/JP4132961B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-16 US US10/438,865 patent/US6946694B2/en not_active Expired - Fee Related
-
2005
- 2005-07-25 US US11/187,937 patent/US7402452B2/en not_active Expired - Fee Related
-
2008
- 2008-02-19 US US12/071,241 patent/US7759157B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003332556A (ja) | 2003-11-21 |
| US7402452B2 (en) | 2008-07-22 |
| US20050260785A1 (en) | 2005-11-24 |
| US7759157B2 (en) | 2010-07-20 |
| US6946694B2 (en) | 2005-09-20 |
| US20040026718A1 (en) | 2004-02-12 |
| US20080153197A1 (en) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759157B2 (en) | Gate oxide film structure for a solid state image pick-up device | |
| US10868058B2 (en) | Photodiode gate dielectric protection layer | |
| JP2001267565A (ja) | Ｍｏｓｆｅｔデバイスを形成する方法 | |
| TWI613816B (zh) | 半導體裝置及其製造方法 | |
| JP3003590B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2007300084A (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| US9356060B2 (en) | Image sensor device and method | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| JP2006261229A (ja) | 固体撮像素子およびその製造方法 | |
| JP2008177621A (ja) | 固体撮像素子 | |
| JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
| JP4117161B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
| JP4494173B2 (ja) | 固体撮像装置の製造方法 | |
| JP2007201319A (ja) | 固体撮像装置およびその製造方法 | |
| JP4500508B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2005286316A (ja) | 固体撮像装置の製造方法 | |
| JP2006253480A (ja) | 固体撮像素子およびその製造方法 | |
| JP2011204740A (ja) | 固体撮像装置及びその製造方法 | |
| JP2005260077A (ja) | 固体撮像素子ならびにその製造方法およびそれを用いたカメラ | |
| JP2006269799A (ja) | 固体撮像素子およびその製造方法 | |
| JP2004335801A (ja) | 固体撮像素子およびその製造方法 | |
| JP2008117911A (ja) | 撮像素子の製造方法 | |
| JP2004165653A (ja) | ダブル透明電極疑似２フェーズｃｃｄの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070330 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20071227 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |