TWI493722B - 半導體裝置，其製造方法，和具有該半導體裝置的電子裝置 - Google Patents

半導體裝置，其製造方法，和具有該半導體裝置的電子裝置 Download PDF

Info

Publication number
TWI493722B
TWI493722B TW098144792A TW98144792A TWI493722B TW I493722 B TWI493722 B TW I493722B TW 098144792 A TW098144792 A TW 098144792A TW 98144792 A TW98144792 A TW 98144792A TW I493722 B TWI493722 B TW I493722B
Authority
TW
Taiwan
Prior art keywords
layer
oxide
oxide semiconductor
thin film
film transistor
Prior art date
Application number
TW098144792A
Other languages
English (en)
Other versions
TW201104869A (en
Inventor
Shunpei Yamazaki
Junichiro Sakata
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201104869A publication Critical patent/TW201104869A/zh
Application granted granted Critical
Publication of TWI493722B publication Critical patent/TWI493722B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置，其製造方法，和具有該半導體裝置的電子裝置
本發明係關於包括氧化物半導體的半導體裝置、包括該半導體裝置的顯示裝置、以及上述裝置的製造方法。
針對多種應用使用多種金屬氧化物。氧化銦是衆所周知的材料，且用作液晶顯示器等所必需的透光電極材料。
某些金屬氧化物具有半導體特性。具有半導體特性的金屬氧化物是一種類型的化合物半導體。化合物半導體是利用結合到一起的兩種或多種類型的半導體形成的半導體。一般而言，金屬氧化物變成絕緣體。然而，已知金屬氧化物根據金屬氧化物中所包括的元素的組合而變成半導體。
例如，已知氧化鎢、氧化錫、氧化銦、氧化鋅等是具有半導體特性的金屬氧化物。公開了其中利用這樣的金屬氧化物形成的透明半導體層作為通道形成區的一種薄膜電晶體(專利文獻1到4和非專利文獻1)。
此外，已知作為金屬氧化物的不僅有簡單(一元)氧化物而且有複合氧化物。例如，作為同系化合物的InGaO3 (ZnO) m (m為自然數)是已知的材料(非專利文獻2到4)。
此外，已經確認這樣的In-Ga-Zn基氧化物可應用於薄膜電晶體(也稱為“TFT”)的通道層(專利文獻5與非專利文獻5和6)。
在習知技術中，已經將非晶矽或多晶矽用於為主動矩陣液晶顯示裝置的各個像素設置的薄膜電晶體(TFT)。然而，代替這些矽材料，一種用於製造包括上述金屬氧化物半導體的薄膜電晶體的技術已經引起注意。專利文獻6和專利文獻7公開了這些技術的示例，其中使用氧化鋅或In-Ga-Zn-O基氧化物半導體作為氧化物半導體膜來製造薄膜電晶體、以及使用這樣的電晶體作為圖像顯示裝置的開關元件等的技術。
[參考文獻] [專利文獻]
[專利文獻1]日本公開專利申請No. S60-198861
[專利文獻2]日本公開專利申請No. H8-264794
[專利文獻3]PCT國際申請No. H11-505377的日文譯文
[專利文獻4]日本公開專利申請No. 2000-150900
[專利文獻5]日本公開專利申請No. 2004-103957
[專利文獻6]日本公開專利申請No. 2007-123861
[專利文獻7]日本公開專利申請No. 2007-96055
[非專利文獻]
[非專利文獻1]M. W. Prins、K. O. Grosse-Holz、G. Muller、J. F. M. Cillessen、J. B. Giesbers、R. P. Weening以及R. M. Wolf，“鐵電透明薄膜電晶體(A ferroelectric transparent thin-film transistor)”，應用物理快報(Appl. Phys. Lett .)，1996年6月17日第68卷第3650-3652頁
[非專利文獻2]M. Nakamura、N. Kimizuka以及T. Mohri，“In2 O3 -Ga2 ZnO4 -ZnO系統在1350℃下的相態關係(The Phase Relations in the In2 O3 -Ga2 ZnO4 -ZnO System at 1350℃)”，J. Solid State Chem .，1991，第93卷第298-315頁
[非專利文獻3]N. Kimizuka、M. Isobe以及M. Nakamura，“In2 O3 -ZnGa2 O4 -ZnO系統中的同系化合物─In2 O3 (ZnO)m (m=3,4,和5)、InGaO3 (ZnO)3 、以及Ga2 O3 (ZnO)m (m=7,8,9,和16)的合成和單晶資料(Syntheses and Single-Crystal Data of Homologous Compounds,In2 O3 (ZnO)m (m=3,4,and5),InGaO3 (ZnO)3 ,and Ga2 O3 (ZnO)m (m=7,8,9,and 16) in the In2 O3 -ZnGa2 O4 -ZnO System)”，J. Solid State Chem .，1995，第116卷第170-178頁
[非專利文獻4]M. Nakamura、N. Kimizuka、T. Mohri以及M. Isobe，“新的同系化合物一銦鐵鋅氧化物InFeO3 (ZnO)m(m：自然數)及其相關化合物的合成以及晶體結構(Homologous Series,Synthesis and Crystal Structure of InFeO3 (ZnO)m(m:natural number) and its Isostructural Compound)”，KOTAI BUTSURI(固態物理) ，1993，第28卷，No. 5，第317-327頁
[非專利文獻5]K. Nomura、Ohta、K. Ueda、T. Kamiya、M. Hirano以及H. Hosono，“在單晶透明氧化物半導體中製造的薄膜電晶體(Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor)”，SCIENCE ，2003年，第300卷，第1269-1272頁
[非專利文獻6]K. Nomura、H. Ohta、A. Takagi、T. Kamiya、M. Hirano以及H. Hosono，“使用非晶氧化物半導體的透明柔性薄膜電晶體的室溫製造(Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors)”，NATURE ，2004年，第432卷，第488-492頁
通道形成區設置在氧化物半導體層中的薄膜電晶體的場效應遷移率約為包括非晶矽的薄膜電晶體的場效應遷移率的10倍到100倍。透過濺射法等可在300℃或更低溫度下形成氧化物半導體膜；因此，其製程比包括多晶矽的薄膜電晶體的製程簡單。因此，即使在使用了大尺寸基板的情況下，也能在一個基板上形成顯示裝置的像素部分和週邊驅動器電路。
在主動矩陣液晶顯示裝置中，因為在短的閘開關週期中執行了對液晶層施加電壓和對儲存電容器的充電，所以需要流過大量的驅動電流。具體而言，在具有大螢幕的液晶顯示裝置或高清晰度的液晶顯示裝置中，更大量的驅動電流是必須的。因此，較佳的用作開關元件的薄膜電晶體具有高的場效應遷移率。
然而，包括氧化物半導體的薄膜電晶體的場效應遷移率低於包括多晶矽的薄膜電晶體的場效應遷移率，包括多晶矽的薄膜電晶體已經用於習知的液晶顯示裝置的驅動器電路。
因此，根據本發明的實施例的一個目的是提高包括氧化物半導體的薄膜電晶體的場效應遷移率。根據本發明的實施例的另一目的是，即使提高了薄膜電晶體的場效應遷移率，也能抑制截止電流的增大。此外，根據本發明的實施例的另一目的是提供具有包括氧化物半導體的薄膜電晶體的顯示裝置。
根據本發明的實施例，概言之，在形成薄膜電晶體時，使用了氧化物半導體層，而且在氧化物半導體層與閘極絕緣層之間形成了電導率高於該氧化物半導體層的氧化物簇狀物(cluster)。
根據本發明的一個實施例，一種半導體裝置包括：閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的多個氧化物簇狀物；在該閘極絕緣層和多個氧化物簇狀物上的氧化物半導體層；以及在該氧化物半導體層上的源極和汲極電極層，其中多個氧化物簇狀物具有導電性，氧化物半導體層和源極電極層相互電連接，以及氧化物半導體層和汲極電極層相互電連接。
根據本發明的另一實施例，一種半導體裝置包括：閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的多個氧化物簇狀物；在該閘極絕緣層和多個氧化物簇狀物上的氧化物半導體層；在該氧化物半導體層上的具有n型導電性的緩衝層；在該緩衝層上的源極和汲極電極層，其中多個氧化物簇狀物具有導電性，緩衝層的載流子濃度高於氧化物半導體層的載流子濃度，該氧化物半導體層與源極電極層相互電連接而且它們之間插入了緩衝層，以及該氧化物半導體層和漏電極層相互電連接而且它們之間插入了緩衝層。
注意，多個氧化物簇狀物較佳的包括銦、鋅、錫、鉬或鎢。此外，多個氧化物簇狀物較佳的包括氧化銦、氧化鋅、氧化錫銦、氧化鋅銦、氧化鉬或氧化鎢中的任一種。而且，多個氧化物簇狀物的電導率較佳的高於氧化物半導體層的電導率。此外，多個氧化物簇狀物離與閘極絕緣層接觸的基準表面的高度較佳的大於或等於3nm且小於或等於5nm。
注意，該氧化物半導體層和緩衝層較佳的包括銦、鎵或鋅中的任一種。此外，該氧化物半導體層的膜厚較佳的大於或等於30nm且小於或等於100nm。
注意，該氧化物半導體層較佳的具有在源極和汲極電極層之間的區域，該區域的厚度小於與源極和汲極電極層重疊的區域的厚度。此外，可在該氧化物半導體層上形成包括無機材料的通道保護層。
根據本發明的另一實施例，一種用於製造半導體裝置的方法包括以下步驟：在基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；以散佈的方式在該閘極絕緣層上形成具有導電性的多個氧化物簇狀物；透過濺射法在閘極絕緣層和多個氧化物簇狀物上形成氧化物半導體膜；透過蝕刻該氧化物半導體膜形成島狀第二氧化物半導體膜；在該島狀第二氧化物半導體膜上形成導電層；以及透過蝕刻該島狀第二氧化物半導體膜和導電層形成氧化物半導體層與源極和汲極電極層。注意，較佳的使多個氧化物簇狀物的電導率高於氧化物半導體層的電導率。
注意在本說明書中，“簇狀物”指的是包括多個原子或分子且不具有膜結構的結構單元，而“氧化物簇狀物”指的是包括具有導電性的氧化物的簇狀物。
注意，本說明書中所使用的諸如“第一”和“第二”之類的序數是為了方便，而不表示步驟順序或層疊層順序。此外，本說明書中的序數不表示指定本發明的特定名稱。
注意，本說明書中的半導體裝置意味著可使用半導體特性工作的所有裝置，以及光電裝置、半導體電路以及電子裝置均包括在該半導體裝置中。
根據本發明的實施例，在包括氧化物半導體的薄膜電晶體中，透過在氧化物半導體層與閘極絕緣層之間形成電導率高於氧化物半導體層的氧化物簇狀物，能提高薄膜電晶體的場效應遷移率。此外，即使提高了薄膜電晶體的場效應遷移率，也能抑制截止電流的增大。
根據本發明的實施例，在顯示裝置的像素部分或驅動器電路部分中使用薄膜電晶體能提供具有高電特性和高可靠性的顯示裝置。
參照附圖詳細描述根據本發明的一個實施例的實施例。然而，本發明不限於以下描述，而且本領域技術人員容易理解，可按照多種方式修改本文中公開的模式和細節，而不背離本發明的範圍和精神。因此，本發明不應被解釋為受限於以下給出的實施例中的描述。注意在以下描述的本發明的結構中，在所有附圖中透過相同的附圖標記表示相同部分或具有相似功能的部分，而且省略它們的描述。
[實施例1]
在本實施例中，將參照圖1A到1C描述薄膜電晶體的結構。
在圖1A到1C中示出了具有本實施例的底閘結構的薄膜電晶體。圖1A是截面圖，而圖1B是平面圖。圖1A是沿圖1B的線A1-A2所取的截面圖。此外，圖1C是圖1A的氧化物半導體層103的放大圖。
在圖1A到1C中所示的薄膜電晶體中，在基板100上設置閘極電極層101，在閘極電極層101上設置閘極絕緣層102，以散佈方式在閘極絕緣層102上設置多個氧化物簇狀物106，在閘極絕緣層102和氧化物簇狀物106上設置氧化物半導體層103，以及在氧化物半導體層103上設置源極和汲極電極層105a和105b。這裏，氧化物半導體層103和源極電極層105a相互電連接，而氧化物半導體層103和汲極電極層105b相互電連接。注意，將氧化物半導體層103的至少一部分設置成與閘極絕緣層102的上表面接觸。
可使用諸如鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、或鈧之類的金屬材料、或包含這些材料中的任一種作為其主要組分的合金材料、或包含這些金屬材料中的任一種作為其主要組分的氮化物來形成具有單層或層疊結構的閘極電極層101。較佳的使用諸如鋁或銅之類的低阻導電材料形成閘極電極層101；然而，低阻導電材料具有耐熱性低和易受腐蝕的缺點。因此，較佳的與耐熱導電材料組合使用低阻導電材料。作為耐熱導電材料，使用了鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為閘極電極層101的層疊結構，較佳的鉬層層疊在鋁層之上的兩層結構；鉬層層疊在銅層之上的兩層結構；氮化鈦層或氮化鉭層層疊在銅層之上的兩層結構；或氮化鈦層和鉬層層疊的兩層結構。或者，較佳的使用其中層疊了鎢層或氮化鎢層、使用鋁-矽合金層或鋁-鈦合金層的層、以及氮化鈦層或鈦層的三層結構。
作為形成氧化物半導體層103的氧化物半導體，較佳的使用組合物分子式由InMO3 (ZnO) m (m >0)表示的氧化物半導體。具體而言，較佳的使用In-Ga-Zn-O基氧化物半導體。注意，M表示從鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)以及鈷(Co)中選擇的一種或多種金屬元素。例如，除其中僅包含Ga作為M的情況之外，還存在包含Ga和除Ga之外的上述金屬元素作為M的情況，例如Ga和Ni或Ga和Fe。而且，在該氧化物半導體中，在某些情況下，除包含金屬元素作為M之外，還包含諸如Fe或Ni之類的過渡金屬元素或過渡金屬的氧化物作為雜質元素。在本說明書中，在組合物分子式由InMO3 (ZnO) m (m >0)表示的氧化物半導體中，組合物分子式至少包括Ga作為M的氧化物半導體稱為In-Ga-Zn-O基氧化物半導體，而In-Ga-Zn-O基氧化物半導體的薄膜稱為In-Ga-Zn-O基非單晶膜。
透過X射線衍射(XRD)在In-Ga-Zn-O基非單晶膜中觀測到非晶結構。注意，在透過濺射方法形成膜之後，在200℃到700℃下，通常在250℃到500℃下，對受測樣本的In-Ga-Zn-O基非單晶膜進行熱處理10分鐘到100分鐘。
此外，將In-Ga-Zn-O基非單晶膜用作薄膜電晶體的主動層，藉此能製造在±20V的閘極電壓下具有諸如109 或更高的導通/截止比和10cm2 /Vs的遷移率之類的特性的薄膜電晶體。
然而，形成氧化物半導體層103的氧化物半導體不限於組合物分子式由InMO3 (ZnO) m (m >0)表示的氧化物半導體。例如，可使用包括氧化銦(InO x )、氧化鋅(ZnO x )、氧化錫(SnO x )、氧化鋅銦(IZO)、氧化錫銦(ITO)、含氧化矽的氧化錫銦(ITSO)、鎵摻雜的氧化鋅(GZO)等。
氧化物半導體層103的厚度被設置為10nm或更厚，較佳的為30nm到100nm。氧化物半導體層103具有在源極和汲極電極層105a和105b之間的區域，該區域的厚度小於與源極和汲極電極層105a和105b重疊的區域的厚度。
氧化物半導體層103的載流子濃度的範圍較佳的小於1×1017 /cm3 (更佳的為1×1011 /cm3 或更高)。當氧化物半導體層103的載流子濃度超過上述範圍時，薄膜電晶體具有通常導通的風險。
氧化物半導體層103中可包含絕緣雜質。作為該雜質，應用了以氧化矽、氧化鍺、氧化鋁等為代表的絕緣氧化物等、以氮化矽、氮化鋁等為代表的絕緣氮化物等、或諸如氧氮化矽或氧氮化鋁之類的絕緣氧氮化物。
以氧化物半導體的電導率不會退化的濃度向該氧化物半導體添加絕緣氧化物或絕緣氮化物。
氧化物半導體層103中包含絕緣雜質，藉此能抑制氧化物半導體層103的結晶。抑制了氧化物半導體層103的結晶，藉此能使薄膜電晶體的特性穩定。
此外，使In-Ga-Zn-O基氧化物半導體包含諸如氧化矽之類的雜質。因此，即使透過300℃到600℃下的熱處理，也能防止氧化物半導體的結晶或微晶粒的產生。
在其中In-Ga-Zn-O基氧化物半導體層是通道形成區的薄膜電晶體的製程中，透過執行熱處理能改善S值(亞臨界值擺動值)或場效應遷移率。而且，使In-Ga-Zn-O基氧化物半導體包含諸如氧化矽之類的雜質，藉此能防止薄膜電晶體一直導通。此外，即使在對該薄膜電晶體施加了熱應力或偏置應力的情況下，也能防止臨界值電壓的變化。
作為應用於氧化物半導體層103的氧化物半導體，除上述之外，還可應用以下氧化物半導體中的任一種：In-Sn-Zn-O基氧化物半導體、In-Al-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、Sn-Al-Zn-O基氧化物半導體、In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、In-O基氧化物半導體、Sn-O基氧化物半導體以及Zn-O基氧化物半導體。換言之，向這些氧化物半導體中添加抑制結晶的雜質以保持非晶態，藉此能使薄膜電晶體的特性穩定。
氧化物簇狀物106是電導率高於包括具有導電性的氧化物的氧化物半導體層103的簇狀物。此外，作為該氧化物，較佳的包括銦(In)、鋅(Zn)、錫(Sn)、鉬(Mo)或鎢(W)中的任一種。具體而言，較佳的使用氧化銦(InO x )、氧化鋅(ZnO x )、氧化錫銦(ITO)、氧化鋅銦(IZO)、氧化鉬或氧化鎢。然而，較佳的將不同於氧化物半導體層103的化合物用於該氧化物簇狀物106。注意，可使氧化物簇狀物106結晶。
此外，氧化物簇狀物106的高度R大於0nm且小於或等於10nm，較佳的為3nm到5nm(含3nm和5nm)。這裏，氧化物簇狀物106的高度R較佳的小於或等於氧化物半導體層103的膜厚的一半。如圖1C所示，這裏的高度R是氧化物簇狀物106離基準表面的高度，閘極絕緣層102的平面和氧化物簇狀物106在該基準表面中相互接觸。此外，氧化物簇狀物106的形狀不限於類似於圖1C的氧化物簇狀物106a的半球狀。例如，氧化物簇狀物106可具有類似於氧化物簇狀物106b的水平方向扁平的半球狀，或可具有類似於氧化物簇狀物106c的垂直方向扁平的半球狀。此外，雖然氧化物簇狀物106示意性地具有半球狀，但氧化物簇狀物106的形狀不限於此。例如，氧化物簇狀物106可具有尖針形狀。
在氧化物半導體層103的通道形成區中，以散佈方式設置了多個氧化物半導體簇狀物106。當薄膜電晶體導通時，汲極電流流過具有高電導率的氧化物簇狀物106，藉此能提高場效應遷移率。此外，當薄膜電晶體截止時，氧化物半導體層103阻止載流子啟動，藉此能抑制截止電流的增大。
源極或汲極電極層105a具有第一導電層112a、第二導電層113a以及第三導電層114a的三層結構，而源極或汲極電極層105b具有第一導電層112b、第二導電層113b以及第三導電層114b的三層結構。可使用諸如鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、或鈧之類的金屬材料、包含這些金屬材料中的任一種作為其主要組分的合金材料、或包含這些金屬材料中的任一種作為其主要組分的氮化物形成第一導電層112a和112b、第二導電層113a和113b、以及第三導電層114a和114b。較佳的使用諸如鋁或銅之類的低阻導電材料形成第一導電層112a和112b、第二導電層113a和113b、以及第三導電層114a和114b中的一個；然而，該低阻導電材料具有低耐熱性和易受腐蝕的缺點。因此，較佳的與耐熱導電材料組合使用低阻導電材料。作為耐熱導電材料，使用了鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，較佳的使用作為耐熱導電材料的鈦形成第一導電層112a和112b和第三導電層114a和114b，而使用包含具有低耐熱性的釹的鋁合金形成第二導電層113a和113b。透過這樣的結構，利用了鋁的低電阻性質並且減少了小丘的產生。注意在本實施例中，將源極或汲極電極層105a形成為具有第一導電層112a、第二導電層113a以及第三導電層114a的三層結構，而將源極或汲極電極層105b形成為具有第一導電層112b、第二導電層113b以及第三導電層114b的三層結構；然而，源極和汲極電極層105a和105b不限於該結構。因此，源極和汲極電極層105a和105可具有單層結構、兩層結構、或四層或更多層的層疊結構。
此外，不限於圖1A到1C所示的具有倒交錯結構的薄膜電晶體，可採用如圖12所示的具有其中通道保護層104被設置在氧化物半導體層103之上的倒交錯結構的薄膜電晶體。作為通道保護層104，可使用透過濺射法或諸如電漿CVD法或熱CVD法之類的氣相生長法形成的無機材料(諸如氧化矽、氮化矽、氧氮化矽或氮氧化矽)。將通道保護層104設置在氧化物半導體層103上的結構能防止在製程中對氧化物半導體層103的通道形成區的損傷(例如在形成氧化物半導體層103時，由於電漿或蝕刻中的蝕刻劑引起的氧化或膜厚減少)。因此，能提高薄膜電晶體的可靠性。注意，圖12中所示的薄膜電晶體具有與圖1A到1C中所示的薄膜電晶體相同的結構，除了在氧化物半導體層103上形成了通道保護層104，而且圖12中的附圖標記與用於圖1A到1C中所示的薄膜電晶體的附圖標記相同。
此外，使用上述底閘型薄膜電晶體還能形成反相器電路。
使用反相器電路、電容器、電阻器等形成被配置成驅動像素部分的驅動器電路。當組合兩個n通道TFT以形成反相器電路時，存在兩種類型的組合：增強型電晶體和空乏型電晶體的組合(下文將透過這種組合形成的電路稱為“EDMOS”電路)以及增強型TFT的組合(下文將透過這種組合形成的電路稱為“EEMOS電路”)。注意當n通道TFT的臨界值電壓為正時，該n通道TFT被定義為增強型電晶體，而當n通道TFT的臨界值電壓為負時，該n通道TFT被定義為空乏型電晶體，而且此說明書遵循上述定義。
在一個基板上形成像素部分和驅動器電路。在像素部分中，使用排列成矩陣的增強型電晶體對施加給像素電極的電壓的開和關進行切換。在像素部分中設置的這些增強型電晶體使用氧化物半導體。因為增強型電晶體在±20V的閘極電壓下具有諸如109 或更大的導通/截止比之類的電特性，所以漏電流小而且能實現低功耗驅動。
圖30A示出驅動器電路的反相器電路的截面結構。注意第一薄膜電晶體430a和第二薄膜電晶體430b是圖1A到1C中所示的倒交錯薄膜電晶體。
在圖30A中所示的薄膜電晶體430a中，在基板400上設置了第一閘極電極層401a，在第一閘極電極層401a上設置了閘極絕緣層402，以散佈方式在閘極絕緣層402上設置了多個氧化物簇狀物406，在閘極絕緣層402和氧化物簇狀物406上設置了第一氧化物半導體層403a，以及在第一氧化物半導體層403a上設置了第一引線405a和第二引線405b。以相似的方式，在薄膜電晶體430b中，在基板400上設置了第二閘極電極層401b，在第二閘極電極層401b上設置了閘極絕緣層402，以散佈方式在閘極絕緣層402上設置了多個氧化物簇狀物406，在閘極絕緣層402和氧化物簇狀物406上設置了第二氧化物半導體層403b，以及在第一氧化物半導體層403b上設置了第二引線405a和第三引線405c。這裏，第二引線405b透過在閘極絕緣層402中形成的接觸孔404直接連接至第二閘極電極層401b。將第一氧化物半導體層403a和第二氧化物半導體層403b的至少一部分設置成與閘極絕緣層402的上表面接觸。注意，至於相應部分的結構和材料，所指的是上述薄膜電晶體。
第一引線405a是處於地電位的電源線(接地電源線)。處於地電位的該電源線可以是施加了負電壓VDL 的電源線(負電源線)。第三引線405c是施加了正電壓V DD 的電源線(正電源線)。
如圖30A所示，電連接至第一氧化物半導體層403a和第二氧化物半導體層403b的第二引線405b透過在閘極絕緣層402中形成的接觸孔404直接連接至第二薄膜電晶體430b的第二閘極電極401b。透過第二引線405b與第二閘極電極層401b的直接連接，能獲得良好的接觸，這能導致接觸電阻減小。與第二閘極電極401b和第二引線405b利用另一導電膜－例如插入它們之間的透明導電膜－相互連接的情況相比，可實現接觸孔數量的減少和由於接觸孔數量減少從而佔據的面積的減小。
進一步，圖30C是驅動器電路的反相器電路的平面圖。在圖30C中，沿點劃線Z1-Z2所取的截面對應於圖30A。
此外，圖30B示出EDMOS電路的等效電路。圖30A和30C中所示的電路連接對應於圖30B中所示的電路連接。示出了其中第一薄膜電晶體430a是增強型n通道電晶體、而第二薄膜電晶體430b是空乏型n通道電晶體的示例。
為了在一個基板上製造增強型n通道電晶體和空乏型n通道電晶體，例如，使用不同材料或在不同條件下形成第一氧化物半導體層403a和第二半導體層403b。或者，可按照這樣的方式形成EDMOS電路：在氧化物半導體層上方和下方設置閘極電極，以控制其臨界值和施加給閘極電極的電壓，從而當TFT中的一個通常截止時，另一個TFT通常導通。
或者，不限於EDMOS電路，可按照第一薄膜電晶體403a和第二薄膜電晶體403b是增強型n通道電晶體的方式製造EEMOS電路。在該情況下，代替第二引線405b和第二閘極電極層401b之間的連接，第三引線405c和第二閘極電極層401b相互連接。
利用這樣的結構，在氧化物半導體層與閘極絕緣層之間形成了電導率高於作為主動層的氧化物半導體層的氧化物簇狀物；因此，當薄膜電晶體導通時能提高場效應遷移率。此外，即使提高了薄膜電晶體的場效應遷移率，也能抑制截止電流的增大。
注意，可將本實施例中所描述的結構與其他實施例中描述的任一種結構適當地組合。
[實施例2]
在本實施例中，將參照圖2A到2C、圖3A到3C、圖4、圖5、圖6、圖7、圖8A1和8A2與圖8B1和8B2以及圖9描述包括實施例1中所描述的薄膜電晶體的顯示裝置的製程。圖2A到2C和圖3A到3C是截面圖，而圖4、圖5、圖6以及圖7是平面圖。圖4、圖5、圖6以及圖7中的每一個中的線A1-A2和線B1-B2分別對應於圖2A到2C和圖3A到3C中的每一個中的線A1-A2和線B1-B2。
首先，製備基板100。作為基板100，可使用以下基板中的任一個：透過熔融法或浮動法使用鋇硼矽玻璃、鋁硼矽玻璃、鋁矽玻璃等形成的無鹼玻璃基板；陶瓷基板；具有足以承受該製程的處理溫度的耐熱性的塑膠基板；等等。或者，還可使用表面上設置有絕緣膜的諸如不銹鋼合金基板之類的金屬基板。該基板100可具有320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、2850mm×3050mm等尺寸。
此外，可在基板100上形成作為基膜的絕緣膜。可透過CVD方法、濺射方法等將該基膜形成為具有氧化矽膜、氮化矽膜、氧氮化矽膜以及氮氧化矽膜的單層結構或疊層結構。在將諸如玻璃基板之類的包含流動離子的基板用作基板100的情況下，將諸如氮化矽膜或氮氧化矽膜之類含氮的膜用作基膜，藉此能阻止流動離子進入氧化物半導體層。
接著，透過濺射法或真空蒸鍍法在基板100的整個表面上形成導電膜，該導電膜被設置成形成包括閘極電極層101、電容器引線108以及第一端子121的閘極引線。接著，執行第一光微影步驟。形成抗蝕劑掩模，而且透過蝕刻去除不必要的部分以形成引線和電極(包括閘極電極層101的閘極引線、電容器引線108以及第一端子121)。那時，較佳的執行蝕刻以至少使閘極電極層101的端部楔化以防止斷開。圖2A示出了此階段的截面圖。注意，此階段的平面圖對應於圖4。
可使用實施例1中所描述的導電材料將端子部分中包括閘極電極層101、電容器引線108以及第一端子121的閘極引線形成為具有單層結構或層疊結構。
接著，在閘極電極層101的整個表面上形成閘極絕緣層102。透過CVD法、濺射法等將閘極絕緣層102形成為50nm到250nm厚度。
例如，作為閘極絕緣層102，透過CVD法或濺射法形成厚度為100nm的氧化矽膜。不言而喻，閘極絕緣層102不限於這樣的氧化矽膜，且可以是諸如氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜以及氧化鉭膜之類的任一其他類型的絕緣膜的單層結構或層疊結構。
或者，作為閘極絕緣層102，可透過CVD法使用有機矽烷氣體形成氧化矽層。作為有機矽烷氣體，可使用諸如四乙氧基矽烷(TEOS：分子式Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學分子式Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )或三二甲基氨基矽烷(SiH(N(CH3 )2 )3 )之類的含矽化合物。
再或者，可使用鋁、釔或鉿的氧化物、氮化物、氧氮化物或氮氧化物中的一種或包括上述化合物中的至少兩種或更多種的化合物形成閘極絕緣層102。
注意，在本說明書中，氧氮化物指的是包含的氧原子多於氮原子的物質，而氮氧化物指的是包含的氮原子多於氧原子的物質。例如，“氧氮化矽膜”表示含氧原子多於氮原子的膜，且在透過RBS(盧瑟福背散射質譜測量)和HFS(氫前繞射)測量時包含濃度範圍分別為50%到70%原子百分比、0.5%到15%原子百分比、25%到35%原子百分比以及0.1%到10%原子百分比的氧、氮、矽以及氫。進一步，“氮氧化矽膜”表示含氮原子多於含氧原子的膜，且在透過RBS和HFS測量時包含濃度範圍分別為5%到30%原子百分比、20%到55%原子百分比、25%到35%原子百分比以及10%到30%原子百分比的氧、氮、矽以及氫。注意氮、氧、矽以及氫的百分比落在以上給出的範圍中，其中氧氮化矽或氮氧化矽中包含的總原子數量被定義為100%原子百分數。
注意，在形成用於形成氧化物半導體層103和氧化物簇狀物106的氧化物半導體膜之前，較佳的執行透過在設置了基板100的腔室中引入氬氣而產生等離子的反濺射，藉此去除附連至閘極絕緣層的表面的灰塵。透過反濺射，能改善閘極絕緣層102的表面的平坦性。反濺射指的是在不對靶側施加電壓的情況下，使用RF電源在氬氣氣氛下對基板側施加電壓從而產生電漿以使表面改性的一種方法。注意可使用氮氣氣氛、氦氣氣氛等代替氬氣氣氛。或者，可使用其中添加了氧氣、N2 O等的氬氣氣氛。再或者，可使用其中添加了Cl2 、CF4 等的氬氣氣氛。在反濺射之後，在不暴露給空氣的情況下形成第一氧化物半導體膜，藉此能防止灰塵或水分附著到氧化物半導體層103與氧化物簇狀物106之間的介面。
接著，以散佈方式在閘極絕緣層102上形成多個氧化物簇狀物106。作為用於氧化物簇狀物106的具有導電性的該氧化物，包括銦(In)、鋅(Zn)、錫(Sn)、鉬(Mo)或鎢(W)中的任一種。較佳的使用氧化銦(InO x )、氧化鋅(ZnO x )、氧化錫銦(ITO)、氧化鋅銦(IZO)、氧化鉬或氧化鎢。然而，可使氧化物簇狀物106的電導率高於氧化物半導體層103的電導率。可透過濺射法、蒸鍍法、溶膠-凝膠法等形成具有導電性的這些氧化物。形成氧化物簇狀物106以使其高度R大於0nm且小於或等於10nm，較佳的為3nm到5nm(含3nm和5nm)。這裏，氧化物簇狀物106的高度R較佳的小於氧化物半導體層103的膜厚度的一半。按照與實施例1相似的方式，這裏的高度R是氧化物簇狀物106離基準表面的高度，閘極絕緣層102的平面和氧化物簇狀物106在該基準表面中相互接觸。
接著，在不暴露給空氣的情況下在諸如氬氣和氧氣之類的稀有氣體的氣氛中透過濺射法形成用於形成氧化物半導體層103的氧化物半導體膜。作為氧化物半導體膜，可使用實施例1中所描述的氧化物半導體，而且較佳的使用In-Ga-Zn-O基氧化物半導體。作為具體條件，使用了直徑為8英寸的包含In、Ga以及Zn(In2 O3 :Ga2 O3 :ZnO=1:1:1)的氧化物半導體靶，基板與靶之間的距離被設置為170mm，形成膜的氣體為Ar:O2 =50:5(sccm)，而且透過在0.4Pa的壓力下利用0.5kW的直流(DC)電源在室溫下的濺射來執行成膜。此外，作為該靶，可在包含In2 O3 的直徑為8英寸的盤上設置處於小球狀態的Ga2 O3 和ZnO。注意，較佳的使用脈衝直流(DC)電源，因為能減少灰塵從而使厚度分佈均勻。In-Ga-Zn-O基非單晶膜的厚度被設置為10nm或更厚，較佳的為30nm到100nm(含30nm和100nm)。
在透過濺射法形成In-Ga-Zn-O基非單晶膜的情況下，可使含In、Ga以及Zn的氧化物半導體靶包含絕緣雜質。該雜質是以氧化矽、氧化鍺、氧化鋁等為代表的絕緣氧化物等、以氮化矽、氮化鋁等為代表的絕緣氮化物等、或諸如氧氮化矽或氧氮化鋁之類的絕緣氧氮化物等。例如，較佳的使該氧化物半導體靶包含比例為0.1%重量百分比到10%重量百分比(含0.1%和10%)的SiO2 ，更佳的包含1%重量百分比到6%重量百分比(含1%和6%)的SiO2 。
使該氧化物半導體包含絕緣雜質，藉此容易使要形成的氧化物半導體成為非晶。此外，在氧化物半導體膜經受熱處理的情況下，能阻止氧化物半導體膜結晶。
除In-Ga-Zn-O基氧化物半導體之外，按照使以下氧化物半導體包含絕緣雜質的方式能獲得相似的效果：In-Sn-Zn-O基氧化物半導體、In-Al-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、Sn-Al-Zn-O基氧化物半導體、In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、In-O基氧化物半導體、Sn-O基氧化物半導體以及Zn-O基氧化物半導體。
例如，在透過濺射法形成添加了氧化矽的In-Sn-Zn-O基氧化物半導體膜的情況下，使用了以預定比例燒結的In2 O3 、SnO2 、ZnO以及SiO2 的靶。此外，在添加了氧化矽的In-Al-Zn-O基氧化物半導體的情況下，使用其中以預定比例燒結In2 O3 、Al2 O3 、ZnO以及SiO2 的靶形成膜。
用於形成該In-Ga-Zn-O基非單晶膜的腔室可以與執行反濺射的腔室相同或不同。
濺射法的示例包括其中將高頻功率源用作濺射功率源的RF濺射法、直流濺射法以及以脈衝方式施加偏壓的脈衝直流濺射法。在形成絕緣膜的情況下主要使用射頻濺射方法，而在形成金屬膜的情況下主要使用直流濺射方法。
此外，還存在可設置不同材料的多個靶的多源濺射裝置。利用該多源濺射裝置，不同材料的膜可形成為在同一腔室中層疊，或者多種材料的膜可在同一腔室中透過放電同時形成。
此外，存在腔室中設置有磁鐵系統且用於磁控管濺射方法的濺射裝置，且在不使用輝光放電的情況下使用微波產生電漿的用於ECR濺射方法的濺射裝置。
此外，作為透過濺射方法的成膜方法，存在靶物質和濺射氣體組分在成膜期間相互化學反應以形成它們的化合物薄膜的反應濺射方法，以及在成膜期間也對基板施加電壓的偏壓濺射方法。
接著，執行第二光微影步驟。形成抗蝕劑掩模，並蝕刻該In-Ga-Zn-O基非單晶膜。在蝕刻該In-Ga-Zn-O基非單晶膜時，可將諸如檸檬酸或草酸之類的有機酸用作蝕刻劑。這裏，透過使用ITO-07N(Kanto Chemical公司製造)的濕法蝕刻來蝕刻In-Ga-Zn-O基非單晶膜以去除不必要的部分。因此，將該In-Ga-Zn-O基非單晶膜加工成島狀形狀，藉此形成作為In-Ga-Zn-O基非單晶膜的氧化物半導體膜111。同時，蝕刻在不與氧化物半導體膜111重疊的位置中形成的氧化物簇狀物106。將氧化物半導體膜111的末端部分蝕刻成楔狀，藉此能防止由於階梯形狀引起的引線斷開。然而，在將氧化鉬或氧化鎢用於氧化物簇狀物106的情況下，在某些情況下，透過同時對In-Ga-Zn-O基非單晶膜執行蝕刻不能完全去除氧化物簇狀物106。在該情況下，再次執行蝕刻以去除剩餘的氧化物簇狀物106。
注意，此處的蝕刻不限於濕法蝕刻，而可以是乾法蝕刻。作為用於乾法蝕刻的蝕刻裝置，可使用利用反應離子蝕刻法(RIE法)的蝕刻裝置、使用諸如ECR(電子迴旋共振)或ICP(感應耦合電漿)之類的高密度電漿源的乾法蝕刻裝置。作為相比於ICP蝕刻裝置可在更大面積上獲得均勻放電的乾法蝕刻裝置，存在ECCP(增強電容性耦合電漿)模式裝置，在該裝置中，上電極接地、13.56MHz的高頻功率源連接至下電極、而且3.2MHz的低頻功率源連接至下電極。例如，即使使用了第十代的超過3m大小的基板作為該基板，也能應用此ECCP模式蝕刻裝置。圖2B示出了此階段的截面圖。注意，此階段的平面圖對應於圖5。
接著，執行第三光微影步驟以形成抗蝕劑掩模，並透過蝕刻去除不必要部分，藉此形成到達由與閘極電極層101相同的材料組成的引線或電極層的接觸孔。該接觸孔被設置成與稍後形成的導電膜直接接觸。例如，在驅動電路部分中，當形成與閘極電極層和源或漏電極層直接接觸的薄膜電晶體時，或當形成電連接至端子部分的柵極引線的端子時，形成接觸孔。
接著，在氧化物半導體膜111和閘極絕緣層102上，透過濺射法或真空蒸鍍法形成由金屬材料形成的第一導電層112、第二導電層113以及第三導電層114。圖2C是此階段的截面圖。
作為第一導電層112、第二導電層113以及第三導電層114的材料，可使用實施例1中所描述的導電材料。在本實施例中，使用作為耐熱導電材料的鈦形成第一導電層112和第三導電層114，而且使用含釹的鋁合金形成第二導電層113。利用這樣的結構，利用了鋁的低電阻性質並且減少了小丘的產生。注意，在本實施例中，採用了第一導電層112、第二導電層113以及第三導電層114的三層結構；然而，不限於該三層結構，還可採用單層結構、兩層結構或四層或更多層的層疊結構。
接著，執行第四光微影步驟以形成抗蝕劑掩模131，並透過蝕刻去除不必要部分，藉此形成源極和汲極電極層105a和105b、氧化物半導體層103以及連接電極120。這時使用濕法蝕刻或乾法蝕刻作為蝕刻方法。例如，當使用鈦形成第一和第三導電層112和114、並使用含釹的鋁合金形成第二導電層113時，可使用過氧化氫溶液、加熱鹽酸或含氟化銨的硝酸溶液作為蝕刻劑以執行濕法蝕刻。例如，可利用KSMF-240(Kanto Chemical公司製造)共同蝕刻第一導電層112、第二導電層113以及第三導電層114。在該蝕刻步驟中，要暴露在氧化物半導體膜111中的區域也被部分蝕刻；因此，氧化物半導體層103具有在源極和汲極電極層105a和105b之間的區域，該區域的厚度小於與源極和汲極電極層105a和105b重疊的區域的厚度。因此，氧化物半導體層103的通道形成區和氧化物簇狀物106與氧化物半導體層103的小厚度區重疊。
在圖3A中，可透過其中使用過氧化氫溶液、加熱鹽酸、或含氟化銨的硝酸水溶液作為蝕刻劑的蝕刻在一個步驟中蝕刻第一導電層112、第二導電層113、第三導電層114以及氧化物半導體膜111；因此，源極和汲極電極層105a和105b以及氧化物半導體層103的端部相互對齊，而且能形成連續結構。此外，濕法蝕刻允許這些層被各向同性地蝕刻，從而使源極或汲極電極層105a和105b的端部從抗蝕劑掩模131處凹陷。透過上述步驟，可製造包括作為通道形成區的氧化物半導體層103和氧化物簇狀物106的薄膜電晶體170。圖3A示出了此階段的截面圖。注意，此階段的平面圖對應於圖6。
在第四光微影步驟中，由與源極或汲極電極層105a和105b相同的材料製成的第二端子122也被保留在端子部分中。注意，第二端子122電連接至源極引線(包括源極和汲極電極層105a和105b的源極引線)。
此外，在端子部分中，連接電極120透過在閘極絕緣層102中形成的接觸孔直接連接至端子部分的第一端子121。注意，雖然未在此處示出，驅動器電路的薄膜電晶體的源極或汲極引線透過與上述步驟相同的步驟直接連接至閘極電極。
在上述第四光微影步驟中，在將第一導電層112、第二導電層113以及第三導電層114蝕刻成島狀的步驟與形成源極和汲極電極層105a和105b的步驟中需要兩個掩模。然而，透過使用利用多色調(高色調)掩模形成的具有多種厚度(通常兩種不同厚度)的區域的抗蝕劑掩模，能減少抗蝕劑掩模的數量，從而導致製程簡化和成本更低。參照圖31A和31B描述使用多色調掩模的光微影步驟。
首先，從圖2A的狀態，透過上述方法形成閘極絕緣層102、氧化物簇狀物106、氧化物半導體膜111、第一導電層112、第二導電層113以及第三導電層114。然後，透過使用多色調(高色調)掩模一透過該掩模的透射光具有多種強度一的曝光，在第三導電層114上形成具有如圖31A中所示的多種厚度的區域的抗蝕劑掩模132。抗蝕劑掩模132在與閘極電極層101部分重疊的區域中具有薄的膜厚。接著，使用抗蝕劑掩模132蝕刻氧化物半導體膜111、第一導電層112、第二導電層113以及第三導電層114並將它們加工成島狀，以形成氧化物半導體層140、導電層115以及第二端子124。此狀態下的截面圖對應於圖31A。
接著，使抗蝕劑掩模132經受灰化以形成抗蝕劑掩模131。如圖31B所示，透過灰化使抗蝕劑掩模131的面積和厚度減小，並去除具有較薄厚度的區域。
最後，使用抗蝕劑掩模131蝕刻氧化物半導體層140、導電層115以及第二端子124，以形成氧化物半導體層103、源極和汲極電極層105a和105b以及第二端子122。使抗蝕劑掩模131的面積和厚度減小，藉此也蝕刻氧化物半導體層103、源極和汲極電極層105a和105b、以及第二端子122的端部。此狀態下的截面圖對應於圖31B。注意，在隨後的步驟中形成保護絕緣層107之後，蝕刻閘極絕緣層102和保護絕緣層107以形成接觸孔，藉此形成透明導電膜以使第一端子121和FPC相互連接。按照上述方式，能使用多色調掩模製造薄膜電晶體170。
接著，在去除抗蝕劑掩模131之後，較佳的在200℃到700℃、通常在250℃到500℃下執行熱處理。這裏，在爐中在350℃下在氮氣氣氛中執行熱處理1小時。透過此熱處理，在In-Ga-Zn-O基非單晶膜中發生原子級重排。因為熱處理釋放了阻止載流子傳輸的應變，所以熱處理(包括光退火)是很重要的。要注意的是，對熱處理的定時不存在特殊限制，只要在In-Ga-Zn-O基非單晶膜形成之後進行即可，而且例如，可在像素電極形成之後執行熱處理。或者，可透過上述熱處理使氧化物簇狀物106結晶而提高氧化物簇狀物106的電導率。
此外，可使氧化物半導體層103的暴露通道形成區經受氧自由基處理。執行氧自由基處理，藉此可使薄膜電晶體通常截止。此外，自由基處理能修復由蝕刻引起的氧化物半導體層103中的損傷。較佳的在O2 或N2 O的氣氛中、且較佳的在分別包括氧的N2 、He、或Ar的氣氛下執行自由基處理。或者，可在向上述氣氛中添加了Cl2 或CF4 的氣氛中執行該自由基處理。注意較佳的在未施加偏壓的情況下執行該自由基處理。
接著，形成保護絕緣層107以覆蓋薄膜電晶體170。作為保護絕緣層107，可使用透過濺射方法等獲得的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉭膜等。
接著，執行第五光微影步驟以形成抗蝕劑掩模，並蝕刻保護絕緣層107以形成到達漏電極層105b的接觸孔125。此外，透過這裏的蝕刻，還形成到達第二端子122的接觸孔127和到達連接電極120的接觸孔126。圖3B示出了此階段的截面圖。
然後，在去除該抗蝕劑掩模之後，形成透明導電膜。透過濺射方法、真空蒸鍍方法等使用氧化銦(In2 O3 )、氧化銦－氧化錫的合金(In2 O3 -SnO2 ，簡稱為ITO)等形成該透明導電膜。使用鹽酸基溶液對這樣的材料執行蝕刻處理。替代地，因為在蝕刻ITO時尤其往往會產生殘留物，所以可使用氧化銦和氧化鋅合金(In2 O3 -ZnO)以提高蝕刻可加工性。
接著，執行第六光微影步驟以形成抗蝕劑掩模，並透過蝕刻去除不必要部分，藉此形成像素電極層110。
此外，在此第六光微影步驟中，利用電容器部分中的閘極絕緣層102和保護絕緣層107作為電介質，電容器引線108和像素電極層110一起形成儲存電容器。
此外，在第六光微影步驟中，第一端子和第二端子被抗蝕劑掩模覆蓋，從而透明導電膜128和129保留在端子部分中。透明導電膜128和129用作用於與FPC連接的電極或引線。在連接電極120上形成的直接連接至第一端子121的透明導電膜128用作作為閘極引線的輸入端子的用於連接的端子電極。在第二端子122上形成的透明導電膜129用作起源極引線的輸入端子作用的用於連接的端子電極。
然後去除抗蝕劑掩模，而圖3C是此階段的截面圖。注意，此階段的平面圖對應於圖7。
此外，圖8A1和8A2分別是此階段的閘極引線端子部分的截面圖和平面圖。圖8A1是沿圖8A2的線C1-C2所取的截面圖。在圖8A1中，在保護絕緣膜154上形成的透明導電膜155是起輸入端子作用的用於連接的端子電極。此外，在圖8A1中，在端子部分中，由與閘極引線相同的材料形成的第一端子151和由與源極引線相同的材料形成的連接電極153透過設置在閘極絕緣層152中的接觸孔彼此重疊，以使第一端子151與連接電極153相互直接接觸以在它們之間形成傳導。此外，連接電極153和透明導電膜155透過設置在保護絕緣膜154接觸孔彼此直接接觸，以在連接電極153與透明導電膜155之間形成傳導。
此外，圖8B1和8B2分別是此階段的閘極引線端子部分的截面圖和平面圖。此外，圖8B1對應於沿圖8B2的線D1-D2所取的截面圖。在圖8B1中，在保護絕緣膜154上形成的透明導電膜155是起輸入端子作用的用於連接的端子電極。此外，在圖8B1中，在端子部分中，由與閘極引線相同材料形成的電極156位於電連接至源極引線的第二端子150下方且與該第二端子150重疊，在電極156與該第二端子150之間插入了閘極絕緣層152。電極156未電連接至第二端子150。當電極156被設置成，例如，浮置、GND或0V，以使電極156的電位不同於第二端子150的電位時，可形成用於防止雜訊或靜電的電容器。此外，第二端子150電連接至透明導電膜155，其中保護絕緣膜154插入於它們之間。
根據像素密度設置多條閘極引線、源極引線以及電容器引線。在端子部分中，還分別安排了多個與閘極引線相同電位的第一端子、與源極引線相同電位的第二端子、與電容器引線相同電位的第三端子等。對各種端子的數量並無特殊限制，而且本領域技術人員可酌情確定端子的數量。
透過這六個光微影步驟，可使用六個光微影掩模完成儲存電容器和包括作為底閘n通道薄膜電晶體的薄膜電晶體170的像素薄膜電晶體部分。像素薄膜電晶體部分和儲存電容器被排列成對應於它們各自像素的矩陣，從而形成像素部分，藉此可獲得用於製造主動矩陣顯示裝置的基板之一。為簡便起見，在本說明書中將這樣的基板稱為主動矩陣基板。
當製造主動矩陣液晶顯示裝置時，主動矩陣基板和設置有對電極的對基板被相互固定，液晶層插入在它們之間。注意，在主動矩陣基板上設置有電連接至對基板上的對電極的公共電極，而且在端子部分中設置有電連接至公共電極的第四端子。此第四端子被設置成使公共電極被固定至諸如GND或0V之類的預定電位。
此外，本實施例不限於圖7中的像素結構，而在圖9中示出了不同於圖7的平面圖的示例。圖9示出一示例，其中未設置電容器引線，而且用彼此重疊的像素電極層110和毗鄰像素的閘極引線形成儲存電容器，並在該像素電極層110與毗鄰像素的閘極引線之間插入了保護絕緣膜和閘極絕緣層。在該情況下，可省略電容器引線和連接至該電容器引線的第三端子。注意，在圖9中，由相同的附圖標記標注與圖7中相似的部分。
在主動矩陣液晶顯示裝置中，驅動排列成矩陣的像素電極，藉此在螢幕上形成顯示圖案。具體而言，在選定的像素電極與對應於該像素電極的對電極之間施加電壓，藉此使在該像素電極與該對電極之間設置的液晶層受光調製，而此光調制被觀看者識別為顯示圖案。
在顯示運動圖像時，液晶顯示裝置存在問題，因為液晶分子本身的長回應時間引起運動圖像的拖影或模糊。為改善液晶顯示裝置的運動圖像特性，採用了稱為黑色插入的驅動方法，其中每隔一個幀週期在整個螢幕上顯示黑色。
或者，可採用稱為雙幀率驅動的驅動方法，其中垂直同步頻率是通常垂直同步頻率的1.5或更高、較佳的2倍或更高，藉此改善運動圖像特性。
進一步替代地，為改善液晶顯示裝置的運動圖像特性，可採用一種驅動方法，其中使用多個LED(發光二極體)或多個EL光源來形成作為背光的表面光源、而且在一個幀週期中以脈衝方式獨立地驅動該表面光源的各個光源。作為該表面光源，可使用三種或更多種類型的LED，或可使用發射白光的LED。因為能獨立地控制多個LED，所以可使LED的發光時序與光調製的液晶層的時序同步。根據此驅動方法，可使部分LED截止；從而，可獲得降低功耗的效果，尤其是顯示具有大部分為黑色的圖像的情況下。
組合這些驅動方法，相比於習知液晶顯示裝置的顯示特性，藉此可改善液晶顯示裝置的諸如運動圖像特性之類的顯示特性。
在本實施例中獲得的n通道電晶體包括通道形成區中的In-Ga-Zn-O基非單晶膜且具有良好的動態特性。因此，可對本實施例的n通道電晶體組合應用這些驅動方法。
當製造發光顯示裝置時，將有機發光元件的一個電極(也稱為陰極)設置為諸如GND或0V之類的低電源電位；因此，端子部分設置有用於將該陰極設置為諸如GND或0V之類的低電源電位的第四端子。此外，當製造發光顯示裝置時，除源極引線和閘極引線之外，還設置了電源線。因此，端子部分設置有電連接至該電源線的第五端子。
利用這樣的結構，在包括氧化物半導體層的薄膜電晶體中，在氧化物半導體層與閘極絕緣層之間形成了電導率高於作為主動層的氧化物半導體層的氧化物簇狀物；因此，當薄膜電晶體導通時能提高場效應遷移率。此外，即使提高了薄膜電晶體的場效應遷移率，也能抑制截止電流的增大。
透過在顯示裝置的像素部分或驅動器電路部分中使用薄膜電晶體，能提供具有高電特性和高可靠性的顯示裝置。
注意，可將本實施例中所描述的結構與其他實施例中描述的任一種結構適當地組合。
[實施例3]
在本實施例中，參照圖10描述了具有與實施例1中所描述的薄膜電晶體形狀不同的薄膜電晶體。
在圖10中示出了具有本實施例的底閘結構的薄膜電晶體。在圖10中所示的薄膜電晶體中，在基板100上設置閘極電極層101，在閘極電極層101上設置閘極絕緣層102，以散佈方式在閘極絕緣層102上設置多個氧化物簇狀物106，在閘極絕緣層102和多個氧化物簇狀物106上設置氧化物半導體層103，在氧化物半導體層103上設置緩衝層301a和301b，以及在緩衝層301a和301b上設置源極和汲極電極層105a和105b。這裏，氧化物半導體層103和源極電極層105a相互電連接而且在它們之間插入緩衝層301a，而氧化物半導體層103和汲極電極層105b相互電連接而且在它們之間插入緩衝層301b。源極或汲極電極層105a具有第一導電層112a、第二導電層113a以及第三導電層114a的三層結構，而源極或汲極電極層105b具有第一導電層112b、第二導電層113b以及第三導電層114b的三層結構。即，圖10中所示的薄膜電晶體具有一種結構，其中在實施例1中的圖1A到1C中所示的薄膜電晶體中的氧化物半導體層103與源極和汲極電極層105a和105b之間設置緩衝層301a和301b。
以與形成氧化物半導體層103相似的方式，較佳的使用作為包含In、Ga以及Zn的氧化物半導體膜的In-Ga-Zn-O基非單晶膜形成起源和汲區作用的緩衝層301a和301b。在本實施例中，將作為包含In、Ga以及Zn的氧化物半導體膜的In-Ga-Zn-O基非單晶膜用於該氧化物半導體層103。注意，緩衝層301a和301b具有n型導電性，且具有比氧化物半導體層103更高的電導。此外，緩衝層301a和301b是In-Ga-Zn-O基非單晶膜，而且包括至少非晶組分。在某些情況下，緩衝層301a和301b包括在非晶結構中的晶粒(奈米晶體)。晶粒(奈米晶體)分別具有1nm到10nm的直徑，通常約為2nm到4nm的直徑。
透過濺射法形成用於緩衝層301和301b的In-Ga-Zn-O基非單晶膜。作為具體條件，使用了直徑為8英寸的包含In、Ga以及Zn(In2 O3 :Ga2 O3 :ZnO=1:1:1)的氧化物半導體靶，基板與靶之間的距離被設置為170mm，成膜氣體的流速比為Ar:O2 =50:1(sccm)，而且在壓力為0.4Pa、直流功率為0.5kW以及室溫下透過濺射執行成膜。
注意，形成用於緩衝層301a和301b的In-Ga-Zn-O基非單晶膜的條件不同于形成用於氧化物半導體層的In-Ga-Zn-O基非單晶膜的條件。例如，使形成用於緩衝層301a和301b的In-Ga-Zn-O基非單晶膜的成膜氣體中的氧氣的流速的比例低於形成用於氧化物半導體層的In-Ga-Zn-O基非單晶膜的氧氣的流速。此外，可在諸如氬氣之類的稀有氣體的不包含氧氣的氣氛中形成用於緩衝層301a和301b的In-Ga-Zn-O基非單晶膜。
將用於緩衝層301a和301b的In-Ga-Zn-O基非單晶膜的厚度設置為5nm到20nm。不言而喻，當膜包括晶粒時，晶粒的大小不會超過膜的厚度。在本實施例中，將用於緩衝層301a和301b的In-Ga-Zn-O基非單晶膜的厚度設置為5nm。
緩衝層301a和301b可包含賦予n型導電性的雜質元素。作為雜質元素的示例，例如，有可能使用鎂、鋁、鈦、鐵、錫、鈣、鍺、鈧、釔、鋯、鉿、硼、鉈、或鉛。在緩衝層中包含鎂、鋁、鈦等的情況下，存在阻擋氧的效果，所以在成膜之後，透過熱處理等能將氧化物半導體層的氧濃度保持在最優範圍內。
緩衝層的載流子濃度較佳的為1×1018 /cm3 或更高(或1×1022 /cm3 更低)。
利用這樣的結構，在氧化物半導體層與源極和汲極電極層105a和105b之間設置緩衝層301a和301b能使熱穩定性比形成肖特基接面提高更多，藉此能使薄膜電晶體的工作特性穩定。此外，因為高導電性，即使施加了高漏電壓，也能保持良好的遷移率。
注意，作為除緩衝層301a和301b之外的用於本實施例的薄膜電晶體的結構和材料，可參照實施例1。
本實施例的薄膜電晶體的製程與實施例2中所描述的薄膜電晶體的製程幾乎相同。首先，透過實施例2中所描述的方法，執行直至形成氧化物半導體膜的步驟，該氧化物半導體膜用於形成氧化物半導體層103。按照以上步驟，利用上述方法透過濺射形成用於形成緩衝層301a和301b的氧化物半導體膜。接著，透過第二光微影步驟，按照類似於形成氧化物半導體膜111的方式，將用於形成緩衝層301a和301b的氧化物半導體膜蝕刻成島狀，藉此形成氧化物半導體膜302(參見圖11A)。然後，透過實施例2中描述的方法，執行直至形成第一導電層112、第二導電層113以及第三導電層114的步驟(參見圖11B)。接著，透過第四光微影步驟，按照與形成源極和汲極電極層105a和105b以及氧化物半導體層103相似的方式，蝕刻氧化物半導體膜302以形成緩衝層301a和301b(參見圖11C)。隨後的步驟類似於實施例2中的步驟。
注意，可將本實施例中所描述的結構與其他實施例中描述的任一種結構適當地組合。
[實施例4]
在本實施例中，以下將描述在作為半導體裝置的一個示例的顯示裝置中的同一基板上製造排列在像素部分中的驅動器電路和薄膜電晶體的至少一部分的示例。
根據實施例1到3中的任一個形成像素部分中的薄膜電晶體。實施例1到3中所描述的該薄膜電晶體是n通道TFT；因此，在與像素部分中的薄膜電晶體相同的基板上形成可使用n通道TFT形成的驅動器電路的一部分。
圖14A示出作為半導體裝置的示例的主動矩陣液晶顯示裝置的方塊圖的示例。圖14A中所示的顯示裝置在基板5300上包括：像素部分5301，其包括分別設置有顯示元件的多個像素；選擇各個像素的掃描線驅動器電路5302；以及控制輸入選定像素的視頻信號的信號線驅動器電路5303。
像素部分5301利用從信號線驅動器電路5303沿行向延伸的多條信號線S1到Sm(未示出)連接至信號線驅動器電路5303，且利用從掃描線驅動器電路5302沿列向延伸的多條掃描線G1到Gn(未示出)連接至掃描線驅動器電路5302。像素部分5301包括排列成矩陣以便對應於信號線S1到Sm和掃描線G1到Gn的多個像素(未示出)。此外，各個像素連接至信號線Sj(信號線S1到Sm中的任一個)和掃描線Gi(掃描線G1到Gn中的任一個)。
實施例1到3中的任一個中描述的薄膜電晶體是n通道TFT，並參照圖15描述包括n通道TFT的信號線驅動器電路。
圖15中所示的信號線驅動器電路包括驅動器IC 5601、開關組5602_1到5602_M、第一引線5611、第二引線5612、第三引線5613以及引線5621_1到5621_M。開關組5602_1到5602_M中的每一個包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC 5601連接至第一引線5611、第二引線5612、第三引線5613以及引線5621_1到5621_M。開關組5602_1到5602_M中的每一個連接至第一引線5611、第二引線5612以及第三引線5613，而引線5621_1到5621_M分別對應於開關組5602_1到5602_M。引線5621_1到5621_M中的每一個透過第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c連接至三個信號線(信號線Sm-2、信號線Sm-1以及信號線Sm(m=3M))。例如，第J行的引線5621_J(引線5621_1到5621_M中的任一個)分別透過開關組5602_J中的第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c連接至信號線Sj-2、信號線Sj-1以及信號線Sj(j=3J)。
注意，信號被輸入第一引線5611、第二引線5612以及第三引線5613中的每一條引線。
注意，較佳的使用單晶半導體形成驅動器IC 5601。此外，較佳的在與像素部分相同的基板上形成開關組5602_1到5602_M。因此，較佳的透過FPC等將驅動器IC 5601連接至開關組5602_1到5602_M。或者，可透過諸如接合之類的方法在與像素部分相同的基板上設置單晶半導體層以形成驅動器IC 5601。
接著，參照圖16的時序圖描述圖15中所示的信號線驅動器電路的工作。圖16示出其中選擇了第i列行中的掃描線Gi的時序圖。此外，第i列行中的掃描線Gi的選擇週期被分成第一子選擇週期T1、第二子選擇週期T2以及第三子選擇週期T3。此外，即使當選擇了另一列的掃描線時，圖15中的信號線驅動器電路也與圖16中的信號線驅動器電路相似地工作。
注意，圖16的時序圖示出第J行中的引線5621_J透過第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c連接至信號線Sj-2、信號線Sj-1以及信號線Sj的情況。
圖16的時序圖示出當選擇了第i列中的掃描線Gi時的時序、第一薄膜電晶體5603a導通/截止的時序5703a、第二薄膜電晶體5603b導通/截止的時序5703b、第三薄膜電晶體5603c導通/截止的時序5703c以及輸入第J行中的引線5621_J的信號5721_J。
在第一子選擇週期T1、第二子選擇週期T2以及第三子選擇週期T3中，將不同的視頻信號輸入引線5621_1到5621_M。例如，在第一子選擇週期T1中將輸入引線5621_J的視頻信號輸入信號線Sj-2，在第二子選擇週期T2中將輸入引線5621_J的視頻信號輸入信號線Sj-1，以及在第三子選擇週期T3中將輸入引線5621_J的視頻信號輸入信號線Sj。透過資料_j-2、資料_j-1以及資料_j分別表示在第一子選擇週期T1中、第二子選擇週期T2中以及第三子選擇週期T3中輸入引線5621_J的視頻信號。
如圖16所示，在第一子選擇週期T1中，第一薄膜電晶體5603a導通，而第二薄膜電晶體5603b和第三薄膜電晶體5603c截止。此時，將輸入引線5621_J的資料_j-2透過第一薄膜電晶體5603a輸入信號線Sj-2。在第二子選擇週期T2中，第二薄膜電晶體5603b導通，而第一薄膜電晶體5603a和第三薄膜電晶體5603c截止。此時，將輸入引線5621_J的資料_j-1透過第二薄膜電晶體5603b輸入信號線Sj-1。在第三子選擇週期T3中，第三薄膜電晶體5603c導通，而第一薄膜電晶體5603a和第二薄膜電晶體5603b截止。此時，將輸入引線5621_J的資料_j透過第三薄膜電晶體5603c輸入信號線Sj。
如上所述，在圖15的信號線驅動器電路中，將一個閘選週期分成三個；因此，可在一個閘選週期中將視頻信號透過一條引線5621輸入到三個信號線中。因此，在圖15的信號線驅動器電路中，在設置有驅動器IC 5601的基板與設置有像素部分的基板之間的連接的數量可減少至信號線數量的約113。當將連接數量減少到信號線數量的約113時，能提高圖15的信號線驅動器電路的可靠性、生產率等。
注意，對薄膜電晶體的排列、數量、驅動方法等並無特殊限制，只要將一個閘選週期分成多個子選擇週期，並如圖15所示地在多個子選擇週期中的每一個中將視頻信號從一條引線輸入多條信號線即可。
例如，當在三個或更多個子選擇週期中將視頻信號從一條引線輸入到三條或更多條信號線時，可添加薄膜電晶體和被配置成用於控制該薄膜電晶體的引線。注意，當一個閘選擇週期被分成四個或多個子選擇週期時，一個子選擇週期變得更短。因此，較佳的將一個閘選擇週期分成兩個或三個子選擇週期。
作為另一示例，如圖17的時序圖所示，可將一個選擇週期分成預充電週期Tp、第一子選擇週期T1、第二子選擇週期T2以及第三子選擇週期T3。此外，圖17的時序圖示出在選擇了第i列中的掃描線Gi時的時序、第一薄膜電晶體5603a導通/截止的時序5803a、第二薄膜電晶體5603b導通/截止的時序5803b、第三薄膜電晶體5603c導通/截止的時序5803c以及輸入第J行中的引線5621_J的信號5821_J。如圖17所示，第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c在預充電週期Tp中導通。此時，透過第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c將輸入引線5621_J的預充電電壓Vp輸入信號線Sj-2、信號線Sj-1以及信號線Sj中的每一條信號線。在第一子選擇週期T1中，第一薄膜電晶體5603a導通，而第二薄膜電晶體5603b和第三薄膜電晶體5603c截止。此時，將輸入引線5621_J的資料_j-2透過第一薄膜電晶體5603a輸入信號線Sj-2。在第二子選擇週期T2中，第二薄膜電晶體5603b導通，而第一薄膜電晶體5603a和第三薄膜電晶體5603c截止。此時，將輸入引線5621_J的資料_j-1透過第二薄膜電晶體5603b輸入信號線Sj-1。在第三子選擇週期T3中，第三薄膜電晶體5603c導通，而第一薄膜電晶體5603a和第二薄膜電晶體5603b截止。此時，將輸入引線5621_J的資料_j透過第三薄膜電晶體5603c輸入信號線Sj。
如上所述，在應用了圖17的時序圖的圖15的信號線驅動器電路中，可透過在子選擇週期之前提供預充電週期對信號線預充電。因此，可將視頻信號高速寫入像素。注意，透過相同的附圖標記表示圖17中與圖16相似的部分，而且省略相同部分和具有相似功能的部分的詳細描述。
此外，描述掃描線驅動器電路的配置。該掃描線驅動器電路包括移位暫存器和緩衝器。此外，在某些情況下可包括位準移位器。在該掃描線驅動器電路中，當將時鐘信號(CLK)和啟動脈衝信號(SP)輸入移位暫存器時，產生選擇信號。所產生的選擇信號被緩衝器緩衝和放大，而所得的信號被提供給相應的掃描線。一條線的像素中的電晶體的閘極電極連接至掃描線。此外，因為一條線的像素中的電晶體必須同時立即導通，所以使用了能饋送大電流量的緩衝器。
參照圖18和圖19描述用於掃描線驅動器電路的一部分的移位暫存器的一種模式。
圖18示出該移位暫存器的電路配置。圖18中所示的移位暫存器包括多個正反器：正反器5701_1到5701_n。此外，透過輸入第一時鐘信號、第二時鐘信號、啟動脈衝信號以及重定信號操作該移位暫存器。
描述了圖18中所示的移位暫存器的連接關係。第一級的正反器5701_1連接至第一引線5711、第二引線5712、第四引線5714、第五引線5715、第七引線5717_1以及第七引線5717_2。第二級的正反器5701_2連接至第三引線5713、第四引線5714、第五引線5715、第七引線5717_1、第七引線5717_2以及第七引線5717_3。
以相似的方式，第i級的正反器5701_i(正反器5701_1到5701_n中的任一個)連接至第二引線5712和第三引線5713中的一個、第四引線5714、第五引線5715、第七引線5717_i-1、第七引線5717_i以及第七引線5717_i+1。這裏，當“i”為奇數時，第i級的正反器5701_i連接至第二引線5712；當“i”為偶數時，第i級的正反器5701_i連接至第三引線5713。
第n級的正反器5701_n連接至第二引線5712和第三引線5713中的一個、第四引線5714、第五引線5715、第七引線5717_n-1、第七引線5717_n以及第六引線5716。
注意，第一引線5711、第二引線5712、第三引線5713以及第六引線5716可分別稱為第一信號線、第二信號線、第三信號線以及第四信號線。此外，第四引線5714和第五引線5715可分別稱為第一電源線和第二電源線。
接著，圖19示出圖18中的正反器的細節。圖19中所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578中的每一個均為n通道電晶體，而且在閘極-源極電壓(Vgs )超過臨界值電壓(Vth )時導通。
此外，圖19中所示的正反器包括第一引線5501、第二引線5502、第三引線5503、第四引線5504、第五引線5505以及第六引線5506。
雖然這裏描述了其中所有薄膜電晶體都是n通道增強型電晶體的示例，但並不限於此示例。例如，甚至可使用n通道空乏型電晶體驅動該驅動器電路。
接著，以下描述圖18中所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極和汲極電極中的一個)連接至第四引線5504。第一薄膜電晶體5571的第二電極(源極電極和汲極電極中的另一個)連接至第三引線5503。
第二薄膜電晶體5572的第一電極連接至第六引線5506。第二薄膜電晶體5572的第二電極連接至第三引線5503。
第三薄膜電晶體5573的第一電極連接至第五引線5505，而第三薄膜電晶體5573的第二電極連接至第二薄膜電晶體5572的閘極電極。第三薄膜電晶體5573的閘極電極連接至第五引線5505。
第四薄膜電晶體5574的第一電極連接至第六引線5506。第四薄膜電晶體5574的第二電極連接至第二薄膜電晶體5572的閘極電極。第四薄膜電晶體5574的閘極電極連接至第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接至第五引線5505。第五薄膜電晶體5575的第二電極連接至第一薄膜電晶體5571的閘極電極。第五薄膜電晶體5575的閘極電極連接至第一引線5501。
第六薄膜電晶體5576的第一電極連接至第六引線5506。第六薄膜電晶體5576的第二電極連接至第一薄膜電晶體5571的閘極電極。第六薄膜電晶體5576的閘極電極連接至第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接至第六引線5506。第七薄膜電晶體5577的第二電極連接至第一薄膜電晶體5571的閘極電極。第七薄膜電晶體5577的閘極電極連接至第二引線5502。
第八薄膜電晶體5578的第一電極連接至第六引線5506。第八薄膜電晶體5578的第二電極連接至第二薄膜電晶體5572的閘極電極。第八薄膜電晶體5578的閘極電極連接至第一引線5501。
注意，第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極所連接的點均被稱為節點5543。第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極以及第八薄膜電晶體5578的第二電極所連接的點均被稱為節點5544。
注意，第一引線5501、第二引線5502、第三引線5503以及第四引線5504可分別稱為第一信號線、第二信號線、第三信號線以及第四信號線。此外，第五引線5505和第六引線5506可分別稱為第一電源線和第二電源線。
在第i級的正反器5701_i中，圖19中的第一引線5501連接至圖18中的第七引線5717_i-1。圖19中的第二引線5502連接至圖18中的第七引線5717_i+1。圖19中的第三引線5503連接至第七引線5717_i。圖19中的第六引線5506連接至第五引線5715。
如果“i”是奇數，則圖19中的第四引線5504連接至圖18中的第二引線5712；如果“i”是偶數，則圖19中的第四引線5504連接至圖18中的第三引線5713。此外，圖19中的第五引線5505連接至圖18中的第四引線5714。
注意，在第一級的正反器5701_1中，圖19中的第一引線5501連接至圖18中的第一引線5711。此外，在第n級的正反器5701_n中，圖19中的第二引線5502連接至圖18中的第六引線5716。
或者，可僅使用實施例1到3中描述的n通道TFT形成信號線驅動器電路和掃描線驅動器電路。實施例1到3中所描述的n通道TFT具有高遷移率，從而可提高驅動器電路的驅動頻率。此外，因為使用In-Ga-Zn-O基非單晶膜形成源和汲區，所以降低了實施例1到3中所描述的n通道TFT的寄生電容；因此，該n通道TFT的頻率特性(稱為f特性)高。例如，實施例1到3中描述的包括n通道TFT的掃描線驅動器電路能高速地工作；因此，例如，有可能提高幀頻率或實現黑屏插入。
此外，例如，當提高掃描線驅動器電路中的電晶體通道帶寬或設置多個掃描線驅動器電路時，可實現更高的幀頻率。當設置多個掃描線驅動器電路時，被配置成用於驅動偶數行的掃描線的掃描線驅動器電路被設置在一側，而用於驅動奇數行的掃描線的掃描線驅動器電路被設置在另一側，藉此能實現幀頻率的提高。此外，使用多個掃描線驅動器電路以向同一掃描線輸出信號對於增大顯示裝置的大小是有利的。
此外，在製造作為半導體裝置的示例的主動矩陣發光顯示裝置的情況下，因為在至少一個像素中設置了多個薄膜電晶體，所以較佳的設置多個掃描線驅動器電路。圖14B示出主動矩陣發光顯示裝置的方塊圖的示例。
圖14B中所示的發光顯示裝置在基板5400上包括：包括分別設置有顯示元件的多個像素的像素部分5401；選擇像素的第一掃描線驅動器電路5402和第二掃描線驅動器電路5404；以及控制輸入選定像素的視頻信號的信號線驅動器電路5403。
當輸入圖14B中所示的發光顯示裝置的像素的視頻信號是數位信號時，透過切換電晶體的導通/截止而將像素置於發光狀態或不發光狀態。因此，可使用面積比灰度法或時間灰度法顯示灰度。面積比灰度法指的是透過將一個像素分成多個子像素並基於視頻信號獨立地驅動各個子像素從而顯示灰度的驅動方法。此外，時間灰度法指的是透過控制像素發射光的週期從而顯示灰度的驅動方法。
因為發光元件的回應時間比液晶元件等的回應時間快，所以發光元件比液晶元件更適合於時間比灰度法。具體而言，在利用時間灰度方法顯示的情況下，將一個幀週期分成多個子幀週期。接著，根據視頻信號，在各個子幀週期中將像素中的發光元件置為發光狀態或不發光狀態。將一個幀週期分成多個子幀週期，藉此利用視頻信號控制像素在一個幀週期中實際發光的總時間長度，從而顯示灰度。
注意，在圖14B中所示的發光顯示裝置的示例中，當在一個像素中設置兩個開關TFT時，第一掃描線驅動器電路5402產生輸入作為兩個開關TFT之一的閘極引線的第一掃描線的信號，而第二掃描線驅動器電路5404產生輸入作為兩個開關TFT中的另一個的閘極引線的第二掃描線的信號。然而，一個掃描線驅動器電路既可產生輸入第一掃描線的信號又可產生輸入第二掃描線的信號。此外，例如，有可能在每個像素中設置用於控制開關元件的操作的多條掃描線，這取決於一個像素中所包括的開關TFT的數量。在該情況下，一個掃描線驅動器電路可產生輸入多條掃描線的所有信號，或多個掃描線驅動器電路可產生輸入多條掃描線的信號。
而且在該發光顯示裝置中，可在與像素部分的薄膜電晶體相同的基板上形成可包括驅動器電路中的n通道TFT的驅動器電路的一部分。或者，可僅使用實施例1到3中描述的n通道TFT形成信號線驅動器電路和掃描線驅動器電路。
而且，上述驅動器電路可用於使用電連接至開關元件的元件來驅動電子墨水的電子紙，而不限於向液晶顯示裝置或發光顯示裝置的應用。電子紙也被稱為電泳顯示裝置(電泳顯示器)，而且其有利之處在於，它具有與普通紙張一樣的可閱讀性，它具有比其他顯示裝置更低的功耗，而且它可被製造得薄和輕。
電泳顯示器可具有多種模式。電泳顯示器包括散佈在溶劑或溶質中的多個微膠囊，各個微膠囊包含帶正電的第一粒子和帶負電的第二粒子。透過對這些微膠囊施加電場，微膠囊中的粒子按彼此相反方向運動，從而僅顯示聚集在一側上的粒子的顏色。注意第一粒子或第二粒子包含色素，而且在無電場的情況下不移動。而且，第一離子的顏色不同於第二離子的顏色(這些離子也可以是無色的)。
因此，電泳顯示器是利用所謂的介電電泳效應的顯示器，其中具有高介電常數的物質透過該效應移動至高電場區。
在溶劑中散佈的上述微膠囊所處於的溶液被稱為電子墨水。可將此電子墨水印刷在玻璃、塑膠、布料、紙張等的表面上。此外，透過使用具有著色物質的濾色器或粒子，還能實現彩色顯示。
此外，如果將多個上述微膠囊適當地安排在主動矩陣基板以插入兩個電極之間，則能完成主動矩陣顯示裝置，而且能透過對這些微膠囊施加電場來執行顯示。例如，可使用透過實施例2中所描述的薄膜電晶體獲得的主動矩陣基板。
注意，微膠囊中的第一粒子和第二粒子可分別由導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、以及磁泳材料中的一種材料組成，或由這些材料的複合材料組成。
透過上述步驟，能製造作為半導體裝置的高可靠的發光顯示裝置。
注意，可將本實施例中所描述的結構與其他實施例中描述的任一種結構適當地組合。
[實施例5]
能製造實施例1到3中的任一個中所描述的薄膜電晶體，而且可將該薄膜晶體管用於像素部分並進一步用於驅動器電路，從而能製造具有顯示功能的半導體裝置(也稱為顯示裝置)。而且，可將實施例1到3中的任一個中描述的薄膜晶體管用於在與像素部分相同的基板上形成的驅動器電路的一部分或整個驅動器電路，從而能形成板上系統。
該顯示裝置包括顯示元件。可將液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)用作該顯示元件。發光元件在其範圍中包括亮度受電流或電壓控制的元件，具體包括無機電致發光(EL)元件、有機EL元件等。此外，可使用諸如電子墨水之類的對比度受電效應改變的顯示介質。
此外，該顯示裝置包括封裝了顯示元件的面板和其中包括控制器的IC等安裝在面板上的模組。關於在顯示裝置的製程中在完成顯示元件之前的元件基板的一種模式，該元件基板在多個像素中的每一個中設置有被配置成向顯示元件提供電流的裝置(引線、開關等)。具體而言，該元件基板可以處於僅設置有顯示元件的一個像素電極的狀態、在形成將成為像素電極的導電膜之後且在蝕刻該導電膜以形成像素電極之前的狀態或任何其他狀態。
本說明書中的顯示裝置指的是圖像顯示裝置、顯示裝置或光源(包括發光裝置)。此外，該液晶顯示裝置在其類別中還可包括以下模組：包括諸如撓性印刷電路(FPC)、帶式自動接合(TAB)帶或帶式載體封裝(TCP)之類的連接器的模組；在TAB帶或TCP端部處設置有印刷線路板的模組；以及具有透過玻璃上晶片(COG)方法直接安裝在顯示元件上的積體電路(IC)的模組。
在本實施例中將參照圖22A1、22A2以及圖22B描述作為半導體裝置的一個模式的液晶顯示面板的外觀和截面。圖22A1和22A2是面板的平面圖，在圖22A1和22A2中，透過密封劑4005將包括實施例1到3中的任一個所描述的In-Ga-Zn-O基非單晶膜的氧化物半導體層的高可靠薄膜電晶體4010和4011與在第一基板4001上形成液晶元件4013密封在第一基板4001與第二基板4006之間。圖22B是沿線M-N所取的圖22A1和22A2的截面圖。
密封劑4005被設置成包圍設置在第一基板4001上的像素部分4002和掃描線驅動器電路4004。在像素部分4002和掃描線驅動器電路4004上設置了第二基板4006。因此，透過密封劑4005將像素部分4002和掃描線驅動器電路4004以及液晶層4008密封在第一基板4001與第二基板4006之間。將使用單晶半導體膜或多晶半導體膜在單獨製備的基板上形成的信號線驅動器電路4003安裝在第一基板4001上與被密封劑4005包圍的區域不同的區域中。
注意，對於單獨形成的驅動器電路的連接方法無特殊限制，而可使用COG法、引線接合法、TAB法等。圖22A1示出透過COG法安裝信號線驅動器電路4003的示例，而圖22A2示出透過TAB法安裝信號線驅動器電路4003的示例。
在第一基板4001上設置的像素部分4002和掃描線驅動器電路4004中的每一個包括多個薄膜電晶體。圖22B示出像素部分4002中包括的薄膜電晶體4010和掃描線驅動器電路4004中包括的薄膜電晶體4011。在薄膜電晶體4010和4011上設置了絕緣層4020和4021。
作為薄膜電晶體4010和4011中的每一個，可使用如實施例1到3中的每一個所描述的分別包括In-Ga-Zn-O基非單晶膜作為氧化物半導體層的高可靠薄膜電晶體。在本實施例中，薄膜電晶體4010和4011均是n通道薄膜電晶體。
液晶元件4013中包括的像素電極層4030電連接至薄膜電晶體4010。在第二基板4006上形成了液晶元件4013的相對電極層4031。像素電極層4030、相對電極層4031以及液晶層4008相互重疊的部分對應於液晶元件4013。注意，像素電極層4030和相對電極層4031分別設置有作為取向膜的絕緣層4032和絕緣層4033，而且在絕緣層4032和4033之間插入了液晶層4008。
注意，第一基板4001和第二基板4006可由玻璃、金屬(通常是不銹鋼)、陶瓷或塑膠形成。作為塑膠，能使用玻璃纖維增強的塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。或者，可使用具有鋁箔夾在PVF膜或聚酯膜之間的結構的薄板。
附圖標記4035表示透過對絕緣膜的選擇性蝕刻而獲得的柱狀隔離件，該柱狀隔離件被設置成控制像素電極層4030與相對電極層4031之間的距離(單元間隙)。或者，可使用球形隔離件。此外，相對電極層4031電連接至設置在與薄膜電晶體4010相同的基板上的公共電位線。相對電極層4031和公共電位線透過設置在使用公共連接部分的一對基板之間的導電粒子相互電連接。注意，這些導電粒子包含在密封劑4005中。
或者，可使用無取向膜的藍相液晶。藍相是一種類型的液晶相，在膽甾相液晶溫度升高時，藍相剛好在膽甾相液晶變成各向同性相之前出現。藍相只在窄的溫度範圍內出現；因此，使用其中混合了5%重量百分比的手性劑的液晶組合物形成液晶層4008以展寬該溫度範圍。包括藍相液晶和手性劑的液晶組合物具有10μs到100μs的短回應時間，而且是光學各向同性的；因此，不需要取向處理，而且視角依賴性很小。
注意，在本實施例中描述了透射型液晶顯示裝置的示例；然而，可將本發明的一個實施例應用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
雖然本實施例的液晶顯示裝置具有設置在基板外(觀看者側)的偏振器和設置在基板內側的用於顯示元件的按順序的著色層和電極層，但該偏振器可在基板內側。該偏振器和著色層的層疊結構不限於在此實施例中描述的結構，而可根據偏振器和著色層的材料或製程的條件來適當地設置。此外，可設置起黑色基質作用的擋光膜。
在本實施例中，為了減少薄膜電晶體的表面的不平整並提高薄膜電晶體的可靠性，用起偏振絕緣膜作用的保護膜或絕緣層(絕緣層4020和4021)覆蓋在實施例1到3中的任一個中獲得的薄膜電晶體。注意，設置該保護膜是為了防止漂浮在空氣中的諸如有機物質、金屬物質或水分之類的雜質進入，而且較佳的緻密膜。可使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜和/或氮氧化鋁膜的單層或疊層來形成該保護膜。雖然在本實施例中透過濺射法形成該保護膜，但本方法不受特別限制，而且可從多種方法中選擇。
這裏，形成具有層疊結構的絕緣層4020作為該保護膜。這裏，透過濺射方法形成氧化矽膜作為絕緣層4020的第一層。使用氧化矽膜作為保護膜具有防止用於源極和汲極電極層的鋁膜的小丘的有益效果。
此外，形成絕緣層作為保護膜的第二層。這裏，作為絕緣層4020的第二層，透過濺射方法形成氮化矽膜。當使用氮化矽膜作為保護膜時，有可能防止諸如鈉之類的可流動離子進入半導體區而改變TFT的電特性。
此外，在形成保護膜之後，可對該氧化物半導體層退火(在300℃到400℃下)。
接著，形成絕緣層4021作為平坦化絕緣膜。絕緣層4021可由諸如聚酰亞胺、丙烯酸、苯並環丁烯、聚酰胺或環氧樹脂之類的具有耐熱性的有機材料形成。作為這些有機材料的替代物，還有可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可透過層疊由這些材料組成的多層絕緣膜來形成絕緣層4021。
注意，矽氧烷基樹脂是由矽氧烷基材料作為起始材料形成且具有Si-O-Si鍵的樹脂。矽氧烷基樹脂可包括有機基(例如烷基或芳香基)或氟基作為取代基。或者，該有機基可包括氟基。
用於形成絕緣層4021的方法不是特別受限的，而且可根據絕緣層4021的材料使用以下方法中的任一種：濺射法、SOG法、旋塗法、浸塗法、噴塗法、液滴排出法(例如噴墨法、絲網印刷法或膠版印刷法)、刮片法、輥塗法、幕塗法、刀塗法等。在使用材料解決方案形成絕緣層4021的情況下，可在烘焙步驟同時對該氧化物半導體層退火(在300℃到400℃下)。當同時執行絕緣層4021的烘焙和氧化物半導體層的退火時，能高效地製造半導體裝置。
像素電極層4030和相對電極層4031可由諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化鋅銦、包含氧化鈦的氧化銦、包含氧化鈦的氧化錫銦、氧化錫銦(下文稱為ITO)、氧化鋅銦或添加了氧化矽的氧化錫銦之類的透光導電材料形成。
包含導電高分子(也稱為導電聚合物)的導電組合物可用於像素電極層4030和相對電極層4031。使用該導電組合物形成的像素電極較佳的具有10000歐姆/或更低的薄膜電阻和在550nm波長下的70%或更高的透射率。此外，導電組合物中包含的導電大分子的電阻率較佳的為0.1Ω‧cm或更低。
作為該導電大分子，可使用所謂的π電子共軛導電大分子。作為該導電大分子的示例，可給出聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、或這些材料中的兩種或多種的共聚物等。
此外，從FPC 4018向單獨形成的信號線驅動器電路4003、掃描線驅動器電路4004或像素部分4002提供多個信號和電壓。
在本實施例中，使用與液晶元件4013中所包括的像素電極層4030相同的導電膜形成連接端子電極4015。使用與薄膜電晶體4010和4011中所包括的源極電極層和汲極電極層相同的導電膜形成端子電極4016。
連接端子電極4015透過各向異性導電膜4019電連接至FPC 4018的端子。
雖然圖22A1、22A2以及22B示出了單獨形成信號線驅動器電路4003且將其安裝在第一基板4001上的示例，但本實施例不限於該結構。可單獨形成然後安裝掃描線驅動器電路，或僅單獨形成然後安裝信號線驅動器電路的一部分或掃描線驅動器電路的一部分。
圖23示出其中利用透過應用實施例1到3中的任一個中描述的TFT製造的TFT基板2600形成作為半導體裝置的液晶顯示模組的示例。
圖23示出液晶顯示模組的示例，其中TFT基板2600和對基板2601透過密封劑2602相互接合，而在這些基板之間設置包括TFT等的像素部分2603、包括液晶層的顯示元件2604以及著色層2605以形成顯示區。著色層2605是實現彩色顯示所必需的。在RGB系統的情況下，為相應像素設置了對應於紅色、綠色以及藍色的相應著色層。在TFT基板2600和對基板2601外設置了偏振板2606和2607以及漫射板2613。光源包括冷陰極管2610和反射板2611。電路板2612透過撓性線路板2609連接至TFT基板2600的引線電路部分2608，且包括諸如控制電路或電源電路之類的外部電路。可層疊偏振板和液晶層，而且在它們之間插入阻滯膜。
對於該液晶顯示模組而言，可使用TN(扭曲向列)模式、IPS(共面切換)模式、FFS(邊緣場切換)模式、MVA(多疇垂直取向)模式、PVA(圖像垂直調整)模式、ASM(軸對稱排列微單元)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式等。
透過上述步驟，可製造作為半導體器裝置的高可靠的液晶顯示面板。
注意，可將本實施例中所描述的結構與其他實施例中描述的任一種結構適當地組合。
[實施例6]
在本實施例中，示出了作為其中應用了實施例1到3中的任一種描述的薄膜電晶體的半導體裝置的電子紙的示例。
圖13示出作為半導體裝置的示例的主動矩陣電子紙。作為用於半導體裝置的薄膜電晶體581，可應用實施例1到3中所描述的薄膜電晶體。
圖13中的電子紙是採用扭轉球顯示系統的顯示裝置的示例。扭轉球顯示系統指的是一種方法，其中各個著色為黑色和白色的球狀粒子被安排在作為用於顯示元件的電極層的第一電極層與第二電極層之間、而且在第一電極層與第二電極層之間產生電位差以控制球狀粒子取向從而實現顯示。
密封在基板580與基板596之間的薄膜電晶體581具有底閘結構，其中源極和汲極電極層透過在絕緣層583、絕緣層584以及絕緣層585中形成的開口電連接至第一電極層587。在第一電極層57與第二電極層588之間，設置了球狀粒子589。各個球狀粒子589包括黑區590a和白區590b、以及由包圍黑區590a和白區590b的液體填充的腔594。球狀粒子589周圍的空間被諸如樹脂之類的填充物595填充(參見圖13)。在本實施例中，第一電極層587對應於像素電極，而第二電極層588對應於公共電極。第二電極層588電連接至設置在與薄膜電晶體581相同的基板580上的公共電位線。使用實施例1到3中的任一個中描述的公共連接部分透過設置在一對基板之間的導電粒子使第二電極層588和公共電位線電連接。
此外，代替扭轉球，還可使用電泳元件。使用了具有約10μm到200μm直徑、且其中填充了透明液體、帶正電的白色微粒以及帶負電的黑色微粒的微膠囊。在設置在第一電極層與第二電極層之間的微膠囊中，當透過第一電極層和第二電極層施加電場時，白微粒和黑微粒移動到彼此相反側，從而可顯示白色或黑色。使用此原理的顯示元件是電泳顯示元件，而且一般稱為電子紙。該電泳顯示元件具有比液晶顯示元件更高的反射率，從而不需要輔助光。此外，功耗低，而且即使在暗處中也能識別顯示部分。此外，即使不對顯示部分供電，也能保持曾顯示過的圖像。因此，即使具有顯示功能的半導體裝置(可簡稱為顯示裝置或設置有顯示裝置的半導體裝置)遠離電波源，也能保存已顯示的圖像。
透過上述步驟，可製造作為半導體裝置的高可靠的電子紙。
注意，可將本實施例中所描述的結構與其他實施例中描述的任一種結構適當地組合。
[實施例7]
在本實施例中，將示出作為其中應用了實施例1到3中的任一個描述的薄膜電晶體的半導體裝置的發光顯示裝置的示例。作為該顯示裝置的顯示元件的示例，這裏使用了利用電致發光的發光元件。利用電致發光的發光元件是根據發光材料是有機化合物還是無機化合物來分類的。一般而言，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，透過對發光元件施加電壓，電子和電洞分別從一對電極注入包含發光有機化合物的層中，從而電流流動。然後那些載流子(電子和電洞)複合，從而激發發光有機化合物。當發光有機化合物從激發態返回基態時，光發射。由於這種機制，此發光元件被稱為電流激發發光元件。
根據無機EL元件的元件結構將它們分類為散射型無機EL元件和薄膜型無機EL元件。散射型無機EL元件具有發光材料的粒子散佈在粘合劑中的發光層，而且其發光機制是利用施主能級和受主能級的施主一受主複合型發光。薄膜型無機EL元件具有發光層被夾在介電層之間、而介電層又進一步夾在電極之間的結構，其發光機制是利用金屬離子的內層電子躍遷的局部型發光。注意，這裏使用有機EL元件作為發光元件作出該描述。
圖20示出可應用數位時間灰度驅動的作為根據本發明的一個模式的半導體裝置的示例的像素結構的示例。
描述了可應用數位時間灰度驅動的像素的結構和操作。在本示例中，一個像素包括實施例1到3中的任一個中所描述的n通道電晶體，在該電晶體中，通道形成區包括氧化物半導體層(In-Ga-Zn-O基非單晶膜)。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404以及電容器6403。開關電晶體6401的閘極連接至掃描線6406，開關電晶體6401的第一電極(源極電極和汲極電極中的一個)連接至信號線6405，而開關電晶體6401的第二電極(源極電極和汲極電極中的另一個)連接至驅動電晶體6402的閘極。驅動電晶體6402的閘極透過電容器6403連接至電源線6407，驅動電晶體6402的第一電極連接至電源線6407，以及驅動電晶體6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於公共電極6408。公共電極6408電連接至在一個基板上形成的公共電位線，而且可採用圖1A、圖2A或圖3A中所示的使用作為公共連接部分的連接部分的結構。
發光元件6404的第二電極(公共電極6408)被設置為低電源電位。當被設置到電源線6407的高電源電位是基準時，該低電源電位是滿足低電源電位小於高電源電位的電位。作為低電源電位，例如，可採用GND、0V等。將高電源電位與低電源電位之間的電位差施加給發光元件6404，從而向發光元件6404提供電流，從而使發光元件6404發光。這裏，為了使發光元件6404發光，設置各個電位以使高電源電位與低電源電位之間的電位差大於或等於發光元件6404的正向臨界值電壓。
注意，可將驅動電晶體6402的閘極電容器用作電容器6403的替代物，因此可省去電容器6403。可在通道區與閘極電極之間形成驅動電晶體6402的閘極電容。
在電壓輸入電壓驅動方法的情況下，將視頻信號輸入驅動電晶體6402的閘極，從而使驅動電晶體6402處於充分導通和截止這兩種狀態中的任一種。即，使驅動電晶體6402在線性區中工作。為了使驅動電晶體6402工作於線性區，將高於電源線6407電壓的電壓施加給驅動電晶體6402的閘極。注意，將高於或等於驅動電晶體6402的電源線電壓與Vth 的總電壓的電壓施加給信號線6405。
在執行類比灰度驅動法代替數位時間灰度驅動法的情況下，透過改變信號輸入可使用如圖20中一樣的像素結構。
在執行類比灰度驅動的情況下，將大於或等於發光元件元件6404的正向電壓與驅動電晶體6402的Vth 之和的電壓施加給驅動電晶體6402的閘極。發光元件6404的正向電壓指的是獲得期望亮度的電壓，且包括至少正向臨界值電壓。輸入了使驅動電晶體6402工作於飽和區的視頻信號，從而可將電流提供給發光元件6404。為了使驅動電晶體6402工作於飽和區，將電源線6407的電位設置成高於驅動電晶體6402的閘極電位。當使用了類比視頻信號時，有可能根據視頻信號向發光元件6404提供電流，並執行類比灰度驅動。
注意，圖20中所示的像素結構不限於此。例如，可向圖20中的像素添加開關、電阻器、電容器、電晶體、邏輯電路等。
接著，參照圖21A到21C描述發光元件的結構。這裏以n通道驅動TFT為例描述像素的截面結構。按照與實施例1到3中的任一個中所描述的薄膜電晶體的方式相似的方式可製造圖21A、21B以及21C中示出的作為用於半導體裝置的驅動TFT的TFT 7001、7011以及7021。TFT 7001、7011以及7021是高可靠的薄膜電晶體，它們均包括In-Ga-Zn-O基非單晶膜作為氧化物半導體層。
為提取從發光元件發出的光，陽極或陰極中的至少一個可為透明的。在基板上形成薄膜電晶體和發光元件。發光元件可具有透過與基板相對的表面提取光的頂發光結構、透過基板側上的表面提取光的底發光結構、或透過與基板相對的表面和基板側上的表面提取光的雙發光結構。可將根據本發明的一個實施例的該像素結構應用於具有這些發光結構中的任一種的發光元件。
參照圖21A描述了具有頂發光結構的發光元件。
圖21A是作為驅動TFT的TFT 7001是n通道TFT而且發光元件7002中產生的光透過陽極7005發射的情況下的像素的截面圖。在圖21A中，發光元件7002的陰極7003電連接至自作為驅動TFT的TFT 7001，而發光層7004和陽極7005以此順序層疊在陰極7003上。陰極7003可由多種導電材料中的任一種形成，只要它們具有低功函數並反射光。例如，較佳的使用Ca、Al、CaF、MgAg、AlLi等。可使用單層或層疊多層形成發光層7004。當透過層疊多層形成發光層7004時，透過按照以下順序在陰極7003上層疊電子注入層、電子傳輸層、發光層、電洞傳輸層以及電洞注入層而形成發光層7004。不一定要形成所有這些層。使用透光導電材料形成陽極7005，例如，可使用諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化錫銦(下文稱為ITO)、氧化鋅銦或添加了氧化矽的氧化錫銦之類的透光導電膜。
發光元件7002對應於陰極7003與陽極7005夾著發光層7004的區域。在圖21A中所示像素的情況下，如箭頭所示，光從發光元件7002發射至陽極7005側。
接著，參照圖21B描述具有底發光結構的發光元件。圖21B是驅動TFT 7011是n通道TFT、而且發光元件7012中產生的光發射至陰極7013側的情況下的像素的截面圖。在圖21B中，在電連接至驅動TFT 7011的透光導電膜7017上形成發光元件7012的陰極7013，而將發光層7014和陽極7015以此順序層疊在陰極7013上。當陽極7015具有透光性質時，可形成用於反射或阻擋光的擋光膜7016以覆蓋陽極7015。像圖21A的情況一樣，可使用多種導電材料形成陰極7013，只要它們具有低功函數。注意，可將陰極7013形成為具有能透光的厚度(較佳的約5nm到30nm)。例如，可將具有20nm厚度的鋁膜用作陰極7013。與圖21A的情況一樣，可使用單層或透過層疊多個層來形成發光層7014。與圖21A的情況一樣，不需要陽極7015透光，但可使用透光導電材料來形成陽極7015。作為擋光膜7016，例如，可使用反射光的金屬等；不過，擋光膜7016不限於金屬膜。例如，可使用添加了黑色素的樹脂等。
發光元件7012對應於陰極7013與陽極7015夾著發光層7014的區域。在圖21B中所示像素的情況下，如箭頭所示，光從發光元件7012發射至陰極7013側。
接著，參照圖21C描述具有雙發光結構的發光元件。在圖21C中，在電連接至驅動TFT 7021的透光導電膜7027上形成發光元件7022的陰極7023，而將發光層7024和陽極7025以此順序層疊在陰極7023上。像圖21A的情況一樣，可使用多種導電材料形成陰極7023，只要它們具有低功函數。注意，將陰極7023形成為具有能透射光的厚度。例如，可將具有20nm厚度的Al膜可用作陰極7023。與圖21A的情況一樣，可使用單層或透過層疊多個層來形成發光層7024。與圖21A的情況一樣，可使用透光導電材料形成陽極7025。
發光元件7022對應於陰極7023、發光層7024以及陽極7025彼此重疊的區域。在圖21C所示的像素中，如箭頭所示，光從發光元件7022發射至陽極7025側和陰極7023側。
雖然這裏描述了有機EL元件作為發光元件，但還可設置無機EL元件作為發光元件。
注意，在本實施例中，示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)電連接至發光元件的示例；不過，可採用電流控制TFT連接在驅動TFT與發光元件之間的結構。
本實施例中描述的半導體裝置不限於圖21A到21C中所示的結構，而且可基於本發明的技術的精神以多種方式修改。
接著，參照圖24A和24B描述對應於應用了實施例1到3中的任一個中描述的薄膜電晶體的半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀和截面。圖24A是使用密封劑將形成在第一基板上的薄膜電晶體和發光元件密封在第一基板與第二基板之間的面板的俯視圖，而圖24B是沿圖24A的H-I所取的截面圖。
將密封劑4505設置成包圍設置在第一基板4501上的像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b。此外，將第二基板4506設置在像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b上。因此，透過第一基板4501、密封劑4505以及第二基板4506將像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b連同填充物4507密封到一起。以此方式，較佳的用保護膜(諸如附加膜或紫外可固化樹脂膜)或具有高氣密性和低除氣的覆蓋材料封裝(密封)像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b，從而使像素部分4502、信號線驅動器電路4503a和4503b、以及掃描線驅動器電路4504a和4504b不暴露給外部空氣。
設置在第一基板4501上的像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b各自包括多個薄膜電晶體，而在圖24B中示出了在像素部分4502中所包括的薄膜電晶體4510和信號線驅動器電路4503a中所包括的薄膜電晶體4509作為示例。
作為薄膜電晶體4509和4510，可使用如實施例1到3中的任一個所描述的包括In-Ga-Zn-O基非單晶膜作為氧化物半導體層的高可靠薄膜電晶體。在本實施例中，薄膜電晶體4509和4510是n通道薄膜電晶體。
此外，附圖標記4511表示發光元件。發光元件4511中包括的作為像素電極的第一電極層4517電連接至薄膜電晶體4510的源極電極層或汲極電極層。注意，雖然發光元件4511具有第一電極層4517、電致發光層4512以及第二電極層4513的層疊結構，但發光元件4511的結構不限於本實施例中描述的結構。例如，可根據從發光元件4511提取光的方向適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成隔離件4520。尤其較佳的使用光敏材料形成隔離件4520，且使其在第一電極層4517上具有開口，以使該開口的側壁被形成為具有連續彎曲的斜面。
可使用單個層或透過層疊多個層形成電致發光層4512。
為阻止氧氣、氫氣、水分、二氧化碳等進入發光元件4511，可在第二電極層4513和隔離件4520上形成保護膜。作為該保護膜，可形成氮化矽膜、氮氧化矽膜、DLC膜等。
此外，從FPC 4518a和4518b將多個信號和電壓提供給信號線驅動器電路4503a和4503b、掃描線驅動器電路4504a和4504b或像素部分4502。
在本實施例中，使用與發光元件4511中所包括的第一電極層4517相同的導電膜形成連接端子電極4515。使用與薄膜電晶體4509和4510中所包括的源極電極層和漏電極層相同的導電膜形成端子電極4516。
連接端子電極4515透過各向異性導電膜4519電連接至FPC 4518a中所包括的端子。
位於從發光元件4511提取光的方向的第二基板4506需要具有透光性質。在該情況下，使用諸如玻璃板、塑膠板、聚酯膜或丙烯酸膜之類的透光材料。
作為填充物4507，可使用紫外可固化樹脂或熱固性樹脂以及諸如氮氣或氬氣之類的惰性氣體。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚酰亞胺、環氧樹脂、矽酮樹脂、聚乙烯醇縮丁醛(PVB)或乙烯乙酸乙烯酯(EVA)。在本實施例中，使用氮氣作為填充物4507。
此外，在需要時，可在發光元件的發光表面上適當地設置諸如偏振板、圓偏振板(包括橢圓偏振板)、阻滯板(四分之一波板或半波板)以及濾色器之類的光學膜。此外，偏振板或圓偏振板可設置有抗反射膜。例如，可執行抗眩光處理，透過該處理能使反射光在表面的凹陷/凸起中漫射從而減少眩光。
作為信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b，可在單獨製備的基板上安裝利用單晶半導體膜或多晶半導體膜形成的驅動器電路。此外，可單獨形成然後安裝信號線驅動器電路或僅其部分或掃描線驅動器電路或僅其部分。本實施例不限於圖24A和24B中所示的結構。
透過上述步驟，能製造作為半導體裝置的高可靠的發光顯示裝置(顯示面板)。
注意，可將本實施例中所描述的結構與其他實施例中描述的任一種結構適當地組合。
[實施例8]
可將應用了實施例1到3中的任一個中描述的薄膜電晶體的半導體裝置應用作為電子紙。電子紙可用於各種領域的電子裝置以顯示資訊。例如，電子紙可用於電子書(電子書)、海報、諸如火車之類的車輛中的廣告、諸如信用卡等多種卡中的顯示器。圖25A和25B以及圖26中示出了這樣的電子裝置的示例。
圖25A示出使用電子紙形成的海報2631。如果廣告媒體是打印紙，則該廣告透過人力更換；然而，當使用了電子紙時，可在很短的時間內改變廣告顯示。此外，可在無顯示退化的情況下獲得穩定的圖像。注意，該海報可無線地發送和接收資訊。
圖25B示出諸如火車之類的車輛中的廣告2632。如果廣告媒體是打印紙，則該廣告透過人力更換；然而，當使用了電子紙時，可在短時間內無需太多人力的情況下改變廣告顯示。此外，可在無顯示退化的情況下獲得穩定的圖像。注意，車輛中的廣告可無線地發送和接收資訊。
圖26示出電子書2700的示例。例如，電子書2700包括兩個框架：框架2701和框架2703。框架2701和2703透過軸部分2711相互結合，電子書設備2700沿軸部分2711打開和閉合。利用這樣的結構，實現了與紙書一樣的操作。
顯示部分2705被包括在框架2701中，而顯示部分2707被包含在框架2703中。顯示部分2705和2707可顯示一系列圖像，或可顯示不同的圖像。利用其中在不同顯示部分中顯示不同圖像的結構，例如，右側上的顯示部分(圖26中的顯示部分2705)可顯示文本，而左側上的顯示部分(圖26中的顯示部分2707)可顯示圖像。
圖26示出框架2701設置有操作部分等的示例。例如，框架2701設置有電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可翻頁。注意，可在與框架的顯示部分相同的平面上設置鍵盤、定點設備等。此外，框架的後面或側面可設置有外部連接端子(耳機端子、USB端子、可與諸如AC配接器或USB電纜等多種電纜連接的端子等)、儲存媒體插入部等。而且，電子書2700還可具有電子詞典功能。
此外，電子書2700可無線地發送和接收資訊。可從電子書伺服器無線地購買和下載想要的圖書資料等。
注意，可將本實施例中所描述的結構與其他實施例中描述的任一種結構適當地組合。
[實施例9]
可將包括實施例1到3中的任一個中描述的薄膜電晶體的半導體裝置應用於多種電子裝置(包括遊戲機)。作為上述電子裝置，有電視機(也稱為TV或電視接收機)、電腦的監視器等、數位相機、數位攝像機、數位相框、行動電話(也稱為移動電話或攜帶型電話機)、攜帶型遊戲機、攜帶型資訊終端、音頻重播設備、諸如彈球盤機之類的大遊戲機等。
圖27A示出電視機9600的示例。電視設備9600的框架9601中包括顯示部分9603。顯示部分9603能顯示圖像。這裏，框架9601由支架9605支承。
可透過框架9601的操作開關或獨立的遙控器9610操作電視設備9600。可利用遙控器9610的操作鍵9609控制頻道和音量，並可控制顯示部分9603上顯示的圖像。而且，遙控器9610可具有顯示部分9607，可在該顯示部分上顯示從遙控器9610發出的資訊。
注意，電視設備9600設置有接收器、數據機等。透過利用該接收器，可接收一般的電視廣播。此外，當顯示設備經由數據機透過有線或無線連接連接至通信網路時，可實現單向(從發射器到接收器)或雙向(發射器與接收器之間、接收器之間等)資料通信。
圖27B示出數位相框9700的示例。例如，數位相框9700的框架9701中包括顯示部分9703。顯示部分9703能顯示多個圖像。例如，顯示數位相機等拍攝的圖像資料，從而該數位相框能以與一般相框相似的方式起作用。
注意，數位相框9700設置有操作部分、外部連接部分(USB端子、可連接至包括USB電纜之類的多種電纜的端子等)、儲存媒體插入部分等。可在與顯示部分相同的平面上包含這些結構；然而，較佳的在顯示部分的側面或後面上設置它們，因為這樣改善了設計。例如，將包括數位相機拍攝的圖像資料的記憶體插入數位相框的儲存媒體插入部分中，並導入圖像資料。然後，可在顯示部分9703中顯示導入的圖像資料。
數位相框9700可無線地發送和接收資訊。在該情況下，可將期望的圖像資料無線地導入數位相框9700中，並在其中顯示。
圖28A示出包括框架9881和外殼9891的攜帶型遊戲機，其中框架9881和框架9891透過連接器9893接合到一起以能打開和閉合。顯示部分9882被包括在框架9881中，而顯示部分9883被包含在框架9891中。圖28A中所示的攜帶型遊戲機還包括揚聲器部分9884、儲存媒體插入部分9886、LED燈9890、輸入裝置(操作鍵9885、連接端子9887、感測器9888(包括測量力、位移、位置、速度、加速度、角速度、旋轉次數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、射線、流速、濕度、傾角、振動、氣味或紅外線的功能)以及話筒9889)等。不言而喻，該攜帶型遊戲機的結構不限於上述結構，而且可以是任何結構，只要設置了根據本發明的一個實施例的至少一個半導體裝置。而且，可適當設置另一附件。圖28A中所示的攜帶型遊戲機具有讀出儲存在記錄媒體中的程式或資料以將其顯示在顯示部分上的功能，以及透過無線通信與另一攜帶型遊戲機共用資訊的功能。圖28A中所示的攜帶型遊戲機的功能不限於這些，而且該攜帶型遊戲機能具有多種功能。
圖28B示出作為大尺寸遊戲機的自動售貨機9900的示例。自動售貨機9900的框架9901中包括顯示部分9903。自動售貨機9900還包括諸如起始桿或停止開關之類的操作裝置、硬幣槽、揚聲器等。不言而喻，該售貨機9900的結構不限於上述結構，而且可以是任何結構，只要設置了根據本發明的一個實施例的至少一個半導體裝置。而且，可適當設置另一附件。
圖29A示出行動電話1000的示例。行動電話1000包括含有顯示部分1002的框架1001，且包括操作按鈕1003、外部連接埠1004、揚聲器1005、話筒1006等。
透過用手指等觸摸顯示部分1002可將資訊輸入圖29A中所示的行動電話1000。而且，可透過用手指等觸摸顯示部分1002來執行諸如打電話和編輯文本資訊之類的操作。
顯示部分1002主要有三種螢幕模式。第一種模式是主要用於顯示圖像的顯示模式。第二種模式是主要用於輸入諸如文字之類的資訊的輸入模式。第三種模式是其中組合了顯示模式和輸入模式這兩種模式的顯示-輸入模式。
例如，在打電話或編輯文本資訊的情況下，顯示部分1002被設置成主要用於執行文字輸入的文字輸入模式，而且可在螢幕上執行文字輸入操作。在該情況下，較佳的在顯示部分1002的幾乎整個螢幕上顯示鍵盤或數位按鈕。
當將諸如陀螺儀或加速度感測器之類的包括檢測傾斜的感測器的檢測設備設置在行動電話1000內部時，可透過確定行動電話1000的方向(無論行動電話1000被放置成水平還是垂直以用於景色模式或肖像模式)自動切換顯示部分1002的螢幕上的顯示內容。
此外，透過觸摸顯示部分1002或操作框架1001的操作按鈕1003可切換螢幕模式。或者，可根據顯示部分1002上顯示的圖像類型切換螢幕模式。例如，當顯示在顯示部分上的圖像信號是移動圖像資料時，將螢幕模式切換成顯示模式。當該信號是文字資料時，將螢幕模式切換成輸入模式。
此外，在輸入模式中，當在指定時間內未進行透過觸摸顯示部分1002的輸入、同時顯示部分1002中的光感測器檢測到信號時，可控制螢幕模式從輸入模式切換至顯示模式。
顯示部分1002還能起圖像感測器的作用。例如，透過用手掌或手指觸摸顯示部分1002採集掌紋、指紋等圖像，藉此執行個人認證。此外，當在顯示部分中設置發射近紅外光的背光或感測光源時，可拍攝指紋、掌紋等。
圖29B也示出行動電話的示例。圖29B中的行動電話包括：在框架9411中的顯示設備9410，其具有顯示部分9412和操作按鈕9413；在框架9401中的的通信設備9400，其具有操作按鈕9402、外部輸入端子9403、話筒9404、揚聲器9405以及在接收到電話時發光的發光部分9406。具有顯示功能的顯示裝置9410可按照箭頭表示的兩個方向脫離或附連至具有電話功能的通信設備9400。因此，顯示設備9410和通信設備9400可沿它們的短邊或長邊彼此附運。或者，在僅需要顯示功能的情況下，可將顯示設備9410從通信設備9400脫離，從而單獨使用顯示設備9410。可透過無線或有線通信在分別包括可充電電池的通信設備9400和顯示設備9410之間發送或接收圖像或輸入資訊。
注意，可將本實施例中所描述的結構與其他實施例中描述的任一種結構適當地組合。
140．．．氧化物半導體層
115．．．導電層
124．．．第二端子
107．．．保護絕緣層
170．．．薄膜電晶體
125、126、127．．．接觸孔
301a、301b．．．緩衝層
109．．．接觸孔
110．．．像素電極
128．．．透明導電膜
129．．．透明導電膜
154．．．保護絕緣膜
155．．．透明導電膜
151．．．第一端子
152．．．閘極絕緣膜
153．．．連接電極
156．．．電極
150．．．第二端子
580、596．．．基板
581．．．薄膜電晶體
587．．．第一電極層
585．．．絕緣層
588．．．第二電極層
589．．．球狀粒子
590a．．．黑區
590b．．．白區
594．．．腔
595．．．填充物
5300．．．基板
5301．．．像素部分
5302．．．掃描線驅動器電路
5303．．．信號線驅動器電路
5601．．．驅動器IC
5602．．．開關組
5611．．．第一引線
5612．．．第二引線
5613．．．第三引線
5621．．．引線
5603a．．．第一薄膜電晶體
5603b．．．第二薄膜電晶體
5603c．．．第三薄膜電晶體
5703a．．．時序
5703b．．．時序
5703c．．．時序
5721．．．信號
5803a．．．時序
5803b．．．時序
5803c．．．時序
5821．．．信號
5701．．．正反器
5501．．．第一引線
5502．．．第二引線
5503．．．第三引線
5717．．．第七引線
5715．．．第五引線
5504．．．第四引線
5712．．．第二引線
5713．．．第三引線
5714．．．第四引線
5711．．．第一引線
5716．．．第六引線
5571．．．第一薄膜電晶體
5572．．．第二薄膜電晶體
5573．．．第三薄膜電晶體
5574．．．第四薄膜電晶體
5575．．．第五薄膜電晶體
5576．．．第六薄膜電晶體
5577．．．第七薄膜電晶體
5578．．．第八薄膜電晶體
5505．．．第五引線
5506．．．第六引線
5400．．．基板
5401．．．像素部分
5402．．．第一掃描線驅動器電路
5403．．．信號線驅動器電路
5404．．．第二掃描線驅動器電路
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容器
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．公共電極
7001．．．驅動TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．擋光膜
7017．．．透光導電膜
7021．．．驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．透光導電膜
4501．．．第一基板
4502．．．像素部分
4503a,4503b．．．信號線驅動器電路
4504a,4504b．．．掃描線驅動器電路
4505．．．密封劑
4506．．．第二基板
4507．．．填充物
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．第二電極層
4517．．．第一電極層
4520．．．隔離件
4518a,4518b．．．FPC
4515．．．連接端子電極
4516．．．端子電極
4519．．．各向異性導電膜
4001．．．第一基板
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4006．．．第二基板
4005．．．密封劑
4002．．．像素元件
4003．．．信號線驅動器電路
4004．．．掃描線驅動器電路
4020．．．絕緣層
4008．．．液晶層
4021．．．絕緣層
4030．．．像素電極層
4031．．．相對電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．柱狀隔離件
2600．．．TFT基板
2601．．．相對基板
2602．．．密佈劑
2603．．．像素部分
2604．．．顯示元件
2605．．．著色層
2606．．．極化板
2607．．．極化板
2613．．．漫射板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路基板
2608．．．引線電路部分
2609．．．撓性線路板
2631．．．海報
2632．．．廣告
2700．．．電子書
2701．．．框架
2703．．．框架
2711．．．軸部
2707．．．顯示部分
2705．．．顯示部分
2721．．．電源供應器
2723．．．操作鍵
2725．．．揚聲器
9600．．．電視機
9601．．．框架
9603．．．顯示部分
9610．．．遙控器
9609．．．操作鍵
9607．．．顯示部分
9700．．．數位相框
9701．．．框架
9703．．．顯示部分
9881．．．框架
9883．．．顯示部分
9882．．．顯示部分
9884．．．揚聲器部分
9886．．．記錄媒體插入部分
9890．．．LED燈
9885．．．操作鍵
9887．．．連接端子
9888．．．感應器
9891．．．框架
9889．．．麥克風
9900．．．自動售貨機
9903．．．顯示部分
9901．．．框架
1000．．．行動電話
1001．．．框架
1002．．．顯示部分
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．麥克風
9410．．．顯示裝置
9411．．．框架
9412．．．顯示部分
9413．．．操作按鈕
9400．．．通信裝置
9401．．．框架
9402．．．操作按鈕
9403．．．外部輸入端子
9404．．．麥克風
9405．．．揚聲器
9406．．．操作按鈕
在附圖中：
圖1A到1C示出本發明的實施例的半導體裝置；
圖2A到2C示出根據本發明的實施例的用於製造半導體裝置的方法；
圖3A到3C示出根據本發明的實施例的用於製造半導體裝置的方法；
圖4示出根據本發明的實施例的用於製造半導體裝置的方法；
圖5示出根據本發明的實施例的用於製造半導體裝置的方法；
圖6示出根據本發明的實施例的用於製造半導體裝置的方法；
圖7示出根據本發明的實施例的用於製造半導體裝置的方法；
圖8A1和8A2以及圖8B1和8B2示出根據本發明的實施例的半導體裝置；
圖9示出根據本發明的實施例的半導體裝置；
圖10示出本發明的實施例的半導體裝置；
圖11A到11C示出根據本發明的實施例的用於製造半導體裝置的方法；
圖12示出根據本發明的實施例的半導體裝置；
圖13示出根據本發明的實施例的半導體裝置；
圖14A和14B分別是示出半導體裝置的方塊圖；
圖15示出信號線驅動器電路的配置；
圖16是示出信號線驅動器電路的工作的時序圖；
圖17是示出信號線驅動器電路的工作的時序圖；
圖18示出移位暫存器的構造；
圖19示出圖18中所示的正反器的連接配置；
圖20示出根據本發明的實施例的半導體裝置的像素等效電路；
圖21A到21C示出根據本發明的實施例的半導體裝置；
圖22A1和22A2以及圖22B示出根據本發明的實施例的半導體裝置；
圖23示出根據本發明的實施例的半導體裝置；
圖24A到24B示出根據本發明的實施例的半導體裝置；
圖25A和25B分別示出電子紙的使用模式的示例；
圖26是電子書的示例的外部視圖；
圖27A是電視機的示例的外部視圖，而圖27B是數位相框的示例的外部視圖；
圖28A和28B分別示出娛樂機的示例；
圖29A和29B分別示出行動電話的示例；
圖30A到30C示出根據本發明的實施例的半導體裝置；以及
圖31A到31B示出根據本發明的實施例的用於製造半導體裝置的方法。
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．氧化物半導體層
105a、105b．．．源極和汲極電極層
106．．．氧化物簇狀物
112a、112b．．．第一導電層
113a、113b．．．第二導電層
114a、114b．．．第三導電層

Claims (22)

  1. 一種半導體裝置，包含：閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的多個氧化物簇狀物；在該閘極絕緣層和該多個氧化物簇狀物上的氧化物半導體層；以及在該氧化物半導體層上的源極和汲極電極層，其中該多個氧化物簇狀物具有導電性，其中該氧化物半導體層和該源極電極層相互電連接，以及其中該氧化物半導體層和該汲極電極層相互電連接。
  2. 如申請專利範圍第1項的半導體裝置，其中該氧化物半導體層包括銦、鎵以及鋅中的至少一種。
  3. 一種半導體裝置，包含：閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的多個氧化物簇狀物；在該閘極絕緣層和該多個氧化物簇狀物上的氧化物半導體層；在該氧化物半導體層上的具有n型導電性的緩衝層；以及 在該緩衝層上的源極和汲極電極層，其中該多個氧化物簇狀物具有導電性，其中該緩衝層的載流子濃度高於該氧化物半導體層的載流子濃度，其中該氧化物半導體層和該源極電極層相互電連接而且它們之間插入了該緩衝層，以及其中該氧化物半導體層和該汲極電極層相互電連接而且它們之間插入了該緩衝層。
  4. 如申請專利範圍第3項的半導體裝置，其中該氧化物半導體層和該緩衝層包括銦、鎵以及鋅中的至少一種。
  5. 如申請專利範圍第1或3項的半導體裝置，其中該多個氧化物簇狀物包括銦、鋅、錫、鉬以及鎢中的至少一種。
  6. 如申請專利範圍第1或3項的半導體裝置，其中該多個氧化物簇狀物包括氧化銦、氧化鋅、氧化錫銦、氧化鋅銦、氧化鉬以及氧化鎢中的至少一種。
  7. 如申請專利範圍第1或3項的半導體裝置，其中該多個氧化物簇狀物的電導率高於該氧化物半導體層的電導率。
  8. 如申請專利範圍第1或3項的半導體裝置，其中該氧化物半導體層的膜厚大於或等於30nm且小於或等於100nm。
  9. 如申請專利範圍第1或3項的半導體裝置，其中 該多個氧化物簇狀物離與該閘極絕緣層接觸的基準表面的高度大於或等於3nm且小於或等於5nm。
  10. 如申請專利範圍第1或3項的半導體裝置，其中該氧化物半導體層具有在該源極電極層和該汲極電極層之間的區域，而且該區域的厚度小於該氧化物半導體層與該源極和汲極電極層重疊的區域的厚度。
  11. 如申請專利範圍第1或3項的半導體裝置，其中在該氧化物半導體層上形成有包括無機材料的通道保護層。
  12. 如申請專利範圍第1或3項的半導體裝置，其中該氧化物半導體層包括銦、錫以及鋅。
  13. 如申請專利範圍第1或3項的半導體裝置，其中在該氧化物半導體層和該多個氧化物簇狀物中形成通道形成區。
  14. 一種用於製造半導體裝置的方法，包含：在基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；以散佈方式在該閘極絕緣層上形成具有導電性的多個氧化物簇狀物；透過濺射法在該閘極絕緣層和該多個氧化物簇狀物上形成氧化物半導體膜；利用對該氧化物半導體膜進行蝕刻以形成島狀第二氧化物半導體膜；在該島狀第二氧化物半導體膜上形成導電層；以及 利用對該島狀第二氧化物半導體膜和該導電層進行蝕刻以形成氧化物半導體層以及源極和汲極電極層。
  15. 如申請專利範圍第14項的用於製造半導體裝置的方法，其中該氧化物半導體膜包括銦、鎵以及鋅中的至少一種。
  16. 如申請專利範圍第14項的用於製造半導體裝置的方法，其中該多個氧化物簇狀物包括銦、鋅、錫、鉬以及鎢中的至少一種。
  17. 如申請專利範圍第14項的用於製造半導體裝置的方法，其中使該多個氧化物簇狀物的電導率高於該氧化物半導體層的電導率。
  18. 如申請專利範圍第14項的用於製造半導體裝置的方法，其中透過濺射法形成該多個氧化物簇狀物，以使該多個氧化物簇狀物離與該閘極絕緣層接觸的基準表面的高度大於或等於3nm且小於或等於5nm。
  19. 如申請專利範圍第14項的用於製造半導體裝置的方法，其中該氧化物半導體層具有在該源極電極層和該汲極電極層之間的區域，而且該區域的厚度小於該氧化物半導體層與該源極和汲極電極層重疊的區域的厚度。
  20. 如申請專利範圍第14項的用於製造半導體裝置的方法，其中該氧化物半導體層包括銦、錫以及鋅。
  21. 如申請專利範圍第14項的用於製造半導體裝置的方法，其中在該氧化物半導體層和該多個氧化物簇狀物中形成通道形成區。
  22. 一種電子裝置，其具有如申請專利範圍第1或3項的半導體裝置。
TW098144792A 2008-12-26 2009-12-24 半導體裝置，其製造方法，和具有該半導體裝置的電子裝置 TWI493722B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008333581 2008-12-26

Publications (2)

Publication Number Publication Date
TW201104869A TW201104869A (en) 2011-02-01
TWI493722B true TWI493722B (zh) 2015-07-21

Family

ID=42283741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098144792A TWI493722B (zh) 2008-12-26 2009-12-24 半導體裝置，其製造方法，和具有該半導體裝置的電子裝置

Country Status (5)

Country Link
US (1) US8330156B2 (zh)
JP (1) JP5590877B2 (zh)
KR (2) KR20100076912A (zh)
CN (1) CN101783368B (zh)
TW (1) TWI493722B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101820973B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104465318B (zh) 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR101280702B1 (ko) * 2010-06-08 2013-07-01 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 액정표시장치, 그리고 박막 트랜지스터 기판의 제조방법
KR102233958B1 (ko) 2010-07-02 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
KR101563409B1 (ko) 2010-11-04 2015-10-26 샤프 가부시키가이샤 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP6006572B2 (ja) * 2011-08-18 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9209282B2 (en) * 2012-01-23 2015-12-08 Sharp Kabushiki Kaisha Method of manufacturing thin film transistor substrate and thin film transistor substrate manufactured by the method
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN106847183B (zh) * 2015-12-03 2020-04-24 群创光电股份有限公司 具有混合晶体管的主动矩阵有机发光二极管的驱动电路
US10395612B2 (en) 2015-12-03 2019-08-27 Innolux Corporation Driver circuit
CN109075206B (zh) 2016-04-13 2022-08-16 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
US10461197B2 (en) * 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
CN107425049A (zh) * 2017-05-23 2017-12-01 华南理工大学 一种类岛状电子传输的薄膜晶体管及制备方法
US11756987B2 (en) 2020-06-29 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with discontinuous seed structure and methods for forming the same
CN112002711A (zh) * 2020-08-14 2020-11-27 Tcl华星光电技术有限公司 阵列基板及其制备方法
US11527555B2 (en) * 2021-03-30 2022-12-13 Innolux Corporation Driving substrate and electronic device with a thin film transistor that is divided into multiple active blocks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218221A1 (en) * 2002-05-21 2003-11-27 the State of Oregon acting by and through the behalf of Oregon State University Transistor structures and methods for making the same
US20050074930A1 (en) * 2003-10-07 2005-04-07 Chi-Lin Chen Method of forming poly-silicon thin film transistors
US20080012006A1 (en) * 2006-07-17 2008-01-17 Richard Kevin Bailey Thin film transistor comprising novel conductor and dielectric compositions
US20080308796A1 (en) * 2005-09-29 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3271664D1 (en) * 1981-09-09 1986-07-17 Normalair Garrett Ltd Gas flow responsive signal output means
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0521798A (ja) * 1991-02-18 1993-01-29 Alps Electric Co Ltd 薄膜トランジスタ
JPH05190857A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 薄膜トランジスタ
JP2837330B2 (ja) 1992-12-28 1998-12-16 株式会社桜井グラフィックシステムズ 印刷機のインキ洗浄装置
JPH07211913A (ja) * 1994-01-27 1995-08-11 Hitachi Ltd 半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US20070090406A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Structure and method for manufacturing high performance and low leakage field effect transistor
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5487421B2 (ja) * 2006-01-09 2014-05-07 テクニオン リサーチ アンド ディベロップメント ファウンデーション リミティド トランジスタの構造及びその製造方法
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218221A1 (en) * 2002-05-21 2003-11-27 the State of Oregon acting by and through the behalf of Oregon State University Transistor structures and methods for making the same
US20050074930A1 (en) * 2003-10-07 2005-04-07 Chi-Lin Chen Method of forming poly-silicon thin film transistors
US20080308796A1 (en) * 2005-09-29 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
US20080012006A1 (en) * 2006-07-17 2008-01-17 Richard Kevin Bailey Thin film transistor comprising novel conductor and dielectric compositions

Also Published As

Publication number Publication date
KR20100076912A (ko) 2010-07-06
KR20160096578A (ko) 2016-08-16
CN101783368A (zh) 2010-07-21
JP2010171406A (ja) 2010-08-05
TW201104869A (en) 2011-02-01
CN101783368B (zh) 2014-11-12
JP5590877B2 (ja) 2014-09-17
US20100163867A1 (en) 2010-07-01
US8330156B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
JP7447213B2 (ja) 半導体装置
JP7512474B2 (ja) 表示装置、電子機器
TWI493722B (zh) 半導體裝置，其製造方法，和具有該半導體裝置的電子裝置
JP6552474B2 (ja) 半導体装置の作製方法
TWI501401B (zh) 半導體裝置及其製造方法
KR101708610B1 (ko) 반도체 장치 및 그 제작 방법
KR101715627B1 (ko) 반도체 장치 및 그 제작 방법
KR101629638B1 (ko) 반도체장치 및 그 제조방법
TWI476915B (zh) 半導體裝置及其製造方法
KR20100129185A (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees