TWI487103B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI487103B
TWI487103B TW098126954A TW98126954A TWI487103B TW I487103 B TWI487103 B TW I487103B TW 098126954 A TW098126954 A TW 098126954A TW 98126954 A TW98126954 A TW 98126954A TW I487103 B TWI487103 B TW I487103B
Authority
TW
Taiwan
Prior art keywords
conductivity type
region
oxide film
high concentration
source
Prior art date
Application number
TW098126954A
Other languages
English (en)
Other versions
TW201017884A (en
Inventor
Shinjiro Kato
Naoto Saito
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201017884A publication Critical patent/TW201017884A/zh
Application granted granted Critical
Publication of TWI487103B publication Critical patent/TWI487103B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法
本發明關係於具有高耐壓及高驅動效能的半導體裝置，用於金屬氧化物半導體(MOS)電晶體，及有關於製造該半導體裝置的方法。
圖4為具有高耐壓及高驅動效能的傳統MOS電晶體例的剖面圖。示於圖4的半導體裝置200包含一半導體基板1、第一導電類型井區2、第二導電類型低濃度汲極區3、第二導電類型高濃度源極區4、第二導電類型高濃度汲極區5、閘極氧化物膜6、通道形成區7、多晶矽閘極電極8、場氧化物膜9、保護氧化物膜16、源極電極10、及汲極電極11。此結構的特性在於該第二導電類型低濃度汲極區3係被形成在該通道形成區7與第二導電型高濃度汲極區5之間，藉以取得高耐壓，同時，通道形成區7與第二導電類型高濃度源極區4係被直接彼此接觸，藉以取得高驅動效能。
在使用上述結構時，用以形成該第二導電類型高濃度源極區4與第二導電類型高濃度汲極區5的離子佈植係被執行在閘極氧化物膜6上，以多結晶矽閘極電極8被使用作為遮罩。於此，為了不只取得高源極-汲極耐壓也取得高閘極-源極耐壓，有必要增加閘極氧化物膜6的厚度，這可能造成一問題，其中，取決於予以使用的雜質類型及 離子佈植設備的能力，用以形成第二導電類型高濃度源極區4與該第二導電類型高濃度汲極區5的穩定離子佈植可能不能執行。針對該問題，已知一種在用以形成第二導電類型高濃度源極區4與第二導電類型高濃度汲極區5的離子佈植被執行前，在多晶矽閘極電極8被形成後，透過蝕刻移除閘極氧化物膜6的方法。然而，閘極氧化物膜6的源極側區12也在蝕刻而被側蝕刻，造成具有一區域的結構，該區域中位在多晶矽閘極電極8下的閘極氧化物膜6的一部份被移除，如同圖5所示之半導體裝置201。如同在半導體裝置201的情形中，如果形成在通道形成區7上的閘極氧化物膜6被甚至部份移除，使得保護氧化物膜16佔用側蝕刻部份，該半導體裝置的效能被顯著劣化。因此，對閘極氧化物膜6的厚度設置上限為側蝕刻部被保護氧化物膜16所足夠覆蓋的一值，因而可以取得半導體裝置200的結構。為了免除該上限，提出一種方法，其中源極場氧化物膜也被形成在該通道形成區的源極側，及在源極場氧化物膜下的場區的雜質濃度係被設定為較第二導電類型低濃度汲極區3的雜質濃度為高(例如，見JP2002-208694A)。
以上述方法，為了高耐壓，而使用厚閘極氧化物膜，其至可以在MOS電晶體中取得高驅動效能。然而，因為將雜質佈植入在源極場氧化物膜下的區域係執行在場氧化物膜形成之前，所以，有一問題產生，其中，如果在源極場氧化物膜下的區域的雜質濃度變得太高，則其膜品質劣化，同時，也造成電晶體的特性劣化。
依據本發明，一源極場氧化物膜也被形成在通道形成區的源極側上，源極場氧化物膜的長度及多結晶矽閘極電極與源極場氧化物膜的重疊量被最佳化，及第二導電類型高濃度源極場區係被形成在該源極場氧化物膜下。因此，即使在用以形成第二導電類型高濃度源極區與第二導電類型高濃度汲極區的離子佈植被執行之前，及在多晶矽閘極電極被形成後，透過蝕刻移除閘極氧化物膜，形成在通道形成區上之閘極氧化物膜未被蝕刻。因此，在使用厚閘極氧化物膜時，有可能取得具有滿意特徵與高驅動效能的MOS電晶體。
使用本發明促成取得具有高驅動效能與高耐壓的MOS電晶體，其中也可以以厚氧化物膜取得高源極-閘極耐壓。
參考附圖，以下將描述本發明之較佳實施例。
圖1顯示依據本發明第一實施例之半導體裝置100的剖面圖。半導體裝置100為金屬氧化物半導體(MOS)場效電晶體，其包含一半導體基板1、第一導電類型井區2、第二導電類型高濃度源極區4、第二導電類型高濃度汲極區5、第二導電類型低濃度汲極區3、第二導電類型高濃度源極場區13、場氧化物膜9、源極場氧化物膜14、閘極氧化物膜6、多晶矽閘極電極8、保護氧化物膜16、源極電極10、及汲極電極11。
第一導電類型井區2係形成在半導體基板1的表面上。第二導電類型高濃度源極區4及第二導電類型高濃度汲極區5係被形成在該第一導電類型井區2的表面上，以彼此分開，其間內插有通道形成區7。各個該第二導電類型高濃度源極區4與該第二導電類型高濃度汲極區5具有與該第一導電類型井區2的導電類型相反的導電類型，並具有較該第一導電類型井區2的雜質濃度為高的雜質濃度。
第二導電類型低濃度汲極區3係被形成以圍繞該第二導電類型高濃度汲極區5並與該通道形成區7接觸。該第二導電類型低濃度汲極區3具有較該第二導電類型高濃度汲極區5的雜質濃度為低之雜質濃度。
第二導電類型高濃度源極場區13係被形成在該第二導電類型高濃度源極區4與該通道形成區7之間，以與第二導電類型高濃度源極區4與通道形成區7接觸。第二濃度類型高濃度源極場區13具有較第二導電類型低濃度汲極區3的雜質濃度為高的雜質濃度，並具有等於或低於該第二導電類型高濃度汲極區5的雜質濃度。場氧化物膜9與源極場氧化物膜14係被形成在半導體基板1的表面上的排除第二導電類型高濃度源極區4、第二導電類型高濃度汲極區5、及通道形成區7的區域中。
閘極氧化物膜6係被形成在位在通道形成區7上的半導體基板1的表面上，以部份地重疊形成在通道形成區7的兩側上的場氧化物膜9與源極場氧化物膜14。多結晶矽閘極電極8係被形成在閘極氧化物膜6上與形成在閘極氧化物膜6的兩端上的側蝕刻部份17上。保護氧化膜16係被形成以覆蓋結構元件的表面。源極電極10係被形成以與位在第二導電類型高濃度源極區4上的半導體基板1的表面接觸。汲極電極11係被形成以與第二導電類型高濃度汲極區5接觸。
以下，將參考圖2A至2D描述製造依據本發明第一實施例之半導體裝置100的方法。
第一導電類型井區2係透過離子佈植或雜質熱擴散，以1.0×1016 cm-3 至1.0×1017 cm-3 的雜質濃度被形成在半導體基材1上。再者，予以變成第二導電類型低濃度汲極區3的區域與予以變成第二導電類型高濃度源極場區13的區域，透過離子佈植或雜質熱擴散以分別由1.0×1017 cm-3 至1.0×1019 cm-3 及由1.0×1018 cm-3 至1.0×1020 cm-3 形成。平行於通道方向的第二導電類型高濃度源極場區13的長度15係被設定為蝕刻閘極氧化物膜6所需的蝕刻量(對應於具有過蝕刻量被設定為100%的閘極氧化物膜6的膜厚的兩倍)與形成多晶矽閘極電極8所需之製造邊際(對應於在光微影製程中，多晶矽閘極電極8與源極場氧化物膜14之遮罩對準偏移量的兩倍)的總和。
該長度15對應於在通道形成區7上形成無側蝕刻部17並防止於透過蝕刻在移除閘極氧化物膜6的處理時，多晶矽閘極電極8延伸形成至第二導電類型高濃度源極區4所需之最小距離，這將如後述。
圖2A顯示一狀態，其中場氧化物膜9與源場氧化物膜14係透過選擇氧化被同時形成8000埃的膜厚。該閘極氧化物膜6係透過例如濕式氧化或乾式氧化的熱氧化，形成有約500埃至1200埃的膜厚。然後，具有4000埃厚的多晶矽係藉由化學氣相沈積(CVD)被沈積在閘極氧化物膜6上，及雜質係透過熱擴散或離子佈植被引入多晶矽中。
隨後，使用光微影術，一光阻遮罩係被形成，使得源極側多晶矽閘極電極8與源極場氧化物膜14之重疊量18對應於用以蝕刻閘極氧化物膜6所需之蝕刻量(對應於具有過蝕刻量係被設定為100%的閘極氧化物膜6膜厚的兩倍)與製造邊緣(對應於光微影處理時，多晶矽閘極電極8與源極場氧化物膜14之遮罩對準偏移量)的總和。圖2B顯示一狀態，其中排除多晶矽閘極電極8的目標區的多晶矽係透過乾式蝕刻加以移除。
如果第二導電類型高濃度源極場區13的長度15與重疊量18係如上述地設定，則第二導電類型高濃度源極場區13可以被以最小尺寸形成，其可以防止在通道形成區7上形成側蝕部份17及保護氧化物膜16入侵側蝕部份17，因而破壞半導體裝置的特徵，及在第二導電類型高濃度源極區4上形成源極側多晶矽閘極電極8，藉以在形成第二導電類型高濃度源極區4時，阻礙雜質的引入，這將如後述。當第二導電類型高濃度源極場區13的尺寸被最小化時，可以抑制源極區的電阻增加，這使得有可能對半導體裝置100施加高驅動效能。
圖2C顯示一狀態，其中閘極氧化物膜6係以多晶矽閘極電極8使用作為遮罩，透過乾式或濕式蝕刻加以移除，及第二導電類型高濃度源極區4與第二導電類型高濃度汲極區5係透過以1.0×1018 cm-3 或1.0×1020 cm-3 的雜質濃度之離子佈植或雜質熱擴散加以形成。
圖2D顯示一狀態，其中保護氧化物膜16係透過電漿CVD或低壓CVD(LP-CVD)使用未摻雜矽酸鹽玻璃(NSG)膜、磷矽酸鹽玻璃(PSG)膜、硼磷矽酸鹽玻璃(BPSG)膜、及原矽酸四乙酯(TEOS)膜之一或其積層加以形成。透過乾式蝕刻或濕式蝕刻及乾式蝕刻之組合，位在第二導電類型高濃度源極區4與第二導電類型高濃度汲極區5上的保護氧化物膜16的目標區係被移除，然後，形成源極電極10及汲極電極11。
注意在上述說明中，在透過蝕刻移除閘極氧化物膜時的過蝕刻量被設定為100%，但不必說，過蝕刻量也可以被設定為低於100%的值。
圖3顯示依據本發明第二實施例之半導體裝置101的剖面圖。半導體裝置101係為一MOS場效電晶體，其包含半導體基板1、第一導電類型井區2、第二導電類型井區19、第二導電類型高濃度源極區4、第二導電類型高濃度汲極區5、第二導電類型低濃度汲極區3、第二導電類型高濃度源極場區13、場氧化物膜9、源極場氧化物膜14、閘極氧化物膜6、多晶矽閘極電極8、保護氧化物膜16、源極電極10及汲極電極11。
第一導電類型井區2係被形成在半導體基板1的表面上。第二導電類型井區19係形成在第二導電類型高濃度汲極區5下，以與該第一導電類型井區2接觸。該第二導電類型井區19具有與第一導電類型井區2相反導電類型的導電類型。第二導電類型高濃度源極區4與第二導電類型高濃度汲極區5係被形成在第一導電類型井區2的表面上，以一通道形成區7內插於其間，而彼此分隔開。
各個第二導電類型高濃度源極區4與第二導電類型高濃度汲極區5具有高於第二導電類型井區19的雜質濃度的雜質濃度。第二導電類型低濃度汲極區3係被形成，以包圍第二導電類型高濃度汲極區5並與通道形成區7接觸。第二導電類型低濃度汲極區3具有較第二導電類型高濃度汲極區5之雜質濃度為低的雜質濃度。第二導電類型高濃度源極場區13係被形成在第二導電類型高濃度源極區4與通道形成區7之間，以與該第二導電類型高濃度源極區4與通道形成區7接觸。第二導電類型高濃度源極場區13具有較第二導電類型低濃度汲極區3的雜質濃度為高的雜質濃度及具有等於或低於該第二導電類型高濃度汲極區5的雜質濃度。
場氧化物膜9與源極場氧化物膜14係被形成在半導體基板1上，在排除第二導電類型高濃度源極區4、第二導電類型高濃度汲極區5、及通道形成區7的區域中。閘極氧化物膜6係形成在位在通道形成區7上的半導體基板1的表面上，以部份重疊形成在通道形成區7兩側的場氧化物膜9與源極場氧化物膜14。多晶矽閘極電極8係被形成在閘極氧化物膜6及形成在閘極氧化物膜6的兩端上的側蝕刻部份17上。保護氧化物膜16係被形成，以覆蓋結構元件的表面。源極電極10係被形成以與位在第二導電類型高濃度源極區4的半導體基板1的表面接觸。汲極電極11係被形成，以與第二導電類型高濃度汲極區5接觸。
依據半導體裝置101的結構，第二導電類型井區19係被形成在第二導電類型高濃度汲極區5下。因此，有可能造成較半導體裝置100的結構具有高耐壓的半導體裝置。
1‧‧‧半導體基板
2‧‧‧第一導電類型井區
3‧‧‧第二導電類型低濃度汲極區
4‧‧‧第二導電類型高濃度源極區
5‧‧‧第二導電類型高濃度汲極區
6‧‧‧閘極氧化物膜
7‧‧‧通道形成區
8‧‧‧多晶矽閘極電極
9‧‧‧場氧化物膜
10‧‧‧源極電極
11‧‧‧汲極電極
12‧‧‧源極-側區
13‧‧‧第二導電類型高濃度源極場區
14‧‧‧源極場氧化物膜
15‧‧‧長度
16‧‧‧保護氧化物膜
17‧‧‧側蝕刻部份
18‧‧‧重疊量
19‧‧‧第二導電類型井區
100‧‧‧半導體裝置
101‧‧‧半導體裝置
200‧‧‧半導體裝置
201‧‧‧半導體裝置
在附圖中：圖1顯示依據本發明第一實施例之半導體裝置的剖面圖；圖2A至2D各自顯示依據本發明第一實施例之半導體裝置的剖面圖；圖3顯示依據本發明第二實施例之半導體裝置的剖面圖；圖4顯示依據先前技術實施例之半導體裝置的剖面圖；及圖5顯示依據先前技術實施例之半導體裝置的剖面圖。
1．．．半導體基板
2．．．第一導電類型井區
3．．．第二導電類型低濃度汲極區
4．．．第二導電類型高濃度源極區
6．．．閘極氧化物膜
7．．．通道形成區
8．．．多晶矽閘極電極
9．．．場氧化物膜
13．．．第二導電類型高濃度源極場區
14．．．源極場氧化物膜
15．．．長度
16．．．保護氧化物膜
17．．．側蝕刻部份
18．．．重疊量

Claims (5)

  1. 一種半導體裝置，包含：半導體基板；第一導電類型井區，配置在該半導體基板上；第二導電類型高濃度源極區及第二導電類型高濃度汲極區各個配置在該第一導電類型井區的表面上，以彼此分開，其間內插有一通道形成區，該第二導電類型高濃度源極區與該第二導電類型高濃度汲極區各個具有與該第一導電類型井區的導電類型相反的導電類型，及具有較該第一導電類型井區的雜質濃度為高的雜質濃度；第二導電類型低濃度汲極區，配置以包圍該第二導電類型高濃度汲極區並與該通道形成區接觸；第二導電類型高濃度源極場區，配置於該第二導電類型高濃度源極區與該通道形成區之間，以與該第二導電類型高濃度源極區與該通道形成區接觸；場氧化物膜及源極場氧化物膜，配置在該半導體基板的表面上，排除該第二導電類型高濃度源極區、該第二導電類型高濃度汲極區、及該通道形成區的區域中；閘極氧化物膜，配置在該半導體基板的該表面及位在該通道形成區上，以部份重疊形成在該通道形成區的兩側上的該場氧化物膜與該源極場氧化物膜；多晶矽閘極電極，配置在閘極氧化物膜與位在該閘極氧化物膜的兩端的側蝕刻部份兩者上；保護氧化物膜，配置以覆蓋形成在該半導體基板上的 結構元件；源極電極，形成以與該第二導電類型高濃度源極區接觸；及汲極電極，形成以與該第二導電類型高濃度汲極區接觸，其中該第二導電類型高濃度源極場區於平行於通道方向有一長度，其等於或大於該多晶矽閘極電極與該源極場氧化物膜的遮罩對準偏移量的兩倍與該閘極氧化物膜的膜厚度的兩倍的總和；及其中即使該源極場氧化物膜為最小尺寸，該閘極電極中的源極側端係在該源極場氧化物膜的平坦部上。
  2. 如申請專利範圍第1項所述之半導體裝置，更包含第二導電類型井區，其係形成在該第二導電類型高濃度汲極區與該第二導電類型低濃度汲極區旁及其下方，以由該半導體基板的該表面延伸入該半導體基板的內側，以與該第一導電類型井區域接觸，該第二導電類型井區具有與該第一導電類型井區的導電類型相反的導電類型。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該第二導電類型高濃度源極場區具有由1.0×1018 cm-3 至1.0×1020 cm-3 的雜質濃度。
  4. 一種製造半導體裝置的方法，該方法包含：在半導體基板上，形成第一導電類型井區；分別形成一變成第二導電類型低濃度汲極區的區域及一變成第二導電類型高濃度源極場區的區域， 該第二導電類型井高濃度源極場區具有較該第二導電類型低濃度汲極區的雜質濃度為高的雜質濃度；透過選擇氧化，同時形成一場氧化物膜與源極場氧化物膜；在該半導體基板的表面上，形成一閘極氧化物膜；在該閘極氧化物膜上，形成多晶矽閘極電極，以延伸入該場氧化物膜與該源極場氧化物膜；以該多晶矽閘極電極被使用作為遮罩，透過蝕刻，移除該閘極氧化物膜；形成第二導電類型高濃度源極區及第二導電類型高濃度汲極區；在該半導體基板的整個表面上，形成一保護氧化物膜；及移除該保護氧化物膜的目標區，以形成源極電極與汲極電極，其中該第二導電類型高濃度源極場區在平行於通道方向具有一長度，其係等於或大於該多晶矽閘極電極與該源極場氧化物膜的遮罩對準偏移量的兩倍與該閘極氧化物膜的膜厚度的兩倍的總和；及其中即使該源極場氧化物膜為最小尺寸，該閘極電極中的源極側端係在該源極場氧化物膜的平坦部上。
  5. 如申請專利範圍第4項所述之製造半導體裝置的方法，其中以該多晶矽閘極電極被使用作為該遮罩，透過蝕刻，移除該閘極氧化物膜包含以該閘極氧化物膜的過蝕刻 量被設定為100%或更低執行蝕刻。
TW098126954A 2008-08-13 2009-08-11 半導體裝置及其製造方法 TWI487103B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008208583 2008-08-13
JP2009164073A JP2010067955A (ja) 2008-08-13 2009-07-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201017884A TW201017884A (en) 2010-05-01
TWI487103B true TWI487103B (zh) 2015-06-01

Family

ID=41695558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098126954A TWI487103B (zh) 2008-08-13 2009-08-11 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US8063445B2 (zh)
JP (1) JP2010067955A (zh)
KR (1) KR101663829B1 (zh)
CN (1) CN101651153B (zh)
TW (1) TWI487103B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5349885B2 (ja) * 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8350338B2 (en) * 2011-02-08 2013-01-08 International Business Machines Corporations Semiconductor device including high field regions and related method
US9362272B2 (en) * 2012-11-01 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral MOSFET
KR102272382B1 (ko) 2014-11-21 2021-07-05 삼성전자주식회사 반도체 소자
CN107492497A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
KR102513081B1 (ko) 2016-07-08 2023-03-24 삼성전자주식회사 반도체 장치
US10224407B2 (en) 2017-02-28 2019-03-05 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198780A (ja) * 1984-03-21 1985-10-08 Seiko Instr & Electronics Ltd Ｍｏｓトランジスタ装置
JP2002208664A (ja) * 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705106B2 (ja) * 1988-05-25 1998-01-26 セイコーエプソン株式会社 半導体装置の製造方法
JPH0730107A (ja) * 1993-07-13 1995-01-31 Sony Corp 高耐圧トランジスタ及びその製造方法
US5880502A (en) * 1996-09-06 1999-03-09 Micron Display Technology, Inc. Low and high voltage CMOS devices and process for fabricating same
JP2002208694A (ja) * 2001-01-09 2002-07-26 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004071586A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004221301A (ja) * 2003-01-15 2004-08-05 Seiko Instruments Inc 半導体装置とその製造方法
JP4711636B2 (ja) * 2004-03-12 2011-06-29 パナソニック株式会社 半導体装置の製造方法
JP5001522B2 (ja) * 2005-04-20 2012-08-15 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198780A (ja) * 1984-03-21 1985-10-08 Seiko Instr & Electronics Ltd Ｍｏｓトランジスタ装置
JP2002208664A (ja) * 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置

Also Published As

Publication number Publication date
JP2010067955A (ja) 2010-03-25
US8063445B2 (en) 2011-11-22
US20100044790A1 (en) 2010-02-25
TW201017884A (en) 2010-05-01
CN101651153B (zh) 2014-06-18
KR20100020928A (ko) 2010-02-23
KR101663829B1 (ko) 2016-10-07
CN101651153A (zh) 2010-02-17

Similar Documents

Publication Publication Date Title
TWI487103B (zh) 半導體裝置及其製造方法
JP4384988B2 (ja) 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造
US7718520B2 (en) Semiconductor integrated circuit device and related method
JP5006525B2 (ja) 電界効果トランジスタを備える半導体素子及びその製造方法
TWI389200B (zh) 形成層間介電質之方法
JP5002891B2 (ja) 半導体装置の製造方法
US20090020828A1 (en) Semiconductor device and its manufacturing method
US7812374B2 (en) Semiconductor device and fabrication method thereof
JPH1187703A (ja) 半導体装置の製造方法
US10665719B2 (en) FinFET device with asymmetrical drain/source feature
US10991629B2 (en) Method of forming protection layer in FinFET device
TWI425577B (zh) 半導體裝置之製造方法
JP5553256B2 (ja) ３次元構造のｍｏｓｆｅｔ及びその製造方法
TWI567936B (zh) 半導體結構及其製程
JP3107157B2 (ja) 半導体装置およびその製造方法
JP2005159336A (ja) 半導体装置の製造方法
JP2005159335A (ja) 半導体装置の製造方法
JP2000091564A (ja) 半導体装置の製造方法
JP2006186012A (ja) 半導体装置の製造方法
TW201344800A (zh) 修整側壁子的方法和半導體結構
WO2014009990A1 (ja) ３次元構造のｍｏｓｆｅｔ及びその製造方法
JPH07221292A (ja) 半導体装置およびその製造方法
JPH02138746A (ja) Ｍｉｓ型半導体装置の製造方法
KR20060107677A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees